JP2009217407A - Method for avoiding deadlock of data communication system, its system, and its control program - Google Patents
Method for avoiding deadlock of data communication system, its system, and its control program Download PDFInfo
- Publication number
- JP2009217407A JP2009217407A JP2008058814A JP2008058814A JP2009217407A JP 2009217407 A JP2009217407 A JP 2009217407A JP 2008058814 A JP2008058814 A JP 2008058814A JP 2008058814 A JP2008058814 A JP 2008058814A JP 2009217407 A JP2009217407 A JP 2009217407A
- Authority
- JP
- Japan
- Prior art keywords
- node
- data processing
- processing system
- arrival guarantee
- write command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
この発明は、データ通信システムのデットロック回避方法及びそのシステム、データ処理システムのデットロック回避方法及びそのシステム並びにその制御プログラムに関し、詳しくはデータ通信システムのデットロック回避に有効なデータ通信システムでのデットロック回避方法及びそのシステム、データ処理システムのデットロック回避方法及びそのシステム並びにその制御プログラムに関する。 The present invention relates to a deadlock avoidance method and system for a data communication system, a deadlock avoidance method and system for a data processing system, and a control program thereof, and more particularly to a data communication system effective for avoiding a deadlock in a data communication system. The present invention relates to a deadlock avoidance method and system thereof, a deadlock avoidance method and system for a data processing system, and a control program thereof.
データ処理システムの信頼性がより高度に要求されるにつれて、そのシステムでデータが確実にメモリに書き込まれたか否かを保証することが極めて重要になる。
例えば、パーソナルコンピュータシステムでは、ＣＰＵ（Central Processing Ｕnit）と入出力装置との間のデータ転送にシリアル転送インタフェースであるＰＣＩ Express（Peripheral Component Interconnect Express）が広く用いられている。このＰＣＩ Expressは、データをメモリに書き込むときにその書き込みの到達保証をする手段を備えていない。
As the reliability of data processing systems becomes more demanding, it becomes extremely important to ensure that data is written to memory reliably in the system.
For example, in personal computer systems, PCI Express (Peripheral Component Interconnect Express), which is a serial transfer interface, is widely used for data transfer between a CPU (Central Processing Unit) and an input / output device. The PCI Express does not include means for guaranteeing the arrival of data when data is written to the memory.
特許文献１には、書き込みの到達保証を行う１つの技術的手段が開示されている。この技術的手段は、ライト命令のアドレス内にライト転送元のノード情報を埋め込み、ライト命令を受け取った受信ノードがアドレス情報に基づいてライト命令送信元にライト命令を送出することをその特徴部分として有する。
そのシステムの構成例を示せば、図３に示すようになる。ノード４１からノード４２へデータを書き込むとき、ノード４１のＤＭＡ Engine４１１からＰＣＩ Expressスイッチ４３を介してノード４２のバッファ４２２へライト命令が転送されてデータのメモリ４２３への書き込みを行うように構成されている。この書き込みにおいて、上述した特徴部分が機能して書き込みの到達保証を為さんとするものである。
An example of the system configuration is shown in FIG. When writing data from the
上述の特許文献１に開示される技術的手段には、書き込みの到達保証が図れるとはいうものの、ライト命令のデットロツクが発生する可能性がある。
それは、自己のＤＭＡ Engineから大量のライト命令が発行される状態が発生すると、それだけで、自己のバッファが一杯になり、ＰＣＩ Express４３を介して送り込まれる他のノードからのライト命令を受け付けられなくなり、メモリへのライト命令も発行できず、ライト命令がデットロックしてしまうという技術的問題である。
この問題は、ＰＣＩ ExpressのTransaction Ordering Rulesでの同じTraffic Class（以下、ＴＣという）に属するライト命令は、Relaxed Ordering Attribute Bitを設定しない場合には、同じＴＣに属するライト命令を追い越すことができないことに起因する。
Although the technical means disclosed in the above-mentioned patent document 1 can guarantee the arrival of writing, there is a possibility that a deadlock of a write instruction occurs.
That is, when a situation occurs in which a large number of write commands are issued from its own DMA Engine, its own buffer becomes full, and write commands from other nodes sent via the PCI Express 43 cannot be accepted. This is a technical problem that a write command to the memory cannot be issued and the write command is deadlocked.
This problem is that a write instruction belonging to the same traffic class (hereinafter referred to as TC) in the Transaction Ordering Rules of PCI Express cannot pass a write instruction belonging to the same TC unless the Relaxed Ordering Attribute Bit is set. caused by.
上記問題を解決する手段としては、書き込み到達保証のためのライト命令とメモリへのライト命令とを別のＴＣに割り当てるようにするか、それぞれの命令を完全に別の通路を通るようにするか、若しくはＤＭＡ Engineから来るすべてのライト命令を溜め込むことができるバッファを設ける方法がある。
しかし、これらの手段は、ハードウェア量の大幅な増大を招来してしまうという技術的課題が生ずる。
As a means for solving the above problem, the write instruction for writing arrival guarantee and the write instruction to the memory are assigned to different TCs, or each instruction is completely passed through a different path. Alternatively, there is a method of providing a buffer capable of storing all the write instructions coming from the DMA Engine.
However, these means cause a technical problem that the hardware amount is greatly increased.
この発明は、上述の事情に鑑みてなされたもので、データ通信システムのデットロック回避を達成し得るデータ通信システムのデットロック回避方法及びそのシステム、データ処理システムのデットロック回避方法及びそのシステム並びにその制御プログラムを提供することを目的としている。 The present invention has been made in view of the above circumstances, and a deadlock avoidance method and system for a data communication system capable of achieving avoidance of a deadlock in a data communication system, a deadlock avoidance method and system for a data processing system, and the system The purpose is to provide the control program.
上記課題を解決するために、この発明の第１の構成は、複数のノード間が所定のプロトコルで接続されるデータ通信システムの受信ノードで生ずるライト命令のデットロックを回避する方法に係り、複数の前記ノードのうちの送信ノードからライト命令を受け取った受信ノードにおいて前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成し、生成された前記到達保証情報を前記受信ノードから前記送信ノードへ返すことを特徴としている。 In order to solve the above problems, a first configuration of the present invention relates to a method for avoiding a deadlock of a write command that occurs at a receiving node of a data communication system in which a plurality of nodes are connected by a predetermined protocol. Generation guarantee information including identification information that can be distinguished from an instruction other than the write instruction, which is arrival guarantee information for the write instruction at a receiving node that has received the write instruction from the transmitting node The generated arrival guarantee information is returned from the receiving node to the transmitting node.
この発明の第２の構成は、データ通信システムのノードに係り、ライト命令を受信ノードへ送信する送信手段と、前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を前記受信ノードから受信する受信手段と、該受信手段によって受信した前記到達保証情報に基づいて前記ライト命令の処理完了を認識する認識手段とを備えることを特徴としている。 The second configuration of the present invention relates to a node of a data communication system, and distinguishes between a transmission means for transmitting a write command to a receiving node and arrival guarantee information for the write command, which is a command other than the write command. Receiving means for receiving arrival guarantee information including identification information to be obtained from the receiving node; and recognition means for recognizing completion of processing of the write command based on the arrival guarantee information received by the receiving means. Yes.
この発明の第３の構成は、データ通信システムのノードに係り、送信ノードからライト命令を受け取る受信手段と、該受信手段で受け取ったライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成する生成手段と、該生成手段によって生成された前記到達保証情報を前記送信ノードへ送信する送信手段とを備えることを特徴としている。 A third configuration of the present invention relates to a node of a data communication system, a receiving unit that receives a write command from a transmitting node, arrival guarantee information for a write command received by the receiving unit, and a command other than the write command. It is characterized by comprising generation means for generating arrival guarantee information including identification information that can be distinguished from each other, and transmission means for transmitting the arrival guarantee information generated by the generation means to the transmission node.
この発明の第４の構成は、複数のノードと、複数の前記ノード間が所定のプロトコルで接続されるデータ通信システムに係り、複数の前記ノードのうちの送信ノードを上記第２の構成に係るノードで構成し、複数の前記ノードのうちの受信ノードを上記第３の構成に係るノードで構成したことを特徴としている。 A fourth configuration of the present invention relates to a data communication system in which a plurality of nodes and a plurality of the nodes are connected by a predetermined protocol, and the transmission node of the plurality of nodes is related to the second configuration. It is configured by a node, and a receiving node among the plurality of nodes is configured by a node according to the third configuration.
この発明の第５の構成は、データ通信システムのデットロック回避方法を実行する制御プログラムに係り、コンピュータに請求項１記載のデータ通信システムのデットロック回避方法を実行させることを特徴としている。 According to a fifth aspect of the present invention, there is provided a control program for executing a deadlock avoidance method for a data communication system, wherein a computer is caused to execute the deadlock avoidance method for a data communication system according to claim 1.
この発明の第６の構成は、データ通信システムのノード又はデータ通信システムの制御プログラムに係り、コンピュータに上記第２の構成又は上記第３の構成に係るデータ通信システムのノード又は上記第４の構成に係るデータ通信システムを制御させることを特徴とする制御プログラム。 A sixth configuration of the present invention relates to a node of a data communication system or a control program for the data communication system, wherein the node of the data communication system according to the second configuration or the third configuration or the fourth configuration of the computer is connected to a computer. A control program for controlling a data communication system according to claim 1.
この発明によれば、データ通信システムの受信ノードで生ずるライト命令のデットロックを回避するために、複数のノードのうちの送信ノードからライト命令を受け取った受信ノードにおいてライト命令に対する到達保証情報であってライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成し、生成された到達保証情報を受信ノードから送信ノードへ返すようにしたので、デットロックを起こすことなく、また、ハードウェア量を増大させることなく、ライト命令に対する到達保証を達成することができる。
さらに、到達保証受信のデータとして書き込みデータの冗長コードを組み込み確認することにより書いたデータの信頼性を高めることができる。
According to the present invention, in order to avoid a deadlock of a write command that occurs at a receiving node of the data communication system, the arrival guarantee information for the write command is received at the receiving node that has received the write command from the transmitting node among the plurality of nodes. The arrival guarantee information including identification information that can be distinguished from instructions other than the write instruction is generated, and the generated arrival guarantee information is returned from the receiving node to the transmitting node. The arrival guarantee for the write instruction can be achieved without increasing the amount of hardware.
Furthermore, the reliability of the written data can be improved by incorporating and confirming the redundant code of the write data as the arrival guarantee reception data.
この発明は、データ通信システムの受信ノードで生ずるライト命令のデットロックを回避するために、受信ノードにおいてライト命令に対する到達保証情報であってライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成することと、生成された到達保証情報を受信ノードから送信ノードへ返送することを含んで構成される。 The present invention includes arrival guarantee information for a write command at the receiving node and identification information that can be distinguished from an instruction other than the write command in order to avoid deadlock of the write command occurring at the receiving node of the data communication system. The method includes generating the arrival guarantee information and returning the generated arrival guarantee information from the receiving node to the transmitting node.
図１は、この発明の実施形態１であるデータ処理システムの電気的構成の細部を示すブロック図、また、図２は、同データ処理システムの動作例を説明する図である。
この実施例のデータ処理システム１は、複数のノードの中の任意の送信ノードから他の受信ノードへライト命令が発行されたときに該ライト命令に対する確実な応答を返すようにしたシステムに係り、図１に示すように、データ処理システム１の各ノードＮｉ（ｉ＝１，２，…，Ｎ）は、ヘッダ解析部Ｎｉ１は、メモリ制御部Ｎｉ２は、レスポンス生成部Ｎｉ３及びＤＭＡ統御部（ＤＭＡ Engine）Ｎｉ４から概略構成され、これらのノードＮｉの各各は、ＰＣＩ ＥｘｐｒｅｓｓスイッチＳＷを介して接続可能に構成されている。
FIG. 1 is a block diagram showing details of the electrical configuration of the data processing system according to the first embodiment of the present invention, and FIG. 2 is a diagram for explaining an operation example of the data processing system.
The data processing system 1 according to this embodiment relates to a system that returns a reliable response to a write command when a write command is issued from an arbitrary transmission node among a plurality of nodes to another reception node. As shown in FIG. 1, each node Ni (i = 1, 2,..., N) of the data processing system 1 includes a header analysis unit N i1 , a memory control unit N i2 , a response generation unit N i3, and a DMA control. Section (DMA Engine) N i4 , and each of these nodes Ni is configured to be connectable via a PCI Express switch SW.
ヘッダ解析部Ｎｉ１は、受信パケットのヘッダの解析及び該解析に基づくメモリライト命令の発行、レスポンス生成部Ｎｉ３へのレスポンス生成要求及びRequester ＩＤ情報（送信ノードＩＤ情報）の送出、並びに受信ノードからの応答に書き込み到達保証専用のＴａｇ ＩＤ［識別情報］を持ったCompletion With Data（以下、Cpl ＩＤという）又はCompletion (以下、Cplという)｛到達保証情報｝である場合にＤＭＡ Engine Ｎｉ４に対する書き込み完了の通知を行う機能部である。
メモリ制御部Ｎｉ２は、ヘッダ解析部Ｎｉ１からのライト命令の実行と、その実行完了及び書き込んだデータの冗長コードのレスポンス生成部Ｎｉ３への通知とを行う機能部である。
The header analysis unit N i1 analyzes the header of the received packet, issues a memory write command based on the analysis, sends a response generation request to the response generation unit N i3 and sends Requester ID information (transmission node ID information), and a reception node Completion with data having a write-reaching guaranteed only Tag ID [identification information] in response (hereinafter, Cpl referred ID) or Completion for DMA Engine N i4 when a {reach warranty information} (hereinafter, referred Cpl) It is a functional unit that notifies writing completion.
The memory control unit N i2 is a functional unit that executes the write command from the header analysis unit N i1 , completes the execution, and notifies the response generation unit Ni3 of the redundant code of the written data.
レスポンス生成部Ｎｉ３は、ヘッダ解析部Ｎｉ１からのレスポンス生成要求の受け付け後にメモリ制御部Ｎｉ２からライト命令完了報告を受け付けたら、書き込み到達保証専用のＴａｇ ＩＤ及び冗長コーを付与したCplＩＤ又はCplを送信ノード（送信ノードＩＤ情報で識別されるノード）へ送信する機能部である。
ＤＭＡ Engine Ｎｉ４は、ヘッダ解析部Ｎｉ１からライト完了命令を受け付けたときに冗長コードの検査、該検査により書き込んだデータに間違いがなければライト完了、ライト完了命令の受け付けなし又は冗長コードに誤りがあったときエラーありの検出を行う機能部である。
When the response generation unit N i3 receives the write command completion report from the memory control unit N i2 after receiving the response generation request from the header analysis unit N i1, the CplID or Cpl with the tag ID dedicated to the write arrival guarantee and the redundant code is given. Is a functional unit that transmits a node to a transmission node (a node identified by transmission node ID information).
The DMA Engine N i4 checks the redundant code when the write completion instruction is received from the header analysis unit N i1 , and if the written data is correct, the write completion, the write completion instruction is not received, or the redundant code is incorrect This is a functional unit that detects that there is an error when there is an error.
データ処理システム１の各ノードＮｉの、ヘッダ解析部Ｎｉ１、メモリ制御部Ｎｉ２、レスポンス生成部Ｎｉ３及びＤＭＡ Engine Ｎｉ４は、プログラムで制御可能に構成されている。 The header analysis unit N i1 , memory control unit N i2 , response generation unit N i3, and DMA Engine N i4 of each node Ni of the data processing system 1 are configured to be controllable by a program.
次に、図１乃至図３を参照して、この実施形態の動作について説明する。
ノードＮ１のメモリのデータをノードＮ２のメモリにコピーする例について説明する。
この例の説明の都合上、ノードＮ１のＢus Ｎumber（Ｂus Ｎum）を０、Device Ｎumber（Device Ｎum）を０、Ｆunction Ｎumber（Ｆunction Ｎum）を０とし、ノードＮ２のＢus Ｎumber（Ｂus Ｎum）を２、Device Ｎumber（Device Ｎum）を０、Ｆunction Ｎumber（Ｆunction Ｎum）を０とする。また、ノードＮ１の書き込み保証用のTag ＩＤを１６とする（この例では、書き込み保証用のTag ＩＤを１つしか定義していないが、書き込み保証用のTag ＩＤは１つである必要はない）。
Next, the operation of this embodiment will be described with reference to FIGS.
An example of copying data in the memory of the node N1 to the memory of the node N2 will be described.
For convenience of explanation of this example, the Bus Number (Bus Num) of the node N1 is 0, the Device Number (Device Num) is 0, the Function Number (Function Num) is 0, and the Bus Number (Bus Num) of the node N2 is 2. , Device Number (Device Num) is set to 0, and Function Number (Function Num) is set to 0. Further, the tag ID for write guarantee of the node N1 is 16 (in this example, only one tag ID for write guarantee is defined, but it is not necessary to have one tag ID for write guarantee. ).
ファームウェアの命令によって起動されたＤＭＡ Engineは、ノードＮ１のメモリからデータをリードし、ノードＮ２のメモリに対してライトを行う。
ノードＮ１からライト命令を受け取ったノードＮ２のヘッダ解析部Ｎ２１は、メモリへのライト命令であるので、Requester ＩＤ情報（この場合Ｂus Ｎumber＝１、Device Ｎumber＝０、Ｆunction Ｎumber＝０）をレスポンス生成部Ｎ２３に通達し、同時にメモリ制御部Ｎ２２に対してライト命令を発行する。
この時、レスポンス生成部Ｎ２３に通達したRequester ＩＤ情報とライト命令との間の相関が保たれるようにライト命令にタグを付けておく。
The DMA Engine activated by the firmware instruction reads data from the memory of the node N1 and writes to the memory of the node N2.
Header analysis unit N 21 of the node N2 having received the write command from the node N1, since it is a write instruction to the memory, Requester ID information (in this case Bus Number = 1, Device Number = 0, Function Number = 0) the response The generation unit N 23 is notified, and at the same time, a write command is issued to the memory control unit N 22 .
At this time, previously tagged to the write command such that the correlation between the Requester ID information and write instruction that communicated to the response generation unit N 23 is maintained.
メモリ制御部Ｎ２２には、メモリへのライトを行い、無事完了したらレスポンス生成部Ｎ２３に対して完了したライト命令及び書き込んだデータの冗長コードを通知する。
ライトの完了を受け取ったレスポンス生成部Ｎ２３は、当該ライトに対する到達保証を行うためにTag ＩＤを１６としたCplＩＤ又はCplをヘッダ解析部Ｎ２１から渡されたRequester ＩＤ情報で識別されるノードであるノードＮ１にＰＣＩ ExpressスイッチＳＷを介して送信する。
こうして送られて来るCplＩＤ又はCplは、Transaction Ordering Rulesによれば、ライト命令を追い越すことができる。
したがって、上述したようなバッファのライト命令の蓄積量が増大して一杯になったとしてもライト命令がデットロツクすることはない。また、このデットロツク回避のためのハードウェア量の増大も生じない。
The memory control unit N 22 is written to the memory, and when it is successfully completed, the response generation unit N 23 is notified of the completed write command and the redundant code of the written data.
The response generation unit N 23 that has received the completion of the write is a node identified by the Requester ID information passed from the header analysis unit N 21 with CplID or Cpl having a Tag ID of 16 in order to guarantee arrival of the write. It transmits to a certain node N1 via the PCI Express switch SW.
The CplID or Cpl sent in this way can overtake the write command according to Transaction Ordering Rules.
Therefore, even if the accumulation amount of the write command in the buffer as described above increases and becomes full, the write command is not deadlocked. Further, the amount of hardware for avoiding the deadlock does not increase.
CplＩＤを受け取ったノードＮ１のヘッダ解析部Ｎ１１は、Cpl ＩＤのTag ＩＤが１６であることからライト命令に対する到達保証命令であると判断し、ＤＭＡ Engine Ｎ１4に対してライト命令が完了したことを報告する。
完了報告を受けたＤＭＡは、冗長コードをチェックし、問題がなければファームウェアに対してライトの完了を報告する。
Header analyzer N 11 of the node N1 that has received the CplID determines that it is guaranteed delivery instruction to the write command since the Tag ID of Cpl ID is 16, the write command has been completed for DMA Engine N 14 To report.
The DMA that has received the completion report checks the redundant code, and if there is no problem, reports the completion of writing to the firmware.
このように、この実施形態の構成によれば、ライト命令に対する到達保証をCpl ＩＤ又はCpl で行うようにしたので、デットロックを起こすことなく、また、ハードウェア量を増大させることなく、ライト命令に対する到達保証を達成することができる。さらに、Ｃp１ＩＤ又はCplのデータとして書き込みデータの冗長コードを組み込み確認することにより書いたデータの信頼性を高めることができる。 As described above, according to the configuration of this embodiment, the arrival guarantee for the write instruction is performed by Cpl ID or Cpl. Therefore, the write instruction is not caused without causing a deadlock or increasing the amount of hardware. Reachability can be achieved. Furthermore, the reliability of the written data can be improved by incorporating and checking the redundant code of the write data as Cp1ID or Cpl data.
以上、この発明の実施例を、図面を参照して詳述してきたが、この発明の具体的な構成は、これらの実施例に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもそれらはこの発明に含まれる。
例えば、Tag ＩＤは、ライト命令の実行結果に応じてこれを識別し得る識別情報として構成されてもよい。
また、ＰＣＩ Express以外のプロトコルで、ライト命令に対する応答の規定を定めてないプロトコルでもこの発明を実施することができる。
Although the embodiments of the present invention have been described in detail with reference to the drawings, the specific configuration of the present invention is not limited to these embodiments, and the design does not depart from the gist of the present invention. These changes are included in the present invention.
For example, the Tag ID may be configured as identification information that can identify this according to the execution result of the write command.
In addition, the present invention can be implemented by a protocol other than PCI Express that does not define a response to a write command.
ここに開示しているデータ通信システムのデットロック回避方法及びそのシステム並びにその制御プログラムは、ライト命令に対する応答の規定を書く通信プロトコルで動作する各種の通信システムの中で利用し得る。 The method for avoiding deadlock in a data communication system, the system thereof, and the control program thereof disclosed herein can be used in various communication systems that operate with a communication protocol that writes a definition of a response to a write command.
１ データ処理システム（データ通信システム）
Ｎｉ１ ヘッダ解析部（受信手段）
Ｎｉ２ メモリ制御部（生成手段の一部）
Ｎｉ３ レスポンス生成部（生成手段の残部、送信手段）
Ｎｉ４ ＤＭＡ Engine（送信手段、認識手段）
ＳＷ ＰＣＩ Expressスイッチ
1 Data processing system (data communication system)
N i1 header analysis unit (reception means)
Ni2 memory control unit (part of generation means)
N i3 response generator (remaining generator, transmitter)
N i4 DMA Engine (transmission means, recognition means)
SW PCI Express switch
Claims (18)
複数の前記ノードのうちの送信ノードからライト命令を受け取った受信ノードにおいて前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成し、
生成された前記到達保証情報を前記受信ノードから前記送信ノードへ返すことを特徴とするデータ通信システムのデットロック回避方法。 A method for avoiding a deadlock of a write command occurring in a transmission node of a data communication system in which a plurality of nodes are connected by a predetermined protocol,
Generates arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction at the receiving node that has received the write instruction from the transmission node among the plurality of nodes. ,
A deadlock avoidance method for a data communication system, wherein the generated arrival guarantee information is returned from the receiving node to the transmitting node.
複数の前記ノードのうちの送信ノードからライト命令を受け取った受信ノードにおいて前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成し、
生成された前記到達保証情報を前記受信ノードから前記送信ノードへ返すことを特徴とするデータ処理システムのデットロック回避方法。 A method of avoiding a deadlock in a data processing system in which a plurality of nodes are connected via a PCI Express switch,
Generates arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction at the receiving node that has received the write instruction from the transmission node among the plurality of nodes. ,
A deadlock avoidance method for a data processing system, wherein the generated arrival guarantee information is returned from the receiving node to the transmitting node.
ライト命令を受信ノードへ送信する送信手段と、
前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を前記受信ノードから受信する受信手段と、
該受信手段によって受信した前記到達保証情報に基づいて前記ライト命令の処理完了を認識する認識手段とを備えることを特徴とするデータ通信システムのノード。 A node of a data communication system,
Transmitting means for transmitting a write command to the receiving node;
Receiving means for receiving, from the receiving node, arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction, which is arrival guarantee information for the write instruction;
Recognizing means for recognizing completion of processing of the write command based on the arrival guarantee information received by the receiving means.
送信ノードからライト命令を受け取る受信手段と、
該受信手段で受け取ったライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成する生成手段と、
該生成手段によって生成された前記到達保証情報を前記送信ノードへ送信する送信手段とを備えることを特徴とするデータ通信システムのノード。 A node of a data communication system,
Receiving means for receiving a write command from the sending node;
Generating means for generating arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction, which is arrival guarantee information for the write instruction received by the receiving means;
A node of a data communication system comprising: a transmission unit configured to transmit the arrival guarantee information generated by the generation unit to the transmission node.
複数の前記ノードのうちの送信ノードを請求項７記載のノードで構成し、複数の前記ノードのうちの受信ノードを請求項８記載のノードで構成したことを特徴とするデータ通信システム。 A data communication system in which a plurality of nodes and a plurality of the nodes are connected by a predetermined protocol,
A data communication system, wherein a transmitting node among the plurality of nodes is configured by a node according to claim 7, and a receiving node among the plurality of nodes is configured by a node according to claim 8.
ライト命令を受信ノードへ送信する送信手段と、
前記ライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を前記受信ノードから受信する受信手段と、
該受信手段によって受信した前記到達保証情報に基づいて前記ライト命令の処理完了を認識する認識手段とを備えることを特徴とするデータ処理システムのノード。 A node of a data processing system,
Transmitting means for transmitting a write command to the receiving node;
Receiving means for receiving, from the receiving node, arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction, which is arrival guarantee information for the write instruction;
Recognizing means for recognizing completion of processing of the write instruction based on the arrival guarantee information received by the receiving means.
送信ノードからライト命令を受け取る受信手段と、
該受信手段で受け取ったライト命令に対する到達保証情報であって前記ライト命令以外の命令との区別をし得る識別情報を含む到達保証情報を生成する生成手段と、
該生成手段によって生成された前記到達保証情報を前記送信ノードへ送信する送信手段とを備えることを特徴とするデータ処理システムのノード。 A node of a data processing system,
Receiving means for receiving a write command from the sending node;
Generating means for generating arrival guarantee information including identification information that can be distinguished from an instruction other than the write instruction, which is arrival guarantee information for the write instruction received by the receiving means;
A node of a data processing system comprising: a transmission unit that transmits the arrival guarantee information generated by the generation unit to the transmission node.
複数の前記ノードのうちの送信ノードを請求項１０記載のノードで構成し、複数の前記ノードのうちの受信ノードを請求項１１記載のノードで構成したことを特徴とするデータ処理システム。 A data processing system having a plurality of nodes and a PCI Express switch for connecting the plurality of nodes,
A data processing system comprising: a transmission node of the plurality of nodes configured as a node according to claim 10; and a reception node of the plurality of nodes configured as a node according to claim 11.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008058814A JP5151567B2 (en) | 2008-03-07 | 2008-03-07 | Method and system for avoiding deadlock in data communication system and control program therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008058814A JP5151567B2 (en) | 2008-03-07 | 2008-03-07 | Method and system for avoiding deadlock in data communication system and control program therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009217407A true JP2009217407A (en) | 2009-09-24 |
| JP5151567B2 JP5151567B2 (en) | 2013-02-27 |
Family
ID=41189210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008058814A Expired - Fee Related JP5151567B2 (en) | 2008-03-07 | 2008-03-07 | Method and system for avoiding deadlock in data communication system and control program therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5151567B2 (en) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252654A (en) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | Memory device |
| JP2006065697A (en) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | Storage device control apparatus |
| JP2006293969A (en) * | 2005-03-17 | 2006-10-26 | Fujitsu Ltd | Data transfer device |
| JP2006302250A (en) * | 2005-03-24 | 2006-11-02 | Fujitsu Ltd | Pci-express communication system |
| JP2007529815A (en) * | 2004-03-19 | 2007-10-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Signal transmission apparatus and method for signal transmission |
| JP2007323098A (en) * | 2006-05-30 | 2007-12-13 | Hitachi Ltd | Transfer processor |
-
2008
- 2008-03-07 JP JP2008058814A patent/JP5151567B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6252654A (en) * | 1985-08-30 | 1987-03-07 | Mitsubishi Electric Corp | Memory device |
| JP2007529815A (en) * | 2004-03-19 | 2007-10-25 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Signal transmission apparatus and method for signal transmission |
| JP2006065697A (en) * | 2004-08-27 | 2006-03-09 | Hitachi Ltd | Storage device control apparatus |
| JP2006293969A (en) * | 2005-03-17 | 2006-10-26 | Fujitsu Ltd | Data transfer device |
| JP2006302250A (en) * | 2005-03-24 | 2006-11-02 | Fujitsu Ltd | Pci-express communication system |
| JP2007323098A (en) * | 2006-05-30 | 2007-12-13 | Hitachi Ltd | Transfer processor |
Non-Patent Citations (3)
| Title |
|---|
| CSND200400822004; 里見 尚志 Ｈｉｓａｓｈｉ Ｓａｔｏｍｉ: '高速バスシステムの徹底研究 Ａ ｃｏｍｐｌｅｔｅ ｓｔｕｄｙ ｏｆ ｔｈｅ ｈｉｇｈ ｓｐｅｅｄ ｂｕｓ ｓｙｓｔｅｍ' Ｉｎｔｅｒｆａｃｅ 第２９巻 第７号 第２９巻, 20030701, ｐ．８７, ＣＱ出版株式会社 ＣＱ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏ．，Ｌｔｄ． * |
| JPN6011049347; 里見 尚志 Ｈｉｓａｓｈｉ Ｓａｔｏｍｉ: '高速バスシステムの徹底研究 Ａ ｃｏｍｐｌｅｔｅ ｓｔｕｄｙ ｏｆ ｔｈｅ ｈｉｇｈ ｓｐｅｅｄ ｂｕｓ ｓｙｓｔｅｍ' Ｉｎｔｅｒｆａｃｅ 第２９巻 第７号 第２９巻, 20030701, ｐ．８７, ＣＱ出版株式会社 ＣＱ Ｐｕｂｌｉｓｈｉｎｇ Ｃｏ．，Ｌｔｄ． * |
| JPN6012027517; ＰＣＩ Ｅｘｐｒｅｓｓ Ｂａｓｅ Ｓｐｅｃｉｆｉｃａｔｉｏｎ Ｒｅｖｉｓｉｏｎ １．０ａ , 20030415, ｐ．９１, ＰＣＩ-ＳＩＧ * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5151567B2 (en) | 2013-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4658122B2 (en) | DMA controller, node, data transfer control method, and program | |
| US20050081080A1 (en) | Error recovery for data processing systems transferring message packets through communications adapters | |
| US20050091383A1 (en) | Efficient zero copy transfer of messages between nodes in a data processing system | |
| TWI572166B (en) | Process to operate a communication device | |
| JP2006302250A (en) | Pci-express communication system | |
| US20050080869A1 (en) | Transferring message packets from a first node to a plurality of nodes in broadcast fashion via direct memory to memory transfer | |
| US9473273B2 (en) | Memory system capable of increasing data transfer efficiency | |
| US9201623B2 (en) | Control device and image forming apparatus with two controllers | |
| US20050080945A1 (en) | Transferring message packets from data continued in disparate areas of source memory via preloading | |
| CN109154925A (en) | Communication equipment, communication means, program and communication system | |
| US7360119B1 (en) | Method and apparatus for handling SAS/SATA communication deadlock | |
| US7765357B2 (en) | PCI-express communications system | |
| US8433952B2 (en) | Memory access control device, memory access control method and memory access control program | |
| US10838654B2 (en) | Semiconductor device including UFS system for data transfer | |
| KR20170117326A (en) | Direct memory access control device for at least one processing unit having a random access memory | |
| JP5151567B2 (en) | Method and system for avoiding deadlock in data communication system and control program therefor | |
| US20140052879A1 (en) | Processor, information processing apparatus, and interrupt control method | |
| JP2016177333A (en) | Information processing apparatus and control method thereof | |
| JP2007316755A (en) | Pci-express communication system | |
| US7962656B1 (en) | Command encoding of data to enable high-level functions in computer networks | |
| JP6136754B2 (en) | Communication control apparatus and image forming apparatus | |
| WO2008062511A1 (en) | Multiprocessor system | |
| CN108701103B (en) | Direct memory access control device for a computing unit with a working memory | |
| JP2007265108A (en) | Bus bridge | |
| JP6107499B2 (en) | Communication control apparatus and image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120829 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5151567 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |