JP2009206349A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2009206349A JP2009206349A JP2008048274A JP2008048274A JP2009206349A JP 2009206349 A JP2009206349 A JP 2009206349A JP 2008048274 A JP2008048274 A JP 2008048274A JP 2008048274 A JP2008048274 A JP 2008048274A JP 2009206349 A JP2009206349 A JP 2009206349A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- lower electrode
- thin film
- dielectric thin
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、化合物半導体を用いた特にモノリシック型マイクロ波集積回路からなる半導体装置に関する。 The present invention relates to a semiconductor device including a monolithic microwave integrated circuit using a compound semiconductor.
従来、GaAsFETを能動素子とするモノリシック型マイクロ波集積回路(MMIC)上に、平行平板型のキャパシタ(MIMキャパシタ)を形成する場合、両電極間の層間膜として、Si3N4等の誘電体膜が広く使われているが、このようなMIMキャパシタ構造においては、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上させることは、困難であった。 Conventionally, when a parallel plate type capacitor (MIM capacitor) is formed on a monolithic microwave integrated circuit (MMIC) using GaAsFET as an active element, a dielectric such as Si 3 N 4 is used as an interlayer film between both electrodes. Although a film is widely used, in such a MIM capacitor structure, it has been difficult to improve breakdown voltage characteristics without increasing the area of the MIM capacitor.
そこで、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上させることができる半導体装置として、フレキシブル帯状導体が形成された半導体装置が知られている(特許文献1)。 Therefore, a semiconductor device in which a flexible strip-like conductor is formed is known as a semiconductor device that can improve the breakdown voltage resistance without increasing the area of the MIM capacitor (Patent Document 1).
すなわち、下部電極、誘電体薄膜、上部電極を順に積層することでキャパシタが形成されたGaAs基板上に、上部電極と離間した位置に、配線により接続された接地用電極が備えられている半導体装置において、上部電極と接地用電極は、下部電極の上部に空気層を介して形成され、配線に平行した位置に配置されたフレキシブル帯状導体により相互に接続されているものである。 That is, a semiconductor device provided with a ground electrode connected by wiring on a GaAs substrate on which a capacitor is formed by sequentially laminating a lower electrode, a dielectric thin film, and an upper electrode, at a position separated from the upper electrode The upper electrode and the grounding electrode are formed above the lower electrode via an air layer, and are connected to each other by a flexible strip conductor disposed at a position parallel to the wiring.
この装置によれば、フレキシブル帯状導体が所望の静電エネルギーによって下部電極に接触する機能を有するため、サージ等によりキャパシタの破壊電圧が印加されるような場合においても、上下の電極が直接接続することにより印加電圧が接地されるため、キャパシタの故障を避けることが出来る。 According to this apparatus, since the flexible strip conductor has a function of contacting the lower electrode with desired electrostatic energy, the upper and lower electrodes are directly connected even when a breakdown voltage of the capacitor is applied due to a surge or the like. As a result, the applied voltage is grounded, so that failure of the capacitor can be avoided.
しかし、この半導体装置は、アーク溶接や水分等によって、フレキシブル帯状導体が下部電極に接触したまま元に戻らなくなるスティッキングが発生するという問題があった。
本発明の課題は、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上でき、スティッキングを防止することができる半導体装置を提供することにある。 An object of the present invention is to provide a semiconductor device capable of improving the breakdown voltage property without increasing the area of the MIM capacitor and preventing sticking.
本発明による半導体装置は、半導体基板上に形成された第1の下部電極と、この第1の下部電極上に積層された第1の誘電体薄膜と、この第1の誘電体薄膜上に積層形成された第1の上部電極と、この第1の上部電極に接続され、前記半導体基板上に形成された第1の接地用電極と、この第1の接地用電極および前記第1の上部電極とを相互に接続し、前記第1の誘電体薄膜に対向配置される配線用電極と、前記半導体基板上に形成され、前記第1の下部電極に接続された第2の下部電極と、この第2の下部電極の表面の一部を覆ように積層された第2の誘電体薄膜と、この第2の誘電体薄膜上に積層形成された第2の上部電極と、この第2の上部電極に一端が接続されたフレキシブル帯状導体と、このフレキシブル帯状導体の他端が接続されるとともに、前記第1の接地用電極に接続された第2の接地用電極と、を備え、前記フレキシブル帯状導体は、前記第2の下部電極上に空気層を介して配置され、前記第2の下部電極は、前記第2の誘電体薄膜で覆われた箇所以外の表面に、それぞれ離間して形成された複数の突起体を有する構造であり、これらの突起体の間には、前記突起体より高く絶縁体が形成されていることを特徴とするものである。 A semiconductor device according to the present invention includes a first lower electrode formed on a semiconductor substrate, a first dielectric thin film laminated on the first lower electrode, and a lamination on the first dielectric thin film. The formed first upper electrode, the first grounding electrode connected to the first upper electrode and formed on the semiconductor substrate, the first grounding electrode and the first upper electrode A wiring electrode disposed opposite to the first dielectric thin film, a second lower electrode formed on the semiconductor substrate and connected to the first lower electrode, and A second dielectric thin film laminated so as to cover a part of the surface of the second lower electrode; a second upper electrode laminated on the second dielectric thin film; and A flexible strip conductor with one end connected to the electrode and the other end of this flexible strip conductor are connected. And a second grounding electrode connected to the first grounding electrode, wherein the flexible strip-shaped conductor is disposed on the second lower electrode via an air layer, and The lower electrode has a structure having a plurality of protrusions formed on the surface other than the portion covered with the second dielectric thin film, the protrusions being separated from each other. An insulator is formed higher than the body.
本発明によれば、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上でき、スティッキングを防止することができる半導体装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can improve withstand voltage property without increasing the area of a MIM capacitor, and can prevent sticking can be provided.
以下に本発明の実施形態について図1〜図9を参照して説明する。 Embodiments of the present invention will be described below with reference to FIGS.
図1は、本実施形態に係る半導体装置の構造を示し、同図(a)はこの半導体装置を示す上面図であり、同図(b)は同図(a)の破線A−A´に沿った構造断面図であり、同図(c)は同図(a)の破線B−B´に沿った構造断面図である。 FIG. 1 shows the structure of the semiconductor device according to the present embodiment. FIG. 1A is a top view showing the semiconductor device, and FIG. 1B is a broken line AA ′ in FIG. FIG. 3C is a structural cross-sectional view taken along the broken line BB ′ in FIG.
本発明の実施形態に係る半導体装置は、GaAs基板11上に第1の下部電極12が形成され、この第1の下部電極12−1上に第1の誘電体薄膜13が積層されている。この第1の誘電体薄膜13上にはさらに第1の上部電極14が積層され、これら第1の下部電極12−1、第1の誘電体薄膜13、第1の上部電極14の積層構造により、キャパシタを形成している。また、GaAs基板11上には第1の上部電極14と離間した位置に第1の接地用電極15−1が形成されており、さらにこの第1の接地用電極15−1上には、第1の接地用電極15−1の引き出し電極15−2が形成されている。これら第1の上部電極14と第1の接地用電極の引き出し電極15−2は、第1の誘電体薄膜13と空気層を挟んで対向した位置に配置される配線用電極16により相互に接続され、エアブリッジ配線構造を形成されている。
In the semiconductor device according to the embodiment of the present invention, a first lower electrode 12 is formed on a
一方、第1の下部電極12−1には第2の下部電極17が一体となって形成されており、この第2の下部電極17の表面の一部には、第1の誘電体薄膜13と一体となって形成されている第2の誘電体薄膜18が積層されている。この第2の誘電体薄膜18上には第2の上部電極19が積層されている。また、GaAs基板11上には、この基板11の表面に形成された高抵抗層20を介して第1の接地用電極15−1と接続された第2の接地用電極21−1が形成されている。さらにこの第2の接地用電極21−1上には、第2の接地用電極21−1の引き出し電極21−2が形成されている。これら第2の上部電極19と第2の接地用電極の引き出し電極21−2は、第2の誘電体薄膜13と空気層を挟んで対向し、配線用電極16と平行に配置されるフレキシブル帯状導体22により相互に接続されている。
On the other hand, the second
なお、この上述した半導体装置においては、高速な動作にも対応するために、配線用電極16とフレキシブル帯状導体22とは、近接配置されることが望ましい。従って、配線用電極16の一端に接続される第1の上部電極14とフレキシブル帯状導体22の一端に接続される第2の上部電極19とは近接して形成され、配線用電極16の他端に接続される第1の接地用電極の引き出し電極15−2とフレキシブル帯状導体22の他端に接続される第2の接地用電極の引き出し電極21−2とは上記と同様に近接して形成されていることが望ましい。
In the above-described semiconductor device, it is desirable that the
さらに高抵抗層20は、上述した半導体装置の動作時に、フレキシブル帯状導体22に流れる電流を無視できるほど小さく抑えられる程度に高い抵抗値を有することが望ましい。
Furthermore, it is desirable that the
また、本実施形態に係る半導体装置においては、第1の下部電極12−1上に第1の下部電極12−1の引き出し電極12−2が形成されており、また、GaAs基板11の下面には貫通穴25が形成されており、さらに接地用下部電極26が、GaAs基板11の下面全体に形成されている。
In the semiconductor device according to the present embodiment, the lead electrode 12-2 of the first lower electrode 12-1 is formed on the first lower electrode 12-1, and the lower surface of the
ここで本実施形態に係る半導体装置の第2の下部電極17は、この電極17の第2の誘電体薄膜で覆われた箇所以外の表面に、複数の突起体23を有する構造であることを特徴とするものである。さらにこれら複数の突起体23は互いに離間して形成されており、これらの突起体23の間には、ポリイミドからなる絶縁体24が突起体23よりも高く形成されている。
Here, the second
上記に説明した半導体装置は、下部電極12−1、17に対してサージ電圧等の過剰電圧が供給されると、図2(b)に示すように、静電引力によりフレキシブル帯状導体22が第2の下部電極17に引き寄せられ、第2の下部電極17の突起体24の先端部からフレキシブル帯状導体22に対し放電現象が発生し、電気的接触が行われる。例えばサージ電圧により下部電極12−1、17の電圧が100Vまでドリフト上昇した場合、例えば約50Vを超える電圧がかかった時点で、上述した現象が生ずる。これにより、第1及び第2の誘電体薄膜13、18の破壊電圧は約80Vであるため、誘電体薄膜13,18が破壊されるまえに供給電圧が接地されることにより、MIMキャパシタの破損を防ぐことが可能となる。このように、MIMキャパシタの膜厚を厚くすることなく対破壊電圧性を維持することができるため、MIMキャパシタの面積を増やさなくても容量値を維持することができる。また、電気的に接触したフレキシブル帯状導体22は、第2の下部電極17上に形成された絶縁体24によって物理的には直接接触しないため、第2の下部電極17へのアーク溶接や吸着や水分等のスティッキングを防ぐことが可能となる。そして、過剰電圧が切れた後は、フレキシブル帯状導体22の復元力により元の形状に戻るため、MIMキャパシタとしての機能は回復する。
In the semiconductor device described above, when an excessive voltage such as a surge voltage is supplied to the lower electrodes 12-1 and 17, the flexible strip-
次に、本実施形態に係る半導体装置の製造方法について説明する。 Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.
図3〜図8は、本実施形態に係る半導体装置の製造工程を説明するための説明図であり、図3及び図8(a)は、上面図を示し、同図(b)は同図(a)の破線B−B´に沿った構造断面図である。また、図4〜図7は、第2の下部電極の加工方法を説明する図であり、図3における破線B−B´に沿った構造断面図の要部を示す。 3 to 8 are explanatory views for explaining a manufacturing process of the semiconductor device according to the present embodiment. FIGS. 3 and 8A are top views, and FIG. It is structural sectional drawing along the broken line BB 'of (a). 4 to 7 are diagrams for explaining a processing method of the second lower electrode, and show a main part of the structural cross-sectional view along the broken line BB 'in FIG.
なお、本実施形態に係る半導体装置の製造方法は、第2の下部電極17を形成する工程以外は、上述した従来のフレキシブル帯状導体22を有する半導体装置の製造方法と同じであるため簡単に説明し、ここでは第2の下部電極17の製造工程について詳細に説明する。
The method for manufacturing the semiconductor device according to the present embodiment is the same as the method for manufacturing the semiconductor device having the conventional flexible strip-
まず図3に示すように、イオン注入方、または、メサエッチング法にて高抵抗層20が形成され、続いて第1、第2の接地用電極15−1、21−1及び第1、第2の下部電極12−1、17が形成されたGaAs基板11上に、プラズマCVD法により、第1、第2の誘電体薄膜13、18として、Si3N4膜を100nm堆積させ、続いてフレキシブル帯状導体22の接地領域を含む不必要部分をエッチングにより除去する。第1、第2の接地用電極15−1、21−1は、例えばNi/AuGeを夫々、50nm/200nm蒸着し、リフトオフ後、窒素雰囲気中において440℃3分の熱処理を施すことにより形成し、第1、第2の下部電極12−1、17は、例えばAu/Pt/Tiを各々、500nm/10nm/500nm蒸着し、リフトオフを施すことにより形成する。
First, as shown in FIG. 3, the
次に、上記のようにGaAs基板11上に形成された第2の下部電極17に対して加工を行う。以下に、第2の下部電極17を加工する工程について説明する。
Next, processing is performed on the second
ます、図4に示すように、第2の下部電極17上にフォトレジスト27を形成する。
First, as shown in FIG. 4, a
次に、図5に示すように、第2の下部電極17に対してパターニングし、第2の下部電極17上部のAu、及び、Ptに対してイオンミリングでエッチングを行うことで、第2の下部電極17上に突起体23を形成する。
Next, as shown in FIG. 5, the second
次に、図6に示すように、フォトレジスト27を除去後、感光性ポリイミドからなる絶縁体24を所望の厚さでコーティングし、この絶縁体24上にフォトレジスト28を形成する。
Next, as shown in FIG. 6, after removing the
次に、図7に示すように、絶縁体24に対してパターンPEP処理を行うことで、所望の絶縁体24を得ることができる。
Next, as shown in FIG. 7, a desired
以上のようにして本実施形態に係る半導体装置の第2の下部電極17が形成される。
As described above, the second
突起体23を有する第2の下部電極17が形成された後、図8に示すように、第1、第2の上部電極14、19、第1の下部電極の引き出し電極12−2、及び、第1、第2の接地用電極15−1、21−1の引き出し電極15−2、21−2として、例えばAu/Pt/Tiを夫々、500nm/10nm/10nm蒸着し、リフトオフを施すことにより形成し、続いてエアブリッジ配線用アンダーレジスト29を形成した後、配線用電極16、及び、フレキシブル帯状導体22としてAuを1000nm蒸着し、リフトオフを施すことにより形成する。このとき、配線用電極16の高さは、第2の下部電極上の突起体23の先端部に対し、例えば1.0μmの空間距離になるように形成する。
After the second
最後に、GaAs基板11の裏面を100μmまで研磨し、第1の接地用電極15−2の下部にRIEを用いて貫通孔25を形成した後、GaAs基板11の裏面全体に接地用下部電極26として例えばAu/Tiを夫々、1000nm/10nm蒸着し、アブリッジ配線用アンダーレジスト29を除去することにより、図1に示す半導体装置を製造することができる。
Finally, the back surface of the
以上に、本発明の実施形態に係る半導体装置について説明したが、実施形態は、これに限るものではない。例えば、上述した実施形態においてはフレキシブル帯状導体を第2の上部電極19に接続させておく場合であったが、第2の下部電極17に接続させても、同様の効果を得ることが可能である。
Although the semiconductor device according to the embodiment of the present invention has been described above, the embodiment is not limited thereto. For example, in the above-described embodiment, the flexible strip conductor is connected to the second
11・・・GaAs基板
12−1・・・第1の下部電極
12−2・・・第1の下部電極の引き出し電極
13・・・第1の誘電体薄膜
14・・・第1の上部電極
15−1・・・第1の接地用電極
15−2・・・第1の接地用電極の引き出し電極
16・・・配線用電極
17・・・第2の下部電極
18・・・第2の誘電体薄膜
19・・・第2の上部電極
20・・・高抵抗層
21−1・・・第2の接地用電極
21−2・・・第2の接地用電極の引き出し電極
22・・・フレキシブル帯状導体
23・・・突起体
24・・・絶縁体
25・・・貫通穴
26・・・接地用下部電極
27、28・・・フォトレジスト
29・・・エアブリッジ配線用アンダーレジスト
DESCRIPTION OF
Claims (5)
この第1の下部電極上に積層された第1の誘電体薄膜と、
この第1の誘電体薄膜上に積層形成された第1の上部電極と、
この第1の上部電極に接続され、前記半導体基板上に形成された第1の接地用電極と、
この第1の接地用電極および前記第1の上部電極とを相互に接続し、前記第1の誘電体薄膜に対向配置される配線用電極と、
前記半導体基板上に形成され、前記第1の下部電極に接続された第2の下部電極と、
この第2の下部電極の表面の一部を覆ように積層された第2の誘電体薄膜と、
この第2の誘電体薄膜上に積層形成された第2の上部電極と、
この第2の上部電極に一端が接続されたフレキシブル帯状導体と、
このフレキシブル帯状導体の他端が接続されるとともに、前記第1の接地用電極に接続された第2の接地用電極と、を備え、
前記フレキシブル帯状導体は、前記第2の下部電極上に空気層を介して配置され、
前記第2の下部電極は、前記第2の誘電体薄膜で覆われた箇所以外の表面に、それぞれ離間して形成された複数の突起体を有する構造であり、
これらの突起体の間には、前記突起体より高く絶縁体が形成されている
ことを特徴とする半導体装置。 A first lower electrode formed on a semiconductor substrate;
A first dielectric thin film laminated on the first lower electrode;
A first upper electrode laminated on the first dielectric thin film;
A first grounding electrode connected to the first upper electrode and formed on the semiconductor substrate;
A wiring electrode that connects the first grounding electrode and the first upper electrode to each other, and is disposed opposite to the first dielectric thin film;
A second lower electrode formed on the semiconductor substrate and connected to the first lower electrode;
A second dielectric thin film laminated so as to cover a part of the surface of the second lower electrode;
A second upper electrode laminated on the second dielectric thin film;
A flexible strip conductor having one end connected to the second upper electrode;
A second grounding electrode connected to the first grounding electrode, the other end of the flexible strip conductor being connected, and
The flexible strip conductor is disposed on the second lower electrode through an air layer,
The second lower electrode has a structure having a plurality of protrusions formed separately from each other on a surface other than the portion covered with the second dielectric thin film,
A semiconductor device is characterized in that an insulator is formed between the protrusions so as to be higher than the protrusions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048274A JP2009206349A (en) | 2008-02-28 | 2008-02-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048274A JP2009206349A (en) | 2008-02-28 | 2008-02-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009206349A true JP2009206349A (en) | 2009-09-10 |
Family
ID=41148315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008048274A Pending JP2009206349A (en) | 2008-02-28 | 2008-02-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009206349A (en) |
-
2008
- 2008-02-28 JP JP2008048274A patent/JP2009206349A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI363424B (en) | ||
US9076585B2 (en) | Electronic component and method for manufacturing the same | |
US8410580B2 (en) | Device having conductive substrate via with catch-pad etch-stop | |
TWI390705B (en) | Esd protection for passive integrated devices | |
CN103872009B (en) | Integrated circuit including integrated passive devices and its manufacturing method | |
TWI819195B (en) | Field effect transistor and semiconductor device | |
JP4216588B2 (en) | Capacitor manufacturing method | |
US9911854B2 (en) | Source/drain conductors for transistor devices | |
JP6788847B2 (en) | Capacitor | |
JP2006332514A (en) | Semiconductor device and its manufacturing method | |
US10896787B2 (en) | Contact in RF-switch | |
US9287050B2 (en) | MEMS and method of manufacturing the same | |
JP2007273604A (en) | Semiconductor device | |
JP2009206349A (en) | Semiconductor device | |
JP2005191182A (en) | Semiconductor device and its manufacturing method | |
CN107808865A (en) | Resistance to shorting wafer-level package | |
JP2013187352A (en) | Semiconductor device and manufacturing method of the same | |
US9202654B2 (en) | MEMS device and manufacturing method thereof | |
JP5417703B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5743383B2 (en) | Piezoelectric element and method for manufacturing piezoelectric device | |
US20210020738A1 (en) | Capacitor and method for manufacturing the same | |
JP2018006620A (en) | Method of manufacturing capacitor | |
JP6954517B2 (en) | Electronic components and their manufacturing methods | |
JP2006332458A (en) | Method of manufacturing semiconductor device | |
JP2020120110A (en) | Semiconductor device |