JP2009206349A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009206349A
JP2009206349A JP2008048274A JP2008048274A JP2009206349A JP 2009206349 A JP2009206349 A JP 2009206349A JP 2008048274 A JP2008048274 A JP 2008048274A JP 2008048274 A JP2008048274 A JP 2008048274A JP 2009206349 A JP2009206349 A JP 2009206349A
Authority
JP
Japan
Prior art keywords
electrode
lower electrode
thin film
dielectric thin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008048274A
Other languages
Japanese (ja)
Inventor
Takashi Asano
隆史 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008048274A priority Critical patent/JP2009206349A/en
Publication of JP2009206349A publication Critical patent/JP2009206349A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device whose breakdown voltage property is improved without increasing a MIM capacitor area, and whose sticking is prevented. <P>SOLUTION: A first lower electrode 12-1, a first dielectric thin film 13 and a first upper electrode 14 are stacked on a semiconductor substrate to form a capacitor. A first ground electrode 15-1 and a first upper electrode 14 are mutually connected with a wiring electrode 16. A second lower electrode 17 connected with the first lower electrode 12-1 is formed on the semiconductor substrate. A portion of the surface of the second lower electrode 17 is covered with a second dielectric thin film 18, and a plurality of protrusions 23 is formed on the remaining portion. Insulation members 24, higher than protrusions 23, are formed between the protrusions 23. A second upper electrode 19 is formed on the second dielectric thin film 18. One end of a flexible strip conductor 22 is connected to the second upper electrode 19. The other end of the flexible strip conductor 22 is connected to the second ground electrode 21-1 connected to the first ground electrode 15-1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、化合物半導体を用いた特にモノリシック型マイクロ波集積回路からなる半導体装置に関する。   The present invention relates to a semiconductor device including a monolithic microwave integrated circuit using a compound semiconductor.

従来、GaAsFETを能動素子とするモノリシック型マイクロ波集積回路(MMIC)上に、平行平板型のキャパシタ(MIMキャパシタ)を形成する場合、両電極間の層間膜として、Si等の誘電体膜が広く使われているが、このようなMIMキャパシタ構造においては、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上させることは、困難であった。 Conventionally, when a parallel plate type capacitor (MIM capacitor) is formed on a monolithic microwave integrated circuit (MMIC) using GaAsFET as an active element, a dielectric such as Si 3 N 4 is used as an interlayer film between both electrodes. Although a film is widely used, in such a MIM capacitor structure, it has been difficult to improve breakdown voltage characteristics without increasing the area of the MIM capacitor.

そこで、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上させることができる半導体装置として、フレキシブル帯状導体が形成された半導体装置が知られている(特許文献1)。   Therefore, a semiconductor device in which a flexible strip-like conductor is formed is known as a semiconductor device that can improve the breakdown voltage resistance without increasing the area of the MIM capacitor (Patent Document 1).

すなわち、下部電極、誘電体薄膜、上部電極を順に積層することでキャパシタが形成されたGaAs基板上に、上部電極と離間した位置に、配線により接続された接地用電極が備えられている半導体装置において、上部電極と接地用電極は、下部電極の上部に空気層を介して形成され、配線に平行した位置に配置されたフレキシブル帯状導体により相互に接続されているものである。   That is, a semiconductor device provided with a ground electrode connected by wiring on a GaAs substrate on which a capacitor is formed by sequentially laminating a lower electrode, a dielectric thin film, and an upper electrode, at a position separated from the upper electrode The upper electrode and the grounding electrode are formed above the lower electrode via an air layer, and are connected to each other by a flexible strip conductor disposed at a position parallel to the wiring.

この装置によれば、フレキシブル帯状導体が所望の静電エネルギーによって下部電極に接触する機能を有するため、サージ等によりキャパシタの破壊電圧が印加されるような場合においても、上下の電極が直接接続することにより印加電圧が接地されるため、キャパシタの故障を避けることが出来る。   According to this apparatus, since the flexible strip conductor has a function of contacting the lower electrode with desired electrostatic energy, the upper and lower electrodes are directly connected even when a breakdown voltage of the capacitor is applied due to a surge or the like. As a result, the applied voltage is grounded, so that failure of the capacitor can be avoided.

しかし、この半導体装置は、アーク溶接や水分等によって、フレキシブル帯状導体が下部電極に接触したまま元に戻らなくなるスティッキングが発生するという問題があった。
特願2007−273604号公報
However, this semiconductor device has a problem that sticking that prevents the flexible strip-shaped conductor from returning to its original state while being in contact with the lower electrode occurs due to arc welding, moisture, or the like.
Japanese Patent Application No. 2007-273604

本発明の課題は、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上でき、スティッキングを防止することができる半導体装置を提供することにある。   An object of the present invention is to provide a semiconductor device capable of improving the breakdown voltage property without increasing the area of the MIM capacitor and preventing sticking.

本発明による半導体装置は、半導体基板上に形成された第1の下部電極と、この第1の下部電極上に積層された第1の誘電体薄膜と、この第1の誘電体薄膜上に積層形成された第1の上部電極と、この第1の上部電極に接続され、前記半導体基板上に形成された第1の接地用電極と、この第1の接地用電極および前記第1の上部電極とを相互に接続し、前記第1の誘電体薄膜に対向配置される配線用電極と、前記半導体基板上に形成され、前記第1の下部電極に接続された第2の下部電極と、この第2の下部電極の表面の一部を覆ように積層された第2の誘電体薄膜と、この第2の誘電体薄膜上に積層形成された第2の上部電極と、この第2の上部電極に一端が接続されたフレキシブル帯状導体と、このフレキシブル帯状導体の他端が接続されるとともに、前記第1の接地用電極に接続された第2の接地用電極と、を備え、前記フレキシブル帯状導体は、前記第2の下部電極上に空気層を介して配置され、前記第2の下部電極は、前記第2の誘電体薄膜で覆われた箇所以外の表面に、それぞれ離間して形成された複数の突起体を有する構造であり、これらの突起体の間には、前記突起体より高く絶縁体が形成されていることを特徴とするものである。   A semiconductor device according to the present invention includes a first lower electrode formed on a semiconductor substrate, a first dielectric thin film laminated on the first lower electrode, and a lamination on the first dielectric thin film. The formed first upper electrode, the first grounding electrode connected to the first upper electrode and formed on the semiconductor substrate, the first grounding electrode and the first upper electrode A wiring electrode disposed opposite to the first dielectric thin film, a second lower electrode formed on the semiconductor substrate and connected to the first lower electrode, and A second dielectric thin film laminated so as to cover a part of the surface of the second lower electrode; a second upper electrode laminated on the second dielectric thin film; and A flexible strip conductor with one end connected to the electrode and the other end of this flexible strip conductor are connected. And a second grounding electrode connected to the first grounding electrode, wherein the flexible strip-shaped conductor is disposed on the second lower electrode via an air layer, and The lower electrode has a structure having a plurality of protrusions formed on the surface other than the portion covered with the second dielectric thin film, the protrusions being separated from each other. An insulator is formed higher than the body.

本発明によれば、MIMキャパシタの面積を増大させることなく対破壊電圧性を向上でき、スティッキングを防止することができる半導体装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor device which can improve withstand voltage property without increasing the area of a MIM capacitor, and can prevent sticking can be provided.

以下に本発明の実施形態について図1〜図9を参照して説明する。   Embodiments of the present invention will be described below with reference to FIGS.

図1は、本実施形態に係る半導体装置の構造を示し、同図(a)はこの半導体装置を示す上面図であり、同図(b)は同図(a)の破線A−A´に沿った構造断面図であり、同図(c)は同図(a)の破線B−B´に沿った構造断面図である。   FIG. 1 shows the structure of the semiconductor device according to the present embodiment. FIG. 1A is a top view showing the semiconductor device, and FIG. 1B is a broken line AA ′ in FIG. FIG. 3C is a structural cross-sectional view taken along the broken line BB ′ in FIG.

本発明の実施形態に係る半導体装置は、GaAs基板11上に第1の下部電極12が形成され、この第1の下部電極12−1上に第1の誘電体薄膜13が積層されている。この第1の誘電体薄膜13上にはさらに第1の上部電極14が積層され、これら第1の下部電極12−1、第1の誘電体薄膜13、第1の上部電極14の積層構造により、キャパシタを形成している。また、GaAs基板11上には第1の上部電極14と離間した位置に第1の接地用電極15−1が形成されており、さらにこの第1の接地用電極15−1上には、第1の接地用電極15−1の引き出し電極15−2が形成されている。これら第1の上部電極14と第1の接地用電極の引き出し電極15−2は、第1の誘電体薄膜13と空気層を挟んで対向した位置に配置される配線用電極16により相互に接続され、エアブリッジ配線構造を形成されている。   In the semiconductor device according to the embodiment of the present invention, a first lower electrode 12 is formed on a GaAs substrate 11, and a first dielectric thin film 13 is laminated on the first lower electrode 12-1. A first upper electrode 14 is further laminated on the first dielectric thin film 13, and has a laminated structure of the first lower electrode 12-1, the first dielectric thin film 13, and the first upper electrode 14. The capacitor is formed. Further, a first grounding electrode 15-1 is formed on the GaAs substrate 11 at a position spaced from the first upper electrode 14, and further on the first grounding electrode 15-1, A lead electrode 15-2 of one grounding electrode 15-1 is formed. The first upper electrode 14 and the lead electrode 15-2 for the first ground electrode are connected to each other by the wiring electrode 16 disposed at a position facing the first dielectric thin film 13 with the air layer interposed therebetween. The air bridge wiring structure is formed.

一方、第1の下部電極12−1には第2の下部電極17が一体となって形成されており、この第2の下部電極17の表面の一部には、第1の誘電体薄膜13と一体となって形成されている第2の誘電体薄膜18が積層されている。この第2の誘電体薄膜18上には第2の上部電極19が積層されている。また、GaAs基板11上には、この基板11の表面に形成された高抵抗層20を介して第1の接地用電極15−1と接続された第2の接地用電極21−1が形成されている。さらにこの第2の接地用電極21−1上には、第2の接地用電極21−1の引き出し電極21−2が形成されている。これら第2の上部電極19と第2の接地用電極の引き出し電極21−2は、第2の誘電体薄膜13と空気層を挟んで対向し、配線用電極16と平行に配置されるフレキシブル帯状導体22により相互に接続されている。   On the other hand, the second lower electrode 17 is formed integrally with the first lower electrode 12-1, and the first dielectric thin film 13 is formed on a part of the surface of the second lower electrode 17. And a second dielectric thin film 18 formed integrally with each other. A second upper electrode 19 is laminated on the second dielectric thin film 18. On the GaAs substrate 11, a second grounding electrode 21-1 connected to the first grounding electrode 15-1 through a high resistance layer 20 formed on the surface of the substrate 11 is formed. ing. Further, an extraction electrode 21-2 for the second grounding electrode 21-1 is formed on the second grounding electrode 21-1. The second upper electrode 19 and the lead electrode 21-2 for the second grounding electrode are opposed to the second dielectric thin film 13 across the air layer and are arranged in parallel with the wiring electrode 16. The conductors 22 are connected to each other.

なお、この上述した半導体装置においては、高速な動作にも対応するために、配線用電極16とフレキシブル帯状導体22とは、近接配置されることが望ましい。従って、配線用電極16の一端に接続される第1の上部電極14とフレキシブル帯状導体22の一端に接続される第2の上部電極19とは近接して形成され、配線用電極16の他端に接続される第1の接地用電極の引き出し電極15−2とフレキシブル帯状導体22の他端に接続される第2の接地用電極の引き出し電極21−2とは上記と同様に近接して形成されていることが望ましい。   In the above-described semiconductor device, it is desirable that the wiring electrode 16 and the flexible strip-shaped conductor 22 are disposed close to each other in order to cope with high-speed operation. Therefore, the first upper electrode 14 connected to one end of the wiring electrode 16 and the second upper electrode 19 connected to one end of the flexible strip-shaped conductor 22 are formed close to each other, and the other end of the wiring electrode 16 is formed. The lead electrode 15-2 of the first ground electrode connected to the lead electrode 15-2 and the lead electrode 21-2 of the second ground electrode connected to the other end of the flexible strip conductor 22 are formed close to each other as described above. It is desirable that

さらに高抵抗層20は、上述した半導体装置の動作時に、フレキシブル帯状導体22に流れる電流を無視できるほど小さく抑えられる程度に高い抵抗値を有することが望ましい。   Furthermore, it is desirable that the high resistance layer 20 has a resistance value that is high enough to suppress the current flowing through the flexible strip conductor 22 to a negligible level during the operation of the semiconductor device described above.

また、本実施形態に係る半導体装置においては、第1の下部電極12−1上に第1の下部電極12−1の引き出し電極12−2が形成されており、また、GaAs基板11の下面には貫通穴25が形成されており、さらに接地用下部電極26が、GaAs基板11の下面全体に形成されている。   In the semiconductor device according to the present embodiment, the lead electrode 12-2 of the first lower electrode 12-1 is formed on the first lower electrode 12-1, and the lower surface of the GaAs substrate 11 is formed on the lower surface of the GaAs substrate 11. A through hole 25 is formed, and a grounding lower electrode 26 is formed on the entire lower surface of the GaAs substrate 11.

ここで本実施形態に係る半導体装置の第2の下部電極17は、この電極17の第2の誘電体薄膜で覆われた箇所以外の表面に、複数の突起体23を有する構造であることを特徴とするものである。さらにこれら複数の突起体23は互いに離間して形成されており、これらの突起体23の間には、ポリイミドからなる絶縁体24が突起体23よりも高く形成されている。   Here, the second lower electrode 17 of the semiconductor device according to the present embodiment has a structure having a plurality of protrusions 23 on the surface of the electrode 17 other than the portion covered with the second dielectric thin film. It is a feature. Further, the plurality of protrusions 23 are formed apart from each other, and an insulator 24 made of polyimide is formed higher than the protrusions 23 between the protrusions 23.

上記に説明した半導体装置は、下部電極12−1、17に対してサージ電圧等の過剰電圧が供給されると、図2(b)に示すように、静電引力によりフレキシブル帯状導体22が第2の下部電極17に引き寄せられ、第2の下部電極17の突起体24の先端部からフレキシブル帯状導体22に対し放電現象が発生し、電気的接触が行われる。例えばサージ電圧により下部電極12−1、17の電圧が100Vまでドリフト上昇した場合、例えば約50Vを超える電圧がかかった時点で、上述した現象が生ずる。これにより、第1及び第2の誘電体薄膜13、18の破壊電圧は約80Vであるため、誘電体薄膜13,18が破壊されるまえに供給電圧が接地されることにより、MIMキャパシタの破損を防ぐことが可能となる。このように、MIMキャパシタの膜厚を厚くすることなく対破壊電圧性を維持することができるため、MIMキャパシタの面積を増やさなくても容量値を維持することができる。また、電気的に接触したフレキシブル帯状導体22は、第2の下部電極17上に形成された絶縁体24によって物理的には直接接触しないため、第2の下部電極17へのアーク溶接や吸着や水分等のスティッキングを防ぐことが可能となる。そして、過剰電圧が切れた後は、フレキシブル帯状導体22の復元力により元の形状に戻るため、MIMキャパシタとしての機能は回復する。   In the semiconductor device described above, when an excessive voltage such as a surge voltage is supplied to the lower electrodes 12-1 and 17, the flexible strip-shaped conductor 22 is moved by the electrostatic attraction as shown in FIG. 2 is attracted to the lower electrode 17, and a discharge phenomenon occurs from the tip of the protrusion 24 of the second lower electrode 17 to the flexible strip-shaped conductor 22, thereby making electrical contact. For example, when the voltage of the lower electrodes 12-1 and 17 drifts up to 100V due to a surge voltage, for example, the phenomenon described above occurs when a voltage exceeding about 50V is applied. Thereby, since the breakdown voltage of the first and second dielectric thin films 13 and 18 is about 80 V, the supply voltage is grounded before the dielectric thin films 13 and 18 are broken, so that the MIM capacitor is damaged. Can be prevented. As described above, since the breakdown voltage property can be maintained without increasing the thickness of the MIM capacitor, the capacitance value can be maintained without increasing the area of the MIM capacitor. In addition, since the flexible strip-shaped conductor 22 that is in electrical contact is not physically in direct contact with the insulator 24 formed on the second lower electrode 17, arc welding or adsorption to the second lower electrode 17 It becomes possible to prevent sticking such as moisture. Then, after the excessive voltage is cut off, the original shape is restored by the restoring force of the flexible strip-shaped conductor 22, so that the function as the MIM capacitor is restored.

次に、本実施形態に係る半導体装置の製造方法について説明する。   Next, a method for manufacturing the semiconductor device according to the present embodiment will be described.

図3〜図8は、本実施形態に係る半導体装置の製造工程を説明するための説明図であり、図3及び図8(a)は、上面図を示し、同図(b)は同図(a)の破線B−B´に沿った構造断面図である。また、図4〜図7は、第2の下部電極の加工方法を説明する図であり、図3における破線B−B´に沿った構造断面図の要部を示す。   3 to 8 are explanatory views for explaining a manufacturing process of the semiconductor device according to the present embodiment. FIGS. 3 and 8A are top views, and FIG. It is structural sectional drawing along the broken line BB 'of (a). 4 to 7 are diagrams for explaining a processing method of the second lower electrode, and show a main part of the structural cross-sectional view along the broken line BB 'in FIG.

なお、本実施形態に係る半導体装置の製造方法は、第2の下部電極17を形成する工程以外は、上述した従来のフレキシブル帯状導体22を有する半導体装置の製造方法と同じであるため簡単に説明し、ここでは第2の下部電極17の製造工程について詳細に説明する。   The method for manufacturing the semiconductor device according to the present embodiment is the same as the method for manufacturing the semiconductor device having the conventional flexible strip-shaped conductor 22 described above, except for the step of forming the second lower electrode 17. Here, the manufacturing process of the second lower electrode 17 will be described in detail.

まず図3に示すように、イオン注入方、または、メサエッチング法にて高抵抗層20が形成され、続いて第1、第2の接地用電極15−1、21−1及び第1、第2の下部電極12−1、17が形成されたGaAs基板11上に、プラズマCVD法により、第1、第2の誘電体薄膜13、18として、Si膜を100nm堆積させ、続いてフレキシブル帯状導体22の接地領域を含む不必要部分をエッチングにより除去する。第1、第2の接地用電極15−1、21−1は、例えばNi/AuGeを夫々、50nm/200nm蒸着し、リフトオフ後、窒素雰囲気中において440℃3分の熱処理を施すことにより形成し、第1、第2の下部電極12−1、17は、例えばAu/Pt/Tiを各々、500nm/10nm/500nm蒸着し、リフトオフを施すことにより形成する。 First, as shown in FIG. 3, the high resistance layer 20 is formed by ion implantation or mesa etching, and then the first and second grounding electrodes 15-1, 21-1 and the first, first, On the GaAs substrate 11 on which the two lower electrodes 12-1 and 17 are formed, an Si 3 N 4 film is deposited to a thickness of 100 nm as the first and second dielectric thin films 13 and 18 by plasma CVD, Unnecessary portions including the ground region of the flexible strip-shaped conductor 22 are removed by etching. The first and second grounding electrodes 15-1 and 21-1 are formed by, for example, depositing Ni / AuGe at 50 nm / 200 nm, respectively, and performing heat treatment at 440 ° C. for 3 minutes in a nitrogen atmosphere after lift-off. The first and second lower electrodes 12-1 and 17 are formed, for example, by vapor-depositing Au / Pt / Ti at 500 nm / 10 nm / 500 nm, respectively, and performing lift-off.

次に、上記のようにGaAs基板11上に形成された第2の下部電極17に対して加工を行う。以下に、第2の下部電極17を加工する工程について説明する。   Next, processing is performed on the second lower electrode 17 formed on the GaAs substrate 11 as described above. Below, the process of processing the 2nd lower electrode 17 is demonstrated.

ます、図4に示すように、第2の下部電極17上にフォトレジスト27を形成する。   First, as shown in FIG. 4, a photoresist 27 is formed on the second lower electrode 17.

次に、図5に示すように、第2の下部電極17に対してパターニングし、第2の下部電極17上部のAu、及び、Ptに対してイオンミリングでエッチングを行うことで、第2の下部電極17上に突起体23を形成する。   Next, as shown in FIG. 5, the second lower electrode 17 is patterned, and the Au and Pt on the second lower electrode 17 are etched by ion milling to obtain the second A protrusion 23 is formed on the lower electrode 17.

次に、図6に示すように、フォトレジスト27を除去後、感光性ポリイミドからなる絶縁体24を所望の厚さでコーティングし、この絶縁体24上にフォトレジスト28を形成する。   Next, as shown in FIG. 6, after removing the photoresist 27, an insulator 24 made of photosensitive polyimide is coated with a desired thickness, and a photoresist 28 is formed on the insulator 24.

次に、図7に示すように、絶縁体24に対してパターンPEP処理を行うことで、所望の絶縁体24を得ることができる。   Next, as shown in FIG. 7, a desired insulator 24 can be obtained by performing a pattern PEP process on the insulator 24.

以上のようにして本実施形態に係る半導体装置の第2の下部電極17が形成される。   As described above, the second lower electrode 17 of the semiconductor device according to the present embodiment is formed.

突起体23を有する第2の下部電極17が形成された後、図8に示すように、第1、第2の上部電極14、19、第1の下部電極の引き出し電極12−2、及び、第1、第2の接地用電極15−1、21−1の引き出し電極15−2、21−2として、例えばAu/Pt/Tiを夫々、500nm/10nm/10nm蒸着し、リフトオフを施すことにより形成し、続いてエアブリッジ配線用アンダーレジスト29を形成した後、配線用電極16、及び、フレキシブル帯状導体22としてAuを1000nm蒸着し、リフトオフを施すことにより形成する。このとき、配線用電極16の高さは、第2の下部電極上の突起体23の先端部に対し、例えば1.0μmの空間距離になるように形成する。   After the second lower electrode 17 having the protrusions 23 is formed, as shown in FIG. 8, the first and second upper electrodes 14 and 19, the first lower electrode lead electrode 12-2, and As the lead electrodes 15-2 and 21-2 of the first and second grounding electrodes 15-1 and 21-1, for example, Au / Pt / Ti is vapor-deposited by 500 nm / 10 nm / 10 nm, respectively, and lift-off is performed. Then, after forming an air bridge wiring under resist 29, 1000 nm of Au is vapor-deposited as the wiring electrode 16 and the flexible strip conductor 22, and lift-off is performed. At this time, the wiring electrode 16 is formed to have a spatial distance of, for example, 1.0 μm with respect to the tip of the protrusion 23 on the second lower electrode.

最後に、GaAs基板11の裏面を100μmまで研磨し、第1の接地用電極15−2の下部にRIEを用いて貫通孔25を形成した後、GaAs基板11の裏面全体に接地用下部電極26として例えばAu/Tiを夫々、1000nm/10nm蒸着し、アブリッジ配線用アンダーレジスト29を除去することにより、図1に示す半導体装置を製造することができる。   Finally, the back surface of the GaAs substrate 11 is polished to 100 μm, a through hole 25 is formed under the first grounding electrode 15-2 using RIE, and then the grounding lower electrode 26 is formed on the entire back surface of the GaAs substrate 11. For example, by depositing Au / Ti at 1000 nm / 10 nm, respectively, and removing the under-wire resist 29 for the bridge wiring, the semiconductor device shown in FIG. 1 can be manufactured.

以上に、本発明の実施形態に係る半導体装置について説明したが、実施形態は、これに限るものではない。例えば、上述した実施形態においてはフレキシブル帯状導体を第2の上部電極19に接続させておく場合であったが、第2の下部電極17に接続させても、同様の効果を得ることが可能である。   Although the semiconductor device according to the embodiment of the present invention has been described above, the embodiment is not limited thereto. For example, in the above-described embodiment, the flexible strip conductor is connected to the second upper electrode 19, but the same effect can be obtained by connecting to the second lower electrode 17. is there.

本実施形態に係る半導体装置の構造を示し、同図(a)はこの半導体装置を示す上面図であり、同図(b)は同図(a)の破線A−A´に沿った構造断面図であり、同図(c)は同図(a)の破線B−B´に沿った構造断面図である。The structure of the semiconductor device according to the present embodiment is shown, FIG. 6A is a top view showing the semiconductor device, and FIG. 5B is a structural cross section taken along the broken line AA ′ in FIG. FIG. 4C is a structural cross-sectional view taken along the broken line BB ′ in FIG. 本実施形態に係る半導体装置の動作を示し、同図(a)はこの半導体装置の動作を示す上面図であり、同図(b)は同図(a)の破線B−B´に沿った構造断面図である。The operation of the semiconductor device according to the present embodiment is shown. FIG. 11A is a top view showing the operation of the semiconductor device, and FIG. 11B is along the broken line BB ′ in FIG. FIG. 本実施形態に係る半導体装置の製造工程を説明するための説明図であり、同図(a)は、上面図を示し、同図(b)は同図(a)の破線B−B´に沿った構造断面図である。It is explanatory drawing for demonstrating the manufacturing process of the semiconductor device which concerns on this embodiment, The figure (a) shows a top view, The figure (b) is the broken line BB 'of the figure (a). FIG. 第2の下部電極の加工方法を説明する図であり、図1における破線B−B´に沿った構造断面図の要部を示す。It is a figure explaining the processing method of a 2nd lower electrode, and shows the principal part of structure sectional drawing along broken line BB 'in FIG. 第2の下部電極の加工方法を説明する図であり、図1における破線B−B´に沿った構造断面図の要部を示す。It is a figure explaining the processing method of a 2nd lower electrode, and shows the principal part of structure sectional drawing along broken line BB 'in FIG. 第2の下部電極の加工方法を説明する図であり、図1における破線B−B´に沿った構造断面図の要部を示す。It is a figure explaining the processing method of a 2nd lower electrode, and shows the principal part of structure sectional drawing along broken line BB 'in FIG. 第2の下部電極の加工方法を説明する図であり、図1における破線B−B´に沿った構造断面図の要部を示す。It is a figure explaining the processing method of a 2nd lower electrode, and shows the principal part of structure sectional drawing along broken line BB 'in FIG. 本実施形態に係る半導体装置の製造工程を説明するための説明図であり、同図(a)は、上面図を示し、同図(b)は同図(a)の破線B−B´に沿った構造断面図である。It is explanatory drawing for demonstrating the manufacturing process of the semiconductor device which concerns on this embodiment, The figure (a) shows a top view, The figure (b) is the broken line BB 'of the figure (a). FIG.

符号の説明Explanation of symbols

11・・・GaAs基板
12−1・・・第1の下部電極
12−2・・・第1の下部電極の引き出し電極
13・・・第1の誘電体薄膜
14・・・第1の上部電極
15−1・・・第1の接地用電極
15−2・・・第1の接地用電極の引き出し電極
16・・・配線用電極
17・・・第2の下部電極
18・・・第2の誘電体薄膜
19・・・第2の上部電極
20・・・高抵抗層
21−1・・・第2の接地用電極
21−2・・・第2の接地用電極の引き出し電極
22・・・フレキシブル帯状導体
23・・・突起体
24・・・絶縁体
25・・・貫通穴
26・・・接地用下部電極
27、28・・・フォトレジスト
29・・・エアブリッジ配線用アンダーレジスト
DESCRIPTION OF SYMBOLS 11 ... GaAs substrate 12-1 ... 1st lower electrode 12-2 ... Extraction electrode 13 of 1st lower electrode ... 1st dielectric thin film 14 ... 1st upper electrode 15-1... First grounding electrode 15-2... First grounding electrode lead electrode 16... Wiring electrode 17 .. Second lower electrode 18. Dielectric thin film 19 ... second upper electrode 20 ... high resistance layer 21-1 ... second grounding electrode 21-2 ... lead electrode 22 of second grounding electrode ... Flexible strip-shaped conductor 23 ... Projection body 24 ... Insulator 25 ... Through hole 26 ... Grounding lower electrodes 27 and 28 ... Photoresist 29 ... Under resist for air bridge wiring

Claims (5)

半導体基板上に形成された第1の下部電極と、
この第1の下部電極上に積層された第1の誘電体薄膜と、
この第1の誘電体薄膜上に積層形成された第1の上部電極と、
この第1の上部電極に接続され、前記半導体基板上に形成された第1の接地用電極と、
この第1の接地用電極および前記第1の上部電極とを相互に接続し、前記第1の誘電体薄膜に対向配置される配線用電極と、
前記半導体基板上に形成され、前記第1の下部電極に接続された第2の下部電極と、
この第2の下部電極の表面の一部を覆ように積層された第2の誘電体薄膜と、
この第2の誘電体薄膜上に積層形成された第2の上部電極と、
この第2の上部電極に一端が接続されたフレキシブル帯状導体と、
このフレキシブル帯状導体の他端が接続されるとともに、前記第1の接地用電極に接続された第2の接地用電極と、を備え、
前記フレキシブル帯状導体は、前記第2の下部電極上に空気層を介して配置され、
前記第2の下部電極は、前記第2の誘電体薄膜で覆われた箇所以外の表面に、それぞれ離間して形成された複数の突起体を有する構造であり、
これらの突起体の間には、前記突起体より高く絶縁体が形成されている
ことを特徴とする半導体装置。
A first lower electrode formed on a semiconductor substrate;
A first dielectric thin film laminated on the first lower electrode;
A first upper electrode laminated on the first dielectric thin film;
A first grounding electrode connected to the first upper electrode and formed on the semiconductor substrate;
A wiring electrode that connects the first grounding electrode and the first upper electrode to each other, and is disposed opposite to the first dielectric thin film;
A second lower electrode formed on the semiconductor substrate and connected to the first lower electrode;
A second dielectric thin film laminated so as to cover a part of the surface of the second lower electrode;
A second upper electrode laminated on the second dielectric thin film;
A flexible strip conductor having one end connected to the second upper electrode;
A second grounding electrode connected to the first grounding electrode, the other end of the flexible strip conductor being connected, and
The flexible strip conductor is disposed on the second lower electrode through an air layer,
The second lower electrode has a structure having a plurality of protrusions formed separately from each other on a surface other than the portion covered with the second dielectric thin film,
A semiconductor device is characterized in that an insulator is formed between the protrusions so as to be higher than the protrusions.
前記フレキシブル帯状導体は、前記配線用電極に近接して平行に形成されることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the flexible strip-shaped conductor is formed in close proximity to and parallel to the wiring electrode. 前記第1の接地用電極と第2の接地用電極とは、前記半導体基板上に形成された高抵抗層を介して相互に接続されていることを特徴とする請求項1または2に記載の半導体装置。   3. The first grounding electrode and the second grounding electrode are connected to each other through a high resistance layer formed on the semiconductor substrate. Semiconductor device. 前記半導体基板はGaAs基板であり、前記第1の誘電体薄膜及び前記第2の誘電体薄膜はSi膜であることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。 4. The semiconductor device according to claim 1, wherein the semiconductor substrate is a GaAs substrate, and the first dielectric thin film and the second dielectric thin film are Si 3 N 4 films. . 前記絶縁体は、感光性のポリイミドであることを特徴する請求項1乃至4のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the insulator is photosensitive polyimide.
JP2008048274A 2008-02-28 2008-02-28 Semiconductor device Pending JP2009206349A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008048274A JP2009206349A (en) 2008-02-28 2008-02-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008048274A JP2009206349A (en) 2008-02-28 2008-02-28 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009206349A true JP2009206349A (en) 2009-09-10

Family

ID=41148315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008048274A Pending JP2009206349A (en) 2008-02-28 2008-02-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2009206349A (en)

Similar Documents

Publication Publication Date Title
TWI363424B (en)
US9076585B2 (en) Electronic component and method for manufacturing the same
US8410580B2 (en) Device having conductive substrate via with catch-pad etch-stop
TWI390705B (en) Esd protection for passive integrated devices
CN103872009B (en) Integrated circuit including integrated passive devices and its manufacturing method
TWI819195B (en) Field effect transistor and semiconductor device
JP4216588B2 (en) Capacitor manufacturing method
US9911854B2 (en) Source/drain conductors for transistor devices
JP6788847B2 (en) Capacitor
JP2006332514A (en) Semiconductor device and its manufacturing method
US10896787B2 (en) Contact in RF-switch
US9287050B2 (en) MEMS and method of manufacturing the same
JP2007273604A (en) Semiconductor device
JP2009206349A (en) Semiconductor device
JP2005191182A (en) Semiconductor device and its manufacturing method
CN107808865A (en) Resistance to shorting wafer-level package
JP2013187352A (en) Semiconductor device and manufacturing method of the same
US9202654B2 (en) MEMS device and manufacturing method thereof
JP5417703B2 (en) Semiconductor device and manufacturing method thereof
JP5743383B2 (en) Piezoelectric element and method for manufacturing piezoelectric device
US20210020738A1 (en) Capacitor and method for manufacturing the same
JP2018006620A (en) Method of manufacturing capacitor
JP6954517B2 (en) Electronic components and their manufacturing methods
JP2006332458A (en) Method of manufacturing semiconductor device
JP2020120110A (en) Semiconductor device