JP2009200978A - Comparison circuit apparatus, serial interface circuit apparatus, and electronic device - Google Patents

Comparison circuit apparatus, serial interface circuit apparatus, and electronic device Download PDF

Info

Publication number
JP2009200978A
JP2009200978A JP2008042239A JP2008042239A JP2009200978A JP 2009200978 A JP2009200978 A JP 2009200978A JP 2008042239 A JP2008042239 A JP 2008042239A JP 2008042239 A JP2008042239 A JP 2008042239A JP 2009200978 A JP2009200978 A JP 2009200978A
Authority
JP
Japan
Prior art keywords
resistance element
reference voltage
unit
comparison
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008042239A
Other languages
Japanese (ja)
Inventor
Ryo Izumimoto
亮 泉本
Kazuhiro Komatsu
和弘 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2008042239A priority Critical patent/JP2009200978A/en
Publication of JP2009200978A publication Critical patent/JP2009200978A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide: a comparison circuit apparatus capable of suppressing the occurrence of variation in comparison results, and capable of downsizing without complicating the apparatus; a serial interface circuit apparatus; and an electronic device. <P>SOLUTION: An external resistive element 13 and a current restriction resistive element 21 are provided outside an integrated circuit part 11, and an interior resistive element 14 and a pull-down resistive element 22 are closely formed in the integrated circuit part 11. A resistance value R1 of the resistive element for restricting current, a resistance value R2 of the pull-down resistive element 22, a resistance value R3 of the exterior resistive element, and a resistance value R4 of the interior resistive element satisfy a relation of R1:R2=R3:R4. A reference voltage depending on a divided voltage obtained by dividing a predetermined voltage by the interior resistive element 14 and the exterior resistive element 13 is generated by a reference voltage generating part 15. A voltage generated by the current restriction resistive element 21 and the pull-down resistive element 22, and the reference voltage generated by the reference voltage generating part 15, are compared by a comparing part 16. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、比較に用いられる基準電圧の電圧レベルを補正することができる比較回路装置および該比較回路装置を用いたシリアルインタフェース回路装置および電子機器に関する。   The present invention relates to a comparison circuit device capable of correcting a voltage level of a reference voltage used for comparison, a serial interface circuit device using the comparison circuit device, and an electronic apparatus.

図1は、従来の技術の比較回路装置1の構成を示す回路図である。比較回路装置1は、集積回路(Integrated Circuit:IC)部2の内部に、論理固定用、すなわちプルダウン用の抵抗素子3と、コンパレータ4とが形成され、電流制限用の抵抗素子5が、集積回路部2の外部で、たとえば基板上に設けられている。電流制限用の抵抗素子5は、たとえば車両に設けられてブレーキ信号を発生するスイッチSWが接続される。コンパレータ4の一方の入力端子には、プルダウン用の抵抗素子3が接続され、他方の入力端子には基準電圧が与えられる。スイッチSWの開閉動作に応じて、直流電源部から外付け抵抗素子5およびプルダウン用の抵抗素子3に電流が流れ、コンパレータ4の一方の入力端子に印加される電圧が変化し、コンパレータ4は、スイッチSWの開閉動作に応じた信号を出力し、コンパレータ4から出力された信号は、たとえばマイクロコンピュータ6に与えられて所定の処理に用いられる。   FIG. 1 is a circuit diagram showing a configuration of a conventional comparison circuit device 1. The comparison circuit device 1 includes an integrated circuit (IC) section 2 in which a logic fixing resistor 3, that is, a pull-down resistor 3 and a comparator 4 are formed, and a current limiting resistor 5 is integrated. For example, on the substrate outside the circuit unit 2. The current limiting resistance element 5 is connected to, for example, a switch SW that is provided in a vehicle and generates a brake signal. A pull-down resistance element 3 is connected to one input terminal of the comparator 4, and a reference voltage is applied to the other input terminal. In accordance with the opening / closing operation of the switch SW, a current flows from the DC power supply unit to the external resistance element 5 and the pull-down resistance element 3, and the voltage applied to one input terminal of the comparator 4 changes. A signal corresponding to the opening / closing operation of the switch SW is output, and the signal output from the comparator 4 is supplied to, for example, the microcomputer 6 and used for predetermined processing.

集積回路部2に外付けで接続される電流制限用の抵抗素子5と、集積回路部2に内蔵されるプルダウン用の抵抗素子3とでは、抵抗値のばらつきに差があり、コンパレータ4の比較判定に誤差を生じさせる原因となってしまう。外付けの抵抗素子では、ばらつきが±1%程度であるのに対して、ICに内蔵される抵抗素子では、ばらつきが±30%程度になってしまう。このためプルダウン用の抵抗素子3によって決定されるコンパレータ4の入力電圧にばらつきが生じてしまうので、基準電圧との比較結果にもばらつきが生じてしまうという問題がある。このためコンパレータ4の比較判定に精度が要求される場合は、プルダウン用の抵抗素子3を、抵抗値のばらつきの少ない外付け部品に変更する必要がある。   There is a difference in resistance value between the current limiting resistor element 5 connected to the integrated circuit unit 2 and the pull-down resistor element 3 built in the integrated circuit unit 2. This may cause an error in the determination. The variation is about ± 1% in the external resistance element, whereas the variation is about ± 30% in the resistance element built in the IC. For this reason, the input voltage of the comparator 4 determined by the pull-down resistance element 3 varies, and there is a problem that the result of comparison with the reference voltage also varies. For this reason, when accuracy is required for the comparison determination of the comparator 4, it is necessary to change the pull-down resistance element 3 to an external component with little variation in resistance value.

図2は、プルダウン用の抵抗素子をIC外部に設けた比較回路装置7の構成を示す回路図である。比較回路装置7は、複数の入力チャンネル、すなわち入力部8を有し、複数の入力部8にそれぞれ与えられる入力信号に応じた電圧と、基準電圧とをコンパレータ4によって比較して、比較結果を出力する。コンパレータ4の比較判定に精度が要求される場合は、前述したように、プルダウン用の抵抗素子を、抵抗値のばらつきの少ない外付け部品に変更する必要があるので、比較回路装置7では、集積回路部9には複数のコンパレータ4が設けられ、集積回路部9の外部で、コンパレータ4にそれぞれプルダウン用の抵抗素子3と、電流制限用の抵抗素子5とが接続されている。このように入力部8を複数備える場合には、プルダウン用の抵抗素子3を実装するために基板面積が増大してしまい、装置の小形化が困難であり、また製品のコストアップにつながるという問題がある。   FIG. 2 is a circuit diagram showing a configuration of the comparison circuit device 7 in which a pull-down resistance element is provided outside the IC. The comparison circuit device 7 has a plurality of input channels, that is, input units 8. The comparator 4 compares the voltage corresponding to the input signal given to each of the plurality of input units 8 with the reference voltage, and compares the comparison results. Output. When accuracy is required for the comparison judgment of the comparator 4, as described above, the pull-down resistance element needs to be changed to an external component with little variation in resistance value. A plurality of comparators 4 are provided in the circuit unit 9, and a pull-down resistance element 3 and a current limiting resistance element 5 are connected to the comparators 4 outside the integrated circuit unit 9. When a plurality of input units 8 are provided in this way, the board area is increased because the pull-down resistance element 3 is mounted, so that it is difficult to reduce the size of the apparatus and increase the cost of the product. There is.

基準となる電圧を補正する第1の従来の技術として、入力するアナログ信号の大きさを基準信号と比較しながら、アナログ信号をデジタル信号に変換するA/Dコンバータにおいて、複数の抵抗を直列接続し、この直列接続全体に加えた入力基準電圧の分圧を、その抵抗間の接続部位から引き出すようにしたラダー抵抗と、ラダー抵抗から引き出された電圧を用いて入力基準電圧を補正する電圧補正回路を備えるものがある(たとえば特許文献1参照)。   As a first conventional technique for correcting a reference voltage, a plurality of resistors are connected in series in an A / D converter that converts an analog signal into a digital signal while comparing the magnitude of the input analog signal with a reference signal. The voltage correction that corrects the input reference voltage by using the ladder resistor that draws the divided voltage of the input reference voltage applied to the entire series connection from the connection part between the resistors and the voltage drawn from the ladder resistor. Some have a circuit (see, for example, Patent Document 1).

また基準となる電圧を補正する第2の従来の技術として、一定の基準電圧を発生する基準電圧源と、メモリセルトランジスタと同一工程で製造された擬似セルのオン電流を測定する擬似セル測定回路と、擬似セル測定回路の出力をA/D変換するA/Dコンバータと、A/Dコンバータの出力に基づいて、基準電圧源の出力電圧を補正して基準電圧として出力する基準電圧補正回路とを有し、基準電圧を補正しているものがある(たとえば特許文献2参照)。   In addition, as a second conventional technique for correcting a reference voltage, a reference voltage source that generates a constant reference voltage, and a pseudo cell measurement circuit that measures an on-current of a pseudo cell manufactured in the same process as a memory cell transistor An A / D converter that performs A / D conversion on the output of the pseudo cell measurement circuit, and a reference voltage correction circuit that corrects the output voltage of the reference voltage source based on the output of the A / D converter and outputs the reference voltage as a reference voltage And the reference voltage is corrected (see, for example, Patent Document 2).

特開2004−213747号公報JP 2004-213747 A 特開2000−278130号公報JP 2000-278130 A

第1および第2の従来の技術は、電圧を測定することによって補正しており、基準電圧を補正する場合には電圧を測定するための回路が必要となる。このような測定回路を設けると装置が複雑になるという問題がある。また第1および第2の従来の技術では、集積回路部に内蔵されるプルダウン用の抵抗素子の抵抗値のばらつきに応じて、基準電圧を補正する構成とはなっていない。   In the first and second conventional techniques, correction is performed by measuring a voltage, and when correcting the reference voltage, a circuit for measuring the voltage is required. When such a measurement circuit is provided, there is a problem that the apparatus becomes complicated. In the first and second conventional techniques, the reference voltage is not corrected in accordance with variations in resistance values of pull-down resistance elements built in the integrated circuit section.

したがって本発明の目的は、比較器の入力端子に接続されるプルダウン用の抵抗素子を集積回路に形成しても、比較結果にばらつきが発生することを抑制することができ、装置を複雑化することなく小形に形成することができる比較回路装置、シリアルインタフェース回路装置および電子機器を提供することである。   Accordingly, an object of the present invention is to make it possible to suppress the occurrence of variations in comparison results even when a pull-down resistance element connected to the input terminal of the comparator is formed in an integrated circuit, and to complicate the apparatus. It is an object of the present invention to provide a comparison circuit device, a serial interface circuit device, and an electronic apparatus that can be formed in a small size without any problems.

本発明(1)は、集積回路部を備え、入力信号に応じた電圧と基準電圧とを比較する比較回路装置であって、
前記集積回路部の外部に設けられ、電流制限用の抵抗素子、および前記集積回路部に形成され、前記電流制限用の抵抗素子と直列に接続されているプルダウン用の抵抗素子をそれぞれが備え、入力信号に応じた電圧を生成する複数の入力部と、
前記集積回路部の外部に設けられている外部抵抗素子と、
前記外部抵抗素子に直列に接続され、前記プルダウン用の抵抗素子に近接して前記集積回路部に形成されている内部抵抗素子と、
前記集積回路部に形成され、予め定める電圧を前記内部抵抗素子および前記外部抵抗素子によって分圧した分圧電圧に応じた基準電圧を生成する基準電圧生成部と、
前記入力部によって生成された電圧と、前記基準電圧生成部によって生成された基準電圧とを比較し、比較結果を出力する比較部とを備え、
前記電流制限用の抵抗素子の抵抗値をR1とし、前記プルダウン用の抵抗素子の抵抗値をR2とし、前記外部抵抗素子の抵抗値をR3とし、前記内部抵抗素子の抵抗値をR4とすると、R1、R2、R3およびR4は、
R1:R2=R3:R4
を満たすことを特徴とする比較回路装置である。
The present invention (1) is a comparison circuit device that includes an integrated circuit unit and compares a voltage according to an input signal with a reference voltage,
Each provided with a resistance element for current limiting provided outside the integrated circuit part, and a resistance element for pull-down formed in the integrated circuit part and connected in series with the current limiting resistance element, A plurality of input units for generating a voltage according to the input signal;
An external resistance element provided outside the integrated circuit unit;
An internal resistance element connected in series to the external resistance element and formed in the integrated circuit portion in proximity to the pull-down resistance element;
A reference voltage generation unit that is formed in the integrated circuit unit and generates a reference voltage corresponding to a divided voltage obtained by dividing a predetermined voltage by the internal resistance element and the external resistance element;
A comparison unit that compares the voltage generated by the input unit with the reference voltage generated by the reference voltage generation unit and outputs a comparison result;
When the resistance value of the current limiting resistance element is R1, the resistance value of the pull-down resistance element is R2, the resistance value of the external resistance element is R3, and the resistance value of the internal resistance element is R4, R1, R2, R3 and R4 are
R1: R2 = R3: R4
The comparison circuit device is characterized by satisfying the above.

また本発明(5)は、前記比較回路装置を備えるシリアルインタフェース回路装置であって、
前記比較部は、複数の入力部のうちのいずれか1つによって生成された電圧と、基準電圧生成部によって生成された電圧とを選択的に比較することを特徴とするシリアルインタフェース回路装置である。
The present invention (5) is a serial interface circuit device comprising the comparison circuit device,
The comparison unit is a serial interface circuit device that selectively compares a voltage generated by any one of a plurality of input units with a voltage generated by a reference voltage generation unit. .

また本発明(6)は、前記比較回路装置を備え、前記比較部の比較結果に応じて所定の処理を行うことを特徴とする電子機器である。   According to a sixth aspect of the present invention, there is provided an electronic apparatus including the comparison circuit device and performing a predetermined process according to a comparison result of the comparison unit.

本発明(1)によれば、集積回路部を製造する過程において、集積回路部に形成されるプルダウン用の抵抗素子と、内部抵抗素子との抵抗値が、設計段階における抵抗値からばらついてしまったとしても、これらプルダウン用の抵抗素子と内部抵抗素子とは近接して形成されるので、設計段階における抵抗値からのばらつきかたがほぼ等しくなる。すなわち製造過程において、プルダウン用の抵抗素子の抵抗値が設計段階における抵抗値から所定の割合低くなれば、内部抵抗素子の抵抗値も設計段階における抵抗値から所定の値の割合低くなり、プルダウン用の抵抗素子の抵抗値が設計段階における抵抗値から所定の割合高くなれば、内部抵抗素子の抵抗値も設計段階における抵抗値から所定の値の割合高くなる。集積回路部の外部に設けられる外付けの抵抗素子、すなわち電流制限用の抵抗素子および外部抵抗素子は、その抵抗値にばらつきが少ない。   According to the present invention (1), in the process of manufacturing the integrated circuit portion, the resistance value of the pull-down resistance element and the internal resistance element formed in the integrated circuit portion varies from the resistance value in the design stage. Even so, since the pull-down resistance element and the internal resistance element are formed close to each other, the variation from the resistance value in the design stage is almost equal. That is, in the manufacturing process, if the resistance value of the pull-down resistance element is lower than the resistance value at the design stage by a predetermined ratio, the resistance value of the internal resistance element is also lower by a predetermined value than the resistance value at the design stage. If the resistance value of the resistor element becomes higher by a predetermined ratio than the resistance value at the design stage, the resistance value of the internal resistance element also becomes higher by a predetermined ratio from the resistance value at the design stage. External resistance elements provided outside the integrated circuit portion, that is, current limiting resistance elements and external resistance elements have little variation in resistance values.

電流制限用の抵抗素子の抵抗値をR1とし、プルダウン用の抵抗素子の抵抗値をR2とし、外部抵抗素子の抵抗値をR3とし、内部抵抗素子の抵抗値をR4として、R1,R2,R3およびR4が、R1:R2=R3:R4の関係式を満たすように選ばれる。集積回路部の製造過程において、R2,R4が、設計段階における抵抗値からばらついてしまっても、R2,R4のばらつきかたはほぼ等しいので、R2,R4の比率はほとんど変わりがない。したがって、製造過程において、R2が設計段階における抵抗値からばらついたとしても、R4も同様にばらつく。したがって、内部抵抗素子と、抵抗値にばらつきの少ない外部抵抗素子とによって、予め定める電圧を分圧した分圧電圧は、プルダウン抵抗素子の抵抗値のばらつきを反映したものとなる。この分圧電圧に応じて、基準電圧生成部が基準電圧を生成するので、プルダウン抵抗素子の抵抗値のばらつきに応じた基準電圧を生成することができる。   The resistance value of the current limiting resistance element is R1, the resistance value of the pull-down resistance element is R2, the resistance value of the external resistance element is R3, the resistance value of the internal resistance element is R4, R1, R2, R3 And R4 are selected so as to satisfy the relation of R1: R2 = R3: R4. Even if R2 and R4 vary from the resistance value in the design stage in the manufacturing process of the integrated circuit portion, the variation of R2 and R4 is almost equal, so the ratio of R2 and R4 is almost unchanged. Therefore, even if R2 varies from the resistance value in the design stage in the manufacturing process, R4 varies in the same manner. Therefore, the divided voltage obtained by dividing the predetermined voltage by the internal resistance element and the external resistance element having a small variation in resistance value reflects the variation in resistance value of the pull-down resistance element. Since the reference voltage generation unit generates the reference voltage according to the divided voltage, it is possible to generate the reference voltage according to the variation in the resistance value of the pull-down resistance element.

集積回路部はウェハに複数個同時に形成されるチップによって構成されるので、プルダウン用の抵抗素子の抵抗値がチップによって異なったり、製造ロットによって異なったりするおそれがあり、基準電圧が固定されていると、同じ入力信号が与えられたとしても、集積回路部によって比較部の比較結果が異なるものとなってしまうが、本発明では、基準電圧生成部が前述したように内部抵抗素子の抵抗値に応じた基準電圧が生成されるので、同じ入力信号が与えられると、どの集積回路部でも比較部の比較結果が同じものとなる。したがって、プルダウン用の抵抗素子を集積回路部に形成しても信頼性が高く、複数の入力部のそれぞれで、集積回路部の外部にプルダウン用の抵抗素子を形成する場合と比較して、基板に実装する実装面積を小さくすることができ、装置の小形化を達成することができるとともに、集積回路部を基板に実装して組立てるとき工程数を低減することができる。   Since the integrated circuit portion is composed of a plurality of chips formed simultaneously on the wafer, the resistance value of the pull-down resistance element may vary depending on the chip or may vary depending on the manufacturing lot, and the reference voltage is fixed. Even if the same input signal is given, the comparison result of the comparison unit differs depending on the integrated circuit unit, but in the present invention, the reference voltage generation unit sets the resistance value of the internal resistance element as described above. Since the corresponding reference voltage is generated, if the same input signal is given, the comparison result of the comparison unit is the same in any integrated circuit unit. Therefore, even if the pull-down resistor element is formed in the integrated circuit portion, the reliability is high, and the substrate is compared with the case where the pull-down resistor element is formed outside the integrated circuit portion in each of the plurality of input portions. The mounting area to be mounted on the substrate can be reduced, the apparatus can be miniaturized, and the number of processes can be reduced when the integrated circuit portion is mounted on the substrate and assembled.

また本発明(5)によれば、前記比較回路装置を用いて、比較部によって複数の入力部のうちのいずれか1つによって生成された電圧と、基準電圧生成部によって生成された電圧とを選択的に比較することによって、小形で信頼性の高いシリアルインタフェース装置を実現することができる。   According to the invention (5), using the comparison circuit device, a voltage generated by any one of the plurality of input units by the comparison unit and a voltage generated by the reference voltage generation unit are obtained. By making a selective comparison, a small and highly reliable serial interface device can be realized.

また本発明(6)によれば、前記比較回路装置を用いることによって、複数の入力信号に応じた電圧と基準電圧と比較した結果を用いて所定の処理を行う電子機器を小形化することができる。   According to the present invention (6), by using the comparison circuit device, it is possible to reduce the size of an electronic device that performs a predetermined process using a result of comparison between a voltage corresponding to a plurality of input signals and a reference voltage. it can.

図3は、本発明の実施の一形態の比較回路装置10の電気的構成を示す回路図である。比較回路装置10は、集積回路(IC)によって形成される集積回路部11を備え、入力信号に応じた電圧と基準電圧とを比較する。比較回路装置10は、複数の入力部12と、外部抵抗素子13と、内部抵抗素子14と、基準電圧生成部15と、比較部16とを備える。外部抵抗素子13、内部抵抗素子14および基準電圧生成部15を含んで、基準電圧を補正する基準電圧補正手段17が構成される。   FIG. 3 is a circuit diagram showing an electrical configuration of the comparison circuit device 10 according to the embodiment of the present invention. The comparison circuit device 10 includes an integrated circuit unit 11 formed by an integrated circuit (IC), and compares a voltage corresponding to an input signal with a reference voltage. The comparison circuit device 10 includes a plurality of input units 12, an external resistance element 13, an internal resistance element 14, a reference voltage generation unit 15, and a comparison unit 16. A reference voltage correction means 17 for correcting the reference voltage is configured including the external resistance element 13, the internal resistance element 14, and the reference voltage generation unit 15.

各入力部12は、電流制限用の抵抗素子(以下、電流制限抵抗素子という)21と、プルダウン用の抵抗素子(以下、プルダウン抵抗素子という)22とを備える。電流制限抵抗素子21は、集積回路部11の外部に設けられ、集積回路部11に与えられる直流電流を制限するための抵抗素子である。電流制限抵抗素子21の一方の接続端子は、集積回路部11に設けられる入力用接続端子23にそれぞれ接続され、他方の接続端子に入力信号が与えられる。本実施の形態で、接続とは、直接的な接続、および配線を用いた接続のいずれであってもよく、電気的に接続されていればよい。集積回路部11および電流制限抵抗素子21は、プリント回路基板に実装される。   Each input unit 12 includes a current limiting resistor element (hereinafter referred to as a current limiting resistor element) 21 and a pull-down resistor element (hereinafter referred to as a pull-down resistor element) 22. The current limiting resistance element 21 is a resistance element that is provided outside the integrated circuit unit 11 and limits a direct current applied to the integrated circuit unit 11. One connection terminal of the current limiting resistance element 21 is connected to an input connection terminal 23 provided in the integrated circuit unit 11, and an input signal is given to the other connection terminal. In the present embodiment, the connection may be either a direct connection or a connection using wiring, as long as it is electrically connected. The integrated circuit unit 11 and the current limiting resistance element 21 are mounted on a printed circuit board.

プルダウン抵抗素子22は、集積回路部11に形成されて、電流制限抵抗素子と直列に接続されている。プルダウン抵抗素子22の一方の接続端子は、前記入力用接続端子23に接続され、他方の接続端子は集積回路部11に設けられるグランド部24に接続される。電流制限抵抗素子21の前記他方の接続端子は、入力端子である。入力端子には入力信号が与えられると、電流制限抵抗素子21およびプルダウン抵抗素子22によって、入力信号に応じた電圧を生成する。この入力信号に応じた電圧とは、プルダウン抵抗素子22に印加される電圧である。   The pull-down resistor element 22 is formed in the integrated circuit unit 11 and connected in series with the current limiting resistor element. One connection terminal of the pull-down resistor element 22 is connected to the input connection terminal 23, and the other connection terminal is connected to a ground section 24 provided in the integrated circuit section 11. The other connection terminal of the current limiting resistance element 21 is an input terminal. When an input signal is given to the input terminal, a voltage corresponding to the input signal is generated by the current limiting resistor element 21 and the pull-down resistor element 22. The voltage corresponding to the input signal is a voltage applied to the pull-down resistor element 22.

外部抵抗素子13は、集積回路部11の外部に設けられ、その一方および他方の接続端子が集積回路部11に設けられる外部抵抗素子接続用の接続端子(以下、接続端子という)25,26にそれぞれ接続される。外部抵抗素子13についても前記プリント回路基板に実装される。   The external resistance element 13 is provided outside the integrated circuit section 11, and one and the other connection terminals thereof are connected to connection terminals (hereinafter referred to as connection terminals) 25 and 26 for connecting external resistance elements provided in the integrated circuit section 11. Each is connected. The external resistance element 13 is also mounted on the printed circuit board.

各内部抵抗素子14は、集積回路部11に形成され、プルダウン抵抗素子22に近接して形成される。ここで近接するとは、集積回路部11の内部において各内部抵抗素子14およびプルダウン抵抗素子22が纏まった位置に形成されていればよく、相互に隣接して形成されればさらに好ましい。内部抵抗素子14は、外部抵抗素子13に直列に接続される。内部抵抗素子14の一方の接続端子は接続端子25に接続され、他方の接続端子はグランド部24に接続される。   Each internal resistance element 14 is formed in the integrated circuit unit 11 and is formed close to the pull-down resistance element 22. Here, it is only necessary that the internal resistance elements 14 and the pull-down resistance elements 22 are formed at the integrated positions in the integrated circuit portion 11, and it is more preferable that they are formed adjacent to each other. The internal resistance element 14 is connected to the external resistance element 13 in series. One connection terminal of the internal resistance element 14 is connected to the connection terminal 25, and the other connection terminal is connected to the ground portion 24.

各電流制限抵抗素子21の抵抗値をR1とし、各プルダウン抵抗素子22の抵抗値をR2とし、外部抵抗素子13の抵抗値をR3とし、内部抵抗素子14の抵抗値をR4とすると、R1、R2、R3およびR4は、次の関係式(1)を満たすように決定される。
R1:R2=R3:R4 …(1)
When the resistance value of each current limiting resistance element 21 is R1, the resistance value of each pull-down resistance element 22 is R2, the resistance value of the external resistance element 13 is R3, and the resistance value of the internal resistance element 14 is R4, R1, R2, R3 and R4 are determined so as to satisfy the following relational expression (1).
R1: R2 = R3: R4 (1)

本実施の形態では、各電流制限抵抗素子21の抵抗値はそれぞれ等しく、各プルダウン抵抗素子22の抵抗値はそれぞれ等しく決定されるが、電流制限抵抗素子21およびプルダウン抵抗素子22の抵抗値は、入力部12毎に異ならせてもよく、上記式(1)を満たす関係となっていればよい。   In the present embodiment, the resistance values of the current limiting resistance elements 21 are determined to be equal and the resistance values of the pull-down resistance elements 22 are determined to be equal, but the resistance values of the current limiting resistance element 21 and the pull-down resistance element 22 are It may be different for each input unit 12 as long as the relationship satisfies the above formula (1).

基準電圧生成部15は、集積回路部11に形成され、予め定める電圧を内部抵抗素子14および外部抵抗素子13によって分圧した分圧電圧に応じた基準電圧を生成する。基準電圧生成部15は、第1〜第6抵抗素子31〜36と、第1および第2演算増幅器37,38と、補正回路部39とを備える。   The reference voltage generation unit 15 is formed in the integrated circuit unit 11 and generates a reference voltage corresponding to a divided voltage obtained by dividing a predetermined voltage by the internal resistance element 14 and the external resistance element 13. The reference voltage generation unit 15 includes first to sixth resistance elements 31 to 36, first and second operational amplifiers 37 and 38, and a correction circuit unit 39.

第1,第2および第3抵抗素子31,32,33は、直列に接続され、第1抵抗素子31が電源部(BATT)41に接続され、第3抵抗素子33がグランド部24に接続される。第1〜第3抵抗素子31〜33は、電源部41によって与えられる電源電圧を分圧する。第1〜第3抵抗素子31〜33の抵抗値は、それぞれ仕様によって決定されており、第1〜第3抵抗素子31〜33の抵抗値によって、コンパレータCにおけるスレッショルドレベルが決定される。   The first, second, and third resistance elements 31, 32, and 33 are connected in series, the first resistance element 31 is connected to the power supply unit (BATT) 41, and the third resistance element 33 is connected to the ground unit 24. The The first to third resistance elements 31 to 33 divide the power supply voltage provided by the power supply unit 41. The resistance values of the first to third resistance elements 31 to 33 are determined by specifications, respectively, and the threshold level in the comparator C is determined by the resistance values of the first to third resistance elements 31 to 33.

第1演算増幅器37の非反転入力端子43は、第1抵抗素子31および第2抵抗素子32の接続部位に接続される。また第1演算増幅器37は、反転入力端子44と出力端子45とが接続されて、ボルテージホロワとして機能する。第1演算増幅器37の出力端子45は、第4抵抗素子34を介して、電源部41に接続され、また接続端子26に接続される。第4抵抗素子34は、電流制限用の抵抗素子である。   The non-inverting input terminal 43 of the first operational amplifier 37 is connected to the connection portion of the first resistance element 31 and the second resistance element 32. The first operational amplifier 37 is connected to the inverting input terminal 44 and the output terminal 45, and functions as a voltage follower. The output terminal 45 of the first operational amplifier 37 is connected to the power supply unit 41 via the fourth resistance element 34 and also connected to the connection terminal 26. The fourth resistance element 34 is a current limiting resistance element.

第2演算増幅器38の非反転入力端子46は、第2抵抗素子32および第3抵抗素子33の間に接続部位に接続される。また第2演算増幅器38は、反転入力端子47と出力端子48とが接続されて、ボルテージホロワとして機能する。第2演算増幅器38の出力端子48は、第5抵抗素子35を介して、電源部41に接続される。第5抵抗素子35は、電流制限用の抵抗素子である。   The non-inverting input terminal 46 of the second operational amplifier 38 is connected to the connection site between the second resistance element 32 and the third resistance element 33. The second operational amplifier 38 functions as a voltage follower by connecting the inverting input terminal 47 and the output terminal 48. The output terminal 48 of the second operational amplifier 38 is connected to the power supply unit 41 via the fifth resistance element 35. The fifth resistance element 35 is a current limiting resistance element.

第6抵抗素子36は、第2演算増幅器38の出力端子48および比較部16の間に接続され、一方の接続端子が前記出力端子48に接続され、他方の接続端子が比較部16に接続される。   The sixth resistance element 36 is connected between the output terminal 48 of the second operational amplifier 38 and the comparison unit 16, one connection terminal is connected to the output terminal 48, and the other connection terminal is connected to the comparison unit 16. The

補正回路部39は、差動VI変換回路によって実現される。補正回路部39は、第1演算増幅器37の出力端子45の電圧である予め定める電圧Vaと、この予め定める電圧Vaを、内部抵抗素子14および外部抵抗素子13によって分圧した分圧電圧Vbとの差分に応じて第6抵抗素子36に流れる電流を調整する。補正回路部39と第6抵抗素子36とは、近接して設けられる。ここで近接するとは、集積回路部11の内部において補正回路部39と第6抵抗素子36とが纏まった位置に形成されていればよく、相互に隣接して形成されればさらに好ましい。   The correction circuit unit 39 is realized by a differential VI conversion circuit. The correction circuit unit 39 includes a predetermined voltage Va that is a voltage of the output terminal 45 of the first operational amplifier 37, and a divided voltage Vb obtained by dividing the predetermined voltage Va by the internal resistance element 14 and the external resistance element 13. The current flowing through the sixth resistance element 36 is adjusted according to the difference between the two. The correction circuit unit 39 and the sixth resistance element 36 are provided close to each other. Here, it is sufficient that the correction circuit unit 39 and the sixth resistance element 36 are formed in a collective position in the integrated circuit unit 11, and it is more preferable that they are formed adjacent to each other.

図4は、補正回路部39の構成を示す回路図である。図3には、第5および第6抵抗素子35,36についても記載している。補正回路部39は、pnp形バイポーラトランジスタ(以下、トランジスタという)Tr1,Tr2と、npn形バイポーラトランジスタ(以下、トランジスタという)Tr3〜Tr6と、抵抗素子49とを含んで構成される。   FIG. 4 is a circuit diagram showing a configuration of the correction circuit unit 39. FIG. 3 also shows the fifth and sixth resistance elements 35 and 36. The correction circuit unit 39 includes pnp bipolar transistors (hereinafter referred to as transistors) Tr1 and Tr2, npn bipolar transistors (hereinafter referred to as transistors) Tr3 to Tr6, and a resistance element 49.

トランジスタTr1,Tr2のベースは、相互に接続される。トランジスタTr3〜Tr5のベースは、相互に接続される。トランジスタTr1,Tr2のエミッタは、ともに電源部41に接続される。トランジスタTr3〜Tr5のエミッタは、ともにグランド部24に接続される。   The bases of the transistors Tr1 and Tr2 are connected to each other. The bases of the transistors Tr3 to Tr5 are connected to each other. The emitters of the transistors Tr1 and Tr2 are both connected to the power supply unit 41. The emitters of the transistors Tr <b> 3 to Tr <b> 5 are all connected to the ground unit 24.

トランジスタTr1のコレクタは、トランジスタTr4のコレクタに接続される。トランジスタTr2のコレクタは、トランジスタTr6のコレクタに接続されるとともに、トランジスタTr2のベースに接続される。トランジスタTr3のコレクタは、第6抵抗素子36の他方の接続端子に接続される。トランジスタTr4のベースは、トランジスタTr4のコレクタに接続される。トランジスタTr5のコレクタは、抵抗素子49の一方の接続端子に接続される。トランジスタTr6のベースは、第1演算増幅器37の出力端子45に接続され、エミッタは、抵抗素子49の他方の接続端子に接続される。トランジスタTr7のコレクタは電源部41に接続され、ベースは、内部抵抗素子14の一方の接続端子に接続され、エミッタは抵抗素子49の一方の接続端子に接続される。   The collector of the transistor Tr1 is connected to the collector of the transistor Tr4. The collector of the transistor Tr2 is connected to the collector of the transistor Tr6 and to the base of the transistor Tr2. The collector of the transistor Tr3 is connected to the other connection terminal of the sixth resistance element 36. The base of the transistor Tr4 is connected to the collector of the transistor Tr4. The collector of the transistor Tr5 is connected to one connection terminal of the resistance element 49. The base of the transistor Tr6 is connected to the output terminal 45 of the first operational amplifier 37, and the emitter is connected to the other connection terminal of the resistance element 49. The collector of the transistor Tr 7 is connected to the power supply unit 41, the base is connected to one connection terminal of the internal resistance element 14, and the emitter is connected to one connection terminal of the resistance element 49.

このような補正回路部39では、差動VI変換回路の非反転入力端子であるトランジスタTr6のベースに与えられる電圧をVaとし、差動VI変換回路の反転入力端子であるトランジスタTr7のベースに与えられる電圧をVbとし、第6抵抗素子36に流れる電流と、トランジスタTr1およびトランジスタTr4のコレクタ間に流れる電流と、抵抗素子49に流れる電流とをI1とし、抵抗素子49の抵抗値をRaとし、第6抵抗素子36の抵抗値をRbとし、第2演算増幅器38の出力端子48と第6抵抗素子36との接続部位の電圧をVT2とし、第4抵抗素子34とトランジスタTr3のコレクタとの接続部位の電圧、すなわち補正回路部39から出力される基準電圧をVT3とすると、I1およびVT3は、以下の関係式(2),(3)で表される。
I=(Va−Vb)/Ra …(2)
VT3=VT2−I1×R2=VT2−(Va−Vb)R2/R1 …(3)
In such a correction circuit unit 39, Va is applied to the base of the transistor Tr6 which is the non-inverting input terminal of the differential VI conversion circuit, and is applied to the base of the transistor Tr7 which is the inverting input terminal of the differential VI conversion circuit. Vb, the current flowing through the sixth resistance element 36, the current flowing between the collectors of the transistors Tr1 and Tr4, and the current flowing through the resistance element 49 are I1, and the resistance value of the resistance element 49 is Ra. The resistance value of the sixth resistance element 36 is Rb, the voltage at the connection portion between the output terminal 48 of the second operational amplifier 38 and the sixth resistance element 36 is VT2, and the connection between the fourth resistance element 34 and the collector of the transistor Tr3 is connected. When the voltage of the part, that is, the reference voltage output from the correction circuit unit 39 is VT3, I1 and VT3 are expressed by the following relational expression (2 , Represented by (3).
I = (Va−Vb) / Ra (2)
VT3 = VT2-I1 * R2 = VT2- (Va-Vb) R2 / R1 (3)

したがって、VaとVbとの電位差が大きくなれば、VT3は小さくなり、VaとVbとの電位差が小さくなれば、VT3は大きくなる。VaとVbとの電位差は、内部抵抗素子14の抵抗値に応じて変動し、内部抵抗素子14の抵抗値が大きくなれば、VaとVbとの電位差が小さくなり、内部抵抗素子14の抵抗値が小さくなれば、VaとVbとの電位差が大きくなる。このように、内部抵抗素子14の抵抗値に応じて、外部抵抗素子13と内部抵抗素子14とによって分圧された分圧電圧が変化するので、これにともなってVT3を変化させて、比較部16に与える基準電圧を補正することができる。   Therefore, if the potential difference between Va and Vb increases, VT3 decreases, and if the potential difference between Va and Vb decreases, VT3 increases. The potential difference between Va and Vb varies according to the resistance value of the internal resistance element 14. If the resistance value of the internal resistance element 14 increases, the potential difference between Va and Vb decreases and the resistance value of the internal resistance element 14 increases. If becomes smaller, the potential difference between Va and Vb becomes larger. In this way, the divided voltage divided by the external resistance element 13 and the internal resistance element 14 changes according to the resistance value of the internal resistance element 14, so that VT3 is changed accordingly, and the comparison unit The reference voltage applied to 16 can be corrected.

比較部16は、複数のコンパレータCを備える。コンパレータCは、入力部12によって生成された電圧と、基準電圧生成部15によって生成された電圧とを比較し、比較結果を出力する。各コンパレータCは、複数の入力部12にそれぞれ対応して設けられ、すなわちコンパレータCの数と入力部12の数は等しく選ばれる。コンパレータが備える2つの入力端子のうち、一方の入力端子は、対応する入力部12のプルダウン抵抗素子22および入力用接続端子23に接続され、他方の入力端子は、第4抵抗素子34の他方の端子に接続される。すなわち各コンパレータCの他方の入力端子には、VT3が印加される。本実施の形態では、一方の入力端子は反転入力端子であり、他方の入力端子は非反転入力端子である。コンパレータCは、入力部12によって生成される電圧が、基準電圧よりも大きければローレベルの信号を出力し、入力部12によって生成される電圧が、基準電圧よりも小さければハイレベルの信号を出力する。   The comparison unit 16 includes a plurality of comparators C. The comparator C compares the voltage generated by the input unit 12 with the voltage generated by the reference voltage generation unit 15 and outputs a comparison result. Each comparator C is provided corresponding to each of the plurality of input units 12, that is, the number of comparators C and the number of input units 12 are selected to be equal. Of the two input terminals included in the comparator, one input terminal is connected to the pull-down resistor element 22 and the input connection terminal 23 of the corresponding input unit 12, and the other input terminal is the other input terminal of the fourth resistor element 34. Connected to the terminal. That is, VT3 is applied to the other input terminal of each comparator C. In the present embodiment, one input terminal is an inverting input terminal and the other input terminal is a non-inverting input terminal. The comparator C outputs a low level signal if the voltage generated by the input unit 12 is larger than the reference voltage, and outputs a high level signal if the voltage generated by the input unit 12 is smaller than the reference voltage. To do.

以上のように、本実施の形態の比較回路装置10では、集積回路部11を製造する過程において、集積回路部11に形成されるプルダウン抵抗素子22と、内部抵抗素子14との抵抗値が、設計段階における抵抗値からばらついてしまったとしても、これらプルダウン抵抗素子22と内部抵抗素子14とは近接して形成されるので、設計段階における抵抗値からのばらつきかたがほぼ等しくなる。すなわち製造過程において、プルダウン抵抗素子22の抵抗値が設計段階における抵抗値から所定の割合低くなれば、内部抵抗素子14の抵抗値も設計段階における抵抗値から所定の値の割合低くなり、プルダウン抵抗素子22の抵抗値が設計段階における抵抗値から所定の割合高くなれば、内部抵抗素子14の抵抗値も設計段階における抵抗値から所定の値の割合高くなる。集積回路部11の外部に設けられる外付けの抵抗素子である電流制限抵抗素子21および外部抵抗素子13は、その抵抗値にばらつきが少ない。   As described above, in the comparison circuit device 10 of the present embodiment, in the process of manufacturing the integrated circuit unit 11, the resistance values of the pull-down resistor element 22 and the internal resistor element 14 formed in the integrated circuit unit 11 are Even if the resistance value varies from the resistance value at the design stage, the pull-down resistance element 22 and the internal resistance element 14 are formed close to each other, so that the variation from the resistance value at the design stage becomes almost equal. That is, in the manufacturing process, if the resistance value of the pull-down resistance element 22 becomes lower than the resistance value at the design stage by a predetermined ratio, the resistance value of the internal resistance element 14 also becomes lower than the resistance value at the design stage by a predetermined value. If the resistance value of the element 22 is increased by a predetermined ratio from the resistance value at the design stage, the resistance value of the internal resistance element 14 is also increased by a predetermined ratio from the resistance value at the design stage. The current limiting resistance element 21 and the external resistance element 13, which are external resistance elements provided outside the integrated circuit section 11, have little variation in resistance values.

集積回路部11の製造過程において、プルダウン抵抗素子22の抵抗値が、設計段階における抵抗値からばらついてしまっても、プルダウン抵抗素子22と内部抵抗素子14の抵抗値のばらつきかたは等しいので、プルダウン抵抗素子22と内部抵抗素子14の抵抗値の比率はほとんど変わらない。したがて、電流制限抵抗素子21、プルダウン抵抗素子22、外部抵抗素子13および内部抵抗素子14の抵抗値を、前述した関係式(1)を満たすように選ぶことによって、内部抵抗素子14と、抵抗値にばらつきの少ない外部抵抗素子13とによって、予め定める電圧を分圧した分圧電圧は、プルダウン抵抗素子21の抵抗値のばらつきを反映したものとなる。この分圧電圧に応じて、基準電圧生成部15が基準電圧を生成するので、プルダウン抵抗素子22の抵抗値のばらつきに応じた基準電圧を生成することができる。   Even if the resistance value of the pull-down resistor element 22 varies from the resistance value at the design stage in the manufacturing process of the integrated circuit section 11, the pull-down resistor element 22 and the internal resistor element 14 have the same variation in resistance value. The ratio of the resistance values of the element 22 and the internal resistance element 14 hardly changes. Therefore, by selecting the resistance values of the current limiting resistance element 21, the pull-down resistance element 22, the external resistance element 13 and the internal resistance element 14 so as to satisfy the above-described relational expression (1), The divided voltage obtained by dividing a predetermined voltage by the external resistance element 13 with little variation in resistance value reflects variation in the resistance value of the pull-down resistance element 21. Since the reference voltage generator 15 generates the reference voltage according to the divided voltage, it is possible to generate the reference voltage according to the variation in the resistance value of the pull-down resistor element 22.

集積回路部11はウェハに複数個同時に形成されるチップによって構成されるので、プルダウン抵抗素子22の抵抗値がチップによって異なったり、製造ロットによって異なったりするおそれがあり、基準電圧が固定されていると、同じ入力信号が与えられたとしても、集積回路部11によって比較部16の比較結果が異なるものとなってしまうが、本実施の形態では、基準電圧生成部15が前述したように内部抵抗素子の抵抗値に応じた基準電圧が生成されるので、同じ入力信号が与えられると、どの集積回路部11でも比較部16の比較結果が同じものとなる。したがって、プルダウン抵抗素子22を集積回路部11に形成しても信頼性が高く、複数の入力部12のそれぞれで、集積回路部11の外部にプルダウン抵抗素子を形成する場合と比較して、プリント回路基板に実装する実装面積を小さくすることができ、装置の小形化を達成することができるとともに、集積回路部11の外部に接続される抵抗素子を少なくすることができるので、集積回路部11を基板に実装して組立てるとき工程数を低減することができ、組み立ての効率を向上させることができる。   Since the integrated circuit unit 11 is composed of a plurality of chips formed on the wafer at the same time, the resistance value of the pull-down resistor element 22 may vary from chip to chip or from manufacturing lot, and the reference voltage is fixed. Even if the same input signal is given, the comparison result of the comparison unit 16 differs depending on the integrated circuit unit 11, but in this embodiment, the reference voltage generation unit 15 has an internal resistance as described above. Since the reference voltage corresponding to the resistance value of the element is generated, if the same input signal is given, the comparison result of the comparison unit 16 is the same in any integrated circuit unit 11. Therefore, even when the pull-down resistor element 22 is formed in the integrated circuit unit 11, the reliability is high, and compared with the case where the pull-down resistor element is formed outside the integrated circuit unit 11 in each of the plurality of input units 12, The mounting area to be mounted on the circuit board can be reduced, the device can be miniaturized, and the number of resistance elements connected to the outside of the integrated circuit unit 11 can be reduced. The number of processes can be reduced when assembling and mounting on a substrate, and the efficiency of assembly can be improved.

また入力部12に入力される電圧を測定するのではなく、入力部12に併設して外部抵抗素子13、内部抵抗素子14および基準電圧生成部15を設けるだけであるので、装置が複雑になることがない。また、外気温などの温度の変化によってプルダウン抵抗素子22の抵抗値が変化する場合であっても、プルダウン抵抗素子22の抵抗値とともに内部抵抗素子14の抵抗値も同様に変化するので、基準電圧がプルダウン抵抗素子22の抵抗値の変化にともなってタイムリーに調整されるので、比較結果の信頼性を向上させることができる。   Further, since the voltage input to the input unit 12 is not measured, but the external resistance element 13, the internal resistance element 14, and the reference voltage generation unit 15 are provided in addition to the input unit 12, the apparatus becomes complicated. There is nothing. Further, even when the resistance value of the pull-down resistor element 22 changes due to a change in temperature such as the outside air temperature, the resistance value of the internal resistor element 14 changes in the same manner as the resistance value of the pull-down resistor element 22. Is adjusted in a timely manner as the resistance value of the pull-down resistance element 22 changes, so that the reliability of the comparison result can be improved.

図5は、本発明の実施の他の形態の比較回路装置60の電気的構成を示す回路図である。本実施の形態の比較回路装置60は、前述した図3に示す実施の形態の比較回路装置10において、第1および第2演算増幅器37,38を、それぞれトランジスタと電流源とを組み合わせたトランジスタ回路61,62に置き換えた構成であり、その他の構成は、比較回路装置10と同様のであるので、同様の構成には同様の参照符号を付して、重複する説明を省略する。   FIG. 5 is a circuit diagram showing an electrical configuration of a comparison circuit device 60 according to another embodiment of the present invention. The comparison circuit device 60 of the present embodiment is the same as the comparison circuit device 10 of the embodiment shown in FIG. 3 described above, except that the first and second operational amplifiers 37 and 38 are transistor circuits each combining a transistor and a current source. The other configurations are the same as those of the comparison circuit device 10, and thus the same configurations are denoted by the same reference numerals and redundant description is omitted.

トランジスタ回路61は、pnp型バイポーラトランジスタ(以下、トランジスタという)Tr11と、npn形バイポーラトランジスタ(以下、トランジスタという)Tr12と、電流源63とを含んで構成される。   The transistor circuit 61 includes a pnp bipolar transistor (hereinafter referred to as a transistor) Tr11, an npn bipolar transistor (hereinafter referred to as a transistor) Tr12, and a current source 63.

第1抵抗素子31および第2抵抗素子32の接続部に、トランジスタTr11のベースが接続される。トランジスタTr11のエミッタは、電流源63に接続され、コレクタは、グランド部24に接続される。電流源63は、電源部41に接続される。トランジスタTr12のベースは、トランジスタTr11のエミッタと電流源63との接続部位に接続される。トランジスタTr12のコレクタは、第4抵抗素子34を介して電源部41に接続され、エミッタは、接続端子26およびトランジスタTr6のベースに接続される。   A base of the transistor Tr11 is connected to a connection portion between the first resistance element 31 and the second resistance element 32. The emitter of the transistor Tr11 is connected to the current source 63, and the collector is connected to the ground part 24. The current source 63 is connected to the power supply unit 41. The base of the transistor Tr12 is connected to a connection site between the emitter of the transistor Tr11 and the current source 63. The collector of the transistor Tr12 is connected to the power supply unit 41 via the fourth resistance element 34, and the emitter is connected to the connection terminal 26 and the base of the transistor Tr6.

トランジスタ回路62は、pnp型バイポーラトランジスタ(以下、トランジスタという)Tr131と、npn形バイポーラトランジスタ(以下、トランジスタという)Tr14と、電流源64とを含んで構成される。   The transistor circuit 62 includes a pnp bipolar transistor (hereinafter referred to as a transistor) Tr131, an npn bipolar transistor (hereinafter referred to as a transistor) Tr14, and a current source 64.

第2抵抗素子32および第3抵抗素子33の接続部に、トランジスタTr13のベースが接続される。トランジスタTr13のエミッタは、電流源64に接続され、コレクタは、グランド部24に接続される。電流源64は、電源部41に接続される。トランジスタTr14のベースは、トランジスタTr13のエミッタと電流源64との接続部位に接続される。トランジスタTr14のコレクタは、第5抵抗素子35を介して電源部41に接続され、エミッタは、第6抵抗素子36の一方の接続端子に接続される。   A base of the transistor Tr13 is connected to a connection portion between the second resistance element 32 and the third resistance element 33. The emitter of the transistor Tr13 is connected to the current source 64, and the collector is connected to the ground part 24. The current source 64 is connected to the power supply unit 41. The base of the transistor Tr14 is connected to a connection site between the emitter of the transistor Tr13 and the current source 64. The collector of the transistor Tr14 is connected to the power supply unit 41 via the fifth resistance element 35, and the emitter is connected to one connection terminal of the sixth resistance element 36.

本実施の形態の比較回路装置80では、比較回路装置10よりもわずかに精度は劣るものの、比較回路装置10とほぼ同様の効果を達成することができ、比較回路装置10よりも簡易な構成で基準電圧を補正することができるので、製造工程を簡略化して生産効率を向上させることができる。   The comparison circuit device 80 of the present embodiment is slightly inferior in accuracy to the comparison circuit device 10, but can achieve substantially the same effect as the comparison circuit device 10 and has a simpler configuration than the comparison circuit device 10. Since the reference voltage can be corrected, the manufacturing process can be simplified and the production efficiency can be improved.

図6は、本発明の実施の他の形態の比較回路装置80の電気的構成を示す回路図である。本実施の形態の比較回路装置80は、前述した図3に示す実施の形態の比較回路装置10において、第1および第2演算増幅器37,38を、それぞれnpn形バイポーラトランジスタ(以下、トランジスタという)Tr21,Tr22に置き換え、各入力部12に逆接保護用のダイオード(以下、ダイオードという)Dをそれぞれ付加した構成であり、その他の構成は、比較回路装置10と同様のであるので、同様の構成には同様の参照符号を付して、重複する説明を省略する。   FIG. 6 is a circuit diagram showing an electrical configuration of a comparison circuit device 80 according to another embodiment of the present invention. The comparison circuit device 80 of the present embodiment is the same as the comparison circuit device 10 of the embodiment shown in FIG. 3 described above, except that the first and second operational amplifiers 37 and 38 are npn bipolar transistors (hereinafter referred to as transistors). This is a configuration in which a reverse connection protection diode (hereinafter referred to as a diode) D is added to each input unit 12 in place of Tr 21 and Tr 22, and the other configurations are the same as those of the comparison circuit device 10. Are denoted by the same reference numerals, and redundant description is omitted.

第1抵抗素子31および第2抵抗素子32の接続部位に、トランジスタTr21のベースが接続される。トランジスタTr21のコレクタは、第4抵抗素子34を介して電源部41に接続され、エミッタは、接続端子26およびトランジスタTr6のベースに接続される。   The base of the transistor Tr21 is connected to the connection portion of the first resistance element 31 and the second resistance element 32. The collector of the transistor Tr21 is connected to the power supply unit 41 via the fourth resistance element 34, and the emitter is connected to the connection terminal 26 and the base of the transistor Tr6.

第2抵抗素子32および第3抵抗素子33の接続部位に、トランジスタTr22のベースが接続される。トランジスタTr22のコレクタは、第5抵抗素子35を介して電源部41に接続され、エミッタは、第6抵抗素子36の一方の接続端子に接続される。   The base of the transistor Tr22 is connected to the connection portion of the second resistance element 32 and the third resistance element 33. The collector of the transistor Tr22 is connected to the power supply unit 41 via the fifth resistance element 35, and the emitter is connected to one connection terminal of the sixth resistance element 36.

ダイオードDは、電流制限抵抗素子21の他方の接続端子にカソードが接続され、アノードに入力信号が与えられる。すなわち本実施の形態では、ダイオードDのアノードが入力端子となる。ダイオードDおよびトランジスタTr21,22は、たとえばシリコンを用いて構成され、ダイオードDの順方向降下電圧をVfとし、トランジスタTr21,22のベースエミッタ間の電圧をVBEとすると、VfとVBEとは略等しくなる。このような構成とすると、入力信号が与えられたときに、ダイオードDによって電圧降下が発生するために、ダイオードDを挿入しない場合と比較して、入力部12が生成する電圧が小さくなってしまっても、基準電圧生成部15においても、基準電圧を生成するための電圧を、ダイオードDによって電圧降下と略等しい電圧だけ低下させることができるとともに、比較回路装置10とほぼ同様の効果を達成することができ、比較回路装置10よりも簡易な構成で基準電圧を補正することができるので、製造工程を簡略化して生産効率を向上させることができる。 The diode D has a cathode connected to the other connection terminal of the current limiting resistance element 21 and an input signal applied to the anode. That is, in this embodiment, the anode of the diode D serves as the input terminal. Diode D and the transistor Tr21,22 is configured, for example, using a silicon, a forward voltage drop of the diode D and Vf, the voltage between the emitter and the base of the transistor Tr21,22 and V BE, and Vf and V BE is Almost equal. In such a configuration, when an input signal is given, a voltage drop is generated by the diode D, and therefore, the voltage generated by the input unit 12 becomes smaller than when the diode D is not inserted. However, the reference voltage generation unit 15 can also reduce the voltage for generating the reference voltage by the diode D by a voltage substantially equal to the voltage drop, and achieve substantially the same effect as the comparison circuit device 10. Since the reference voltage can be corrected with a simpler configuration than that of the comparison circuit device 10, the manufacturing process can be simplified and the production efficiency can be improved.

図7は、本発明の実施の一形態のシリアルインタフェース装置100の電気的構成を示す回路図である。シリアルインタフェース装置100は、前述した図3に示す実施の形態の比較回路装置10において、比較部16が複数のコンパレータCを備える構成ではなく、1つのコンパレータと、半導体スイッチと備え、複数の入力部12のうちのいずれか1つによって生成された電圧と、基準電圧生成部15によって生成された電圧とを選択的に比較する比較選択回路101と、前記半導体スイッチの開閉を制御して、1つのコンパレータの一方の入力端子と、複数の入力部12とのいずれか1つとを選択的に接続させる選択制御部102とを含んで構成される。選択制御部102は、マイクロコンピュータによって実現される。比較部16からは、1つの複数の入力部12のうち1つの入力部12によって生成された電圧と、基準電圧とを比較した結果が出力される。   FIG. 7 is a circuit diagram showing an electrical configuration of serial interface device 100 according to the embodiment of the present invention. The serial interface device 100 does not have a configuration in which the comparison unit 16 includes a plurality of comparators C in the comparison circuit device 10 of the embodiment illustrated in FIG. 3 described above, but includes one comparator and a semiconductor switch, and a plurality of input units. A comparison / selection circuit 101 that selectively compares a voltage generated by any one of the reference voltages 12 and a voltage generated by the reference voltage generation unit 15; A selection control unit 102 that selectively connects one input terminal of the comparator and any one of the plurality of input units 12 is configured. The selection control unit 102 is realized by a microcomputer. The comparison unit 16 outputs a result of comparing the voltage generated by one input unit 12 among the plurality of input units 12 and the reference voltage.

本実施の形態によれば、前述の実施の形態の比較回路装置10と同様の効果を達成することができ、さらに入力部12の数だけコンパレータを形成する必要がないので、比較部16の回路構成を簡素化することができ、小形で信頼性の高いシリアルインタフェース装置を実現することができる。また選択制御部102は、集積回路部11に形成されてもよく、集積回路部21の外部に設けられてもよい。   According to the present embodiment, it is possible to achieve the same effect as that of the comparison circuit device 10 of the above-described embodiment, and further, it is not necessary to form as many comparators as the number of input units 12, and therefore the circuit of the comparison unit 16 The configuration can be simplified, and a small and highly reliable serial interface device can be realized. The selection control unit 102 may be formed in the integrated circuit unit 11 or may be provided outside the integrated circuit unit 21.

また本発明の実施のさらに他の形態によれば、前述の比較回路装置60,80についても、比較部16を、比較選択回路101と選択制御部102とによって構成して、シリアルインタフェース装置を構成してもよい。   According to still another embodiment of the present invention, in the above-described comparison circuit devices 60 and 80, the comparison unit 16 is configured by the comparison selection circuit 101 and the selection control unit 102 to configure a serial interface device. May be.

図8は、本発明の実施のさらに他の形態の比較回路装置110の電気的構成を示す回路図である。本実施の形態の比較回路装置110は、前述した図3に示す実施の形態の比較回路装置10において、基準電圧生成部15が、各コンパレータC毎に異なる基準電圧を与えるための基準電圧変換回路111をさらに備える構成であり、その他の構成は、比較回路装置10と同様のであるので、同様の構成には同様の参照符号を付して、重複する説明を省略する。   FIG. 8 is a circuit diagram showing an electrical configuration of a comparison circuit device 110 according to still another embodiment of the present invention. The comparison circuit device 110 according to the present embodiment is the same as the comparison circuit device 10 according to the embodiment shown in FIG. 3 described above, in which the reference voltage generation unit 15 applies a different reference voltage to each comparator C. 111. The other configuration is the same as that of the comparison circuit device 10, and therefore, the same reference numerals are given to the same configuration, and the duplicate description is omitted.

本実施の形態では、2つの入力部12を有し、一方の入力部12に接続されるコンパレータCをコンパレータC1と記載し、他方の入力部12に接続されるコンパレータCをコンパレータC2と記載する。コンパレータC1は、第6抵抗素子36の他方の接続端子に接続される。   In the present embodiment, the comparator C having two input units 12 and connected to one input unit 12 is described as a comparator C1, and the comparator C connected to the other input unit 12 is described as a comparator C2. . The comparator C1 is connected to the other connection terminal of the sixth resistance element 36.

コンパレータC2には、基準電圧変換回路111によってコンパレータC1に与えられる基準電圧とは異なる基準電圧が与えられる。基準電圧変換回路111は、npn形バイポーラトランジスタ(以下、トランジスタという)Tr31と、抵抗素子112,113とを含んで構成される。トランジスタTr31のベースは、第6抵抗素子36の他方の接続端子に接続され、コレクタが電源部41に接続され、エミッタが抵抗素子112の一方の接続端子に接続される。抵抗素子112の他方の接続端子は、コンパレータC2と、抵抗素子113の一方の接続端子に接続される。抵抗素子113の他方の接続端子はグランド部24に接続される。このような構成とすることによって、コンパレータC2の入力端子に、コンパレータC1の入力端子に与えられる基準電圧とは異なる基準電圧を与えることができる。したがって、前述の実施の形態と同様の効果を達成することができるとともに、さらに多様な入力信号の比較に用いることができるようになり、汎用性を向上させることができる。   A reference voltage different from the reference voltage applied to the comparator C1 by the reference voltage conversion circuit 111 is applied to the comparator C2. The reference voltage conversion circuit 111 includes an npn bipolar transistor (hereinafter referred to as a transistor) Tr31 and resistance elements 112 and 113. The base of the transistor Tr31 is connected to the other connection terminal of the sixth resistance element 36, the collector is connected to the power supply unit 41, and the emitter is connected to one connection terminal of the resistance element 112. The other connection terminal of the resistance element 112 is connected to the comparator C <b> 2 and one connection terminal of the resistance element 113. The other connection terminal of the resistance element 113 is connected to the ground portion 24. With such a configuration, a reference voltage different from the reference voltage applied to the input terminal of the comparator C1 can be applied to the input terminal of the comparator C2. Therefore, it is possible to achieve the same effect as that of the above-described embodiment, and it can be used for comparing various input signals, and versatility can be improved.

本発明の実施のさらに他の形態では、複数の入力信号に応じた電圧と基準電圧と比較した結果を用いて所定の処理を行う電子機器の入力インタフェースとして、前述した各実施の形態の比較回路装置を用いてもよく、この場合には電子機器を小形化することができる。   In still another embodiment of the present invention, the comparison circuit of each embodiment described above is used as an input interface of an electronic device that performs a predetermined process using a result of comparison between a voltage corresponding to a plurality of input signals and a reference voltage. An apparatus may be used, and in this case, the electronic apparatus can be miniaturized.

従来の技術の比較回路装置1の構成を示す回路図である。It is a circuit diagram which shows the structure of the comparison circuit apparatus 1 of a prior art. プルダウン用の抵抗素子をIC外部に設けた比較回路装置7の構成を示す回路図である。It is a circuit diagram which shows the structure of the comparison circuit apparatus 7 which provided the resistive element for pulldown outside IC. 本発明の実施の一形態の比較回路装置10の電気的構成を示す回路図である。1 is a circuit diagram illustrating an electrical configuration of a comparison circuit device 10 according to an embodiment of the present invention. 補正回路部39の構成を示す回路図である。3 is a circuit diagram showing a configuration of a correction circuit unit 39. FIG. 本発明の実施の他の形態の比較回路装置60の電気的構成を示す回路図である。It is a circuit diagram which shows the electric constitution of the comparison circuit device 60 of other embodiment of this invention. 本発明の実施の他の形態の比較回路装置80の電気的構成を示す回路図である。It is a circuit diagram which shows the electrical constitution of the comparison circuit apparatus 80 of other embodiment of this invention. 本発明の実施の一形態のシリアルインタフェース装置100の電気的構成を示す回路図である。It is a circuit diagram which shows the electrical constitution of the serial interface apparatus 100 of one Embodiment of this invention. 本発明の実施のさらに他の形態の比較回路装置110の電気的構成を示す回路図である。It is a circuit diagram which shows the electric constitution of the comparison circuit apparatus 110 of further another form of implementation of this invention.

符号の説明Explanation of symbols

10,60,80,110 比較回路装置
11 集積回路部
12 入力部
13 外部抵抗素子
14 内部抵抗素子
15 基準電圧生成部
16 比較部
17 基準電圧補正手段
21 電流制限抵抗素子
22 プルダウン抵抗素子
23 入力用接続端子
24 グランド部
25,26 接続端子
31 第1抵抗素子
32 第2抵抗素子
33 第3抵抗素子
34 第4抵抗素子
35 第5抵抗素子
36 第6抵抗素子
37 第1演算増幅器
38 第2演算増幅器
39 補正回路部
41 電源部
61,62 トランジスタ回路
63,64 電流源
100 シリアルインタフェース装置
101 比較選択回路
102 選択制御部
111 基準電圧変換回路
DESCRIPTION OF SYMBOLS 10, 60, 80, 110 Comparison circuit apparatus 11 Integrated circuit part 12 Input part 13 External resistance element 14 Internal resistance element 15 Reference voltage generation part 16 Comparison part 17 Reference voltage correction means 21 Current limiting resistance element 22 Pull-down resistance element 23 For input Connection terminal 24 Ground part 25, 26 Connection terminal 31 1st resistance element 32 2nd resistance element 33 3rd resistance element 34 4th resistance element 35 5th resistance element 36 6th resistance element 37 1st operational amplifier 38 2nd operational amplifier 39 Correction circuit section 41 Power supply section 61, 62 Transistor circuit 63, 64 Current source 100 Serial interface device 101 Comparison selection circuit 102 Selection control section 111 Reference voltage conversion circuit

Claims (6)

集積回路部を備え、入力信号に応じた電圧と基準電圧とを比較する比較回路装置であって、
前記集積回路部の外部に設けられ、電流制限用の抵抗素子、および前記集積回路部に形成され、前記電流制限用の抵抗素子と直列に接続されているプルダウン用の抵抗素子をそれぞれが備え、入力信号に応じた電圧を生成する複数の入力部と、
前記集積回路部の外部に設けられている外部抵抗素子と、
前記外部抵抗素子に直列に接続され、前記プルダウン用の抵抗素子に近接して前記集積回路部に形成されている内部抵抗素子と、
前記集積回路部に形成され、予め定める電圧を前記内部抵抗素子および前記外部抵抗素子によって分圧した分圧電圧に応じた基準電圧を生成する基準電圧生成部と、
前記入力部によって生成された電圧と、前記基準電圧生成部によって生成された基準電圧とを比較し、比較結果を出力する比較部とを備え、
前記電流制限用の抵抗素子の抵抗値をR1とし、前記プルダウン用の抵抗素子の抵抗値をR2とし、前記外部抵抗素子の抵抗値をR3とし、前記内部抵抗素子の抵抗値をR4とすると、R1、R2、R3およびR4は、
R1:R2=R3:R4
を満たすことを特徴とする比較回路装置。
A comparison circuit device that includes an integrated circuit unit and compares a voltage according to an input signal with a reference voltage,
Each provided with a resistance element for current limiting provided outside the integrated circuit part, and a resistance element for pull-down formed in the integrated circuit part and connected in series with the current limiting resistance element, A plurality of input units for generating a voltage according to the input signal;
An external resistance element provided outside the integrated circuit unit;
An internal resistance element connected in series to the external resistance element and formed in the integrated circuit portion in proximity to the pull-down resistance element;
A reference voltage generation unit that is formed in the integrated circuit unit and generates a reference voltage corresponding to a divided voltage obtained by dividing a predetermined voltage by the internal resistance element and the external resistance element;
A comparison unit that compares the voltage generated by the input unit with the reference voltage generated by the reference voltage generation unit and outputs a comparison result;
When the resistance value of the current limiting resistance element is R1, the resistance value of the pull-down resistance element is R2, the resistance value of the external resistance element is R3, and the resistance value of the internal resistance element is R4, R1, R2, R3 and R4 are
R1: R2 = R3: R4
A comparison circuit device characterized by satisfying
前記基準電圧生成部は、
電源部およびグランドの間で直列に接続され、電源部の電圧を分圧する第1,第2および第3抵抗素子と、
電源部に接続される前記第1抵抗素子および前記第2抵抗素子の接続部に非反転入力端子が接続され、反転入力端子に出力端子が接続されている第1演算増幅器と、
前記第1演算増幅器の出力端子および電源部を接続している第4抵抗素子と、
前記第2抵抗素子およびグランドに接続される前記第3抵抗素子の接続部に被反転入力端子が接続され、反転入力端子に出力端子が接続されている第2演算増幅器と、
前記第2演算増幅器の出力端子および電源部を接続している第5抵抗素子と、
前記第2演算増幅器の出力端子および比較部の間に接続されている第6抵抗素子と、
前記第1演算増幅器の出力端子の前記予め定める電圧と、前記分圧電圧との差分に応じて第6抵抗素子に流れる電流を調整して、基準電圧を補正する補正回路部とを含むことを特徴とする請求項1に記載の比較回路装置。
The reference voltage generator is
First, second and third resistance elements connected in series between the power supply section and the ground, and for dividing the voltage of the power supply section;
A first operational amplifier in which a non-inverting input terminal is connected to a connection portion of the first resistance element and the second resistance element connected to a power supply section, and an output terminal is connected to the inverting input terminal;
A fourth resistance element connecting the output terminal of the first operational amplifier and the power supply unit;
A second operational amplifier in which an inverted input terminal is connected to a connection portion of the third resistive element connected to the second resistive element and the ground, and an output terminal is connected to the inverted input terminal;
A fifth resistance element connecting the output terminal of the second operational amplifier and the power supply unit;
A sixth resistance element connected between the output terminal of the second operational amplifier and the comparison unit;
A correction circuit unit that corrects a reference voltage by adjusting a current flowing through the sixth resistance element according to a difference between the predetermined voltage at the output terminal of the first operational amplifier and the divided voltage. The comparison circuit device according to claim 1.
前記基準電圧生成部は、
電源部およびグランドの間で直列に接続され、電源部の電圧を分圧する第1,第2および第3抵抗素子と、
電源部に接続される前記第1抵抗素子および前記第2抵抗素子の接続部にベースが接続され、電流源にエミッタが接続され、グランドにコレクタが接続されている第1のpnp形バイポーラトランジスタと、
前記第1のpnp形バイポーラトランジスタのエミッタにベースが接続されている第1のnpn形バイポーラトランジスタと、
前記第1のnpn形バイポーラトランジスタのコレクタおよび電源部を接続している第4抵抗素子と、
前記第2抵抗素子およびグランドに接続される前記第3抵抗素子の接続部にベースが接続され、電流源にコレクタが接続され、グランドにコレクタが接続されている第2のpnp形バイポーラトランジスタと、
前記第2のpnp形バイポーラトランジスタのエミッタにベースが接続され、コレクタに電源部が接続されている第2のnpn形バイポーラトランジスタと、
前記第2のnpn形バイポーラトランジスタのコレクタおよび電源部を接続している第5抵抗素子と、
前記第2のnpn形バイポーラトランジスタのエミッタおよび比較部の間に接続されている第6抵抗素子と、
前記第1演算増幅器の出力端子の前記予め定める電圧と、前記分圧電圧との差分に応じて第6抵抗素子に流れる電流を調整して、基準電圧を補正する補正回路部とを含むことを特徴とする請求項1に記載の比較回路装置。
The reference voltage generator is
First, second and third resistance elements connected in series between the power supply section and the ground, and for dividing the voltage of the power supply section;
A first pnp bipolar transistor having a base connected to a connection portion of the first resistance element and the second resistance element connected to a power supply section, an emitter connected to a current source, and a collector connected to a ground; ,
A first npn bipolar transistor having a base connected to an emitter of the first pnp bipolar transistor;
A fourth resistance element connecting the collector of the first npn-type bipolar transistor and the power supply unit;
A second pnp bipolar transistor having a base connected to a connection portion of the third resistance element connected to the second resistance element and the ground, a collector connected to the current source, and a collector connected to the ground;
A second npn bipolar transistor having a base connected to an emitter of the second pnp bipolar transistor and a power supply connected to a collector;
A fifth resistance element connecting the collector of the second npn-type bipolar transistor and the power supply unit;
A sixth resistance element connected between the emitter and the comparison section of the second npn-type bipolar transistor;
A correction circuit unit that corrects a reference voltage by adjusting a current flowing through the sixth resistance element according to a difference between the predetermined voltage at the output terminal of the first operational amplifier and the divided voltage. The comparison circuit device according to claim 1.
前記各入力部は、電流制限用の抵抗素子のプルダウン抵抗が接続される側とは反対側の端部にカソードが接続されている逆接保護用のダイオードを備え、
前記基準電圧生成部は、
電源部およびグランドの間で直列に接続され、電源部の電圧を分圧する第1,第2および第3抵抗素子と、
電源部に接続される前記第1抵抗素子および前記第2抵抗素子の接続部にベースが接続されている第1のnpn形バイポーラトランジスタと、
前記第1のnpn形バイポーラトランジスタのコレクタおよび電源部を接続している第4抵抗素子と、
前記第2抵抗素子およびグランドに接続される第3抵抗素子の接続部にベースが接続されている第2のnpn形バイポーラトランジスタと、
前記第2のnpn形バイポーラトランジスタのコレクタおよび電源部を接続している第5抵抗素子と、
前記第2のnpn形バイポーラトランジスタのエミッタおよび比較部を接続している第6抵抗素子と、
前記第1演算増幅器の出力端子の前記予め定める電圧と、前記分圧電圧との差分に応じて第4抵抗素子に流れる電流を調整して、基準電圧を補正する補正回路部とを含むことを特徴とする請求項1に記載の比較回路装置。
Each of the input units includes a diode for reverse connection protection in which a cathode is connected to an end opposite to a side to which a pull-down resistor of a current limiting resistor is connected;
The reference voltage generator is
First, second and third resistance elements connected in series between the power supply section and the ground, and for dividing the voltage of the power supply section;
A first npn-type bipolar transistor having a base connected to a connection portion of the first resistance element and the second resistance element connected to a power supply section;
A fourth resistance element connecting the collector of the first npn-type bipolar transistor and the power supply unit;
A second npn-type bipolar transistor having a base connected to a connection portion of the second resistance element and a third resistance element connected to the ground;
A fifth resistance element connecting the collector of the second npn-type bipolar transistor and the power supply unit;
A sixth resistance element connecting the emitter and the comparison section of the second npn-type bipolar transistor;
A correction circuit unit that corrects a reference voltage by adjusting a current flowing through the fourth resistance element in accordance with a difference between the predetermined voltage at the output terminal of the first operational amplifier and the divided voltage. The comparison circuit device according to claim 1.
請求項1〜4のいずれか1つに記載の比較回路装置を備えるシリアルインタフェース回路装置であって、
前記比較部は、複数の入力部のうちのいずれか1つによって生成された電圧と、基準電圧生成部によって生成された電圧とを選択的に比較することを特徴とするシリアルインタフェース回路装置。
A serial interface circuit device comprising the comparison circuit device according to claim 1,
The comparison unit selectively compares a voltage generated by any one of a plurality of input units with a voltage generated by a reference voltage generation unit.
請求項1〜4のいずれか1つに記載の比較回路装置を備え、前記比較部の比較結果に応じて所定の処理を行うことを特徴とする電子機器。   An electronic apparatus comprising the comparison circuit device according to claim 1, wherein a predetermined process is performed according to a comparison result of the comparison unit.
JP2008042239A 2008-02-22 2008-02-22 Comparison circuit apparatus, serial interface circuit apparatus, and electronic device Withdrawn JP2009200978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008042239A JP2009200978A (en) 2008-02-22 2008-02-22 Comparison circuit apparatus, serial interface circuit apparatus, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008042239A JP2009200978A (en) 2008-02-22 2008-02-22 Comparison circuit apparatus, serial interface circuit apparatus, and electronic device

Publications (1)

Publication Number Publication Date
JP2009200978A true JP2009200978A (en) 2009-09-03

Family

ID=41143968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042239A Withdrawn JP2009200978A (en) 2008-02-22 2008-02-22 Comparison circuit apparatus, serial interface circuit apparatus, and electronic device

Country Status (1)

Country Link
JP (1) JP2009200978A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101830282B1 (en) * 2017-06-26 2018-02-20 주식회사 아이티엠반도체 Battery protection circuit module and battery pack including the same
US10756550B2 (en) 2015-08-20 2020-08-25 Itm Semiconductor Co., Ltd. Battery protection circuit module and battery pack comprising same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756550B2 (en) 2015-08-20 2020-08-25 Itm Semiconductor Co., Ltd. Battery protection circuit module and battery pack comprising same
KR101830282B1 (en) * 2017-06-26 2018-02-20 주식회사 아이티엠반도체 Battery protection circuit module and battery pack including the same

Similar Documents

Publication Publication Date Title
US7170330B2 (en) Hysteresis comparator circuit
US10222403B2 (en) Current detection method of semiconductor device and semiconductor device
US6794921B2 (en) Clamp circuit
WO2005112217A1 (en) Excess current detecting circuit and power supply device provided with it
CN109564249B (en) Current sense amplifier architecture and level shifter
US20110260708A1 (en) Bandgap reference circuit and method
US8390264B2 (en) Differential reference voltage generator
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
US9331684B2 (en) Semiconductor device for sensing physical quantity
JP2009200978A (en) Comparison circuit apparatus, serial interface circuit apparatus, and electronic device
JP4255632B2 (en) Electrical load disconnection detector
JP5315386B2 (en) Temperature measurement circuit
JP4895678B2 (en) Integrated circuit device
JP4746489B2 (en) Semiconductor measuring equipment
JP2006340253A (en) Overvoltage protection circuit for analog input
JP2012119946A (en) Constant current circuit
JP5482126B2 (en) Reference voltage generating circuit and receiving circuit
JP4989901B2 (en) Semiconductor device and on-resistance measuring method
JP4382130B2 (en) A / D converter
JP2734426B2 (en) Level conversion circuit
JP4793657B2 (en) Bias current generating circuit and differential circuit using the same
JP2006221579A (en) Reference current generation circuit
JP2005026830A (en) A/d converter
JP2021056030A (en) Current detector and data write method
CN115480146A (en) Circuit sensing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110121

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20120529

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605