JP2009200429A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2009200429A JP2009200429A JP2008043272A JP2008043272A JP2009200429A JP 2009200429 A JP2009200429 A JP 2009200429A JP 2008043272 A JP2008043272 A JP 2008043272A JP 2008043272 A JP2008043272 A JP 2008043272A JP 2009200429 A JP2009200429 A JP 2009200429A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- chip
- semiconductor device
- chips
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 239000012790 adhesive layer Substances 0.000 claims abstract description 135
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000003068 static effect Effects 0.000 claims abstract description 21
- 238000007689 inspection Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 35
- 238000013007 heat curing Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000001723 curing Methods 0.000 claims description 14
- 238000005520 cutting process Methods 0.000 claims description 14
- 239000002699 waste material Substances 0.000 abstract description 9
- 235000012431 wafers Nutrition 0.000 description 34
- 239000011800 void material Substances 0.000 description 25
- 239000000853 adhesive Substances 0.000 description 22
- 230000001070 adhesive effect Effects 0.000 description 22
- 230000002950 deficient Effects 0.000 description 22
- 239000011521 glass Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000004820 Pressure-sensitive adhesive Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 7
- 239000007788 liquid Substances 0.000 description 7
- 238000000465 moulding Methods 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000003825 pressing Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- HECLRDQVFMWTQS-RGOKHQFPSA-N 1755-01-7 Chemical group C1[C@H]2[C@@H]3CC=C[C@@H]3[C@@H]1C=C2 HECLRDQVFMWTQS-RGOKHQFPSA-N 0.000 description 3
- ZWEHNKRNPOVVGH-UHFFFAOYSA-N 2-Butanone Chemical compound CCC(C)=O ZWEHNKRNPOVVGH-UHFFFAOYSA-N 0.000 description 3
- 241001050985 Disco Species 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical group C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- YLQBMQCUIZJEEH-UHFFFAOYSA-N Furan Chemical compound C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000004850 liquid epoxy resins (LERs) Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- GHMLBKRAJCXXBS-UHFFFAOYSA-N resorcinol Chemical compound OC1=CC=CC(O)=C1 GHMLBKRAJCXXBS-UHFFFAOYSA-N 0.000 description 2
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 2
- QNODIIQQMGDSEF-UHFFFAOYSA-N (1-hydroxycyclohexyl)-phenylmethanone Chemical compound C=1C=CC=CC=1C(=O)C1(O)CCCCC1 QNODIIQQMGDSEF-UHFFFAOYSA-N 0.000 description 1
- KDTZBYPBMTXCSO-UHFFFAOYSA-N 2-phenoxyphenol Chemical compound OC1=CC=CC=C1OC1=CC=CC=C1 KDTZBYPBMTXCSO-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 229920000877 Melamine resin Polymers 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000006087 Silane Coupling Agent Substances 0.000 description 1
- XSQUKJJJFZCRTK-UHFFFAOYSA-N Urea Chemical compound NC(N)=O XSQUKJJJFZCRTK-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 229920006243 acrylic copolymer Polymers 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004841 bisphenol A epoxy resin Substances 0.000 description 1
- 239000004202 carbamide Substances 0.000 description 1
- 238000013329 compounding Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003431 cross linking reagent Substances 0.000 description 1
- UHESRSKEBRADOO-UHFFFAOYSA-N ethyl carbamate;prop-2-enoic acid Chemical compound OC(=O)C=C.CCOC(N)=O UHESRSKEBRADOO-UHFFFAOYSA-N 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- JDSHMPZPIAZGSV-UHFFFAOYSA-N melamine Chemical compound NC1=NC(N)=NC(N)=N1 JDSHMPZPIAZGSV-UHFFFAOYSA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000004848 polyfunctional curative Substances 0.000 description 1
- 229920001228 polyisocyanate Polymers 0.000 description 1
- 239000005056 polyisocyanate Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 229920001289 polyvinyl ether Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920006305 unsaturated polyester Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。より詳しくは、本発明は、チップと配線基板とからなる半導体装置を製造する方法に関する。 The present invention relates to a method for manufacturing a semiconductor device. More specifically, the present invention relates to a method for manufacturing a semiconductor device including a chip and a wiring board.
半導体装置の製造工程の一つに、基材108a上に熱硬化性の接着剤層108bが設けられたダイアタッチフィルム108に所定の性能を有する回路が形成されたウェハ104を貼付し、該ウェハ104を接着剤層108bとともに複数個のチップ106に切断分離するダイシング工程がある(本願図3−1、特許文献1)。続いて、裏面に接着剤層108bを有するチップ106をピックアップし、チップ106と配線基板110とをダイボンドするダイボンディング工程(図3−2)、該接着剤層108bを硬化させる加熱硬化工程(図3−3)、ワイヤーボンディング工程、モールディング工程などを経て半導体装置が製造される。
ところで、ウェハ上には不良回路が形成されることがあり、ウェハの種類によっては1/4程度に所定の性能を有さない不良回路が形成される場合もある。ダイシング工程において、上記不良回路部分をダイシングして得られたチップは不良品となる。したがって、高価なダイアタッチフィルムについて、このような不良チップの裏面に貼付された部分は無駄になるという問題がある。 By the way, a defective circuit may be formed on the wafer, and depending on the type of wafer, a defective circuit having a predetermined performance of about ¼ may be formed. In the dicing process, a chip obtained by dicing the defective circuit portion becomes a defective product. Therefore, there is a problem that the portion of the expensive die attach film attached to the back surface of such a defective chip is wasted.
そこで、本発明の目的は、ダイアタッチフィルムの無駄をなくし、低い製造コストで半導体装置を製造する方法を提供することにある。 Accordingly, an object of the present invention is to provide a method of manufacturing a semiconductor device at a low manufacturing cost by eliminating waste of a die attach film.
本発明者らは鋭意研究した結果、特定のチップを選別する工程を行うことによって、上記課題を解決できることを見出した。
すなわち、本発明に係る半導体装置の製造方法は、チップと配線基板とからなる半導体装置を製造する方法であって、ウェハを個片化してチップを得る工程[A]と、上記工程[A]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と接着剤層とからなるダイアタッチフィルムの接着剤層上に固定する工程[B]と、上記チップが固定された接着剤層に、常圧よりも0.05MPa以上大きい静圧を印加する工程[F]とを含むことを特徴とする。
As a result of intensive studies, the present inventors have found that the above problem can be solved by performing a process of selecting a specific chip.
That is, the method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device composed of a chip and a wiring board, in which a process of obtaining a chip by dividing a wafer into pieces [A] and the above process [A] A step of fixing only a chip selected by inspection before or after singulation on the adhesive layer of the die attach film composed of the base material and the adhesive layer among the chips separated by And [B], and a step [F] of applying a static pressure larger than the normal pressure by 0.05 MPa or more to the adhesive layer to which the chip is fixed.
また、本発明に係る半導体装置の製造方法は、チップと配線基板とからなる半導体装置を製造する方法であって、ウェハを個片化してチップを得る工程[a1]と、上記工程[a1]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と未硬化の接着剤層とからなるダイアタッチフィルムの接着剤層上に並べて固定する工程[b1]と、上記チップ間に表出した未硬化の接着剤層を切断し、裏面に未硬化の接着剤層を有するチップをピックアップする工程[c1]と、上記工程[c1]でピックアップされたチップを未硬化の接着剤層を介して配線基板にダイボンドする工程[d1]と、上記工程[d1]で得られた配線基板を加熱して未硬化の接着剤層を硬化させる工程[e1]と、上記硬化が完了する前に、上記チップがダイボンドされた配線基板に、常圧よりも0.05MPa以上大きい静圧を印加する工程[f1]とを含むことが好ましい。 The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device comprising a chip and a wiring board, wherein the step [a1] for obtaining a chip by dividing a wafer into pieces and the above step [a1] Only chips selected by inspection before or after singulation are separated on the adhesive layer of the die attach film consisting of the base material and the uncured adhesive layer. The step [b1] of arranging and fixing, the step [c1] of cutting the uncured adhesive layer exposed between the chips and picking up the chip having the uncured adhesive layer on the back surface, and the step [c1] The step [d1] of die-bonding the chip picked up to the wiring substrate through the uncured adhesive layer and the wiring substrate obtained in the above step [d1] are heated to cure the uncured adhesive layer. Step [e1] and the curing is completed. Before, the wiring substrate on which the chip is die-bonded, and a step [f1] for applying a high static pressure above 0.05MPa than atmospheric pressure.
また、上記工程[f1]後、上記工程[e1]を行うことが好ましく、あるいは、上記工程[e1]および上記工程[f1]を同時に行うことが好ましい。
また、本発明に係る半導体装置の製造方法は、チップと配線基板とからなる半導体装置を製造する方法であって、ウェハを個片化してチップを得る工程[a2]と、上記工程[a2]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と加熱硬化不要の接着剤層とからなるダイアタッチフィルムの接着剤層上に並べて固定する工程[b2]と、上記チップ間に表出した加熱硬化不要の接着剤層を切断し、裏面に接着剤層を有するチップをピックアップする工程[c2]と、上記工程[c2]でピックアップされたチップを加熱硬化不要の接着剤層を介して配線基板にダイボンドする工程[d2]と、上記チップがダイボンドされた配線基板に、常圧よりも0.05MPa以上大きい静圧を印加する工程[f2]とを含むことが好ましい。
Moreover, it is preferable to perform the said process [e1] after the said process [f1], or it is preferable to perform the said process [e1] and the said process [f1] simultaneously.
The method for manufacturing a semiconductor device according to the present invention is a method for manufacturing a semiconductor device comprising a chip and a wiring board, wherein the step [a2] for obtaining a chip by dividing a wafer into pieces and the above step [a2] On the adhesive layer of the die attach film consisting of the base material and the adhesive layer that does not require heat-curing, only the chips selected by inspection before or after the individualization are separated. Step [b2] arranged side by side and fixed, Step [c2] for picking up a chip having an adhesive layer on the back surface by cutting an adhesive layer that does not require heating and curing that is exposed between the chips, and step [c2] The step [d2] of die-bonding the chip picked up in step (d2) to the wiring substrate through an adhesive layer that does not require heat curing, and applying a static pressure of 0.05 MPa or more to the wiring substrate to which the chip is die-bonded. Craft [F2] and preferably contains.
本発明によれば、ダイアタッチフィルムの無駄をなくし、低い製造コストで効率良く半導体装置を製造することができる。 ADVANTAGE OF THE INVENTION According to this invention, the waste of a die attach film can be eliminated and a semiconductor device can be efficiently manufactured at low manufacturing cost.
以下、本発明について具体的に説明する。
上述したように半導体装置の製造工程においては、ウェハ上には不良回路が形成される場合がある。上記不良回路部分を個片化して得られたチップは不良品となる。したがって、高価なダイアタッチフィルムについて、このような不良チップの裏面に貼付された部分は無駄になるという問題がある。
Hereinafter, the present invention will be specifically described.
As described above, in the semiconductor device manufacturing process, a defective circuit may be formed on the wafer. A chip obtained by dividing the defective circuit portion into pieces is a defective product. Therefore, there is a problem that the portion of the expensive die attach film attached to the back surface of such a defective chip is wasted.
このため、本発明においては、ウェハを個片化してチップを得る工程[A]および上記工程[A]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と接着剤層とからなるダイアタッチフィルムの接着剤層上に固定する工程[B]を行って、上記問題を解決する。 For this reason, in the present invention, the step [A] for obtaining chips by dividing the wafer into individual pieces and the chips obtained by the individualization in the above step [A] are selected by inspection before or after the individualization. The above-mentioned problem is solved by performing a step [B] of fixing only the obtained chip on the adhesive layer of the die attach film composed of the base material and the adhesive layer.
しかしながら、工程[B]において、チップをダイアタッチフィルムの接着剤層上に固定するのみでは、チップと接着剤層との間に空気が入り込み、ボイドが生ずる場合がある。ところで、従来の製造方法において、ダイアタッチフィルムにウェハを貼付するときはローラー付の装置を使用するため、ダイアタッチフィルムの接着剤層とウェハ(切断分離後はチップ)との間には、ボイドは比較的生じにくい。これに対して、本発明の工程[B]においては、ウェハではなく複数のチップをダイアタッチフィルムの接着剤層に固定するため、ローラーを使用できない場合が多い。すなわち、チップを上方から垂直にダイアタッチフィルムに接触させ押し付けるため、従来の製造方法に比較してボイドが生じやすい。いずれにせよ、上記ボイドは、モールディング工程後の半導体装置にも残存し、パッケージクラックの起点となるという問題がある。 However, in the step [B], if the chip is only fixed on the adhesive layer of the die attach film, air may enter between the chip and the adhesive layer, resulting in a void. By the way, in the conventional manufacturing method, when attaching a wafer to a die attach film, a device with a roller is used, so there is a void between the die attach film adhesive layer and the wafer (chip after cutting and separation). Is relatively difficult to occur. On the other hand, in the step [B] of the present invention, since a plurality of chips, not a wafer, are fixed to the adhesive layer of the die attach film, a roller cannot be used in many cases. That is, since the chip is brought into contact with and pressed against the die attach film vertically from above, voids are likely to occur as compared with the conventional manufacturing method. In any case, there is a problem that the void remains in the semiconductor device after the molding process and becomes a starting point of a package crack.
そこで、本発明においては、上記チップが固定された接着剤層に、常圧よりも0.05MPa以上大きい静圧を印加する工程[F]を行う。この工程により、上記ボイドを消滅させることができる。 Therefore, in the present invention, the step [F] of applying a static pressure larger than the normal pressure by 0.05 MPa or more to the adhesive layer to which the chip is fixed is performed. By this step, the void can be eliminated.
以上のように、本発明によれば、ダイアタッチフィルムの無駄をなくし、半導体装置の製造全体として生産コストを抑制できる。さらに、パッケージクラックの原因となり得るボイドのない半導体装置を製造できる。 As described above, according to the present invention, the waste of the die attach film can be eliminated, and the production cost can be suppressed as the whole manufacturing of the semiconductor device. Furthermore, a semiconductor device free from voids that can cause package cracks can be manufactured.
以下、より具体的な実施の形態について説明する。
[実施の形態1]
本発明に係る半導体装置の製造方法(実施の形態1)は、チップと配線基板とからなる半導体装置を製造する方法であって、工程[a1]〜[f1]を含む。本実施の形態1では、工程[f1]後、工程[e1]を行う。
Hereinafter, more specific embodiments will be described.
[Embodiment 1]
A semiconductor device manufacturing method (Embodiment 1) according to the present invention is a method for manufacturing a semiconductor device including a chip and a wiring board, and includes steps [a1] to [f1]. In the first embodiment, step [e1] is performed after step [f1].
<工程[a1]>
工程[a1]では、ウェハを個片化してチップを得る。具体的には、まず、ダイシングシート102の粘着剤層102b上にウェハ104を貼付する(図1−1)。
<Process [a1]>
In step [a1], the wafer is singulated to obtain chips. Specifically, first, the
ダイシングシート102としては、公知のダイシング加工用のダイシングシートが用いられる。通常ポリオレフィンなどの基材102a上に、粘着剤層102bが剥離不能に形成されている。粘着剤層102bを形成するためには、低粘着力型の粘着剤やエネルギー線硬化型の粘着剤などが用いられる。
As the
このダイシングシート102を通常リングフレームによりダイシング装置上に固定する。次いで、ダイシングシート102の粘着剤層102b上にウェハ104を載置し、たとえばローラーにより押圧してウェハ104を貼付する。
The
工程[a1]では、次に、ウェハ104をダイシングしてチップ106のみを得る。具体的には、ダイシングソーなどの切断手段によりウェハ104を個片化するが、このときの切断深さは、ウェハ104の厚みおよび粘着剤層102bの厚みにダイシングソーの磨耗分を加味し、ウェハが個片化される深さとする(図1−1)。上述のように粘着剤層102bは基材102aから剥離しないため、これによりチップ106のみが得られる。
In step [a1], the
<工程[b1]>
工程[b1]では、工程[a1]で得られたチップのみを基材108aと未硬化の接着剤層108bとからなるダイアタッチフィルム108の接着剤層108b上に並べて固定する(図1−2)。詳細には、検査により選ばれたチップ106のみ、すなわち所定の性能を有する回路が形成された良品のチップ106のみを、ダイアタッチフィルム108の接着剤層108b上に並べて固定する。上記検査においては、プローバーなどを用いて所定の性能を有する回路が形成された良品のチップであるか、所定の性能を有する回路が形成されていない不良品のチップであるかを判断し、良品のチップを選別する。検査は、ウェハの個片化前または個片化後のどちらに行ってもよい。検査をウェハの個片化前に行う場合は、ウェハに形成された複数の回路を検査し、良品回路または不良品回路にマークをつけておき、個片化後に選ばれたチップ(良品チップ)のみをダイアタッチフィルムの接着剤層上に並べて固定する。また、検査をウェハの個片化後に行う場合は、ダイシングにより個片化されたチップを検査により選別する。この場合も、選ばれたチップ(良品チップ)のみを、上記ダイアタッチフィルムの接着剤層上に固定する。このように、本実施の形態1の工程[b1]では、選別された良品のチップのみを高価なダイアタッチフィルムに固定するため、ダイアタッチフィルムの無駄をなくすことができ、半導体装置の製造全体として生産コストを抑制できる。なお、この工程[b1]では、チップ106を固定する際に、接着剤層108bとチップ106との界面にボイドAが形成される場合がある。また、ボイドAは後述する工程[f1]で消滅する。
<Step [b1]>
In the step [b1], only the chips obtained in the step [a1] are arranged and fixed on the
ダイアタッチフィルム108では、通常ポリオレフィンなどの基材108a上に未硬化の接着剤層108bが剥離可能に積層されている。
接着剤層108bを構成する接着剤は、常温または比較的低温の加熱(たとえば50℃)で粘着性を示し、加熱(たとえば120℃)のようなトリガーにより硬化し強固な接着性を示す接着剤であり、熱硬化性樹脂、バインダー樹脂、硬化剤および必要に応じて添加される硬化促進剤などからなる。熱硬化性樹脂としては、たとえばエポキシ、フェノキシ、フェノール、レゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリ
コーンなどの樹脂が挙げられ、バインダー樹脂としては、たとえばアクリル、ポリエステル、ポリビニルエーテル、ウレタン、ポリアミドなどの樹脂が挙げられる。加熱により硬化し充分に強固な接着性を示すためには、バインダー樹脂よりも熱硬化性樹脂の含有比率が大きいほうが好ましい。
In the die attach
The adhesive constituting the
なお、接着剤層108bを構成する接着剤は、ウレタン系アクリレートオリゴマーなどのエネルギー線硬化性樹脂をさらに含んでいてもよい。この場合、接着剤層108bは、紫外線などエネルギー線照射により基材108aから剥離しやすくなるため、適当な段階でエネルギー線を照射すると、裏面に未硬化の接着剤層を有するチップのピックアップが容易になる。
The adhesive constituting the
また、ダイアタッチフィルム108は、外周部にドーナツ状のリングフレーム固定用粘着シートが積層されていてもよい。
複数の良品のチップ106を固定する際、チップ間の間隔は、工程[c1]で未硬化の接着剤層108bを切断することを考慮して、たとえばダイシングブレードなど切断手段の幅と同程度とすることが好ましい。通常10〜100μmである。
The die attach
When fixing a plurality of
<工程[c1]>
工程[c1]では、まず、上記チップ間に表出した未硬化の接着剤層108bを切断する(図1−3)。具体的には、ダイシングソーなどの切断手段により未硬化の接着剤層108bを切断するが、このときの切断深さは、接着剤層108bの厚みにダイシングソーの磨耗分を加味した深さとする(図1−3)。このようにして、裏面に未硬化の接着剤層108bを有するチップ106が得られる。
<Process [c1]>
In step [c1], first, the uncured
また、切断手段としては、レーザーなどを用いてもよい。レーザーを用いた場合、切断幅が狭いためチップ間の間隔を狭くすることができる。また、ダイアタッチフィルムをエキスパンドして未硬化の接着剤層を物理的に割断してもよい。 Further, a laser or the like may be used as the cutting means. When a laser is used, the interval between chips can be reduced because the cutting width is narrow. Alternatively, the unattached adhesive layer may be physically cleaved by expanding the die attach film.
工程[c1]では、次に、基材108aと未硬化の接着剤層108bとの界面で剥離し、裏面に未硬化の接着剤層108bを有するチップ106をピックアップする(図1−3)。ここで、工程[b1]で生じたボイドAは残存している。
In the step [c1], next, a
なお、接着剤層108bを構成する接着剤にエネルギー線硬化性樹脂が含まれているときは、未硬化の接着剤層の切断前または切断後にエネルギー線を照射することにより、裏面に未硬化の接着剤層108bを有するチップ106のピックアップ性を向上できる。
In addition, when the energy ray-curable resin is contained in the adhesive constituting the
<工程[d1]>
工程[d1]では、工程[c1]でピックアップされたチップ106を未硬化の接着剤層108bを介して配線基板110にダイボンドする(図1−4)。この工程[d1]では、チップ106をダイボンドする際に、接着剤層108bと配線基板110との界面にボイドBが形成される場合がある。また、ボイドBは後述する工程[f1]で消滅する。
<Process [d1]>
In the step [d1], the
配線基板110としては、たとえば金属からなるリードフレーム、有機材料または無機材料からなる基板、金属と有機材料または無機材料とからなる積層基板などが挙げられる。
Examples of the
ダイボンドは、通常圧力0.01〜10MPa、温度100〜150℃、時間0.1〜3秒で行われる。これにより、チップ106がダイボンドされた配線基板110が得られる。
The die bonding is usually performed at a pressure of 0.01 to 10 MPa, a temperature of 100 to 150 ° C., and a time of 0.1 to 3 seconds. As a result, the
<工程[f1]>
工程[f1]では、未硬化の接着剤層108bの硬化が完了する前(本実施の形態1では、未硬化の接着剤層108bを加熱して硬化する前)に、工程[d1]で得られたチップ106がダイボンドされた配線基板110に、常圧よりも0.05MPa以上大きい静圧、好ましくは0.1〜1.0MPa大きい静圧を印加する(図1−5)。
<Step [f1]>
In step [f1], it is obtained in step [d1] before the curing of the uncured
これにより、工程[b1]で生じたボイドAが消滅できるため、本実施の形態1によれば、ダイアタッチフィルムの無駄を防げるのみでなく、ボイドのない信頼性の高い半導体装置を製造できる。 Thereby, since the void A generated in the step [b1] can be eliminated, according to the first embodiment, it is possible not only to prevent the die attach film from being wasted, but also to manufacture a highly reliable semiconductor device having no void.
さらに、工程[d1]で生じたボイドBも消滅できるため、本実施の形態1によれば、ボイドのないより信頼性の高い半導体装置を製造できる。ここで、一般の半導体装置の製造方法と本実施の形態1とをより詳細に比較する。 Furthermore, since the void B generated in the step [d1] can be eliminated, according to the first embodiment, a more reliable semiconductor device without voids can be manufactured. Here, a general semiconductor device manufacturing method and the first embodiment will be compared in more detail.
一般の半導体装置の製造方法では、ダイボンディング工程において、未硬化の接着剤層108bと配線基板110との界面にボイドBが生じやすい(図3−2)。このボイドBは、接着剤層108bを硬化させる加熱硬化工程(図3−3)、ワイヤーボンディング工程およびモールディング工程の後にも消滅せずに存在し、製造された半導体装置において信頼性の低下をもたらす。このように、一般の半導体装置の製造方法では、ダイアタッチフィルムが無駄になること以外にも問題がある。
In a general semiconductor device manufacturing method, void B is likely to occur at the interface between the uncured
これに対して、弾性率が低い接着剤からなる接着剤層を有するダイアタッチフィルムにより、ダイボンディング工程でのボイドBの形成を抑えようとする試みがされている(特許文献1)。しかしながら、上記ダイアタッチフィルムの製造にはさらにコストがかかり、半導体装置の製造コストも高くなる。したがって、ボイドのない信頼性の高い半導体装置を低コストで簡便に製造することが求められている。 On the other hand, an attempt is made to suppress the formation of void B in the die bonding process by using a die attach film having an adhesive layer made of an adhesive having a low elastic modulus (Patent Document 1). However, the production of the die attach film is more costly and the manufacturing cost of the semiconductor device is also increased. Therefore, it is required to manufacture a highly reliable semiconductor device free from voids at low cost.
一方、本実施の形態1では、工程[f1]により、工程[b1]で生じたボイドAのみでなく工程[d1]で生じたボイドBも消滅できる。すなわち、本実施の形態1によれば、ボイドのない信頼性の高い半導体装置を低コストで簡便に製造できる。 On the other hand, in the first embodiment, not only the void A generated in the step [b1] but also the void B generated in the step [d1] can be eliminated by the step [f1]. That is, according to the first embodiment, a highly reliable semiconductor device without voids can be easily manufactured at low cost.
圧力を印加する時間は、好ましくは1〜120分、より好ましくは5〜90分である。
静圧を印加する加圧装置としては、チップ106がダイボンドされた配線基板110に静圧が印加できれば特に制限されないが、好ましくは、オートクレーブ(コンプレッサー付き耐圧容器)などが使用できる。
The time for applying the pressure is preferably 1 to 120 minutes, more preferably 5 to 90 minutes.
The pressurizing device for applying the static pressure is not particularly limited as long as the static pressure can be applied to the
なお、オートクレーブなど一定容積内で圧力が加えられる場合は、雰囲気温度の上昇が起こる。半導体装置の安定に生産するためには温度を一定に保つことが好ましいため、雰囲気温度を未硬化の接着剤層108bが硬化しない程度の温度に制御してもよい。また、温度を上げると、接着剤層が流動化して発生したボイドが動きやすくなり、消滅しやすくなることも期待できる。このような温度としては、接着剤層108bを構成する接着剤の組成によって適宜設定されるが、通常30〜120℃程度である。
In addition, when pressure is applied within a certain volume, such as an autoclave, the ambient temperature rises. Since it is preferable to keep the temperature constant in order to stably produce the semiconductor device, the atmospheric temperature may be controlled to a temperature at which the uncured
<工程[e1]>
工程[e1]では、工程[f1]を経た配線基板110を加熱して未硬化の接着剤層108bを硬化させる(図1−6)。
<Process [e1]>
In the step [e1], the
ここでは、チップ106がダイボンドされた配線基板110の接着剤層108bを加熱して未硬化の状態から充分な硬化状態にする。なお、本明細書において、未硬化状態とは、接着剤の硬化反応が進行していない状態にあることをいう。充分な硬化状態すなわち硬
化が完了した状態とは、反応が進行し、接着剤が変形できない状態にあることをいう。これにより、半導体装置のダイボンド用接着剤として必要な接着性能が与えられる。いいかえると、工程[e1]を経た配線基板110では、接着剤層108bとチップ106との界面、接着剤層108bと配線基板110との界面にボイドは見られず、工程[f1]後の状態を維持しており、チップ106と配線基板110とが強固に接着されている。
Here, the
具体的には、工程[f1]でボイドが消滅した配線基板110を加圧装置から開放し、大気圧下で加熱装置に投入する。
加熱温度および加熱時間は、接着剤層が充分に硬化できれば特に制限されず、接着剤組成に依存する。加熱温度は、好ましくは100〜200℃、より好ましくは120〜160℃であり、加熱時間は、好ましくは15〜300分、より好ましくは30〜180分である。
Specifically, the
The heating temperature and the heating time are not particularly limited as long as the adhesive layer can be sufficiently cured, and depend on the adhesive composition. The heating temperature is preferably 100 to 200 ° C, more preferably 120 to 160 ° C, and the heating time is preferably 15 to 300 minutes, more preferably 30 to 180 minutes.
加熱装置としては、公知の熱硬化装置(オーブン)が使用できる。
なお、工程[e1]で得られた配線基板110は、ワイヤーボンディング工程、モールディング工程などを経ることにより、最終的な半導体装置となる。本実施の形態1によって得られた半導体装置は、接着剤層108bとチップ106との間、接着剤層108bと配線基板110との界面にボイドが存在しないため、パッケージクラックが生ずることがなく、高い信頼性を有する。
A known thermosetting device (oven) can be used as the heating device.
Note that the
さらに、上記のように、工程[e1]では、工程[f1]を経た配線基板110を加熱して未硬化の接着剤層108bを硬化させると説明したが、工程[f1]で雰囲気温度を上昇させることにより、接着剤層108bが途中まで硬化されていてもよい。
Further, as described above, in the step [e1], it has been described that the
なお、工程[a1]において、上述のように、ダイシングシートの粘着剤層上にウェハを貼付し、該ウェハをダイシングしてチップを得てもよいが、ウェハの表面(回路面)にウェハの厚みよりも小さい溝を形成した後、ウェハの表面に保護テープを貼付し、ウェハの裏面について所定の量を研削してチップを得てもよい。すなわち、先ダイシング法によってチップを得てもよい。 In step [a1], as described above, a wafer may be stuck on the adhesive layer of the dicing sheet, and the wafer may be diced to obtain a chip. After forming a groove smaller than the thickness, a protective tape may be applied to the front surface of the wafer, and a predetermined amount may be ground on the back surface of the wafer to obtain a chip. That is, you may obtain a chip | tip by the tip dicing method.
[実施の形態2]
本発明に係る半導体装置の製造方法(実施の形態2)は、チップと配線基板とからなる半導体装置を製造する方法であって、工程[a1]〜[f1]を含む。本実施の形態2では、工程[e1]および工程[f1]を同時に行う。いいかえると、工程[f1]における静圧の印加と、工程[e1]における未硬化の接着剤層108bの加熱硬化を同時に行う。
[Embodiment 2]
A method for manufacturing a semiconductor device according to the present invention (Embodiment 2) is a method for manufacturing a semiconductor device including a chip and a wiring board, and includes steps [a1] to [f1]. In the second embodiment, step [e1] and step [f1] are performed simultaneously. In other words, the application of the static pressure in the step [f1] and the heat curing of the uncured
この実施の形態2では、熱硬化が行われる高温で発生し得る接着剤層中のボイドも、発生すると同時に静圧加圧により消滅できる利点があると考えられる。工程[e1]および工程[f1]を経た配線基板では、接着剤層とチップとの界面に生じたボイド(工程[b1]で生じたボイド)、接着剤層と配線基板との界面に生じたボイド(工程[d1]で生じたボイド)は消滅されている。また、接着剤層は充分に硬化した状態となっており、チップと配線基板とが強固に接着されている。 In this second embodiment, it is considered that there is an advantage that voids in the adhesive layer that can be generated at a high temperature where thermosetting is performed can be eliminated at the same time as static pressure is applied. In the wiring board that has undergone the steps [e1] and [f1], voids generated at the interface between the adhesive layer and the chip (voids generated in the step [b1]), and generated at the interface between the adhesive layer and the wiring substrate. Voids (voids generated in step [d1]) have disappeared. Further, the adhesive layer is in a sufficiently cured state, and the chip and the wiring board are firmly bonded.
本実施の形態2における工程[e1]および工程[f1]では、常圧に対して0.05MPa以上、好ましくは0.1〜1.0MPa大きい静圧を印加するとともに、接着剤層が充分に硬化できる温度、好ましくは100〜200℃、より好ましくは120〜160℃に加熱する。 In step [e1] and step [f1] in the second embodiment, a static pressure of 0.05 MPa or more, preferably 0.1 to 1.0 MPa larger than normal pressure is applied, and the adhesive layer is sufficiently It is heated to a temperature at which it can be cured, preferably 100-200 ° C, more preferably 120-160 ° C.
また、加圧および加熱時間は、ボイドが消滅でき、接着剤層が充分に硬化できれば特に
制限されないが、好ましくは15〜300分、より好ましくは30〜180分である。
なお、工程[e1]および工程[f1]は、同時に開始して同時に終了するのが好ましい。また、工程[e1]および工程[f1]の開始および終了は、それぞれ同時でなくてもよく、一方の工程の終了前に他方の工程が開始されていればよい。
The pressurization and heating time are not particularly limited as long as voids can be eliminated and the adhesive layer can be sufficiently cured, but it is preferably 15 to 300 minutes, more preferably 30 to 180 minutes.
Note that the step [e1] and the step [f1] are preferably started at the same time and finished at the same time. In addition, the start and end of the step [e1] and the step [f1] do not have to be performed at the same time, as long as the other step is started before the end of one step.
[実施の形態3]
本発明に係る半導体装置の製造方法(実施の形態3)は、チップと配線基板とからなる半導体装置を製造する方法であって、工程[a2]〜工程[f2]を含む。
[Embodiment 3]
A semiconductor device manufacturing method (Embodiment 3) according to the present invention is a method for manufacturing a semiconductor device including a chip and a wiring board, and includes steps [a2] to [f2].
工程[a2]では、上記工程[a1]と同様にして、ウェハを個片化してチップを得る。
工程[b2]では、まず、上記工程[b1]と同様にして、工程[a2]で得られたチップのみ、詳細には、検査により選ばれた所定の性能を有する回路が形成された良品のチップのみを、基材と加熱硬化不要の接着剤層とからなるダイアタッチフィルムの接着剤層上に並べて固定する。このように、本実施の形態3の工程[b2]では、選別された良品のチップのみを高価なダイアタッチフィルムに固定するため、ダイアタッチフィルムの無駄をなくすことができ、半導体装置の製造全体として生産コストを抑制できる。なお、この工程[b2]では、チップを固定する際に、接着剤層とチップとの界面にボイドが形成される場合がある。また、上記ボイドは後述する工程[f2]で消滅する。
In step [a2], the wafer is singulated to obtain chips in the same manner as in step [a1].
In the step [b2], first, in the same manner as the above step [b1], only the chip obtained in the step [a2], specifically, a non-defective product in which a circuit having a predetermined performance selected by inspection is formed. Only the chip is arranged and fixed on the adhesive layer of the die attach film composed of the base material and the adhesive layer that does not require heat curing. As described above, in the step [b2] of the third embodiment, since only the selected non-defective chips are fixed to the expensive die attach film, the waste of the die attach film can be eliminated, and the entire manufacturing of the semiconductor device is performed. As a result, production costs can be reduced. In this step [b2], when the chip is fixed, a void may be formed at the interface between the adhesive layer and the chip. The void disappears in the process [f2] described later.
実施の形態3で用いられるダイアタッチフィルムでは、通常ポリオレフィンなどの基材上に加熱硬化不要の接着剤層が剥離可能に積層されている。本明細書において、加熱硬化不要とは、そのままワイヤーボンディングが行える程度の硬さを有していることを意味する。すなわち、ワイヤーボンディングする場合に、その前に接着剤層の加熱硬化が不要という意味である。
In the die attach film used in
加熱硬化不要の接着剤層を構成する接着剤は、実施の形態1に挙げたものと同様のものが用いられる。本実施の形態2においては、接着剤層の加熱硬化を不要とするため、また接着剤層にある程度の硬さを付与するために、熱硬化性樹脂よりもバインダー樹脂の含有比率が大きいほうが好ましい。 As the adhesive constituting the adhesive layer that does not require heat curing, the same adhesive as that described in the first embodiment is used. In the second embodiment, it is preferable that the content ratio of the binder resin is larger than the thermosetting resin in order to eliminate the need for heat curing of the adhesive layer and to give the adhesive layer a certain degree of hardness. .
また、ダイアタッチフィルムは、外周部にドーナツ状のリングフレーム固定用粘着シートが積層されていてもよい。
複数の良品のチップを固定する際、チップ間の間隔については、上記工程[b1]と同様である。
The die attach film may have a donut-shaped ring frame fixing adhesive sheet laminated on the outer periphery.
When fixing a plurality of non-defective chips, the interval between the chips is the same as in the above step [b1].
工程[c2]では、上記工程[c1]と同様にして、チップ間に表出した加熱硬化不要の接着剤層をダイシングし、裏面に加熱硬化不要の接着剤層を有するチップをピックアップする。 In step [c2], as in the above step [c1], the adhesive layer that does not require heat curing exposed between the chips is diced, and a chip having an adhesive layer that does not require heat curing on the back surface is picked up.
工程[d2]は、上記工程[d1]と同様にして、工程[c2]でピックアップされたチップを接着剤層を介して配線基板にダイボンドする。この工程[d2]では、チップをダイボンドする際に、接着剤層と配線基板との界面にボイドが形成される場合がある。 In the step [d2], the chip picked up in the step [c2] is die-bonded to the wiring board through the adhesive layer in the same manner as the above step [d1]. In this step [d2], voids may be formed at the interface between the adhesive layer and the wiring board when the chip is die-bonded.
工程[f2]では、チップがダイボンドされた配線基板に、常圧よりも0.05MPa以上大きい静圧を印加する。工程[f2]によれば、工程[b2]で生じたボイドおよび工程[d2]で生じたボイドが消滅できる。したがって、ダイアタッチフィルムの無駄を防げるとともに、ボイドのない信頼性の高い半導体装置を低コストで簡便に製造できる。 In step [f2], a static pressure greater than or equal to 0.05 MPa is applied to the wiring substrate on which the chip is die-bonded. According to the step [f2], the void generated in the step [b2] and the void generated in the step [d2] can be eliminated. Therefore, waste of the die attach film can be prevented, and a highly reliable semiconductor device free from voids can be easily manufactured at low cost.
工程[f2]での加圧条件は上記工程[f1]と同様である。
なお、本実施の形態3では、工程[b2]で、基材と加熱硬化不要の接着剤層とからなるダイアタッチフィルムを用いため、実施の形態1のように工程[e1]を行う必要はない。したがって、工程[f2]を経た配線基板110は、ワイヤーボンディング工程、モールディング工程などを経ることにより、最終的な半導体装置となる。このモールディング工程での加熱により、上記ダイアタッチフィルムの接着剤層が完全に硬化して、チップと配線基板とが強固に接着される。
The pressurizing condition in the step [f2] is the same as that in the step [f1].
In
また、本実施の形態3においては、ワイヤーボンディング工程の後でありかつモールディング工程の前に、工程[f2]を行ってもよい。
[実施の形態4]
本発明に係る半導体装置の製造方法(実施の形態4)は、チップと配線基板とからなる半導体装置を製造する方法であって、下記工程[a3]〜[e3]および工程[f3]を含む。
In the third embodiment, step [f2] may be performed after the wire bonding step and before the molding step.
[Embodiment 4]
A method for manufacturing a semiconductor device according to the present invention (Embodiment 4) is a method for manufacturing a semiconductor device including a chip and a wiring board, and includes the following steps [a3] to [e3] and step [f3]. .
工程[a3]および工程[b3]では、上記工程[a1]および工程[b1]と同様にして、ウェハを個片化してチップを得る。次いで、工程[a3]で得られたチップのみ、詳細には、検査により選ばれた所定の性能を有する回路が形成された良品のチップのみを、基材と接着剤層とからなるダイアタッチフィルムの接着剤層上に固定する。この工程[b3]では、チップを固定する際に、接着剤層とチップとの界面にボイドが形成される場合がある。 In step [a3] and step [b3], the wafer is singulated to obtain chips in the same manner as in step [a1] and step [b1]. Then, only the chip obtained in the step [a3], specifically, only a good chip on which a circuit having a predetermined performance selected by inspection is formed, is a die attach film comprising a base material and an adhesive layer. Fix on the adhesive layer. In this step [b3], when the chip is fixed, a void may be formed at the interface between the adhesive layer and the chip.
工程[f3]では、工程[b3]でチップが固定されたダイアタッチフィルムに、常圧よりも0.05MPa以上大きい静圧を印加する。この工程[f3]のように、ダイアタッチフィルム上に良品のチップを並べて固定した状態で加圧することによっても、工程[b3]で生じた接着剤層とチップとの界面のボイドが消滅できる。 In step [f3], a static pressure larger than the normal pressure by 0.05 MPa or more is applied to the die attach film on which the chip is fixed in step [b3]. The void at the interface between the adhesive layer and the chip generated in the step [b3] can also be eliminated by applying pressure in a state where non-defective chips are arranged and fixed on the die attach film as in the step [f3].
工程[f3]での加圧条件は上記工程[f1]と同様である。
工程[c3]では、工程[f3]の後に、工程[c1]と同様にして、チップ間に表出した未硬化の接着剤層をダイシングし、裏面に未硬化の接着剤層を有するチップをピックアップする。
The pressurizing condition in the step [f3] is the same as that in the step [f1].
In step [c3], after step [f3], as in step [c1], the uncured adhesive layer exposed between the chips is diced, and a chip having an uncured adhesive layer on the back surface is obtained. Pick up.
工程[d3]および工程[e3]では、上記工程[d1]および工程[e1]と同様にして、工程[c3]でピックアップされたチップを未硬化の接着剤層を介して配線基板にダイボンドする。次いで、工程[d3]で得られた配線基板を加熱して未硬化の接着剤層を硬化させる。特に、工程[d3]のダイボンド条件を制御することなどによって、接着剤層と配線基板との界面のボイドの発生が問題とならないときは、本実施の形態4が好適である。そして、この実施の形態4によれば、ダイアタッチフィルムの無駄を防げるのみでなく、ボイドのない信頼性の高い半導体装置を製造できる。 In the step [d3] and the step [e3], the chip picked up in the step [c3] is die-bonded to the wiring board through the uncured adhesive layer in the same manner as in the above step [d1] and the step [e1]. . Next, the wiring board obtained in the step [d3] is heated to cure the uncured adhesive layer. In particular, the fourth embodiment is preferable when the occurrence of voids at the interface between the adhesive layer and the wiring board does not become a problem by controlling the die bonding conditions in the step [d3]. According to the fourth embodiment, not only can the die attach film be prevented from being wasted, but also a highly reliable semiconductor device free from voids can be manufactured.
なお、本実施の態様4においても、実施の形態1および2における工程[f1]を行ってもよい。
[実施の形態5]
本発明によって得られる半導体装置の構成は、実施の形態1などで説明した構成に限られない。たとえば、マルチスタック型やセイムサイズスタック型の半導体装置の製造に適用してもよい。これらの場合は、たとえば、配線基板110の変わりに、既にチップが積層された配線基板202aが用いられる(図2−1、図2−2)。いいかえると、二段目のチップ106を接着剤層108bを介して積層する場合であるため、一段目のチップ202cが接着剤層202bを介して積層された配線基板202aが用いられる。もちろん、三段目以上のチップを積層する場合には、配線基板110の変わりに、既に複数のチップが積層された配線基板を用いてもよい。
Note that also in the fourth embodiment, the step [f1] in the first and second embodiments may be performed.
[Embodiment 5]
The structure of the semiconductor device obtained by the present invention is not limited to the structure described in
なお、セイムサイズスタック型の場合は、チップ106を接着剤層108bを介してチップ202cにダイボンドする前に、ワイヤー204がチップ202cに結線されている(図2−2)。この実施の形態では、静圧の印加により、ワイヤー周辺に存在するボイドも消滅できる利点がある。
In the case of the same size stack type, the
以下、実施例に基づいて本発明をさらに具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
[実施例]
<評価方法>
試験 1; ボイドの有無
ガラスウェハを用いた実施例および比較例について、デジタルマイクロスコープ(倍率20倍)によりボイドの有無をガラスチップ側から観察して評価した。
EXAMPLES Hereinafter, although this invention is demonstrated further more concretely based on an Example, this invention is not limited to these Examples.
[Example]
<Evaluation method>
Test 1: Presence / absence of voids Examples and comparative examples using glass wafers were evaluated by observing the presence / absence of voids from the glass chip side with a digital microscope (magnification 20 times).
実施例1では、ダイアタッチフィルムへのガラスチップの固定(工程[b1])後、ダイボンド(工程[d1])後、加圧(工程[f1])後、および加熱硬化(工程[e1])後に評価し、実施例2、3では、ダイアタッチフィルムへのガラスチップの固定(工程[b1])後、ダイボンド(工程[d1])後、加圧・加熱硬化(工程[f1]および工程[e1])後に評価した。また、比較例1では、ダイアタッチフィルムへのガラスチップの固定(工程[b1])後、ダイボンド(工程[d1])後、および加熱硬化(工程[e1])後に評価した。 In Example 1, after fixing the glass chip to the die attach film (step [b1]), after die bonding (step [d1]), after pressing (step [f1]), and heat-curing (step [e1]) Evaluation was made later, and in Examples 2 and 3, after fixing the glass chip to the die attach film (step [b1]), after die bonding (step [d1]), pressurization and heat curing (step [f1] and step [f] e1]) later evaluated. In Comparative Example 1, the evaluation was made after fixing the glass chip to the die attach film (step [b1]), after die bonding (step [d1]), and after heat curing (step [e1]).
なお、工程[b1]後では、接着剤層とチップとの界面のボイドの有無が評価でき、工程[d1]、工程[f1]および工程[e1]後では、接着剤層とチップとの界面のボイドおよび接着剤層と配線基板との界面のボイドの有無が評価できる。 After step [b1], the presence or absence of voids at the interface between the adhesive layer and the chip can be evaluated. After step [d1], step [f1] and step [e1], the interface between the adhesive layer and the chip. The presence or absence of voids at the interface between the adhesive layer and the wiring board can be evaluated.
結果を表2に示す。表2において、実施例1、比較例1は加圧後および加熱硬化後のボイドの有無を、実施例2、3は加圧・加熱硬化のボイドの有無を表す。
試験 2; 半導体パッケージの信頼性
シリコンウェハを用いた実施例および比較例について評価した。
The results are shown in Table 2. In Table 2, Example 1 and Comparative Example 1 indicate the presence or absence of voids after pressurization and heat curing, and Examples 2 and 3 indicate the presence or absence of voids in pressurization and heat curing.
Test 2: Reliability of semiconductor package An example using a silicon wafer and a comparative example were evaluated.
得られた半導体パッケージを85℃、60%RH条件下に168時間放置し、吸湿させた後、最高温度260℃加熱時間1分間のIRリフロー(リフロー炉:相模理工製、WL-
15-20DNX型)を3回行った。この際、チップおよび配線基板間の接合部の浮き・剥がれの有無を走査型超音波探傷装置(日立建機ファインテック株式会社製、Hye-Focus)および断面観察により評価した。上記接合部に0.25mm2以上の浮き・剥がれを観察した場合を「剥離した」と判断した。半導体パッケージ25個について上記試験を行い、「剥離しなかった」個数を数えた。
The obtained semiconductor package was left to stand for 168 hours at 85 ° C. and 60% RH for moisture absorption, and then IR reflow (reflow furnace: manufactured by Sagami Riko, WL-
15-20DNX type) was performed three times. At this time, the presence / absence of floating / peeling of the joint between the chip and the wiring substrate was evaluated by a scanning ultrasonic flaw detector (Hy-Focus, manufactured by Hitachi Construction Machinery Finetech Co., Ltd.) and cross-sectional observation. The case where floating / peeling of 0.25 mm 2 or more was observed at the joint was judged as “peeled”. The above test was performed on 25 semiconductor packages, and the number of “not peeled” was counted.
結果を表3に示す。
<接着剤>
実施例、比較例において用いた接着剤(塗布液1および塗布液2)は、以下の成分を表1に記載の割合で配合した後、有機溶剤(メチルエチルケトン)を添加して50質量%に
調整して得た。なお、表1の配合部数は全て固形分(質量部)を示す。
The results are shown in Table 3.
<Adhesive>
The adhesives (
A)アクリル共重合体
コーポニールN-2359-6(日本合成化学工業(株)社製)
B)エポキシ樹脂成分
(B1)ビスフェノールA型骨格を有する柔軟性液状エポキシ樹脂(大日本インキ化学工業社製、EXA-4850-150)
(B2)固形ビスフェノールA型エポキシ樹脂(ジャパンエポキシレジン(株)社製、エピコート1055)
(B3)ビスフェノールA型液状エポキシ樹脂(日本触媒製 BPA328)
(B4)ジシクロペンタジエン骨格含有固形エポキシ樹脂(大日本インキ化学工業製、EXA7200HH)
(B5)ジシクロペンタジエン骨格含有固形エポキシ樹脂(日本化薬製、1000-L)
C)熱活性型潜在性硬化剤
(C1)硬化剤(旭電化製、アデカハードナー3636AS)
(C2)硬化促進剤(四国化成工業製、キュアゾール2PHZ)
D)シランカップリング剤
三菱化学製、MKCシリケートMSEP2
E)架橋剤
芳香族ポリイソシアナート(日本ポリウレタン工業株式会社製、コロネートL)
F)放射線(エネルギー線)硬化性樹脂
ジシクロペンタジエン骨格含有アクリレート(日本化薬社製、R684)
G)光開始剤
イルガキュア184(チバスペシャリティケミカルズ社製)
H)熱可塑性樹脂
バイロン220(東洋紡社製)
A) Acrylic copolymer Coponil N-2359-6 (manufactured by Nippon Synthetic Chemical Industry Co., Ltd.)
B) Epoxy resin component (B1) Flexible liquid epoxy resin with bisphenol A skeleton (Dainippon Ink & Chemicals, EXA-4850-150)
(B2) Solid bisphenol A epoxy resin (Japan Epoxy Resin Co., Ltd., Epicoat 1055)
(B3) Bisphenol A liquid epoxy resin (BPA328 made by Nippon Shokubai)
(B4) Dicyclopentadiene skeleton-containing solid epoxy resin (Dainippon Ink and Chemicals, EXA7200HH)
(B5) Dicyclopentadiene skeleton-containing solid epoxy resin (Nippon Kayaku 1000-L)
C) Thermally active latent curing agent
(C1) Curing agent (Asahi Denka, Adeka Hardener 3636AS)
(C2) Curing accelerator (manufactured by Shikoku Kasei Kogyo Co., Curesol 2PHZ)
D) Silane coupling agent MKC silicate MSEP2 manufactured by Mitsubishi Chemical
E) Cross-linking agent Aromatic polyisocyanate (Nippon Polyurethane Industry Co., Ltd., Coronate L)
F) Radiation (energy ray) curable resin Dicyclopentadiene skeleton-containing acrylate (manufactured by Nippon Kayaku Co., Ltd., R684)
G) Photoinitiator Irgacure 184 (Ciba Specialty Chemicals)
H) Thermoplastic resin Byron 220 (manufactured by Toyobo)
[実施例1]
〔ダイアタッチフィルムの製造〕
剥離フィルム(リンテック製、厚さ38μm、SP-PET3811)の剥離処理面に、ロールナイフコーターを用いて、乾燥膜厚が30μmとなるように塗布液1を塗布した後、100℃、2分の条件で乾燥して、塗布液1からなる接着剤層を得た。その後、厚み100μmの基材(ポ
リエチレンフィルム、表面張力31mN/m)に接着剤層(粘接着剤層)を積層し、ダイアタッチフィルムを作製した。
[Example 1]
[Manufacture of die attach film]
Using a roll knife coater, the
一方、リングフレーム固定用粘着シートとしてポリ塩化ビニルフィルム(厚さ80μm)に再剥離型アクリル粘着剤層(厚さ10μm)が形成された粘着シート(内径220mmの円形
が切断除去された形状)を用意した。
On the other hand, as an adhesive sheet for fixing the ring frame, an adhesive sheet (a shape with a circular shape with an inner diameter of 220 mm cut and removed) is formed by forming a re-peelable acrylic adhesive layer (thickness 10 μm) on a polyvinyl chloride film (thickness 80 μm). Prepared.
次いで、上記ダイアタッチフィルムの剥離フィルムを剥がし、接着剤面に、上記リングフレーム固定用粘着シートのポリ塩化ビニル面を積層した。続いて、上記リングフレーム固定用粘着シートの切断除去された円形と同心円となるように、リングフレーム固定用粘着シートが積層されたダイアタッチフィルムを外径270mmの円形に切断した。このように
して、外周部にドーナツ状のリングフレーム固定用粘着シートを有するダイアタッチフィ
ルムを得た。
Subsequently, the release film of the die attach film was peeled off, and the polyvinyl chloride surface of the ring frame fixing pressure-sensitive adhesive sheet was laminated on the adhesive surface. Subsequently, the die attach film on which the ring frame fixing adhesive sheet was laminated was cut into a circle with an outer diameter of 270 mm so as to be concentric with the circle from which the ring frame fixing adhesive sheet was cut and removed. In this manner, a die attach film having a donut-shaped ring frame fixing adhesive sheet on the outer peripheral portion was obtained.
〔ガラスチップの作製(工程[a1])〕
透明の円板ガラス(エヌ・エスジー・プレシジョン社製、直径200mm、厚さ100μm)に
、UV硬化型ダイシングテープ(リンテック社製、D-628)をテープマウンター(リンテッ
ク社製、Adwill RAD2500m/8)を用いて貼付し、同時にリングフレームに固定した。次に、ダイシング装置(株式会社ディスコ製、DFD651)を使用し8mm×8mmのサイズにダイシングした。その後、UV照射装置(リンテック社製、Adwill RAD2000m/8)を用いて、ダイシングシートの基材面から紫外線を照射した。このようにして、個片化したガラスウェハ(ガラスチップ)を得た(図1−1)。ダイシングの際の切り込み量は、ダイシングシートの基材に対して15μm切り込むようにした。
[Production of Glass Chip (Step [a1])]
Transparent disk glass (NSG Precision, diameter 200mm, thickness 100μm), UV curable dicing tape (Lintech, D-628) and tape mounter (Lintech, Adwill RAD2500m / 8) And attached to the ring frame at the same time. Next, dicing was performed to a size of 8 mm × 8 mm using a dicing apparatus (manufactured by DISCO Corporation, DFD651). Then, ultraviolet rays were irradiated from the base material surface of the dicing sheet using a UV irradiation apparatus (Adwill RAD2000m / 8, manufactured by Lintec Corporation). Thus, the glass wafer (glass chip) separated into pieces was obtained (FIG. 1-1). The amount of cut at the time of dicing was set to cut by 15 μm with respect to the base material of the dicing sheet.
〔ダイアタッチフィルムへのガラスチップの固定、接着剤層のダイシングおよび裏面に接着剤層を有するチップのピックアップ(工程[b1]および工程[c1])〕
テープマウンター(リンテック社製、Adwill RAD2500m/8)を用いて上記ダイアタッチフィルムをリングフレームに固定した。次いで、ダイソーターを用いてガラスチップを上記リングフレームに固定されたダイアタッチフィルムに固定した。このとき、各チップの間隔を60μmとして、ガラスチップを格子状に並べて固定した(図1−2)。
[Fixing of glass chip to die attach film, dicing of adhesive layer and pickup of chip having adhesive layer on back side (step [b1] and step [c1])]
The die attach film was fixed to the ring frame using a tape mounter (Adwill RAD2500m / 8, manufactured by Lintec Corporation). Next, the glass chip was fixed to the die attach film fixed to the ring frame using a die sorter. At this time, the distance between the chips was set to 60 μm, and the glass chips were arranged and fixed in a lattice shape (FIG. 1-2).
その後、UV照射装置(リンテック社製、Adwill RAD2000m/8)を用いて、ダイアタッチフィルムの基材面から紫外線を照射した。次に、ダイシング装置(株式会社ディスコ製、DFD651)を使用し、ガラスチップ間に表出した接着剤層をダイシングした。ダイシングの際の切り込み量は、ダイアタッチフィルムの基材に対して20μm切り込むようにした。 Then, ultraviolet rays were irradiated from the substrate surface of the die attach film using a UV irradiation apparatus (Adwill RAD2000m / 8, manufactured by Lintec Corporation). Next, the adhesive layer exposed between the glass chips was diced using a dicing apparatus (DFD651, manufactured by DISCO Corporation). The amount of cut at the time of dicing was set to cut 20 μm with respect to the base material of the die attach film.
次いで、裏面に接着剤層を有するチップをピックアップした(図1−3)。
〔ダイボンド(工程[d1])〕
配線基板として銅箔張り積層板(三菱ガス化学株式会社製、CCL−HL830)の銅箔に回路パターンが形成され、パターン上にソルダーレジスト(太陽インキ製、PSR-4000 AUS303
)を有している基板を用いた(株式会社ちの技研製)。この基板について120℃、5時間で基板ベークを行った。この基板上に、ピックアップされたチップを接着剤層を介して100℃
、0.04MPa、1秒間の条件で圧着(ダイボンド)した(図1−4)。
Next, a chip having an adhesive layer on the back surface was picked up (FIGS. 1-3).
[Die bond (process [d1])]
A circuit pattern is formed on the copper foil of a copper foil-clad laminate (Mitsubishi Gas Chemical Co., Ltd., CCL-HL830) as a wiring board, and a solder resist (Taiyo Ink, PSR-4000 AUS303 is formed on the pattern.
) Was used (manufactured by Chino Giken Co., Ltd.). The substrate was baked at 120 ° C. for 5 hours. The picked-up chip is placed on this substrate at 100 ° C via an adhesive layer.
And pressure bonding (die bonding) under the condition of 0.04 MPa for 1 second (FIGS. 1-4).
〔加圧・加熱硬化(工程[f1]および工程[e1])〕
ガラスチップがダイボンドされた配線基板を加熱加圧装置(リンテック(株)社製、RAD9100)を用い、ゲージ厚0.5MPaの圧力下で(常圧よりも0.5MPa大きい静圧下で)、100℃で30分加熱した(図1−5)。
[Pressure and heat curing (step [f1] and step [e1])]
Using a heating / pressurizing device (RAD9100, RAD9100), the wiring board on which the glass chip is die-bonded, at a gauge thickness of 0.5 MPa (under a static pressure 0.5 MPa larger than normal pressure) at 100 ° C Heated for 30 minutes (FIGS. 1-5).
配線基板を加熱加圧装置から取り出した後、常圧下で、オーブンにて120℃で1時間、続いて140℃で1時間加熱し、接着剤層を硬化した(図1−6)。
[実施例2]
実施例1の〔加圧・加熱硬化(工程[f1]および工程[e1])〕を下記の条件で行った以外は、実施例1と同様に行った。
After removing the wiring board from the heating and pressing apparatus, the adhesive layer was cured by heating in an oven at 120 ° C. for 1 hour and then at 140 ° C. for 1 hour under normal pressure (FIG. 1-6).
[Example 2]
Example 1 was performed in the same manner as Example 1 except that [Pressurization / Heat curing (Step [f1] and Step [e1])] was performed under the following conditions.
〔加圧・加熱硬化(工程[f1]および工程[e1])〕
ガラスチップがダイボンドされた配線基板を加熱加圧装置(リンテック(株)社製、RAD9100)を用い、ゲージ厚0.5MPaの圧力下で(常圧よりも0.5MPa大きい静圧下で)、120℃、1時間、続いて140℃、1時間の条件で加熱し、接着剤層を硬化した。
[Pressure and heat curing (step [f1] and step [e1])]
Using a heating and pressurizing device (RAD9100, RAD9100), the wiring substrate on which the glass chip is die-bonded, under a gauge thickness of 0.5 MPa (under a static pressure 0.5 MPa larger than normal pressure), 120 ° C., The adhesive layer was cured by heating for 1 hour followed by 140 ° C. for 1 hour.
[実施例3]
実施例2の塗布液1の変わりに塗布液2を用いた以外は実施例2と同様に行った。
[実施例4]
円板ガラスの代わりにシリコンウェハ(直径200mm、厚さ150μm)を用いた以外は、実施
例1の〔ダイアタッチフィルムの製造〕〜〔加圧・加熱硬化(工程[f1]および工程[e1])〕まで実施例1と同様に行った。
[Example 3]
The same operation as in Example 2 was performed except that the coating liquid 2 was used instead of the
[Example 4]
Except for using a silicon wafer (diameter: 200 mm, thickness: 150 μm) instead of the disk glass, the production of the die attach film in Example 1 to the pressurization and heat curing (step [f1] and step [e1]) The same procedure as in Example 1 was performed.
〔半導体パッケージの製造〕
シリコンチップがダイボンドされ硬化を終了した配線基板(工程[f1]および工程[e1]が終了した基板)を、モールド樹脂(京セラケミカル株式会社製、KE-1100AS3)で封止厚400μmになるように封止装置(アピックヤマダ株式会社製、MPC-06M Trial Press)を
用いて封止した。次いで、175℃、5時間で封止樹脂を硬化させた。次いで、封止された配線基板をダイシングテープ(リンテック株式会社製、Adwill D-510T)に貼付して、ダイシ
ング装置(株式会社ディスコ製、DFD651)を使用して、12mm×12mmサイズにダイシングし、信頼性評価用の半導体パッケージを得た。
[Manufacture of semiconductor packages]
The wiring substrate (the substrate after the step [f1] and the step [e1]) after the silicon chip is die-bonded and cured is sealed with a mold resin (KE-1100AS3, manufactured by Kyocera Chemical Co., Ltd.) so that the sealing thickness is 400 μm. Sealing was performed using a sealing device (MPC-06M Trial Press, manufactured by Apic Yamada Co., Ltd.). Next, the sealing resin was cured at 175 ° C. for 5 hours. Next, the sealed wiring board is affixed to a dicing tape (manufactured by Lintec Corporation, Adwill D-510T), and using a dicing device (manufactured by DISCO Corporation, DFD651), it is diced to 12 mm x 12 mm size, A semiconductor package for reliability evaluation was obtained.
[実施例5]
実施例4の〔加圧・加熱硬化(工程[f1]および工程[e1])〕を下記の条件で行った以外は、実施例4と同様に行った。
[Example 5]
Example 4 [Pressure and heat curing (step [f1] and step [e1])] was carried out in the same manner as in Example 4 except that it was carried out under the following conditions.
〔加圧・加熱硬化(工程[f1]および工程[e1])〕
ガラスチップがダイボンドされた配線基板を加熱加圧装置(リンテック(株)社製、RAD9100)を用い、ゲージ厚0.5MPaの圧力下で(常圧よりも0.5MPa大きい静圧下で)、120℃、1時間、続いて140℃、1時間の条件で加熱し、接着剤層を硬化した。
[Pressure and heat curing (step [f1] and step [e1])]
Using a heating and pressurizing device (RAD9100, RAD9100), the wiring substrate on which the glass chip is die-bonded, under a gauge thickness of 0.5 MPa (under a static pressure 0.5 MPa larger than normal pressure), 120 ° C., The adhesive layer was cured by heating for 1 hour followed by 140 ° C. for 1 hour.
[実施例6]
実施例5の塗布液1の変わりに塗布液2を用いた以外は実施例5と同様に行った。
[比較例1]
実施例1の〔加圧(工程[f1])〕を行わなかった以外は、実施例1と同様に行った。
[Example 6]
It carried out similarly to Example 5 except having used the coating liquid 2 instead of the
[Comparative Example 1]
The same operation as in Example 1 was performed except that [Pressurization (Step [f1])] in Example 1 was not performed.
[比較例2]
実施例4の〔加圧(工程[f1])〕を行わなかった以外は、実施例4と同様に行った。
[Comparative Example 2]
The same operation as in Example 4 was performed except that [Pressurization (Step [f1])] in Example 4 was not performed.
102: ダイシングシート
102a: 基材
102b: 粘着剤層
104: ウェハ
106: チップ
108: ダイアタッチフィルム
108a: 基材
108b: 接着剤層
110: 配線基板
202a: 配線基板
202b: 接着剤層
202c: チップ
204: ワイヤー
102: Dicing sheet 102a: Base material 102b: Adhesive layer 104: Wafer 106: Chip 108: Die attach film 108a:
Claims (5)
ウェハを個片化してチップを得る工程[A]と、
前記工程[A]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と接着剤層とからなるダイアタッチフィルムの接着剤層上に固定する工程[B]と、
前記チップが固定された接着剤層に、常圧よりも0.05MPa以上大きい静圧を印加する工程[F]と
を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a chip and a wiring board,
A process [A] for obtaining chips by dividing the wafer into pieces;
Of the chips singulated in the step [A], only the chip selected by inspection before or after singulation is used as an adhesive layer of a die attach film comprising a base material and an adhesive layer. Fixing on top [B],
And a step [F] of applying a static pressure larger than the normal pressure by 0.05 MPa or more to the adhesive layer to which the chip is fixed.
ウェハを個片化してチップを得る工程[a1]と、
前記工程[a1]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と未硬化の接着剤層とからなるダイアタッチフィルムの接着剤層上に並べて固定する工程[b1]と、
前記チップ間に表出した未硬化の接着剤層を切断し、裏面に未硬化の接着剤層を有するチップをピックアップする工程[c1]と、
前記工程[c1]でピックアップされたチップを未硬化の接着剤層を介して配線基板にダイボンドする工程[d1]と、
前記工程[d1]で得られた配線基板を加熱して未硬化の接着剤層を硬化させる工程[e1]と、
前記硬化が完了する前に、前記チップがダイボンドされた配線基板に、常圧よりも0.05MPa以上大きい静圧を印加する工程[f1]と
を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a chip and a wiring board,
[A1] a step of obtaining chips by dividing the wafer into pieces,
Of the chips singulated in the step [a1], only the chips selected by inspection before or after singulation are selected from the die attach film comprising a base material and an uncured adhesive layer. A step [b1] of fixing on the adhesive layer side by side;
Cutting the uncured adhesive layer exposed between the chips and picking up a chip having an uncured adhesive layer on the back surface [c1];
A step [d1] of die-bonding the chip picked up in the step [c1] to a wiring board through an uncured adhesive layer;
A step [e1] of curing the uncured adhesive layer by heating the wiring board obtained in the step [d1];
And a step [f1] of applying a static pressure higher than the normal pressure by 0.05 MPa or more to the wiring board to which the chip is die-bonded before the curing is completed.
ウェハを個片化してチップを得る工程[a2]と、
前記工程[a2]で個片化されたチップ中、個片化前または個片化後に検査をして選ばれたチップのみを、基材と加熱硬化不要の接着剤層とからなるダイアタッチフィルムの接着剤層上に並べて固定する工程[b2]と、
前記チップ間に表出した加熱硬化不要の接着剤層を切断し、裏面に接着剤層を有するチップをピックアップする工程[c2]と、
前記工程[c2]でピックアップされたチップを加熱硬化不要の接着剤層を介して配線基板にダイボンドする工程[d2]と、
前記チップがダイボンドされた配線基板に、常圧よりも0.05MPa以上大きい静圧を印加する工程[f2]と
を含むことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device comprising a chip and a wiring board,
A step [a2] of obtaining a chip by dividing a wafer into pieces,
A die attach film consisting of a base material and an adhesive layer that does not require heat curing, only the chips selected by inspection before or after individualization in the individualized chips in the step [a2]. A step [b2] of arranging and fixing on the adhesive layer of
A step [c2] of cutting a heat-curing-free adhesive layer exposed between the chips and picking up a chip having an adhesive layer on the back surface;
A step [d2] of die-bonding the chip picked up in the step [c2] to a wiring board through an adhesive layer that does not require heat curing;
And a step [f2] of applying a static pressure larger than the normal pressure by 0.05 MPa or more to the wiring substrate on which the chip is die-bonded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008043272A JP5270191B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008043272A JP5270191B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009200429A true JP2009200429A (en) | 2009-09-03 |
JP5270191B2 JP5270191B2 (en) | 2013-08-21 |
Family
ID=41143578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008043272A Active JP5270191B2 (en) | 2008-02-25 | 2008-02-25 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5270191B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013125787A (en) * | 2011-12-13 | 2013-06-24 | Hitachi Chemical Co Ltd | Semiconductor device and method of manufacturing the same |
KR20220150783A (en) * | 2021-05-04 | 2022-11-11 | 정라파엘 | Method of bonding a die |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007231195A (en) * | 2006-03-02 | 2007-09-13 | Shin Etsu Chem Co Ltd | High temperature curable polyorganosiloxane composition |
-
2008
- 2008-02-25 JP JP2008043272A patent/JP5270191B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007231195A (en) * | 2006-03-02 | 2007-09-13 | Shin Etsu Chem Co Ltd | High temperature curable polyorganosiloxane composition |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013125787A (en) * | 2011-12-13 | 2013-06-24 | Hitachi Chemical Co Ltd | Semiconductor device and method of manufacturing the same |
KR20220150783A (en) * | 2021-05-04 | 2022-11-11 | 정라파엘 | Method of bonding a die |
KR102573092B1 (en) * | 2021-05-04 | 2023-09-01 | 정라파엘 | Method of bonding a die |
Also Published As
Publication number | Publication date |
---|---|
JP5270191B2 (en) | 2013-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032231B2 (en) | Manufacturing method of semiconductor device | |
JP4430085B2 (en) | Dicing die bond film | |
JP5305501B2 (en) | Thermosetting die bond film | |
JP2011187571A (en) | Dicing die-bonding film | |
KR20100065401A (en) | Process for production of dicing/die bonding film | |
JP2011137057A (en) | Tape for holding chip, method of holding chip-shaped workpiece, method of manufacturing semiconductor device using tape for holding chip, and method of manufacturing tape for holding chip | |
JP2015198118A (en) | Dicing film, dicing/die-bonding film, and method of manufacturing semiconductor device | |
JP2017183705A (en) | Dicing die bonding film, and method of manufacturing semiconductor device | |
JP2006303472A (en) | Dicing die bond film | |
JP5944155B2 (en) | LAMINATED SHEET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING LAMINATED SHEET | |
WO2017169387A1 (en) | Film adhesive, semiconductor processing sheet, and method for manufacturing semiconductor apparatus | |
JP2006261529A (en) | Underfill tape for flip chip mount and manufacturing method of semiconductor device | |
JP7319134B2 (en) | Semiconductor device manufacturing method | |
JP2017059648A (en) | Film for semiconductor back surface | |
JP2008135448A (en) | Dicing die bond film | |
KR20120041752A (en) | Film for semiconductor and semiconductor device manufacturing method | |
JP4630377B2 (en) | Manufacturing method of semiconductor device | |
JP2012209386A (en) | Film-shaped semiconductor chip adhesive agent, semiconductor processing adhesive sheet, and semiconductor device manufacturing method | |
JP2007123914A (en) | Dicing die bond film | |
JP2017224782A (en) | Cutting method of film for forming resin film, manufacturing method of semiconductor device and laminate structure | |
JP2013038181A (en) | Dicing die-bonding film | |
JP5455443B2 (en) | Wafer processing sheet | |
JP5911284B2 (en) | LAMINATED SHEET AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING LAMINATED SHEET | |
TWI415198B (en) | Manufacturing process of semiconductor device | |
JP5270191B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130315 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5270191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |