JP2009199976A - マトリックス型冷陰極電子源装置 - Google Patents

Abstract

【課題】配線の微細化によって生じる配線領域の浮遊容量の増大を防ぎ、配線遅延の生じ難いゲート引出し配線を形成することができるマトリックス型冷陰極電子源装置を提供する。
【解決手段】電子を放出するエミッタが複数配列したエミッタアレイをマトリクス状に配置した電子源と、前記エミッタアレイに対向するように配置された開口部を持つゲート電極アレイと、前記電子源の下部に絶縁層を介して形成されたゲート信号配線と、前記ゲート電極アレイと前記ゲート信号配線とを電気的に接続するためのプラグと、を有するマトリックス型冷陰極電子源装置。
【選択図】図１

Description

本発明は、冷陰極を用いたマトリックス型電子源装置に関するものであり、特に冷陰極電子源素子を駆動するための冷陰極電子源素子の小型化と高性能化に寄与する引出し配線の構造に関するものである。

タングステンやモリブデンの様な高融点金属を突起状に形成し、真空中において、その先端部に外部より電界を印加することで、金属先端部に誘起された電子が外部に放出される。通常、この突起状の金属をエミッタと称し、またこのエミッタから電子が放出される現象を電界放出、或いは電界放射と称している。この電界放出によって電子を外部に放出する素子は、電界放出型電子源素子、或いは冷陰極電子源素子と称され、近年様々な分野で利用されている。

例えば、従来の熱フィラメントに代わって電子顕微鏡用の電子源としての用途や、電子源素子に対向して、蛍光体膜を形成したアノード電極に引き込むことで蛍光体を発光させた蛍光表示菅等である。通常、エミッタは微小な構造であることが多く、単独で用いると十分な電流量が確保できないため、複数のエミッタを一つの郡として電流量を確保する。本明細書では、このエミッタの集合体を冷陰極電子源素子と称している。

このような冷陰極電子源素子を複数マトリックス状に複数配列して冷陰極電子源アレイを構成し、対抗する側にＲＧＢに対応した蛍光体を形成したアノード電極を配置し、電界放出された電子をアノード電極に引き出すことで蛍光体を光らせる電界放出型ディスプレイ（ＦＥＤ）が実用化されている。一例として、図３に示したスピント型エミッタを用いたＦＥＤについて説明する。

図３におけるＦＥＤは、カソード基板１０１とアノード基板１１１が対向配置された構成となっている。カソード基板１０１の表面には、ストライプ状のエミッタ信号配線１０２ａが互いに平行に形成され、エミッタ信号配線１０２ａを覆うようにゲート絶縁膜１０３が形成されている。更にゲート絶縁膜１０３の表面に、エミッタ信号配線１０２ａと直行するようにストライプ状のゲート信号配線１０４ａが形成されている。ゲート信号配線１０４ａ及びゲート絶縁膜１０３には、エミッタ信号配線１０２ａと交差する領域に複数の開口部が形成されており、その内部のエミッタ信号配線１０４ａ上にエミッタ１０４ｂが形成されている。

この時のゲート信号配線１０４ａ表面の開口部がゲート電極１０４ｂとなり、ゲート信号配線１０４ａを通じてゲート電極１０４ｂに電界を印加することで、エミッタ１０４ｂ先端からの電子放出を生じさせることができる。この複数のエミッタ１０４ｂとゲート電極１０４ｂが形成された領域が冷陰極電子源素子領域となる。

一方アノード基板１１１は、カソード基板１０１と対向する面の全面に、透明導電膜のアノード電極１１２（図示せず）が形成されており、該アノード電極上に、順番に赤、緑、青の蛍光体１１３Ｒ、１１３Ｇ、１１３Ｂがストライプ状に形成されている。各々の蛍光体は、カソード基板１０１上に形成されたゲート信号配線と平行するように形成されている。ＦＥＤでは、マトリックス状に配列された複数の電子源素子からの電子放出を、映像回路に従って順次制御することにより、電圧を印加したアノード基板で受けることで蛍光体を光らせ、所望の映像を表示することができる。

また同様の構成において、アノード電極の表面に光電変換膜を形成し、外部からの光により誘起された正孔−電子対を、電子源素子からの放出電子により読み取る撮像素子としても用いることができる。

近年、ＦＥＤや撮像素子は高解像度化が進み、より多くの画素数が要求されている一方で、機器の小型化の要請から電子源素子１セルの面積は小さいことが要求される。その結果、個々の電子源素子のエミッタ数を減らすか、或いは駆動するための引出し配線をより低抵抗で細くする必要に迫られている。

ところが、エミッタ数を減らすと、電子源素子の放出電流の低下、或いは１個のエミッタから放出する電流量を増やすことによるエミッタへの負荷の増大という問題が生じる。また、引出し配線の微細化は容易に形成出来ないので、画素数が増大して駆動周波数が高くなると、配線の遅延による駆動能力の低下という問題が生じる。

また、大面積のディスプレイへ応用するためには素子の駆動能力が問題となる。そこで、ガラス基板上に層間絶縁膜を介してＸ側及びＹ側の駆動配線を積層した上で、更に層間絶縁膜を形成し、その上にエミッタアレイを形成した構成が知られている。この構成を用いれば、エミッタアレイの面積を減らすことなく低抵抗の材料で駆動用引出し配線を形成することができる（例えば、特許文献１参照。）。
特開２００１−３５３５２号公報

しかしながら、前記従来の構成では、原理的には配線の微細化にも応用できるものではあるが、実現するには以下の課題を有していた。すなわち。実デバイスへ適用する際には、凹凸のある配線パターンを十分に被覆して配線間のショートを防止する必要があるため、配線間に形成される層間絶縁膜を厚くする必要がある。このため、配線領域の浮遊容量が大きくなり、結果的に配線の遅延を引き起こすという課題を有していた。

本発明は、前記従来例の課題を解決するもので、配線の微細化によって生じる配線領域の浮遊容量の増大を防ぎ配線遅延の生じ難いゲート引出し配線を形成することができるマトリックス型冷陰極電子源装置を提供することを目的とする。

前記従来の課題を解決するために、本発明のマトリックス型冷陰極電子源装置は、電子を放出するエミッタが複数配列したエミッタアレイをマトリクス状に配置した電子源と、前記エミッタアレイに対向するように配置された開口部を持つゲート電極アレイと、前記電子源の下部に絶縁層を介して形成されたゲート信号配線と、前記ゲート電極アレイと前記ゲート信号配線とを電気的に接続するためのプラグと、を有することを特徴としたものである。

本発明により、個々の電子源素子のエミッタを形成する領域を相対的に増やすことが可能となると共に、より小型化する冷陰極電子源装置にあっても、十分な駆動能力を有する電子源装置を実現することが可能となる。

以下に、本発明のマトリックス型冷陰極電子源装置の実施の形態を図面とともに詳細に説明する。

（実施の形態１）
本発明の実施の形態１に係るマトリックス型冷陰極電子源装置について図１を用いて説明する。図１（ａ）は本発明の実施の形態１に係る冷陰極電子源装置の構造を示した上面図である。また図（ｂ）及び図１（ｃ）は、本発明の実施の形態１に係る冷陰極電子源装置を示す断面模式図であり、図１に示したＡ−Ａ部、及びＢ−Ｂ部の断面を示している。
まず、基材シリコン基板１に所定の幅の溝を形成し、熱酸化法により表面全体に熱酸化膜２を形成する。その後、基板１全面にプラズマＣＶＤ法を用いて多結晶シリコン膜３を成膜する。多結晶シリコン膜３は、概ね形成した溝の深さの２倍から３倍の厚さに成膜することで、表面がほぼ平坦になる。次に、多結晶シリコン膜３全面のエッチングを行い、前述の溝が形成されていない部分の熱酸化膜２が表面に現れるまでエッチングを進める。或いは、ＣＭＰ技術を用いて、熱酸化膜２表面が現れるまで研磨しても良い。

溝に埋め込まれた多結晶シリコン膜３に、リン、砒素等のＮ型不純物を高濃度に拡散させた後、全面に酸化膜４を成膜する。埋め込まれた多結晶シリコン膜３は熱酸化膜２によって、シリコン基板１、及び各々の多結晶シリコン膜と分離されており、各々が後述するエミッタアレイを駆動するゲート信号配線３となる。

ゲート信号配線３が形成された基板１に、低抵抗Ｎ型単結晶シリコン基板を貼り合わせ、貼りあわせた単結晶シリコン基板の裏面を研磨してＮ型単結晶シリコン層を形成する。単結晶シリコン層を、ゲート信号配線３と直交する方向でストライプ状にエッチングし、エミッタ信号配線５ａを形成した後、全面を熱酸化する。エミッタ５ｂが形成される箇所の熱酸化膜のみを円形状に残し、円形状の熱酸化膜をマスクとして単結晶シリコン層を一定の深さまで等方的にエッチングを行い、続いて同じマスクを用いて垂直方向に異方的にエッチングを行って、突起状シリコンを形成する。突起状シリコンは、マスク直下の部分が残った形をしている。

その後、突起状シリコンの先端が先鋭化するまで熱酸化を施すと、熱酸化膜の内部にエミッタ５ｂが形成される。続けて全面にＰＥＣＶＤ法等を用いてゲート絶縁膜６、多結晶シリコン膜、及びＳＯＧ膜を成膜する。ＳＯＧ膜、及び多結晶シリコン膜をエッチバック法によりエミッタ先端部のポリシリコン膜が除去されるまで表面のエッチングを行った後、所定の形状になる様ポリシリコン膜をエッチングして、ゲート電極７を形成する。

次に、全面に保護絶縁膜８を成膜した後、ゲート信号配線３とゲート電極７が重なる位置で、保護絶縁膜８、及びゲート電極７の一部をエッチングし、ゲート信号配線３まで到達するビアホールを形成し、ＷやＣｕ等の金属で埋め込みを行うことによりゲート電極７とゲート信号配線とを電気的に接続するプラグ９を形成する。この際に、プラグの電気抵抗を５０ｋΩ以上１０ＭΩ以下の範囲になるように、プラグの導電率とプラグの形状とを調節する。プラグの電気抵抗が、この範囲であれば、ゲート電極７とエミッタ電極５ｂ間が絶縁破壊して短絡した場合でも、ゲート電極７の電位を維持することが出来るため、マトリックス型冷陰極電子源装置の動作不良を絶縁破壊された部分のみに留める事が出来る。その後、エミッタ上部の保護絶縁膜８と、ゲート絶縁膜６をエッチング除去し、マトリックス型冷陰極電子源装置が完成する。

本実施の形態では、エミッタアレイの下層にゲート信号配線が配置されている点に主たる特徴がある。従来のマトリックス型冷陰極電子源素子では、エミッタアレイを形成する略同一面内にゲート信号配線を形成していたが、この様な構成では、ゲート信号配線を形成する領域を確保するために、エミッタアレイを形成する領域を狭くせざるをえず、高密度化を進める上でエミッション電流が十分確保できないという課題があったが、本実施の形態の構成では、ゲート信号配線をエミッタアレイの形成された下層部分に形成したことで従来構成よりも広いエミッタ領域を確保することが可能となり、高い電流密度を得ることができる。

また本実施の形態では、ゲート信号配線は一般的な半導体プロセスを用いた埋め込み形の配線となっているおり、ゲート信号配線材料として、半導体プロセスで一般的に用いられている高濃度に不純物をドーピングした多結晶シリコン膜を採用している。多結晶シリコン膜は、高濃度にドーピングしても一般的な低抵抗金属配線に比べると１〜２桁抵抗は高いが、本構成では、ゲート信号配線の幅を画素サイズに相当する幅の８割程度まで広くすることが可能であり、また深さ方向の厚みも画素サイズに相当する幅と同等の長さ分程度なら、即ち縦横比を示すアスペクトが１：１程度の深さなら問題なく形成できるため、配線として十分低い抵抗を実現することができる。

更に、本構成ではＣｕなどの低抵抗金属を埋め込んでゲート信号配線を形成することも可能である。

（実施の形態２）
本実施の形態２に係るマトリックス型冷陰極電子源装置について、図２と図３とを用いて説明する。本実施の形態では、まずＮ型シリコン基板５上に、トレンチ構造（図示せず）を用いてストライプ上のエミッタ信号配線５ａを形成し、前述の実施の形態１で示したものと同様の方法によりエミッタ５ｂを形成後、ゲート絶縁膜６、ゲート電極７、及び保護絶縁膜８までの成膜を行なう。その後、Ｎ型シリコン基板５の裏面を所定の厚さまで研磨して薄くし、電子源素子の形成されたＮ型シリコン基板５が完成する。研磨後の基板の厚さは、基板の破損を考慮すると厚くした方が良いが、後工程でのビアホールの形成を考慮すると薄くした方が良いため、その両方を考慮して概ね２０マイクロメートルから２００マイクロメートルとする。

一方ゲート信号配線は、Ｐ型シリコン基板１１上に深さ１０マイクロメートル程度のトレンチ１２を形成し、トレンチ間のＰ型シリコン基板１１の表面にＮ型の不純物を導入してＮ型シリコン層を形成し、このＮ型シリコン層をゲート信号配線１３として用いる。ゲート信号配線１３形成後、基板前面に酸化膜４を成膜する。

その後、図３に示したように、Ｎ型シリコン基板５に形成されるプラグ９が、Ｐ型シリコン基板１１上に形成されたゲート信号配線１３上に位置するようにアライメントを行ない、Ｎ型シリコン基板５とＰ型シリコン基板１１を、陽極酸化法を用いて貼り合せた後、前述の実施の形態１で説明した方法と同じく、保護絶縁膜８にゲート電極７を貫き、ゲート信号配線１３表面に達するにビアホール形成し、内部をＷやＣｕ等の金属で埋め込むことで、ゲート電極７とゲート信号配線１３を電気的に接続する。最後に、エミッタ５ｂ上部の所定の領域を開口して、マトリックス型冷陰極電子源装置が完成する。

ここで、本構成の冷陰極電子源装置では、Ｎ型シリコン基板とＰ型シリコン基板を貼り合わせる工程があるが、この工程において、図３に示したＸ方向へのずれは全く問題にならず、またＹ方向のずれも、ゲート信号配線１３が電子源素子の８割程度まで広く取れることから、十分なアライメントマージン（δ）１４を確保することができるという特徴がある。この様な特徴を有することから、製造上高い歩留りを得ることが可能となる。

また本発明の構成では、プラグとして抵抗の高い材料を用いることで、工程中のパーティクルやパターン不良等によりゲート電極とエミッタがショートした様な場合でも、プラグによって過電流を防止することができるという特徴を有している。従来の電子源装置では、ゲート電極とエミッタがショートしてしまうと、ショートしたゲート電極に接続するゲート信号配線の電位が下がってしまうため、このゲート信号配線に接続するゲート電極に係る電子源素子全てが動作しなくなってしまうが、本発明の構成では、プラグ部分によって過電流を防止することができるため、ゲート信号配線の電位低下を防止することができ、それによりショート箇所以外の電子源素子の動作を正常に保つことができるという特徴を有している。

本発明にかかるマトリックス型冷陰極電子源装置は、冷陰極電子源素子をマトリックス状に複数配列し、各々の電子源素子を独立に制御して駆動することにより、平面上の任意の位置に所望の電子ビームを照射する電子源装置である。本電子源装置に対向して、ＲＧＢ対応した蛍光体膜を配置したアノード板を配置すればＦＥＤとしての機能を発現させることができる。またアノード板として光電変換膜を配置すれば、撮像素子として用いることが可能である。

本発明の実施の形態１を説明する冷陰極電子源装置の構造を示した上面図とその断面模式図 本発明の実施の形態２を説明する冷陰極電子源装置の構造を示した断面模式図 本発明の実施の形態２を説明する冷陰極電子源装置の構造を示した上面模式図 従来のＦＥＤの構成を示す模式図

符号の説明

１ シリコン基板
２ 熱酸化膜
３ ゲート信号配線
４ 酸化膜
５ａ エミッタ信号配線
５ｂ エミッタ
６ ゲート絶縁膜
７ ゲート電極
８ 保護絶縁膜
９ プラグ

Claims (10)

1. 電子を放出するエミッタが複数配列したエミッタアレイをマトリクス状に配置した電子源と、
   前記エミッタアレイに対向するように配置された開口部を持つゲート電極アレイと、
   前記電子源の下部に絶縁層を介して形成されたゲート信号配線と、
   前記ゲート電極アレイと前記ゲート信号配線とを電気的に接続するためのプラグと、
   を有するマトリックス型冷陰極電子源装置。
2. 前記電子源は、基材単結晶シリコン基板上に形成された酸化膜により絶縁分離された単結晶シリコン上に形成されており、
   前記ゲート信号配線は、酸化膜下部の基材単結晶シリコン基板上に形成されている請求項１記載のマトリックス型冷陰極電子源装置。
3. 前記ゲート信号配線は、
   各々基材単結晶シリコン基板と絶縁膜で分離された多結晶シリコンに高濃度の不純物を添加して形成されている請求項１記載のマトリックス型冷陰極電子源装置。
4. 前記ゲート信号配線は、
   相互に絶縁膜を埋め込まれたトレンチで分離され、基材単結晶シリコン基板の表面に高濃度の不純物を添加して形成されている請求項１記載のマトリックス型冷陰極電子源装置。
5. 前記ゲート信号配線は、
   各々基材単結晶シリコン基板と絶縁膜で分離された溝に単金属又は合金が埋め込まれてなる請求項１記載のマトリックス型冷陰極電子源装置。
6. 前記エミッタアレイは、
   絶縁層上に貼り付けた単結晶シリコン基板を研磨して形成した単結晶シリコン層に形成されている請求項１記載のマトリックス型冷陰極電子源装置。
7. 前記エミッタアレイは、
   更にエミッタ信号配線を備えている請求項１記載のマトリックス型冷陰極電子源装置。
8. 前記エミッタ信号配線は、
   前記エミッタアレイ上の少なくとも一部で接続した金属膜であり、絶縁膜によりゲート電極と電気的に分離されている請求項７記載のマトリックス型冷陰極電子源装置。
9. 前記プラグは、
   前記ゲート電極と同一の材料である請求項１記載のマトリックス型冷陰極電子源装置。
10. 前記プラグにより形成される前記ゲート電極と前記ゲート信号配線との抵抗が５０ｋΩ以上１０ＭΩ以下の範囲にある請求項１記載のマトリックス型冷陰極電子源装置。

Images