JP2009191292A - Apparatus for manufacturing semiconductor device - Google Patents

Apparatus for manufacturing semiconductor device Download PDF

Info

Publication number
JP2009191292A
JP2009191292A JP2008030630A JP2008030630A JP2009191292A JP 2009191292 A JP2009191292 A JP 2009191292A JP 2008030630 A JP2008030630 A JP 2008030630A JP 2008030630 A JP2008030630 A JP 2008030630A JP 2009191292 A JP2009191292 A JP 2009191292A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
plasma
processing chamber
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008030630A
Other languages
Japanese (ja)
Inventor
Yuji Kawashima
裕二 川島
Yoshinori Ikeda
吉則 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008030630A priority Critical patent/JP2009191292A/en
Publication of JP2009191292A publication Critical patent/JP2009191292A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To enhance a yield in the manufacture of the semiconductor by preventing a film thickness of a wafer, uniformity within the face and uniformity between the faces among wafers from being aggravated due to a change of a plasma state in a plasma chamber which originates from the oxidation of an electrode and the contraction of the length of the electrode installed in a process tube used in a decompression vapor deposition apparatus that uses plasma in an apparatus for manufacturing a semiconductor device. <P>SOLUTION: The apparatus for manufacturing the semiconductor device including the decompression vapor deposition apparatus that uses the plasma has a heater 6 provided in the periphery of a treatment chamber 4, and an electroconductive electrode 12 which is vacuum-sealed in a protection pipe 11 installed in the treatment chamber 4. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置の製造装置、特にプラズマを用いた減圧気相成長装置を含む半導体装置の製造装置に関するものである。   The present invention relates to an apparatus for manufacturing a semiconductor device, and more particularly to an apparatus for manufacturing a semiconductor device including a low pressure vapor phase growth apparatus using plasma.

従来、プロセスの微細化にともない減圧気相成長装置においても低温での成膜が必要となっている。そのため、低温成膜処理においても生産性を落とすことなく成膜可能なプロセスを用いた減圧気相成膜装置が使用されている。   2. Description of the Related Art Conventionally, film deposition at a low temperature is required even in a low-pressure vapor phase growth apparatus as a process is miniaturized. For this reason, a low pressure vapor phase film forming apparatus using a process capable of forming a film without reducing productivity even in a low temperature film forming process is used.

以下、本発明の背景技術となる従来の減圧気相成長装置について図5を参照しながら説明する。   Hereinafter, a conventional low-pressure vapor phase growth apparatus as a background art of the present invention will be described with reference to FIG.

図中、1は装置全体を示し、2はプロセスチューブ、3はウェーハ、4は処理チャンバー、5は炉口、6はヒータ、7は排気管、8はシールキャップ、9は回転軸、10はボート、11は保護管(11aは下方の曲げ形状)、12は導電性電極、13はプラズマ室、14は隔壁、15は吹出口、16はガス供給管、17は処理ガス、20はプラズマ、21は活性粒子であり、次のように配置され、動作するように構成されている。   In the figure, 1 denotes the entire apparatus, 2 is a process tube, 3 is a wafer, 4 is a processing chamber, 5 is a furnace port, 6 is a heater, 7 is an exhaust pipe, 8 is a seal cap, 9 is a rotating shaft, 10 is 11, a protection tube (11 a is bent downward), 12 is a conductive electrode, 13 is a plasma chamber, 14 is a partition, 15 is an outlet, 16 is a gas supply pipe, 17 is a processing gas, 20 is a plasma, Reference numeral 21 denotes active particles which are arranged and operated as follows.

この従来装置はバッチ式ホットウォール型リモートプラズマ装置として構成され、石英ガラス等の耐熱性の高い材料で作られた一端開口、他端閉塞の円筒形状に形成されたプロセスチューブ2を備え、更に、プロセスチューブ2内にはウェーハ3が収容される処理チャンバー4が形成されており、プロセスチューブ2の下端開口にはウェーハ3を出し入れするための炉口5が形成されている。プロセスチューブ2の外部には処理チャンバー4を全体にわたって均一に加熱するためのヒータ6がプロセスチューブ2の周囲を包囲するように同心円状に設置されており、ヒータ6は装置1の機枠(図示せず)に支持されることにより垂直に据え付けられた状態になっている。プロセスチューブ2の側壁の一部には排気管7の一端が接続されており、排気管7は他端が排気装置(図示せず)に接続されて処理チャンバー4を排気し得るように構成されている。プロセスチューブ2の下端面には下端開口を閉塞するシールキャップ8が円盤形状に形成されており、プロセスチューブ2の外部に垂直に設置されたエレベータ(図示せず)によって垂直方向に昇降されるように構成されている。シールキャップ8の中心線上には回転軸9が挿通されており、回転軸9はシールキャップ8と共に昇降し、かつ、回転駆動装置(図示せず)によって回転されるようになっている。回転軸9の上端には被処理物としてウェーハ3を保持するためのボート10が垂直に立脚支持されるようになっている。複数枚のウェーハ3はボート10に水平にかつ互いに中心を揃えられて整列されて保持されるようになっている。プロセスチューブ2の内周にはプラズマ室13を形成する隔壁14が両保護管11を気密に取り囲むように設置されており、隔壁14には複数個の吹出口15が開設されている。さらに、プロセスチューブ2の側面下部のプラズマ室13のガス供給可能な位置には、ガス供給管16が設けられている。処理ガス17をプラズマ室13に供給し所定の圧力に維持した後に、高周波電力が両電極12の間に高周波電源および整合器(図示省略)によって印加されると、プラズマ20がプラズマ室13に形成され、処理ガス17は活性化される。そして、活性化した電気的に中性の粒子21は隔壁14に開設された吹出口15から吹き出し処理チャンバー4に供給されることで、ボート10に保持された各ウェーハ3に接触し、ウェーハ3に接触した活性な粒子21はウェーハ3の表面を処理することになる。
特許第3979849号公報
This conventional apparatus is configured as a batch type hot wall type remote plasma apparatus, and includes a process tube 2 formed in a cylindrical shape with one end opening and the other end closed made of a material having high heat resistance such as quartz glass. A process chamber 4 in which the wafer 3 is accommodated is formed in the process tube 2, and a furnace port 5 for taking in and out the wafer 3 is formed in the lower end opening of the process tube 2. A heater 6 for uniformly heating the entire processing chamber 4 is installed outside the process tube 2 in a concentric manner so as to surround the periphery of the process tube 2. It is in the state installed vertically by being supported by (not shown). One end of an exhaust pipe 7 is connected to a part of the side wall of the process tube 2, and the other end of the exhaust pipe 7 is connected to an exhaust device (not shown) so that the processing chamber 4 can be exhausted. ing. A seal cap 8 that closes the lower end opening is formed in a disk shape on the lower end surface of the process tube 2, and is lifted and lowered in the vertical direction by an elevator (not shown) vertically installed outside the process tube 2. It is configured. A rotation shaft 9 is inserted on the center line of the seal cap 8, and the rotation shaft 9 moves up and down together with the seal cap 8 and is rotated by a rotation driving device (not shown). A boat 10 for holding a wafer 3 as an object to be processed is vertically supported on the upper end of the rotating shaft 9. The plurality of wafers 3 are held horizontally on the boat 10 and aligned with each other in the center. A partition wall 14 forming a plasma chamber 13 is installed on the inner periphery of the process tube 2 so as to surround both the protective tubes 11 in an airtight manner, and a plurality of air outlets 15 are formed in the partition wall 14. Further, a gas supply pipe 16 is provided at a position where gas can be supplied to the plasma chamber 13 at the lower side of the process tube 2. After supplying the processing gas 17 to the plasma chamber 13 and maintaining it at a predetermined pressure, when high frequency power is applied between the electrodes 12 by a high frequency power source and a matching unit (not shown), plasma 20 is formed in the plasma chamber 13. Then, the processing gas 17 is activated. Then, the activated electrically neutral particles 21 are supplied to the blowout processing chamber 4 from the blowout port 15 provided in the partition wall 14, thereby coming into contact with each wafer 3 held in the boat 10. The active particles 21 in contact with the surface process the surface of the wafer 3.
Japanese Patent No. 3979849

この従来装置にあっては、図5に示すプロセスチューブ2が縦方向に長くプラズマ20を発生させるための導電性電極12は、プロセスチューブ2の内壁面に沿うように設けられた保護管11内に挿入する必要がある。保護管11はプロセスチューブ2の下方で曲形状11aとなっており、保護管11内に挿入する導電性電極12は柔らかく曲げることが可能なメッシュ構造の電極12を用いる必要があり、また、この装置で処理したウェーハの出来映えを調査したところ、図6に示すように処理回数を重ねると面内均一性およびウェーハ間の面間均一性の悪化が見られた。図中、RUN1乃至18は処理1から18までの処理回数を示している。前記現象を詳細に調査した結果、メッシュ構造の電極12が保護管11内の残留酸素と反応することによる長期間のプラズマ成膜によって酸化が進行しており、電極12は酸化による電極長の収縮が発生、そのため電極12の収縮によりプロセスチューブ2内に設置されたプラズマ室13のプラズマ状態が変化し、これが図6に示す成膜結果のように処理回数に伴う、ウェーハの膜厚、面内均一性、さらにウェーハ間の面間均一性を悪化させる原因となっており、これら均一性の悪化による歩留り低下を引き起こす等種々の課題がある。   In this conventional apparatus, the process tube 2 shown in FIG. 5 is long in the vertical direction and the conductive electrode 12 for generating the plasma 20 is provided in the protective tube 11 provided along the inner wall surface of the process tube 2. Need to be inserted into. The protective tube 11 has a curved shape 11 a below the process tube 2, and the conductive electrode 12 inserted into the protective tube 11 needs to use a mesh structure electrode 12 that can be bent softly. When the performance of the wafer processed by the apparatus was investigated, as shown in FIG. 6, when the number of processing was repeated, the in-plane uniformity and the inter-surface uniformity between the wafers were deteriorated. In the figure, RUN1 to RUN18 indicate the number of processes from process 1 to process 18. As a result of examining the above phenomenon in detail, as a result of oxidation of the electrode 12 having a mesh structure due to a long-term plasma film formation caused by reaction with residual oxygen in the protective tube 11, the electrode 12 contracts due to oxidation. Therefore, the plasma state of the plasma chamber 13 installed in the process tube 2 changes due to the contraction of the electrode 12, and this is caused by the number of treatments as shown in FIG. There are various problems such as a deterioration in uniformity and inter-surface uniformity between wafers, and a decrease in yield due to the deterioration in uniformity.

本発明は前記課題を解決し、半導体装置の製造装置に含まれるプラズマを発生させる導電性電極を有する減圧気相成長装置において、導電性電極の酸化による電極の収縮を抑え、処理ウェーハの膜厚、面内均一性、さらにウェーハ間の面間均一性の悪化を抑制することができる半導体装置の製造装置を提供することを目的とする。   The present invention solves the above-mentioned problems and suppresses electrode shrinkage due to oxidation of the conductive electrode in a low-pressure vapor phase growth apparatus having a conductive electrode for generating plasma included in a semiconductor device manufacturing apparatus, and reduces the film thickness of the processed wafer. An object of the present invention is to provide a semiconductor device manufacturing apparatus capable of suppressing in-plane uniformity and further deterioration in uniformity between wafers.

前記目的を達成するため、本発明は、プラズマを用いた減圧気相成長装置を含む半導体装置の製造装置において、処理チャンバーと、前記処理チャンバーの周囲に形成されたヒータと、前記処理チャンバーの内部に設置された導電性電極とを備え、前記導電性電極は保護管内に挿入され、ほぼ真空状態で封止されていることを特徴とする。   In order to achieve the above object, the present invention provides a semiconductor device manufacturing apparatus including a low pressure vapor phase growth apparatus using plasma, a processing chamber, a heater formed around the processing chamber, and an interior of the processing chamber. The conductive electrode is inserted into a protective tube and sealed in a substantially vacuum state.

本発明に係る半導体装置の製造装置を用いることにより、導電性電極の酸化を抑えることができるので、処理ウェーハの膜厚、面内均一性、さらにウェーハ間の面間均一性の悪化を抑制することが可能となる。   Since the oxidation of the conductive electrode can be suppressed by using the semiconductor device manufacturing apparatus according to the present invention, the thickness of the processed wafer, the in-plane uniformity, and the inter-surface uniformity between the wafers are prevented from deteriorating. It becomes possible.

以下本発明の各実施の形態について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(実施の形態1)
図1は本発明の実施の形態1における減圧気相成長装置要部の縦断面図、図2は同横断面図を示す。なお、図5に示した従来の減圧気相成長装置と同一の部分については同一の符号を用い、その詳細な説明は省略する。なお、図中、18は高周波電力、19は整合器、22は電極端部、23はシーリング、24は保護キャップを示す。
(Embodiment 1)
FIG. 1 is a longitudinal sectional view of a main part of a low pressure vapor phase growth apparatus according to Embodiment 1 of the present invention, and FIG. The same parts as those in the conventional low pressure vapor phase growth apparatus shown in FIG. 5 are denoted by the same reference numerals, and detailed description thereof is omitted. In the figure, 18 is high-frequency power, 19 is a matching unit, 22 is an electrode end, 23 is sealing, and 24 is a protective cap.

本実施の形態にあっては、図2に示すようにプロセスチューブ2の内壁面に沿うように垂直に設けられた一対の保護管11、11が図1に示すように下方でプロセスチューブ2の側面を貫通しており、保護管11は管内に導電材料を使用した棒状の電極12、もしくはメッシュ構造の電極12が保護管11内に真空封じされている。電極11は電極端部22により保護管12内を完全に真空保持できる一体構造となっている。さらに、プロセスチューブ2の洗浄時には、電極端部22を完全にシール可能とするシーリング23により保護キャップ24を締め込みシールできる構造としたことで、プロセスチューブ2と保護管11および電極12が一体構造であっても洗浄可能となっている。   In the present embodiment, as shown in FIG. 2, a pair of protective tubes 11 and 11 provided vertically along the inner wall surface of the process tube 2 are disposed below the process tube 2 as shown in FIG. The protective tube 11 has a bar-like electrode 12 using a conductive material or a mesh-structured electrode 12 sealed in the protective tube 11 in a vacuum. The electrode 11 has an integral structure in which the inside of the protective tube 12 can be completely held in vacuum by the electrode end 22. Further, when the process tube 2 is cleaned, the process tube 2, the protective tube 11, and the electrode 12 are integrated by adopting a structure in which the protective cap 24 can be tightened and sealed with a sealing 23 that can completely seal the electrode end 22. Even so, it can be cleaned.

この構成によれば電極12は保護管11内に真空封じされており、保護管内の残留酸素による電極12の酸化を抑えることができ、導電性電極の酸化による電極の収縮を抑え、処理ウェーハの膜厚、面内均一性、さらにウェーハ間の面間均一性の悪化を抑制することができる。更に、電極端部23を保護できる構造にすることで、電極12と保護管11およびプロセスチューブ2とが一体構造であっても、電極端部23を保護キャップ24によってシールすればプロセスチューブの洗浄が可能となる。   According to this configuration, the electrode 12 is vacuum-sealed in the protective tube 11, and the oxidation of the electrode 12 due to residual oxygen in the protective tube can be suppressed, the electrode shrinkage due to the oxidation of the conductive electrode can be suppressed, and the processing wafer Deterioration of film thickness, in-plane uniformity, and inter-surface uniformity between wafers can be suppressed. Further, by adopting a structure capable of protecting the electrode end 23, even if the electrode 12, the protective tube 11 and the process tube 2 are integrated, the process tube can be cleaned by sealing the electrode end 23 with the protective cap 24. Is possible.

(実施の形態2)
図3は本発明の実施の形態2における減圧気相成長装置要部の縦断面図である。この実施の形態に示すものは、図1、図2に例示した一対の導電性電極11として、プロセスチューブ2に一対の導電性電極12Aを硝子封じし、保護管11Aと電極12Aを完全に一体構造としたもので、電極12Aは保護管11内に密封された状態になっており、実施の形態1に示したものと同様、保護管内の残留酸素による電極12の酸化を抑えることができ、導電性電極の酸化による電極の収縮を抑え、処理ウェーハの膜厚、面内均一性、さらにウェーハ間の面間均一性の悪化を抑制することができる。
(Embodiment 2)
FIG. 3 is a longitudinal sectional view of a main part of the low pressure vapor phase growth apparatus in the second embodiment of the present invention. In this embodiment, as a pair of conductive electrodes 11 illustrated in FIGS. 1 and 2, a pair of conductive electrodes 12A is glass-sealed in the process tube 2, and the protective tube 11A and the electrodes 12A are completely integrated. With the structure, the electrode 12A is hermetically sealed in the protective tube 11, and as in the first embodiment, the oxidation of the electrode 12 due to residual oxygen in the protective tube can be suppressed, The contraction of the electrode due to the oxidation of the conductive electrode can be suppressed, and the film thickness and in-plane uniformity of the processed wafer and the deterioration of the uniformity between the wafers can be suppressed.

図4に示すものは、図3に示したものの変形例を示すものであり、プロセスチューブ2に細長い平板形状に形成された一対の電極12Bを硝子封じし、保護管11Aと電極12Bを完全に一体構造としたものであって前記同様の特徴を有する。   FIG. 4 shows a modification of that shown in FIG. 3, in which a pair of electrodes 12B formed in an elongated flat plate shape is glass-sealed in the process tube 2, and the protective tube 11A and the electrode 12B are completely connected. It has an integrated structure and has the same characteristics as described above.

本発明は半導体装置の製造装置におけるプラズマを用いた縦型の減圧気相成長装置に適用され、導電性電極の酸化抑止手段として実施することにより、被処理物であるウェーハの膜厚、面間均一性、さらにウェーハ間の面間均一性の悪化を抑制することを可能とし、半導体製造における品質向上と不良率の低減を図ることができ有効である。   The present invention is applied to a vertical reduced pressure vapor phase growth apparatus using plasma in a semiconductor device manufacturing apparatus, and is implemented as a means for inhibiting oxidation of a conductive electrode. This makes it possible to suppress the deterioration of uniformity and inter-surface uniformity between wafers, and is effective in improving the quality and reducing the defect rate in semiconductor manufacturing.

本発明の半導体装置の製造装置の実施の形態1における減圧気相成長装置要部の縦断面図1 is a longitudinal sectional view of a main part of a reduced pressure vapor phase growth apparatus according to a first embodiment of a semiconductor device manufacturing apparatus of the present invention. 図1に示す減圧気相成長装置要部の横断面図1 is a cross-sectional view of the main part of the low pressure vapor phase growth apparatus shown in FIG. 本発明の半導体装置の製造装置の実施の形態2における減圧気相成長装置要部の縦断面図Longitudinal sectional view of the main part of the reduced pressure vapor phase growth apparatus in the second embodiment of the semiconductor device manufacturing apparatus of the present invention 図3に示す減圧気相成長装置の一部変形例を示す縦断面図FIG. 3 is a longitudinal sectional view showing a modification of the reduced pressure vapor phase growth apparatus shown in FIG. 従来の半導体装置の製造装置における減圧気相成長装置要部の縦断面図Longitudinal sectional view of the main part of a low pressure vapor phase growth apparatus in a conventional semiconductor device manufacturing apparatus 図5に示す従来の減圧気相成長装置における処理回数と成膜結果の関係を示すグラフThe graph which shows the relationship between the frequency | count of a process and the film-forming result in the conventional low pressure vapor phase growth apparatus shown in FIG.

符号の説明Explanation of symbols

1 装置
2 プロセスチューブ
3 ウェーハ
4 処理チャンバー
5 炉口
6 ヒータ
7 排気管
8 シールキャップ
9 回転軸
10 ボート
11 保護管
12 導電性電極
13 プラズマ室
14 隔壁
15 吹出口
16 ガス供給管
17 処理ガス
18 高周波電力
19 整合器
20 プラズマ
21 活性粒子
22 電極端部
23 シーリング
24 保護キャップ
DESCRIPTION OF SYMBOLS 1 Apparatus 2 Process tube 3 Wafer 4 Processing chamber 5 Furnace 6 Heater 7 Exhaust pipe 8 Seal cap 9 Rotating shaft 10 Boat 11 Protection pipe 12 Conductive electrode 13 Plasma chamber 14 Partition 15 Outlet 16 Gas supply pipe 17 Process gas 18 High frequency Electric power 19 Matching device 20 Plasma 21 Active particle 22 Electrode end 23 Sealing 24 Protective cap

Claims (4)

プラズマを用いた減圧気相成長装置を含む半導体装置の製造装置において、
前記減圧気相成長装置は、
処理チャンバーと、
前記処理チャンバーの周囲に形成されたヒータと、
前記処理チャンバーの内部に設置された導電性電極とを備え、
前記導電性電極は保護管内に挿入され、ほぼ真空状態で封止されていることを特徴とする半導体装置の製造装置。
In a semiconductor device manufacturing apparatus including a low pressure vapor phase growth apparatus using plasma,
The reduced pressure vapor phase growth apparatus comprises:
A processing chamber;
A heater formed around the processing chamber;
A conductive electrode installed inside the processing chamber;
The semiconductor device manufacturing apparatus, wherein the conductive electrode is inserted into a protective tube and sealed in a substantially vacuum state.
プラズマを用いた減圧気相成長装置を含む半導体装置の製造装置において、
前記減圧気相成長装置は、
処理チャンバーと、
前記処理チャンバーの周囲に形成されたヒータと、
前記処理チャンバーの内部に設置された導電性電極とを備え、
前記導電性電極はガラスによってカバーされた一体構造であることを特徴とする半導体装置の製造装置。
In a semiconductor device manufacturing apparatus including a low pressure vapor phase growth apparatus using plasma,
The reduced pressure vapor phase growth apparatus comprises:
A processing chamber;
A heater formed around the processing chamber;
A conductive electrode installed inside the processing chamber;
2. The semiconductor device manufacturing apparatus according to claim 1, wherein the conductive electrode has an integrated structure covered with glass.
前記導電性電極は平板形状であることを特徴とする請求項1または2記載の半導体装置の製造装置。   The semiconductor device manufacturing apparatus according to claim 1, wherein the conductive electrode has a flat plate shape. 前記導電性電極は前記プロセスチューブに対して前記処理チャンバーを完全にシールすることができる着脱可能な保護キャップで取り付けられていることを特徴とする請求項1〜3いずれか1項記載の半導体装置の製造装置。   The semiconductor device according to claim 1, wherein the conductive electrode is attached to a detachable protective cap capable of completely sealing the processing chamber with respect to the process tube. Manufacturing equipment.
JP2008030630A 2008-02-12 2008-02-12 Apparatus for manufacturing semiconductor device Withdrawn JP2009191292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008030630A JP2009191292A (en) 2008-02-12 2008-02-12 Apparatus for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008030630A JP2009191292A (en) 2008-02-12 2008-02-12 Apparatus for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2009191292A true JP2009191292A (en) 2009-08-27

Family

ID=41073579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008030630A Withdrawn JP2009191292A (en) 2008-02-12 2008-02-12 Apparatus for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2009191292A (en)

Similar Documents

Publication Publication Date Title
JP4470970B2 (en) Plasma processing equipment
JP5794194B2 (en) Substrate processing equipment
JP4672113B2 (en) Inductively coupled plasma processing equipment
JP5870568B2 (en) Film forming apparatus, plasma processing apparatus, film forming method, and storage medium
JP5644719B2 (en) Film forming apparatus, substrate processing apparatus, and plasma generating apparatus
JP2008214763A (en) Film-forming apparatus
US10636649B2 (en) Method and apparatus for forming silicon oxide film on tungsten film
US20190360102A1 (en) Isolator for a substrate processing chamber
JP2006279058A (en) Heat treatment apparatus and method of manufacturing semiconductor device
KR102509241B1 (en) Heat treatment apparatus
TWI642868B (en) Gate valve device and plasma processing device
JP2004214283A (en) Semiconductor device manufacturing apparatus
JP2009191292A (en) Apparatus for manufacturing semiconductor device
JP6085106B2 (en) Plasma processing apparatus and plasma processing method
JP2020015951A (en) Film deposition method and film deposition apparatus
JP2000345319A (en) Manufacture of transmission window, transmission window, and processing device using the same
JP4782761B2 (en) Deposition equipment
JP5171584B2 (en) Substrate mounting table for substrate processing apparatus, substrate processing apparatus, and method for manufacturing semiconductor device
JP2006332087A (en) Plasma processing apparatus and plasma processing method
CN109423630A (en) Lifting device, chemical vapor deposition unit and method
US20240170265A1 (en) Plasma processing apparatus
JP2004186534A (en) Substrate treatment apparatus
WO2013141159A1 (en) Substrate processing device, method for manufacturing semiconductor device, and method for processing substrate
KR20240006441A (en) Plasma processing apparatus and plasma processing method
JP2012186248A (en) Substrate processing apparatus and semiconductor device manufacturing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110510