JP2009182805A - Temperature compensation piezoelectric oscillator - Google Patents
Temperature compensation piezoelectric oscillator Download PDFInfo
- Publication number
- JP2009182805A JP2009182805A JP2008020969A JP2008020969A JP2009182805A JP 2009182805 A JP2009182805 A JP 2009182805A JP 2008020969 A JP2008020969 A JP 2008020969A JP 2008020969 A JP2008020969 A JP 2008020969A JP 2009182805 A JP2009182805 A JP 2009182805A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- power supply
- supply voltage
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、電子機器等に用いられる温度補償型圧電発振器に関するものである。 The present invention relates to a temperature compensated piezoelectric oscillator used in electronic equipment and the like.
従来の温度補償型圧電発振器は、凹部空間を有するパッケージと圧電振動素子と集積回路素子と蓋体とから主に構成されている。
前記パッケージは、セラミック材料等から成る概略直方体からなり、一方の主面に開口する凹部空間が形成され、前記凹部空間内には前記凹部空間内底面より高い位置となる搭載部が形成されている。
前記圧電振動素子は、前記搭載部に設けられた圧電振動素子搭載パッド上に搭載されている。
前記集積回路素子は、前記パッケージの凹部空間内底面に形成された集積回路素子搭載パッド上に搭載されている。
前記蓋体は、前記パッケージの一方の主面に載置し、前記パッケージの側壁頂部と固着することにより、凹部空間内を気密封止される構造が知られている。
このような圧電発振器において、前記パッケージの他方の主面の4隅には、それぞれ外部接続用電極端子である電源電圧端子、グランド端子、出力端子、周波数制御端子が一端子ずつ形成されている構造が知られている(例えば、特許文献1を参照)。
A conventional temperature compensated piezoelectric oscillator mainly includes a package having a recessed space, a piezoelectric vibration element, an integrated circuit element, and a lid.
The package is formed of a substantially rectangular parallelepiped made of a ceramic material or the like, and a recessed space that is open on one main surface is formed. A mounting portion that is positioned higher than the bottom surface in the recessed space is formed in the recessed space. .
The piezoelectric vibration element is mounted on a piezoelectric vibration element mounting pad provided in the mounting portion.
The integrated circuit element is mounted on an integrated circuit element mounting pad formed on the bottom surface in the recess space of the package.
A structure is known in which the lid is hermetically sealed in the recessed space by being placed on one main surface of the package and fixed to the top of the side wall of the package.
In such a piezoelectric oscillator, a power supply voltage terminal, a ground terminal, an output terminal, and a frequency control terminal, which are external connection electrode terminals, are respectively formed at four corners of the other main surface of the package. Is known (see, for example, Patent Document 1).
また、図8は、従来の温度補償型圧電発振器を構成する集積回路素子を示すブロック図である。
図8に示すように、集積回路素子には、温度補償データを記憶するメモリ部、周囲の温度検知する感温センサ部、可変容量ダイオードCv、所定の温度補償データに基づいて所定電圧に変換して可変容量ダイオードCvに供給する3次関数発生回路部、これらの動作を制御するプロセッサ部からなる温度補償制御回路部Xと、負荷容量、インバータINV1及び帰還抵抗からなる発振回路部Yと、インバータINV2からなる増幅回路部Zが具備されている。
チップセレクト端子CSと書込読込端子INPUT/OUTPUTは、前記温度補償制御回路部Xは、メモリ部に接続されている。
チップセレクト端子CSは、チップセレクト信号を入力することで、メモリ部を書き込める状態にするものである。
書込読込端子INPUT/OUTPUTは、メモリ部に温度補償制御データの書き込みや読み込みをするものである(例えば、特許文献2参照)。
FIG. 8 is a block diagram showing an integrated circuit element constituting a conventional temperature compensated piezoelectric oscillator.
As shown in FIG. 8, the integrated circuit element has a memory unit for storing temperature compensation data, a temperature sensor unit for detecting ambient temperature, a variable capacitance diode Cv, and a predetermined voltage based on the predetermined temperature compensation data. A third-order function generation circuit unit for supplying the variable capacitance diode Cv to the variable capacitance, a temperature compensation control circuit unit X including a processor unit for controlling these operations, an oscillation circuit unit Y including a load capacitor, an inverter INV1, and a feedback resistor, and an inverter An amplifier circuit unit Z composed of INV2 is provided.
The chip select terminal CS and the write / read terminal INPUT / OUTPUT are connected to the memory section of the temperature compensation control circuit section X.
The chip select terminal CS is for inputting a chip select signal to make the memory unit writable.
The write / read terminals INPUT / OUTPUT are used to write and read temperature compensation control data in the memory unit (see, for example, Patent Document 2).
更に、図9は、従来のインヒビット端子を有する圧電発振器を示す回路図である。
図9に示すように、圧電発振器には、圧電振動素子Xtalと、発振回路となるインバータINV1と負荷容量となるC1、C2と抵抗R、増幅回路となるインバータINV2によって構成されており、増幅回路となるインバータINV2の動作を一時的に停止させるためのインヒビット端子INHが形成されている構造が知られている(例えば、特許文献3参照)。
Further, FIG. 9 is a circuit diagram showing a conventional piezoelectric oscillator having an inhibit terminal.
As shown in FIG. 9, the piezoelectric oscillator includes a piezoelectric vibration element Xtal, an inverter INV1 serving as an oscillation circuit, C1 and C2 serving as load capacitors, a resistor R, and an inverter INV2 serving as an amplifier circuit. A structure is known in which an inhibit terminal INH for temporarily stopping the operation of the inverter INV2 is formed (see, for example, Patent Document 3).
しかしながら、従来の温度補償型圧電発振器を携帯電話等の電子機器で使用されるモジュールに搭載する際に、温度補償型圧電発振器からの出力が不必要な時に、消費電力を抑えるために温度補償型圧電発振器の電源電圧端子Vddに印加される電源電圧をON/OFFすることで間欠動作を行なっていたが、温度補償型圧電発振器に電源電圧をONした時、温度補償型圧電発振器が無発振状態から安定した発振周波数を出力するまでの所定の立ち上がり時間を要するため、その立ち上がり時間の間、モジュールが起動しないといった課題があった。
また、温度補償型圧電発振器の立ち上がり時間を考慮し、モジュールに搭載されている他の電子部品よりも前に温度補償型圧電発振器に電源電圧を印加して立ち上げるため、温度補償型圧電発振器に消費電力を費やしてしまうといった課題がある。
However, when a conventional temperature compensated piezoelectric oscillator is mounted on a module used in an electronic device such as a mobile phone, the temperature compensated piezoelectric oscillator is used to reduce power consumption when the output from the temperature compensated piezoelectric oscillator is unnecessary. The intermittent operation was performed by turning ON / OFF the power supply voltage applied to the power supply voltage terminal Vdd of the piezoelectric oscillator. However, when the power supply voltage is turned ON to the temperature compensated piezoelectric oscillator, the temperature compensated piezoelectric oscillator is in the non-oscillating state. Since a predetermined rise time is required until a stable oscillation frequency is output from the start of the operation, the module does not start during the rise time.
Considering the rise time of the temperature compensated piezoelectric oscillator, the power supply voltage is applied to the temperature compensated piezoelectric oscillator prior to other electronic components mounted on the module. There is a problem that power consumption is consumed.
しかしながら、従来の温度補償型圧電発振器の増幅回路部Zの増幅インバータと電源電圧端子Vddとの間にスイッチを設け、スイッチをOFFさせることによって、電源電圧端子Vddからの電源電圧を増幅回路部のインバータINV2に印加しないことで、増幅回路部Zのみを停止させ、温度補償型圧電発振器の発振させる際には、増幅回路部のインバータINV2に電源電圧を印加し、すぐに発振周波数を出力することで、立ち上がり時間を短縮させているが、この構成をとるには、温度補償型圧電発振器に図9に示したようなインヒビット端子という新たな端子を外部接続用電極端子として圧電発振器の表面に外部接続用電極端子とは、別に設けなければならない。
また、温度補償型圧電発振器には、メモリ部に温度補償用データを書き込むための書込読込端子を圧電発振器の表面に設けなければならない。また、温度補償型圧電発振器には、メモリ部に、温度補償用データを書き込めるようにするためのチップセレクト端子を圧電発振器の表面に設けなければならない。
しかし、温度補償型圧電発振器の小型化が進むと、温度補償型圧電発振器の表面積も縮小してしまい、インヒビット端子やチップセレクト端子、書込読込端子といった端子を圧電発振器表面に外部接続用電極端子とは別に設けることができないという課題があった。
However, by providing a switch between the amplification inverter of the amplification circuit unit Z of the conventional temperature compensation type piezoelectric oscillator and the power supply voltage terminal Vdd and turning the switch off, the power supply voltage from the power supply voltage terminal Vdd is supplied to the amplifier circuit unit. By not applying the voltage to the inverter INV2, only the amplifier circuit unit Z is stopped, and when the temperature compensated piezoelectric oscillator oscillates, the power supply voltage is applied to the inverter INV2 of the amplifier circuit unit and the oscillation frequency is immediately output. In order to take this configuration, a new terminal called an inhibit terminal as shown in FIG. 9 is used as an external connection electrode terminal on the surface of the piezoelectric oscillator. It must be provided separately from the connection electrode terminal.
In addition, in the temperature compensated piezoelectric oscillator, a write / read terminal for writing temperature compensation data in the memory unit must be provided on the surface of the piezoelectric oscillator. Further, in the temperature compensated piezoelectric oscillator, it is necessary to provide a chip select terminal on the surface of the piezoelectric oscillator so that temperature compensation data can be written in the memory unit.
However, as the temperature-compensated piezoelectric oscillator becomes smaller, the surface area of the temperature-compensated piezoelectric oscillator also decreases, and terminals such as inhibit terminals, chip select terminals, and write / read terminals are connected to the surface of the piezoelectric oscillator as external connection electrode terminals. There was a problem that it could not be provided separately.
そこで、本発明は前記課題に鑑みてなされたもので、圧電振動素子を搭載した温度補償型圧電発振器の小型化が進んでも、消費電力が少なく、短時間で立ち上がり、温度補償型圧電発振器の表面に新たに外部接続用電極端子を設けることがない温度補償型圧電発振器を提供することを課題とする。 Accordingly, the present invention has been made in view of the above problems, and even if the temperature-compensated piezoelectric oscillator equipped with the piezoelectric vibration element is miniaturized, the power consumption is low, and the surface of the temperature-compensated piezoelectric oscillator rises in a short time. Another object of the present invention is to provide a temperature compensated piezoelectric oscillator that does not newly provide an external connection electrode terminal.
本発明の温度補償型圧電発振器は、圧電振動素子と、集積回路素子と、外部接続用電極端子を有し、圧電振動素子と集積回路素子を収容するパッケージと、パッケージを気密封止するための蓋体とを備えた温度補償型圧電発振器であって、外部接続用電極端子は、周波数制御端子とインヒビット端子と書込読込端子とを兼用する機能端子と、電源電圧端子と、出力端子と、グランド端子とから構成されており、集積回路素子には、圧電振動素子の共振周波数に基づいて発振信号を出力する第1のインバータと、負荷容量になる可変容量ダイオードを含む発振回路部と、入力される発振信号を増幅し、出力端子に出力する第2のインバータを含む増幅回路部と、増幅回路部の第2のインバータと電源電圧端子の接続間に配置される第1のスイッチと、第1のスイッチと第3のスイッチと可変容量ダイオードのカソードとの接続間に配置される第2のスイッチと、温度補償用制御データと、第2のスイッチを切り替えるための切替用制御データとを記憶するためのメモリ部と、機能端子と第2のスイッチと前記メモリ部との接続間に配置される第3のスイッチと、メモリ部内の温度補償用制御データに基づき、温度補償を行なう温度補償信号制御回路部と、メモリ部内の切替用制御データに基づき、第2のスイッチを切り替える切替信号を発生するための切替信号制御回路部と、電源電圧端子から入力される電源電圧に基づき、メモリ部に第2のスイッチを切り替えるための切替用制御データと、温度補償用制御データを書き込める状態にするためのチップセレクト信号と、第3のスイッチを切り替える切替信号を出力するためのチップセレクト回路部とを備え、第1のスイッチは、機能端子から入力された信号により電源電圧端子と増幅回路部の第2のインバータとの間を接続または切断し、第2のスイッチは、切替信号制御回路部からの切替信号により、第1のスイッチ又は可変容量ダイオードのカソードと、機能端子との接続を切り替え、第3のスイッチは、チップセレクト回路部からの切替信号により、メモリ部又は、第2のスイッチと、機能端子との接続を切り替えることを特徴とするものである。 A temperature-compensated piezoelectric oscillator according to the present invention includes a piezoelectric vibration element, an integrated circuit element, an external connection electrode terminal, a package containing the piezoelectric vibration element and the integrated circuit element, and a hermetically sealed package. A temperature-compensated piezoelectric oscillator including a lid, and the external connection electrode terminal includes a frequency control terminal, an inhibit terminal, a function terminal that serves as a write / read terminal, a power supply voltage terminal, an output terminal, The integrated circuit element includes a first inverter that outputs an oscillation signal based on the resonance frequency of the piezoelectric vibration element, an oscillation circuit unit that includes a variable capacitance diode serving as a load capacitor, and an input An amplifying circuit unit including a second inverter for amplifying the oscillation signal to be output and outputting the output signal to the output terminal, and a first switch disposed between the second inverter of the amplifying circuit unit and the power supply voltage terminal. A second switch disposed between the first switch, the third switch, and the cathode of the variable capacitance diode, temperature compensation control data, and switching control data for switching the second switch Temperature compensation based on temperature compensation control data in the memory unit, a third switch disposed between the functional terminal, the second switch, and the connection of the memory unit Based on the temperature compensation signal control circuit unit, the switching control data in the memory unit, the switching signal control circuit unit for generating the switching signal for switching the second switch, and the power supply voltage input from the power supply voltage terminal, Switching control data for switching the second switch to the memory section, a chip select signal for enabling the temperature compensation control data to be written, and a third switch And a chip select circuit unit for outputting a switching signal for switching between the first and second switches, and the first switch connects or disconnects the power supply voltage terminal and the second inverter of the amplifier circuit unit by a signal input from the function terminal. The second switch switches the connection between the first switch or the cathode of the variable capacitance diode and the function terminal according to the switching signal from the switching signal control circuit unit, and the third switch switches the chip select circuit unit. The connection between the memory unit or the second switch and the functional terminal is switched by a switching signal from
また、チップセレクト回路部は、基準電圧を発生させる基準電圧生成回路部と、基準電圧生成回路部から入力される基準電圧と、電源電圧端子から入力される電源電圧を比較し、電源電圧が基準電圧よりも大きい値又は電源電圧と基準電圧が同じ値となる場合に切替信号及びチップセレクト信号を出力する比較器によって構成されていることを特徴とするものである。 The chip select circuit unit compares the reference voltage generation circuit unit that generates the reference voltage, the reference voltage input from the reference voltage generation circuit unit, and the power supply voltage input from the power supply voltage terminal. The comparator is configured to output a switching signal and a chip select signal when the value is larger than the voltage or the power supply voltage and the reference voltage are the same value.
本発明の温度補償型圧電発振器によれば、第3のスイッチを切り替えるためのチップセレクト回路部が設けられており、電源電圧端子から電源電圧を印加することで、前記チップセレクト信号は、メモリ部に入力され、メモリ部を書込読込可能状態にする。
また、チップセレクト回路から出力される切替信号は、第3のスイッチに入力され、機能端子とメモリ部を接続するように第3のスイッチを制御し、機能端子を書込読込端子とする。
According to the temperature compensated piezoelectric oscillator of the present invention, the chip select circuit section for switching the third switch is provided, and the chip select signal is stored in the memory section by applying the power supply voltage from the power supply voltage terminal. To enable the memory unit to be written and read.
The switching signal output from the chip select circuit is input to the third switch, controls the third switch so as to connect the function terminal and the memory portion, and sets the function terminal as a write / read terminal.
また、メモリ部に第2のスイッチを切り替えるための切替用制御データを機能端子から入れることによって、メモリ部と接続されている切替信号制御回路部から、第2のスイッチを切り替えるための切替信号が発生し、この切替信号により第2のスイッチが切り替わる。その後、第3のスイッチをメモリ部から第2のスイッチ側に切り替えることによって、機能端子がインヒビット端子となるか周波数制御端子となるかを自由に切り替えることができる。
このように、発振回路部は動作したまま、圧電発振器の発振周波数の出力を停止させることができるので、増幅回路部の第2のインバータに電源電圧を印加すると、発振回路部には、電源電圧が印加されたままである動作した状態なので、すぐに発振周波数を出力することができ、立ち上がり時間を短縮させることが可能となる。
また、圧電発振器の立ち上がり時間を考慮する必要がなく、モジュールに搭載されている他の電子部品よりも前に圧電発振器に電源電圧を印加する必要がないため、圧電発振器にかかる消費電力を低減することができる。
また、機能端子が周波数制御端子とする場合、機能端子に電圧を印加すると発振回路部の可変容量ダイオードの負荷容量を変動させることによって、圧電振動素子の温度特性を補正させることができる。
In addition, when switching control data for switching the second switch is input to the memory unit from the function terminal, a switching signal for switching the second switch is generated from the switching signal control circuit unit connected to the memory unit. And the second switch is switched by this switching signal. After that, by switching the third switch from the memory unit to the second switch, it is possible to freely switch whether the function terminal becomes the inhibit terminal or the frequency control terminal.
Thus, since the output of the oscillation frequency of the piezoelectric oscillator can be stopped while the oscillation circuit unit is operating, when the power supply voltage is applied to the second inverter of the amplification circuit unit, the power supply voltage is applied to the oscillation circuit unit. Therefore, the oscillation frequency can be output immediately and the rise time can be shortened.
In addition, it is not necessary to consider the rise time of the piezoelectric oscillator, and it is not necessary to apply a power supply voltage to the piezoelectric oscillator before other electronic components mounted on the module, thus reducing the power consumption of the piezoelectric oscillator. be able to.
When the function terminal is a frequency control terminal, when a voltage is applied to the function terminal, the temperature characteristic of the piezoelectric vibration element can be corrected by changing the load capacity of the variable capacitance diode of the oscillation circuit unit.
このような構成にすることによって、従来の圧電発振器のようなスイッチを動作させるためのインヒビット端子を別途、新たな電極端子として外部接続用電極端子を圧電発振器の表面に設けることなく、機能端子をインヒビット端子として用いることができる。
また、書込読込端子と周波数制御端子及びインヒビット端子を兼用することができるので、温度補償型圧電発振器に設ける新たな電極端子として書込読込端子と周波数制御端子及びインヒビット端子を圧電発振器の表面に設けることがないため、温度補償型圧電発振器の更なる小型化に対応することができる。
また、電源電圧端子とチップセレクト端子を兼用することができるので、温度補償型圧電発振器に設ける新たな電極端子としてチップセレクト端子を圧電発振器の表面に設けることがないため、温度補償型圧電発振器の更なる小型化に対応することができる。
With such a configuration, an inhibit terminal for operating a switch such as a conventional piezoelectric oscillator is separately provided as a new electrode terminal, and an external connection electrode terminal is not provided on the surface of the piezoelectric oscillator. It can be used as an inhibit terminal.
In addition, since the read / write terminal can be used as the frequency control terminal and the inhibit terminal, the write / read terminal, the frequency control terminal and the inhibit terminal are provided on the surface of the piezoelectric oscillator as new electrode terminals provided in the temperature compensated piezoelectric oscillator. Since it is not provided, it is possible to cope with further downsizing of the temperature compensated piezoelectric oscillator.
In addition, since the power supply voltage terminal and the chip select terminal can be used together, the chip select terminal is not provided on the surface of the piezoelectric oscillator as a new electrode terminal provided in the temperature compensated piezoelectric oscillator. It can cope with further miniaturization.
以下、本発明を添付図面に基づいて詳細に説明する。
尚、説明を明りょうにするため説明に不必要な構造体の一部を図示していない。さらに図示した寸法も一部誇張して示している。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
For the sake of clarity, a part of the structure unnecessary for the description is not shown. Further, the illustrated dimensions are partially exaggerated.
図1は、本発明の実施形態に係る温度補償型圧電発振器を示す分解斜視図である。図2は、本発明の実施形態に係る温度補償型圧電発振器をパッケージの他方主面を上に向けた状態を示す斜視図である。まず温度補償型圧電発振器の構造について説明し、その後に集積回路素子について説明する。
図1及び図2に示すように、本発明の実施形態に係る温度補償型圧電発振器100は、圧電振動素子20と、集積回路素子30と、外部接続用電極端子13である電源電圧端子Vdd/CSと出力端子OUTとグランド端子GNDと機能端子FUNCとを備えつつ、前記圧電振動素子20と前記集積回路素子30を収容するパッケージ10と、前記パッケージ10を気密封止するための蓋体50とから主に構成されている。
FIG. 1 is an exploded perspective view showing a temperature compensated piezoelectric oscillator according to an embodiment of the present invention. FIG. 2 is a perspective view showing the temperature compensated piezoelectric oscillator according to the embodiment of the present invention with the other main surface of the package facing up. First, the structure of the temperature compensated piezoelectric oscillator will be described, and then the integrated circuit element will be described.
As shown in FIGS. 1 and 2, the temperature compensated
圧電振動素子20は、例えば水晶素板が用いられ、前記水晶素板の表裏両主面に励振用電極21が被着形成したものであり、外部からの交番電圧が励振用電極21を介して水晶素板に印加されると、所定の振動モード及び周波数で励振を起こすようになっている。
水晶素板は、人工水晶体から所定のカットアングルで切断し外形加工を施された概略平板状で平面形状が例えば四角形となっている。
このような圧電振動素子20は、その両主面に被着されている励振用電極21と凹部空間11内の搭載部16の開口側表面に形成されている圧電振動素子搭載パッド15とを、導電性接着剤を介して電気的且つ機械的に接続することによって、搭載部16に搭載される。また、前記搭載部16は、前記凹部空間11の底面よりも高くなるように形成されている。また、前記圧電振動素子搭載パッド15は、前記パッケージ10の内部の配線導体やビアホール導体等及び凹部空間内底面に形成された集積回路素子接続用電極パッド14を介して、集積回路素子30に電気的に接続される。
For example, a quartz base plate is used as the
The quartz base plate is a substantially flat plate shape that is cut from an artificial crystalline lens at a predetermined cut angle and is subjected to external processing, and has a planar shape of, for example, a quadrangle.
Such a
導電性接着剤は、シリコーン樹脂の中に導電性フィラーが含有されているものであり、導電性粉末としては、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、白金(Pt)、パラジウム(Pd)、銀(Ag)、チタン(Ti)、ニッケル(Ni)、ニッケル鉄(NiFe)、またはこれらのうちのいずれかの組み合わせを含むものが用いられている。 The conductive adhesive contains a conductive filler in a silicone resin. As the conductive powder, aluminum (Al), molybdenum (Mo), tungsten (W), platinum (Pt), palladium Those containing (Pd), silver (Ag), titanium (Ti), nickel (Ni), nickel iron (NiFe), or any combination thereof are used.
集積回路素子30は、その回路形成面に圧電振動素子20からの発振出力を生成する発振回路部や温度補償回路等から成る電子回路が設けられており、この発振回路で生成された出力信号は外部接続用電極端子13のうちの出力端子OUTを介して圧電発振器外へ出力され、例えば、クロック信号等の基準信号として利用される。また集積回路素子30は、パッケージ10の凹部空間11内に形成された集積回路素子搭載パッド14に搭載されている。
The
パッケージ10は、例えば、アルミナセラミックス、ガラス−セラミック等のセラミック材料から成る絶縁層を複数積層することよって形成されており、前記パッケージ10の一方の主面には、中央域に開口する矩形状の凹部空間11が形成されている。また、凹部空間11を囲繞するパッケージ10の側壁部の開口側頂面の全周には、環状の封止用導体パターン12が形成されている。凹部空間11内には、前記凹部空間11の底面から段差より高い位置に設けられる搭載部16と、前記搭載部16に形成される圧電振動素子搭載パッド15と、前記凹部空間11の底面に設けられる集積回路素子搭載パッド12を備えている。更に、前記パッケージ10の他方の主面には外部接続用電極端子13である電源電圧端子Vdd/CS、グランド端子GND、出力端子OUT、機能端子FUNCが設けられている。また、機能端子FUNCは書込読込端子INPUT/OUTPUT、インヒビット端子INH、周波数制御端子Vcontとして用いられる。
また、電源電圧端子Vddは、チップセレクト端子CSとしても用いられる。
The
The power supply voltage terminal Vdd is also used as a chip select terminal CS.
図1に示すように、集積回路素子搭載パッド14は、前記パッケージ10の前記凹部空間11内底面に形成されている。
また、集積回路素子搭載パッド14は、集積回路素子30に形成されている接続パッドが電気的且つ機械的に接続され、前記パッケージ10内部に形成されている配線導体(図示せず)やビアホール導体等(図示せず)を介して外部接続用電極端子13の電源電圧端子Vdd/CS、グランド端子GND、出力端子OUT、機能端子FUNCに電気的に接続される。
As shown in FIG. 1, the integrated circuit
The integrated circuit
図2に示すように、外部接続用電極端子13は、電源電圧端子Vdd/CS、グランド端子GND、出力端子OUT、機能端子FUNCにより構成されており、これらの外部接続用電極端子13は、圧電発振器100をマザーボード等の外部電気回路に搭載する際、半田付け等によって外部電気回路の回路配線と電気的に接続されることとなる。
As shown in FIG. 2, the external
また、パッケージ10の側壁部の頂面に形成された封止用導体パターン12は、例えば、タングステン(W)、モリブデン(Mo)等から成る基層の表面にニッケル(Ni)層及び金(Au)層を順次、前記パッケージ10の環状に囲繞する形態で被着させることによって10μm〜25μmの厚みに形成されており、その封止用導体パターン12は、後述する蓋体50を、蓋体50に形成された封止部材51を介して、前記パッケージ10の側壁部の頂面に接合させるためのものであり、かかる封止用導体パターン12に、W若しくはMoから成る基層の表面にNi層及びAu層を順次被着させた構成となしておくことにより、封止用導体パターン12に対する封止部材51の濡れ性を良好とし、圧電発振器100の気密信頼性及び生産性を向上させる。
In addition, the sealing
また図1に示すように、蓋体50は従来周知の金属加工法を採用し、42アロイ等の金属を所定形状に成形することによって製作され、前記蓋体50の上面には、ニッケル(Ni)層が形成され、更にニッケル(Ni)層の上面の封止用導体パターン12に対応する箇所に封止部材51である金錫(Au−Sn)層が形成される。金錫(Au−Sn)層の厚みは、10μm〜40μmである。例えば、成分比率が、金が80%、錫が20%のものが使用されている。また、このような封止部材51は、封止用導体パターン12の凹凸を緩和し、気密性の低下を防ぐことが可能となる。また、封止部材51が薄すぎると当該機能を充分に発揮しない。
Further, as shown in FIG. 1, the
図3は、本発明の実施形態に係る温度補償型圧電発振器の集積回路素子内の回路の一例を示すブロック図である。図4は、本発明の実施形態に係る温度補償型圧電発振器の集積回路素子内の回路の他の一例を示すブロック図である。図5は、本発明の実施形態に係る温度補償型圧電発振器の集積回路素子内の回路の他の一例を示すブロック図である。図6は、本発明の実施形態に係る温度補償型圧電発振器の集積回路素子内の回路の他の一例を示すブロック図である。図7は、本発明の実施形態に係る温度補償型圧電発振器のメモリ部のレジスタマップを示す図である。
図3〜図5に示すように、集積回路素子30は、発振回路部Xと、増幅回路部Yと、第1のスイッチSW1と、第2のスイッチSW2と、第3のスイッチSW3と、メモリ部Mと、温度補償信号制御回路部Tと、切替信号制御回路部C、チップセレクト回路部CSとを集積した電子回路を内部に有する構成となっている。
FIG. 3 is a block diagram showing an example of a circuit in the integrated circuit element of the temperature compensated piezoelectric oscillator according to the embodiment of the present invention. FIG. 4 is a block diagram showing another example of a circuit in the integrated circuit element of the temperature compensated piezoelectric oscillator according to the embodiment of the present invention. FIG. 5 is a block diagram showing another example of a circuit in the integrated circuit element of the temperature compensated piezoelectric oscillator according to the embodiment of the present invention. FIG. 6 is a block diagram showing another example of a circuit in the integrated circuit element of the temperature compensated piezoelectric oscillator according to the embodiment of the present invention. FIG. 7 is a diagram showing a register map of the memory unit of the temperature compensated piezoelectric oscillator according to the embodiment of the present invention.
As shown in FIGS. 3 to 5, the
また、図3〜図6に示すように、発振回路部Xと増幅回路部Yには、電源電圧端子Vddに印加された電源電圧によって定電圧が印加される。尚、図3〜図5に示した発振回路部X及び増幅回路部Yでは、電源電圧端子Vddと第1のインバータINV1、第2のインバータINV2が接続される構成として表している。 As shown in FIGS. 3 to 6, a constant voltage is applied to the oscillation circuit unit X and the amplification circuit unit Y by the power supply voltage applied to the power supply voltage terminal Vdd. 3 to 5, the power supply voltage terminal Vdd, the first inverter INV1, and the second inverter INV2 are connected to each other.
図3〜図6に示すように、発振回路部Xは、第1のインバータINV1、抵抗R3、可変容量ダイオードCv1、Cv2によって構成されている。
発振回路部Xの第1のインバータINV1と電源電圧端子Vddは接続されている。
抵抗R3は、前記第1のインバータINV1の入出力間に並列に接続されている。
圧電振動素子20の一端であるXT1は、第1のインバータINV1の入力側及び抵抗R3の一端と、負荷容量となる可変容量ダイオードCv1のカソードが接続されている。可変容量ダイオードCv1のアノードはグランド端子GNDと接続されている。
圧電振動素子20の他端であるXT2は、第1のインバータINV1の出力側及び抵抗R3の他端と、負荷容量となる可変容量ダイオードCv2のカソードが接続されている。可変容量ダイオードCv2のアノードはグランド端子GNDと接続されている。
機能端子FUNCは、第2のスイッチSW2を介して、可変容量ダイオードCv1、Cv2のカソードに接続されている。
As shown in FIG. 3 to FIG. 6, the oscillation circuit unit X includes a first inverter INV1, a resistor R3, and variable capacitance diodes Cv1 and Cv2.
The first inverter INV1 of the oscillation circuit section X and the power supply voltage terminal Vdd are connected.
The resistor R3 is connected in parallel between the input and output of the first inverter INV1.
XT1, which is one end of the
XT2, which is the other end of the
The function terminal FUNC is connected to the cathodes of the variable capacitance diodes Cv1 and Cv2 via the second switch SW2.
図3〜図6に示すように、増幅回路部Yは、第2のインバータINV2によって構成されている。
増幅回路部Yの第2のインバータINV2の入力側は、発振回路部Xの第1のインバータ11の出力側と接続されている。
増幅回路部Yの第2のインバータINV2の出力側は、出力端子OUTと接続されている。
増幅回路部Yの第2のインバータINV2と電源電圧端子Vddは、スイッチSW1を介して接続されている。
As illustrated in FIGS. 3 to 6, the amplifier circuit unit Y includes a second inverter INV2.
The input side of the second inverter INV2 of the amplifier circuit unit Y is connected to the output side of the first inverter 11 of the oscillation circuit unit X.
The output side of the second inverter INV2 of the amplifier circuit unit Y is connected to the output terminal OUT.
The second inverter INV2 of the amplifier circuit unit Y and the power supply voltage terminal Vdd are connected via the switch SW1.
図3〜図6に示すように、第1のスイッチSW1は、電源電圧端子Vddと前記増幅回路部Yの第2のインバータINV2との接続間に配置されている。
第2のスイッチSW2は、前記第1のスイッチSW1と前記機能端子FUNCと前記切替信号発生回路部Cの接続間に配置されている。
第3のスイッチSW3は、前記メモリ部Mと前記機能端子FUNCと前記第2のスイッチSW2の接続間に配置されている。
As shown in FIGS. 3 to 6, the first switch SW <b> 1 is disposed between the connection between the power supply voltage terminal Vdd and the second inverter INV <b> 2 of the amplifier circuit unit Y.
The second switch SW2 is arranged between the connection of the first switch SW1, the function terminal FUNC, and the switching signal generation circuit unit C.
The third switch SW3 is disposed between the memory unit M, the function terminal FUNC, and the connection of the second switch SW2.
図3〜図6に示すように、温度補償用制御データを記憶するためのメモリ部Mは、PROM又はEEPROMにより構成されている。
温度補償関数である下記の式1に示す3次関数のもととなるパラメータ、例えば3次成分調整値α、1次成分調整値β、0次成分調整値γの各値の温度補償用制御データが書込読込端子INPUT/OUTPUTから入力され、メモリ部Mに保存される。
f=α(T−T0)3+β(T−T0)+γ・・・(式1)
尚、fは周波数を示し、αは3次成分の定数を示し、βは1次成分の定数を示し、γは0次成分の定数を示し、T、T0は、温度を示す。
メモリ部Mには、レジスタマップが記憶されている。
レジスタマップとは、各アドレスデータに制御データを入力した場合、温度補償信号制御部及び切替信号制御回路部Cがその制御データを読み取り、信号を出力し、どのような動作を行なうかを示したものである。
例えば、図7に示すように、温度補償電圧0次成分調整値であるアドレスデータ「000」は、温度補償用制御データ「□□□」と関連付けられている。尚、実際の0次成分の定数γに対応する値とを2進法、10進法、16進法等に変換された温度補償用制御データは制御データとして入力される。
また、温度補償電圧1次成分調整値であるアドレスデータ「001」は、温度補償用制御データ「○○○」と関連付けられている。尚、実施の1次成分の定数βに対応する値を2進法、10進法、16進法等に変換された温度補償用制御データは制御データとして入力される。
また、温度補償電圧3次成分調整値であるアドレスデータ「010」は、温度補償用制御データ「△△△」と関連付けられている。尚、実際の3次成分の定数αに対応する値を2進法、10進法、16進法等に変換された温度補償用制御データは制御データとして入力される。
また、周波数制御機能として用いられる端子Vcont/インヒビット端子INHの切替としてアドレスデータ「011」は、切替用制御データ「◇◇◇」と関連付けられている。尚、実際の2進法、10進法、16進法等に変換された切替用制御データが制御データとして入力される。尚、切替用制御データも、温度補償用制御データと共にメモリ部Mに保存される。
このレジスタマップは、以下のようにして用いられる。
機能端子FUNCを周波数制御端子Vcont/インヒビット端子INHの切替を制御するためには、例えば、アドレスデータ「011」にインヒビット端子INHへの切替に設定された切替用制御データが「001」であって、これが機能端子FUNCからメモリ部Mへ入力した場合、第2のスイッチSW2が切り替わり、第3のスイッチSW3と第1のスイッチSW1が接続されることになる。その後、第3のスイッチSW3が切り替わり、機能端子FUNCと第2のスイッチSW2が接続されることで、機能端子FUNCと第1のスイッチSW1が接続し、機能端子FUNCがインヒビット端子INHとなる。
また、アドレスデータ「011」に周波数制御端子Vcontへの切替に用いられる切替用制御データが「010」であり、これが機能端子FUNCからメモリ部Mへ入力した場合、第2のスイッチSW2が切り替わり、第3のスイッチSW3と可変容量ダイオードCv1、Cv2のカソードが接続されることになる。その後、第3のスイッチSW3が切り替わり、機能端子FUNCと第2のスイッチSW2が接続されることで、機能端子FUNCと可変容量ダイオードCv1、Cv2のカソードが接続し、機能端子FUNCが周波数制御端子Vcontとなる。
As shown in FIGS. 3 to 6, the memory M for storing the temperature compensation control data is composed of PROM or EEPROM.
Temperature compensation control for parameters that are the basis of a cubic function represented by the
f = α (T−T 0 ) 3 + β (T−T 0 ) + γ (Expression 1)
Note that f indicates a frequency, α indicates a constant of a third-order component, β indicates a constant of a first-order component, γ indicates a constant of a zero-order component, and T and T 0 indicate temperatures.
The memory unit M stores a register map.
The register map indicates how the temperature compensation signal control unit and the switching signal control circuit unit C read the control data and output a signal when the control data is input to each address data, and what kind of operation is performed. Is.
For example, as shown in FIG. 7, the address data “000” which is the temperature compensation voltage zero-order component adjustment value is associated with the temperature compensation control data “□□□”. Note that the temperature compensation control data obtained by converting the actual value corresponding to the zeroth-order component constant γ into binary, decimal, hexadecimal or the like is input as control data.
The address data “001”, which is the temperature compensation voltage primary component adjustment value, is associated with the temperature compensation control data “OO”. The temperature compensation control data obtained by converting the value corresponding to the constant β of the primary component into binary, decimal, hexadecimal or the like is input as control data.
Further, the address data “010”, which is the temperature compensation voltage tertiary component adjustment value, is associated with the temperature compensation control data “ΔΔΔ”. Note that the temperature compensation control data obtained by converting the value corresponding to the actual constant α of the third-order component into binary, decimal, hexadecimal or the like is input as control data.
Further, the address data “011” is associated with the switching control data “◇◇◇” as switching of the terminal Vcont / inhibit terminal INH used as the frequency control function. Note that switching control data converted into actual binary, decimal, hexadecimal, etc. is input as control data. The switching control data is also stored in the memory unit M together with the temperature compensation control data.
This register map is used as follows.
In order to control the function terminal FUNC to switch the frequency control terminal Vcont / inhibit terminal INH, for example, the switching control data set to switch to the inhibit terminal INH in the address data “011” is “001”. When this is input from the function terminal FUNC to the memory unit M, the second switch SW2 is switched, and the third switch SW3 and the first switch SW1 are connected. Thereafter, the third switch SW3 is switched and the function terminal FUNC and the second switch SW2 are connected, so that the function terminal FUNC and the first switch SW1 are connected, and the function terminal FUNC becomes the inhibit terminal INH.
Further, when the address data “011” is the switching control data used for switching to the frequency control terminal Vcont, and “010” is input to the memory unit M from the function terminal FUNC, the second switch SW2 is switched, The third switch SW3 and the cathodes of the variable capacitance diodes Cv1 and Cv2 are connected. Thereafter, the third switch SW3 is switched, and the function terminal FUNC and the second switch SW2 are connected, so that the function terminal FUNC and the cathodes of the variable capacitance diodes Cv1, Cv2 are connected, and the function terminal FUNC is connected to the frequency control terminal Vcont. It becomes.
温度補償信号制御回路部Tは、3次関数発生回路や5次関数発生回路等によって構成されている。例えば、3次関数発生回路の場合は、そのメモリ部Mに入力された温度補償用制御データを読出して、温度補償用制御データから各温度に対して3次関数で導き出された電圧を発生させる。尚、この時の外部の周囲温度は、集積回路素子内の温度センサ(図示せず)より得られる。
温度補償信号制御回路部Tは、可変容量ダイオードCv1、Cv2のカソードと接続されており、温度補償信号制御回路部Tからの電圧が印加される。
このように、可変容量ダイオードCv1、Cv2に温度補償信号制御回路部Tからの電圧を印加することよって、圧電振動素子20の周波数温度特性を補正することにより、周波数温度特性が平坦化される。
The temperature compensation signal control circuit unit T includes a cubic function generation circuit, a quintic function generation circuit, and the like. For example, in the case of a cubic function generating circuit, the temperature compensation control data input to the memory unit M is read, and a voltage derived from the temperature compensation control data with a cubic function is generated for each temperature. . The external ambient temperature at this time is obtained from a temperature sensor (not shown) in the integrated circuit element.
The temperature compensation signal control circuit unit T is connected to the cathodes of the variable capacitance diodes Cv1 and Cv2, and the voltage from the temperature compensation signal control circuit unit T is applied thereto.
As described above, by applying the voltage from the temperature compensation signal control circuit T to the variable capacitance diodes Cv1 and Cv2, the frequency temperature characteristic of the
チップセレクト回路部CSは、メモリ部M、第3のスイッチSW3と接続されている。電源電圧端子Vddに一定以上の電源電圧を印加し、その電源電圧に基づき、メモリ部Mにチップセレクト信号CS1を出力する。
また、電源電圧端子Vddに一定以上の電源電圧を印加し、その電源電圧に基づき、第3のスイッチSW3に切替信号S3を出力する。
これにより、メモリ部Mは温度補償用制御データや切替用制御データを書き込める状態になると共に、機能端子FUNCは、切替信号CS1による第3のスイッチSW3の切り替えにより、メモリ部Mと接続されることになるので、書込読込端子INPUT/OUTPUTとして機能することができる。
The chip select circuit unit CS is connected to the memory unit M and the third switch SW3. A power supply voltage higher than a certain level is applied to the power supply voltage terminal Vdd, and a chip select signal CS1 is output to the memory unit M based on the power supply voltage.
Further, a power supply voltage higher than a certain level is applied to the power supply voltage terminal Vdd, and a switching signal S3 is output to the third switch SW3 based on the power supply voltage.
As a result, the memory unit M can write temperature compensation control data and switching control data, and the function terminal FUNC is connected to the memory unit M by switching the third switch SW3 by the switching signal CS1. Therefore, it can function as a write / read terminal INPUT / OUTPUT.
図6に示すように、チップセレクト回路部CSは、例えば、抵抗R1、R2と比較器COMP1、基準電圧生成回路部Rによって構成する。
抵抗R1の一端は、電源電圧端子Vddと接続されており、抵抗R1の他端は、抵抗R2の一端と接続されている。抵抗R2の他端は、グランド端子GNDと接続されている。
比較器COMP1のプラス入力側は、抵抗R1の他端及び抵抗R2の一端と接続されている。また、比較器COMP1のマイナス入力側は、基準電圧Vrefを印加するための基準電圧生成回路部Rと接続されている。
比較器COMP1の出力側は、メモリ部M及び第3のスイッチSW3と接続されている。
As illustrated in FIG. 6, the chip select circuit unit CS includes, for example, resistors R1 and R2, a comparator COMP1, and a reference voltage generation circuit unit R.
One end of the resistor R1 is connected to the power supply voltage terminal Vdd, and the other end of the resistor R1 is connected to one end of the resistor R2. The other end of the resistor R2 is connected to the ground terminal GND.
The positive input side of the comparator COMP1 is connected to the other end of the resistor R1 and one end of the resistor R2. The negative input side of the comparator COMP1 is connected to a reference voltage generation circuit unit R for applying the reference voltage Vref.
The output side of the comparator COMP1 is connected to the memory unit M and the third switch SW3.
このような回路構成で、基準電圧生成回路部Rから入力される基準電圧Vrefと、電源電圧端子Vddから入力される電源電圧を比較し、電源電圧が基準電圧Vrefよりも大きい値又は電源電圧が基準電圧Vrefと同じ値となる場合に、比較器COMP1からチップセレクト信号CS1がメモリ部Mに入力され、メモリ部Mに温度補償用制御データや切替用制御データを書き込める状態にする。
また、同様に比較器COMP1から切替信号S3が出力され、第3のスイッチSW3は、機能端子FUNCがメモリ部Mと接続するように切り替えられる。
これによりメモリ部Mに書込読込端子INPUT/OUTUTとなった機能端子FUNCから、温度補償用制御データ及び切替用制御データの書き込みや読み込みを実施することができる。
With such a circuit configuration, the reference voltage Vref input from the reference voltage generation circuit R is compared with the power supply voltage input from the power supply voltage terminal Vdd, and the power supply voltage is greater than the reference voltage Vref or the power supply voltage is When the value is the same as the reference voltage Vref, the chip select signal CS1 is input from the comparator COMP1 to the memory unit M so that temperature compensation control data and switching control data can be written to the memory unit M.
Similarly, the switching signal S3 is output from the comparator COMP1, and the third switch SW3 is switched so that the function terminal FUNC is connected to the memory unit M.
As a result, the temperature compensation control data and the switching control data can be written or read from the function terminal FUNC that has become the write / read terminal INPUT / OUTUT in the memory unit M.
切替信号制御回路部Cは、第2のスイッチSW2と接続されている。メモリ部Mに入力された切替用制御データを読み込み、前記切替用制御データに基づき、第2のスイッチSW2に切替信号S2を出力する。
これにより、図3及び図4のように、第2のスイッチSW2は切り替えられ、また、機能端子FUNCと第2のスイッチSW2が接続されるように第3のスイッチSW3が切り替わることにより、機能端子FUNCは、インヒビット端子INHと周波数制御端子Vcontを兼用することになる。
The switching signal control circuit unit C is connected to the second switch SW2. The switching control data input to the memory unit M is read, and a switching signal S2 is output to the second switch SW2 based on the switching control data.
As a result, as shown in FIGS. 3 and 4, the second switch SW2 is switched, and the third switch SW3 is switched so that the function terminal FUNC and the second switch SW2 are connected. The FUNC serves both as the inhibit terminal INH and the frequency control terminal Vcont.
ここで、書込読込端子INPUT/OUTUTは、温度補償用制御データや切替用制御データをメモリ部Mに書き込んだり、メモリ部Mに書き込まれた温度補償用制御データや切替用制御データを読み込んだりするための端子のことである。
この機能を作用させる際には、チップセレクト回路部CSに電源電圧端子Vddから一定以上の電圧を印加し、チップセレクト回路部CSからチップセレクト信号CS1をメモリ部Mに入力し、メモリ部Mに温度補償用制御データや切替用制御データを書き込める状態にする。
また、同様にチップセレクト回路部CSからの切替信号S3が第3のスイッチSW3に入力され、機能端子FUNCとメモリ部Mが接続され、機能端子FUNCと第2のスイッチSW2とが切り離される。
Here, the write / read terminal INPUT / OUTUT writes temperature compensation control data and switching control data into the memory unit M, and reads temperature compensation control data and switching control data written in the memory unit M. It is a terminal to do.
When this function is applied, a certain voltage or more is applied from the power supply voltage terminal Vdd to the chip select circuit unit CS, and the chip select signal CS1 is input from the chip select circuit unit CS to the memory unit M. Enable to write temperature compensation control data and switching control data.
Similarly, the switching signal S3 from the chip select circuit unit CS is input to the third switch SW3, the function terminal FUNC and the memory unit M are connected, and the function terminal FUNC and the second switch SW2 are disconnected.
インヒビット端子INHは、増幅回路部Yの第2のインバータINV2に電源電圧端子Vddからの電源電圧が印加されなくなり、増幅回路部Yの第2のインバータINV2のみが停止し、圧電発振器の発振周波数の出力を停止させる端子のことである。
つまり、切替信号制御回路部Cからの切替信号S2が第2のスイッチSW2に入力され、第1のスイッチSW1と機能端子FUNCと接続するように切り替えられた状態で、インヒビット端子INHとなった機能端子FUNCに定電圧を印加する。定電圧が印加されると、増幅回路部の第2のインバータINV2と電源電圧端子Vdd間に配置されているスイッチSW1に信号S1が入力され、増幅回路部の第2のインバータINV2と電源電圧端子Vddが切り離される。
The inhibit terminal INH stops the supply of the power supply voltage from the power supply voltage terminal Vdd to the second inverter INV2 of the amplifier circuit unit Y, stops only the second inverter INV2 of the amplifier circuit unit Y, and the oscillation frequency of the piezoelectric oscillator A terminal that stops output.
That is, the switching signal S2 from the switching signal control circuit unit C is input to the second switch SW2, and the function becomes the inhibit terminal INH in a state where the switching is performed so as to connect the first switch SW1 and the function terminal FUNC. A constant voltage is applied to the terminal FUNC. When a constant voltage is applied, the signal S1 is input to the switch SW1 disposed between the second inverter INV2 of the amplifier circuit unit and the power supply voltage terminal Vdd, and the second inverter INV2 of the amplifier circuit unit and the power supply voltage terminal Vdd is disconnected.
周波数制御端子Vcontは、圧電振動素子の温度特性を補正させる端子のことである。
つまり、切替信号制御回路部Cからの切替信号S2が第2のスイッチSW2に入力され、発振回路部Xの可変容量ダイオードCv1、Cv2のカソードと機能端子FUNCと接続するように切り替えられた状態で、周波数制御端子Vcontとなった機能端子FUNCに定電圧を印加する。定電圧が印加されると、発振回路部Xの可変容量ダイオードCv1、Cv2のカソードに接続されており、前記発振回路部Xの可変容量ダイオードCv1、Cv2の負荷容量を変動させることによって行う。
The frequency control terminal Vcont is a terminal for correcting the temperature characteristics of the piezoelectric vibration element.
That is, the switching signal S2 from the switching signal control circuit unit C is input to the second switch SW2, and is switched so as to connect the cathodes of the variable capacitance diodes Cv1 and Cv2 of the oscillation circuit unit X and the function terminal FUNC. Then, a constant voltage is applied to the function terminal FUNC that has become the frequency control terminal Vcont. When a constant voltage is applied, it is connected to the cathodes of the variable capacitance diodes Cv1 and Cv2 of the oscillation circuit section X, and the load capacitance of the variable capacitance diodes Cv1 and Cv2 of the oscillation circuit section X is varied.
切替信号S1は、第3のスイッチSW3が第2のスイッチSW2と接続するように切り替えられ、第2のスイッチSW2が第1のスイッチSW1と機能端子FUNCと接続するように切り替えられた状態で、機能端子FUNCに電圧が印加されることで出力される信号である。
切替信号S2は、第3のスイッチSW3がメモリ部Mと書込読込端子INPUT/OUTPUTと接続するように切り替えられた状態で、書込読込端子INPUT/OUTPUTからメモリ部Mに切替用制御データが入力し記憶され、そのメモリ部Mから切替信号制御回路部Cが切替用制御データを読み込むことにより、その切替用制御データに基づいて、切替信号制御回路部Cから第2のスイッチSW2に出力される信号である。
切替信号S3は、電源電圧端子Vddから一定以上の電源電圧を印加することにより、その電源電圧に基づいて、チップセレクト回路部CSから第3のスイッチSW3に出力される信号である。
チップセレクト信号CS1は、電源電圧端子Vddから一定以上の電源電圧を印加することにより、その電源電圧に基づいてチップセレクト回路部CSからメモリ部Mに出力される信号である。
The switching signal S1 is switched so that the third switch SW3 is connected to the second switch SW2, and the second switch SW2 is switched so as to be connected to the first switch SW1 and the function terminal FUNC. This signal is output when a voltage is applied to the function terminal FUNC.
The switching signal S2 is transmitted from the write / read terminal INPUT / OUTPUT to the memory unit M in a state where the third switch SW3 is switched to connect the memory unit M and the write / read terminal INPUT / OUTPUT. When the switching signal control circuit unit C reads the switching control data from the memory unit M, the switching signal control circuit unit C outputs the switching data to the second switch SW2 based on the switching control data. Signal.
The switching signal S3 is a signal that is output from the chip select circuit unit CS to the third switch SW3 based on the power supply voltage when a power voltage of a certain level or higher is applied from the power supply voltage terminal Vdd.
The chip select signal CS1 is a signal that is output from the chip select circuit unit CS to the memory unit M based on the power supply voltage by applying a certain power supply voltage from the power supply voltage terminal Vdd.
図3に示すように、機能端子FUNCを周波数制御端子Vcontとして用いる場合、まず、書込読込端子INPUT/OUTPUTからメモリ部Mに切替用制御データが入力されると、切替信号制御回路部Cは、メモリ部Mに入力された 切替用制御データを読み出し、接続されている第2のスイッチSW2に切替信号S2を出力する。
出力された前記切替信号S3により、第3のスイッチSW3が切り替わり、出力された前記切替信号S2により第2のスイッチSW2が切り替わることで、機能端子FUNCが発振回路部Xの可変容量ダイオードCv1、Cv2のカソードと接続されることによって、機能端子FUNCが周波数制御端子Vcontとなる。
図3に示すように、周波数制御端子Vcontとなった機能端子FUNCに定電圧が印加されることにより、負荷容量が調整される。このように、負荷容量を調整することによって、圧電振動素子20(Xtal)の発振特性を基準周波数に補償する。
即ち、広い温度範囲領域においては、可変容量ダイオードCv1、Cv2に供給される電圧が制御され、圧電振動素子20が有する固有の温度周波数特性を広い温度範囲で平坦化することができる。
As shown in FIG. 3, when the function terminal FUNC is used as the frequency control terminal Vcont, first, when switching control data is input from the write / read terminal INPUT / OUTPUT to the memory unit M, the switching signal control circuit unit C Then, the switching control data input to the memory unit M is read, and the switching signal S2 is output to the connected second switch SW2.
The third switch SW3 is switched by the output switching signal S3, and the second switch SW2 is switched by the output switching signal S2, so that the function terminals FUNC are variable capacitance diodes Cv1 and Cv2 of the oscillation circuit section X. As a result, the function terminal FUNC becomes the frequency control terminal Vcont.
As shown in FIG. 3, the load capacity is adjusted by applying a constant voltage to the function terminal FUNC that has become the frequency control terminal Vcont. Thus, by adjusting the load capacity, the oscillation characteristic of the piezoelectric vibration element 20 (Xtal) is compensated to the reference frequency.
That is, in the wide temperature range region, the voltage supplied to the variable capacitance diodes Cv1 and Cv2 is controlled, and the inherent temperature frequency characteristic of the
図4に示すように、機能端子FUNCをインヒビット端子INHとして用いる場合、まず、書込読込端子INPUT/OUTPUTからメモリ部Mに切替用制御データが入力されると、切替信号制御回路部Cは、前記メモリ部Mから入力された切替用制御データを読み出し、接続されている第2のスイッチSW2に切替信号S2を出力する。
出力された前記切替信号S3により、第3のスイッチSW3が切り替わり、出力された前記切替信号S2により第2のスイッチSW2が切り替わることで、機能端子FUNCが第1のスイッチSW1と接続されることによって、機能端子FUNCがインヒビット端子INHとなる。
機能端子FUNCがインヒビット端子INHとなることによって、機能端子FUNCからの信号S1により、第1のスイッチSW1が切り離された状態になる。従って、増幅回路部Yの第2のインバータINV2に電源電圧端子Vddからの電源電圧が印加されなくなり、増幅回路部Yの第2のインバータINV2のみが停止する。そのことによって、温度補償型圧電発振器の発振を停止することができる。
As shown in FIG. 4, when the function terminal FUNC is used as the inhibit terminal INH, first, when switching control data is input from the write / read terminal INPUT / OUTPUT to the memory unit M, the switching signal control circuit unit C The switching control data input from the memory unit M is read, and the switching signal S2 is output to the connected second switch SW2.
The third switch SW3 is switched by the output switching signal S3, and the second switch SW2 is switched by the output switching signal S2, so that the function terminal FUNC is connected to the first switch SW1. The function terminal FUNC becomes the inhibit terminal INH.
When the function terminal FUNC becomes the inhibit terminal INH, the first switch SW1 is disconnected by the signal S1 from the function terminal FUNC. Accordingly, the power supply voltage from the power supply voltage terminal Vdd is not applied to the second inverter INV2 of the amplifier circuit unit Y, and only the second inverter INV2 of the amplifier circuit unit Y is stopped. As a result, the oscillation of the temperature compensated piezoelectric oscillator can be stopped.
つまり、インヒビット端子INHとなった機能端子FUNCへの電圧の印加により、圧電振動素子20を振動させつつ、圧電発振器としての出力を停止できるので、圧電発振器の立ち上がり時間を短縮させることができる。
That is, by applying a voltage to the function terminal FUNC that has become the inhibit terminal INH, the
また、図5に示すように、機能端子FUNCを書込読込端子INPUT/OUTPUTとして用いる場合、電源電圧端子Vddから、チップセレクト回路部CSに一定以上の電圧を印加し、チップセレクト回路部CSからチップセレクト信号が出力される。このチップセレクト信号CS1がメモリ部Mに入力され、メモリ部Mに温度補償用制御データや切替用制御データを書き込める状態にする。
また、同様にチップセレクト回路部CSから切替信号S3が出力され、第3のスイッチSW3に入力される。それにより第3のスイッチSW3が機能し、機能端子FUNCと第2のスイッチSW2とが切り離され、機能端子FUNCとメモリ部Mが接続されることで、機能端子FUNCが書込読込端子INPUT/OUTPUTとなる。
機能端子FUNCが書込読込端子INPUT/OUTPUTとなることによって、メモリ部Mに温度補償用制御データや切替制御用データを入力することができる。
尚、機能端子FUNCが、インヒビット端子INHや周波数制御端子Vcontとなる場合には、第3のスイッチSW3により機能端子FUNCからメモリ部Mを切断することができ、メモリ部Mに不必要な信号が入力できないようにすることが可能となる。
Further, as shown in FIG. 5, when the function terminal FUNC is used as the write / read terminal INPUT / OUTPUT, a voltage of a certain level or more is applied from the power supply voltage terminal Vdd to the chip select circuit unit CS, and the chip select circuit unit CS A chip select signal is output. The chip select signal CS1 is input to the memory unit M, and the memory unit M is brought into a state where control data for temperature compensation and control data for switching can be written.
Similarly, the switching signal S3 is output from the chip select circuit unit CS and input to the third switch SW3. Thereby, the third switch SW3 functions, the function terminal FUNC and the second switch SW2 are disconnected, and the function terminal FUNC is connected to the memory unit M, so that the function terminal FUNC is connected to the write / read terminal INPUT / OUTPUT. It becomes.
When the function terminal FUNC becomes the writing / reading terminal INPUT / OUTPUT, the temperature compensation control data and the switching control data can be input to the memory unit M.
When the function terminal FUNC becomes the inhibit terminal INH or the frequency control terminal Vcont, the memory unit M can be disconnected from the function terminal FUNC by the third switch SW3, and unnecessary signals are sent to the memory unit M. It is possible to prevent input.
このように本発明の実施形態に係る温度補償型圧電発振器により、従来の温度補償型圧電発振器のようにインヒビット端子INHのような新たな端子を設けることなく、機能端子FUNCに周波数制御端子Vcontとインヒビット端子INHとを兼用させることにより、増幅回路部Yの第2のインバータINV2と電源電圧端子Vddの間に配置されたスイッチSW1を切り替えることができる。
例えば、第2のスイッチSW2及び第3のスイッチSW3を切り替えて、機能端子FUNCがインヒビット端子INHとした場合、機能端子FUNCに電圧を印加すると、増幅回路部Yの第2のインバータINV2に電源電圧端子Vddからの電源電圧が印加されなくなり、増幅回路部Yの第2のインバータINV2のみを停止させることができる。それにより、発振回路部Xは動作したまま、圧電発振器の発振周波数の出力を停止させることができるので、増幅回路部Yの第2のインバータINV2に電源電圧を印加すると、発振回路部Xには、電源電圧が印加されたままである動作した状態なので、すぐに発振周波数を出力することができ、立ち上がり時間を短縮させることが可能となる。
また、温度補償型圧電発振器の立ち上がり時間を考慮する必要がなく、モジュールに搭載されている他の電子部品よりも前に温度補償型圧電発振器に電源電圧を印加する必要がないため、温度補償型圧電発振器にかかる消費電力を低減することができる。
また、このような構成にすることによって、書込読込端子INPUT/OUTPUTと周波数制御端子Vcont及びインヒビット端子INHを兼用することができるので、温度補償型圧電発振器に設ける新たな電極端子として書込読込端子INPUT/OUTPUTと周波数制御端子Vcont及びインヒビット端子INHを温度補償型圧電発振器の表面に設けることがないため、温度補償型圧電発振器の更なる小型化に対応することができる。
また、電源電圧端子Vddとチップセレクト端子CSを兼用することができるので、温度補償型圧電発振器に設ける新たな電極端子としてチップセレクト端子CSを温度補償型圧電発振器の表面に設けることがないため、温度補償型圧電発振器の更なる小型化に対応することができる。
また、温度補償型圧電発振器の外部接続用電極端子の電極端子数が増えないことから、携帯電話等のモジュールを構成しているマザーボード上に搭載する場合、マザーボード上の配線や圧電発振器を搭載する為の搭載パッドの位置を変更する必要がなく、前記搭載パッドに電圧を印加するタイミング等を調整するように、モジュールを起動させているソフトウエアを変更することで対応することが可能となる。
また、チップセレクト回路部CSは、基準電圧生成回路部Rから入力される基準電圧Vrefと、電源電圧端子Vddから入力される電源電圧を比較し、電源電圧が基準電圧Vrefよりも大きい値又は電源電圧と基準電圧Vrefが同じ値となる場合に切替信号S3を出力する比較器COMPとで構成されることにより、チップセレクト回路部CSからの切替信号S3が第3のスイッチSW3に入力されない場合、第3のスイッチSW3は機能端子FUNCとメモリ部の間を断線することができ、機能端子FUNCからのメモリ部Mに不必要な信号が入力できないようにすることが可能となる。
As described above, the temperature compensated piezoelectric oscillator according to the embodiment of the present invention provides the function terminal FUNC with the frequency control terminal Vcont without providing a new terminal such as the inhibit terminal INH unlike the conventional temperature compensated piezoelectric oscillator. By also using the inhibit terminal INH, the switch SW1 disposed between the second inverter INV2 of the amplifier circuit unit Y and the power supply voltage terminal Vdd can be switched.
For example, if the function switch FUNC is switched to the inhibit terminal INH by switching the second switch SW2 and the third switch SW3, when a voltage is applied to the function terminal FUNC, the power supply voltage is applied to the second inverter INV2 of the amplifier circuit unit Y. The power supply voltage from the terminal Vdd is no longer applied, and only the second inverter INV2 of the amplifier circuit unit Y can be stopped. Accordingly, the output of the oscillation frequency of the piezoelectric oscillator can be stopped while the oscillation circuit unit X is operating. Therefore, when the power supply voltage is applied to the second inverter INV2 of the amplification circuit unit Y, the oscillation circuit unit X Since the power supply voltage is still applied, the oscillating frequency can be output immediately and the rise time can be shortened.
In addition, it is not necessary to consider the rise time of the temperature compensated piezoelectric oscillator, and it is not necessary to apply a power supply voltage to the temperature compensated piezoelectric oscillator before other electronic components mounted on the module. The power consumption applied to the piezoelectric oscillator can be reduced.
Further, by adopting such a configuration, the write / read terminal INPUT / OUTPUT, the frequency control terminal Vcont, and the inhibit terminal INH can be used together, so that the new electrode terminal provided in the temperature-compensated piezoelectric oscillator can be written / read. Since the terminal INPUT / OUTPUT, the frequency control terminal Vcont, and the inhibit terminal INH are not provided on the surface of the temperature compensated piezoelectric oscillator, it is possible to cope with further downsizing of the temperature compensated piezoelectric oscillator.
Further, since the power supply voltage terminal Vdd and the chip select terminal CS can be used together, the chip select terminal CS is not provided on the surface of the temperature compensated piezoelectric oscillator as a new electrode terminal provided in the temperature compensated piezoelectric oscillator. It is possible to cope with further downsizing of the temperature compensated piezoelectric oscillator.
Also, since the number of electrode terminals for external connection electrode terminals of the temperature compensated piezoelectric oscillator does not increase, when mounting on a motherboard that constitutes a module such as a cellular phone, wiring on the motherboard and piezoelectric oscillator are mounted. It is not necessary to change the position of the mounting pad for this purpose, and it is possible to cope with this problem by changing the software that activates the module so as to adjust the timing of applying a voltage to the mounting pad.
The chip select circuit unit CS compares the reference voltage Vref input from the reference voltage generation circuit unit R with the power supply voltage input from the power supply voltage terminal Vdd, and the power supply voltage is greater than the reference voltage Vref or the power supply voltage. When the switching signal S3 from the chip select circuit unit CS is not input to the third switch SW3 by being configured by the comparator COMP that outputs the switching signal S3 when the voltage and the reference voltage Vref have the same value, The third switch SW3 can disconnect between the function terminal FUNC and the memory unit, and can prevent an unnecessary signal from being input to the memory unit M from the function terminal FUNC.
尚、本発明は前記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、前記した本実施形態では、圧電振動素子20を構成する圧電素材として水晶を用いた場合を説明したが、他の圧電素材として、ニオブ酸リチウム、タンタル酸リチウムまたは、圧電セラミックスを圧電素材として用いた圧電振動素子でも構わない。
In addition, this invention is not limited to the said embodiment, A various change, improvement, etc. are possible in the range which does not deviate from the summary of this invention.
For example, in the above-described embodiment, the case where crystal is used as the piezoelectric material constituting the
本発明の温度補償型圧電発振器100は、パッケージ10の凹部空間内に圧電振動素子20と、集積回路素子30が収容されて蓋体で気密封止されているが、前記パッケージの一方の主面に形成されている第1の凹部空間内に、圧電振動素子が搭載され、前記パッケージの他方の主面に形成される第2の凹部空間内に集積回路素子が搭載された構造としても構わない。
In the temperature compensated
10・・・パッケージ
11・・・凹部空間
12・・・封止用導体パターン
13・・・外部接続用電極端子
14・・・圧電振動素子搭載パッド
15・・・集積回路素子搭載パッド
16・・・搭載部
20・・・圧電振動素子
21・・・励振用電極
30・・・集積回路素子
50・・・蓋体
51・・・封止部材
100・・・圧電発振器
X・・・発振回路部
Y・・・増幅回路部
M・・・メモリ部
C・・・切替信号制御回路部
T・・・温度補償信号制御回路部
CS・・・チップセレクト回路部
Cv1、Cv2・・・可変容量ダイオード
R1、R2、R3・・・抵抗
INV1・・・第1のインバータ
INV2・・・第2のインバータ
SW1・・・第1のスイッチ
SW2・・・第2のスイッチ
SW3・・・第3のスイッチ
COMP1・・・比較器
Vdd・・・電源電圧端子
CS・・・チップセレクト端子
FUNC・・・機能端子
Vcont・・・周波数制御端子
INH・・・インヒビット端子
OUTPUT/INPUT・・・書込読込端子
OUT・・・出力端子
GND・・・グランド端子
XT1、XT2・・・圧電振動素子端子
CS1・・・チップセレクト信号
S1、S2、S3・・・切替信号
DESCRIPTION OF
Claims (2)
前記外部接続用電極端子は、周波数制御端子とインヒビット端子と書込読込端子とを兼用する機能端子と、電源電圧端子と、出力端子と、グランド端子とから構成されており、
前記集積回路素子には、前記圧電振動素子の共振周波数に基づいて発振信号を出力する第1のインバータと、負荷容量になる可変容量ダイオードを含む発振回路部と、
入力される前記発振信号を増幅し、前記出力端子に出力する第2のインバータを含む増幅回路部と、
前記増幅回路部の前記第2のインバータと前記電源電圧端子の接続間に配置される第1のスイッチと、
前記第1のスイッチと前記第3のスイッチと前記可変容量ダイオードのカソードとの接続間に配置される第2のスイッチと、
温度補償用制御データと、前記第2のスイッチを切り替えるための切替用制御データとを記憶するためのメモリ部と、
前記機能端子と前記第2のスイッチと前記メモリ部との接続間に配置される第3のスイッチと、
前記メモリ部内の前記温度補償用制御データに基づき、温度補償を行なう温度補償信号制御回路部と、
前記メモリ部内の前記切替用制御データに基づき、前記第2のスイッチを切り替える切替信号を発生するための切替信号制御回路部と、
前記電源電圧端子から入力される電源電圧に基づき、前記メモリ部に前記第2のスイッチを切り替えるための前記切替用制御データと、前記温度補償用制御データを書き込める状態にするためのチップセレクト信号と、前記第3のスイッチを切り替える切替信号を出力するためのチップセレクト回路部とを備え、
前記第1のスイッチは、前記機能端子から入力された信号により前記電源電圧端子と前記増幅回路部の前記第2のインバータとの間を接続または切断し、
前記第2のスイッチは、前記切替信号制御回路部からの切替信号により、前記第1のスイッチ又は前記可変容量ダイオードのカソードと、前記機能端子との接続を切り替え、
前記第3のスイッチは、前記チップセレクト回路部からの切替信号により、前記メモリ部又は、前記第2のスイッチと、前記機能端子との接続を切り替えることを特徴とする温度補償型圧電発振器。 A temperature having a piezoelectric vibration element, an integrated circuit element, a package having an external connection electrode terminal, housing the piezoelectric vibration element and the integrated circuit element, and a lid for hermetically sealing the package Compensated piezoelectric oscillator,
The external connection electrode terminal is composed of a function terminal that doubles as a frequency control terminal, an inhibit terminal, and a read / write terminal, a power supply voltage terminal, an output terminal, and a ground terminal.
The integrated circuit element includes a first inverter that outputs an oscillation signal based on a resonance frequency of the piezoelectric vibration element, an oscillation circuit unit that includes a variable capacitance diode serving as a load capacitance,
An amplification circuit unit including a second inverter that amplifies the input oscillation signal and outputs the amplified oscillation signal to the output terminal;
A first switch disposed between the connection of the second inverter of the amplifier circuit unit and the power supply voltage terminal;
A second switch disposed between the connection of the first switch, the third switch, and the cathode of the variable capacitance diode;
A memory unit for storing temperature compensation control data and switching control data for switching the second switch;
A third switch disposed between the functional terminal, the second switch, and the memory unit;
A temperature compensation signal control circuit unit for performing temperature compensation based on the temperature compensation control data in the memory unit;
A switching signal control circuit unit for generating a switching signal for switching the second switch based on the switching control data in the memory unit;
Based on a power supply voltage input from the power supply voltage terminal, the switching control data for switching the second switch to the memory unit, and a chip select signal for enabling the temperature compensation control data to be written A chip select circuit unit for outputting a switching signal for switching the third switch,
The first switch connects or disconnects the power supply voltage terminal and the second inverter of the amplifier circuit unit according to a signal input from the function terminal,
The second switch switches connection between the functional terminal and the cathode of the first switch or the variable capacitance diode according to a switching signal from the switching signal control circuit unit,
The temperature-compensated piezoelectric oscillator, wherein the third switch switches connection between the memory unit or the second switch and the functional terminal according to a switching signal from the chip select circuit unit.
前記基準電圧生成回路部から入力される基準電圧と、前記電源電圧端子から入力される電源電圧を比較し、電源電圧が基準電圧よりも大きい値又は電源電圧と基準電圧が同じ値となる場合に前記切替信号及び前記チップセレクト信号を出力する比較器によって構成されていることを特徴とする請求項1記載の温度補償型圧電発振器 The chip select circuit unit includes a reference voltage generation circuit unit that generates a reference voltage;
When the reference voltage input from the reference voltage generation circuit unit is compared with the power supply voltage input from the power supply voltage terminal, the power supply voltage is greater than the reference voltage or the power supply voltage and the reference voltage are the same value. 2. The temperature compensated piezoelectric oscillator according to claim 1, comprising a comparator that outputs the switching signal and the chip select signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020969A JP2009182805A (en) | 2008-01-31 | 2008-01-31 | Temperature compensation piezoelectric oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020969A JP2009182805A (en) | 2008-01-31 | 2008-01-31 | Temperature compensation piezoelectric oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182805A true JP2009182805A (en) | 2009-08-13 |
Family
ID=41036397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008020969A Pending JP2009182805A (en) | 2008-01-31 | 2008-01-31 | Temperature compensation piezoelectric oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182805A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205563A (en) * | 2010-03-26 | 2011-10-13 | Nippon Dempa Kogyo Co Ltd | Multifunctional voltage controlled temperature compensated crystal oscillator |
-
2008
- 2008-01-31 JP JP2008020969A patent/JP2009182805A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011205563A (en) * | 2010-03-26 | 2011-10-13 | Nippon Dempa Kogyo Co Ltd | Multifunctional voltage controlled temperature compensated crystal oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7710002B2 (en) | Piezoelectric resonator for oscillator and surface mount type piezoelectric oscillator | |
JP5144166B2 (en) | Piezoelectric oscillator | |
US7468574B2 (en) | Piezoelectric resonator for oscillator and surface mount type piezoelectric oscillator | |
JP2012156977A (en) | Crystal oscillator | |
JP5031481B2 (en) | Temperature compensated piezoelectric oscillator | |
JP5031480B2 (en) | Piezoelectric oscillator | |
JP4822139B2 (en) | Device and device manufacturing method | |
JP2009182805A (en) | Temperature compensation piezoelectric oscillator | |
JP2000114877A (en) | Piezoelectric oscillator | |
JP5252172B2 (en) | Piezoelectric devices and electronic equipment | |
JP2007324933A (en) | Piezoelectric oscillator and its manufacturing method | |
JP2008219093A (en) | Piezoelectric oscillator | |
JP2005026843A (en) | Piezoelectric device | |
JP2011182025A (en) | Temperature compensation type piezoelectric oscillator | |
JP5302796B2 (en) | Method for manufacturing piezoelectric device | |
JP2010109879A (en) | Piezoelectric device | |
JP2007158457A (en) | Piezoelectric oscillator and its fabrication process | |
JP2007103994A (en) | Piezoelectric oscillator | |
JP2007013717A (en) | Adjusting method of piezo oscillator | |
JP5075430B2 (en) | Piezoelectric oscillator | |
JP2008283351A (en) | Piezoelectric vibrator module | |
JP2008011471A (en) | Piezoelectric oscillator | |
JP2006279873A (en) | Method of manufacturing temperature-compensated crystal oscillator | |
JP2004128929A (en) | Crystal oscillator | |
JP2009077080A (en) | Piezoelectric device and electronic apparatus |