JP2009182523A - Current source circuit - Google Patents
Current source circuit Download PDFInfo
- Publication number
- JP2009182523A JP2009182523A JP2008018346A JP2008018346A JP2009182523A JP 2009182523 A JP2009182523 A JP 2009182523A JP 2008018346 A JP2008018346 A JP 2008018346A JP 2008018346 A JP2008018346 A JP 2008018346A JP 2009182523 A JP2009182523 A JP 2009182523A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- current source
- circuit
- source circuit
- variable resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、VCO(Voltage control Oscillator)等に使用する電流源回路に関する。 The present invention relates to a current source circuit used for a VCO (Voltage control Oscillator) or the like.
一般に、LC共振によるVCOは共振インピーダンスが温度により大きく変動する。共振インピーダンスが変動すると、VCOの発振振幅が変動する。この場合、VCOにとって重要な特性である位相雑音特性が劣化してしまう。 In general, in a VCO based on LC resonance, the resonance impedance greatly varies depending on the temperature. When the resonance impedance varies, the oscillation amplitude of the VCO varies. In this case, the phase noise characteristic that is important for the VCO is deteriorated.
そこで、当該温度特性と逆の温度特性をVCOの電流源回路に持たせることにより、温度変化による共振インピーダンスの変動を打ち消してVCOの発振振幅を一定に保持し、位相雑音特性の劣化を防止している。 Therefore, by providing the VCO current source circuit with a temperature characteristic opposite to the temperature characteristic, the fluctuation of the resonant impedance due to the temperature change is canceled and the oscillation amplitude of the VCO is kept constant, thereby preventing the deterioration of the phase noise characteristic. ing.
図5は、VCOに使用する電流源回路の従来例を示す図である。
図5に示す電流源回路500は、トランジスタQ1とQ2およびQ3とで構成されるカレントミラー回路と、トランジスタQ4とQ5とで構成されるカレントミラー回路と、を備える電流源回路である。トランジスタQ1〜Q3のソースは電源と接続され、トランジスタQ1−Q4間とQ2−Q5間はドレインとコレクタとで接続され、トランジスタQ4とQ5のエミッタは接地されている。
FIG. 5 is a diagram showing a conventional example of a current source circuit used for a VCO.
A
電流源回路500は、温度特性を持たせるために、トランジスタQ5のエミッタ側に抵抗Rが接続されている。これにより、電流源回路500に接続するVCOの温度特性と逆の温度特性を持たせることが可能となる。しかし、プロセスによる抵抗バラツキの影響を受け易いという問題を持っている。
In the
そこで、一般的に、図5に示した抵抗Rを外付けにすることで、プロセスによる抵抗のバラツキの影響を受けないようにしている。
しかし、抵抗Rを外付けにすると、端子や外部パターンからのノイズを拾いやすくなってしまう。電流源回路500がノイズを拾うと、ノイズが電流源回路500からVCOに流入するため、VCOの位相雑音特性を劣化させてしまうという問題があった。
Therefore, in general, the resistor R shown in FIG. 5 is externally attached so as not to be affected by the resistance variation due to the process.
However, if the resistor R is externally attached, it becomes easy to pick up noise from the terminals and external patterns. When the
上記技術に関連して、特許文献1には、IC製造プロセスにおいて生じるR誤差を検出するとともに、検出した値を用いて、R誤差により生じる定数のばらつきを自動調整する時定数自動調整回路について開示されている。
In relation to the above technique,
また、特許文献2には、半導体装置内部基準抵抗と半導体装置外部基準抵抗とを用いて半導体装置内部抵抗の抵抗値のばらつきを検出し、抵抗値のばらつき量に応じて当該抵抗値を自動補正する抵抗値ばらつき自動補正回路について開示されている。
本発明は、上述した問題に鑑みてなされたものであり、その解決しようとする課題は、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することである。 The present invention has been made in view of the above-described problems, and a problem to be solved is to provide a current source circuit that is not easily affected by variations in resistance due to processes.
上記課題を解決するために、本電流源回路は、LC共振を用いた電圧制御発振回路に一定の電流を供給する電流源回路であって、前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ電流源回路として第1の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、所望の温度特性を持つ外付け抵抗の抵抗値と前記第1の可変抵抗の抵抗値とが一致または略一致となるように該第1の可変抵抗の抵抗値を変更する抵抗値制御回路と、を備える。 In order to solve the above problems, the current source circuit is a current source circuit that supplies a constant current to a voltage controlled oscillation circuit using LC resonance, and has a temperature opposite to the temperature characteristic of the voltage controlled oscillation circuit. A current supply circuit having a first variable resistor as a current source circuit having characteristics, supplying a constant current to the voltage controlled oscillation circuit, a resistance value of an external resistor having desired temperature characteristics, and the first resistance A resistance value control circuit that changes the resistance value of the first variable resistor so that the resistance value of the variable resistor matches or substantially matches.
本電流源回路によると、抵抗値制御回路が外付け抵抗の抵抗値と第1の可変抵抗の抵抗値とが一致または略一致となるように第1の可変抵抗の抵抗値を調整する。その結果、外付け抵抗値が持つ温度特性を本電流源回路に与えることが可能となる。したがって、第1の可変抵抗にプロセスによる抵抗バラツキが生じでも、当該抵抗バラツキの影響を受けにくくすることが可能となる。 According to this current source circuit, the resistance value control circuit adjusts the resistance value of the first variable resistor so that the resistance value of the external resistor and the resistance value of the first variable resistor match or substantially match. As a result, the temperature characteristic of the external resistance value can be given to the current source circuit. Therefore, even if resistance variation due to the process occurs in the first variable resistor, it is possible to make it less susceptible to the resistance variation.
以上に説明したように、本発明によると、プロセスによる抵抗のバラツキの影響を受けにくい電流源回路を提供することが可能となる。 As described above, according to the present invention, it is possible to provide a current source circuit that is not easily affected by resistance variations due to processes.
以下、本発明の実施形態について、図1〜図4に基づいて説明する。
図1は、本発明の実施例に係る電流源回路100の実施例を示す図である。
図1に示す電流源回路100は、p型MOSトランジスタQ1、Q2およびQ3と、npn型バイポーラトランジスタQ4およびQ5と、抵抗rと、可変抵抗R1と、可変抵抗R1の抵抗値を制御する抵抗値制御回路101と、を備える。なお、可変抵抗R1と以下に示す可変抵抗R2はVCO105の温度特性と逆の温度特性を電流源回路100に与える抵抗値を有する。また、可変抵抗R1とR2は、プロセスによるバラツキの傾向を同じにするために隣接して配置することが望ましい。
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
FIG. 1 is a diagram illustrating an embodiment of a
A
ここで、MOSトランジスタQ1とQ2およびQ3はカレントミラー回路を構成する。また、MOSトランジスタQ1−バイポーラトランジスタQ4間は、ドレインとコレクタとが抵抗rを介して接続され、MOSトランジスタQ2−バイポーラトランジスタQ5間は、ドレインとコレクタとが直接接続される。また、MOSトランジスタQ1、Q2およびQ3のソースは電源と接続され、バイポーラトランジスタQ4のエミッタは接地される。また、バイポーラトランジスタQ5のエミッタは可変抵抗R1を介して接地される。 Here, MOS transistors Q1, Q2 and Q3 constitute a current mirror circuit. Further, between the MOS transistor Q1 and the bipolar transistor Q4, a drain and a collector are connected via a resistor r, and between the MOS transistor Q2 and the bipolar transistor Q5, a drain and a collector are directly connected. The sources of MOS transistors Q1, Q2 and Q3 are connected to the power supply, and the emitter of bipolar transistor Q4 is grounded. The emitter of the bipolar transistor Q5 is grounded via the variable resistor R1.
抵抗値制御回路101は、可変抵抗R2と、外付け抵抗R3と、ソースが電源と接続されドレインが可変抵抗R2を介して接地されたp型MOSトランジスタQ6と、ソースが電源と接続されドレインが外付け抵抗R3を介して接地されたp型MOSトランジスタQ7と、基準電圧VrefとMOSトランジスタQ7のドレイン電圧とを入力としそれらの比較の結果をMOSトランジスタQ6およびQ7のゲートに出力するコンパレータ102と、MOSトランジスタQ6とQ7のドレイン電圧を入力としそれらの比較の結果を制御部104に出力するコンパレータ103と、コンパレータ103の出力に応じたデジタル制御信号(以下、「制御信号」という)を可変抵抗R1およびR2に出力して両抵抗値を変更する制御部104と、を備える。
The resistance
VCO105は、n型MOSトランジスタQ10〜Q13と、バリキャップC1およびC2と、インダクタL1およびL2と、を備えるクロスカップル型発振回路である。
ここで、MOSトランジスタQ10とQ11はカレントミラー回路を構成する電流源回路である。このMOSトランジスタQ10のドレインは、MOSトランジスタQ3のドレインと接続される。また、MOSトランジスタQ11のドレインは、MOSトランジスタQ12およびQ13のソースと接続される。また、MOSトランジスタQ10およびQ11のソースは接地される。
VCO 105 is a cross-coupled oscillation circuit including n-type MOS transistors Q10 to Q13, varicaps C1 and C2, and inductors L1 and L2.
Here, the MOS transistors Q10 and Q11 are current source circuits constituting a current mirror circuit. The drain of MOS transistor Q10 is connected to the drain of MOS transistor Q3. The drain of MOS transistor Q11 is connected to the sources of MOS transistors Q12 and Q13. The sources of MOS transistors Q10 and Q11 are grounded.
一方、MOSトランジスタQ12とQ13は互いのゲートとドレインとが接続され、トランジスタQ12およびQ13のドレインには、それぞれインダクタL1の一端およびバリキャップC1のカソード、インダクタL2の一端およびバリキャップC2のカソードが接続される。 また、インダクタL1およびL2の他端は電源と接続され、バリキャップC1およびC2のアノードは制御電圧Vtの入力端子と接続されている。 On the other hand, MOS transistors Q12 and Q13 have their gates and drains connected to each other, and the drains of transistors Q12 and Q13 have one end of inductor L1 and the cathode of varicap C1, one end of inductor L2 and the cathode of varicap C2, respectively. Connected. The other ends of the inductors L1 and L2 are connected to the power source, and the anodes of the varicaps C1 and C2 are connected to the input terminal of the control voltage Vt.
以上の構成において、VCO105は、制御電圧Vtが印可されるとバリキャップC1およびC2のキャパシタが変化するので、制御電圧Vtに応じて発振周波数を変化させることができる。
In the above configuration, the
なお、図示したVCO105は、一般的なVCOを示したものなので詳細な説明は省略する。本実施例に係る電流源回路100に接続するVCOは、図示したVCO105に限定するものではなく、LC共振によるVCOであれば本実施例と同様の効果を得ることができる。
The illustrated VCO 105 is a general VCO and will not be described in detail. The VCO connected to the
抵抗値制御回路101のコンパレータ102に基準電圧Vrefが与えられると、コンパレータ102は、MOSトランジスタQ7のドレイン電圧が基準電圧Vrefと同じになるようにMOSトランジスタQ6およびQ7のゲートに出力電圧を印加する。その結果、両トランジスタのソース−ドレイン間に同じ電流が流れる。
When the reference voltage Vref is applied to the
コンパレータ103は、MOSトランジスタQ6とQ7のドレイン電圧を比較し、比較結果を制御部104に出力する。制御部104は、コンパレータ103の出力に応じて、両電圧が一致又は略一致となるように制御信号を生成し、当該制御信号を可変抵抗R1およびR2に出力して可変抵抗R1およびR2の抵抗値を増減させる。
The
この時、例えば、制御部104は、コンパレータ103の出力が0から1、または1から0に切り替わるタイミングを監視し、当該タイミングを検出した時に、両電圧が一致又は略一致したと判断すればよい。
At this time, for example, the
ここで、一般に、同一セル内のプロセスによる抵抗バラツキの傾向は同じなので、抵抗R1とR2のバラツキの傾向は同じとなる。
したがって、上述した動作により、可変抵抗R1(R2)は外付け抵抗R3と同じ抵抗値となるように調整される。その結果、抵抗R1にプロセスによる抵抗バラツキが生じた場合でも、その影響を受けることなく所望の温度特性を電流源回路100に持たせることが可能となる。
Here, generally, since the tendency of the resistance variation due to the process in the same cell is the same, the tendency of the resistances R1 and R2 is the same.
Therefore, the variable resistor R1 (R2) is adjusted to have the same resistance value as the external resistor R3 by the above-described operation. As a result, even when resistance variation due to the process occurs in the resistor R1, it is possible to give the current source circuit 100 a desired temperature characteristic without being affected by the variation.
また、制御部104はデジタル信号によって可変抵抗R1およびR2の制御を行なうので、抵抗値制御回路101に外付け端子や外部パターン等からノイズが流入した場合であっても、制御部104から可変抵抗R1およびR2に流入することはない。
In addition, since the
その結果、電流源回路100に温度特性を持たせる抵抗を外付け抵抗にしても、外付け端子や外部パターン等からのノイズを拾ってVCOに流入することを防止することが可能となる。その結果、当該ノイズにより電流源回路100に接続するVCOの位相雑音特性の劣化を防止することが可能となる。
As a result, it is possible to prevent noise from an external terminal, an external pattern, etc. from being picked up and flowing into the VCO even if the resistor that gives the
以上の構成において、例えば、電流源供給部は、図1に示したp型MOSトランジスタQ1、Q2およびQ3と、npn型バイポーラトランジスタQ4およびQ5と、抵抗rと、可変抵抗R1と、により実現でき、抵抗値制御部は、抵抗値制御回路101により実現できる。
In the above configuration, for example, the current source supply unit can be realized by the p-type MOS transistors Q1, Q2, and Q3, the npn-type bipolar transistors Q4 and Q5, the resistor r, and the variable resistor R1 shown in FIG. The resistance value control unit can be realized by the resistance
図2は、本発明の実施例に係る可変抵抗R1およびR2の構成例を示す図である。なお、両抵抗とも同じ構成なので、以下、可変抵抗R1について説明する。
図2に示す可変抵抗R1は、抵抗r1、r2、r3、r4およびr5とスイッチSW1、SW2、SW3およびSW4とを備える。抵抗r1、r2、r3、r4およびr5は直列に接続され、スイッチSW1、SW2、SW3、SW4はそれぞれ抵抗r1、r2、r3、r4に対して並列に接続される。
FIG. 2 is a diagram illustrating a configuration example of the variable resistors R1 and R2 according to the embodiment of the present invention. Since both resistors have the same configuration, the variable resistor R1 will be described below.
The variable resistor R1 shown in FIG. 2 includes resistors r1, r2, r3, r4, and r5 and switches SW1, SW2, SW3, and SW4. The resistors r1, r2, r3, r4, and r5 are connected in series, and the switches SW1, SW2, SW3, and SW4 are connected in parallel to the resistors r1, r2, r3, and r4, respectively.
なお、スイッチSW1、SW2、SW3およびSW4には、例えば、図2に示すようにn型MOSトランジスタQr1、Qr2、Qr3およびQr4を使用すればよい。この場合、MOSトランジスタQr1、Qr2、Qr3およびQr4のドレイン−ソース間にそれぞれ抵抗r1、r2、r3およびr4を接続し、各トランジスタのゲートに対して制御部104からの制御信号を(ビット毎に)印加すればよい。
For example, n-type MOS transistors Qr1, Qr2, Qr3, and Qr4 may be used for the switches SW1, SW2, SW3, and SW4 as shown in FIG. In this case, resistors r1, r2, r3, and r4 are connected between the drain and source of the MOS transistors Qr1, Qr2, Qr3, and Qr4, respectively, and a control signal from the
図3は、本実施例に係る制御部104の動作を説明するフローチャートである。
抵抗値制御回路101が動作を開始すると、制御部104は、処理をステップS301に移行する。
FIG. 3 is a flowchart for explaining the operation of the
When the resistance
ステップS301において、制御部104は、コンパレータ103の出力信号を読み込む。そして、処理をステップS302に移行する。
ステップS302において、制御部104は、ステップS301で読み出したコンパレータ103の出力信号が0か否かを判別する。そして、当該出力信号が0の場合、制御部104は処理をステップS303に移行する。
In step S <b> 301, the
In step S302, the
ステップS303において、制御部104は、制御部104が内部に備えるカウンタレジスタ(以下、「レジスタ」という)を1だけ繰り上げる。そして、処理をステップS301に移行する。
In step S <b> 303, the
一方、ステップS302において、当該出力信号が0でない場合、制御部104は処理をステップS304に移行する。
ステップS304において、制御部104は、制御部104が内部に備える記憶部にレジスタの値を記憶する。そして、ステップS305において、制御部104は、当該レジスタの値を、各ビットが図2に示したスイッチSW1〜SW4に接続されたバイアス回路に設定する。これにより、レジスタカウンタの値に応じてスイッチSW1〜SW4のON/OFFが切り替えられる。
On the other hand, when the output signal is not 0 in step S302, the
In step S304, the
例えば、抵抗r1〜r5の抵抗値がr1<r2<r3<r4<r5の関係にある場合、スイッチSW1、SW2、SW3およびSW4に、それぞれ制御信号の第1ビット(LSB(Least Significant Bit))、第2ビット、第3ビット、第4ビット(MSB(Most Significant Bit))を割り当てれば、カウント値が大きくなるに応じて可変抵抗R1の抵抗値を大きくすることができる。 For example, when the resistance values of the resistors r1 to r5 are in a relationship of r1 <r2 <r3 <r4 <r5, the first bit of the control signal (LSB (Least Significant Bit)) is applied to each of the switches SW1, SW2, SW3, and SW4. If the second bit, the third bit, and the fourth bit (MSB (Most Significant Bit)) are assigned, the resistance value of the variable resistor R1 can be increased as the count value increases.
なお、ステップS302では、コンパレータ103の出力信号が0に一致するか否かを判別しているが、例えば、0と一致または略一致(例えば、0±0.1の範囲)であるか否かを判別してもよい。
In step S302, it is determined whether or not the output signal of the
また、本実施例では、制御信号のデータ長が4ビットである場合について説明したが、データ長を4ビットに限定する趣旨でないのは当然である。例えば、可変抵抗値R1を構成する抵抗の数(抵抗値の可変範囲、変更可能な抵抗値の単位)に応じて適宜制御信号のデータ長を決定すればよい。 In this embodiment, the case where the data length of the control signal is 4 bits has been described. However, it is natural that the data length is not limited to 4 bits. For example, the data length of the control signal may be appropriately determined according to the number of resistors constituting the variable resistance value R1 (variable range of resistance value, variable resistance value unit).
以上に説明したように、本実施例に係る電流源回路100は、プロセスによる抵抗バラツキの傾向が同じ可変抵抗R2の抵抗値と、外付け抵抗R3の抵抗値と、が一致(または略一致)するように抵抗制御回路101が可変抵抗R2を調整するので、可変抵抗値R1にプロセスによる抵抗バラツキがあっても、電流源回路100が当該バラツキの影響を受けないようにすることが可能となる。その結果、電流源回路100に所望の温度特性を持たせることが可能となる。
As described above, in the
また、制御部104から可変抵抗値R1への制御信号は、デジタル信号であるので、例えば、外付け抵抗R3を接続する外付け端子や外部パターンなどからノイズを拾った場合でも、可変抵抗R1に流入することがない。その結果、図4に示すように、外付け端子や外部パターンからのノイズを拾って電流源回路100からVCOに流入しVCOの位相雑音特性を劣化させることを防止できる。
Further, since the control signal from the
また、制御部104から可変抵抗値R1への制御信号には、デジタル信号を使用しているので、抵抗値制御回路101を電流源回路100に追加しても電流源回路100におけるノイズの増加を防止することができる。
Further, since a digital signal is used as a control signal from the
なお、図4に示す特性グラフは、横軸が電流源回路100を構成する抵抗のバラツキ率を示し、縦軸が電流源回路100をVCOの電流源に使用した場合における位相雑音を示している。本実施例に係る電流源回路100は、プロセスによる抵抗バラツキを一定に保持し(図4ではバラツキ率5%に保持)、さらに、外部抵抗を使用した場合でも内部抵抗を使用した場合と同様の位相雑音となることを示している(図中の矢印)。
In the characteristic graph shown in FIG. 4, the horizontal axis represents the variation rate of the resistors constituting the
したがって、電流源回路100をVCOの電流源として使用することにより、VCOの振幅値を一定に保つことができるので、位相雑音特性を最適な状態で保持することが可能となる。
Therefore, by using the
100 ・・・ 電流源回路
101 ・・・ 抵抗値制御回路
102 ・・・ コンパレータ
103 ・・・ コンパレータ
104 ・・・ 制御部
105 ・・・ VCO
DESCRIPTION OF
Claims (4)
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第1の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第2の可変抵抗の抵抗値とが一致または略一致となるように該第2の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路。 A current source circuit for supplying a constant current to a voltage controlled oscillation circuit using LC resonance,
A current supply circuit having a first variable resistor having a temperature characteristic opposite to the temperature characteristic of the voltage controlled oscillation circuit, and supplying a constant current to the voltage controlled oscillation circuit;
A resistance value control circuit for controlling the resistance value of the second variable resistor so that the resistance value of the external resistor having a desired temperature characteristic and the resistance value of the second variable resistor match or substantially match;
A current source circuit comprising:
ことを特徴とする請求項1に記載の電流源回路。 The resistance value control circuit includes a second variable resistor having the same configuration as that of the first variable resistor, and the resistance value of the second variable resistor and the resistance value of the external resistor match or substantially match. So that the resistance value of the second variable resistor is controlled,
The current source circuit according to claim 1.
ことを特徴とする請求項1に記載の電流源回路。 The resistance values of the first and second variable resistors are controlled according to a digital control signal generated by the resistance value control unit.
The current source circuit according to claim 1.
前記電圧制御発振回路が有する温度特性と逆の温度特性を持つ第1の可変抵抗を有し、該電圧制御発振回路に一定の電流を供給する電流供給回路と、
所望の温度特性を持つ外付け抵抗の抵抗値と前記第2の可変抵抗の抵抗値とが一致または略一致となるように該第1の可変抵抗の抵抗値を制御する抵抗値制御回路と、
を備える電流源回路を電流源として使用する電圧制御発振回路。 A voltage controlled oscillation circuit using LC resonance,
A current supply circuit having a first variable resistor having a temperature characteristic opposite to the temperature characteristic of the voltage controlled oscillation circuit, and supplying a constant current to the voltage controlled oscillation circuit;
A resistance value control circuit for controlling the resistance value of the first variable resistor so that the resistance value of the external resistor having a desired temperature characteristic matches or substantially matches the resistance value of the second variable resistor;
A voltage controlled oscillation circuit using a current source circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008018346A JP2009182523A (en) | 2008-01-29 | 2008-01-29 | Current source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008018346A JP2009182523A (en) | 2008-01-29 | 2008-01-29 | Current source circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182523A true JP2009182523A (en) | 2009-08-13 |
Family
ID=41036169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008018346A Pending JP2009182523A (en) | 2008-01-29 | 2008-01-29 | Current source circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182523A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117054847A (en) * | 2023-07-31 | 2023-11-14 | 中国矿业大学 | Method for evaluating VCO phase noise sensitivity |
-
2008
- 2008-01-29 JP JP2008018346A patent/JP2009182523A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117054847A (en) * | 2023-07-31 | 2023-11-14 | 中国矿业大学 | Method for evaluating VCO phase noise sensitivity |
CN117054847B (en) * | 2023-07-31 | 2024-04-19 | 中国矿业大学 | Method for evaluating VCO phase noise sensitivity |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798301B1 (en) | Method and apparatus for controlling oscillation amplitude and oscillation frequency of crystal oscillator | |
US7633351B2 (en) | Differential ring oscillator | |
JP4608153B2 (en) | Charge pump current correction circuit | |
JP4929306B2 (en) | Bias generation circuit and voltage controlled oscillator | |
US7289003B2 (en) | Method and apparatus for amplitude control using dynamic biasing in a voltage controlled oscillator | |
JP2006339727A (en) | Voltage controlled oscillator | |
JP2005033541A (en) | Offset correction method, offset correction circuit, and electronic volume | |
US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
JP2012191275A (en) | Vco circuit | |
US7301409B2 (en) | Oscillator | |
KR101208565B1 (en) | Voltage controlled oscillator capable of reducing phase noise and jitter with high startup gain and method thereof | |
EP2874042A1 (en) | Oscillator buffer and method for calibrating the same | |
JP2009182523A (en) | Current source circuit | |
JP2016144163A (en) | Voltage controlled oscillation circuit | |
KR20060042200A (en) | Regulator circuit | |
JP2006033197A (en) | Pll circuit | |
CN115021746A (en) | Ring oscillator compensation circuit, CDR control loop and receiver | |
JP2003209440A (en) | Voltage controlled oscillation circuit and semiconductor integrated circuit having the same | |
JP3993471B2 (en) | Frequency modulation correction circuit | |
JP2005217773A (en) | Voltage-controlled piezoelectric oscillator | |
JP2006033238A (en) | Voltage-controlled oscillator | |
JP5198971B2 (en) | Oscillator circuit | |
US20070069830A1 (en) | Voltage-controlled oscillators (vco) | |
JP2016163061A (en) | Voltage controlled oscillator | |
JP2007019565A (en) | Crystal oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A131 | Notification of reasons for refusal |
Effective date: 20101130 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |