JP2009177215A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2009177215A JP2009177215A JP2009116402A JP2009116402A JP2009177215A JP 2009177215 A JP2009177215 A JP 2009177215A JP 2009116402 A JP2009116402 A JP 2009116402A JP 2009116402 A JP2009116402 A JP 2009116402A JP 2009177215 A JP2009177215 A JP 2009177215A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bonding
- manufacturing
- semiconductor device
- illumination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85053—Bonding environment
- H01L2224/85054—Composition of the atmosphere
- H01L2224/85075—Composition of the atmosphere being inert
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01007—Nitrogen [N]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
本発明は、認識装置、ボンディング装置および回路装置の製造方法に関し、特に、認識装置の認識精度を向上させ、また、ボンディング装置のボンディング精度を向上させ、それらを用いた回路装置の製造方法に関するものである。 The present invention relates to a recognition device, a bonding device, and a method for manufacturing a circuit device, and more particularly to a method for manufacturing a recognition device, a method for manufacturing a circuit device using the same. It is.
従来における半導体装置では、リードフレーム上に形成された搭載部にワイヤボンディングを行う場合には各搭載部毎に行われており、その1実施例として、例えば、特開昭63−29535号公報にその認識装置、ボンディング装置について開示されている。 In a conventional semiconductor device, when wire bonding is performed on a mounting portion formed on a lead frame, it is performed for each mounting portion, and one example thereof is disclosed in, for example, JP-A-63-29535. The recognition device and the bonding device are disclosed.
図17に示すように、ヒートブロック部1上には、チップ10が付されたトランジスタリードフレーム2が載置されている。そして、ヒートブロック部1上のリードフレーム2上部には、ボンディングアーム3が設置されており、ボンディングアーム3先端にはキャピラリー4が設置されている。このキャピラリー4にはワイヤ5が設置されたおり、キャピラリ4近傍にはワイヤ5のボール形成行うためのトーチ6が設置されている。
As shown in FIG. 17, a
そして、この熱圧着型ボンディング装置には、ワイヤボンド位置認識部7、ボンディングヘッド駆動部8が設置されており、ボンディングヘッド駆動部8のXY方向への稼働と連動して稼働するようにセットされた、ボンディング部を局部的に加熱するための局部加熱装置9も設置されている。この局部加熱装置9としては例えばレーザー光線装置を用いることができる。
In this thermocompression bonding apparatus, a wire bond
次に動作について説明する。ヒートブロック部1により加熱されたリードフレーム2に、ワイヤボンド位置認識部7の情報によりあらかじめプログラムされた通りボンディングヘッド駆動部8を稼働させるとともに、局部加熱装置9をボンディング中のみ稼働させてチップ10上の熱不足を補いつつボールボンドし、その後キャピラリー4をリードフレーム2側に移動させ、再び局部加熱装置9をボンディング中のみ稼働させてリードフレーム2側の熱不足を補いつつステッチボンドを行ない、その後トーチ6により切断されたワイヤ5の先端にボール部を形成させる。
Next, the operation will be described. The
次にチップ10上のもう一方の電極に、局部加熱装置9をボンディング中のみ稼働させてチップ10上の熱不足を補いつつボールボンドし、その後キャピラリー4をリードフレーム側に移動させ、再び局部加熱装置9をボンディング中のみ稼働させ、リードフレーム側の熱不足を補いつつステッチボンドを行ない、その後トーチ6により切断されたワイヤ5の先端にボールを形成させる。以上のようにボンディング部の熱不足を補いつつボンディングさせているため、高品質なワイヤボンドが得られる。またさらに超音波をも併用すればより高品質なワイヤボンドが得られるものである。
Next, the
また、上記実施例では、トランジスタチップの場合について示したが、チップはこれに限らずダイオード、ICなどであってもよく、本発明は任意の半導体装置のワイヤボンダーとして適用できるものである。 In the above embodiments, the case of a transistor chip has been described. However, the chip is not limited to this and may be a diode, an IC, or the like, and the present invention can be applied as a wire bonder of an arbitrary semiconductor device.
上記したように、完全に打ち抜かれたリードフレーム2上に搭載部が形成されている場合は、ワイヤボンディング時に当該搭載部のみが、例えば、250℃くらいに加熱されれば良い。つまり、リードフレーム2全体が、常に、高温状態に有るわけではなく部分加熱で可能であるため、特に、上記におけるボンディング装置、認識装置で誤認識、認識状況の悪化等の問題はなかった。
As described above, when the mounting portion is formed on the
しかし、本発明の実施の形態で詳細はするが、小面積に多数の搭載部を有する集合ブロックを導電箔、リードフレーム等上に形成した場合は、1つの集合ブロックの全てのワイヤボンディング工程が終わるまでは導電箔、リードフレーム等は高温状態に維持されたままである。そのことにより、集合ブロックを有する導電箔、リードフレーム等は、上記の高温状態に長時間置かれることにより酸化してしまうという課題があった。 However, as will be described in detail in the embodiment of the present invention, when a collective block having a large number of mounting portions in a small area is formed on a conductive foil, a lead frame, etc., all the wire bonding steps of one collective block are performed. Until the process is completed, the conductive foil, the lead frame, and the like remain maintained at a high temperature. As a result, there has been a problem that the conductive foil, the lead frame, and the like having the assembly block are oxidized by being placed in the above-described high temperature state for a long time.
また、上記したリードフレーム等が酸化することを防止するためには、高温状態に有るリードフレームに不活性ガス、例えば、窒素ガスの充填された空間に置くことで防ぐことができる。しかし、この空間を形成するためには、リードフレームを載置する作業台上に不活性ガス充填空間を形成し、更に、その空間上部には認識用およびワイヤボンディング用の作業孔を形成しなければならない。この時、不活性ガスが空間内で高温に加熱され、作業孔から外部に出る際に室温との温度差によりゆらぎ(陽炎)を発生する。そして、このゆらぎは認識領域に侵入し認識カメラが誤認識するので、高集積された微細の導電パターンの認識の精度を欠いてしまうという課題があった。 Further, in order to prevent the above-described lead frame and the like from being oxidized, it can be prevented by placing the lead frame in a high temperature state in a space filled with an inert gas, for example, nitrogen gas. However, in order to form this space, an inert gas filling space must be formed on the work table on which the lead frame is placed, and a work hole for recognition and wire bonding must be formed above the space. I must. At this time, the inert gas is heated to a high temperature in the space, and fluctuations (hot flame) are generated due to the temperature difference from the room temperature when the inert gas exits from the working hole. Then, since this fluctuation enters the recognition area and is recognized erroneously by the recognition camera, there is a problem that the accuracy of recognizing highly conductive fine conductive patterns is lacking.
本発明は、上記した従来の課題に鑑みてなされたもので、
第1に、搭載部が設けられ、酸化防止剤膜が形成されているリードフレームを用意し、
前記搭載部に相当する前記リードフレームの裏面を高温にされたボンディング装置の載置台に設け、
前記搭載部に相当する所の前記リードフレームに設けられた半導体素子と前記リードフレームとを、前記ボンディング装置を使ってボンディングする半導体装置の製造方法であり、
前記リードフレームを押さえながらワイヤボンディングする際、前記リードフレームに窒素ガスを吹き付け、前記リードフレームに設けられた前記酸化防止剤膜の剥がれを抑止する事で解決するものである。
The present invention has been made in view of the above-described conventional problems.
First, a lead frame provided with a mounting portion and formed with an antioxidant film is prepared,
The back surface of the lead frame corresponding to the mounting portion is provided on the mounting table of the bonding apparatus that is heated,
A semiconductor device manufacturing method for bonding a semiconductor element and the lead frame provided in the lead frame corresponding to the mounting portion using the bonding apparatus,
When wire bonding is performed while holding down the lead frame, the problem is solved by blowing nitrogen gas to the lead frame to suppress the peeling of the antioxidant film provided on the lead frame.
第2に、行方向および列方向に配置された複数の搭載部がまとまって集合ブロックとなって形成され、酸化防止剤膜が形成されているリードフレームを用意し、
前記集合ブロックに相当する前記リードフレームの裏面を高温にされたボンディング装置の載置台に設け、
前記搭載部に相当する所の前記リードフレームに設けられた半導体素子と前記リードフレームとを、前記ボンディング装置を使ってボンディングし、前記集合ブロック内でワイヤボンディングを一括して行う半導体装置の製造方法であり、
前記リードフレームの前記集合ブロックの周端を押さえながら一括してワイヤボンディングする際、前記集合ブロックに窒素ガスを吹き付け、前記リードフレームに設けられた酸化防止剤膜の剥がれを抑止する事で解決するものである。
Second, a lead frame in which a plurality of mounting portions arranged in the row direction and the column direction are collectively formed as a collective block and an antioxidant film is formed is prepared.
The back surface of the lead frame corresponding to the assembly block is provided on the mounting table of the bonding apparatus at a high temperature,
A semiconductor device manufacturing method in which a semiconductor element provided in the lead frame corresponding to the mounting portion and the lead frame are bonded using the bonding apparatus, and wire bonding is performed collectively in the assembly block And
When wire bonding is performed collectively while pressing the peripheral edge of the assembly block of the lead frame, the problem is solved by blowing nitrogen gas to the assembly block and suppressing peeling of the antioxidant film provided on the lead frame. Is.
リードフレームの酸化防止剤膜が剥がれることで樹脂との密着性が悪化するのを防止することができる。 It is possible to prevent the adhesion with the resin from being deteriorated by peeling off the antioxidant film of the lead frame.
本発明である認識装置、ボンディング装置および回路装置の製造方法について、最初に、第1の実施の形態について詳細に説明する。 First, a recognition apparatus, a bonding apparatus, and a method of manufacturing a circuit apparatus according to the present invention will be described in detail with respect to a first embodiment.
先ず、本発明の認識装置およびボンディング装置について、図1〜図3を参照しながら説明する。 First, a recognition apparatus and a bonding apparatus according to the present invention will be described with reference to FIGS.
本発明の実施の形態では、認識装置とボンディング装置が連動し、一台の認識装置を備えたボンディング装置21として形成されている。 In the embodiment of the present invention, the recognition device and the bonding device are interlocked and formed as a bonding device 21 having one recognition device.
図1に示す如く、ボンディング装置21の主な構造は、載置台22、載置台22上に作業スペースを覆うカバー23、カバー23上面に設けられた作業孔24、作業孔24上方に設置されたリング照明25、リング照明25側面に設置されたボンディングアーム26、ボンディングアーム26先端部に設けられたキャピラリー27、キャピラリー27近傍に設けられたトーチ28、リング照明25上方に設けられた鏡筒29、図示はしていないが、鏡筒29内に設置された認識カメラより成る。
As shown in FIG. 1, the main structure of the bonding apparatus 21 is a mounting table 22, a
次に、個々の構造の特徴を説明しながら、その動作についても後述する。 Next, the operation will be described later while explaining the characteristics of the individual structures.
先ず、載置台22は多数の搭載部を有するリードフレーム34が載置され、リードフレーム34を加熱することでワイヤボンディング性を向上させるためにヒータ30機能を備えている。このヒータ30により、載置台22およびカバー23により構成される作業スペース内は、ワイヤボンディング工程の間中、例えば、230℃程度の高温状態に維持することができる。
First, the mounting table 22 is provided with a
次に、図1には示していないが、カバー23の一部は、クランパー60(図12参照)から成り、このクランパー60上面を、例えば、ステンレス製の板67(図12参照)で蓋をすることでこのカバー23は構成されている。そして、クランパー60からは不活性ガスとして、例えば、4リットル/分の窒素ガスをカバー23内に吹き込んでいる。この吹き込み量は作業用途に応じて可変である。そして、カバー23の上面部には作業孔24が設けられている。作業孔24の大きさは、例えば、5mm×32mmで形成されており、この作業孔24を介してワイヤボンディング工程の際、パターン認識、ワイヤボンディングが行われる。
Next, although not shown in FIG. 1, a part of the
ここで、リードフレーム34上には、例えば、搭載部が10行5列が1つの集合ブロックとして成り、この集合ブロックが複数形成されている。そして、作業孔24の大きさは、この1つの集合ブロックに対して、例えば、2行分の20個の搭載部が上部から認識できる大きさを有している。後述するが、この作業孔24はパターン認識等に活用される。尚、この作業孔24の大きさは、特に規定されている訳ではなく、ボンディング装置21の認識パターン方法等により、その都度作業目的に応じて決定される。
Here, on the
次に、リング照明25および鏡筒29について説明する。リング照明25上方には鏡筒29が設置されている。そして、作業孔24を介してリング照明25により照射されたリードフレーム34と半導体素子35とは反射率の違いより認識が可能となっている。この反射光を鏡筒29内に設置された認識カメラにより認識することでリードフレーム34上をパターン認識することができる。このとき、照明としてリング照明25を用いることで、リードフレーム、半導体素子に対して偏ることなく照射することができ、影が発生せずパターン認識をより精密に行うことができる。また、図示はしていないが、鏡筒29は、途中で載置台22表面に対して90度に屈折しており、この屈折部の先に認識カメラが設置されている。そして、この屈折部には、載置台22表面に対して45度の角度を有する鏡が設置されており、この構造によりパターン認識を行うことができる。
Next, the
そして、本発明の特徴である認識装置を備えたボンディング装置21では、上記したリング照明25の上下端および鏡筒29下端に遮蔽蓋31、32、33を設置することである。この遮蔽蓋31、32、33は透明なフィルムや透明なガラス板等から成り、リング照明25の上下端および鏡筒29下端に設置してもパターン認識を妨げることはない。
And in the bonding apparatus 21 provided with the recognition device which is the feature of the present invention, the shielding
この遮蔽蓋31、32、33の作用としては、主として、作業孔24から流出した窒素ガスが室温との温度差により成る陽炎37がリング照明25および鏡筒29内に侵入することを防止することである。そして、陽炎37は以下の作業により発生する。先ず、カバー23内には窒素ガスが、例えば、4リットル/分で吹き込まれている。一方、載置台22に組み込まれたヒータ30によりカバー内は、例えば、230℃に維持されている。その後、吹き込まれる窒素ガスは、例えば、70℃であるが、このヒータ30による熱により230℃に加熱される。
The function of the shielding
そして、加熱された窒素ガスは作業孔24から外部に流出するが、このとき室温は、例えば、20℃であるため、窒素ガスと室温との温度差によりほぼ窒素ガスから成る陽炎37が発生する。その結果、遮蔽蓋31、32、33を用いない場合は、リング照明25内は陽炎37が立ちこめ、更に、リング照明25内を通過する際にゆらぐことで、認識カメラの認識精度が悪化し、ワイヤボンディング精度が落ちてしまう。
The heated nitrogen gas flows out from the working
しかし、本発明では、図3に示したように、リング照明25の上下端および鏡筒29下端に遮蔽蓋31、32、33を設置することである。そのことにより、特に、リング照明25下端の遮蔽蓋31により、リング照明25と作業孔24間の陽炎37がリング照明25内に侵入するのを防ぐことができる。一方、リング照明25上端の遮蔽蓋32および鏡筒29下端の遮蔽蓋33は、陽炎37のリング照明25および鏡筒29内への侵入を防ぐ他に、鏡筒29内からリング照明25へのゴミ等の落下およびリング照明25内へのゴミの堆積を防ぐことができる。その結果、本発明の認識装置を備えたボンディング装置21は、長時間載置台上にリードフレームが載置されても酸化させないように、ワイヤボンディング工程の間中窒素ガスを充填することができる。
However, in the present invention, as shown in FIG. 3, the shielding
更に、カバー内で加熱された窒素ガスが作業孔24を介して外部流出する際の室温との温度差により発生する陽炎37が、照明リング25周囲に発生しても遮蔽蓋31、32、33により照明リング25内への侵入を防止することができるので、認識カメラによりパターン認識をμmオーダーまで精度良く行うことができ、そのことで、ワイヤボンディングも高精度に行うことができる。
Further, even if a
更に、リング照明25の上下端および鏡筒29下端に遮蔽蓋31、32、33を設置することで、リング照明25下端の遮蔽蓋31にゴミ等が堆積することがなくなるので、認識カメラによりパターン認識およびワイヤボンディングを高精度に行うことができる。
Further, by installing the shielding
更に、リードフレーム34表面が酸化すると、例えば、150℃まで対応できる酸化防止剤膜が剥がれることで樹脂との結合性が悪化するが、このことにも対処することができ、耐湿性、耐剥離性も向上させるボンディング装置となる。
Further, when the surface of the
尚、本実施例では、リング照明25の上下端および鏡筒29下端に遮蔽蓋31、32、33を設置する場合について説明したが、特に限定する必要はなく、最低でもリング照明25の下端に遮蔽蓋31を設置することで上記した効果を得ることができる。
In this embodiment, the case where the shielding
また、図示はしていないが、リング照明25、鏡筒29から少し離れた位置に、例えば、円筒状のブロー装置が配置されており、そこからのブローにより鏡筒29への陽炎37を防止することができる。
Although not shown, for example, a cylindrical blowing device is disposed at a position slightly away from the
最後に、ボンディングアーム26、キャピラリー27およびトーチ28について説明する。図2に示す如く、パターン認識した後リング照明25およびボンディングアーム26、キャピラリー27は移動し、キャピラリー27は作業孔24上に位置する。そして、認識カメラにより得たデータに基づいてワイヤボンディングが行われるが、キャピラリー27は作業孔24からカバー23内に侵入し半導体素子の電極パッドと所望の電極パターンとをワイヤボンディングする。このとき、トーチ28はステッチボンドを行なって切断された金属細線の先端にボールを形成させる。
Finally, the
尚、本実施例では、ワイヤボンディングについて詳細したが、光学的な認識装置を持つダイボンディング等についても同等な効果を得ることができる。また、載置台に載置されるのはリードフレームに限定されることはなく、後述する導電箔等の酸化を防止する必要があるものであれば同等の効果を得ることができる。更に、金属基板、プリント基板、セラミック基板等をダイボンド、ワイヤボンドする際、また、半田部分を部分的に塗布する装置においても光学的認識装置を有するものであれば応用できる。 In the present embodiment, the wire bonding is described in detail, but the same effect can be obtained for die bonding having an optical recognition device. Further, mounting on the mounting table is not limited to the lead frame, and an equivalent effect can be obtained as long as it is necessary to prevent oxidation of a conductive foil or the like described later. Furthermore, when die-bonding or wire-bonding a metal substrate, a printed circuit board, a ceramic substrate, or the like, or an apparatus for partially applying a solder portion, any apparatus having an optical recognition device can be applied.
次に、本発明の回路装置の製造方法について図7〜図16を参照しながら説明する。 Next, a method for manufacturing a circuit device according to the present invention will be described with reference to FIGS.
先ず、本発明の第1の工程は、図7から図9に示す如く、導電箔50を用意し、少なくとも回路素子42の搭載部を多数個形成する導電パターン41を除く領域の導電箔50に導電箔50の厚みよりも浅い分離溝51をエッチングにより形成して導電パターン41を形成することにある。
First, in the first step of the present invention, as shown in FIGS. 7 to 9, a
本工程では、まず図7(A)に示す如く、シート状の導電箔50を用意する。この導電箔50は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
In this step, first, as shown in FIG. 7A, a sheet-like
導電箔の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましく、ここでは70μm(2オンス)の銅箔を採用した。しかし300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔50の厚みよりも浅い分離溝51が形成できればよい。
The thickness of the conductive foil is preferably about 10 μm to 300 μm in consideration of the later etching, and here, a copper foil of 70 μm (2 ounces) is employed. However, it is basically good if it is 300 μm or more and 10 μm or less. As will be described later, it is only necessary that the
尚、シート状の導電箔50は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔50が用意され、後述する各工程に搬送されても良い。
The sheet-like
具体的には、図7(B)に示す如く、短冊状の導電箔50に多数の搭載部が形成されるブロック52が複数個(ここでは4〜5個)離間して並べられる。各ブロック52間にはスリット53が設けられ、モールド工程等での加熱処理で発生する導電箔50の応力を吸収する。また導電箔50の両側にはインデックス孔54が一定の間隔で設けられ、各工程での位置決めに用いられる。
Specifically, as shown in FIG. 7B, a plurality of blocks 52 (here, 4 to 5) in which a large number of mounting portions are formed are arranged apart from each other on a strip-shaped
続いて、導電パターンを形成する。 Subsequently, a conductive pattern is formed.
まず、図8に示す如く、Cu箔50の上に、ホトレジスト(耐エッチングマスク)PRを形成し、導電パターン41となる領域を除いた導電箔50が露出するようにホトレジストPRをパターニングする。そして、図9(A)に示す如く、ホトレジストPRを介して導電箔50を選択的にエッチングする。
First, as shown in FIG. 8, a photoresist (etching resistant mask) PR is formed on the
本工程では、エッチングで形成される分離溝51の深さを均一に且つ高精度にするために、図9(A)に示す如く、分離溝51の開口部を下に向けて、導電箔50の下方に設けたエッチング液の供給管70から上方に向けてエッチング液をシャワーリングする。この結果、エッチング液の当たる分離溝51の部分がエッチングされ、エッチング液は分離溝51内に液溜まりを作らずすぐに排出されるので、分離溝51の深さはエッチング処理時間で制御でき、均一で高精度の分離溝51を形成できる。なお、エッチング液は塩化第二鉄または塩化第二銅が主に採用される。
In this step, in order to make the depth of the
図9(B)に具体的な導電パターン41を示す。本図は図7(B)で示したブロック52の1個を拡大したもの対応する。点線で示す部分が1つの搭載部55であり、導電パターン41を構成し、1つのブロック52には5行10列のマトリックス状に多数の搭載部55が配列され、各搭載部55毎に同一の導電パターン41が設けられている。各ブロックの周辺には枠状のパターン56が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク57が設けられている。枠状のパターン56はモールド金型との嵌合に使用し、また導電箔50の裏面エッチング後には絶縁性樹脂40の補強をする働きを有する。
FIG. 9B shows a specific
次に、本発明の第2の工程は、図10に示す如く、所望の導電パターン51の各搭載部55に回路素子42を固着することにある。
Next, the second step of the present invention is to fix the circuit element 42 to each mounting portion 55 of the desired
回路素子42としては、トランジスタ、ダイオード、ICチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、CSP、BGA等のフェイスダウンの半導体素子も実装できる。 The circuit element 42 is a semiconductor element such as a transistor, a diode, or an IC chip, or a passive element such as a chip capacitor or a chip resistor. Although the thickness is increased, face-down semiconductor elements such as CSP and BGA can also be mounted.
ここでは、ベアのトランジスタチップ42Aが導電パターン41Aにダイボンディングされ、チップコンデンサまたは受動素子42Bは半田等のロウ材または導電ペースト45Bで固着される。
Here,
次に、本発明の回路装置の特徴である第3の工程は、図11及び図12に示す如く、各搭載部55の回路素子42の電極と所望の導電パターン41とをワイヤボンディングすることにある。
Next, the third step, which is a feature of the circuit device of the present invention, is to wire-bond the electrodes of the circuit elements 42 of the mounting portions 55 and the desired
本工程では、図1に示した認識装置を備えたボンディング装置21を用いてワイヤボンディングを行う。そして、ボンディング装置21の載置台22上には、図12(A)に示すように、クランパー60が設置されており、クランパー60によって導電箔50のブロック52の周端を押さえ、導電箔50を載置台22表面のヒートブロック64に密着させる。
In this step, wire bonding is performed using the bonding apparatus 21 having the recognition apparatus shown in FIG. Then, as shown in FIG. 12A, a
そして、ヒートブロック64上に固定された導電箔50を作業孔24を介して鏡筒29内の認識カメラによりパターン認識する。パターン認識後、図11に示す如く、ブロック52内の各搭載部55のエミッタ電極と導電パターン41B、ベース電極と導電パターン41Bを、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより行う。
The
ここで、クランパー60は、図12(A)に示す如く、ブロック52とほぼ同等の大きさの開口部61を有し、導電箔50に当接する部分には凹凸部63が設けられている。凹凸部63でブロック52の周端を押さえることによって、ブロック52の裏面をヒートブロック64に密着させる。そして、クランパー60の内部には窒素ガスを流通させるための経路65と66が設けられている。
Here, as shown in FIG. 12A, the
また、図12(B)に示す如く、カバー23はクランパー60とステンレス製の板67により構成されている。この板67はクランパー上部の凹部68にはめ込まれており、クランパー60表面と水平方向で、導電箔50の移動方向と直角方向への移動は自由である。そして、板67には作業孔24が形成されており、この作業孔24が銅箔50上の行方向の搭載部に対応して移動することで、ブロック52に対してパターン認識、ワイヤボンディングが行われる。
Further, as shown in FIG. 12B, the
そして、本工程では、ブロック52内には多数の搭載部55を有し、このブロック52毎にワイヤボンディングを一括して行うので、従来の回路装置の製造方法と比較して、ブロック52を加熱する時間が長くなり、ブロック52が酸化することが考えられる。この問題を解決するために、ボンディング装置21のカバー23の一部としてクランパー60を有し、クランパー60からブロック52の表面に窒素ガスを吹き付けると同時に、カバー23内を窒素ガスで充填することでこの問題を解決している。
In this step, the
一方、カバー内は、載置台22に内蔵されたヒータ30機能により、例えば、230℃に維持されており、また、吹き込まれる窒素ガスが、例えば、70℃で吹き込まれる。そして、窒素ガスはカバー23内でヒータ30により230℃に加熱される。窒素ガスはカバー23内に、例えば、4リットル/分に吹き込まれ、加熱されることで作業孔24から流出する。このとき、窒素ガスは230℃であり、室温は、例えば、20℃であるため、この温度差により作業孔24から流出する陽炎37を形成する。そして、図3に示したように、流出した陽炎37がリング照明25内に立ちこめ、更に、リング照明25内を通過する際にゆらぐことでパターン認識精度が悪化する問題がある。
On the other hand, the inside of the cover is maintained at, for example, 230 ° C. by the function of the
しかし、本発明のボンディング装置21では、リング照明25上下部および鏡筒29に遮蔽蓋31、32、33が設置されている。そして、特に、リング照明25下部の遮蔽蓋31により陽炎37がリング照明25内に侵入することを防ぐことができる。そのことにより、リング照明25内の照明が陽炎37によりゆらぐことがなくなり、認識カメラによりパターン認識をμmオーダーまで精度良く行うことができるので、ワイヤボンディングも高精度に行うことができる。その結果、集合ブロック52のように小面積集積型の導電パターンに対しても高精度なワイヤボンディングを行うことができる回路装置の製造方法を実現できる。
However, in the bonding apparatus 21 of the present invention, the shielding
更に、上記したように、導電箔50表面の酸化防止の為の窒素ガスの問題が解決したことで、ワイヤボンディングの間中窒素ガスを用いることができる。そのことにより、導電箔50の表面は酸化することがなくなるので、導電箔50表面が酸化すると、例えば、150℃まで対応できる酸化防止剤膜が剥がれることによる樹脂との結合性の悪化を防止することができる。その結果、導電箔50と絶縁性樹脂40との結合面における耐湿性、耐剥離性も向上させる回路装置の製造方法を実現できる。
Furthermore, as described above, since the problem of nitrogen gas for preventing oxidation of the surface of the
次に、本発明の第4の工程は、図13に示す如く、各搭載部55の回路素子42を一括して被覆し、分離溝51に充填されるように絶縁性樹脂40で共通モールドすることにある。
Next, in the fourth step of the present invention, as shown in FIG. 13, the circuit elements 42 of the respective mounting portions 55 are collectively covered, and a common mold is performed with the insulating
本工程では、図13(A)に示す如く、絶縁性樹脂40は回路素子42A、42Bおよび複数の導電パターン41A、41B、41Cを完全に被覆し、導電パターン41間の分離溝51には絶縁性樹脂40が充填されて導電パターン41A、41B、41Cの側面の湾曲構造と嵌合して強固に結合する。そして絶縁性樹脂40により導電パターン41が支持されている。
In this step, as shown in FIG. 13A, the insulating
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。 Further, this step can be realized by transfer molding, injection molding, or potting. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as polyimide resin or polyphenylene sulfide can be realized by injection molding.
導電箔50表面に被覆された絶縁性樹脂40の厚さは、回路素子42のボンディングワイヤー45Aの最頂部から約100μm程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
The thickness of the insulating
本工程の特徴は、絶縁性樹脂40を被覆するまでは、導電パターン41となる導電箔50が支持基板となることであり、支持基板となる導電箔50は電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
The feature of this step is that the
また分離溝51は、導電箔の厚みよりも浅く形成されているため、導電箔50が導電パターン41として個々に分離されていない。従ってシート状の導電箔50として一体で取り扱え、絶縁性樹脂40をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
Further, since the
次に、本発明の第5の工程は、図14に示す如く、分離溝51を設けていない厚み部分の導電箔50を除去することにある。
Next, as shown in FIG. 14, the fifth step of the present invention is to remove the
本工程は、導電箔50の裏面を化学的および/または物理的に除き、導電パターン41として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
In this step, the back surface of the
実験では研磨装置または研削装置により全面を30μm程度削り、分離溝51から絶縁性樹脂40を露出させている。この露出される面を図13(A)では点線で示している。その結果、約40μmの厚さの導電パターン41となって分離される。また、絶縁性樹脂40が露出する手前まで、導電箔50を全面ウェトエッチングし、その後、研磨または研削装置により全面を削り、絶縁性樹脂40を露出させても良い。更に、導電箔50を点線で示す位置まで全面ウェトエッチングし、絶縁性樹脂40を露出させても良い。
In the experiment, the entire surface is cut by about 30 μm by a polishing apparatus or a grinding apparatus, and the insulating
この結果、絶縁性樹脂40に導電パターン41の裏面が露出する構造となる。すなわち、分離溝51に充填された絶縁性樹脂40の表面と導電パターン41の表面は、実質的に一致している構造となっている。従って、本発明の回路装置42は、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
As a result, the insulating
更に、導電パターン41の裏面処理を行い、図14に示す最終構造を得る。すなわち、必要によって露出した導電パターン41に半田等の導電材を被着し、回路装置として完成する。
Furthermore, the back surface treatment of the
次に、本発明の第6の工程は、図15に示す如く、絶縁性樹脂40で一括してモールドされた各搭載部55の回路素子42の特性の測定を行うことにある。
Next, as shown in FIG. 15, the sixth step of the present invention is to measure the characteristics of the circuit elements 42 of the mounting portions 55 molded together with the insulating
前工程で導電箔50の裏面エッチングをした後に、導電箔50から各ブロック52が切り離される。このブロック52は絶縁性樹脂40で導電箔50の残余部と連結されているので、切断金型を用いず機械的に導電箔50の残余部から剥がすことで達成できる。
After etching the back surface of the
各ブロック52の裏面には図15に示す如く、導電パターン41の裏面が露出されており、各搭載部55が導電パターン41形成時と全く同一にマトリックス状に配列されている。この導電パターン41の絶縁性樹脂40から露出した裏面電極46にプローブ58を当てて、各搭載部55の回路素子42の特性パラメータ等を個別に測定して良不良の判定を行い、不良品には磁気インク等でマーキングを行う。
As shown in FIG. 15, the back surface of the
本工程では、各搭載部55の回路装置43は絶縁性樹脂40でブロック52毎に一体で支持されているので、個別にバラバラに分離されていない。従って、テスターの載置台に置かれたブロック52は搭載部55のサイズ分だけ矢印のように縦方向および横方向にピッチ送りをすることで、極めて早く大量にブロック52の各搭載部55の回路装置43の測定を行える。すなわち、従来必要であった回路装置の表裏の判別、電極の位置の認識等が不要にできるので、測定時間の大幅な短縮を図れる。
In this step, since the circuit device 43 of each mounting portion 55 is integrally supported by the insulating
次に、本発明の第7の工程は、図16に示す如く、絶縁性樹脂40を各搭載部55毎にダイシングにより分離することにある。
Next, as shown in FIG. 16, the seventh step of the present invention is to separate the insulating
本工程では、ブロック52をダイシング装置の載置台に真空で吸着させ、ダイシングブレード59で各搭載部55間のダイシングライン58に沿って分離溝51の絶縁性樹脂40をダイシングし、個別の回路装置43に分離する。
In this step, the
本工程で、ダイシングブレード59はほぼ絶縁性樹脂40を切断する切削深さで行い、ダイシング装置からブロック52を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第1の工程で設けた各ブロックの周辺の枠状のパターン56の内側の相対向する位置合わせマーク57を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングライン58をダイシングをした後、載置台を90度回転させて横方向のダイシングライン58に従ってダイシングを行う。
In this step, the
上記した製造工程により、回路装置43は完成する。
尚、本発明の回路装置の製造方法では、導電箔上に集合ブロックを形成した場合について説明したが、特に、この場合に限定する必要はなく、リードフレーム等のように導電部材から成る基板に対しも同様な効果を得ることができる。また、回路装置の製造方法に限定することなく、半導体装置の製造方法においても同様な効果を得ることができる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
The circuit device 43 is completed by the manufacturing process described above.
In the method for manufacturing a circuit device according to the present invention, the case where the assembly block is formed on the conductive foil has been described. However, the present invention is not particularly limited to this case. The same effect can be obtained. Further, the same effect can be obtained in the method for manufacturing a semiconductor device without being limited to the method for manufacturing a circuit device. In addition, various modifications can be made without departing from the scope of the present invention.
次に、本発明である認識装置、ボンディング装置および回路装置の製造方法について、第2の実施の形態について詳細に説明する。尚、回路装置の製造方法については、第1の実施の形態と同様な方法により行うので、第1の実施の形態を参照としここでは説明を割愛することとする。 Next, a second embodiment of the recognition apparatus, the bonding apparatus, and the circuit device manufacturing method according to the present invention will be described in detail. The circuit device manufacturing method is performed by the same method as that of the first embodiment, so that the description of the first embodiment will be omitted here with reference to the first embodiment.
本発明の認識装置およびボンディング装置について、図4〜図6を参照しながら説明する。 The recognition apparatus and bonding apparatus of the present invention will be described with reference to FIGS.
本発明の実施の形態では、認識装置とボンディング装置が連動し、一台の認識装置を備えたボンディング装置121として形成されている。
In the embodiment of the present invention, the recognition device and the bonding device are interlocked and formed as a
図4に示す如く、ボンディング装置121の主な構造は、載置台122、載置台122上に作業スペースを覆うカバー123、カバー123上面に設けられた作業孔124、作業孔124上方に設置されたリング照明125、リング照明125側面に設置されたボンディングアーム126、ボンディングアーム126先端部に設けられたキャピラリー127、キャピラリー127近傍に設けられたトーチ128、リング照明125上方に設けられた鏡筒129、図示はしていないが、鏡筒129内に設置された認識カメラより成る。
As shown in FIG. 4, the main structure of the
次に、個々の構造の特徴を説明しながら、その動作についても後述する。 Next, the operation will be described later while explaining the characteristics of the individual structures.
先ず、載置台122は多数の搭載部を有するリードフレーム134が載置され、リードフレーム134を加熱することでワイヤボンディング性を向上させるためにヒータ130機能を備えている。このヒータ130により、載置台122およびカバー123により構成される作業スペース内は、ワイヤボンディング工程の間中、例えば、230℃程度の高温状態に維持することができる。
First, the mounting table 122 is mounted with a
次に、図4には示していないが、カバー123の一部は、クランパー60(図12参照)から成り、このクランパー60上面を、例えば、ステンレス製の板67(図12参照)で蓋をすることでこのカバー123は構成されている。そして、クランパー60からは不活性ガスとして、例えば、4リットル/分の窒素ガスをカバー123内に吹き込んでいる。この吹き込み量は作業用途に応じて可変である。そして、カバー123の上面部には作業孔124が設けられている。作業孔124の大きさは、例えば、5mm×32mmで形成されており、この作業孔124を介してワイヤボンディング工程の際、パターン認識、ワイヤボンディングが行われる。
Next, although not shown in FIG. 4, a part of the
ここで、リードフレーム133上には、例えば、搭載部が10行5列が1つの集合ブロックとして成り、この集合ブロックが複数形成されている。そして、作業孔124の大きさは、この1つの集合ブロックに対して、例えば、2行分の20個の搭載部が上部から認識できる大きさを有している。後述するが、この作業孔124はパターン認識等に活用される。尚、この作業孔124の大きさは、特に規定されている訳ではなく、ボンディング装置121の認識パターン方法等により、その都度作業目的に応じて決定される。
Here, on the
次に、リング照明125および鏡筒129については、第1の実施の形態と同様であるので、第1の実施の形態の説明を参照としここでは説明を割愛する。
Next, since the
そして、本発明の特徴である認識装置を備えたボンディング装置121では、上記したリング照明125の上端および鏡筒129下端に遮蔽蓋131、132を設置することである。この遮蔽蓋131、132は透明なフィルムや透明なガラス板等から成り、リング照明125の上端および鏡筒129下端に設置してもパターン認識を妨げることはない。
In the
この遮蔽蓋131、132の作用としては、主として、作業孔124から流出した窒素ガスが室温との温度差により成る陽炎133がリング照明125および鏡筒129内に侵入することを防止することである。そして、陽炎136は以下の作業により発生する。先ず、カバー123内には窒素ガスが、例えば、4リットル/分吹き込まされている。一方、載置台122に組み込まれたヒータ130によりカバー内は、例えば、230℃に維持されている。その後、吹き込まれる窒素ガスは、例えば、70℃であるが、このヒータ130による熱により230℃に加熱される。
The action of the shielding
そして、加熱された窒素ガスは作業孔124から外部に流出するが、このとき室温は、例えば、20℃であるため、窒素ガスと室温との温度差によりほぼ窒素ガスから成る陽炎136が発生する。その結果、遮蔽蓋131、132を用いない場合は、リング照明125内は陽炎136が立ちこめ、更に、リング照明125内を通過する際にゆらぐことで、認識カメラの認識精度が悪化し、ワイヤボンディング精度が落ちてしまう。
Then, the heated nitrogen gas flows out from the working
しかし、本発明では、図6に示したように、リング照明125の上端および鏡筒129下端に遮蔽蓋131、132を設置することである。そのことにより、特に、リング照明125上端の遮蔽蓋131により、リング照明125と作業孔124間の陽炎135がリング照明125内に最初は侵入するが、通過することを防ぐことができる。一方、鏡筒129下端の遮蔽蓋132は、陽炎135の鏡筒129内への侵入を防ぐ他に、鏡筒129内からリング照明125へのゴミ等の落下を防ぐことができる。その結果、本発明の認識装置を備えたボンディング装置121は、長時間載置台上にリードフレームが載置されても酸化させないように、ワイヤボンディング工程の間中窒素ガスを充填することができる。
However, in the present invention, as shown in FIG. 6, the shielding
更に、カバー23内で加熱された窒素ガスが作業孔124を介して外部流出する際の室温との温度差により発生する陽炎135が、照明リング125周囲に発生する。そして、陽炎135は遮蔽蓋131により照明リング25内へ最初は侵入するが、リング照明125内が陽炎135で充満すると陽炎135が侵入できなくなる。その結果、リング照明125内への陽炎135の継続的侵入、また、リング照明125内を通過することを防止することができる。そのことにより、リング照明125下端には遮蔽蓋は設置してはいないが設置している場合と同様の効果を得ることができ、認識カメラによりパターン認識をμmオーダーまで精度良く行うことができ、そのことで、ワイヤボンディングも高精度に行うことができる。
Further, a
更に、リードフレーム133表面が酸化すると、例えば、150℃まで対応できる酸化防止剤膜が剥がれることで樹脂との結合性が悪化するが、このことにも対処することができ、耐湿性、耐剥離性も向上させるボンディング装置となる。
Further, when the surface of the
尚、本実施例では、リング照明125の上端および鏡筒129下端に遮蔽蓋131、132を設置する場合について説明したが、特に限定する必要はなく、最低でもリング照明125の上端に遮蔽蓋131を設置することで上記した効果を得ることができる。
In the present embodiment, the case where the shielding
また、上述した第2の実施の形態では、リング照明125の上端に遮蔽蓋131を設置した場合について説明したが、特にこの実施の形態に限定する必要はない。例えば、遮蔽蓋131はリング照明125内の上端から下端までのいずれか一箇所に設置されていれば上述した効果と同等の効果を得ることができる。
In the above-described second embodiment, the case where the shielding
最後に、ボンディングアーム126、キャピラリー127およびトーチ128についは、第1の実施の形態と同様であるので、第1の実施の形態の説明を参照としここでは説明を割愛する。
Finally, since the
尚、本実施例では、ワイヤボンディングについて詳細したが、光学的な認識装置を持つダイボンディング等についても同等な効果を得ることができる。また、載置台に載置されるのはリードフレームに限定されることはなく、後述する導電箔等の酸化を防止する必要があるものであれば同等の効果を得ることができる。更に、金属基板、プリント基板、セラミック基板等をダイボンド、ワイヤボンドする際、また、半田部分を部分的に塗布する装置においても光学的認識装置を有するものであれば応用できる。 In the present embodiment, the wire bonding is described in detail, but the same effect can be obtained for die bonding having an optical recognition device. Further, mounting on the mounting table is not limited to the lead frame, and an equivalent effect can be obtained as long as it is necessary to prevent oxidation of a conductive foil or the like described later. Furthermore, when die-bonding or wire-bonding a metal substrate, a printed circuit board, a ceramic substrate, or the like, or an apparatus for partially applying a solder portion, any apparatus having an optical recognition device can be applied.
本発明の認識装置によれば、加熱機能を備えた基板載置台と、前記基板載置台上に作業領域を覆うカバーと、前記カバー上面に設けられた作業孔と、前記作業孔上方に設けた照明と、前記照明上方に備えた鏡筒内に設けたパターン認識用カメラとを備える。そして、前記カバー内に吹き込まれる不活性ガスが前記基板載置台により加熱され、前記作業孔から外部に噴出する時に室温との温度差によりゆらぎが発生し、前記ゆらぎが前記照明内およびその周辺に立ちこめる。しかし、本発明の認識装置では、前記照明上下端および前記鏡筒下端に遮蔽蓋を備え、前記ゆらぎが前記照明内に侵入するのを防止する。そのことにより、前記照明内で前記ゆらぎにより照明がぶれることがなくなるので、前記パターン認識用カメラの認識精度を向上することができる。 According to the recognition apparatus of the present invention, the substrate mounting table having a heating function, the cover that covers the work area on the substrate mounting table, the work hole provided on the upper surface of the cover, and the work hole are provided above the work hole. Illumination and a pattern recognition camera provided in a lens barrel provided above the illumination. Then, the inert gas blown into the cover is heated by the substrate mounting table, and fluctuations occur due to a temperature difference from room temperature when the inert gas is ejected to the outside from the working hole, and the fluctuations are generated in and around the illumination. Stand up. However, in the recognition apparatus of the present invention, the upper and lower ends of the illumination and the lower end of the lens barrel are provided with shielding lids to prevent the fluctuation from entering the illumination. As a result, the illumination is not blurred due to the fluctuation in the illumination, and the recognition accuracy of the pattern recognition camera can be improved.
また、本発明のボンディング装置によれば、加熱機能を備えた基板載置台と、前記基板載置台上に作業領域を覆うカバーと、前記カバー上面に設けられた作業孔と、前記作業孔上方に設けた照明と、前記照明側面に設けたキャピラリーと、前記照明上方に備えた鏡筒内に設けたパターン認識用カメラとを備える。そして、前記カバー内に吹き込まれる不活性ガスが前記基板載置台により加熱され、前記作業孔から外部に流出する時の室温との温度差によりゆらぎとなる。特に、前記照明下端に設けた遮蔽蓋により前記ゆらぎが前記照明内に侵入するのを防止し、前記パターン認識用カメラによる認識する。その後、前記キャピラリーを前記作業孔上に移動させ前記作業孔を介してボンディングする。このとき、前記ゆらぎの前記照明内への侵入を前記遮蔽蓋で防ぐことで、認識カメラによるパターン認識が高精度で行われるので、μmオーダーまで精度良くボンディングすることができるボンディング装置を実現できる。 According to the bonding apparatus of the present invention, the substrate mounting table having a heating function, a cover covering the work area on the substrate mounting table, a work hole provided on the upper surface of the cover, and the work hole above the work hole Provided illumination, a capillary provided on the illumination side surface, and a pattern recognition camera provided in a lens barrel provided above the illumination. Then, the inert gas blown into the cover is heated by the substrate mounting table and fluctuates due to a temperature difference from the room temperature when flowing out from the working hole. In particular, the shielding lid provided at the lower end of the illumination prevents the fluctuation from entering the illumination and recognizes it by the pattern recognition camera. Thereafter, the capillary is moved onto the working hole and bonded through the working hole. At this time, by preventing the fluctuation from entering the illumination with the shielding lid, the pattern recognition by the recognition camera is performed with high accuracy, so that it is possible to realize a bonding apparatus capable of bonding with accuracy down to the μm order.
また、本発明の回路装置の製造方法では、上記した認識装置およびボンディング装置を用いることで、ワイヤボンディング工程において、小面積に多数の搭載部が集積された集合ブロックが形成された導電部材から成る基板が、長時間高温度下に置かれても酸化することも無くなるので、基板と絶縁性樹脂との結合面における耐湿性、耐剥離性も向上させる回路装置の製造方法を実現できる。 Further, in the method of manufacturing a circuit device according to the present invention, the above-described recognition device and bonding device are used to form a conductive member in which a collective block in which a large number of mounting portions are integrated in a small area is formed in the wire bonding process. Since the substrate does not oxidize even if it is placed at a high temperature for a long time, it is possible to realize a circuit device manufacturing method that improves the moisture resistance and peel resistance at the bonding surface between the substrate and the insulating resin.
樹脂との密着が向上されたリードフレームを採用した半導体装置を提供できる。 A semiconductor device employing a lead frame with improved adhesion to the resin can be provided.
21 認識装置を備えたボンディング装置
22 載置台
23 カバー
24 作業孔
25 リング照明
27 キャピラリー
29 鏡筒
31 遮蔽蓋
21 Bonding device with recognition device
22 Mounting table
23 Cover
24 working hole
25 Ring lighting
27 Capillary
29 Lens tube
31 Shielding lid
Claims (6)
前記搭載部に相当する前記リードフレームの裏面を高温にされたボンディング装置の載置台に設け、
前記搭載部に相当する所の前記リードフレームに設けられた半導体素子と前記リードフレームとを、前記ボンディング装置を使ってボンディングする半導体装置の製造方法であり、
前記リードフレームを押さえながらワイヤボンディングする際、前記リードフレームに窒素ガスを吹き付け、前記リードフレームに設けられた酸化防止剤膜の剥がれを抑止した事を特徴とした半導体装置の製造方法。 Prepare a lead frame with a mounting part and an antioxidant film,
The back surface of the lead frame corresponding to the mounting portion is provided on the mounting table of the bonding apparatus that is heated,
A semiconductor device manufacturing method for bonding a semiconductor element and the lead frame provided in the lead frame corresponding to the mounting portion using the bonding apparatus,
A method of manufacturing a semiconductor device, characterized in that when wire bonding is performed while holding down the lead frame, nitrogen gas is blown onto the lead frame to prevent peeling of an antioxidant film provided on the lead frame.
前記集合ブロックに相当する前記リードフレームの裏面を高温にされたボンディング装置の載置台に設け、
前記搭載部に相当する所の前記リードフレームに設けられた半導体素子と前記リードフレームとを、前記ボンディング装置を使ってボンディングし、前記集合ブロック内でワイヤボンディングを一括して行う半導体装置の製造方法であり、
前記リードフレームの前記集合ブロックの周端を押さえながら一括してワイヤボンディングする際、前記集合ブロックに窒素ガスを吹き付け、前記リードフレームに設けられた酸化防止剤膜の剥がれを抑止した事を特徴とした半導体装置の製造方法。 Prepare a lead frame in which a plurality of mounting portions arranged in the row direction and the column direction are gathered to form a collective block, and an antioxidant film is formed,
The back surface of the lead frame corresponding to the assembly block is provided on the mounting table of the bonding apparatus at a high temperature,
A semiconductor device manufacturing method in which a semiconductor element provided in the lead frame corresponding to the mounting portion and the lead frame are bonded using the bonding apparatus, and wire bonding is performed collectively in the assembly block And
When wire bonding is performed collectively while holding the peripheral edge of the assembly block of the lead frame, nitrogen gas is blown onto the assembly block to prevent the antioxidant film from peeling off. Semiconductor device manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116402A JP4717129B2 (en) | 2009-05-13 | 2009-05-13 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009116402A JP4717129B2 (en) | 2009-05-13 | 2009-05-13 | Manufacturing method of semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001195397A Division JP4711549B2 (en) | 2001-06-27 | 2001-06-27 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009177215A true JP2009177215A (en) | 2009-08-06 |
JP2009177215A5 JP2009177215A5 (en) | 2010-03-04 |
JP4717129B2 JP4717129B2 (en) | 2011-07-06 |
Family
ID=41031903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009116402A Expired - Fee Related JP4717129B2 (en) | 2009-05-13 | 2009-05-13 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4717129B2 (en) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276840A (en) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | Bonding apparatus |
JPH0195527A (en) * | 1987-10-07 | 1989-04-13 | Mitsubishi Electric Corp | Wire bonding equipment |
JPH02112246A (en) * | 1988-10-21 | 1990-04-24 | Hitachi Ltd | Bonding device |
JPH08330350A (en) * | 1995-05-30 | 1996-12-13 | Shinkawa Ltd | Wire bonding device |
JPH09139399A (en) * | 1995-11-16 | 1997-05-27 | Toshiba Electron Eng Corp | Image recognition method, its equipment, wire bonder image recognition method and its equipment |
JPH1140614A (en) * | 1997-07-18 | 1999-02-12 | Toshiba Corp | Mounting device |
JP2000077593A (en) * | 1998-08-27 | 2000-03-14 | Hitachi Cable Ltd | Lead frame for semiconductor |
JP2003007760A (en) * | 2001-06-27 | 2003-01-10 | Sanyo Electric Co Ltd | Method of manufacturing recognition equipment, bonding equipment, circuit device |
-
2009
- 2009-05-13 JP JP2009116402A patent/JP4717129B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62276840A (en) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | Bonding apparatus |
JPH0195527A (en) * | 1987-10-07 | 1989-04-13 | Mitsubishi Electric Corp | Wire bonding equipment |
JPH02112246A (en) * | 1988-10-21 | 1990-04-24 | Hitachi Ltd | Bonding device |
JPH08330350A (en) * | 1995-05-30 | 1996-12-13 | Shinkawa Ltd | Wire bonding device |
JPH09139399A (en) * | 1995-11-16 | 1997-05-27 | Toshiba Electron Eng Corp | Image recognition method, its equipment, wire bonder image recognition method and its equipment |
JPH1140614A (en) * | 1997-07-18 | 1999-02-12 | Toshiba Corp | Mounting device |
JP2000077593A (en) * | 1998-08-27 | 2000-03-14 | Hitachi Cable Ltd | Lead frame for semiconductor |
JP2003007760A (en) * | 2001-06-27 | 2003-01-10 | Sanyo Electric Co Ltd | Method of manufacturing recognition equipment, bonding equipment, circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP4717129B2 (en) | 2011-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4711549B2 (en) | Manufacturing method of semiconductor device | |
JP4761662B2 (en) | Circuit device manufacturing method | |
JP2002050645A (en) | Manufacturing method of semiconductor device | |
JP2002076196A (en) | Chip type semiconductor device and its manufacturing method | |
US6428641B1 (en) | Method for laminating circuit pattern tape on semiconductor wafer | |
JP2002050591A (en) | Method for manufacturing semiconductor device | |
JP2003037131A (en) | Bonding machine | |
JP2003007759A (en) | Method of manufacturing recognition equipment, bonding equipment, and circuit device | |
JP2003036707A (en) | Lighting device and its manufacturing method | |
JP4717129B2 (en) | Manufacturing method of semiconductor device | |
JP4679000B2 (en) | Plate | |
JP4020618B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2003037296A (en) | Lighting system and manufacturing method therefor | |
JP2003037125A (en) | Method for manufacturing circuit device | |
JP2003188333A (en) | Semiconductor device and its manufacturing method | |
JP2007250675A (en) | Circuit board and semiconductor device | |
JP4342157B2 (en) | Circuit device manufacturing method | |
JP2001035970A (en) | Manufacture of semiconductor device | |
JP3600136B2 (en) | Circuit device manufacturing method | |
JP4708625B2 (en) | Bonding apparatus and semiconductor device manufacturing method using the same | |
JP2003037345A (en) | Circuit device and its manufacturing method | |
JP2002134893A (en) | Method for manufacturing hybrid integrated circuit device | |
JP2002329739A (en) | Method of manufacturing circuit device | |
JP2002076239A (en) | Manufacturing method for circuit device | |
JP2002076171A (en) | Manufacturing method of circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090513 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110204 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110329 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140408 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |