JP2009171154A - Amplifier circuit, and communication device - Google Patents

Amplifier circuit, and communication device Download PDF

Info

Publication number
JP2009171154A
JP2009171154A JP2008006189A JP2008006189A JP2009171154A JP 2009171154 A JP2009171154 A JP 2009171154A JP 2008006189 A JP2008006189 A JP 2008006189A JP 2008006189 A JP2008006189 A JP 2008006189A JP 2009171154 A JP2009171154 A JP 2009171154A
Authority
JP
Japan
Prior art keywords
amplifier circuit
capacitor
inductor
secondary side
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008006189A
Other languages
Japanese (ja)
Inventor
Kin Mizusawa
錦 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008006189A priority Critical patent/JP2009171154A/en
Publication of JP2009171154A publication Critical patent/JP2009171154A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an amplifier circuit which can be miniaturized while making linearity of amplification and power efficiency compatible, and to provide a communication device. <P>SOLUTION: The amplifier circuit is provided, which includes: a first amplification part which outputs a first input signal obtained by amplifying a first constant envelope signal; a second amplification part which outputs a second input signal obtained by amplifying a second constant envelope signal; and a magnetic coupling transformer to the primary side of which the first input signal and the second input signal are each input, and which composites the first input signal with the second input signal to output an output signal whose amplitude is modulated on the secondary side, wherein the magnetic coupling transformer includes: a primary side first inductor and a primary side first capacitor constituting a first primary side; a secondary side first inductor and a secondary side first capacitor constituting a first secondary side; a primary side second inductor and a primary side second capacitor constituting a second primary side; a secondary side second inductor and a secondary side second capacitor constituting a second secondary side; and a compositing part which outputs the output signal. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、増幅回路、および通信装置に関する。   The present invention relates to an amplifier circuit and a communication device.

無線通信分野では年々伝送速度の高速化が求められており、また、周波数資源は限られている。このような中、無線通信分野では、限られた周波数資源の中で高速通信を行えるように、例えば、多値化されたデジタル変調信号が送信信号として用いられている。   In the wireless communication field, higher transmission speed is required year by year, and frequency resources are limited. Under such circumstances, in the wireless communication field, for example, a multi-valued digital modulation signal is used as a transmission signal so that high-speed communication can be performed in a limited frequency resource.

上記デジタル変調信号としては、例えば、OFDM(Orthogonal Frequency Division Multiplexing;直交周波数多重)信号が挙げられるが、OFDM信号では平均電力と最大電力との比が10dB以上と大きくなる。よって、上記のように振幅変化が大きなデジタル変調信号を低歪で増幅するためには、線形性の高い増幅回路が必要となる。しかしながら、線形性を高くすると増幅回路の電力効率が低下してしまう。ここで、特にバッテリーで動作する通信装置では、動作可能時間をできる限り延ばす観点から、増幅回路の電力効率の低下は無視することができない。   Examples of the digital modulation signal include an OFDM (Orthogonal Frequency Division Multiplexing) signal. In the OFDM signal, the ratio of the average power to the maximum power is as large as 10 dB or more. Therefore, in order to amplify a digital modulation signal having a large amplitude change as described above with low distortion, an amplifier circuit with high linearity is required. However, increasing the linearity reduces the power efficiency of the amplifier circuit. Here, particularly in a communication device that operates on a battery, a reduction in power efficiency of the amplifier circuit cannot be ignored from the viewpoint of extending the operable time as much as possible.

このような中、増幅の線形性と電力効率の両立を図る増幅回路に係る技術が開発されている。送信信号を位相の異なる2つの定包絡線信号に分け、増幅後に合成して振幅変化を再現する増幅回路に係る技術としては、例えば、非特許文献1が挙げられる。   Under such circumstances, a technique related to an amplifier circuit that achieves both amplification linearity and power efficiency has been developed. Non-patent Document 1 is an example of a technique related to an amplifier circuit that divides a transmission signal into two constant envelope signals having different phases and combines them after amplification to reproduce amplitude changes.

F.H.Raab,“Efficiency of outphasing RF power-amplifier systems,”IEEE Trans.Commun.,vol.COM-33,pp.1094‐1099,Oct.1985.F.H.Raab, “Efficiency of outphasing RF power-amplifier systems,” IEEE Trans.Commun., Vol.COM-33, pp. 1094-1099, Oct. 1985.

送信信号を位相の異なる2つの定包絡線信号に分け、増幅後に合成して振幅変化を再現する増幅回路に係る従来の技術を用いた増幅回路(以下、当該従来の技術に係る増幅回路を「LINC(Linear Amplification with Nonlinear Components)方式の増幅回路」という。)は、定包絡線信号の増幅のために非線形で高効率の増幅回路を使用することができるので、増幅の線形性と電力効率を両立させることが可能である。   The transmission signal is divided into two constant envelope signals having different phases, and is synthesized after amplification, and the amplification circuit using the conventional technique related to the amplification circuit that reproduces the amplitude change (hereinafter, the amplification circuit according to the conventional technique is referred to as “ LINC (Linear Amplification with Nonlinear Components) amplifier circuit) can be used for non-linear, high-efficiency amplifiers to amplify constant envelope signals, thus reducing the linearity and power efficiency of amplification. It is possible to achieve both.

しかしながら、LINC方式の増幅回路は、通信に使用する周波数(以下、「使用周波数」という。)における波長λの1/4波長の電気長を必要とするλ/4伝送線路を2本備えなければならないため、増幅回路の小型化を図ることが非常に困難である。   However, the LINC amplifier circuit must have two λ / 4 transmission lines that require an electrical length that is a quarter wavelength of the wavelength λ at the frequency used for communication (hereinafter referred to as “used frequency”). Therefore, it is very difficult to reduce the size of the amplifier circuit.

一方、近年通信装置の小型化が進んでおり、通信装置に適用される増幅回路には、信号を低歪で増幅する機能と電力効率に加え、さらに小型化が求められている。しかしながら、LINC方式の増幅回路は上記の通り小型化を行うことが非常に困難であることから、たとえLINC方式の増幅回路が増幅の線形性と電力効率を両立させることが可能な増幅回路であったとしても、通信装置に適用することはできない(現実的ではない)。   On the other hand, in recent years, communication devices have been downsized, and an amplifier circuit applied to the communication device is required to be further downsized in addition to a function of amplifying a signal with low distortion and power efficiency. However, since the LINC amplifier circuit is very difficult to downsize as described above, the LINC amplifier circuit is an amplifier circuit that can achieve both amplification linearity and power efficiency. Even so, it cannot be applied to a communication device (not realistic).

したがって、増幅の線形性と電力効率を両立させながら小型化を図ることが可能な増幅回路が希求されていた。   Therefore, there has been a demand for an amplifier circuit that can be reduced in size while achieving both amplification linearity and power efficiency.

本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、増幅の線形性と電力効率を両立させながら小型化を図ることが可能な、新規かつ改良された増幅回路、および通信装置を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a new and improved amplification capable of reducing the size while achieving both amplification linearity and power efficiency. It is to provide a circuit and a communication device.

上記目的を達成するために、本発明の第1の観点によれば、第1定包絡線信号が入力され、上記第1定包絡線信号を増幅した第1入力信号を出力する第1増幅部と、上記第1定包絡線信号と位相が異なる第2定包絡線信号が入力され、上記第2定包絡線信号を増幅した第2入力信号を出力する第2増幅部と、上記第1入力信号と上記第2入力信号とがそれぞれ1次側に入力され、2次側で上記第1入力信号と上記第2入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスとを備え、上記磁気結合トランスは、上記第1入力信号が入力される第1の1次側を構成する1次側第1インダクタおよび1次側第1キャパシタと、上記第1の1次側と対応する第1の2次側を構成する2次側第1インダクタおよび2次側第1キャパシタと、上記第2入力信号が入力される第2の1次側を構成する1次側第2インダクタおよび1次側第2キャパシタと、上記第2の1次側と対応する第2の2次側を構成する2次側第2インダクタおよび2次側第2キャパシタと、上記第1入力信号と上記第2入力信号とを合成して上記出力信号を出力する合成部とを備える増幅回路が提供される。   To achieve the above object, according to a first aspect of the present invention, a first amplifying unit that receives a first constant envelope signal and outputs a first input signal obtained by amplifying the first constant envelope signal. A second amplifying unit that receives a second constant envelope signal having a phase different from that of the first constant envelope signal, outputs a second input signal obtained by amplifying the second constant envelope signal, and the first input. A magnetic coupling transformer for inputting a signal and the second input signal to the primary side, and outputting an amplitude-modulated output signal by combining the first input signal and the second input signal on the secondary side; The magnetic coupling transformer includes: a primary side first inductor and a primary side first capacitor constituting a first primary side to which the first input signal is input; and the first primary side; The secondary side first inductor and the secondary side first capacitor constituting the corresponding first secondary side , A primary second inductor and a primary second capacitor constituting a second primary side to which the second input signal is input, and a second 2 corresponding to the second primary side. An amplifier circuit comprising: a secondary side second inductor and a secondary side second capacitor constituting a secondary side; and a synthesis unit that synthesizes the first input signal and the second input signal and outputs the output signal. Provided.

かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   With this configuration, it is possible to reduce the size while achieving both amplification linearity and power efficiency.

また、上記合成部は、所定の静電容量を有する出力キャパシタで構成され、上記1次側第1インダクタおよび上記1次側第1キャパシタと、上記2次側第1インダクタおよび上記2次側第1キャパシタと、上記1次側第2インダクタおよび上記1次側第2キャパシタと、上記2次側第2インダクタおよび上記2次側第2キャパシタとは、それぞれ並列に接続され、上記2次側第1キャパシタと、上記2次側第2キャパシタと、上記出力キャパシタとは直列に接続されてもよい。   The combining unit includes an output capacitor having a predetermined capacitance, and the primary side first inductor and the primary side first capacitor, the secondary side first inductor, and the secondary side first capacitor. 1 capacitor, the primary side second inductor and the primary side second capacitor, the secondary side second inductor and the secondary side second capacitor are respectively connected in parallel, and the secondary side second capacitor One capacitor, the second secondary capacitor, and the output capacitor may be connected in series.

かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   With this configuration, it is possible to reduce the size while achieving both amplification linearity and power efficiency.

また、上記2次側第1キャパシタおよび上記2次側第2キャパシタそれぞれのリアクタンスの絶対値は、上記2次側第1インダクタおよび2次側第2インダクタそれぞれのリアクタンスの絶対値の略2倍であってもよい。   The absolute values of the reactances of the secondary side first capacitor and the secondary side second capacitor are approximately twice the absolute values of the reactances of the secondary side first inductor and the secondary side second inductor, respectively. There may be.

かかる構成により、増幅の線形性と電力効率を両立させることができる。   With this configuration, both amplification linearity and power efficiency can be achieved.

また、上記合成部は、所定のインダクタンスを有する出力インダクタで構成され、上記1次側第1インダクタおよび上記1次側第1キャパシタと、上記1次側第2インダクタおよび上記1次側第2キャパシタとはそれぞれ並列に接続され、上記2次側第1インダクタおよび上記2次側第1キャパシタと、上記2次側第2インダクタおよび上記2次側第2キャパシタとはそれぞれ直列に接続され、上記2次側第1キャパシタと上記2次側第2キャパシタと上記出力インダクタの第1の端子とを接続し、上記出力インダクタの第2の端子からは、上記出力信号が出力されてもよい。   The combining unit includes an output inductor having a predetermined inductance, the primary side first inductor and the primary side first capacitor, the primary side second inductor, and the primary side second capacitor. Are connected in parallel, and the secondary side first inductor and the secondary side first capacitor are connected in series to the secondary side second inductor and the secondary side second capacitor, respectively. A secondary first capacitor, the secondary second capacitor, and a first terminal of the output inductor may be connected, and the output signal may be output from a second terminal of the output inductor.

かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   With this configuration, it is possible to reduce the size while achieving both amplification linearity and power efficiency.

また、上記2次側第1キャパシタおよび上記2次側第2キャパシタそれぞれのリアクタンスの絶対値は、上記2次側第1インダクタおよび2次側第2インダクタそれぞれのリアクタンスの絶対値の略2倍であり、上記出力インダクタのインダクタンスは、上記2次側第1インダクタおよび2次側第2インダクタのインダクタンスの略1/2であってもよい。   The absolute values of the reactances of the secondary side first capacitor and the secondary side second capacitor are approximately twice the absolute values of the reactances of the secondary side first inductor and the secondary side second inductor, respectively. In addition, the inductance of the output inductor may be approximately ½ of the inductance of the secondary side first inductor and the secondary side second inductor.

かかる構成により、増幅の線形性と電力効率を両立させることができる。   With this configuration, both amplification linearity and power efficiency can be achieved.

また、上記1次側第1インダクタおよび上記1次側第1キャパシタと、上記1次側第2インダクタおよび上記1次側第2キャパシタと、上記2次側第1インダクタおよび上記2次側第1キャパシタと、上記2次側第2インダクタおよび上記2次側第2キャパシタとは、それぞれ直列に接続され、上記2次側第1キャパシタおよび上記2次側第2キャパシタの接続点からは、上記出力信号が出力されてもよい。   The primary side first inductor and the primary side first capacitor, the primary side second inductor and the primary side second capacitor, the secondary side first inductor and the secondary side first The capacitor, the secondary side second inductor, and the secondary side second capacitor are respectively connected in series, and the output from the connection point of the secondary side first capacitor and the secondary side second capacitor. A signal may be output.

かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   With this configuration, it is possible to reduce the size while achieving both amplification linearity and power efficiency.

また、上記1次側第1インダクタ、上記2次側第1インダクタそれぞれのインダクタンスと、上記1次側第1キャパシタ、上記2次側第1キャパシタそれぞれの静電容量とは、上記1次側第1インダクタおよび上記1次側第1キャパシタと、上記2次側第1インダクタおよび上記2次側第1キャパシタとが上記第1定包絡線信号の周波数で共振するように設定され、上記1次側第2インダクタ、上記2次側第2インダクタそれぞれのインダクタンスと、上記1次側第2キャパシタ、上記2次側第2キャパシタそれぞれの静電容量とは、上記1次側第2インダクタおよび上記1次側第2キャパシタと、上記2次側第2インダクタおよび上記2次側第2キャパシタとが上記第2定包絡線信号の周波数で共振するように設定されてもよい。   Further, the inductances of the primary side first inductor and the secondary side first inductor and the capacitances of the primary side first capacitor and the secondary side first capacitor are the primary side 1 inductor and the primary side first capacitor, and the secondary side first inductor and the secondary side first capacitor are set to resonate at the frequency of the first constant envelope signal, and the primary side The inductances of the second inductor and the secondary second inductor and the capacitances of the primary second capacitor and the secondary second capacitor are the primary second inductor and the primary, respectively. The second side capacitor, the secondary side second inductor, and the secondary side second capacitor may be set to resonate at the frequency of the second constant envelope signal.

かかる構成により、増幅の線形性と電力効率を両立させることができる。   With this configuration, both amplification linearity and power efficiency can be achieved.

また、上記第2増幅部の出力側のインピーダンスを切り換えるスイッチング部をさらに備えてもよい。   Moreover, you may further provide the switching part which switches the impedance of the output side of the said 2nd amplification part.

かかる構成により、インピーダンスの増加率を制御することができる。ここで、上記スイッチング部は、例えば、上記第2入力信号を選択的に上記磁気結合トランスに入力させるように上記第2増幅器の動作を切り換えてもよく、また上記第2増幅部をOFFとする場合には上記第2増幅部の出力側のインピーダンスを切り換えることができる。   With this configuration, the rate of increase in impedance can be controlled. Here, for example, the switching unit may switch the operation of the second amplifier so as to selectively input the second input signal to the magnetic coupling transformer, and turns off the second amplification unit. In this case, the impedance on the output side of the second amplifying unit can be switched.

また、上記第1増幅部は複数の第1増幅器を備えて上記第1定包絡線信号をそれぞれ増幅し、上記第2増幅部は複数の第2増幅器を備えて上記第2定包絡線信号をそれぞれ増幅し、上記磁気結合トランスは、上記第1増幅器それぞれと対応する複数の1次側第1インダクタおよび1次側第1キャパシタ、複数の2次側第1インダクタおよび2次側第1キャパシタと、上記第2増幅器それぞれと対応する複数の1次側第2インダクタおよび1次側第2キャパシタ、複数の2次側第2インダクタおよび2次側第2キャパシタとを備えてもよい。   The first amplifying unit includes a plurality of first amplifiers to amplify the first constant envelope signal, and the second amplifying unit includes a plurality of second amplifiers to convert the second constant envelope signal. A plurality of primary side first inductors and primary side first capacitors, a plurality of secondary side first inductors and secondary side first capacitors respectively corresponding to the first amplifiers; A plurality of primary side second inductors and primary side second capacitors corresponding to each of the second amplifiers, and a plurality of secondary side second inductors and secondary side second capacitors may be provided.

かかる構成により、各増幅器の出力電圧を低減することができる。   With this configuration, the output voltage of each amplifier can be reduced.

また、上記第1増幅部には、差動信号としての第1正相定包絡線信号と上記第1正相定包絡線信号と位相が反転した第1逆相定包絡線信号とが入力され、上記第2増幅部には、差動信号としての第2正相定包絡線信号と上記第2正相定包絡線信号と位相が反転した第2逆相定包絡線信号とが入力され、上記第1増幅部は、上記1次側第1インダクタを上記第1増幅部に電源を供給する電源供給インダクタとして機能させ、上記第2増幅部は、上記1次側第2インダクタを上記第2増幅部に電源を供給する電源供給インダクタとして機能させてもよい。   The first amplifying unit receives a first positive phase constant envelope signal as a differential signal and a first negative phase constant envelope signal whose phase is inverted from that of the first positive phase constant envelope signal. The second amplification unit receives a second positive phase constant envelope signal as a differential signal and a second negative phase constant envelope signal whose phase is inverted with respect to the second positive phase constant envelope signal. The first amplifying unit causes the primary side first inductor to function as a power supply inductor that supplies power to the first amplifying unit, and the second amplifying unit includes the primary side second inductor as the second power inductor. You may make it function as a power supply inductor which supplies power to an amplification part.

かかる構成により、回路構成を簡単化することができる。   With this configuration, the circuit configuration can be simplified.

また、上記第1増幅部には、差動信号としての第1正相定包絡線信号と上記第1正相定包絡線信号と位相が反転した第1逆相定包絡線信号とが入力され、上記第2増幅部には、差動信号としての第2正相定包絡線信号と上記第2正相定包絡線信号と位相が反転した第2逆相定包絡線信号とが入力され、上記第1増幅部は、上記第1増幅部を構成するトランジスタの出力容量成分を上記1次側第1キャパシタとして機能させ、上記第2増幅部は、上記第2増幅部を構成するトランジスタの出力容量成分を上記1次側第2キャパシタとして機能させてもよい。   The first amplifying unit receives a first positive phase constant envelope signal as a differential signal and a first negative phase constant envelope signal whose phase is inverted from that of the first positive phase constant envelope signal. The second amplification unit receives a second positive phase constant envelope signal as a differential signal and a second negative phase constant envelope signal whose phase is inverted with respect to the second positive phase constant envelope signal. The first amplifying unit causes an output capacitance component of a transistor constituting the first amplifying unit to function as the primary first capacitor, and the second amplifying unit outputs an output of the transistor constituting the second amplifying unit. The capacitance component may function as the primary side second capacitor.

かかる構成により、回路構成を簡単化することができる。   With this configuration, the circuit configuration can be simplified.

また、上記目的を達成するために、本発明の第2の観点によれば、入力された送信信号に基づいて、第1定包絡線信号と、上記第1定包絡線信号と位相が異なる第2定包絡線信号とに分配する信号分配部と、上記第1定包絡線信号と上記第2定包絡線信号とがそれぞれ入力され、振幅変調された出力送信信号を出力する増幅部と、上記増幅部から出力される上記出力送信信号を外部装置に送信する通信部とを備え、上記増幅部は、上記第1定包絡線信号が入力され、上記第1定包絡線信号を増幅した第1入力信号を出力する第1増幅部と、上記第2定包絡線信号が入力され、上記第2定包絡線信号を増幅した第2入力信号を出力する第2増幅部と、上記第1入力信号と上記第2入力信号とがそれぞれ1次側に入力され、2次側で上記第1入力信号と上記第2入力信号とを合成して上記出力送信信号を出力する磁気結合トランスとを備える通信装置が提供される。   In order to achieve the above object, according to the second aspect of the present invention, the first constant envelope signal and the first constant envelope signal are different in phase based on the input transmission signal. A signal distributor that distributes the signal to two constant envelope signals, an amplifier that receives the first constant envelope signal and the second constant envelope signal, and outputs an amplitude-modulated output transmission signal; A communication unit that transmits the output transmission signal output from the amplifying unit to an external device, wherein the amplifying unit receives the first constant envelope signal and amplifies the first constant envelope signal. A first amplifying unit that outputs an input signal; a second amplifying unit that receives the second constant envelope signal; outputs a second input signal obtained by amplifying the second constant envelope signal; and the first input signal. And the second input signal are respectively input to the primary side, and the first input is input to the secondary side. Communication device is provided which issue and by synthesizing the said second input signal and a magnetically-coupled transformer for outputting the output transmission signal.

かかる構成により、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   With this configuration, it is possible to reduce the size while achieving both amplification linearity and power efficiency.

本発明によれば、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   According to the present invention, downsizing can be achieved while achieving both amplification linearity and power efficiency.

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。   Exemplary embodiments of the present invention will be described below in detail with reference to the accompanying drawings. In the present specification and drawings, components having substantially the same functional configuration are denoted by the same reference numerals, and redundant description is omitted.

(従来の増幅回路の構成と従来の増幅回路における問題)
本発明の実施形態に係る増幅回路について説明する前に、まず、従来の増幅回路(LINC方式の増幅回路)の構成とその問題について説明する。
(Construction of the conventional amplifier circuit and problems in the conventional amplifier circuit)
Before describing the amplifier circuit according to the embodiment of the present invention, first, the configuration of a conventional amplifier circuit (LINC-type amplifier circuit) and its problems will be described.

[従来の増幅回路の構成]
図1は、LINC方式の増幅回路10(従来の増幅回路)の構成を示す説明図である。増幅回路10は、入力された位相と振幅に情報を載せた変調信号(送信信号)Si(t)を、定振幅で位相が互いに異なる第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とに分解する。そして、増幅回路10は、第1の定包絡線信号S1(t)および第2の定包絡線信号S2(t)それぞれを増幅した後に合成することによって、増幅された信号を負荷Roに印加する。
[Configuration of conventional amplifier circuit]
FIG. 1 is an explanatory diagram showing the configuration of a LINC type amplifier circuit 10 (conventional amplifier circuit). The amplifying circuit 10 converts the modulation signal (transmission signal) Si (t) with information on the input phase and amplitude, the first constant envelope signal S1 (t) having the constant amplitude and the phase different from the second constant signal It is decomposed into a constant envelope signal S2 (t). Then, the amplifier circuit 10 applies the amplified signal to the load Ro by amplifying the first constant envelope signal S1 (t) and the second constant envelope signal S2 (t) and then combining them. .

図1を参照すると、増幅回路10は、信号分配回路12(LINC方式の増幅回路では、SignalComponentSeparatorと呼ばれる。)と、第1B級増幅回路14と、第2B級増幅回路16と、合成回路18(LINC方式の増幅回路では、ChirexCombinerと呼ばれる。)とを備える。なお、図1では、増幅回路10から出力される増幅された信号が印加される負荷Roを併せて示している。   Referring to FIG. 1, the amplifier circuit 10 includes a signal distribution circuit 12 (called a Signal Component Separator in a LINC type amplifier circuit), a first class B amplifier circuit 14, a second class B amplifier circuit 16, and a combining circuit 18 ( The LINC amplifier circuit is called “Chirex Combiner”). In FIG. 1, a load Ro to which an amplified signal output from the amplifier circuit 10 is applied is also shown.

信号分配回路12は、入力された変調信号Si(t)を、第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とに分解する。図2は、入力された変調信号(送信信号)Si(t)と、第1の定包絡線信号S1(t)および第2の定包絡線信号S2(t)との関係をベクトルで示す説明図である。   The signal distribution circuit 12 decomposes the input modulation signal Si (t) into a first constant envelope signal S1 (t) and a second constant envelope signal S2 (t). FIG. 2 is a diagram illustrating the relationship between the input modulation signal (transmission signal) Si (t), the first constant envelope signal S1 (t), and the second constant envelope signal S2 (t) as a vector. FIG.

図2に示すように、第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とは、変調信号Si(t)が分解された信号であり、Si(t)=S1(t)+S2(t)の関係が成立している。   As shown in FIG. 2, the first constant envelope signal S1 (t) and the second constant envelope signal S2 (t) are signals obtained by decomposing the modulation signal Si (t), and Si (t ) = S1 (t) + S2 (t).

ここで、変調信号Si(t)は、位相と振幅に情報を載せた信号であり、変調信号Si(t)は、以下の数式1で表される。また、第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とは、定振幅で位相が互いに異なる信号であり、それぞれ以下の数式2、数式3、および数式4で表すことができる。   Here, the modulation signal Si (t) is a signal in which information is placed on the phase and amplitude, and the modulation signal Si (t) is expressed by Equation 1 below. In addition, the first constant envelope signal S1 (t) and the second constant envelope signal S2 (t) are signals having constant amplitude and different phases, and the following formulas 2, 3, and 4 can be expressed.

Figure 2009171154
・・・(数式1)
Figure 2009171154
... (Formula 1)

Figure 2009171154
・・・(数式2)
Figure 2009171154
... (Formula 2)

Figure 2009171154
・・・(数式3)
Figure 2009171154
... (Formula 3)

Figure 2009171154
・・・(数式4)
Figure 2009171154
... (Formula 4)

再度図1を参照して、従来の増幅回路10の構成要素について説明する。第1B級増幅回路14と第2B級増幅回路16とは、それぞれB級増幅器(B class amplifier)で構成され、第1B級増幅回路14は第1の定包絡線信号S1(t)を増幅し、第2B級増幅回路16は第2の定包絡線信号S2(t)を増幅する。ここで、第1B級増幅回路14および第2B級増幅回路16は、最適な負荷インピーダンスで駆動した場合には、π/4の最大効率が得られる。   Referring to FIG. 1 again, components of the conventional amplifier circuit 10 will be described. The first class B amplifier circuit 14 and the second class B amplifier circuit 16 are each configured by a class B amplifier, and the first class B amplifier circuit 14 amplifies the first constant envelope signal S1 (t). The second class B amplifier circuit 16 amplifies the second constant envelope signal S2 (t). Here, when the first class B amplifier circuit 14 and the second class B amplifier circuit 16 are driven with an optimum load impedance, a maximum efficiency of π / 4 is obtained.

合成回路18は、第1のλ/4伝送線路20と、第2のλ/4伝送線路22と、第1リアクタンス回路24と、第2リアクタンス回路26とを備え、第1B級増幅回路14から出力される増幅された第1の定包絡線信号S1(t)と、第2B級増幅回路16から出力される増幅された第2の定包絡線信号S2(t)とを合成し、変調信号Si(t)が増幅された信号を出力する。   The synthesis circuit 18 includes a first λ / 4 transmission line 20, a second λ / 4 transmission line 22, a first reactance circuit 24, and a second reactance circuit 26. The amplified first constant envelope signal S1 (t) output and the amplified second constant envelope signal S2 (t) output from the second class B amplifier circuit 16 are combined to generate a modulated signal. A signal obtained by amplifying Si (t) is output.

ここで、負荷Roに印加される出力電圧をVout(t)、最大電圧をVmax、第1リアクタンス回路24のサセプタンスを−Bs、第2リアクタンス回路26のサセプタンスを+Bs、第1のλ/4伝送線路20の特性インピーダンスをRTとすると、第1B級増幅回路14の出力から負荷Ro側をみたアドミタンスY1は、以下の数式5で表すことができる。また、増幅回路10の電力効率ηは、以下の数式6で表すことができる。   Here, the output voltage applied to the load Ro is Vout (t), the maximum voltage is Vmax, the susceptance of the first reactance circuit 24 is −Bs, the susceptance of the second reactance circuit 26 is + Bs, and the first λ / 4 transmission. Assuming that the characteristic impedance of the line 20 is RT, the admittance Y1 viewed from the output of the first class B amplifier circuit 14 on the load Ro side can be expressed by the following Equation 5. Further, the power efficiency η of the amplifier circuit 10 can be expressed by the following Equation 6.

Figure 2009171154
・・・(数式5)
Figure 2009171154
... (Formula 5)

Figure 2009171154
・・・(数式6)
Figure 2009171154
... (Formula 6)

図3は、従来の増幅回路10における出力電圧Vout(t)に対する電力効率の一例を示す説明図である。ここで、図3は、増幅回路10が第1リアクタンス回路24および第2リアクタンス回路26を備えている場合と、備えていない場合とにおける出力電圧Vout(t)に対する電力効率を示している。   FIG. 3 is an explanatory diagram showing an example of power efficiency with respect to the output voltage Vout (t) in the conventional amplifier circuit 10. Here, FIG. 3 shows the power efficiency with respect to the output voltage Vout (t) when the amplifier circuit 10 includes the first reactance circuit 24 and the second reactance circuit 26 and when the amplifier circuit 10 does not.

第1リアクタンス回路24および第2リアクタンス回路26の値をある出力電圧でアドミタンスY1の虚部が0(ゼロ)となるように最適化した場合には、図3に示すように増幅回路10は広い出力電圧範囲に渡って高い電力効率を維持できることが分かる。また、増幅回路10が第1リアクタンス回路24および第2リアクタンス回路26を備えていない場合であっても、増幅回路10は出力電圧と電力効率とを線形の関係とすることができる。上記は、B級増幅器の特性と同じであるので、増幅回路10を備えた通信装置は、通信に用いる振幅変調波をB級の効率で使用できることを意味している。ここで、増幅回路10における上記の効果は、出力振幅が低くなるに従ってB級増幅回路の出力側からみた負荷インピーダンスが大きく見える(すなわち負荷アドミタンスが小さく見える)、λ/4伝送線路による効果である。   When the values of the first reactance circuit 24 and the second reactance circuit 26 are optimized so that the imaginary part of the admittance Y1 becomes 0 (zero) at a certain output voltage, the amplifier circuit 10 is wide as shown in FIG. It can be seen that high power efficiency can be maintained over the output voltage range. Even if the amplifier circuit 10 does not include the first reactance circuit 24 and the second reactance circuit 26, the amplifier circuit 10 can have a linear relationship between the output voltage and the power efficiency. Since the above is the same as the characteristics of the class B amplifier, it means that the communication apparatus including the amplifier circuit 10 can use the amplitude-modulated wave used for communication with the efficiency of class B. Here, the above-described effect in the amplifier circuit 10 is an effect of the λ / 4 transmission line, as the load amplitude seen from the output side of the class B amplifier circuit appears larger (that is, the load admittance appears smaller) as the output amplitude becomes lower. .

図4は、従来の増幅回路10における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である(リアクタンス回路を備えない場合)。ここで、図4では、B級増幅回路の出力側からみた負荷アドミタンスの実部(図4の「real(Yin)」)、虚部(図4の「imag(Yin)」)および絶対値(図4の「mag(Yin)」)をそれぞれ示している。   FIG. 4 is an explanatory diagram showing an example of load admittance as viewed from the output side of the class B amplifier circuit with respect to the output voltage in the conventional amplifier circuit 10 (when no reactance circuit is provided). Here, in FIG. 4, the real part (“real (Yin)” in FIG. 4), the imaginary part (“imag (Yin)” in FIG. 4), and the absolute value ( FIG. 4 shows “mag (Yin)”).

図4に示すように、増幅回路10における出力電圧と負荷アドミタンスの絶対値との関係は、比例関係となっていることが分かる。   As shown in FIG. 4, it can be seen that the relationship between the output voltage in the amplifier circuit 10 and the absolute value of the load admittance is a proportional relationship.

LINC方式の増幅回路10は、入力された変調信号Si(t)が分解された第1の定包絡線信号S1(t)および第2の定包絡線信号S2(t)それぞれに対応する2本のλ/4伝送線路を備えることによって、出力電圧と電力効率とを線形の関係とすることができ(リアクタンス回路を備えない場合)、あるいは、広い出力電圧範囲に渡って高い電力効率を維持することができる(リアクタンス回路を備える場合)。したがって、LINC方式の増幅回路10は、増幅の線形性と電力効率との両立を図ることが可能であるといえる。   The LINC-type amplifier circuit 10 includes two lines corresponding to the first constant envelope signal S1 (t) and the second constant envelope signal S2 (t) obtained by decomposing the input modulation signal Si (t). By providing the λ / 4 transmission line, the output voltage and the power efficiency can be in a linear relationship (when no reactance circuit is provided), or high power efficiency is maintained over a wide output voltage range. (When a reactance circuit is provided). Therefore, it can be said that the LINC-type amplifier circuit 10 can achieve both amplification linearity and power efficiency.

[従来の増幅回路10の問題]
上記のように、LINC方式の増幅回路10は、2つのλ/4伝送線路(第1のλ/4伝送線路20および第2のλ/4伝送線路22)を備えることによって、増幅の線形性と電力効率との両立を可能としている。しかしながら、増幅回路10は、使用周波数における波長λの1/4の電気長をそれぞれ必要とする第1のλ/4伝送線路20と第2のλ/4伝送線路22とを備えなければならない。すなわち、増幅回路10では、使用周波数が低ければ低いほどより電気長は大きくなり、(短縮率が一定とすると)物理長もまた大きくなってしまう。つまり、増幅回路10では、電気長および物理長が使用周波数に依存する。したがって、増幅回路10は、増幅回路の小型化を図ることが非常に困難である(また、たとえ小型化が行えたとしても、小型化のためのコストがより必要となる。)。
[Problems of the conventional amplifier circuit 10]
As described above, the LINC-type amplifier circuit 10 includes two λ / 4 transmission lines (a first λ / 4 transmission line 20 and a second λ / 4 transmission line 22). And power efficiency. However, the amplifier circuit 10 must include a first λ / 4 transmission line 20 and a second λ / 4 transmission line 22 that each require an electrical length that is ¼ of the wavelength λ at the operating frequency. In other words, in the amplifier circuit 10, the lower the frequency used, the greater the electrical length and the greater the physical length (assuming the shortening rate is constant). That is, in the amplifier circuit 10, the electrical length and physical length depend on the operating frequency. Therefore, it is very difficult for the amplifier circuit 10 to reduce the size of the amplifier circuit (and even if the amplifier circuit 10 can be reduced in size, the cost for downsizing is further required).

したがって、LINC方式の増幅回路10は、たとえ増幅の線形性と電力効率を両立させることが可能な増幅回路であったとしても、より一層の小型化が求められている近年の通信装置に適用することは、事実上困難である。   Therefore, the LINC-type amplifier circuit 10 is applied to a recent communication apparatus that is required to be further downsized even if it is an amplifier circuit that can achieve both amplification linearity and power efficiency. That is practically difficult.

(本発明の実施形態に係る増幅回路のアプローチ)
上記のように、LINC方式の増幅回路10は、2本のλ/4伝送線路を有する合成回路18を備えることによって増幅の線形性と電力効率との両立を図ることができるが、λ/4伝送線路を備えるがために小型化を図ることができない。そこで、本発明の実施形態に係る増幅回路では、変調信号(送信信号)が分解された信号それぞれを増幅した後、λ/4伝送線路を用いずに合成することによって、増幅の線形性と電力効率を両立させながら小型化を図ることを可能とする。より具体的には、本発明の実施形態に係る増幅回路は、λ/4伝送線路の代わりに、λ/4伝送線路に比べて大幅に小型化が可能な磁気結合トランス(transformer;変成器。以下、「トランス」という。)を用いることによって、増幅の線形性と電力効率を両立させながら小型化を可能とする。
(Amplifier circuit approach according to an embodiment of the present invention)
As described above, the LINC-type amplifier circuit 10 can achieve both the linearity of amplification and power efficiency by including the synthesis circuit 18 having two λ / 4 transmission lines. Although it has a transmission line, it cannot be downsized. Therefore, in the amplification circuit according to the embodiment of the present invention, the amplification signal linearity and power are obtained by amplifying each of the signals obtained by decomposing the modulation signals (transmission signals) and then combining them without using the λ / 4 transmission line. It is possible to reduce the size while achieving both efficiency. More specifically, in the amplifier circuit according to the embodiment of the present invention, a magnetic coupling transformer (transformer) that can be significantly reduced in size as compared with the λ / 4 transmission line instead of the λ / 4 transmission line. Hereinafter, by using a "transformer"), it is possible to reduce the size while satisfying both linearity of amplification and power efficiency.

また、トランスは、λ/4伝送線路と比較して帯域を広くすることができる。したがって、本発明の実施形態に係る増幅回路は、トランスを用いることによって、LINC方式の増幅回路10よりも広帯域化を図ることが可能となる。   Also, the transformer can widen the band compared to the λ / 4 transmission line. Therefore, the amplifier circuit according to the embodiment of the present invention can achieve a wider band than the LINC amplifier circuit 10 by using a transformer.

しかしながら、図1に示す増幅回路10の合成回路18を一般的なトランスで構成したからといって、LINC方式の増幅回路10と同様の電力効率が得られるとは限らない。   However, just because the combining circuit 18 of the amplifier circuit 10 shown in FIG. 1 is configured by a general transformer, the same power efficiency as that of the LINC amplifier circuit 10 is not always obtained.

[増幅回路10の合成回路18を一般的なトランスで構成した増幅回路の問題]
図5は、本発明の実施形態に係る従来の増幅回路10の合成回路18を一般的なトランスで構成した増幅回路50を示す説明図である。
[Problem of the amplifier circuit in which the synthesis circuit 18 of the amplifier circuit 10 is configured with a general transformer]
FIG. 5 is an explanatory diagram showing an amplifier circuit 50 in which the synthesis circuit 18 of the conventional amplifier circuit 10 according to the embodiment of the present invention is configured by a general transformer.

図5を参照すると、増幅回路50は、第1B級増幅回路14と、第2B級増幅回路16と、合成回路52とを備える。なお、図5では、図1に示すLINC方式の増幅回路10と比較するために、増幅回路10と同様に、第1B級増幅回路14に図2に示す第1の定包絡線信号S1(t)が入力され、第2B級増幅回路16に、図2に示す第2の定包絡線信号S2(t)が入力されるものとして説明する。また、図5では、負荷インピーダンスRLを併せて示している。   Referring to FIG. 5, the amplifier circuit 50 includes a first class B amplifier circuit 14, a second class B amplifier circuit 16, and a synthesis circuit 52. In FIG. 5, for comparison with the LINC amplifier circuit 10 shown in FIG. 1, the first constant envelope signal S 1 (t) shown in FIG. ) And the second constant envelope signal S2 (t) shown in FIG. 2 is input to the second class B amplifier circuit 16. FIG. 5 also shows the load impedance RL.

第1B級増幅回路14および第2B級増幅回路16は、図1に示す第1B級増幅回路14および第2B級増幅回路16と同様の構成を有し、第1B級増幅回路14は第1の定包絡線信号S1(t)を増幅し、第2B級増幅回路16は第2の定包絡線信号S2(t)を増幅する。   The first class B amplifier circuit 14 and the second class B amplifier circuit 16 have the same configuration as the first class B amplifier circuit 14 and the second class B amplifier circuit 16 shown in FIG. The constant envelope signal S1 (t) is amplified, and the second class B amplifier circuit 16 amplifies the second constant envelope signal S2 (t).

合成回路52は、第1B級増幅回路14および第2B級増幅回路16それぞれに対応する2つのトランスで構成される。各トランスはそれぞれ同様の構成を有し、1次側は、静電容量C11を有する1次側キャパシタ54(60)と、インダクタンスL11を有する1次側インダクタ56(60)とが並列に接続され、2次側はインダクタンスL12を有する2次側インダクタ58(64)で構成される。また、2次側には、負荷インピーダンスRLと並列に接続され、静電容量CLを有する共通の2次側キャパシタ66を有する。   The synthesis circuit 52 is composed of two transformers corresponding to the first class B amplifier circuit 14 and the second class B amplifier circuit 16, respectively. Each transformer has the same configuration, and on the primary side, a primary side capacitor 54 (60) having a capacitance C11 and a primary side inductor 56 (60) having an inductance L11 are connected in parallel. The secondary side is composed of a secondary inductor 58 (64) having an inductance L12. The secondary side has a common secondary capacitor 66 connected in parallel with the load impedance RL and having a capacitance CL.

ここで、説明の簡単化のために、各1次側インダクタのインダクタンスL11と各2次側インダクタのインダクタンスL12を等しく、インダクタンスのQを無限大に、そして、各トランスの結合係数kを1とする。使用周波数(角周波数ωo)においてトランスの変換効率を最大とする場合、第1B級増幅回路14および第2B級増幅回路16の出力抵抗をRs、各トランスの1次側のインダクタンスL11、2次側のインダクタンスL12、1次側の静電容量C11、および2次側の静電容量CLの関係は、以下の数式7〜9で表すことができる。また、位相が互いに異なる第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とが、第1B級増幅回路14または第2B級増幅回路16に入力された場合には、第1B級増幅回路14の出力側からみた負荷インピーダンスZ1はj×RL/2となる。   Here, for simplification of description, the inductance L11 of each primary inductor and the inductance L12 of each secondary inductor are equal, the inductance Q is infinite, and the coupling coefficient k of each transformer is 1. To do. When the transformer conversion efficiency is maximized at the operating frequency (angular frequency ωo), the output resistance of the first class B amplifier circuit 14 and the second class B amplifier circuit 16 is Rs, and the primary side inductance L11 and secondary side of each transformer The relationship between the inductance L12, the primary side capacitance C11, and the secondary side capacitance CL can be expressed by the following Equations 7-9. When the first constant envelope signal S1 (t) and the second constant envelope signal S2 (t) having different phases are input to the first class B amplifier circuit 14 or the second class B amplifier circuit 16 In this case, the load impedance Z1 viewed from the output side of the first class B amplifier circuit 14 is j × RL / 2.

Figure 2009171154
・・・(数式7)
Figure 2009171154
... (Formula 7)

Figure 2009171154
・・・(数式8)
Figure 2009171154
... (Formula 8)

Figure 2009171154
・・・(数式9)
Figure 2009171154
... (Formula 9)

図6は、本発明の実施形態に係る従来の増幅回路10の合成回路18を一般的なトランスで構成した増幅回路50における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。ここで、図6では、B級増幅回路の出力側からみた負荷アドミタンスの実部(図6の「real(Yin)」)、虚部(図6の「imag(Yin)」)および絶対値(図6の「mag(Yin)」)をそれぞれ示している。   FIG. 6 shows an example of load admittance as seen from the output side of the class B amplifier circuit with respect to the output voltage in the amplifier circuit 50 in which the synthesis circuit 18 of the conventional amplifier circuit 10 according to the embodiment of the present invention is configured by a general transformer. It is explanatory drawing. Here, in FIG. 6, the real part (“real (Yin)” in FIG. 6), the imaginary part (“imag (Yin)” in FIG. 6), and the absolute value ( FIG. 6 shows “mag (Yin)”).

図6に示すように、増幅回路50における出力電圧と負荷アドミタンスの絶対値との関係は、図4に示すLINC方式の増幅回路10の場合とは異なり、比例関係とならないことが分かる。   As shown in FIG. 6, the relationship between the output voltage in the amplifier circuit 50 and the absolute value of the load admittance is different from the case of the LINC-type amplifier circuit 10 shown in FIG.

また、図7は、本発明の実施形態に係る従来の増幅回路10の合成回路18を一般的なトランスで構成した増幅回路50における出力電圧に対する電力効率の一例を示す説明図である。   FIG. 7 is an explanatory diagram showing an example of the power efficiency with respect to the output voltage in the amplifier circuit 50 in which the synthesis circuit 18 of the conventional amplifier circuit 10 according to the embodiment of the present invention is configured by a general transformer.

図7に示すように、増幅回路50は、出力電圧と電力効率とを、図3に示すLINC方式の増幅回路10のように線形の関係(リアクタンス回路なしの場合)とすることはできず、出力電圧が低い場合には特に電力効率が悪化する。これは、増幅回路50が、例えば出力電圧が低い場合において増幅回路から負荷側をみたアドミタンスを十分に小さくできないことによる。   As shown in FIG. 7, the amplifier circuit 50 cannot make the output voltage and the power efficiency have a linear relationship (in the case of no reactance circuit) like the LINC-type amplifier circuit 10 shown in FIG. When the output voltage is low, the power efficiency is deteriorated. This is because, for example, when the output voltage is low, the amplifier circuit 50 cannot sufficiently reduce the admittance viewed from the amplifier circuit on the load side.

したがって、従来の増幅回路10の合成回路18を一般的なトランスで構成した増幅回路50は、従来の増幅回路10よりも容易に小型化を図ることはできるが、位相が互いに異なる第1の定包絡線信号S1(t)と第2の定包絡線信号S2(t)とが入力された場合には、増幅の線形性と電力効率を両立させることができない。   Therefore, the amplifier circuit 50 in which the synthesis circuit 18 of the conventional amplifier circuit 10 is configured by a general transformer can be more easily reduced in size than the conventional amplifier circuit 10, but the first constants having different phases are different from each other. When the envelope signal S1 (t) and the second constant envelope signal S2 (t) are input, it is impossible to achieve both amplification linearity and power efficiency.

そこで、次に、本発明の実施形態に係る増幅回路について説明する。なお、以下では、図1に示すLINC方式の増幅回路10と比較するために、図2に示す変調信号Si(t)が分解された第1の定包絡線信号S1(t)および第2の定包絡線信号S2(t)が本発明の実施形態に係る増幅回路に入力されるものとして説明する。また、以下では、第1の定包絡線信号S1(t)を第1入力信号S1、第2の定包絡線信号S2(t)を第2入力信号S2と呼ぶ。   Then, next, the amplifier circuit which concerns on embodiment of this invention is demonstrated. In the following, for comparison with the LINC amplifier circuit 10 shown in FIG. 1, the first constant envelope signal S1 (t) obtained by decomposing the modulation signal Si (t) shown in FIG. The description will be made assuming that the constant envelope signal S2 (t) is input to the amplifier circuit according to the embodiment of the present invention. Hereinafter, the first constant envelope signal S1 (t) is referred to as a first input signal S1, and the second constant envelope signal S2 (t) is referred to as a second input signal S2.

(第1の実施形態に係る増幅回路)
図8は、本発明の第1の実施形態に係る増幅回路100を示す説明図である。図8を参照すると、増幅回路100は、第1増幅回路102(第1増幅部)と、第2増幅回路104(第2増幅部)と、合成回路106(合成部)とを備える。また、図8では、負荷インピーダンスRLを併せて示している。
(Amplifier circuit according to the first embodiment)
FIG. 8 is an explanatory diagram showing the amplifier circuit 100 according to the first embodiment of the present invention. Referring to FIG. 8, the amplification circuit 100 includes a first amplification circuit 102 (first amplification unit), a second amplification circuit 104 (second amplification unit), and a synthesis circuit 106 (synthesis unit). FIG. 8 also shows the load impedance RL.

第1増幅回路102は、例えばB級増幅器で構成され、入力された第1の定包絡線信号S1(t)を増幅する。また、第2増幅回路104は、例えばB級増幅器で構成され、入力された第2の定包絡線信号S2(t)を増幅する。なお、以下では、第1増幅回路102および第2増幅回路104をB級増幅回路であるとして説明するが、本発明の実施形態に係る第1増幅回路102および第2増幅回路104は、B級増幅器で構成されることに限られず、例えば、AB級増幅器など様々なタイプの増幅器を適用することができる。   The first amplifier circuit 102 is composed of, for example, a class B amplifier, and amplifies the input first constant envelope signal S1 (t). The second amplifier circuit 104 is configured by, for example, a class B amplifier, and amplifies the input second constant envelope signal S2 (t). In the following description, the first amplifier circuit 102 and the second amplifier circuit 104 are described as class B amplifier circuits, but the first amplifier circuit 102 and the second amplifier circuit 104 according to the embodiment of the present invention are class B amplifier circuits. For example, various types of amplifiers such as a class AB amplifier can be applied.

合成回路106は、第1増幅回路102および第2増幅回路104それぞれに対応する2つのトランスと、当該トランスそれぞれから出力される増幅された第1入力信号S1と第2入力信号S2とを合成して出力信号を出力する出力キャパシタCoとで構成される。   The synthesis circuit 106 synthesizes two transformers corresponding to the first amplification circuit 102 and the second amplification circuit 104 respectively, and the amplified first input signal S1 and second input signal S2 output from each of the transformers. And an output capacitor Co that outputs an output signal.

第1増幅回路102に対応するトランス(以下、「第1トランス」という。)の1次側は、インダクタンスL1を有する1次側第1インダクタ108と静電容量C1を有する1次側第1キャパシタ112で構成され、1次側第1インダクタ108と1次側第1キャパシタ112とは並列に接続される。また、第1トランスの2次側は、インダクタンスL2を有する2次側第1インダクタ110と静電容量C2を有する2次側第1キャパシタ114とで構成され、2次側第1インダクタ110と2次側第1キャパシタ114とは並列に接続される。ここで、2次側第1キャパシタ114のリアクタンス値は、例えば、2次側第1インダクタ110の略2倍とすることができるが、上記に限られない。   The primary side of a transformer corresponding to the first amplifier circuit 102 (hereinafter referred to as “first transformer”) is a primary side first inductor 108 having an inductance L1 and a primary side first capacitor having a capacitance C1. The primary side first inductor 108 and the primary side first capacitor 112 are connected in parallel. The secondary side of the first transformer includes a secondary side first inductor 110 having an inductance L2 and a secondary side first capacitor 114 having a capacitance C2. The secondary first capacitor 114 is connected in parallel. Here, the reactance value of the secondary-side first capacitor 114 can be, for example, approximately twice that of the secondary-side first inductor 110, but is not limited thereto.

第2増幅回路104に対応するトランス(以下、「第2トランス」という。)の1次側は、インダクタンスL1を有する1次側第2インダクタ116と静電容量C1を有する1次側第2キャパシタ120で構成され、1次側第2インダクタ116と1次側第2キャパシタ120とは並列に接続される。また、第2トランスの2次側は、インダクタンスL2を有する2次側第2インダクタ118と静電容量C2を有する2次側第2キャパシタ122とで構成され、2次側第2インダクタ118と2次側第2キャパシタ122とは並列に接続される。ここで、2次側第2キャパシタ122のリアクタンス値は、例えば、2次側第2インダクタ118の略2倍とすることができるが、上記に限られない。   The primary side of a transformer (hereinafter referred to as “second transformer”) corresponding to the second amplifier circuit 104 is a primary side second inductor 116 having an inductance L1 and a primary side second capacitor having a capacitance C1. The primary side second inductor 116 and the primary side second capacitor 120 are connected in parallel. The secondary side of the second transformer includes a secondary side second inductor 118 having an inductance L2 and a secondary side second capacitor 122 having a capacitance C2. The secondary second capacitor 122 is connected in parallel. Here, the reactance value of the secondary side second capacitor 122 can be, for example, approximately twice that of the secondary side second inductor 118, but is not limited thereto.

出力キャパシタ124は、静電容量Coを有し、第2トランスの2次側第2キャパシタ122、第1トランスの2次側第1キャパシタ114、および出力キャパシタ124は直列に接続される。上記のように、第2トランスの2次側第2キャパシタ122、第1トランスの2次側第1キャパシタ114、および出力キャパシタ124が直列に接続されることによって、出力キャパシタ124は、第1トランスから出力される増幅された第1入力信号S1(以下、「第1増幅信号S1’」という。)と第2トランスから出力される増幅された第2入力信号S2(以下、「第2増幅信号S2’」という。)とを合成(例えば、加算)することができる。   The output capacitor 124 has a capacitance Co, and the secondary-side second capacitor 122 of the second transformer, the secondary-side first capacitor 114 of the first transformer, and the output capacitor 124 are connected in series. As described above, the secondary side second capacitor 122 of the second transformer, the secondary side first capacitor 114 of the first transformer, and the output capacitor 124 are connected in series, so that the output capacitor 124 becomes the first transformer. Amplified first input signal S1 (hereinafter referred to as “first amplified signal S1 ′”) output from the second transformer and an amplified second input signal S2 output from the second transformer (hereinafter referred to as “second amplified signal”). S2 ′ ”) can be combined (for example, added).

ここで、出力キャパシタ124から出力される出力信号は、図2に示す変調信号Si(t)が分解された第1入力信号S1および第2入力信号S2それぞれが増幅された第1増幅信号S1’、第2増幅信号S2’を合成したものである。つまり、出力キャパシタ124から出力される出力信号は、図2に示す変調信号Si(t)が増幅された信号となる。   Here, the output signal output from the output capacitor 124 is a first amplified signal S1 ′ obtained by amplifying the first input signal S1 and the second input signal S2 obtained by decomposing the modulation signal Si (t) shown in FIG. The second amplified signal S2 ′ is synthesized. That is, the output signal output from the output capacitor 124 is a signal obtained by amplifying the modulation signal Si (t) shown in FIG.

また、合成回路106を構成する第1トランス、第2トランスそれぞれの1次側のインダクタンスL1、2次側のインダクタンスL2、および1次側の静電容量C1は、例えば、使用周波数(角周波数ωo)においてトランスの変換効率が最大となる値に設定される。例えば、第1トランス、第2トランスそれぞれの変換比を1:1とする場合には、L1=L2に設定することができる。ここで、1次側のインダクタンスL1に対するQ値をQ1、2次側のインダクタンスL2に対するQ値をQ2、そして、各トランスの結合係数をkとし、説明の簡単化のために、例えば、L1=L2、Q1=Q2とする。上記において、使用周波数(角周波数ωo)においてトランスの変換効率を最大とする場合、第1増幅回路102および第2増幅回路104の出力インピーダンスをRs、負荷インピーダンスRL、各トランスの1次側のインダクタンスL1、2次側のインダクタンスL2、1次側の静電容量C1、2次側の静電容量C2、出力キャパシタ124の静電容量Coの関係は、以下の数式10〜14で表すことができる。   Further, the primary side inductance L1, the secondary side inductance L2, and the primary side capacitance C1 of each of the first transformer and the second transformer constituting the synthesis circuit 106 are, for example, a use frequency (angular frequency ωo). ) Is set to a value that maximizes the conversion efficiency of the transformer. For example, when the conversion ratio of each of the first transformer and the second transformer is 1: 1, L1 = L2 can be set. Here, the Q value for the primary side inductance L1 is Q1, the Q value for the secondary side inductance L2 is Q2, and the coupling coefficient of each transformer is k. For simplicity of explanation, for example, L1 = L2, Q1 = Q2. In the above, when the conversion efficiency of the transformer is maximized at the used frequency (angular frequency ωo), the output impedance of the first amplifier circuit 102 and the second amplifier circuit 104 is Rs, the load impedance RL, and the inductance on the primary side of each transformer The relationship between L1, the secondary side inductance L2, the primary side capacitance C1, the secondary side capacitance C2, and the capacitance Co of the output capacitor 124 can be expressed by the following equations 10-14. .

Figure 2009171154
・・・(数式10)
Figure 2009171154
(Equation 10)

Figure 2009171154
・・・(数式11)
Figure 2009171154
... (Formula 11)

Figure 2009171154
・・・(数式12)
Figure 2009171154
... (Formula 12)

Figure 2009171154
・・・(数式13)
Figure 2009171154
... (Formula 13)

Figure 2009171154
・・・(数式14)
Figure 2009171154
... (Formula 14)

また、第1トランス、第2トランスそれぞれの結合係数kをk=1とした場合には、数式10〜14は、以下の数式15〜19のように表される。   When the coupling coefficient k of each of the first transformer and the second transformer is k = 1, Expressions 10 to 14 are expressed as Expressions 15 to 19 below.

Figure 2009171154
・・・(数式15)
Figure 2009171154
... (Formula 15)

Figure 2009171154
・・・(数式16)
Figure 2009171154
... (Formula 16)

Figure 2009171154
・・・(数式17)
Figure 2009171154
... (Formula 17)

Figure 2009171154
・・・(数式18)
Figure 2009171154
... (Formula 18)

Figure 2009171154
・・・(数式19)
Figure 2009171154
(Equation 19)

ここで、第1入力信号S1と第2入力信号S2とが、例えば同じ位相の信号である場合(すなわち、数式2〜4のθ(t)が0(ゼロ)のとき)には、第1増幅回路102(または第2増幅回路102)の出力からみた負荷インピーダンスZ1はRL/2となる。また、第1入力信号S1と第2入力信号S2とが、例えば逆の位相の信号であって負荷端における出力電圧の振幅が0(ゼロ)である場合には、第1増幅回路102(または第2増幅回路102)の出力からみた負荷インピーダンスZ1の等価回路は図9のように示すことができる。したがって、上記の場合には、第1増幅回路102(または第2増幅回路102)の出力からみた負荷インピーダンスZ1は無限大となり、アドミタンスは0(ゼロ)となる。   Here, when the first input signal S1 and the second input signal S2 are, for example, signals having the same phase (that is, when θ (t) in Equations 2 to 4 is 0 (zero)), the first The load impedance Z1 viewed from the output of the amplifier circuit 102 (or the second amplifier circuit 102) is RL / 2. When the first input signal S1 and the second input signal S2 are, for example, signals having opposite phases and the amplitude of the output voltage at the load end is 0 (zero), the first amplifier circuit 102 (or An equivalent circuit of the load impedance Z1 viewed from the output of the second amplifier circuit 102) can be shown as in FIG. Therefore, in the above case, the load impedance Z1 viewed from the output of the first amplifier circuit 102 (or the second amplifier circuit 102) is infinite, and the admittance is 0 (zero).

したがって、増幅回路100は、数式10〜14(あるいは、数式15〜19)に示すように各値が設定されることによって、図1に示す2つのλ/4伝送線路を備えるLINC方式の増幅回路10と同様に、出力信号の振幅が小さくなるに従って第1増幅回路102の出力側および第2増幅回路104の出力側から負荷側をみたインピーダンスを大きくみせることができる。   Therefore, the amplification circuit 100 is configured to have the two λ / 4 transmission lines shown in FIG. 1 by setting each value as shown in Expressions 10 to 14 (or Expressions 15 to 19). 10, as the amplitude of the output signal decreases, the impedance viewed from the output side of the first amplifier circuit 102 and the output side of the second amplifier circuit 104 can be increased.

図10は、本発明の第1の実施形態に係る増幅回路100における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。ここで、図6では、第1増幅回路102または第2増幅回路104の出力側からみた負荷アドミタンスの実部(図10の「real(Yin)」)、虚部(図10の「imag(Yin)」)および絶対値(図10の「mag(Yin)」)をそれぞれ示している。   FIG. 10 is an explanatory diagram illustrating an example of load admittance as viewed from the output side of the class B amplifier circuit with respect to the output voltage in the amplifier circuit 100 according to the first embodiment of the present invention. Here, in FIG. 6, the real part (“real (Yin)” in FIG. 10) and the imaginary part (“imag (Yin in FIG. 10)) of the load admittance viewed from the output side of the first amplifier circuit 102 or the second amplifier circuit 104. ) ") And the absolute value (" mag (Yin) "in FIG. 10).

図10に示すように、増幅回路100における出力電圧と負荷アドミタンスの絶対値との関係は、トランスを用いた増幅回路50の場合を示す図6と比較して、比例関係に近くなることが分かる。   As shown in FIG. 10, it can be seen that the relationship between the output voltage in the amplifier circuit 100 and the absolute value of the load admittance is close to a proportional relationship as compared to FIG. 6 showing the case of the amplifier circuit 50 using a transformer. .

また、図11は、本発明の第1の実施形態に係る増幅回路100における出力電圧に対する電力効率の一例を示す説明図である。   FIG. 11 is an explanatory diagram showing an example of the power efficiency with respect to the output voltage in the amplifier circuit 100 according to the first embodiment of the present invention.

図11に示すように、増幅回路100における出力電圧と電力効率との関係は、図3に示すLINC方式の従来の増幅回路10(リアクタンス回路なしの場合)と同様に、線形の関係となり、また、増幅回路100における電力効率は、LINC方式の従来の増幅回路10と同様となる。   As shown in FIG. 11, the relationship between the output voltage and the power efficiency in the amplifier circuit 100 is linear as in the conventional LINC-type amplifier circuit 10 (without the reactance circuit) shown in FIG. The power efficiency of the amplifier circuit 100 is the same as that of the conventional amplifier circuit 10 of the LINC method.

以上のように、第1の実施形態に係る増幅回路100は、第1増幅回路102と第2増幅回路104とを備え、入力される位相の異なる第1入力信号S1、第2入力信号S2をそれぞれ増幅する。また、増幅回路100は、合成回路106を備え、第1増幅回路102が増幅した第1増幅信号S1’と第2増幅回路104が増幅した第2増幅信号S2’とを合成して出力信号を出力する。ここで、合成回路106は、LINC方式の増幅回路10(従来の増幅回路)の合成回路18のように2つのλ/4伝送線路を備えず、第1増幅回路102に対応する第1トランス、第2増幅回路104に対応する第2トランス、および出力キャパシタ124で構成される。上記のように、増幅回路100は、合成回路106の構成がLINC方式の増幅回路10と異なるが、図3、図11に示すように、出力電圧と電力効率との関係は比例関係となり、またLINC方式の増幅回路10と同様の電力効率を得ることができる。したがって、増幅回路100は、増幅の線形性と電力効率とを両立させることができる。   As described above, the amplifier circuit 100 according to the first embodiment includes the first amplifier circuit 102 and the second amplifier circuit 104, and receives the first input signal S1 and the second input signal S2 having different phases to be input. Amplify each. The amplifier circuit 100 also includes a combining circuit 106, which combines the first amplified signal S1 ′ amplified by the first amplifier circuit 102 and the second amplified signal S2 ′ amplified by the second amplifier circuit 104 to generate an output signal. Output. Here, the synthesis circuit 106 does not include two λ / 4 transmission lines unlike the synthesis circuit 18 of the LINC-type amplifier circuit 10 (conventional amplifier circuit), and includes a first transformer corresponding to the first amplifier circuit 102, A second transformer corresponding to the second amplifier circuit 104 and an output capacitor 124 are included. As described above, the amplifier circuit 100 is different from the LINC amplifier circuit 10 in the configuration of the synthesis circuit 106. However, as shown in FIGS. 3 and 11, the relationship between the output voltage and the power efficiency is proportional, and The same power efficiency as that of the LINC amplifier circuit 10 can be obtained. Therefore, the amplifier circuit 100 can achieve both amplification linearity and power efficiency.

また、増幅回路100は、LINC方式の増幅回路10と異なり、合成回路106をλ/4伝送線路と比較して大幅に小型化が可能な磁気結合トランスを用いて構成する。したがって、増幅回路100は、LINC方式の増幅回路10と比べて、容易かつコストをかけずに小型化を図ることができる。   In addition, unlike the LINC-type amplifier circuit 10, the amplifier circuit 100 is configured by using a magnetic coupling transformer that can significantly reduce the size of the synthesis circuit 106 as compared with the λ / 4 transmission line. Therefore, the amplifier circuit 100 can be reduced in size easily and without cost compared with the LINC-type amplifier circuit 10.

したがって、増幅回路100は、増幅の線形性と電力効率を両立させながら小型化を図ることができる。   Therefore, the amplifier circuit 100 can be reduced in size while achieving both amplification linearity and power efficiency.

また、増幅回路100が備える磁気結合トランスは、λ/4伝送線路と比較して帯域を広くすることができる。したがって、増幅回路100は、磁気結合トランスを用いることによって、LINC方式の増幅回路10よりも広帯域化を図ることが可能となる。   In addition, the magnetic coupling transformer included in the amplifier circuit 100 can have a wider band than the λ / 4 transmission line. Therefore, the amplifier circuit 100 can achieve a wider band than the LINC amplifier circuit 10 by using a magnetically coupled transformer.

さらに、増幅回路100は、磁気結合トランスを構成するキャパシタの静電容量を変更することによって、共振周波数を容易に変更することができる。したがって、増幅回路100は、たとえ使用周波数帯域の切り替えを容易に行うことができる。   Further, the amplifier circuit 100 can easily change the resonance frequency by changing the capacitance of the capacitor constituting the magnetic coupling transformer. Therefore, the amplifier circuit 100 can easily switch the used frequency band.

[増幅回路100の変形例]
〔1〕第1の変形例
図8に示す増幅回路100では、第1入力信号S1および第2入力信号S2をそれぞれ1つのB級増幅回路で増幅する構成を示したが、本発明の第1の実施形態に係る増幅回路100は、上記の構成に限られない。
[Modification of Amplifier Circuit 100]
[1] First Modification In the amplifier circuit 100 shown in FIG. 8, a configuration is shown in which the first input signal S1 and the second input signal S2 are each amplified by one class B amplifier circuit. The amplifier circuit 100 according to the embodiment is not limited to the above configuration.

図12は、本発明の第1の実施形態の第1の変形例に係る増幅回路150を示す説明図である。増幅回路150は、図8に示す第1増幅回路102を2つの第1分割増幅回路102a、102bに分割し、第2増幅回路104を2つの第2分割増幅回路104a、104bに分割した構成を有する。また、増幅回路150は、第1分割増幅回路102a、102b、第2分割増幅回路104a、104bそれぞれに対応するトランスを備える。   FIG. 12 is an explanatory diagram showing an amplifier circuit 150 according to a first modification of the first embodiment of the present invention. The amplifier circuit 150 has a configuration in which the first amplifier circuit 102 shown in FIG. 8 is divided into two first divided amplifier circuits 102a and 102b, and the second amplifier circuit 104 is divided into two second divided amplifier circuits 104a and 104b. Have. The amplifier circuit 150 includes transformers corresponding to the first divided amplifier circuits 102a and 102b and the second divided amplifier circuits 104a and 104b.

ここで、第1分割増幅回路102a、102bには第1入力信号S1が入力され、第1分割増幅回路102a、102b対応するトランスの2次側では、同じ位相の増幅信号が加算される。同様に、第2分割増幅回路104a、104bには第2入力信号S2が入力され、第2分割増幅回路104a、104b対応するトランスの2次側では、同じ位相の増幅信号が加算される。   Here, the first input signal S1 is input to the first divided amplifier circuits 102a and 102b, and the amplified signals having the same phase are added on the secondary side of the transformer corresponding to the first divided amplifier circuits 102a and 102b. Similarly, the second input signal S2 is input to the second divided amplifier circuits 104a and 104b, and amplified signals having the same phase are added on the secondary side of the transformer corresponding to the second divided amplifier circuits 104a and 104b.

また、増幅回路150は、図8に示す増幅回路100と同様に、2次側第2キャパシタ122、2次側第1キャパシタ114、および出力キャパシタ124が直列に接続される構成を有するので、出力キャパシタ124では、位相が異なる2つの信号が合成されることとなる。   Similarly to the amplifier circuit 100 shown in FIG. 8, the amplifier circuit 150 has a configuration in which the secondary side second capacitor 122, the secondary side first capacitor 114, and the output capacitor 124 are connected in series. In the capacitor 124, two signals having different phases are combined.

したがって、増幅回路150は、図8に示す増幅回路100と同様の効果を奏することができる。   Therefore, the amplifier circuit 150 can achieve the same effect as the amplifier circuit 100 shown in FIG.

また、増幅回路150の第1分割増幅回路102a、102b、第2分割増幅回路104a、104bそれぞれから負荷をみたインピーダンスは、図8に示す増幅回路100の第1増幅回路102、第2増幅回路104それぞれから負荷をみたインピーダンスの1/2となる。したがって、増幅回路150は、第1分割増幅回路102a、102b、第2分割増幅回路104a、104bそれぞれの出力電圧を、図8に示す第1増幅回路102、第2増幅回路104それぞれの出力電圧の1/2で済ませることができる(出力電圧を低減することができる。)。   Further, the impedances of the first divided amplifier circuits 102a and 102b and the second divided amplifier circuits 104a and 104b of the amplifier circuit 150 viewed from the load are respectively the first amplifier circuit 102 and the second amplifier circuit 104 of the amplifier circuit 100 shown in FIG. It becomes 1/2 of the impedance seen from each. Therefore, the amplifier circuit 150 uses the output voltages of the first divided amplifier circuits 102a and 102b and the second divided amplifier circuits 104a and 104b as the output voltages of the first amplifier circuit 102 and the second amplifier circuit 104 shown in FIG. The output voltage can be reduced by half (the output voltage can be reduced).

なお、図12では、第1の実施形態の第1の変形例に係る増幅回路として、図8に示す第1増幅回路102、第2増幅回路104をそれぞれ2つの増幅回路に分割した構成を示したが、本発明の実施形態に係る増幅回路は、図12の構成に限られない。例えば、第1の実施形態の第1の変形例に係る増幅回路は、図8に示す第1増幅回路102、第2増幅回路104をそれぞれ3以上の増幅回路に分割することもできる。つまり、本発明の実施形態に係る増幅回路は、複数の増幅回路に分割した構成とすることができる。また、各第1分割増幅回路と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量は、例えば、その合計が第1増幅回路102と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量と等しくなるように設定することができる。同様に、各第2分割増幅回路と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量は、例えば、その合計が第2増幅回路104と対応するトランスを構成するインダクタのインダクタンスおよびキャパシタの静電容量と等しくなるように設定することができる。   FIG. 12 illustrates a configuration in which the first amplifier circuit 102 and the second amplifier circuit 104 illustrated in FIG. 8 are each divided into two amplifier circuits as the amplifier circuit according to the first modification of the first embodiment. However, the amplifier circuit according to the embodiment of the present invention is not limited to the configuration of FIG. For example, the amplifier circuit according to the first modification of the first embodiment can also divide the first amplifier circuit 102 and the second amplifier circuit 104 shown in FIG. 8 into three or more amplifier circuits. That is, the amplifier circuit according to the embodiment of the present invention can be divided into a plurality of amplifier circuits. In addition, the inductance of the inductor and the capacitance of the capacitor constituting the transformer corresponding to each first divided amplifier circuit are, for example, the sum of the inductance of the inductor and the capacitance of the capacitor constituting the transformer corresponding to the first amplifier circuit 102. It can be set to be equal to the electric capacity. Similarly, the inductance of the inductor and the capacitance of the capacitor constituting the transformer corresponding to each second divided amplifier circuit are, for example, the sum of the inductance of the inductor and the capacitor constituting the transformer corresponding to the second amplifier circuit 104, for example. It can be set to be equal to the capacitance.

〔2〕第2の変形例
図13は、本発明の第1の実施形態の第2の変形例に係る増幅回路160を示す説明図である。増幅回路160は、図8に示す第1増幅回路102、第2増幅回路104をそれぞれトランジスタを用いた差動増幅回路で示したものである。また、図13では、第1入力信号S1が差動信号S1p、S1nとして入力され、また、第2入力信号S2が差動信号S2p、S2nとして入力されている。
[2] Second Modification FIG. 13 is an explanatory diagram showing an amplifier circuit 160 according to a second modification of the first embodiment of the present invention. In the amplifier circuit 160, the first amplifier circuit 102 and the second amplifier circuit 104 shown in FIG. 8 are each shown as a differential amplifier circuit using transistors. In FIG. 13, the first input signal S1 is input as differential signals S1p and S1n, and the second input signal S2 is input as differential signals S2p and S2n.

図13のように第1増幅回路102、第2増幅回路104それぞれを差動増幅回路とすることによって、増幅回路160は、合成回路を構成するトランスの1次側のインダクタL1とトランジスタのコレクタ電源Vccを供給するインダクタ(電源供給インダクタ)とを共用とすることができる。また、増幅回路160は、合成回路を構成するトランスの1次側のキャパシタC1とトランジスタのコレクタ−エミッタ間容量(出力容量成分)とを共用とすることができる。したがって、増幅回路160は、回路構成を簡単化することができる。   As shown in FIG. 13, each of the first amplifier circuit 102 and the second amplifier circuit 104 is a differential amplifier circuit, so that the amplifier circuit 160 has an inductor L1 on the primary side of the transformer and a collector power supply of the transistor that constitute the synthesis circuit. An inductor for supplying Vcc (power supply inductor) can be shared. In addition, the amplifier circuit 160 can share the capacitor C1 on the primary side of the transformer constituting the synthesis circuit and the collector-emitter capacitance (output capacitance component) of the transistor. Therefore, the amplifier circuit 160 can simplify the circuit configuration.

また、第2の変形例に係る増幅回路160は、第1増幅回路102、第2増幅回路104それぞれが差動増幅回路で構成されるが、基本的に図8に示す増幅回路100と同様の構成を有する。したがって、増幅回路160は、図8に示す増幅回路100と同様の効果を奏することができる。   Further, in the amplifier circuit 160 according to the second modification, each of the first amplifier circuit 102 and the second amplifier circuit 104 is configured by a differential amplifier circuit, which is basically the same as the amplifier circuit 100 shown in FIG. It has a configuration. Therefore, the amplifier circuit 160 can achieve the same effect as the amplifier circuit 100 shown in FIG.

(第2の実施形態に係る増幅回路)
上記では、本発明の実施形態に係る増幅回路として、合成回路としてトランスを用いる増幅回路100を示した。しかしながら、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路の構成は、図8に示す増幅回路100の構成に限られない。そこで、次に、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路の他の構成を示す。
(Amplifier circuit according to the second embodiment)
In the above, the amplifier circuit 100 using the transformer as the synthesis circuit is shown as the amplifier circuit according to the embodiment of the present invention. However, the configuration of the amplifier circuit using the transformer as the synthesis circuit according to the embodiment of the present invention is not limited to the configuration of the amplifier circuit 100 shown in FIG. Then, the other structure of the amplifier circuit which uses a transformer as a synthetic | combination circuit based on embodiment of this invention is shown next.

図14は、本発明の第2の実施形態に係る増幅回路200を示す説明図である。図14を参照すると、増幅回路200は、第1増幅回路102(第1増幅部)と、第2増幅回路104(第2増幅部)と、合成回路202(合成部)とを備える。また、図14では、負荷インピーダンスRLを併せて示している。   FIG. 14 is an explanatory diagram showing an amplifier circuit 200 according to the second embodiment of the present invention. Referring to FIG. 14, the amplification circuit 200 includes a first amplification circuit 102 (first amplification unit), a second amplification circuit 104 (second amplification unit), and a synthesis circuit 202 (synthesis unit). FIG. 14 also shows the load impedance RL.

第1増幅回路102は、図8に示す第1の実施形態に係る第1増幅回路102と同様の構成を有し、第1入力信号S1を増幅する。また、第2増幅回路104は、図8に示す第1の実施形態に係る第2増幅回路104と同様の構成を有し、第2入力信号S2を増幅する。   The first amplifier circuit 102 has the same configuration as the first amplifier circuit 102 according to the first embodiment shown in FIG. 8, and amplifies the first input signal S1. The second amplifier circuit 104 has the same configuration as the second amplifier circuit 104 according to the first embodiment shown in FIG. 8, and amplifies the second input signal S2.

合成回路202は、第1増幅回路102および第2増幅回路104それぞれに対応する2つのトランス(第1トランス、第2トランス)と、当該トランスそれぞれから出力される第1増幅信号S1’と第2増幅信号S2’とを合成して出力信号を出力する出力インダクタLoとで構成される。   The synthesizing circuit 202 includes two transformers (first transformer and second transformer) corresponding to the first amplifier circuit 102 and the second amplifier circuit 104, the first amplified signal S1 ′ output from each of the transformers, and the second transformer. An output inductor Lo that outputs the output signal by combining the amplified signal S2 ′.

第1トランスの1次側は、インダクタンスL1を有する1次側第1インダクタ108と静電容量C1を有する1次側第1キャパシタ112で構成され、1次側第1インダクタ108と1次側第1キャパシタ112とは並列に接続される。また、第1トランスの2次側は、インダクタンスL2を有する2次側第1インダクタ110と静電容量C4を有する2次側第1キャパシタ204とで構成され、2次側第1インダクタ110と2次側第1キャパシタ204とは直列に接続される。ここで、2次側第1キャパシタ204のリアクタンス値は、例えば、2次側第1インダクタ110の略2倍とすることができるが、上記に限られない。   The primary side of the first transformer is composed of a primary side first inductor 108 having an inductance L1 and a primary side first capacitor 112 having a capacitance C1, and the primary side first inductor 108 and the primary side first capacitor. One capacitor 112 is connected in parallel. The secondary side of the first transformer includes a secondary side first inductor 110 having an inductance L2 and a secondary side first capacitor 204 having a capacitance C4. The secondary first capacitor 204 is connected in series. Here, the reactance value of the secondary-side first capacitor 204 can be, for example, approximately twice that of the secondary-side first inductor 110, but is not limited thereto.

第2トランスの1次側は、インダクタンスL1を有する1次側第2インダクタ116と静電容量C1を有する1次側第2キャパシタ120で構成され、1次側第2インダクタ116と1次側第2キャパシタ120とは並列に接続される。また、第2トランスの2次側は、インダクタンスL2を有する2次側第2インダクタ118と静電容量C4を有する2次側第2キャパシタ206とで構成され、2次側第2インダクタ118と2次側第2キャパシタ206とは直列に接続される。ここで、2次側第2キャパシタ206のリアクタンス値は、例えば、2次側第2インダクタ118の略2倍とすることができるが、上記に限られない。   The primary side of the second transformer includes a primary side second inductor 116 having an inductance L1 and a primary side second capacitor 120 having an electrostatic capacitance C1, and the primary side second inductor 116 and the primary side second inductor. The two capacitors 120 are connected in parallel. The secondary side of the second transformer includes a secondary side second inductor 118 having an inductance L2 and a secondary side second capacitor 206 having a capacitance C4. The secondary second capacitor 206 is connected in series. Here, the reactance value of the secondary side second capacitor 206 can be, for example, approximately twice that of the secondary side second inductor 118, but is not limited thereto.

出力インダクタ208は、インダクタンスLoを有し、第2トランスの2次側第2キャパシタ206および第1トランスの2次側第1キャパシタ204との接続点Aと、出力インダクタ208とは直列に接続される。上記のように、接続点Aと出力インダクタ208とが直列に接続されることによって、第1トランスから出力される第1増幅信号S1’と第2トランスから出力される第2増幅信号S2’とを合成することができる。ここで、出力インダクタ208のインダクタンスは、例えば、2次側第1インダクタ110および2次側第2インダクタ118の略1/2とすることができるが、上記に限られない。   The output inductor 208 has an inductance Lo, and the connection point A between the secondary side second capacitor 206 of the second transformer and the secondary side first capacitor 204 of the first transformer and the output inductor 208 are connected in series. The As described above, when the connection point A and the output inductor 208 are connected in series, the first amplified signal S1 ′ output from the first transformer and the second amplified signal S2 ′ output from the second transformer Can be synthesized. Here, the inductance of the output inductor 208 can be, for example, substantially ½ of the secondary side first inductor 110 and the secondary side second inductor 118, but is not limited thereto.

合成回路202を構成する第1トランス、第2トランスそれぞれの1次側のインダクタンスL1、2次側のインダクタンスL2、および1次側の静電容量C1は、例えば、使用周波数(角周波数ωo)においてトランスの変換効率が最大となる値に設定される。例えば、第1トランス、第2トランスそれぞれの変換比を1:1とする場合には、L1=L2に設定することができる。ここで、1次側のインダクタンスL1に対するQ値をQ1、2次側のインダクタンスL2に対するQ値をQ2、そして、各トランスの結合係数をkとし、説明の簡単化のために、例えば、L1=L2、Q1=Q2、k=1とする。上記において、使用周波数(角周波数ωo)においてトランスの変換効率を最大とする場合、第1増幅回路102および第2増幅回路104の出力インピーダンスをRs、負荷インピーダンスRL、各トランスの1次側のインダクタンスL1、2次側のインダクタンスL2、1次側の静電容量C1、2次側の静電容量C4、出力インダクタ208のインダクタンスLoの関係は、以下の数式20〜24で表すことができる。   The primary-side inductance L1, the secondary-side inductance L2, and the primary-side capacitance C1 of each of the first transformer and the second transformer constituting the synthesis circuit 202 are, for example, at a use frequency (angular frequency ωo). It is set to a value that maximizes the conversion efficiency of the transformer. For example, when the conversion ratio of each of the first transformer and the second transformer is 1: 1, L1 = L2 can be set. Here, the Q value for the primary side inductance L1 is Q1, the Q value for the secondary side inductance L2 is Q2, and the coupling coefficient of each transformer is k. For simplicity of explanation, for example, L1 = Let L2, Q1 = Q2, and k = 1. In the above, when the conversion efficiency of the transformer is maximized at the used frequency (angular frequency ωo), the output impedance of the first amplifier circuit 102 and the second amplifier circuit 104 is Rs, the load impedance RL, and the inductance on the primary side of each transformer The relationship among L1, the secondary side inductance L2, the primary side capacitance C1, the secondary side capacitance C4, and the inductance Lo of the output inductor 208 can be expressed by the following equations 20-24.

Figure 2009171154
・・・(数式20)
Figure 2009171154
(Equation 20)

Figure 2009171154
・・・(数式21)
Figure 2009171154
... (Formula 21)

Figure 2009171154
・・・(数式22)
Figure 2009171154
... (Formula 22)

Figure 2009171154
・・・(数式23)
Figure 2009171154
(Equation 23)

Figure 2009171154
・・・(数式24)
Figure 2009171154
... (Formula 24)

ここで、第1入力信号S1と第2入力信号S2とが、例えば同じ位相の信号である場合には、第1増幅回路102(または第2増幅回路102)の出力からみた負荷インピーダンスZ1は2×RLとなる。また、第1入力信号S1と第2入力信号S2とが、例えば逆の位相の信号であって負荷端における出力電圧の振幅が0(ゼロ)である場合には、第1増幅回路102(または第2増幅回路102)の出力からみた負荷インピーダンスZ1は無限大となり、アドミタンスは0(ゼロ)となる。   Here, when the first input signal S1 and the second input signal S2 are signals having the same phase, for example, the load impedance Z1 viewed from the output of the first amplifier circuit 102 (or the second amplifier circuit 102) is 2 XRL. When the first input signal S1 and the second input signal S2 are, for example, signals having opposite phases and the amplitude of the output voltage at the load end is 0 (zero), the first amplifier circuit 102 (or The load impedance Z1 viewed from the output of the second amplifier circuit 102) is infinite, and the admittance is 0 (zero).

したがって、増幅回路200は、数式20〜24に示すように各値が設定されることによって、図8に示す第1の実施形態に係る増幅回路100と同様に、出力信号の振幅が小さくなるに従って、第1増幅回路102の出力側および第2増幅回路104の出力側から負荷側をみたインピーダンスを大きくみせることができる。   Therefore, in the amplifier circuit 200, as each value is set as shown in Equations 20 to 24, as the amplitude of the output signal becomes smaller, similarly to the amplifier circuit 100 according to the first embodiment shown in FIG. Thus, it is possible to increase the impedance when the load side is viewed from the output side of the first amplifier circuit 102 and the output side of the second amplifier circuit 104.

以上のように、第2の実施形態に係る増幅回路200は、合成回路202の構成が図8に示す第1の実施形態に係る増幅回路100と異なるが、増幅回路100と同様に、出力信号の振幅が小さくなるに従って第1増幅回路102の出力側および第2増幅回路104の出力側から負荷側をみたインピーダンスを大きくみせることができる。したがって、増幅回路200は、増幅回路100と同様の効果を奏することができる。   As described above, the amplifier circuit 200 according to the second embodiment differs from the amplifier circuit 100 according to the first embodiment shown in FIG. As the signal amplitude decreases, the impedance viewed from the output side of the first amplifier circuit 102 and the output side of the second amplifier circuit 104 from the load side can be increased. Therefore, the amplifier circuit 200 can achieve the same effect as the amplifier circuit 100.

[増幅回路200の変形例]
第2の実施形態に係る増幅回路は、上述した第1の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
[Modification of Amplifier Circuit 200]
The amplifying circuit according to the second embodiment can take a modification similar to the aforesaid modification of the amplifying circuit according to the first embodiment.

(第3の実施形態に係る増幅回路)
次に、本発明の実施形態に係る合成回路としてトランスを用いる増幅回路のさらに他の構成を示す。
(Amplifier circuit according to the third embodiment)
Next, still another configuration of an amplifier circuit using a transformer as a synthesis circuit according to the embodiment of the present invention will be described.

図15は、本発明の第3の実施形態に係る増幅回路300を示す説明図である。図15を参照すると、増幅回路300は、第1増幅回路102(第1増幅部)と、第2増幅回路104(第2増幅部)と、合成回路302(合成部)とを備える。また、図15では、負荷インピーダンスRLを併せて示している。   FIG. 15 is an explanatory diagram showing an amplifier circuit 300 according to the third embodiment of the present invention. Referring to FIG. 15, the amplifier circuit 300 includes a first amplifier circuit 102 (first amplifier), a second amplifier circuit 104 (second amplifier), and a synthesis circuit 302 (synthesis unit). FIG. 15 also shows the load impedance RL.

第1増幅回路102は、図8に示す第1の実施形態に係る第1増幅回路102と同様の構成を有し、第1入力信号S1を増幅する。また、第2増幅回路104は、図8に示す第1の実施形態に係る第2増幅回路104と同様の構成を有し、第2入力信号S2を増幅する。   The first amplifier circuit 102 has the same configuration as the first amplifier circuit 102 according to the first embodiment shown in FIG. 8, and amplifies the first input signal S1. The second amplifier circuit 104 has the same configuration as the second amplifier circuit 104 according to the first embodiment shown in FIG. 8, and amplifies the second input signal S2.

合成回路302は、第1増幅回路102および第2増幅回路104それぞれに対応する2つのトランス(第1トランス、第2トランス)とを備え、当該トランスそれぞれから出力される第1増幅信号S1’と第2増幅信号S2’とは接続点Bで合成される。すなわち、合成回路302では接続点Bが合成部312としての役目を果たし、接続点Bからは出力信号が出力されることとなる。   The combining circuit 302 includes two transformers (first transformer and second transformer) corresponding to the first amplifier circuit 102 and the second amplifier circuit 104, respectively, and a first amplified signal S1 ′ output from each of the transformers. The second amplified signal S2 ′ is synthesized at the connection point B. That is, in the synthesis circuit 302, the connection point B serves as the synthesis unit 312 and an output signal is output from the connection point B.

第1トランスの1次側は、インダクタンスL1を有する1次側第1インダクタ108と静電容量C3を有する1次側第1キャパシタ304で構成され、1次側第1インダクタ108と1次側第1キャパシタ304とは直列に接続される。また、第1トランスの2次側は、インダクタンスL2を有する2次側第1インダクタ110と静電容量C5を有する2次側第1キャパシタ306とで構成され、2次側第1インダクタ110と2次側第1キャパシタ306とは直列に接続される。ここで、1次側のインダクタンスL1、静電容量C3、および2次側のインダクタンスL2および静電容量C5は、例えば、使用周波数(第1入力信号S1の周波数)で共振するように設定することができるが、上記に限られない。   The primary side of the first transformer includes a primary side first inductor 108 having an inductance L1 and a primary side first capacitor 304 having a capacitance C3. The primary side first inductor 108 and the primary side first inductor One capacitor 304 is connected in series. The secondary side of the first transformer includes a secondary side first inductor 110 having an inductance L2 and a secondary side first capacitor 306 having a capacitance C5. The secondary first capacitor 306 is connected in series. Here, the primary-side inductance L1 and the electrostatic capacitance C3, and the secondary-side inductance L2 and the electrostatic capacitance C5 are set so as to resonate at a use frequency (frequency of the first input signal S1), for example. However, it is not limited to the above.

第2トランスの1次側は、インダクタンスL1を有する1次側第2インダクタ116と静電容量C3を有する1次側第2キャパシタ308で構成され、1次側第2インダクタ116と1次側第2キャパシタ308とは直列に接続される。また、第2トランスの2次側は、インダクタンスL2を有する2次側第2インダクタ118と静電容量C5を有する2次側第2キャパシタ310とで構成され、2次側第2インダクタ118と2次側第2キャパシタ310とは直列に接続される。ここで、1次側のインダクタンスL1、静電容量C3、および2次側のインダクタンスL2および静電容量C5は、例えば、使用周波数(第2入力信号S2の周波数)で共振するように設定することができるが、上記に限られない。   The primary side of the second transformer includes a primary side second inductor 116 having an inductance L1 and a primary side second capacitor 308 having a capacitance C3. The primary side second inductor 116 and the primary side Two capacitors 308 are connected in series. The secondary side of the second transformer includes a secondary side second inductor 118 having an inductance L2 and a secondary side second capacitor 310 having a capacitance C5. The secondary second capacitor 310 is connected in series. Here, the primary-side inductance L1 and the capacitance C3, and the secondary-side inductance L2 and the capacitance C5 are set so as to resonate at, for example, a use frequency (frequency of the second input signal S2). However, it is not limited to the above.

第1トランスの2次側第1キャパシタ306と第2トランスの2次側第2キャパシタ310とは接続点Bで接続され、第1トランスから出力される第1増幅信号S1’と第2トランスから出力される第2増幅信号S2’とは接続点Bで合成(加算)される。すなわち、2次側第1キャパシタ306と2次側第2キャパシタ310とは、図15に示すように接続されることとなる。   The secondary-side first capacitor 306 of the first transformer and the secondary-side second capacitor 310 of the second transformer are connected at a connection point B, and the first amplified signal S1 ′ output from the first transformer and the second transformer The second amplified signal S2 ′ to be output is synthesized (added) at the connection point B. That is, the secondary side first capacitor 306 and the secondary side second capacitor 310 are connected as shown in FIG.

合成回路302を構成する第1トランス、第2トランスそれぞれの1次側のインダクタンスL1、2次側のインダクタンスL2、および1次側の静電容量C3は、例えば、使用周波数(角周波数ωo)においてトランスの変換効率が最大となる値に設定される。例えば、第1トランス、第2トランスそれぞれの変換比を1:1とする場合には、L1=L2に設定することができる。ここで、1次側のインダクタンスL1に対するQ値をQ1、2次側のインダクタンスL2に対するQ値をQ2、そして、各トランスの結合係数をkとし、説明の簡単化のために、例えば、L1=L2、Q1=Q2、k=1とする。上記において、使用周波数(角周波数ωo)においてトランスの変換効率を最大とする場合、第1増幅回路102および第2増幅回路104の出力インピーダンスをRs、負荷インピーダンスRL、各トランスの1次側のインダクタンスL1、2次側のインダクタンスL2、1次側の静電容量C3、2次側の静電容量C5の関係は、以下の数式25〜28で表すことができる。   The primary-side inductance L1, the secondary-side inductance L2, and the primary-side capacitance C3 of each of the first transformer and the second transformer constituting the synthesis circuit 302 are, for example, at a use frequency (angular frequency ωo). It is set to a value that maximizes the conversion efficiency of the transformer. For example, when the conversion ratio of each of the first transformer and the second transformer is 1: 1, L1 = L2 can be set. Here, the Q value for the primary side inductance L1 is Q1, the Q value for the secondary side inductance L2 is Q2, and the coupling coefficient of each transformer is k. For simplicity of explanation, for example, L1 = Let L2, Q1 = Q2, and k = 1. In the above, when the conversion efficiency of the transformer is maximized at the used frequency (angular frequency ωo), the output impedance of the first amplifier circuit 102 and the second amplifier circuit 104 is Rs, the load impedance RL, and the inductance on the primary side of each transformer The relationship between L1, the secondary-side inductance L2, the primary-side capacitance C3, and the secondary-side capacitance C5 can be expressed by the following equations 25-28.

Figure 2009171154
・・・(数式25)
Figure 2009171154
... (Formula 25)

Figure 2009171154
・・・(数式26)
Figure 2009171154
... (Formula 26)

Figure 2009171154
・・・(数式27)
Figure 2009171154
... (Formula 27)

Figure 2009171154
・・・(数式28)
Figure 2009171154
(Equation 28)

増幅回路200は、数式25〜28に示すように各値が設定されることによって、図8に示す第1の実施形態に係る増幅回路100と同様に、出力信号の振幅が小さくなるに従って第1増幅回路102の出力側および第2増幅回路104の出力側から負荷側をみたインピーダンスを大きくみせることができる。   The amplifier circuit 200 is set to the first value as the amplitude of the output signal becomes smaller, as in the amplifier circuit 100 according to the first embodiment shown in FIG. The impedance seen from the output side of the amplifier circuit 102 and the output side of the second amplifier circuit 104 from the load side can be made large.

以上のように、第3の実施形態に係る増幅回路300は、合成回路302の構成が図8に示す第1の実施形態に係る増幅回路100と異なるが、増幅回路100と同様に、出力信号の振幅が小さくなるに従って、第1増幅回路102の出力側および第2増幅回路104の出力側から負荷側をみたインピーダンスを大きくみせることができる。したがって、増幅回路300は、増幅回路100と同様の効果を奏することができる。   As described above, the amplifier circuit 300 according to the third embodiment differs from the amplifier circuit 100 according to the first embodiment shown in FIG. As the amplitude decreases, the impedance viewed from the output side of the first amplifier circuit 102 and the output side of the second amplifier circuit 104 to the load side can be increased. Therefore, the amplifier circuit 300 can achieve the same effect as the amplifier circuit 100.

[増幅回路300の変形例]
第3の実施形態に係る増幅回路は、上述した第1の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
[Modification of Amplifier Circuit 300]
The amplifier circuit according to the third embodiment can take a modification similar to the modification of the amplifier circuit according to the first embodiment described above.

(第4の実施形態に係る増幅回路)
上記第1〜第3の実施形態に係る増幅回路では、第1増幅回路102と第2増幅回路104とを備え、第1増幅回路102および第2増幅回路104の双方が動作する構成を示したが、本発明の実施形態に係る増幅回路は、上記構成に限られない。例えば、本発明の増幅回路は、3以上の増幅回路を備え、「出力電力が小さい場合には増幅回路をA級やAB級で動作させて変調信号を増幅し、例えば、電源を切ることにより不要な増幅回路を使用しないことによって、消費電力を低減する」という動作をさせることも可能である。そこで、次に、本発明の第4の実施形態に係る増幅回路について説明する。なお、以下では、図15に示す第3の実施形態に係る増幅回路300との対比のため、第1増幅回路102と第2増幅回路104という2つの増幅回路を備える構成を例に挙げて説明する。
(Amplifier circuit according to the fourth embodiment)
In the amplifier circuit according to the first to third embodiments, the first amplifier circuit 102 and the second amplifier circuit 104 are provided and both the first amplifier circuit 102 and the second amplifier circuit 104 operate. However, the amplifier circuit according to the embodiment of the present invention is not limited to the above configuration. For example, the amplifier circuit of the present invention includes three or more amplifier circuits, and “when the output power is small, the amplifier circuit is operated in class A or class AB to amplify the modulation signal, for example, by turning off the power. It is also possible to perform an operation of “reducing power consumption by not using an unnecessary amplifier circuit”. Then, next, the amplifier circuit which concerns on the 4th Embodiment of this invention is demonstrated. In the following, for comparison with the amplifier circuit 300 according to the third embodiment shown in FIG. 15, a configuration including two amplifier circuits of the first amplifier circuit 102 and the second amplifier circuit 104 will be described as an example. To do.

図16は、本発明の第4の実施形態に係る増幅回路400を示す説明図である。図16を参照すると、増幅回路400は、基本的に図15に示す第3の実施形態に係る増幅回路300と同様の構成を有し、増幅回路300と比較すると、スイッチ404(スイッチング部)をさらに備えている。また、図16では、負荷インピーダンスRLを併せて示している。なお、本発明の第4の実施形態に係る増幅回路は、図8に示す第1の実施形態に係る増幅回路100や図14に示す第2の実施形態に係る増幅回路200などと基本的に同様の構成を有することができることは、言うまでもない。   FIG. 16 is an explanatory diagram showing an amplifier circuit 400 according to the fourth embodiment of the present invention. Referring to FIG. 16, the amplifier circuit 400 basically has the same configuration as the amplifier circuit 300 according to the third embodiment shown in FIG. 15. Compared with the amplifier circuit 300, the amplifier circuit 400 includes a switch 404 (switching unit). It has more. FIG. 16 also shows the load impedance RL. The amplifier circuit according to the fourth embodiment of the present invention is basically the same as the amplifier circuit 100 according to the first embodiment shown in FIG. 8, the amplifier circuit 200 according to the second embodiment shown in FIG. It goes without saying that a similar configuration can be provided.

第1増幅回路102、第2増幅回路104、および合成回路302は、それぞれ図15に示す第3の実施形態に係る増幅回路300と同様の構成を有する。   The first amplifier circuit 102, the second amplifier circuit 104, and the synthesis circuit 302 have the same configuration as that of the amplifier circuit 300 according to the third embodiment shown in FIG.

第2増幅回路104は、例えば、増幅回路400が備えられる通信装置(図示せず)の制御部から伝達される制御信号に基づいて、第2増幅回路104の電源をON/OFFするなどして、第2増幅回路104の増幅動作をON/OFFする。   For example, the second amplifier circuit 104 turns on / off the power of the second amplifier circuit 104 based on a control signal transmitted from a control unit of a communication device (not shown) provided with the amplifier circuit 400. The amplification operation of the second amplifier circuit 104 is turned ON / OFF.

図6に示す一般的なトランスで構成された増幅回路50では、一部の増幅回路をOFFとすると残った増幅回路の出力側から負荷を見たインピーダンスが小さくなり効率の改善は難しい。図15に示す増幅回路300において、例えば、スイッチ402がOFFのままであっても、第1増幅回路102および第2増幅回路104が同相で動いていた場合における各増幅回路それぞれの出力側から負荷をみたインピーダンスZ1は、L1=L2、Q1=Q2、k=1とすると、Z1=2×RLである。ここで、第2増幅回路104の出力インピーダンスを不変のまま第2増幅回路104をOFFとした場合における第1増幅回路102の出力側から負荷をみたインピーダンスZ1’は、Z1’=6×RLとなり、第1増幅回路102の出力側から負荷をみたインピーダンスは、第2増幅回路104がONの場合の3倍となる。   In the amplifying circuit 50 configured with a general transformer shown in FIG. 6, when a part of the amplifying circuits is turned off, the impedance viewed from the output side of the remaining amplifying circuits becomes small, and it is difficult to improve the efficiency. In the amplifier circuit 300 shown in FIG. 15, for example, even when the switch 402 remains OFF, the load is applied from the output side of each amplifier circuit when the first amplifier circuit 102 and the second amplifier circuit 104 are operating in the same phase. The impedance Z1 of the above is Z1 = 2 × RL, where L1 = L2, Q1 = Q2, and k = 1. Here, when the second amplifier circuit 104 is turned OFF with the output impedance of the second amplifier circuit 104 unchanged, the impedance Z1 ′ viewed from the output side of the first amplifier circuit 102 is Z1 ′ = 6 × RL. The impedance viewed from the output side of the first amplifier circuit 102 is three times that when the second amplifier circuit 104 is ON.

これに対して、増幅回路400は、第2増幅回路104がOFFの場合にスイッチ402をONすることによって、第2増幅回路104の出力をグランドGNDにショートさせる。上記の場合には、第1増幅回路102の出力側から負荷をみたインピーダンスZ1’’は、Z1’’=4×RLとなり、第1増幅回路102の出力側から負荷をみたインピーダンスは、第2増幅回路104がONの場合の2倍となる。上記のように、増幅回路400は、スイッチ402を選択的にON/OFFさせることによって、インピーダンスの増加率を制御することができる。   On the other hand, the amplifier circuit 400 shorts the output of the second amplifier circuit 104 to the ground GND by turning on the switch 402 when the second amplifier circuit 104 is OFF. In the above case, the impedance Z1 ″ viewed from the output side of the first amplifier circuit 102 is Z1 ″ = 4 × RL, and the impedance viewed from the output side of the first amplifier circuit 102 is the second impedance. This is twice that when the amplifier circuit 104 is ON. As described above, the amplifier circuit 400 can control the rate of increase in impedance by selectively turning the switch 402 ON / OFF.

図16では、第1増幅回路102と第2増幅回路104という2つの増幅回路を備える構成を例に挙げたが、上述したように、本発明の第4の実施形態に係る増幅回路は、3以上の増幅回路を備えることもできる。上記の場合には、本発明の第4の実施形態に係る増幅回路は、一部の増幅回路を選択的にOFFするのと同期して、(例えば、同時に)動作している増幅回路の出力側からみたインピーダンスを最適な値に増加させることができるので、電力効率を高めることが可能となる。   In FIG. 16, the configuration including the two amplifier circuits of the first amplifier circuit 102 and the second amplifier circuit 104 is taken as an example. However, as described above, the amplifier circuit according to the fourth embodiment of the present invention is 3 The above amplifier circuit can also be provided. In the above case, the amplifier circuit according to the fourth embodiment of the present invention outputs (for example, simultaneously) the output of the amplifier circuit operating in synchronism with selectively turning off some of the amplifier circuits. Since the impedance viewed from the side can be increased to an optimum value, it is possible to increase the power efficiency.

以上のように、第4の実施形態に係る増幅回路400は、基本的に図15に示す第3の実施形態に係る増幅回路300と同様の構成を有する。したがって、増幅回路400は、増幅回路300と同様の効果を奏することができる。   As described above, the amplifier circuit 400 according to the fourth embodiment basically has the same configuration as the amplifier circuit 300 according to the third embodiment shown in FIG. Therefore, the amplifier circuit 400 can achieve the same effect as the amplifier circuit 300.

また、増幅回路400は、選択的にOFFした一部の増幅回路の出力インピーダンスを制御するスイッチ404を備えることによって、動作している増幅回路の出力側からみたインピーダンスを最適な値に増加させることができるので、電力効率を高めることが可能となる。   In addition, the amplifier circuit 400 includes a switch 404 that controls the output impedance of some of the amplifier circuits that are selectively turned off, thereby increasing the impedance viewed from the output side of the operating amplifier circuit to an optimum value. Therefore, power efficiency can be improved.

[増幅回路400の変形例]
第4の実施形態に係る増幅回路は、上述した第1の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
[Modification of Amplifier Circuit 400]
The amplifier circuit according to the fourth embodiment can take a modification similar to the modification of the amplifier circuit according to the first embodiment described above.

(第5の実施形態に係る増幅回路)
上記では、第1〜第4の実施形態に係る増幅回路として、図3、図11に示すように、LINC方式の従来の増幅回路10(リアクタンス回路なしの場合)と同様に、出力電圧と電力効率との関係が比例関係となり、またLINC方式の増幅回路10と同様の電力効率を得ることが可能な構成を示した。しかしながら、本発明の実施形態に係る増幅回路は、上記に限られず、例えば、図3に示すLINC方式の従来の増幅回路10(リアクタンス回路ありの場合)と同様に、広い出力電圧範囲に渡って高い電力効率を維持することもできる。
(Amplifier circuit according to the fifth embodiment)
In the above, as the amplifier circuit according to the first to fourth embodiments, as shown in FIGS. 3 and 11, the output voltage and the power are the same as those of the conventional LINC-type amplifier circuit 10 (without the reactance circuit). A configuration is shown in which the relationship with efficiency is a proportional relationship, and power efficiency similar to that of the LINC-type amplifier circuit 10 can be obtained. However, the amplifier circuit according to the embodiment of the present invention is not limited to the above. For example, as in the conventional LINC-type amplifier circuit 10 (with a reactance circuit) shown in FIG. High power efficiency can also be maintained.

図17は、本発明の第5の実施形態に係る増幅回路500を示す説明図である。図17を参照すると、増幅回路500は、第1増幅回路102(第1増幅部)と、第2増幅回路104(第2増幅部)と、合成回路502(合成部)とを備える。また、図17では、負荷インピーダンスRLを併せて示している。   FIG. 17 is an explanatory diagram showing an amplifier circuit 500 according to the fifth embodiment of the present invention. Referring to FIG. 17, the amplification circuit 500 includes a first amplification circuit 102 (first amplification unit), a second amplification circuit 104 (second amplification unit), and a synthesis circuit 502 (synthesis unit). FIG. 17 also shows the load impedance RL.

合成回路502は、第1増幅回路102および第2増幅回路104それぞれに対応する2つのトランス(第1トランス、第2トランス)と、当該トランスそれぞれから出力される第1増幅信号S1’と第2増幅信号S2’とを合成して出力信号を出力する出力キャパシタCoとで構成される。   The synthesizing circuit 502 includes two transformers (first transformer and second transformer) corresponding to the first amplifier circuit 102 and the second amplifier circuit 104, the first amplified signal S1 ′ output from each of the transformers, and the second transformer. The output capacitor Co is configured to combine the amplified signal S2 ′ and output an output signal.

第1増幅回路102は、図8に示す第1の実施形態に係る第1増幅回路102と同様の構成を有し、第1入力信号S1を増幅する。また、第2増幅回路104は、図8に示す第1の実施形態に係る第2増幅回路104と同様の構成を有し、第2入力信号S2を増幅する。   The first amplifier circuit 102 has the same configuration as the first amplifier circuit 102 according to the first embodiment shown in FIG. 8, and amplifies the first input signal S1. The second amplifier circuit 104 has the same configuration as the second amplifier circuit 104 according to the first embodiment shown in FIG. 8, and amplifies the second input signal S2.

合成回路502は、第1増幅回路102および第2増幅回路104それぞれに対応する2つのトランスと、当該トランスそれぞれから出力される増幅された第1増幅信号S1’と第2増幅信号S2’とを合成して出力信号を出力する出力キャパシタCoとで構成される。   The combining circuit 502 includes two transformers corresponding to the first amplifier circuit 102 and the second amplifier circuit 104, and the amplified first amplified signal S1 ′ and the second amplified signal S2 ′ output from the transformers, respectively. An output capacitor Co that combines and outputs an output signal.

第1トランスの1次側は、インダクタンスL1を有する1次側第1インダクタ108と静電容量C6を有する1次側第1キャパシタ504で構成され、1次側第1インダクタ108と1次側第1キャパシタ504とは並列に接続される。また、第1トランスの2次側は、インダクタンスL2を有する2次側第1インダクタ110と静電容量C2を有する2次側第1キャパシタ114とで構成され、2次側第1インダクタ110と2次側第1キャパシタ114とは並列に接続される。   The primary side of the first transformer includes a primary side first inductor 108 having an inductance L1 and a primary side first capacitor 504 having a capacitance C6. The primary side first inductor 108 and the primary side first capacitor One capacitor 504 is connected in parallel. The secondary side of the first transformer includes a secondary side first inductor 110 having an inductance L2 and a secondary side first capacitor 114 having a capacitance C2. The secondary first capacitor 114 is connected in parallel.

第2トランスの1次側は、インダクタンスL1を有する1次側第2インダクタ116と静電容量C7を有する1次側第2キャパシタ506で構成され、1次側第2インダクタ116と1次側第2キャパシタ506とは並列に接続される。また、第2トランスの2次側は、インダクタンスL2を有する2次側第2インダクタ118と静電容量C2を有する2次側第2キャパシタ122とで構成され、2次側第2インダクタ118と2次側第2キャパシタ122とは並列に接続される。   The primary side of the second transformer includes a primary side second inductor 116 having an inductance L1 and a primary side second capacitor 506 having a capacitance C7, and the primary side second inductor 116 and the primary side second inductor. Two capacitors 506 are connected in parallel. The secondary side of the second transformer includes a secondary side second inductor 118 having an inductance L2 and a secondary side second capacitor 122 having a capacitance C2. The secondary second capacitor 122 is connected in parallel.

出力キャパシタ124は、静電容量Coを有し、図8に示す第1の実施形態に係る合成回路102と同様に、第2トランスの2次側第2キャパシタ122、第1トランスの2次側第1キャパシタ114、および出力キャパシタ124は直列に接続される。   The output capacitor 124 has a capacitance Co and, like the synthesis circuit 102 according to the first embodiment shown in FIG. 8, the secondary side second capacitor 122 of the second transformer, the secondary side of the first transformer. The first capacitor 114 and the output capacitor 124 are connected in series.

図17に示すように、増幅回路500は、基本的に図8に示す第1の実施形態に係る増幅回路100と同様の構成を有するが、1次側第1キャパシタ504と1次側第2キャパシタ506との静電容量が互いに異なる点が相違する。上記差異は、本発明の実施形態に係る増幅回路に対して、例えば図1に示すLINC方式の増幅回路10におけるリアクタンス回路24、26に相当する回路を付加したことと同義である。ここで、1次側第1キャパシタ504の静電容量C6と、1次側第2キャパシタ506の静電容量C7とは、以下の数式29、30が示す値に設定することができる。   As shown in FIG. 17, the amplifier circuit 500 basically has the same configuration as the amplifier circuit 100 according to the first embodiment shown in FIG. 8, but the primary side first capacitor 504 and the primary side second capacitor. The difference is that the capacitances of the capacitor 506 are different from each other. The above difference is synonymous with the addition of circuits corresponding to reactance circuits 24 and 26 in the LINC-type amplifier circuit 10 shown in FIG. 1, for example, to the amplifier circuit according to the embodiment of the present invention. Here, the capacitance C6 of the primary side first capacitor 504 and the capacitance C7 of the primary side second capacitor 506 can be set to values indicated by the following mathematical expressions 29 and 30.

Figure 2009171154
・・・(数式29)
Figure 2009171154
(Equation 29)

Figure 2009171154
・・・(数式30)
Figure 2009171154
(Equation 30)

ここで、数式29、30に示すBsは、数式5に示すLINC方式の増幅回路10におけるサセプタンスと同様である。つまり、増幅回路500は、ある出力電圧で増幅回路の出力側から負荷側をみたアドミタンスの虚部が0となるようにBsを最適化すれば、図3に示すLINC方式の従来の増幅回路10(リアクタンス回路ありの場合)と同様に、広い出力電圧範囲に渡って高い効率を維持することができる。   Here, Bs shown in Equations 29 and 30 is the same as the susceptance in the LINC amplifier circuit 10 shown in Equation 5. In other words, the amplifier circuit 500 can optimize the Bs so that the imaginary part of the admittance seen from the output side of the amplifier circuit to the load side becomes 0 at a certain output voltage, and the conventional amplifier circuit 10 of the LINC system shown in FIG. Similar to (with a reactance circuit), high efficiency can be maintained over a wide output voltage range.

以上のように、第5の実施形態に係る増幅回路400は、基本的に図8に示す第1の実施形態に係る増幅回路100と同様の構成を有する。したがって、増幅回路500は、増幅回路100と同様の効果を奏することができる。   As described above, the amplifier circuit 400 according to the fifth embodiment basically has the same configuration as the amplifier circuit 100 according to the first embodiment shown in FIG. Therefore, the amplifier circuit 500 can achieve the same effect as the amplifier circuit 100.

また、増幅回路500は、数式29、30に基づいて、1次側第1キャパシタ504と1次側第2キャパシタ506との静電容量が互いに異なるように1次側第1キャパシタ504の静電容量C6と1次側第2キャパシタ506の静電容量C7とを設定することによって、図3に示すLINC方式の従来の増幅回路10(リアクタンス回路ありの場合)と同様に、広い出力電圧範囲に渡って高い効率を維持することができる。   In addition, the amplifier circuit 500 determines the electrostatic capacitance of the primary side first capacitor 504 so that the capacitances of the primary side first capacitor 504 and the primary side second capacitor 506 are different from each other based on Expressions 29 and 30. By setting the capacitance C6 and the capacitance C7 of the primary-side second capacitor 506, a wide output voltage range can be obtained in the same manner as the conventional LINC-type amplifier circuit 10 (with a reactance circuit) shown in FIG. High efficiency can be maintained across.

[増幅回路500の変形例]
第5の実施形態に係る増幅回路は、上述した第1の実施形態に係る増幅回路の変形例と同様の変形例をとることができる。
[Modification of Amplifier Circuit 500]
The amplifier circuit according to the fifth embodiment can take a modification similar to the modification of the amplifier circuit according to the first embodiment described above.

(本発明の実施形態に係る通信装置)
次に、本発明の実施形態に係る増幅回路を適用した通信装置について説明する。
(Communication apparatus according to an embodiment of the present invention)
Next, a communication device to which the amplifier circuit according to the embodiment of the present invention is applied will be described.

図18は、本発明の実施形態に係る通信装置900を示す説明図である。なお、図18に示す通信装置900は、本発明の実施形態に係る通信装置の一実施形態であり、本発明の実施形態が図18の構成に限定されるものではないことは、言うまでもない。また、以下では、図2に示す変調信号(送信信号)Si(t)が通信装置900に入力されるものとして説明する。   FIG. 18 is an explanatory diagram showing a communication device 900 according to the embodiment of the present invention. 18 is an embodiment of the communication apparatus according to the embodiment of the present invention, and it goes without saying that the embodiment of the present invention is not limited to the configuration of FIG. In the following description, it is assumed that the modulation signal (transmission signal) Si (t) shown in FIG.

図18を参照すると、通信装置900は、信号分配回路902(信号分配部)と、増幅回路904(増幅部)と、通信部906とを備える。   Referring to FIG. 18, the communication device 900 includes a signal distribution circuit 902 (signal distribution unit), an amplification circuit 904 (amplification unit), and a communication unit 906.

また、通信装置900は、例えば、MPU(Micro Processing Unit)などで構成され通信装置900全体を制御することが可能な制御部(図示せず)や、制御部が使用するプログラムや演算パラメータなどの制御用データが記録されたROM(Read Only Memory。図示せず)、制御部により実行されるプログラムなどを一次記憶するRAM(Random Access Memory。図示せず)、ユーザインタフェース用の表示データなどの各種データやアプリケーションなどを記憶可能な記憶部(図示せず)、ユーザが操作可能な操作部(図示せず)表示部(図示せず)などを備えてもよい。通信装置900は、例えば、データの伝送路としてのバス(bus)により上記各構成要素間を接続する。   In addition, the communication device 900 includes, for example, a control unit (not shown) configured by an MPU (Micro Processing Unit) or the like that can control the entire communication device 900, a program used by the control unit, an operation parameter, Various types of data such as a ROM (Read Only Memory) (not shown) in which control data is recorded, a RAM (Random Access Memory (not shown)) that primarily stores a program executed by the control unit, display data for a user interface, etc. You may provide the memory | storage part (not shown) which can memorize | store data, an application, etc., the operation part (not shown) which a user can operate, a display part (not shown), etc. The communication device 900 connects the above-described constituent elements by, for example, a bus as a data transmission path.

ここで、記憶部(図示せず)としては、例えば、ハードディスク(Hard Disk)などの磁気記録媒体や、EEPROM(Electronically Erasable and Programmable Read Only Memory)、フラッシュメモリ(flash memory)、MRAM(Magnetoresistive Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、PRAM(Phase change Random Access Memory)などの不揮発性メモリ(nonvolatile memory)が挙げられるが、上記に限られない。   Here, as the storage unit (not shown), for example, a magnetic recording medium such as a hard disk, an EEPROM (Electronically Erasable and Programmable Read Only Memory), a flash memory, a MRAM (Magnetoresistive Random Access) Non-volatile memory such as Memory (RAM), FeRAM (Ferroelectric Random Access Memory), PRAM (Phase change Random Access Memory), and the like, but is not limited thereto.

また、操作部(図示せず)としては、例えば、キーボードやマウスなどの操作入力デバイスや、ボタン、方向キー、ジョグダイヤルなどの回転型セレクター、あるいは、これらの組み合わせなどが挙げられるが、上記に限られない。また、表示部(図示せず)としては、例えば、LCD(Liquid Crystal Display;液晶ディスプレイ)、有機ELディスプレイ(organic ElectroLuminescence display;または、OLEDディスプレイ(Organic Light Emitting Diode display)とも呼ばれる。)などが挙げられるが、上記に限られない。   Examples of the operation unit (not shown) include an operation input device such as a keyboard and a mouse, a rotary selector such as a button, a direction key, and a jog dial, or a combination thereof. I can't. Examples of the display unit (not shown) include an LCD (Liquid Crystal Display), an organic EL display (Organic Light Emitting Diode display), and the like. However, it is not limited to the above.

信号分配回路902は、入力された変調信号Si(t)を、第1入力信号S1と第2入力信号S2とに分解し、第1入力信号S1および第2入力信号S2をそれぞれ出力する。ここで、信号分配回路902は、例えば、図2に示すように変調信号Si(t)の分解を行うことができる。また、信号分配回路902に入力される変調信号Si(t)は、例えば、制御部(図示せず)が生成し、当該制御部から伝達されるが、上記に限られない。   The signal distribution circuit 902 decomposes the input modulation signal Si (t) into the first input signal S1 and the second input signal S2, and outputs the first input signal S1 and the second input signal S2, respectively. Here, the signal distribution circuit 902 can decompose the modulation signal Si (t), for example, as shown in FIG. The modulation signal Si (t) input to the signal distribution circuit 902 is generated by, for example, a control unit (not shown) and transmitted from the control unit, but is not limited thereto.

増幅回路902には、信号分配回路902から出力される第1入力信号S1と第2入力信号S2とが入力され、増幅回路902は、第1入力信号S1、第2入力信号S2それぞれを増幅した後に合成された出力信号を出力する。   The amplification circuit 902 receives the first input signal S1 and the second input signal S2 output from the signal distribution circuit 902, and the amplification circuit 902 amplifies the first input signal S1 and the second input signal S2, respectively. The output signal synthesized later is output.

ここで、増幅回路902としては、上述した本発明の第1〜第5の実施形態に係る増幅回路を適用することができる。なお、図18では、第1の実施形態に係る増幅回路100が適用された例を示している。   Here, as the amplifier circuit 902, the amplifier circuits according to the first to fifth embodiments of the present invention described above can be applied. FIG. 18 shows an example in which the amplifier circuit 100 according to the first embodiment is applied.

通信部906は、インピーダンス整合回路908と、アイソレータ910と、バンドパス・フィルタ912と、通信アンテナ914とを備える。   The communication unit 906 includes an impedance matching circuit 908, an isolator 910, a bandpass filter 912, and a communication antenna 914.

インピーダンス整合回路908は、増幅回路902の出力インピーダンスと通信部906の入力インピーダンスとを整合させる。通信部906は、インピーダンス整合回路908を備えることによって、例えば変調信号の伝送効率をより高めることができる。   The impedance matching circuit 908 matches the output impedance of the amplifier circuit 902 and the input impedance of the communication unit 906. By including the impedance matching circuit 908, the communication unit 906 can further increase the transmission efficiency of the modulated signal, for example.

アイソレータ910は、変調信号を送信方向(増幅回路906から通信アンテナ914方向)に通過させ、当該送信方向と逆方向への伝送を阻止する。通信部906は、アイソレータ910を備えることによって、例えば増幅回路902からみた通信部906側の負荷変動を抑制することができる。   The isolator 910 passes the modulated signal in the transmission direction (from the amplification circuit 906 to the communication antenna 914) and prevents transmission in the direction opposite to the transmission direction. By providing the isolator 910, the communication unit 906 can suppress, for example, load fluctuation on the communication unit 906 side as viewed from the amplifier circuit 902.

バンドパス・フィルタ912は、特定の周波数帯域の変調信号のみを通過させ、その他の帯域の変調信号を減衰させる。通信部906は、バンドパス・フィルタ912を備えることによって、例えば増幅回路902から出力される変調信号に含まれるノイズを取り除くことができる。   The band-pass filter 912 passes only the modulation signal in a specific frequency band and attenuates the modulation signals in other bands. The communication unit 906 includes the bandpass filter 912, so that noise included in the modulation signal output from the amplifier circuit 902 can be removed, for example.

通信アンテナ914は、バンドパス・フィルタ912から出力される変調信号に基づいて振幅変調波を送信する。   The communication antenna 914 transmits an amplitude-modulated wave based on the modulation signal output from the bandpass filter 912.

本発明の実施形態に係る通信装置900は、図18に示すような構成によって、送信信号としての変調信号Si(t)を増幅し、増幅された変調信号に基づいて外部装置へ振幅変調波を送信することができる。なお、図18では示していないが、通信アンテナ914は、外部装置から送信される振幅変調波を受信する受信部として機能することもでき、また、通信装置900は、通信アンテナ914が受信した振幅変調波に基づいて、受信信号を復調する復調部を備えることもできる。   The communication apparatus 900 according to the embodiment of the present invention amplifies the modulation signal Si (t) as a transmission signal with the configuration shown in FIG. 18, and generates an amplitude-modulated wave to the external apparatus based on the amplified modulation signal. Can be sent. Although not shown in FIG. 18, the communication antenna 914 can also function as a reception unit that receives an amplitude-modulated wave transmitted from an external device, and the communication device 900 can receive the amplitude received by the communication antenna 914. A demodulator that demodulates the received signal based on the modulated wave can also be provided.

また、通信装置900は、上述した第1〜第5の実施形態に係る増幅回路を増幅回路904として備えることができるので、増幅回路904の小型化を図りつつ、所望の増幅効果が得られ、さらに電力効率を向上させることができる。   Further, since the communication device 900 can include the amplifier circuit according to the first to fifth embodiments described above as the amplifier circuit 904, a desired amplification effect can be obtained while reducing the size of the amplifier circuit 904. Furthermore, power efficiency can be improved.

本発明の実施形態として通信装置900を挙げて説明したが、本発明の実施形態は、係る形態に限られず、例えば、UMPC(Ultra Mobile Personal Computer)などのコンピュータや、携帯電話などの携帯型通信装置、PlayStation Portable(登録商標)などの携帯型ゲーム機などに適用することができる。   Although the communication apparatus 900 has been described as an embodiment of the present invention, the embodiment of the present invention is not limited to such a form. For example, a computer such as a UMPC (Ultra Mobile Personal Computer) or a portable communication such as a cellular phone is used. The present invention can be applied to a portable game machine such as a device or PlayStation Portable (registered trademark).

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。   As mentioned above, although preferred embodiment of this invention was described referring an accompanying drawing, it cannot be overemphasized that this invention is not limited to the example which concerns. It will be apparent to those skilled in the art that various changes and modifications can be made within the scope of the claims, and these are naturally within the technical scope of the present invention. Understood.

LINC方式の増幅回路(従来の増幅回路)の構成を示す説明図である。It is explanatory drawing which shows the structure of the amplifier circuit (conventional amplifier circuit) of a LINC system. LINC方式の増幅回路に係る入力された変調信号(送信信号)と、第1の定包絡線信号および第2の定包絡線信号との関係をベクトルで示す説明図である。It is explanatory drawing which shows the relationship between the input modulation signal (transmission signal) which concerns on the LINC type amplifier circuit, and the 1st constant envelope signal and the 2nd constant envelope signal by a vector. 従来の増幅回路における出力電圧に対する電力効率の一例を示す説明図である。It is explanatory drawing which shows an example of the power efficiency with respect to the output voltage in the conventional amplifier circuit. 従来の増幅回路における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。It is explanatory drawing which shows an example of the load admittance seen from the output side of the class B amplifier circuit with respect to the output voltage in the conventional amplifier circuit. 本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which comprised the synthetic | combination circuit of the conventional amplifier circuit which concerns on embodiment of this invention with the common transformer. 本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。It is explanatory drawing which shows an example of the load admittance seen from the output side of the class B amplifier circuit with respect to the output voltage in the amplifier circuit which comprised the synthetic | combination circuit of the conventional amplifier circuit which concerns on embodiment of this invention with the general transformer. 本発明の実施形態に係る従来の増幅回路の合成回路を一般的なトランスで構成した増幅回路における出力電圧に対する電力効率の一例を示す説明図である。It is explanatory drawing which shows an example of the power efficiency with respect to the output voltage in the amplifier circuit which comprised the synthetic | combination circuit of the conventional amplifier circuit which concerns on embodiment of this invention with the common transformer. 本発明の第1の実施形態に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る増幅回路における出力電圧が0の場合における各B級増幅回路の出力側からみた負荷回路の等価回路を示す説明図である。It is explanatory drawing which shows the equivalent circuit of the load circuit seen from the output side of each class B amplifier circuit in case the output voltage in the amplifier circuit which concerns on the 1st Embodiment of this invention is 0. 本発明の第1の実施形態に係る増幅回路における出力電圧に対するB級増幅回路の出力側からみた負荷アドミタンスの一例を示す説明図である。It is explanatory drawing which shows an example of the load admittance seen from the output side of the class B amplifier circuit with respect to the output voltage in the amplifier circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態に係る増幅回路における出力電圧に対する電力効率の一例を示す説明図である。It is explanatory drawing which shows an example of the power efficiency with respect to the output voltage in the amplifier circuit which concerns on the 1st Embodiment of this invention. 本発明の第1の実施形態の第1の変形例に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 1st modification of the 1st Embodiment of this invention. 本発明の第1の実施形態の第2の変形例に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 2nd modification of the 1st Embodiment of this invention. 本発明の第2の実施形態に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 3rd Embodiment of this invention. 本発明の第4の実施形態に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 4th Embodiment of this invention. 本発明の第5の実施形態に係る増幅回路を示す説明図である。It is explanatory drawing which shows the amplifier circuit which concerns on the 5th Embodiment of this invention. 本発明の実施形態に係る通信装置を示す説明図である。It is explanatory drawing which shows the communication apparatus which concerns on embodiment of this invention.

符号の説明Explanation of symbols

10、100、150、160、200、300、400、500 増幅回路
12、902 信号分配回路
18、106、156、202、302、502 合成回路
102 第1増幅回路
104 第2増幅回路
108 1次側第1インダクタ
110 2次側第1インダクタ
112 1次側第1キャパシタ
114 2次側第1キャパシタ
116 1次側第2インダクタ
118 2次側第2インダクタ
120 1次側第2キャパシタ
122 2次側第2キャパシタ
900 通信装置
904 増幅回路
906 通信部
10, 100, 150, 160, 200, 300, 400, 500 Amplifier circuit 12, 902 Signal distribution circuit 18, 106, 156, 202, 302, 502 Composite circuit 102 First amplifier circuit 104 Second amplifier circuit 108 Primary side First inductor 110 Secondary side first inductor 112 Primary side first capacitor 114 Secondary side first capacitor 116 Primary side second inductor 118 Secondary side second inductor 120 Primary side second capacitor 122 Secondary side first 2-capacitor 900 communication device 904 amplifier circuit 906 communication unit

Claims (12)

第1定包絡線信号が入力され、前記第1定包絡線信号を増幅した第1入力信号を出力する第1増幅部と;
前記第1定包絡線信号と位相が異なる第2定包絡線信号が入力され、前記第2定包絡線信号を増幅した第2入力信号を出力する第2増幅部と;
前記第1入力信号と前記第2入力信号とがそれぞれ1次側に入力され、2次側で前記第1入力信号と前記第2入力信号とを合成して振幅変調された出力信号を出力する磁気結合トランスと;
を備え、
前記磁気結合トランスは、
前記第1入力信号が入力される第1の1次側を構成する1次側第1インダクタおよび1次側第1キャパシタと;
前記第1の1次側と対応する第1の2次側を構成する2次側第1インダクタおよび2次側第1キャパシタと;
前記第2入力信号が入力される第2の1次側を構成する1次側第2インダクタおよび1次側第2キャパシタと;
前記第2の1次側と対応する第2の2次側を構成する2次側第2インダクタおよび2次側第2キャパシタと;
前記第1入力信号と前記第2入力信号とを合成して前記出力信号を出力する合成部と;
を備えることを特徴とする、増幅回路。
A first amplification unit that receives a first constant envelope signal and outputs a first input signal obtained by amplifying the first constant envelope signal;
A second amplifying unit that receives a second constant envelope signal having a phase different from that of the first constant envelope signal and outputs a second input signal obtained by amplifying the second constant envelope signal;
The first input signal and the second input signal are respectively input to the primary side, and the first input signal and the second input signal are combined on the secondary side to output an amplitude-modulated output signal. A magnetically coupled transformer;
With
The magnetic coupling transformer is
A primary-side first inductor and a primary-side first capacitor constituting a first primary side to which the first input signal is input;
A secondary-side first inductor and a secondary-side first capacitor constituting a first secondary side corresponding to the first primary side;
A primary-side second inductor and a primary-side second capacitor constituting a second primary side to which the second input signal is input;
A secondary second inductor and a secondary second capacitor constituting a second secondary side corresponding to the second primary side;
A combining unit that combines the first input signal and the second input signal and outputs the output signal;
An amplifying circuit comprising:
前記合成部は、所定の静電容量を有する出力キャパシタで構成され、
前記1次側第1インダクタおよび前記1次側第1キャパシタと、前記2次側第1インダクタおよび前記2次側第1キャパシタと、前記1次側第2インダクタおよび前記1次側第2キャパシタと、前記2次側第2インダクタおよび前記2次側第2キャパシタとは、それぞれ並列に接続され、
前記2次側第1キャパシタと、前記2次側第2キャパシタと、前記出力キャパシタとは直列に接続されることを特徴とする、請求項1に記載の増幅回路。
The combining unit is composed of an output capacitor having a predetermined capacitance,
The primary side first inductor and the primary side first capacitor, the secondary side first inductor and the secondary side first capacitor, the primary side second inductor and the primary side second capacitor, The secondary side second inductor and the secondary side second capacitor are respectively connected in parallel,
2. The amplifier circuit according to claim 1, wherein the secondary side first capacitor, the secondary side second capacitor, and the output capacitor are connected in series.
前記2次側第1キャパシタおよび前記2次側第2キャパシタそれぞれのリアクタンスの絶対値は、前記2次側第1インダクタおよび2次側第2インダクタそれぞれのリアクタンスの絶対値の略2倍であることを特徴とする、請求項2に記載の増幅回路。   The absolute value of the reactance of each of the secondary side first capacitor and the secondary side second capacitor is approximately twice the absolute value of the reactance of each of the secondary side first inductor and the secondary side second inductor. The amplifier circuit according to claim 2, wherein: 前記合成部は、所定のインダクタンスを有する出力インダクタで構成され、
前記1次側第1インダクタおよび前記1次側第1キャパシタと、前記1次側第2インダクタおよび前記1次側第2キャパシタとはそれぞれ並列に接続され、
前記2次側第1インダクタおよび前記2次側第1キャパシタと、前記2次側第2インダクタおよび前記2次側第2キャパシタとはそれぞれ直列に接続され、
前記2次側第1キャパシタと前記2次側第2キャパシタと前記出力インダクタの第1の端子とを接続し、前記出力インダクタの第2の端子からは前記出力信号が出力されることを特徴とする、請求項1に記載の増幅回路。
The combining unit is composed of an output inductor having a predetermined inductance,
The primary side first inductor and the primary side first capacitor, and the primary side second inductor and the primary side second capacitor are respectively connected in parallel;
The secondary side first inductor and the secondary side first capacitor, and the secondary side second inductor and the secondary side second capacitor are connected in series, respectively.
The secondary side first capacitor, the secondary side second capacitor, and a first terminal of the output inductor are connected, and the output signal is output from a second terminal of the output inductor. The amplifier circuit according to claim 1.
前記2次側第1キャパシタおよび前記2次側第2キャパシタそれぞれのリアクタンスの絶対値は、前記2次側第1インダクタおよび2次側第2インダクタそれぞれのリアクタンスの絶対値の略2倍であり、
前記出力インダクタのインダクタンスは、前記2次側第1インダクタおよび2次側第2インダクタのインダクタンスの略1/2であることを特徴とする、請求項4に記載の増幅回路。
The absolute value of the reactance of each of the secondary side first capacitor and the secondary side second capacitor is approximately twice the absolute value of the reactance of each of the secondary side first inductor and the secondary side second inductor,
5. The amplifier circuit according to claim 4, wherein an inductance of the output inductor is substantially ½ of an inductance of the secondary side first inductor and a secondary side second inductor.
前記1次側第1インダクタおよび前記1次側第1キャパシタと、前記1次側第2インダクタおよび前記1次側第2キャパシタと、前記2次側第1インダクタおよび前記2次側第1キャパシタと、前記2次側第2インダクタおよび前記2次側第2キャパシタとは、それぞれ直列に接続され、
前記2次側第1キャパシタおよび前記2次側第2キャパシタの接続点からは、前記出力信号が出力されることを特徴とする、請求項1に記載の増幅回路。
The primary side first inductor and the primary side first capacitor, the primary side second inductor and the primary side second capacitor, the secondary side first inductor and the secondary side first capacitor, The secondary side second inductor and the secondary side second capacitor are respectively connected in series,
2. The amplifier circuit according to claim 1, wherein the output signal is output from a connection point between the secondary side first capacitor and the secondary side second capacitor.
前記1次側第1インダクタ、前記2次側第1インダクタそれぞれのインダクタンスと、前記1次側第1キャパシタ、前記2次側第1キャパシタそれぞれの静電容量とは、前記1次側第1インダクタおよび前記1次側第1キャパシタと、前記2次側第1インダクタおよび前記2次側第1キャパシタとが前記第1定包絡線信号の周波数で共振するように設定され、
前記1次側第2インダクタ、前記2次側第2インダクタそれぞれのインダクタンスと、前記1次側第2キャパシタ、前記2次側第2キャパシタそれぞれの静電容量とは、前記1次側第2インダクタおよび前記1次側第2キャパシタと、前記2次側第2インダクタおよび前記2次側第2キャパシタとが前記第2定包絡線信号の周波数で共振するように設定されることを特徴とする、請求項6に記載の増幅回路。
The inductances of the primary side first inductor and the secondary side first inductor and the capacitances of the primary side first capacitor and the secondary side first capacitor are the primary side first inductor. And the primary side first capacitor, the secondary side first inductor and the secondary side first capacitor are set to resonate at the frequency of the first constant envelope signal,
The inductances of the primary side second inductor and the secondary side second inductor and the capacitances of the primary side second capacitor and the secondary side second capacitor are the primary side second inductor. And the primary side second capacitor, the secondary side second inductor and the secondary side second capacitor are set to resonate at the frequency of the second constant envelope signal, The amplifier circuit according to claim 6.
前記第2増幅部の出力側のインピーダンスを切り換えるスイッチング部をさらに備えることを特徴とする、請求項1に記載の増幅回路。   The amplifier circuit according to claim 1, further comprising a switching unit that switches an impedance on an output side of the second amplifying unit. 前記第1増幅部は複数の第1増幅器を備えて前記第1定包絡線信号をそれぞれ増幅し、
前記第2増幅部は複数の第2増幅器を備えて前記第2定包絡線信号をそれぞれ増幅し、
前記磁気結合トランスは、
前記第1増幅器それぞれと対応する複数の1次側第1インダクタおよび1次側第1キャパシタ、複数の2次側第1インダクタおよび2次側第1キャパシタと;
前記第2増幅器それぞれと対応する複数の1次側第2インダクタおよび1次側第2キャパシタ、複数の2次側第2インダクタおよび2次側第2キャパシタと;
を備えることを特徴とする、請求項1に記載の増幅回路。
The first amplifying unit includes a plurality of first amplifiers to amplify the first constant envelope signals,
The second amplifying unit includes a plurality of second amplifiers to amplify the second constant envelope signals,
The magnetic coupling transformer is
A plurality of primary side first inductors and primary side first capacitors corresponding to each of the first amplifiers; a plurality of secondary side first inductors and secondary side first capacitors;
A plurality of primary side second inductors and primary side second capacitors corresponding to each of the second amplifiers, a plurality of secondary side second inductors and secondary side second capacitors;
The amplifier circuit according to claim 1, further comprising:
前記第1増幅部には、差動信号としての第1正相定包絡線信号と前記第1正相定包絡線信号と位相が反転した第1逆相定包絡線信号とが入力され、
前記第2増幅部には、差動信号としての第2正相定包絡線信号と前記第2正相定包絡線信号と位相が反転した第2逆相定包絡線信号とが入力され、
前記第1増幅部は、前記1次側第1インダクタを前記第1増幅部に電源を供給する電源供給インダクタとして機能させ、
前記第2増幅部は、前記1次側第2インダクタを前記第2増幅部に電源を供給する電源供給インダクタとして機能させることを特徴とする、請求項1に記載の増幅回路。
A first positive phase constant envelope signal as a differential signal and a first negative phase constant envelope signal in which the phase of the first positive phase constant envelope signal is inverted are input to the first amplification unit,
A second positive phase constant envelope signal as a differential signal and a second negative phase constant envelope signal whose phase is inverted from that of the second positive phase constant envelope signal are input to the second amplifier.
The first amplifying unit causes the primary-side first inductor to function as a power supply inductor that supplies power to the first amplifying unit,
2. The amplifier circuit according to claim 1, wherein the second amplifying unit causes the primary-side second inductor to function as a power supply inductor that supplies power to the second amplifying unit. 3.
前記第1増幅部には、差動信号としての第1正相定包絡線信号と前記第1正相定包絡線信号と位相が反転した第1逆相定包絡線信号とが入力され、
前記第2増幅部には、差動信号としての第2正相定包絡線信号と前記第2正相定包絡線信号と位相が反転した第2逆相定包絡線信号とが入力され、
前記第1増幅部は、前記第1増幅部を構成するトランジスタの出力容量成分を前記1次側第1キャパシタとして機能させ、
前記第2増幅部は、前記第2増幅部を構成するトランジスタの出力容量成分を前記1次側第2キャパシタとして機能させることを特徴とする、請求項1に記載の増幅回路。
A first positive phase constant envelope signal as a differential signal and a first negative phase constant envelope signal in which the phase of the first positive phase constant envelope signal is inverted are input to the first amplification unit,
A second positive phase constant envelope signal as a differential signal and a second negative phase constant envelope signal whose phase is inverted from that of the second positive phase constant envelope signal are input to the second amplifier.
The first amplifying unit causes an output capacitance component of a transistor constituting the first amplifying unit to function as the primary first capacitor,
2. The amplifier circuit according to claim 1, wherein the second amplifying unit causes an output capacitance component of a transistor constituting the second amplifying unit to function as the primary-side second capacitor.
入力された送信信号に基づいて、第1定包絡線信号と、前記第1定包絡線信号と位相が異なる第2定包絡線信号とに分配する信号分配部と;
前記第1定包絡線信号と前記第2定包絡線信号とがそれぞれ入力され、振幅変調された出力送信信号を出力する増幅部と;
前記増幅部から出力される前記出力送信信号を外部装置に送信する通信部と;
を備え、
前記増幅部は、
前記第1定包絡線信号が入力され、前記第1定包絡線信号を増幅した第1入力信号を出力する第1増幅部と;
前記第2定包絡線信号が入力され、前記第2定包絡線信号を増幅した第2入力信号を出力する第2増幅部と;
前記第1入力信号と前記第2入力信号とがそれぞれ1次側に入力され、2次側で前記第1入力信号と前記第2入力信号とを合成して前記出力送信信号を出力する磁気結合トランスと;
を備えることを特徴とする、通信装置。
A signal distributor for distributing a first constant envelope signal and a second constant envelope signal having a phase different from that of the first constant envelope signal based on the input transmission signal;
An amplifying unit that receives the first constant envelope signal and the second constant envelope signal and outputs an amplitude-modulated output transmission signal;
A communication unit that transmits the output transmission signal output from the amplification unit to an external device;
With
The amplification unit is
A first amplification unit that receives the first constant envelope signal and outputs a first input signal obtained by amplifying the first constant envelope signal;
A second amplifying unit that receives the second constant envelope signal and outputs a second input signal obtained by amplifying the second constant envelope signal;
Magnetic coupling in which the first input signal and the second input signal are respectively input to a primary side, and the first input signal and the second input signal are combined on the secondary side to output the output transmission signal With a transformer;
A communication apparatus comprising:
JP2008006189A 2008-01-15 2008-01-15 Amplifier circuit, and communication device Withdrawn JP2009171154A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008006189A JP2009171154A (en) 2008-01-15 2008-01-15 Amplifier circuit, and communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008006189A JP2009171154A (en) 2008-01-15 2008-01-15 Amplifier circuit, and communication device

Publications (1)

Publication Number Publication Date
JP2009171154A true JP2009171154A (en) 2009-07-30

Family

ID=40971859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008006189A Withdrawn JP2009171154A (en) 2008-01-15 2008-01-15 Amplifier circuit, and communication device

Country Status (1)

Country Link
JP (1) JP2009171154A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027538A1 (en) * 2011-08-23 2013-02-28 日本電気株式会社 Transmitter
JP2013183390A (en) * 2012-03-05 2013-09-12 Fujitsu Ltd Amplification device
JP2017011763A (en) * 2009-11-27 2017-01-12 スナップトラック・インコーポレーテッド Power supply stage and method for generating output supply signal
CN117040456A (en) * 2023-08-11 2023-11-10 无锡硕慧医疗科技有限公司 Novel power amplifier power supply circuit for ultrasonic driver

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017011763A (en) * 2009-11-27 2017-01-12 スナップトラック・インコーポレーテッド Power supply stage and method for generating output supply signal
WO2013027538A1 (en) * 2011-08-23 2013-02-28 日本電気株式会社 Transmitter
JPWO2013027538A1 (en) * 2011-08-23 2015-03-19 日本電気株式会社 Transmitter
JP2013183390A (en) * 2012-03-05 2013-09-12 Fujitsu Ltd Amplification device
CN117040456A (en) * 2023-08-11 2023-11-10 无锡硕慧医疗科技有限公司 Novel power amplifier power supply circuit for ultrasonic driver

Similar Documents

Publication Publication Date Title
US10778152B2 (en) Methods for amplifying signals using a Doherty amplifier
US20180278214A1 (en) Doherty power amplifier for radio-frequency applications
US9584076B2 (en) Output matching network for differential power amplifier
US10432147B2 (en) Inverted three-stage Doherty amplifier
US6879209B2 (en) Switched-mode power amplifier using lumped element impedance inverter for parallel combining
CN113285684B (en) Push-pull power amplification system and radio frequency front end module
JP2009260444A (en) Power combiner, amplifier, and transmitter
CN101911486A (en) Power amplifier filter for radio-frequency signals
US8258866B2 (en) Power amplifiers
US20100244962A1 (en) Distributed active transformer based millimeter-wave power amplifier circuit
KR20210076138A (en) Wideband impedance matching network using a combination of low-pass type wideband matching, second harmonic reflection phase shifting, and highpass complex conjugate matching
JP2009213090A (en) Power amplification circuit
JP2009171154A (en) Amplifier circuit, and communication device
JP5516425B2 (en) High frequency power amplifier
JP6779391B1 (en) Doherty amplifier and communication equipment
JPWO2014042205A1 (en) Transmitter, signal synthesis circuit, and signal synthesis method
US8779826B1 (en) Power splitter and combiner
US10418947B2 (en) Doherty amplifier
US8242846B2 (en) Power amplifier
CN107528546A (en) Common gate amplifier circuit and power amplifier using the same
JP2007288780A (en) Power amplifier using transmission line transformer
JP5016506B2 (en) Power amplification device and communication device
US8526536B2 (en) Quad LINC transmitter with switchable Chireix amplifiers
Moallemi et al. Transformer based power combining for outphasing power amplifiers
CN108683411B (en) High-efficiency continuous F-type power amplifier based on transistor stacking technology

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405