JP2009169677A

JP2009169677A - Control circuit, electronic circuit, electronic equipment for usb connection, and usb connection method

Info

Publication number: JP2009169677A
Application number: JP2008007082A
Authority: JP
Inventors: Koji Matsushima; 幸治松島; Takahiro Kaido; 貴広海藤; Satoru Kataoka; 悟片岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2008-01-16
Filing date: 2008-01-16
Publication date: 2009-07-30

Abstract

PROBLEM TO BE SOLVED: To reduce load of a processor in connecting USB in a circuit on which a plurality of USB function blocks are mounted. SOLUTION: A control circuit 50 for USB connection includes a connection detection circuit 51 for detecting the connection to USB host equipment by a USB cable; an identification information storage circuit 55 for storing identification information for identifying any of the plurality of USB function controllers 10 and 20; and a connection control circuit 53. The connection control circuit 53 makes a data bus switching circuit 45 perform processing to connect a USB function controller shown by the identification information stored in the identification information storage circuit 55 to the USB database when the connection to the USB host equipment is detected by the connection detection circuit 51. COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ＵＳＢ（Universal Serial Bus）規格に準拠したＵＳＢファンクションコントローラが複数個搭載された回路において、これらのＵＳＢファンクションコントローラのうちいずれかを用いてＵＳＢ接続を行う制御回路、制御方法並びにこのような制御回路を備える電子回路、電子装置に関する。 The present invention relates to a control circuit and a control method for performing USB connection using any one of these USB function controllers in a circuit having a plurality of USB function controllers compliant with the USB (Universal Serial Bus) standard. The present invention relates to an electronic circuit and an electronic device provided with a control circuit.

ＵＳＢインタフェースは、マウスやプリンタのように異なる種別の機器でそれぞれ採用されていた異なるインタフェースを、物理的に同一のインタフェースに統一したものである。このため、ＵＳＢホスト機器は、同じインタフェースを用いて複数の種類のＵＳＢデバイス機器を利用することができる。 The USB interface is obtained by unifying different interfaces, which have been adopted by different types of devices such as a mouse and a printer, into a physically identical interface. Therefore, the USB host device can use a plurality of types of USB device devices using the same interface.

近年、ディジタルＬＳＩの集積度の増大に伴って、１つのチップ上に複数のＵＳＢファンクションブロックを実装したり、またＵＳＢファンクションブロックとこれを制御するプロセッサの組を複数組実装することが可能となった。１つの機器に複数のＵＳＢファンクションブロックを実装することにより、デバイスクラスが異なる複数の機能を１つの機器でサポートすることができる。また１つの機器に複数のＵＳＢファンクションブロックを実装することにより、異なる伝送速度でホストと通信するデバイスクラスのデバイス機器を１つの機器で実現することができる。 In recent years, as the degree of integration of digital LSIs has increased, it has become possible to mount a plurality of USB function blocks on a single chip, or to mount a plurality of sets of USB function blocks and processors that control them. It was. By mounting a plurality of USB function blocks in one device, a plurality of functions with different device classes can be supported by one device. In addition, by mounting a plurality of USB function blocks in one device, a device class device device that communicates with the host at different transmission speeds can be realized by one device.

なお以下の特許文献１には、ＵＳＢバスの状態によって、接続されているＵＳＢ機器の機能をホストとターゲットの間で切り替える手段が開示されている。 Patent Document 1 below discloses means for switching the function of a connected USB device between a host and a target depending on the state of the USB bus.

特開２００２−２２２１５９号公報JP 2002-222159 A

従来、上述のように複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続のためにいずれのＵＳＢファンクションブロックを使用するかを決定するのはプロセッサであった。このため、複数のＵＳＢファンクションブロックを実装することによりプロセッサの負荷が増加し、その結果消費電力も増加するという問題があった。 Conventionally, in a circuit in which a plurality of USB function blocks are mounted as described above, it is a processor that determines which USB function block is used for USB connection. For this reason, there is a problem that mounting a plurality of USB function blocks increases the load on the processor, resulting in an increase in power consumption.

上記問題点に鑑み、複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続の際のプロセッサの負荷を軽減することを目的とする。 In view of the above problems, an object of the present invention is to reduce the load on the processor at the time of USB connection in a circuit in which a plurality of USB function blocks are mounted.

上記目的を達成するために、ＵＳＢ接続のための制御回路に、ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路と、複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を記憶する識別情報記憶回路と、接続制御回路を設け、この接続制御回路は、接続検出回路によりＵＳＢホスト機器への接続が検出されたときに、識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラをＵＳＢデータバスへ接続する処理を、複数のＵＳＢファンクションコントローラのうちからＵＳＢデータバスへ接続させるＵＳＢファンクションコントローラを切り替えるデータバス切り替え回路に実行させる。
本制御回路によって複数のＵＳＢファンクションブロックのうちいずれをＵＳＢ接続のためを使用するかを決定することによりプロセッサの負担が軽減される。 To achieve the above object, a connection detection circuit for detecting connection to a USB host device via a USB cable and identification information for identifying one of a plurality of USB function controllers are stored in a control circuit for USB connection. An identification information storage circuit and a connection control circuit are provided, and the connection control circuit is connected to the USB function indicated by the identification information stored in the identification information storage circuit when the connection detection circuit detects a connection to the USB host device. A process of connecting the controller to the USB data bus is executed by a data bus switching circuit that switches a USB function controller to be connected to the USB data bus from among a plurality of USB function controllers.
By determining which of the plurality of USB function blocks is used for USB connection by this control circuit, the burden on the processor is reduced.

ＵＳＢ接続開始時におけるＵＳＢケーブルのデータ線のプルアップや、ＵＳＢ接続切断時におけるＵＳＢケーブルのデータ線のプルアップの停止を行うシリアル制御回路にこれらプルアップ制御をさせるコマンドを記憶するコマンド記憶部を本制御回路に設け、さらに本制御回路に、プロセッサに代わってシリアル制御回路にこれらコマンドを発行するコマンド発行回路を設けてもよい。
本制御回路がプロセッサに代わって上記コマンドを発行することにより、プロセッサの負担がさらに軽減される。 A command storage unit that stores commands for performing pull-up control in a serial control circuit that performs pull-up of a USB cable data line at the start of USB connection and stop of pull-up of a USB cable data line at the time of USB connection disconnection A command issuing circuit for issuing these commands to the serial control circuit in place of the processor may be provided in the control circuit.
The control circuit issues the above command instead of the processor, thereby further reducing the load on the processor.

複数のＵＳＢファンクションブロックが実装された回路において、ＵＳＢ接続の際のプロセッサの負荷が軽減される。 In a circuit in which a plurality of USB function blocks are mounted, the load on the processor during USB connection is reduced.

以下、添付する図面を参照して本発明の実施例を説明する。図１は、本発明の実施例による携帯端末装置の概略構成図である。携帯端末装置１は、例えば携帯電話や携帯情報端末（ＰＤＡ）であって、携帯端末装置１の動作を制御する機能を有するＬＳＩチップ２と、ＬＳＩチップ２により実行されるアプリケーションプログラム７やその動作に必要なデータを記憶するメモリ３と、ユーザが携帯端末装置１を使用するために利用するインタフェース（例えばＧＵＩ）を表示する表示部４と、ユーザによる携帯端末装置１への入力に使用する入力部５と、ＵＳＢ規格に準拠するＵＳＢコネクタ６を備える。
なお、本例では携帯端末装置１は携帯電話であり、基地局との無線通信を実現する無線通信部８を備えている。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a schematic configuration diagram of a mobile terminal device according to an embodiment of the present invention. The mobile terminal device 1 is, for example, a mobile phone or a personal digital assistant (PDA), and includes an LSI chip 2 having a function of controlling the operation of the mobile terminal device 1, an application program 7 executed by the LSI chip 2, and its operation. A memory 3 for storing data necessary for the display, a display unit 4 for displaying an interface (for example, GUI) used by the user to use the mobile terminal device 1, and an input used for input to the mobile terminal device 1 by the user And a USB connector 6 compliant with the USB standard.
In this example, the mobile terminal device 1 is a mobile phone, and includes a wireless communication unit 8 that realizes wireless communication with a base station.

図２は、図１に示すＬＳＩチップ２の第１構成例を示すブロック図である。ＬＳＩチップ２は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０と、これらのコントローラ１０及び２０にそれぞれ対応して設けられ、対応するコントローラ１０及び２０をそれぞれ制御する第１及び第２プロセッサ３１及び３２と、第１及び第２プロセッサ３１及び３２がそれぞれ使用するバスである第１及び第２ＣＰＵバス３４及び３５を備える。 FIG. 2 is a block diagram showing a first configuration example of the LSI chip 2 shown in FIG. The LSI chip 2 is provided corresponding to the first and second USB function controllers 10 and 20 and the controllers 10 and 20, respectively, and first and second processors 31 and 32 that control the corresponding controllers 10 and 20, respectively. And first and second CPU buses 34 and 35, which are buses used by the first and second processors 31 and 32, respectively.

ＵＳＢファンクションコントローラとプロセッサとの組を複数実装する利点は、複数のＵＳＢファンクションコントローラを実装する際に、これらのＵＳＢファンクションコントローラにそれぞれプロセッサを過去に組み合わせた構成例があれば、この組合せを変えずに使用することで開発工数の削減と信頼性の向上を達成できることである。 The advantage of mounting multiple sets of USB function controllers and processors is that when multiple USB function controllers are mounted, if there is a configuration example in which the processors are combined in the past in these USB function controllers, this combination is not changed. It can be used to reduce development man-hours and improve reliability.

第１及び第２プロセッサ３１及び３２は、ＵＳＢ接続以外にも、携帯端末装置１の動作を制御する各種の処理を行う。例えば本例では第１プロセッサ３１は、メモリ３に記憶されたアプリケーションプログラム７を実行することにより、ユーザによる携帯端末装置１の操作のために表示部４に表示されるＧＵＩを生成する。また例えば第２プロセッサ３２は、無線通信部８を制御して携帯端末装置１を携帯電話として動作させる。 The first and second processors 31 and 32 perform various processes for controlling the operation of the mobile terminal device 1 in addition to the USB connection. For example, in this example, the first processor 31 executes the application program 7 stored in the memory 3 to generate a GUI displayed on the display unit 4 for the user to operate the mobile terminal device 1. For example, the second processor 32 controls the wireless communication unit 8 to operate the mobile terminal device 1 as a mobile phone.

第１ＵＳＢファンクションコントローラ１０は、対応する第１プロセッサ３１が使用する第１ＣＰＵバス３４を介して、第１プロセッサ３１や後述のＵＳＢ接続制御ブロック５０とのデータの送受信を行うためのＣＰＵバスインタフェース制御ブロック１１と、エンドポイント制御ブロック１２を有する。同様に第２ＵＳＢファンクションコントローラ２０は、対応する第２プロセッサ３２が使用する第２ＣＰＵバス３５を介して、第２プロセッサ３２やＵＳＢ接続制御ブロック５０とのデータの送受信を行うためのＣＰＵバスインタフェース制御ブロック２１と、エンドポイント制御ブロック２２を有する。第１及び第２プロセッサ３１及び３２は、それぞれＣＰＵバスインタフェース制御ブロック１１及び２１を介してエンドポイント制御ブロック１２及び２２を制御する。 The first USB function controller 10 is a CPU bus interface control block for transmitting / receiving data to / from the first processor 31 and a USB connection control block 50 described later via the first CPU bus 34 used by the corresponding first processor 31. 11 and an endpoint control block 12. Similarly, the second USB function controller 20 is a CPU bus interface control block for transmitting / receiving data to / from the second processor 32 and the USB connection control block 50 via the second CPU bus 35 used by the corresponding second processor 32. 21 and an endpoint control block 22. The first and second processors 31 and 32 control the endpoint control blocks 12 and 22 via the CPU bus interface control blocks 11 and 21, respectively.

エンドポイント制御ブロック１２及び２２は、ＵＳＢ通信に使用するエンドポイントを構成するＦＩＦＯ１３及び２３をそれぞれ有しており、携帯端末装置１がＵＳＢケーブルを介してＵＳＢホスト機器と接続されるとき、「パイプ」と呼ばれる論理チャネルによりＵＳＢホスト機器と接続され、ＵＳＢホスト機器とのデータの送受信を行う。 The endpoint control blocks 12 and 22 respectively have FIFOs 13 and 23 that constitute endpoints used for USB communication. When the mobile terminal device 1 is connected to a USB host device via a USB cable, ”Is connected to the USB host device through a logical channel called“ ”to transmit / receive data to / from the USB host device.

ＬＳＩチップ２は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０により共用されるシリアルインタフェース制御ブロック４０と、送受信回路４１を備える。
送受信回路４１は、ＵＳＢコネクタ６のデータバス端子（Ｄ＋及びＤ−）にそれぞれ接続されており、ＵＳＢケーブルを介したシリアル通信によるデータの送受信を行う。 The LSI chip 2 includes a serial interface control block 40 shared by the first and second USB function controllers 10 and 20 and a transmission / reception circuit 41.
The transmission / reception circuit 41 is connected to each of the data bus terminals (D + and D−) of the USB connector 6 and transmits / receives data by serial communication via the USB cable.

シリアルインタフェース制御ブロック４０は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０から出力されるデータとＵＳＢ規格に準拠したシリアルデータとの間の変換処理を行う。
またシリアルインタフェース制御ブロック４０は、第１又は第２ＣＰＵバス３４又は３５から入力したコマンドに応答して、ＵＳＢアタッチ処理及びＵＳＢデタッチ処理を行う。後述するように、シリアルインタフェース制御ブロック４０は、ＵＳＢの接続開始時におけるＵＳＢアタッチ処理においてデータ線であるＤ＋回線のプルアップ処理を行う。また、ＵＳＢの接続切断時におけるＵＳＢデタッチ処理ではＤ＋回線のプルアップ処理を停止する。 The serial interface control block 40 performs conversion processing between data output from the first and second USB function controllers 10 and 20 and serial data compliant with the USB standard.
The serial interface control block 40 performs USB attach processing and USB detach processing in response to a command input from the first or second CPU bus 34 or 35. As will be described later, the serial interface control block 40 performs pull-up processing of the D + line that is a data line in the USB attach processing at the start of USB connection. In the USB detach process when the USB connection is disconnected, the D + line pull-up process is stopped.

シリアルインタフェース制御ブロック４０は、ＵＳＢインタフェースの物理層の機能を実現するためのフィジカルインタフェース（ＰＨＹ）４２と、その上位層となって自動応答などの処理を行うメディアアクセス制御ブロック（ＭＡＣ）４３と、第１及び第２ＣＰＵバス３４及び３５を介して、第１及び第２プロセッサ３１及び３２からのコマンドの受信やこれらプロセッサとデータの送受信やコマンドの受信を行うためのＣＰＵバスインタフェース制御ブロック４４と、第１及び第２ＵＳＢファンクションコントローラ１０及び２０のうちからいずれか一方を選択して、ＵＳＢデータバス（Ｄ＋回線及びＤ−回線）へと接続されるＵＳＢファンクションコントローラを切り替えるバス選択回路４５を備える。 The serial interface control block 40 includes a physical interface (PHY) 42 for realizing a physical layer function of the USB interface, a media access control block (MAC) 43 that performs processing such as an automatic response as an upper layer, CPU bus interface control block 44 for receiving commands from the first and second processors 31 and 32, sending and receiving data to and from these processors, and receiving commands via the first and second CPU buses 34 and 35; A bus selection circuit 45 is provided that selects one of the first and second USB function controllers 10 and 20 and switches the USB function controller connected to the USB data bus (D + line and D− line).

例えば、ＵＳＢデータバスに第１ＵＳＢファンクションコントローラ１０が接続されているとすると、ＵＳＢホスト機器からデータを受信したとき、ホスト側から送信されたシリアルデータがシリアルインタフェース制御ブロック４０にて受信され、第１ＵＳＢファンクションコントローラ１０に出力される。第１ＵＳＢファンクションコントローラ１０に受信されたデータはエンドポイント制御ブロック１２のＦＩＦＯ１３に格納され、第１プロセッサ３１によってＣＰＵバスインタフェース制御ブロック１１を介して読み出される。
ＵＳＢホスト機器へデータを送信する場合には、第１プロセッサ３１が、エンドポイント制御ブロック１２のＦＩＦＯ１３に送信データを書き込み、その送信データがシリアルインタフェース制御ブロック４０へ出力される。 For example, if the first USB function controller 10 is connected to the USB data bus, when data is received from the USB host device, serial data transmitted from the host side is received by the serial interface control block 40, and the first USB function controller 10 is connected. It is output to the function controller 10. The data received by the first USB function controller 10 is stored in the FIFO 13 of the endpoint control block 12 and read by the first processor 31 via the CPU bus interface control block 11.
When transmitting data to the USB host device, the first processor 31 writes the transmission data to the FIFO 13 of the endpoint control block 12, and the transmission data is output to the serial interface control block 40.

従来、複数のＵＳＢファンクションコントローラ１０及び２０が、１つのシリアルインタフェース制御ブロック４０を共用する場合には、使用するＵＳＢファンクションコントローラを選択する選択プロトコルを、プロセッサ３１及び３２同士の間で予め定め、使用するＵＳＢファンクションコントローラをこれらプロセッサ３１及び３２の間で決定する処理を行っていた。
本ＬＳＩチップ２は、使用するＵＳＢファンクションコントローラの選択処理を、プロセッサ３１及び３２に代わって行うＵＳＢ接続制御ブロック５０を備える。 Conventionally, when a plurality of USB function controllers 10 and 20 share one serial interface control block 40, a selection protocol for selecting a USB function controller to be used is predetermined between the processors 31 and 32 and used. The USB function controller to be determined is determined between these processors 31 and 32.
The LSI chip 2 includes a USB connection control block 50 that performs selection processing of a USB function controller to be used instead of the processors 31 and 32.

図３は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第１構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。本ＵＳＢ接続制御ブロック５０は、接続検出回路５１と、割込制御ブロック５２と、接続制御ブロック５３と、ＣＰＵバスインタフェース制御ブロック５４と、識別情報メモリ５５を備える。 FIG. 3 is a block diagram showing a first configuration example of the USB connection control block 50 according to the embodiment of the present invention. The present USB connection control block 50 is mounted on the LSI chip 2 shown in FIG. The USB connection control block 50 includes a connection detection circuit 51, an interrupt control block 52, a connection control block 53, a CPU bus interface control block 54, and an identification information memory 55.

接続検出回路５１は、ＵＳＢケーブル（図示せず）によるＵＳＢコネクタ６とＵＳＢホスト機器との間の接続及び切断の発生を検出する。接続検出回路５１は、例えば、ＵＳＢコネクタ６とＵＳＢホスト機器とが接続されているときにＵＳＢホスト機器によってＶＢＵＳ端子に供給される電源信号であるＶＢＵＳ信号を検出することによって、ＵＳＢコネクタ６とＵＳＢホスト機器との間の接続及び切断を検出してよい。 The connection detection circuit 51 detects the occurrence of connection and disconnection between the USB connector 6 and the USB host device using a USB cable (not shown). The connection detection circuit 51 detects, for example, a VBUS signal that is a power supply signal supplied to the VBUS terminal by the USB host device when the USB connector 6 and the USB host device are connected to each other. Connection and disconnection with the host device may be detected.

この場合、接続検出回路５１は、ＵＳＢコネクタ６とＵＳＢホスト機器とが接続されることによりＬＳＩチップ２のＶＢＵＳ端子に電源電圧（ＵＳＢ規格では４．７５〜５．２５Ｖ）が印加されたとき、接続検出回路５１はＶＢＵＳ端子への信号がＨレベルへ変化したことを検出し、ＵＳＢホスト機器へのＵＳＢコネクタ６の接続が発生したことを割込制御ブロック５２及び接続制御ブロック５３に通知する。
接続検出回路５１は、ＵＳＢコネクタ６やＵＳＢホスト機器からＵＳＢケーブルが抜かれる等により、ＵＳＢコネクタ６とＵＳＢホスト機器との接続が切断されたとき、接続検出回路５１はＶＢＵＳ端子への信号がＬレベルへ変化したことを検出し、ＵＳＢホスト機器からのＵＳＢコネクタ６の切断が発生したことを割込制御ブロック５２及び接続制御ブロック５３に通知する。 In this case, when the USB connector 6 and the USB host device are connected, the connection detection circuit 51 applies a power supply voltage (4.75 to 5.25 V in the USB standard) to the VBUS terminal of the LSI chip 2. The connection detection circuit 51 detects that the signal to the VBUS terminal has changed to the H level, and notifies the interrupt control block 52 and the connection control block 53 that the connection of the USB connector 6 to the USB host device has occurred.
When the connection between the USB connector 6 and the USB host device is disconnected, for example, when the USB cable is disconnected from the USB connector 6 or the USB host device, the connection detection circuit 51 detects that the signal to the VBUS terminal is L. The change to the level is detected, and the interruption control block 52 and the connection control block 53 are notified that the disconnection of the USB connector 6 from the USB host device has occurred.

割込制御ブロック５２は、ＵＳＢホスト機器へのＵＳＢコネクタ６の接続の発生を通知する信号（以下「ＵＳＢ接続通知信号」と記すことがある）及びＵＳＢホスト機器からのＵＳＢコネクタ６の切断の発生を通知する信号（以下「ＵＳＢ切断通知信号」と記すことがある）を接続検出回路５１から受信し、それぞれの通知内容に応じてその内部メモリに割込要因情報を保持する。
そして割込制御ブロック５２は、プロセッサ３１及び３２のうち後述する識別情報メモリ５５に記憶された識別情報によって指示される一方のＵＳＢファンクションコントローラに対応するプロセッサに割込信号を出力する。 The interrupt control block 52 generates a signal for notifying the occurrence of the connection of the USB connector 6 to the USB host device (hereinafter also referred to as “USB connection notification signal”) and the occurrence of the disconnection of the USB connector 6 from the USB host device. Is received from the connection detection circuit 51, and interrupt factor information is held in its internal memory in accordance with each notification content.
Then, the interrupt control block 52 outputs an interrupt signal to the processor corresponding to one of the USB function controllers indicated by the identification information stored in the identification information memory 55 to be described later.

割込信号を受信したプロセッサは、ＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出すことで、ＵＳＢホスト機器とＵＳＢコネクタ６との間の接続及び切断の発生を知る。 The processor that has received the interrupt signal reads the interrupt factor information held in the interrupt control block 52 via the CPU bus interface control block 54, thereby connecting the USB host device and the USB connector 6. Know the occurrence of disconnection.

接続制御ブロック５３は、ＵＳＢホスト機器とＵＳＢコネクタ６との間の接続及び切断が発生したときに、識別情報メモリ５５に記憶された識別情報によって指示される一方のＵＳＢファンクションコントローラを、シリアルインタフェース制御ブロック４０のＵＳＢデータバスへと接続する処理を、バス選択回路４５に行わせる。 The connection control block 53 performs serial interface control of one USB function controller indicated by the identification information stored in the identification information memory 55 when connection and disconnection between the USB host device and the USB connector 6 occur. The bus selection circuit 45 is caused to perform processing for connecting to the USB data bus of the block 40.

ＣＰＵバスインタフェース制御ブロック５４は、各ＣＰＵバス３４及び３５によりそれぞれ接続される各プロセッサ３１及び３２とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。またＣＰＵバスインタフェース制御ブロック５４は、各ＣＰＵバス３４及び３５によりそれぞれ接続される第１及び第２ＵＳＢファンクションコントローラ１０及び２０とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。さらにＣＰＵバスインタフェース制御ブロック５４は、バス３４及び３５を介して接続されるシリアルインタフェース制御ブロック４０とＵＳＢ接続制御ブロック５０との間のインタフェースを提供する。 The CPU bus interface control block 54 provides an interface between the processors 31 and 32 connected by the CPU buses 34 and 35 and the USB connection control block 50, respectively. The CPU bus interface control block 54 provides an interface between the first and second USB function controllers 10 and 20 and the USB connection control block 50 connected by the CPU buses 34 and 35, respectively. Further, the CPU bus interface control block 54 provides an interface between the serial interface control block 40 and the USB connection control block 50 connected via the buses 34 and 35.

識別情報メモリ５５には、複数のＵＳＢファンクションコントローラ１０及び２０のうちのいずれかを識別するための識別情報が記憶される。例えば第１ＵＳＢファンクションコントローラ１０を示す識別情報は’０ｘ０’であり、第２ＵＳＢファンクションコントローラ２０を示す識別情報は’０ｘ１’である。識別情報’０ｘ０’及び’０ｘ１’のいずれを識別情報メモリ５５に記憶するかによって、第１及び第２ＵＳＢファンクションコントローラ１０及び２０のうちいずれを使用すべきかを指定することができる。 The identification information memory 55 stores identification information for identifying one of the plurality of USB function controllers 10 and 20. For example, the identification information indicating the first USB function controller 10 is “0x0”, and the identification information indicating the second USB function controller 20 is “0x1”. Which of the identification information “0x0” and “0x1” is stored in the identification information memory 55 can designate which of the first and second USB function controllers 10 and 20 should be used.

第１プロセッサ３１によって、識別情報メモリ５５に記憶される識別情報の内容を’０ｘ０’から’ ０ｘ１’へ、又はその逆へ変更し、使用すべきＵＳＢファンクションコントローラを切り替えてもよい。
例えば本構成例においては、第１プロセッサ３１は、図２に示すメモリ３に記憶されたアプリケーションプログラム７を実行することによりＧＵＩを生成し、いずれのＵＳＢファンクションコントローラを使用するかをユーザに選択させてもよい。そして第１プロセッサ３１は、その選択結果に応じて識別情報メモリ５５に記憶される識別情報を設定する。 The first processor 31 may change the content of the identification information stored in the identification information memory 55 from “0x0” to “0x1” or vice versa, and switch the USB function controller to be used.
For example, in this configuration example, the first processor 31 generates a GUI by executing the application program 7 stored in the memory 3 shown in FIG. 2, and allows the user to select which USB function controller to use. May be. Then, the first processor 31 sets the identification information stored in the identification information memory 55 according to the selection result.

図４及び図５は、本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである。以下の例では、識別情報メモリ５５には識別情報’０ｘ０’が記憶され、第１ＵＳＢファンクションコントローラ１０を使用する場合について説明する。 4 and 5 are flowcharts illustrating a first example of a USB connection method according to an embodiment of the present invention. In the following example, a case where the identification information “0x0” is stored in the identification information memory 55 and the first USB function controller 10 is used will be described.

ＵＳＢホスト機器に接続されたＵＳＢケーブルがＵＳＢコネクタ６へ接続され、図２に示すＬＳＩチップ２とＵＳＢホスト機器とがＵＳＢケーブルによって接続されると、ＵＳＢホスト機器から電源電圧（ＶＢＵＳ信号）がＬＳＩチップ２のＶＢＵＳ端子に供給される。ステップＳ１０において、接続検出回路５１は、ＶＢＵＳ端子にＨレベル信号が印加されたことを検出することによりＵＳＢコネクタ６がＵＳＢホスト機器へと接続されたことを検出する。接続検出回路５１は、ＶＢＵＳ信号の検出、すなわちＵＳＢホスト機器とＵＳＢコネクタ６との接続の検出を、割込制御ブロック５２と接続制御ブロック５３に通知する。 When the USB cable connected to the USB host device is connected to the USB connector 6 and the LSI chip 2 and the USB host device shown in FIG. 2 are connected by the USB cable, the power supply voltage (VBUS signal) is sent from the USB host device to the LSI. It is supplied to the VBUS terminal of the chip 2. In step S10, the connection detection circuit 51 detects that the USB connector 6 is connected to the USB host device by detecting that the H level signal is applied to the VBUS terminal. The connection detection circuit 51 notifies the interrupt control block 52 and the connection control block 53 of the detection of the VBUS signal, that is, the detection of the connection between the USB host device and the USB connector 6.

ステップＳ１１において、接続制御ブロック５３は、識別情報メモリ５５に記憶されている識別情報’０ｘ０’を読み出し、識別情報’０ｘ０’が指定する第１ＵＳＢファンクションコントローラ１０を使用することを決定する（ステップＳ１２）。 In step S11, the connection control block 53 reads the identification information “0x0” stored in the identification information memory 55, and determines to use the first USB function controller 10 specified by the identification information “0x0” (step S12). ).

ステップＳ１３では、接続制御ブロック５３は、ステップＳ１２において使用を決定した第１ＵＳＢファンクションコントローラ１０へ、これに対応する第１プロセッサ３１に設けられた第１ＣＰＵバス３４を介してコマンドを送信し、第１ＵＳＢファンクションコントローラ１０のリセット状態を解除し及びクロック信号を供給することによって、第１ＵＳＢファンクションコントローラ１０の起動及び初期化を行う。
ステップＳ１４では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０の起動及び初期化を行う。 In step S13, the connection control block 53 transmits a command to the first USB function controller 10 determined to be used in step S12 via the first CPU bus 34 provided in the first processor 31 corresponding thereto, and the first USB function controller 10 The first USB function controller 10 is activated and initialized by releasing the reset state of the function controller 10 and supplying a clock signal.
In step S14, the connection control block 53 activates and initializes the serial interface control block 40 via the CPU bus interface control block 54 and the first CPU bus 34.

ステップＳ１５では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第１ＣＰＵバス３４を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５に第１ＵＳＢファンクションコントローラ１０とＵＳＢデータバスとを接続させる。 In step S15, the connection control block 53 outputs a command to the CPU bus interface control block 44 of the serial interface control block 40 via the CPU bus interface control block 54 and the first CPU bus 34, thereby causing the bus selection circuit 45 to The first USB function controller 10 and the USB data bus are connected.

以上の処理により、第１プロセッサ３１が第１ＵＳＢファンクションコントローラ１０を使用してＵＳＢホスト機器と通信するための準備が完了する。ステップＳ１６において、割込制御ブロック５２は、識別情報により指定される第１ＵＳＢファンクションコントローラ１０に対応する第１プロセッサ３１へ、ＵＳＢホスト機器への接続を知らせる割込信号を送信し、ホスト機器との通信の開始を促す。
以上の処理を、ＵＳＢ接続制御ブロック５０で行うことにより各プロセッサ３１及び３２の処理が軽減される。 With the above processing, the preparation for the first processor 31 to communicate with the USB host device using the first USB function controller 10 is completed. In step S16, the interrupt control block 52 transmits an interrupt signal informing the connection to the USB host device to the first processor 31 corresponding to the first USB function controller 10 specified by the identification information, and the host device and the host device. Encourage the start of communication.
By performing the above processing in the USB connection control block 50, the processing of each of the processors 31 and 32 is reduced.

ステップＳ１７において第１プロセッサ３１は、割込制御ブロック５２からの割込信号を受信することよってスタンバイ状態から復帰し、第１ＣＰＵバス３１及びＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出す。 In step S 17, the first processor 31 returns from the standby state by receiving an interrupt signal from the interrupt control block 52, and enters the interrupt control block 52 via the first CPU bus 31 and the CPU bus interface control block 54. Read the interrupt factor information held in.

割込要因は、ＶＢＵＳ信号の検出すなわちＵＳＢホスト機器へのＵＳＢコネクタ６の接続の検出であるため、第１プロセッサ３１は、ＵＳＢホスト機器へＵＳＢコネクタ６の接続が発生したことを知る。そしてステップＳ１８において、第１プロセッサ３１は、携帯端末装置１がＵＳＢホスト機器へ接続されたことをＵＳＢホスト機器へ知らせるために、シリアルインタフェース制御ブロック４０にＵＳＢアタッチ処理を行わせるアタッチコマンドを出力する。
アタッチコマンドを受信したシリアルインタフェース制御ブロック４０は、ＵＳＢデータバスのＤ＋回線をプルアップすることによりこのＵＳＢアタッチ処理を行う。そして第１プロセッサ３１は、ＵＳＢホスト機器がバスリセット処理を行うことによりＵＳＢデータバスのＤ＋回線及びＤ−回線がＬレベルになるのを待つ。 Since the interrupt factor is the detection of the VBUS signal, that is, the detection of the connection of the USB connector 6 to the USB host device, the first processor 31 knows that the connection of the USB connector 6 to the USB host device has occurred. In step S18, the first processor 31 outputs an attach command for causing the serial interface control block 40 to perform the USB attach process in order to notify the USB host device that the mobile terminal device 1 is connected to the USB host device. .
The serial interface control block 40 that has received the attach command performs this USB attach process by pulling up the D + line of the USB data bus. Then, the first processor 31 waits for the USB host device to perform the bus reset process so that the D + line and the D− line of the USB data bus become L level.

ステップＳ１９にてバスリセット処理が検出されると、ステップＳ２０にて第１プロセッサ３１は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。 When the bus reset process is detected in step S19, in step S20, the first processor 31 executes a protocol for communication preparation by control transfer using the default pipe and enters the USB communication state.

その後、携帯端末装置１やＵＳＢホスト機器からＵＳＢケーブルが抜かれる等の原因により、ＵＳＢホスト機器からからのＶＢＵＳ信号の供給が中断されると、ステップＳ２１において接続検出回路５１がＶＢＵＳ端子の信号がＬレベルになることを検出することにより、ＵＳＢホスト機器からＵＳＢコネクタ６が切断されたことを検出する。接続検出回路５１は、ＶＢＵＳ信号の不検出、すなわちＵＳＢホスト機器からのＵＳＢコネクタ６の切断の検出を、割込制御ブロック５２と接続制御ブロック５３に通知する。 Thereafter, when the supply of the VBUS signal from the USB host device is interrupted due to a cause such as disconnecting the USB cable from the portable terminal device 1 or the USB host device, the connection detection circuit 51 displays the signal at the VBUS terminal in step S21. By detecting the L level, it is detected that the USB connector 6 has been disconnected from the USB host device. The connection detection circuit 51 notifies the interrupt control block 52 and the connection control block 53 of the non-detection of the VBUS signal, that is, the detection of the disconnection of the USB connector 6 from the USB host device.

ステップＳ２２では、割込制御ブロック５２は、ＵＳＢ通信の終了を要求するために第１プロセッサ３１へ割込信号を送信する。
ステップＳ２３において割込制御ブロック５２からの割込信号を受信した第１プロセッサ３１は、第１ＣＰＵバス３１及びＣＰＵバスインタフェース制御ブロック５４を介して割込制御ブロック５２内に保持された割込要因情報を読み出すことによって、ＶＢＵＳ信号の不検出すなわちＵＳＢホスト機器からＵＳＢコネクタ６の切断の発生を知る。 In step S22, the interrupt control block 52 transmits an interrupt signal to the first processor 31 in order to request termination of USB communication.
The first processor 31 that has received the interrupt signal from the interrupt control block 52 in step S23 receives the interrupt factor information held in the interrupt control block 52 via the first CPU bus 31 and the CPU bus interface control block 54. Is read, the VBUS signal is not detected, that is, the occurrence of disconnection of the USB connector 6 from the USB host device is known.

ステップＳ２４において、第１プロセッサ３１は、第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０にＵＳＢデタッチ処理を行わせるデタッチコマンドを出力する。デタッチコマンドを受信したシリアルインタフェース制御ブロック４０は、ＵＳＢデータバスのＤ＋回線のプルアップを停止することでこのＵＳＢデタッチ処理を行う。この処理によってＵＳＢは切断状態となる。
ステップＳ２５において、第１プロセッサ３１は、ＵＳＢデタッチ処理が終了したことを第１ＣＰＵバス３４を介して接続制御ブロック５３へ通知する。 In step S 24, the first processor 31 outputs a detach command that causes the serial interface control block 40 to perform the USB detach process via the first CPU bus 34. The serial interface control block 40 that has received the detach command performs this USB detach process by stopping pull-up of the D + line of the USB data bus. By this process, the USB is disconnected.
In step S 25, the first processor 31 notifies the connection control block 53 via the first CPU bus 34 that the USB detach process has been completed.

ステップＳ２６においてＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ２７においてシリアルインタフェース制御ブロック４０を停止し、ステップＳ２８において第１ＵＳＢファンクションコントローラ１０を停止する。 The connection control block 53 notified of the end of the USB detach process in step S26 stops the serial interface control block 40 in step S27, and stops the first USB function controller 10 in step S28.

図６は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第２構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。
本構成例では、本ＵＳＢ接続制御ブロック５０は、前述のアタッチコマンドとデタッチコマンドを記憶するコマンド記憶メモリ５６と、割込制御ブロック５２からの割込信号に従い、各プロセッサ３１及び３２に代わってアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０に送信するコマンド発行ブロック５７を備える。
割込制御ブロック５２は、各プロセッサ３１及び３２に割込信号を出力するのに併せて、例えばこれら割込信号の出力と同時に、コマンド発行ブロック５７へも割込信号を出力する。コマンド発行ブロック５７は、図４に示すステップＳ１８及び図５に示すステップＳ２４とそれぞれ同じタイミングで、アタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０に送信する。 FIG. 6 is a block diagram showing a second configuration example of the USB connection control block 50 according to the embodiment of the present invention. The present USB connection control block 50 is mounted on the LSI chip 2 shown in FIG.
In this configuration example, the USB connection control block 50 is attached on behalf of the processors 31 and 32 in accordance with the command storage memory 56 for storing the attach command and the detach command described above and the interrupt signal from the interrupt control block 52. A command issue block 57 for transmitting the command and detach command to the serial interface control block 40 is provided.
The interrupt control block 52 outputs an interrupt signal to the command issuing block 57 simultaneously with outputting the interrupt signals, for example, in addition to outputting the interrupt signals to the processors 31 and 32. The command issuing block 57 transmits an attach command and a detach command to the serial interface control block 40 at the same timing as step S18 shown in FIG. 4 and step S24 shown in FIG.

図７は、図１に示すＬＳＩチップ２の第２構成例を示すブロック図であり、図８は、図７に示すＬＳＩチップ２に実装される、本発明の実施例によるＵＳＢ接続制御ブロック５０の第３構成例を示すブロック図である。図２を参照して説明したＬＳＩチップ２では各ＵＳＢファンクションコントローラ毎に異なるプロセッサが組み合わされていたのに対し、本構成例では、ＵＳＢファンクションコントローラの実装数よりも少ない数のプロセッサが実装されている。例えば本構成例では、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０が、同じ第１プロセッサ３１によって制御される。 7 is a block diagram showing a second configuration example of the LSI chip 2 shown in FIG. 1, and FIG. 8 is a USB connection control block 50 mounted on the LSI chip 2 shown in FIG. 7 according to the embodiment of the present invention. It is a block diagram which shows the 3rd structural example. In the LSI chip 2 described with reference to FIG. 2, different processors are combined for each USB function controller, whereas in this configuration example, a smaller number of processors are mounted than the number of mounted USB function controllers. Yes. For example, in the present configuration example, the first USB function controller 10 and the second USB function controller 20 are controlled by the same first processor 31.

例えば、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０は、異なる通信速度におけるＵＳＢ通信を実施するファンクションコントローラであってよい。第１プロセッサ３１は、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０のいずれかを使用するかにより、ＵＳＢ通信の際のデータ転送速度を変えることができる。 For example, the first USB function controller 10 and the second USB function controller 20 may be function controllers that perform USB communication at different communication speeds. The first processor 31 can change the data transfer speed during USB communication depending on whether the first USB function controller 10 or the second USB function controller 20 is used.

図７及び図８に示す構成は、第２ＵＳＢファンクションコントローラ２０が、第１ＣＰＵバス３４を介して第１プロセッサ３１、シリアルインタフェース制御ブロック４０及びＵＳＢ接続制御ブロック５０と通信できるように変更されている点を除いて、図２及び図３に示す構成と同様である。 The configuration shown in FIGS. 7 and 8 is changed so that the second USB function controller 20 can communicate with the first processor 31, the serial interface control block 40, and the USB connection control block 50 via the first CPU bus. The configuration is the same as that shown in FIGS.

図９及び図１０は、本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである。
図４及び図５に示す方法と同様にステップＳ１０〜Ｓ１７まで実行された後に、ＵＳＢ接続制御ブロック５０の接続制御ブロック５３は、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０のうち、ＵＳＢ接続に使用される一方のＵＳＢファンクションコントローラ（すなわち識別情報メモリ５５に記憶された識別情報によって指定されるＵＳＢファンクションコントローラ）を、第１プロセッサ３１に通知する。 9 and 10 are flowcharts illustrating a second example of the USB connection method according to the embodiment of the present invention.
Similar to the method shown in FIGS. 4 and 5, after the steps S 10 to S 17 are executed, the connection control block 53 of the USB connection control block 50 is connected to the USB connection of the first USB function controller 10 and the second USB function controller 20. One USB function controller to be used (that is, the USB function controller specified by the identification information stored in the identification information memory 55) is notified to the first processor 31.

いずれのＵＳＢファンクションコントローラをＵＳＢ接続に使用するかが通知されることによって、第１プロセッサ３１は、その後に行うＵＳＢ通信において、使用されるＵＳＢファンクションコントローラに応じた制御を行うことが可能となる。その後、図４及び図５に示す方法と同様にステップＳ１８〜Ｓ２８が実施される。 By notifying which USB function controller is used for USB connection, the first processor 31 can perform control according to the USB function controller to be used in the USB communication performed thereafter. Thereafter, steps S18 to S28 are performed in the same manner as in the method shown in FIGS.

なお、本構成例においても、前述のコマンド記憶メモリ５６とコマンド発行ブロック５７を本ＵＳＢ接続制御ブロック５０に設け、各プロセッサ３１及び３２に代わってコマンド発行ブロック５７からアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０へ送信するように構成してもよい。 Also in this configuration example, the command storage memory 56 and the command issue block 57 are provided in the USB connection control block 50, and the attach command and the detach command are sent from the command issue block 57 in place of the processors 31 and 32 to the serial interface. You may comprise so that it may transmit to the control block 40.

図１１は、本発明の実施例によるＵＳＢ接続制御ブロック５０の第４構成例を示すブロック図である。本ＵＳＢ接続制御ブロック５０は図２に示すＬＳＩチップ２に実装されている。本構成例によるＵＳＢ接続制御ブロック５０は、（例えばアプリケーションプログラム７の実行によって）ＵＳＢ通信中に識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えることができる。
この目的のために、ＵＳＢ接続制御ブロック５０には識別情報変更検出回路５８が設けられる。識別情報変更検出回路５８は、識別情報メモリ５５に記憶された識別情報の内容を監視し、識別情報に変更があったときはその旨を接続制御ブロック５３へ通知する。 FIG. 11 is a block diagram showing a fourth configuration example of the USB connection control block 50 according to the embodiment of the present invention. The present USB connection control block 50 is mounted on the LSI chip 2 shown in FIG. The USB connection control block 50 according to this configuration example switches the USB function controller to be used when the content of the identification information stored in the identification information memory 55 is changed during USB communication (for example, by executing the application program 7). be able to.
For this purpose, the USB connection control block 50 is provided with an identification information change detection circuit 58. The identification information change detection circuit 58 monitors the contents of the identification information stored in the identification information memory 55, and notifies the connection control block 53 when the identification information has changed.

図１２及び図１３は、本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである。このフローチャートに示す例では、モデム機能を実現する第１ＵＳＢファンクションコントローラ１０を使用してＵＳＢ通信を行っている間に、携帯端末装置１のユーザから、携帯端末装置１をストレージ装置として使用するようにアプリケーションプログラム７を介して要求され、このため使用するＵＳＢファンクションコントローラを第１ＵＳＢファンクションコントローラ１０からストレージ装置としての機能を実現する第２ＵＳＢファンクションコントローラ２０へ切り替える場合について説明する。 12 and 13 are flowcharts showing a third example of the USB connection method according to the embodiment of the present invention. In the example shown in this flowchart, the user of the mobile terminal device 1 uses the mobile terminal device 1 as a storage device while performing USB communication using the first USB function controller 10 that realizes the modem function. A case will be described in which the USB function controller that is requested via the application program 7 and is used for this purpose is switched from the first USB function controller 10 to the second USB function controller 20 that realizes a function as a storage device.

アプリケーションプログラム７から、携帯端末装置１のＵＳＢデバイス装置としての機能の変更が要求されると、すなわち携帯端末装置１への接続モードの切り替えイベントが発生すると、ステップＳ４０において第１プロセッサ３１は、識別情報メモリ５５に記憶された識別情報の内容を変更する。本例では、識別情報の値は、第１ＵＳＢファンクションコントローラ１０を示す値’０ｘ０’から第２ＵＳＢファンクションコントローラ２０を示す値’０ｘ１’へ変更される。 When a change in function of the mobile terminal device 1 as a USB device device is requested from the application program 7, that is, when a connection mode switching event to the mobile terminal device 1 occurs, the first processor 31 identifies in step S40. The content of the identification information stored in the information memory 55 is changed. In this example, the value of the identification information is changed from the value “0x0” indicating the first USB function controller 10 to the value “0x1” indicating the second USB function controller 20.

ステップＳ４１において識別情報変更検出回路５８は、識別情報メモリ５５に記憶された識別情報の変更を検出し、その旨を接続制御ブロック５３へ通知する。
ステップＳ４２において接続制御ブロック５３は、第１ＣＰＵバス３４を介してＵＳＢ通信の終了を第１プロセッサ３１へ要求する。 In step S 41, the identification information change detection circuit 58 detects a change in the identification information stored in the identification information memory 55 and notifies the connection control block 53 to that effect.
In step S 42, the connection control block 53 requests the first processor 31 to end the USB communication via the first CPU bus 34.

ステップＳ４３において接続制御ブロック５３からＵＳＢ通信終了の要求を受信した第１プロセッサ３１は、ステップＳ４４において、第１ＣＰＵバス３４を介してシリアルインタフェース制御ブロック４０に上述のデタッチコマンドを出力する。
ステップＳ４５において第１プロセッサ３１は、ＵＳＢデタッチ処理が終了したことを第１ＣＰＵバス３４を介して接続制御ブロック５３へ通知し、ステップＳ４６において接続制御ブロック５３はこの通知を受理する。 The first processor 31 that has received the request for termination of USB communication from the connection control block 53 in step S43 outputs the above-described detach command to the serial interface control block 40 via the first CPU bus 34 in step S44.
In step S45, the first processor 31 notifies the connection control block 53 that the USB detach process has been completed via the first CPU bus 34. In step S46, the connection control block 53 accepts this notification.

ＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ４７において第１ＵＳＢファンクションコントローラ１０を停止する。
ステップＳ４８において接続制御ブロック５３は、第２ＵＳＢファンクションコントローラ２０へ、これに対応する第２プロセッサ３２に設けられた第２ＣＰＵバス３５を介してコマンドを送信し、第２ＵＳＢファンクションコントローラ２０のリセット状態を解除し及びクロック信号を供給することによって、第２ＵＳＢファンクションコントローラ２０の起動及び初期化を行う。
ステップＳ４９において接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第２ＣＰＵバス３５を介してシリアルインタフェース制御ブロック４０の初期化を行う。 The connection control block 53 notified of the end of the USB detach process stops the first USB function controller 10 in step S47.
In step S48, the connection control block 53 transmits a command to the second USB function controller 20 via the second CPU bus 35 provided in the corresponding second processor 32, and releases the reset state of the second USB function controller 20. The second USB function controller 20 is activated and initialized by supplying the clock signal.
In step S49, the connection control block 53 initializes the serial interface control block 40 via the CPU bus interface control block 54 and the second CPU bus 35.

ステップＳ５０において接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第２ＣＰＵバス３５を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５に第２ＵＳＢファンクションコントローラ２０とＵＳＢデータバスとを接続させる。 In step S50, the connection control block 53 outputs a command to the CPU bus interface control block 44 of the serial interface control block 40 via the CPU bus interface control block 54 and the second CPU bus 35, thereby causing the bus selection circuit 45 to 2 Connect the USB function controller 20 and the USB data bus.

ステップＳ５１において接続制御ブロック５３は、第２ＣＰＵバス３５を介してＵＳＢ通信を開始することを第２プロセッサ３２へ要求する。
ステップＳ５２において接続制御ブロック５３からＵＳＢ通信開始の要求を受信した第２プロセッサ３２は、ステップＳ５３においてシリアルインタフェース制御ブロック４０にアタッチコマンドを出力する。そして第２プロセッサ３２は、ＵＳＢホスト機器によるバスリセット処理を待つ。 In step S51, the connection control block 53 requests the second processor 32 to start USB communication via the second CPU bus 35.
The second processor 32 that has received the USB communication start request from the connection control block 53 in step S52 outputs an attach command to the serial interface control block 40 in step S53. Then, the second processor 32 waits for a bus reset process by the USB host device.

ステップＳ５４にてバスリセット処理が検出されると、ステップＳ５５にて第２プロセッサ３２は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。
なお前述の構成例のいずれの構成例においても、ＵＳＢ接続制御ブロック５０に識別情報変更検出回路５８を設け、識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えるように構成してもよい。 When the bus reset process is detected in step S54, in step S55, the second processor 32 executes the protocol for communication preparation by the control transfer with the default pipe and enters the USB communication state.
In any of the above configuration examples, the USB connection control block 50 is provided with the identification information change detection circuit 58, and the USB used when the content of the identification information stored in the identification information memory 55 is changed. You may comprise so that a function controller may be switched.

図１４は図１に示すＬＳＩチップ２の第３構成例を示すブロック図であり、図１５は図１４に示すＬＳＩチップ２に実装される、本発明の実施例によるＵＳＢ接続制御ブロック５０の第５構成例を示すブロック図である。
本構成例では、図２及び図３に示す構成に加えて、携帯端末装置１がＵＳＢホスト機器として他の装置（ＵＳＢデバイス機器）に接続された場合に他の装置のＵＳＢファンクションコントローラと通信を行うＵＳＢホストコントローラ６０と、これを制御する第３プロセッサ３３と、第３プロセッサ３３が使用する第３ＣＰＵバス３６が設けられる。 14 is a block diagram showing a third configuration example of the LSI chip 2 shown in FIG. 1, and FIG. 15 is a block diagram of the USB connection control block 50 mounted on the LSI chip 2 shown in FIG. 14 according to the embodiment of the present invention. It is a block diagram which shows 5 structural examples.
In this configuration example, in addition to the configurations shown in FIGS. 2 and 3, when the mobile terminal device 1 is connected as a USB host device to another device (USB device device), it communicates with the USB function controller of the other device. A USB host controller 60 to perform, a third processor 33 for controlling the USB host controller 60, and a third CPU bus 36 used by the third processor 33 are provided.

これに伴い、図２及び図３に示す構成に対して、ＵＳＢ接続制御ブロック５０の割込制御ブロック５２が第３プロセッサ３３に割込信号を出力でき、またＣＰＵバスインタフェース制御ブロック５４が第３ＣＰＵバス３６とＵＳＢ接続制御ブロック５０との間のインタフェースを提供するように変更が加えられる。
また、シリアルインタフェース制御ブロック４０は、第１及び第２ＵＳＢファンクションコントローラ１０及び２０並びにＵＳＢホストコントローラ６０に共用され、そのバス選択回路４５が、第１及び第２ＵＳＢファンクションコントローラ１０及び２０並びにＵＳＢホストコントローラ６０のうちからいずれか１つをＵＳＢデータバスへ接続でき、またＣＰＵバスインタフェース制御ブロック４４が第３ＣＰＵバス３６とシリアルインタフェース制御ブロック４０との間のインタフェースを提供するように変更が加えられる。 Accordingly, in contrast to the configuration shown in FIGS. 2 and 3, the interrupt control block 52 of the USB connection control block 50 can output an interrupt signal to the third processor 33, and the CPU bus interface control block 54 can output the third CPU. Changes are made to provide an interface between the bus 36 and the USB connection control block 50.
The serial interface control block 40 is shared by the first and second USB function controllers 10 and 20 and the USB host controller 60, and the bus selection circuit 45 is connected to the first and second USB function controllers 10 and 20 and the USB host controller 60. Any one of them can be connected to the USB data bus, and the CPU bus interface control block 44 is modified to provide an interface between the third CPU bus 36 and the serial interface control block 40.

さらに図１５に示すように、ＵＳＢ接続制御ブロック５０には、ＵＳＢＯＴＧ規格で定められたＩＤ端子に印加されるＩＤ信号を検出するＩＤ信号検出回路５９が設けられる。ＩＤ信号検出回路５９は、ＩＤ端子にＬレベル信号が印加されているか否かを検出し、その検出結果を割込制御ブロック５２及び接続制御ブロック５３に通知する。 Further, as shown in FIG. 15, the USB connection control block 50 is provided with an ID signal detection circuit 59 for detecting an ID signal applied to an ID terminal defined by the USB OTG standard. The ID signal detection circuit 59 detects whether or not an L level signal is applied to the ID terminal, and notifies the interrupt control block 52 and the connection control block 53 of the detection result.

携帯端末装置１のＵＳＢ接続状態は、ＶＢＵＳ信号及びＩＤ信号の状態によって以下のとおり判定することができる。
ＩＤ端子にＬレベル信号が印加されている場合は、携帯端末装置１はＵＳＢホスト機器としてＵＳＢデバイス機器へ接続されている。
ＶＢＵＳ信号が検出されかつＩＤ端子にＬレベル信号が印加されていない場合は、携帯端末装置１はＵＳＢデバイス機器としてＵＳＢホスト機器へ接続されている。
ＶＢＵＳ信号が検出されておらずＩＤ端子にＬレベル信号が印加されていない場合は、携帯端末装置１へのＵＳＢ接続が切断されている。 The USB connection state of the mobile terminal device 1 can be determined as follows according to the states of the VBUS signal and the ID signal.
When the L level signal is applied to the ID terminal, the mobile terminal device 1 is connected to the USB device device as a USB host device.
When the VBUS signal is detected and the L level signal is not applied to the ID terminal, the mobile terminal device 1 is connected to the USB host device as a USB device.
When the VBUS signal is not detected and the L level signal is not applied to the ID terminal, the USB connection to the mobile terminal device 1 is disconnected.

図１６及び図１７は、本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである。
ステップＳ６１において、図１４に示すＬＳＩチップ２と他の装置とがＵＳＢケーブルによって接続されたとき、接続検出回路５１がＶＢＵＳ端子に印加される信号レベルを検査し、ＩＤ信号検出回路５９がＩＤ端子に印加されている信号レベルを検査する。
ＩＤ端子にＬレベル信号が印加されている場合には、接続制御ブロック５３は接続された相手先装置がＵＳＢデバイス機器であると判定する。そして携帯端末装置１をＵＳＢホスト機器として動作させるべく処理をステップＳ６２に移行する。一方でＶＢＵＳ端子にＨレベル印加されている場合には、接続制御ブロック５３は相手先装置がＵＳＢホスト機器であると判定する。このため携帯端末装置１をＵＳＢデバイス機器として動作させるべく、図４及び図５を参照して説明したフローと同様の接続フローへ移行する。 16 and 17 are flowcharts showing a fourth example of the USB connection method according to the embodiment of the present invention.
In step S61, when the LSI chip 2 shown in FIG. 14 and another device are connected by the USB cable, the connection detection circuit 51 checks the signal level applied to the VBUS terminal, and the ID signal detection circuit 59 is the ID terminal. The signal level applied to is checked.
When the L level signal is applied to the ID terminal, the connection control block 53 determines that the connected counterpart device is a USB device. Then, the process proceeds to step S62 to operate the mobile terminal device 1 as a USB host device. On the other hand, when the H level is applied to the VBUS terminal, the connection control block 53 determines that the counterpart device is a USB host device. For this reason, in order to operate the portable terminal device 1 as a USB device device, the process proceeds to a connection flow similar to the flow described with reference to FIGS. 4 and 5.

ステップＳ６２では、接続制御ブロック５３は、ＵＳＢホストコントローラ６０へ、これに対応する第３プロセッサ３３に設けられた第３ＣＰＵバス３６を介してコマンドを送信し、ＵＳＢホストコントローラ６０のリセット状態を解除し及びクロック信号を供給することによって、ＵＳＢホストコントローラ６０の起動及び初期化を行う。
ステップＳ６３では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第３ＣＰＵバス３６を介してシリアルインタフェース制御ブロック４０の起動及び初期化を行う。 In step S62, the connection control block 53 transmits a command to the USB host controller 60 via the third CPU bus 36 provided in the corresponding third processor 33, and releases the reset state of the USB host controller 60. The USB host controller 60 is activated and initialized by supplying the clock signal.
In step S63, the connection control block 53 activates and initializes the serial interface control block 40 via the CPU bus interface control block 54 and the third CPU bus 36.

ステップＳ６４では、接続制御ブロック５３は、ＣＰＵバスインタフェース制御ブロック５４及び第３ＣＰＵバス３６を介して、シリアルインタフェース制御ブロック４０のＣＰＵバスインタフェース制御ブロック４４へコマンドを出力することにより、バス選択回路４５にＵＳＢホストコントローラ６０とＵＳＢデータバスとを接続させる。
ＩＤ信号に従い相手先装置がＵＳＢデバイス機器であると判定した割込制御ブロック５２は、ステップＳ６５において、ＵＳＢホストコントローラ６０に対応する第３プロセッサ３３へ、ＵＳＢデバイス機器への接続を知らせる割込信号を送信し、ＵＳＢデバイス機器との通信の開始を促す。 In step S64, the connection control block 53 outputs a command to the CPU bus interface control block 44 of the serial interface control block 40 via the CPU bus interface control block 54 and the third CPU bus 36, thereby causing the bus selection circuit 45 to The USB host controller 60 and the USB data bus are connected.
In step S65, the interrupt control block 52 that has determined that the counterpart device is a USB device device in accordance with the ID signal notifies the third processor 33 corresponding to the USB host controller 60 of the connection to the USB device device. Is transmitted to prompt the start of communication with the USB device.

ステップＳ６６では、割込制御ブロック５２からの割込信号を受信することよって第３プロセッサ３３はスタンバイ状態から復帰する。そして、相手先のＵＳＢデバイス機器がＵＳＢアタッチ処理を行いＵＳＢデータバスのＤ＋回線をプルアップするのを待つ。
ステップＳ６７にてデータバスのプルアップを検出すると、ステップＳ６８において、第３プロセッサ３３はＵＳＢデータバスのＤ＋回線及びＤ−回線をＬレベルとするバスリセット処理を行う。
ステップＳ６９において第３プロセッサ３３は、デフォルトパイプでのコントロール転送によって通信準備のためのプロトコルを実施しＵＳＢ通信状態となる。ＵＳＢ通信状態の間、ＩＤ信号検出回路５９はＩＤ端子に現れる信号レベルを監視する。 In step S66, the third processor 33 returns from the standby state by receiving the interrupt signal from the interrupt control block 52. Then, it waits for the destination USB device to perform USB attach processing and pull up the D + line of the USB data bus.
When the pull-up of the data bus is detected in step S67, in step S68, the third processor 33 performs a bus reset process for setting the D + line and D- line of the USB data bus to the L level.
In step S69, the third processor 33 executes a protocol for communication preparation by control transfer using the default pipe and enters the USB communication state. During the USB communication state, the ID signal detection circuit 59 monitors the signal level appearing at the ID terminal.

その後、携帯端末装置１や相手先装置からＵＳＢケーブルが抜かれる等の原因により、ＩＤ端子へのＬレベル信号の印加が中断されると、ステップＳ７０においてＩＤ信号検出回路５９は、ＩＤ端子へＬレベル信号が印加されなくなったことを検出し、その旨を割込制御ブロック５２と接続制御ブロック５３に通知する。
ステップＳ７１では、割込制御ブロック５２は、ＵＳＢ通信の終了を要求するために第３プロセッサ３３へ割込信号を送信する。 After that, when the application of the L level signal to the ID terminal is interrupted due to the disconnection of the USB cable from the portable terminal device 1 or the counterpart device, the ID signal detection circuit 59 is switched to the ID terminal in step S70. It is detected that the level signal is no longer applied, and this is notified to the interrupt control block 52 and the connection control block 53.
In step S71, the interrupt control block 52 transmits an interrupt signal to the third processor 33 in order to request termination of USB communication.

ステップＳ７２において割込制御ブロック５２からの割込信号を受信した第３プロセッサ３３は、ＵＳＢデータバスのＤ＋回線のプルアップの停止を待つ。ステップＳ７３においてプルアップの停止を検出すると、第３プロセッサ３３は、ＵＳＢデタッチ処理が終了したことを第３ＣＰＵバス３６を介して接続制御ブロック５３へ通知する（ステップＳ７４）。
ステップＳ７５においてＵＳＢデタッチ処理の終了が通知された接続制御ブロック５３は、ステップＳ７６においてシリアルインタフェース制御ブロック４０を停止し、ステップＳ７７においてＵＳＢホストコントローラ１０を停止する。 In step S72, the third processor 33 that has received the interrupt signal from the interrupt control block 52 waits for the stop of pull-up of the D + line of the USB data bus. When the stop of the pull-up is detected in step S73, the third processor 33 notifies the connection control block 53 via the third CPU bus 36 that the USB detach process has been completed (step S74).
The connection control block 53 notified of the end of the USB detach process in step S75 stops the serial interface control block 40 in step S76, and stops the USB host controller 10 in step S77.

なお図７〜図１０を参照して前述した、ＵＳＢファンクションコントローラの実装数よりも少ない数のプロセッサが実装する構成、例えば、第１ＵＳＢファンクションコントローラ１０及び第２ＵＳＢファンクションコントローラ２０が、同じ第１プロセッサ３１によって制御される構成においても、ＵＳＢホストコントローラ６０とＩＤ信号検出回路５９を設け、ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラ６０をＵＳＢデータバスへ接続する処理を行ってもよい。
このとき、ＵＳＢホストコントローラ６０を制御するプロセッサと、ＵＳＢファンクションコントローラ１０及び２０を制御するプロセッサとを別個に設けてもよく、共通のプロセッサとしてもよい。 The configuration in which the number of processors smaller than the number of USB function controllers described above with reference to FIGS. 7 to 10 is installed, for example, the first USB function controller 10 and the second USB function controller 20 are the same first processor 31. The USB host controller 60 and the ID signal detection circuit 59 are also provided in the configuration controlled by, and when the ID signal indicates that the connection destination device is a USB device device, the USB host controller 60 is connected to the USB data bus. Processing may be performed.
At this time, the processor that controls the USB host controller 60 and the processor that controls the USB function controllers 10 and 20 may be provided separately, or may be a common processor.

なお、本構成例においても、前述のコマンド記憶メモリ５６とコマンド発行ブロック５７を本ＵＳＢ接続制御ブロック５０に設け、各プロセッサ３１及び３２に代わってコマンド発行ブロック５７からアタッチコマンドとデタッチコマンドをシリアルインタフェース制御ブロック４０へ送信するように構成してもよい。
また、本実施例においてもＵＳＢ接続制御ブロック５０に識別情報変更検出回路５８を設け、識別情報メモリ５５に記憶された識別情報の内容が変更されたときに、使用するＵＳＢファンクションコントローラを切り替えるように構成してもよい。 Also in this configuration example, the command storage memory 56 and the command issue block 57 are provided in the USB connection control block 50, and the attach command and the detach command are sent from the command issue block 57 in place of the processors 31 and 32 to the serial interface. You may comprise so that it may transmit to the control block 40.
Also in this embodiment, the identification information change detection circuit 58 is provided in the USB connection control block 50 so that the USB function controller to be used is switched when the contents of the identification information stored in the identification information memory 55 are changed. It may be configured.

以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。 Although the present invention has been described in detail with reference to the preferred embodiments, specific embodiments of the present invention will be added below for easy understanding of the present invention.

（付記１）
ＵＳＢケーブルによるＵＳＢホスト機器への接続を検出する接続検出回路と、
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を記憶する識別情報記憶回路と、
前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続させるＵＳＢファンクションコントローラを切り替えるデータバス切り替え回路に、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラを前記ＵＳＢデータバスへ接続する処理を、前記接続検出回路により前記ＵＳＢホスト機器への接続が検出されたときに実行させる接続制御回路と、
を備えるＵＳＢ接続のための制御回路。 (Appendix 1)
A connection detection circuit for detecting connection to a USB host device via a USB cable;
An identification information storage circuit for storing identification information for identifying one of a plurality of USB function controllers;
The USB function controller indicated by the identification information stored in the identification information storage circuit is transferred to the data bus switching circuit for switching the USB function controller to be connected to the USB data bus of the USB cable from the plurality of USB function controllers. A connection control circuit that executes processing for connecting to a bus when connection to the USB host device is detected by the connection detection circuit;
A control circuit for USB connection comprising:

（付記２）
前記接続制御回路は、前記ＵＳＢホスト装置と通信を行うプロセッサへ、前記識別情報が示す前記ＵＳＢファンクションコントローラを指示する付記１に記載の制御回路。 (Appendix 2)
The control circuit according to attachment 1, wherein the connection control circuit instructs the USB function controller indicated by the identification information to a processor that communicates with the USB host device.

（付記３）
前記複数のＵＳＢファンクションコントローラ毎に設けられたプロセッサのうち、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラに対応して設けられたプロセッサへ、ＵＳＢ通信の開始を指示する通信開始指示回路を、備える付記１に記載の制御回路。 (Appendix 3)
Start of communication instructing start of USB communication to the processor provided corresponding to the USB function controller indicated by the identification information stored in the identification information storage circuit among the processors provided for each of the plurality of USB function controllers The control circuit according to attachment 1, further comprising an instruction circuit.

（付記４）
前記識別情報記憶回路に記憶された識別情報が変更されたことを検出する識別情報変更検出回路を備え、
前記接続制御回路は、前記識別情報変更検出回路により識別情報の変更が検出されたときに、前記ＵＳＢデータバスへ接続されるＵＳＢファンクションコントローラを変更後の識別情報が示すＵＳＢファンクションコントローラへ切り替える切り替え処理を、前記データバス切り替え回路に実行させる付記１又は３に記載の制御回路。 (Appendix 4)
An identification information change detection circuit for detecting that the identification information stored in the identification information storage circuit is changed;
The connection control circuit switches the USB function controller connected to the USB data bus to the USB function controller indicated by the changed identification information when the identification information change detection circuit detects a change in the identification information. 4. The control circuit according to appendix 1 or 3, which causes the data bus switching circuit to execute.

（付記５）
ＵＳＢ接続開始時に前記ＵＳＢケーブルのデータ線のプルアップ制御を行うシリアル制御回路に前記データ線のプルアップを実行させるコマンドを記憶するコマンド記憶部と、
前記プロセッサに代わって前記シリアル制御回路に前記コマンドを発行するコマンド発行回路と、
を備える付記２又は３に記載の制御回路。 (Appendix 5)
A command storage unit for storing a command for executing pull-up of the data line in a serial control circuit that performs pull-up control of the data line of the USB cable at the start of USB connection;
A command issuing circuit for issuing the command to the serial control circuit on behalf of the processor;
The control circuit according to appendix 2 or 3, comprising:

（付記６）
ＵＳＢ接続切断時に前記ＵＳＢケーブルのデータ線のプルアップを停止する処理を行うシリアル制御回路に前記データ線のプルアップの停止処理を実行させるコマンドを記憶するコマンド記憶部と、
前記プロセッサに代わって前記シリアル制御回路に前記コマンドを発行するコマンド発行回路と、
を備える付記２又は３に記載の制御回路。 (Appendix 6)
A command storage unit for storing a command for executing a process of stopping the pull-up of the data line in a serial control circuit that performs a process of stopping the pull-up of the data line of the USB cable when the USB connection is disconnected;
A command issuing circuit for issuing the command to the serial control circuit on behalf of the processor;
The control circuit according to appendix 2 or 3, comprising:

（付記７）
前記ＵＳＢケーブルのＩＤ回線に印加されるＩＤ信号を検出するＩＤ信号検出回路を備え、
前記接続制御回路は、前記ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラを前記ＵＳＢデータバスへ接続する処理を前記データバス切り替え回路に実行させる付記１又は３に記載の制御回路。 (Appendix 7)
An ID signal detection circuit for detecting an ID signal applied to an ID line of the USB cable;
The connection control circuit causes the data bus switching circuit to execute processing for connecting a USB host controller to the USB data bus when the ID signal indicates that the connection destination device is a USB device device. Control circuit according to.

（付記８）
付記１に記載の制御回路と、
前記複数のＵＳＢファンクションコントローラと、
を備える電子回路。 (Appendix 8)
The control circuit according to appendix 1,
The plurality of USB function controllers;
An electronic circuit comprising:

（付記９）
付記３に記載の制御回路と、
前記複数のＵＳＢファンクションコントローラと、
前記複数のＵＳＢファンクションコントローラ毎にそれぞれ設けられるプロセッサと、
を備える電子回路。 (Appendix 9)
The control circuit according to appendix 3,
The plurality of USB function controllers;
A processor provided for each of the plurality of USB function controllers;
An electronic circuit comprising:

（付記１０）
付記８又は９に記載の前記電子回路を備える電子装置。 (Appendix 10)
An electronic apparatus comprising the electronic circuit according to appendix 8 or 9.

（付記１１）
複数のＵＳＢファンクションコントローラからそのいずれかを識別する識別情報を所定の識別情報記憶回路に記憶し、
ＵＳＢケーブルによるＵＳＢホスト機器への接続の有無を検出し、
前記ＵＳＢホスト機器への接続を検出したときに、前記複数のＵＳＢファンクションコントローラのうちから前記ＵＳＢケーブルのＵＳＢデータバスへ接続するものを前記識別情報記憶回路に記憶された識別情報に従って決定するＵＳＢ接続方法。 (Appendix 11)
Storing identification information for identifying one of a plurality of USB function controllers in a predetermined identification information storage circuit;
Detects the presence or absence of connection to a USB host device via a USB cable,
USB connection for determining, from the plurality of USB function controllers, one to be connected to the USB data bus of the USB cable according to the identification information stored in the identification information storage circuit when detecting connection to the USB host device Method.

（付記１２）
前記ＵＳＢホスト装置と通信を行うプロセッサへ、前記識別情報が示す前記ＵＳＢファンクションコントローラを指示する付記１１に記載のＵＳＢ接続方法。 (Appendix 12)
The USB connection method according to appendix 11, wherein the USB function controller indicated by the identification information is instructed to a processor that communicates with the USB host device.

（付記１３）
前記複数のＵＳＢファンクションコントローラ毎に設けられたプロセッサのうち、前記識別情報記憶回路に記憶された識別情報が示すＵＳＢファンクションコントローラに対応して設けられたプロセッサへ、ＵＳＢ通信の開始を指示する付記１１に記載のＵＳＢ接続方法。 (Appendix 13)
Supplementary note 11 for instructing the processor provided corresponding to the USB function controller indicated by the identification information stored in the identification information storage circuit among the processors provided for each of the plurality of USB function controllers to start USB communication The USB connection method described in 1.

（付記１４）
前記識別情報記憶回路に記憶された識別情報が変更されたか否かを検出し、
前記識別情報の変更を検出したときに、前記ＵＳＢデータバスへ接続されるＵＳＢファンクションコントローラを変更後の識別情報が示すＵＳＢファンクションコントローラへ切り替える付記１１又は１３に記載のＵＳＢ接続方法。 (Appendix 14)
Detecting whether or not the identification information stored in the identification information storage circuit has been changed,
14. The USB connection method according to appendix 11 or 13, wherein when the change of the identification information is detected, the USB function controller connected to the USB data bus is switched to the USB function controller indicated by the changed identification information.

（付記１５）
ＵＳＢ接続開始時に前記ＵＳＢケーブルのデータ線のプルアップ制御を行うシリアル制御回路に前記データ線のプルアップを実行させるコマンドを所定のコマンド記憶回路に記憶し、
前記プロセッサに代わって前記シリアル制御回路へ前記コマンドを発行する付記１２又は１３に記載のＵＳＢ接続方法。 (Appendix 15)
A command for executing pull-up of the data line in a serial control circuit that performs pull-up control of the data line of the USB cable at the start of USB connection is stored in a predetermined command storage circuit,
14. The USB connection method according to appendix 12 or 13, wherein the command is issued to the serial control circuit in place of the processor.

（付記１６）
ＵＳＢ接続切断時に前記ＵＳＢケーブルのデータ線のプルアップを停止する処理を行うシリアル制御回路に前記データ線のプルアップの停止処理を実行させるコマンドを所定のコマンド記憶回路に記憶し、
前記プロセッサに代わって前記シリアル制御回路へ前記コマンドを発行する付記１２又は１３に記載のＵＳＢ接続方法。 (Appendix 16)
A command for executing a data line pull-up stop process in a serial control circuit that performs a process for stopping the pull-up of the data line of the USB cable when the USB connection is disconnected is stored in a predetermined command storage circuit,
14. The USB connection method according to appendix 12 or 13, wherein the command is issued to the serial control circuit in place of the processor.

（付記１７）
前記ＵＳＢケーブルのＩＤ回線に印加されるＩＤ信号を検出し、
前記ＩＤ信号によって接続先装置がＵＳＢデバイス装置であることが示されるとき、ＵＳＢホストコントローラを前記ＵＳＢデータバスへ接続する付記１１又は１３に記載のＵＳＢ接続方法。 (Appendix 17)
Detecting an ID signal applied to the ID line of the USB cable;
14. The USB connection method according to appendix 11 or 13, wherein a USB host controller is connected to the USB data bus when the ID signal indicates that the connection destination device is a USB device device.

本発明の実施例による携帯端末装置の概略構成図である。It is a schematic block diagram of the portable terminal device by the Example of this invention. 本発明の実施例によるＬＳＩチップの第１構成例を示すブロック図である。1 is a block diagram showing a first configuration example of an LSI chip according to an embodiment of the present invention. 本発明の実施例によるＵＳＢ接続制御ブロックの第１構成例を示すブロック図である。It is a block diagram which shows the 1st structural example of the USB connection control block by the Example of this invention. 本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである（その１）。It is a flowchart which shows the 1st example of the USB connection method by the Example of this invention (the 1). 本発明の実施例によるＵＳＢ接続方法の第１例を示すフローチャートである（その２）。It is a flowchart which shows the 1st example of the USB connection method by the Example of this invention (the 2). 本発明の実施例によるＵＳＢ接続制御ブロックの第２構成例を示すブロック図である。It is a block diagram which shows the 2nd structural example of the USB connection control block by the Example of this invention. 本発明の実施例によるＬＳＩチップの第２構成例を示すブロック図である。It is a block diagram which shows the 2nd structural example of the LSI chip by the Example of this invention. 本発明の実施例によるＵＳＢ接続制御ブロックの第３構成例を示すブロック図である。It is a block diagram which shows the 3rd structural example of the USB connection control block by the Example of this invention. 本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである（その１）。It is a flowchart which shows the 2nd example of the USB connection method by the Example of this invention (the 1). 本発明の実施例によるＵＳＢ接続方法の第２例を示すフローチャートである（その２）。It is a flowchart which shows the 2nd example of the USB connection method by the Example of this invention (the 2). 本発明の実施例によるＵＳＢ接続制御ブロックの第４構成例を示すブロック図である。It is a block diagram which shows the 4th structural example of the USB connection control block by the Example of this invention. 本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである（その１）。It is a flowchart which shows the 3rd example of the USB connection method by the Example of this invention (the 1). 本発明の実施例によるＵＳＢ接続方法の第３例を示すフローチャートである（その２）。It is a flowchart which shows the 3rd example of the USB connection method by the Example of this invention (the 2). 本発明の実施例によるＬＳＩチップの第３構成例を示すブロック図である。It is a block diagram which shows the 3rd structural example of the LSI chip by the Example of this invention. 本発明の実施例によるＵＳＢ接続制御ブロックの第５構成例を示すブロック図である。It is a block diagram which shows the 5th structural example of the USB connection control block by the Example of this invention. 本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである（その１）。It is a flowchart which shows the 4th example of the USB connection method by the Example of this invention (the 1). 本発明の実施例によるＵＳＢ接続方法の第４例を示すフローチャートである（その２）。It is a flowchart which shows the 4th example of the USB connection method by the Example of this invention (the 2).

Explanation of symbols

１携帯端末装置
２ＬＳＩチップ
６ＵＳＢコネクタ
４５バス選択回路
５１接続検出回路
５３接続制御ブロック
５５識別情報記憶メモリ DESCRIPTION OF SYMBOLS 1 Portable terminal device 2 LSI chip 6 USB connector 45 Bus selection circuit 51 Connection detection circuit 53 Connection control block 55 Identification information storage memory

Claims

A connection detection circuit for detecting connection to a USB host device via a USB cable;
An identification information storage circuit for storing identification information for identifying one of a plurality of USB function controllers;
The USB function controller indicated by the identification information stored in the identification information storage circuit is transferred to the data bus switching circuit for switching the USB function controller to be connected to the USB data bus of the USB cable from the plurality of USB function controllers. A connection control circuit that executes processing for connecting to a bus when connection to the USB host device is detected by the connection detection circuit;
A control circuit for USB connection comprising:

Start of communication instructing start of USB communication to the processor provided corresponding to the USB function controller indicated by the identification information stored in the identification information storage circuit among the processors provided for each of the plurality of USB function controllers The control circuit according to claim 1, further comprising an instruction circuit.

An identification information change detection circuit for detecting that the identification information stored in the identification information storage circuit is changed;
The connection control circuit switches the USB function controller connected to the USB data bus to the USB function controller indicated by the changed identification information when the identification information change detection circuit detects a change in the identification information. 3. The control circuit according to claim 1, wherein the data bus switching circuit is configured to execute the following.

A control circuit according to claim 1;
The plurality of USB function controllers;
An electronic circuit comprising:

An electronic device comprising the electronic circuit according to claim 4.

Storing identification information for identifying one of a plurality of USB function controllers in a predetermined identification information storage circuit;
Detects the presence or absence of connection to a USB host device via a USB cable,
USB connection for determining, from the plurality of USB function controllers, one to be connected to the USB data bus of the USB cable according to the identification information stored in the identification information storage circuit when detecting connection to the USB host device Method.