JP2009164152A - Laminated semiconductor device - Google Patents

Laminated semiconductor device Download PDF

Info

Publication number
JP2009164152A
JP2009164152A JP2007339005A JP2007339005A JP2009164152A JP 2009164152 A JP2009164152 A JP 2009164152A JP 2007339005 A JP2007339005 A JP 2007339005A JP 2007339005 A JP2007339005 A JP 2007339005A JP 2009164152 A JP2009164152 A JP 2009164152A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive member
hole
heat
stacked semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007339005A
Other languages
Japanese (ja)
Other versions
JP5315688B2 (en
JP2009164152A5 (en
Inventor
Yusuke Taki
優介 瀧
Isao Sugaya
功 菅谷
Giichi Aoki
義一 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2007339005A priority Critical patent/JP5315688B2/en
Publication of JP2009164152A publication Critical patent/JP2009164152A/en
Publication of JP2009164152A5 publication Critical patent/JP2009164152A5/ja
Application granted granted Critical
Publication of JP5315688B2 publication Critical patent/JP5315688B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multilayer type semiconductor device having enhanced dissipation efficiency of heat generated on respective substrates. <P>SOLUTION: The multilayer type semiconductor device has a plurality of semiconductor chips 12 stacked at intervals, wherein thermally conductive members 16 for improving thermal conductivity between the semiconductor chips 12 are disposed between the semiconductor chips 12. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、複数の基板を積層することにより形成される積層型半導体装置に関する。   The present invention relates to a stacked semiconductor device formed by stacking a plurality of substrates.

従来、例えば回路素子が設けられた基板を積層して接合することにより形成される積層型半導体装置が知られている(例えば、特許文献1参照。)。   Conventionally, for example, a stacked semiconductor device formed by stacking and bonding substrates provided with circuit elements is known (see, for example, Patent Document 1).

この積層型半導体装置によれば、例えば電子機器への実装面積を増大させることなく、実装される基板の個数を増加させることができる。
特開平11−261000号公報
According to this stacked semiconductor device, for example, the number of substrates to be mounted can be increased without increasing the mounting area of the electronic device.
JP 11-261000 A

しかしながら、複数の基板が積層されていることから、各基板のうち積層方向の中心部に配置された各基板に熱が発生したとき、その熱は積層型半導体装置の外方へ排出され難い。   However, since a plurality of substrates are stacked, when heat is generated in each of the substrates arranged in the central portion in the stacking direction, it is difficult for the heat to be discharged to the outside of the stacked semiconductor device.

特に、各基板間にそれぞれ互いに隣接する各基板をそれぞれ接着するための合成樹脂からなるアンダーフィルと称される接着剤が充填されている場合、アンダーフィルが各基板間の隙間内での熱伝導の抵抗になるため、各基板の熱を積層型半導体装置の外方へ排出し難くなる。各基板の熱が排出されることなく各基板に篭ると、各基板に形成された回路の異常動作や各基板の破損を招く。   In particular, when an adhesive called an underfill made of a synthetic resin for adhering each substrate adjacent to each other is filled between the substrates, the underfill conducts heat in the gap between the substrates. Therefore, it becomes difficult to exhaust the heat of each substrate to the outside of the stacked semiconductor device. If the heat is discharged to each substrate without discharging the heat from each substrate, an abnormal operation of a circuit formed on each substrate or damage to each substrate is caused.

そこで、本発明の目的は、各基板に生じた熱の排出効率を向上させることができる積層型半導体装置を提供することにある。   Therefore, an object of the present invention is to provide a stacked semiconductor device that can improve the efficiency of discharging heat generated in each substrate.

上記課題を解決するために、本発明に係る積層型半導体装置は、それぞれが間隔をおいて積層された複数の基板を備える積層型半導体装置であって、前記各基板間には、該基板間における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする。   In order to solve the above-described problem, a stacked semiconductor device according to the present invention is a stacked semiconductor device including a plurality of substrates that are stacked with a space between each of the substrates. The heat conductive member for improving the heat conductivity in is arrange | positioned.

本発明によれば、積層された各基板間に該各基板間における熱伝導率を向上させるための熱伝導性部材が配置されていることから、各基板に熱が生じたとき、その熱を熱伝導性部材に容易に吸収させることができる。これにより、各基板の熱を熱伝導性部材を介して各基板間から積層型半導体装置の外方へ容易に排出することができる。従って、各基板間に合成樹脂からなるアンダーフィルが充填されている場合に比べて、各基板の熱の排出効率が確実に向上する。   According to the present invention, since the heat conductive member for improving the thermal conductivity between the substrates is disposed between the stacked substrates, the heat is generated when heat is generated in the substrates. It can be easily absorbed by the heat conductive member. Thus, the heat of each substrate can be easily discharged from between the substrates to the outside of the stacked semiconductor device via the heat conductive member. Therefore, compared with the case where the underfill made of a synthetic resin is filled between the substrates, the heat discharge efficiency of each substrate is reliably improved.

また、上記課題を解決するために、本発明に係る積層型半導体装置は、積層された複数の基板を備える積層型半導体装置であって、前記各基板には、該各基板をその積層方向に連続して貫通する貫通孔が形成されており、該貫通孔内には、該貫通孔内における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする。   In order to solve the above problems, a stacked semiconductor device according to the present invention is a stacked semiconductor device including a plurality of stacked substrates, and each substrate is placed in the stacking direction. A continuous through-hole is formed, and a thermal conductive member for improving the thermal conductivity in the through-hole is disposed in the through-hole.

本発明によれば、積層された各基板をその積層方向に連続して貫通する貫通孔内に、該貫通孔内における熱伝導率を向上させるための熱伝導性部材が配置されていることから、各基板に熱が生じたとき、その熱を熱伝導性部材に容易に吸収させることができる。これにより、各基板間に合成樹脂からなるアンダーフィルが充填されているか否かに拘らず、また、各基板間に隙間が形成されているか否かに拘らず、各基板の熱を熱伝導性部材により各基板の積層方向に伝達することができる。従って、各基板の熱を熱伝導性部材を介して積層型半導体装置内からその外方へ容易に排出することができる。   According to the present invention, the heat conductive member for improving the thermal conductivity in the through hole is disposed in the through hole that continuously passes through the stacked substrates in the stacking direction. When heat is generated in each substrate, the heat conductive member can easily absorb the heat. As a result, regardless of whether or not the underfill made of synthetic resin is filled between the substrates and whether or not a gap is formed between the substrates, the heat of each substrate is thermally conductive. It can be transmitted in the stacking direction of each substrate by the member. Therefore, the heat of each substrate can be easily discharged from the stacked semiconductor device to the outside through the heat conductive member.

本発明によれば、各基板に生じた熱の排出効率を従来に比べて確実に向上させることができるので、各基板の熱が各基板に篭ることによって各基板の回路の異常動作や各基板の破損が生じることを、確実に防止することができる。   According to the present invention, it is possible to reliably improve the efficiency of discharging heat generated in each substrate as compared with the conventional case. It is possible to reliably prevent the occurrence of damage.

以下、本発明を図示の実施例に沿って説明する。   Hereinafter, the present invention will be described with reference to the illustrated embodiments.

本発明に係る積層型半導体装置10は、図1に示すように、それぞれの間に間隔をおいて上下方向に積層された複数の基板12を備える。   As shown in FIG. 1, the stacked semiconductor device 10 according to the present invention includes a plurality of substrates 12 stacked in the vertical direction with an interval therebetween.

各基板12は、図示の例では、それぞれ半導体チップ12で構成されている。各半導体チップ12は、従来よく知られているように、それぞれトランジスタ、抵抗体及びキャパシタ等の回路素子が形成された基板であり、半導体材料である単結晶シリコンからなる円形のウエハを切断して分離することにより形成される。   Each substrate 12 is composed of a semiconductor chip 12 in the illustrated example. As is well known, each semiconductor chip 12 is a substrate on which circuit elements such as transistors, resistors, and capacitors are formed. A circular wafer made of single crystal silicon, which is a semiconductor material, is cut. It is formed by separating.

各半導体チップ12には、隣接して配置される各半導体チップ12を互いに接続するための図示しない複数の接続部が形成されている。前記各接続部は、例えば互いに各半導体チップ12の下面12aに設けられており、該下面から突出している。前記各接続部によって各半導体チップ12がそれぞれ接続されることにより、各半導体チップ12間には、前記各接続部の突出量とほぼ等しい大きさの間隙Sが形成される。各間隙Sの大きさは、図示の例では、2μm〜30μmである。   Each semiconductor chip 12 is formed with a plurality of connection portions (not shown) for connecting the semiconductor chips 12 arranged adjacent to each other. Each of the connection portions is provided on the lower surface 12a of each semiconductor chip 12, for example, and protrudes from the lower surface. When the semiconductor chips 12 are connected by the connection portions, a gap S having a size substantially equal to the protruding amount of the connection portions is formed between the semiconductor chips 12. The size of each gap S is 2 μm to 30 μm in the illustrated example.

各半導体チップ12のうち最下層を構成する半導体チップ12の下方には、図示の例では、マイクロプロセッサ14(以下、MPUと称す。)が配置されている。MPU14は、図示の例では、その上面14aで最下層の半導体チップ12の下面12aに接触している。   In the illustrated example, a microprocessor 14 (hereinafter referred to as MPU) is disposed below the semiconductor chip 12 constituting the lowermost layer of each semiconductor chip 12. In the illustrated example, the MPU 14 is in contact with the lower surface 12a of the lowermost semiconductor chip 12 at the upper surface 14a.

また、図示の例では、最上層を構成する半導体チップ12の上方には、各半導体チップ12及びMPU14に生じた熱を吸収及び発散するためのヒートシンク15が配置されている。ヒートシンク15は、例えばアルミニウムや銅等の熱伝導性が高い金属で形成された板部材であり、最上層の半導体チップ12に当接するように配置されている。   Further, in the illustrated example, a heat sink 15 for absorbing and radiating heat generated in each semiconductor chip 12 and the MPU 14 is disposed above the semiconductor chip 12 constituting the uppermost layer. The heat sink 15 is a plate member made of a metal having high thermal conductivity such as aluminum or copper, and is disposed so as to contact the uppermost semiconductor chip 12.

各半導体チップ12間の間隙S内には、それぞれ該間隙内における熱伝導率を向上させるための熱伝導性部材16が配置されている。   In the gaps S between the semiconductor chips 12, thermal conductive members 16 are arranged for improving the thermal conductivity in the gaps.

熱伝導性部材16は、各半導体チップ12間の間隙Sを充填するように配置されており、図示の例では、ダイヤモンド薄膜16で構成されている。   The thermally conductive member 16 is disposed so as to fill the gap S between the semiconductor chips 12, and is composed of a diamond thin film 16 in the illustrated example.

ダイヤモンド薄膜16は、例えばマイクロ波プラズマCVD法により成膜される。各間隙S内でダイヤモンド薄膜16が成膜されることにより、各間隙S内はダイヤモンド薄膜16で充填される。   The diamond thin film 16 is formed by, for example, a microwave plasma CVD method. By forming the diamond thin film 16 in each gap S, the gap S is filled with the diamond thin film 16.

本実施例では、各半導体チップ12及び各ダイヤモンド薄膜16に、半導体チップ12の板厚方向すなわち半導体チップ12の積層方向に伸び、各半導体チップ12及びダイヤモンド薄膜16を連続して貫通する複数の貫通孔17が形成されている。   In the present embodiment, each semiconductor chip 12 and each diamond thin film 16 extend in the plate thickness direction of the semiconductor chip 12, that is, the stacking direction of the semiconductor chips 12, and a plurality of penetrations that continuously penetrate each semiconductor chip 12 and the diamond thin film 16. A hole 17 is formed.

各貫通孔17の直径は、図示の例では、それぞれ約100nmに設定されている。各貫通孔17の一端17aは、それぞれ最下層を構成する半導体チップ12の下面12aに開放している。各貫通孔17の他端17bは、それぞれ最上層を構成する半導体チップ12の上面12bに開放している。これにより、各貫通孔17内には、それぞれMPU14及びヒートシンク15がそれぞれ部分的に露出する。   The diameter of each through hole 17 is set to about 100 nm in the illustrated example. One end 17a of each through hole 17 is open to the lower surface 12a of the semiconductor chip 12 constituting the lowermost layer. The other end 17b of each through hole 17 is open to the upper surface 12b of the semiconductor chip 12 constituting the uppermost layer. As a result, the MPU 14 and the heat sink 15 are partially exposed in the respective through holes 17.

一般的に、MPU14は、その作動時に他の部分よりも温度が高くなる部分である複数のホットスポット14bを有する。ホットスポット14bは、従来よく知られているように、例えばMPU14の内部に設けられた各部の作動を制御する制御回路が配置された部分である。各貫通孔17は、図示の例では、それぞれ一端17aがMPU14の各ホットスポット14bの近傍に位置するように形成されている。   In general, the MPU 14 has a plurality of hot spots 14b that are portions where the temperature is higher than other portions when the MPU 14 is operated. As is well known in the art, the hot spot 14b is a part where a control circuit for controlling the operation of each part provided in the MPU 14, for example, is arranged. In the illustrated example, each through hole 17 is formed such that one end 17a is positioned in the vicinity of each hot spot 14b of the MPU 14.

各貫通孔17は、例えば従来よく知られた深反応性イオンエッチング(DRIE)、ビーム及びマイクロドリルを用いることにより、各半導体チップ12及び各ダイヤモンド薄膜16に形成される。   Each through-hole 17 is formed in each semiconductor chip 12 and each diamond thin film 16 by using, for example, well-known deep reactive ion etching (DRIE), a beam, and a micro drill.

各貫通孔17内には、該各貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されている。   In each through hole 17, a thermal conductive member 18 for through hole is arranged for improving the thermal conductivity in each through hole.

貫通孔用熱伝導性部材18は、各貫通孔内17を充填するように配置されている。貫通孔用熱伝導性部材18は、図示の例では、複数の金属粒子で構成されている。   The through hole heat conductive member 18 is disposed so as to fill each through hole 17. In the illustrated example, the through hole heat conductive member 18 is composed of a plurality of metal particles.

金属粒子には、例えば金や銅のように、数多く知られている金属のうち熱伝導率が比較的高い金属を用いることが望ましい。   For the metal particles, it is desirable to use a metal having a relatively high thermal conductivity among many known metals such as gold and copper.

また、金属粒子には、その大きさがナノメートルオーダーであるナノ粒子を用いることが望ましい。ナノ粒子は、一般的に、他のナノ粒子との間に働く分子間力によって該他のナノ粒子と結合し易いため、ナノ粒子からなる塊を形成し易い。従って、金属粒子にナノ粒子を用いることにより、各貫通孔17内に大きな隙間をほとんど形成することなく金属粒子を充填し易くなる。   Moreover, it is desirable to use the nanoparticle whose magnitude | size is a nanometer order for a metal particle. In general, a nanoparticle is easily bonded to another nanoparticle by an intermolecular force acting between the nanoparticle and another nanoparticle, so that a lump composed of the nanoparticles is easily formed. Therefore, by using nanoparticles as the metal particles, the metal particles can be easily filled without forming a large gap in each through-hole 17.

各半導体チップ12がそれぞれ発熱したとき、各間隙S内のダイヤモンド薄膜16には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。ダイヤモンド薄膜16に熱が与えられると、ダイヤモンド薄膜16を形成する炭素原子間の共有結合のフォノン振動によって、熱が極めて効率良く伝播されていく。これにより、各半導体チップ12の熱は、ダイヤモンド薄膜16を積層型半導体装置10の側方へ向けて伝うことにより、各間隙S内から積層型半導体10の側方へ放出される。   When each semiconductor chip 12 generates heat, most of the heat of each semiconductor chip 12 is given to the diamond thin film 16 in each gap S from each semiconductor chip. When heat is applied to the diamond thin film 16, the heat is propagated very efficiently by phonon vibration of the covalent bond between the carbon atoms forming the diamond thin film 16. Thereby, the heat of each semiconductor chip 12 is transferred to the side of the stacked semiconductor 10 from each gap S by being transmitted through the diamond thin film 16 toward the side of the stacked semiconductor device 10.

また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。   A part of the heat of the semiconductor chip 12 constituting the uppermost layer is transmitted to the heat sink 15 in contact with the semiconductor chip, and then released from the heat sink.

更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又はダイヤモンド薄膜16を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱の一部は、該貫通孔用熱伝導性部材である複数の金属粒子を上方へ向けて順次伝うことにより、各貫通孔17内から上方へ放出される。各貫通孔17内から上方へ放出された熱は、ヒートシンク15に伝達された後、該ヒートシンクから放出される。   Further, a part of the heat generated in each semiconductor chip 12 is transmitted from each generated semiconductor chip 12 directly or through the diamond thin film 16 to the through hole heat conductive member 18 in each through hole 17. A part of the heat transferred to the through hole heat conductive member 18 in each through hole 17 is sequentially transferred upward through the plurality of metal particles that are the through hole heat conductive member, thereby each through hole. 17 is discharged upward from the inside. The heat released upward from each through-hole 17 is transferred to the heat sink 15 and then released from the heat sink.

また、MPU14が発熱したとき、MPU14の各ホットスポット14bに生じた熱の大部分は、MPU14の上面14aの各ホットスポット14bに対応する領域からMPU14の上方へ放出される。このとき、各貫通孔17の一端17aが、前記したように、MPU14の各ホットスポット14bの近傍に位置していることから、各ホットスポット14bに生じた熱の大部分は、各貫通孔17内にその一端17aを経て放出される。各貫通孔17内に放出された熱は、各貫通孔17内の貫通孔用熱伝導性部材18を上方へ向けて伝った後、ヒートシンク15に伝達され、該ヒートシンクから放出される。これにより、MPU14の部分のうち最も高温になるホットスポット14bの熱をMPU14から効率良く排出することができる。   When the MPU 14 generates heat, most of the heat generated in each hot spot 14b of the MPU 14 is released upward from the region corresponding to each hot spot 14b on the upper surface 14a of the MPU 14. At this time, since one end 17a of each through-hole 17 is located in the vicinity of each hot spot 14b of the MPU 14 as described above, most of the heat generated in each hot spot 14b is obtained from each through-hole 17b. It is discharged through its one end 17a. The heat released into each through-hole 17 is transmitted upward to the heat conductive member 18 for through-holes in each through-hole 17 and then transmitted to the heat sink 15 and released from the heat sink. Thereby, the heat | fever of the hot spot 14b used as the highest temperature among the parts of MPU14 can be efficiently discharged | emitted from MPU14.

更に、MPU14に生じた熱の一部は、最下層を構成する半導体チップ12に伝わる。半導体チップ12に伝わった熱は、前記したと同様に、最下層の半導体チップ12と該半導体チップに隣接する半導体チップ12との間の間隙S内のダイヤモンド薄膜16、及び、各貫通孔17内の貫通孔用熱伝導性部材18である複数の金属粒子をそれぞれ順次伝って、積層型半導体装置10の外方に排出される。   Further, part of the heat generated in the MPU 14 is transmitted to the semiconductor chip 12 constituting the lowermost layer. As described above, the heat transferred to the semiconductor chip 12 is in the diamond thin film 16 in the gap S between the lowermost semiconductor chip 12 and the semiconductor chip 12 adjacent to the semiconductor chip, and in each through hole 17. The plurality of metal particles that are the through hole thermal conductive members 18 are sequentially transmitted to the outside of the stacked semiconductor device 10.

これにより、MPU14に生じた熱を効率よく排出することができるので、MPU14の温度上昇を抑制することができる。従って、MPU14の温度が許容最高温度を超えることによるMPU14の異常動作及び破損等を確実に防止することができる。   Thereby, since the heat generated in the MPU 14 can be efficiently discharged, an increase in the temperature of the MPU 14 can be suppressed. Therefore, abnormal operation and damage of the MPU 14 due to the temperature of the MPU 14 exceeding the allowable maximum temperature can be reliably prevented.

本実施例によれば、前記したように、積層された各半導体チップ12間の間隙Sに該間隙内での熱伝導率を向上させるための熱伝導性部材16が配置されていることから、各半導体チップ12に熱が生じたとき、その熱を熱伝導性部材16に容易に吸収させることができる。   According to the present embodiment, as described above, the thermal conductive member 16 for improving the thermal conductivity in the gap is disposed in the gap S between the stacked semiconductor chips 12. When heat is generated in each semiconductor chip 12, the heat conductive member 16 can easily absorb the heat.

これにより、各半導体チップ12の熱を熱伝導性部材16を介して各半導体チップ12間から積層型半導体装置10の外方へ容易に排出することができるので、各半導体チップ12間に従来のような合成樹脂からなるアンダーフィルが充填されている場合に比べて、各半導体チップ12の熱の排出効率が確実に向上する。   Thus, the heat of each semiconductor chip 12 can be easily discharged from between the semiconductor chips 12 to the outside of the stacked semiconductor device 10 via the heat conductive member 16. Compared with the case where the underfill made of such a synthetic resin is filled, the heat discharge efficiency of each semiconductor chip 12 is reliably improved.

従って、各半導体チップ12の熱が該各半導体チップに篭ることによって該各半導体チップの回路の異常動作や各半導体チップ12の破損が生じることを、確実に防止することができる。   Accordingly, it is possible to reliably prevent the abnormal operation of the circuit of each semiconductor chip or the damage of each semiconductor chip 12 caused by the heat of each semiconductor chip 12 being applied to each semiconductor chip.

また、前記したように、各半導体チップ12及び各ダイヤモンド薄膜16にそれらを貫通して形成された複数の貫通孔17内に、該各貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されている。このことから、各半導体チップ12に生じた熱を、各半導体チップ12間の熱伝導性部材16により積層型半導体装置10の側方へ排出することができることに加えて、貫通孔17内の貫通孔用熱伝導性部材18により積層型半導体装置10の上方又は下方へ排出することができる。これにより、各半導体チップ12に生じた熱の排出効率をより向上させることができる。   Further, as described above, in the plurality of through holes 17 formed through the semiconductor chips 12 and the diamond thin films 16, the through holes for improving the thermal conductivity in the through holes are provided. A thermally conductive member 18 is disposed. From this, the heat generated in each semiconductor chip 12 can be discharged to the side of the stacked semiconductor device 10 by the heat conductive member 16 between the semiconductor chips 12, and in addition, the penetration in the through hole 17. The heat conductive member 18 for holes can be discharged upward or downward of the stacked semiconductor device 10. Thereby, the efficiency of discharging the heat generated in each semiconductor chip 12 can be further improved.

更に、各半導体チップ12間の間隙S内に熱伝導性部材16が充填されていることから、積層型半導体装置10に各半導体チップ12の積層方向に荷重が作用したとき、該外力は各半導体チップ12間の間隙S内の熱伝導性部材16を圧縮する圧縮力として該熱伝導性部材で受け止められる。これにより、各半導体チップ12の積層方向に作用する荷重に対する強度が積層型半導体装置10に確保される。   Further, since the heat conductive member 16 is filled in the gap S between the semiconductor chips 12, when a load is applied to the stacked semiconductor device 10 in the stacking direction of the semiconductor chips 12, the external force is applied to each semiconductor chip. The heat conductive member 16 is received as a compressive force for compressing the heat conductive member 16 in the gap S between the chips 12. As a result, the stacked semiconductor device 10 is secured with respect to the load acting in the stacking direction of the semiconductor chips 12.

本実施例では、熱伝導性部材16がダイヤモンド薄膜で構成された例を示したが、これに代えて、図2に示すように、複数の筒状のカーボンナノチューブ19(以下、CNTと称す。)で熱伝導性部材16を構成することができる。   In this embodiment, an example in which the heat conductive member 16 is formed of a diamond thin film has been shown. Instead, as shown in FIG. 2, a plurality of cylindrical carbon nanotubes 19 (hereinafter referred to as CNT) are used. ) Can constitute the heat conductive member 16.

CNT19は、従来よく知られているように、0.5〜2.0nm程度の直径を有し、1〜100μm程度の長さを有する繊維状の炭素材料である。また、CNT19は、ダイヤモンドの熱伝導率よりも高い熱伝導率を有する。CNT19には、単層CNTや、二層CNT及び三層CNTのような多層CNTがあり、また、結晶構造及び直径等が異なる複数の種類があり、層の数、結晶構造及び直径等に応じて導電性が異なる。本実施例では、このような多くの種類のうち、導電性が低いCNT19が用いられる。   As is well known, the CNT 19 is a fibrous carbon material having a diameter of about 0.5 to 2.0 nm and a length of about 1 to 100 μm. Further, the CNT 19 has a thermal conductivity higher than that of diamond. The CNT 19 includes single-walled CNTs and multi-walled CNTs such as double-walled CNTs and triple-walled CNTs, and there are a plurality of types having different crystal structures and diameters. The conductivity is different. In this embodiment, among such many types, CNT 19 having low conductivity is used.

各半導体チップ12がそれぞれ発熱したとき、各間隙S内の複数のCNT19には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。CNT19に各半導体チップ12から熱が与えられると、CNT19には格子振動が生じる。これにより、各半導体チップ12の熱は、各CNT19がそれぞれ接触することなく離れていたとしても各CNT19間で伝達される。各間隙S内で複数のCNT19間を積層型半導体装置10の側方へ向けて伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。   When each semiconductor chip 12 generates heat, most of the heat of each semiconductor chip 12 is given to the plurality of CNTs 19 in each gap S from each semiconductor chip. When heat is applied to the CNT 19 from each semiconductor chip 12, lattice vibration occurs in the CNT 19. Thereby, the heat of each semiconductor chip 12 is transmitted between the CNTs 19 even if the CNTs 19 are not in contact with each other. Heat transferred to the side of the stacked semiconductor device 10 between the plurality of CNTs 19 in each gap S is released from the inside of each gap S to the side of the stacked semiconductor 10.

また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。   A part of the heat of the semiconductor chip 12 constituting the uppermost layer is transmitted to the heat sink 15 in contact with the semiconductor chip, and then released from the heat sink.

更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は複数のCNT19を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱は、該貫通孔用熱伝導性部材を介してヒートシンク15に伝達された後、該ヒートシンクから放出される。   Further, a part of the heat generated in each semiconductor chip 12 is transmitted from the generated semiconductor chip 12 directly or through the plurality of CNTs 19 to the through hole thermal conductive member 18 in each through hole 17. The heat transferred to the through hole thermal conductive member 18 in each through hole 17 is transferred to the heat sink 15 through the through hole thermal conductive member and then released from the heat sink.

図2に示す例によれば、前記したように、複数のCNT19がそれぞれ離れていても該CNTの格子振動により熱が伝達される。このことから、各間隙S内に従来のように単なる合成樹脂材料を注入する場合に比べて、各間隙S内での熱伝導性を確実に向上させることができる。   According to the example shown in FIG. 2, as described above, even if the plurality of CNTs 19 are separated from each other, heat is transferred by lattice vibration of the CNTs. From this, it is possible to reliably improve the thermal conductivity in each gap S as compared to the case of simply injecting a synthetic resin material into each gap S as in the prior art.

また、各CNTの格子振動により熱が伝達されることから、各間隙S内でのCNT19の配置態様に拘らず、熱を確実に伝達することができる。これにより、複数のCNT19をそれぞれ接触させる必要はないので、複数のCNT19のような熱伝導性材料を各間隙S内に挿入した後に該熱伝導性材料をそれぞれ接触させる作業を行う場合に比べて、各間隙S内への熱伝導性部材16の配置を容易に行うことができる。   Moreover, since heat is transmitted by the lattice vibration of each CNT, heat can be reliably transmitted regardless of the arrangement of the CNTs 19 in each gap S. Thereby, since it is not necessary to make the plurality of CNTs 19 contact each other, compared to the case where the thermal conductive material such as the plurality of CNTs 19 is inserted into each gap S and then the thermal conductive material is contacted. The heat conductive member 16 can be easily disposed in each gap S.

更に、図2に示す例によれば、導電性が低いCNT19が用いられていることから、各半導体チップ12がそれぞれ各CNT19によって電気的に接続されることを、確実に抑制することができる。   Furthermore, according to the example shown in FIG. 2, since the CNTs 19 having low conductivity are used, it is possible to reliably suppress each semiconductor chip 12 from being electrically connected by each CNT 19.

図2に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。   In the example shown in FIG. 2, an example in which a plurality of metal particles is used for the through hole thermal conductive member 18 in each through hole 17 is shown, but instead of this, for through holes other than the plurality of metal particles. A thermally conductive member 18 can be used.

図2に示す例において、複数のCNT19を各間隙S内に挿入する際、誘電泳動力により、各CNT19の軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置することができる。   In the example shown in FIG. 2, when inserting a plurality of CNTs 19 into each gap S, the CNTs 19 may be arranged so that the axis of each CNT 19 faces in a direction perpendicular to the thickness direction of each semiconductor chip 12 by dielectrophoretic force. it can.

この場合、例えば図3に示すような誘電泳動装置20が用いられる。誘電泳動装置20は、一対の電極板21,22と、該各電極板に交流電圧を印加するための交流電源23とを備える。各電極板21,22は、それぞれ積層型半導体装置10の両側方から該積層型半導体装置を挟むように配置されている。   In this case, for example, a dielectrophoresis apparatus 20 as shown in FIG. 3 is used. The dielectrophoresis apparatus 20 includes a pair of electrode plates 21 and 22 and an AC power source 23 for applying an AC voltage to each electrode plate. Each of the electrode plates 21 and 22 is disposed so as to sandwich the stacked semiconductor device from both sides of the stacked semiconductor device 10.

複数のCNT19が分散された溶液24中に、複数の貫通孔17が形成される前の積層型半導体装置10が浸された状態で、交流電源23を作動させることにより、両電極板21,22間に交流電圧を印加する。これにより、溶液24中の複数のCNT19に誘電泳動の原理に基づく力を作用させる。   By operating the AC power supply 23 in a state where the stacked semiconductor device 10 before the formation of the plurality of through holes 17 is immersed in the solution 24 in which the plurality of CNTs 19 are dispersed, both the electrode plates 21 and 22 are operated. An AC voltage is applied between them. Thereby, a force based on the principle of dielectrophoresis is applied to the plurality of CNTs 19 in the solution 24.

すなわち、複数のCNT19が分散された溶液24に電場を与えると、溶液24と各CNT19との分極率の相違により誘起双極子モーメントが発生し、各CNT9の両側に形成される電場強度の差が誘起双極子が及ぼす力の差となって、各CNT19に力が作用する。このときに働く誘電泳動力FDEPは、次式で表されることが知られている。   That is, when an electric field is applied to the solution 24 in which a plurality of CNTs 19 are dispersed, an induced dipole moment is generated due to a difference in polarizability between the solution 24 and each CNT 19, and a difference in electric field strength formed on both sides of each CNT 9 is generated. The force acts on each CNT 19 as a difference in force exerted by the induced dipole. It is known that the dielectrophoretic force FDEP acting at this time is expressed by the following equation.

DEP=2πεRe[(ε ε )/(ε +2ε )]∇E …(1) 式(1)中の、aは各CNT19の半径[m]、εは誘電率[F/m]、添え字p及びmはそれぞれCNT19及び該CNTが混入された溶液24を示している。Eは電界(V/m)であり、Re[f(x)]は複素数f(x)の実数部分だけを取り出す演算子である。εは、 ε=ε−(σ/ω)j …(2)で定義される複素誘電率である。σは導電率[S/m]であり、ω(=2πf)は角周波数[Hz]であり、fは印加周波数[Hz]である。jは虚数単位である。式(1)中のRe[ ]の中身は、Clausius−Mossotti因子(CM因子:K(ω))と呼ばれており、分極の程度を表している。 F DEP = 2πε m a 3 Re [(ε p - ε m) / (ε p +2 ε m)] ∇E 2 ... (1) Equation (1) in, a is the CNT19 radius [m], ε Represents a dielectric constant [F / m], and subscripts p and m represent CNT 19 and a solution 24 mixed with the CNT, respectively. E is the electric field (V / m), and Re [f (x)] is an operator that extracts only the real part of the complex number f (x). ε is a complex dielectric constant defined by ε = ε− (σ / ω) j (2). σ is conductivity [S / m], ω (= 2πf) is angular frequency [Hz], and f is applied frequency [Hz]. j is an imaginary unit. The content of Re [] in the formula (1) is called a Clausius-Mossotti factor (CM factor: K (ω)) and represents the degree of polarization.

(ω)=(ε ε )/(ε +2ε ) …(3) 式(2)及び式(3)によれば、このCM因子は、溶液24及び各CNT19の導電率、誘電率、更に、印加する電圧の周波数に依存し、−0.5〜1.0の値をとる。式(1)によれば、誘電泳動力の方向は、CM因子に依存する。すなわち、CM因子の実部が正の場合には誘電泳動力は正となり、各CNT19には電場強度の大きい方に誘導する正の誘電泳動が作用する。他方、CM因子の実部が負の場合には誘電泳動力は負となり、各CNT19には電場強度の弱い方に誘導する負の誘電泳動力が作用する。 K (ω) = ( ε p −ε m ) / ( ε p +2 ε m ) (3) According to the equations (2) and (3), this CM factor is the conductivity of the solution 24 and each CNT 19. Depending on the dielectric constant and the frequency of the applied voltage, it takes a value of -0.5 to 1.0. According to equation (1), the direction of dielectrophoretic force depends on the CM factor. That is, when the real part of the CM factor is positive, the dielectrophoretic force is positive, and each CNT 19 is subjected to positive dielectrophoresis that induces the CNT 19 in the direction where the electric field strength is larger. On the other hand, when the real part of the CM factor is negative, the dielectrophoretic force is negative, and a negative dielectrophoretic force that induces the CNT 19 to the weaker electric field strength acts.

従って、各電極板21,22に電圧を印加したときに、各間隙S内の電場強度が各間隙Sの外方における電場強度よりも強い場合には、各CNT19に正の誘電泳動力が作用するように印加電圧の周波数等を設定する。他方、各間隙S内の電場強度が各間隙Sの外方における電場強度よりも弱い場合には、各CNT19に負の誘電泳動力が作用するように印加電圧の周波数等を設定する。これにより、溶液24中に分散した各CNT19は、誘電泳動力により各間隙S内に挿入される。このとき、各CNT19は、それぞれの一端が誘電泳動力により各間隙S内に向けて引っ張られるので、該各間隙内に挿入された各CNT19は、その軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置される。   Therefore, when a voltage is applied to each electrode plate 21, 22 and the electric field strength in each gap S is stronger than the electric field strength outside each gap S, a positive dielectrophoretic force acts on each CNT 19. The frequency of the applied voltage is set so that On the other hand, when the electric field strength in each gap S is weaker than the electric field strength outside each gap S, the frequency of the applied voltage is set so that a negative dielectrophoretic force acts on each CNT 19. Thereby, each CNT 19 dispersed in the solution 24 is inserted into each gap S by the dielectrophoretic force. At this time, one end of each CNT 19 is pulled toward each gap S by the dielectrophoretic force, so that each CNT 19 inserted in each gap has its axis line in the thickness direction of each semiconductor chip 12. It arrange | positions so that it may face in the orthogonal direction.

図3に示す例によれば、前記したように、複数のCNT19が誘電泳動力により各半導体チップ12の板厚方向に直交する方向を向くように配置されている。このことから、各間隙S内での熱の伝達方向を一方向にすることができる。CNTにおいては、熱はフォノン振動およびπ電子によって伝播される。すなわち、熱はグラフェンウォールを伝って流れていく。従って、個々のCNTの長軸方向を揃えて配置することが、熱を伝播する上で最も効率的である。各CNT19のグラフェンウォールを熱が伝播することによって、複数のCNT19がそれぞれ不規則な方向を向いて配置されている場合に比べて、効率良く熱を系外へ輸送することができる。これにより、各間隙S内での熱伝導性をより確実に向上させることができる。   According to the example shown in FIG. 3, as described above, the plurality of CNTs 19 are arranged so as to face the direction orthogonal to the plate thickness direction of each semiconductor chip 12 by the dielectrophoretic force. From this, the heat transfer direction in each gap S can be one direction. In CNT, heat is propagated by phonon vibration and π electrons. That is, heat flows along the graphene wall. Therefore, arranging the individual CNTs in the major axis direction is the most efficient in transferring heat. As heat propagates through the graphene wall of each CNT 19, heat can be transported out of the system more efficiently than when a plurality of CNTs 19 are arranged in irregular directions. Thereby, the thermal conductivity in each gap | interval S can be improved more reliably.

また、全てのCNT19が各半導体チップ12の板厚方向に直交する方向を向いていることから、各CNT19が各半導体チップ12を跨ぐように配置されることが防止される。これにより、複数のCNT19がそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれCNT19によって電気的に接続されることを、確実に抑制することができる。   In addition, since all the CNTs 19 are oriented in a direction perpendicular to the thickness direction of the respective semiconductor chips 12, the CNTs 19 are prevented from being disposed across the respective semiconductor chips 12. Thereby, even if each of the plurality of CNTs 19 has high conductivity, it is possible to reliably prevent the semiconductor chips 12 from being electrically connected to each other by the CNTs 19.

図1乃至図3に示す例では、熱伝導性部材16がダイヤモンド薄膜及び複数のCNT19で構成された例を示したが、これに代えて、複数のCNT19が混入された合成樹脂材料で熱伝導性部材16を構成することができる。   In the example shown in FIG. 1 to FIG. 3, the example in which the heat conductive member 16 is composed of a diamond thin film and a plurality of CNTs 19 is shown, but instead of this, heat conduction is performed with a synthetic resin material in which a plurality of CNTs 19 are mixed. The sex member 16 can be configured.

この場合、複数のCNT19が混入される合成樹脂材料には、例えばエポキシ樹脂を用いることができる。複数のCNTが混入された合成樹脂材料は、流動性が確保された状態で各間隙S内に注入された後、硬化することにより各間隙S内に充填される。   In this case, for example, an epoxy resin can be used as the synthetic resin material into which the plurality of CNTs 19 are mixed. A synthetic resin material mixed with a plurality of CNTs is filled into each gap S by being injected into each gap S in a state where fluidity is ensured and then cured.

また、この場合において、溶剤24を液状の合成樹脂材料に置き換えることにより、図3に示した例と同様に、各間隙S内に注入された合成樹脂材料に混入した各CNT19をそれぞれの軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置することができる。   Further, in this case, by replacing the solvent 24 with a liquid synthetic resin material, each axis line of each CNT 19 mixed in the synthetic resin material injected into each gap S is similar to the example shown in FIG. It can arrange | position so that it may face the direction orthogonal to the plate | board thickness direction of each semiconductor chip 12. FIG.

また、図1乃至図3に示す例では、熱伝導性部材16がダイヤモンド薄膜16又は複数のCNT19で構成された例を示したが、これに代えて、図4及び図5に示すように、電気伝導性を有しない合成樹脂材料25でCNT26を包んだ複数の粒状部材27で熱伝導性部材16を構成することができる。   Moreover, in the example shown in FIGS. 1 to 3, the example in which the heat conductive member 16 is composed of the diamond thin film 16 or the plurality of CNTs 19 is shown, but instead, as shown in FIGS. 4 and 5, The thermally conductive member 16 can be constituted by a plurality of granular members 27 in which the CNTs 26 are wrapped with a synthetic resin material 25 having no electrical conductivity.

各粒状部材27は、図5に示すように、粒状に形成された合成樹脂材料25の中に複数のCNT26を埋設することにより形成されている。各粒状部材27は、それぞれCNT26と樹脂原料を混練することにより形成される。合成樹脂材料25には、例えばアクリル系樹脂、スチレン系樹脂、PET樹脂、ブタジエン系樹脂及びフェノール系樹脂が用いられる。   As shown in FIG. 5, each granular member 27 is formed by embedding a plurality of CNTs 26 in a synthetic resin material 25 formed in a granular shape. Each granular member 27 is formed by kneading CNT 26 and a resin raw material. For the synthetic resin material 25, for example, acrylic resin, styrene resin, PET resin, butadiene resin, and phenol resin are used.

各半導体チップ12がそれぞれ発熱したとき、各間隙S内の複数の粒状部材27には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。このとき、各粒状部材27の各CNT26に合成樹脂材料25を介して各半導体チップ12から熱が与えられると、各CNT26にはそれぞれ格子振動が生じる。これにより、各半導体チップ12の熱は、各CNT26がそれぞれ接触することなく離れていたとしても、熱は各粒状部材27内で各CNT26間を伝達され、更に、各粒状部材27間でCNT26間を伝達される。各間隙S内で各粒状部材27間を積層型半導体装置10の側方へ向けて順次伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。   When each semiconductor chip 12 generates heat, most of the heat of each semiconductor chip 12 is applied to the plurality of granular members 27 in each gap S from each semiconductor chip. At this time, when heat is applied to each CNT 26 of each granular member 27 from each semiconductor chip 12 via the synthetic resin material 25, lattice vibration occurs in each CNT 26. Thereby, even if the heat of each semiconductor chip 12 is separated without contacting each CNT 26, the heat is transferred between the CNTs 26 in each granular member 27, and further, between each CNT 26 between each granular member 27. Communicated. The heat sequentially transmitted between the granular members 27 in each gap S toward the side of the stacked semiconductor device 10 is released from the gap S to the side of the stacked semiconductor device 10.

また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。   A part of the heat of the semiconductor chip 12 constituting the uppermost layer is transmitted to the heat sink 15 in contact with the semiconductor chip, and then released from the heat sink.

更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は各粒状部材27の各CNT26を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱は、該貫通孔用熱伝導性部材を介してヒートシンク15に伝達された後、該ヒートシンクから放出される。   Further, a part of the heat generated in each semiconductor chip 12 is directly transmitted from each generated semiconductor chip 12 or through each CNT 26 of each granular member 27 to the through hole heat conductive member 18 in each through hole 17. It is transmitted. The heat transferred to the through hole thermal conductive member 18 in each through hole 17 is transferred to the heat sink 15 through the through hole thermal conductive member and then released from the heat sink.

図4及び図5に示す例によれば、複数のCNT26が電気伝導性を有しない合成樹脂材料25により覆われていることから、各CNT26がそれぞれ互いに隣接する各半導体チップ12間を跨るように配置されることはなく、また、各CNT26が各粒状部材27間で接触することはない。これにより、各粒状部材27の各CNT26がそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれ各粒状部材27の各CNT26によって電気的に導通することを、確実に抑制することができる。   According to the example shown in FIGS. 4 and 5, since the plurality of CNTs 26 are covered with the synthetic resin material 25 having no electrical conductivity, the CNTs 26 straddle between the semiconductor chips 12 adjacent to each other. The CNTs 26 are not arranged, and the CNTs 26 do not come into contact between the granular members 27. Thereby, even if each CNT 26 of each granular member 27 has high conductivity, each semiconductor chip 12 is reliably suppressed from being electrically connected by each CNT 26 of each granular member 27. be able to.

図4及び図5に示す例では、各半導体チップ12間の電気的な導通を阻止し且つ熱伝導率を向上させるために、電気伝導性を有しない合成樹脂材料25でCNT26を包んだ複数の粒状部材27を熱伝導性部材16に用いた例を示したが、これに代えて、図6に示すような熱伝導性部材16を本発明に用いることができる。   In the example shown in FIGS. 4 and 5, in order to prevent electrical conduction between the semiconductor chips 12 and improve the thermal conductivity, a plurality of CNTs 26 wrapped with a synthetic resin material 25 having no electrical conductivity are used. Although the example which used the granular member 27 for the heat conductive member 16 was shown, it can replace with this and the heat conductive member 16 as shown in FIG. 6 can be used for this invention.

図6に示す例では、熱伝導性部材16は、電気伝導性を有しない合成樹脂材料からなるシート部材36内に、複数のCNTを固めて形成される複数のブロック37を埋設することにより形成される。   In the example shown in FIG. 6, the heat conductive member 16 is formed by embedding a plurality of blocks 37 formed by solidifying a plurality of CNTs in a sheet member 36 made of a synthetic resin material having no electrical conductivity. Is done.

各ブロック37は、図示の例では、それぞれシート部材36の上面36a及び下面36bから露出することなく厚さ方向の中央部に配置されており、且つ、各半導体チップ12の積層方向に直交する方向へ所定の間隔をおいて配置されている。   In the illustrated example, each block 37 is disposed at the center in the thickness direction without being exposed from the upper surface 36 a and the lower surface 36 b of the sheet member 36, and is orthogonal to the stacking direction of the semiconductor chips 12. Are arranged at predetermined intervals.

図6に示す例によれば、各半導体チップ12に生じた熱は、シート部材36内の各ブロック37を構成するCNTの格子振動により各ブロック37間を伝達する。シート部材36内を積層型半導体装置10の側方へ向けて順次伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。   According to the example shown in FIG. 6, the heat generated in each semiconductor chip 12 is transmitted between the blocks 37 by the lattice vibration of the CNT constituting each block 37 in the sheet member 36. The heat sequentially transferred in the sheet member 36 toward the side of the stacked semiconductor device 10 is released from the gaps S to the side of the stacked semiconductor device 10.

また、CNTからなる複数のブロック37が電気伝導性を有しない合成樹脂材料により覆われていることから、各ブロック37がそれぞれ互いに隣接する各半導体チップ12間を跨るように配置されることはなく、また、各ブロック37が各半導体チップ12間で接触することはない。これにより、各ブロック37のCNTがそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれ各ブロック37のCNTによって電気的に導通することを、確実に抑制することができる。   In addition, since the plurality of blocks 37 made of CNT are covered with a synthetic resin material having no electrical conductivity, the blocks 37 are not arranged so as to straddle between the adjacent semiconductor chips 12. In addition, the blocks 37 do not come into contact between the semiconductor chips 12. Thereby, even if the CNTs of the respective blocks 37 have high conductivity, it is possible to reliably prevent the semiconductor chips 12 from being electrically connected to each other by the CNTs of the respective blocks 37.

更に、積層型半導体装置10を形成する際、各半導体チップ12を積層するときに該各半導体チップ間にシート部材36を挟み込むことができるので、各半導体チップ12間への熱伝導性部材16の配置作業をより容易に行うことができる。   Further, when the stacked semiconductor device 10 is formed, since the sheet member 36 can be sandwiched between the semiconductor chips when the semiconductor chips 12 are stacked, the heat conductive member 16 between the semiconductor chips 12 is formed. Arrangement work can be performed more easily.

図6に示す例では、各ブロック37がそれぞれシート部材36の上面36a及び下面36bから露出することなく厚さ方向の中央部に配置された例を示したが、これに代えて、各ブロック37をそれぞれシート部材36の上面36a及び下面36bのいずれか一方の面から露出するように配置することができる。この場合、上面36a又は下面36bから露出した各ブロック37が互いに隣接する各半導体チップ12の一方に接触しても、該各半導体チップが互いに電気的に導通することはない。   In the example shown in FIG. 6, each block 37 is arranged at the center in the thickness direction without being exposed from the upper surface 36 a and the lower surface 36 b of the sheet member 36. Can be disposed so as to be exposed from either one of the upper surface 36a and the lower surface 36b of the sheet member 36, respectively. In this case, even if each block 37 exposed from the upper surface 36a or the lower surface 36b contacts one of the adjacent semiconductor chips 12, the respective semiconductor chips are not electrically connected to each other.

図4及び図6に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。   In the example shown in FIGS. 4 and 6, an example in which a plurality of metal particles is used for the thermal conductive member 18 for the through hole in each through hole 17 is shown, but instead of this, other than the plurality of metal particles The heat conductive member 18 for through-holes can be used.

図1乃至図6に示す例では、各貫通孔17内に充填された貫通孔用熱伝導性部材18が複数の金属粒子で構成された例を示したが、これに代えて、図7に示すように、複数のCNT28で貫通孔用熱伝導性部材18を構成することができる。   In the example shown in FIG. 1 to FIG. 6, the example in which the through hole heat conductive member 18 filled in each through hole 17 is composed of a plurality of metal particles is shown. As shown, the through hole heat conductive member 18 can be formed of a plurality of CNTs 28.

この場合、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は各間隙S内の熱伝導性部材16を介して、各貫通孔17内に放出される。このとき、各貫通孔17内に充填された各CNT28には、各貫通孔17内に放出された熱が与えられる。CNT28に熱が与えられると、CNT28の格子振動により、各半導体チップ12の熱は、各CNT28がそれぞれ接触することなく離れていたとしても、各CNT28間で伝達される。各貫通孔17内で各CNT28を上方へ向けて順次伝達した熱は、各貫通孔17内からその上方へ放出される。各貫通孔17内から上方へ放出された熱は、ヒートシンク15に伝達された後、該ヒートシンクから放出される。   In this case, part of the heat generated in each semiconductor chip 12 is released into each through-hole 17 directly from each generated semiconductor chip 12 or through the heat conductive member 16 in each gap S. At this time, each CNT 28 filled in each through-hole 17 is given heat released into each through-hole 17. When heat is applied to the CNTs 28, the heat of each semiconductor chip 12 is transmitted between the CNTs 28 even if the CNTs 28 are not in contact with each other due to lattice vibration of the CNTs 28. The heat that is sequentially transmitted upward in each through-hole 17 from each CNT 28 is released from the inside of each through-hole 17 upward. The heat released upward from each through-hole 17 is transferred to the heat sink 15 and then released from the heat sink.

また、MPU14が発熱したとき、MPU14の各ホットスポット14bに生じた熱の大部分は、MPU14の上面14aの各ホットスポット14bに対応する領域からMPU14の上方へ放出される。このとき、各貫通孔17の一端17aが、前記したように、MPU14の各ホットスポット14bの近傍に位置していることから、各ホットスポット14bに生じた熱の大部分は、各貫通孔17内にその一端17aを経て放出される。各貫通孔17内に放出された熱は、各貫通孔17内の各CNT28を上方へ向けて順次伝った後、ヒートシンク15に伝達され、該ヒートシンクから放出される。   When the MPU 14 generates heat, most of the heat generated in each hot spot 14b of the MPU 14 is released upward from the region corresponding to each hot spot 14b on the upper surface 14a of the MPU 14. At this time, since one end 17a of each through-hole 17 is located in the vicinity of each hot spot 14b of the MPU 14 as described above, most of the heat generated in each hot spot 14b is obtained from each through-hole 17b. It is discharged through its one end 17a. The heat released into each through-hole 17 is sequentially transmitted upward through each CNT 28 in each through-hole 17 and then transmitted to the heat sink 15 and released from the heat sink.

図7に示す例において、複数のCNT28を各貫通孔17内に詰め込む際、誘電泳動力により、各CNT28の軸線が各貫通孔の伸長方向を向くように該貫通孔内に各CNT28を配置することができる。   In the example shown in FIG. 7, when a plurality of CNTs 28 are packed in each through-hole 17, each CNT 28 is arranged in the through-hole so that the axis of each CNT 28 faces the extending direction of each through-hole by dielectrophoretic force. be able to.

この場合、例えば図8に示すような誘電泳動装置29が用いられる。誘電泳動装置29は、一対の電極30,31板と、該各電極板に交流電圧を印加するための交流電源32とを備える。各電極30,31板は、それぞれ積層型半導体装置10の上方及び下方から該積層型半導体装置を挟むように配置されている。   In this case, for example, a dielectrophoresis device 29 as shown in FIG. 8 is used. The dielectrophoresis device 29 includes a pair of electrodes 30 and 31 and an AC power source 32 for applying an AC voltage to each electrode plate. Each of the electrodes 30 and 31 is disposed so as to sandwich the stacked semiconductor device from above and below the stacked semiconductor device 10.

図3に示した例と同様に、複数のCNT28が分散された溶液33中に、複数の貫通孔17が形成された積層型半導体装置10が浸された状態で、交流電源32を作動させることにより、両電極30,31板間に交流電圧を印加する。これにより、合成樹脂材料中の複数のCNT28に誘電泳動力を作用させる。複数のCNT28が分散される溶液33には、例えば純水(脱イオン水である。)や、純水に例えばtween20(登録商標)のような界面活性剤を含有させたもの等を用いることができる。   As in the example shown in FIG. 3, the AC power supply 32 is operated in a state where the stacked semiconductor device 10 in which the plurality of through holes 17 are formed is immersed in the solution 33 in which the plurality of CNTs 28 are dispersed. Thus, an AC voltage is applied between the electrodes 30 and 31. Thereby, a dielectrophoretic force is applied to the plurality of CNTs 28 in the synthetic resin material. As the solution 33 in which the plurality of CNTs 28 are dispersed, for example, pure water (deionized water) or a solution in which pure water contains a surfactant such as tween 20 (registered trademark) is used. it can.

各電極30,31板に電圧を印加したときに、各貫通孔17内の電場強度が各貫通孔17の外方における電場強度よりも強い場合には、各CNT28に正の誘電泳動力が作用するように印加電圧の周波数等を設定する。他方、各貫通孔17内の電場強度が各貫通孔17の外方における電場強度よりも弱い場合には、各CNT28に負の誘電泳動力が作用するように印加電圧の周波数等を設定する。これにより、溶液33内に混入した各CNT28は、誘電泳動力により各貫通孔17内に挿入される。このとき、各CNT28は、それぞれの一端が誘電泳動力により各貫通孔17内に向けて引っ張られるので、各貫通孔17内に挿入された各CNT28は、その軸線が各貫通孔17の伸長方向を向くように配置される。   When a voltage is applied to the electrodes 30 and 31 and the electric field strength in each through-hole 17 is stronger than the electric field strength outside each through-hole 17, a positive dielectrophoretic force acts on each CNT 28. The frequency of the applied voltage is set so that On the other hand, when the electric field strength in each through hole 17 is weaker than the electric field strength outside each through hole 17, the frequency of the applied voltage is set so that a negative dielectrophoretic force acts on each CNT 28. Thereby, each CNT 28 mixed in the solution 33 is inserted into each through-hole 17 by the dielectrophoretic force. At this time, one end of each CNT 28 is pulled into each through-hole 17 by the dielectrophoretic force, so that each CNT 28 inserted into each through-hole 17 has its axis line extending in the direction of each through-hole 17. It is arranged to face.

図8に示す例によれば、複数のCNT28が誘電泳動力により各貫通孔17の伸長方向を向くように配置されている。このことから、各間隙S内での熱の伝達方向を一方向にすることができる。CNTにおいては、熱はフォノン振動およびπ電子によって伝播される。すなわち、熱はグラフェンウォールを伝って流れていく。従って、個々のCNTの長軸方向を揃えて配置することが、熱を伝播する上で最も効率的である。各CNT19のグラフェンウォールを熱が伝播することによって、複数のCNT19がそれぞれ不規則な方向を向いて配置されている場合に比べて、効率良く熱を系外へ輸送することができる。これにより、各間隙S内での熱伝導性をより確実に向上させることができる。   According to the example shown in FIG. 8, the plurality of CNTs 28 are arranged so as to face the extending direction of each through-hole 17 by the dielectrophoretic force. From this, the heat transfer direction in each gap S can be one direction. In CNT, heat is propagated by phonon vibration and π electrons. That is, heat flows along the graphene wall. Therefore, arranging the individual CNTs in the major axis direction is the most efficient in transferring heat. As heat propagates through the graphene wall of each CNT 19, heat can be transported out of the system more efficiently than when a plurality of CNTs 19 are arranged in irregular directions. Thereby, the thermal conductivity in each gap | interval S can be improved more reliably.

図7及び図8に示す例では、各貫通孔17内に複数のCNT28を単に詰め込んだ例を示したが、これに代えて、複数のCNT34を各貫通孔17内で成長させることにより各貫通孔17内に充填させることができる。   In the example shown in FIGS. 7 and 8, an example in which a plurality of CNTs 28 are simply packed in each through-hole 17 is shown, but instead, a plurality of CNTs 34 are grown in each through-hole 17 to allow each through-hole 17 to grow. The holes 17 can be filled.

各貫通孔17内で複数のCNT34を成長させる際、例えば、各貫通孔17の一端aに粒径が数nmのFe微粒子及びCo微粒子を析出させた後、メタン及びエチレン等のハイドロカーボンガス、あるいは、アルコール蒸気を導入しながら、熱CVDによりCNT34を成長させる。各貫通孔17内で複数のCNT34を一端17aから他端17bに向けて成長させることにより、それぞれの軸線が貫通孔17の伸長方向を向くように該貫通孔内に配置され且つMPU14からヒートシンク15に至る複数のCNT34が形成される。   When growing a plurality of CNTs 34 in each through hole 17, for example, after depositing Fe fine particles and Co fine particles having a particle diameter of several nanometers at one end a of each through hole 17, a hydrocarbon gas such as methane and ethylene, Alternatively, the CNTs 34 are grown by thermal CVD while introducing alcohol vapor. By growing a plurality of CNTs 34 from one end 17 a toward the other end 17 b in each through hole 17, each axis is arranged in the through hole so as to face the extending direction of the through hole 17, and from the MPU 14 to the heat sink 15. A plurality of CNTs 34 are formed.

この例によれば、各貫通孔17内で複数のCNT34を成長させることにより、約100nmという極めて小さい孔内にCNT34を容易に充填することができる。   According to this example, by growing a plurality of CNTs 34 in each through hole 17, it is possible to easily fill the CNTs 34 in a very small hole of about 100 nm.

図1乃至図8に示す例では、各半導体チップ12間の間隙Sと各貫通孔17内とに、それぞれ熱伝導率を向上させるための部材を充填させた例を示したが、これに代えて、各貫通孔17内の貫通孔用熱伝導性部材18を不要とすることができる。   In the example shown in FIGS. 1 to 8, the example in which the gap S between the semiconductor chips 12 and the inside of each through hole 17 are filled with the members for improving the thermal conductivity is shown. Thus, the through hole heat conductive member 18 in each through hole 17 can be dispensed with.

この場合、各貫通孔17内には、積層型半導体装置10に各半導体チップ12の積層方向に沿った強度を確保すべく従来用いられていた合成樹脂からなるアンダーフィル材を各半導体チップ12間に充填することができる。   In this case, in each through-hole 17, an underfill material made of a synthetic resin, which has been conventionally used to secure the strength of the stacked semiconductor device 10 along the stacking direction of each semiconductor chip 12, is provided between the semiconductor chips 12. Can be filled.

また、図1乃至図8に示す例では、各半導体チップ12及び熱伝導性部材16にそれぞれ複数の貫通孔17が形成された例を示したが、これに代えて、図9に示すように、各貫通孔17を不要とすることができる。   In the example shown in FIGS. 1 to 8, an example in which a plurality of through holes 17 are formed in each semiconductor chip 12 and the heat conductive member 16 is shown. Instead, as shown in FIG. 9. Each through-hole 17 can be made unnecessary.

この場合、各半導体チップ12及びMPU14に生じた熱の一部は、それぞれ各間隙S内の熱伝導性部材16を経て積層型半導体装置10の外方へ排出される。また、各半導体チップ12及びMPU14に生じた熱の一部は、それぞれ各間隙S内の熱伝導性部材16及び各半導体チップ12をそれぞれ経てヒートシンク15に達し、該ヒートシンクから積層型半導体装置10の外方へ排出される。   In this case, part of the heat generated in each semiconductor chip 12 and MPU 14 is discharged to the outside of the stacked semiconductor device 10 through the heat conductive member 16 in each gap S. Further, part of the heat generated in each semiconductor chip 12 and MPU 14 reaches the heat sink 15 through the heat conductive member 16 and each semiconductor chip 12 in each gap S, and from the heat sink to the stacked semiconductor device 10. It is discharged outward.

更に、図1乃至図9に示す例では、各半導体チップ12間の間隙Sに熱伝導性部材16が配置された例を示したが、これに代えて、図10に示すように、各間隙S内の熱伝導性部材16を不要とすることができる。   Further, in the example shown in FIGS. 1 to 9, the example in which the heat conductive member 16 is arranged in the gap S between the semiconductor chips 12 is shown, but instead of this, as shown in FIG. The heat conductive member 16 in S can be dispensed with.

この場合、各間隙Sには、積層型半導体装置10に各半導体チップ12の積層方向に沿った強度を確保すべく従来用いられていた合成樹脂からなるアンダーフィル材35を各半導体チップ12間に充填することができる。   In this case, in each gap S, an underfill material 35 made of a synthetic resin, which has been conventionally used to secure the strength of the stacked semiconductor device 10 in the stacking direction of the semiconductor chips 12, is interposed between the semiconductor chips 12. Can be filled.

また、この場合、各半導体チップ12及びMPU14に生じた熱は、それぞれ各貫通孔16内の貫通孔用熱伝導性部材18及びヒートシンク15を経て該ヒートシンクから積層型半導体装置10の外方へ排出される。   Further, in this case, the heat generated in each semiconductor chip 12 and MPU 14 is discharged from the heat sink to the outside of the stacked semiconductor device 10 through the through hole thermal conductive member 18 and the heat sink 15 in each through hole 16. Is done.

更に、各間隙S内の熱伝導性部材16を不要とする場合、図11に示すように、前記接続部を不要とすることにより、各半導体チップ12間に間隙Sを形成することなく各半導体チップ12を積層することができる。   Further, when the heat conductive member 16 in each gap S is not required, each semiconductor can be formed without forming the gap S between the semiconductor chips 12 by eliminating the connection portion as shown in FIG. Chips 12 can be stacked.

この場合、前記接続部による接続に代えて、互いに隣接する半導体チップ12同士を融着させることにより各半導体チップ12をそれぞれ接続することができる。   In this case, each semiconductor chip 12 can be connected by fusing the adjacent semiconductor chips 12 in place of the connection by the connecting portion.

図10及び図11に示す例によれば、各貫通孔17内に、該貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されていることから、各半導体チップ12に熱が生じたとき、その熱を貫通孔用熱伝導性部材18に容易に吸収させることができる。これにより、各半導体チップ12間に従来のような合成樹脂からなるアンダーフィルが充填されているか否かに拘らず、また、各半導体チップ12間に間隙Sが形成されているか否かに拘らず、各半導体チップ12の熱を貫通孔用熱伝導性部材18により各半導体チップ12の積層方向に伝達することができるので、各半導体チップ12の熱を貫通孔用熱伝導性部材18を介して積層型半導体装置10内からその外方へ容易に排出することができる。   According to the example shown in FIGS. 10 and 11, each through-hole 17 has a through-hole heat conductive member 18 for improving the thermal conductivity in the through-hole. When heat is generated in the chip 12, the heat can be easily absorbed by the heat conductive member 18 for the through hole. Accordingly, regardless of whether or not the conventional underfill made of a synthetic resin is filled between the semiconductor chips 12 and whether or not the gap S is formed between the semiconductor chips 12. Since the heat of each semiconductor chip 12 can be transmitted to the stacking direction of each semiconductor chip 12 by the through hole thermal conductive member 18, the heat of each semiconductor chip 12 is transmitted through the through hole thermal conductive member 18. The stacked semiconductor device 10 can be easily discharged to the outside.

図10及び図11に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。   In the example shown in FIGS. 10 and 11, an example in which a plurality of metal particles is used for the thermal conductive member 18 for the through hole in each through hole 17 is shown, but instead of this, other than the plurality of metal particles The heat conductive member 18 for through-holes can be used.

図1乃至図11に示す例では、各貫通孔17の直径がそれぞれ同一である例を示したが、これに代えて、例えば、MPU14のホットスポット14bの近傍に配置された各貫通孔17の直径を他の各貫通孔17よりも大きくすることができる。   In the example shown in FIGS. 1 to 11, an example in which the diameters of the through holes 17 are the same is shown. Instead, for example, the through holes 17 arranged in the vicinity of the hot spot 14 b of the MPU 14 are used. The diameter can be made larger than each other through-hole 17.

この場合、ホットスポット14bの近傍の各貫通孔17が単位時間当たりに取り入れ可能な熱量を増加させることができるので、ホットスポット14b生じた熱をより短時間で排出することができる。   In this case, each through-hole 17 in the vicinity of the hot spot 14b can increase the amount of heat that can be taken per unit time, so that the heat generated by the hot spot 14b can be discharged in a shorter time.

また、図1乃至図11に示す例において、MPU14のホットスポット14bの近傍に配置された各貫通孔17の個数を増加させることができる。   Further, in the example shown in FIGS. 1 to 11, the number of through holes 17 arranged in the vicinity of the hot spot 14b of the MPU 14 can be increased.

この場合、ホットスポット14bに熱をより多く貫通孔17内に取り入れることができるので、ホットスポット14b生じた熱をより短時間で排出することができる。   In this case, since more heat can be taken into the hot spot 14b into the through hole 17, the heat generated in the hot spot 14b can be discharged in a shorter time.

更に、図1乃至図11に示す例では、各貫通孔17がそれぞれMPU14のホットスポット14bの近傍に配置された例を示したが、これに代えて、又は、これに加えて、各半導体チップ12のそれぞれの高温部や、各半導体チップ12のうち最も高温になる半導体チップの高温部等の近傍に各貫通孔17が配置されるように該各貫通孔を形成することができる。   Further, in the example shown in FIGS. 1 to 11, the example in which each through hole 17 is arranged in the vicinity of the hot spot 14 b of the MPU 14 is shown, but instead of this, or in addition to this, each semiconductor chip Each through-hole can be formed so that each through-hole 17 is arranged in the vicinity of each of the high-temperature portions of 12, the high-temperature portion of the semiconductor chip having the highest temperature among the semiconductor chips 12, and the like.

また、図1乃至図11に示す例では、積層型半導体装置10の下方にMPU14が配置された例を示したが、これに代えて、MPU14以外のLSIやICを積層型半導体装置10の下方に配置することができる。   In the example shown in FIGS. 1 to 11, the MPU 14 is disposed below the stacked semiconductor device 10, but instead of this, an LSI or an IC other than the MPU 14 is mounted below the stacked semiconductor device 10. Can be arranged.

本発明に係る積層型半導体装置を概略的に示す縦断面図である。1 is a longitudinal sectional view schematically showing a stacked semiconductor device according to the present invention. 本発明に係る各半導体チップ間の間隙にCNTが挿入された例を概略的に示す縦断面図である。It is a longitudinal cross-sectional view which shows roughly the example by which CNT was inserted in the gap | interval between each semiconductor chip which concerns on this invention. 本発明に係る誘電泳動装置を概略的に示す説明図である。It is explanatory drawing which shows schematically the dielectrophoresis apparatus which concerns on this invention. 本発明に係る各半導体チップ間の間隙に、CNTを合成樹脂に包むことにより形成される粒状部材が挿入された例を概略的に示す縦断面図である。It is a longitudinal cross-sectional view which shows roughly the example by which the granular member formed by wrapping CNT in a synthetic resin was inserted in the gap | interval between each semiconductor chip which concerns on this invention. 本発明に係る粒状部材を概略的に示す説明図である。It is explanatory drawing which shows schematically the granular member which concerns on this invention. 本発明に係る熱伝導性部材にシート部材が用いられた例を概略的に示す縦断面図である。It is a longitudinal cross-sectional view which shows roughly the example by which the sheet | seat member was used for the heat conductive member which concerns on this invention. 本発明に係る各貫通孔内にCNTが挿入された例を概略的に示す縦断面図である。It is a longitudinal cross-sectional view which shows roughly the example by which CNT was inserted in each through-hole which concerns on this invention. 図3に示す例とは別の誘電泳動装置を概略的に示す説明図である。It is explanatory drawing which shows roughly the dielectrophoresis apparatus different from the example shown in FIG. 図1乃至図8に示す例とは別の実施例に係る積層型半導体装置を概略的に示す縦断面図である。FIG. 9 is a longitudinal sectional view schematically showing a stacked semiconductor device according to an embodiment different from the examples shown in FIGS. 1 to 8. 図1乃至図9に示す例とは別の実施例に係る積層型半導体装置を概略的に示す縦断面図である。FIG. 10 is a longitudinal sectional view schematically showing a stacked semiconductor device according to an embodiment different from the examples shown in FIGS. 1 to 9. 図1乃至図10に示す例とは別の実施例に係る積層型半導体装置を概略的に示す縦断面図である。FIG. 11 is a longitudinal sectional view schematically showing a stacked semiconductor device according to another embodiment different from the examples shown in FIGS. 1 to 10.

符号の説明Explanation of symbols

10 積層型半導体装置
12 基板(半導体チップ)
16 熱伝導性部材
17 貫通孔
18 貫通孔用熱伝導性部材
19,26,28 カーボンナノチューブ
27 粒状部材
10 Stacked Semiconductor Device 12 Substrate (Semiconductor Chip)
16 Thermal conductive member 17 Through hole 18 Thermal conductive member for through hole 19, 26, 28 Carbon nanotube 27 Granular member

Claims (16)

それぞれが間隔をおいて積層された複数の基板を備える積層型半導体装置であって、前記各基板間には、該各基板間における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする積層型半導体装置。   A stacked semiconductor device comprising a plurality of substrates, each of which is stacked at intervals, and a thermal conductive member for improving thermal conductivity between the substrates is disposed between the substrates. A stacked semiconductor device comprising: 前記熱伝導性部材はダイヤモンド薄膜であることを特徴とする請求項1に記載の積層型半導体装置。   The stacked semiconductor device according to claim 1, wherein the heat conductive member is a diamond thin film. 前記熱伝導性部材は、複数の筒状のカーボンナノチューブであることを特徴とする請求項1に記載の積層型半導体装置。   The stacked semiconductor device according to claim 1, wherein the thermally conductive member is a plurality of cylindrical carbon nanotubes. 前記熱伝導性部材は、複数の筒状のカーボンナノチューブが混入された合成樹脂材料であることを特徴とする請求項1に記載の積層型半導体装置。   2. The stacked semiconductor device according to claim 1, wherein the thermally conductive member is a synthetic resin material in which a plurality of cylindrical carbon nanotubes are mixed. 前記複数のカーボンナノチューブは、それぞれに与えられる誘電泳動力により、それぞれの軸線が前記各基板の板厚方向に直交する方向を向くように配置されていることを特徴とする請求項3又は4に記載の積層型半導体装置。   The plurality of carbon nanotubes are arranged so that each axis is directed in a direction perpendicular to the thickness direction of each substrate by a dielectrophoretic force applied to each of the plurality of carbon nanotubes. The stacked semiconductor device described. 前記熱伝導性部材は、電気伝導性を有しない合成樹脂材料でカーボンナノチューブを包んだ複数の粒状部材であることを特徴とする請求項1に記載の積層型半導体装置。   2. The stacked semiconductor device according to claim 1, wherein the thermal conductive member is a plurality of granular members in which carbon nanotubes are wrapped with a synthetic resin material having no electrical conductivity. 前記各基板及び該各基板間に配置された前記熱伝導性部材には、前記各基板及び前記熱伝導性部材を前記基板の積層方向に連続して貫通する貫通孔が形成されており、該貫通孔内には、該貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材が配置されていることを特徴とする請求項1乃至6のいずれか一項に記載の積層型半導体装置。   Each of the substrates and the thermally conductive member disposed between the substrates are formed with through holes that continuously penetrate the substrates and the thermally conductive member in the stacking direction of the substrates, The lamination according to any one of claims 1 to 6, wherein a thermal conductive member for a through hole for improving the thermal conductivity in the through hole is disposed in the through hole. Type semiconductor device. 前記貫通孔用熱伝導性部材は複数の金属粒子であることを特徴とする請求項7に記載の積層型半導体装置。   The stacked semiconductor device according to claim 7, wherein the thermal conductive member for through holes is a plurality of metal particles. 前記貫通孔用熱伝導性部材は複数の筒状のカーボンナノチューブであることを特徴とする請求項7に記載の積層型半導体装置。   The stacked semiconductor device according to claim 7, wherein the heat conductive member for through holes is a plurality of cylindrical carbon nanotubes. 前記複数のカーボンナノチューブは、それぞれに与えられる誘電泳動力により、それぞれの軸線が前記貫通孔の伸長方向を向くように該貫通孔内に配置されることを特徴とする請求項9に記載の積層型半導体装置。   The multi-layered carbon nanotube according to claim 9, wherein the plurality of carbon nanotubes are arranged in the through holes so that each axis line is directed in an extending direction of the through holes by a dielectrophoretic force applied to each of the carbon nanotubes. Type semiconductor device. 前記複数のカーボンナノチューブは、前記貫通孔の一端からその他端に向けて成長することにより、それぞれの軸線が前記貫通孔の伸長方向を向くように該貫通孔内に配置されることを特徴とする請求項9に記載の積層型半導体装置。   The plurality of carbon nanotubes are arranged in the through-holes so that the respective axes are directed in the extending direction of the through-holes by growing from one end of the through-holes toward the other end. The stacked semiconductor device according to claim 9. 積層された複数の基板を備える積層型半導体装置であって、前記各基板には、該各基板をその積層方向に連続して貫通する貫通孔が形成されており、該貫通孔内には、該貫通孔内における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする積層型半導体装置。   In the stacked semiconductor device including a plurality of stacked substrates, each substrate is formed with a through-hole that continuously penetrates each substrate in the stacking direction. A laminated semiconductor device, wherein a thermal conductive member for improving thermal conductivity in the through hole is disposed. 前記熱伝導性部材は複数の金属粒子であることを特徴とする請求項12に記載の積層型半導体装置。   The stacked semiconductor device according to claim 12, wherein the thermally conductive member is a plurality of metal particles. 前記熱伝導性部材は複数の筒状のカーボンナノチューブであることを特徴とする請求項12に記載の積層型半導体装置。   The stacked semiconductor device according to claim 12, wherein the thermally conductive member is a plurality of cylindrical carbon nanotubes. 前記複数のカーボンナノチューブは、それぞれに与えられる誘電泳動力により、それぞれの軸線が前記貫通孔の伸長方向を向くように該貫通孔内に配置されることを特徴とする請求項14に記載の積層型半導体装置。   The multi-layered carbon nanotube according to claim 14, wherein the plurality of carbon nanotubes are disposed in the through holes so that each axis is directed in an extending direction of the through holes by a dielectrophoretic force applied to each of the carbon nanotubes. Type semiconductor device. 前記複数のカーボンナノチューブは、前記貫通孔の一端からその他端に向けて成長することにより、それぞれの軸線が前記貫通孔の伸長方向を向くように該貫通孔内に配置されることを特徴とする請求項14に記載の積層型半導体装置。   The plurality of carbon nanotubes are arranged in the through-holes so that the respective axes are directed in the extending direction of the through-holes by growing from one end of the through-holes toward the other end. The stacked semiconductor device according to claim 14.
JP2007339005A 2007-12-28 2007-12-28 Multilayer semiconductor device Active JP5315688B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007339005A JP5315688B2 (en) 2007-12-28 2007-12-28 Multilayer semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007339005A JP5315688B2 (en) 2007-12-28 2007-12-28 Multilayer semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013089530A Division JP5626400B2 (en) 2013-04-22 2013-04-22 Multilayer semiconductor device

Publications (3)

Publication Number Publication Date
JP2009164152A true JP2009164152A (en) 2009-07-23
JP2009164152A5 JP2009164152A5 (en) 2011-05-06
JP5315688B2 JP5315688B2 (en) 2013-10-16

Family

ID=40966489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007339005A Active JP5315688B2 (en) 2007-12-28 2007-12-28 Multilayer semiconductor device

Country Status (1)

Country Link
JP (1) JP5315688B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050259A (en) * 2008-08-21 2010-03-04 Zycube:Kk Three-dimensional multilayer semiconductor device
JP2011096980A (en) * 2009-11-02 2011-05-12 Toshiba Corp Semiconductor device, and method for manufacturing the same
CN102097399A (en) * 2009-12-10 2011-06-15 英特赛尔美国股份有限公司 Heat conduction for chip stacks and 3-D circuits
WO2011145159A1 (en) * 2010-05-17 2011-11-24 パナソニック株式会社 Semiconductor device, and process for production thereof
JP2012142572A (en) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd Semiconductor package and manufacturing method thereof
JP2012156484A (en) * 2011-01-04 2012-08-16 Napura:Kk Light-emitting device
JP2013008940A (en) * 2011-05-26 2013-01-10 Napura:Kk Substrate for electronic apparatus and electronic apparatus
US8367478B2 (en) 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
EP2555239A3 (en) * 2011-08-04 2013-06-05 Sony Mobile Communications AB Thermal package with heat slug for die stacks
WO2014112166A1 (en) * 2013-01-18 2014-07-24 独立行政法人産業技術総合研究所 Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same
US9129929B2 (en) 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
CN112968005A (en) * 2021-02-02 2021-06-15 北京大学东莞光电研究院 Diamond compact with interconnected pores and method for manufacturing same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030666B2 (en) 2018-09-20 2022-03-07 株式会社東芝 Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235446A (en) * 1984-05-09 1985-11-22 Nec Corp Semiconductor device and manufacture thereof
JPH0529533A (en) * 1991-07-23 1993-02-05 Fujitsu Ltd Semiconductor device
JP2000012765A (en) * 1998-06-17 2000-01-14 Nec Corp Laminated semiconductor device heat dissipating structure
JP2006147801A (en) * 2004-11-18 2006-06-08 Seiko Precision Inc Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet
JP2006245311A (en) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing process
JP2008091879A (en) * 2006-08-15 2008-04-17 Qimonda Ag Integrated circuit package with heat radiation device, and its manufacturing method
JP2008519452A (en) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Integrated circuit nanotube-based substrates

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60235446A (en) * 1984-05-09 1985-11-22 Nec Corp Semiconductor device and manufacture thereof
JPH0529533A (en) * 1991-07-23 1993-02-05 Fujitsu Ltd Semiconductor device
JP2000012765A (en) * 1998-06-17 2000-01-14 Nec Corp Laminated semiconductor device heat dissipating structure
JP2008519452A (en) * 2004-11-04 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Integrated circuit nanotube-based substrates
JP2006147801A (en) * 2004-11-18 2006-06-08 Seiko Precision Inc Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet
JP2006245311A (en) * 2005-03-03 2006-09-14 Oki Electric Ind Co Ltd Semiconductor device and its manufacturing process
JP2008091879A (en) * 2006-08-15 2008-04-17 Qimonda Ag Integrated circuit package with heat radiation device, and its manufacturing method

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050259A (en) * 2008-08-21 2010-03-04 Zycube:Kk Three-dimensional multilayer semiconductor device
JP2011096980A (en) * 2009-11-02 2011-05-12 Toshiba Corp Semiconductor device, and method for manufacturing the same
CN102097399A (en) * 2009-12-10 2011-06-15 英特赛尔美国股份有限公司 Heat conduction for chip stacks and 3-D circuits
CN102593021A (en) * 2009-12-10 2012-07-18 英特赛尔美国股份有限公司 Heat conduction for chip stacks and 3-D circuits
WO2011145159A1 (en) * 2010-05-17 2011-11-24 パナソニック株式会社 Semiconductor device, and process for production thereof
JP2012142572A (en) * 2010-12-31 2012-07-26 Samsung Electronics Co Ltd Semiconductor package and manufacturing method thereof
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP2012156484A (en) * 2011-01-04 2012-08-16 Napura:Kk Light-emitting device
JP2013008940A (en) * 2011-05-26 2013-01-10 Napura:Kk Substrate for electronic apparatus and electronic apparatus
US8367478B2 (en) 2011-06-02 2013-02-05 International Business Machines Corporation Method and system for internal layer-layer thermal enhancement
EP2555239A3 (en) * 2011-08-04 2013-06-05 Sony Mobile Communications AB Thermal package with heat slug for die stacks
US9129929B2 (en) 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
WO2014112166A1 (en) * 2013-01-18 2014-07-24 独立行政法人産業技術総合研究所 Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same
JP2014138178A (en) * 2013-01-18 2014-07-28 National Institute Of Advanced Industrial & Technology Electronic device, manufacturing method of electronic device, substrate structure, and manufacturing method of substrate structure
US20150325495A1 (en) * 2013-01-18 2015-11-12 Fujitsu Limited Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same
US9991187B2 (en) * 2013-01-18 2018-06-05 Fujitsu Limited Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same
CN112968005A (en) * 2021-02-02 2021-06-15 北京大学东莞光电研究院 Diamond compact with interconnected pores and method for manufacturing same

Also Published As

Publication number Publication date
JP5315688B2 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5315688B2 (en) Multilayer semiconductor device
Chen et al. Covalently bonded graphene–carbon nanotube hybrid for high‐performance thermal interfaces
Zhang et al. A theoretical review on interfacial thermal transport at the nanoscale
US9716299B2 (en) Graphene based thermal interface materials and methods of manufacturing the same
Moore et al. Emerging challenges and materials for thermal management of electronics
JP5626400B2 (en) Multilayer semiconductor device
EP2472577B1 (en) Substrate for electronic device and electronic device
JP6380037B2 (en) Semiconductor device and electronic component using the same
RU2012118036A (en) LATERAL DISPERSION OF HEAT 3-D INTEGRAL DIAGRAM
JP5790023B2 (en) Manufacturing method of electronic parts
JP5707810B2 (en) Manufacturing method of semiconductor module
KR20100081298A (en) Layered heat spreader and method of making the same
Chen et al. Directional dependence of electrical and thermal properties in graphene-nanoplatelet-based composite materials
JP2013077837A5 (en)
US9049805B2 (en) Thermally-conductive particles in printed wiring boards
Wu et al. High thermal conductivity 2D materials: From theory and engineering to applications
Sudhindra et al. Specifics of thermal transport in graphene composites: effect of lateral dimensions of graphene fillers
JP2009164152A5 (en)
US7760507B2 (en) Thermally and electrically conductive interconnect structures
WO2014204828A2 (en) Thermal interface nanocomposite
Liu et al. Phonon transport in graphene based materials
TWI384911B (en) Printed wiring board and conductive wiring layer
Boschetto et al. Graphene and carbon nanotubes for electronics nanopackaging
Kumbhare et al. High-speed interconnects: history, evolution, and the road ahead
TW201238015A (en) Inner layer heat-dissipating board and multi-chip stack package structure having inner layer heat-dissipating board and fabrication method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101227

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5315688

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250