JP2009164152A - Laminated semiconductor device - Google Patents
Laminated semiconductor device Download PDFInfo
- Publication number
- JP2009164152A JP2009164152A JP2007339005A JP2007339005A JP2009164152A JP 2009164152 A JP2009164152 A JP 2009164152A JP 2007339005 A JP2007339005 A JP 2007339005A JP 2007339005 A JP2007339005 A JP 2007339005A JP 2009164152 A JP2009164152 A JP 2009164152A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive member
- hole
- heat
- stacked semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、複数の基板を積層することにより形成される積層型半導体装置に関する。 The present invention relates to a stacked semiconductor device formed by stacking a plurality of substrates.
従来、例えば回路素子が設けられた基板を積層して接合することにより形成される積層型半導体装置が知られている(例えば、特許文献1参照。)。 Conventionally, for example, a stacked semiconductor device formed by stacking and bonding substrates provided with circuit elements is known (see, for example, Patent Document 1).
この積層型半導体装置によれば、例えば電子機器への実装面積を増大させることなく、実装される基板の個数を増加させることができる。
しかしながら、複数の基板が積層されていることから、各基板のうち積層方向の中心部に配置された各基板に熱が発生したとき、その熱は積層型半導体装置の外方へ排出され難い。 However, since a plurality of substrates are stacked, when heat is generated in each of the substrates arranged in the central portion in the stacking direction, it is difficult for the heat to be discharged to the outside of the stacked semiconductor device.
特に、各基板間にそれぞれ互いに隣接する各基板をそれぞれ接着するための合成樹脂からなるアンダーフィルと称される接着剤が充填されている場合、アンダーフィルが各基板間の隙間内での熱伝導の抵抗になるため、各基板の熱を積層型半導体装置の外方へ排出し難くなる。各基板の熱が排出されることなく各基板に篭ると、各基板に形成された回路の異常動作や各基板の破損を招く。 In particular, when an adhesive called an underfill made of a synthetic resin for adhering each substrate adjacent to each other is filled between the substrates, the underfill conducts heat in the gap between the substrates. Therefore, it becomes difficult to exhaust the heat of each substrate to the outside of the stacked semiconductor device. If the heat is discharged to each substrate without discharging the heat from each substrate, an abnormal operation of a circuit formed on each substrate or damage to each substrate is caused.
そこで、本発明の目的は、各基板に生じた熱の排出効率を向上させることができる積層型半導体装置を提供することにある。 Therefore, an object of the present invention is to provide a stacked semiconductor device that can improve the efficiency of discharging heat generated in each substrate.
上記課題を解決するために、本発明に係る積層型半導体装置は、それぞれが間隔をおいて積層された複数の基板を備える積層型半導体装置であって、前記各基板間には、該基板間における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする。 In order to solve the above-described problem, a stacked semiconductor device according to the present invention is a stacked semiconductor device including a plurality of substrates that are stacked with a space between each of the substrates. The heat conductive member for improving the heat conductivity in is arrange | positioned.
本発明によれば、積層された各基板間に該各基板間における熱伝導率を向上させるための熱伝導性部材が配置されていることから、各基板に熱が生じたとき、その熱を熱伝導性部材に容易に吸収させることができる。これにより、各基板の熱を熱伝導性部材を介して各基板間から積層型半導体装置の外方へ容易に排出することができる。従って、各基板間に合成樹脂からなるアンダーフィルが充填されている場合に比べて、各基板の熱の排出効率が確実に向上する。 According to the present invention, since the heat conductive member for improving the thermal conductivity between the substrates is disposed between the stacked substrates, the heat is generated when heat is generated in the substrates. It can be easily absorbed by the heat conductive member. Thus, the heat of each substrate can be easily discharged from between the substrates to the outside of the stacked semiconductor device via the heat conductive member. Therefore, compared with the case where the underfill made of a synthetic resin is filled between the substrates, the heat discharge efficiency of each substrate is reliably improved.
また、上記課題を解決するために、本発明に係る積層型半導体装置は、積層された複数の基板を備える積層型半導体装置であって、前記各基板には、該各基板をその積層方向に連続して貫通する貫通孔が形成されており、該貫通孔内には、該貫通孔内における熱伝導率を向上させるための熱伝導性部材が配置されていることを特徴とする。 In order to solve the above problems, a stacked semiconductor device according to the present invention is a stacked semiconductor device including a plurality of stacked substrates, and each substrate is placed in the stacking direction. A continuous through-hole is formed, and a thermal conductive member for improving the thermal conductivity in the through-hole is disposed in the through-hole.
本発明によれば、積層された各基板をその積層方向に連続して貫通する貫通孔内に、該貫通孔内における熱伝導率を向上させるための熱伝導性部材が配置されていることから、各基板に熱が生じたとき、その熱を熱伝導性部材に容易に吸収させることができる。これにより、各基板間に合成樹脂からなるアンダーフィルが充填されているか否かに拘らず、また、各基板間に隙間が形成されているか否かに拘らず、各基板の熱を熱伝導性部材により各基板の積層方向に伝達することができる。従って、各基板の熱を熱伝導性部材を介して積層型半導体装置内からその外方へ容易に排出することができる。 According to the present invention, the heat conductive member for improving the thermal conductivity in the through hole is disposed in the through hole that continuously passes through the stacked substrates in the stacking direction. When heat is generated in each substrate, the heat conductive member can easily absorb the heat. As a result, regardless of whether or not the underfill made of synthetic resin is filled between the substrates and whether or not a gap is formed between the substrates, the heat of each substrate is thermally conductive. It can be transmitted in the stacking direction of each substrate by the member. Therefore, the heat of each substrate can be easily discharged from the stacked semiconductor device to the outside through the heat conductive member.
本発明によれば、各基板に生じた熱の排出効率を従来に比べて確実に向上させることができるので、各基板の熱が各基板に篭ることによって各基板の回路の異常動作や各基板の破損が生じることを、確実に防止することができる。 According to the present invention, it is possible to reliably improve the efficiency of discharging heat generated in each substrate as compared with the conventional case. It is possible to reliably prevent the occurrence of damage.
以下、本発明を図示の実施例に沿って説明する。 Hereinafter, the present invention will be described with reference to the illustrated embodiments.
本発明に係る積層型半導体装置10は、図1に示すように、それぞれの間に間隔をおいて上下方向に積層された複数の基板12を備える。
As shown in FIG. 1, the
各基板12は、図示の例では、それぞれ半導体チップ12で構成されている。各半導体チップ12は、従来よく知られているように、それぞれトランジスタ、抵抗体及びキャパシタ等の回路素子が形成された基板であり、半導体材料である単結晶シリコンからなる円形のウエハを切断して分離することにより形成される。
Each
各半導体チップ12には、隣接して配置される各半導体チップ12を互いに接続するための図示しない複数の接続部が形成されている。前記各接続部は、例えば互いに各半導体チップ12の下面12aに設けられており、該下面から突出している。前記各接続部によって各半導体チップ12がそれぞれ接続されることにより、各半導体チップ12間には、前記各接続部の突出量とほぼ等しい大きさの間隙Sが形成される。各間隙Sの大きさは、図示の例では、2μm〜30μmである。
Each
各半導体チップ12のうち最下層を構成する半導体チップ12の下方には、図示の例では、マイクロプロセッサ14(以下、MPUと称す。)が配置されている。MPU14は、図示の例では、その上面14aで最下層の半導体チップ12の下面12aに接触している。
In the illustrated example, a microprocessor 14 (hereinafter referred to as MPU) is disposed below the
また、図示の例では、最上層を構成する半導体チップ12の上方には、各半導体チップ12及びMPU14に生じた熱を吸収及び発散するためのヒートシンク15が配置されている。ヒートシンク15は、例えばアルミニウムや銅等の熱伝導性が高い金属で形成された板部材であり、最上層の半導体チップ12に当接するように配置されている。
Further, in the illustrated example, a
各半導体チップ12間の間隙S内には、それぞれ該間隙内における熱伝導率を向上させるための熱伝導性部材16が配置されている。
In the gaps S between the
熱伝導性部材16は、各半導体チップ12間の間隙Sを充填するように配置されており、図示の例では、ダイヤモンド薄膜16で構成されている。
The thermally
ダイヤモンド薄膜16は、例えばマイクロ波プラズマCVD法により成膜される。各間隙S内でダイヤモンド薄膜16が成膜されることにより、各間隙S内はダイヤモンド薄膜16で充填される。
The diamond
本実施例では、各半導体チップ12及び各ダイヤモンド薄膜16に、半導体チップ12の板厚方向すなわち半導体チップ12の積層方向に伸び、各半導体チップ12及びダイヤモンド薄膜16を連続して貫通する複数の貫通孔17が形成されている。
In the present embodiment, each
各貫通孔17の直径は、図示の例では、それぞれ約100nmに設定されている。各貫通孔17の一端17aは、それぞれ最下層を構成する半導体チップ12の下面12aに開放している。各貫通孔17の他端17bは、それぞれ最上層を構成する半導体チップ12の上面12bに開放している。これにより、各貫通孔17内には、それぞれMPU14及びヒートシンク15がそれぞれ部分的に露出する。
The diameter of each through
一般的に、MPU14は、その作動時に他の部分よりも温度が高くなる部分である複数のホットスポット14bを有する。ホットスポット14bは、従来よく知られているように、例えばMPU14の内部に設けられた各部の作動を制御する制御回路が配置された部分である。各貫通孔17は、図示の例では、それぞれ一端17aがMPU14の各ホットスポット14bの近傍に位置するように形成されている。
In general, the MPU 14 has a plurality of
各貫通孔17は、例えば従来よく知られた深反応性イオンエッチング(DRIE)、ビーム及びマイクロドリルを用いることにより、各半導体チップ12及び各ダイヤモンド薄膜16に形成される。
Each through-
各貫通孔17内には、該各貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されている。
In each through
貫通孔用熱伝導性部材18は、各貫通孔内17を充填するように配置されている。貫通孔用熱伝導性部材18は、図示の例では、複数の金属粒子で構成されている。
The through hole heat
金属粒子には、例えば金や銅のように、数多く知られている金属のうち熱伝導率が比較的高い金属を用いることが望ましい。 For the metal particles, it is desirable to use a metal having a relatively high thermal conductivity among many known metals such as gold and copper.
また、金属粒子には、その大きさがナノメートルオーダーであるナノ粒子を用いることが望ましい。ナノ粒子は、一般的に、他のナノ粒子との間に働く分子間力によって該他のナノ粒子と結合し易いため、ナノ粒子からなる塊を形成し易い。従って、金属粒子にナノ粒子を用いることにより、各貫通孔17内に大きな隙間をほとんど形成することなく金属粒子を充填し易くなる。
Moreover, it is desirable to use the nanoparticle whose magnitude | size is a nanometer order for a metal particle. In general, a nanoparticle is easily bonded to another nanoparticle by an intermolecular force acting between the nanoparticle and another nanoparticle, so that a lump composed of the nanoparticles is easily formed. Therefore, by using nanoparticles as the metal particles, the metal particles can be easily filled without forming a large gap in each through-
各半導体チップ12がそれぞれ発熱したとき、各間隙S内のダイヤモンド薄膜16には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。ダイヤモンド薄膜16に熱が与えられると、ダイヤモンド薄膜16を形成する炭素原子間の共有結合のフォノン振動によって、熱が極めて効率良く伝播されていく。これにより、各半導体チップ12の熱は、ダイヤモンド薄膜16を積層型半導体装置10の側方へ向けて伝うことにより、各間隙S内から積層型半導体10の側方へ放出される。
When each
また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。
A part of the heat of the
更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又はダイヤモンド薄膜16を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱の一部は、該貫通孔用熱伝導性部材である複数の金属粒子を上方へ向けて順次伝うことにより、各貫通孔17内から上方へ放出される。各貫通孔17内から上方へ放出された熱は、ヒートシンク15に伝達された後、該ヒートシンクから放出される。
Further, a part of the heat generated in each
また、MPU14が発熱したとき、MPU14の各ホットスポット14bに生じた熱の大部分は、MPU14の上面14aの各ホットスポット14bに対応する領域からMPU14の上方へ放出される。このとき、各貫通孔17の一端17aが、前記したように、MPU14の各ホットスポット14bの近傍に位置していることから、各ホットスポット14bに生じた熱の大部分は、各貫通孔17内にその一端17aを経て放出される。各貫通孔17内に放出された熱は、各貫通孔17内の貫通孔用熱伝導性部材18を上方へ向けて伝った後、ヒートシンク15に伝達され、該ヒートシンクから放出される。これにより、MPU14の部分のうち最も高温になるホットスポット14bの熱をMPU14から効率良く排出することができる。
When the
更に、MPU14に生じた熱の一部は、最下層を構成する半導体チップ12に伝わる。半導体チップ12に伝わった熱は、前記したと同様に、最下層の半導体チップ12と該半導体チップに隣接する半導体チップ12との間の間隙S内のダイヤモンド薄膜16、及び、各貫通孔17内の貫通孔用熱伝導性部材18である複数の金属粒子をそれぞれ順次伝って、積層型半導体装置10の外方に排出される。
Further, part of the heat generated in the
これにより、MPU14に生じた熱を効率よく排出することができるので、MPU14の温度上昇を抑制することができる。従って、MPU14の温度が許容最高温度を超えることによるMPU14の異常動作及び破損等を確実に防止することができる。
Thereby, since the heat generated in the
本実施例によれば、前記したように、積層された各半導体チップ12間の間隙Sに該間隙内での熱伝導率を向上させるための熱伝導性部材16が配置されていることから、各半導体チップ12に熱が生じたとき、その熱を熱伝導性部材16に容易に吸収させることができる。
According to the present embodiment, as described above, the thermal
これにより、各半導体チップ12の熱を熱伝導性部材16を介して各半導体チップ12間から積層型半導体装置10の外方へ容易に排出することができるので、各半導体チップ12間に従来のような合成樹脂からなるアンダーフィルが充填されている場合に比べて、各半導体チップ12の熱の排出効率が確実に向上する。
Thus, the heat of each
従って、各半導体チップ12の熱が該各半導体チップに篭ることによって該各半導体チップの回路の異常動作や各半導体チップ12の破損が生じることを、確実に防止することができる。
Accordingly, it is possible to reliably prevent the abnormal operation of the circuit of each semiconductor chip or the damage of each
また、前記したように、各半導体チップ12及び各ダイヤモンド薄膜16にそれらを貫通して形成された複数の貫通孔17内に、該各貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されている。このことから、各半導体チップ12に生じた熱を、各半導体チップ12間の熱伝導性部材16により積層型半導体装置10の側方へ排出することができることに加えて、貫通孔17内の貫通孔用熱伝導性部材18により積層型半導体装置10の上方又は下方へ排出することができる。これにより、各半導体チップ12に生じた熱の排出効率をより向上させることができる。
Further, as described above, in the plurality of through
更に、各半導体チップ12間の間隙S内に熱伝導性部材16が充填されていることから、積層型半導体装置10に各半導体チップ12の積層方向に荷重が作用したとき、該外力は各半導体チップ12間の間隙S内の熱伝導性部材16を圧縮する圧縮力として該熱伝導性部材で受け止められる。これにより、各半導体チップ12の積層方向に作用する荷重に対する強度が積層型半導体装置10に確保される。
Further, since the heat
本実施例では、熱伝導性部材16がダイヤモンド薄膜で構成された例を示したが、これに代えて、図2に示すように、複数の筒状のカーボンナノチューブ19(以下、CNTと称す。)で熱伝導性部材16を構成することができる。
In this embodiment, an example in which the heat
CNT19は、従来よく知られているように、0.5〜2.0nm程度の直径を有し、1〜100μm程度の長さを有する繊維状の炭素材料である。また、CNT19は、ダイヤモンドの熱伝導率よりも高い熱伝導率を有する。CNT19には、単層CNTや、二層CNT及び三層CNTのような多層CNTがあり、また、結晶構造及び直径等が異なる複数の種類があり、層の数、結晶構造及び直径等に応じて導電性が異なる。本実施例では、このような多くの種類のうち、導電性が低いCNT19が用いられる。
As is well known, the
各半導体チップ12がそれぞれ発熱したとき、各間隙S内の複数のCNT19には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。CNT19に各半導体チップ12から熱が与えられると、CNT19には格子振動が生じる。これにより、各半導体チップ12の熱は、各CNT19がそれぞれ接触することなく離れていたとしても各CNT19間で伝達される。各間隙S内で複数のCNT19間を積層型半導体装置10の側方へ向けて伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。
When each
また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。
A part of the heat of the
更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は複数のCNT19を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱は、該貫通孔用熱伝導性部材を介してヒートシンク15に伝達された後、該ヒートシンクから放出される。
Further, a part of the heat generated in each
図2に示す例によれば、前記したように、複数のCNT19がそれぞれ離れていても該CNTの格子振動により熱が伝達される。このことから、各間隙S内に従来のように単なる合成樹脂材料を注入する場合に比べて、各間隙S内での熱伝導性を確実に向上させることができる。
According to the example shown in FIG. 2, as described above, even if the plurality of
また、各CNTの格子振動により熱が伝達されることから、各間隙S内でのCNT19の配置態様に拘らず、熱を確実に伝達することができる。これにより、複数のCNT19をそれぞれ接触させる必要はないので、複数のCNT19のような熱伝導性材料を各間隙S内に挿入した後に該熱伝導性材料をそれぞれ接触させる作業を行う場合に比べて、各間隙S内への熱伝導性部材16の配置を容易に行うことができる。
Moreover, since heat is transmitted by the lattice vibration of each CNT, heat can be reliably transmitted regardless of the arrangement of the
更に、図2に示す例によれば、導電性が低いCNT19が用いられていることから、各半導体チップ12がそれぞれ各CNT19によって電気的に接続されることを、確実に抑制することができる。
Furthermore, according to the example shown in FIG. 2, since the
図2に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。
In the example shown in FIG. 2, an example in which a plurality of metal particles is used for the through hole thermal
図2に示す例において、複数のCNT19を各間隙S内に挿入する際、誘電泳動力により、各CNT19の軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置することができる。
In the example shown in FIG. 2, when inserting a plurality of
この場合、例えば図3に示すような誘電泳動装置20が用いられる。誘電泳動装置20は、一対の電極板21,22と、該各電極板に交流電圧を印加するための交流電源23とを備える。各電極板21,22は、それぞれ積層型半導体装置10の両側方から該積層型半導体装置を挟むように配置されている。
In this case, for example, a
複数のCNT19が分散された溶液24中に、複数の貫通孔17が形成される前の積層型半導体装置10が浸された状態で、交流電源23を作動させることにより、両電極板21,22間に交流電圧を印加する。これにより、溶液24中の複数のCNT19に誘電泳動の原理に基づく力を作用させる。
By operating the
すなわち、複数のCNT19が分散された溶液24に電場を与えると、溶液24と各CNT19との分極率の相違により誘起双極子モーメントが発生し、各CNT9の両側に形成される電場強度の差が誘起双極子が及ぼす力の差となって、各CNT19に力が作用する。このときに働く誘電泳動力FDEPは、次式で表されることが知られている。
That is, when an electric field is applied to the
FDEP=2πεma3Re[(ε p −ε m )/(ε p +2ε m )]∇E2 …(1) 式(1)中の、aは各CNT19の半径[m]、εは誘電率[F/m]、添え字p及びmはそれぞれCNT19及び該CNTが混入された溶液24を示している。Eは電界(V/m)であり、Re[f(x)]は複素数f(x)の実数部分だけを取り出す演算子である。εは、 ε=ε−(σ/ω)j …(2)で定義される複素誘電率である。σは導電率[S/m]であり、ω(=2πf)は角周波数[Hz]であり、fは印加周波数[Hz]である。jは虚数単位である。式(1)中のRe[ ]の中身は、Clausius−Mossotti因子(CM因子:K(ω))と呼ばれており、分極の程度を表している。
F DEP = 2πε m a 3 Re [(ε p - ε m) / (ε p +2 ε m)] ∇
K(ω)=(ε p −ε m )/(ε p +2ε m ) …(3) 式(2)及び式(3)によれば、このCM因子は、溶液24及び各CNT19の導電率、誘電率、更に、印加する電圧の周波数に依存し、−0.5〜1.0の値をとる。式(1)によれば、誘電泳動力の方向は、CM因子に依存する。すなわち、CM因子の実部が正の場合には誘電泳動力は正となり、各CNT19には電場強度の大きい方に誘導する正の誘電泳動が作用する。他方、CM因子の実部が負の場合には誘電泳動力は負となり、各CNT19には電場強度の弱い方に誘導する負の誘電泳動力が作用する。
K (ω) = ( ε p −ε m ) / ( ε p +2 ε m ) (3) According to the equations (2) and (3), this CM factor is the conductivity of the
従って、各電極板21,22に電圧を印加したときに、各間隙S内の電場強度が各間隙Sの外方における電場強度よりも強い場合には、各CNT19に正の誘電泳動力が作用するように印加電圧の周波数等を設定する。他方、各間隙S内の電場強度が各間隙Sの外方における電場強度よりも弱い場合には、各CNT19に負の誘電泳動力が作用するように印加電圧の周波数等を設定する。これにより、溶液24中に分散した各CNT19は、誘電泳動力により各間隙S内に挿入される。このとき、各CNT19は、それぞれの一端が誘電泳動力により各間隙S内に向けて引っ張られるので、該各間隙内に挿入された各CNT19は、その軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置される。
Therefore, when a voltage is applied to each
図3に示す例によれば、前記したように、複数のCNT19が誘電泳動力により各半導体チップ12の板厚方向に直交する方向を向くように配置されている。このことから、各間隙S内での熱の伝達方向を一方向にすることができる。CNTにおいては、熱はフォノン振動およびπ電子によって伝播される。すなわち、熱はグラフェンウォールを伝って流れていく。従って、個々のCNTの長軸方向を揃えて配置することが、熱を伝播する上で最も効率的である。各CNT19のグラフェンウォールを熱が伝播することによって、複数のCNT19がそれぞれ不規則な方向を向いて配置されている場合に比べて、効率良く熱を系外へ輸送することができる。これにより、各間隙S内での熱伝導性をより確実に向上させることができる。
According to the example shown in FIG. 3, as described above, the plurality of
また、全てのCNT19が各半導体チップ12の板厚方向に直交する方向を向いていることから、各CNT19が各半導体チップ12を跨ぐように配置されることが防止される。これにより、複数のCNT19がそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれCNT19によって電気的に接続されることを、確実に抑制することができる。
In addition, since all the
図1乃至図3に示す例では、熱伝導性部材16がダイヤモンド薄膜及び複数のCNT19で構成された例を示したが、これに代えて、複数のCNT19が混入された合成樹脂材料で熱伝導性部材16を構成することができる。
In the example shown in FIG. 1 to FIG. 3, the example in which the heat
この場合、複数のCNT19が混入される合成樹脂材料には、例えばエポキシ樹脂を用いることができる。複数のCNTが混入された合成樹脂材料は、流動性が確保された状態で各間隙S内に注入された後、硬化することにより各間隙S内に充填される。
In this case, for example, an epoxy resin can be used as the synthetic resin material into which the plurality of
また、この場合において、溶剤24を液状の合成樹脂材料に置き換えることにより、図3に示した例と同様に、各間隙S内に注入された合成樹脂材料に混入した各CNT19をそれぞれの軸線が各半導体チップ12の板厚方向に直交する方向を向くように配置することができる。
Further, in this case, by replacing the solvent 24 with a liquid synthetic resin material, each axis line of each
また、図1乃至図3に示す例では、熱伝導性部材16がダイヤモンド薄膜16又は複数のCNT19で構成された例を示したが、これに代えて、図4及び図5に示すように、電気伝導性を有しない合成樹脂材料25でCNT26を包んだ複数の粒状部材27で熱伝導性部材16を構成することができる。
Moreover, in the example shown in FIGS. 1 to 3, the example in which the heat
各粒状部材27は、図5に示すように、粒状に形成された合成樹脂材料25の中に複数のCNT26を埋設することにより形成されている。各粒状部材27は、それぞれCNT26と樹脂原料を混練することにより形成される。合成樹脂材料25には、例えばアクリル系樹脂、スチレン系樹脂、PET樹脂、ブタジエン系樹脂及びフェノール系樹脂が用いられる。
As shown in FIG. 5, each
各半導体チップ12がそれぞれ発熱したとき、各間隙S内の複数の粒状部材27には、各半導体チップ12の熱の大部分が該各半導体チップから与えられる。このとき、各粒状部材27の各CNT26に合成樹脂材料25を介して各半導体チップ12から熱が与えられると、各CNT26にはそれぞれ格子振動が生じる。これにより、各半導体チップ12の熱は、各CNT26がそれぞれ接触することなく離れていたとしても、熱は各粒状部材27内で各CNT26間を伝達され、更に、各粒状部材27間でCNT26間を伝達される。各間隙S内で各粒状部材27間を積層型半導体装置10の側方へ向けて順次伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。
When each
また、最上層を構成する半導体チップ12の熱の一部は、該半導体チップに当接するヒートシンク15に伝達された後、該ヒートシンクから放出される。
A part of the heat of the
更に、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は各粒状部材27の各CNT26を介して、各貫通孔17内の貫通孔用熱伝導性部材18に伝わる。各貫通孔17内の貫通孔用熱伝導性部材18に伝わった熱は、該貫通孔用熱伝導性部材を介してヒートシンク15に伝達された後、該ヒートシンクから放出される。
Further, a part of the heat generated in each
図4及び図5に示す例によれば、複数のCNT26が電気伝導性を有しない合成樹脂材料25により覆われていることから、各CNT26がそれぞれ互いに隣接する各半導体チップ12間を跨るように配置されることはなく、また、各CNT26が各粒状部材27間で接触することはない。これにより、各粒状部材27の各CNT26がそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれ各粒状部材27の各CNT26によって電気的に導通することを、確実に抑制することができる。
According to the example shown in FIGS. 4 and 5, since the plurality of
図4及び図5に示す例では、各半導体チップ12間の電気的な導通を阻止し且つ熱伝導率を向上させるために、電気伝導性を有しない合成樹脂材料25でCNT26を包んだ複数の粒状部材27を熱伝導性部材16に用いた例を示したが、これに代えて、図6に示すような熱伝導性部材16を本発明に用いることができる。
In the example shown in FIGS. 4 and 5, in order to prevent electrical conduction between the semiconductor chips 12 and improve the thermal conductivity, a plurality of
図6に示す例では、熱伝導性部材16は、電気伝導性を有しない合成樹脂材料からなるシート部材36内に、複数のCNTを固めて形成される複数のブロック37を埋設することにより形成される。
In the example shown in FIG. 6, the heat
各ブロック37は、図示の例では、それぞれシート部材36の上面36a及び下面36bから露出することなく厚さ方向の中央部に配置されており、且つ、各半導体チップ12の積層方向に直交する方向へ所定の間隔をおいて配置されている。
In the illustrated example, each
図6に示す例によれば、各半導体チップ12に生じた熱は、シート部材36内の各ブロック37を構成するCNTの格子振動により各ブロック37間を伝達する。シート部材36内を積層型半導体装置10の側方へ向けて順次伝達された熱は、各間隙S内から積層型半導体10の側方へ放出される。
According to the example shown in FIG. 6, the heat generated in each
また、CNTからなる複数のブロック37が電気伝導性を有しない合成樹脂材料により覆われていることから、各ブロック37がそれぞれ互いに隣接する各半導体チップ12間を跨るように配置されることはなく、また、各ブロック37が各半導体チップ12間で接触することはない。これにより、各ブロック37のCNTがそれぞれ高い導電性をたとえ有していたとしても、各半導体チップ12がそれぞれ各ブロック37のCNTによって電気的に導通することを、確実に抑制することができる。
In addition, since the plurality of
更に、積層型半導体装置10を形成する際、各半導体チップ12を積層するときに該各半導体チップ間にシート部材36を挟み込むことができるので、各半導体チップ12間への熱伝導性部材16の配置作業をより容易に行うことができる。
Further, when the
図6に示す例では、各ブロック37がそれぞれシート部材36の上面36a及び下面36bから露出することなく厚さ方向の中央部に配置された例を示したが、これに代えて、各ブロック37をそれぞれシート部材36の上面36a及び下面36bのいずれか一方の面から露出するように配置することができる。この場合、上面36a又は下面36bから露出した各ブロック37が互いに隣接する各半導体チップ12の一方に接触しても、該各半導体チップが互いに電気的に導通することはない。
In the example shown in FIG. 6, each
図4及び図6に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。
In the example shown in FIGS. 4 and 6, an example in which a plurality of metal particles is used for the thermal
図1乃至図6に示す例では、各貫通孔17内に充填された貫通孔用熱伝導性部材18が複数の金属粒子で構成された例を示したが、これに代えて、図7に示すように、複数のCNT28で貫通孔用熱伝導性部材18を構成することができる。
In the example shown in FIG. 1 to FIG. 6, the example in which the through hole heat
この場合、各半導体チップ12に生じた熱の一部は、発熱した各半導体チップ12から直接又は各間隙S内の熱伝導性部材16を介して、各貫通孔17内に放出される。このとき、各貫通孔17内に充填された各CNT28には、各貫通孔17内に放出された熱が与えられる。CNT28に熱が与えられると、CNT28の格子振動により、各半導体チップ12の熱は、各CNT28がそれぞれ接触することなく離れていたとしても、各CNT28間で伝達される。各貫通孔17内で各CNT28を上方へ向けて順次伝達した熱は、各貫通孔17内からその上方へ放出される。各貫通孔17内から上方へ放出された熱は、ヒートシンク15に伝達された後、該ヒートシンクから放出される。
In this case, part of the heat generated in each
また、MPU14が発熱したとき、MPU14の各ホットスポット14bに生じた熱の大部分は、MPU14の上面14aの各ホットスポット14bに対応する領域からMPU14の上方へ放出される。このとき、各貫通孔17の一端17aが、前記したように、MPU14の各ホットスポット14bの近傍に位置していることから、各ホットスポット14bに生じた熱の大部分は、各貫通孔17内にその一端17aを経て放出される。各貫通孔17内に放出された熱は、各貫通孔17内の各CNT28を上方へ向けて順次伝った後、ヒートシンク15に伝達され、該ヒートシンクから放出される。
When the
図7に示す例において、複数のCNT28を各貫通孔17内に詰め込む際、誘電泳動力により、各CNT28の軸線が各貫通孔の伸長方向を向くように該貫通孔内に各CNT28を配置することができる。
In the example shown in FIG. 7, when a plurality of
この場合、例えば図8に示すような誘電泳動装置29が用いられる。誘電泳動装置29は、一対の電極30,31板と、該各電極板に交流電圧を印加するための交流電源32とを備える。各電極30,31板は、それぞれ積層型半導体装置10の上方及び下方から該積層型半導体装置を挟むように配置されている。
In this case, for example, a
図3に示した例と同様に、複数のCNT28が分散された溶液33中に、複数の貫通孔17が形成された積層型半導体装置10が浸された状態で、交流電源32を作動させることにより、両電極30,31板間に交流電圧を印加する。これにより、合成樹脂材料中の複数のCNT28に誘電泳動力を作用させる。複数のCNT28が分散される溶液33には、例えば純水(脱イオン水である。)や、純水に例えばtween20(登録商標)のような界面活性剤を含有させたもの等を用いることができる。
As in the example shown in FIG. 3, the
各電極30,31板に電圧を印加したときに、各貫通孔17内の電場強度が各貫通孔17の外方における電場強度よりも強い場合には、各CNT28に正の誘電泳動力が作用するように印加電圧の周波数等を設定する。他方、各貫通孔17内の電場強度が各貫通孔17の外方における電場強度よりも弱い場合には、各CNT28に負の誘電泳動力が作用するように印加電圧の周波数等を設定する。これにより、溶液33内に混入した各CNT28は、誘電泳動力により各貫通孔17内に挿入される。このとき、各CNT28は、それぞれの一端が誘電泳動力により各貫通孔17内に向けて引っ張られるので、各貫通孔17内に挿入された各CNT28は、その軸線が各貫通孔17の伸長方向を向くように配置される。
When a voltage is applied to the
図8に示す例によれば、複数のCNT28が誘電泳動力により各貫通孔17の伸長方向を向くように配置されている。このことから、各間隙S内での熱の伝達方向を一方向にすることができる。CNTにおいては、熱はフォノン振動およびπ電子によって伝播される。すなわち、熱はグラフェンウォールを伝って流れていく。従って、個々のCNTの長軸方向を揃えて配置することが、熱を伝播する上で最も効率的である。各CNT19のグラフェンウォールを熱が伝播することによって、複数のCNT19がそれぞれ不規則な方向を向いて配置されている場合に比べて、効率良く熱を系外へ輸送することができる。これにより、各間隙S内での熱伝導性をより確実に向上させることができる。
According to the example shown in FIG. 8, the plurality of
図7及び図8に示す例では、各貫通孔17内に複数のCNT28を単に詰め込んだ例を示したが、これに代えて、複数のCNT34を各貫通孔17内で成長させることにより各貫通孔17内に充填させることができる。
In the example shown in FIGS. 7 and 8, an example in which a plurality of
各貫通孔17内で複数のCNT34を成長させる際、例えば、各貫通孔17の一端aに粒径が数nmのFe微粒子及びCo微粒子を析出させた後、メタン及びエチレン等のハイドロカーボンガス、あるいは、アルコール蒸気を導入しながら、熱CVDによりCNT34を成長させる。各貫通孔17内で複数のCNT34を一端17aから他端17bに向けて成長させることにより、それぞれの軸線が貫通孔17の伸長方向を向くように該貫通孔内に配置され且つMPU14からヒートシンク15に至る複数のCNT34が形成される。
When growing a plurality of CNTs 34 in each through
この例によれば、各貫通孔17内で複数のCNT34を成長させることにより、約100nmという極めて小さい孔内にCNT34を容易に充填することができる。
According to this example, by growing a plurality of CNTs 34 in each through
図1乃至図8に示す例では、各半導体チップ12間の間隙Sと各貫通孔17内とに、それぞれ熱伝導率を向上させるための部材を充填させた例を示したが、これに代えて、各貫通孔17内の貫通孔用熱伝導性部材18を不要とすることができる。
In the example shown in FIGS. 1 to 8, the example in which the gap S between the semiconductor chips 12 and the inside of each through
この場合、各貫通孔17内には、積層型半導体装置10に各半導体チップ12の積層方向に沿った強度を確保すべく従来用いられていた合成樹脂からなるアンダーフィル材を各半導体チップ12間に充填することができる。
In this case, in each through-
また、図1乃至図8に示す例では、各半導体チップ12及び熱伝導性部材16にそれぞれ複数の貫通孔17が形成された例を示したが、これに代えて、図9に示すように、各貫通孔17を不要とすることができる。
In the example shown in FIGS. 1 to 8, an example in which a plurality of through
この場合、各半導体チップ12及びMPU14に生じた熱の一部は、それぞれ各間隙S内の熱伝導性部材16を経て積層型半導体装置10の外方へ排出される。また、各半導体チップ12及びMPU14に生じた熱の一部は、それぞれ各間隙S内の熱伝導性部材16及び各半導体チップ12をそれぞれ経てヒートシンク15に達し、該ヒートシンクから積層型半導体装置10の外方へ排出される。
In this case, part of the heat generated in each
更に、図1乃至図9に示す例では、各半導体チップ12間の間隙Sに熱伝導性部材16が配置された例を示したが、これに代えて、図10に示すように、各間隙S内の熱伝導性部材16を不要とすることができる。
Further, in the example shown in FIGS. 1 to 9, the example in which the heat
この場合、各間隙Sには、積層型半導体装置10に各半導体チップ12の積層方向に沿った強度を確保すべく従来用いられていた合成樹脂からなるアンダーフィル材35を各半導体チップ12間に充填することができる。
In this case, in each gap S, an
また、この場合、各半導体チップ12及びMPU14に生じた熱は、それぞれ各貫通孔16内の貫通孔用熱伝導性部材18及びヒートシンク15を経て該ヒートシンクから積層型半導体装置10の外方へ排出される。
Further, in this case, the heat generated in each
更に、各間隙S内の熱伝導性部材16を不要とする場合、図11に示すように、前記接続部を不要とすることにより、各半導体チップ12間に間隙Sを形成することなく各半導体チップ12を積層することができる。
Further, when the heat
この場合、前記接続部による接続に代えて、互いに隣接する半導体チップ12同士を融着させることにより各半導体チップ12をそれぞれ接続することができる。
In this case, each
図10及び図11に示す例によれば、各貫通孔17内に、該貫通孔内における熱伝導率を向上させるための貫通孔用熱伝導性部材18が配置されていることから、各半導体チップ12に熱が生じたとき、その熱を貫通孔用熱伝導性部材18に容易に吸収させることができる。これにより、各半導体チップ12間に従来のような合成樹脂からなるアンダーフィルが充填されているか否かに拘らず、また、各半導体チップ12間に間隙Sが形成されているか否かに拘らず、各半導体チップ12の熱を貫通孔用熱伝導性部材18により各半導体チップ12の積層方向に伝達することができるので、各半導体チップ12の熱を貫通孔用熱伝導性部材18を介して積層型半導体装置10内からその外方へ容易に排出することができる。
According to the example shown in FIGS. 10 and 11, each through-
図10及び図11に示す例では、各貫通孔17内の貫通孔用熱伝導性部材18に複数の金属粒子が用いられた例を示したが、これに代えて、複数の金属粒子以外の貫通孔用熱伝導性部材18を用いることができる。
In the example shown in FIGS. 10 and 11, an example in which a plurality of metal particles is used for the thermal
図1乃至図11に示す例では、各貫通孔17の直径がそれぞれ同一である例を示したが、これに代えて、例えば、MPU14のホットスポット14bの近傍に配置された各貫通孔17の直径を他の各貫通孔17よりも大きくすることができる。
In the example shown in FIGS. 1 to 11, an example in which the diameters of the through
この場合、ホットスポット14bの近傍の各貫通孔17が単位時間当たりに取り入れ可能な熱量を増加させることができるので、ホットスポット14b生じた熱をより短時間で排出することができる。
In this case, each through-
また、図1乃至図11に示す例において、MPU14のホットスポット14bの近傍に配置された各貫通孔17の個数を増加させることができる。
Further, in the example shown in FIGS. 1 to 11, the number of through
この場合、ホットスポット14bに熱をより多く貫通孔17内に取り入れることができるので、ホットスポット14b生じた熱をより短時間で排出することができる。
In this case, since more heat can be taken into the
更に、図1乃至図11に示す例では、各貫通孔17がそれぞれMPU14のホットスポット14bの近傍に配置された例を示したが、これに代えて、又は、これに加えて、各半導体チップ12のそれぞれの高温部や、各半導体チップ12のうち最も高温になる半導体チップの高温部等の近傍に各貫通孔17が配置されるように該各貫通孔を形成することができる。
Further, in the example shown in FIGS. 1 to 11, the example in which each through
また、図1乃至図11に示す例では、積層型半導体装置10の下方にMPU14が配置された例を示したが、これに代えて、MPU14以外のLSIやICを積層型半導体装置10の下方に配置することができる。
In the example shown in FIGS. 1 to 11, the
10 積層型半導体装置
12 基板(半導体チップ)
16 熱伝導性部材
17 貫通孔
18 貫通孔用熱伝導性部材
19,26,28 カーボンナノチューブ
27 粒状部材
10 Stacked
16 Thermal
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339005A JP5315688B2 (en) | 2007-12-28 | 2007-12-28 | Multilayer semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007339005A JP5315688B2 (en) | 2007-12-28 | 2007-12-28 | Multilayer semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013089530A Division JP5626400B2 (en) | 2013-04-22 | 2013-04-22 | Multilayer semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009164152A true JP2009164152A (en) | 2009-07-23 |
JP2009164152A5 JP2009164152A5 (en) | 2011-05-06 |
JP5315688B2 JP5315688B2 (en) | 2013-10-16 |
Family
ID=40966489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007339005A Active JP5315688B2 (en) | 2007-12-28 | 2007-12-28 | Multilayer semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5315688B2 (en) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050259A (en) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | Three-dimensional multilayer semiconductor device |
JP2011096980A (en) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | Semiconductor device, and method for manufacturing the same |
CN102097399A (en) * | 2009-12-10 | 2011-06-15 | 英特赛尔美国股份有限公司 | Heat conduction for chip stacks and 3-D circuits |
WO2011145159A1 (en) * | 2010-05-17 | 2011-11-24 | パナソニック株式会社 | Semiconductor device, and process for production thereof |
JP2012142572A (en) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | Semiconductor package and manufacturing method thereof |
JP2012156484A (en) * | 2011-01-04 | 2012-08-16 | Napura:Kk | Light-emitting device |
JP2013008940A (en) * | 2011-05-26 | 2013-01-10 | Napura:Kk | Substrate for electronic apparatus and electronic apparatus |
US8367478B2 (en) | 2011-06-02 | 2013-02-05 | International Business Machines Corporation | Method and system for internal layer-layer thermal enhancement |
EP2555239A3 (en) * | 2011-08-04 | 2013-06-05 | Sony Mobile Communications AB | Thermal package with heat slug for die stacks |
WO2014112166A1 (en) * | 2013-01-18 | 2014-07-24 | 独立行政法人産業技術総合研究所 | Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same |
US9129929B2 (en) | 2012-04-19 | 2015-09-08 | Sony Corporation | Thermal package with heat slug for die stacks |
US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
CN112968005A (en) * | 2021-02-02 | 2021-06-15 | 北京大学东莞光电研究院 | Diamond compact with interconnected pores and method for manufacturing same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7030666B2 (en) | 2018-09-20 | 2022-03-07 | 株式会社東芝 | Semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235446A (en) * | 1984-05-09 | 1985-11-22 | Nec Corp | Semiconductor device and manufacture thereof |
JPH0529533A (en) * | 1991-07-23 | 1993-02-05 | Fujitsu Ltd | Semiconductor device |
JP2000012765A (en) * | 1998-06-17 | 2000-01-14 | Nec Corp | Laminated semiconductor device heat dissipating structure |
JP2006147801A (en) * | 2004-11-18 | 2006-06-08 | Seiko Precision Inc | Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet |
JP2006245311A (en) * | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing process |
JP2008091879A (en) * | 2006-08-15 | 2008-04-17 | Qimonda Ag | Integrated circuit package with heat radiation device, and its manufacturing method |
JP2008519452A (en) * | 2004-11-04 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Integrated circuit nanotube-based substrates |
-
2007
- 2007-12-28 JP JP2007339005A patent/JP5315688B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60235446A (en) * | 1984-05-09 | 1985-11-22 | Nec Corp | Semiconductor device and manufacture thereof |
JPH0529533A (en) * | 1991-07-23 | 1993-02-05 | Fujitsu Ltd | Semiconductor device |
JP2000012765A (en) * | 1998-06-17 | 2000-01-14 | Nec Corp | Laminated semiconductor device heat dissipating structure |
JP2008519452A (en) * | 2004-11-04 | 2008-06-05 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Integrated circuit nanotube-based substrates |
JP2006147801A (en) * | 2004-11-18 | 2006-06-08 | Seiko Precision Inc | Heat dissipating sheet, interface, electronic parts, and manufacturing method of heat dissipating sheet |
JP2006245311A (en) * | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | Semiconductor device and its manufacturing process |
JP2008091879A (en) * | 2006-08-15 | 2008-04-17 | Qimonda Ag | Integrated circuit package with heat radiation device, and its manufacturing method |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050259A (en) * | 2008-08-21 | 2010-03-04 | Zycube:Kk | Three-dimensional multilayer semiconductor device |
JP2011096980A (en) * | 2009-11-02 | 2011-05-12 | Toshiba Corp | Semiconductor device, and method for manufacturing the same |
CN102097399A (en) * | 2009-12-10 | 2011-06-15 | 英特赛尔美国股份有限公司 | Heat conduction for chip stacks and 3-D circuits |
CN102593021A (en) * | 2009-12-10 | 2012-07-18 | 英特赛尔美国股份有限公司 | Heat conduction for chip stacks and 3-D circuits |
WO2011145159A1 (en) * | 2010-05-17 | 2011-11-24 | パナソニック株式会社 | Semiconductor device, and process for production thereof |
JP2012142572A (en) * | 2010-12-31 | 2012-07-26 | Samsung Electronics Co Ltd | Semiconductor package and manufacturing method thereof |
US9704793B2 (en) | 2011-01-04 | 2017-07-11 | Napra Co., Ltd. | Substrate for electronic device and electronic device |
JP2012156484A (en) * | 2011-01-04 | 2012-08-16 | Napura:Kk | Light-emitting device |
JP2013008940A (en) * | 2011-05-26 | 2013-01-10 | Napura:Kk | Substrate for electronic apparatus and electronic apparatus |
US8367478B2 (en) | 2011-06-02 | 2013-02-05 | International Business Machines Corporation | Method and system for internal layer-layer thermal enhancement |
EP2555239A3 (en) * | 2011-08-04 | 2013-06-05 | Sony Mobile Communications AB | Thermal package with heat slug for die stacks |
US9129929B2 (en) | 2012-04-19 | 2015-09-08 | Sony Corporation | Thermal package with heat slug for die stacks |
WO2014112166A1 (en) * | 2013-01-18 | 2014-07-24 | 独立行政法人産業技術総合研究所 | Electronic device, method for manufacturing same, substrate structure, and method for manufacturing same |
JP2014138178A (en) * | 2013-01-18 | 2014-07-28 | National Institute Of Advanced Industrial & Technology | Electronic device, manufacturing method of electronic device, substrate structure, and manufacturing method of substrate structure |
US20150325495A1 (en) * | 2013-01-18 | 2015-11-12 | Fujitsu Limited | Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same |
US9991187B2 (en) * | 2013-01-18 | 2018-06-05 | Fujitsu Limited | Electronic device and method for manufacturing the same, and substrate structure and method for manufacturing the same |
CN112968005A (en) * | 2021-02-02 | 2021-06-15 | 北京大学东莞光电研究院 | Diamond compact with interconnected pores and method for manufacturing same |
Also Published As
Publication number | Publication date |
---|---|
JP5315688B2 (en) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5315688B2 (en) | Multilayer semiconductor device | |
Chen et al. | Covalently bonded graphene–carbon nanotube hybrid for high‐performance thermal interfaces | |
Zhang et al. | A theoretical review on interfacial thermal transport at the nanoscale | |
US9716299B2 (en) | Graphene based thermal interface materials and methods of manufacturing the same | |
Moore et al. | Emerging challenges and materials for thermal management of electronics | |
JP5626400B2 (en) | Multilayer semiconductor device | |
EP2472577B1 (en) | Substrate for electronic device and electronic device | |
JP6380037B2 (en) | Semiconductor device and electronic component using the same | |
RU2012118036A (en) | LATERAL DISPERSION OF HEAT 3-D INTEGRAL DIAGRAM | |
JP5790023B2 (en) | Manufacturing method of electronic parts | |
JP5707810B2 (en) | Manufacturing method of semiconductor module | |
KR20100081298A (en) | Layered heat spreader and method of making the same | |
Chen et al. | Directional dependence of electrical and thermal properties in graphene-nanoplatelet-based composite materials | |
JP2013077837A5 (en) | ||
US9049805B2 (en) | Thermally-conductive particles in printed wiring boards | |
Wu et al. | High thermal conductivity 2D materials: From theory and engineering to applications | |
Sudhindra et al. | Specifics of thermal transport in graphene composites: effect of lateral dimensions of graphene fillers | |
JP2009164152A5 (en) | ||
US7760507B2 (en) | Thermally and electrically conductive interconnect structures | |
WO2014204828A2 (en) | Thermal interface nanocomposite | |
Liu et al. | Phonon transport in graphene based materials | |
TWI384911B (en) | Printed wiring board and conductive wiring layer | |
Boschetto et al. | Graphene and carbon nanotubes for electronics nanopackaging | |
Kumbhare et al. | High-speed interconnects: history, evolution, and the road ahead | |
TW201238015A (en) | Inner layer heat-dissipating board and multi-chip stack package structure having inner layer heat-dissipating board and fabrication method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101227 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20110106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20121109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130422 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5315688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |