JP2009159043A - Mute circuit, audio signal amplification circuit using the same and control method of mute transistor - Google Patents

Mute circuit, audio signal amplification circuit using the same and control method of mute transistor Download PDF

Info

Publication number
JP2009159043A
JP2009159043A JP2007332123A JP2007332123A JP2009159043A JP 2009159043 A JP2009159043 A JP 2009159043A JP 2007332123 A JP2007332123 A JP 2007332123A JP 2007332123 A JP2007332123 A JP 2007332123A JP 2009159043 A JP2009159043 A JP 2009159043A
Authority
JP
Japan
Prior art keywords
mute
audio signal
transistor
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007332123A
Other languages
Japanese (ja)
Inventor
Kiminori Takemasa
公則 竹正
Takashi Miyake
喬 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007332123A priority Critical patent/JP2009159043A/en
Publication of JP2009159043A publication Critical patent/JP2009159043A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a mute circuit expanding an amplitude range of an audio signal. <P>SOLUTION: In the mute circuit for audio signals, a mute transistor M10 is provided between a signal line 112, on which an audio signal S2 to be muted is propagated, and a ground terminal 108. A mute control circuit 12 changes a gate voltage Vg of a mute transistor M10 in a non-mute state in accordance with a voltage level V2 of the audio signal S2. The mute control circuit 12 supplies a ground voltage to a gate of the mute transistor M10 when the voltage level V2 of the audio signal S2 is higher than a predetermined threshold voltage Vt. When the voltage level V2 of the audio signal S2 is lower than the threshold voltage Vt, a negative voltage is supplied to the gate of the mute transistor M10. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、オーディオ信号のミュート技術に関する。   The present invention relates to an audio signal mute technique.

各種オーディオ機器は、電源の投入・遮断時、たとえば機器の起動時において、ポップ音あるいはポップアップノイズなどと呼ばれるノイズが発生する。このポップ音は、電源の投入にともない、スピーカに入力される電気信号のレベルが急激に変化することにより発生する。こうしたポップ音を抑制するために、特許文献2に記載されるようなミュート回路が用いられる。あるいはミュート回路は、ユーザの指示に応じた無音状態を実現するためにも利用される。   Various audio devices generate noise called pop sound or pop-up noise when the power is turned on / off, for example, when the device is activated. This pop sound is generated when the level of the electric signal input to the speaker changes suddenly with the power on. In order to suppress such pop noise, a mute circuit as described in Patent Document 2 is used. Or a mute circuit is utilized also in order to implement | achieve the silence state according to a user's instruction | indication.

特許文献2の図5に記載されるように、従来のミュート回路では、オーディオ信号が伝搬する信号ラインと、接地端子のような固定電圧端子との間に、ミュートトランジスタが設けられる。このミュートトランジスタは、MOSFETで構成されており、ソースが接地され、ドレインが信号ラインに接続され、ゲートにミュートを制御する制御信号が入力される。このミュートトランジスタのバックゲートは、同図に示されるように、ソースと接続されて接地される。この構成によれば、ミュート状態においては、制御信号がハイレベルとなるとミュートトランジスタがオンし、信号ラインの電位が接地電位に固定される。   As described in FIG. 5 of Patent Document 2, in the conventional mute circuit, a mute transistor is provided between a signal line through which an audio signal propagates and a fixed voltage terminal such as a ground terminal. The mute transistor is composed of a MOSFET, the source is grounded, the drain is connected to the signal line, and a control signal for controlling mute is input to the gate. The back gate of the mute transistor is connected to the source and grounded as shown in FIG. According to this configuration, in the mute state, when the control signal becomes high level, the mute transistor is turned on, and the potential of the signal line is fixed to the ground potential.

ミュート状態が解除され、通常の動作、すなわちオーディオ信号の再生を行う場合、制御信号がローレベルとなり、ミュートトランジスタがオフとなる。オーディオ信号の再生時において、信号ラインの電位は、接地電位0Vと中心として、正および負の電圧にスイングする。ここで、ミュートトランジスタをMOSFETで構成する場合、そのバックゲートとドレイン間には、アノードがバックゲート、カソードがドレインの向きとなるボディダイオードが存在する。信号ラインの電位が負の方向に振れ、ボディダイオードの順方向電圧−Vfより低くなると、信号ラインの電位は−Vfクランプされることになり、十分な振幅がとれなくなるという問題がある。信号ラインの電位がクランプされると波形歪みが発生し、大音量での再生が困難となる。   When the mute state is released and normal operation, ie, reproduction of an audio signal, is performed, the control signal becomes low level and the mute transistor is turned off. When reproducing an audio signal, the potential of the signal line swings to a positive and negative voltage with the ground potential of 0 V as the center. Here, when the mute transistor is constituted by a MOSFET, a body diode having an anode facing the back gate and a cathode facing the drain exists between the back gate and the drain. When the potential of the signal line swings in the negative direction and becomes lower than the forward voltage −Vf of the body diode, the potential of the signal line is clamped by −Vf, and there is a problem that sufficient amplitude cannot be obtained. When the potential of the signal line is clamped, waveform distortion occurs and reproduction at a large volume becomes difficult.

この問題を解決するために、特許文献2の図6に記載されるように、ミュートトランジスタを2段縦積みされたMOSFETで構成し、各MOSFETのバックゲートを、2つのMOSFETのボディダイオードが逆向きとなるように配線する場合もある。
特開2001−223537号公報 特開2005−303554号公報 特開平7−240632号公報 特開2001−244749号公報
In order to solve this problem, as shown in FIG. 6 of Patent Document 2, the mute transistor is composed of two vertically stacked MOSFETs, and the back gate of each MOSFET is reversed by the body diode of the two MOSFETs. In some cases, wiring is performed in the direction.
JP 2001-223537 A JP 2005-303554 A Japanese Patent Laid-Open No. 7-240632 JP 2001-2444749 A

一般的に、ミュートトランジスタをオフする場合、ミュートトランジスタのゲートに接地電圧が供給される。この状態で、信号ラインの電位が負にスイングし、ミュートトランジスタのゲートと信号ラインの間の電位差がトランジスタのしきい値電圧Vtを超えると、ミュートトランジスタがオンし、オーディオ信号の振幅レンジが制限されるという問題がある。   Generally, when the mute transistor is turned off, a ground voltage is supplied to the gate of the mute transistor. In this state, when the potential of the signal line swings negatively and the potential difference between the gate of the mute transistor and the signal line exceeds the threshold voltage Vt of the transistor, the mute transistor is turned on and the audio signal amplitude range is limited. There is a problem of being.

本発明はこうした課題に鑑みてなされたものであり、その目的は振幅レンジを拡大したミュート回路の提供にある。   The present invention has been made in view of these problems, and an object thereof is to provide a mute circuit having an expanded amplitude range.

本発明のある態様はオーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと、所定の固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、オーディオ信号の電圧レベルに応じて、非ミュート状態におけるミュートトランジスタのゲート電圧を変化させる。   One embodiment of the present invention relates to an audio signal mute circuit. The mute circuit generates a mute transistor provided between a signal line through which an audio signal to be muted propagates and a predetermined fixed voltage terminal, and a gate voltage of the mute transistor. A mute control circuit for turning off the mute transistor in a non-mute state. The mute control circuit changes the gate voltage of the mute transistor in the non-mute state according to the voltage level of the audio signal.

この態様によると、オーディオ信号の電圧レベルに応じて、ゲート電圧を変化させることにより、非ミュート状態において、ミュートトランジスタがオンするのを防止することができ、振幅レンジを拡大できる。   According to this aspect, by changing the gate voltage according to the voltage level of the audio signal, it is possible to prevent the mute transistor from being turned on in the non-muted state, and the amplitude range can be expanded.

ミュート制御回路は、オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、ミュートトランジスタのゲートに接地電圧を供給し、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに負電圧を供給してもよい。   The mute control circuit supplies a ground voltage to the gate of the mute transistor when the voltage level of the audio signal is higher than a predetermined threshold voltage, and the gate of the mute transistor when the voltage level of the audio signal is lower than the threshold voltage. A negative voltage may be supplied to.

ミュート制御回路は、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートにオーディオ信号と同レベルの電圧を供給してもよい。
この場合、オーディオ信号ミュートトランジスタに供給するため、負電源が不要となる。
The mute control circuit may supply a voltage of the same level as the audio signal to the gate of the mute transistor when the voltage level of the audio signal is lower than the threshold voltage.
In this case, since the audio signal mute transistor is supplied, a negative power source is not necessary.

ミュート制御回路は、入力端子にミュート、非ミュート状態を指示する信号が入力され、出力端子がミュートトランジスタのゲートに接続されたドライバ回路と、ドライバ回路の下側の電源端子に電源電圧を供給するスイッチ回路と、を含んでもよい。スイッチ回路は、オーディオ信号の電圧レベルに応じて電源電圧を変化させてもよい。   The mute control circuit supplies a power supply voltage to a driver circuit whose input terminal is instructed to mute and non-mute, an output terminal connected to the gate of the mute transistor, and a power supply terminal below the driver circuit. And a switch circuit. The switch circuit may change the power supply voltage according to the voltage level of the audio signal.

スイッチ回路は、オーディオ信号の電圧レベルがしきい値電圧より高いとき、ドライバ回路の下側の電源端子に接地電圧を供給し、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ドライバ回路の下側の電源端子にオーディオ信号と同レベルの電圧を供給してもよい。   The switch circuit supplies a ground voltage to the lower power supply terminal of the driver circuit when the voltage level of the audio signal is higher than the threshold voltage, and when the voltage level of the audio signal is lower than the threshold voltage, the switch circuit A voltage at the same level as the audio signal may be supplied to the lower power supply terminal.

スイッチ回路は、一端が信号ラインに接続され、他端がドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、一端が接地され、他端がドライバ回路の下側の電源端子に接続され、制御端子にオーディオ信号が入力された第2トランジスタと、を含んでもよい。   The switch circuit has one end connected to the signal line, the other end connected to the lower power supply terminal of the driver circuit, the potential of the control terminal fixed, one end grounded, and the other end the driver circuit And a second transistor connected to the lower power supply terminal and having an audio signal input to the control terminal.

本発明の別の態様も、オーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、非ミュート状態の期間中、オーディオ信号の電圧レベルが負となる少なくともある期間において、ミュートトランジスタのゲート電圧を、オーディオ信号を利用して生成する。
この態様によれば、オーディオ信号の電圧レベルが負の場合に、ミュートトランジスタのゲート電圧をオーディオ信号に追従させることができるため、非ミュート状態においてミュートトランジスタがオンするのを防止することができる。さらに、この態様によれば、負電源が不要になり、回路面積を削減することができる。
Another aspect of the present invention also relates to an audio signal mute circuit. This mute circuit generates a mute transistor provided between a signal line through which an audio signal to be muted propagates and a fixed voltage terminal, and a gate voltage of the mute transistor. And a mute control circuit for turning off the mute transistor. The mute control circuit generates the gate voltage of the mute transistor using the audio signal in at least a certain period in which the voltage level of the audio signal is negative during the non-mute state.
According to this aspect, when the voltage level of the audio signal is negative, the gate voltage of the mute transistor can be made to follow the audio signal, so that the mute transistor can be prevented from being turned on in the non-mute state. Furthermore, according to this aspect, a negative power supply is not necessary, and the circuit area can be reduced.

本発明の別の態様もまた、オーディオ信号のミュート回路に関する。このミュート回路は、ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、ミュートトランジスタのゲート電圧を生成し、ミュート状態においてミュートトランジスタをオン、非ミュート状態においてミュートトランジスタをオフするミュート制御回路と、を備える。ミュート制御回路は、出力端子がミュートトランジスタのゲートに接続されたドライバ回路と、一端が信号ラインに接続され、他端がドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、一端が接地され、他端がドライバ回路の下側の電源端子に接続され、制御端子にオーディオ信号が入力された第2トランジスタと、を含む。   Another aspect of the present invention also relates to an audio signal mute circuit. This mute circuit generates a mute transistor provided between the signal line through which the audio signal to be muted propagates and the fixed voltage terminal, and the gate voltage of the mute transistor. And a mute control circuit for turning off the mute transistor. The mute control circuit has a driver circuit whose output terminal is connected to the gate of the mute transistor, one end connected to the signal line, the other end connected to the power supply terminal below the driver circuit, and the potential of the control terminal is fixed. And a second transistor having one end grounded, the other end connected to the lower power supply terminal of the driver circuit, and an audio signal input to the control terminal.

本発明のさらに別の態様は、オーディオ信号増幅回路である。このオーディオ信号増幅回路は、オーディオ信号を増幅するアンプと、アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートするミュート回路と、を備える。   Yet another embodiment of the present invention is an audio signal amplifier circuit. The audio signal amplifier circuit includes an amplifier that amplifies the audio signal, and a mute circuit that mutes the audio signal from which a DC component has been removed by a DC blocking capacitor provided at a stage subsequent to the output of the amplifier.

本発明のさらに別の態様は、ミュート対象となるオーディオ信号が伝搬する信号ラインと接地端子の間に設けられたミュートトランジスタの制御方法に関する。この方法は、ミュート状態において、ミュートトランジスタのゲートに、当該ミュートトランジスタがオンする電圧を供給するステップと、非ミュート状態において、オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、ミュートトランジスタのゲートに接地電圧を供給するステップと、非ミュート状態において、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに負電圧を供給するステップと、を備える。   Still another embodiment of the present invention relates to a method for controlling a mute transistor provided between a signal line through which an audio signal to be muted propagates and a ground terminal. The method includes a step of supplying a voltage for turning on the mute transistor to the gate of the mute transistor in the mute state, and a mute transistor when the voltage level of the audio signal is higher than a predetermined threshold voltage in the non-mute state. And supplying a negative voltage to the gate of the mute transistor when the voltage level of the audio signal is lower than the threshold voltage in the non-muted state.

非ミュート状態において、オーディオ信号の電圧レベルがしきい値電圧より低いとき、ミュートトランジスタのゲートに、オーディオ信号と同レベルの電圧を供給してもよい。   When the voltage level of the audio signal is lower than the threshold voltage in the non-mute state, a voltage having the same level as that of the audio signal may be supplied to the gate of the mute transistor.

なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements and a representation obtained by converting the expression of the present invention between methods, apparatuses, and the like are also effective as an aspect of the present invention.

本発明に係るミュート回路によれば、振幅レンジを拡大することができる。   With the mute circuit according to the present invention, the amplitude range can be expanded.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

図1は、本発明の実施の形態に係るオーディオ信号増幅回路100の構成を示す回路図である。オーディオ信号増幅回路100は、携帯型音楽プレイヤ、テレビ、音楽再生機能付きの携帯電話端末、デジタルスチルカメラ、デジタルビデオカメラなどの電子機器に搭載される。電子機器は、接続されたスピーカやイヤホンに対して、あるいは外部の電子機器に対して増幅したオーディオ信号を出力する。   FIG. 1 is a circuit diagram showing a configuration of an audio signal amplifier circuit 100 according to an embodiment of the present invention. The audio signal amplifier circuit 100 is mounted on electronic devices such as a portable music player, a television, a mobile phone terminal with a music playback function, a digital still camera, and a digital video camera. The electronic device outputs an amplified audio signal to a connected speaker or earphone or to an external electronic device.

音源110は、光ディスク、ハードディスク、フラッシュメモリなどに所定のフォーマットで記録されたデジタルのオーディオ信号を読み出し、これをデコードして、デジタル値の信号として出力する。このデジタルのオーディオ信号S1は、オーディオ信号増幅回路100の入力端子102に入力される。   The sound source 110 reads a digital audio signal recorded in a predetermined format on an optical disk, a hard disk, a flash memory, or the like, decodes it, and outputs it as a digital value signal. The digital audio signal S1 is input to the input terminal 102 of the audio signal amplifier circuit 100.

オーディオ信号増幅回路100は、入力端子102に入力されたオーディオ信号S1をアナログのオーディオ信号に変換して増幅した後に、出力端子104から出力する。オーディオ信号増幅回路100は、デジタルアナログ変換器(DAC)20、アンプ22、ミュート回路10、第1抵抗R1を備え、ひとつの半導体基板上に集積化された機能ICである。   The audio signal amplifier circuit 100 converts the audio signal S1 input to the input terminal 102 into an analog audio signal and amplifies it, and then outputs it from the output terminal 104. The audio signal amplifier circuit 100 includes a digital-analog converter (DAC) 20, an amplifier 22, a mute circuit 10, and a first resistor R1, and is a functional IC integrated on one semiconductor substrate.

DAC20は、デジタルのオーディオ信号S1をアナログのオーディオ信号S2に変換する。アンプ22は、アナログのオーディオ信号S2を増幅し、第1抵抗R1を介して出力端子104から出力する。キャパシタC1は直流阻止用に設けられており、一端が出力端子104に、他端が信号ライン112を介して電子機器の出力端子202と接続される。第2抵抗R2は、キャパシタC1とともにローパスフィルタを構成する。   The DAC 20 converts the digital audio signal S1 into an analog audio signal S2. The amplifier 22 amplifies the analog audio signal S2 and outputs it from the output terminal 104 via the first resistor R1. The capacitor C <b> 1 is provided for DC blocking, and one end is connected to the output terminal 104 and the other end is connected to the output terminal 202 of the electronic device via the signal line 112. The second resistor R2 forms a low-pass filter together with the capacitor C1.

DAC20およびアンプ22は、ΔΣ変調およびD級アンプで構成されてもよい。この場合、オーディオ信号増幅回路100は、入力端子102に入力されたオーディオ信号S1をΔΣ変調してビットストリームに変換し増幅した後に、出力端子104から出力する。出力端子104から出力されたビットストリームのオーディオ信号はフィルタに入力される。フィルタは、ビットストリームの高周波成分を除去する。   The DAC 20 and the amplifier 22 may be configured by ΔΣ modulation and a class D amplifier. In this case, the audio signal amplifier circuit 100 performs ΔΣ modulation on the audio signal S1 input to the input terminal 102, converts it into a bit stream, amplifies it, and outputs it from the output terminal 104. The bit stream audio signal output from the output terminal 104 is input to the filter. The filter removes high frequency components of the bit stream.

本実施の形態にオーディオ信号増幅回路100は、その起動時等にスピーカから発生するポップ音を抑制するために、ミュート機能を備える。以下、このミュート機能について説明する。   The audio signal amplifying circuit 100 according to the present embodiment has a mute function in order to suppress a pop sound generated from a speaker at the time of activation or the like. Hereinafter, the mute function will be described.

ミュート機能は、ミュートトランジスタM10およびミュート制御回路12を備えるミュート回路10によって実現される。   The mute function is realized by the mute circuit 10 including the mute transistor M10 and the mute control circuit 12.

オーディオ信号増幅回路100のミュート端子106は、DCデカップリング用のキャパシタC1より後段の信号ライン112と接続される。この信号ライン112の電位は、オーディオ信号の再生時において、接地電圧0Vを中心として正負にスイングする。ミュート回路10は、制御信号Scontに応じて信号ライン112の電位を固定することにより、ミュート状態を実現する。   The mute terminal 106 of the audio signal amplifier circuit 100 is connected to the signal line 112 subsequent to the DC decoupling capacitor C1. The potential of the signal line 112 swings positively and negatively around the ground voltage of 0 V when reproducing the audio signal. The mute circuit 10 realizes a mute state by fixing the potential of the signal line 112 according to the control signal Scont.

ミュートトランジスタM10は、ミュート対象となるオーディオ信号が伝搬する信号ライン112と、所定の固定電圧端子、すなわち接地端子108の間に設けられる。ミュートトランジスタM10は、信号ライン112と接地端子108の間に直列に設けられたNチャンネルMOSFETである第1ミュートトランジスタM11、第2ミュートトランジスタM12を含む。なお、以下の説明において、MOSFETのドレイン、ソースは、説明のために便宜的に区別したものにすぎず、それを逆に読み替えてもよいことは当業者には理解される。   The mute transistor M10 is provided between the signal line 112 through which the audio signal to be muted propagates and a predetermined fixed voltage terminal, that is, the ground terminal 108. The mute transistor M10 includes a first mute transistor M11 and a second mute transistor M12 which are N-channel MOSFETs provided in series between the signal line 112 and the ground terminal 108. In the following description, it will be understood by those skilled in the art that the drain and the source of the MOSFET are only distinguished for convenience of explanation and may be read in reverse.

第1ミュートトランジスタM11のドレインはミュート端子106を介して信号ライン112に接続される。第2トランジスタM2のソースおよびゲートは、第1ミュートトランジスタM11のソースおよびゲートとそれぞれ共通に接続され、そのドレインは接地される。   The drain of the first mute transistor M11 is connected to the signal line 112 via the mute terminal 106. The source and gate of the second transistor M2 are connected in common with the source and gate of the first mute transistor M11, respectively, and the drain thereof is grounded.

第1ミュートトランジスタM11と第2ミュートトランジスタM12それぞれのバックゲートは、それぞれのボディダイオードが逆向きに配置されるように接続される。すなわち、第1ミュートトランジスタM11、第2ミュートトランジスタM12のバックゲートは、それぞれのソースと接続される。   The back gates of the first mute transistor M11 and the second mute transistor M12 are connected so that the body diodes are arranged in opposite directions. That is, the back gates of the first mute transistor M11 and the second mute transistor M12 are connected to the respective sources.

第1ミュートトランジスタM11、第2ミュートトランジスタM12はそれらが一体となって一つのMOSFETとして機能する。つまり第1ミュートトランジスタM11、第2ミュートトランジスタM12の共通接続されたゲートは、ミュートトランジスタM10のゲートに対応し、第1ミュートトランジスタM11のドレインはミュートトランジスタM10のドレインに、第2ミュートトランジスタM12のドレインはミュートトランジスタM10のソースに対応する。   The first mute transistor M11 and the second mute transistor M12 function together as one MOSFET. That is, the commonly connected gates of the first mute transistor M11 and the second mute transistor M12 correspond to the gate of the mute transistor M10, the drain of the first mute transistor M11 is connected to the drain of the mute transistor M10, and the second mute transistor M12 is connected. The drain corresponds to the source of the mute transistor M10.

ミュート制御回路12は、ミュートトランジスタM10のゲート電圧Vgを生成し、ミュート状態においてミュートトランジスタM10をオン、非ミュート状態においてミュートトランジスタM10をオフする。   The mute control circuit 12 generates the gate voltage Vg of the mute transistor M10, turns on the mute transistor M10 in the mute state, and turns off the mute transistor M10 in the non-mute state.

ミュート制御回路12は、ミュートトランジスタM10のゲートドレイン間電圧Vgdおよびゲートソース間電圧Vgsが、ともにMOSFETのしきい値電圧Vtを超えないように、オーディオ信号S2の電圧レベルV2(つまりミュートトランジスタM10のドレイン電圧)に応じて、非ミュート状態におけるミュートトランジスタM10のゲート電圧Vgを変化させる。つまり、オーディオ信号S2の電圧レベルV2が低くなるほど、ミュートトランジスタM10のゲート電圧Vgを低く設定する。   The mute control circuit 12 controls the voltage level V2 of the audio signal S2 (that is, the mute transistor M10) so that the gate-drain voltage Vgd and the gate-source voltage Vgs of the mute transistor M10 do not exceed the MOSFET threshold voltage Vt. The gate voltage Vg of the mute transistor M10 in the non-mute state is changed according to the drain voltage. That is, the lower the voltage level V2 of the audio signal S2, the lower the gate voltage Vg of the mute transistor M10 is set.

この構成によれば、非ミュート状態において、オーディオ信号S2がスイングしても、ミュートトランジスタM10をオフに維持できるため、ミュートトランジスタM10によってオーディオ信号S2の伝送が阻害されず、振幅レンジを拡大することができる。   According to this configuration, even when the audio signal S2 swings in the non-mute state, the mute transistor M10 can be kept off, so that the transmission of the audio signal S2 is not hindered by the mute transistor M10 and the amplitude range is expanded. Can do.

以下、ミュート制御回路12の具体的な構成例について説明する。ミュート制御回路12は、非ミュート状態において、オーディオ信号S2の電圧レベルV2が所定のしきい値電圧Vthより高いとき、ミュートトランジスタM10のゲートに接地電圧(0V)を供給する。また、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ミュートトランジスタM10のゲートに負電圧を供給する。しきい値電圧Vthは、接地電圧0V以下であることが望ましい。
この場合、非ミュート状態において、ミュートトランジスタM10を好適にオフ状態に維持できる。
Hereinafter, a specific configuration example of the mute control circuit 12 will be described. The mute control circuit 12 supplies the ground voltage (0 V) to the gate of the mute transistor M10 when the voltage level V2 of the audio signal S2 is higher than a predetermined threshold voltage Vth in the non-mute state. When the voltage level V2 of the audio signal S2 is lower than the threshold voltage Vth, a negative voltage is supplied to the gate of the mute transistor M10. The threshold voltage Vth is desirably a ground voltage of 0 V or less.
In this case, in the non-muted state, the mute transistor M10 can be suitably maintained in the off state.

ミュート制御回路12は、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ミュートトランジスタM10のゲートにオーディオ信号S2と同レベルの負電圧を供給する。つまりミュート制御回路12は、非ミュート状態の期間中、オーディオ信号S2の電圧レベルV2が負となる少なくともある期間において、ミュートトランジスタM10のゲート電圧Vgを、オーディオ信号S2を利用して生成する。この場合、負電源が不要となるため、回路規模の増大を抑制できる。   When the voltage level V2 of the audio signal S2 is lower than the threshold voltage Vth, the mute control circuit 12 supplies a negative voltage having the same level as that of the audio signal S2 to the gate of the mute transistor M10. That is, the mute control circuit 12 generates the gate voltage Vg of the mute transistor M10 using the audio signal S2 during at least a certain period in which the voltage level V2 of the audio signal S2 is negative during the non-mute state. In this case, since a negative power supply is not necessary, an increase in circuit scale can be suppressed.

ミュート制御回路12は、ドライバ回路14およびスイッチ回路16を含む。
ドライバ回路14は、その入力端子にミュート状態、非ミュート状態を指示する制御信号Scontが入力され、その出力端子がミュートトランジスタM10のゲートに接続される。ドライバ回路14は、インバータあるいはバッファで構成することができる。ドライバ回路14は、制御信号Scontのレベルに応じて、上側の電源端子に印加された電源電圧Vddを出力する状態と、下側の電源端子に印加された電源電圧Vssのいずれかを出力する。
The mute control circuit 12 includes a driver circuit 14 and a switch circuit 16.
The driver circuit 14 has a control signal Scont instructing a mute state and a non-mute state input to its input terminal, and its output terminal connected to the gate of the mute transistor M10. The driver circuit 14 can be configured by an inverter or a buffer. The driver circuit 14 outputs either the state of outputting the power supply voltage Vdd applied to the upper power supply terminal or the power supply voltage Vss applied to the lower power supply terminal according to the level of the control signal Scont.

その結果、ドライバ回路14が上側の電源電圧Vddを出力するとき、ミュートトランジスタM10はオンする。言い換えれば、電源電圧VddはミュートトランジスタM10がオン可能なレベルに、つまり第2ミュートトランジスタM12のゲートドレイン間のしきい値電圧より大きく設定される。   As a result, when the driver circuit 14 outputs the upper power supply voltage Vdd, the mute transistor M10 is turned on. In other words, the power supply voltage Vdd is set to a level at which the mute transistor M10 can be turned on, that is, larger than the threshold voltage between the gate and drain of the second mute transistor M12.

ドライバ回路14の下側の電源端子の電源電圧Vssは、スイッチ回路16により供給される。スイッチ回路16は、オーディオ信号S2の電圧レベルV2に応じて下側の電源電圧Vssを変化させる。   The power supply voltage Vss at the lower power supply terminal of the driver circuit 14 is supplied by the switch circuit 16. The switch circuit 16 changes the lower power supply voltage Vss according to the voltage level V2 of the audio signal S2.

スイッチ回路16はオーディオ信号S2の電圧レベルV2がしきい値電圧Vthより高いとき、ドライバ回路14の下側の電源端子に接地電圧(0V)を供給し、オーディオ信号S2の電圧レベルV2がしきい値電圧Vthより低いとき、ドライバ回路14の下側の電源端子にオーディオ信号S2と同レベルの電圧を供給する。   When the voltage level V2 of the audio signal S2 is higher than the threshold voltage Vth, the switch circuit 16 supplies the ground voltage (0 V) to the lower power supply terminal of the driver circuit 14, and the voltage level V2 of the audio signal S2 is the threshold. When the voltage is lower than the value voltage Vth, a voltage having the same level as that of the audio signal S2 is supplied to the lower power supply terminal of the driver circuit 14.

非ミュート状態において、ドライバ回路14は下側の電源電圧Vssを出力する。したがってこの構成によれば、非ミュート状態において、ミュートトランジスタM10のゲート電圧のレベルを、好適に変化させることができる。   In the non-muted state, the driver circuit 14 outputs the lower power supply voltage Vss. Therefore, according to this configuration, the level of the gate voltage of the mute transistor M10 can be suitably changed in the non-mute state.

上述の機能を実現するために、スイッチ回路16は具体的に以下のように構成される。
スイッチ回路16は、第1トランジスタM1と第2トランジスタM2を含む。第1トランジスタM1は、一端(ドレイン)が信号ライン112に接続され、他端(ソース)がドライバ回路14の下側の電源端子に接続され、制御端子(ゲート)の電位が固定される。第2トランジスタM2は、一端(ソース)が接地され、他端(ドレイン)がドライバ回路の下側の電源端子に接続され、制御端子(ゲート)にオーディオ信号S2が入力される。
In order to realize the above function, the switch circuit 16 is specifically configured as follows.
The switch circuit 16 includes a first transistor M1 and a second transistor M2. The first transistor M1 has one end (drain) connected to the signal line 112 and the other end (source) connected to the lower power supply terminal of the driver circuit 14, so that the potential of the control terminal (gate) is fixed. The second transistor M2 has one end (source) grounded, the other end (drain) connected to the lower power supply terminal of the driver circuit, and the audio signal S2 input to the control terminal (gate).

以上がスイッチ回路16の具体的な構成である。次にスイッチ回路16の動作を説明する。図2は、図1のミュート回路10の動作波形図である。   The above is the specific configuration of the switch circuit 16. Next, the operation of the switch circuit 16 will be described. FIG. 2 is an operation waveform diagram of the mute circuit 10 of FIG.

第1トランジスタM1および第2トランジスタM2は、オーディオ信号S2の電圧レベルV2に応じて、相補的にオン状態となる。オーディオ信号S2の電圧レベルV2がMOSFETのしきい値電圧Vtを超えると、第2トランジスタM2のゲートソース間電圧Vgsがしきい値電圧Vtを超えるため、第2トランジスタM2が完全にオンして電源電圧Vssは接地電圧0Vとなる。この状態において、ミュートトランジスタM10のゲート電圧Vgは、接地電圧0Vと等しくなる。   The first transistor M1 and the second transistor M2 are complementarily turned on according to the voltage level V2 of the audio signal S2. When the voltage level V2 of the audio signal S2 exceeds the threshold voltage Vt of the MOSFET, the gate-source voltage Vgs of the second transistor M2 exceeds the threshold voltage Vt, so that the second transistor M2 is completely turned on to supply power. The voltage Vss becomes the ground voltage 0V. In this state, the gate voltage Vg of the mute transistor M10 is equal to the ground voltage 0V.

オーディオ信号S2の電圧レベルV2が−Vtより低くなると、第1トランジスタM1のゲートドレイン間電圧Vgsがしきい値電圧Vtを超えるため、第1トランジスタM1が完全にオンし、電源電圧Vssはオーディオ信号S2と同レベルとなる。この状態において、ミュートトランジスタM10のゲート電圧Vgは、オーディオ信号S2と同レベルの電圧となる。   When the voltage level V2 of the audio signal S2 becomes lower than -Vt, the gate-drain voltage Vgs of the first transistor M1 exceeds the threshold voltage Vt, so that the first transistor M1 is completely turned on and the power supply voltage Vss is the audio signal. It becomes the same level as S2. In this state, the gate voltage Vg of the mute transistor M10 is the same level as that of the audio signal S2.

オーディオ信号S2が電圧レベルV2が接地電圧付近(−Vt<V2<Vt)のとき、第1トランジスタM1および第2トランジスタM2は完全なオン状態ではないものの、オン状態に近い状態となる。第1トランジスタM1、第2トランジスタM2のチャネルおよびボディダイオードにも微少な電流しか流れないため、それらの電圧降下は非常に小さい。したがってV2>0Vの範囲において電源電圧Vssは接地電圧0Vとなり、V2<0Vの範囲において電源電圧Vssはオーディオ信号S2の電圧レベルV2に追従する。   When the audio signal S2 has a voltage level V2 near the ground voltage (-Vt <V2 <Vt), the first transistor M1 and the second transistor M2 are not completely turned on, but are close to the on state. Since only a very small current flows through the channel and the body diode of the first transistor M1 and the second transistor M2, their voltage drop is very small. Therefore, the power supply voltage Vss becomes the ground voltage 0V in the range of V2> 0V, and the power supply voltage Vss follows the voltage level V2 of the audio signal S2 in the range of V2 <0V.

このように図1のスイッチ回路16によれば、非ミュート状態におけるミュートトランジスタM10のゲート電圧Vgを、V2>0Vのとき接地電圧0V、V2<0Vのときオーディオ信号S2に応じた電圧レベルV2に設定することができる。   As described above, according to the switch circuit 16 of FIG. 1, the gate voltage Vg of the mute transistor M10 in the non-muted state is set to the ground voltage 0V when V2> 0V, and to the voltage level V2 corresponding to the audio signal S2 when V2 <0V. Can be set.

この場合、オーディオ信号S2が負方向にスイングする際に、ミュートトランジスタM10のゲート電圧Vgがオーディオ信号S2に追従し、ミュートトランジスタM10のゲートドレイン間電圧VgdがMOSFETのしきい値電圧Vtを超えないため、オーディオ信号S2がクランプされるのを防止することができ、オーディオ信号S2の振幅レンジを拡大することができる。   In this case, when the audio signal S2 swings in the negative direction, the gate voltage Vg of the mute transistor M10 follows the audio signal S2, and the gate-drain voltage Vgd of the mute transistor M10 does not exceed the threshold voltage Vt of the MOSFET. Therefore, the audio signal S2 can be prevented from being clamped, and the amplitude range of the audio signal S2 can be expanded.

この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施の形態では、ミュートトランジスタM10を2つのNチャンネルMOSFETを用いて構成する場合を説明したが、NチャンネルとPチャンネルの組み合わせであってもよいし、単一のMOSFETで構成してもよい。   In the embodiment, the case where the mute transistor M10 is configured using two N-channel MOSFETs has been described, but a combination of an N-channel and a P-channel may be used, or a single MOSFET may be configured.

実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。   Although the present invention has been described using specific words and phrases based on the embodiments, the embodiments are merely illustrative of the principles and applications of the present invention, and the embodiments are defined in the claims. Many modifications and arrangements can be made without departing from the spirit of the present invention.

本発明の実施の形態に係るオーディオ信号増幅回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the audio signal amplifier circuit which concerns on embodiment of this invention. 図1のミュート回路の動作波形図である。FIG. 2 is an operation waveform diagram of the mute circuit of FIG. 1.

符号の説明Explanation of symbols

10…ミュート回路、M10…ミュートトランジスタ、M11…第1ミュートトランジスタ、M12…第2ミュートトランジスタ、12…ミュート制御回路、14…ドライバ回路、16…スイッチ回路、M1…第1トランジスタ、M2…第2トランジスタ、20…DAC、22…アンプ、100…オーディオ信号増幅回路、102…入力端子、104…出力端子、106…ミュート端子、110…音源、R1…第1抵抗、R2…第2抵抗、C1…キャパシタ、112…信号ライン、Scont…制御信号、S2…オーディオ信号。 DESCRIPTION OF SYMBOLS 10 ... Mute circuit, M10 ... Mute transistor, M11 ... 1st mute transistor, M12 ... 2nd mute transistor, 12 ... Mute control circuit, 14 ... Driver circuit, 16 ... Switch circuit, M1 ... 1st transistor, M2 ... 2nd Transistor 20 ... DAC 22 ... Amplifier 100 ... Audio signal amplifier circuit 102 ... Input terminal 104 ... Output terminal 106 ... Mute terminal 110 ... Sound source R1 ... First resistor R2 ... Second resistor C1 ... Capacitor, 112, signal line, Scont, control signal, S2, audio signal.

Claims (11)

オーディオ信号のミュート回路であって、
ミュート対象となるオーディオ信号が伝搬する信号ラインと、所定の固定電圧端子の間に設けられたミュートトランジスタと、
前記ミュートトランジスタのゲート電圧を生成し、ミュート状態において前記ミュートトランジスタをオン、非ミュート状態において前記ミュートトランジスタをオフするミュート制御回路と、
を備え、
前記ミュート制御回路は、前記オーディオ信号の電圧レベルに応じて、非ミュート状態における前記ミュートトランジスタのゲート電圧を変化させることを特徴とするミュート回路。
An audio signal mute circuit,
A mute transistor provided between a signal line through which an audio signal to be muted propagates and a predetermined fixed voltage terminal;
A mute control circuit for generating a gate voltage of the mute transistor, turning on the mute transistor in a mute state, and turning off the mute transistor in a non-mute state;
With
The mute control circuit changes a gate voltage of the mute transistor in a non-mute state according to a voltage level of the audio signal.
前記ミュート制御回路は、
前記オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、前記ミュートトランジスタのゲートに接地電圧を供給し、
前記オーディオ信号の電圧レベルが前記しきい値電圧より低いとき、前記ミュートトランジスタのゲートに負電圧を供給することを特徴とする請求項1に記載のミュート回路。
The mute control circuit
When the voltage level of the audio signal is higher than a predetermined threshold voltage, a ground voltage is supplied to the gate of the mute transistor,
2. The mute circuit according to claim 1, wherein when the voltage level of the audio signal is lower than the threshold voltage, a negative voltage is supplied to the gate of the mute transistor.
前記ミュート制御回路は、
前記オーディオ信号の電圧レベルが前記しきい値電圧より低いとき、前記ミュートトランジスタのゲートに前記オーディオ信号と同レベルの電圧を供給することを特徴とする請求項2に記載のミュート回路。
The mute control circuit
3. The mute circuit according to claim 2, wherein when the voltage level of the audio signal is lower than the threshold voltage, a voltage of the same level as that of the audio signal is supplied to the gate of the mute transistor.
前記ミュート制御回路は、
入力端子にミュート状態を指示する信号が入力され、出力端子が前記ミュートトランジスタのゲートに接続されたドライバ回路と、
前記ドライバ回路の下側の電源端子に電源電圧を供給するスイッチ回路と、
を含み、
前記スイッチ回路は、前記オーディオ信号の電圧レベルに応じて前記電源電圧を変化させることを特徴とする請求項1に記載のミュート回路。
The mute control circuit
A driver circuit in which a signal indicating a mute state is input to an input terminal, and an output terminal is connected to the gate of the mute transistor;
A switch circuit for supplying a power supply voltage to a lower power supply terminal of the driver circuit;
Including
The mute circuit according to claim 1, wherein the switch circuit changes the power supply voltage in accordance with a voltage level of the audio signal.
前記スイッチ回路は、
前記オーディオ信号の電圧レベルが前記しきい値電圧より高いとき、前記ドライバ回路の下側の電源端子に接地電圧を供給し、
前記オーディオ信号の電圧レベルが前記しきい値電圧より低いとき、前記ドライバ回路の下側の電源端子に前記オーディオ信号と同レベルの電圧を供給することを特徴とする請求項4に記載のミュート回路。
The switch circuit is
When the voltage level of the audio signal is higher than the threshold voltage, a ground voltage is supplied to the lower power supply terminal of the driver circuit,
5. The mute circuit according to claim 4, wherein when the voltage level of the audio signal is lower than the threshold voltage, a voltage of the same level as that of the audio signal is supplied to a lower power supply terminal of the driver circuit. .
前記スイッチ回路は、
一端が前記信号ラインに接続され、他端が前記ドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、
一端が接地され、他端が前記ドライバ回路の下側の電源端子に接続され、制御端子に前記オーディオ信号が入力された第2トランジスタと、
を含むことを特徴とする請求項5に記載のミュート回路。
The switch circuit is
A first transistor having one end connected to the signal line, the other end connected to a lower power supply terminal of the driver circuit, and a fixed potential of the control terminal;
A second transistor having one end grounded, the other end connected to a lower power supply terminal of the driver circuit, and the audio signal input to a control terminal;
The mute circuit according to claim 5, comprising:
オーディオ信号のミュート回路であって、
ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、
前記ミュートトランジスタのゲート電圧を生成し、ミュート状態において前記ミュートトランジスタをオン、非ミュート状態において前記ミュートトランジスタをオフするミュート制御回路と、
を備え、
前記ミュート制御回路は、前記非ミュート状態の期間中、前記オーディオ信号の電圧レベルが負となる少なくともある期間において、前記ミュートトランジスタのゲート電圧を、前記オーディオ信号を利用して生成することを特徴とするミュート回路。
An audio signal mute circuit,
A mute transistor provided between a signal line through which an audio signal to be muted propagates and a fixed voltage terminal;
A mute control circuit for generating a gate voltage of the mute transistor, turning on the mute transistor in a mute state, and turning off the mute transistor in a non-mute state;
With
The mute control circuit generates the gate voltage of the mute transistor using the audio signal in at least a certain period during which the voltage level of the audio signal is negative during the non-mute state. Mute circuit to be used.
オーディオ信号のミュート回路であって、
ミュート対象となるオーディオ信号が伝搬する信号ラインと固定電圧端子の間に設けられたミュートトランジスタと、
前記ミュートトランジスタのゲート電圧を生成し、ミュート状態において前記ミュートトランジスタをオン、非ミュート状態において前記ミュートトランジスタをオフするミュート制御回路と、
を備え、
前記ミュート制御回路は、
入力端子にミュート状態を指示する信号が入力され、出力端子が前記ミュートトランジスタのゲートに接続されたドライバ回路と、
一端が前記信号ラインに接続され、他端が前記ドライバ回路の下側の電源端子に接続され、制御端子の電位が固定された第1トランジスタと、
一端が接地され、他端が前記ドライバ回路の下側の電源端子に接続され、制御端子に前記オーディオ信号が入力された第2トランジスタと、
を含むことを特徴とするミュート回路。
An audio signal mute circuit,
A mute transistor provided between a signal line through which an audio signal to be muted propagates and a fixed voltage terminal;
A mute control circuit for generating a gate voltage of the mute transistor, turning on the mute transistor in a mute state, and turning off the mute transistor in a non-mute state;
With
The mute control circuit
A driver circuit in which a signal indicating a mute state is input to an input terminal, and an output terminal is connected to the gate of the mute transistor;
A first transistor having one end connected to the signal line, the other end connected to a lower power supply terminal of the driver circuit, and a fixed potential of the control terminal;
A second transistor having one end grounded, the other end connected to a lower power supply terminal of the driver circuit, and the audio signal input to a control terminal;
A mute circuit comprising:
オーディオ信号を増幅するアンプと、
前記アンプの出力の後段に設けられた直流阻止キャパシタにより直流成分が除去されたオーディオ信号をミュートする請求項1から8のいずれかに記載のミュート回路と、
を備えることを特徴とするオーディオ信号増幅回路。
An amplifier that amplifies the audio signal;
The mute circuit according to any one of claims 1 to 8, wherein an audio signal from which a DC component has been removed is muted by a DC blocking capacitor provided at a subsequent stage of the output of the amplifier;
An audio signal amplifying circuit comprising:
ミュート対象となるオーディオ信号が伝搬する信号ラインと接地端子の間に設けられたミュートトランジスタの制御方法であって、
ミュート状態において、前記ミュートトランジスタのゲートに、当該ミュートトランジスタがオンする電圧を供給するステップと、
非ミュート状態において、前記オーディオ信号の電圧レベルが所定のしきい値電圧より高いとき、前記ミュートトランジスタのゲートに接地電圧を供給するステップと、
非ミュート状態において、前記オーディオ信号の電圧レベルが前記しきい値電圧より低いとき、前記ミュートトランジスタのゲートに負電圧を供給するステップと、
を備えることを特徴とする方法。
A method for controlling a mute transistor provided between a signal line through which an audio signal to be muted propagates and a ground terminal,
Supplying a voltage for turning on the mute transistor to the gate of the mute transistor in a mute state;
Supplying a ground voltage to the gate of the mute transistor when the voltage level of the audio signal is higher than a predetermined threshold voltage in a non-mute state;
Supplying a negative voltage to the gate of the mute transistor when the voltage level of the audio signal is lower than the threshold voltage in a non-mute state;
A method comprising the steps of:
非ミュート状態において、前記オーディオ信号の電圧レベルが前記しきい値電圧より低いとき、前記ミュートトランジスタのゲートに、前記オーディオ信号と同レベルの電圧を供給することを特徴とする請求項10に記載の方法。   The voltage of the same level as that of the audio signal is supplied to the gate of the mute transistor when the voltage level of the audio signal is lower than the threshold voltage in a non-mute state. Method.
JP2007332123A 2007-12-25 2007-12-25 Mute circuit, audio signal amplification circuit using the same and control method of mute transistor Pending JP2009159043A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007332123A JP2009159043A (en) 2007-12-25 2007-12-25 Mute circuit, audio signal amplification circuit using the same and control method of mute transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007332123A JP2009159043A (en) 2007-12-25 2007-12-25 Mute circuit, audio signal amplification circuit using the same and control method of mute transistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012020205A Division JP5192592B2 (en) 2012-02-01 2012-02-01 Mute circuit and audio signal amplifier circuit using the same

Publications (1)

Publication Number Publication Date
JP2009159043A true JP2009159043A (en) 2009-07-16

Family

ID=40962622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007332123A Pending JP2009159043A (en) 2007-12-25 2007-12-25 Mute circuit, audio signal amplification circuit using the same and control method of mute transistor

Country Status (1)

Country Link
JP (1) JP2009159043A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061395A (en) * 2009-09-09 2011-03-24 Rohm Co Ltd Mute circuit, and audio processing circuit using same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111507A (en) * 1981-12-25 1983-07-02 Nippon Gakki Seizo Kk Power amplifier
JPH0786899A (en) * 1993-09-13 1995-03-31 Matsushita Electron Corp Semiconductor switch circuit
JPH07240632A (en) * 1994-02-25 1995-09-12 Sony Corp Muting circuit
JP2004320490A (en) * 2003-04-16 2004-11-11 Mitsumi Electric Co Ltd Muting circuit
JP2008098986A (en) * 2006-10-12 2008-04-24 Rohm Co Ltd Muting circuit, audio signal amplifier circuit and electronic equipment using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111507A (en) * 1981-12-25 1983-07-02 Nippon Gakki Seizo Kk Power amplifier
JPH0786899A (en) * 1993-09-13 1995-03-31 Matsushita Electron Corp Semiconductor switch circuit
JPH07240632A (en) * 1994-02-25 1995-09-12 Sony Corp Muting circuit
JP2004320490A (en) * 2003-04-16 2004-11-11 Mitsumi Electric Co Ltd Muting circuit
JP2008098986A (en) * 2006-10-12 2008-04-24 Rohm Co Ltd Muting circuit, audio signal amplifier circuit and electronic equipment using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061395A (en) * 2009-09-09 2011-03-24 Rohm Co Ltd Mute circuit, and audio processing circuit using same

Similar Documents

Publication Publication Date Title
US7068103B2 (en) Operational transconductance amplifier input driver for class D audio amplifiers
KR100757714B1 (en) Class D Amplifier
US7227413B1 (en) Audio amplification device with antipop circuitry
JP5504032B2 (en) Audio signal amplifier circuit
US8433078B2 (en) High perceived audio quality class D amplifier
CN101010873A (en) Audio signal amplifying circuit and electronic device using the same
KR20070006846A (en) Signal output circuit, audio signal output apparatus using the same, and electronic device
US9515646B2 (en) Grounding switch method and apparatus
JP2009060361A (en) Class-d amplifier circuit
US8249274B2 (en) Audio amplifier with timing circuit to power down bias control and amplifying circuits in sequence
JP2004229203A (en) Semiconductor integrated circuit and acoustic element drive amplifier using semiconductor integrated circuit
US20090245534A1 (en) Pop noise eliminating circuit
JP5192592B2 (en) Mute circuit and audio signal amplifier circuit using the same
US20090274319A1 (en) Audio amplifier
JP5156321B2 (en) Audio output device
US9071206B2 (en) Anti-glitch system for audio amplifier
JP5749137B2 (en) Audio signal processing circuit and electronic device using the same
JP2009159043A (en) Mute circuit, audio signal amplification circuit using the same and control method of mute transistor
JP4861117B2 (en) Mute circuit, audio signal amplifier circuit using the same, and electronic device
JP5514036B2 (en) Audio amplifier and electronic device using the same
US20080144857A1 (en) Audio signal output circuit capable of decreasing pop noise
US20120013403A1 (en) Amplifier circuit
JP2007116532A (en) Audio muting circuit and method
JP2004304441A (en) Audio playback device and reference voltage generation circuit
US20110058692A1 (en) Audio output devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403