JP2009151650A - 計算機仮想化装置、そのプログラム、及びその方法 - Google Patents
計算機仮想化装置、そのプログラム、及びその方法 Download PDFInfo
- Publication number
- JP2009151650A JP2009151650A JP2007330374A JP2007330374A JP2009151650A JP 2009151650 A JP2009151650 A JP 2009151650A JP 2007330374 A JP2007330374 A JP 2007330374A JP 2007330374 A JP2007330374 A JP 2007330374A JP 2009151650 A JP2009151650 A JP 2009151650A
- Authority
- JP
- Japan
- Prior art keywords
- rid
- physical
- computer
- mapping table
- tlb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45558—Hypervisor-specific management and integration aspects
- G06F2009/45583—Memory management, e.g. access or allocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/15—Use in a specific computing environment
- G06F2212/152—Virtualized environment, e.g. logically partitioned system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
計算機の仮想化において、性能低下の少ないTLB仮想化方式を実現しようとすると、メモリ空間識別子(以下、RID)の仮想化が必要となるが、RIDの一部をゲストIDを現す領域にするとLPARの数に制限があり、運用上問題となる。
【解決手段】
ハイパーバイザ13は、動的に項目を登録・管理するゲストRID-物理RIDマッピングテーブル137を用意し、このゲストRID-物理RIDマッピングテーブル137を用いてRID変換を行う。このマッピングテーブル137を用いることにより、変換されるRIDに各ゲストに対応するLPAR11をあらわす特定の情報領域を設ける必要がないため、LPAR11の数に関する制限がなくなり、運用上の問題を無くすことができる。
【選択図】図1
Description
ハイパーバイザ13は物理CPU12上で動作するプログラムとして構成される。ハイパーバイザ13が動作する物理CPU12を含む実際の計算機の構成例を図2に示す。計算機10は1つ以上の物理CPU12、メモリ204を備える。プログラムはメモリ204上に記憶され、物理CPU12によって実行される。計算機はIO制御部209、Network Interface Card(以下、NICと呼ぶ)208、Small Computer System Interface/Fibre Channel(以下、SCSI/FCと呼ぶ)207などのIOデバイスをもち、外部記憶装置210、キーボード・ディスプレイ211などと接続している。なお、203は所謂ノースブリッジ、205はIOブリッジ、206は内部バスを示す。
TLBエミュレーション部133は、仮想化例外を発生させた命令、命令オペランド、およびレジスタを参照して、ゲストRRに書き込まれようとしていたゲストRIDの値を取得する。(ステップ604)
TLBエミュレーション部はステップ602で取得したゲストIDとステップ604で取得したゲストRIDの値を入力値としてRID変換部135を実行し、その結果として物理RID値(以下、物理RID(A)と呼ぶ)を得る。(ステップ605)
TLBエミュレーション部は現在物理RRに設定されている物理RID値(以下、物理RID(B)と呼ぶ)を取得し(ステップ606)、ゲストRID−物理RIDマッピングテーブル中において、物理RID(B)値を含むエントリのエントリ使用中フラグを0にする(ステップ607)。
ステップ701において該当するエントリを発見することができなかった場合、ステップ703を実行する。該当するエントリを発見した場合はエントリに含まれる物理RIDの値をプログラムの実行結果として返す。(ステップ702)
該当するエントリが発見できなかった場合、RID変換部135は、RIDテーブル更新部136にプログラムの入力として与えられたゲストIDおよびゲストRIDを入力情報として与えて実行し、その結果としてゲストRID−物理RIDマッピングテーブルのいずれのエントリの物理RID402にも含まれない物理RID値を得て、この物理RID値をプログラムの実行結果として返す(ステップ703)。
第一の実装例では、前提として常にゲストRID−物理RIDマッピングテーブル137のデータ列が物理RID402によってソートされるようにする。プログラムの情報をチェインリスト形式などで保持しておき、登録時に前記の前提を満たす箇所にエントリを挿入するなどの実装によって容易に実装可能である。ステップ801において、RIDテーブル更新部136はテーブル137のエントリを頭から1つずつ参照する。あるエントリAの値と物理RID402の値と、そのエントリAの1つ前のエントリBにおける物理RID402の値とが連続でない場合、その間の値は未使用となっているため、この値を未使用の物理RIDとして選択する。
ゲストRID−物理RIDマッピングテーブル137から、エントリ使用中フラグ404が0であるエントリを1つ選択する(ステップ803)。選択方法の一例としては、ランダムに選択する方法のほか、エントリの作成時刻、および、エントリ使用中フラグ404を最後に1に変更した時刻、あるいはエントリ使用中フラグ404を最後に0に変更した時刻を表す情報を保持する項目をゲストRID−物理RIDマッピングテーブル137に付加しておき、もっとも時刻の古いエントリを削除する方法などがある。また、他のLPARに与える影響を少なくするために、プログラムの入力として与えられたゲストIDと、エントリのゲストID401が一致するエントリを優先的に削除する方法をとってもよい。
以上説明した本実施例を用いた場合の、LPAR上のゲストOSがRRに値を設定する場合の仮想機構全体での流れについて図9を用いて説明する。
CPU仮想化部121は前記のゲストRRへの値のセットを検出して仮想化例外を発生する(ステップ902)
仮想化エミュレーションプログラム131は図7に示した手順に従ってTLBエミュレーション部133を実行する。TLBエミュレーション部133はRID変換部135を呼び出す(ステップ903)
RID変換部135は、図7の手順に従って物理RIDの検索を行うが、ゲストOS111−1とゲストRID100の組に対応するエントリを発見できず、RIDテーブル更新部136を実行する。RIDテーブル更新部136は、図8に示す方法に従って新規に仮想RIDに対応する物理RID(この例では物理RID1200) を選択して、(ゲストID=1、ゲストRID=100、物理RID=1200)のエントリを作成する (ステップ904)。
ハイパーバイザ13はエミュレーションを終了してLPAR1の処理を再開する(ステップ906)。
CPU仮想化部121は前記のゲストRRへの値のセットを検出して仮想化例外を発生する(ステップ908)
仮想化エミュレーションプログラム131は図7に示した手順に従ってTLBエミュレーション部133を実行する。TLBエミュレーション部133はRID変換部135を呼び出す(ステップ909)
RID変換部135は、図7の手順に従って物理RIDの検索を行うが、ゲストOS111−2とゲストRID100の組に対応するエントリを発見できず、RIDテーブル更新部136を実行する。RIDテーブル更新部は、図8に示す方法に従って新規に仮想RIDに対応する物理RID(この例では物理RID1300) を選択して、(ゲストID=2、ゲストRID=100、物理RID=1300)のエントリを作成する (ステップ910)。
ハイパーバイザはエミュレーションを終了してLPARの処理を再開する(ステップ912)。
TLBエミュレーション部133は、図7のステップ703と同様の方法でRID変換部135を実行し、その実行結果として物理RIDを取得する。(1103)
TLBエミュレーション部133は、CPU12のアーキテクチャに定められた規則にしたがって、更新対象となるシャドウTLBのエントリを選択する(ステップ1104)。
ステップ1105の実行後に、登録エントリ数1001が0になり、なおかつエントリ使用中フラグが0になった場合、RIDテーブル更新部136はステップ1107を実行する。そうでない場合はステップ1107をスキップしてステップ1108以降を実行する(ステップ1106)。
TLBエミュレーション部133は、ステップ1103で取得した物理RIDを入力値として指定して、RIDテーブル更新部136にエントリ登録通知を出す。RIDテーブル更新部136は、このエントリ登録通知を受け取ると、ゲストRID−物理RIDマッピングテーブル137から、ステップ1103で取得した物理RIDを物理RID402の値として持つエントリを検索して、検索の結果得られたエントリの登録エントリ数1001の値を1つ増やす(ステップ1008)。TLBエミュレーション部133は、ステップ1004で選択したシャドウTLB113のエントリ、および、物理TLB122のエントリを、CPUのアーキテクチャで定められたとおりの内容に更新する(ステップ1109)。
RIDテーブル更新部136は、エントリBの物理RID402を、前記ステップ1302で選択した未使用物理RIDの値に変更し(ステップ1303)、エントリBの世代番号1201に1加える(ステップ1304)。また、RIDテーブル更新部136は、前記ステップ1302で選択した未使用物理RIDの値をTLBエミュレーション部133に通知する。
RIDテーブル更新部136は有効世代番号の値を1だけ大きくする(ステップ1306)。
11…LPAR、
12…物理CPU、
13…ハイパーバイザ、
111…ゲストOS、
112…シャドウCPU、
113…シャドウTLB、
114…シャドウRR、
115…ゲストPT、
121…CPU仮想化部、
122…物理TLB、
123…物理RR、
130…RID管理部、
131…仮想化エミュレーションプログラム、
132…命令エミュレーション部、
133…TLBエミュレーション部、
135…RID変換部、
136…RIDテーブル更新部、
137…ゲストRID−物理RIDマッピングテーブル。
Claims (12)
- 実際の計算機に同時に複数のOSを動作させ、複数の仮想化された計算機とする計算機仮想化装置であって、
前記仮想化された計算機上のメモリ空間の識別子(以下、ゲストRID)と、前記実際の計算機で用いられる識別子(以下、物理RID)の対応付けを管理するマッピングテーブルと、
前記ゲストRIDを代入するエミュレーション処理を契機に、前記マッピングテーブルを参照して前記ゲストRIDを前記物理RIDに変換するRID変換部と、
前記マッピングテーブルに前記ゲストRIDと前記物理RIDの対応付けが存在しない場合、新規な対応付けを作成し、前記マッピングテーブルに追加するRIDテーブル更新部と、を備える
計算機仮想化装置。 - 請求項1記載の計算機仮想化装置であって、
前記仮想化された計算機は、前記マッピングテーブルの参照結果を使用したTLBを備え、
前記マッピングテーブルは、前記TLB中に使用されている前記物理RIDの個数をカウントする登録エントリ数を示す項目を更に備え、
前記RIDテーブル更新部は、
前記TLBの更新時に、対応する前記登録エントリ数を更新し、
更新された前記登録エントリ数を参照して、不要になったエントリを前記マッピングテーブルから削除する
計算機仮想化装置。 - 請求項2記載の計算機仮想化装置であって、
前記仮想化された計算機が前記TLBの全項目削除の実行をした時に、
前記TLB更新部は、
前記マッピングテーブル中の、前記仮想化された計算機に該当する登録内容の破棄を行い、
前記仮想化された計算機は、破棄された前記物理RIDを再利用する場合に、前記TLB中の、破棄された前記物理RIDを使用しているエントリを削除する
計算機仮想化装置。 - 請求項3記載の計算機仮想化装置であって、
前記マッピングテーブルは、前記対応付けの世代番号を示す項目を更に備え、
前記テーブル更新部は、
破棄された前記物理RIDを再利用する場合、対応する前記世代番号に1加える
計算機仮想化装置。 - CPUとメモリを有する実計算機で、同時に複数のOSを動作させるための計算機仮想化プログラムであって、
前記実計算機を、
仮想化された計算機上のメモリ空間の識別子(以下、ゲストRID)と、実際の計算機で用いられる識別子(以下、物理RID)の対応付けを管理するマッピングテーブルを用い、
前記ゲストRIDを代入する前記CPUのエミュレーション処理を契機に、前記マッピングテーブルを参照して前記ゲストRIDから前記物理RIDへ変換し、
前記ゲストRIDと前記物理RIDの対応付けが存在しない場合に、新規に対応付けを作成して前記マッピングテーブルに追加する
よう動作させる
計算機仮想化プログラム。 - 請求項5記載の計算機仮想化プログラムであって、
前記実計算機を、
前記仮想化された計算機が、前記マッピングテーブルの参照結果を使用したシャドウTLBを備え、
前記マッピングテーブルに、前記シャドウTLB中に使用されている前記物理RIDの個数をカウントする登録エントリ数を示す項目を設定し、
前記シャドウTLBの更新時に、対応する前記登録エントリ数を更新し、
更新された前記登録エントリ数を参照して、不要になったエントリを前記マッピングテーブルから削除する
よう動作させる
計算機仮想化プログラム。 - 請求項6記載の計算機仮想化プログラムであって、
前記実計算機を、
前記仮想化された計算機が前記シャドウTLBの全項目削除の実行をした時に、
前記マッピングテーブル中の、前記仮想化された計算機に該当する登録内容の破棄を行い、
破棄された前記物理RIDを再利用する場合に、前記TLB中の、破棄された前記物理RIDを使用しているエントリを削除する
よう動作させる
計算機仮想化プログラム。 - 請求項7記載の計算機仮想化プログラムであって、
前記実計算機を、
前記マッピングテーブルに、前記対応付けの世代番号を示す項目を設定し、
破棄された前記物理RIDを再利用する場合、対応する前記世代番号に1加える
よう動作させる
計算機仮想化プログラム。 - 一つ以上の中央処理部とメモリを有する実際の計算機上で、同時に複数のOSを動作させるためのハイパーバイザによる計算機仮想化方法であって、
前記ハイパーバイザは、仮想化された計算機上のメモリ空間の識別子(以下、ゲストRID)と、前記実際の計算機で用いられる識別子(以下、物理RID)の対応付けを管理するマッピングテーブルを形成し、
前記ゲストRIDを代入するエミュレーション処理を契機に、前記マッピングテーブルを参照して前記ゲストRIDを、対応する前記物理RIDに変換し、
該当する前記対応付けが存在しない場合に、新規の対応付けを作成して前記マッピングテーブルに追加する
計算機仮想化方法。 - 請求項9記載の計算機仮想化方法であって、
前記仮想化された計算機は、前記マッピングテーブルの参照結果を使用したシャドウTLBを備え、
前記ハイパーバイザは、
前記マッピングテーブルに、前記シャドウTLB中に使用されている前記物理RIDの個数をカウントする登録エントリ数を設定し、
前記シャドウTLBの更新時に、対応する前記登録エントリ数を更新し、
更新された前記登録エントリ数を参照して、不要になったエントリを前記マッピングテーブルから削除する
計算機仮想化方法。 - 請求項10記載の計算機仮想化方法であって、
前記仮想化された計算機が前記TLBキャッシュの全項目削除の実行をした時に、
前記ハイパーバイザは、
前記マッピングテーブル中の、前記仮想化された計算機に該当する登録内容の破棄を行い、
破棄された前記物理RIDを再利用する場合に、前記TLB中に残っている、破棄された前記物理RIDを使用しているエントリを削除する
計算機仮想化方法。 - 請求項11記載の計算機仮想化方法であって、
前記ハイパーバイザは、
前記マッピングテーブルに、前記対応付けの世代番号を示す項目を設定し、
破棄された前記物理RIDを再利用する場合、対応する前記世代番号に1加える
計算機仮想化方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330374A JP5091655B2 (ja) | 2007-12-21 | 2007-12-21 | 計算機仮想化装置、そのプログラム、及びその方法 |
US12/143,328 US8046521B2 (en) | 2007-12-21 | 2008-06-20 | Computer virtualization apparatus and program and method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330374A JP5091655B2 (ja) | 2007-12-21 | 2007-12-21 | 計算機仮想化装置、そのプログラム、及びその方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009151650A true JP2009151650A (ja) | 2009-07-09 |
JP2009151650A5 JP2009151650A5 (ja) | 2010-03-04 |
JP5091655B2 JP5091655B2 (ja) | 2012-12-05 |
Family
ID=40790216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330374A Expired - Fee Related JP5091655B2 (ja) | 2007-12-21 | 2007-12-21 | 計算機仮想化装置、そのプログラム、及びその方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8046521B2 (ja) |
JP (1) | JP5091655B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203854A (ja) * | 2010-03-24 | 2011-10-13 | Fujitsu Ltd | メモリ管理装置、メモリ管理方法及びメモリ管理プログラム |
WO2012029149A1 (ja) * | 2010-09-01 | 2012-03-08 | 富士通株式会社 | 情報処理プログラム、情報処理装置及び情報処理方法 |
WO2015114745A1 (ja) * | 2014-01-29 | 2015-08-06 | 株式会社日立製作所 | 計算機及び計算機のi/o制御方法 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8489797B2 (en) * | 2009-09-30 | 2013-07-16 | International Business Machines Corporation | Hardware resource arbiter for logical partitions |
KR101612594B1 (ko) | 2011-01-27 | 2016-04-14 | 소프트 머신즈, 인크. | 프로세서의 변환 룩 어사이드 버퍼를 이용하는 게스트 명령-네이티브 명령 레인지 기반 매핑 |
WO2012103373A2 (en) | 2011-01-27 | 2012-08-02 | Soft Machines, Inc. | Variable caching structure for managing physical storage |
WO2012103253A2 (en) | 2011-01-27 | 2012-08-02 | Soft Machines, Inc. | Multilevel conversion table cache for translating guest instructions to native instructions |
WO2012103359A2 (en) | 2011-01-27 | 2012-08-02 | Soft Machines, Inc. | Hardware acceleration components for translating guest instructions to native instructions |
WO2012103367A2 (en) | 2011-01-27 | 2012-08-02 | Soft Machines, Inc. | Guest to native block address mappings and management of native code storage |
WO2012103245A2 (en) | 2011-01-27 | 2012-08-02 | Soft Machines Inc. | Guest instruction block with near branching and far branching sequence construction to native instruction block |
WO2013099414A1 (ja) * | 2011-12-26 | 2013-07-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | レジスタ・マッピング方法 |
US9305068B1 (en) * | 2012-09-28 | 2016-04-05 | Emc Corporation | Methods and apparatus for database virtualization |
CN109358948B (zh) | 2013-03-15 | 2022-03-25 | 英特尔公司 | 用于支持推测的访客返回地址栈仿真的方法和装置 |
WO2014151652A1 (en) | 2013-03-15 | 2014-09-25 | Soft Machines Inc | Method and apparatus to allow early dependency resolution and data forwarding in a microprocessor |
US20160344657A1 (en) * | 2015-05-20 | 2016-11-24 | International Business Machines Corporation | PROVIDING PERFORMANCE ALTERNATIVES BASED ON COMPARATIVE PRICE AND PERFORMANCE DATA OF A RUNNING SaaS INSTANCE |
US11126453B2 (en) * | 2019-03-07 | 2021-09-21 | Micron Technology, Inc. | Protected regions management of memory |
JP7151631B2 (ja) * | 2019-06-11 | 2022-10-12 | 株式会社デンソー | 車両用制御装置、車両用表示システム、及び車両用表示制御方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724082A (en) * | 1980-07-15 | 1982-02-08 | Fujitsu Ltd | Computer system |
JPH0512125A (ja) * | 1991-07-04 | 1993-01-22 | Nec Corp | アドレス変換方式 |
JP2007122305A (ja) * | 2005-10-27 | 2007-05-17 | Hitachi Ltd | 仮想計算機システム |
JP2007188121A (ja) * | 2006-01-11 | 2007-07-26 | Hitachi Ltd | 仮想計算機上でのページテーブルアドレスの変更を高速化する方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7409487B1 (en) * | 2003-06-30 | 2008-08-05 | Vmware, Inc. | Virtualization system for computers that use address space indentifiers |
-
2007
- 2007-12-21 JP JP2007330374A patent/JP5091655B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-20 US US12/143,328 patent/US8046521B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5724082A (en) * | 1980-07-15 | 1982-02-08 | Fujitsu Ltd | Computer system |
JPH0512125A (ja) * | 1991-07-04 | 1993-01-22 | Nec Corp | アドレス変換方式 |
JP2007122305A (ja) * | 2005-10-27 | 2007-05-17 | Hitachi Ltd | 仮想計算機システム |
JP2007188121A (ja) * | 2006-01-11 | 2007-07-26 | Hitachi Ltd | 仮想計算機上でのページテーブルアドレスの変更を高速化する方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011203854A (ja) * | 2010-03-24 | 2011-10-13 | Fujitsu Ltd | メモリ管理装置、メモリ管理方法及びメモリ管理プログラム |
US8954709B2 (en) | 2010-03-24 | 2015-02-10 | Fujitsu Limited | Memory management apparatus, memory management method and non-transitory computer readable storage medium |
WO2012029149A1 (ja) * | 2010-09-01 | 2012-03-08 | 富士通株式会社 | 情報処理プログラム、情報処理装置及び情報処理方法 |
JP5354108B2 (ja) * | 2010-09-01 | 2013-11-27 | 富士通株式会社 | 情報処理プログラム、情報処理装置及び情報処理方法 |
US9075721B2 (en) | 2010-09-01 | 2015-07-07 | Fujitsu Limited | Computer readable recording medium having stored therein information processing program, information processing apparatus and information processing method |
WO2015114745A1 (ja) * | 2014-01-29 | 2015-08-06 | 株式会社日立製作所 | 計算機及び計算機のi/o制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5091655B2 (ja) | 2012-12-05 |
US8046521B2 (en) | 2011-10-25 |
US20090164991A1 (en) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091655B2 (ja) | 計算機仮想化装置、そのプログラム、及びその方法 | |
US8171255B1 (en) | Optimization of paging cache protection in virtual environment | |
US8261267B2 (en) | Virtual machine monitor having mapping data generator for mapping virtual page of the virtual memory to a physical memory | |
KR102047558B1 (ko) | 가상 디스크 저장 기술 | |
JP6764485B2 (ja) | ページ・フォールト解決法 | |
US7814287B2 (en) | Using writeable page tables for memory address translation in a hypervisor environment | |
US8301863B2 (en) | Recursive logical partition real memory map | |
US8725956B2 (en) | Memory sharing among computer programs | |
US7734893B2 (en) | Method for speeding up page table address update on virtual machine | |
US7596677B1 (en) | Paging cache optimization for virtual machine | |
WO2017024783A1 (zh) | 一种虚拟化方法、装置和系统 | |
US8924624B2 (en) | Information processing device | |
US20150067283A1 (en) | Image Deduplication of Guest Virtual Machines | |
KR20060099404A (ko) | 가상 머신들 간에서 페이지들을 공유하기 위한 방법,시스템 및 컴퓨터 판독가능 매체 | |
KR20130070501A (ko) | 가상 시스템에서 메모리 중복 제거를 위한 기술 | |
US7506096B1 (en) | Memory segment emulation model for virtual machine | |
Skarlatos et al. | Babelfish: Fusing address translations for containers | |
CN114201269B (zh) | 内存换页方法、系统及存储介质 | |
US20230195533A1 (en) | Prepopulating page tables for memory of workloads during live migrations | |
JP2006155272A (ja) | 仮想計算機の制御方法及びプログラム | |
Chen et al. | DMM: A dynamic memory mapping model for virtual machines | |
KR101512716B1 (ko) | 가상 스토리지 이미지 경량화 시스템 및 가상 스토리지 이미지 경량화 시스템의 입출력 방법 및 가상 스토리지 이미지 생성 방법 | |
US11762573B2 (en) | Preserving large pages of memory across live migrations of workloads | |
KR101790728B1 (ko) | 가상화 환경의 하이퍼바이저에서의 데이터 입출력 방법 및 이를 기록한 기록 매체 | |
JP5246014B2 (ja) | 仮想化プログラム、仮想化処理方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100119 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |