JP2009131489A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2009131489A
JP2009131489A JP2007310871A JP2007310871A JP2009131489A JP 2009131489 A JP2009131489 A JP 2009131489A JP 2007310871 A JP2007310871 A JP 2007310871A JP 2007310871 A JP2007310871 A JP 2007310871A JP 2009131489 A JP2009131489 A JP 2009131489A
Authority
JP
Japan
Prior art keywords
terminal
frame
voltage
power
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007310871A
Other languages
Japanese (ja)
Other versions
JP5200509B2 (en
JP2009131489A5 (en
Inventor
Noriaki Oike
規晶 大池
Morihiro Sawada
盛弘 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2007310871A priority Critical patent/JP5200509B2/en
Publication of JP2009131489A publication Critical patent/JP2009131489A/en
Publication of JP2009131489A5 publication Critical patent/JP2009131489A5/ja
Application granted granted Critical
Publication of JP5200509B2 publication Critical patent/JP5200509B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine permitting recognition of opening of a door body if the door body is opened while the power supply of the game machine is turned off. <P>SOLUTION: A frame opening detection circuit 260 starts to output a power failure signal SG1, a reset signal SG3 and driving voltage to a MPU 201 if an inner frame 12 or front frame 14 is opened while the power supply of the Pachinko machine 10 is turned off and when a switch SW1 or switch SW2 is electrified. On the other hand, the frame opening detection circuit 260 stops the power failure signal SG1 first when approximately 4.4 seconds elapse after the inner frame 12 or front frame 14 is opened, and starts the discharge to a capacitor CD4. After that, the frame opening detection circuit 260 stops the reset signal SG3, and finally stops the driving voltage. Accordingly, the frame opening detection circuit 260 can normally terminate the started MPU 201 even if the MPU 201 is temporarily started when the inner frame 12 or front frame 14 is opened while the power supply of the Pachinko machine 10 is off. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、パチンコ機、回胴式遊技機(例えばスロットマシン)、或いは遊技球を使用した回胴式遊技機等に代表される遊技機に関するものである。   The present invention relates to a gaming machine represented by a pachinko machine, a spinning machine (for example, a slot machine), or a spinning machine using a game ball.

パチンコ機では、遊技領域に打ち込まれた球が図柄作動口へ入球すると、その入球のタイミングで抽選が行われる。また、スロットマシンや遊技球を使用した回胴式遊技機では、スタートレバーを操作すると、その操作したタイミングで抽選が行われる。抽選の結果、例えば大当たりになると、大量の賞球やコインの払い出しが可能な状態となる。この抽選および大当たりを決定するための制御は、主制御装置によって行われるので、主制御装置が不正行為の対象になり易い。   In the pachinko machine, when a ball that has been driven into the game area enters the symbol operating port, a lottery is performed at the timing of the entry. In addition, in a spinning type gaming machine using a slot machine or a game ball, when a start lever is operated, a lottery is performed at the timing of the operation. As a result of the lottery, for example, when a big hit is made, a large amount of prize balls and coins can be paid out. Since the control for determining the lottery and the jackpot is performed by the main control device, the main control device is likely to be a target of fraud.

具体的な不正行為としては、例えば、主制御装置を、大当たりが頻繁に発生する不正なものに取り替えたり、或いは、主制御装置に不正な基板(例えば「ぶら下げ基板」)を接続して、大当たりを不正に発生させるものなどがある。また、パチンコ機の場合、遊技盤面上に打ち込まれている釘を不正に曲げて、入賞口や図柄作動口へ球が入球し易くする不正行為もある。   Specifically, for example, the main control device may be replaced with an unauthorized one that frequently generates jackpots, or an illegal board (for example, a “hanging board”) may be connected to the main control apparatus. There are things that illegally generate. In addition, in the case of a pachinko machine, there is also a fraudulent act that makes it easier for a ball to enter a winning port or a symbol operating port by illegally bending a nail that has been driven onto the game board surface.

パチンコ機の場合、主制御装置は遊技盤の裏面に装着されている。遊技盤の裏面には、枠体が設けられ、その枠体の前面には、遊技盤が装着される内枠が設けられている。この内枠は、枠体に対して開閉可能にされている。また、内枠の前面には、ガラス枠が設けられ、このガラス枠は、内枠に対して開閉可能にされている。よって、不正行為者が遊技盤面や主制御装置に対して不正行為を行う場合には、内枠またはガラス枠を開放しなければならないが、内枠またはガラス枠が開放された場合には、その開放がセンサによって検出され、遊技場を管理するホールコンピュータへ報知される他、内枠またはガラス枠が開放された旨をランプ点灯や音声出力などによって外部へ報知させることで、どのパチンコ機に対して不正行為がなされたかを容易に把握することができる。
特開2001−198332号公報
In the case of a pachinko machine, the main controller is mounted on the back of the game board. A frame body is provided on the back surface of the game board, and an inner frame on which the game board is mounted is provided on the front surface of the frame body. The inner frame can be opened and closed with respect to the frame. A glass frame is provided on the front surface of the inner frame, and the glass frame can be opened and closed with respect to the inner frame. Therefore, when a fraudulent person cheats against the game board surface or the main control device, the inner frame or the glass frame must be opened, but when the inner frame or the glass frame is opened, Opening is detected by a sensor and notified to the hall computer that manages the amusement hall, as well as to which pachinko machine by informing the outside that the inner frame or glass frame has been opened by lighting the lamp or outputting sound. It is possible to easily grasp whether cheating has been done.
JP 2001-198332 A

しかしながら、遊技場の閉店後の例えば深夜に、不正行為者が侵入し、その侵入者が内枠またはガラス枠を開放して不正行為を行った場合、そのときにはパチンコ機の電源は断されており、パチンコ機は停止しているので、内枠またはガラス枠の開放を検知することができず、その開放を把握することは非常に困難であるという問題点があった。   However, if, for example, at midnight after the amusement hall is closed, a fraudster enters the house, and the intruder opens the inner frame or glass frame and commits a fraudulent action, then the pachinko machine is turned off. Since the pachinko machine is stopped, the opening of the inner frame or the glass frame cannot be detected, and it is very difficult to grasp the opening.

本発明は、上記例示した問題点等を解決するためになされたものであり、遊技機の電源がオフされている間に扉体の開放が行われた場合に、その開放を把握可能とすることができる遊技機を提供することを目的としている。   The present invention has been made in order to solve the above-described problems and the like, and allows the opening to be grasped when the door is opened while the power of the gaming machine is turned off. It aims to provide a gaming machine that can.

この目的を達成するために請求項1記載の遊技機は、本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を行う演算手段とを備えたものであり、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段による前記扉体の開放検出を記憶する記憶手段と、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記演算手段の演算処理に基づきその開放検出を前記記憶手段に記憶させる記憶実行手段と、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段を所定期間立ち上げて、前記記憶実行手段による開放検出の記憶を実行可能にする立上手段とを備えている。なお、演算手段は、扉体と本体とにより形成される空間内に設けられるのが一般的である。更に言うと、扉体と本体とにより形成される空間内とは、扉体の閉鎖時に手を触れることができない扉体の背面または背面側(本体の背面側も含む)を示している。   In order to achieve this object, a gaming machine according to claim 1 includes a main body, a door body that opens and closes the front surface of the main body, and arithmetic means for performing arithmetic processing related to game control. Door opening detection means for detecting the opening of the door body with respect to the storage, storage means for storing the detection of opening of the door body by the door opening detection means, and opening of the door body is detected by the door opening detection means And a storage execution means for storing the opening detection in the storage means based on the arithmetic processing of the arithmetic means, and when the door opening detection is detected by the door opening detection means while the gaming machine is powered off. The storage means, the storage execution means, and the calculation means are started up for a predetermined period, and are provided with a startup means that enables the storage execution means to execute storage of the open detection. In general, the calculation means is provided in a space formed by the door body and the main body. Furthermore, the inside of the space formed by the door body and the main body indicates the back surface or the back surface side (including the back surface side of the main body) of the door body which cannot be touched by the hand when the door body is closed.

請求項2記載の遊技機は、請求項1記載の遊技機において、前記遊技機の電源オン中に充電され、前記記憶手段、記憶実行手段、演算手段および立上手段をその充電された電力により動作可能にするオフ中動作手段を備えている。   The gaming machine according to claim 2 is charged in the gaming machine according to claim 1, while the gaming machine is powered on, and the storage means, the storage execution means, the computing means, and the startup means are charged by the charged power. Off-time operating means is provided to enable operation.

請求項3記載の遊技機は、請求項1または2に記載の遊技機において、前記立上手段は、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第1動作期間に定める動作期間決定手段と、その動作期間決定手段により定められた第1動作期間が終了した場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する延長手段を備え、その延長手段により延長された第2動作期間と、前記動作期間決定手段により定められた第1動作期間との和を前記所定期間とするものであり、前記延長手段は、前記動作期間決定手段が消費する電力よりも少ない電力で前記記憶手段、記憶実行手段および演算手段を動作可能に構成されている。   The gaming machine according to claim 3 is the gaming machine according to claim 1 or 2, wherein the rising means detects the opening of the door body while the power of the gaming machine is turned off by the door opening detecting means. The storage means, the storage execution means, and the calculation means when the operation period determining means for determining the operation period as the first operation period and the first operation period determined by the operation period determination means have ended. Means for extending the operation period of the means, the storage execution means and the computing means to the second operation period, a second operation period extended by the extension means, and a first operation period determined by the operation period determining means The extension means is configured to operate the storage means, the storage execution means, and the calculation means with less power than the power consumed by the operation period determination means. It has been.

請求項4記載の遊技機は、請求項3記載の遊技機において、前記動作期間決定手段は、前記扉開放検出手段により前記扉体の開放が前記第1動作期間より短い期間で検出された場合には、前記記憶手段、記憶実行手段および演算手段の動作期間である前記第1動作期間をその短い動作期間に定め、前記延長手段は、前記動作期間決定手段により定められた前記短い動作期間の終了後に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長するものであり、前記延長手段により延長される第2動作期間は、前記記憶実行手段による開放検出の記憶が実行可能な期間に設定されている。   The gaming machine according to claim 4 is the gaming machine according to claim 3, wherein the operation period determining means detects the opening of the door body in a period shorter than the first operation period by the door opening detection means. The first operation period, which is the operation period of the storage means, the storage execution means, and the calculation means, is set as the short operation period, and the extension means After the end, the operation period of the storage means, the storage execution means and the calculation means is extended to the second operation period, and the second operation period extended by the extension means is the memory of the open detection by the storage execution means. Is set to an executable period.

請求項5記載の遊技機は、請求項3または4に記載の遊技機において、前記延長手段は、前記記憶手段、記憶実行手段および演算手段の動作期間が前記動作期間決定手段により定められた第1動作期間内である場合には、前記オフ中動作手段により供給される電力により充填される一方、前記動作期間決定手段により定められた第1動作期間が終了した場合には、充填された電力を使用することで前記記憶手段、記憶実行手段および演算手段に電力を供給して、その動作期間を第2動作期間まで延長するものである。   The gaming machine according to claim 5 is the gaming machine according to claim 3 or 4, wherein the extension means is configured such that the operation period of the storage means, the storage execution means, and the calculation means is determined by the operation period determination means. When it is within one operation period, it is charged with the power supplied by the off-operation means, while when the first operation period defined by the operation period determination means is over, the charged power Is used to supply power to the storage means, the storage execution means, and the calculation means, and extend the operation period to the second operation period.

請求項1記載の遊技機によれば、遊技機の電源がオフされ演算手段が停止している状態であっても、扉開放検出手段によって扉体の開放が検出されると、立上手段は、記憶手段、記憶実行手段および演算手段を所定期間立ち上げて、記憶実行手段による扉体の開放検出の記憶を実行可能にする。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放検出を、記憶実行手段により記憶手段に記憶させることができる。従って、遊技機の電源がオフされている場合にも扉体の開放を把握することができるという効果がある。   According to the gaming machine of the first aspect, even when the power of the gaming machine is turned off and the calculation means is stopped, when the door opening detection means detects the opening of the door body, the rising means is The storage means, the storage execution means, and the calculation means are activated for a predetermined period of time to enable the storage execution means to store the door body opening detection. Thus, for example, even if the door body is opened due to an unauthorized act by someone after the store is closed with all the gaming machines turned off, the storage execution means stores the opening detection of the door body in the storage means. Can do. Therefore, there is an effect that the opening of the door can be grasped even when the power of the gaming machine is turned off.

請求項2記載の遊技機によれば、請求項1記載の遊技機の奏する効果に加え、遊技機の電源オン中に充電されるオフ中動作手段を備えており、記憶手段、記憶実行手段、演算手段および立上手段は、そのオフ中動作手段に充電された電力によって動作する。よって、記憶手段、記憶実行手段、演算手段および立上手段を遊技機の電源オフ後であっても動作させることができるという効果がある。   According to the gaming machine of the second aspect, in addition to the effect achieved by the gaming machine of the first aspect, it is provided with the off-time operation means that is charged while the gaming machine is powered on. The calculation means and the start-up means are operated by the electric power charged in the operation means during the off state. Therefore, there is an effect that the storage unit, the storage execution unit, the calculation unit, and the start-up unit can be operated even after the gaming machine is turned off.

請求項3記載の遊技機によれば、請求項1または2記載の遊技機の奏する効果に加え、動作期間決定手段により定められた第1動作期間が終了した場合には、即ち、第1動作期間が経過した場合には、延長手段によって記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する。ここで、動作期間決定手段により定められた第1動作期間と延長手段により延長された第2動作期間との和を、立上手段が記憶手段、記憶実行手段および演算手段を立ち上げる所定期間としている。よって、所定期間のうち、オフ中動作手段に充電された電力が動作期間決定手段によって消費される期間を第1動作期間に留め、その後は、動作期間決定手段よりも消費電力の少ない延長手段によって、記憶手段、記憶実行手段および演算手段を動作させることができる。従って、オフ中動作手段に充電された電力の消費を抑制し、記憶手段、記憶実行手段、演算手段および立上手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできるという効果がある。   According to the gaming machine according to claim 3, in addition to the effect produced by the gaming machine according to claim 1 or 2, when the first operation period determined by the operation period determining means ends, that is, the first operation When the period elapses, the extension means extends the operation period of the storage means, the storage execution means, and the calculation means to the second operation period. Here, the sum of the first operation period determined by the operation period determination unit and the second operation period extended by the extension unit is defined as a predetermined period during which the start-up unit starts up the storage unit, the storage execution unit, and the calculation unit. Yes. Therefore, during the predetermined period, the period during which the power charged in the off-operation means is consumed by the operation period determination means remains in the first operation period, and thereafter, the extension means consumes less power than the operation period determination means. The storage means, the storage execution means, and the calculation means can be operated. Therefore, it is possible to suppress the consumption of the electric power charged in the off-operation means, increase the operable number of times of the storage means, the storage execution means, the calculation means, and the rising means, and increase the number of detectable opening of the door body. There is an effect.

請求項4記載の遊技機によれば、請求項3記載の遊技機の奏する効果に加え、扉開放検出手段により扉体の開放が第1動作期間よりも短い期間で検出された場合には、動作期間決定手段は、記憶手段、記憶実行手段および演算手段の動作期間をその短い動作期間とする。すると、動作期間決定手段により定められた短い動作期間の終了後に、延長手段は、記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する。この第2動作期間は、記憶実行手段による扉体の開放検出の記憶を実行可能な期間に設定されている。よって、扉体の開放が短い期間のうちに行われたとしても、その扉体の開放検出を、記憶実行手段により確実に記憶手段に記憶させることができる。加えて、扉体の開放が短い期間のうちに行われた場合には、オフ中動作手段に充電された電力が動作期間決定手段によって消費される期間を短い期間に留めることができる。よって、オフ中動作手段に充電された電力の消費を抑制し、記憶手段、記憶実行手段、演算手段および立上手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできるという効果がある。   According to the gaming machine of the fourth aspect, in addition to the effect produced by the gaming machine of the third aspect, when the door opening detection means detects the opening of the door body in a period shorter than the first operation period, The operation period determination means sets the operation periods of the storage means, the storage execution means, and the calculation means as the short operation periods. Then, after the end of the short operation period determined by the operation period determination unit, the extension unit extends the operation period of the storage unit, the storage execution unit, and the calculation unit to the second operation period. The second operation period is set to a period during which the storage execution means can store the door opening detection. Therefore, even if the door is opened within a short period, the detection of opening of the door can be reliably stored in the storage by the storage execution unit. In addition, when the door is opened within a short period, the period during which the power charged in the off-operation means is consumed by the operation period determination means can be limited to a short period. Therefore, it is possible to suppress the consumption of the electric power charged in the off-operation means, increase the operable number of times of the storage means, the storage execution means, the calculation means, and the rising means, and increase the number of detectable opening of the door body. There is an effect.

請求項5記載の遊技機によれば、請求項3または4に記載の遊技機の奏する効果に加え、記憶手段、記憶実行手段および演算手段の動作期間が動作期間決定手段により定められる第1動作期間内である場合には、延長手段は、オフ中動作手段により供給される電力によって充填される。一方、動作期間決定手段により定められた第1動作期間が終了した場合には、延長手段は、充填された電力を使用することで記憶手段、記憶実行手段および演算手段に電力を供給する。この延長手段の電力供給により、記憶手段、記憶実行手段および演算手段の動作期間が第2動作期間まで延長される。このように、オフ中動作手段から延長手段への充填を確実に実行させることで、延長手段は、記憶手段、記憶実行手段および演算手段の動作期間を確実に第2動作期間まで延長することができるという効果がある。   According to the gaming machine according to claim 5, in addition to the effect produced by the gaming machine according to claim 3 or 4, the first operation in which the operation period of the storage means, the storage execution means and the calculation means is determined by the operation period determination means. If within the period, the extension means is filled with power supplied by the operating means during off. On the other hand, when the first operation period determined by the operation period determining means ends, the extension means supplies power to the storage means, the storage execution means, and the calculation means by using the charged power. Due to the power supply of the extension means, the operation periods of the storage means, the storage execution means, and the calculation means are extended to the second operation period. In this way, by reliably filling the extension means from the off-operation means, the extension means can reliably extend the operation periods of the storage means, the storage execution means, and the calculation means to the second operation period. There is an effect that can be done.

以下、パチンコ遊技機(以下、単に「パチンコ機」という)の一実施の形態を、図面に基づいて説明する。図1はパチンコ機10の正面図であり、図2はパチンコ機10の遊技盤13の正面図であり、図3はパチンコ機10の背面図である。   Hereinafter, an embodiment of a pachinko gaming machine (hereinafter simply referred to as “pachinko machine”) will be described with reference to the drawings. 1 is a front view of the pachinko machine 10, FIG. 2 is a front view of the game board 13 of the pachinko machine 10, and FIG. 3 is a rear view of the pachinko machine 10.

パチンコ機10は、図1に示すように、略矩形状に組み合わせた木枠により外殻が形成される外枠11と、その外枠11と略同一の外形形状に形成され外枠11に対して開閉可能に支持された内枠12とを備えている。外枠11には、内枠12を支持するために正面視(図1参照)左側の上下2カ所に金属製のヒンジ18が取り付けられ、そのヒンジ18が設けられた側を開閉の軸として内枠12が正面手前側へ開閉可能に支持されている。   As shown in FIG. 1, the pachinko machine 10 includes an outer frame 11 having an outer shell formed of a wooden frame combined in a substantially rectangular shape, and an outer frame 11 having substantially the same outer shape as the outer frame 11. And an inner frame 12 supported to be openable and closable. In order to support the inner frame 12, metal hinges 18 are attached to the outer frame 11 at two upper and lower portions on the left side when viewed from the front (see FIG. 1), and the side on which the hinge 18 is provided is used as an opening / closing axis. The frame 12 is supported so as to be openable and closable to the front front side.

内枠12には、多数の釘や入賞口63,64等を有する遊技盤13(図2参照)が裏面側から着脱可能に装着される。この遊技盤13の前面を球が流下することにより弾球遊技が行われる。なお、内枠12には、球を遊技盤13の前面領域に発射する球発射ユニット112a(図5参照)やその球発射ユニット112aから発射された球を遊技盤13の前面領域まで誘導する発射レール(図示せず)等が取り付けられている。   A game board 13 (see FIG. 2) having a large number of nails, winning holes 63, 64, and the like is detachably mounted on the inner frame 12 from the back side. A ball ball game is performed when the ball flows down the front surface of the game board 13. The inner frame 12 has a ball launch unit 112a (see FIG. 5) that launches a ball to the front area of the game board 13 and a launch that guides the ball launched from the ball launch unit 112a to the front area of the game board 13. A rail (not shown) or the like is attached.

内枠12の前面側には、その前面上側を覆う前面枠14と、その下側を覆う下皿ユニット15とが設けられている。前面枠14及び下皿ユニット15を支持するために正面視(図1参照)左側の上下2カ所に金属製のヒンジ19が取り付けられ、そのヒンジ19が設けられた側を開閉の軸として前面枠14及び下皿ユニット15が正面手前側へ開閉可能に支持されている。なお、内枠12の施錠と前面枠14の施錠とは、シリンダ錠20の鍵穴21に専用の鍵を差し込んで所定の操作を行うことでそれぞれ解除される。   On the front side of the inner frame 12, a front frame 14 that covers the upper side of the front surface and a lower dish unit 15 that covers the lower side of the front frame 14 are provided. In order to support the front frame 14 and the lower dish unit 15, metal hinges 19 are attached to two upper and lower portions on the left side when viewed from the front (see FIG. 1), and the side on which the hinges 19 are provided is used as an opening / closing axis. 14 and the lower pan unit 15 are supported so as to be openable and closable toward the front front side. The locking of the inner frame 12 and the locking of the front frame 14 are respectively released by inserting a dedicated key into the key hole 21 of the cylinder lock 20 and performing a predetermined operation.

前面枠14は、装飾用の樹脂部品や電気部品等を組み付けたものであり、その略中央部には略楕円形状に開口形成された窓部14cが設けられている。前面枠14の裏面側には2枚の板ガラスを有するガラスユニット16が配設され、そのガラスユニット16を介して遊技盤13の前面がパチンコ機10の正面側に視認可能となっている。前面枠14には、球を貯留する上皿17が前方へ張り出して上面を開放した略箱状に形成されており、この上皿17に賞球や貸出球などが排出される。上皿17の底面は正面視(図1参照)右側に下降傾斜して形成され、その傾斜により上皿17に投入された球が球発射ユニット112aへと案内される。また、上皿17の上面には、枠ボタン22が設けられている。この枠ボタン22は、例えば、第3図柄表示装置81で表示される変動表示の演出パターンを変更したり、リーチ演出時の演出内容を変更したりする場合などに、遊技者により操作される。   The front frame 14 is assembled with decorative resin parts, electrical parts, and the like, and a window part 14c that is formed in an approximately elliptical shape is provided at a substantially central part thereof. A glass unit 16 having two plate glasses is disposed on the back side of the front frame 14, and the front surface of the game board 13 can be seen on the front side of the pachinko machine 10 through the glass unit 16. On the front frame 14, an upper plate 17 that stores balls is formed in a substantially box shape that protrudes forward and the upper surface is opened, and prize balls and rental balls are discharged to the upper plate 17. The bottom surface of the upper plate 17 is formed to be inclined downward to the right when viewed from the front (see FIG. 1), and the sphere thrown into the upper plate 17 is guided to the ball launch unit 112a by the inclination. A frame button 22 is provided on the upper surface of the upper plate 17. This frame button 22 is operated by the player, for example, when changing the effect pattern of the variable display displayed on the third symbol display device 81 or changing the effect content at the reach effect.

加えて、前面枠14には、その周囲(例えばコーナー部分)に各種ランプ等の発光手段が設けられている。これら発光手段は、大当たり時や所定のリーチ時等における遊技状態の変化に応じて、点灯又は点滅することにより発光態様が変更制御され、遊技中の演出効果を高める役割を果たす。窓部14cの周縁には、LED等の発光手段を内蔵した電飾部29〜33が設けられている。パチンコ機10においては、これら電飾部29〜33が大当たりランプ等の演出ランプとして機能し、大当たり時やリーチ演出時等には内蔵するLEDの点灯や点滅によって各電飾部29〜33が点灯または点滅して、大当たり中である旨、或いは大当たり一歩手前のリーチ中である旨が報知される。   In addition, the front frame 14 is provided with light emitting means such as various lamps around the periphery (for example, a corner portion). These light-emitting means play a role of enhancing the effect of the game during the game by changing or controlling the light-emitting mode by turning on or flashing according to the change in the gaming state at the time of big hit or predetermined reach. On the peripheral edge of the window portion 14c, there are provided electric decoration portions 29 to 33 incorporating light emitting means such as LEDs. In the pachinko machine 10, these lighting parts 29 to 33 function as effect lamps such as jackpot lamps, and the lighting parts 29 to 33 are turned on by lighting or blinking of the built-in LEDs at the time of jackpot or reach effects. Alternatively, it blinks to notify that the jackpot is being hit or that the reach is one step before the jackpot.

また、前面枠14の正面視(図1参照)左上部には、LED等の発光手段が内蔵され賞球の払い出し中とエラー発生時とを表示可能な表示ランプ34が設けられている。また、右側の電飾部32下側には、前面枠14の裏面側を視認できるように裏面側より透明樹脂を取り付けて小窓35が形成され、遊技盤13前面の貼着スペースK1(図2参照)に貼付される証紙等はパチンコ機10の前面から視認可能とされている。また、パチンコ機10においては、より煌びやかさを醸し出すために、電飾部29〜33の周りの領域にクロムメッキを施したABS樹脂製のメッキ部材36が取り付けられている。   Further, in the upper left part of the front frame 14 as viewed from the front (see FIG. 1), there is provided a display lamp 34 which has built-in light emitting means such as LEDs and can display the payout of a prize ball and when an error occurs. Further, a small window 35 is formed by attaching a transparent resin from the back side so that the back side of the front frame 14 can be visually recognized, on the lower side of the right illumination part 32, and a sticking space K1 on the front side of the game board 13 (FIG. 2) is visible from the front surface of the pachinko machine 10. In addition, in the pachinko machine 10, a plated member 36 made of ABS resin that is chrome-plated is attached to an area around the electric decoration parts 29 to 33 in order to bring out more gorgeousness.

窓部14cの下方には、貸球操作部40が配設されている。貸球操作部40には、度数表示部41と、球貸しボタン42と、返却ボタン43とが設けられている。パチンコ機10の側方に配置されるカードユニット(球貸しユニット)(図示せず)に紙幣やカード等を投入した状態で貸球操作部40が操作されると、その操作に応じて球の貸出が行われる。具体的には、度数表示部41はカード等の残額情報が表示される領域であり、内蔵されたLEDが点灯して残額情報として残額が数字で表示される。球貸しボタン42は、カード等(記録媒体)に記録された情報に基づいて貸出球を得るために操作されるものであり、カード等に残額が存在する限りにおいて貸出球が上皿17に供給される。返却ボタン43は、カードユニットに挿入されたカード等の返却を求める際に操作される。なお、カードユニットを介さずに球貸し装置等から上皿17に球が直接貸し出されるパチンコ機、いわゆる現金機では貸球操作部40が不要となるが、この場合には、貸球操作部40の設置部分に飾りシール等を付加して部品構成は共通のものとしても良い。カードユニットを用いたパチンコ機と現金機との共通化を図ることができる。   A ball rental operation unit 40 is disposed below the window 14c. The ball lending operation unit 40 is provided with a frequency display unit 41, a ball lending button 42, and a return button 43. When the ball lending operation unit 40 is operated in a state where a bill or a card is inserted into a card unit (ball lending unit) (not shown) arranged on the side of the pachinko machine 10, Loans are made. Specifically, the frequency display unit 41 is an area in which the remaining amount information such as a card is displayed, and the built-in LED is lit to display the remaining amount as the remaining amount information. The ball lending button 42 is operated to obtain a lending ball based on information recorded on a card or the like (recording medium), and the lending ball is supplied to the upper plate 17 as long as there is a remaining amount on the card or the like. Is done. The return button 43 is operated when requesting the return of a card or the like inserted into the card unit. In addition, in a pachinko machine in which a ball is lent directly to the upper plate 17 from a ball lending device or the like without using a card unit, a so-called cash machine does not require the ball lending operation unit 40. In this case, the ball lending operation unit 40 It is also possible to add a decorative seal or the like to the installation portion of the parts so that the component configuration is common. A pachinko machine using a card unit and a cash machine can be shared.

上皿17の下側に位置する下皿ユニット15には、その中央部に上皿17に貯留しきれなかった球を貯留するための下皿50が上面を開放した略箱状に形成されている。下皿50の右側には、球を遊技盤13の前面へ打ち込むために遊技者によって操作される操作ハンドル51が配設され、かかる操作ハンドル51の内部には球発射ユニット112aの駆動を許可するためのタッチセンサ51aと、押下操作している期間中には球の発射を停止する押しボタン式の打ち止めスイッチ51bと、操作ハンドル51の回動操作量を電気抵抗の変化により検出する可変抵抗器(図示せず)とが内蔵されている。操作ハンドル51が遊技者によって右回りに回転操作されると、タッチセンサがオンされると共に可変抵抗器の抵抗値が操作量に対応して変化し、操作ハンドル51の回動操作量に応じて変化する可変抵抗器の抵抗値に対応した強さで球が発射され、これにより遊技者の操作に対応した飛び量で遊技盤13の前面へ球が打ち込まれる。また、操作ハンドル51が遊技者により操作されていない状態においては、タッチセンサ51aおよび打ち止めスイッチ51bがオフとなっている。   In the lower plate unit 15 located on the lower side of the upper plate 17, a lower plate 50 for storing a ball that could not be stored in the upper plate 17 is formed in a substantially box shape having an open upper surface. Yes. On the right side of the lower plate 50, an operation handle 51 that is operated by a player to drive a ball into the front surface of the game board 13 is disposed, and the operation of the ball launching unit 112a is permitted inside the operation handle 51. Touch sensor 51a, a push button-type stop switch 51b for stopping the launch of the ball during the pressing operation, and a variable resistor for detecting the amount of rotation of the operating handle 51 by a change in electric resistance (Not shown). When the operation handle 51 is rotated clockwise by the player, the touch sensor is turned on and the resistance value of the variable resistor changes corresponding to the operation amount, and according to the rotation operation amount of the operation handle 51. A ball is fired with a strength corresponding to the resistance value of the variable resistor that changes, and the ball is driven into the front surface of the game board 13 with a jump amount corresponding to the player's operation. Further, when the operation handle 51 is not operated by the player, the touch sensor 51a and the stop switch 51b are off.

下皿50の正面下方部には、下皿50に貯留された球を下方へ排出する際に操作するための球抜きレバー52が設けられている。この球抜きレバー52は、常時、右方向に付勢されており、その付勢に抗して左方向へスライドさせることにより、下皿50の底面に形成された底面口が開口して、その底面口から球が自然落下して排出される。かかる球抜きレバー52の操作は、通常、下皿50の下方に下皿50から排出された球を受け取る箱(一般に「千両箱」と称される)を置いた状態で行われる。下皿50の右方には、上述したように操作ハンドル51が配設され、下皿50の左方には灰皿53が取り付けられている。   In the lower part of the front of the lower plate 50, a ball removal lever 52 is provided for operating when the balls stored in the lower plate 50 are discharged downward. The ball removal lever 52 is always urged in the right direction. By sliding the ball release lever 52 in the left direction against the urge, the bottom opening formed in the bottom surface of the lower plate 50 is opened. A ball naturally falls from the bottom opening and is discharged. The operation of the ball removal lever 52 is normally performed in a state where a box (generally referred to as “a thousand box”) for receiving the balls discharged from the lower plate 50 is placed below the lower plate 50. As described above, the operation handle 51 is disposed on the right side of the lower plate 50, and the ashtray 53 is attached on the left side of the lower plate 50.

図2に示すように、遊技盤13は、正面視略正方形状に切削加工した木製のベース板60に、球案内用の多数の釘や風車およびレール61,62、一般入賞口63、第1入球口64、可変入賞装置65、可変表示装置ユニット80等を組み付けて構成され、その周縁部が内枠12の裏面側に取り付けられる。一般入賞口63、第1入球口64、可変入賞装置65、可変表示装置ユニット80は、ルータ加工によってベース板60に形成された貫通穴に配設され、遊技盤13の前面側から木ネジ等により固定されている。また、遊技盤13の前面中央部分は、前面枠14の窓部14c(図1参照)を通じて内枠13の前面側から視認することができる。以下に、遊技盤13の構成について説明する。   As shown in FIG. 2, the game board 13 includes a wooden base plate 60 cut into a substantially square shape when viewed from the front, a large number of ball nails, windmills and rails 61 and 62, a general winning opening 63, The ball entrance 64, the variable winning device 65, the variable display device unit 80, and the like are assembled, and the peripheral edge thereof is attached to the back side of the inner frame 12. The general winning port 63, the first winning port 64, the variable winning device 65, and the variable display device unit 80 are arranged in a through hole formed in the base plate 60 by router processing, and the wood screw is provided from the front side of the game board 13. It is fixed by etc. Further, the front center portion of the game board 13 can be viewed from the front side of the inner frame 13 through the window portion 14c (see FIG. 1) of the front frame 14. Below, the structure of the game board 13 is demonstrated.

遊技盤13の前面には、帯状の金属板を略円弧状に屈曲加工して形成した外レール62が植立され、その外レール62の内側位置には外レール62と同様に帯状の金属板で形成した円弧状の内レール61が植立される。この内レール61と外レール62とにより遊技盤13の前面外周が囲まれ、遊技盤13とガラスユニット16(図1参照)とにより前後が囲まれることにより、遊技盤13の前面には、球の挙動により遊技が行われる遊技領域が形成される。遊技領域は、遊技盤13の前面であって2本のレール61,62と円弧部材70とにより区画して形成される略円形状の領域(入賞口等が配設され、発射された球が流下する領域)である。   An outer rail 62 formed by bending a strip-shaped metal plate into a substantially arc shape is planted on the front surface of the game board 13, and the strip-shaped metal plate is located on the inner side of the outer rail 62 in the same manner as the outer rail 62. The arc-shaped inner rail 61 formed by the above is planted. The inner rail 61 and the outer rail 62 surround the outer periphery of the front surface of the game board 13, and the game board 13 and the glass unit 16 (see FIG. 1) surround the front and rear. A game area in which a game is played is formed by the behavior of. The game area is a front surface of the game board 13 and is a substantially circular area formed by dividing the two rails 61 and 62 and the arc member 70 (a winning hole or the like is provided, Area).

2本のレール61,62は、球発射ユニット112aから発射された球を遊技盤13上部へ案内するために設けられたものである。内レール61の先端部分(図2の左上部)には戻り球防止部材68が取り付けられ、一旦、遊技盤13の上部へ案内された球が再度球案内通路内に戻ってしまうといった事態が防止される。外レール62の先端部(図2の右上部)には、球の最大飛翔部分に対応する位置に返しゴム69が取り付けられ、所定以上の勢いで発射された球は、返しゴム69に当たって、勢いが減衰されつつ中央部側へ跳ね返される。また、内レール61の右下側の先端部と外レール62の右上側の先端部との間には、レール間を繋ぐ円弧を内面側に設けて形成された樹脂製の円弧部材70がベース板60に打ち込んで固定されている。   The two rails 61 and 62 are provided to guide the ball fired from the ball launching unit 112a to the upper part of the game board 13. A return ball preventing member 68 is attached to the front end portion of the inner rail 61 (upper left portion in FIG. 2) to prevent the ball once guided to the upper portion of the game board 13 from returning to the ball guide path again. Is done. A return rubber 69 is attached to the tip of the outer rail 62 (upper right part in FIG. 2) at a position corresponding to the maximum flying portion of the sphere, and the ball launched at a predetermined momentum or more hits the return rubber 69 and gains momentum. Is bounced back to the center while being attenuated. A resin arc member 70 formed by providing an arc connecting the rails on the inner surface side between the lower right end of the inner rail 61 and the upper right end of the outer rail 62 is a base. The plate 60 is driven and fixed.

遊技領域の正面視右側上部(図2の右側上部)には、発光手段である複数のLED37aと7セグメント表示器37bとが設けられた第1図柄表示装置37が配設されている。第1図柄表示装置37は、主制御装置110で行われる各制御に応じた表示がなされるものであり、主にパチンコ機10の遊技状態の表示が行われる。複数のLED37aは、パチンコ機10が確変中か時短中か通常中であるかを点灯状態により示したり、変動中であるか否かを点灯状態により示したり、停止図柄が確変大当たりに対応した図柄か普通大当たりに対応した図柄か外れ図柄であるかを点灯状態により示したり、保留球数を点灯状態により示すものである。7セグメント表示装置37bは、大当たり中のラウンド数やエラー表示を行うものである。なお、LED37aは、それぞれのLEDの発光色(例えば、赤、緑、青)が異なるよう構成され、その発光色の組合わせにより、少ないLEDでパチンコ機10の各種遊技状態を示唆することができる。   A first symbol display device 37 provided with a plurality of LEDs 37a, which are light emitting means, and a 7-segment display 37b is disposed in the upper right portion of the game area as viewed from the front (upper right portion in FIG. 2). The first symbol display device 37 displays information corresponding to each control performed by the main control device 110, and mainly displays the gaming state of the pachinko machine 10. The plurality of LEDs 37a indicate whether the pachinko machine 10 is in the process of being probabilistically changing, operating in a short time, or in a normal state, indicating whether the pachinko machine 10 is changing or not by a lighting state, and the symbols corresponding to the probable big hit. Whether the symbol is a symbol corresponding to a normal jackpot or an out-of-game symbol is indicated by a lighting state, or the number of reserved balls is indicated by a lighting state. The 7-segment display device 37b displays the number of rounds that are a big hit and an error display. Note that the LEDs 37a are configured so that the emission colors (for example, red, green, and blue) of the respective LEDs are different, and the combination of the emission colors can suggest various gaming states of the pachinko machine 10 with fewer LEDs. .

なお、上述したパチンコ機10が確変中とは、大当たり確率がアップして特別遊技状態へ移行し易い遊技の状態である。更に、本実施の形態における確変中は、第2図柄の当たり確率がアップして第1入球口64へ球が入球し易い遊技の状態である。また、パチンコ機10が時短中とは、大当たり確率がそのままで第2図柄の当たり確率のみがアップして第1入球口64へ球が入球し易い遊技の状態である。また、パチンコ機10が通常中とは、確変中でも時短中でもない遊技の状態(大当たり確率も第2図柄の当たり確率もアップしていない状態)である。なお、パチンコ機10の遊技状態に応じて、第1入球口64に付随する電動役物(図示せず)が開放する時間や、1回の当たりで電動役物が開放する回数を変更するものとしても良い。   In addition, the above-mentioned pachinko machine 10 being probable is a game state in which the jackpot probability is increased and it is easy to shift to the special game state. Further, during the probability change in the present embodiment, the game is in a state where the hit probability of the second symbol is increased and the ball easily enters the first entrance 64. In addition, when the pachinko machine 10 is short-running, it is a game state in which the hit probability of the second symbol is increased without changing the jackpot probability and the ball easily enters the first entrance 64. In addition, when the pachinko machine 10 is in a normal state, it is a game state in which neither the probability change nor the time is short (the state where neither the big hit probability nor the second symbol hit probability is increased). It should be noted that, depending on the gaming state of the pachinko machine 10, the time for opening the electric accessory (not shown) associated with the first entrance 64 and the number of times the electric accessory is released per hit are changed. It is good as a thing.

また、遊技領域には、球が入賞することにより5個から15個の球が賞球として払い出される複数の一般入賞口63が配設されている。また、遊技領域の中央部分には、可変表示装置ユニット80が配設されている。可変表示装置ユニット80には、第1入球口64への入賞をトリガとして第3図柄を変動表示する液晶ディスプレイ(以下単に「表示装置」と略す。)で構成された第3図柄表示装置81と、第2入球口67の球の通過をトリガとして第2図柄を変動表示する発光ダイオード(以下、「LED」と略す。)で構成される第2図柄表示装置82とが設けられている。   The game area is provided with a plurality of general winning openings 63 through which 5 to 15 balls are paid out as winning balls when the balls win. In addition, a variable display device unit 80 is disposed in the central portion of the game area. The variable display device unit 80 includes a third symbol display device 81 configured with a liquid crystal display (hereinafter simply referred to as “display device”) that displays the third symbol in a variable manner with a winning at the first entrance 64 as a trigger. And a second symbol display device 82 composed of a light emitting diode (hereinafter abbreviated as “LED”) that variably displays the second symbol with the passage of the ball of the second entrance 67 as a trigger. .

第3図柄表示装置81は、後述する表示制御装置114によって表示内容が制御され、例えば左、中及び右の3つの図柄列が表示される。各図柄列は複数の図柄によって構成され、これらの図柄が図柄列毎に縦スクロールして第3図柄表示装置81の表示画面上にて第3図柄が可変表示されるようになっている。また、本実施の形態では、第3図柄表示装置81は8インチサイズの大型の液晶ディスプレイで構成され、可変表示装置ユニット80には、この第3図柄表示装置81の外周を囲むようにして、センターフレーム86が配設されている。本実施の形態の第3図柄表示装置81は、主制御装置110の制御に伴った遊技状態の表示が第1図柄表示装置37で行われるのに対して、その第1図柄表示装置37の表示に応じた装飾的な表示を行うものである。なお、表示装置に代えて、例えば、リール等を用いて第3図柄表示装置81を構成するようにしても良い。   The display content of the third symbol display device 81 is controlled by a display control device 114, which will be described later, and for example, three symbol sequences of left, middle, and right are displayed. Each symbol row is composed of a plurality of symbols, and these symbols are vertically scrolled for each symbol row so that the third symbol is variably displayed on the display screen of the third symbol display device 81. Further, in the present embodiment, the third symbol display device 81 is constituted by a large liquid crystal display of 8 inch size, and the variable display device unit 80 surrounds the outer periphery of the third symbol display device 81 so as to surround the center frame. 86 is arranged. In the third symbol display device 81 of the present embodiment, the display of the gaming state accompanying the control of the main control device 110 is performed by the first symbol display device 37, whereas the display of the first symbol display device 37 is performed. The decorative display according to is performed. Instead of the display device, for example, the third symbol display device 81 may be configured using a reel or the like.

また、第1図柄表示装置37にて停止図柄(確変大当たり図柄、普通大当たり図柄、外れ図柄のいずれか1つ)が表示されるまでの間に球が第1入球口64へ入球した場合、その入球回数は最大4回まで保留され、その保留回数は第1図柄表示装置37により示されると共に保留ランプ85の点灯個数においても示される。保留ランプ85は、最大保留数分の4つ設けられ、第3図柄表示装置81の上方に左右対称に配設されている。なお、本実施の形態においては、第1入球口64への入賞は、最大4回まで保留されるように構成したが、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、保留ランプ85を削除し、第1入球口64への入賞に基づく変動表示の保留回数を第3図柄表示装置81の一部に数字で、或いは、4つに区画された領域を保留回数分だけ異なる態様(例えば、色や点灯パターン)にして表示するようにしても良い。また、第1図柄表示装置37により保留回数が示されるので、保留ランプ85により点灯表示を行わないものとしても良い。   In addition, when the ball enters the first entrance 64 until the stop symbol (any one of the probable jackpot symbol, the normal jackpot symbol, or the off symbol) is displayed on the first symbol display device 37. The number of entered balls is held up to 4 times, and the number of held times is indicated by the first symbol display device 37 and the number of lights of the holding lamp 85. Four hold lamps 85 are provided corresponding to the maximum number of holds, and are arranged symmetrically above the third symbol display device 81. In the present embodiment, the winning at the first entrance 64 is configured to be held up to 4 times, but the maximum holding number is not limited to 4 times, but 3 times or less. Alternatively, the number may be set to 5 times or more (for example, 8 times). In addition, the hold lamp 85 is deleted, and the number of times the variable display is held based on the winning at the first entrance 64 is numerically held in a part of the third symbol display device 81, or the area divided into four is held. You may make it display in a different aspect (for example, a color and a lighting pattern) by the frequency | count. In addition, since the number of times of holding is indicated by the first symbol display device 37, the holding lamp 85 may not perform lighting display.

第2図柄表示装置82は、第2図柄の表示部83と保留ランプ84とを有し、球が第2入球口67を通過する毎に、表示部83において表示図柄(第2図柄)としての「○」の図柄と「×」の図柄とが交互に点灯して変動表示が行われ、その変動表示が所定図柄(本実施の形態においては「○」の図柄)で停止した場合に第1入球口64が所定時間だけ作動状態となる(開放される)よう構成されている。球の第2入球口67の通過回数は最大4回まで保留され、その保留回数が上述した第1図柄表示装置37により表示されると共に保留ランプ84においても点灯表示される。なお、第2図柄の変動表示は、本実施の形態のように、表示部83において複数のランプの点灯と非点灯を切り換えることにより行うものの他、第1図柄表示装置37及び第3図柄表示装置81の一部を使用して行うようにしても良い。同様に、保留ランプ84の点灯を第3図柄表示装置81の一部で行うようにしても良い。また、第2入球口67の通過は、第1入球口64と同様に、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、第1図柄表示装置37により保留回数が示されるので、保留ランプ84により点灯表示を行わないものとしても良い。   The second symbol display device 82 includes a second symbol display unit 83 and a holding lamp 84, and each time the ball passes through the second entrance 67, the display unit 83 displays a display symbol (second symbol). The “○” symbol and the “×” symbol are alternately lit and displayed in a variable manner. When the fluctuation display stops at a predetermined symbol (in this embodiment, the symbol “O”) The 1 entrance 64 is configured to be activated (opened) for a predetermined time. The number of passes through the second entrance 67 of the sphere is suspended up to a maximum of 4 times, and the number of suspensions is displayed by the above-described first symbol display device 37 and is also lit on the hold lamp 84. The second symbol variation display is performed by switching on and off of a plurality of lamps in the display unit 83 as in the present embodiment, as well as the first symbol display device 37 and the third symbol display device. A part of 81 may be used. Similarly, the hold lamp 84 may be turned on by a part of the third symbol display device 81. In addition, the passage of the second entrance 67 is not limited to 4 times as in the case of the 1st entrance 64, and is not limited to 4 times, or 3 times or less (for example, (8 times). In addition, since the number of times of holding is indicated by the first symbol display device 37, the holding lamp 84 may not perform lighting display.

可変表示装置ユニット80の下方には、球が入球し得る第1入球口64が配設されている。この第1入球口64へ球が入球すると遊技盤13の裏面側に設けられる第1入球口スイッチ(図示せず)がオンとなり、その第1入球口スイッチのオンに起因して主制御装置110で大当たりの抽選がなされ、その抽選結果に応じた表示が第1図柄表示装置37のLED37aで示される。また、第1入球口64は、球が入球すると5個の球が賞球として払い出される入賞口の1つにもなっている。   Below the variable display device unit 80, a first entrance 64 into which a sphere can enter is disposed. When a ball enters the first entrance 64, a first entrance switch (not shown) provided on the back side of the game board 13 is turned on, and the first entrance switch is turned on. The main controller 110 performs a lottery lottery, and a display corresponding to the lottery result is indicated by the LED 37 a of the first symbol display device 37. The first entrance 64 is also one of the entrances through which 5 balls are paid out as prize balls when a ball enters.

第1入球口64の下方には可変入賞装置65が配設されており、その略中央部分に横長矩形状の特定入賞口(大開放口)65aが設けられている。パチンコ機10においては、主制御装置110での抽選が大当たりとなると、所定時間(変動時間)が経過した後に、大当たりの停止図柄となるよう第1図柄表示装置37のLED37aを点灯させると共に、その大当たりに対応した停止図柄を第3図柄表示装置81に表示させて、大当たりの発生が示される。その後、球が入賞し易い特別遊技状態(大当たり)に遊技状態が遷移する。この特別遊技状態として、通常時には閉鎖されている特定入賞口65aが、所定時間(例えば、30秒経過するまで、或いは、球が10個入賞するまで)開放される。   A variable winning device 65 is disposed below the first ball opening 64, and a horizontally-long rectangular specific winning port (large opening) 65a is provided at a substantially central portion thereof. In the pachinko machine 10, when the lottery in the main controller 110 is a big hit, after a predetermined time (fluctuation time) has elapsed, the LED 37a of the first symbol display device 37 is turned on so as to become a big hit stop symbol. The stop symbol corresponding to the jackpot is displayed on the third symbol display device 81 to indicate the occurrence of the jackpot. Thereafter, the gaming state transitions to a special gaming state (big hit) where the ball is easy to win. In this special gaming state, the special winning opening 65a that is normally closed is opened for a predetermined time (for example, until 30 seconds have elapsed or ten balls have been won).

この特定入賞口65aは、所定時間が経過すると閉鎖され、その閉鎖後、再度、その特定入賞口65aが所定時間開放される。この特定入賞口65aの開閉動作は、最高で例えば16回(16ラウンド)繰り返し可能にされている。この開閉動作が行われている状態が、遊技者にとって有利な特別遊技状態の一形態であり、遊技者には、遊技上の価値(遊技価値)の付与として通常時より多量の賞球の払い出しが行われる。   The specific winning opening 65a is closed when a predetermined time elapses, and after the closing, the specific winning opening 65a is opened again for a predetermined time. The opening / closing operation of the specific winning opening 65a can be repeated up to 16 times (16 rounds), for example. The state in which the opening / closing operation is performed is a form of a special gaming state advantageous to the player, and the player is given out a larger amount of prize balls than usual in order to give a gaming value (game value). Is done.

可変入賞装置65は、具体的には、特定入賞口65aを覆う横長矩形状の開閉板と、その開閉板の下辺を軸として前方側に開閉駆動するための大開放口ソレノイド(図示せず)とを備えている。特定入賞口65aは、通常時は、球が入賞できないか又は入賞し難い閉状態になっている。大当たりの際には大開放口ソレノイドを駆動して開閉板を前面下側に傾倒し、球が特定入賞口65aに入賞しやすい開状態を一時的に形成し、その開状態と通常時の閉状態との状態を交互に繰り返すように作動する。   Specifically, the variable winning device 65 is a horizontally long rectangular opening / closing plate covering the specific winning opening 65a, and a large opening opening solenoid (not shown) for driving to open / close forward with the lower side of the opening / closing plate as an axis. And. The special winning opening 65a is normally closed so that the ball cannot win or is difficult to win. In the case of a big hit, the large opening opening solenoid is driven to tilt the opening / closing plate to the lower front side to temporarily form an open state in which the ball is likely to win the specific winning opening 65a. It operates to repeat the state and the state alternately.

なお、上記した形態に特別遊技状態は限定されるものではない。特定入賞口65aとは別に開閉される大開放口を遊技領域に設け、第1図柄表示装置37において大当たりに対応したLED37aが点灯した場合に、特定入賞口65aが所定時間開放され、その特定入賞口65aの開放中に、球が特定入賞口65a内へ入賞することを契機として特定入賞口65aとは別に設けられた大開放口が所定時間、所定回数開放される遊技状態を特別遊技状態として形成するようにしても良い。   Note that the special gaming state is not limited to the above-described form. When the game area is provided with a large opening that is opened and closed separately from the specific winning opening 65a, and the LED 37a corresponding to the jackpot is turned on in the first symbol display device 37, the specific winning opening 65a is opened for a predetermined time, and the specific winning opening A special gaming state is defined as a game state in which a large opening provided separately from the specific winning port 65a is opened for a predetermined time and a predetermined number of times when the ball 65 is opened into the specific winning port 65a. You may make it form.

遊技盤13の下側における左右の隅部には、証紙や識別ラベル等を貼着するための貼着スペースK1,K2が設けられ、貼着スペースK1に貼られた証紙等は、前面枠14の小窓35(図1参照)を通じて視認することができる。   Adhesive spaces K1, K2 for adhering certificate papers, identification labels, etc. are provided at the left and right corners on the lower side of the game board 13, and the certificate paper, etc., adhered to the adhesive space K1, is a front frame 14. It can be visually recognized through the small window 35 (see FIG. 1).

更に、遊技盤13には、アウト口66が設けられている。いずれの入賞口63,64,65aにも入球しなかった球はアウト口66を通って図示しない球排出路へと案内される。遊技盤13には、球の落下方向を適宜分散、調整等するために多数の釘が植設されているとともに、風車等の各種部材(役物)が配設されている。   Further, the game board 13 is provided with an out port 66. A ball that has not entered any of the winning openings 63, 64, 65a is guided through an out port 66 to a ball discharge path (not shown). A number of nails are planted on the game board 13 in order to appropriately disperse and adjust the falling direction of the ball, and various members (instruments) such as a windmill are arranged.

図3に示すように、パチンコ機10の背面側には、制御基板ユニット90,91と、裏パックユニット94とが主に備えられている。制御基板ユニット90は、主基板(主制御装置110)と音声ランプ制御基板(音声ランプ制御装置113)と表示制御基板(表示制御装置114)とが搭載されてユニット化されている。制御基板ユニット91は、払出制御基板(払出制御装置111)と発射制御基板(発射制御装置112)と電源基板(電源装置115)とカードユニット接続基板116とが搭載されてユニット化されている。   As shown in FIG. 3, control board units 90 and 91 and a back pack unit 94 are mainly provided on the back side of the pachinko machine 10. The control board unit 90 is unitized by mounting a main board (main control apparatus 110), an audio lamp control board (audio lamp control apparatus 113), and a display control board (display control apparatus 114). The control board unit 91 is unitized by mounting a payout control board (payout control apparatus 111), a firing control board (launching control apparatus 112), a power supply board (power supply apparatus 115), and a card unit connection board 116.

裏パックユニット94は、保護カバー部を形成する裏パック92と払出ユニット93とがユニット化されている。また、各制御基板には、各制御を司る1チップマイコンとしてのMPU、各種機器との連絡をとるポート、各種抽選の際に用いられる乱数発生器、時間計数や同期を図る場合などに使用されるクロックパルス発生回路等が、必要に応じて搭載されている。   The back pack unit 94 includes a back pack 92 and a dispensing unit 93 that form a protective cover. In addition, each control board is used for MPU as a one-chip microcomputer that controls each control, a port for communicating with various devices, a random number generator used for various lotteries, time counting and synchronization. A clock pulse generation circuit or the like is mounted as necessary.

なお、主制御装置110、音声ランプ制御装置113及び表示制御装置114、払出制御装置111及び発射制御装置112、電源装置115、カードユニット接続基板116は、それぞれ基板ボックス100〜104に収納されている。基板ボックス100〜104は、ボックスベースと該ボックスベースの開口部を覆うボックスカバーとを備えており、そのボックスベースとボックスカバーとが互いに連結されて、各制御装置や各基板が収納される。   The main control device 110, the sound lamp control device 113 and the display control device 114, the payout control device 111 and the firing control device 112, the power supply device 115, and the card unit connection board 116 are housed in the board boxes 100 to 104, respectively. . The board boxes 100 to 104 include a box base and a box cover that covers the opening of the box base. The box base and the box cover are connected to each other, and each control device and each board are accommodated.

また、基板ボックス100(主制御装置110)及び基板ボックス102(払出制御装置111及び発射制御装置112)は、ボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)している。また、ボックスベースとボックスカバーとの連結部には、ボックスベースとボックスカバーとに亘って封印シール(図示せず)が貼着されている。この封印シールは、脆性な素材で構成されており、基板ボックス100,102を開封するために封印シールを剥がそうとしたり、基板ボックス100,102を無理に開封しようとすると、ボックスベース側とボックスカバー側とに切断される。よって、封印ユニット又は封印シールを確認することで、基板ボックス100,102が開封されたかどうかを知ることができる。   Further, the substrate box 100 (main control device 110) and the substrate box 102 (dispensing control device 111 and launch control device 112) connect the box base and the box cover so that they cannot be opened by a sealing unit (not shown) (caulking structure). Consolidated). In addition, a seal (not shown) is attached to the connecting portion between the box base and the box cover so as to cover the box base and the box cover. This seal seal is made of a brittle material. If the seal is to be peeled off in order to open the substrate boxes 100, 102, or if the substrate boxes 100, 102 are forcibly opened, the box base side and the box cover are removed. Cut to the side. Therefore, it is possible to know whether or not the substrate boxes 100 and 102 have been opened by checking the sealing unit or the sealing seal.

払出ユニット93は、裏パックユニット94の最上部に位置して上方に開口したタンク130と、タンク130の下方に連結され下流側に向けて緩やかに傾斜するタンクレール131と、タンクレール131の下流側に縦向きに連結されるケースレール132と、ケースレール132の最下流部に設けられ、払出モータ216(図5参照)の所定の電気的構成により球の払出を行う払出装置133とを備えている。タンク130には、遊技ホールの島設備から供給される球が逐次補給され、払出装置133により必要個数の球の払い出しが適宜行われる。タンクレール131には、当該タンクレール131に振動を付加するためのバイブレータ134が取り付けられている。   The payout unit 93 includes a tank 130 that is located at the top of the back pack unit 94 and opens upward, a tank rail 131 that is connected to the lower side of the tank 130 and is gently inclined toward the downstream side, and downstream of the tank rail 131. A case rail 132 that is vertically connected to the side, and a payout device 133 that is provided at the most downstream portion of the case rail 132 and that pays out a ball by a predetermined electrical configuration of the payout motor 216 (see FIG. 5). ing. The tank 130 is successively replenished with balls supplied from the island equipment of the game hall, and a required number of balls are paid out by the payout device 133 as appropriate. A vibrator 134 for applying vibration to the tank rail 131 is attached to the tank rail 131.

また、払出制御装置111には状態復帰スイッチ120が設けられ、発射制御装置112には可変抵抗器の操作つまみ121が設けられ、電源装置115にはRAM消去スイッチ122が設けられている。状態復帰スイッチ120は、例えば、払出モータ216(図4参照)部の球詰まり等、払出エラーの発生時に球詰まりを解消(正常状態への復帰)するために操作される。操作つまみ121は、発射ソレノイドの発射力を調整するために操作される。RAM消去スイッチ122は、パチンコ機10を初期状態に戻したい場合に電源投入時に操作される。   The payout control device 111 is provided with a state return switch 120, the firing control device 112 is provided with a variable resistor operation knob 121, and the power supply device 115 is provided with a RAM erase switch 122. The state return switch 120 is operated, for example, to eliminate ball clogging (return to a normal state) when a payout error occurs, such as ball clogging in the payout motor 216 (see FIG. 4). The operation knob 121 is operated to adjust the firing force of the firing solenoid. The RAM erase switch 122 is operated when the power is turned on to return the pachinko machine 10 to the initial state.

次に、図4を参照して、本パチンコ機10の内部構成について説明する。図4は、内枠12と前面枠14と下皿ユニット15とが開放された状態におけるパチンコ機10の斜視図である。   Next, the internal configuration of the pachinko machine 10 will be described with reference to FIG. FIG. 4 is a perspective view of the pachinko machine 10 in a state where the inner frame 12, the front frame 14, and the lower dish unit 15 are opened.

パチンコ機10には、その外殻を形成する外枠11が設けられ、この外枠11に対して内枠12が開閉可能に支持される。遊技場においては、外枠11の外周面が遊技場の島と呼ばれる設置箇所に固定される。内枠12、前面枠14および下皿ユニット15は、外枠11に対して前面側に開放可能に構成されるので、パチンコ機10の前面側からは触れられない裏面側や内部に対しての点検や調整は、外枠11に対して内枠12等を前面側に開放して行われる。   The pachinko machine 10 is provided with an outer frame 11 that forms an outer shell thereof, and an inner frame 12 is supported to the outer frame 11 so as to be opened and closed. In the game hall, the outer peripheral surface of the outer frame 11 is fixed to an installation location called an island of the game hall. Since the inner frame 12, the front frame 14, and the lower dish unit 15 are configured to be openable to the front side with respect to the outer frame 11, the inner frame 12, the front frame 14, and the lower dish unit 15 are not touched from the front side of the pachinko machine 10. Inspection and adjustment are performed with the inner frame 12 and the like open to the front side with respect to the outer frame 11.

外枠11には、内枠12を支持するために正面視左側の上下2カ所に金属製の上ヒンジ(図示せず)および下ヒンジ(図示せず)が取り付けられている。この上ヒンジおよび下ヒンジが設けられた側を開閉の軸として内枠12は開閉可能に支持される。   In order to support the inner frame 12, metal upper hinges (not shown) and lower hinges (not shown) are attached to the outer frame 11 at two upper and lower positions on the left side when viewed from the front. The inner frame 12 is supported so as to be openable and closable with the side on which the upper and lower hinges are provided as an opening / closing axis.

内枠12は、矩形状に形成されたABS樹脂製の内枠ベース55を主体に構成されており、内枠ベース55の中央部には略円形状の中央窓55aが形成されている。内枠ベース55の裏面側には遊技盤13の取付部が設けられ、遊技盤13が着脱可能に装着される。   The inner frame 12 is mainly composed of an ABS resin-made inner frame base 55 formed in a rectangular shape, and a substantially circular central window 55 a is formed at the center of the inner frame base 55. An attachment portion for the game board 13 is provided on the back side of the inner frame base 55, and the game board 13 is detachably attached.

内枠ベース55の中央窓55aの下側は、前面側が開放した凹状に窪んで形成されており、その奥側には、平面状の取付面52bが形成されている。取付面52bには、球を遊技盤13の前面に発射するための発射ユニット140や、上皿17および下皿50に球を排出する通路を形成する通路形成部材54等が取り付けられる。   The lower side of the central window 55a of the inner frame base 55 is formed in a concave shape with the front side open, and a flat mounting surface 52b is formed on the back side. The mounting surface 52b is attached with a launch unit 140 for launching a ball to the front surface of the game board 13, a passage forming member 54 that forms a passage for discharging the ball to the upper plate 17 and the lower plate 50, and the like.

外枠11と内枠12との間には、内枠12の開放および閉鎖を検出するスイッチSW1が設けられており、内枠12と前面枠14との間には、前面枠14の開放および閉鎖を検出するスイッチSW2が設けられている。   A switch SW1 for detecting opening and closing of the inner frame 12 is provided between the outer frame 11 and the inner frame 12, and between the inner frame 12 and the front frame 14, the opening and closing of the front frame 14 and A switch SW2 for detecting closing is provided.

ここで、図5を参照して、スイッチSW1およびスイッチSW2の構造について説明する。なお、スイッチSW1とスイッチSW2とは同一の構造であるので、スイッチSW1について構造を説明し、スイッチSW2についてはその説明を省略する。   Here, the structure of the switch SW1 and the switch SW2 will be described with reference to FIG. Since the switch SW1 and the switch SW2 have the same structure, the structure of the switch SW1 will be described, and the description of the switch SW2 will be omitted.

図5は、スイッチSW1の断面図である。図5(a)は、内枠12が閉鎖された状態におけるスイッチSW1の状態(遮断状態)を示した断面図である。また、図5(b)は、内枠12が開放された状態におけるスイッチSW1の状態(導通状態)を示した断面図である。   FIG. 5 is a cross-sectional view of the switch SW1. FIG. 5A is a cross-sectional view showing a state (blocking state) of the switch SW1 in a state where the inner frame 12 is closed. FIG. 5B is a cross-sectional view showing a state (conductive state) of the switch SW1 in a state where the inner frame 12 is opened.

図5(a)に示すように、外枠11の内枠12と対向する面に配設されたスイッチSW1には、閉鎖された状態の内枠12に当接する可動軸SW1aと、その可動軸SW1aに配設される導電部材である金属から構成された導体板SW1−1aと、その導体板SW1−1aと対向する位置に配設される金属から構成された一対の端子板SW1−1bと、その一対の端子板SW1−1bをそれぞれ筐体SW1bに配設する支持板SW1−1cと、導体板SW1−1a上の一対の端子板SW1−1bに対向する面とは反対の面に配設され、導体板SW1−1aに対して一対の端子板SW1−1bへの方向に付勢力を発生させる一対のスプリングSW1cとが設けられている。   As shown in FIG. 5A, the switch SW1 disposed on the surface of the outer frame 11 facing the inner frame 12 includes a movable shaft SW1a that contacts the inner frame 12 in a closed state, and the movable shaft. A conductor plate SW1-1a made of metal which is a conductive member disposed on SW1a, and a pair of terminal plates SW1-1b made of metal disposed at a position facing the conductor plate SW1-1a, The pair of terminal plates SW1-1b are arranged on a surface opposite to the surface facing the pair of terminal plates SW1-1b on the conductor plate SW1-1a and the support plate SW1-1c disposed in the housing SW1b. And a pair of springs SW1c that generate a biasing force in the direction toward the pair of terminal plates SW1-1b with respect to the conductor plate SW1-1a.

図5(a)に示すように、内枠12が閉鎖された状態においては、可動軸SW1aが内枠12に当接し、可動軸SW1aが筐体SW1bに押し込まれた状態となる。よって、導体板SW1−1aと一対の端子板SW1−1bとの接触が妨げられる。従って、内枠12が閉鎖された状態においては、スイッチSW1は、導通が遮断された状態となる。   As shown in FIG. 5A, in a state where the inner frame 12 is closed, the movable shaft SW1a comes into contact with the inner frame 12, and the movable shaft SW1a is pushed into the housing SW1b. Accordingly, contact between the conductor plate SW1-1a and the pair of terminal plates SW1-1b is hindered. Therefore, in a state where the inner frame 12 is closed, the switch SW1 is in a state where conduction is cut off.

一方、図5(b)に示すように、内枠12が開放された状態においては、可動軸SW1aと内枠12との当接が解除されるので、一対のスプリングSW1cの付勢力により、導体板SW1−1aと一対の端子板SW1−1bとが接触する。よって、内枠12が開放された状態においては、スイッチSW1は、導通された状態となる。   On the other hand, as shown in FIG. 5B, in the state where the inner frame 12 is opened, the contact between the movable shaft SW1a and the inner frame 12 is released, so that the conductor is applied by the biasing force of the pair of springs SW1c. The board SW1-1a and the pair of terminal boards SW1-1b are in contact with each other. Therefore, in a state where the inner frame 12 is opened, the switch SW1 is in a conductive state.

このように、スイッチSW1は、内枠12が閉鎖された状態では遮断状態となる一方、内枠12が開放された状態では導通状態となる。なお、スイッチSW1の構造は、図5に記載した形状に限られるものではなく、内枠12が閉鎖された状態では、スイッチSW1が遮断状態となる一方、内枠12が開放された状態では、スイッチSW1が導通状態となる構造であれば良い。これは、スイッチSW2の構造についても同様である。   As described above, the switch SW1 is in a cut-off state when the inner frame 12 is closed, and is in a conductive state when the inner frame 12 is opened. Note that the structure of the switch SW1 is not limited to the shape shown in FIG. Any structure may be used as long as the switch SW1 is in a conductive state. The same applies to the structure of the switch SW2.

次に、図6を参照して、本パチンコ機10の電気的構成について説明する。図6は、パチンコ機10の電気的構成を示すブロック図である。   Next, the electrical configuration of the pachinko machine 10 will be described with reference to FIG. FIG. 6 is a block diagram showing an electrical configuration of the pachinko machine 10.

電源装置115は、パチンコ機10の各部に電源を供給するための電源部251と、停電等による電源遮断を監視する停電監視回路252と、RAM消去スイッチ122(図3参照)が設けられたRAM消去スイッチ回路253と、MPU201の演算処理を実行可能な状態にするリセット信号SG3aを出力するリセット回路254とを有している。電源部251は、図示しない電源経路を通じて、各制御装置110〜114等に対して各々に必要な動作電圧を供給する装置である。その概要としては、電源部251は、外部より供給される交流24ボルトの電圧を取り込み、各種スイッチ208などの各種スイッチや、ソレノイド209などのソレノイド、モータ等を駆動するための12ボルトの電圧、ロジック用の5ボルトの電圧、RAMバックアップ用のバックアップ電圧などを生成し、これら12ボルトの電圧、5ボルトの電圧及びバックアップ電圧を各制御装置110〜114等に対して必要な電圧を供給する。なお、この電源部251は、マルチプレクサMP1の入力端子I13へも5ボルトの駆動電圧Vaを出力している。   The power supply device 115 includes a power supply unit 251 for supplying power to each unit of the pachinko machine 10, a power failure monitoring circuit 252 for monitoring power interruption due to a power failure, and a RAM provided with a RAM erase switch 122 (see FIG. 3). It has an erasing switch circuit 253 and a reset circuit 254 that outputs a reset signal SG3a for enabling the arithmetic processing of the MPU 201. The power supply unit 251 is a device that supplies a necessary operating voltage to each of the control devices 110 to 114 through a power supply path (not shown). As its outline, the power supply unit 251 takes in the voltage of AC 24 volts supplied from the outside, and drives various switches such as various switches 208, solenoids such as the solenoid 209, motors, etc. A 5 volt voltage for logic, a backup voltage for RAM backup, and the like are generated, and the 12 volt voltage, the 5 volt voltage, and the backup voltage are supplied to the control devices 110 to 114 as necessary voltages. The power supply unit 251 outputs a drive voltage Va of 5 volts to the input terminal I13 of the multiplexer MP1.

停電監視回路252は、パチンコ機10の電源がオンされているときに停電等によって電源遮断が発生すると、その電源遮断時に、マルチプレクサMP1の入力端子I11および払出制御装置111のMPU211のNMI端子へ、正のパルス信号である停電信号SG1aを出力するための回路である。停電監視回路252は、電源部251から出力される最大電圧である直流安定24ボルトの電圧を監視し、この電圧が22ボルト未満になった場合に停電(電源断、電源遮断)の発生と判断して、停電信号SG1aをマルチプレクサMP1及び払出制御装置111へ出力する。停電信号SG1aの出力によって、主制御装置110及び払出制御装置111は、停電の発生を認識し、NMI割込処理を実行する。なお、電源部251は、直流安定24ボルトの電圧が22ボルト未満になった後においても、NMI割込処理の実行に充分な時間の間、制御系の駆動電圧である5ボルトの電圧の出力を正常値に維持するように構成されている。よって、主制御装置110及び払出制御装置111は、NMI割込処理(図17参照)を正常に実行し完了することができる。   When a power failure occurs due to a power failure or the like when the power of the pachinko machine 10 is on, the power failure monitoring circuit 252 is connected to the input terminal I11 of the multiplexer MP1 and the NMI terminal of the MPU 211 of the dispensing control device 111 when the power is interrupted. This is a circuit for outputting a power failure signal SG1a which is a positive pulse signal. The power failure monitoring circuit 252 monitors a DC stable voltage of 24 volts, which is the maximum voltage output from the power supply unit 251, and determines that a power failure (power interruption, power interruption) occurs when this voltage is less than 22 volts. Then, the power failure signal SG1a is output to the multiplexer MP1 and the payout control device 111. Based on the output of the power failure signal SG1a, the main control device 110 and the payout control device 111 recognize the occurrence of the power failure and execute the NMI interrupt process. Note that the power supply unit 251 outputs a voltage of 5 volts, which is a drive voltage of the control system, for a time sufficient to execute the NMI interrupt processing even after the DC stable voltage of 24 volts becomes less than 22 volts. Is maintained at a normal value. Therefore, main controller 110 and payout controller 111 can normally execute and complete the NMI interrupt process (see FIG. 17).

RAM消去スイッチ回路253は、RAM消去スイッチ122が押下された場合に、主制御装置110へ、バックアップデータをクリアさせるためのRAM消去信号SG2を出力するための回路である。主制御装置110及び払出制御装置111は、パチンコ機10の電源投入時に、RAM消去信号SG2を入力した場合に、それぞれのバックアップデータをクリアすると共に、払出制御装置111においてバックアップデータをクリアさせるための払出初期化コマンドを払出制御装置111に対して送信する。   The RAM erase switch circuit 253 is a circuit for outputting a RAM erase signal SG2 for clearing backup data to the main controller 110 when the RAM erase switch 122 is pressed. When the RAM erase signal SG2 is input when the pachinko machine 10 is turned on, the main control device 110 and the payout control device 111 clear the respective backup data and the payout control device 111 for clearing the backup data. A payout initialization command is transmitted to the payout control device 111.

リセット回路254は、MPU201を演算処理の実行が可能な状態にするリセット信号SG3aを出力する回路である。このリセット回路254は、電源部251から出力される5ボルトの電圧をリセット信号SG3aとして出力する。リセット信号SG3aがマルチプレクサMP2を介してMPU201へ入力されると、MPU201は、演算処理が実行可能な状態となる。一方、リセット信号SG3aの出力が停止した場合には、MPU201は、演算処理が実行不能な状態となる。なお、このリセット回路254から出力されるリセット信号SG3aは、図示しないが、払出制御装置111のMPU211、音声ランプ制御装置113のMPU221および表示制御装置114のMPU231へも入力されている。   The reset circuit 254 is a circuit that outputs a reset signal SG3a that puts the MPU 201 into a state in which arithmetic processing can be performed. The reset circuit 254 outputs a voltage of 5 volts output from the power supply unit 251 as the reset signal SG3a. When the reset signal SG3a is input to the MPU 201 via the multiplexer MP2, the MPU 201 is in a state where it can execute arithmetic processing. On the other hand, when the output of the reset signal SG3a is stopped, the MPU 201 is in a state where the arithmetic processing cannot be executed. Although not shown, the reset signal SG3a output from the reset circuit 254 is also input to the MPU 211 of the payout control device 111, the MPU 221 of the sound lamp control device 113, and the MPU 231 of the display control device 114.

なお、パチンコ機10では、停電監視回路252、RAM消去スイッチ回路253およびリセット回路254は、電源装置115内に設けられていたが、これに限られず、停電監視回路252、RAM消去スイッチ回路253またはリセット回路254のいずれかが主制御装置110内に設けられていても良い。また、停電監視回路252、RAM消去スイッチ回路253またはリセット回路254のいずれか2つの回路の組み合わせが主制御装置110内に設けられていても良い。更には、停電監視回路252、RAM消去スイッチ回路253およびリセット回路254の3つの回路が主制御装置110内に設けられていても良い。RAM消去スイッチ回路253が主制御装置110内に設けられている場合には、RAM消去スイッチ112も主制御装置110内に設けられる。   In the pachinko machine 10, the power failure monitoring circuit 252, the RAM erasing switch circuit 253, and the reset circuit 254 are provided in the power supply device 115. However, the power failure monitoring circuit 252, the RAM erasing switch circuit 253, or the like is not limited thereto. Any of the reset circuits 254 may be provided in the main controller 110. Further, a combination of any two of the power failure monitoring circuit 252, the RAM erasing switch circuit 253, and the reset circuit 254 may be provided in the main controller 110. Further, three circuits of the power failure monitoring circuit 252, the RAM erasing switch circuit 253, and the reset circuit 254 may be provided in the main controller 110. When the RAM erase switch circuit 253 is provided in the main controller 110, the RAM erase switch 112 is also provided in the main controller 110.

主制御装置110には、演算装置である1チップマイコンとしてのMPU201が搭載されている。MPU201には、該MPU201により実行される各種の制御プログラムや固定値データを記憶したROM202と、そのROM202内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるRAM203と、そのほか、割込回路やタイマ回路、データ送受信回路などの各種回路が内蔵されている。なお、払出制御装置111や音声ランプ制御装置113などのサブ制御装置に対して動作を指示するために、主制御装置110から該サブ制御装置へ各種のコマンドがデータ送受信回路によって送信されるが、かかるコマンドは、主制御装置110からサブ制御装置へ一方向にのみ送信される。   The main controller 110 is equipped with an MPU 201 as a one-chip microcomputer that is an arithmetic unit. The MPU 201 includes a ROM 202 that stores various control programs executed by the MPU 201 and fixed value data, and a memory that temporarily stores various data when the control program stored in the ROM 202 is executed. A certain RAM 203 and various other circuits such as an interrupt circuit, a timer circuit, and a data transmission / reception circuit are incorporated. Various commands are transmitted from the main control device 110 to the sub control device by the data transmission / reception circuit in order to instruct the sub control device such as the payout control device 111 and the sound lamp control device 113 to operate. Such a command is transmitted from the main controller 110 to the sub controller only in one direction.

MPU201には、該MPU201の立ち上げを可能にする駆動電圧Vaまたは駆動電圧Vbが入力される電源端子と、該MPU201の演算処理を実行可能な状態にするリセット信号SG3aまたはリセット信号SG3bのいずれかが入力されるリセット端子と、停電信号SG1aまたは停電信号SG1bのいずれかが入力されるNMI端子(ノンマスカブル割込端子)が設けられている。   The MPU 201 has either a power supply terminal to which the driving voltage Va or the driving voltage Vb that enables the MPU 201 to be input is input, and a reset signal SG3a or a reset signal SG3b that enables the MPU 201 to execute arithmetic processing. And a NMI terminal (non-maskable interrupt terminal) to which either the power failure signal SG1a or the power failure signal SG1b is input.

なお、MPU201が動作可能となる電圧の下限値は、約4.0ボルトである。よって、MPU201の電源端子に供給される駆動電圧Vaまたは駆動電圧Vbが約4.0ボルトを超えていれば、MPU201は立ち上げ可能な状態(動作可能な状態)となる一方、MPU201の電源端子に供給される駆動電圧Vaまたは駆動電圧Vbが約4.0ボルト以下となれば、MPU201は動作不可能な状態となる。また、MPU201が演算実行可能な状態となる電圧の下限値は、約4.3ボルトである。よって、MPU201のリセット端子に供給される電圧(リセット信号SG3aまたはリセット信号SG3b)が約4.3ボルトを超えていれば、MPU201は演算処理を実行可能な状態となる一方、MPU201のリセット端子に供給される電圧(リセット信号SG3aまたはリセット信号SG3b)が約4.3ボルト以下となれば、MPU201は演算処理が実行不可能な状態となる。また、MPU201のNMI端子には、停電監視回路252から出力される停電信号SG1aまたは枠開放検出回路260から出力される停電信号SG1bが入力されるように構成されており、停電信号SG1aまたは停電信号SG1bのいずれかがMPU201へ入力されると、停電時処理としてのNMI割込処理(図17参照)が即座に実行される。   The lower limit value of the voltage at which the MPU 201 can operate is about 4.0 volts. Therefore, if the driving voltage Va or the driving voltage Vb supplied to the power terminal of the MPU 201 exceeds about 4.0 volts, the MPU 201 is in a startable state (operable state), while the power terminal of the MPU 201 is When the drive voltage Va or the drive voltage Vb supplied to the voltage is about 4.0 volts or less, the MPU 201 becomes inoperable. Further, the lower limit value of the voltage at which the MPU 201 can execute the calculation is about 4.3 volts. Therefore, if the voltage (reset signal SG3a or reset signal SG3b) supplied to the reset terminal of the MPU 201 exceeds about 4.3 volts, the MPU 201 is ready to perform arithmetic processing, while the MPU 201 has a reset terminal. If the supplied voltage (reset signal SG3a or reset signal SG3b) is about 4.3 volts or less, the MPU 201 becomes incapable of performing arithmetic processing. Further, the power failure signal SG1a output from the power failure monitoring circuit 252 or the power failure signal SG1b output from the frame opening detection circuit 260 is input to the NMI terminal of the MPU 201, and the power failure signal SG1a or power failure signal is output. When any of SG1b is input to the MPU 201, an NMI interrupt process (see FIG. 17) as a power failure process is immediately executed.

主制御装置110のMPU201には、アドレスバス及びデータバスで構成されるバスライン204を介して入出力ポート205が接続されている。入出力ポート205には、払出制御装置111、音声ランプ制御装置113、第1図柄表示装置37、第2図柄表示装置82や、図示しないスイッチ群やセンサ群などからなる各種スイッチ208や、特定入賞口65aの開閉板の下辺を軸として前方側に開閉駆動するための大開放口ソレノイドや電動役物を駆動するためのソレノイドなどからなるソレノイド209が接続されている。   An input / output port 205 is connected to the MPU 201 of the main control device 110 via a bus line 204 composed of an address bus and a data bus. The input / output port 205 includes a payout control device 111, a sound lamp control device 113, a first symbol display device 37, a second symbol display device 82, various switches 208 including a switch group and a sensor group (not shown), and a specific prize. A solenoid 209 comprising a large opening solenoid for opening and closing the front side with the lower side of the opening and closing plate of the opening 65a as an axis, a solenoid for driving an electric accessory, and the like is connected.

また、入出力ポート205には、24時間動作し続けるホールコンピュータ262が接続されている。パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、後述する枠開放検出回路260は、MPU201を一時的に立ち上げる。一時的に立ち上がったMPU201は、入出力ポート205を介してホールコンピュータ262へ、パルス幅が約1m秒のパルス信号を出力する。入出力ポート205を介して出力されたパルス信号はホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたパルス信号を解析することで、パチンコ機10の電源がオフされている間に行われた内枠12または前面枠14の開放を検出することができる。更には、内枠12または前面枠14が開放されたパチンコ機10を特定することができる。   In addition, a hall computer 262 that continues to operate for 24 hours is connected to the input / output port 205. When the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the switch SW1 or the switch SW2 is turned on, the frame opening detection circuit 260 described later temporarily starts the MPU 201. The MPU 201 that has temporarily started up outputs a pulse signal having a pulse width of about 1 msec to the hall computer 262 via the input / output port 205. The pulse signal output via the input / output port 205 is stored in the hall computer 262. Therefore, by analyzing the pulse signal stored in the hall computer 262, it is possible to detect the opening of the inner frame 12 or the front frame 14 performed while the power of the pachinko machine 10 is turned off. Furthermore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened can be specified.

主制御装置110には、スイッチSW1が導通することにより内枠12の開放を検出すると共に、スイッチSW2が導通することにより前面枠14の開放を検出する枠開放検出回路260が設けられている。この枠開放検出回路260には、内枠12の開放を検出するスイッチSW1と、前面枠14の開放を検出するスイッチSW2とが接続されている。なお、スイッチSW1およびスイッチSW2と枠開放検出回路260との接続には、信号の入出力を行う入出力部(入出力ポート205(ラッチ回路等)とは異なる、図示せず)を介して接続が行われている。なお、詳細は図7で説明するが、枠開放検出回路260には、電力供給用のコンデンサCD1が設けられているので、パチンコ機10の電源がオフしているときに、内枠12または前面枠14が開放しても、枠開放検出回路260は、その開放を検出して、一時的にMPU201を立ち上げることができる。また、パチンコ機10の電源がオンであるときに内枠12または前面枠14が開放した場合には、枠開放検出回路260は当然に動作する。ここで、パチンコ機10の電源がオンであるときには、MPU201は既に立ち上がっており、枠開放検出回路260によってMPU201を立ち上げる必要はないので、このときに内枠12または前面枠14が開放された場合には、枠開放検出回路260は、マルチプレクサMP1〜MP3の動作により、MPU201を立ち上げるのではなく、リセット信号SG3bのみを入出力ポート205へ出力する。   The main controller 110 is provided with a frame opening detection circuit 260 that detects opening of the inner frame 12 when the switch SW1 is turned on and detects opening of the front frame 14 when the switch SW2 is turned on. The frame opening detection circuit 260 is connected to a switch SW1 for detecting the opening of the inner frame 12 and a switch SW2 for detecting the opening of the front frame 14. The switch SW1 and the switch SW2 are connected to the frame opening detection circuit 260 via an input / output unit (not shown) that is different from the input / output port 205 (latch circuit, etc.) for inputting and outputting signals. Has been done. Although details will be described with reference to FIG. 7, the frame opening detection circuit 260 is provided with a power supply capacitor CD1, so that when the pachinko machine 10 is powered off, the inner frame 12 or the front surface Even if the frame 14 is opened, the frame open detection circuit 260 can detect the opening and temporarily start the MPU 201. In addition, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is on, the frame opening detection circuit 260 naturally operates. Here, when the power of the pachinko machine 10 is on, the MPU 201 has already started up, and it is not necessary to start up the MPU 201 by the frame opening detection circuit 260. At this time, the inner frame 12 or the front frame 14 has been opened. In this case, the frame opening detection circuit 260 outputs only the reset signal SG3b to the input / output port 205 without starting up the MPU 201 by the operations of the multiplexers MP1 to MP3.

また、枠開放検出回路260には、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通した場合に、マルチプレクサMP1の入力端子I21へ、スイッチSW1またはスイッチSW2の導通時から約4.4秒間、停電信号SG1bを出力する電断信号出力端子が設けられている。枠開放検出回路260の電断信号出力端子は、出力端子O1がMPU201のNMI端子に接続されたマルチプレクサMP1の入力端子I21と接続されている。このマルチプレクサMP1の入力端子I11は、停電監視回路252と接続されており、マルチプレクサMP1の制御端子S1は、電源部251と接続されている。よって、パチンコ機10の電源がオンである場合には、マルチプレクサMP1の制御端子S1へ電源部251からロジック用の5ボルトの電圧が入力される。一方、パチンコ機10の電源がオフしている場合には、電源部251が動作しないので、マルチプレクサMP1の制御端子S1には、電圧が入力されない(マルチプレクサMP1の制御端子S1の電圧は、ゼロボルトとなる)。   Further, the frame open detection circuit 260 receives an input of the multiplexer MP1 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on when the power of the pachinko machine 10 is turned off. The terminal I21 is provided with a power interruption signal output terminal for outputting the power failure signal SG1b for about 4.4 seconds from when the switch SW1 or the switch SW2 is turned on. The power interruption signal output terminal of the frame opening detection circuit 260 is connected to the input terminal I21 of the multiplexer MP1 in which the output terminal O1 is connected to the NMI terminal of the MPU 201. The input terminal I11 of the multiplexer MP1 is connected to the power failure monitoring circuit 252, and the control terminal S1 of the multiplexer MP1 is connected to the power supply unit 251. Therefore, when the power of the pachinko machine 10 is on, a voltage of 5 volts for logic is input from the power supply unit 251 to the control terminal S1 of the multiplexer MP1. On the other hand, when the power of the pachinko machine 10 is off, the power supply unit 251 does not operate, so no voltage is input to the control terminal S1 of the multiplexer MP1 (the voltage of the control terminal S1 of the multiplexer MP1 is zero volts). Become).

ここで、停電監視回路252から出力される停電信号SG1aと枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bとの関係について、パチンコ機10の電源がオンされている場合とパチンコ機10の電源がオフされている場合に分けて説明する。   Here, regarding the relationship between the power failure signal SG1a output from the power failure monitoring circuit 252 and the power failure signal SG1b output from the power failure signal output terminal of the frame opening detection circuit 260, and when the power of the pachinko machine 10 is turned on. A description will be given separately when the pachinko machine 10 is powered off.

パチンコ機10の電源がオンされている場合には、マルチプレクサMP1の制御端子S1に電源部251から5ボルトの電圧が入力される。マルチプレクサMP1は、制御端子S1に5ボルトの電圧が入力されると、マルチプレクサMP1の入力端子I11とマルチプレクサMP1の出力端子O1との導通を行うので(マルチプレクサMP1の入力端子I21とマルチプレクサMP1の出力端子O1とは導通させないので)、パチンコ機10の電源がオンされている場合には、MPU201のNMI端子に、停電監視回路252から出力される停電信号SG1aが入力可能な状態となる(枠開放検出回路260の電断信号出力端子から停電信号SG1bが出力されても、MPU201のNMI端子には入力されない)。一方、パチンコ機10の電源がオフされている場合には、マルチプレクサMP1の制御端子S1に電源部251からゼロボルトの電圧が入力される。マルチプレクサMP1は、制御端子S1にゼロボルトの電圧が入力されると、マルチプレクサMP1の入力端子I21とマルチプレクサMP1の出力端子O1との導通を行うので(マルチプレクサMP1の入力端子I11とマルチプレクサMP1の出力端子O1とは導通させないので)、パチンコ機10の電源がオフされている場合には、MPU201のNMI端子に、枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bが入力可能な状態となる。このように、マルチプレクサMP1は、電源部251から制御端子S1へ入力される電圧によって、即ち、パチンコ機10の電源のオンオフ状態に応じて、MPU201のNMI端子へ出力する信号を停電信号SG1aまたは停電信号SG1bのいずれかに切り換える。   When the power of the pachinko machine 10 is turned on, a voltage of 5 volts is input from the power supply unit 251 to the control terminal S1 of the multiplexer MP1. When a voltage of 5 volts is input to the control terminal S1, the multiplexer MP1 conducts between the input terminal I11 of the multiplexer MP1 and the output terminal O1 of the multiplexer MP1 (the input terminal I21 of the multiplexer MP1 and the output terminal of the multiplexer MP1). When the power of the pachinko machine 10 is on, the power failure signal SG1a output from the power failure monitoring circuit 252 can be input to the NMI terminal of the MPU 201 (frame open detection). Even if the power failure signal SG1b is output from the power interruption signal output terminal of the circuit 260, it is not input to the NMI terminal of the MPU 201). On the other hand, when the power of the pachinko machine 10 is turned off, a voltage of zero volts is input from the power supply unit 251 to the control terminal S1 of the multiplexer MP1. When a voltage of zero volts is input to the control terminal S1, the multiplexer MP1 conducts between the input terminal I21 of the multiplexer MP1 and the output terminal O1 of the multiplexer MP1 (the input terminal I11 of the multiplexer MP1 and the output terminal O1 of the multiplexer MP1). When the power of the pachinko machine 10 is off, the power failure signal SG1b output from the power interruption signal output terminal of the frame open detection circuit 260 can be input to the NMI terminal of the MPU 201. It becomes. As described above, the multiplexer MP1 outputs a signal to be output to the NMI terminal of the MPU 201 according to the voltage input from the power supply unit 251 to the control terminal S1, that is, according to the on / off state of the power supply of the pachinko machine 10. Switch to one of the signals SG1b.

また、枠開放検出回路260には、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通した場合に、マルチプレクサMP2の入力端子I22および入出力ポート205へ、スイッチSW1またはスイッチSW2の導通時から約9.4秒間、リセット信号SG3bを出力するリセット信号出力端子が設けられている。枠開放検出回路260のリセット信号出力端子は、出力端子O2がMPU201のリセット端子に接続されたマルチプレクサMP2の入力端子I22と入出力ポート205とに接続されている。このマルチプレクサMP2の入力端子I12は、リセット回路254と接続されており、マルチプレクサMP2の制御端子S2は、電源部251と接続されている。よって、パチンコ機10の電源がオンである場合には、マルチプレクサMP2の制御端子S2へ電源部251からロジック用の5ボルトの電圧が入力される。一方、パチンコ機10の電源がオフしている場合には、電源部251が動作しないので、マルチプレクサMP2の制御端子S2には、電圧が入力されない(マルチプレクサMP2の制御端子S2の電圧は、ゼロボルトとなる)。   Further, the frame open detection circuit 260 receives an input of the multiplexer MP2 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on when the power of the pachinko machine 10 is turned off. The terminal I22 and the input / output port 205 are provided with a reset signal output terminal for outputting the reset signal SG3b for about 9.4 seconds from when the switch SW1 or the switch SW2 is turned on. The reset signal output terminal of the frame opening detection circuit 260 is connected to the input terminal I22 and the input / output port 205 of the multiplexer MP2 in which the output terminal O2 is connected to the reset terminal of the MPU 201. The input terminal I12 of the multiplexer MP2 is connected to the reset circuit 254, and the control terminal S2 of the multiplexer MP2 is connected to the power supply unit 251. Therefore, when the power of the pachinko machine 10 is on, a logic voltage of 5 volts is input from the power supply unit 251 to the control terminal S2 of the multiplexer MP2. On the other hand, when the power of the pachinko machine 10 is off, the power supply unit 251 does not operate, so no voltage is input to the control terminal S2 of the multiplexer MP2 (the voltage of the control terminal S2 of the multiplexer MP2 is zero volts). Become).

ここで、リセット回路254から出力されるリセット信号SG3aと枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bとの関係について、パチンコ機10の電源がオンされている場合とパチンコ機10の電源がオフされている場合に分けて説明する。   Here, regarding the relationship between the reset signal SG3a output from the reset circuit 254 and the reset signal SG3b output from the reset signal output terminal of the frame opening detection circuit 260, the case where the power of the pachinko machine 10 is turned on and the pachinko machine A description will be given separately for the case where the power supply 10 is turned off.

パチンコ機10の電源がオンされている場合には、マルチプレクサMP2の制御端子S2に電源部251から5ボルトの電圧が入力される。マルチプレクサMP2は、制御端子S2に5ボルトの電圧が入力されると、マルチプレクサMP2の入力端子I12とマルチプレクサMP2の出力端子O2との導通を行うので(マルチプレクサMP2の入力端子I22とマルチプレクサMP2の出力端子O2とは導通させないので)、パチンコ機10の電源がオンされている場合には、MPU201のリセット端子に、リセット回路254から出力されるリセット信号SG3aが入力可能な状態となる(枠開放検出回路260のリセット信号出力端子からリセット信号SG3bが出力されても、MPU201のリセット端子には入力されない)。一方、パチンコ機10の電源がオフされている場合には、マルチプレクサMP2の制御端子S2に電源部251からゼロボルトの電圧が入力される。マルチプレクサMP2は、制御端子S2にゼロボルトの電圧が入力されると、マルチプレクサMP2の入力端子I22とマルチプレクサMP1の出力端子O2との導通を行うので(マルチプレクサMP2の入力端子I12とマルチプレクサMP1の出力端子O2とは導通させないので)、パチンコ機10の電源がオフされている場合には、MPU201のリセット端子に、枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bが入力可能な状態となる。このように、マルチプレクサMP2は、電源部251から制御端子Sへ入力される電圧によって、即ち、パチンコ機10の電源のオンオフ状態に応じて、MPU201のリセット端子へ出力する信号をリセット信号SG3aまたはリセット信号SG3bのいずれかに切り換える。   When the power of the pachinko machine 10 is on, a voltage of 5 volts is input from the power supply unit 251 to the control terminal S2 of the multiplexer MP2. When the voltage of 5 volts is input to the control terminal S2, the multiplexer MP2 conducts the input terminal I12 of the multiplexer MP2 and the output terminal O2 of the multiplexer MP2 (the input terminal I22 of the multiplexer MP2 and the output terminal of the multiplexer MP2). Therefore, when the power of the pachinko machine 10 is turned on, the reset signal SG3a output from the reset circuit 254 can be input to the reset terminal of the MPU 201 (frame open detection circuit). Even if the reset signal SG3b is output from the reset signal output terminal 260, it is not input to the reset terminal of the MPU 201). On the other hand, when the power of the pachinko machine 10 is turned off, a voltage of zero volts is input from the power supply unit 251 to the control terminal S2 of the multiplexer MP2. When a voltage of zero volts is input to the control terminal S2, the multiplexer MP2 conducts between the input terminal I22 of the multiplexer MP2 and the output terminal O2 of the multiplexer MP1 (the input terminal I12 of the multiplexer MP2 and the output terminal O2 of the multiplexer MP1). When the power of the pachinko machine 10 is turned off, the reset signal SG3b output from the reset signal output terminal of the frame opening detection circuit 260 can be input to the reset terminal of the MPU 201. Become. As described above, the multiplexer MP2 outputs a signal to be output to the reset terminal of the MPU 201 according to the voltage input from the power supply unit 251 to the control terminal S, that is, according to the on / off state of the power of the pachinko machine 10, Switch to one of the signals SG3b.

なお、枠開放検出回路260のリセット信号出力端子は、前述の通り、入出力ポート205へも接続されている。よって、内枠12または前面枠14が開放されると、パチンコ機10の電源がオンされているか否かに拘らず、枠開放検出回路260のリセット信号出力端子から入出力ポート205へリセット信号SG3bが出力される。この入出力ポート205へ出力されたリセット信号SG3bにより、MPU201は、内枠12または前面枠14の開放を検出することができる。   Note that the reset signal output terminal of the frame opening detection circuit 260 is also connected to the input / output port 205 as described above. Therefore, when the inner frame 12 or the front frame 14 is opened, the reset signal SG3b is sent from the reset signal output terminal of the frame open detection circuit 260 to the input / output port 205 regardless of whether the power of the pachinko machine 10 is turned on. Is output. The MPU 201 can detect the opening of the inner frame 12 or the front frame 14 by the reset signal SG3b output to the input / output port 205.

枠開放検出回路260には、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通した場合に、マルチプレクサMP3の入力端子I13へ、スイッチSW1またはスイッチSW2の導通時から約9.9秒間、最大値約5ボルトの駆動電圧Vbを供給する電源出力端子が設けられている。枠開放検出回路260の電源出力端子は、出力端子O3がMPU201の電源端子に接続されたマルチプレクサMP3の入力端子I23と接続されている。このマルチプレクサMP3の入力端子I13は、電源部251と接続されており、マルチプレクサMP3の制御端子S3も、電源部251と接続されている。よって、パチンコ機10の電源がオンである場合には、マルチプレクサMP3の制御端子S3へ電源部251からロジック用の5ボルトの電圧が入力される。一方、パチンコ機10の電源がオフしている場合には、電源部251が動作しないので、マルチプレクサMP3の制御端子S3には、電圧が入力されない(マルチプレクサMP3の制御端子S3の電圧は、ゼロボルトとなる)。   The frame opening detection circuit 260 has an input terminal I13 of the multiplexer MP3 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on when the power of the pachinko machine 10 is turned off. A power output terminal is provided for supplying a drive voltage Vb having a maximum value of about 5 volts for about 9.9 seconds after the switch SW1 or SW2 is turned on. The power supply output terminal of the frame opening detection circuit 260 is connected to the input terminal I23 of the multiplexer MP3 in which the output terminal O3 is connected to the power supply terminal of the MPU 201. The input terminal I13 of the multiplexer MP3 is connected to the power supply unit 251, and the control terminal S3 of the multiplexer MP3 is also connected to the power supply unit 251. Therefore, when the power of the pachinko machine 10 is on, a voltage of 5 volts for logic is input from the power supply unit 251 to the control terminal S3 of the multiplexer MP3. On the other hand, when the power of the pachinko machine 10 is off, the power supply unit 251 does not operate, so no voltage is input to the control terminal S3 of the multiplexer MP3 (the voltage of the control terminal S3 of the multiplexer MP3 is zero volts). Become).

ここで、電源部251から出力される駆動電圧Vaと枠開放検出回路260の電源出力端子から出力される最大値約5ボルトの駆動電圧Vbとの関係について、パチンコ機10の電源がオンされている場合とパチンコ機10の電源がオフされている場合に分けて説明する。   Here, regarding the relationship between the drive voltage Va output from the power supply unit 251 and the drive voltage Vb having a maximum value of about 5 volts output from the power supply output terminal of the frame opening detection circuit 260, the power of the pachinko machine 10 is turned on. A case where the power supply of the pachinko machine 10 is turned off will be described separately.

パチンコ機10の電源がオンされている場合には、マルチプレクサMP3の制御端子S3に電源部251から5ボルトの電圧が入力される。マルチプレクサMP3は、制御端子S3に5ボルトの電圧が入力されると、マルチプレクサMP3の入力端子I13とマルチプレクサMP3の出力端子O3との導通を行うので(マルチプレクサMP3の入力端子I23とマルチプレクサMP3の出力端子O3とは導通させないので)、パチンコ機10の電源がオンされている場合には、MPU201の電源端子に、電源部251から出力される駆動電圧Vaが入力可能な状態となる(枠開放検出回路260の電源出力端子から駆動電圧Vbが出力されても、MPU201の電源端子には入力されない)。一方、パチンコ機10の電源がオフされている場合には、マルチプレクサMP3の制御端子S3に電源部251からゼロボルトの電圧が入力される。マルチプレクサMP3は、制御端子S3にゼロボルトの電圧が入力されると、マルチプレクサMP3の入力端子I23とマルチプレクサMP3の出力端子O3との導通を行うので(マルチプレクサMP3の入力端子I13とマルチプレクサMP3の出力端子O3とは導通させないので)、パチンコ機10の電源がオフされている場合には、MPU201の電源端子に、枠開放検出回路260の電源出力端子から出力される駆動電圧Vbが入力可能な状態となる。このように、マルチプレクサMP3は、電源部251から制御端子Sへ入力される電圧によって、即ち、パチンコ機10の電源のオンオフ状態に応じて、MPU201の電源端子へ出力する電圧を、電源部251から出力される駆動電圧Vaまたは枠開放検出回路260の電源出力端子から出力される駆動電圧Vbのいずれかに切り換える。   When the power of the pachinko machine 10 is turned on, a voltage of 5 volts is input from the power supply unit 251 to the control terminal S3 of the multiplexer MP3. When a voltage of 5 volts is input to the control terminal S3, the multiplexer MP3 conducts between the input terminal I13 of the multiplexer MP3 and the output terminal O3 of the multiplexer MP3 (the input terminal I23 of the multiplexer MP3 and the output terminal of the multiplexer MP3). Therefore, when the pachinko machine 10 is powered on, the drive voltage Va output from the power supply unit 251 can be input to the power supply terminal of the MPU 201 (frame open detection circuit). Even if the drive voltage Vb is output from the power output terminal 260, it is not input to the power terminal of the MPU 201). On the other hand, when the power of the pachinko machine 10 is turned off, a voltage of zero volts is input from the power supply unit 251 to the control terminal S3 of the multiplexer MP3. When a voltage of zero volts is input to the control terminal S3, the multiplexer MP3 conducts between the input terminal I23 of the multiplexer MP3 and the output terminal O3 of the multiplexer MP3 (the input terminal I13 of the multiplexer MP3 and the output terminal O3 of the multiplexer MP3). Therefore, when the power of the pachinko machine 10 is turned off, the drive voltage Vb output from the power output terminal of the frame opening detection circuit 260 can be input to the power terminal of the MPU 201. . As described above, the multiplexer MP3 outputs the voltage output from the power supply unit 251 to the power supply terminal of the MPU 201 according to the voltage input from the power supply unit 251 to the control terminal S, that is, according to the on / off state of the power supply of the pachinko machine 10. The drive voltage Va is switched to either the output drive voltage Va or the drive voltage Vb output from the power supply output terminal of the frame opening detection circuit 260.

なお、マルチプレクサMP3の出力端子O3は、図示を省略するが、入出力ポート205にも接続されている。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通した場合には、枠開放検出回路260の電源出力端子から出力される駆動電圧Vbが、入出力ポート205へも供給される。   The output terminal O3 of the multiplexer MP3 is also connected to the input / output port 205, although not shown. Therefore, when the power of the pachinko machine 10 is turned off, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, it is output from the power output terminal of the frame open detection circuit 260. The driving voltage Vb is also supplied to the input / output port 205.

上述の通り、パチンコ機10の電源がオンされている場合には、電源装置115の各回路(電源部251、停電監視回路252およびリセット回路254)から各種信号(停電信号SG1aおよびリセット信号SG3a)や駆動電圧Vaが、マルチプレクサMP1〜MP3を介して、MPU201の各端子(NMI端子、リセット端子および電源端子)に出力される。そして、パチンコ機10の電源がオンされている場合には、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、枠開放検出回路260からは、リセット信号SG3bのみが入出力ポート205へ出力される。一方、パチンコ機10の電源がオフされている場合には、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、枠開放検出回路260からは、各種信号(停電信号SG1bおよびリセット信号SG3b)や駆動電圧Vbが、マルチプレクサMP1〜MP3を介して一定期間中、MPU201の各端子(NMI端子、リセット端子および電源端子)へ出力される。よって、パチンコ機10の電源がオフされていても、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、MPU201を一時的に(本実施形態では約9.9秒間)立ち上げることができる。   As described above, when the power of the pachinko machine 10 is turned on, various signals (power failure signal SG1a and reset signal SG3a) from each circuit (power supply unit 251, power failure monitoring circuit 252 and reset circuit 254) of the power supply device 115. And the driving voltage Va are output to each terminal (NMI terminal, reset terminal, and power supply terminal) of the MPU 201 via the multiplexers MP1 to MP3. When the power of the pachinko machine 10 is turned on, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, only the reset signal SG3b is input from the frame open detection circuit 260. The data is output to the output port 205. On the other hand, when the power of the pachinko machine 10 is turned off, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the frame open detection circuit 260 outputs various signals (power failure signal SG1b). The reset signal SG3b) and the drive voltage Vb are output to each terminal (NMI terminal, reset terminal, and power supply terminal) of the MPU 201 through the multiplexers MP1 to MP3 for a certain period. Therefore, even if the power of the pachinko machine 10 is turned off, the frame opening detection circuit 260 temporarily turns the MPU 201 (this embodiment) when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. In about 9.9 seconds) you can start up.

なお、上述の通り、マルチプレクサMP3の出力端子O3は、図示を省略するが、入出力ポート205にも接続されている。よって、パチンコ機10の電源がオフされている場合に、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、枠開放検出回路260の電源出力端子から入出力ポート205へも駆動電圧Vbが出力される。従って、パチンコ機10の電源がオフされている場合であっても、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通すると、入出力ポート205も一時的に(本実施形態では約9.9秒間)立ち上げることができる。   As described above, the output terminal O3 of the multiplexer MP3 is also connected to the input / output port 205, although not shown. Therefore, when the power of the pachinko machine 10 is turned off, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the power output terminal of the frame open detection circuit 260 is connected to the input / output port 205. Drive voltage Vb is also output. Therefore, even when the power of the pachinko machine 10 is turned off, the frame opening detection circuit 260 causes the input / output port 205 to be turned on when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. It can be started temporarily (in this embodiment, about 9.9 seconds).

RAM203は、MPU201の内部レジスタの内容やMPU201により実行される制御プログラムの戻り先番地などが記憶されるスタックエリアと、各種のフラグおよびカウンタ、I/O等の値が記憶される作業エリア(作業領域)とを有している。更にRAM203は、オフ中枠開放フラグ203aとオン中枠開放フラグ203bとを有している。なお、RAM203は、パチンコ機10の電源の遮断後においても電源装置115からバックアップ電圧が供給されてデータを保持(バックアップ)できる構成となっており、RAM203に記憶されるデータは、すべてバックアップされる。   The RAM 203 stores the contents of the internal registers of the MPU 201, the return address of the control program executed by the MPU 201, and the work area (work area for storing various flags and counters, I / O values, etc. Area). Further, the RAM 203 has an off-in-frame release flag 203a and an on-in-frame release flag 203b. Note that the RAM 203 is configured so that the backup voltage is supplied from the power supply device 115 and the data can be retained (backed up) even after the power of the pachinko machine 10 is shut off, and all data stored in the RAM 203 is backed up. .

停電などの発生により電源が遮断されると、その電源遮断時(停電発生時を含む。以下同様)のスタックポインタや、各レジスタの値がRAM203に記憶される。一方、電源投入時(停電解消による電源投入を含む。以下同様)には、RAM203に記憶される情報に基づいて、パチンコ機10の状態が電源遮断前の状態に復帰される。RAM203への書き込みはメイン処理(図12参照)によって電源遮断時に実行され、RAM203に書き込まれた各値の復帰は電源投入時の立ち上げ処理(図11参照)において実行される。   When the power is shut down due to the occurrence of a power failure or the like, the stack pointer and the value of each register when the power is shut off (including when the power failure occurs, the same applies hereinafter) are stored in RAM 203. On the other hand, at the time of power-on (including power-on due to power failure cancellation, the same applies hereinafter), the state of the pachinko machine 10 is restored to the state before power-off based on information stored in the RAM 203. Writing to the RAM 203 is executed when the power is shut off by the main process (see FIG. 12), and restoration of each value written in the RAM 203 is executed in a startup process (see FIG. 11) when the power is turned on.

オフ中枠開放フラグ203aは、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通して、枠開放検出回路260によってMPU201が一時的に立ち上げられた場合に、オンとなるフラグである(後述する主制御装置110の立ち上げ処理のS112の処理)。このオフ中枠開放フラグ203aがオンされることにより、MPU201は、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたことを検知することができる。なお、オフ中枠開放検出フラグ203aがオンとなっている場合に、パチンコ機10の電源がオンされると、MPU201は、音声出力装置226およびランプ表示装置227を用いて報知を行う。これにより、パチンコ機10は、パチンコ機10の電源オフ中に内枠12または前面枠14の開放があったことを不特定多数の者(店員や遊技客等)に報知することができる。一方、オフ中枠開放フラグ203aは、RAM消去スイッチ122を操作して、主制御装置110の立ち上げ処理のS116の処理で(図11参照)、使用RAM領域がクリアされた場合にオフされる。よって、オフ中枠開放フラグ203aが一旦オンされると、RAM消去スイッチ122を操作して、S116の処理で使用RAM領域をクリアしない限り、オフ中枠開放フラグ203aをオフすることができない。よって、パチンコ機10の電源がオンされた場合には、パチンコ機10は、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたことを確実に不特定多数の者に報知することができる。   When the power of the pachinko machine 10 is turned off, the off-in-frame release flag 203a opens the inner frame 12 or the front frame 14, the switch SW1 or the switch SW2 conducts, and the MPU 201 is turned on by the frame release detection circuit 260. This is a flag that is turned on when it is temporarily started up (the process of S112 of the startup process of the main controller 110 described later). By turning on the off-in-frame release flag 203a, the MPU 201 can detect that the inner frame 12 or the front frame 14 has been opened when the power of the pachinko machine 10 is turned off. When the off-in-frame opening detection flag 203a is on and the power of the pachinko machine 10 is turned on, the MPU 201 performs notification using the audio output device 226 and the lamp display device 227. As a result, the pachinko machine 10 can notify an unspecified number of persons (such as shop assistants and players) that the inner frame 12 or the front frame 14 has been opened while the pachinko machine 10 is powered off. On the other hand, the off-in-frame release flag 203a is turned off when the RAM deletion switch 122 is operated to clear the used RAM area in the process of S116 of the startup process of the main controller 110 (see FIG. 11). . Therefore, once the off-in-frame release flag 203a is turned on, the off-in-frame release flag 203a cannot be turned off unless the RAM erase switch 122 is operated to clear the used RAM area in the process of S116. Therefore, when the power of the pachinko machine 10 is turned on, the pachinko machine 10 does not reliably confirm that the inner frame 12 or the front frame 14 has been opened when the power of the pachinko machine 10 is turned off. It is possible to notify a specific number of people.

オン中枠開放フラグ203bは、パチンコ機10の電源がオンされているときに、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通して、枠開放検出回路260のリセット信号出力端子から入出力ポート205へリセット信号SG3bが出力された場合に、オンとなるフラグである(メイン処理のS219の処理)。このオン中枠開放フラグ203bは、開放された内枠12または開放された前面枠14が閉鎖されると、メイン処理のS220の処理でオフされる。このオン中枠開放フラグ203bがオンされることにより、MPU201は、パチンコ機10の電源がオンされているときに内枠12または前面枠14の開放が行われたことを検知することができる。なお、パチンコ機10の電源がオンされている場合に、オン中枠開放検出フラグ203bがオンとなると、MPU201は、音声出力装置226およびランプ表示装置227を用いて報知を行う。これにより、パチンコ機10は、パチンコ機10の電源オン中に内枠12または前面枠14の開放が行われたことを不特定多数の者に報知することができる。   When the power of the pachinko machine 10 is turned on, the on-in-frame release flag 203b opens the inner frame 12 or the front frame 14, and the switch SW1 or the switch SW2 is turned on to reset the frame open detection circuit 260. This flag is turned on when the reset signal SG3b is output from the output terminal to the input / output port 205 (processing in S219 of the main processing). When the opened inner frame 12 or the opened front frame 14 is closed, the on-in-frame open flag 203b is turned off in the process of S220 of the main process. When the on-in-frame release flag 203b is turned on, the MPU 201 can detect that the inner frame 12 or the front frame 14 has been opened when the power of the pachinko machine 10 is turned on. When the pachinko machine 10 is turned on and the on-frame open detection flag 203b is turned on, the MPU 201 performs notification using the audio output device 226 and the lamp display device 227. Thereby, the pachinko machine 10 can notify an unspecified number of people that the inner frame 12 or the front frame 14 has been opened while the pachinko machine 10 is powered on.

払出制御装置111は、払出モータ216を駆動させて賞球や貸出球の払出制御を行うものである。演算装置であるMPU211は、そのMPU211により実行される制御プログラムや固定値データ等を記憶したROM212と、ワークメモリ等として使用されるRAM213とを有している。   The payout control device 111 drives the payout motor 216 to perform payout control of prize balls and rental balls. The MPU 211, which is an arithmetic unit, includes a ROM 212 that stores a control program executed by the MPU 211, fixed value data, and the like, and a RAM 213 that is used as a work memory or the like.

払出制御装置111のRAM213は、主制御装置110のRAM203と同様に、MPU211の内部レジスタの内容やMPU211により実行される制御プログラムの戻り先番地などが記憶されるスタックエリアと、各種のフラグおよびカウンタ、I/O等の値が記憶される作業エリア(作業領域)とを有している。RAM213は、パチンコ機10の電源の遮断後においても電源装置115からバックアップ電圧が供給されてデータを保持(バックアップ)できる構成となっており、RAM213に記憶されるデータは、すべてバックアップされる。なお、MPU211のNMI端子には、停電等の発生による電源遮断時に停電監視回路252から停電信号SG1aが入力されるように構成されており、その停電信号SG1aがMPU211へ入力されると、停電時処理としてのNMI割込処理(図17参照)が即座に実行される。   The RAM 213 of the payout control device 111, like the RAM 203 of the main control device 110, has a stack area for storing the contents of the internal registers of the MPU 211, the return address of the control program executed by the MPU 211, and various flags and counters. And a work area (work area) in which values such as I / O are stored. The RAM 213 is configured to be able to retain (backup) data by being supplied with a backup voltage from the power supply device 115 even after the power of the pachinko machine 10 is cut off, and all data stored in the RAM 213 is backed up. The NMI terminal of the MPU 211 is configured to receive a power failure signal SG1a from the power failure monitoring circuit 252 when the power is cut off due to the occurrence of a power failure or the like. When the power failure signal SG1a is input to the MPU 211, The NMI interrupt process (see FIG. 17) as a process is immediately executed.

払出制御装置111のMPU211には、アドレスバス及びデータバスで構成されるバスライン214を介して入出力ポート215が接続されている。入出力ポート215には、主制御装置110や払出モータ216、発射制御装置112などがそれぞれ接続されている。また、図示はしないが、払出制御装置111には、払い出された賞球を検出するための賞球検出スイッチが接続されている。なお、該賞球検出スイッチは、払出制御装置111に接続されるが、主制御装置110には接続されていない。   An input / output port 215 is connected to the MPU 211 of the payout control device 111 via a bus line 214 composed of an address bus and a data bus. The main control device 110, the payout motor 216, the firing control device 112, and the like are connected to the input / output port 215, respectively. Although not shown, the payout control device 111 is connected to a prize ball detection switch for detecting a prize ball that has been paid out. The prize ball detection switch is connected to the payout control device 111 but is not connected to the main control device 110.

発射制御装置112は、主制御装置110により球の発射の指示がなされた場合に、操作ハンドル51の回転操作量に応じた球の打ち出し強さとなるよう球発射ユニット112aを制御するものである。球発射ユニット112aは、図示しない発射ソレノイドおよび電磁石を備えており、その発射ソレノイドおよび電磁石は、所定条件が整っている場合に駆動が許可される。具体的には、遊技者が操作ハンドル51に触れていることをタッチセンサ51aにより検出し、球の発射を停止させるための打ち止めスイッチ51bがオフ(操作されていないこと)を条件に、操作ハンドル51の回動量に対応して発射ソレノイドが励磁され、操作ハンドル51の操作量に応じた強さで球が発射される。   The launch control device 112 controls the ball launch unit 112a so that the launch strength of the ball according to the rotational operation amount of the operation handle 51 is obtained when the main control device 110 gives an instruction to launch a ball. The ball launching unit 112a includes a launching solenoid and an electromagnet (not shown), and the firing solenoid and the electromagnet are permitted to be driven when predetermined conditions are met. Specifically, the operation handle 51 is detected on the condition that the touch sensor 51a detects that the player is touching the operation handle 51 and the stop switch 51b for stopping the ball firing is turned off (not operated). The firing solenoid is excited in accordance with the amount of rotation 51, and a ball is launched with a strength corresponding to the amount of operation of the operation handle 51.

音声ランプ制御装置113は、音声出力装置(図示しないスピーカなど)226における音声の出力、ランプ表示装置(電飾部29〜33や表示ランプ34など)における点灯および消灯の出力、表示制御装置114で行われる第3図柄表示装置81の表示態様の設定などを制御するものである。演算装置であるMPU221は、そのMPU221により実行される制御プログラムや固定値データ等を記憶したROM222と、ワークメモリ等として使用されるRAM223とを有している。   The voice lamp control device 113 is a voice output in a voice output device (such as a speaker not shown) 226, an output of lighting and extinguishing in a lamp display device (such as the illumination units 29 to 33 and the display lamp 34), and the display control device 114. The setting of the display mode of the 3rd symbol display apparatus 81 performed etc. is controlled. The MPU 221 that is an arithmetic unit includes a ROM 222 that stores a control program executed by the MPU 221, fixed value data, and the like, and a RAM 223 that is used as a work memory or the like.

音声ランプ制御装置113のMPU221には、アドレスバス及びデータバスで構成されるバスライン224を介して入出力ポート225が接続されている。入出力ポート225には、主制御装置110、表示制御装置114、音声出力装置226やランプ表示装置227などがそれぞれ接続されている。   An input / output port 225 is connected to the MPU 221 of the sound lamp control device 113 via a bus line 224 including an address bus and a data bus. The main control device 110, the display control device 114, the audio output device 226, the lamp display device 227, and the like are connected to the input / output port 225, respectively.

表示制御装置114は、第3図柄表示装置(LCD)81における第3図柄の変動表示を制御するものである。表示制御装置114は、MPU231と、ROM(プログラムROM)232と、ワークRAM233と、ビデオRAM234と、キャラクタROM235と、画像コントローラ236と、入力ポート237と、出力ポート238と、バスライン239,240とを有している。入力ポート237の入力側には音声ランプ制御装置113の出力側が接続され、入力ポート237の出力側には、MPU231、ROM232、ワークRAM233、画像コントローラ236が接続されている。画像コントローラ236には、ビデオRAM234、キャラクタROM235が接続されると共に、バスライン240を介して出力ポート238が接続されている。出力ポート238の出力側には、第3図柄表示装置81が接続されている。なお、パチンコ機10は、大当たりの抽選確率や1回の大当たりで払い出される賞球数が異なる別機種であっても、第3図柄表示装置81で表示される図柄構成が全く同じ仕様の機種があるので、表示制御装置114は共通部品化されコスト低減が図られている。   The display control device 114 controls the change display of the third symbol on the third symbol display device (LCD) 81. The display control device 114 includes an MPU 231, a ROM (program ROM) 232, a work RAM 233, a video RAM 234, a character ROM 235, an image controller 236, an input port 237, an output port 238, and bus lines 239 and 240. have. The input side of the input port 237 is connected to the output side of the sound lamp control device 113, and the output side of the input port 237 is connected to the MPU 231, ROM 232, work RAM 233, and image controller 236. A video RAM 234 and a character ROM 235 are connected to the image controller 236, and an output port 238 is connected via a bus line 240. A third symbol display device 81 is connected to the output side of the output port 238. Even if the pachinko machine 10 is a different model with different winning probability for winning the jackpot and the number of prize balls to be paid out in one jackpot, there is a model having the same specifications as the symbols displayed on the third symbol display device 81. Therefore, the display control device 114 is made into a common part to reduce the cost.

表示制御装置114のMPU231は、音声ランプ制御装置113から入力された図柄表示用のコマンドに基づいて、第3図柄表示装置81の表示内容を制御する。ROM232は、MPU231により実行される各種の制御プログラムや固定値データを記憶するためのメモリである。ワークRAM233は、MPU231による各種プログラムの実行時に使用されるワークデータやフラグを一時的に記憶するためのメモリである。キャラクタROM235は、第3図柄表示装置81に表示される図柄(背景図柄や第3図柄)などの演出用のデータを記憶したメモリである。ビデオRAM234は、第3図柄表示装置81に表示される演出データを記憶するためのメモリであり、ビデオRAM234の内容を書き替えることにより、第3図柄表示装置81の表示内容が変更される。   The MPU 231 of the display control device 114 controls the display content of the third symbol display device 81 based on the symbol display command input from the sound lamp control device 113. The ROM 232 is a memory for storing various control programs executed by the MPU 231 and fixed value data. The work RAM 233 is a memory for temporarily storing work data and flags used when the MPU 231 executes various programs. The character ROM 235 is a memory that stores data for effects such as symbols (background symbols and third symbols) displayed on the third symbol display device 81. The video RAM 234 is a memory for storing effect data displayed on the third symbol display device 81, and the display content of the third symbol display device 81 is changed by rewriting the contents of the video RAM 234.

画像コントローラ236は、MPU231、ビデオRAM234、出力ポート238のそれぞれのタイミングを調整してデータの読み書きを介在すると共に、ビデオRAM234に記憶される表示データを所定のタイミングで読み出して第3図柄表示装置81に表示させるものである。   The image controller 236 adjusts the timing of the MPU 231, the video RAM 234, and the output port 238 to intervene in reading and writing data, and reads display data stored in the video RAM 234 at a predetermined timing to read the third symbol display device 81. Is displayed.

次に、図7を参照して、枠開放検出回路260を説明する。図7は、枠開放検出回路260の電気的構成を示した回路図である。内枠12の開放または前面枠14の開放を検出する枠開放検出回路260は、12ボルトの直流電圧を供給する直流電源DC1と、ダイオードD1〜D5と、コンデンサCD1〜CD4と、抵抗R1〜R5と、C−MOSタイマであるタイマIC1(ナショナルセミコンダクタ社製LMC555)と、トランジスタTR1と、FET1〜FET3と、リセットIC2(ローム株式会社製BD4843)と、論理否定回路であるNOTIC3とを主に有している。   Next, the frame opening detection circuit 260 will be described with reference to FIG. FIG. 7 is a circuit diagram showing an electrical configuration of the frame opening detection circuit 260. A frame opening detection circuit 260 that detects opening of the inner frame 12 or opening of the front frame 14 includes a DC power supply DC1 that supplies a DC voltage of 12 volts, diodes D1 to D5, capacitors CD1 to CD4, and resistors R1 to R5. Timer IC1 (LMC555 manufactured by National Semiconductor), transistor TR1, FET1 to FET3, reset IC2 (BD4843 manufactured by ROHM Co., Ltd.), and NOTIC3 which is a logic negation circuit. is doing.

スイッチSW1が導通することにより内枠12の開放を検出すると共に、スイッチSW2が導通することにより前面枠14の開放を検出するために、枠開放検出回路260は、上記の部品が図7に示す回路図に従って接続される。なお、スイッチSW1とスイッチSW2とは並列接続された上で枠開放検出回路260に接続されているので、いずれか一方のスイッチが導通すれば、枠開放検出回路260は、内枠12または前面枠14の開放を検出することができる。   In order to detect the opening of the inner frame 12 when the switch SW1 is turned on and to detect the opening of the front frame 14 when the switch SW2 is turned on, the frame opening detection circuit 260 has the above components shown in FIG. Connected according to circuit diagram. Since the switch SW1 and the switch SW2 are connected in parallel and connected to the frame opening detection circuit 260, the frame opening detection circuit 260 is connected to the inner frame 12 or the front frame if either switch is turned on. 14 can be detected.

直流電源DC1は、枠開放検出回路260へ12ボルトの直流電圧を供給する電源である。直流電源DC1への電力(電源)は、電源装置115に設けられた電源部251から図示しない電源経路を通じて供給される。この直流電源DC1は、ダイオードD1のアノード端子と接続される。ダイオードD1のカソード端子には1F(ファラッド)のコンデンサCD1の一端が接続されている。そして、コンデンサCD1の他端はグランドされている。また、コンデンサCD1の一端は、スイッチSW1の一端と、スイッチSW2の一端と、タイマIC1のVDD端子、タイマIC1のRES端子とに接続されている。   The DC power source DC <b> 1 is a power source that supplies a DC voltage of 12 volts to the frame opening detection circuit 260. Power (power) to the DC power supply DC1 is supplied from a power supply unit 251 provided in the power supply device 115 through a power supply path (not shown). This DC power supply DC1 is connected to the anode terminal of the diode D1. One end of a 1F (farad) capacitor CD1 is connected to the cathode terminal of the diode D1. The other end of the capacitor CD1 is grounded. One end of the capacitor CD1 is connected to one end of the switch SW1, one end of the switch SW2, the VDD terminal of the timer IC1, and the RES terminal of the timer IC1.

コンデンサCD1は、パチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、枠開放検出回路260へ直流電圧を供給する充電池の機能を発揮する部品である。   The capacitor CD1 functions as a rechargeable battery that supplies a DC voltage to the open frame detection circuit 260 when the power supply to the pachinko machine 10 is cut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1. It is a part.

これは、コンデンサCD1は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合には、コンデンサCD1の容量1F(ファラッド)とコンデンサCD1に印加された直流電圧(直流電源DC1から供給される12ボルトからダイオードD1での電圧降下約0.7ボルトを引いた約11.3ボルト)との積により求まる電荷を蓄える。   This is because the capacitor CD1 is supplied to the pachinko machine 10, and when a DC voltage of 12 volts is supplied from the DC power source DC1, it is applied to the capacitor 1F (farad) of the capacitor CD1 and the capacitor CD1. The electric charge obtained by the product of the DC voltage (about 11.3 volts obtained by subtracting about 0.7 volts from the diode D1 from 12 volts supplied from the DC power supply DC1) is stored.

一方、コンデンサCD1は、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合には、コンデンサCD1に蓄えられた電荷に基づく電力を枠開放検出回路260へ供給する。   On the other hand, the capacitor CD1 is stored in the capacitor CD1 when, for example, the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is cut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1. The electric power based on the generated electric charge is supplied to the open frame detection circuit 260.

よって、枠開放検出回路260は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合には当然に動作し、更に、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、コンデンサCD1により供給される電力によって動作して、内枠12の開放および前面枠14の開放を検出することができる。なお、本実施形態においては、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、枠開放検出回路260へ電力を供給する部品として、コンデンサCD1を使用した。しかし、これに限られるものではなく、コンデンサCD1を、より蓄電量の多い二次電池(充電池)や、充電の必要のない一次電池としても良い。   Therefore, the frame opening detection circuit 260 operates naturally when power is supplied to the pachinko machine 10 and a DC voltage of 12 volts is supplied from the DC power source DC1, and further, for example, a game hall business Even when the power supply to the pachinko machine 10 is cut off and the DC voltage DC1 is not supplied with a DC voltage of 12 volts, the inner frame is operated by the power supplied by the capacitor CD1. The opening of 12 and the opening of the front frame 14 can be detected. In the present embodiment, the capacitor CD1 is used as a component for supplying power to the open frame detection circuit 260 when a DC voltage of 12 volts is not supplied from the DC power supply DC1. However, the present invention is not limited to this, and the capacitor CD1 may be a secondary battery (rechargeable battery) with a larger amount of stored electricity or a primary battery that does not require charging.

また、コンデンサCD1の一端には、ダイオードD1のカソード端子が接続されており、このダイオードD1が電流の逆流防止機能を果たしているので、コンデンサCD1から枠開放検出回路260へ電力が供給されている場合でも、その電力に伴って発生する電圧が直流電源DC1に印加されることはなく、直流電源DC1が損傷することはない。   Further, the cathode terminal of the diode D1 is connected to one end of the capacitor CD1, and the diode D1 performs a function of preventing a backflow of current. Therefore, when power is supplied from the capacitor CD1 to the open frame detection circuit 260. However, the voltage generated with the power is not applied to the DC power source DC1, and the DC power source DC1 is not damaged.

タイマIC1は、C−MOSタイマであり、200kΩの抵抗R1と、100kΩのR2と、22μFのコンデンサCD2と、0.1μFのコンデンサCD3との接続によって、内枠12の開放または前面枠14の開放を検出し、トランジスタTR1を約4.4秒間、導通させる回路として機能する。なお、トランジスタTR1が導通すると、電源出力端子から最大値約5ボルトの駆動電圧Vbが出力開始され、リセット信号出力端子からはリセット信号SG3bが出力開始されると共に、電断信号出力端子からは停電信号SG1bが出力開始される。   The timer IC1 is a C-MOS timer, and the inner frame 12 is opened or the front frame 14 is opened by connecting a 200 kΩ resistor R1, a 100 kΩ R2, a 22 μF capacitor CD2, and a 0.1 μF capacitor CD3. And functions as a circuit for making the transistor TR1 conductive for about 4.4 seconds. When the transistor TR1 is turned on, the drive voltage Vb having a maximum value of about 5 volts is started to be output from the power output terminal, the reset signal SG3b is started to be output from the reset signal output terminal, and the power failure is output from the power interruption signal output terminal Output of the signal SG1b is started.

タイマIC1は、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合、即ち、コンデンサCD1により電力が供給されている場合と、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合とで兼用している。よって、当然に、タイマIC1は、パチンコ機10への電源供給が行われている場合に枠開放検出回路260へ供給される直流電圧12ボルト以下で動作可能である。更に、タイマIC1は、C−MOS半導体で構成されるタイマであるので、動作時の消費電力を抑制し、長時間の動作が可能である。   The timer IC1, for example, is supplied with power by the capacitor CD1 when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is cut off and no DC voltage of 12 volts is supplied from the DC power supply DC1. The case where power is supplied to the pachinko machine 10 and the case where a DC voltage of 12 volts is supplied from the DC power source DC1 is also used. Therefore, of course, the timer IC 1 can operate at a DC voltage of 12 volts or less supplied to the frame opening detection circuit 260 when power is supplied to the pachinko machine 10. Furthermore, since the timer IC1 is a timer composed of a C-MOS semiconductor, power consumption during operation can be suppressed and operation can be performed for a long time.

このタイマIC1のVDD端子は、タイマIC1に供給された直流電圧を入力する端子であり、スイッチSW1の一端、スイッチSW2の一端、コンデンサCD1の一端およびタイマIC1のRES端子と接続されている。タイマIC1のRES端子は、RES端子にパルス信号が入力された場合に、OUT端子から出力されている電圧を強制的に出力停止状態(ゼロボルト)にするリセット機能を作動させるための端子である。ただし、本枠開放検出回路260では、このリセット機能を使用しないので、タイマIC1のRES端子をタイマIC1のVDD端子に接続して、リセット機能が作動しないようにしている。なお、タイマIC1のVDD端子およびタイマIC1のRES端子は、上述の通り、コンデンサCD1の一端と接続されているので、タイマIC1のVDD端子およびRES端子には、約11.3ボルトの直流電圧が印加される。   The VDD terminal of the timer IC1 is a terminal for inputting a DC voltage supplied to the timer IC1, and is connected to one end of the switch SW1, one end of the switch SW2, one end of the capacitor CD1, and the RES terminal of the timer IC1. The RES terminal of the timer IC 1 is a terminal for operating a reset function for forcibly stopping the voltage output from the OUT terminal (zero volts) when a pulse signal is input to the RES terminal. However, since this frame open detection circuit 260 does not use this reset function, the RES terminal of the timer IC 1 is connected to the VDD terminal of the timer IC 1 so that the reset function is not activated. Since the VDD terminal of timer IC1 and the RES terminal of timer IC1 are connected to one end of capacitor CD1 as described above, a DC voltage of about 11.3 volts is applied to the VDD terminal and RES terminal of timer IC1. Applied.

タイマIC1のTRG端子は、スイッチSW1およびスイッチSW2が遮断されている場合には(内枠12および前面枠14が閉鎖されている場合には)、タイマIC1のOUT端子から出力される電圧を約10.6ボルトに設定する一方、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態となった場合には(内枠12又は前面枠14のいずれか一方、または内枠12および前面枠14の両方が開放状態となった場合には)、タイマIC1のOUT端子から出力される電圧を、その導通から約4.4秒後に約10.6ボルトからゼロボルトに設定するための端子である。このタイマIC1のTRG端子は、抵抗R2の他端と接続されている。   When the switch SW1 and the switch SW2 are cut off (when the inner frame 12 and the front frame 14 are closed), the TRG terminal of the timer IC1 reduces the voltage output from the OUT terminal of the timer IC1. When one of the switches SW1 and SW2, or both of the switches SW1 and SW2 is in a conductive state, one of the inner frame 12 and the front frame 14, or When both the inner frame 12 and the front frame 14 are open), the voltage output from the OUT terminal of the timer IC 1 is set from about 10.6 volts to zero volts about 4.4 seconds after the conduction. It is a terminal to do. The TRG terminal of the timer IC1 is connected to the other end of the resistor R2.

タイマIC1のTRG端子に接続される抵抗R2は、内枠12または前面枠14が開放状態となって、スイッチSW1またはスイッチSW2が導通状態(図5(b)参照)となったときに、タイマIC1のTRG端子に直流電圧(約11.3ボルト)を印加するための抵抗である。なお、タイマIC1のTRG端子の入力インピーダンスは、抵抗R2の抵抗値(100kΩ)に対して、十分大きいので、この抵抗R2による電圧降下は殆ど発生しない。よって、スイッチSW1またはスイッチSW2が導通状態となると、コンデンサCD1の一端から供給される約11.3ボルトの電圧がタイマIC1のTRG端子に印加される。   The resistor R2 connected to the TRG terminal of the timer IC1 is connected to the timer R1 when the inner frame 12 or the front frame 14 is in an open state and the switch SW1 or the switch SW2 is in a conductive state (see FIG. 5B). It is a resistor for applying a DC voltage (about 11.3 volts) to the TRG terminal of IC1. Note that the input impedance of the TRG terminal of the timer IC 1 is sufficiently large with respect to the resistance value (100 kΩ) of the resistor R2, so that a voltage drop due to the resistor R2 hardly occurs. Therefore, when the switch SW1 or the switch SW2 becomes conductive, a voltage of about 11.3 volts supplied from one end of the capacitor CD1 is applied to the TRG terminal of the timer IC1.

上記の接続により、スイッチSW1およびスイッチSW2が遮断状態にあるときには(内枠12および前面枠14が閉鎖状態にあるときには)、抵抗R2に電圧が供給されないので、タイマIC1のTRG端子に印加される電圧は、ゼロボルトとなる。このとき、タイマIC1のOUT端子から出力される電圧は約10.6ボルトとなる。   With the above connection, when the switch SW1 and the switch SW2 are in the cut-off state (when the inner frame 12 and the front frame 14 are in the closed state), no voltage is supplied to the resistor R2, so that the voltage is applied to the TRG terminal of the timer IC1. The voltage will be zero volts. At this time, the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts.

一方、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態にあるときには(内枠12又は前面枠14のいずれか一方、または内枠12および前面枠14の両方が開放状態にあるときには)、抵抗R2に電圧が供給されるので、タイマIC1のTRG端子に印加される電圧は、コンデンサCD1の一端に印加される電圧と同じ約11.3ボルトとなる。このとき、タイマIC1のOUT端子から出力される電圧は、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態となってから約4.4秒間は約10.6ボルトとなり、その後、ゼロボルトとなる。   On the other hand, when either the switch SW1 or the switch SW2 or both the switch SW1 and the switch SW2 are in a conductive state (either the inner frame 12 or the front frame 14 or both the inner frame 12 and the front frame 14 are Since the voltage is supplied to the resistor R2 (when in the open state), the voltage applied to the TRG terminal of the timer IC1 is about 11.3 volts, the same as the voltage applied to one end of the capacitor CD1. At this time, the voltage output from the OUT terminal of the timer IC1 is about 10.6 for about 4.4 seconds after either the switch SW1 or the switch SW2 or both the switch SW1 and the switch SW2 are turned on. It becomes a bolt, and then it becomes zero volts.

このように、タイマIC1のTRG端子に印加される電圧により、タイマIC1のOUT端子から出力される電圧を、約10.6ボルトかゼロボルトかのいずれか一方に設定することができる。なお、スイッチSW1またはスイッチSW2が導通され(内枠12または前面枠14が開放され)、タイマIC1のTRG端子に印加される電圧がゼロボルトから約11.3ボルトに変化すると、上述の通り、その電圧の立ち上がりから約4.4秒遅れて、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧がゼロボルトに立ち下がる。そして、詳細は後述するが、このタイマIC1のTRG端子に印加される電圧の立ち上がりと、タイマIC1のOUT端子から出力されている電圧の立ち下がりとの時間差(約4.4秒)によって、トランジスタTR1が約4.4秒間導通する。   In this way, the voltage output from the OUT terminal of the timer IC 1 can be set to about 10.6 volts or zero volts by the voltage applied to the TRG terminal of the timer IC 1. When the switch SW1 or the switch SW2 is turned on (the inner frame 12 or the front frame 14 is opened) and the voltage applied to the TRG terminal of the timer IC 1 changes from zero volts to about 11.3 volts, as described above, The voltage of about 10.6 volts output from the OUT terminal of the timer IC1 falls to zero volts after about 4.4 seconds from the rise of the voltage. As will be described in detail later, the transistor is determined by the time difference (about 4.4 seconds) between the rise of the voltage applied to the TRG terminal of the timer IC1 and the fall of the voltage output from the OUT terminal of the timer IC1. TR1 conducts for about 4.4 seconds.

タイマIC1のOUT端子は、スイッチSW1およびスイッチSW2が遮断され(内枠12および前面枠14が閉鎖され)、タイマIC1のTRG端子に印加される電圧がゼロボルトになると、約10.6ボルトの電圧を出力する一方、スイッチSW1またはスイッチSW2が導通され(内枠12または前面枠14が開放され)、タイマIC1のTRG端子に印加される電圧が約11.3ボルトに立ち上がると、その立ち上がりから約4.4秒遅れて、出力している約10.6ボルトの電圧をゼロボルトに設定する端子である。このOUT端子は、FET1のゲート端子GおよびFET2のゲート端子Gと接続される。   When the switch SW1 and the switch SW2 are cut off (the inner frame 12 and the front frame 14 are closed) and the voltage applied to the TRG terminal of the timer IC1 becomes zero volts, the OUT terminal of the timer IC1 has a voltage of about 10.6 volts. When the switch SW1 or the switch SW2 is turned on (the inner frame 12 or the front frame 14 is opened) and the voltage applied to the TRG terminal of the timer IC1 rises to about 11.3 volts, about This is a terminal for setting the output voltage of about 10.6 volts to zero volts with a delay of 4.4 seconds. This OUT terminal is connected to the gate terminal G of FET1 and the gate terminal G of FET2.

FET1は、タイマIC1のOUT端子から出力される電圧によって導通と遮断を切り換えるN−MOSのスイッチング素子であり、FET1のドレイン端子Dは、100kΩの抵抗R3の他端およびトランジスタTR1のベース端子bと接続される。なお、このトランジスタTR1のエミッタ端子eは、抵抗R3の一端、抵抗R2の一端およびNOTIC3の入力端子と接続されている。そして、トランジスタTR1のコレクタ端子cは、コンデンサCD4の一端、抵抗R4の一端、ダイオードD3のアノード端子およびダイオードD4のアノード端子と接続されている。また、FET1のソース端子Sは、ツェナーダイオードD2のカソード端子と接続される。なお、このツェナーダイオードD2のアノード端子は、グランドされている。   The FET 1 is an N-MOS switching element that switches between conduction and cutoff according to the voltage output from the OUT terminal of the timer IC 1. The drain terminal D of the FET 1 is connected to the other end of the 100 kΩ resistor R 3 and the base terminal b of the transistor TR 1. Connected. The emitter terminal e of the transistor TR1 is connected to one end of the resistor R3, one end of the resistor R2, and the input terminal of the NOTIC3. The collector terminal c of the transistor TR1 is connected to one end of the capacitor CD4, one end of the resistor R4, the anode terminal of the diode D3, and the anode terminal of the diode D4. The source terminal S of the FET 1 is connected to the cathode terminal of the Zener diode D2. The anode terminal of the Zener diode D2 is grounded.

FET1は、タイマIC1のOUT端子から出力される電圧が約10.6ボルトである場合には(内枠12または前面枠14が開放され、その開放から約4.4秒経過するまでの場合および内枠12および前面枠14が閉鎖されている場合には)、FET1のドレイン端子Dとソース端子Sとを導通状態とする。一方、FET1は、タイマIC1のOUT端子から出力される電圧がゼロボルトである場合には(内枠12または前面枠14が開放され、その開放から約4.4秒経過した場合には)、FET1のドレイン端子Dとソース端子Sとを遮断状態とする。   When the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts, the FET 1 (when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since the opening) When the inner frame 12 and the front frame 14 are closed), the drain terminal D and the source terminal S of the FET 1 are brought into conduction. On the other hand, when the voltage output from the OUT terminal of the timer IC 1 is zero volts (when the inner frame 12 or the front frame 14 is opened and approximately 4.4 seconds have elapsed since the opening), the FET 1 The drain terminal D and the source terminal S are turned off.

ここで、FET1の動作およびトランジスタTR1の動作について、3つの場面を時系列で説明する。まず、内枠12または前面枠14が開放されてから約4.4秒経過するまでのFET1の動作およびトランジスタTR1の動作について説明する。内枠12または前面枠14が開放された場合には、スイッチSW1またはスイッチSW2が導通状態となるので、内枠12または前面枠14が開放されてから約4.4秒経過するまでは(スイッチSW1またはスイッチSW2が導通状態となってから約4.4秒経過するまでは)、直流電源DC1またはコンデンサCD1から供給される電流が、抵抗R3を介して、FET1のドレイン端子Dとソース端子Sとの間を通過し、ツェナーダイオードD2のカソード端子に流れ込む。ここで、ツェナーダイオードD2の制限電圧は、約5.7ボルトである。そして、FET1のドレイン端子Dとソース端子Sとが導通状態にある場合には、FET1のドレイン端子Dとソース端子Sとの端子間のインピーダンスは数Ω程度となる。よって、トランジスタTR1のベース端子bの電圧は、ツェナーダイオードD2の制限電圧とほぼ同じ電圧である約5.7ボルトとなる。また、抵抗R3に電圧が発生すると、トランジスタTR1のベース端子bとトランジスタのエミッタ端子eとにバイアス電圧が印加される。よって、トランジスタTR1のエミッタ端子eとコレクタ端子cとの端子間も導通状態となり、直流電源DC1またはコンデンサCD1から供給される電流は、トランジスタTR1のエミッタ端子eからコレクタ端子cへ流れ込む。ここで、トランジスタTR1のベース端子bとコレクタ端子cとが導通状態にある場合には、トランジスタTR1のベース端子bとコレクタ端子cとの端子間のインピーダンスは数Ω程度となる。従って、内枠12または前面枠14が開放されてから約4.4秒経過するまでは、トランジスタTR1のコレクタ端子cの電圧は、ツェナーダイオードD2の制限電圧とほぼ同じ電圧である約5.7ボルトとなる。この動作により、内枠12または前面枠14が開放されてから約4.4秒経過するまでは、コンデンサCD4に約5.7ボルトの電圧が印加され、コンデンサCD4の充電が行われると共に、電源出力端子から最大値約5ボルトの駆動電圧Vb(コンデンサCD4に印加される約5.7ボルトからダイオードD3の電圧降下0.7ボルトを引いた電圧)が出力開始され、リセット信号出力端子からはリセット信号SG3bが出力開始されると共に、電断信号出力端子からは停電信号SG1bが出力開始される。   Here, three scenes of the operation of the FET1 and the operation of the transistor TR1 will be described in time series. First, the operation of the FET 1 and the operation of the transistor TR1 until about 4.4 seconds have elapsed after the inner frame 12 or the front frame 14 is opened will be described. When the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is in a conductive state. Therefore, until about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened (switch The current supplied from the DC power source DC1 or the capacitor CD1 is supplied via the resistor R3 to the drain terminal D and the source terminal S of the FET 1 until about 4.4 seconds elapse after the SW1 or the switch SW2 is turned on. And flows into the cathode terminal of the Zener diode D2. Here, the limiting voltage of the Zener diode D2 is about 5.7 volts. When the drain terminal D and the source terminal S of the FET 1 are in a conductive state, the impedance between the drain terminal D and the source terminal S of the FET 1 is about several Ω. Therefore, the voltage at the base terminal b of the transistor TR1 is about 5.7 volts, which is substantially the same voltage as the limit voltage of the Zener diode D2. When a voltage is generated in the resistor R3, a bias voltage is applied to the base terminal b of the transistor TR1 and the emitter terminal e of the transistor. Therefore, the terminal between the emitter terminal e and the collector terminal c of the transistor TR1 is also conductive, and the current supplied from the DC power source DC1 or the capacitor CD1 flows from the emitter terminal e of the transistor TR1 to the collector terminal c. Here, when the base terminal b and the collector terminal c of the transistor TR1 are in a conductive state, the impedance between the base terminal b and the collector terminal c of the transistor TR1 is about several Ω. Therefore, until about 4.4 seconds have passed since the inner frame 12 or the front frame 14 was opened, the voltage at the collector terminal c of the transistor TR1 is about 5.7 which is substantially the same voltage as the limit voltage of the Zener diode D2. It becomes a bolt. By this operation, a voltage of about 5.7 volts is applied to the capacitor CD4 until about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened, and the capacitor CD4 is charged, and the power supply A drive voltage Vb having a maximum value of about 5 volts (a voltage obtained by subtracting a voltage drop of 0.7 volts of the diode D3 from about 5.7 volts applied to the capacitor CD4) is started to be output from the output terminal. The reset signal SG3b starts to be output, and the power failure signal SG1b starts to be output from the power interruption signal output terminal.

次に、内枠12または前面枠14が開放され、その開放から約4.4秒経過したときのFET1の動作およびトランジスタTR1の動作について説明する。内枠12または前面枠14が開放され、その開放から約4.4秒経過したときには、FET1のドレイン端子Dとソース端子Sとが遮断状態となる。よって、スイッチSW1またはスイッチSW2が導通状態となっていたとしても、直流電源DC1またはコンデンサCD1から供給される電流が抵抗R3に流れ込まなくなり、抵抗R3に発生していた電圧がゼロになる。よって、トランジスタTR1のエミッタ端子eとコレクタ端子cとの導通は遮断される。従って、内枠12または前面枠14が開放され、その開放から約4.4秒経過したときには、トランジスタTR1のコレクタ端子cの電圧は、ゼロボルトとなる。この動作により、内枠12または前面枠14が開放され、その開放から約4.4秒経過したときには、コンデンサCD4に印加される電圧がゼロボルトとなり、コンデンサCD4に蓄えられた電力は放電状態となる。   Next, the operation of the FET 1 and the operation of the transistor TR1 when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed from the opening will be described. When the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have passed since the opening, the drain terminal D and the source terminal S of the FET 1 are cut off. Therefore, even if the switch SW1 or the switch SW2 is in a conductive state, the current supplied from the DC power source DC1 or the capacitor CD1 does not flow into the resistor R3, and the voltage generated in the resistor R3 becomes zero. Therefore, the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 is cut off. Accordingly, when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since the opening, the voltage at the collector terminal c of the transistor TR1 becomes zero volts. By this operation, the inner frame 12 or the front frame 14 is opened, and when about 4.4 seconds have elapsed from the opening, the voltage applied to the capacitor CD4 becomes zero volts, and the electric power stored in the capacitor CD4 enters a discharge state. .

最後に、内枠12および前面枠14が閉鎖されているときのFET1の動作およびトランジスタTR1の動作について説明する。内枠12および前面枠14が閉鎖されると、タイマIC1のOUT端子から出力される電圧が約10.6ボルトとなり、FET1のドレイン端子Dとソース端子Sとが導通するが、スイッチSW1およびスイッチSW2は遮断状態である。よって、内枠12および前面枠14が閉鎖されている場合には、FET1のドレイン端子Dとソース端子Sとが導通となるものの、直流電源DC1またはコンデンサCD1から電流が供給されず、トランジスタTR1のベース端子bとエミッタ端子eとの端子間の電圧はゼロボルトとなる。これにより、トランジスタTR1のエミッタ端子eとコレクタ端子cとの導通は遮断される。従って、内枠12および前面枠14が閉鎖されている場合には、トランジスタTR1のコレクタ端子cには電圧が印加されず、トランジスタTR1のコレクタ端子cの電圧は、ゼロボルトとなる。この動作により、内枠12および前面枠14が閉鎖されているときにも、コンデンサCD4に印加される電圧がゼロボルトとなり、コンデンサCD4に蓄えられた電力は放電状態となる。   Finally, the operation of the FET1 and the operation of the transistor TR1 when the inner frame 12 and the front frame 14 are closed will be described. When the inner frame 12 and the front frame 14 are closed, the voltage output from the OUT terminal of the timer IC 1 becomes approximately 10.6 volts, and the drain terminal D and the source terminal S of the FET 1 are conducted, but the switch SW1 and the switch SW2 is in a cut-off state. Therefore, when the inner frame 12 and the front frame 14 are closed, the drain terminal D and the source terminal S of the FET 1 become conductive, but no current is supplied from the DC power source DC1 or the capacitor CD1, and the transistor TR1 The voltage between the base terminal b and the emitter terminal e is zero volts. Thereby, the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 is cut off. Therefore, when the inner frame 12 and the front frame 14 are closed, no voltage is applied to the collector terminal c of the transistor TR1, and the voltage at the collector terminal c of the transistor TR1 is zero volts. With this operation, even when the inner frame 12 and the front frame 14 are closed, the voltage applied to the capacitor CD4 becomes zero volts, and the electric power stored in the capacitor CD4 is discharged.

図7の説明に戻る。コンデンサCD4は、トランジスタTR1を介して供給される電力を充電すると共に、その充電した電力を放電して、電断信号出力端子を除く、電源出力端子およびリセットIC2へ電力を供給する容量値1F(ファラッド)のコンデンサである。コンデンサCD4の一端は、トランジスタTR1のコレクタ端子c、抵抗R4の一端、ダイオードD3のアノード端子およびダイオードD4のアノード端子と接続されている。一方、コンデンサCD4の他端は、グランドされている。   Returning to the description of FIG. Capacitor CD4 charges the electric power supplied via transistor TR1, and discharges the charged electric power to remove the electric power interruption signal output terminal. Farad) capacitor. One end of the capacitor CD4 is connected to the collector terminal c of the transistor TR1, one end of the resistor R4, the anode terminal of the diode D3, and the anode terminal of the diode D4. On the other hand, the other end of the capacitor CD4 is grounded.

この接続により、コンデンサCD4は、内枠12または前面枠14が開放されてから約4.4秒経過するまでは(FET1のドレイン端子Dとソース端子Sとが導通すると共に、トランジスタTR1のエミッタ端子eとコレクタ端子cとが導通するので)、トランジスタTR1を介して直流電源DC1またはコンデンサCD1から供給される電力を蓄える。そして、コンデンサCD4は、内枠12または前面枠14が開放され、その開放から約4.4秒経過すると(FET1のドレイン端子Dとソース端子Sとが遮断状態になると共に、トランジスタTR1のエミッタ端子eとコレクタ端子cとが遮断状態になるので)、蓄えた電力を放電して、電源出力端子およびリセットIC2へ電力を供給する。なお、FET1のドレイン端子Dとソース端子Sとが遮断状態にあるときには、当然、FET2のドレイン端子Dとソース端子Sとの導通も遮断状態となるので、コンデンサCD4が放電する電力に伴う電流が抵抗R5に流れ込むことはない。よって、コンデンサCD4の放電する電力に伴う電圧は、電断信号出力端子へは出力されない。従って、コンデンサCD4は、電断信号出力端子へは電力を供給せず、電源出力端子およびリセットIC2へ電力を供給するのである。   By this connection, the capacitor CD4 is connected to the drain terminal D and the source terminal S of the FET 1 and the emitter terminal of the transistor TR1 until about 4.4 seconds have elapsed after the inner frame 12 or the front frame 14 is opened. e and the collector terminal c become conductive), so that electric power supplied from the DC power source DC1 or the capacitor CD1 via the transistor TR1 is stored. In the capacitor CD4, when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed from the opening, the drain terminal D and the source terminal S of the FET 1 are cut off, and the emitter terminal of the transistor TR1 e and the collector terminal c are cut off), the stored power is discharged to supply power to the power output terminal and the reset IC 2. When the drain terminal D and the source terminal S of the FET 1 are in the cut-off state, naturally, the conduction between the drain terminal D and the source terminal S of the FET 2 is also cut off. It does not flow into the resistor R5. Therefore, the voltage accompanying the power discharged from the capacitor CD4 is not output to the power interruption signal output terminal. Therefore, the capacitor CD4 does not supply power to the power interruption signal output terminal, but supplies power to the power supply output terminal and the reset IC 2.

なお、コンデンサCD4に蓄えられた電力がゼロになるまでの放電時間は、電源出力端子に接続されるマルチプレクサMP3の入力端子I23の入力インピーダンスおよびマルチプレクサMP3の出力端子O3に接続されるMPU201の電源端子の入力インピーダンス、並びにリセットIC2の入力端子INの入力インピーダンス、リセット信号出力端子に接続されるマルチプレクサMP2の入力端子I22の入力インピーダンスおよびマルチプレクサMP2の出力端子O2に接続されるMPU201のリセット端子の入力インピーダンス等により決定される。なお、本実施形態では、コンデンサCD4が満充電された場合に、この満充電された電力がゼロになるまでの放電時間を、約20秒に設定している。ただし、コンデンサCD4が満充電された場合に、この満充電された電力がゼロになるまでの放電時間を、上記のインピーダンスを調整することにより約20秒よりも短く、或いは約20秒よりも長く設定しても良い。   Note that the discharge time until the power stored in the capacitor CD4 becomes zero is the input impedance of the input terminal I23 of the multiplexer MP3 connected to the power supply output terminal and the power supply terminal of the MPU 201 connected to the output terminal O3 of the multiplexer MP3. Input impedance, input impedance of input terminal IN of reset IC2, input impedance of input terminal I22 of multiplexer MP2 connected to reset signal output terminal, and input impedance of reset terminal of MPU201 connected to output terminal O2 of multiplexer MP2. Etc. In the present embodiment, when the capacitor CD4 is fully charged, the discharge time until the fully charged power becomes zero is set to about 20 seconds. However, when the capacitor CD4 is fully charged, the discharge time until the fully charged power becomes zero is shorter than about 20 seconds or longer than about 20 seconds by adjusting the above impedance. May be set.

コンデンサCD4に蓄えられた電力の放電は、内枠12または前面枠14が開放され、その開放から約4.4秒経過して、更には内枠12および前面枠14が閉鎖された場合にも継続する。なお、内枠12および前面枠14が閉鎖されている場合には、タイマIC1のOUT端子から出力される電圧が約10.6ボルトとなり、FET1のドレイン端子Dとソース端子Sとが導通するが、スイッチSW1およびスイッチSW2は遮断状態である。よって、内枠12および前面枠14が閉鎖されている場合には、FET1のドレイン端子Dとソース端子Sとが導通するものの、直流電源DC1またはコンデンサCD1から電流が供給されず、トランジスタTR1のベース端子bとエミッタ端子e間の電圧はゼロボルトとなる。従って、トランジスタTR1のエミッタ端子eとコレクタ端子cとが遮断状態になるので、内枠12または前面枠14が開放され、その開放から約4.4秒経過したときと同様、コンデンサCD4は、蓄えた電力を放電して、電源出力端子およびリセットIC2に電力を供給するのである。ここで、内枠12および前面枠14が閉鎖された場合には、FET1と同様、FET2のドレイン端子Dとソース端子Sとが導通状態になり、電断信号出力端子から停電信号SG1bが出力されるかのようにみえるが、この場合には、後述するFET3のドレイン端子Dとソース端子Sとが導通状態となるので、やはり電断信号出力端子から停電信号SG1bは出力されない。この説明ついては、後に詳述する。   The discharge of the electric power stored in the capacitor CD4 also occurs when the inner frame 12 or the front frame 14 is opened, about 4.4 seconds have passed since the opening, and the inner frame 12 and the front frame 14 are further closed. continue. When the inner frame 12 and the front frame 14 are closed, the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts, and the drain terminal D and the source terminal S of the FET 1 are conducted. The switches SW1 and SW2 are in the cut-off state. Therefore, when the inner frame 12 and the front frame 14 are closed, the drain terminal D and the source terminal S of the FET 1 are conducted, but no current is supplied from the DC power source DC1 or the capacitor CD1, and the base of the transistor TR1. The voltage between the terminal b and the emitter terminal e is zero volts. Accordingly, since the emitter terminal e and the collector terminal c of the transistor TR1 are cut off, the inner frame 12 or the front frame 14 is opened, and the capacitor CD4 is stored in the same manner as when about 4.4 seconds have elapsed since the opening. The discharged power is discharged to supply power to the power output terminal and the reset IC 2. Here, when the inner frame 12 and the front frame 14 are closed, the drain terminal D and the source terminal S of the FET 2 are in a conductive state as in the FET 1, and the power failure signal SG1b is output from the power interruption signal output terminal. In this case, since the drain terminal D and the source terminal S of the FET 3 described later are in a conductive state, the power failure signal SG1b is not output from the power interruption signal output terminal. This description will be described in detail later.

なお、コンデンサCD4が蓄えた電力がゼロになった場合には、当然に、放電が終了する(停止する)。これにより、電源出力端子およびリセットIC2へコンデンサCD4から供給される電力も停止する。   In addition, when the electric power stored in the capacitor CD4 becomes zero, the discharge is naturally terminated (stopped). As a result, the power supplied from the capacitor CD4 to the power supply output terminal and the reset IC 2 is also stopped.

FET2は、FET1と同様に、タイマIC1のOUT端子から出力される電圧によって導通と遮断を切り換えるN−MOSのスイッチング素子であり、FET2のドレイン端子Dは、100kΩの抵抗R4の他端と接続される。この抵抗R4の一端は、コンデンサCD4の一端、トランジスタTR1のコレクタ端子c、ダイオードD3のアノード端子およびダイオードD4のアノード端子と接続されている。また、FET2のソース端子Sは、逆流防止用のダイオードD5のアノード端子および100MΩの抵抗R5の一端と接続されている。この抵抗R5の他端は、グランドされている。なお、ダイオードD5のカソード端子は、電断信号出力端子と接続されている。   The FET 2 is an N-MOS switching element that switches between conduction and cutoff according to the voltage output from the OUT terminal of the timer IC 1, as with the FET 1. The drain terminal D of the FET 2 is connected to the other end of the 100 kΩ resistor R 4. The One end of the resistor R4 is connected to one end of the capacitor CD4, the collector terminal c of the transistor TR1, the anode terminal of the diode D3, and the anode terminal of the diode D4. The source terminal S of the FET 2 is connected to the anode terminal of the backflow preventing diode D5 and one end of the 100 MΩ resistor R5. The other end of this resistor R5 is grounded. The cathode terminal of the diode D5 is connected to the power interruption signal output terminal.

FET2は、タイマIC1のOUT端子から出力される電圧が約10.6ボルトである場合には(内枠12または前面枠14が開放され、その開放から約4.4秒経過するまでの場合と内枠12および前面枠14が閉鎖されている場合には)、FET2のドレイン端子Dとソース端子Sとを導通状態にする。一方、FET2は、タイマIC1のOUT端子から出力される電圧がゼロボルトである場合には(内枠12または前面枠14が開放され、その開放から約4.4秒経過した場合には)、FET2のドレイン端子Dとソース端子Sとを遮断状態にする。   When the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts, the FET 2 (when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since its opening) When the inner frame 12 and the front frame 14 are closed), the drain terminal D and the source terminal S of the FET 2 are brought into conduction. On the other hand, when the voltage output from the OUT terminal of the timer IC1 is zero volts (when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since the opening), the FET2 The drain terminal D and the source terminal S are turned off.

NOTIC3は、FET3のゲート端子Gへ電圧を印加する論理否定回路である。このNOTIC3は、入力端子がスイッチSW1の他端、スイッチSW2の他端、抵抗R1の一端、抵抗R2の一端および抵抗R3の一端に接続されている。また、このNOTIC3の電源端子は、図示を省略するが、コンデンサCD1の一端と接続されている。よって、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通し、NOTIC3の入力端子に約11.3ボルトの電圧が印加された場合には、NOTIC3の出力端子からゼロボルトが出力される。一方、内枠12および前面枠14が閉鎖されて、スイッチSW1およびスイッチSW2が遮断し、NOTIC3の入力端子にゼロボルトが印加された場合には、NOTIC3の出力端子から約11.3ボルトの電圧が出力される。   NOTIC3 is a logic negation circuit that applies a voltage to the gate terminal G of the FET3. The NOTIC3 has input terminals connected to the other end of the switch SW1, the other end of the switch SW2, one end of the resistor R1, one end of the resistor R2, and one end of the resistor R3. Further, the power supply terminal of the NOTIC 3 is connected to one end of the capacitor CD1, although not shown. Therefore, when the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is turned on, and a voltage of about 11.3 volts is applied to the input terminal of the NOTIC3, zero volts is applied from the output terminal of the NOTIC3. Is output. On the other hand, when the inner frame 12 and the front frame 14 are closed, the switch SW1 and the switch SW2 are shut off, and zero volts is applied to the input terminal of the NOTIC3, a voltage of about 11.3 volts is applied from the output terminal of the NOTIC3. Is output.

FET3は、電断信号出力端子から出力される停電信号SG1bの制御を行うN−MOSのスイッチング素子である。FET3のゲート端子Gは、NOTIC3の出力端子と接続されている。また、FET3のドレイン端子Dは、ダイオードD5のアノード端子と接続されており、FET3のソース端子Sは、グランドされている。よって、NOTIC3の出力端子からゼロボルトが出力されている場合、即ち、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通した場合には、FET3のドレイン端子Dとソース端子Sとの導通が遮断される。従って、内枠12または前面枠14が開放されている場合には、電断信号出力端子から停電信号SG1bが出力できる状態となる。一方、NOTIC3の出力端子から約11.3ボルトの電圧が出力されている場合、即ち、内枠12および前面枠14が閉鎖されて、スイッチSW1およびスイッチSW2が遮断した場合には、FET3のドレイン端子Dとソース端子Sとの端子間が導通する。従って、内枠12または前面枠14が閉鎖されている場合には、電断信号出力端子から停電信号SG1bが出力できない状態となる。   The FET 3 is an N-MOS switching element that controls the power failure signal SG1b output from the power interruption signal output terminal. The gate terminal G of the FET 3 is connected to the output terminal of the NOTIC 3. The drain terminal D of the FET 3 is connected to the anode terminal of the diode D5, and the source terminal S of the FET 3 is grounded. Therefore, when zero volt is output from the output terminal of the NOTIC 3, that is, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the drain terminal D and the source terminal S of the FET 3 are turned on. Is interrupted. Therefore, when the inner frame 12 or the front frame 14 is opened, the power failure signal SG1b can be output from the power interruption signal output terminal. On the other hand, when a voltage of about 11.3 volts is output from the output terminal of NOTIC3, that is, when the inner frame 12 and the front frame 14 are closed and the switches SW1 and SW2 are shut off, the drain of the FET3 The terminals D and the source terminal S are electrically connected. Therefore, when the inner frame 12 or the front frame 14 is closed, the power failure signal SG1b cannot be output from the power interruption signal output terminal.

ここで、FET2およびFET3の動作について、FET1の場合と同様に、3つの場面を時系列で説明する。まず、内枠12または前面枠14が開放されてから約4.4秒経過するまでのFET2およびFET3の動作について説明する。内枠12または前面枠14が開放された場合には、スイッチSW1またはスイッチSW2が導通状態となるので、内枠12または前面枠14が開放されてから約4.4秒経過するまでは(スイッチSW1またはスイッチSW2が導通状態となってから約4.4秒経過するまでは)、直流電源DC1またはコンデンサCD1から供給される電流が、抵抗R4を介して、FET2のドレイン端子DとFET2のソース端子Sとの間を通過し、抵抗R5に流れ込む。このとき、前述の通り、トランジスタTR1のコレクタ端子cの電圧は約5.7ボルトであるので、抵抗R4の一端に印加される電圧も約5.7ボルトとなる。ここで、FET2のドレイン端子Dとソース端子Sとが導通状態にある場合には、FET2のドレイン端子Dとソース端子Sとの端子間のインピーダンスは数Ω程度となる。一方で、内枠12または前面枠14が開放されているので、FET3のドレイン端子Dとソース端子Sとの導通は遮断される。よって、抵抗R4の一端に印加される約5.7ボルトの電圧は、抵抗R4と抵抗R5とにより分圧される。そして、抵抗R4と抵抗R5の抵抗比は、1対1000である。従って、内枠12または前面枠14が開放されてから約4.4秒経過するまでは、抵抗R5に印加される電圧は、ツェナーダイオードD2の制限電圧とほぼ同じ電圧である約5.7ボルトとなる。この動作により、内枠12または前面枠14が開放されてから約4.4秒経過するまでは、電断信号出力端子から停電信号SG1bが出力される。なお、このとき、電断信号出力端子から出力される停電信号SG1bは、抵抗R5に印加される約5.7ボルトからダイオードD5での電圧降下約0.7ボルトを引いた約5.0ボルトとなる。   Here, the operation of FET2 and FET3 will be described in time series in the same manner as in FET1. First, the operation of the FET2 and FET3 from when the inner frame 12 or the front frame 14 is opened until about 4.4 seconds have elapsed will be described. When the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is in a conductive state. Therefore, until about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened (switch The current supplied from the DC power source DC1 or the capacitor CD1 is supplied from the drain terminal D of the FET2 and the source of the FET2 via the resistor R4 until the time when about 4.4 seconds elapse after the SW1 or the switch SW2 is turned on. It passes between the terminals S and flows into the resistor R5. At this time, as described above, since the voltage of the collector terminal c of the transistor TR1 is about 5.7 volts, the voltage applied to one end of the resistor R4 is also about 5.7 volts. Here, when the drain terminal D and the source terminal S of the FET 2 are in a conductive state, the impedance between the drain terminal D and the source terminal S of the FET 2 is about several Ω. On the other hand, since the inner frame 12 or the front frame 14 is open, the conduction between the drain terminal D and the source terminal S of the FET 3 is interrupted. Therefore, the voltage of about 5.7 volts applied to one end of the resistor R4 is divided by the resistor R4 and the resistor R5. The resistance ratio between the resistors R4 and R5 is 1: 1000. Therefore, until about 4.4 seconds have passed after the inner frame 12 or the front frame 14 is opened, the voltage applied to the resistor R5 is about 5.7 volts, which is substantially the same voltage as the limit voltage of the Zener diode D2. It becomes. By this operation, the power failure signal SG1b is output from the power interruption signal output terminal until about 4.4 seconds have elapsed after the inner frame 12 or the front frame 14 is opened. At this time, the power failure signal SG1b output from the power interruption signal output terminal is about 5.0 volts obtained by subtracting about 0.7 volts from the diode D5 from about 5.7 volts applied to the resistor R5. It becomes.

また、内枠12または前面枠14が開放されてから約4.4秒経過するまでは(スイッチSW1またはスイッチSW2が導通状態となってから約4.4秒経過するまでは)、直流電源DC1またはコンデンサCD1から供給される電圧が、ダイオードD3を介して電源信号出力端子に印加されると共に、ダイオードD4を介してリセットICの入力端子INに印加される。よって、電源信号出力端子から駆動電圧が出力されると共に、リセット信号出力端子からもリセット信号SG3bが出力される。   Further, until about 4.4 seconds have passed since the inner frame 12 or the front frame 14 was opened (until about 4.4 seconds after the switch SW1 or the switch SW2 is turned on), the DC power source DC1 Alternatively, the voltage supplied from the capacitor CD1 is applied to the power supply signal output terminal via the diode D3 and also applied to the input terminal IN of the reset IC via the diode D4. Therefore, the drive voltage is output from the power signal output terminal, and the reset signal SG3b is also output from the reset signal output terminal.

次に、内枠12または前面枠14が開放され、その開放から約4.4秒経過したときのFET2およびFET3の動作について説明する。内枠12または前面枠14が開放され、その開放から約4.4秒経過した場合には、FET2のドレイン端子Dとソース端子Sとが遮断状態となる。このとき、前述の通り、FET1のドレイン端子Dとソース端子Sとの導通も遮断されているので、スイッチSW1またはスイッチSW2が導通状態となっていたとしても、トランジスタTR1のエミッタ端子eとコレクタ端子cが遮断される。これにより、直流電圧DC1またはコンデンサCD1からの電圧供給は停止される。この電圧供給の停止により、コンデンサCD4の放電が開始される。ここで、FET2のドレイン端子Dとソース端子Sとが遮断状態であれば、FET3のドレイン端子Dとソース端子Sとの導通が遮断状態であったとしても、コンデンサCD4の放電に伴う電圧は電断信号出力端子に印加されない。よって、電断信号出力端子から出力される停電信号SG1bは停止状態となる。一方で、コンデンサCD4の放電に伴う電圧は、ダイオードD3を介して電源出力端子に印加されると共に、ダイオードD4を介してリセットICの入力端子INに印加される。この動作により、内枠12または前面枠14が開放され、その開放から約4.4秒経過すると、電断信号出力端子から出力される停電信号SG1bは停止状態となる一方、電源出力端子から出力される駆動電圧Vbおよびリセット信号出力端子から出力されるリセット信号SG3bは出力が継続される。なお、コンデンサCD4が蓄えた電力が放電によりゼロになった場合には、電源出力端子から出力される駆動電圧Vbおよびリセット信号SG3bは出力停止される。   Next, the operation of the FET 2 and the FET 3 when the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since the opening is described. When the inner frame 12 or the front frame 14 is opened and about 4.4 seconds have elapsed since the opening, the drain terminal D and the source terminal S of the FET 2 are cut off. At this time, as described above, since the conduction between the drain terminal D and the source terminal S of the FET 1 is also interrupted, even if the switch SW1 or the switch SW2 is in the conduction state, the emitter terminal e and the collector terminal of the transistor TR1. c is interrupted. Thereby, the voltage supply from the DC voltage DC1 or the capacitor CD1 is stopped. By stopping the voltage supply, the capacitor CD4 starts to be discharged. Here, if the drain terminal D and the source terminal S of the FET 2 are in a cut-off state, even if the conduction between the drain terminal D and the source terminal S of the FET 3 is in a cut-off state, the voltage accompanying the discharge of the capacitor CD4 is Not applied to the disconnect signal output terminal. Therefore, the power failure signal SG1b output from the power interruption signal output terminal is stopped. On the other hand, the voltage accompanying the discharge of the capacitor CD4 is applied to the power supply output terminal via the diode D3 and to the input terminal IN of the reset IC via the diode D4. By this operation, the inner frame 12 or the front frame 14 is opened, and when about 4.4 seconds have passed since the opening, the power failure signal SG1b output from the power interruption signal output terminal is stopped and output from the power output terminal. The drive voltage Vb and the reset signal SG3b output from the reset signal output terminal are continuously output. When the power stored in the capacitor CD4 becomes zero due to discharge, the output of the drive voltage Vb and the reset signal SG3b output from the power output terminal is stopped.

最後に、内枠12および前面枠14が閉鎖されているときのFET2およびFET3の動作について説明する。内枠12および前面枠14が閉鎖されると、タイマIC1のOUT端子から出力される電圧が約10.6ボルトとなり、FET2のドレイン端子Dとソース端子Sとが導通するが、スイッチSW1およびスイッチSW2は遮断状態となっている。よって、内枠12および前面枠14が閉鎖されている場合には、FET2のドレイン端子Dとソース端子Sとが導通となるものの、直流電源DC1またはコンデンサCD1から電力が供給されず、コンデンサCD4の放電が継続される。ここで、FET2のドレイン端子Dとソース端子Sとが導通となるので、コンデンサCD4の放電に伴う電流が抵抗R5に流れ込む経路が発生する。しかし、この場合には、内枠12および前面枠14が閉鎖されているので、FET3のドレイン端子Dとソース端子Sとの端子間も導通状態となっている。そして、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態となると、FET3のドレイン端子Dとソース端子Sとの端子間のインピーダンスは数Ω程度となり、抵抗R5の抵抗値100MΩよりも十分に小さい値となる。よって、内枠12および前面枠14が閉鎖された場合に、FET2のドレイン端子Dとソース端子Sとが導通して、コンデンサCD4の放電に伴う電流が抵抗R5に流れ込む経路が発生するが、コンデンサCD4の放電に伴う電流は、FET3のドレイン端子Dに流れ込むので、やはり抵抗R5には電流が流れ込まない。これにより、電断信号出力端子から停電信号SG1bが出力されることはない。従って、内枠12および前面枠14が閉鎖されているときには、電断信号出力端子から出力される停電信号SG1bは停止状態となる一方、電源出力端子から出力される駆動電圧Vbおよびリセット信号出力端子から出力されるリセット信号SG3bは出力が継続される。なお、前述の通り、コンデンサCD4が蓄えた電力が放電によりゼロになった場合には、電源出力端子から出力される駆動電圧Vbおよびリセット信号SG3bは出力停止される)。   Finally, the operation of the FET2 and FET3 when the inner frame 12 and the front frame 14 are closed will be described. When the inner frame 12 and the front frame 14 are closed, the voltage output from the OUT terminal of the timer IC 1 becomes approximately 10.6 volts, and the drain terminal D and the source terminal S of the FET 2 become conductive, but the switch SW1 and the switch SW2 is in a cut-off state. Therefore, when the inner frame 12 and the front frame 14 are closed, the drain terminal D and the source terminal S of the FET 2 become conductive, but no power is supplied from the DC power source DC1 or the capacitor CD1, and the capacitor CD4 Discharging continues. Here, since the drain terminal D and the source terminal S of the FET 2 become conductive, a path for the current accompanying the discharge of the capacitor CD4 to flow into the resistor R5 occurs. However, in this case, since the inner frame 12 and the front frame 14 are closed, the terminal between the drain terminal D and the source terminal S of the FET 3 is also conductive. When the drain terminal D and the source terminal S of the FET 3 become conductive, the impedance between the drain terminal D and the source terminal S of the FET 3 is about several Ω, which is higher than the resistance value 100 MΩ of the resistor R5. The value is sufficiently small. Therefore, when the inner frame 12 and the front frame 14 are closed, the drain terminal D and the source terminal S of the FET 2 are brought into conduction, and a path for the current accompanying the discharge of the capacitor CD4 to flow into the resistor R5 is generated. Since the current accompanying the discharge of CD4 flows into the drain terminal D of the FET 3, no current flows into the resistor R5. Thereby, the power failure signal SG1b is not output from the power interruption signal output terminal. Therefore, when the inner frame 12 and the front frame 14 are closed, the power failure signal SG1b output from the power interruption signal output terminal is stopped, while the drive voltage Vb output from the power output terminal and the reset signal output terminal. The reset signal SG3b output from is continuously output. As described above, when the power stored in the capacitor CD4 becomes zero due to discharge, the output of the drive voltage Vb and the reset signal SG3b output from the power supply output terminal is stopped).

リセットIC2は、入力端子INに入力される電圧が4.3ボルトを超えていれば、入力端子INに入力された電圧をそのまま出力端子OUTから出力する一方、入力端子INに入力される電圧が4.3ボルト以下になると、出力端子OUTからの電圧出力を停止する(出力端子OUTの出力電圧をゼロボルトにする)リセット半導体回路である。リセットIC2の入力端子INは、逆流防止用のダイオードD4のカソード端子と接続されている。このダイオードD4のアノード端子は、逆流防止用のダイオードD3のアノード端子と接続されると共に、抵抗R4の一端、コンデンサCD4の一端およびトランジスタTR1のコレクタ端子cと接続されている。なお、ダイオードD3のカソード端子は、電源出力端子に接続されている。また、リセットIC2の出力端子OUTは、リセット信号出力端子と接続されている。   The reset IC 2 outputs the voltage input to the input terminal IN as it is from the output terminal OUT if the voltage input to the input terminal IN exceeds 4.3 volts, while the voltage input to the input terminal IN When the voltage is 4.3 volts or less, the reset semiconductor circuit stops voltage output from the output terminal OUT (sets the output voltage of the output terminal OUT to zero volts). The input terminal IN of the reset IC 2 is connected to the cathode terminal of the backflow prevention diode D4. The anode terminal of the diode D4 is connected to the anode terminal of the backflow preventing diode D3, and is connected to one end of the resistor R4, one end of the capacitor CD4, and the collector terminal c of the transistor TR1. The cathode terminal of the diode D3 is connected to the power output terminal. The output terminal OUT of the reset IC 2 is connected to the reset signal output terminal.

なお、リセットIC2の出力端子OUTは、リセット信号出力端子に直接接続されているが、リセットIC2の出力端子OUTに逆流防止用のダイオードを接続しても良い。この場合には、リセットIC2の出力端子OUTに逆流防止用ダイオードのアノード端子を接続し、逆流防止用ダイオードのカソード端子をリセット信号出力端子に接続すれば良い。   Although the output terminal OUT of the reset IC 2 is directly connected to the reset signal output terminal, a backflow preventing diode may be connected to the output terminal OUT of the reset IC 2. In this case, the anode terminal of the backflow prevention diode may be connected to the output terminal OUT of the reset IC 2 and the cathode terminal of the backflow prevention diode may be connected to the reset signal output terminal.

ここで、リセットIC2の動作について説明する。内枠12または前面枠14が開放され、その開放から約4.4秒経過すると、コンデンサCD4は、蓄えた電力を放電して、電源出力端子およびリセットIC2に電力供給を開始する。コンデンサCD4から供給される電力は、放電時間と共に低下するので、コンデンサCD4の放電により発生する電圧も、放電時間と共に低下する。電源出力端子とコンデンサCD4との間には、逆流防止用のダイオードD3が接続されているだけであるので、電源出力端子に出力される電圧(駆動電圧Vb)は、コンデンサCD4の放電により発生する電圧からダイオードD3の順方向電圧分(約0.7ボルト)だけ降下した電圧となる。一方、リセット信号出力端子とコンデンサCD4との間には、逆流防止用のダイオードD4の接続に加え、リセットIC2が接続されている。これにより、リセット信号出力端子に出力される電圧(リセット信号SG3b)は、コンデンサCD4の放電により発生する電圧からダイオードD4の順方向電圧分(約0.7ボルト)だけ降下した電圧が約4.3ボルトを超えている場合には、つまり、リセットIC2の入力端子INに入力される電圧が約4.3ボルトを超えている場合には、その入力される電圧そのものとなる。これに対し、コンデンサCD4の放電により発生する電圧からダイオードD4の順方向電圧分だけ降下した電圧が約4.3ボルト以下である場合には、つまり、リセットIC2の入力端子INに入力される電圧が約4.3ボルト以下である場合には、リセット信号出力端子に出力される電圧は、ゼロボルトとなる。   Here, the operation of the reset IC 2 will be described. When the inner frame 12 or the front frame 14 is opened and approximately 4.4 seconds have elapsed since the opening, the capacitor CD4 discharges the stored power and starts supplying power to the power output terminal and the reset IC 2. Since the power supplied from the capacitor CD4 decreases with the discharge time, the voltage generated by the discharge of the capacitor CD4 also decreases with the discharge time. Since only the backflow prevention diode D3 is connected between the power supply output terminal and the capacitor CD4, the voltage (drive voltage Vb) output to the power supply output terminal is generated by the discharge of the capacitor CD4. The voltage drops from the voltage by the forward voltage of the diode D3 (about 0.7 volts). On the other hand, the reset IC 2 is connected between the reset signal output terminal and the capacitor CD4 in addition to the connection of the diode D4 for preventing backflow. As a result, the voltage output to the reset signal output terminal (reset signal SG3b) is a voltage obtained by dropping the voltage generated by the discharge of the capacitor CD4 by the forward voltage of the diode D4 (about 0.7 volts). When the voltage exceeds 3 volts, that is, when the voltage input to the input terminal IN of the reset IC 2 exceeds about 4.3 volts, the input voltage itself is obtained. On the other hand, when the voltage dropped by the forward voltage of the diode D4 from the voltage generated by the discharge of the capacitor CD4 is about 4.3 volts or less, that is, the voltage input to the input terminal IN of the reset IC 2 Is about 4.3 volts or less, the voltage output to the reset signal output terminal is zero volts.

このように、リセットIC2は、入力端子INに入力される電圧が約4.3ボルトを超えていれば、入力端子INに入力された電圧をそのまま出力端子OUTから出力してリセット信号出力端子に電圧を出力する一方(リセット信号SG3bを出力する一方)、入力端子INに入力される電圧が約4.3ボルト以下になると、出力端子OUTからの電圧出力を停止して、リセット信号出力端子へ出力する電圧をゼロボルトにする(リセット信号SG3bを停止する)。なお、電源出力端子へ出力される電圧(駆動電圧Vb)は、4.3ボルト以下となり得るので、リセット信号出力端子から出力する電圧がゼロボルトとなった後も、コンデンサCD4の放電により発生する電圧がゼロボルトとなるまで、継続して出力される。   Thus, if the voltage input to the input terminal IN exceeds about 4.3 volts, the reset IC 2 outputs the voltage input to the input terminal IN as it is from the output terminal OUT to the reset signal output terminal. When the voltage is output (the reset signal SG3b is output) and the voltage input to the input terminal IN is about 4.3 volts or less, the voltage output from the output terminal OUT is stopped and the reset signal output terminal is output. The output voltage is set to zero volts (the reset signal SG3b is stopped). Since the voltage (drive voltage Vb) output to the power supply output terminal can be 4.3 volts or less, the voltage generated by the discharge of the capacitor CD4 after the voltage output from the reset signal output terminal becomes zero volts. Is continuously output until the voltage reaches zero volts.

ここで、MPU201を正常に終了させるためには、MPU201の電源端子に約5ボルトの駆動電圧Vbが供給されているときに、まず、MPU201の動作クロックで10クロック分の期間中、MPU201のリセット端子に入力されるリセット信号SG3bを停止して演算処理を実行不可能な状態とし、その後に、MPU201の電源端子へ供給される駆動電圧を約4.0ボルト以下として動作不可能な状態とする必要がある。例えば、MPU201の動作クロックが100MHzであれば、MPU201を正常に終了させるためには、MPU201の電源端子に5ボルトの駆動電圧Vbが供給されているときに、まず、MPU201のリセット端子に入力されるリセット信号SG3bを少なくとも100n秒停止して演算処理を実行不可能な状態とし、その後に、MPU201の電源端子へ供給される駆動電圧Vbを約4.0ボルト以下にして動作不可能な状態とする必要がある。これを実現すべく、枠開放検出回路260では、まず、リセットIC2の入力端子INに入力される電圧を約4.3ボルト以下にして、リセット信号出力端子から出力されるリセット信号SG3bを停止することでMPU201を演算処理が実行不可能な状態とし、その後に、電源出力端子から出力される駆動電圧Vbを約4.0ボルト以下にしてMPU201を動作不可能な状態とする。ここで、枠開放検出回路260では、リセット信号出力端子から出力されるリセット信号SG3bを停止してから、電源出力端子から出力される駆動電圧Vbが約4.0ボルト以下となるまでに、約0.5秒の期間を確保している。これにより、パチンコ機10の電源がオフであるときに、枠開放検出回路260によってMPU201を一時的に立ち上げた場合にも、その立ち上げたMPU201を枠開放検出回路260によって正常に終了させることができる。   Here, in order to terminate the MPU 201 normally, when the driving voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201, the MPU 201 is first reset during the period of 10 clocks with the operation clock of the MPU 201. The reset signal SG3b input to the terminal is stopped to make it impossible to perform arithmetic processing, and then the drive voltage supplied to the power supply terminal of the MPU 201 is made to be about 4.0 volts or less to make the operation impossible. There is a need. For example, if the operation clock of the MPU 201 is 100 MHz, in order to terminate the MPU 201 normally, when the driving voltage Vb of 5 volts is supplied to the power terminal of the MPU 201, the MPU 201 is first input to the reset terminal of the MPU 201. The reset signal SG3b is stopped for at least 100 nsec to make it impossible to perform arithmetic processing, and then the drive voltage Vb supplied to the power supply terminal of the MPU 201 is set to about 4.0 volts or less to make the operation impossible. There is a need to. In order to realize this, the frame opening detection circuit 260 first sets the voltage input to the input terminal IN of the reset IC 2 to about 4.3 volts or less and stops the reset signal SG3b output from the reset signal output terminal. As a result, the MPU 201 is set in an inoperable state, and thereafter, the drive voltage Vb output from the power supply output terminal is set to about 4.0 volts or less to make the MPU 201 inoperable. Here, in the frame opening detection circuit 260, after the reset signal SG3b output from the reset signal output terminal is stopped, the drive voltage Vb output from the power supply output terminal is about 4.0 volts or less. A period of 0.5 seconds is secured. Thus, even when the MPU 201 is temporarily started up by the frame opening detection circuit 260 when the power of the pachinko machine 10 is off, the MPU 201 that has started up is normally terminated by the frame opening detection circuit 260. Can do.

また、リセットIC2の入力端子INに入力される電圧が4.3ボルトを超えている場合には、リセットIC2の入力端子INに電圧が入力されると、その電圧の入力から約40μ秒遅延して、出力端子OUTから電圧が出力される。このリセットIC2の遅延特性により、リセット信号出力端子へ出力されるリセット信号SG3bは、電源出力端子へ出力される駆動電圧Vbよりも約40μ秒遅れて出力される。   In addition, when the voltage input to the input terminal IN of the reset IC 2 exceeds 4.3 volts, when the voltage is input to the input terminal IN of the reset IC 2, it is delayed by about 40 μs from the input of the voltage. Thus, a voltage is output from the output terminal OUT. Due to the delay characteristic of the reset IC 2, the reset signal SG3b output to the reset signal output terminal is output with a delay of about 40 μs from the drive voltage Vb output to the power supply output terminal.

ここで、MPU201を正常に立ち上げるためには、まず、MPU201の電源端子に約5ボルトの駆動電圧Vbを供給してMPU201を動作可能な状態とし、その後、少なくともMPU201の動作クロックで10クロック分の期間を空けて、MPU201のリセット端子にリセット信号SG3bを入力して演算処理を実行可能な状態とする必要がある。例えば、MPU201の動作クロックが100MHzであるMPU201を正常に立ち上げるためには、まず、MPU201の電源端子に5ボルトの駆動電圧Vbを供給してMPU201を動作可能な状態とし、その後、少なくとも100n秒の期間を空けて、MPU201のリセット端子にリセット信号SG3bを入力して演算処理を実行可能な状態とする必要がある。これを実現すべく、枠開放検出回路260では、まず、電源出力端子から約5ボルトの駆動電圧Vbを出力し、その出力から約40μ秒後に、リセット信号出力端子からリセット信号SG3bを出力する。これにより、パチンコ機10の電源がオフであるときに、枠開放検出回路260によってMPU201を一時的に立ち上げる場合にも、その立ち上げを正常に行うことができる。   Here, in order to start up the MPU 201 normally, first, the driving voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201 to make the MPU 201 operable, and then at least 10 clocks of the operating clock of the MPU 201. After that, it is necessary to input a reset signal SG3b to the reset terminal of the MPU 201 so that the arithmetic processing can be executed. For example, in order to properly start the MPU 201 whose operation clock is 100 MHz, first, the MPU 201 is made operable by supplying a driving voltage Vb of 5 volts to the power supply terminal of the MPU 201, and then at least 100 nsec. After that, it is necessary to input a reset signal SG3b to the reset terminal of the MPU 201 so that the arithmetic processing can be executed. In order to realize this, the frame open detection circuit 260 first outputs the drive voltage Vb of about 5 volts from the power output terminal, and outputs the reset signal SG3b from the reset signal output terminal about 40 μs after the output. Thereby, even when the MPU 201 is temporarily started up by the frame opening detection circuit 260 when the power of the pachinko machine 10 is off, the startup can be performed normally.

タイマIC1のTH端子は、TH端子に印加される電圧を計測する端子であり、抵抗R1の他端と、コンデンサCD2の一端と、タイマIC1のDCH端子とに接続されている。タイマIC1のDCH端子は、タイマIC1のTH端子に印加された電圧が、タイマIC1のVDD端子に入力される直流電圧(約11.3ボルト)の2/3の電圧(約7.5ボルト)となった場合に、DCH端子のインピーダンスを無限大の状態からゼロの状態に切り換える端子である。DCH端子のインピーダンスがゼロの状態(グランド状態)となると、コンデンサCD2へ電圧が印加できない状態となる。一方、DCH端子のインピーダンスが無限大の状態となると、コンデンサCD2に電圧が印加可能な状態となる。   The TH terminal of the timer IC1 is a terminal that measures a voltage applied to the TH terminal, and is connected to the other end of the resistor R1, one end of the capacitor CD2, and the DCH terminal of the timer IC1. The voltage applied to the TH terminal of the timer IC1 is 2/3 the voltage (about 7.5 volts) of the DC voltage (about 11.3 volts) input to the VDD terminal of the timer IC1. In this case, the impedance of the DCH terminal is switched from an infinite state to a zero state. When the impedance of the DCH terminal becomes zero (ground state), a voltage cannot be applied to the capacitor CD2. On the other hand, when the impedance of the DCH terminal is infinite, a voltage can be applied to the capacitor CD2.

タイマIC1のTH端子およびタイマIC1のDCH端子に接続される抵抗R1およびコンデンサCD2は、抵抗R1の抵抗値とコンデンサCD2との積である時定数に基づいて、内枠12または前面枠14が開放された場合に、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧をゼロボルトに切り換えるまでの期間を約4.4秒に決定するための部品である。抵抗R1の一端は、スイッチSW1の他端、スイッチSW2の他端、抵抗R2の一端、NOTIC3の入力端子、抵抗R3の一端およびトランジスタTR1のエミッタ端子eと接続されている。また、抵抗R1の他端は、タイマIC1のTH端子と、タイマIC1のDCH端子と、コンデンサCD2の一端と接続されている。また、コンデンサCD2の他端は、グランドされている。   The resistor R1 and the capacitor CD2 connected to the TH terminal of the timer IC1 and the DCH terminal of the timer IC1 open the inner frame 12 or the front frame 14 based on the time constant that is the product of the resistance value of the resistor R1 and the capacitor CD2. In this case, it is a part for determining the period until the voltage of about 10.6 volts output from the OUT terminal of the timer IC 1 is switched to zero volts to about 4.4 seconds. One end of the resistor R1 is connected to the other end of the switch SW1, the other end of the switch SW2, one end of the resistor R2, the input terminal of the NOTIC3, one end of the resistor R3, and the emitter terminal e of the transistor TR1. The other end of the resistor R1 is connected to the TH terminal of the timer IC1, the DCH terminal of the timer IC1, and one end of the capacitor CD2. The other end of the capacitor CD2 is grounded.

ここで、抵抗R1およびコンデンサCD2について、タイマIC1のTRG端子、タイマIC1のTH端子、タイマIC1のDCH端子およびタイマIC1のOUT端子と共に説明する。   Here, the resistor R1 and the capacitor CD2 will be described together with the TRG terminal of the timer IC1, the TH terminal of the timer IC1, the DCH terminal of the timer IC1, and the OUT terminal of the timer IC1.

内枠12および前面枠14が閉鎖状態では(スイッチSW1およびスイッチSW2が遮断状態では)、抵抗R1に電圧が供給されないので、タイマIC1のTH端子に印加される電圧はゼロボルト(約7.5ボルト未満)となり、タイマIC1のDCH端子は、インピーダンスが無限大の状態に設定される。よって、コンデンサCD2に電圧が印加可能な状態となり、コンデンサCD2は、充電可能状態(電荷を蓄えることができる状態)となる。しかし、スイッチSW1およびスイッチSW2が遮断されているときには、コンデンサCD1の一端と抵抗R1との接続が遮断されているので、コンデンサCD2には電圧が印加されず、コンデンサCD2に印加される電圧がゼロボルトとなる。このように、コンデンサCD2は、充電可能状態となるものの、充電は行われない状態となる。なお、このとき、タイマIC1のOUT端子の電圧は、約10.6ボルトであり、FET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間が導通している。しかし、スイッチSW1およびスイッチSW2が遮断状態であるので、抵抗R3(トランジスタTR1のベース端子bとエミッタ端子eとの端子間)には電圧が発生せず、トランジスタTR1のエミッタ端子eとコレクタ端子cとが遮断された状態となる。また、内枠12および前面枠14が閉鎖状態であるので、FET3のドレイン端子Dとソース端子Dとの端子間は導通状態となっている。従って、コンデンサCD4からの電力が、電断信号出力端子を除く、電源出力端子およびリセットIC2に供給され得る状態となる(コンデンサCD4が蓄えた電力が放電によりゼロになっている場合には、電力供給は行われない)。   When the inner frame 12 and the front frame 14 are in the closed state (when the switch SW1 and the switch SW2 are in the cut-off state), no voltage is supplied to the resistor R1, so the voltage applied to the TH terminal of the timer IC1 is zero volts (about 7.5 volts). Thus, the impedance of the DCH terminal of the timer IC 1 is set to an infinite state. Therefore, a voltage can be applied to the capacitor CD2, and the capacitor CD2 is in a chargeable state (a state in which charge can be stored). However, when the switch SW1 and the switch SW2 are cut off, the connection between one end of the capacitor CD1 and the resistor R1 is cut off, so that no voltage is applied to the capacitor CD2, and the voltage applied to the capacitor CD2 is zero volts. It becomes. Thus, the capacitor CD2 is in a chargeable state, but is not charged. At this time, the voltage at the OUT terminal of the timer IC 1 is about 10.6 volts, and the gap between the drain terminal D and the source terminal S of the FET 1 and the terminal between the drain terminal D and the source terminal S of the FET 2 are Conducted. However, since the switch SW1 and the switch SW2 are in the cut-off state, no voltage is generated in the resistor R3 (between the base terminal b and the emitter terminal e of the transistor TR1), and the emitter terminal e and the collector terminal c of the transistor TR1. And is cut off. Moreover, since the inner frame 12 and the front frame 14 are closed, the terminals between the drain terminal D and the source terminal D of the FET 3 are in a conductive state. Therefore, the power from the capacitor CD4 can be supplied to the power output terminal and the reset IC 2 except for the power interruption signal output terminal. Supply is not performed).

次に、内枠12または前面枠14が開放状態となって(図5(b)参照)、スイッチSW1またはスイッチSW2が導通状態となると、タイマIC1のTRG端子に印加される電圧は、ゼロボルトから約11.3ボルトに切り換わる。このとき、タイマIC1のOUT端子の電圧は、約10.6ボルトであり、FET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間とが導通している。そして、抵抗R3(トランジスタTR1のベース端子bとエミッタ端子eとの端子間)には電圧が発生し、トランジスタTR1のエミッタ端子eとコレクタ端子cとが導通する。これにより、トランジスタTR1のコレクタ端子cに約5.7ボルトの電圧が発生し、この発生した電圧がダイオードD3を介して約5.0ボルトとなり電源出力端子へ出力される。また、トランジスタTR1のコレクタ端子cに発生した約5.7ボルトの電圧が、ダイオードD4およびリセットIC2を介して約5.0ボルトとなりリセット信号出力端子へ出力される。加えて、内枠12または前面枠14が開放状態であり、FET3のドレイン端子Dとソース端子Dとは遮断状態となっているので、トランジスタTR1のコレクタ端子cに発生した約5.7ボルトの電圧が、ダイオードD5を介して約5.0ボルトとなり電断信号出力端子へ出力される。更に、トランジスタTR1のコレクタ端子cに発生した約5.7ボルトの電圧によりコンデンサCD4に充電が開始される。   Next, when the inner frame 12 or the front frame 14 is opened (see FIG. 5B) and the switch SW1 or the switch SW2 is turned on, the voltage applied to the TRG terminal of the timer IC1 is from zero volts. Switch to approximately 11.3 volts. At this time, the voltage at the OUT terminal of the timer IC1 is about 10.6 volts, and the terminal between the drain terminal D and the source terminal S of the FET1 and the terminal between the drain terminal D and the source terminal S of the FET2 are conductive. is doing. A voltage is generated in the resistor R3 (between the base terminal b and the emitter terminal e of the transistor TR1), and the emitter terminal e and the collector terminal c of the transistor TR1 are conducted. As a result, a voltage of about 5.7 volts is generated at the collector terminal c of the transistor TR1, and the generated voltage becomes about 5.0 volts via the diode D3 and is output to the power output terminal. Further, the voltage of about 5.7 volts generated at the collector terminal c of the transistor TR1 becomes about 5.0 volts via the diode D4 and the reset IC2, and is output to the reset signal output terminal. In addition, since the inner frame 12 or the front frame 14 is in an open state and the drain terminal D and the source terminal D of the FET 3 are cut off, about 5.7 volts generated at the collector terminal c of the transistor TR1. The voltage becomes approximately 5.0 volts via the diode D5 and is output to the power interruption signal output terminal. Further, charging of the capacitor CD4 is started by a voltage of about 5.7 volts generated at the collector terminal c of the transistor TR1.

また、タイマIC1のTRG端子に印加される電圧が、ゼロボルトから約11.3ボルトに切り換わるのと同時に、コンデンサCD2に電圧が印加され、コンデンサCD2の充電が開始される。このとき、タイマIC1のTH端子に印加される電圧が上昇を開始する。   Further, at the same time when the voltage applied to the TRG terminal of the timer IC1 is switched from zero volts to about 11.3 volts, the voltage is applied to the capacitor CD2 and charging of the capacitor CD2 is started. At this time, the voltage applied to the TH terminal of the timer IC1 starts to rise.

タイマIC1のOUT端子の電圧は、タイマIC1のTH端子に印加される電圧(コンデンサCD2に印加される電圧)が、タイマIC1のVDD端子に入力される電圧(約11.3ボルト)の2/3の電圧、即ち、約7.5ボルトと等しくなるまで、約10.6ボルトを保ち続ける。タイマIC1のTH端子に印加される電圧(コンデンサCD2に印加される電圧)が上昇し、約7.5ボルトと等しくなると、タイマIC1のDCH端子のインピーダンスが無限大の状態からゼロの状態(グランドされた状態)に切り換わる。すると、コンデンサCD2に印加される電圧がゼロボルト状態となり、コンデンサCD2に蓄えられた電荷が放電される。これにより、タイマIC1のTH端子に印加される電圧は、約7.5ボルトからゼロボルトに切り換わる。このタイマIC1のTH端子に印加される電圧の切り換わりにより、タイマIC1のOUT端子の電圧は、約10.6ボルトからゼロボルトに切り換わる。すると、FET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間の導通が遮断され、抵抗R3(トランジスタTR1のベース端子bとエミッタ端子eとの端子間)に発生していた電圧がゼロボルトになる。これにより、コンデンサCD4は、蓄えた電力を放電して、電源出力端子およびリセットIC2に電力を供給する。   The voltage at the OUT terminal of the timer IC1 is a voltage that is applied to the TH terminal of the timer IC1 (the voltage applied to the capacitor CD2) is 2 / of the voltage (approximately 11.3 volts) input to the VDD terminal of the timer IC1. Continue to maintain about 10.6 volts until equal to a voltage of 3, ie, about 7.5 volts. When the voltage applied to the TH terminal of the timer IC1 (the voltage applied to the capacitor CD2) rises and becomes equal to about 7.5 volts, the impedance of the DCH terminal of the timer IC1 is changed from an infinite state to a zero state (ground To the ( Then, the voltage applied to the capacitor CD2 becomes a zero volt state, and the electric charge stored in the capacitor CD2 is discharged. As a result, the voltage applied to the TH terminal of the timer IC 1 is switched from about 7.5 volts to zero volts. By switching the voltage applied to the TH terminal of the timer IC1, the voltage of the OUT terminal of the timer IC1 is switched from about 10.6 volts to zero volts. Then, the conduction between the drain terminal D and the source terminal S of the FET 1 and between the drain terminal D and the source terminal S of the FET 2 is interrupted, and the resistor R3 (the base terminal b and the emitter terminal e of the transistor TR1) The voltage generated between the terminals is zero volts. Thereby, the capacitor CD4 discharges the stored electric power and supplies the electric power to the power output terminal and the reset IC2.

このように、内枠12または前面枠14が開放状態となって、スイッチSW1またはスイッチSW2が導通状態となった場合に(図5(b)参照)、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧をゼロボルトに切り換えるまでの期間、即ち、タイマIC1のTH端子に印加される電圧(コンデンサCD2に印加される電圧)がゼロボルトから約7.5ボルトとなるまでの期間を、抵抗R1の抵抗値とコンデンサCD2の容量との積である時定数に基づいて約4.4秒に決定する。すると、枠開放検出回路260は、内枠12または前面枠14が開放状態となった場合に、約4.4秒間は、電源出力端子、リセット信号出力端子および電断信号出力端子へ電圧を出力する。そして、内枠12または前面枠14が開放状態となってから約4.4秒が経過すると、枠開放検出回路260は、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧をゼロボルトに切り換え、トランジスタTR1のエミッタ端子eとコレクタ端子cとの導通を遮断して、電断信号出力端子へ出力される電圧を停止すると共に、コンデンサCD4の放電を開始させる。これにより、枠開放検出回路260は、内枠12または前面枠14が開放状態となってから約4.4秒が経過すると、コンデンサCD4の放電により、電断信号出力端子を除く、電源出力端子およびリセット信号出力端子へ電圧を出力する。なお、前述した通り、コンデンサCD4の放電によってリセットIC2の入力端子INに入力される電圧が約4.3ボルト以下になると、リセットIC2は、出力端子OUTから出力される電圧、即ち、リセット信号出力端子の電圧をゼロボルトにする。一方、電源出力端子の電圧は、コンデンサCD4による放電が停止するまで出力される。よって、内枠12または前面枠14が開放状態となってから約4.4秒が経過すると、枠開放検出回路260は、まず、電断信号出力端子へ出力される電圧(停電信号SG1b)を停止して、次に、リセット信号出力端子へ出力される電圧(リセット信号SG3b)を停止して、最後に、電源出力端子へ出力される電圧(駆動電圧Vb)を停止する。従って、枠開放検出回路260は、パチンコ機10の電源がオフであるときに、MPU201を一時的に立ち上げたとしても、その立ち上げたMPU201を正常に終了させることができる。   As described above, when the inner frame 12 or the front frame 14 is in an open state and the switch SW1 or the switch SW2 is in a conductive state (see FIG. 5B), the signal is output from the OUT terminal of the timer IC1. A period until the voltage of about 10.6 volts is switched to zero volts, that is, a period until the voltage applied to the TH terminal of the timer IC1 (voltage applied to the capacitor CD2) changes from zero volts to about 7.5 volts. Based on the time constant which is the product of the resistance value of the resistor R1 and the capacitance of the capacitor CD2, it is determined to be about 4.4 seconds. Then, when the inner frame 12 or the front frame 14 is opened, the frame open detection circuit 260 outputs a voltage to the power output terminal, the reset signal output terminal, and the power interruption signal output terminal for about 4.4 seconds. To do. When about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened, the frame open detection circuit 260 applies a voltage of about 10.6 volts output from the OUT terminal of the timer IC1. Switching to zero volts cuts off the conduction between the emitter terminal e and the collector terminal c of the transistor TR1, stops the voltage output to the power interruption signal output terminal, and starts discharging the capacitor CD4. As a result, the frame open detection circuit 260 is connected to the power supply output terminals excluding the power interruption signal output terminal due to the discharge of the capacitor CD4 when about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened. And outputs a voltage to the reset signal output terminal. As described above, when the voltage input to the input terminal IN of the reset IC 2 becomes about 4.3 volts or less due to the discharge of the capacitor CD4, the reset IC 2 outputs the voltage output from the output terminal OUT, that is, the reset signal output. Set the terminal voltage to zero volts. On the other hand, the voltage at the power output terminal is output until the discharge by the capacitor CD4 stops. Therefore, when about 4.4 seconds elapse after the inner frame 12 or the front frame 14 is opened, the frame open detection circuit 260 first applies a voltage (power failure signal SG1b) output to the power interruption signal output terminal. Next, the voltage (reset signal SG3b) output to the reset signal output terminal is stopped, and finally the voltage (drive voltage Vb) output to the power supply output terminal is stopped. Therefore, even when the MPU 201 is temporarily activated when the pachinko machine 10 is powered off, the frame opening detection circuit 260 can normally terminate the activated MPU 201.

なお、内枠12または前面枠14が開放状態となってから約4.4秒が経過した後に、内枠12および前面枠14が開放状態から閉鎖状態(スイッチSW1およびスイッチSW2が導通状態から遮断状態)となると、即ち、タイマIC1のTRG端子に印加される電圧が約11.3ボルトからゼロボルトに切り換わると、タイマIC1のOUT端子の電圧は、ゼロボルトから約10.6ボルトに切り換わる。この状態においては、上述した通り、FET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間が導通しているが、スイッチSW1およびスイッチSW2が遮断状態であるので、直流電源CD1またはコンデンサCD1からは電力が供給されず、コンデンサCD4の放電状態が継続する。なお、内枠12または前面枠14が閉鎖状態となると、FET3のドレイン端子Dとゲート端子Sとが導通するので、コンデンサCD4の放電による電圧は、電断信号出力端子を除く、電源出力端子およびリセットIC2の入力端子INへ印加される。   In addition, after about 4.4 seconds have passed since the inner frame 12 or the front frame 14 is opened, the inner frame 12 and the front frame 14 are closed from the open state (the switches SW1 and SW2 are disconnected from the conductive state). In other words, when the voltage applied to the TRG terminal of the timer IC1 switches from about 11.3 volts to zero volts, the voltage at the OUT terminal of the timer IC1 switches from zero volts to about 10.6 volts. In this state, as described above, the terminal between the drain terminal D and the source terminal S of the FET 1 and the terminal between the drain terminal D and the source terminal S of the FET 2 are conductive, but the switch SW1 and the switch SW2 are cut off. Therefore, no power is supplied from the DC power source CD1 or the capacitor CD1, and the discharge state of the capacitor CD4 continues. When the inner frame 12 or the front frame 14 is in a closed state, the drain terminal D and the gate terminal S of the FET 3 are electrically connected, so that the voltage due to the discharge of the capacitor CD4 is the power supply output terminal excluding the interruption signal output terminal and It is applied to the input terminal IN of the reset IC2.

ここで、パチンコ機10の電源がオフであるときに、内枠12または前面枠14が開放され、その開放から約4.4秒経過する前に、内枠12および前面枠14が閉鎖され、スイッチSW1およびスイッチSW2が遮断された場合には、タイマIC1のOUT端子の電圧は、ゼロボルトに切り換わらず約10.6ボルトのままとなる。しかし、この場合にも、枠開放検出回路260は、停電信号SG1bを停止し、次に、リセット信号SG3bを停止して、最後に駆動電圧Vbを停止することができる。この場合について説明する。まず、内枠12または前面枠14が開放状態となり、スイッチSW1またはスイッチSW2が導通すると、前述の説明と同様に、枠開放検出回路260は、電源出力端子、リセット信号出力端子および電断信号出力端子へ電圧を出力すると共に、コンデンサCD4への充電を行う。そして、内枠12および前面枠14が開放状態から約4.4秒以内で閉鎖状態となると、スイッチSW1およびスイッチSW2が導通状態から遮断状態となるので、トランジスタTR1のエミッタ端子eとコレクタ端子cとの導通を遮断して、コンデンサCD4の放電を開始させる。ここで、内枠12および前面枠14が閉鎖状態であるので、FET3のドレイン端子Dとソース端子Sとが導通している。よって、内枠12および前面枠14が閉鎖状態となると、コンデンサCD4の放電による電圧は電断信号出力端子に印加されなくなるので、停電信号SG1bが停止される。これに対し、コンデンサCD4の放電による電圧は、電源出力端子およびリセットIC2の入力端子INへ印加される。その後は、コンデンサCD4の放電に伴う電圧が時間の経過と共に低下して、リセット信号出力端子から出力されるリセット信号SG3bが停止され、最後に電源出力端子から出力される駆動電圧Vbが停止される。この動作により、内枠12または前面枠14が開放状態となってから約4.4秒以内で、内枠12および前面枠14が閉鎖状態となったとしても、枠開放検出回路260は、まず停電信号SG1bを停止し、次にリセット信号SG3bを停止して、最後に駆動電圧Vbを停止することができる。従って、パチンコ機10の電源がオフであるときに、内枠12または前面枠14が開放され、その開放から約4.4秒経過する前に、内枠12および前面枠14が閉鎖され、スイッチSW1およびスイッチSW2が遮断された場合にも、枠開放検出回路260は、MPU201を一時的に立ち上げたとしても、その立ち上げたMPU201を正常に終了させることができる。   Here, when the power of the pachinko machine 10 is off, the inner frame 12 or the front frame 14 is opened, and before the elapse of about 4.4 seconds from the opening, the inner frame 12 and the front frame 14 are closed, When the switch SW1 and the switch SW2 are cut off, the voltage at the OUT terminal of the timer IC1 remains at about 10.6 volts without switching to zero volts. However, also in this case, the frame opening detection circuit 260 can stop the power failure signal SG1b, then stop the reset signal SG3b, and finally stop the drive voltage Vb. This case will be described. First, when the inner frame 12 or the front frame 14 is in an open state and the switch SW1 or the switch SW2 is turned on, the frame open detection circuit 260 has a power output terminal, a reset signal output terminal, and a power interruption signal output, as described above. A voltage is output to the terminal and the capacitor CD4 is charged. When the inner frame 12 and the front frame 14 are closed within about 4.4 seconds from the open state, the switches SW1 and SW2 are switched from the conductive state to the cut-off state, so that the emitter terminal e and the collector terminal c of the transistor TR1. And the discharge of the capacitor CD4 is started. Here, since the inner frame 12 and the front frame 14 are in a closed state, the drain terminal D and the source terminal S of the FET 3 are electrically connected. Therefore, when the inner frame 12 and the front frame 14 are closed, the voltage due to the discharge of the capacitor CD4 is not applied to the power interruption signal output terminal, so that the power failure signal SG1b is stopped. On the other hand, the voltage generated by the discharge of the capacitor CD4 is applied to the power supply output terminal and the input terminal IN of the reset IC2. Thereafter, the voltage accompanying the discharge of the capacitor CD4 decreases with time, the reset signal SG3b output from the reset signal output terminal is stopped, and finally the drive voltage Vb output from the power supply output terminal is stopped. . By this operation, even if the inner frame 12 and the front frame 14 are closed within about 4.4 seconds after the inner frame 12 or the front frame 14 is opened, the frame open detection circuit 260 The power failure signal SG1b can be stopped, then the reset signal SG3b can be stopped, and finally the drive voltage Vb can be stopped. Therefore, when the power of the pachinko machine 10 is off, the inner frame 12 or the front frame 14 is opened, and the inner frame 12 and the front frame 14 are closed before approximately 4.4 seconds from the opening, and the switch Even when the switch SW1 and the switch SW2 are shut off, the frame opening detection circuit 260 can normally terminate the started MPU 201 even if the MPU 201 is temporarily started.

図7の説明に戻る。タイマIC1のCNT端子は、CNT端子に入力される信号により、タイマIC1のOUT端子から出力される電圧の出力期間を調整する端子である。タイマIC1のCNT端子は、コンデンサCD3の一端と接続される。このコンデンサCD3の他端は、グランドされている。なお、本枠開放検出回路260では、タイマIC1のOUT端子から出力される電圧の出力期間を調整しないので(タイマIC1のOUT端子から出力される電圧の出力期間は約4.4秒に固定)、タイマIC1のCNT端子は、コンデンサCD3によって交流的にグランドされている。   Returning to the description of FIG. The CNT terminal of the timer IC 1 is a terminal that adjusts the output period of the voltage output from the OUT terminal of the timer IC 1 by a signal input to the CNT terminal. The CNT terminal of timer IC1 is connected to one end of capacitor CD3. The other end of the capacitor CD3 is grounded. In this frame open detection circuit 260, the output period of the voltage output from the OUT terminal of the timer IC1 is not adjusted (the output period of the voltage output from the OUT terminal of the timer IC1 is fixed to about 4.4 seconds). The CNT terminal of the timer IC1 is AC-grounded by the capacitor CD3.

上述したように、枠開放検出回路260は、パチンコ機10の電源がオフであるときに、内枠12または前面枠14が開放状態となって、スイッチSW1またはスイッチSW2が導通状態となると(図5(b)参照)、電源出力端子、リセット信号出力端子および電断信号出力端子へ電圧を出力する。一方、枠開放検出回路260は、内枠12または前面枠14が開放状態となってから約4.4秒経過すると、まず、電断信号出力端子へ出力される電圧(停電信号SG1b)を停止すると共に、コンデンサCD4に放電を開始させ、その後に、リセット信号出力端子へ出力される電圧(リセット信号SG3b)を停止して、最後に、電源出力端子へ出力される駆動電圧Vbを停止する。従って、枠開放検出回路260は、パチンコ機10の電源がオフであるときに、内枠12または前面枠14が開放されて、MPU201を一時的に立ち上げたとしても、その立ち上げたMPU201を正常に終了させることができる。   As described above, when the power of the pachinko machine 10 is off, the frame opening detection circuit 260 opens the inner frame 12 or the front frame 14 and turns on the switch SW1 or the switch SW2 (see FIG. 5 (b)), and outputs a voltage to the power output terminal, the reset signal output terminal, and the power interruption signal output terminal. On the other hand, the frame open detection circuit 260 first stops the voltage (power failure signal SG1b) output to the power interruption signal output terminal when about 4.4 seconds have elapsed after the inner frame 12 or the front frame 14 is in the open state. At the same time, the capacitor CD4 starts to discharge, thereafter, the voltage output to the reset signal output terminal (reset signal SG3b) is stopped, and finally the drive voltage Vb output to the power supply output terminal is stopped. Therefore, even if the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated when the power of the pachinko machine 10 is off, the frame opening detection circuit 260 does not start the MPU 201 that has been activated. It can be completed normally.

なお、詳細は後述するが、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンにする。このオフ中枠開放フラグ203aがオンとなることで、パチンコ機10の電源がオフされている間に内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。また、詳細は後述するが、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンにすることに加え、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力する。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。   Although details will be described later, when the pachinko machine 10 is powered off, if the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the pachinko machine 10 turns off the off-in-frame release flag 203a. When the off-in-frame release flag 203a is turned on, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off can be specified. Although details will be described later, when the power of the pachinko machine 10 is off, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily started up by the frame open detection circuit 260, the pachinko machine 10 outputs a pulse signal having a pulse width of 1 msec to the hall computer 262 in addition to turning on the off-in-frame opening flag 203a. The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours.

ここで、遊技場が民間の警備会社と防犯契約を交わしている場合があり、この場合には、遊技場への侵入者があると、直ちに警備会社の警備員が遊技場へ駆けつける。しかし、不正行為は短時間で行われるので、警備員が駆けつけたときには、大抵の場合、既に侵入者は遊技場から逃げ出してしまっている。よって、民間の警備会社と防犯契約を交わしていたとしても、一体、どのパチンコ機10に不正行為が行われたのかまでは判別できないという問題点があった。不正行為がなされたパチンコ機10は、正常な状態に戻さなければならないが、どのパチンコ機10に不正行為がなされたか分からない場合には、すべてのパチンコ機10の内枠12および前面枠14を開放して、1台ずつ検査しなければならず、多数のパチンコ機10が設置されている遊技場でこの作業を行うことは相当な重労働であった。   Here, there is a case where the game hall has a security contract with a private security company. In this case, if there is an intruder into the game hall, the security company's guard immediately rushes to the game hall. However, fraudulent acts are carried out in a short time, so when the guards rush, the intruder has already escaped from the amusement hall. Therefore, even if a security contract is signed with a private security company, there is a problem that it is impossible to determine which pachinko machine 10 has been cheated. The pachinko machine 10 that has been cheated must return to a normal state, but if it is not known which pachinko machine 10 has been cheated, the inner frame 12 and the front frame 14 of all the pachinko machines 10 are Opening them and inspecting them one by one, and performing this work at the amusement hall where a large number of pachinko machines 10 are installed, was a heavy labor.

しかし、本実施形態のパチンコ機10によれば、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、オフ中枠開放フラグ203aをオンにすることに加えて、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力する。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたパルス信号によっても、内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。更には、ホールコンピュータ262にパチンコ機10からパルス信号が出力されたことと共に、その出力されたパルス信号の出力時刻を記憶させることで、特定したパチンコ機10の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   However, according to the pachinko machine 10 of the present embodiment, when the power of the pachinko machine 10 is off, the inner frame 12 or the front frame 14 is opened, and the MPU 201 is temporarily activated by the frame open detection circuit 260. Then, in addition to turning on the off-in-frame opening flag 203a, a pulse signal having a pulse width of 1 msec is output to the hall computer 262. The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened can also be specified by the pulse signal stored in the hall computer 262. Furthermore, the hall computer 262 outputs a pulse signal from the pachinko machine 10 and stores the output time of the output pulse signal, thereby allowing the inner frame 12 of the specified pachinko machine 10 to be opened or the front frame. 14 open times can be detected.

ただし、前述の通り、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、オフ中枠開放フラグ203aをオンするので、パチンコ機10の電源がオフされている間に内枠12または前面枠14の開放が行われたパチンコ機10を、ホールコンピュータ262を用いることなく特定することが可能である。よって、本実施形態のパチンコ機10によれば、ホールコンピュータ262を24時間動作し続けていない遊技場でも、パチンコ機10の電源がオフである間に内枠12または前面枠14が開放されると、そのパチンコ機10を特定することができる。   However, as described above, when the power of the pachinko machine 10 is off, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated by the frame open detection circuit 260, the off-in-frame frame is released. Since the flag 203a is turned on, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off can be specified without using the hall computer 262. is there. Therefore, according to the pachinko machine 10 of the present embodiment, the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is off even in a game hall where the hall computer 262 has not been operated for 24 hours. And the pachinko machine 10 can be specified.

また、上述した通り、枠開放検出回路260には、1FのコンデンサCD1が設けられているので、枠開放検出回路260は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合には当然に動作し、更に、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、内枠12の開放および前面枠14の開放を検出して、MPU201を一定時間立ち上げることができる。   Further, as described above, the frame opening detection circuit 260 is provided with the 1F capacitor CD1, so that the frame opening detection circuit 260 is supplied with power to the pachinko machine 10 and is supplied with 12 volts from the DC power supply DC1. Naturally, when a DC voltage is supplied, for example, the game hall is closed and power supply to the pachinko machine 10 is cut off, and a DC voltage of 12 volts is supplied from the DC power supply DC1. Even if not, the MPU 201 can be started up for a certain period of time by detecting the opening of the inner frame 12 and the opening of the front frame 14.

なお、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、枠開放検出回路260へコンデンサCD1から直流電圧が供給される場合に、内枠12または前面枠14の開放に伴うコンデンサCD1からの電流の総供給期間を長くしたり、内枠12または前面枠14の開放を検出する回数を増やしたりする場合には、コンデンサCD1の容量を増加させたり(例えば、コンデンサCD1の容量を10Fとする)、コンデンサCD1を蓄電量の多い二次電池に変更すれば良い。   In addition, for example, when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is cut off, and the DC voltage is supplied from the capacitor CD1 to the frame opening detection circuit 260, the inner frame 12 or the front frame 14 When the total supply period of the current from the capacitor CD1 due to the opening is increased or the number of times of detecting the opening of the inner frame 12 or the front frame 14 is increased, the capacitance of the capacitor CD1 is increased (for example, the capacitor The capacity of CD1 is assumed to be 10F), and the capacitor CD1 may be changed to a secondary battery with a large charged amount.

ただし、パチンコ機10の電源がオフされ、内枠12および前面枠14が閉鎖された状態で枠開放検出回路260がコンデンサCD1の電力を消費する量は、タイマIC1の待機電力とNOTIC3の消費電力程度であるので、コンデンサCD1の充電量に著しい減少をもたらすものではない。しかも、FET1〜FET3には、各ゲート端子Gに電圧が印加されるだけであるので、FET1〜FET3で消費される電力は微量である。よって、コンデンサCD1の容量を汎用されている1Fとすることで、枠開放検出回路260を安価に製造することができる。   However, the amount that the frame open detection circuit 260 consumes the power of the capacitor CD1 with the power supply of the pachinko machine 10 turned off and the inner frame 12 and the front frame 14 closed is the standby power of the timer IC1 and the power consumption of the NOTIC3. Therefore, it does not cause a significant decrease in the charge amount of the capacitor CD1. In addition, since only a voltage is applied to each gate terminal G in FET1 to FET3, the power consumed in FET1 to FET3 is very small. Therefore, the frame opening detection circuit 260 can be manufactured at low cost by setting the capacity of the capacitor CD1 to 1F, which is widely used.

また、扉開放検出回路260では、タイマIC1にLMC555を用いて、内枠12の開放または前面枠14の開放を検出し、トランジスタTR1を約4.4秒間、導通させる回路を実現したが、これに限られるものではない。即ち、タイマIC1に他の集積回路等を用いて、内枠12の1回の開放または前面枠14の1回の開放に対して、1のパルス信号を発生する回路を実現し、その1のパルス信号に基づいてトランジスタTR1を所定期間通電するものであれば良い。   In the door opening detection circuit 260, an LMC 555 is used for the timer IC 1 to detect the opening of the inner frame 12 or the opening of the front frame 14 and realize a circuit for making the transistor TR1 conductive for about 4.4 seconds. It is not limited to. That is, by using another integrated circuit or the like for the timer IC 1, a circuit that generates one pulse signal for one opening of the inner frame 12 or one opening of the front frame 14 is realized. What is necessary is just to energize transistor TR1 for a predetermined period based on a pulse signal.

次に、図8を参照して、パチンコ機10の電源がオフされている間に、内枠12または前面枠14の一方が開放された場合と内枠12および前面枠14の両方が開放された場合とについて説明する。図8は、スイッチSW1の状態(内枠12の状態)とスイッチSW2の状態(前面枠14の状態)とに応じて変化するタイマIC1のTRG端子の電圧と、タイマIC1のOUT端子の電圧と、コンデンサCD4の電圧と、枠開放検知回路260の電源出力端子の電圧(マルチプレクサMP3への出力電圧)と、枠開放検知回路260のリセット信号出力端子の電圧(マルチプレクサMP2および入出力ポート205への出力電圧)と、枠開放検知回路260の電断信号出力端子の電圧(マルチプレクサMP1への出力電圧)との関係を示したタイミングチャートである。なお、図8(f)のAは、t1時から約0.01秒後までに変化する枠開放検知回路260のリセット信号出力端子の電圧を拡大した図である。図8(f)のAでは、t1時から約0.01秒後までのリセット信号出力端子の電圧を図示したが、t3時から約0.01秒後まで、t5時から約0.01秒後まで及びt7時から約0.01秒後までのリセット信号出力端子の電圧は、t1時から約0.01秒後までのリセット信号出力端子の電圧と同一の波形となるので、図示を省略している。   Next, referring to FIG. 8, while the pachinko machine 10 is powered off, either the inner frame 12 or the front frame 14 is opened and both the inner frame 12 and the front frame 14 are opened. An explanation will be given of the case. FIG. 8 shows the voltage at the TRG terminal of the timer IC1 and the voltage at the OUT terminal of the timer IC1 that change according to the state of the switch SW1 (the state of the inner frame 12) and the state of the switch SW2 (the state of the front frame 14). , The voltage of the capacitor CD4, the voltage of the power supply output terminal of the frame opening detection circuit 260 (output voltage to the multiplexer MP3), and the voltage of the reset signal output terminal of the frame opening detection circuit 260 (to the multiplexer MP2 and the input / output port 205) 6 is a timing chart showing the relationship between the output voltage) and the voltage at the power interruption signal output terminal of the frame opening detection circuit 260 (output voltage to the multiplexer MP1). Note that A in FIG. 8F is an enlarged view of the voltage at the reset signal output terminal of the frame opening detection circuit 260 that changes from about t1 to about 0.01 seconds later. 8A, the voltage of the reset signal output terminal from t1 to about 0.01 second is illustrated, but from t3 to about 0.01 second, from t5 to about 0.01 second. The voltage of the reset signal output terminal until later and from about t7 to about 0.01 second later has the same waveform as the voltage of the reset signal output terminal from about t1 to about 0.01 second later, so illustration is omitted. is doing.

まず、図8(a)に示すように、t1時に、スイッチSW1が導通状態(内枠12が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t1時に、ゼロボルトから約11.3ボルトへ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t1時から約4.4秒経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。これにより、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとが導通し、図8(e)に示すように、コンデンサCD4(図7参照)に充電が開始される(t1時)。なお、この充電は、図8(e)に示すように、スイッチSW1が導通状態となってから約0.01秒で完了する。コンデンサCD4の充電が完了すると、図8(e)に示すように、コンデンサCD4の電圧は約5.7ボルトとなる。なお、コンデンサCD4の充電には約0.01秒が必要となるが、内枠12または前面枠14を開放して閉鎖するまでを約0.01秒の間で行うことは物理的に不可能であるので、内枠12または前面枠14が開放されると、コンデンサCD4の充電は必ず完了する。   First, as shown in FIG. 8A, when the switch SW1 becomes conductive (the inner frame 12 is in an open state) at t1, the TRG terminal voltage of the timer IC1 is t1 as shown in FIG. 8C. Sometimes it switches from zero volts to about 11.3 volts. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 4.4 seconds elapse from t1. As a result, the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) become conductive, and charging of the capacitor CD4 (see FIG. 7) is started (at time t1) as shown in FIG. 8 (e). . This charging is completed in about 0.01 seconds after the switch SW1 becomes conductive as shown in FIG. 8 (e). When the charging of the capacitor CD4 is completed, the voltage of the capacitor CD4 becomes about 5.7 volts as shown in FIG. The charging of the capacitor CD4 requires about 0.01 seconds, but it is physically impossible to open and close the inner frame 12 or the front frame 14 within about 0.01 seconds. Therefore, when the inner frame 12 or the front frame 14 is opened, the charging of the capacitor CD4 is always completed.

また、枠開放検出回路260の電源出力端子の電圧(マルチプレクサMP3の入力端子I23への出力電圧)は、図8(f)に示すように、t1時に上昇を開始して、t1時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260の電源出力端子から約5.0ボルトの駆動電圧Vbが出力開始される。また、枠開放検出回路260のリセット信号出力端子の電圧(マルチプレクサMP2の入力端子I22および入出力ポート205への出力電圧)は、図8(g)および図8(f)のAに示すように、t1時から約40μ秒後に上昇を開始して、t1時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260のリセット信号出力端子からリセット信号SG3bが出力開始される。なお、枠開放検出回路260のリセット信号出力端子の電圧上昇が、t1時から約40μ秒後となるのは、前述したリセットIC2(図7参照)の遅延特性による。図8(f)および図8(g)に示すように、枠開放検出回路260の電源出力端子の電圧上昇が、枠開放検出回路260のリセット信号出力端子の電圧上昇よりも約40μ秒早いので、MPU201の電源端子に約5ボルトの駆動電圧Vbが供給された後に、MPU201のリセット信号出力端子にリセット信号SG3bが入力される。よって、枠開放検出回路260は、パチンコ機10の電源がオフされているときに、MPU201を一時的に立ち上げる場合に、その立ち上げを正常に行うことができる。   Further, the voltage at the power supply output terminal of the frame open detection circuit 260 (output voltage to the input terminal I23 of the multiplexer MP3) starts to rise at t1 and is about 0 from t1 as shown in FIG. 8 (f). It will be about 5.0 volts after .01 seconds. As a result, the drive voltage Vb of about 5.0 volts is started to be output from the power output terminal of the frame opening detection circuit 260. The voltage at the reset signal output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I22 and the input / output port 205 of the multiplexer MP2) is as shown in A of FIGS. 8 (g) and 8 (f). The rise starts about 40 μs after t1, and becomes about 5.0 volts after about 0.01 seconds from t1. Thereby, the reset signal SG3b starts to be output from the reset signal output terminal of the frame opening detection circuit 260. Note that the voltage increase at the reset signal output terminal of the frame opening detection circuit 260 is about 40 μsec after t1 due to the delay characteristic of the reset IC 2 (see FIG. 7). As shown in FIGS. 8F and 8G, the voltage increase at the power supply output terminal of the frame open detection circuit 260 is about 40 μs earlier than the voltage increase at the reset signal output terminal of the frame open detection circuit 260. After the drive voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201, the reset signal SG3b is input to the reset signal output terminal of the MPU 201. Therefore, the frame opening detection circuit 260 can normally start up the MPU 201 when the pachinko machine 10 is powered off.

なお、詳細は後述するが、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンにする。このオフ中枠開放フラグ203aがオンとなることで、内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。また、詳細は後述するが、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力する。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。   Although details will be described later, when the pachinko machine 10 is powered off, if the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the pachinko machine 10 turns off the off-in-frame release flag 203a. When the off-in-frame release flag 203a is turned on, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened can be specified. Although details will be described later, when the power of the pachinko machine 10 is off, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily started up by the frame open detection circuit 260, the pachinko machine 10 outputs a pulse signal having a pulse width of 1 msec to the hall computer 262. The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours.

更に、図8(e)に示すように、コンデンサCD4の電圧が約5.7ボルトとなると、枠開放検出回路260の電断信号出力端子の電圧(マルチプレクサMP1の入力端子I21への出力電圧)は、図8(h)に示すように、t1時に上昇を開始して、t1時から約0.01秒後に約5.0ボルトとなる。ここで、スイッチSW1は導通状態(内枠12が開放状態)であるので、FET3のドレイン端子Dとソース端子Sとの端子間が遮断されている。これにより、枠開放検出回路260の電断信号出力端子から停電信号SG1bが出力開始される。   Further, as shown in FIG. 8 (e), when the voltage of the capacitor CD4 reaches about 5.7 volts, the voltage at the power interruption signal output terminal of the open frame detection circuit 260 (the output voltage to the input terminal I21 of the multiplexer MP1). As shown in FIG. 8 (h), the rise starts at t1, and becomes about 5.0 volts about 0.01 seconds after t1. Here, since the switch SW1 is in a conductive state (the inner frame 12 is in an open state), the terminal between the drain terminal D and the source terminal S of the FET 3 is blocked. Thereby, the power failure signal SG1b is started to be output from the power interruption signal output terminal of the frame opening detection circuit 260.

そして、t1時から約4.4秒経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルトからゼロボルトに切り換える。すると、FET1のドレイン端子Dとソース端子Sとの導通が遮断されて、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの導通が遮断されるので、コンデンサCD4への充電が終了する。すると、コンデンサCD4の放電が開始されるので、図8(e)に示すように、コンデンサCD4の電圧が降下を開始する(t1時から約4.4秒経過後)。これに追従して、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、降下を開始する(t1時から約4.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、降下を開始する(t1時から約4.4秒経過後)。   When about 4.4 seconds elapse from t1, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts to zero volts as shown in FIG. 8 (d). Then, the conduction between the drain terminal D and the source terminal S of the FET 1 is cut off, and the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) is cut off, so that the charging of the capacitor CD4 is completed. To do. Then, since the discharge of the capacitor CD4 is started, as shown in FIG. 8E, the voltage of the capacitor CD4 starts to drop (after about 4.4 seconds have elapsed from time t1). Following this, as shown in FIG. 8 (f), the voltage at the power supply output terminal of the open frame detection circuit 260 (the driving voltage Vb having a maximum value of about 5.0 volts) starts to drop (from time t1). After about 4.4 seconds). Further, as shown in FIG. 8G, the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 starts to drop (after about 4.4 seconds have elapsed from t1).

なお、t1時から約4.4秒経過すると、FET2のドレイン端子Dとソース端子Sとの導通が遮断されるので、枠開放検出回路260の電断信号出力端子へは電流が供給されない。よって、図8(h)に示すように、枠開放検出回路260の電断信号出力端子の電圧(停電信号SG1b)は、t1時から約4.4秒経過すると、ゼロボルトになる。従って、内枠12が開放され、スイッチSW1が導通してから約4.4秒経過すると、枠開放検出回路260の電断信号出力端子からMPU201のNMI端子へ出力される停電信号SG1bが、まず、停止される。   When about 4.4 seconds elapse from t1, the conduction between the drain terminal D and the source terminal S of the FET 2 is cut off, so that no current is supplied to the power interruption signal output terminal of the frame opening detection circuit 260. Therefore, as shown in FIG. 8 (h), the voltage (power failure signal SG1b) at the power interruption signal output terminal of the frame opening detection circuit 260 becomes zero volts when about 4.4 seconds have elapsed from t1. Accordingly, when about 4.4 seconds elapse after the inner frame 12 is opened and the switch SW1 is turned on, the power failure signal SG1b output from the power interruption signal output terminal of the frame opening detection circuit 260 to the NMI terminal of the MPU 201 is Stopped.

次に、t1時から約9.4秒経過すると(t1時から約4.4秒経過した後に、更に約5.0秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約5.0ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.3ボルトまで降下する(t1時から約9.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、約4.3ボルトまで降下して、その後に、リセットIC2の動作によりゼロボルトとなる(t1時から約9.4秒経過後)。よって、内枠12が開放され、スイッチSW1が導通してから約9.4秒経過すると、枠開放検出回路260のリセット信号出力端子からMPU201のリセット端子へ出力されるリセット信号SG3bが、停電信号SG1bの次に、停止される。これにより、MPU201は、演算処理の実行が不可能な状態に設定される(t1時から約9.4秒経過後)。   Next, when about 9.4 seconds have elapsed from time t1 (after about 4.4 seconds have elapsed from time t1, and further about 5.0 seconds have elapsed), as shown in FIG. Drops to about 5.0 volts. Then, as shown in FIG. 8 (f), the voltage of the power supply output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.3 volts (from t1). After about 9.4 seconds). Further, as shown in FIG. 8 (g), the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 drops to about 4.3 volts, and then the reset IC2 operates to zero volts. (After about 9.4 seconds from t1). Accordingly, when about 9.4 seconds have elapsed after the inner frame 12 is opened and the switch SW1 is turned on, the reset signal SG3b output from the reset signal output terminal of the frame open detection circuit 260 to the reset terminal of the MPU 201 is converted into a power failure signal. Next to SG1b, it is stopped. As a result, the MPU 201 is set in a state in which it cannot execute the arithmetic processing (after about 9.4 seconds have elapsed since t1).

更に、t1時から約9.9秒経過すると(t1時から約9.4秒経過した後に、更に約0.5秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約4.7ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.0ボルトまで降下する(t1時から約9.9秒経過後)。ここで、MPU201の動作電圧の下限値は、約4.0ボルトである。よって、内枠12が開放され、スイッチSW1が導通してから約9.9秒経過すると、枠開放検出回路260の電源出力端子からMPU201の電源端子へ出力される駆動電圧Vbが、最後に、停止されて、MPU201が動作不可能な状態になる。つまり、MPU201は、演算処理の実行が不可能な状態に設定された後に(t1時から約9.4秒経過後)、動作不可能な状態に設定される(t1時から約9.9秒経過後)。従って、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, when about 9.9 seconds elapse from t1 (after about 9.4 seconds elapse from t1 and further about 0.5 seconds elapse), as shown in FIG. Drop to about 4.7 volts. Then, as shown in FIG. 8 (f), the voltage at the power output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.0 volts (from t1). After about 9.9 seconds). Here, the lower limit value of the operating voltage of the MPU 201 is about 4.0 volts. Therefore, when about 9.9 seconds have elapsed after the inner frame 12 is opened and the switch SW1 is turned on, the drive voltage Vb output from the power supply output terminal of the frame open detection circuit 260 to the power supply terminal of the MPU 201 is finally It is stopped and the MPU 201 becomes inoperable. That is, the MPU 201 is set in an inoperable state (after about 9.4 seconds have elapsed from t1) after being set in a state where execution of arithmetic processing is impossible (after about 9.4 seconds from t1). After). Therefore, even if the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 The launched MPU 201 can be normally terminated.

なお、t1時から約20秒経過すると、図8(e)に示すように、コンデンサCD4の電圧はゼロボルトになる。これに追従して、枠開放検出回路260の電源出力端子の電圧も(駆動電圧Vbも)、ゼロボルトとなる(t1時から約20秒経過前)。よって、t1時から約20秒経過すると、コンデンサCD4の充電量はゼロとなる。   When about 20 seconds elapse from t1, the voltage of the capacitor CD4 becomes zero volts as shown in FIG. 8 (e). Following this, the voltage at the power supply output terminal of the frame opening detection circuit 260 (also the drive voltage Vb) becomes zero volts (before about 20 seconds have elapsed since t1). Therefore, when about 20 seconds elapse from t1, the charge amount of the capacitor CD4 becomes zero.

最後に、図8(a)に示すように、t2時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わると共に、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる(t2時)。また、t2時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態になる。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   Finally, as shown in FIG. 8 (a), when the switch SW1 is cut off (the inner frame 12 is closed) at t2, as shown in FIG. 8 (c), the TRG terminal voltage of the timer IC1 is reduced to about At the same time as switching from 11.3 volts to zero volts, the OUT terminal voltage of the timer IC 1 switches from zero volts to about 10.6 volts (at time t2). Also, at t2, when the switch SW1 is cut off (the inner frame 12 is closed), the terminal between the drain terminal D and the source terminal S of the FET 3 becomes conductive. As a result, the frame opening detection circuit 260 is set to a state in which the inner frame 12 and the front frame 14 can be detected again.

次に、図8(b)に示すように、t3時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t3時に、ゼロボルトから約11.3ボルトへ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t3時から約4.4秒経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。これにより、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの端子間が導通し、図8(e)に示すように、コンデンサCD4(図7参照)に充電が開始される(t3時)。なお、この充電は、図8(e)に示すように、スイッチSW2が導通状態となってから約0.01秒で完了する。コンデンサCD4の充電が完了すると、図8(e)に示すように、コンデンサCD4の電圧は約5.7ボルトとなる。   Next, as shown in FIG. 8B, when the switch SW2 is in a conducting state (the front frame 14 is in an open state) at t3, as shown in FIG. 8C, the TRG terminal voltage of the timer IC1 is At t3, the voltage switches from zero volts to about 11.3 volts. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 4.4 seconds have elapsed since t3. As a result, the terminals of the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) become conductive, and charging of the capacitor CD4 (see FIG. 7) is started as shown in FIG. t3). This charging is completed in about 0.01 seconds after the switch SW2 becomes conductive as shown in FIG. 8 (e). When the charging of the capacitor CD4 is completed, the voltage of the capacitor CD4 becomes about 5.7 volts as shown in FIG.

また、枠開放検出回路260の電源出力端子の電圧(マルチプレクサMP3の入力端子I2への出力電圧)は、図8(f)に示すように、t3時に上昇を開始して、t3時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260の電源出力端子から最大値約5.0ボルトの駆動電圧Vbが出力開始される。また、枠開放検出回路260のリセット信号出力端子の電圧(マルチプレクサMP2の入力端子I2および入出力ポート205への出力電圧)は、図8(g)に示すように、t3時から約40μ秒後に上昇を開始して(図8(f)のA参考)、t3時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260のリセット信号出力端子からリセット信号SG3が出力開始される。なお、枠開放検出回路260のリセット信号出力端子の電圧上昇が、t3時から約40μ秒後となるのは、前述した通り、リセットIC2(図7参照)の遅延特性による。図8(f)および図8(g)に示すように、枠開放検出回路260の電源出力端子の電圧上昇が、枠開放検出回路260のリセット信号出力端子の電圧上昇よりも約40μ秒早いので、MPU201の電源端子に約5ボルトの駆動電圧Vbが供給された後に、MPU201のリセット信号出力端子にリセット信号SG3bが入力される。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、MPU201を一時的に立ち上げる場合に、その立ち上げを正常に行うことができる。   Further, the voltage at the power supply output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I2 of the multiplexer MP3) starts to rise at t3 and is about 0 from t3 as shown in FIG. 8 (f). It will be about 5.0 volts after .01 seconds. As a result, the drive voltage Vb having a maximum value of about 5.0 volts is started to be output from the power supply output terminal of the frame opening detection circuit 260. Further, the voltage at the reset signal output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I2 of the multiplexer MP2 and the input / output port 205) is about 40 μs after t3 as shown in FIG. 8 (g). Ascending starts (see A in FIG. 8 (f)), and becomes about 5.0 volts after about 0.01 seconds from t3. As a result, the reset signal SG3 starts to be output from the reset signal output terminal of the frame opening detection circuit 260. Note that the voltage rise at the reset signal output terminal of the frame opening detection circuit 260 is about 40 μsec after t3, as described above, due to the delay characteristics of the reset IC 2 (see FIG. 7). As shown in FIGS. 8F and 8G, the voltage increase at the power supply output terminal of the frame open detection circuit 260 is about 40 μs earlier than the voltage increase at the reset signal output terminal of the frame open detection circuit 260. After the drive voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201, the reset signal SG3b is input to the reset signal output terminal of the MPU 201. Therefore, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily started when the power of the pachinko machine 10 is turned off, the startup can be performed normally.

更に、図8(e)に示すように、コンデンサCD4の電圧が約5.7ボルトとなると、枠開放検出回路260の電断信号出力端子の電圧(マルチプレクサMP1の入力端子I2への出力電圧)は、図8(h)に示すように、t3時に上昇を開始して、t3時から約0.01秒後に約5.0ボルトとなる。ここで、スイッチSW2は導通状態(前面枠14が開放状態)であるので、FET3のドレイン端子Dとソース端子Sとの端子間が遮断されている。これにより、枠開放検出回路260の電断信号出力端子から停電信号SG1bが出力開始される。   Further, as shown in FIG. 8 (e), when the voltage of the capacitor CD4 becomes about 5.7 volts, the voltage of the power interruption signal output terminal of the open frame detection circuit 260 (the output voltage to the input terminal I2 of the multiplexer MP1). As shown in FIG. 8 (h), it starts to rise at t3 and becomes about 5.0 volts about 0.01 second after t3. Here, since the switch SW2 is in a conductive state (the front frame 14 is in an open state), the terminal between the drain terminal D and the source terminal S of the FET 3 is blocked. Thereby, the power failure signal SG1b is started to be output from the power interruption signal output terminal of the frame opening detection circuit 260.

そして、t3時から約4.4秒経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルトからゼロボルトに切り換える。すると、FET1のドレイン端子Dとソース端子Sとの端子間の導通が遮断されて、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの端子間の導通が遮断されるので、コンデンサCD4への充電が終了する。すると、コンデンサCD4の放電が開始されるので、図8(e)に示すように、コンデンサCD4の電圧が降下を開始する(t3時から約4.4秒経過後)。これに追従して、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、降下を開始する(t3時から約4.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、降下を開始する(t3時から約4.4秒経過後)。   When about 4.4 seconds elapse from time t3, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts to zero volts as shown in FIG. 8 (d). Then, the conduction between the drain terminal D and the source terminal S of the FET 1 is cut off, and the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) is cut off. Charging to CD4 ends. Then, since the discharge of the capacitor CD4 is started, as shown in FIG. 8E, the voltage of the capacitor CD4 starts to drop (after about 4.4 seconds have elapsed from t3). Following this, as shown in FIG. 8 (f), the voltage at the power supply output terminal of the open frame detection circuit 260 (the driving voltage Vb having a maximum value of about 5.0 volts) starts to drop (from t3). After about 4.4 seconds). Further, as shown in FIG. 8G, the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 starts to drop (after about 4.4 seconds have elapsed from t3).

なお、t3時から約4.4秒経過すると、FET2のドレイン端子Dとソース端子Sとの端子間の導通が遮断されるので、枠開放検出回路260の電断信号出力端子へは電流が供給されない。よって、図8(h)に示すように、枠開放検出回路260の電断信号出力端子の電圧(停電信号SG1b)は、t3時から約4.4秒経過すると、ゼロボルトになる。従って、前面枠14が開放され、スイッチSW2が導通してから約4.4秒経過すると、枠開放検出回路260の電断信号出力端子からMPU201のNMI端子へ出力される停電信号SG1bが、まず、停止される。   When about 4.4 seconds elapse from t3, the conduction between the drain terminal D and the source terminal S of the FET 2 is cut off, so that a current is supplied to the power interruption signal output terminal of the open frame detection circuit 260. Not. Therefore, as shown in FIG. 8 (h), the voltage at the power interruption signal output terminal of the frame opening detection circuit 260 (power failure signal SG1b) becomes zero volts when about 4.4 seconds elapse from t3. Therefore, when about 4.4 seconds elapse after the front frame 14 is opened and the switch SW2 is turned on, the power failure signal SG1b output from the power interruption signal output terminal of the frame opening detection circuit 260 to the NMI terminal of the MPU 201 is Stopped.

次に、t3時から約9.4秒経過すると(t3時から約4.4秒経過した後に、更に約5.0秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約5.0ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.3ボルトまで降下する(t3時から約9.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、約4.3ボルトまで降下して、その後に、リセットIC2の動作によりゼロボルトとなる(t3時から約9.4秒経過後)。よって、前面枠14が開放され、スイッチSW2が導通してから約9.4秒経過すると、枠開放検出回路260のリセット信号出力端子からMPU201のリセット端子へ出力されるリセット信号SG3bが、停電信号SG1bの次に、停止される。これにより、MPU201は、演算処理の実行が不可能な状態に設定される(t3時から約9.4秒経過後)。   Next, when about 9.4 seconds have elapsed from time t3 (after about 4.4 seconds have elapsed from time t3, and further about 5.0 seconds have elapsed), as shown in FIG. Drops to about 5.0 volts. Then, as shown in FIG. 8 (f), the voltage at the power output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.3 volts (from t3). After about 9.4 seconds). Further, as shown in FIG. 8 (g), the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 drops to about 4.3 volts, and then the reset IC2 operates to zero volts. (After about 9.4 seconds from t3). Therefore, when about 9.4 seconds elapse after the front frame 14 is opened and the switch SW2 is turned on, the reset signal SG3b output from the reset signal output terminal of the frame open detection circuit 260 to the reset terminal of the MPU 201 is converted into a power failure signal. Next to SG1b, it is stopped. As a result, the MPU 201 is set in a state where it cannot execute the arithmetic processing (after about 9.4 seconds have elapsed since t3).

更に、t3時から約9.9秒経過すると(t3時から約9.4秒経過した後に、更に約0.5秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約4.7ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.0ボルトまで降下する(t3時から約9.9秒経過後)。ここで、前述の通り、MPU201の動作電圧の下限値は、約4.0ボルトである。よって、前面枠14が開放され、スイッチSW2が導通してから約9.9秒経過すると、枠開放検出回路260の電源出力端子からMPU201の電源端子へ出力される駆動電圧Vbが、最後に、停止されて、MPU201が動作不可能な状態になる。つまり、MPU201は、演算処理の実行が不可能な状態に設定された後に(t3時から約9.4秒経過後)、動作不可能な状態に設定される(t3時から約9.9秒経過後)。従って、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, when about 9.9 seconds elapse from t3 (after about 9.4 seconds elapse from t3, and further about 0.5 seconds elapse), as shown in FIG. Drop to about 4.7 volts. Then, as shown in FIG. 8 (f), the voltage of the power supply output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.0 volts (from t3). After about 9.9 seconds). Here, as described above, the lower limit value of the operating voltage of the MPU 201 is about 4.0 volts. Therefore, when about 9.9 seconds have elapsed after the front frame 14 is opened and the switch SW2 is turned on, the drive voltage Vb output from the power supply output terminal of the frame open detection circuit 260 to the power supply terminal of the MPU 201 is finally It is stopped and the MPU 201 becomes inoperable. In other words, the MPU 201 is set in an inoperable state (after about 9.4 seconds from t3 time) after being set in a state in which execution of arithmetic processing is impossible (after about 9.4 seconds from t3 time). After). Therefore, even if the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 The launched MPU 201 can be normally terminated.

なお、t3時から約20秒経過すると、図8(e)に示すように、コンデンサCD4の電圧はゼロボルトになる。これに追従して、枠開放検出回路260の電源出力端子の電圧も(駆動電圧も)、ゼロボルトとなる(t3時から約20秒経過前)。よって、t3時から約20秒経過すると、コンデンサCD4の充電量はゼロとなる。   When about 20 seconds elapse from t3, the voltage of the capacitor CD4 becomes zero volts as shown in FIG. 8 (e). Following this, the voltage at the power supply output terminal of the frame opening detection circuit 260 (and the drive voltage) also becomes zero volts (before about 20 seconds have elapsed since t3). Therefore, when about 20 seconds elapse from t3, the charge amount of the capacitor CD4 becomes zero.

最後に、図8(a)に示すように、t4時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わると共に、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる(t4時)。また、t4時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態になる。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   Finally, as shown in FIG. 8A, when the switch SW2 is in a cut-off state (the front frame 14 is closed) at t4, as shown in FIG. 8C, the TRG terminal voltage of the timer IC1 is reduced to about The 11.3 volts is switched to zero volts, and the OUT terminal voltage of the timer IC 1 is switched from zero volts to about 10.6 volts (at time t4). At t4, when the switch SW2 is cut off (the front frame 14 is closed), the terminal between the drain terminal D and the source terminal S of the FET 3 becomes conductive. As a result, the frame opening detection circuit 260 is set to a state in which the inner frame 12 and the front frame 14 can be detected again.

上述した通り、枠開放検出回路260は、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されると、駆動電圧Vbおよび停電信号SG1bを出力した後に、リセット信号SG3bを出力する。よって、パチンコ機10の電源がオフされているときに、MPU201を一時的に立ち上げる場合に、その立ち上げを正常に行うことができる。また、枠開放検出回路260は、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通し、その導通後から約4.4秒経過すると、まず、停電信号SG1bを停止する。そして、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.4秒経過すると、リセット信号SG3bを停止する。更に、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.9秒経過すると、MPU201の電源端子に出力される駆動電圧Vbを約4.0ボルトに低下させる。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、その立ち上げたMPU201を正常に終了させることができる。   As described above, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off, the frame open detection circuit 260 resets after outputting the drive voltage Vb and the power failure signal SG1b. The signal SG3b is output. Therefore, when the MPU 201 is temporarily started up when the power of the pachinko machine 10 is turned off, the startup can be performed normally. In addition, the frame opening detection circuit 260 opens the inner frame 12 or the front frame 14 when the power of the pachinko machine 10 is turned off, and the switch SW1 or the switch SW2 is turned on, and after that turn-on, about 4.4 is applied. When seconds elapse, first, the power failure signal SG1b is stopped. The frame opening detection circuit 260 stops the reset signal SG3b when about 9.4 seconds have elapsed after the switch SW1 or the switch SW2 is turned on. Further, the frame opening detection circuit 260 reduces the drive voltage Vb output to the power supply terminal of the MPU 201 to about 4.0 volts when about 9.9 seconds elapse after the switch SW1 or the switch SW2 is turned on. Therefore, even when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily started by the frame open detection circuit 260, the MPU 201 that has been started up is normal. Can be terminated.

なお、上記の説明の通り、内枠12が開放された場合と、前面枠14が開放された場合との枠開放検出回路260の動作は同一である。よって、次に説明を行うt5時からt6時のときの枠開放検出回路260の動作については、内枠12が開放された場合についてのみ説明する。   As described above, the operation of the frame opening detection circuit 260 is the same when the inner frame 12 is opened and when the front frame 14 is opened. Therefore, the operation of the frame opening detection circuit 260 from time t5 to time t6, which will be described next, will be described only when the inner frame 12 is opened.

図8(a)に示すように、t5時に、スイッチSW1が導通状態(内枠12が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t5時に、ゼロボルトから約11.3ボルトへ切り換わる。このとき、図8(d)に示すように、タイマIC1は、OUT端子から約10.6ボルトの電圧を出力し続ける。これにより、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの端子間が導通し、図8(e)に示すように、コンデンサCD4(図7参照)に充電が開始される(t5時)。コンデンサCD4の充電が完了すると、図8(e)に示すように、コンデンサCD4の電圧は約5.7ボルトとなる(t5時から約0.01秒経過後)。   As shown in FIG. 8A, when the switch SW1 becomes conductive at t5 (the inner frame 12 is open), the TRG terminal voltage of the timer IC1 is t5 at t5, as shown in FIG. 8C. Switch from zero volts to approximately 11.3 volts. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal. As a result, the terminals of the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) become conductive, and charging of the capacitor CD4 (see FIG. 7) is started as shown in FIG. t5). When the charging of the capacitor CD4 is completed, as shown in FIG. 8E, the voltage of the capacitor CD4 becomes about 5.7 volts (after about 0.01 second from t5).

また、枠開放検出回路260の電源出力端子の電圧(マルチプレクサMP3の入力端子I23への出力電圧)は、図8(f)に示すように、t5時に上昇を開始して、t5時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260の電源出力端子から約5.0ボルトの駆動電圧Vbが出力開始される。また、枠開放検出回路260のリセット信号出力端子の電圧(マルチプレクサMP2の入力端子I22および入出力ポート205への出力電圧)は、図8(g)に示すように、t5時から約40μ秒後に上昇を開始して(図8(f)のA参考)、t5時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260のリセット信号出力端子からリセット信号SG3bが出力開始される。なお、枠開放検出回路260のリセット信号出力端子の電圧上昇が、t5時から約40μ秒後となるのは、前述した通り、リセットIC2(図7参照)の遅延特性による。図8(f)および図8(g)に示すように、枠開放検出回路260の電源出力端子の電圧上昇が、枠開放検出回路260のリセット信号出力端子の電圧上昇よりも約40μ秒早いので、MPU201の電源端子に約5ボルトの駆動電圧Vbが供給された後に、MPU201のリセット信号出力端子にリセット信号SG3bが入力される。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、MPU201を一時的に立ち上げる場合に、その立ち上げを正常に行うことができる。   Further, the voltage at the power supply output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I23 of the multiplexer MP3) starts to rise at t5 and is about 0 from t5 as shown in FIG. 8 (f). It will be about 5.0 volts after .01 seconds. As a result, the drive voltage Vb of about 5.0 volts is started to be output from the power output terminal of the frame opening detection circuit 260. Further, the voltage of the reset signal output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I22 of the multiplexer MP2 and the input / output port 205) is about 40 μs after t5 as shown in FIG. 8 (g). The rise starts (see A in FIG. 8 (f)), and reaches about 5.0 volts after about 0.01 seconds from t5. Thereby, the reset signal SG3b starts to be output from the reset signal output terminal of the frame opening detection circuit 260. Note that the voltage increase at the reset signal output terminal of the frame opening detection circuit 260 is about 40 μs after t5 due to the delay characteristics of the reset IC 2 (see FIG. 7) as described above. As shown in FIGS. 8F and 8G, the voltage increase at the power supply output terminal of the frame open detection circuit 260 is about 40 μs earlier than the voltage increase at the reset signal output terminal of the frame open detection circuit 260. After the drive voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201, the reset signal SG3b is input to the reset signal output terminal of the MPU 201. Therefore, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily started when the power of the pachinko machine 10 is turned off, the startup can be performed normally.

更に、図8(e)に示すように、コンデンサCD4の電圧が約5.7ボルトとなると、枠開放検出回路260の電断信号出力端子の電圧(マルチプレクサMP1の入力端子I21への出力電圧)は、図8(h)に示すように、t5時に上昇を開始して、t5時から約0.01秒後に約5.0ボルトとなる。ここで、スイッチSW1は導通状態(内枠12が開放状態)であるので、FET3のドレイン端子Dとソース端子Sとの端子間が遮断されている。これにより、枠開放検出回路260の電断信号出力端子から停電信号SG1bが出力開始される。   Further, as shown in FIG. 8E, when the voltage of the capacitor CD4 reaches about 5.7 volts, the voltage at the power interruption signal output terminal of the open frame detection circuit 260 (the output voltage to the input terminal I21 of the multiplexer MP1). As shown in FIG. 8 (h), it starts to rise at t5 and becomes about 5.0 volts about 0.01 seconds after t5. Here, since the switch SW1 is in a conductive state (the inner frame 12 is in an open state), the terminal between the drain terminal D and the source terminal S of the FET 3 is blocked. Thereby, the power failure signal SG1b is started to be output from the power interruption signal output terminal of the frame opening detection circuit 260.

t5時から約4.4秒経過する前に、内枠12が閉鎖されると(t5時から約3.0秒経過したt6時に内枠12が閉鎖されると)、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルトに切り換えることなく、約10.6ボルトの電圧を出力したままになる。このとき、FET1のドレイン端子Dとソース端子Sとの端子間は導通されたままとなるが、内枠12の閉鎖に伴い、スイッチSW1が遮断されるので、トランジスタTR1(図7参照)のエミッタ端子eとベース端子bに電圧が印加されなくなり、トランジスタTR1のエミッタ端子eとコレクタ端子cとの端子間の導通が遮断される。これにより、コンデンサCD4への充電が終了する(t6時)。すると、コンデンサCD4の放電が開始されるので、図8(d)に示すように、コンデンサCD4の電圧が降下を開始する(t6時)。これに追従して、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、降下を開始する(t6時)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、降下を開始する(t6時)。   When the inner frame 12 is closed before about 4.4 seconds have elapsed from t5 (when the inner frame 12 is closed at t6 after about 3.0 seconds from t5), FIG. As shown, the timer IC1 continues to output a voltage of about 10.6 volts without switching the voltage at the OUT terminal to about 10.6 volts. At this time, the terminal between the drain terminal D and the source terminal S of the FET 1 remains conductive, but the switch SW1 is cut off as the inner frame 12 is closed, so that the emitter of the transistor TR1 (see FIG. 7). A voltage is no longer applied to the terminal e and the base terminal b, and the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 is interrupted. As a result, the charging of the capacitor CD4 is completed (at time t6). Then, since the discharge of the capacitor CD4 is started, as shown in FIG. 8D, the voltage of the capacitor CD4 starts to drop (at time t6). Following this, as shown in FIG. 8 (f), the voltage of the power supply output terminal of the open frame detection circuit 260 (the driving voltage Vb having a maximum value of about 5.0 volts) starts to drop (at time t6). . Further, as shown in FIG. 8G, the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 starts to drop (at time t6).

なお、内枠12が閉鎖され、スイッチSW1が遮断すると(t6時)、コンデンサCD4の放電が開始されるが、この放電により発生する電圧は、枠開放検出回路260の電断信号出力端子へは供給されない。これは、前述した通り、内枠12が閉鎖されると、スイッチSW1が遮断状態となるので、FET3のドレイン端子Dとソース端子Sとの端子間が導通して、コンデンサCD4の放電により発生する電流が抵抗R5に流れず、FET3のドレイン端子Dに流れ込むからである。よって、図8(h)に示すように、枠開放検出回路260の電断信号出力端子の電圧(停電信号SG1b)は、t6時になると、ゼロボルトになる。従って、内枠12が開放され、その開放から約4.4秒経過する前に、内枠12が閉鎖されてスイッチSW1が遮断された場合には、そのスイッチSW1の遮断時に、枠開放検出回路260の電断信号出力端子からMPU201のNMI端子へ出力される停電信号SG1bが、まず、停止される。   When the inner frame 12 is closed and the switch SW1 is cut off (at time t6), the capacitor CD4 starts to be discharged. The voltage generated by this discharge is applied to the power-off signal output terminal of the frame open detection circuit 260. Not supplied. As described above, when the inner frame 12 is closed, the switch SW1 is cut off, so that the terminal between the drain terminal D and the source terminal S of the FET 3 becomes conductive and is generated by the discharge of the capacitor CD4. This is because the current does not flow through the resistor R5 but flows into the drain terminal D of the FET 3. Therefore, as shown in FIG. 8 (h), the voltage at the power interruption signal output terminal of the frame opening detection circuit 260 (power failure signal SG1b) becomes zero volts at t6. Accordingly, if the inner frame 12 is closed and the switch SW1 is shut off before about 4.4 seconds have passed since the inner frame 12 is opened, the frame open detection circuit is turned off when the switch SW1 is turned off. The power failure signal SG1b output from the power interruption signal output terminal 260 to the NMI terminal of the MPU 201 is first stopped.

次に、t6時から約5.0秒経過すると、図8(e)に示すように、コンデンサCD4の電圧が約5.0ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.3ボルトまで降下する(t6時から約5.0秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、約4.3ボルトまで降下して、その後に、リセットIC2の動作によりゼロボルトとなる(t6時から約5.0秒経過後)。よって、内枠12が閉鎖され、スイッチSW1が遮断してから約5.0秒経過すると、枠開放検出回路260のリセット信号出力端子からMPU201のリセット端子へ出力されるリセット信号SG3bが、停電信号SG1bの次に、停止される。これにより、MPU201は、演算処理の実行が不可能な状態に設定される(t6時から約5.0秒経過後)。   Next, when about 5.0 seconds elapse from t6, the voltage of the capacitor CD4 drops to about 5.0 volts as shown in FIG. Then, as shown in FIG. 8 (f), the voltage at the power output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.3 volts (from t6). After about 5.0 seconds). Further, as shown in FIG. 8 (g), the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 drops to about 4.3 volts, and thereafter, the reset IC 2 operates to zero volts. (After about 5.0 seconds from t6). Therefore, when about 5.0 seconds elapse after the inner frame 12 is closed and the switch SW1 is cut off, the reset signal SG3b output from the reset signal output terminal of the frame opening detection circuit 260 to the reset terminal of the MPU 201 is a power failure signal. Next to SG1b, it is stopped. As a result, the MPU 201 is set in a state where it cannot execute the arithmetic processing (after about 5.0 seconds have elapsed since t6).

更に、t6時から約5.5秒経過すると(t6時から約5.0秒経過した後に、更に約0.5秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約4.7ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.0ボルトまで降下する(t6時から約5.5秒経過後)。ここで、MPU201の最低動作電圧は、約4.0ボルトである。よって、内枠12が閉鎖され、スイッチSW1が遮断してから約5.5秒経過すると、枠開放検出回路260の電源出力端子からMPU201の電源端子へ出力される駆動電圧Vbが、最後に停止されて、MPU201が動作不可能な状態になる。つまり、MPU201は、演算処理の実行が不可能な状態に設定された後に(t6時から約5.0秒経過後)、動作不可能な状態に設定される(t6時から約5.5秒経過後)。従って、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, when about 5.5 seconds have passed from t6 (after about 5.0 seconds have passed since t6, and further about 0.5 seconds have passed), as shown in FIG. Drop to about 4.7 volts. Then, as shown in FIG. 8 (f), the voltage of the power supply output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.0 volts (from t6). After about 5.5 seconds). Here, the minimum operating voltage of the MPU 201 is about 4.0 volts. Therefore, when about 5.5 seconds elapse after the inner frame 12 is closed and the switch SW1 is cut off, the drive voltage Vb output from the power supply output terminal of the frame open detection circuit 260 to the power supply terminal of the MPU 201 is finally stopped. As a result, the MPU 201 becomes inoperable. That is, the MPU 201 is set in an inoperable state (after about 5.0 seconds from t6) after being set in a state in which execution of arithmetic processing is not possible (after about t6 o'clock). After). Therefore, even if the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 The launched MPU 201 can be normally terminated.

なお、t5時から約20秒経過すると、図8(e)に示すように、コンデンサCD4の電圧はゼロボルトになる。これに追従して、枠開放検出回路260の電源出力端子の電圧も(駆動電圧Vbも)、ゼロボルトとなる(t5時から約20秒経過前)。よって、t5時から約20秒経過すると、コンデンサCD4の充電量はゼロとなる。   When about 20 seconds elapse from t5, the voltage of the capacitor CD4 becomes zero volts as shown in FIG. Following this, the voltage at the power supply output terminal of the frame opening detection circuit 260 (also the drive voltage Vb) becomes zero volts (before about 20 seconds have elapsed since t5). Therefore, when about 20 seconds elapse from t5, the charge amount of the capacitor CD4 becomes zero.

ここで、t5時からt6時の枠開放検出回路260の動作では、内枠12がt6時に閉鎖された後も、コンデンサCD4の放電が行われる。この場合であっても、枠開放検出回路260は、内枠12がt6時に閉鎖され、スイッチSW1が遮断されると、FET3のドレイン端子Dとソース端子Sとの端子間を導通させるので、コンデンサCD4の放電により発生する電流を、抵抗R5に流さず、FET3のドレイン端子Dに流す。よって、内枠12がt6時に閉鎖されると、図8(h)に示すように、枠開放検出回路260の電断信号出力端子の電圧(停電信号SG1b)をゼロボルトすることができる。   Here, in the operation of the frame opening detection circuit 260 from t5 to t6, the capacitor CD4 is discharged even after the inner frame 12 is closed at t6. Even in this case, when the inner frame 12 is closed at t6 and the switch SW1 is cut off, the frame opening detection circuit 260 conducts between the drain terminal D and the source terminal S of the FET 3, so that the capacitor The current generated by the discharge of CD4 does not flow through the resistor R5 but flows through the drain terminal D of the FET 3. Therefore, when the inner frame 12 is closed at t6, as shown in FIG. 8 (h), the voltage (power failure signal SG1b) of the power interruption signal output terminal of the frame opening detection circuit 260 can be zero volts.

枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bが停止された後は、コンデンサCD4の放電に伴う電圧が時間の経過と共に低下して、リセット信号出力端子から出力されるリセット信号SG3bが停止され、最後に電源出力端子から出力される駆動電圧Vbが停止される。この動作により、内枠12が開放されたt5時から約4.4秒経過する前に、内枠12が閉鎖されたとしても(t5時から約3.0秒経過したt6時に内枠12が閉鎖されたとしても)、まず停電信号SG1bを停止し、次にリセット信号SG3bを停止して、最後に駆動電圧Vbを停止することができる。よって、パチンコ機10の電源がオフされているときに、内枠12が開放されて、タイマIC1のOUT端子から出力される電圧が切り換わるまでの約4.4秒以内で、開放された内枠12が閉鎖されたとしても、枠開放検出回路260によってMPU201を一時的に立ち上げ、その立ち上げたMPU201を正常に終了させることができる。   After the power failure signal SG1b output from the power failure signal output terminal of the frame open detection circuit 260 is stopped, the voltage accompanying the discharge of the capacitor CD4 decreases with time, and the reset is output from the reset signal output terminal. The signal SG3b is stopped, and finally the drive voltage Vb output from the power supply output terminal is stopped. Even if the inner frame 12 is closed before about 4.4 seconds have elapsed from the time t5 when the inner frame 12 is opened by this operation (the inner frame 12 is not removed at about t6 after about 3.0 seconds from the time t5). Even if it is closed, the power failure signal SG1b can be stopped first, then the reset signal SG3b can be stopped, and finally the drive voltage Vb can be stopped. Therefore, when the power of the pachinko machine 10 is turned off, the inner frame 12 is opened, and the opened inner frame is released within about 4.4 seconds until the voltage output from the OUT terminal of the timer IC 1 is switched. Even if the frame 12 is closed, the MPU 201 can be temporarily started up by the frame opening detection circuit 260, and the MPU 201 thus started up can be normally terminated.

なお、内枠12がt6時に閉鎖された後は、図8(e)に示すように、コンデンサCD4の電圧が約4.7ボルトに低下して、図8(f)に示すように、電源出力端子から最後まで出力される駆動電圧Vbが約4.0ボルトとなり、MPU201が正常に終了すると、枠開放検出回路260は、再び、内枠12または前面枠14の検出が可能な状態に設定される。   After the inner frame 12 is closed at t6, as shown in FIG. 8 (e), the voltage of the capacitor CD4 decreases to about 4.7 volts, and as shown in FIG. When the drive voltage Vb output from the output terminal to the end is about 4.0 volts and the MPU 201 is normally terminated, the frame opening detection circuit 260 is set to a state in which the inner frame 12 or the front frame 14 can be detected again. Is done.

最後に、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合について説明する。図8(a)に示すように、t7時に、スイッチSW1が導通状態(内枠12が開放状態)となり、更に、図8(b)に示すように、t8時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t7時に、ゼロボルトから約11.3ボルトへ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t7時から約4.4秒経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。これにより、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの端子間が導通し、図8(e)に示すように、コンデンサCD4(図7参照)に充電が開始される(t7時)。なお、この充電は、図8(e)に示すように、スイッチSW1が導通状態となってから約0.01秒で完了する。コンデンサCD4の充電が完了すると、図8(e)に示すように、コンデンサCD4の電圧は約5.7ボルトとなる。   Finally, a case will be described where the switch SW2 is in a conductive state (the front frame 14 is in an open state) when the switch SW1 is in a conductive state (the inner frame 12 is in an open state). As shown in FIG. 8A, at time t7, the switch SW1 becomes conductive (inner frame 12 is open), and as shown in FIG. 8B, at time t8, switch SW2 becomes conductive (front surface). When the frame 14 is in an open state), as shown in FIG. 8C, the TRG terminal voltage of the timer IC 1 switches from zero volts to about 11.3 volts at t7. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 4.4 seconds have elapsed since t7. As a result, the terminals of the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) become conductive, and charging of the capacitor CD4 (see FIG. 7) is started as shown in FIG. t7). This charging is completed in about 0.01 seconds after the switch SW1 becomes conductive as shown in FIG. 8 (e). When the charging of the capacitor CD4 is completed, the voltage of the capacitor CD4 becomes about 5.7 volts as shown in FIG.

また、枠開放検出回路260の電源出力端子の電圧(マルチプレクサMP3の入力端子I23への出力電圧)は、図8(f)に示すように、t7時に上昇を開始して、t7時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260の電源出力端子から約5.0ボルトの駆動電圧Vbが出力開始される。また、枠開放検出回路260のリセット信号出力端子の電圧(マルチプレクサMP2の入力端子I22および入出力ポート205への出力電圧)は、図8(g)に示すように、t7時から約40μ秒後に上昇を開始して、t7時から約0.01秒後に約5.0ボルトとなる。これにより、枠開放検出回路260のリセット信号出力端子からリセット信号SG3bが出力開始される。なお、枠開放検出回路260のリセット信号出力端子の電圧上昇が、t7時から約40μ秒後となるのは、前述した通り、リセットIC2(図7参照)の遅延特性による。図8(f)および図8(g)に示すように、枠開放検出回路260の電源出力端子の電圧上昇が、枠開放検出回路260のリセット信号出力端子の電圧上昇よりも約40μ秒早いので、MPU201の電源端子に約5ボルトの駆動電圧Vbが供給された後に、MPU201のリセット信号出力端子にリセット信号SG3bが入力される。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、MPU201を一時的に立ち上げる場合に、その立ち上げを正常に行うことができる。   Further, the voltage at the power supply output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I23 of the multiplexer MP3) starts to rise at t7 and is about 0 from t7, as shown in FIG. 8 (f). It will be about 5.0 volts after .01 seconds. As a result, the drive voltage Vb of about 5.0 volts is started to be output from the power output terminal of the frame opening detection circuit 260. Further, the voltage of the reset signal output terminal of the frame opening detection circuit 260 (the output voltage to the input terminal I22 of the multiplexer MP2 and the input / output port 205) is about 40 μsec after t7 as shown in FIG. 8 (g). Starting to rise, it becomes about 5.0 volts about 0.01 seconds after t7. Thereby, the reset signal SG3b starts to be output from the reset signal output terminal of the frame opening detection circuit 260. Note that the voltage increase at the reset signal output terminal of the frame opening detection circuit 260 is about 40 μs after t7 due to the delay characteristics of the reset IC 2 (see FIG. 7) as described above. As shown in FIGS. 8F and 8G, the voltage increase at the power supply output terminal of the frame open detection circuit 260 is about 40 μs earlier than the voltage increase at the reset signal output terminal of the frame open detection circuit 260. After the drive voltage Vb of about 5 volts is supplied to the power terminal of the MPU 201, the reset signal SG3b is input to the reset signal output terminal of the MPU 201. Therefore, when the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily started when the power of the pachinko machine 10 is turned off, the startup can be performed normally.

更に、図8(e)に示すように、コンデンサCD4の電圧は約5.7ボルトとなると、枠開放検出回路260の電断信号出力端子の電圧(マルチプレクサMP1の入力端子I21への出力電圧)は、図8(h)に示すように、t7時に上昇を開始して、t7時から約0.01秒後に約5.0ボルトとなる。ここで、スイッチSW1は導通状態(内枠12が開放状態)であるので、FET3のドレイン端子Dとソース端子Sとの端子間が遮断されている。これにより、枠開放検出回路260の電断信号出力端子から停電信号SG1bが出力開始される。   Further, as shown in FIG. 8 (e), when the voltage of the capacitor CD4 becomes about 5.7 volts, the voltage of the power interruption signal output terminal of the open frame detection circuit 260 (the output voltage to the input terminal I21 of the multiplexer MP1). As shown in FIG. 8 (h), the rise starts at t7 and becomes about 5.0 volts about 0.01 seconds after t7. Here, since the switch SW1 is in a conductive state (the inner frame 12 is in an open state), the terminal between the drain terminal D and the source terminal S of the FET 3 is blocked. Thereby, the power failure signal SG1b is started to be output from the power interruption signal output terminal of the frame opening detection circuit 260.

そして、t7時から約4.4秒経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルトからゼロボルトに切り換える。すると、FET1のドレイン端子Dとソース端子Sとの端子間の導通が遮断されて、トランジスタTR1(図7参照)のエミッタ端子eとコレクタ端子cとの端子間の導通が遮断されるので、コンデンサCD4への充電が終了する。すると、コンデンサCD4の放電が開始されるので、図8(e)に示すように、コンデンサCD4の電圧が降下を開始する(t7時から約4.4秒経過後)。これに追従して、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、降下を開始する(t7時から約4.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、降下を開始する(t7時から約4.4秒経過後)。   When about 4.4 seconds elapse from t7, as shown in FIG. 8D, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts to zero volts. Then, the conduction between the drain terminal D and the source terminal S of the FET 1 is cut off, and the conduction between the emitter terminal e and the collector terminal c of the transistor TR1 (see FIG. 7) is cut off. Charging to CD4 ends. Then, since the discharge of the capacitor CD4 is started, as shown in FIG. 8E, the voltage of the capacitor CD4 starts to drop (after about 4.4 seconds have elapsed from t7). Following this, as shown in FIG. 8 (f), the voltage at the power supply output terminal of the open frame detection circuit 260 (the driving voltage Vb having a maximum value of about 5.0 volts) starts to drop (from time t7). After about 4.4 seconds). Further, as shown in FIG. 8G, the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 starts to drop (after about 4.4 seconds have elapsed from t7).

なお、t7時から約4.4秒経過すると、FET2のドレイン端子Dとソース端子Sとの端子間の導通が遮断されるので、枠開放検出回路260の電断信号出力端子へは電流が供給されない。よって、図8(h)に示すように、枠開放検出回路260の電断信号出力端子の電圧(停電信号SG1b)は、t7時から約4.4秒経過すると、ゼロボルトになる。従って、内枠12が開放され、スイッチSW1が導通してから約4.4秒経過すると、枠開放検出回路260の電断信号出力端子からMPU201のNMI端子へ出力される停電信号SG1bが、まず、停止される。   When about 4.4 seconds elapse from t7, the conduction between the drain terminal D and the source terminal S of the FET 2 is cut off, so that a current is supplied to the power interruption signal output terminal of the open frame detection circuit 260. Not. Therefore, as shown in FIG. 8 (h), the voltage (power failure signal SG1b) at the power interruption signal output terminal of the frame opening detection circuit 260 becomes zero volts when about 4.4 seconds elapse from t7. Accordingly, when about 4.4 seconds elapse after the inner frame 12 is opened and the switch SW1 is turned on, the power failure signal SG1b output from the power interruption signal output terminal of the frame opening detection circuit 260 to the NMI terminal of the MPU 201 is Stopped.

次に、t7時から約9.4秒経過すると(t7時から約4.4秒経過した後に、更に約5.0秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約5.0ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.3ボルトまで降下する(t7時から約9.4秒経過後)。また、図8(g)に示すように、枠開放検出回路260のリセット信号出力端子の電圧(リセット信号SG3b)が、約4.3ボルトまで降下して、その後に、リセットIC2の動作によりゼロボルトとなる(t7時から約9.4秒経過後)。よって、内枠12が開放され、スイッチSW1が導通してから約9.4秒経過すると、枠開放検出回路260のリセット信号出力端子からMPU201のリセット端子へ出力されるリセット信号SG3bが、停電信号SG1bの次に、停止される。これにより、MPU201は、演算処理の実行が不可能な状態に設定される(t7時から約9.4秒経過後)。   Next, when about 9.4 seconds elapse from t7 (after about 4.4 seconds elapse from t7, and further about 5.0 seconds elapse), as shown in FIG. Drops to about 5.0 volts. Then, as shown in FIG. 8 (f), the voltage at the power supply output terminal of the open frame detection circuit 260 (the driving voltage Vb having a maximum value of about 5.0 volts) drops to about 4.3 volts (from time t7). After about 9.4 seconds). Further, as shown in FIG. 8 (g), the voltage (reset signal SG3b) at the reset signal output terminal of the frame opening detection circuit 260 drops to about 4.3 volts, and then the reset IC2 operates to zero volts. (After about 9.4 seconds from t7). Accordingly, when about 9.4 seconds have elapsed after the inner frame 12 is opened and the switch SW1 is turned on, the reset signal SG3b output from the reset signal output terminal of the frame open detection circuit 260 to the reset terminal of the MPU 201 is converted into a power failure signal. Next to SG1b, it is stopped. As a result, the MPU 201 is set in a state in which it cannot execute the arithmetic processing (after about 9.4 seconds have elapsed since t7).

更に、t7時から約9.9秒経過すると(t7時から約9.4秒経過した後に、更に約0.5秒経過すると)、図8(e)に示すように、コンデンサCD4の電圧が約4.7ボルトに降下する。すると、図8(f)に示すように、枠開放検出回路260の電源出力端子の電圧(最大値約5.0ボルトの駆動電圧Vb)が、約4.0ボルトまで降下する(t7時から約9.9秒経過後)。ここで、前述の通り、MPU201の動作電圧の下限値は、約4.0ボルトである。よって、内枠12が開放され、スイッチSW1が導通してから約9.9秒経過すると、枠開放検出回路260の電源出力端子からMPU201の電源端子へ出力される駆動電圧Vbが、最後に停止されて、MPU201が動作不可能な状態になる。つまり、MPU201は、演算処理の実行が不可能な状態に設定された後に(t7時から約9.4秒経過後)、動作不可能な状態に設定される(t7時から約9.9秒経過後)。従って、パチンコ機10の電源がオフされているときに、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, when about 9.9 seconds elapse from t7 (after about 9.4 seconds elapse from t7, and further about 0.5 seconds elapse), as shown in FIG. Drop to about 4.7 volts. Then, as shown in FIG. 8 (f), the voltage at the power supply output terminal of the open frame detection circuit 260 (the drive voltage Vb having a maximum value of about 5.0 volts) drops to about 4.0 volts (from time t7). After about 9.9 seconds). Here, as described above, the lower limit value of the operating voltage of the MPU 201 is about 4.0 volts. Therefore, when about 9.9 seconds have elapsed after the inner frame 12 is opened and the switch SW1 is turned on, the drive voltage Vb output from the power supply output terminal of the frame open detection circuit 260 to the power supply terminal of the MPU 201 is finally stopped. As a result, the MPU 201 becomes inoperable. In other words, the MPU 201 is set in an inoperable state (after about 9.4 seconds have elapsed from t7) after being set in a state in which execution of arithmetic processing is impossible (after about 9.9 seconds from t7). After). Therefore, even when the MPU 201 is temporarily activated by the frame opening detection circuit 260 when the power of the pachinko machine 10 is turned off, the frame opening detection circuit 260 may normally terminate the MPU 201 that has been started up. it can.

なお、t7時から約20秒経過すると、図8(e)に示すように、コンデンサCD4の電圧はゼロボルトになる。これに追従して、枠開放検出回路260の電源出力端子の電圧も(駆動電圧Vbも)、ゼロボルトとなる(t7時から約20秒経過前)。よって、t7時から約20秒経過すると、コンデンサCD4の充電量はゼロとなる。   When about 20 seconds elapse from t7, the voltage of the capacitor CD4 becomes zero volts as shown in FIG. 8 (e). Following this, the voltage of the power supply output terminal of the frame opening detection circuit 260 (also the drive voltage Vb) becomes zero volts (before about 20 seconds have elapsed since t7). Therefore, when about 20 seconds elapse from t7, the charge amount of the capacitor CD4 becomes zero.

最後に、図8(a)に示すように、t9時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると共に、図8(b)に示すように、t10時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図8(c)に示すように、t10時に、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わると共に、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる。また、t10時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態になる。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   Finally, as shown in FIG. 8 (a), at time t9, the switch SW1 is turned off (the inner frame 12 is closed), and as shown in FIG. 8 (b), at time t10, the switch SW2 is turned off. When the state (the front frame 14 is closed), as shown in FIG. 8C, at time t10, the TRG terminal voltage of the timer IC1 is switched from about 11.3 volts to zero volts, and the OUT terminal voltage of the timer IC1. Switches from zero volts to about 10.6 volts. Also, at t10, when the switch SW2 is in a cut-off state (the front frame 14 is closed), the terminal between the drain terminal D and the source terminal S of the FET 3 becomes conductive. As a result, the frame opening detection circuit 260 is set to a state in which the inner frame 12 and the front frame 14 can be detected again.

このように、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合でも、タイマIC1は、スイッチSW1の導通期間の長さ(内枠12の開放期間の長さ)およびスイッチSW2の導通期間の長さ(前面枠14の開放期間の長さ)に拘らず、スイッチSW1またはスイッチSW2のいずれか一方が導通状態(内枠12または前面枠14のいずれか一方が開放状態)となったときから約4.4秒経過すると、OUT端子の電圧を約10.6ボルトからゼロボルトに切り換える。これにより、枠開放検出回路260は、スイッチSW1またはスイッチSW2のいずれか一方が導通状態となったときから約4.4秒経過後に、停電信号SG1bを停止すると共に、コンデンサCD4の放電を開始する。その後、枠開放検出回路260は、スイッチSW1またはスイッチSW2のいずれか一方が導通状態となったときから約9.4秒経過後に、リセット信号SG3bを停止して、スイッチSW1またはスイッチSW2のいずれか一方が導通状態となったときから約9.9秒経過後に、駆動電圧Vbを停止する。従って、パチンコ機10の電源がオフされているときに、スイッチSW1が導通状態(内枠12が開放状態)となり、その後に、スイッチSW2が導通状態(前面枠14が開放状態)となって、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   As described above, even when the switch SW1 is in the conductive state (the inner frame 12 is in the open state) and the switch SW2 is in the conductive state (the front frame 14 is in the open state), the timer IC1 is in the conductive period of the switch SW1. Regardless of the length of the inner frame 12 (the length of the opening period of the inner frame 12) and the length of the conduction period of the switch SW2 (the length of the opening period of the front frame 14), either the switch SW1 or the switch SW2 is in the conductive state. When about 4.4 seconds have elapsed from when the inner frame 12 or the front frame 14 is open, the voltage at the OUT terminal is switched from about 10.6 volts to zero volts. As a result, the frame opening detection circuit 260 stops the power failure signal SG1b and starts discharging the capacitor CD4 after about 4.4 seconds from when either the switch SW1 or the switch SW2 becomes conductive. . After that, the frame open detection circuit 260 stops the reset signal SG3b after about 9.4 seconds from when either the switch SW1 or the switch SW2 becomes conductive, and either the switch SW1 or the switch SW2 The drive voltage Vb is stopped after about 9.9 seconds from the time when one of them becomes conductive. Therefore, when the power of the pachinko machine 10 is turned off, the switch SW1 becomes conductive (the inner frame 12 is opened), and then the switch SW2 becomes conductive (the front frame 14 is opened), Even if the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 can normally terminate the started MPU 201.

上述した通り、枠開放検出回路260は、パチンコ機10の電源がオフである場合に、内枠12または前面枠14の一方、並びに内枠12および前面枠14の両方が開放されると、駆動電圧Vbおよび停電信号SG1bを出力した後に、リセット信号SG3bを出力する。よって、パチンコ機10の電源がオフされていても、MPU201を一時的に正常に立ち上げることができる。なお、詳細は後述するが、パチンコ機10の電源がオフである場合に、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンにする。このオフ中枠開放フラグ203aがオンとなると、パチンコ機10は、次回にパチンコ機10の電源がオンされた場合に、音声出力装置226およびランプ表示装置227を用いて、内枠12または前面枠14が開放されたことを報知する。よって、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。   As described above, when the pachinko machine 10 is powered off, the frame opening detection circuit 260 is activated when one of the inner frame 12 or the front frame 14 and both the inner frame 12 and the front frame 14 are opened. After outputting the voltage Vb and the power failure signal SG1b, the reset signal SG3b is outputted. Therefore, even when the power of the pachinko machine 10 is turned off, the MPU 201 can be temporarily started up normally. Although details will be described later, when the MPU 201 is temporarily activated by the frame release detection circuit 260 when the power of the pachinko machine 10 is off, the pachinko machine 10 turns on the off-in-frame release flag 203a. To do. When the off-in-frame release flag 203a is turned on, the pachinko machine 10 uses the audio output device 226 and the lamp display device 227 when the power to the pachinko machine 10 is turned on next time, and the inner frame 12 or the front frame. Informs that 14 is opened. Therefore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off can be specified.

また、詳細は後述するが、パチンコ機10の電源がオフである場合に、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンすることに加えて、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力する。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたパルス信号を解析することによっても、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。   As will be described in detail later, when the MPU 201 is temporarily activated by the frame release detection circuit 260 when the power of the pachinko machine 10 is off, the pachinko machine 10 turns on the off-in-frame release flag 203a. In addition, a pulse signal having a pulse width of 1 msec is output to the hall computer 262. The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, by analyzing the pulse signal stored in the hall computer 262, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off is specified. Can do.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通し、その導通後から約4.4秒経過すると、まず、停電信号SG1bを停止する(スイッチSW1またはスイッチSW2が導通し、その導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時に、停止信号SG1bを停止する)。次に、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.4秒経過すると、リセット信号SG3bを停止する(スイッチSW1またはスイッチSW2の導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時から約5.0秒経過後に、リセット信号SG3bを停止する)。そして、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.9秒経過すると、MPU201の電源端子に出力される駆動電圧Vbを約4.0ボルトに低下させる(スイッチSW1またはスイッチSW2の導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時から約5.5秒経過後に、駆動電圧Vbを約4.0ボルトに低下させる)。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, the frame open detection circuit 260 first stops the power failure signal SG1b when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on and about 4.4 seconds have elapsed after the turn-on. If the opened inner frame 12 or the opened front frame 14 is closed before the switch SW1 or the switch SW2 is turned on and about 4.4 seconds have passed since the turn-on, the stop signal is displayed at the time of closing. SG1b is stopped). Next, the frame open detection circuit 260 stops the reset signal SG3b when about 9.4 seconds have elapsed after the switch SW1 or switch SW2 is turned on (about 4.4 seconds have elapsed after the switch SW1 or switch SW2 is turned on). If the opened inner frame 12 or the opened front frame 14 is closed before, the reset signal SG3b is stopped after about 5.0 seconds from the closing). The frame opening detection circuit 260 reduces the drive voltage Vb output to the power supply terminal of the MPU 201 to about 4.0 volts when about 9.9 seconds have elapsed after the switch SW1 or SW2 is turned on (switch SW1 or SW2). If the opened inner frame 12 or the opened front frame 14 is closed before about 4.4 seconds have elapsed after the switch SW2 is turned on, the drive is performed after about 5.5 seconds have elapsed since the closing. Voltage Vb is reduced to about 4.0 volts). Therefore, even if the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 The launched MPU 201 can be normally terminated.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通しても、その導通時から約4.4秒が経過すると、内枠12または前面枠14の開放期間に拘らず、コンデンサCD1から供給される電力によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を、トランジスタTR1によって停止する。そして、トランジスタTR1による停止後は、枠開放検出回路260は、コンデンサCD4の放電によって、駆動電圧Vbの出力、リセット信号SG3bの出力を行う。よって、枠開放検出回路260は、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、枠開放検出回路260へ直流電源DC1から12ボルトの直流電圧が供給されない場合に、即ち、枠開放検出回路260へコンデンサCD1から約11.3ボルトの直流電圧が供給される場合に、コンデンサCD1から電力が供給される期間を、内枠12または前面枠14の開放期間に拘らず、約4.4秒間に留めることができる。よって、枠開放検出回路260は、コンデンサCD1に充電された電力の消費を抑制して、内枠12または前面枠14の開放検出を複数回に亘って行うことができる。   Further, the frame opening detection circuit 260 opens the inner frame 12 or the front frame when approximately 4.4 seconds elapses after the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. The transistor TR1 stops the output of the drive voltage Vb, the output of the reset signal SG3b, the output of the power failure signal SG1b, and the charging of the capacitor CD4 performed by the electric power supplied from the capacitor CD1, regardless of the open period 14. After the stop by the transistor TR1, the frame opening detection circuit 260 outputs the drive voltage Vb and the reset signal SG3b by discharging the capacitor CD4. Therefore, the frame opening detection circuit 260 is, for example, when the game hall is closed and the power supply to the pachinko machine 10 is cut off, and the DC power supply DC1 of 12 volts is not supplied to the frame opening detection circuit 260. That is, when a DC voltage of about 11.3 volts is supplied from the capacitor CD1 to the frame open detection circuit 260, the period during which power is supplied from the capacitor CD1 is the open period of the inner frame 12 or the front frame 14. Regardless, it can remain in about 4.4 seconds. Therefore, the frame opening detection circuit 260 can detect the opening of the inner frame 12 or the front frame 14 a plurality of times while suppressing the consumption of the electric power charged in the capacitor CD1.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通しても、その導通時から約4.4秒が経過する前に、開放された内枠12または開放された前面枠14が閉鎖されると、スイッチSW1またはスイッチSW2を遮断して、コンデンサCD1から供給される電力によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を停止する。そして、内枠12および前面枠14の閉鎖後は、コンデンサCD4の放電によって、駆動電圧Vbの出力、リセット信号SG3の出力を行う。   Further, the frame open detection circuit 260 is configured so that even if the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the inner frame 12 or the front frame 14 is opened before about 4.4 seconds elapses. When the frame 12 or the opened front frame 14 is closed, the switch SW1 or the switch SW2 is cut off, the output of the drive voltage Vb performed by the power supplied from the capacitor CD1, the output of the reset signal SG3b, the power failure signal SG1b And the charging of the capacitor CD4 are stopped. After the inner frame 12 and the front frame 14 are closed, the drive voltage Vb and the reset signal SG3 are output by discharging the capacitor CD4.

このように、コンデンサCD4の充電が完了すると、その後は、コンデンサCD4の放電によって駆動電圧Vbの出力、リセット信号SG3bの出力を行うことができるので、内枠12または前面枠14の開放期間が約4.4秒以内である場合には、コンデンサCD1からの電力供給によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電の各期間を、更に短期間に留めることができる。従って、内枠12または前面枠14の開放によるコンデンサCD1の電力消費量を更に抑制することができる。   As described above, when the charging of the capacitor CD4 is completed, the driving voltage Vb and the reset signal SG3b can be output by discharging the capacitor CD4. Therefore, the open period of the inner frame 12 or the front frame 14 is approximately If the time is within 4.4 seconds, the output voltage Vb, the reset signal SG3b, the power failure signal SG1b, and the capacitor CD4 charged by the power supply from the capacitor CD1 are further shortened. Can be stopped. Therefore, the power consumption of the capacitor CD1 due to the opening of the inner frame 12 or the front frame 14 can be further suppressed.

ここで、コンデンサCD1は容量が1Fであり、コンデンサCD1に印加される電圧は約11.3ボルトであるので、コンデンサCD1に蓄えられる電荷は、コンデンサCD1の容量とコンデンサCD1の印加電圧との積から約11.3C(クーロン)となる。このコンデンサCD1に蓄えられる約11.3Cの電荷は、コンデンサCD1からの電力供給によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電の各期間が約4.4秒間である場合には、電力の供給回数で約11回分に相当する。従って、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、内枠12の開放(スイッチSW1の導通)または前面枠14の開放(スイッチSW2の導通)が複数回に亘って行われたときでも、枠開放検出回路260は、内枠12の開放または前面枠14の開放(スイッチSW1の導通またはスイッチSW2の導通)を、約11回まで毎回確実に検出し、MPU201を一時的に正常に立ち上げて、オフ中枠開放フラグ203aをオンすることができる。このとき、内枠12の開放または前面枠14の開放が約11回付近となると、コンデンサCD1に蓄えられる電力が少なくなり、駆動電圧Vbの低下、リセット信号SG3bの電圧低下、停電信号SG1bの電圧低下およびコンデンサCD4の充電量の低下が発生する。しかし、内枠12または前面枠14が開放された場合に、枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bの電圧が約4.3ボルトを超えると共に、枠開放検出回路260の電源出力端子から出力される駆動電圧Vbおよび枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bの電圧が約4.0ボルトを超えていれば、パチンコ機10の電源がオフされていたとしても、MPU201を一時的に正常に立ち上げて、オフ中枠開放フラグ203aをオンすることができる。更には、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力することができる。   Here, since the capacitor CD1 has a capacitance of 1F and the voltage applied to the capacitor CD1 is approximately 11.3 volts, the charge stored in the capacitor CD1 is the product of the capacitance of the capacitor CD1 and the applied voltage of the capacitor CD1. To about 11.3 C (coulomb). The charge of about 11.3 C stored in the capacitor CD1 is approximately during the periods of the output of the drive voltage Vb, the output of the reset signal SG3b, the output of the power failure signal SG1b, and the charge of the capacitor CD4 performed by the power supply from the capacitor CD1. In the case of 4.4 seconds, this corresponds to about 11 times of power supply. Therefore, for example, when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is shut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1, the inner frame 12 is opened (the switch SW1 Continuity) or the opening of the front frame 14 (conduction of the switch SW2) is performed a plurality of times, the frame opening detection circuit 260 opens the inner frame 12 or the front frame 14 (conduction or conduction of the switch SW1). The conduction of the switch SW2) can be reliably detected every time up to about 11 times, and the MPU 201 can be normally raised normally to turn on the off-in-frame release flag 203a. At this time, when the opening of the inner frame 12 or the opening of the front frame 14 is about 11 times, the power stored in the capacitor CD1 decreases, the drive voltage Vb decreases, the reset signal SG3b decreases, and the power failure signal SG1b decreases. Decrease and the charge amount of the capacitor CD4 occur. However, when the inner frame 12 or the front frame 14 is opened, the voltage of the reset signal SG3b output from the reset signal output terminal of the frame open detection circuit 260 exceeds about 4.3 volts, and the frame open detection circuit 260 If the voltage of the drive voltage Vb output from the power supply output terminal and the voltage of the power failure signal SG1b output from the power interruption signal output terminal of the frame opening detection circuit 260 exceed about 4.0 volts, the power of the pachinko machine 10 is Even if it is turned off, the MPU 201 can be temporarily started up normally and the off-in-frame release flag 203a can be turned on. Furthermore, a pulse signal having a pulse width of 1 msec can be output to the hall computer 262.

なお、枠開放検出回路260では、コンデンサCD1とコンデンサCD4の容量をそれぞれ1Fとしたが、コンデンサCD1は、パチンコ機10の電源がオフされ、内枠12または前面枠14が開放された場合に枠開放検出回路260を動作させる電力源となるコンデンサであるので、コンデンサCD4の容量値よりも大きい容量値としても良い。コンデンサCD1の容量値を1Fよりも大きくすることで、パチンコ機10の電源がオフされている間の内枠12または前面枠14の開放を11回を越えて検出することができる。   In the frame opening detection circuit 260, the capacitances of the capacitors CD1 and CD4 are set to 1F, respectively. Since the capacitor serves as a power source for operating the open detection circuit 260, the capacitance value may be larger than the capacitance value of the capacitor CD4. By making the capacitance value of the capacitor CD1 larger than 1F, the opening of the inner frame 12 or the front frame 14 while the power of the pachinko machine 10 is turned off can be detected more than 11 times.

なお、枠開放検出回路260では、内枠12および前面枠14が閉鎖されているときには(スイッチSW1およびスイッチSW2が遮断されているときには)、タイマIC1のOUT端子電圧が約10.6ボルトであるので、枠開放検出回路260のFET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間が導通状態となる。また、内枠12および前面枠14が閉鎖されているので、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態となる。ただし、このときには、トランジスタTR1のエミッタ端子eとコレクタ端子cとの端子間の導通が遮断されているので、FET1のドレイン端子Dとソース端子Sとの端子間、FET2のドレイン端子Dとソース端子Sとの端子間およびFET3のドレイン端子Dとソース端子Sとの端子間には、コンデンサCD1からの電流が流れ込まない。よって、内枠12および前面枠14が閉鎖されているときに、コンデンサCD1に充電された電力がFET1のドレイン端子Dとソース端子Sとの端子間、FET2のドレイン端子Dとソース端子Sとの端子間およびFET3のドレイン端子Dとソース端子Sとの端子間に流れ込んで消費されることはない。   In frame open detection circuit 260, when inner frame 12 and front frame 14 are closed (when switches SW1 and SW2 are shut off), the OUT terminal voltage of timer IC1 is about 10.6 volts. Therefore, the terminal between the drain terminal D and the source terminal S of the FET 1 of the frame opening detection circuit 260 and the terminal between the drain terminal D and the source terminal S of the FET 2 are brought into conduction. Further, since the inner frame 12 and the front frame 14 are closed, the terminal between the drain terminal D and the source terminal S of the FET 3 is in a conductive state. However, at this time, the conduction between the terminals of the emitter terminal e and the collector terminal c of the transistor TR1 is cut off, so that the terminal between the drain terminal D and the source terminal S of the FET1 and the drain terminal D and the source terminal of the FET2 are both. The current from the capacitor CD1 does not flow between the terminals with S and between the drain terminal D and the source terminal S of the FET 3. Therefore, when the inner frame 12 and the front frame 14 are closed, the power charged in the capacitor CD1 is between the drain terminal D and the source terminal S of the FET1, and between the drain terminal D and the source terminal S of the FET2. It does not flow between terminals and between the drain terminal D and source terminal S of the FET 3 and is not consumed.

また、パチンコ機10の電源がオフされ、内枠12および前面枠14が閉鎖された状態で枠開放検出回路260がコンデンサCD1の電力を消費する量は、タイマIC1の待機電力とNOTIC3の消費電力程度である。しかも、FET1〜FET3には、各ゲート端子Gに電圧が印加されるだけであるので、FET1〜FET3で消費される電力は微量である。よって、これらの電力の消費は、コンデンサCD1の充電量に著しい減少をもたらすものではない。   Further, the amount of power that the frame open detection circuit 260 consumes the power of the capacitor CD1 in a state where the power of the pachinko machine 10 is turned off and the inner frame 12 and the front frame 14 are closed is the standby power of the timer IC1 and the power consumption of the NOTIC3. Degree. In addition, since only a voltage is applied to each gate terminal G in FET1 to FET3, the power consumed in FET1 to FET3 is very small. Therefore, the consumption of these powers does not cause a significant decrease in the charge amount of the capacitor CD1.

次に、図9を参照して、第3図柄表示装置81の表示内容について説明する。図9は、第3図柄表示装置81の表示画面を説明するための図面であり、図9(a)は、表示画面の領域区分設定と有効ライン設定とを模式的に示した図であり、図9(b)は、実際の表示画面を例示した図である。   Next, the display content of the third symbol display device 81 will be described with reference to FIG. FIG. 9 is a diagram for explaining the display screen of the third symbol display device 81, and FIG. 9A is a diagram schematically showing the area division setting and the effective line setting of the display screen, FIG. 9B is a diagram illustrating an actual display screen.

第3図柄は、「0」から「9」の数字を付した10種類の主図柄と、この主図柄より小さく形成された花びら形状の1種類の副図柄とにより構成されている。各主図柄は、木箱よりなる後方図柄の上に「0」から「9」の数字を付して構成され、そのうち奇数番号(1,3,5,7,9)を付した主図柄は、木箱の前面ほぼ一杯に大きな数字が付加されている。これに対し、偶数番号(0,2,4,6,8)を付した主図柄は、木箱の前面ほぼ一杯にお守り、風呂敷、ヘルメット等のキャラクタを模した付属図柄が付加されており、付属図柄の右下側に偶数の数字が緑色で小さく、且つ、付属図柄の前側に表示されるように付加されている。   The third symbol is composed of ten types of main symbols with numbers from “0” to “9” and one type of sub-shaped petal shape formed smaller than this main symbol. Each main symbol is composed of numbers from “0” to “9” on the rear symbol consisting of a wooden box, of which the main symbols with odd numbers (1, 3, 5, 7, 9) are A large number is added to almost the front of the wooden box. On the other hand, the main symbols with even numbers (0, 2, 4, 6, 8) are attached to the front of the wooden box almost fully, and attached symbols imitating characters such as furoshiki and helmets are added. An even number is small in green on the lower right side of the attached symbol and is added so as to be displayed on the front side of the attached symbol.

また、本実施の形態のパチンコ機10においては、主制御装置110による抽選結果が大当たりであった場合に、同一の主図柄が揃う変動表示が行われ、その変動表示が終わった後に大当たりが発生するよう構成されている。大当たり終了後に高確率状態(確変状態)に移行する場合は、奇数番号が付加された主図柄(「高確率図柄」に相当)が揃う変動表示が行われる。一方、大当たり終了後に低確率状態に移行する場合は、偶数番号が付加された主図柄(「低確率図柄」に相当)が揃う変動表示が行われる。ここで、高確率状態とは、大当たり終了後に付加価値としてその後の大当たり確率がアップした状態、いわゆる確率変動(確変)の時をいう。また、通常状態(低確率状態)とは、確変でない時をいい、大当たり確率が通常の状態、即ち、確変の時より大当たり確率が低い状態をいう。   Further, in the pachinko machine 10 according to the present embodiment, when the lottery result by the main control device 110 is a big win, a variable display in which the same main symbols are arranged is performed, and a big hit occurs after the variable display is finished. It is configured to When shifting to the high probability state (probability variation state) after the big hit, the variable display in which the main symbols (corresponding to “high probability symbols”) to which odd numbers are added is arranged. On the other hand, when shifting to the low probability state after the big hit, the variable display is performed in which the main symbols to which the even numbers are added (corresponding to “low probability symbols”) are arranged. Here, the high probability state refers to a state in which the subsequent jackpot probability is increased as an added value after the jackpot ends, that is, a so-called probability fluctuation (probability change). Further, the normal state (low probability state) refers to a time when the probability of hitting is not probable, and refers to a state where the probability of jackpot is normal, that is, a state where the probability of jackpot is lower than that during probability change.

図9(a)に示すように、第3図柄表示装置81の表示画面は、大きくは上下に2分割され、下側の2/3が第3図柄を変動表示する主表示領域Dm、それ以外の上側の1/3が予告演出やキャラクタを表示する副表示領域Dsとなっている。   As shown in FIG. 9 (a), the display screen of the third symbol display device 81 is roughly divided into two vertically, and the lower 2/3 is the main display area Dm in which the third symbol is variably displayed, and the others. The upper third is a sub display area Ds for displaying a notice effect and a character.

主表示領域Dmには、左・中・右の3つの図柄列Z1,Z2,Z3が表示される。各図柄列Z1〜Z3には、上述した第3図柄が規定の順序で表示される。即ち、各図柄列Z1〜Z3には、数字の昇順または降順に主図柄が配列されると共に、各主図柄の間に副図柄が1つずつ配列されている。このため、各図柄列には、10個の主図柄と10個の副図柄の計20個の第3図柄が設定され、各図柄列Z1〜Z3毎に周期性をもって上から下へとスクロールして変動表示が行われる。特に、左図柄列Z1においては主図柄の数字が降順に現れるように配列され、中図柄列Z2及び右図柄列Z3においては主図柄の数字が昇順に現れるように配列されている。   In the main display area Dm, three symbol rows Z1, Z2, and Z3 of left, middle, and right are displayed. In each symbol row Z1 to Z3, the above-described third symbols are displayed in a prescribed order. That is, in each symbol row Z1 to Z3, main symbols are arranged in ascending or descending numerical order, and one sub symbol is arranged between each main symbol. For this reason, a total of 20 third symbols of 10 main symbols and 10 sub-designs are set in each symbol row, and each symbol row Z1 to Z3 scrolls from top to bottom with periodicity. The display is changed. In particular, the left symbol row Z1 is arranged so that the numbers of the main symbols appear in descending order, and the middle symbol row Z2 and the right symbol row Z3 are arranged so that the numbers of the main symbols appear in ascending order.

また、主表示領域Dmには、各図柄列Z1〜Z3毎に上・中・下の3段に第3図柄が表示される。従って、第3図柄表示装置81には、3段×3列の計9個の第3図柄が表示される。この主表示領域Dmには、5つの有効ライン、即ち上ラインL1、中ラインL2、下ラインL3、右上がりラインL4、左上がりラインL5が設定されている。そして、毎回の遊技に際して、左図柄列Z1→右図柄列Z3→中図柄列Z2の順に変動表示が停止し、その停止時にいずれかの有効ライン上に大当たり図柄の組合せ(本実施の形態では、同一の主図柄の組合せ)で揃えば大当たりとして大当たり動画が表示される。   In the main display area Dm, the third symbols are displayed in the upper, middle, and lower three rows for each symbol row Z1 to Z3. Accordingly, the third symbol display device 81 displays a total of nine third symbols of 3 rows × 3 columns. In the main display area Dm, five effective lines, that is, an upper line L1, a middle line L2, a lower line L3, a right rising line L4, and a left rising line L5 are set. In each game, the variable display stops in the order of the left symbol row Z1 → the right symbol row Z3 → the middle symbol row Z2, and the combination of jackpot symbols on any active line at the time of the stop (in this embodiment, A jackpot video is displayed as a jackpot if the same combination of main symbols) is arranged.

副表示領域Dsは、主表示領域Dmよりも上方に横長に設けられており、さらに左右方向に3つの予告領域Ds1〜Ds3に等区分されている。ここで、左右の予告領域Ds1,Ds3は、ソレノイド(図示せず)で電気的に開閉される両開き式の不透明な扉で通常覆われており、時としてソレノイドが励磁されて扉が手前側に開放されることにより遊技者に視認可能となる表示領域となっている。中央の予告領域Ds2は、扉で覆い隠されずに常に視認できる表示領域となっている。   The sub display area Ds is horizontally long above the main display area Dm, and is further equally divided into three notice areas Ds1 to Ds3 in the left-right direction. Here, the left and right notice areas Ds1, Ds3 are usually covered with double-open opaque doors that are electrically opened and closed by solenoids (not shown), and sometimes the solenoids are excited and the doors are on the front side. It is a display area that is visible to the player when it is opened. The center notice area Ds2 is a display area that is always visible without being covered by the door.

図9(b)に示すように、実際の表示画面では、主表示領域Dmに第3図柄の主図柄と副図柄とが合計9個表示される。副表示領域Dsにおいては、左右の扉が閉鎖された状態となっており、左右の予告領域Ds1,Ds3が覆い隠されて表示画面が視認できない状態となっている。変動表示の途中において、左右のいずれか一方、または両方の扉が開放されると、左右の予告領域Ds1,Ds3に動画が表示され、通常より大当たりへ遷移し易い状態であることが遊技者に示唆される。中央の予告領域Ds2では、通常は、所定のキャラクタ(本実施の形態ではハチマキを付けた少年)が所定動作をし、時として所定動作とは別の特別な動作をしたり、別のキャラクタが現出する等して予告演出が行われる。なお、第3図柄表示装置81の表示画面は、原則として上下の表示領域Dm,Dsに区分されているが、各表示領域Dm,Dsを跨いでより大きく第3図柄やキャラクタ等を表示して表示演出を行うことができる。   As shown in FIG. 9B, on the actual display screen, a total of nine main symbols and sub-designs of the third symbol are displayed in the main display area Dm. In the sub display area Ds, the left and right doors are closed, and the left and right notice areas Ds1, Ds3 are covered and the display screen cannot be visually recognized. If either one of the left and right doors or both doors are opened during the variable display, a video is displayed in the left and right notice areas Ds1 and Ds3, and it is easy for the player to change to a big hit than usual. It is suggested. In the notice area Ds2 in the center, a predetermined character (a boy with a bee in this embodiment) usually performs a predetermined action, sometimes performs a special action different from the predetermined action, or another character A notice effect is performed by appearing. The display screen of the third symbol display device 81 is divided into upper and lower display areas Dm and Ds in principle, but the third symbol and characters are displayed larger across the display areas Dm and Ds. A display effect can be performed.

次に、図10を参照して、主制御装置110のRAM203内に設けられるカウンタ等について説明する。これらのカウンタ等は、大当たり抽選や第1図柄表示装置37の表示の設定、第2図柄表示装置82の表示結果の抽選などを行うために、主制御装置110のMPU201で使用される。   Next, a counter and the like provided in the RAM 203 of the main controller 110 will be described with reference to FIG. These counters and the like are used by the MPU 201 of the main control device 110 to perform jackpot lottery, display setting of the first symbol display device 37, lottery of display results of the second symbol display device 82, and the like.

大当たり抽選や第1図柄表示装置37の表示の設定には、大当たりの抽選に使用する第1当たり乱数カウンタC1と、大当たり図柄の選択に使用する第1当たり種別図柄カウンタC2と、停止パターン選択カウンタC3と、第1当たり乱数カウンタC1の初期値設定に使用する第1初期値乱数カウンタCINI1と、変動パターン選択に使用する変動種別カウンタCS1,CS2,CS3とが用いられる。また、第2図柄表示装置82の抽選には、第2当たり乱数カウンタC4が用いられ、第2当たり乱数カウンタC4の初期値設定には第2初期値乱数カウンタCINI2が用いられる。これら各カウンタは、更新の都度前回値に1が加算され、最大値に達した後0に戻るループカウンタとなっている。   For the jackpot lottery or display setting of the first symbol display device 37, the first hit random number counter C1 used for the jackpot lottery, the first hit type symbol counter C2 used for the jackpot symbol selection, and the stop pattern selection counter C3, a first initial value random number counter CINI1 used for setting an initial value of the first per-random number counter C1, and variation type counters CS1, CS2, CS3 used for variation pattern selection are used. The second symbol random number counter C4 is used for the lottery of the second symbol display device 82, and the second initial random number counter CINI2 is used for setting the initial value of the second random number counter C4. Each of these counters is a loop counter that adds 1 to the previous value every time it is updated and returns to 0 after reaching the maximum value.

各カウンタは、メイン処理(図12参照)の実行間隔である4m秒間隔、またはタイマ割込処理(図15参照)の実行間隔である2m秒間隔で更新され、その更新値がRAM203の所定領域に設定されたカウンタ用バッファに適宜格納される。RAM203には、1つの実行エリアと4つの保留エリア(保留第1〜第4エリア)とからなる保留球格納エリアが設けられており、これらの各エリアには、第1入球口64への球の入賞タイミングに合わせて、第1当たり乱数カウンタC1、第1当たり種別カウンタC2及び停止パターン選択カウンタC3の各値がそれぞれ格納される。   Each counter is updated at an interval of 4 milliseconds, which is the execution interval of the main process (see FIG. 12), or at an interval of 2 milliseconds, which is the execution interval of the timer interrupt process (see FIG. 15). Are stored in the counter buffer set as follows. The RAM 203 is provided with a holding ball storage area composed of one execution area and four holding areas (holding first to fourth areas). The values of the first per-random number counter C1, the first per-type counter C2, and the stop pattern selection counter C3 are stored in accordance with the ball winning timing.

各カウンタについて詳しく説明する。第1当たり乱数カウンタC1は、例えば0〜738の範囲内で順に1ずつ加算され、最大値(つまり738)に達した後0に戻る構成となっている。特に、第1当たり乱数カウンタC1が1周した場合、その時点の第1初期値乱数カウンタCINI1の値が当該第1当たり乱数カウンタC1の初期値として読み込まれる。また、第1初期値乱数カウンタCINI1は、第1当たり乱数カウンタC1と同一範囲で更新されるループカウンタとして構成され(値=0〜738)、タイマ割込処理(図15参照)の実行毎に1回更新されると共に、メイン処理(図12参照)の残余時間内で繰り返し更新される。第1当たり乱数カウンタC1の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。大当たりとなる乱数の値の数は、低確率時と高確率時とで2種類設定されており、低確率時に大当たりとなる乱数の値の数は2で、その値は「373,727」であり、高確率時に大当たりとなる乱数の値の数は14で、その値は「59,109,163,211,263,317,367,421,479,523,631,683,733」である。   Each counter will be described in detail. The first random number counter C1 is configured so that, for example, 1 is added in order within a range of 0 to 738, and after reaching the maximum value (that is, 738), it returns to 0. In particular, when the first random number counter C1 makes one round, the value of the first initial value random number counter CINI1 at that time is read as the initial value of the first random number counter C1. The first initial value random number counter CINI1 is configured as a loop counter that is updated in the same range as the first per-random number counter C1 (value = 0 to 738), and each time the timer interrupt process (see FIG. 15) is executed. It is updated once and updated repeatedly within the remaining time of the main process (see FIG. 12). The value of the first per-random number counter C1 is updated, for example, periodically (in this embodiment, once for each timer interrupt process), and the stored ball is stored in the RAM 203 at the timing when the ball wins the first entrance 64. Stored in the area. The number of random number values that are jackpots is set at low probability and high probability, and the number of random numbers that are jackpots at low probability is 2, and the value is “373, 727” There are 14 random numbers that are big hits at high probability, and the values are "59, 109, 163, 211, 263, 317, 367, 421, 479, 523, 631, 683, 733".

第1当たり種別カウンタC2は、大当たりの際の第1図柄表示装置37の表示態様を決定するものであり、本実施の形態では、0〜4の範囲内で順に1ずつ加算され、最大値(つまり4)に達した後0に戻る構成となっている。第1当たり種別カウンタC2の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。なお、大当たり後に高確率状態となる乱数の値は「1,2,3」であり、大当たり後に低確率状態となる乱数の値は「0,4」であり、2種類の当たり種別が決定される。よって、第1図柄表示装置37に表示される停止図柄に対応した表示態様は、高確率状態と低確率状態との2種類の大当たりに対応した表示態様と、はずれに対応した1種類の表示態様との合計3種類の表示態様のうち、いずれか1つが選択される。   The first hit type counter C2 determines the display mode of the first symbol display device 37 at the time of the big hit. In the present embodiment, the first hit type counter C2 is incremented one by one within the range of 0 to 4, and the maximum value ( That is, it is configured to return to 0 after reaching 4). The value of the first hit type counter C2 is updated, for example, periodically (once every timer interruption process in this embodiment), and the stored ball is stored in the RAM 203 at the timing when the ball wins the first entrance 64. Stored in the area. In addition, the value of the random number that becomes a high probability state after the jackpot is “1, 2, 3”, the value of the random number that becomes the low probability state after the jackpot is “0, 4”, and two types of hits are determined. The Therefore, the display mode corresponding to the stop symbol displayed on the first symbol display device 37 is a display mode corresponding to two types of jackpots of a high probability state and a low probability state, and one type of display mode corresponding to a deviation. Any one of the three display modes is selected.

停止パターン選択カウンタC3は、例えば0〜238の範囲内で順に1ずつ加算され、最大値(つまり238)に達した後0に戻る構成となっている。本実施の形態では、停止パターン選択カウンタC3によって、第3図柄表示装置81で表示される演出のパターンが選択され、リーチが発生した後、最終停止図柄がリーチ図柄の前後に1つだけずれて停止する「前後外れリーチ」(例えば0〜8の範囲)と、同じくリーチ発生した後、最終停止図柄がリーチ図柄の前後以外で停止する「前後外れ以外リーチ」(例えば9〜38の範囲)と、リーチ発生しない「完全外れ」(例えば39〜238の範囲)との3つの停止(演出)パターンが選択される。停止パターン選択カウンタC3の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。   The stop pattern selection counter C3 is, for example, incremented by 1 in the range of 0 to 238, and returns to 0 after reaching the maximum value (that is, 238). In the present embodiment, after the stop pattern selection counter C3 selects the effect pattern displayed on the third symbol display device 81 and the reach occurs, the final stop symbol is shifted by one before and after the reach symbol. “Stop before and after detachment reach” (for example, a range of 0 to 8) and “Leach other than detachment before and after detachment” (for example, a range of 9 to 38) after the reach has occurred and the final stop symbol stops at other than before and after the reach design. The three stop (effect) patterns are selected as “completely out” (for example, a range of 39 to 238) that does not cause reach. The value of the stop pattern selection counter C3 is updated, for example, periodically (once every timer interrupt process in the present embodiment), and the reserved ball storage area of the RAM 203 at the timing when the ball wins the first entrance 64. Stored in

また、停止パターン選択カウンタC3には、停止パターンの選択される乱数値の範囲が異なる複数のテーブルが設けられている。これは、現在のパチンコ機10の状態が高確率状態であるか低確率状態であるか、保留球格納エリアのどのエリアに各乱数値が格納されているか(即ち保留個数)等に応じて、停止パターンの選択比率を変更するためである。   Further, the stop pattern selection counter C3 is provided with a plurality of tables having different ranges of random number values from which the stop pattern is selected. This is based on whether the current state of the pachinko machine 10 is a high probability state or a low probability state, in which area of the reserved ball storage area each random number value is stored (that is, the number of reservations), etc. This is to change the stop pattern selection ratio.

例えば、高確率状態では、大当たりが発生し易いため必要以上にリーチ演出が選択されないように、「完全外れ」の停止パターンに対応した乱数値の範囲が10〜238と広いテーブルが選択され、「完全外れ」が選択され易くなる。このテーブルは、「前後外れリーチ」が0〜5と狭くなると共に「前後外れ以外リーチ」も6〜9と狭くなり、「前後外れリーチ」や「前後外れ以外リーチ」が選択され難くなる。また、低確率状態で保留球格納エリアに各乱数値が格納されていなければ、第1入球口64への球の入球時間を確保するために「完全外れ」の停止パターンに対応した乱数値の範囲が51〜238と狭いテーブルが選択され、「完全外れ」が選択され難くなる。このテーブルは、「前後外れ以外リーチ」の停止パターンに対応した乱数値の範囲が9〜50と広くなり、「前後外れ以外リーチ」が選択され易くなっている。よって、低確率状態では、第1入球口64への球の入球時間を確保できるので、第3図柄表示装置81による変動表示が継続して行われ易くなる。   For example, in a high probability state, a table with a wide random value range of 10 to 238 corresponding to the stop pattern of “completely out” is selected so that a jackpot is likely to occur and a reach effect is not selected more than necessary. It becomes easy to select “completely off”. In this table, “front / rear out of reach” is narrowed to 0-5, and “reach other than front / rear out of reach” is also narrowed to 6-9, making it difficult to select “rear out of front / rear out of reach” or “reach out of front / rear out of reach”. Further, if each random number value is not stored in the holding ball storage area in a low probability state, a disturbance corresponding to the stop pattern of “completely off” in order to secure the time for the ball to enter the first entrance 64. A table with a narrow numerical value range of 51 to 238 is selected, and “completely out” is difficult to select. In this table, the range of random numbers corresponding to the stop pattern of “reach other than front / rear deviation” is as wide as 9 to 50, and “reach other than front / rear deviation” is easily selected. Therefore, in the low probability state, the ball entry time to the first entrance 64 can be secured, and therefore, the variable display by the third symbol display device 81 is easily performed continuously.

2つの変動種別カウンタCS1,CS2のうち、一方の変動種別カウンタCS1は、例えば0〜198の範囲内で順に1ずつ加算され、最大値(つまり198)に達した後0に戻る構成となっており、他方の変動種別カウンタCS2は、例えば0〜240の範囲内で順に1ずつ加算され、最大値(つまり240)に達した後0に戻る構成となっている。以下の説明では、CS1を「第1変動種別カウンタ」、CS2を「第2変動種別カウンタ」ともいう。   Of the two variation type counters CS1 and CS2, one variation type counter CS1 is incremented one by one in the range of 0 to 198, for example, and reaches a maximum value (that is, 198) and then returns to 0. On the other hand, the other variation type counter CS2 is, for example, incremented by 1 in order within a range of 0 to 240, and returns to 0 after reaching the maximum value (that is, 240). In the following description, CS1 is also referred to as “first variation type counter”, and CS2 is also referred to as “second variation type counter”.

第1変動種別カウンタCS1によって、いわゆるノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな表示態様が決定される。表示態様の決定は、具体的には、図柄変動の変動時間の決定である。また、第2変動種別カウンタCS2によって、リーチ発生後に最終停止図柄(本実施の形態では中図柄)が停止するまでの変動時間(言い換えれば、変動図柄数)が決定される。変動種別カウンタCS1,CS2により決定された変動時間に基づいて、表示制御装置114により第3表示装置81で表示される第3図柄のリーチ種別や細かな図柄変動態様が決定される。従って、これらの変動種別カウンタCS1,CS2を組み合わせることで、変動パターンの多種多様化を容易に実現できる。また、第1変動種別カウンタCS1だけで図柄変動態様を決定したり、第1変動種別カウンタCS1と停止図柄との組み合わせで同じく図柄変動態様を決定したりすることも可能である。変動種別カウンタCS1,CS2の値は、後述するメイン処理(図12参照)が1回実行される毎に1回更新され、当該メイン処理内の残余時間内でも繰り返し更新される。   Rough display modes such as so-called normal reach, super reach, and premium reach are determined by the first variation type counter CS1. Specifically, the display mode is determined by determining the variation time of the symbol variation. Further, the second variation type counter CS2 determines a variation time (in other words, the number of variation symbols) until the final stop symbol (in this embodiment, the middle symbol) stops after the occurrence of reach. Based on the variation time determined by the variation type counters CS1 and CS2, the display control device 114 determines the reach type of the third symbol displayed on the third display device 81 and the detailed symbol variation mode. Therefore, a variety of variation patterns can be easily realized by combining these variation type counters CS1 and CS2. It is also possible to determine the symbol variation mode only by the first variation type counter CS1, or to determine the symbol variation mode similarly by the combination of the first variation type counter CS1 and the stop symbol. The values of the variation type counters CS1 and CS2 are updated once every time a main process (see FIG. 12) described later is executed once, and are repeatedly updated within the remaining time in the main process.

変動種別カウンタCS3の値は、例えば、0〜162の範囲内で順に1ずつ加算され、最大値(つまり162)に達した後に0に戻る構成となっている。以下の説明では、CS3を「第3変動種別カウンタ」ともいう。本実施の形態の第3図柄表示装置81は、第1図柄表示装置37の表示態様に応じた装飾的な演出を行うものであり、図柄の変動以外に、変動している図柄を滑らせたり、リーチ演出の発生を予告するための予告キャラクタを通過させるなどの予告演出が行われる。その予告演出の演出パターンが変動種別カウンタCS3により選択される。具体的には、予告演出に必要となる時間を変動時間に加算したり、反対に変動表示される時間を短縮するために変動時間を減算したり、変動時間を加減算しない演出パターンが選択される。なお、変動種別カウンタCS3は、停止パターン選択カウンタC3と同様に、演出パターンが選択される乱数値の範囲が異なる複数のテーブルが設けられ、現在のパチンコ機10の状態が高確率状態であるか低確率状態であるか、保留球格納エリアのどのエリアに各乱数値が格納されているか等に応じて、各演出パターンの選択比率が異なるよう構成されている。   For example, the value of the variation type counter CS3 is sequentially incremented by 1 within a range of 0 to 162, and returns to 0 after reaching the maximum value (that is, 162). In the following description, CS3 is also referred to as a “third variation type counter”. The 3rd symbol display device 81 of this Embodiment performs the decorative production according to the display mode of the 1st symbol display device 37, and can slide the symbol which is changing in addition to the variation of a symbol. A notice effect such as passing a notice character for notifying the occurrence of the reach effect is performed. The effect pattern of the notice effect is selected by the variation type counter CS3. Specifically, the time required for the notice effect is added to the variable time, or on the contrary, the variable time is subtracted to shorten the variable display time, or an effect pattern that does not add or subtract the variable time is selected. . As with the stop pattern selection counter C3, the variation type counter CS3 is provided with a plurality of tables with different ranges of random values from which the production pattern is selected, and whether the current state of the pachinko machine 10 is in a high probability state. Depending on the low probability state or in which area of the reserved ball storage area each random value is stored, the selection ratio of each effect pattern is different.

上述したように、変動種別カウンタCS1,CS2により図柄変動の変動時間が決定されると共に、変動種別カウンタCS3により変動時間に加減算される時間が決定される。よって、最終停止図柄が停止するまでの最終的な変動時間は、変動種別カウンタCS1,CS2,CS3により決定される。   As described above, the variation time of the symbol variation is determined by the variation type counters CS1 and CS2, and the time to be added to or subtracted from the variation time is determined by the variation type counter CS3. Therefore, the final fluctuation time until the final stop symbol stops is determined by the fluctuation type counters CS1, CS2, CS3.

第2当たり乱数カウンタC4は、例えば0〜250の範囲内で順に1ずつ加算され、最大値(つまり250)に達した後0に戻るループカウンタとして構成されている。第2当たり乱数カウンタC4の値は、本実施の形態ではタイマ割込処理毎に、例えば定期的に更新され、球が左右何れかの第2入球口(スルーゲート)67を通過したことが検知された時に取得される。当選することとなる乱数の値の数は149あり、その範囲は「5〜153」となっている。なお、第2初期値乱数カウンタCINI2は、第2当たり乱数カウンタC4と同一範囲で更新されるループカウンタとして構成され(値=0〜250)、タイマ割込処理(図15参照)毎に1回更新されると共に、メイン処理(図12参照)の残余時間内で繰り返し更新される。   The second random number counter C4 is configured as a loop counter that is incremented one by one within a range of 0 to 250, for example, and returns to 0 after reaching the maximum value (that is, 250). In the present embodiment, the value of the second random number counter C4 is updated periodically, for example, every timer interrupt process, and the ball has passed through the second entrance (through gate) 67 on either the left or right side. Obtained when detected. The number of random number values to be won is 149, and the range is “5 to 153”. The second initial value random number counter CINI2 is configured as a loop counter that is updated within the same range as the second per-random number counter C4 (value = 0 to 250), and is once per timer interrupt process (see FIG. 15). In addition to being updated, it is repeatedly updated within the remaining time of the main process (see FIG. 12).

次に、図11から図17のフローチャートを参照して、主制御装置110内のMPU201により実行される各制御処理を説明する。かかるMPU201の処理としては大別して、電源投入に伴い起動される立ち上げ処理と、その立ち上げ処理後に実行されるメイン処理と、定期的に(本実施の形態では2m秒周期で)起動されるタイマ割込処理と、NMI端子への停電信号SG1の入力により起動されるNMI割込処理とがあり、説明の便宜上、はじめにタイマ割込処理とNMI割込処理とを説明し、その後立ち上げ処理とメイン処理とを説明する。   Next, each control process executed by the MPU 201 in the main controller 110 will be described with reference to the flowcharts of FIGS. 11 to 17. The processing of the MPU 201 is roughly divided into a startup process that is started when the power is turned on, a main process that is executed after the startup process, and a startup process periodically (in this embodiment, at a cycle of 2 milliseconds). There are a timer interrupt process and an NMI interrupt process activated by the input of the power failure signal SG1 to the NMI terminal. For convenience of explanation, the timer interrupt process and the NMI interrupt process are described first, and then the startup process And the main process will be described.

図15は、タイマ割込処理を示すフローチャートである。タイマ割込処理は、主制御装置110のMPU201により例えば2m秒毎に実行される。タイマ割込処理では、まず各種入賞スイッチの読み込み処理を実行する(S501)。即ち、主制御装置110に接続されている各種スイッチの状態を読み込むと共に、当該スイッチの状態を判定して検出情報(入賞検知情報)を保存する。   FIG. 15 is a flowchart showing the timer interrupt process. The timer interrupt process is executed by the MPU 201 of the main control device 110, for example, every 2 milliseconds. In the timer interrupt process, first, a process for reading various winning switches is executed (S501). That is, the state of various switches connected to the main controller 110 is read, and the state of the switch is determined and the detection information (winning detection information) is stored.

次に、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新を実行する(S502)。具体的には、第1初期値乱数カウンタCINI1を1加算すると共に、そのカウンタ値が最大値(本実施の形態では738)に達した際、0にクリアする。そして、第1初期値乱数カウンタCINI1の更新値を、RAM203の該当するバッファ領域に格納する。同様に、第2初期値乱数カウンタCINI2を1加算すると共に、そのカウンタ値が最大値(本実施の形態では250)に達した際、0にクリアし、その第2初期値乱数カウンタCINI2の更新値をRAM203の該当するバッファ領域に格納する。   Next, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are updated (S502). Specifically, the first initial value random number counter CINI1 is incremented by 1 and cleared to 0 when the counter value reaches the maximum value (738 in the present embodiment). Then, the updated value of the first initial value random number counter CINI 1 is stored in the corresponding buffer area of the RAM 203. Similarly, 1 is added to the second initial value random number counter CINI2, and when the counter value reaches the maximum value (250 in the present embodiment), it is cleared to 0, and the second initial value random number counter CINI2 is updated. The value is stored in the corresponding buffer area of the RAM 203.

更に、第1当たり乱数カウンタC1、第1当たり種別カウンタC2、停止パターン選択カウンタC3及び第2当たり乱数カウンタC4の更新を実行する(S503)。具体的には、第1当たり乱数カウンタC1、第1当たり種別カウンタC2、停止パターン選択カウンタC3及び第2当たり乱数カウンタC4をそれぞれ1加算すると共に、それらのカウンタ値が最大値(本実施の形態ではそれぞれ、738,4,238,250)に達した際、それぞれ0にクリアする。そして、各カウンタC1〜C4の更新値を、RAM203の該当するバッファ領域に格納する。   Further, the first per-random number counter C1, the first per-type counter C2, the stop pattern selection counter C3, and the second per-random number counter C4 are updated (S503). Specifically, the first per-random number counter C1, the first per-type counter C2, the stop pattern selection counter C3, and the second per-random number counter C4 are each incremented by 1 and their counter values are the maximum values (this embodiment) Then, when they reach 738, 4, 238, 250), they are cleared to 0. Then, the updated values of the counters C1 to C4 are stored in the corresponding buffer area of the RAM 203.

その後は、第1入球口64への入賞に伴う始動入賞処理(図16参照)を実行し(S504)、発射制御処理を実行して(S505)、タイマ割込処理を終了する。なお、発射制御処理は、遊技者が操作ハンドル51に触れていることをタッチセンサ51aにより検出し、発射を停止させるための打ち止めスイッチ51bが操作されていないことを条件に、球の発射のオン/オフを決定する処理である。主制御装置110は、球の発射がオンである場合に、発射制御装置112に対して球の発射指示をする。   Thereafter, a start winning process (see FIG. 16) associated with winning in the first entrance 64 is executed (S504), a firing control process is executed (S505), and the timer interrupt process is terminated. Note that the launch control process detects that the player is touching the operation handle 51 with the touch sensor 51a and turns on the launch of the ball on the condition that the stop switch 51b for stopping the launch is not operated. This is a process of determining / off. The main controller 110 instructs the launch controller 112 to launch a sphere when the launch of the sphere is on.

ここで、図16のフローチャートを参照して、S504の処理で実行される始動入賞処理を説明する。図16は、タイマ割込処理(図15参照)の中で実行される始動入賞処理(S504)を示すフローチャートである。   Here, the start winning process executed in the process of S504 will be described with reference to the flowchart of FIG. FIG. 16 is a flowchart showing the start winning process (S504) executed in the timer interruption process (see FIG. 15).

この始動入賞処理が実行されると、まず、球が第1入球口64に入賞(始動入賞)したか否かを判別する(S601)。球が第1入球口64に入賞したと判別されると(S601:Yes)、第1図柄表示装置37の作動保留球数Nが上限値(本実施の形態では4)未満であるか否かを判別する(S602)。第1入球口64への入賞があり、且つ作動保留球数N<4であれば(S602:Yes)、作動保留球数Nを1加算し(S603)、更に、前記ステップS503で更新した第1当たり乱数カウンタC1、第1当たり種別カウンタC2及び停止パターン選択カウンタC3の各値を、RAM203の保留球格納エリアの空き保留エリアのうち最初のエリアに格納する(S604)。一方、第1入球口64への入賞がないか(S601:No)、或いは、第1入球口64への入賞があっても作動保留球数N<4でなければ(S602:No)、S603及びS604の各処理をスキップし、始動入賞処理を終了してタイマ割込処理へ戻る。   When this start winning process is executed, first, it is determined whether or not the ball has won a first winning opening 64 (start winning) (S601). If it is determined that the ball has won the first entrance 64 (S601: Yes), whether or not the number N of the operation reserved balls of the first symbol display device 37 is less than the upper limit (4 in the present embodiment). Is determined (S602). If there is a winning at the first entrance 64 and the number of reserved balls N <4 (S602: Yes), the number of reserved balls N is incremented by 1 (S603), and further updated in step S503. The values of the first per-random number counter C1, the first per-type counter C2, and the stop pattern selection counter C3 are stored in the first area among the free reserved areas in the reserved ball storage area of the RAM 203 (S604). On the other hand, if there is no winning at the first entrance 64 (S601: No), or even if there is a winning at the first entrance 64, if the number N of operational balls is not less than 4 (S602: No) , S603 and S604 are skipped, the start winning process is terminated, and the process returns to the timer interrupt process.

図17は、NMI割込処理を示すフローチャートである。NMI割込処理は、パチンコ機10の電源がオンされており、その電源のオン中に、停電の発生等によってパチンコ機10の電源が遮断されて、停電監視回路252から出力されている停電信号SG1aが5ボルトからゼロボルトに立ち下がった場合に加え、パチンコ機10の電源がオフされており、その電源のオフ中に、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が立ち上げられると共に、枠開放検出回路260から出力されている停電信号SG1bが5ボルトからゼロボルトに立ち下がった場合に、主制御装置110のMPU201により実行される処理である。MPU201は、停電信号SG1aの立ち下りまたは停電信号SG1bの立ち下りを検出すると、実行中の制御を中断してNMI割込処理を開始し、電源断の発生情報の設定として、電源断の発生情報をRAM203に記憶し(S701)、NMI割込処理を終了する。   FIG. 17 is a flowchart showing the NMI interrupt process. In the NMI interrupt processing, the power of the pachinko machine 10 is turned on, and the power of the pachinko machine 10 is shut off due to the occurrence of a power failure while the power is on, and the power failure signal output from the power failure monitoring circuit 252 In addition to the case where SG1a falls from 5 volts to zero volts, the power of the pachinko machine 10 is turned off. While the power is off, the inner frame 12 or the front frame 14 is opened, and the frame open detection circuit 260 This is a process executed by the MPU 201 of the main controller 110 when the MPU 201 is started up and the power failure signal SG1b output from the frame opening detection circuit 260 falls from 5 volts to zero volts. When the MPU 201 detects the falling edge of the power failure signal SG1a or the falling edge of the power failure signal SG1b, the MPU 201 interrupts the control being executed and starts the NMI interrupt process. Is stored in the RAM 203 (S701), and the NMI interrupt processing is terminated.

なお、上記のNMI割込処理は、パチンコ機10の電源がオンされているときには、払出発射制御装置111でも同様に実行され、かかるNMI割込処理により、電源断の発生情報がRAM213に記憶される。即ち、パチンコ機10の電源がオンされているときに、停電の発生等によりパチンコ機10の電源が遮断されると、停電信号SG1a(立ち下り)が停電監視回路252から払出発射制御装置111内のMPU211のNMI端子に出力され、MPU211は実行中の制御を中断して、NMI割込処理を開始するのである。   The above NMI interrupt process is executed in the same manner by the payout and launch control device 111 when the power of the pachinko machine 10 is turned on, and the occurrence information of the power interruption is stored in the RAM 213 by the NMI interrupt process. The That is, when the power of the pachinko machine 10 is cut off due to the occurrence of a power failure or the like when the power of the pachinko machine 10 is turned on, the power failure signal SG1a (falling) is sent from the power failure monitoring circuit 252 in the payout and emission control device 111. Is output to the NMI terminal of the MPU 211, and the MPU 211 interrupts the control being executed and starts the NMI interrupt process.

次に、図11を参照して、主制御装置110に電源が投入された場合の立ち上げ処理について説明する。図11は、主制御装置110内のMPU201により実行される立ち上げ処理を示すフローチャートである。この立ち上げ処理は、電源投入時のリセットにより起動されることに加え、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260から駆動電圧Vbおよびリセット信号SG3bが出力され、この駆動電圧VbによりMPU201が動作可能な状態となり、その後、リセット信号SG3bによりMPU201が演算処理を実行可能な状態となったときにも起動される。立ち上げ処理では、まず、電源投入に伴う初期設定処理を実行する(S101)。具体的には、スタックポインタに予め決められた所定値を設定すると共に、サブ側の制御装置(音声ランプ制御装置113、払出制御装置111等の周辺制御装置)が動作可能な状態になるのを待つために、ウエイト処理(本実施形態では1秒)を実行する。次いで、RAM203のアクセスを許可する(S103)。このウエイト処理により、主制御装置110のメイン処理への移行は、払出制御装置111、音声ランプ制御装置113および表示制御装置114のメイン処理への移行よりも後になる。よって、払出制御装置111、音声ランプ制御装置113および表示制御装置114は、主制御装置110から送信されたコマンドを確実に受信することができる(払出制御装置111、音声ランプ制御装置113および表示制御装置114が主制御装置110からのコマンドを受信ミスすることを防止することができる)。   Next, referring to FIG. 11, a startup process when the main controller 110 is powered on will be described. FIG. 11 is a flowchart showing start-up processing executed by the MPU 201 in the main controller 110. This start-up process is started by a reset at power-on, and when the pachinko machine 10 is powered off, the inner frame 12 or the front frame 14 is opened and the frame open detection circuit 260 The drive voltage Vb and the reset signal SG3b are output, and the MPU 201 is activated by the drive voltage Vb. Thereafter, the MPU 201 is activated by the reset signal SG3b. In the start-up process, first, an initial setting process associated with power-on is executed (S101). Specifically, a predetermined value set in advance in the stack pointer is set, and the sub-side control devices (peripheral control devices such as the audio lamp control device 113 and the payout control device 111) become operable. In order to wait, a wait process (1 second in this embodiment) is executed. Next, access to the RAM 203 is permitted (S103). Due to this wait processing, the main control device 110 shifts to the main processing after the payout control device 111, the sound lamp control device 113, and the display control device 114 shift to the main processing. Therefore, the payout control device 111, the sound lamp control device 113, and the display control device 114 can reliably receive the command transmitted from the main control device 110 (the payout control device 111, the sound lamp control device 113, and the display control). It is possible to prevent the device 114 from receiving a command from the main control device 110).

その後は、電源装置115に設けたRAM消去スイッチ122(図3参照)がオンされているか否かを判別し(S104)、オンされていれば(S104:Yes)、処理をS115へ移行する。一方、RAM消去スイッチ122がオンされていなければ(S104:No)、更にRAM203に電源断の発生情報が記憶されているか否かを判別し(S105)、記憶されていなければ(S105:No)、前回の電源遮断時の処理が正常に終了しなかった可能性があるので、この場合も、処理をS115へ移行する。   Thereafter, it is determined whether or not the RAM erase switch 122 (see FIG. 3) provided in the power supply device 115 is turned on (S104). If it is turned on (S104: Yes), the process proceeds to S115. On the other hand, if the RAM erasure switch 122 is not turned on (S104: No), it is further determined whether or not the information on occurrence of power interruption is stored in the RAM 203 (S105), and if not stored (S105: No). Since there is a possibility that the process at the time of the previous power shutdown has not been completed normally, the process proceeds to S115 also in this case.

RAM203に電源断の発生情報が記憶されていれば(S105:Yes)、RAM判定値を算出し(S106)、算出したRAM判定値が正常でなければ(S107:No)、即ち、算出したRAM判定値が電源遮断時に保存したRAM判定値と一致しなければ、バックアップされたデータは破壊されているので、かかる場合にも処理をS115へ移行する。なお、図12のS223の処理で後述する通り、RAM判定値は、例えばRAM203の作業領域アドレスにおけるチェックサム値である。このRAM判定値に代えて、RAM203の所定のエリアに書き込まれたキーワードが正しく保存されているか否かによりバックアップの有効性を判断するようにしても良い。なお、パチンコ機10は、生産工場から出荷されて最初に電源が立ち上げられた場合には、RAM判定値が必ず異常となるものであるので、S107の処理でNoと判定される。この場合にも処理をS115へ移行する。   If power failure occurrence information is stored in the RAM 203 (S105: Yes), a RAM determination value is calculated (S106). If the calculated RAM determination value is not normal (S107: No), that is, the calculated RAM If the determination value does not match the RAM determination value stored at the time of power-off, the backed up data has been destroyed. In such a case as well, the process proceeds to S115. Note that, as will be described later in the processing of S223 in FIG. Instead of the RAM determination value, the validity of the backup may be determined based on whether or not the keyword written in a predetermined area of the RAM 203 is correctly stored. The pachinko machine 10 is determined to be No in the process of S107 because the RAM determination value is always abnormal when the power is first turned on after being shipped from the production factory. Also in this case, the process proceeds to S115.

S115の処理では、サブ側の制御装置(周辺制御装置)となる払出制御装置111を初期化するために払出初期化コマンドを送信する(S115)。払出制御装置111は、この払出初期化コマンドを受信すると、RAM213のスタックエリア以外のエリア(作業領域)をクリアし、初期値を設定して、遊技球の払い出し制御を開始可能な状態となる。主制御装置110は、払出初期化コマンドの送信後は、RAM203の初期化処理(S116、S117)を実行する。   In the process of S115, a payout initialization command is transmitted in order to initialize the payout control device 111 serving as a sub-side control device (peripheral control device) (S115). Upon receiving this payout initialization command, the payout control device 111 clears an area (work area) other than the stack area of the RAM 213, sets an initial value, and enters a state in which game ball payout control can be started. After transmitting the payout initialization command, main controller 110 executes initialization processing (S116, S117) of RAM 203.

上述したように、本パチンコ機10では、例えば遊技場の営業開始時など、電源投入時にRAMデータを初期化する場合にはRAM消去スイッチ122を押しながら電源が投入される。従って、立ち上げ処理の実行時にRAM消去スイッチ122が押されていれば、RAMの初期化処理(S116、S117)を実行する。また、電源断の発生情報が設定されていない場合や、RAM判定値(チェックサム値等)によりバックアップの異常が確認された場合も同様に、RAM203の初期化処理(S116、S117)を実行する。RAMの初期化処理(S116、S117)では、RAM203の使用領域を0クリアと共に、オフ中枠開放フラグ203aをオフにする(S116)、その後、RAM203の初期値を設定する(S117)。RAM203の初期化処理の実行後は、S110の処理へ移行する。   As described above, in the pachinko machine 10, when RAM data is initialized when the power is turned on, for example, at the start of business in a game arcade, the power is turned on while the RAM erase switch 122 is being pressed. Therefore, if the RAM erase switch 122 is pressed during the start-up process, the RAM initialization process (S116, S117) is executed. Similarly, initialization processing (S116, S117) of the RAM 203 is executed even when the information on occurrence of power interruption is not set or when a backup abnormality is confirmed by the RAM determination value (checksum value or the like). . In the RAM initialization process (S116, S117), the used area of the RAM 203 is cleared to 0 and the off-in-frame release flag 203a is turned off (S116), and then the initial value of the RAM 203 is set (S117). After executing the initialization process of the RAM 203, the process proceeds to S110.

一方、RAM消去スイッチ122がオンされておらず(S104:No)、電源断の発生情報が記憶されており(S105:Yes)、更にRAM判定値(チェックサム値等)が正常であれば(S107:Yes)、RAM203にバックアップされたデータを保持したまま、電源断の発生情報をクリアし(S108)、払出制御装置111へ払出復帰コマンドを送信して(S109)、S110の処理に移行する。   On the other hand, if the RAM erasure switch 122 is not turned on (S104: No), the information on occurrence of power interruption is stored (S105: Yes), and the RAM judgment value (checksum value etc.) is normal ( (S107: Yes), the power-off occurrence information is cleared while the backed up data is held in the RAM 203 (S108), a payout return command is transmitted to the payout control device 111 (S109), and the process proceeds to S110. .

S110の処理では、枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込む(S110)。そして、枠開放検出回路260から入出力ポートへの出力(リセット信号SG3b)はハイか否かが判定される(S111)。枠開放検出回路260から入出力ポートへの出力がハイであれば(S111:Yes)、オフ中枠開放フラグ203aをオンにする(S112)。一方、枠開放検出回路260から入出力ポートへの出力がハイでなければ(S111:No)、S112の処理をスキップする。なお、枠開放検出回路260から入出力ポートへの出力(リセット信号SG3b)がハイか否かは、枠開放検出回路260から入出力ポートへの出力される電圧が約4.3ボルトを超えているか否かで判定される。   In the process of S110, the voltage (reset signal SG3b) output from the frame opening detection circuit 260 to the input / output port 205 is read (S110). Then, it is determined whether or not the output from the frame opening detection circuit 260 to the input / output port (reset signal SG3b) is high (S111). If the output from the frame open detection circuit 260 to the input / output port is high (S111: Yes), the off-frame open flag 203a is turned on (S112). On the other hand, if the output from the frame opening detection circuit 260 to the input / output port is not high (S111: No), the process of S112 is skipped. Whether the output from the frame open detection circuit 260 to the input / output port (reset signal SG3b) is high or not depends on whether the voltage output from the frame open detection circuit 260 to the input / output port exceeds about 4.3 volts. It is judged by whether or not.

ここで、枠開放検出回路260から入出力ポートへの出力がハイと判定される場合は(S111:Yes)、パチンコ機10の電源がオフ中に、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通し、枠開放検出回路260から駆動電圧Vb、停電信号SG1bおよびリセット信号SG3bが出力されてMPU201が一時的に立ち上げられている場合に加え、他に2パターン考えられる。1パターン目は、パチンコ機10の電源がオフ中に内枠12または前面枠14が開放され、その開放から約9.4秒以内にパチンコ機10の電源がオンされた場合、つまり、パチンコ機10の電源がオフであるときに、内枠12または前面枠14が開放され、枠開放検出回路260から駆動電圧Vb、停電信号SG1bおよびリセット信号SG3bが出力されている状態で、パチンコ機10の電源がオンされた場合である。2パターン目は、パチンコ機10の電源がオンされ、S110の処理の前に、内枠12または前面枠14が開放されて、枠開放検出回路260からリセット信号SG3bが出力された場合である。この1パターン目または2パターン目に該当する場合でも、オフ中枠開放フラグ203aをオンとしても問題ない(S112)。それは、1パターン目または2パターン目に該当するには、いずれもパチンコ機10の電源がオンされることが必須であり、この1パターン目と2パターン目は、遊技場の営業時間前に店員によって行われる場合であるからである。即ち、1パターン目または2パターン目が店員によって行われた場合には、少なくともその店員は、パチンコ機10の電源がオフされているときに、内枠12または前面枠14を自ら開放して、その開放から約9.4秒以内にパチンコ機10の電源を自らオンしたことを認識しているか(1パターン目)、または、パチンコ機10の電源を自らオンし、その直後に(S110の処理の前に)、内枠12または前面枠14を自ら開放したことを認識しているからである(2パターン目)。つまり、オフ中枠開放フラグ203aがオンとなっても、その店員は、オフ中枠開放フラグ203aがオンとなることを認識した上で、内枠12または前面枠14を開放しているからである。更に言うと、その店員は、オフ中枠開放フラグ203aを再びオフにする操作を行うことができるからである。従って、上記の2パターンで、枠開放検出回路260から入出力ポートへの出力がハイと判定されても(S111:Yes)、何ら問題はない。即ち、上記の2パターンについては、パチンコ機10の通常の使用においては起こりえないので、考慮しなくても問題ない。   If it is determined that the output from the frame opening detection circuit 260 to the input / output port is high (S111: Yes), the inner frame 12 or the front frame 14 is opened while the pachinko machine 10 is powered off. In addition to the case where the switch SW1 or the switch SW2 is turned on, the drive voltage Vb, the power failure signal SG1b, and the reset signal SG3b are output from the frame opening detection circuit 260 and the MPU 201 is temporarily started, two other patterns are considered. It is done. In the first pattern, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off, and the power of the pachinko machine 10 is turned on within about 9.4 seconds from the opening, that is, the pachinko machine 10 When the power source 10 is off, the inner frame 12 or the front frame 14 is opened, and the driving voltage Vb, the power failure signal SG1b, and the reset signal SG3b are output from the frame open detection circuit 260. This is when the power is turned on. The second pattern is a case where the power of the pachinko machine 10 is turned on, the inner frame 12 or the front frame 14 is opened, and the reset signal SG3b is output from the frame open detection circuit 260 before the processing of S110. Even in the case of corresponding to the first pattern or the second pattern, there is no problem even if the off-in-frame opening flag 203a is turned on (S112). In order to fall under the first pattern or the second pattern, it is essential that the power of the pachinko machine 10 is turned on. The first pattern and the second pattern are the sales clerk before the game hall business hours. It is because it is a case where it is performed by. That is, when the first pattern or the second pattern is performed by the store clerk, at least the store clerk releases the inner frame 12 or the front frame 14 by itself when the power of the pachinko machine 10 is turned off. It is recognized that the power of the pachinko machine 10 is turned on within about 9.4 seconds from the opening (first pattern) or immediately after the power of the pachinko machine 10 is turned on by itself (processing of S110) This is because it is recognized that the inner frame 12 or the front frame 14 is opened by itself (before the second pattern). That is, even if the off-in-frame release flag 203a is turned on, the store clerk recognizes that the off-in-frame release flag 203a is on, and then opens the inner frame 12 or the front frame 14. is there. More specifically, the store clerk can perform an operation to turn off the off-in-frame release flag 203a again. Therefore, even if the output from the frame opening detection circuit 260 to the input / output port is determined to be high in the above two patterns (S111: Yes), there is no problem. That is, the above two patterns cannot occur in the normal use of the pachinko machine 10, so there is no problem even if they are not taken into consideration.

上述の通り、パチンコ機10の電源がオフ中に、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通し、枠開放検出回路260から駆動電圧Vb、停電信号SG1bおよびリセット信号SG3bが出力されてMPU201が一時的に立ち上げられている場合に加えて、上記の2パターンの場合も、枠開放検出回路260から入出力ポートへの出力がハイと判定され(S111:Yes)、オフ中枠開放フラグ203aがオンされる(S112)。   As described above, while the pachinko machine 10 is powered off, the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is turned on, and the drive voltage Vb, the power failure signal SG1b, and the reset are output from the frame open detection circuit 260. In addition to the case where the signal SG3b is output and the MPU 201 is temporarily started, also in the above two patterns, the output from the frame open detection circuit 260 to the input / output port is determined to be high (S111: Yes). ), The off-in-frame release flag 203a is turned on (S112).

S111でNoと判定された場合またはS112の処理が実行された場合には、サブ側の制御装置(周辺制御装置)を駆動電源遮断時の遊技状態に復帰させるための復電時の払出復帰コマンドを送信し(S113)、S114の処理へ移行する。払出制御装置111は、この払出復帰コマンドを受信すると、RAM213に記憶されたデータを保持したまま、遊技球の払い出し制御を開始可能な状態となる。S114の処理では、割込みを許可して、後述するメイン処理に移行する。   When it is determined No in S111 or when the process of S112 is executed, a payout return command at the time of power recovery for returning the sub-side control device (peripheral control device) to the gaming state when the drive power supply is shut off. Is transmitted (S113), and the process proceeds to S114. When the payout control device 111 receives this payout return command, the payout control device 111 is in a state where the payout control of the game ball can be started while holding the data stored in the RAM 213. In the process of S114, an interrupt is permitted and the process proceeds to a main process described later.

上述した通り、パチンコ機10の電源がオフされており、そのオフ中に内枠12または前面枠14が開放されて、枠開放検出回路260から駆動電圧Vb、停電信号SG1bおよびリセット信号SG3bが出力され、MPU201が一時的に立ち上げられた場合には、枠開放検出回路260から入出力ポート205への出力がハイとなり(S111:Yes)、オフ中枠開放フラグ203aがオンされる(S112)。   As described above, the power of the pachinko machine 10 is turned off, and the inner frame 12 or the front frame 14 is opened while the pachinko machine 10 is turned off, and the drive voltage Vb, the power failure signal SG1b, and the reset signal SG3b are output from the frame open detection circuit 260. When the MPU 201 is temporarily started up, the output from the frame open detection circuit 260 to the input / output port 205 becomes high (S111: Yes), and the off-frame open flag 203a is turned on (S112). .

なお、S110〜S112の処理は、S109の処理が完了した直後またはS117の処理が完了した直後に実行される。つまり、S110〜S112の処理は、MPU201の各種設定が完了すると直ちに実行される。よって、パチンコ機10の電源オフ中に内枠12または前面枠14が開放された場合には、その開放をS110〜S112の処理により直ちに検出することができる。   Note that the processes of S110 to S112 are executed immediately after the process of S109 is completed or immediately after the process of S117 is completed. That is, the processing of S110 to S112 is executed immediately after the various settings of the MPU 201 are completed. Therefore, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off, the opening can be detected immediately by the processing of S110 to S112.

次に、図12を参照して、上記した立ち上げ処理後に実行されるメイン処理について説明する。図12は、主制御装置110内のMPU201により実行されるメイン処理を示すフローチャートである。このメイン処理では遊技の主要な処理が実行される。その概要として、4m秒周期の定期処理としてS201〜S212の各処理が実行され、その残余時間でS215〜S220の各処理が実行される構成となっている。   Next, with reference to FIG. 12, the main process executed after the above-described startup process will be described. FIG. 12 is a flowchart showing main processing executed by the MPU 201 in the main controller 110. In this main process, the main process of the game is executed. As an overview, each process of S201 to S212 is executed as a periodic process with a period of 4 milliseconds, and each process of S215 to S220 is executed in the remaining time.

メイン処理においては、まず、前回の処理で更新されたコマンド等の出力データをサブ側の各制御装置(周辺制御装置)に送信する(S201)。具体的には、S501のスイッチ読み込み処理で検出した入賞検知情報の有無を判別し、入賞検知情報があれば払出制御装置111に対して獲得球数に対応する賞球コマンドを送信する。また、この外部出力処理により、第3図柄表示装置81による第3図柄の変動表示に必要な変動パターンコマンド、停止図柄コマンド、停止コマンド、演出時間加算コマンド等を音声ランプ制御装置113に送信する。さらに、球の発射を行う場合には、発射制御装置112へ球発射信号を送信する。   In the main process, first, output data such as a command updated in the previous process is transmitted to each control device (peripheral control device) on the sub-side (S201). Specifically, the presence / absence of winning detection information detected in the switch reading process of S501 is determined, and if there is winning detection information, a winning ball command corresponding to the number of acquired balls is transmitted to the payout control device 111. In addition, by this external output process, a variation pattern command, a stop symbol command, a stop command, an effect time addition command, etc. necessary for the third symbol variation display by the third symbol display device 81 are transmitted to the sound lamp control device 113. Further, when launching a sphere, a sphere launch signal is transmitted to the launch controller 112.

次に、変動種別カウンタCS1,CS2,CS3の各値を更新する(S202)。具体的には、変動種別カウンタCS1,CS2,CS3を1加算すると共に、それらのカウンタ値が最大値(本実施の形態では198,240,162)に達した際、それぞれ0にクリアする。そして、変動種別カウンタCS1,CS2,CS3の更新値を、RAM203の該当するバッファ領域に格納する。   Next, each value of the variation type counters CS1, CS2, CS3 is updated (S202). Specifically, the variation type counters CS1, CS2, CS3 are incremented by 1, and are cleared to 0 when their counter values reach the maximum value (198, 240, 162 in this embodiment). Then, the update values of the variation type counters CS 1, CS 2 and CS 3 are stored in the corresponding buffer area of the RAM 203.

変動種別カウンタCS1,CS2,CS3の更新が終わると、払出制御装置111より受信した賞球計数信号や払出異常信号を読み込む(S203)。その後、オフ中枠開放フラグ203aがオンか否かが判定される(S204)。オフ中枠開放フラグ203aがオンであれば(S204:Yes)、パチンコ機10の電源オフ中に内枠12または前面枠14が開放されているか、前述した2つのパターンに該当するので、音声ランプ制御装置113へオフ中枠開放コマンドを送信する(S205)。音声ランプ制御装置113は、オフ中枠開放コマンドを受信すると、音声出力装置226およびランプ表示装置227を制御して、内枠12または前面枠14の開放があったことの報知を開始する。そして、更に、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力する(S206)。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。なお、パチンコ機10の電源オフ中に内枠12または前面枠14が開放されて、MPU201が一時的に立ち上げられた場合には、音声ランプ制御装置113への電力供給は行われていないので、音声ランプ制御装置113へオフ中枠開放コマンドを送信しても、音声出力装置226およびランプ表示装置227による報知は行われない。よって、パチンコ機10の電源オフ中に、不正行為者によって内枠12または前面枠14が開放されたとしても、パチンコ機10は、不正行為者に悟られることなく、オフ中枠開放フラグ203aを用いて、内枠12または前面枠14の開放を記憶することができる(音声出力装置226およびランプ表示装置227による報知を行うことなく、オフ中枠開放フラグ203aを用いて、内枠12または前面枠14の開放記憶のみを行うことができる)。   When the update of the variation type counters CS1, CS2, and CS3 is completed, the prize ball counting signal and the payout abnormality signal received from the payout control device 111 are read (S203). Thereafter, it is determined whether or not the off-in-frame release flag 203a is on (S204). If the off-in-frame release flag 203a is on (S204: Yes), the inner frame 12 or the front frame 14 is open while the power of the pachinko machine 10 is off, or it corresponds to the two patterns described above. An off-in-frame release command is transmitted to the control device 113 (S205). When the voice lamp control device 113 receives the off-in-frame release command, it controls the voice output device 226 and the lamp display device 227 to start notifying that the inner frame 12 or the front frame 14 has been opened. Further, a pulse signal having a pulse width of about 1 ms is output to the hall computer 262 (S206). The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours. In addition, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily started up, power is not supplied to the audio lamp control device 113. Even when the off-frame opening command is transmitted to the sound lamp control device 113, the sound output device 226 and the lamp display device 227 do not perform notification. Therefore, even if the inner frame 12 or the front frame 14 is opened by a fraudster while the power of the pachinko machine 10 is turned off, the pachinko machine 10 sets the off-middle frame release flag 203a without being recognized by the fraudster. Can be used to store the opening of the inner frame 12 or the front frame 14 (without notification by the audio output device 226 and the lamp display device 227, the inner frame 12 or the front Only open storage of the frame 14 can be performed).

一方、オフ中枠開放フラグ203aがオフであれば(S204:No)、オン中枠開放フラグ203bがオンか否か判定される(S207)。オン中枠開放フラグ203bがオンであれば(S207:Yes)、音声ランプ制御装置113へオン中枠開放コマンドを送信する(S208)。音声ランプ制御装置113は、オン中枠開放コマンドを受信すると、音声出力装置226およびランプ表示装置227を制御して、内枠12または前面枠14の開放があったことの報知を開始する。一方、オン中枠開放フラグ203bがオフであれば(S207:No)、音声ランプ制御装置113へオン中枠閉鎖コマンドを送信する(S209)。音声ランプ制御装置113は、オン中枠閉鎖コマンドを受信すると、音声出力装置226およびランプ表示装置227で行われていた報知を終了させる。なお、オン中枠開放フラグ203bがオンである場合には(S207:Yes)、S208の処理後に、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力しても良い。この場合には、出力されたパルス信号が、24時間動作し続けるホールコンピュータ262に記憶されるので、ホールコンピュータ262でも、内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。   On the other hand, if the off-in-frame release flag 203a is off (S204: No), it is determined whether the on-in-frame release flag 203b is on (S207). If the on-in-frame release flag 203b is on (S207: Yes), an on-in-frame release command is transmitted to the audio lamp control device 113 (S208). When receiving the on-frame opening command, the sound lamp control device 113 controls the sound output device 226 and the lamp display device 227 to start notifying that the inner frame 12 or the front frame 14 has been opened. On the other hand, if the on-in-frame release flag 203b is off (S207: No), an on-in-frame closing command is transmitted to the audio lamp control device 113 (S209). When the sound lamp control device 113 receives the on-frame closing command, the sound lamp control device 113 terminates the notification performed by the sound output device 226 and the lamp display device 227. When the on-in-frame release flag 203b is on (S207: Yes), a pulse signal having a pulse width of about 1 ms may be output to the hall computer 262 after the processing of S208. In this case, since the output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours, the hall computer 262 also identifies the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened. be able to.

S206、S208またはS209の処理終了後、第1図柄表示装置37による表示を行うための処理や第3図柄表示装置81による第3図柄の変動パターンなどを設定する変動処理を実行する(S210)。なお、変動処理の詳細は図13を参照して後述する。   After the process of S206, S208 or S209 is completed, a process for displaying on the first symbol display device 37 or a variation process for setting a variation pattern of the third symbol on the third symbol display device 81 is executed (S210). Details of the variation process will be described later with reference to FIG.

変動処理の終了後は、大当たり状態である場合において可変入賞装置65の特定入賞口(大開放口)65aを開放又は閉鎖するための大開放口開閉処理を実行する(S211)。即ち、大当たり状態のラウンド毎に特定入賞口65aを開放し、特定入賞口65aの最大開放時間が経過したか、又は特定入賞口65aに球が規定数入賞したかを判定する。そして、これら何れかの条件が成立すると特定入賞口65aを閉鎖する。この特定入賞口65aの開放と閉鎖とを所定ラウンド数繰り返し実行する。   After the end of the variation process, a large opening opening / closing process for opening or closing the specific winning opening (large opening) 65a of the variable winning device 65 is executed in the case of the big win state (S211). That is, the specific winning opening 65a is opened for each round of the big hit state, and it is determined whether the maximum opening time of the specific winning opening 65a has elapsed or whether a specified number of balls have won the specific winning opening 65a. When any of these conditions is met, the specific winning opening 65a is closed. The opening and closing of the specific winning opening 65a is repeated for a predetermined number of rounds.

次に、第2図柄表示装置82による第2図柄(例えば「○」又は「×」の図柄)の表示制御処理を実行する(S212)。簡単に説明すると、球が第2入球口(スルーゲート)67を通過したことを条件に、その通過したタイミングで第2当たり乱数カウンタC4の値が取得されると共に、第2図柄表示装置82の表示部83にて第2図柄の変動表示が実施される。そして、第2当たり乱数カウンタC4の値により第2図柄の抽選が実施され、第2図柄の当たり状態になると、第1入球口64に付随する電動役物が所定時間開放される。   Next, a display control process for the second symbol (for example, a symbol “◯” or “x”) by the second symbol display device 82 is executed (S212). Briefly, on the condition that the ball has passed through the second entrance (through gate) 67, the value of the second random number counter C4 is acquired at the timing of the passage, and the second symbol display device 82 is obtained. In the display unit 83, the second symbol variation display is performed. Then, the lottery of the second symbol is performed according to the value of the second winning random number counter C4, and when the winning state of the second symbol is reached, the electric accessory attached to the first entrance 64 is released for a predetermined time.

その後は、RAM203に電源断の発生情報が記憶されているか否かを判別し(S213)、RAM203に電源断の発生情報が記憶されていなければ(S213:No)、枠開放検出回路260によりMPU201が一時的に立ち上げられていない。また、停電監視回路252から出力される停電信号SG1aの立ち下りは検出されておらず、パチンコ機10の電源は遮断されていない。よって、かかる場合には、次のメイン処理の実行タイミングに至ったか否か、即ち前回のメイン処理の開始から所定時間(本実施の形態では4m秒)が経過したか否かを判定する(S214)。既に所定時間が経過していれば(S214:Yes)、処理をS201へ移行し、上述したS201以降の各処理を繰り返し実行する。   Thereafter, it is determined whether or not the power failure occurrence information is stored in the RAM 203 (S213). If the power failure occurrence information is not stored in the RAM 203 (S213: No), the frame opening detection circuit 260 causes the MPU 201 to detect the power failure occurrence information. Has not been launched temporarily. Moreover, the fall of the power failure signal SG1a output from the power failure monitoring circuit 252 is not detected, and the power supply of the pachinko machine 10 is not shut off. Therefore, in such a case, it is determined whether or not the execution timing of the next main process has been reached, that is, whether or not a predetermined time (4 ms in the present embodiment) has elapsed since the start of the previous main process (S214). ). If the predetermined time has already passed (S214: Yes), the process proceeds to S201, and the processes after S201 described above are repeatedly executed.

一方、RAM203に電源断の発生情報が記憶されていれば(S213:Yes)、パチンコ機10の電源がオフされており、その電源のオフ中に内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられ、枠開放検出回路260から出力される停電信号SG1bが立ち下がった結果、図17のNMI割込処理が実行されたか、または、パチンコ機10の電源がオンされているときに、停電の発生または電源のオフにより電源が遮断され、停電監視回路252から出力される停電信号SG1aが立ち下がった結果、図17のNMI割込処理が実行されたということなので、S221以降の電源遮断時の処理が実行される。まず、各割込処理の発生を禁止し(S221)、電源が遮断されたことを示す電源断コマンドを他の制御装置(払出制御装置111や音声ランプ制御装置113等の周辺制御装置)に対して送信する(S222)。そして、RAM判定値を算出して、その値を保存し(S223)、RAM203のアクセスを禁止して(S224)、電源が完全に遮断して処理が実行できなくなるまで無限ループを継続する。ここで、RAM判定値は、例えば、RAM203のバックアップされるスタックエリア及び作業エリアにおけるチェックサム値である。   On the other hand, if the occurrence information of power interruption is stored in the RAM 203 (S213: Yes), the power of the pachinko machine 10 is turned off, and the inner frame 12 or the front frame 14 is opened while the power is turned off. As a result of the MPU 201 being temporarily raised by the frame opening detection circuit 260 and the power failure signal SG1b output from the frame opening detection circuit 260 falling, the NMI interruption processing of FIG. 17 has been executed, or the pachinko machine 10 When the power supply is turned on, the power supply is shut down due to the occurrence of a power failure or power off, and the power failure signal SG1a output from the power failure monitoring circuit 252 falls, so that the NMI interrupt process of FIG. 17 is executed. Therefore, the process at the time of power-off after S221 is executed. First, the generation of each interrupt process is prohibited (S221), and a power-off command indicating that the power has been cut off is sent to other control devices (peripheral control devices such as the payout control device 111 and the sound lamp control device 113). (S222). Then, the RAM determination value is calculated and stored (S223), access to the RAM 203 is prohibited (S224), and the infinite loop is continued until the power supply is completely shut down and the process cannot be executed. Here, the RAM determination value is, for example, a checksum value in the stack area and work area to be backed up in the RAM 203.

S214の処理で、前回のメイン処理の開始から未だ所定時間が経過していなければ(S214:No)、所定時間に至るまで間、即ち、次のメイン処理の実行タイミングに至るまでの残余時間内において、第1初期値乱数カウンタCINI1、第2初期値乱数カウンタCINI2及び変動種別カウンタCS1,CS2,CS3の更新を繰り返し実行する(S215,S216)。   In the process of S214, if the predetermined time has not yet elapsed since the start of the previous main process (S214: No), the remaining time until the predetermined time is reached, that is, until the execution timing of the next main process is reached. The first initial value random number counter CINI1, the second initial value random number counter CINI2, and the variation type counters CS1, CS2, CS3 are repeatedly updated (S215, S216).

まず、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2との更新を実行する(S215)。具体的には、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2を1加算すると共に、そのカウンタ値が最大値(本実施の形態では738、250)に達した際、0にクリアする。そして、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新値を、RAM203の該当するバッファ領域にそれぞれ格納する。   First, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are updated (S215). Specifically, 1 is added to the first initial value random number counter CINI1 and the second initial value random number counter CINI2, and when the counter value reaches the maximum value (738, 250 in this embodiment), it is cleared to 0. To do. Then, the updated values of the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are stored in the corresponding buffer areas of the RAM 203, respectively.

次に、変動種別カウンタCS1,CS2,CS3の更新を実行する(S216)。具体的には、変動種別カウンタCS1,CS2,CS3を1加算すると共に、それらのカウンタ値が最大値(本実施の形態では198,240,162)に達した際、それぞれ0にクリアする。そして、変動種別カウンタCS1,CS2,CS3の更新値を、RAM203の該当するバッファ領域にそれぞれ格納する。   Next, the fluctuation type counters CS1, CS2, and CS3 are updated (S216). Specifically, the variation type counters CS1, CS2, CS3 are incremented by 1, and are cleared to 0 when their counter values reach the maximum value (198, 240, 162 in this embodiment). Then, the update values of the variation type counters CS1, CS2, and CS3 are stored in the corresponding buffer areas of the RAM 203, respectively.

ここで、S201〜S212の各処理の実行時間は遊技の状態に応じて変化するため、次のメイン処理の実行タイミングに至るまでの残余時間は一定でなく変動する。故に、かかる残余時間を使用して第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新を繰り返し実行することにより、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2(即ち、第1当たり乱数カウンタC1の初期値、第2当たり乱数カウンタC4の初期値)をランダムに更新することができ、同様に変動種別カウンタCS1,CS2,CS3についてもランダムに更新することができる。   Here, since the execution time of each process of S201-S212 changes according to the state of the game, the remaining time until the next main process execution timing is not constant and varies. Therefore, by repeatedly performing the update of the first initial value random number counter CINI1 and the second initial value random number counter CINI2 using the remaining time, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 (that is, , The initial value of the first per-random number counter C1 and the initial value of the second per-random number counter C4) can be updated at random. Similarly, the variation type counters CS1, CS2, and CS3 can be updated at random.

S216の処理後、枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込む(S217)。そして、枠開放検出回路260から入出力ポートへの出力(リセット信号SG3b)はハイか否かが判定される(S218)。枠開放検出回路260から入出力ポートへの出力がハイであれば(S218:Yes)、オン中枠開放フラグ203bをオンにする(S219)。一方、枠開放検出回路260から入出力ポートへの出力がハイでなければ(S218:No)、オン中枠開放フラグ203bをオフにする(S220)。S219の処理またはS220の処理後は、S213の処理へ移行し、S213以降の処理が実行される。   After the process of S216, the voltage (reset signal SG3b) output from the frame opening detection circuit 260 to the input / output port 205 is read (S217). Then, it is determined whether or not the output (reset signal SG3b) from the frame opening detection circuit 260 to the input / output port is high (S218). If the output from the frame open detection circuit 260 to the input / output port is high (S218: Yes), the on-frame open flag 203b is turned on (S219). On the other hand, if the output from the frame open detection circuit 260 to the input / output port is not high (S218: No), the on-frame open flag 203b is turned off (S220). After the process of S219 or S220, the process proceeds to S213, and the processes after S213 are executed.

なお、パチンコ機10の電源がオフされており、その電源のオフ中に内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられ、枠開放検出回路260からリセット信号SG3bが出力された場合には、オフ中枠開放フラグ203aに加えて、オン中枠開放フラグ203bもオンされる。これは、枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bが5ボルトからゼロボルトに立ち下がるまでには、停電信号SG1bが5ボルトになってから約4.4秒かかり(S213の処理で「Yes」と判定されるまでには約4.4秒かかり)、その間に、立ち上げ処理に加え、S218の処理が実行されて、この処理で「Yes」と判定されるからである。   Note that the power of the pachinko machine 10 is turned off, the inner frame 12 or the front frame 14 is opened while the power is turned off, the MPU 201 is temporarily started up by the frame open detection circuit 260, and the frame open detection circuit When the reset signal SG3b is output from 260, in addition to the off-in-frame release flag 203a, the on-in-frame release flag 203b is also turned on. This takes about 4.4 seconds from when the power failure signal SG1b becomes 5 volts until the power failure signal SG1b output from the power interruption signal output terminal of the frame open detection circuit 260 falls from 5 volts to zero volts ( It takes about 4.4 seconds until it is determined to be “Yes” in the process of S213), and in the meantime, the process of S218 is executed in addition to the start-up process, and “Yes” is determined in this process. It is.

しかし、オフ中枠開放フラグ203aに加えて、オン中枠開放フラグ203bがオンされていたとしても、パチンコ機10の電源が次にオンされた場合には、S204の処理で「Yes」と判定され、オン中枠開放フラグ203bの状態を判定するS207の処理へ移行しない。よって、主制御装置110は、音声ランプ制御装置113へオフ中枠開放コマンドだけを送信することができる。従って、枠開放検出回路260によってMPU201が一時的に立ち上げられた場合には、オフ中枠開放フラグ203aに加えて、オン中枠開放フラグ203bがオンされるが、これは何ら問題とならないのである。   However, even if the on-in-frame release flag 203b is turned on in addition to the off-in-frame release flag 203a, if the power to the pachinko machine 10 is turned on next time, “Yes” is determined in S204. Thus, the process does not proceed to S207 for determining the state of the on-in-frame release flag 203b. Therefore, main controller 110 can transmit only the off-in-frame release command to audio lamp controller 113. Therefore, when the MPU 201 is temporarily activated by the frame open detection circuit 260, the on-in-frame release flag 203b is turned on in addition to the off-in-frame release flag 203a, but this does not cause any problem. is there.

一方、パチンコ機10の電源がオフされている間に、内枠12および前面枠14が開放されていない場合には(内枠12および前面枠14が閉鎖されている場合には)、当然、オフ中枠開放フラグ203aがオンされることはない。よって、パチンコ機10の電源が次にオンされた場合には、S204の処理で「No」と判定され、オン中枠開放フラグ203bの状態を判定するS207の処理が実行されることに加え、当然に、S218の処理も実行される。従って、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放されると、その開放をS217の処理およびS218の処理で検出して、その後に実行されるS208の処理で、主制御装置110は、音声ランプ制御装置113へオン中枠開放コマンドだけを送信することができる。   On the other hand, when the inner frame 12 and the front frame 14 are not opened while the power of the pachinko machine 10 is turned off (when the inner frame 12 and the front frame 14 are closed), of course, The off-in-frame release flag 203a is not turned on. Therefore, when the power of the pachinko machine 10 is turned on next time, it is determined as “No” in the process of S204, and in addition to the process of S207 for determining the state of the on-frame open flag 203b, Of course, the process of S218 is also executed. Accordingly, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned on, the opening is detected by the processing of S217 and the processing of S218, and the processing of S208 executed thereafter. Thus, the main control device 110 can transmit only the on-frame open command to the sound lamp control device 113.

上述した通り、オフ中枠開放フラグ203aがオンされていれば(S204:Yes)、パチンコ機10は、音声ランプ制御装置113へオフ中枠開放コマンドを送信すると共に(S205)、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力する(S206)。   As described above, if the off-in-frame release flag 203a is turned on (S204: Yes), the pachinko machine 10 transmits an off-in-frame release command to the audio lamp control device 113 (S205), and also to the hall computer 262. A pulse signal having a pulse width of about 1 ms is output (S206).

なお、パチンコ機10の電源がオフされており、その電源のオフ中に内枠12または前面枠14が開放されて、枠開放検出回路260から駆動電圧Vb、停電信号SG1bおよびリセット信号SG3bが出力されてMPU201が一時的に立ち上げられた場合に実行される処理であるS201〜S213:Yes〜S224の処理は、少なくとも、コンデンサCD4(図7参照)の放電によって枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bが、約4.3ボルトに低下するまでの期間中、即ち、約5.0秒の期間中(図8参照)で実行完了するように、プログラムが組まれている。なお、この約5.0秒の期間は、内枠12または前面枠14の開放時間に拘らず(内枠12または前面枠14が開放されて、即時に開放された内枠12または前面枠14が閉鎖されても)、コンデンサCD4の放電により必ず発生する期間である(図8参照)。よって、MPU201が一時的に立ち上げられた場合にも、パチンコ機10は、内枠12または前面枠14の開放時間に拘らず、オフ中枠開放フラグ203aをオンにした上で、一時的に立ち上がったMPU201を正常に終了させることができる。   Note that the power of the pachinko machine 10 is turned off, and the inner frame 12 or the front frame 14 is opened while the power is turned off, and the drive voltage Vb, the power failure signal SG1b, and the reset signal SG3b are output from the frame open detection circuit 260. S201 to S213: Yes to S224, which are executed when the MPU 201 is temporarily started up, at least the reset signal of the frame open detection circuit 260 by the discharge of the capacitor CD4 (see FIG. 7). The program is programmed so that the execution is completed during the period until the reset signal SG3b output from the output terminal drops to about 4.3 volts, that is, during the period of about 5.0 seconds (see FIG. 8). ing. Note that the period of about 5.0 seconds is irrespective of the opening time of the inner frame 12 or the front frame 14 (the inner frame 12 or the front frame 14 opened immediately after the inner frame 12 or the front frame 14 is opened). This is a period that always occurs due to the discharge of the capacitor CD4 (see FIG. 8). Therefore, even when the MPU 201 is temporarily started up, the pachinko machine 10 temporarily turns on the off-in-frame release flag 203a regardless of the opening time of the inner frame 12 or the front frame 14. The MPU 201 that has started up can be normally terminated.

なお、S213の処理は、S201〜S212で行われる遊技の状態変化に対応した一連の処理の終了時、又は、残余時間内に行われるS215〜S220の処理の1サイクルの終了時となるタイミングで実行されている。よって、主制御装置110のメイン処理において、各設定が終わったタイミングで電源断の発生情報を確認しているので、電源遮断の状態から復帰する場合には、立ち上げ処理の終了後、処理をS201の処理から開始することができる。即ち、立ち上げ処理において初期化された場合と同様に、処理をS201の処理から開始することができる。よって、電源遮断時の処理において、MPU201が使用している各レジスタの内容をスタックエリアへ退避したり、スタックポインタの値を保存しなくても、初期設定の処理(S101)において、スタックポインタが所定値(初期値)に設定されることで、S201の処理から開始することができる。従って、主制御装置110の制御負担を軽減することができると共に、主制御装置110が誤動作したり暴走することなく正確な制御を行うことができる。   In addition, the process of S213 is the timing when the end of a series of processes corresponding to the game state change performed in S201 to S212, or the end of one cycle of the processes of S215 to S220 performed within the remaining time. It is running. Therefore, in the main process of the main controller 110, the occurrence information of the power supply interruption is confirmed at the timing when each setting is completed. Therefore, when returning from the power interruption state, the process is performed after the start-up process is completed. It can start from the process of S201. That is, the process can be started from the process of S201 as in the case where the process is initialized in the startup process. Therefore, in the process at power-off, the stack pointer is not stored in the initial setting process (S101) without saving the contents of each register used by the MPU 201 to the stack area or saving the value of the stack pointer. By setting to a predetermined value (initial value), it is possible to start from the process of S201. Therefore, it is possible to reduce the control burden on the main control device 110 and to perform accurate control without causing the main control device 110 to malfunction or run away.

次に、図13を参照して、変動処理(S204)について説明する。図13は、メイン処理(図12参照)の中で実行される変動処理(S204)を示すフローチャートである。この変動処理では、まず、今現在大当たり中であるか否かを判別する(S301)。大当たり中としては、大当たりの際に第3図柄表示装置81及び第1図柄表示装置37で表示される大当たり遊技の最中と大当たり遊技終了後の所定時間の最中とが含まれる。判別の結果、大当たり中であれば(S301:Yes)、そのまま本処理を終了する。   Next, the variation process (S204) will be described with reference to FIG. FIG. 13 is a flowchart showing the variation process (S204) executed in the main process (see FIG. 12). In this variation process, first, it is determined whether or not a big hit is currently being made (S301). The jackpot includes the jackpot game displayed on the third symbol display device 81 and the first symbol display device 37 in the jackpot and the middle of a predetermined time after the jackpot game ends. As a result of the determination, if it is a big hit (S301: Yes), this processing is terminated as it is.

大当たり中でなければ(S301:No)、第1図柄表示装置37の表示態様が変動中であるか否かを判別し(S302)、第1図柄表示装置37の表示態様が変動中でなければ(S302:No)、作動保留球数Nが0よりも大きいか否かを判別する(S303)。作動保留球数Nが0であれば(S303:No)、そのまま本処理を終了する。作動保留球数N>0であれば(S303:Yes)、作動保留球数Nを1減算し(S304)、保留球格納エリアに格納されたデータをシフト処理する(S305)。このデータシフト処理は、保留球格納エリアの保留第1〜第4エリアに格納されているデータを実行エリア側に順にシフトさせる処理であって、保留第1エリア→実行エリア、保留第2エリア→保留第1エリア、保留第3エリア→保留第2エリア、保留第4エリア→保留第3エリアといった具合に各エリア内のデータがシフトされる。データシフト処理の後は、第1図柄表示装置37の変動開始処理を実行する(S306)。なお、変動開始処理については、図14を参照して後述する。   If it is not a big hit (S301: No), it is determined whether or not the display mode of the first symbol display device 37 is changing (S302), and if the display mode of the first symbol display device 37 is not changing. (S302: No), it is determined whether or not the number N of active suspension balls is greater than 0 (S303). If the number N of active balls is 0 (S303: No), this process is terminated as it is. If the number of the operation hold balls N> 0 (S303: Yes), the operation hold ball number N is decremented by 1 (S304), and the data stored in the hold ball storage area is shifted (S305). This data shift process is a process of sequentially shifting the data stored in the reserved first to fourth areas of the reserved ball storage area to the execution area side, and the reserved first area → execution area, reserved second area → The data in each area is shifted such as the first hold area, the third hold area → the second hold area, the fourth hold area → the third hold area. After the data shift process, the fluctuation start process of the first symbol display device 37 is executed (S306). The variation start process will be described later with reference to FIG.

S302の処理において、第1図柄表示装置37の表示態様が変動中であると判別されると(S302:Yes)、変動時間が経過したか否かを判別する(S307)。第1図柄表示装置37の変動中の表示時間は、変動種別カウンタCS1,CS2により選択された変動パターンと変動種別カウンタCS3により選択された加算時間とに応じて決められており、この変動時間が経過していなければ(S307:No)、第1図柄表示装置37の表示を更新する(S308)。   In the process of S302, if it is determined that the display mode of the first symbol display device 37 is changing (S302: Yes), it is determined whether or not the change time has elapsed (S307). The display time during fluctuation of the first symbol display device 37 is determined according to the fluctuation pattern selected by the fluctuation type counters CS1 and CS2 and the addition time selected by the fluctuation type counter CS3. If it has not elapsed (S307: No), the display of the first symbol display device 37 is updated (S308).

本実施の形態では、第1図柄表示装置37のLED37aの内、変動が開始されてから変動時間が経過するまでは、例えば、現在点灯しているLEDが赤であれば、その赤のLEDを消灯すると共に緑のLEDを点灯させ、緑のLEDが点灯していれば、その緑のLEDを消灯すると共に青のLEDを点灯させ、青のLEDが点灯していれば、その青のLEDを消灯すると共に赤のLEDを点灯させる表示態様が設定される。   In the present embodiment, among the LEDs 37a of the first symbol display device 37, for example, if the currently lit LED is red until the variation time elapses after the variation starts, the red LED is Turn off and turn on the green LED. If the green LED is on, turn off the green LED and turn on the blue LED. If the blue LED is on, turn on the blue LED. A display mode is set for turning off the red LED and turning on the red LED.

なお、変動処理は4m秒毎に実行されるが、その変動処理の実行毎にLEDの点灯色を変更すると、LEDの点灯色の変化を遊技者が確認することができない。そこで、遊技者がLEDの点灯色の変化を確認することができるように、変動処理が実行される毎にカウンタ(図示せず)を1カウントし、そのカウンタが100に達した場合に、LEDの点灯色の変更を行う。即ち、0.4秒毎にLEDの点灯色の変更を行っている。なお、カウンタの値は、LEDの点灯色が変更されたら、0にリセットされる。   The variation process is executed every 4 milliseconds, but if the LED lighting color is changed every time the variation process is executed, the player cannot confirm the change in the LED lighting color. Therefore, a counter (not shown) is counted once each time the variation process is executed so that the player can confirm the change in the lighting color of the LED. Change the lighting color of. That is, the lighting color of the LED is changed every 0.4 seconds. The counter value is reset to 0 when the lighting color of the LED is changed.

一方、第1図柄表示装置37の変動時間が経過していれば(S307:Yes)、第1図柄表示装置37の停止図柄に対応した表示態様が設定される(S309)。停止図柄の設定は、第1当たり乱数カウンタC1の値に応じて大当たりか否かが決定されると共に、大当たりである場合には第1当たり種別カウンタC2の値により大当たり後に高確率状態となる図柄か低確率状態となる図柄かが決定される。本実施の形態では、大当たり後に高確率状態になる場合には赤色のLEDを点灯させ、低確率状態になる場合には緑色のLEDを点灯させ、外れである場合には青色のLEDを点灯させる。なお、各LEDの表示は、次の変動表示が開始される場合に点灯が解除されるが、変動の停止後数秒間のみ点灯させるものとしても良い。   On the other hand, if the variation time of the first symbol display device 37 has elapsed (S307: Yes), a display mode corresponding to the stop symbol of the first symbol display device 37 is set (S309). Whether or not the stop symbol is set is determined according to the value of the first random number counter C1, and if it is a big hit, the symbol that becomes a high probability state after the big hit by the value of the first hit type counter C2 Or a symbol that is in a low probability state is determined. In this embodiment, a red LED is turned on when a high probability state is reached after a big hit, a green LED is turned on when a low probability state is reached, and a blue LED is turned on when it is out of place. . In addition, although the lighting of each LED is released when the next fluctuation display is started, it may be turned on only for a few seconds after the fluctuation stops.

S309の処理で停止図柄に対応した第1図柄表示装置37の表示態様が設定されると、第3図柄表示装置81の変動停止を第1図柄表示装置37におけるLEDの点灯と同調させるために停止コマンドが設定される(S310)。音声ランプ制御装置113は、この停止コマンドを受信すると、表示制御装置114に対して停止指示をする。第3図柄表示装置81は、変動時間が経過すると変動が停止し、停止コマンドを受信することで、第3図柄表示装置81における1の変動演出が終了する。   When the display mode of the first symbol display device 37 corresponding to the stop symbol is set in the processing of S309, the variation stop of the third symbol display device 81 is stopped to synchronize with the lighting of the LED in the first symbol display device 37. A command is set (S310). When the sound lamp control device 113 receives this stop command, it instructs the display control device 114 to stop. When the variation time elapses, the third symbol display device 81 stops the variation, and receives the stop command, whereby one variation effect in the third symbol display device 81 ends.

次に、図14を参照して、変動開始処理について説明する。図14は、変動処理(図13参照)の中で実行される変動開始処理(S306)を示したフローチャートである。変動開始処理(S306)では、まず、保留球格納エリアの実行エリアに格納されている第1当たり乱数カウンタC1の値に基づいて大当たりか否かを判別する(S401)。大当たりか否かは第1当たり乱数カウンタC1の値とその時々のモードとの関係に基づいて判別される。上述した通り通常の低確率時には第1当たり乱数カウンタC1の数値0〜738のうち「373,727」が当たり値であり、高確率時には「59,109,163,211,263,317,367,421,479,523,631,683,733」が当たり値である。   Next, the variation start process will be described with reference to FIG. FIG. 14 is a flowchart showing the change start process (S306) executed in the change process (see FIG. 13). In the variation start process (S306), first, it is determined whether or not a big hit is made based on the value of the first hit random number counter C1 stored in the execution area of the reserved ball storage area (S401). Whether or not it is a big hit is determined based on the relationship between the value of the first random number counter C1 and the mode at that time. As described above, “373,727” is a winning value among the numerical values 0 to 738 of the first random number counter C1 at the normal low probability, and “59, 109, 163, 211, 263, 317, 367, "421,479,523,631,683,733" is the winning value.

大当たりであると判別された場合(S401:Yes)、保留球格納エリアの実行エリアに格納されている第1当たり種別カウンタC2の値を確認して、大当たり時の表示態様が設定される(S402)。S402の処理では、第1当たり種別カウンタC2の値に基づき、大当たり後に高確率状態へ移行するか低確率状態へ移行するかが設定される。大当たり後の移行状態が設定されると、第1図柄表示装置37の表示態様(LED37aの点灯状態)が設定される。また、大当たり後の移行状態に基づいて、第3図柄表示装置81で停止表示される大当たりの停止図柄が音声ランプ制御装置113及び表示制御装置114で設定される。即ち、S402の処理により大当たり後の移行状態を設定することで、第3図柄表示装置81における停止図柄が設定される。なお、第1当たり種別カウンタC2の数値0〜4のうち、「0,4」の場合は、以後、低確率状態に移行し、「1,2,3」の場合は高確率状態に移行する。   When it is determined that it is a big hit (S401: Yes), the value of the first hit type counter C2 stored in the execution area of the reserved ball storage area is confirmed, and the display mode for the big hit is set (S402). ). In the process of S402, based on the value of the first hit type counter C2, whether to shift to the high probability state or shift to the low probability state after the big hit is set. When the transition state after the big hit is set, the display mode of the first symbol display device 37 (the lighting state of the LED 37a) is set. Further, based on the transition state after the jackpot, the jackpot stop symbol stopped and displayed on the third symbol display device 81 is set by the sound lamp control device 113 and the display control device 114. That is, the stop symbol in the third symbol display device 81 is set by setting the transition state after the big hit by the process of S402. Of the numerical values 0 to 4 of the first hit type counter C2, when “0, 4”, the state shifts to the low probability state, and when “1, 2, 3”, the state shifts to the high probability state. .

次に、大当たり時の変動パターンを決定する(S403)。S403の処理で変動パターンが設定されると、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81において大当たり図柄で停止するまでの第3図柄の変動時間が決定される。このとき、RAM203のカウンタ用バッファに格納されている変動種別カウンタCS1,CS2の値を確認し、第1変動種別カウンタCS1の値に基づいてノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな図柄変動の変動時間を決定すると共に、第2変動種別カウンタCS2の値に基づいてリーチ発生後に最終停止図柄(本実施の形態では中図柄Z2)が停止するまでの変動時間(言い換えれば、変動図柄数)を決定する。   Next, a variation pattern at the time of jackpot is determined (S403). When the variation pattern is set in the process of S403, the display time of the first symbol display device 37 is set and the variation time of the third symbol until the third symbol display device 81 stops at the jackpot symbol is determined. The At this time, the values of the fluctuation type counters CS1 and CS2 stored in the counter buffer of the RAM 203 are confirmed, and rough symbol fluctuations such as normal reach, super reach, premium reach, etc. are determined based on the value of the first fluctuation type counter CS1. In addition to determining the variation time, the variation time (in other words, the number of variation symbols) until the last stop symbol (in this embodiment, the middle symbol Z2) stops after the occurrence of reach is determined based on the value of the second variation type counter CS2. decide.

なお、第1変動種別カウンタCS1の数値と変動時間との関係、第2変動種別カウンタCS2の数値と変動時間との関係は、それぞれにテーブル等により予め規定されている。但し、上記変動時間は、第2変動種別カウンタCS2の値を使わずに第1変動種別カウンタCS1の値だけを用いて設定することも可能であり、第1変動種別カウンタCS1の値だけで設定するか又は両変動種別カウンタCS1,CS2の両値で設定するかは、その都度の第1変動種別カウンタCS1の値や遊技条件などに応じて適宜決められる。   The relationship between the numerical value of the first variation type counter CS1 and the variation time, and the relationship between the numerical value of the second variation type counter CS2 and the variation time are respectively defined in advance by a table or the like. However, the fluctuation time can be set using only the value of the first fluctuation type counter CS1 without using the value of the second fluctuation type counter CS2, and can be set only with the value of the first fluctuation type counter CS1. Whether or not to set with both values of both variation type counters CS1 and CS2 is appropriately determined according to the value of the first variation type counter CS1 and the game conditions each time.

S401の処理で大当たりではないと判別された場合には(S401:No)、外れ時の表示態様が設定される(S404)。S404の処理では、第1図柄表示装置37の表示態様を外れ図柄に対応した表示態様に設定すると共に、保留球格納エリアの実行エリアに格納されている停止パターン選択カウンタC3の値に基づいて、第3図柄表示装置81において表示させる演出を、前後外れリーチであるか、前後外れ以外リーチであるか、完全外れであるかを設定する。本実施の形態では、上述したように、高確率状態であるか、低確率状態であるか、及び作動保留個数Nに応じて、停止パターン選択カウンタC3の各停止パターンに対応する値の範囲が異なるようテーブルが設定されている。   If it is determined in the process of S401 that it is not a big hit (S401: No), the display mode at the time of disconnection is set (S404). In the process of S404, the display mode of the first symbol display device 37 is set to the display mode corresponding to the off symbol, and based on the value of the stop pattern selection counter C3 stored in the execution area of the reserved ball storage area, An effect to be displayed on the third symbol display device 81 is set to indicate whether the reach is front / rear out of reach, reach other than front / rear out, or complete out. In the present embodiment, as described above, the range of values corresponding to each stop pattern of the stop pattern selection counter C3 depends on whether the state is a high probability state, a low probability state, and the operation suspension number N. Different tables are set up.

次に、外れ時の変動パターンが決定され(S405)、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81において外れ図柄で停止するまでの第3図柄の変動時間が決定される。このとき、S403の処理と同様に、RAM203のカウンタ用バッファに格納されている変動種別カウンタCS1,CS2の値を確認し、第1変動種別カウンタCS1の値に基づいてノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな図柄変動の変動時間を決定すると共に、第2変動種別カウンタCS2の値に基づいてリーチ発生後に最終停止図柄(本実施の形態では中図柄Z2)が停止するまでの変動時間(言い換えれば、変動図柄数)を決定する。   Next, the variation pattern at the time of detachment is determined (S405), the display time of the first symbol display device 37 is set, and the variation time of the third symbol until the third symbol display device 81 stops at the detachment symbol. Is determined. At this time, as in the process of S403, the values of the variation type counters CS1 and CS2 stored in the counter buffer of the RAM 203 are confirmed, and the normal reach, super reach, and premium reach are determined based on the value of the first variation type counter CS1. In addition, the fluctuation time (in other words, the middle symbol Z2 in the present embodiment) is stopped after the reach has occurred based on the value of the second fluctuation type counter CS2 For example, the number of fluctuation symbols) is determined.

S403の処理またはS405の処理が終わると、第1及び第2種別カウンタCS1,CS2により決定された変動時間に加減算される演出時間が決定される(S406)。このとき、RAM203のカウンタ用バッファに格納されている第3種別カウンタCS3の値に基づいて演出時間の加減算が決定され、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81の変動時間が設定される。本実施の形態では、演出時間の加減算の決定は、第3変動種別カウンタCS3の値に応じて、変動表示の時間を変更しない場合と変動表示時間を1秒加算する場合、変動表示時間を2秒加算する場合、変動表示時間を1秒減算する場合との4種類の加算値が決定される。   When the process of S403 or the process of S405 is completed, the effect time to be added to or subtracted from the variation time determined by the first and second type counters CS1 and CS2 is determined (S406). At this time, the addition / subtraction of effect time is determined based on the value of the third type counter CS3 stored in the counter buffer of the RAM 203, the display time of the first symbol display device 37 is set, and the third symbol display The variation time of the device 81 is set. In the present embodiment, the effect time addition / subtraction is determined according to the value of the third variation type counter CS3 when the variation display time is not changed and when the variation display time is added for one second, the variation display time is set to 2 In the case of adding seconds, four types of addition values are determined for the case of subtracting 1 second from the variable display time.

なお、変動表示時間が加減算される場合には、第3図柄表示装置81で大当たりの期待値が高くなる予告演出(例えば、変動図柄の変動時間を通常より長くしてスベリを伴わせるスベリ演出や予告キャラを表示させる演出、1の変動図柄の変動時間を通常より短くして即停止させる演出など)が行われる。また、第1当たり乱数カウンタC1の値が大当たりである場合は、2秒の加算値が選択される確率が高く設定されているので、遊技者は予告演出を確認することで大当たりを期待することができる。   In addition, when the variable display time is added or subtracted, a notice effect that increases the expected value of the jackpot on the third symbol display device 81 (for example, a slip effect that causes the change time of the variable symbol to be longer than usual and is accompanied by a slip) An effect of displaying a notice character is produced, for example, an effect of making the change time of one change symbol shorter than usual and stopping it immediately). In addition, when the value of the first random number counter C1 is a big hit, the probability that an added value of 2 seconds is selected is set high, so that the player expects a big hit by confirming the notice effect. Can do.

次に、S403又はS405の処理で決定された変動パターン(変動時間)に応じて変動パターンコマンドを設定し(S407)、S402又はS404の処理で設定された停止図柄に応じて停止図柄コマンドを設定する(S408)。そして、S406の処理で決定された演出時間の加算値に応じて演出時間加算コマンドを設定して(S409)、変動処理へ戻る。   Next, a variation pattern command is set according to the variation pattern (variation time) determined in S403 or S405 (S407), and a stop symbol command is set according to the stop symbol set in S402 or S404. (S408). Then, an effect time addition command is set according to the added value of the effect time determined in the process of S406 (S409), and the process returns to the variation process.

次に、図18から図20を参照して、音声ランプ制御装置113で行われる処理について説明する。図18は、音声ランプ制御装置113内のMPU221により実行される立ち上げ処理を示したフローチャートであり、この立ち上げ処理は電源投入時に起動される。   Next, processing performed by the audio lamp control device 113 will be described with reference to FIGS. FIG. 18 is a flowchart showing a start-up process executed by the MPU 221 in the sound lamp control device 113, and this start-up process is started when the power is turned on.

立ち上げ処理が実行されると、まず、電源投入に伴う初期設定処理を実行する(S1001)。具体的には、スタックポインタに予め決められた所定値を設定する。その後、電源断処理中フラグがオンしているか否かによって、今回の立ち上げ処理が瞬間的な電圧降下(瞬間的な停電、所謂「瞬停」)によって、S1115の電源断処理(図19参照)の実行途中に開始されたものであるか否かが判断される(S1002)。図19を参照して後述する通り、音声ランプ制御装置113は、主制御装置110から電源断コマンドを受信すると(図19のS1112参照)、S1115の電源断処理を実行する。かかる電源断処理の実行前に、電源断処理中フラグがオンされ、該電源断処理の終了後に、電源断処理中フラグはオフされる。よって、S1115の電源断処理が実行途中であるか否かは、電源断処理中フラグの状態によって判断できる。   When the start-up process is executed, first, an initial setting process associated with power-on is executed (S1001). Specifically, a predetermined value set in advance for the stack pointer is set. Thereafter, depending on whether or not the power-off process flag is turned on, the power-on process of S1115 (see FIG. 19) is performed due to an instantaneous voltage drop (momentary power failure, so-called “momentary power failure”). ) Is determined during execution (S1002). As will be described later with reference to FIG. 19, when the sound lamp control device 113 receives a power-off command from the main control device 110 (see S1112 in FIG. 19), it executes a power-off process in S1115. The power-off process flag is turned on before the power-off process is executed, and the power-off process flag is turned off after the power-off process ends. Therefore, whether or not the power-off process in S1115 is in the middle of execution can be determined by the state of the power-off process in progress flag.

電源断処理中フラグがオフであれば(S1002:No)、今回の立ち上げ処理は、電源が完全に遮断された後に開始されたか、瞬間的な停電が生じた後であってS1115の電源断処理の実行を完了した後に開始されたか、或いは、ノイズなどによって音声ランプ制御装置113のMPU221にのみリセットがかかって(主制御装置110からの電源断コマンドを受信することなく)開始されたものである。よって、これらの場合には、RAM223のデータが破壊されているか否かを確認する(S1003)。   If the power-off process flag is off (S1002: No), the current start-up process is started after the power supply is completely shut off or after a momentary power failure occurs and the power-off process at S1115 is performed. It was started after the execution of the process was completed, or started only after the MPU 221 of the sound lamp control device 113 was reset due to noise or the like (without receiving a power-off command from the main control device 110). is there. Therefore, in these cases, it is confirmed whether or not the data in the RAM 223 is destroyed (S1003).

RAM223のデータ破壊の確認は、次のように行われる。即ち、RAM223の特定の領域には、S1006の処理によって「55AAh」のキーワードとしてのデータが書き込まれている。よって、その特定領域に記憶されるデータをチェックし、該データが「55AAh」であればRAM223のデータ破壊は無く、逆に「55AAh」でなければRAM223のデータ破壊を確認することができる。RAM223のデータ破壊が確認されれば(S1003:Yes)、S1004へ移行して、RAM223の初期化を開始する。一方、RAM223のデータ破壊が確認されなければ(S1003:No)、S1008へ移行する。   Confirmation of data destruction of the RAM 223 is performed as follows. That is, data as a keyword “55AAh” is written in a specific area of the RAM 223 by the process of S1006. Therefore, the data stored in the specific area is checked, and if the data is “55AAh”, there is no data destruction in the RAM 223. Conversely, if the data is not “55AAh”, the data destruction in the RAM 223 can be confirmed. If data destruction of the RAM 223 is confirmed (S1003: Yes), the process proceeds to S1004, and initialization of the RAM 223 is started. On the other hand, if data destruction of the RAM 223 is not confirmed (S1003: No), the process proceeds to S1008.

なお、今回の立ち上げ処理が、電源が完全に遮断された後に開始された場合には、RAM223の特定領域に「55AAh」のキーワードは記憶されていないので(電源断によってRAM223の記憶は喪失するから)、RAM223のデータ破壊と判断され(S1003:Yes)、S1004へ移行する。一方、今回の立ち上げ処理が、瞬間的な停電が生じた後であってS1115の電源断処理の実行を完了した後に開始されたか、或いは、ノイズなどによって音声ランプ制御装置113のMPU221にのみリセットがかかって開始された場合には、RAM223の特定領域には「55AAh」のキーワードが記憶されているので、RAM223のデータは正常と判断されて(S1003:No)、S1008へ移行する。   If the current start-up process is started after the power supply is completely shut down, the keyword “55AAh” is not stored in the specific area of the RAM 223 (the memory of the RAM 223 is lost due to the power-off). ), It is determined that the data in the RAM 223 has been destroyed (S1003: Yes), and the process proceeds to S1004. On the other hand, this startup process was started after an instantaneous power failure and after completing the power-off process in S1115, or reset only to the MPU 221 of the audio lamp control device 113 due to noise or the like. When the process starts, the keyword “55AAh” is stored in the specific area of the RAM 223, so that the data in the RAM 223 is determined to be normal (S1003: No), and the process proceeds to S1008.

電源断処理中フラグがオンであれば(S1002:Yes)、今回の立ち上げ処理は、瞬間的な停電が生じた後であって、S1115の電源断処理の実行途中に、音声ランプ制御装置113のMPU221にリセットがかかって開始されたものである。かかる場合は電源断処理の実行途中なので、RAM223の記憶状態は必ずしも正しくない。よって、かかる場合には制御を継続することはできないので、処理をS1004へ移行して、RAM223の初期化を開始する。   If the power-off process flag is on (S1002: Yes), the startup process of this time is after an instantaneous power failure, and during the execution of the power-off process of S1115, the sound lamp control device 113. The MPU 221 is started after being reset. In such a case, since the power-off process is being executed, the storage state of the RAM 223 is not necessarily correct. Therefore, since control cannot be continued in such a case, the process proceeds to S1004 and initialization of the RAM 223 is started.

S1004の処理では、RAM223の全範囲の記憶領域をチェックする(S1004)。チェック方法としては、まず、1バイト毎に「0FFh」を書き込み、それを1バイト毎に読み出して「0FFh」であるか否かを確認し、「0FFh」であれば正常と判別する。かかる1バイト毎の書き込み及び確認を、「0FFh」に次いで、「55h」、「0AAh」、「00h」の順に行う。このRAM223の読み書きチェックにより、RAM223のすべての記憶領域が0クリアされる。   In the processing of S1004, the entire storage area of the RAM 223 is checked (S1004). As a check method, first, “0FFh” is written for each byte, and it is read for each byte to check whether it is “0FFh”. The writing and checking for each byte are performed in the order of “55h”, “0AAh”, and “00h” after “0FFh”. This RAM 223 read / write check clears all storage areas of the RAM 223 to zero.

RAM223のすべての記憶領域について、読み書きチェックが正常と判別されれば(S1005:Yes)、RAM223の特定領域に「55AAh」のキーワードを書き込んで、RAM破壊チェックデータを設定する(S1006)。この特定領域に書き込まれた「55AAh」のキーワードを確認することにより、RAM223にデータ破壊があるか否かがチェックされる。一方、RAM223のいずれかの記憶領域で読み書きチェックの異常が検出されれば(S1005:No)、RAM223の異常を報知して(S1007)、電源が遮断されるまで無限ループする。RAM223の異常は、表示ランプ34により報知される。なお、音声出力装置226により音声を出力してRAM223の異常報知を行うようにしても良い。   If it is determined that the read / write check is normal for all the storage areas of the RAM 223 (S1005: Yes), the keyword “55AAh” is written in the specific area of the RAM 223, and the RAM destruction check data is set (S1006). By checking the keyword “55AAh” written in the specific area, it is checked whether or not there is data corruption in the RAM 223. On the other hand, if an abnormality in the read / write check is detected in any storage area of the RAM 223 (S1005: No), the abnormality of the RAM 223 is notified (S1007), and an infinite loop is performed until the power is shut off. The abnormality of the RAM 223 is notified by the display lamp 34. Note that the audio output device 226 may output a sound to notify the RAM 223 of an abnormality.

S1008の処理では、電源断フラグがオンされているか否かを判別する(S1008)。電源断フラグはS1115の電源断処理の実行時にオンされるので(図19のS1114参照)、図19を参照して後述する通り、電源断フラグは、S1114の処理によってオンされる。つまり、電源断フラグは、S1115の電源断処理が実行される前にオンされるので、電源断フラグがオンされた状態でS1008の処理に至るのは、今回の立ち上げ処理が、瞬間的な停電が生じた後であってS1115の電源断処理の実行を完了しない状態で開始された場合である。従って、かかる場合には(S1008:Yes)、音声ランプ制御装置113の各処理を初期化するためにRAMの作業エリアをクリアし(S1009)、RAM223の初期値を設定した後(S1010)、割込み許可を設定して(S1011)、メイン処理へ移行する。なお、RAM223の作業エリアとしては、主制御装置110から受信したコマンド等を記憶する領域以外の領域をいう。   In the process of S1008, it is determined whether or not the power-off flag is turned on (S1008). Since the power-off flag is turned on when the power-off process in S1115 is executed (see S1114 in FIG. 19), the power-off flag is turned on by the process in S1114 as described later with reference to FIG. In other words, since the power-off flag is turned on before the power-off process in S1115 is executed, the current start-up process is instantaneous because the power-off flag is turned on to reach the process in S1008. This is a case where a power failure has occurred and started in a state where the execution of the power-off process in S1115 is not completed. Therefore, in such a case (S1008: Yes), the RAM work area is cleared to initialize each process of the sound lamp control device 113 (S1009), and the initial value of the RAM 223 is set (S1010), and then the interrupt is performed. The permission is set (S1011), and the process proceeds to the main process. Note that the work area of the RAM 223 is an area other than an area for storing commands received from the main control device 110.

一方、電源断フラグがオフされた状態でS1008の処理に至るのは、今回の立ち上げ処理が、例えば電源が完全に遮断された後に開始されたためにS1004からS1006の処理を経由してS1008の処理へ至ったか、或いは、ノイズなどによって音声ランプ制御装置113のMPU221にのみリセットがかかって(主制御装置110からの電源断コマンドを受信することなく)開始された場合である。よって、かかる場合には(S1008:No)、RAM223の作業領域のクリア処理であるS1009をスキップして、処理をS1010へ移行し、RAM223の初期値を設定した後(S1010)、割込み許可を設定して(S1011)、メイン処理へ移行する。   On the other hand, when the power-off flag is turned off, the process of S1008 is reached because the current start-up process is started after, for example, the power supply is completely shut down, so that the process of S1008 is performed via the processes of S1004 to S1006. This is a case where the processing has been reached, or the MPU 221 of the sound lamp control device 113 is reset only (without receiving a power-off command from the main control device 110) due to noise or the like. Therefore, in such a case (S1008: No), S1009 which is the work area clear process of the RAM 223 is skipped, the process proceeds to S1010, the initial value of the RAM 223 is set (S1010), and the interrupt permission is set. Then (S1011), the process proceeds to the main process.

なお、S1009のクリア処理をスキップするのは、S1004からS1006の処理を経由してS1008の処理へ至った場合には、S1004の処理によって、既にRAM223のすべての記憶領域はクリアされているし、ノイズなどによって音声ランプ制御装置113のMPU221にのみリセットがかかって、立ち上げ処理が開始された場合には、RAM223の作業領域のデータをクリアせず保存しておくことにより、音声ランプ制御装置113の制御を継続できるからである。   The reason for skipping the clear process of S1009 is that when the process from S1004 to S1006 is reached via the process of S1006, all the storage areas of the RAM 223 have already been cleared by the process of S1004. When only the MPU 221 of the sound lamp control device 113 is reset due to noise or the like and the start-up process is started, the data in the work area of the RAM 223 is stored without being cleared, so that the sound lamp control device 113 is saved. This is because the control can be continued.

次に、図19を参照して、音声ランプ制御装置113の立ち上げ処理後に実行されるメイン処理について説明する。図19は、音声ランプ制御装置113のMPU221により実行されるメイン処理を示したフローチャートである。メイン処理が実行されると、まず、メイン処理が開始されてから1m秒以上が経過したか否かが判別され(S1101)、1m秒以上経過していなければ(S1101:No)、S1102〜S1109の処理を行わずにS1110の処理へ移行する。S1101の処理で、1m秒経過したか否かを判別するのは、S1102〜S1109が表示(演出)に関する処理であり、短い周期(1m秒以内)で編集する必要がないのに対して、S1110の各カウンタの更新処理やS1111のコマンドの受信処理を短い周期で実行する方が好ましいからである。これにより、主制御装置110から送信されるコマンドの受信洩れを防止できる。   Next, with reference to FIG. 19, the main process executed after the startup process of the sound lamp control device 113 will be described. FIG. 19 is a flowchart showing main processing executed by the MPU 221 of the sound lamp control device 113. When the main process is executed, it is first determined whether or not 1 msec or more has elapsed since the main process was started (S1101). If 1 msec or more has not elapsed (S1101: No), S1102 to S1109. The process proceeds to S1110 without performing the process. Whether or not 1 msec has passed in the processing of S1101 is the processing related to display (production) in S1102 to S1109, and it is not necessary to edit in a short cycle (within 1 msec), whereas in S1110 This is because it is preferable to execute the counter update process and the command reception process of S1111 in a short cycle. As a result, it is possible to prevent omission of a command transmitted from the main controller 110.

S1101の処理で1m秒以上経過していれば(S1101:Yes)、表示ランプ34の点灯態様の設定や後述するS1107の処理で編集されるランプの点灯態様となるよう各ランプの出力を設定し(S1102)、その後、電源投入報知処理を実行する(S1103)。電源投入報知処理は、電源が投入された場合に所定の時間(例えば30秒)電源が投入されたことを知らせる報知を行うものであり、その報知は音声出力装置226やランプ表示装置227により行われる。また、第3図柄表示装置81の画面において電源が供給されたことを報知するようコマンドを表示制御装置114に送信するものとしても良い。なお、電源投入時でなければ、電源投入報知処理による報知は行わずにS1104の処理へ移行する。   If 1 msec or more has elapsed in the processing of S1101 (S1101: Yes), the setting of the lighting mode of the display lamp 34 or the output of each lamp is set so as to be the lighting mode of the lamp edited in the processing of S1107 described later. (S1102) Then, a power-on notification process is executed (S1103). In the power-on notification process, when the power is turned on, a notification is given to notify that the power is turned on for a predetermined time (for example, 30 seconds). The notification is performed by the audio output device 226 or the lamp display device 227. Is called. Moreover, it is good also as what transmits a command to the display control apparatus 114 to alert | report that power was supplied on the screen of the 3rd symbol display apparatus 81. FIG. If the power is not turned on, the process proceeds to S1104 without performing the notification by the power-on notification process.

S1104の処理では客待ち演出が実行され、その後、保留個数表示更新処理が実行される(S1105)。客待ち演出では、パチンコ機10が遊技者により遊技されない時間が所定時間経過した場合に、第3図柄表示装置81の表示をタイトル画面に切り替える設定などが行われ、その設定がコマンドとして表示制御装置114に送信される。保留個数表示更新処理では、作動保留球Nに応じて保留ランプ85を点灯させる処理が行われる。   In the process of S1104, a waiting-for-customer effect is executed, and then a hold number display update process is executed (S1105). In the customer waiting effect, when a time during which the pachinko machine 10 is not played by the player has elapsed for a predetermined time, setting for switching the display of the third symbol display device 81 to the title screen is performed, and the setting is displayed as a command as a display control device. 114. In the number-of-holds display update process, a process for turning on the hold lamp 85 in accordance with the operation hold ball N is performed.

その後、枠ボタン入力監視・演出処理が実行される(S1106)。この枠ボタン入力監視・演出処理では、演出効果を高めるために遊技者に操作される枠ボタン22が押されたか否かの入力を監視し、枠ボタン22の入力が確認された場合に対応した演出を行うよう設定する処理である。例えば、変動表示開始時に予告キャラが出現した場合に枠ボタン22を押すことで今回の変動による大当たりの期待値を表示したり、リーチ演出中に枠ボタン22を押すことで大当たりへの期待感を持てる演出に変更したり、複数のリーチ演出のうち1のリーチ演出を選択するための決定ボタンとしても良い。なお、枠ボタン22が配設されていない場合には、S1106の処理は省略される。   Thereafter, frame button input monitoring / effect processing is executed (S1106). This frame button input monitoring / production process monitors the input of whether or not the frame button 22 operated by the player has been pressed to enhance the production effect, and corresponds to the case where the input of the frame button 22 is confirmed. This is a process for setting to produce an effect. For example, when a notice character appears at the start of fluctuation display, the expected value of the jackpot due to the current fluctuation is displayed by pressing the frame button 22, or the feeling of expectation for the jackpot is displayed by pressing the frame button 22 during reach production. It is good also as a decision button for changing to the production which can have, or selecting one reach production out of a plurality of reach productions. If the frame button 22 is not provided, the process of S1106 is omitted.

枠ボタン入力監視・演出処理が終わると、ランプ編集処理が実行され(S1107)、その後音編集・出力処理が実行される(S1108)。ランプ編集処理では、第3図柄表示装置81で行われる表示に対応するよう電飾部29〜33の点灯パターンなどが設定される。音編集・出力処理では、第3図柄表示装置81で行われる表示に対応するよう音声出力装置226の出力パターンなどが設定され、その設定に応じて音声出力装置226から音が出力される。   When the frame button input monitoring / production process ends, the lamp editing process is executed (S1107), and then the sound editing / output process is executed (S1108). In the lamp editing process, lighting patterns and the like of the illumination units 29 to 33 are set so as to correspond to the display performed on the third symbol display device 81. In the sound editing / output process, an output pattern of the sound output device 226 is set so as to correspond to the display performed on the third symbol display device 81, and sound is output from the sound output device 226 according to the setting.

その後、液晶演出実行管理処理が実行され(S1109)、S1110の処理へ移行する。液晶演出実行管理処理では、主制御装置110から送信される変動パターンコマンドや演出時間加算コマンドに基づいて第3図柄表示装置81で行われる変動表示に要する時間と同期した時間が設定される。この液晶演出実行監視処理で設定された時間に基づいてS1107のランプ編集処理やS1108の音編集・出力処理の演出時間が設定される。   Thereafter, a liquid crystal effect execution management process is executed (S1109), and the process proceeds to S1110. In the liquid crystal effect execution management process, a time synchronized with the time required for the variable display performed by the third symbol display device 81 is set based on the change pattern command and the effect time addition command transmitted from the main control device 110. Based on the time set in the liquid crystal effect execution monitoring process, the effect time of the lamp editing process in S1107 and the sound editing / output process in S1108 is set.

S1110の処理では、第3図柄表示装置81の変動表示処理が実行される。この変動表示処理では、音声ランプ制御装置113に搭載された複数のカウンタ(大当たり時の停止図柄を設定するカウンタ、外れ時の停止図柄を選択するカウンタなど)が更新され、そのカウンタの値と主制御装置110から送信される変動パターンコマンドや停止図柄コマンドに基づき第3図柄表示装置81で停止表示される図柄を設定したり、変動表示のパターン(前後外れリーチ、前後外れ以外リーチ、完全外れ)などが設定される。その停止図柄や変動パターンは、コマンドとして表示制御装置114に送信される。   In the process of S1110, the variable display process of the third symbol display device 81 is executed. In this variation display process, a plurality of counters (a counter for setting a stop symbol at the time of big hit, a counter for selecting a stop symbol at the time of disconnection, etc.) mounted on the sound lamp control device 113 are updated. Based on the variation pattern command and the stop symbol command transmitted from the control device 110, the symbol to be stopped and displayed on the third symbol display device 81 is set, or the variation display pattern (rear / rear out, front / rear non-rear reach, complete out) Etc. are set. The stop symbol and the variation pattern are transmitted to the display control device 114 as a command.

S1110の処理では、例えば、主制御装置110から送信される変動パターンのコマンドが「完全外れ」である場合、完全外れに対応した複数のパターンのうち完全外れAパターンが選択され、第3図柄表示装置81で完全外れAパターンの演出が行われるよう表示制御装置110に対してコマンドが送信される。よって、主制御装置110により決定された1の変動パターンに対して、第3図柄表示装置81で表示される詳細な変動パターンが音声ランプ制御装置113で決定されるので、主制御装置110の制御負担を軽減することができる。さらに、主制御装置110において決定される各演出のパターンを少なくできるので、ROM202の記憶容量を少なくすることができ、コスト低減を図ることができる。   In the process of S1110, for example, when the command of the variation pattern transmitted from the main controller 110 is “completely out”, a complete out A pattern is selected from a plurality of patterns corresponding to complete out, and the third symbol display A command is transmitted to the display control device 110 so that the device 81 can produce a completely off A pattern. Therefore, since the detailed variation pattern displayed on the third symbol display device 81 is determined by the sound lamp control device 113 with respect to one variation pattern determined by the main control device 110, the control of the main control device 110 is performed. The burden can be reduced. Furthermore, since the pattern of each effect determined in the main controller 110 can be reduced, the storage capacity of the ROM 202 can be reduced and the cost can be reduced.

そして、主制御装置110からのコマンドを受信する(S1111)。主制御装置110からのコマンドを受信すると、そのコマンドに応じて音声ランプ制御装置113で用いるコマンドであればそのコマンドに対応した処理を行い、処理結果をワークRAM233に記憶し、表示制御装置114で用いるコマンドであればそのコマンドを表示制御装置114に送信する。   Then, the command from the main control device 110 is received (S1111). When a command is received from the main control device 110, if the command is used in the sound lamp control device 113 in accordance with the command, processing corresponding to the command is performed, the processing result is stored in the work RAM 233, and the display control device 114 If it is a command to be used, the command is transmitted to the display control device 114.

S1111の処理が終わると、ワークRAM233に電源断の発生情報が記憶されているか否かを判別する(S1112)。電源断の発生情報は、主制御装置110から電源断コマンドを受信した場合に記憶される。S1112の処理で電源断の発生情報が記憶されていれば(S1112:Yes)、電源断フラグ及び電源断処理中フラグを共にオンして(S1114)、電源断処理を実行する(S1115)。電源断処理の実行後は、電源断処理中フラグをオフし(S1116)、その後、処理を、無限ループする。電源断処理では、割込処理の発生を禁止すると共に、各出力ポートをオフして、音声出力装置226およびランプ表示装置227からの出力をオフする。また、電源断の発生情報の記憶も消去する。   When the processing of S1111 is completed, it is determined whether or not the information on occurrence of power interruption is stored in the work RAM 233 (S1112). The information on the occurrence of power-off is stored when a power-off command is received from the main controller 110. If power failure occurrence information is stored in the processing of S1112 (S1112: Yes), both the power interruption flag and the power interruption processing flag are turned on (S1114), and the power interruption processing is executed (S1115). After the power-off process is executed, the power-off process flag is turned off (S1116), and then the process loops infinitely. In the power-off process, the generation of the interrupt process is prohibited and each output port is turned off to turn off the output from the audio output device 226 and the lamp display device 227. Further, the storage of the information on occurrence of power interruption is also erased.

一方、S1112の処理で電源断の発生情報が記憶されていなければ(S1112:No)、内枠12または前面枠14のいずれか一方の開放、または内枠12および前面枠14の両方の開放があった場合に、音声出力装置226およびランプ表示装置227を用いて報知を行う扉開放報知処理(S1113)を実行する。   On the other hand, if the information on the occurrence of power interruption is not stored in the process of S1112 (S1112: No), either the inner frame 12 or the front frame 14 is opened, or both the inner frame 12 and the front frame 14 are opened. If there is, a door opening notification process (S1113) for performing notification using the audio output device 226 and the lamp display device 227 is executed.

ここで、図20を参照して、扉開放報知処理(S1113)について説明する。図20は、音声ランプ制御装置113のMPU221により実行される扉開放報知処理を示したフローチャートである。この扉開放報知処理は、オフ中枠開放コマンド、オン中枠開放コマンドまたは枠閉鎖コマンドのいずれかのコマンドを音声ランプ制御装置113が受信したか否かを判定し、その判定に応じて報知を実行開始または実行終了する処理である。   Here, the door opening notification process (S1113) will be described with reference to FIG. FIG. 20 is a flowchart showing a door opening notification process executed by the MPU 221 of the sound lamp control device 113. In this door opening notification process, it is determined whether the voice lamp control device 113 has received any command of an off-frame open command, an on-frame open command, or a frame close command, and a notification is made according to the determination. It is a process that starts or ends execution.

扉開放報知処理では、まず、S1111の処理(図19参照)で、パチンコ機10の電源がオフされている間に内枠12または前面枠14が開放したことを示すオフ中枠開放コマンドを受信したか否かが判定される(S1201)。オフ中枠開放コマンドを受信した場合には(S1201:Yes)、パチンコ機10の電源がオフされている間に内枠12または前面枠14が開放したことを、音声出力装置226およびランプ表示装置227を用いて報知開始する(S1202)。具体的には、この報知では、例えば、ランプ表示装置227を用いて、パチンコ機10の電源がオフされている間に内枠12または前面枠14が開放したことを示すために、例えば、1秒間に1回の点滅を実行開始したり、音声出力装置226を用いて、「点検して下さい」と電子音で報知開始したりする。これにより、パチンコ機10の電源がオフされている間に内枠12または前面枠14が開放されたことを不特定多数の者に報知することができる。   In the door opening notification process, first, in the process of S1111 (see FIG. 19), an off-intermediate frame opening command indicating that the inner frame 12 or the front frame 14 has been opened while the power of the pachinko machine 10 is turned off is received. It is determined whether or not it has been done (S1201). When the off-in-frame release command is received (S1201: Yes), the voice output device 226 and the lamp display device indicate that the inner frame 12 or the front frame 14 has been released while the power of the pachinko machine 10 is turned off. Notification is started using 227 (S1202). Specifically, in this notification, for example, in order to indicate that the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off by using the lamp display device 227, for example, 1 The flashing is started once per second, or the voice output device 226 is used to start notification with an electronic sound “Please check”. Thereby, it is possible to notify an unspecified number of persons that the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off.

S1202の処理後、この枠開放報知処理を終了する。なお、このS1202の処理による報知が既に実行されているときに、S1111の処理で再度、オフ中枠開放コマンドを受信した場合には(S1201:Yes)、S1202の処理を改めて行うのではなく、既に実行されているS1202の処理を継続して実行する。   After the processing of S1202, this frame release notification processing is terminated. In addition, when the notification by the process of S1202 is already executed, when the off-in-frame release command is received again by the process of S1111 (S1201: Yes), the process of S1202 is not performed again. The process of S1202 that has already been executed is continued.

一方、S1111の処理(図19参照)で、オフ中枠開放コマンドを受信していない場合には(S1201:No)、S1111の処理(図19参照)で、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放したことを示すオン中枠開放コマンドを受信したか否かが判定される(S1203)。オン中枠開放コマンドを受信した場合には(S1203:Yes)、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放したことを、音声出力装置226およびランプ表示装置227を用いて報知開始する(S1204)。具体的には、この報知では、例えば、ランプ表示装置227を用いて、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放したことを示すために、例えば、2秒間に1回の点滅を実行開始させたり、音声出力装置226を用いて、「扉が開いています」と電子音で報知開始したりする。これにより、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放されたことを不特定多数の者に報知することができる。   On the other hand, in the process of S1111 (see FIG. 19), when the off-in-frame release command is not received (S1201: No), the power of the pachinko machine 10 is turned on in the process of S1111 (see FIG. 19). It is determined whether or not an on-in-frame frame release command indicating that the inner frame 12 or the front frame 14 has been opened is received (S1203). When the on-frame opening command is received (S1203: Yes), the voice output device 226 and the lamp display device indicate that the inner frame 12 or the front frame 14 has been opened while the pachinko machine 10 is powered on. Notification is started using 227 (S1204). Specifically, in this notification, for example, in order to indicate that the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned on using the lamp display device 227, for example, 2 Flashing once per second is started, or the sound output device 226 is used to start an electronic sound of “the door is open”. Thereby, it is possible to notify an unspecified number of people that the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned on.

更に、S1111の処理(図19参照)で、オン中枠開放コマンドを受信していない場合には(S1203:No)、S1111の処理(図19参照)で、パチンコ機10の電源がオンされている間に内枠12および前面枠14が閉鎖していることを示すオン中枠閉鎖コマンドを受信したか否かが判定される(S1205)。オン中枠閉鎖コマンドを受信した場合には(S1205:Yes)、S1204の処理で開始した報知を終了する(S1206)。その後、この枠開放報知処理を終了する。なお、S1111の処理(図19参照)で、オン中枠閉鎖コマンドを受信していない場合には(S1205:No)、この枠開放報知処理を終了する。   Furthermore, if the on-frame open command has not been received in the process of S1111 (see FIG. 19) (S1203: No), the power of the pachinko machine 10 is turned on in the process of S1111 (see FIG. 19). During this time, it is determined whether or not an ON middle frame closing command indicating that the inner frame 12 and the front frame 14 are closed is received (S1205). When the on-in-frame closing command is received (S1205: Yes), the notification started in the process of S1204 is terminated (S1206). Thereafter, the frame opening notification process is terminated. If the on-in-frame closing command is not received in the processing of S1111 (see FIG. 19) (S1205: No), the frame opening notification processing is terminated.

上述の通り、音声ランプ制御装置113は、S1111(図19参照)の処理でオフ中枠開放コマンドを受信した場合には、パチンコ機10の電源がオフされている間に内枠12または前面枠14が開放したことを、音声出力装置226およびランプ表示装置227を用いて報知開始する(S1202)。なお、この報知は、RAM消去スイッチ122を操作すると共に、パチンコ機10の電源をオンして、主制御装置110の立ち上げ処理のS116の処理で、オフ中枠開放フラグ203aがオフされるまで継続して行われる。   As described above, when the sound lamp control device 113 receives the off-in-frame release command in the process of S1111 (see FIG. 19), the inner frame 12 or the front frame while the power of the pachinko machine 10 is turned off. 14 starts to be notified using the audio output device 226 and the lamp display device 227 (S1202). This notification is made until the RAM erase switch 122 is operated, the power of the pachinko machine 10 is turned on, and the off-in-frame release flag 203a is turned off in the process of S116 of the startup process of the main controller 110. Continued.

このように、一旦オンされたオフ中枠開放フラグ203aをオフするには、RAM消去スイッチ122を操作すると共に、パチンコ機10の電源をオンして、S116の処理で使用RAM領域をクリアしない限り、オフ中枠開放フラグ203aをオフすることができない。よって、パチンコ機10の電源がオンされた場合には、パチンコ機10は、パチンコ機10の電源がオフされている間に内枠12または前面枠14の開放が行われたことを確実に不特定多数の者に報知することができる。   Thus, in order to turn off the off-in-frame release flag 203a once turned on, the RAM erase switch 122 is operated and the power of the pachinko machine 10 is turned on, and the used RAM area is not cleared in the process of S116. The off-in-frame release flag 203a cannot be turned off. Therefore, when the power of the pachinko machine 10 is turned on, the pachinko machine 10 does not reliably confirm that the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off. A specific number of persons can be notified.

また、上述の通り、音声ランプ制御装置113は、S1111(図19参照)の処理でオン中枠開放コマンドを受信した場合には、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放したことを、音声出力装置226およびランプ表示装置227を用いて報知開始する(S1204)。なお、この報知は、内枠12および前面枠14が閉鎖され、オン中枠閉鎖コマンドを受信するまで継続して行われるので、パチンコ機10の電源がオンされている間に内枠12または前面枠14が開放中であることを不特定多数の者に報知することができる。   Further, as described above, when the sound lamp control device 113 receives the on-in-frame release command in the process of S1111 (see FIG. 19), Notification that the front frame 14 has been opened is started using the audio output device 226 and the lamp display device 227 (S1204). This notification is continuously performed until the inner frame 12 and the front frame 14 are closed and the on-in-frame closing command is received. An unspecified number of people can be notified that the frame 14 is open.

図18の説明に戻る。扉開放報知処理(S1113)の実行後、RAM223に記憶されるキーワードに基づき、RAM223が破壊されているか否かが判別され(S1117)、RAM223が破壊されていなければ(S1117:No)、S1101の処理へ戻り、繰り返しメイン処理が実行される。一方、RAM223が破壊されていれば(S1117:Yes)、以降の処理の実行を停止させるために、処理を無限ループする。ここで、RAM破壊と判別されて無限ループするとメイン処理が実行されないので、その後第3図柄表示装置81による表示が変化しない。よって、遊技者は、異常が発生したことを知ることができるので、ホールの店員などを呼びパチンコ機10の修復などを頼むことができる。また、RAM223が破壊されていると確認された場合に、音声出力装置226やランプ表示装置227によりRAM破壊の報知を行うものとしても良い。   Returning to the description of FIG. After the door opening notification process (S1113) is executed, it is determined whether or not the RAM 223 is destroyed based on the keyword stored in the RAM 223 (S1117). If the RAM 223 is not destroyed (S1117: No), Returning to the process, the main process is repeatedly executed. On the other hand, if the RAM 223 is destroyed (S1117: Yes), the process is looped infinitely in order to stop the subsequent processes. Here, if it is determined that the RAM is destroyed and an infinite loop is performed, the main process is not executed, and thereafter the display on the third symbol display device 81 does not change. Therefore, since the player can know that an abnormality has occurred, he can call a hall clerk or the like and request repair of the pachinko machine 10 or the like. Further, when it is confirmed that the RAM 223 is destroyed, the sound output device 226 or the lamp display device 227 may notify the RAM destruction.

以上、説明したように、パチンコ機10によれば、パチンコ機10の電源がオフである場合に、内枠12または前面枠14が開放されると、枠開放検出回路260は、駆動電圧Vbおよび停電信号SG1bを出力した後に、リセット信号SG3bを出力する。よって、パチンコ機10の電源がオフされていても、MPU201を一時的に正常に立ち上げることができる。なお、パチンコ機10の電源がオフである場合に、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンにする。このオフ中枠開放フラグ203aがオンとなると、パチンコ機10は、次回にパチンコ機10の電源がオンされた場合に、音声出力装置226およびランプ表示装置227を用いて、内枠12または前面枠14が開放されたことを報知する。よって、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。従って、ホールコンピュータ262を24時間動作させ続けていない遊技場でも、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたことを検出することができる。   As described above, according to the pachinko machine 10, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is off, the frame open detection circuit 260 detects the drive voltage Vb and After outputting the power failure signal SG1b, the reset signal SG3b is output. Therefore, even if the power of the pachinko machine 10 is turned off, the MPU 201 can be temporarily started up normally. When the power of the pachinko machine 10 is off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the pachinko machine 10 turns on the off-frame open flag 203a. When the off-in-frame release flag 203a is turned on, the pachinko machine 10 uses the audio output device 226 and the lamp display device 227 when the power to the pachinko machine 10 is turned on next time, and the inner frame 12 or the front frame. Informs that 14 is opened. Therefore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off can be specified. Therefore, even in a game arcade where the hall computer 262 has not been operated for 24 hours, it is possible to detect that the inner frame 12 or the front frame 14 has been opened when the pachinko machine 10 is powered off.

また、オフ中枠開放フラグ203aは、RAM消去スイッチ122を操作して、主制御装置110の立ち上げ処理のS116の処理で、使用RAM領域がクリアされた場合にオフされる。よって、オフ中枠開放フラグ203aが一旦オンされると、RAM消去スイッチ122を操作して、S116の処理で使用RAM領域をクリアしない限り、オフ中枠開放フラグ203aをオフすることができない。よって、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されて、オフ中枠開放フラグ203aがオンされた場合には、その後に、不正行為者がオフ中枠開放フラグ203aをオフに戻すことを不可能にすることができる。更に、RAM消去スイッチ122を操作して、S116の処理で使用RAM領域をクリアしない限り、オフ中枠開放フラグ203aをオフすることができないので、パチンコ機10の電源がオンされた場合には、パチンコ機10は、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたことを確実に不特定多数の者に報知することができる。   Further, the off-in-frame release flag 203a is turned off when the RAM deletion switch 122 is operated and the used RAM area is cleared in the process of S116 of the startup process of the main controller 110. Therefore, once the off-in-frame release flag 203a is turned on, the off-in-frame release flag 203a cannot be turned off unless the RAM erase switch 122 is operated to clear the used RAM area in the process of S116. Therefore, when the inner frame 12 or the front frame 14 is opened and the off-in-frame release flag 203a is turned on when the power of the pachinko machine is turned off, the fraudster then turns off the off-in-frame. It is possible to disable the release flag 203a from being turned off. Further, the off-frame open flag 203a cannot be turned off unless the RAM erase switch 122 is operated to clear the used RAM area in the process of S116. Therefore, when the power of the pachinko machine 10 is turned on, The pachinko machine 10 can reliably notify an unspecified number of people that the inner frame 12 or the front frame 14 has been opened when the power of the pachinko machine 10 is turned off.

また、パチンコ機10の電源がオフである場合に、枠開放検出回路260によってMPU201が一時的に立ち上げられると、パチンコ機10は、オフ中枠開放フラグ203aをオンすることに加え、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力する。この出力されたパルス信号は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたパルス信号を解析することによっても、パチンコ機10の電源がオフされているときに内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。更には、ホールコンピュータ262にパチンコ機10からパルス信号が出力されたことと共に、その出力されたパルス信号の出力時刻を記憶させることで、特定したパチンコ機10の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   When the power of the pachinko machine 10 is off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the pachinko machine 10 turns on the off-in-frame opening flag 203a, A pulse signal having a pulse width of 1 msec is output to 262. The output pulse signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, by analyzing the pulse signal stored in the hall computer 262, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off is specified. Can do. Furthermore, the hall computer 262 outputs a pulse signal from the pachinko machine 10 and stores the output time of the output pulse signal, thereby allowing the inner frame 12 of the specified pachinko machine 10 to be opened or the front frame. 14 open times can be detected.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通し、その導通後から約4.4秒経過すると、まず、停電信号SG1bを停止する(スイッチSW1またはスイッチSW2が導通し、その導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時に、停止信号SG1bを停止する)。次に、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.4秒経過すると、リセット信号SG3bを停止する(スイッチSW1またはスイッチSW2の導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時から約5.0秒経過後に、リセット信号SG3bを停止する)。そして、枠開放検出回路260は、スイッチSW1またはスイッチSW2の導通後から約9.9秒経過すると、MPU201の電源端子に出力される駆動電圧Vbを約4.0ボルトに低下させる(スイッチSW1またはスイッチSW2の導通後から約4.4秒経過する前に、開放された内枠12または開放された前面枠14が閉鎖された場合には、その閉鎖時から約5.5秒経過後に、駆動電圧Vbを約4.0ボルトに低下させる)。よって、パチンコ機10の電源がオフされているときに、内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201を一時的に立ち上げても、枠開放検出回路260は、その立ち上げたMPU201を正常に終了させることができる。   Further, the frame open detection circuit 260 first stops the power failure signal SG1b when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on and about 4.4 seconds have elapsed after the turn-on. If the opened inner frame 12 or the opened front frame 14 is closed before the switch SW1 or the switch SW2 is turned on and about 4.4 seconds have passed since the turn-on, the stop signal is displayed at the time of closing. SG1b is stopped). Next, the frame open detection circuit 260 stops the reset signal SG3b when about 9.4 seconds have elapsed after the switch SW1 or SW2 is turned on (about 4.4 seconds have passed after the switch SW1 or switch SW2 is turned on). If the opened inner frame 12 or the opened front frame 14 is closed before, the reset signal SG3b is stopped after about 5.0 seconds from the closing). The frame opening detection circuit 260 reduces the drive voltage Vb output to the power supply terminal of the MPU 201 to about 4.0 volts when about 9.9 seconds have elapsed after the switch SW1 or SW2 is turned on (switch SW1 or SW2). If the opened inner frame 12 or the opened front frame 14 is closed before about 4.4 seconds have elapsed after the switch SW2 is turned on, the drive is performed after about 5.5 seconds have elapsed since the closing. Voltage Vb is reduced to about 4.0 volts). Therefore, even if the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine 10 is turned off and the MPU 201 is temporarily activated by the frame opening detection circuit 260, the frame opening detection circuit 260 The launched MPU 201 can be normally terminated.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通しても、その導通時から約4.4秒が経過すると、内枠12または前面枠14の開放期間に拘らず、コンデンサCD1から供給される電力によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を、トランジスタTR1によって停止する。そして、トランジスタTR1による停止後は、枠開放検出回路260は、コンデンサCD4の放電によって、駆動電圧Vbの出力、リセット信号SG3bの出力を行う。よって、枠開放検出回路260は、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、枠開放検出回路260へ直流電源DC1から12ボルトの直流電圧が供給されない場合に、即ち、枠開放検出回路260へコンデンサCD1から約11.3ボルトの直流電圧が供給される場合に、コンデンサCD1から電力が供給される期間を、内枠12または前面枠14の開放期間に拘らず、約4.4秒間に留めることができる。よって、枠開放検出回路260は、コンデンサCD1に充電された電力の消費を抑制して、内枠12または前面枠14の開放検出を複数回に亘って行うことができる。   Further, the frame opening detection circuit 260 opens the inner frame 12 or the front frame when approximately 4.4 seconds elapses after the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. The transistor TR1 stops the output of the drive voltage Vb, the output of the reset signal SG3b, the output of the power failure signal SG1b, and the charging of the capacitor CD4 performed by the electric power supplied from the capacitor CD1, regardless of the open period 14. After the stop by the transistor TR1, the frame opening detection circuit 260 outputs the drive voltage Vb and the reset signal SG3b by discharging the capacitor CD4. Therefore, the frame opening detection circuit 260, for example, when the game hall business hours end and the power supply to the pachinko machine 10 is cut off, and a DC voltage of 12 volts is not supplied to the frame opening detection circuit 260 from the DC power supply DC1. That is, when a DC voltage of about 11.3 volts is supplied from the capacitor CD1 to the frame open detection circuit 260, the period during which power is supplied from the capacitor CD1 is the open period of the inner frame 12 or the front frame 14. Regardless, it can be kept in about 4.4 seconds. Therefore, the frame opening detection circuit 260 can detect the opening of the inner frame 12 or the front frame 14 a plurality of times while suppressing the consumption of the electric power charged in the capacitor CD1.

また、枠開放検出回路260は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通しても、その導通時から約4.4秒が経過する前に、開放された内枠12または開放された前面枠14が閉鎖されると、スイッチSW1またはスイッチSW2を遮断して、コンデンサCD1から供給される電力によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を停止する。そして、内枠12および前面枠14の閉鎖後は、コンデンサCD4の放電によって、駆動電圧Vbの出力、リセット信号SG3bの出力を行う。   Further, the frame open detection circuit 260 is configured so that even if the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the inner frame 12 or the front frame 14 is opened before about 4.4 seconds elapses. When the frame 12 or the opened front frame 14 is closed, the switch SW1 or the switch SW2 is cut off, the output of the drive voltage Vb performed by the power supplied from the capacitor CD1, the output of the reset signal SG3b, the power failure signal SG1b And the charging of the capacitor CD4 are stopped. After the inner frame 12 and the front frame 14 are closed, the drive voltage Vb and the reset signal SG3b are output by discharging the capacitor CD4.

このように、コンデンサCD4の充電が完了すると、その後は、コンデンサCD4の放電によって駆動電圧Vbの出力、リセット信号SG3bの出力を行うことができるので、内枠12または前面枠14の開放期間が約4.4秒以内である場合には、コンデンサCD1からの電力供給によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電の各期間を、更に短期間に留めることができる。従って、内枠12または前面枠14の開放によるコンデンサCD1の電力消費量を更に抑制することができる。   As described above, when the charging of the capacitor CD4 is completed, the driving voltage Vb and the reset signal SG3b can be output by discharging the capacitor CD4. Therefore, the open period of the inner frame 12 or the front frame 14 is approximately If the time is within 4.4 seconds, the output voltage Vb, the reset signal SG3b, the power failure signal SG1b, and the capacitor CD4 charged by the power supply from the capacitor CD1 are further shortened. Can be stopped. Therefore, the power consumption of the capacitor CD1 due to the opening of the inner frame 12 or the front frame 14 can be further suppressed.

ここで、コンデンサCD1は容量が1Fであり、コンデンサCD1に印加される電圧は約11.3ボルトであるので、コンデンサCD1に蓄えられる電荷は、コンデンサCD1の容量とコンデンサCD1の印加電圧との積から約11.3C(クーロン)となる。このコンデンサCD1に蓄えられる約11.3Cの電荷は、コンデンサCD1からの電力供給によって行われる駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電の各期間が約4.4秒間である場合には、電力の供給回数で約11回分に相当する。従って、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、内枠12の開放(スイッチSW1の導通)または前面枠14の開放(スイッチSW2の導通)が複数回に亘って行われたときでも、枠開放検出回路260は、内枠12の開放または前面枠14の開放(スイッチSW1の導通またはスイッチSW2の導通)を、約11回まで毎回確実に検出し、MPU201を一時的に正常に立ち上げて、オフ中枠開放フラグ203aをオンすることができる。このとき、内枠12の開放または前面枠14の開放が約11回付近となると、コンデンサCD1に蓄えられる電力が少なくなり、駆動電圧Vbの低下、リセット信号SG3の電圧低下、停電信号SG1の電圧低下およびコンデンサCD4の充電量の低下が発生する。しかし、内枠12または前面枠14が開放された場合に、枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bの電圧が約4.3ボルトを超えると共に、枠開放検出回路260の電源出力端子から出力される駆動電圧Vbおよび枠開放検出回路260の電断信号出力端子から出力される停電信号SG1bの電圧が約4.0ボルトを超えていれば、パチンコ機10の電源がオフされていたとしても、MPU201を一時的に正常に立ち上げて、オフ中枠開放フラグ203aをオンすることができる。更には、ホールコンピュータ262へパルス幅1m秒のパルス信号を出力することができる。   Here, since the capacitor CD1 has a capacitance of 1F and the voltage applied to the capacitor CD1 is approximately 11.3 volts, the charge stored in the capacitor CD1 is the product of the capacitance of the capacitor CD1 and the applied voltage of the capacitor CD1. To about 11.3 C (coulomb). The electric charge of about 11.3 C stored in the capacitor CD1 is approximately during each period of output of the driving voltage Vb, output of the reset signal SG3b, output of the power failure signal SG1b, and charging of the capacitor CD4 performed by supplying power from the capacitor CD1. In the case of 4.4 seconds, this corresponds to about 11 times of power supply. Therefore, for example, when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is shut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1, the inner frame 12 is opened (the switch SW1 is turned off). Continuity) or the opening of the front frame 14 (conduction of the switch SW2) is performed a plurality of times, the frame opening detection circuit 260 opens the inner frame 12 or the front frame 14 (conduction or conduction of the switch SW1). The conduction of the switch SW2) can be reliably detected every time up to about 11 times, and the MPU 201 can be normally raised normally to turn on the off-in-frame release flag 203a. At this time, when the opening of the inner frame 12 or the opening of the front frame 14 is about 11 times, the electric power stored in the capacitor CD1 decreases, the drive voltage Vb decreases, the reset signal SG3 decreases, the power failure signal SG1 decreases. A decrease and a decrease in the charge amount of the capacitor CD4 occur. However, when the inner frame 12 or the front frame 14 is opened, the voltage of the reset signal SG3b output from the reset signal output terminal of the frame open detection circuit 260 exceeds about 4.3 volts, and the frame open detection circuit 260 If the voltage of the drive voltage Vb output from the power supply output terminal and the voltage of the power failure signal SG1b output from the power interruption signal output terminal of the frame opening detection circuit 260 exceed about 4.0 volts, the power of the pachinko machine 10 is Even if it is turned off, the MPU 201 can be temporarily started up normally and the off-in-frame release flag 203a can be turned on. Furthermore, a pulse signal having a pulse width of 1 msec can be output to the hall computer 262.

なお、枠開放検出回路260では、内枠12および前面枠14が閉鎖されているときには(スイッチSW1およびスイッチSW2が遮断されているときには)、タイマIC1のOUT端子電圧が約10.6ボルトであるので、枠開放検出回路260のFET1のドレイン端子Dとソース端子Sとの端子間およびFET2のドレイン端子Dとソース端子Sとの端子間が導通状態となる。また、内枠12および前面枠14が閉鎖されているので、FET3のドレイン端子Dとソース端子Sとの端子間が導通状態となる。ただし、このときには、トランジスタTR1のエミッタ端子eとコレクタ端子cとの端子間の導通が遮断されているので、FET1のドレイン端子Dとソース端子Sとの端子間、FET2のドレイン端子Dとソース端子Sとの端子間およびFET3のドレイン端子Dとソース端子Sとの端子間には、コンデンサCD1からの電流が流れ込まない。よって、内枠12および前面枠14が閉鎖されているときに、コンデンサCD1に充電された電力がFET1のドレイン端子Dとソース端子Sとの端子間、FET2のドレイン端子Dとソース端子Sとの端子間およびFET3のドレイン端子Dとソース端子Sとの端子間に流れ込んで消費されることはない。   In frame open detection circuit 260, when inner frame 12 and front frame 14 are closed (when switches SW1 and SW2 are shut off), the OUT terminal voltage of timer IC1 is about 10.6 volts. Therefore, the terminal between the drain terminal D and the source terminal S of the FET 1 of the frame opening detection circuit 260 and the terminal between the drain terminal D and the source terminal S of the FET 2 are brought into conduction. Further, since the inner frame 12 and the front frame 14 are closed, the terminal between the drain terminal D and the source terminal S of the FET 3 is in a conductive state. However, at this time, the conduction between the terminals of the emitter terminal e and the collector terminal c of the transistor TR1 is cut off, so that the terminal between the drain terminal D and the source terminal S of the FET1 and the drain terminal D and the source terminal of the FET2 are separated. The current from the capacitor CD1 does not flow between the terminals with S and between the drain terminal D and the source terminal S of the FET 3. Therefore, when the inner frame 12 and the front frame 14 are closed, the power charged in the capacitor CD1 is between the drain terminal D and the source terminal S of the FET1, and between the drain terminal D and the source terminal S of the FET2. It does not flow between terminals and between the drain terminal D and the source terminal S of the FET 3 and is not consumed.

また、パチンコ機10の電源がオフされ、内枠12および前面枠14が閉鎖された状態で枠開放検出回路260がコンデンサCD1の電力を消費する量は、タイマIC1の待機電力とNOTIC3の消費電力程度である。しかも、FET1〜FET3には、各ゲート端子Gに電圧が印加されるだけであるので、FET1〜FET3で消費される電力は微量である。よって、これらの電力の消費は、コンデンサCD1の充電量に著しい減少をもたらすものではない。   Further, the amount of power that the frame open detection circuit 260 consumes the power of the capacitor CD1 in a state where the power of the pachinko machine 10 is turned off and the inner frame 12 and the front frame 14 are closed is the standby power of the timer IC1 and the power consumption of the NOTIC3. Degree. In addition, since only a voltage is applied to each gate terminal G in FET1 to FET3, the power consumed in FET1 to FET3 is very small. Therefore, the consumption of these powers does not cause a significant decrease in the charge amount of the capacitor CD1.

なお、本実施形態のパチンコ機10では、内枠12または前面枠14の開放があったことの報知を、音声ランプ制御装置113が制御する音声出力装置226およびランプ表示装置227を用いて行ったが、これに限られるものではない。内枠12または前面枠14の開放があったことの報知を、音声ランプ制御装置113が制御する音声出力装置226およびランプ表示装置227を用いて行うのではなく、MPU201の立ち上がりと共に動作可能となり、MPU201が制御を行う音声出力装置やランプ表示装置で行うことも当然に可能である。ただし、この場合には、パチンコ機10の電源がオフされているときに、不正行為者により内枠12または前面枠14が開放されて、枠開放検出回路260により一時的にMPU201が立ち上げられると、MPU201が制御を行う音声出力装置やランプ表示装置も立ち上がることになり、オフ中枠開放フラグ203aがオンとなった場合には、不正行為者に報知がされてしまうことになる。ここで、パチンコ機10の電源がオフされており、その電源のオフ中に内枠12または前面枠14が開放されて、枠開放検出回路260によってMPU201が一時的に立ち上げられた場合に実行される処理であるS201〜S213:Yes〜S224の処理(図12参照)は、少なくとも、コンデンサCD4の放電により枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3bが、約4.3ボルトに低下するまでの期間中、即ち、約5.0秒の期間中(図8参照)で実行完了するように、プログラムが組まれている。この特定を活かし、MPU201が制御を行う音声出力装置やランプ表示装置で報知を行う場合には、パチンコ機10の電源がオンされてからの時間をカウンタにより計時し、例えばパチンコ機10の電源がオンされてから30秒後に(カウンタが30秒を計時した後に)、報知開始するように構成すればよい。そうすれば、枠開放検出回路260によってMPU201が一時的に立ち上げられた場合には、パチンコ機10の電源がオンされてから30秒後には、即ち、カウンタが30秒を計時する前には、MPU201は立ち下げられているので(終了しているので)報知が実行されない一方、パチンコ機10の電源が通常通りにオンされてMPU201が立ち上げられた場合には報知が行われるので、不正行為者への報知を防止しつつ、パチンコ機10の電源が通常通りにオンされた場合には報知を行うことができる。   In the pachinko machine 10 according to the present embodiment, the notification that the inner frame 12 or the front frame 14 has been opened is performed using the audio output device 226 and the lamp display device 227 controlled by the audio lamp control device 113. However, it is not limited to this. The notification that the inner frame 12 or the front frame 14 has been opened is not performed using the audio output device 226 and the lamp display device 227 controlled by the audio lamp control device 113, but can be operated with the rise of the MPU 201. Of course, it is also possible to use an audio output device or a lamp display device that is controlled by the MPU 201. However, in this case, when the power of the pachinko machine 10 is turned off, the inner frame 12 or the front frame 14 is opened by an unauthorized person, and the MPU 201 is temporarily started up by the frame opening detection circuit 260. Then, the audio output device and the lamp display device that are controlled by the MPU 201 are also started up, and when the off-in-frame opening flag 203a is turned on, the unauthorized person is notified. This is executed when the power of the pachinko machine 10 is turned off, the inner frame 12 or the front frame 14 is opened while the power is turned off, and the MPU 201 is temporarily started up by the frame open detection circuit 260. The processing of S201 to S213: Yes to S224 (see FIG. 12), which is performed, is performed when at least the reset signal SG3b output from the reset signal output terminal of the frame opening detection circuit 260 by the discharge of the capacitor CD4 is about 4. The program is programmed to complete execution during the period until it drops to 3 volts, that is, during a period of about 5.0 seconds (see FIG. 8). Taking advantage of this specification, when the MPU 201 performs notification using a sound output device or a lamp display device, the time from when the power of the pachinko machine 10 is turned on is counted by a counter. For example, the power of the pachinko machine 10 is What is necessary is just to comprise so that alerting | reporting may be started 30 seconds after turning on (after a counter time-measures 30 seconds). Then, when the MPU 201 is temporarily started up by the frame opening detection circuit 260, 30 seconds after the pachinko machine 10 is turned on, that is, before the counter measures 30 seconds. Since the MPU 201 is shut down (because it is terminated), the notification is not executed. On the other hand, if the MPU 201 is started up with the power of the pachinko machine 10 turned on normally, the notification is performed. While the notification to the actor is prevented, the notification can be performed when the power of the pachinko machine 10 is normally turned on.

なお、本実施形態のパチンコ機10では、パチンコ機10の電源がオフされているときに、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を開始したが、これに限られるものではない。即ち、パチンコ機10の枠開放検出回路260に搭載される各部品の接続を変更し、内枠12または前面枠14が開放され、その開放された内枠12または前面枠14が閉鎖された場合に、その閉鎖時から、駆動電圧Vbの出力、リセット信号SG3bの出力、停電信号SG1bの出力およびコンデンサCD4の充電を開始しても良い。   In the pachinko machine 10 of the present embodiment, the driving is performed when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is conductive when the power of the pachinko machine 10 is turned off. Although the output of the voltage Vb, the output of the reset signal SG3b, the output of the power failure signal SG1b, and the charging of the capacitor CD4 are started, the present invention is not limited to this. That is, when the connection of each component mounted on the frame opening detection circuit 260 of the pachinko machine 10 is changed, the inner frame 12 or the front frame 14 is opened, and the opened inner frame 12 or the front frame 14 is closed In addition, from the closing time, the output of the drive voltage Vb, the output of the reset signal SG3b, the output of the power failure signal SG1b, and the charging of the capacitor CD4 may be started.

ただし、本実施形態のパチンコ機10の枠開放検出回路260では、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、リセット信号SG3bの出力を開始するように構成しているので、内枠12または前面枠14の開放を素早く検出できる。よって、特にパチンコ機10の電源がオンされている営業時間中には、内枠12または前面枠14が開放されて主制御装置110または遊技盤13に不正行為が行われる前に、内枠12または前面枠14の開放を検出することができる。従って、パチンコ機10へ電源が供給されている場合に発生する不正行為による異常動作を防止することができる。   However, in the frame open detection circuit 260 of the pachinko machine 10 according to the present embodiment, the output of the reset signal SG3b is started when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. Thus, the opening of the inner frame 12 or the front frame 14 can be detected quickly. Therefore, particularly during business hours when the power of the pachinko machine 10 is turned on, the inner frame 12 or the front frame 14 is opened before the main controller 110 or the game board 13 is cheated. Alternatively, the opening of the front frame 14 can be detected. Accordingly, it is possible to prevent an abnormal operation due to an illegal act that occurs when power is supplied to the pachinko machine 10.

なお、本枠開放検出回路260を用いて、内枠12と前面枠14とのどちらが開放したかをフラグを用いて別々に記憶させ、内枠12または前面枠14の開放を別々に報知すると共に、内枠12と前面枠14とのどちらが開放したかをホールコンピュータ262に別々に記憶させたい場合には、次の構成にすれば良い。まず、本実施形態で使用した枠開放検出回路260を新たに1つ追加し、スイッチSW1に並列接続されたスイッチSW2を切断し、その切断したスイッチSW2を新たに追加した枠開放検出回路260に接続する。具体的には、切断したスイッチSW2の一端を、新たに追加した枠開放検出回路260のコンデンサCD1の一端、タイマIC1のVDD端子およびタイマIC1のRES端子に接続すると共に、切断したスイッチSW2の他端を、新たに設けた枠開放検出回路260の抵抗R1の一端、抵抗R2の一端、NOTIC3の入力端子、抵抗R3の一端およびトランジスタTR1のエミッタ端子eに接続すれば良い。   In addition, the main frame opening detection circuit 260 is used to separately store which of the inner frame 12 and the front frame 14 is opened using a flag, and separately notify the opening of the inner frame 12 or the front frame 14. When it is desired to separately store in the hall computer 262 which of the inner frame 12 and the front frame 14 is opened, the following configuration may be used. First, one new frame opening detection circuit 260 used in this embodiment is added, the switch SW2 connected in parallel to the switch SW1 is disconnected, and the disconnected switch SW2 is newly added to the newly opened frame opening detection circuit 260. Connecting. Specifically, one end of the disconnected switch SW2 is connected to one end of the capacitor CD1 of the newly added frame opening detection circuit 260, the VDD terminal of the timer IC1, and the RES terminal of the timer IC1, and other than the disconnected switch SW2. The ends may be connected to one end of the resistor R1 of the newly provided frame opening detection circuit 260, one end of the resistor R2, the input terminal of the NOTIC3, one end of the resistor R3, and the emitter terminal e of the transistor TR1.

そして、追加した枠開放検出回路260の電源出力端子、リセット信号出力端子および電断信号出力端子の各端子を、既存の枠開放検出回路260の電源出力端子、リセット信号出力端子および電断信号出力端子に並列接続する。更に、追加した枠開放検出回路260のリセット信号出力端子を、既存の枠開放検出回路260のリセット信号出力端子が入出力ポート205に接続されている入力ポートとは別の入力ポートに接続する。これにより、スイッチSW1の導通(内枠12の開放)があった場合とスイッチSW2の導通(前面枠14の開放)があった場合とで別々にMPU201を一時的に立ち上げることができる。更に、スイッチSW1の導通(内枠12の開放)があった場合に、既存の枠開放検出回路260から出力されるリセット信号SG3bと、スイッチSW2の導通(前面枠14の開放)があった場合に、新たに追加した枠開放検出回路260から出力されるリセット信号SG3bとを別々に入出力ポート205へ出力することができる。   Then, the power supply output terminal, reset signal output terminal, and power interruption signal output terminal of the added frame opening detection circuit 260 are replaced with the power supply output terminal, reset signal output terminal, and power interruption signal output of the existing frame opening detection circuit 260, respectively. Connect in parallel to the terminals. Further, the reset signal output terminal of the added frame opening detection circuit 260 is connected to an input port different from the input port to which the reset signal output terminal of the existing frame opening detection circuit 260 is connected to the input / output port 205. Thus, the MPU 201 can be temporarily activated separately when the switch SW1 is conductive (the inner frame 12 is opened) and when the switch SW2 is conductive (the front frame 14 is opened). Further, when the switch SW1 is conductive (the inner frame 12 is opened), the reset signal SG3b output from the existing frame open detection circuit 260 and the switch SW2 is conductive (the front frame 14 is opened). In addition, the reset signal SG3b output from the newly added frame opening detection circuit 260 can be output to the input / output port 205 separately.

加えて、オフ中内枠開放フラグ、オフ中前面枠開放フラグ、オン中内枠開放フラグおよびオン中前面枠開放フラグの4つのフラグをRAM203に設ける。そして、立ち上げ処理(図11参照)のS110の処理で、既存の枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込むと共に、新たに追加した枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込めばよい。この読み込んだ結果に応じて、S112の処理で、オフ中内枠開放フラグまたはオフ中前面枠開放フラグの各フラグを別々にオンする。   In addition, four flags are provided in the RAM 203: an off-inner inner frame release flag, an off-in front frame release flag, an on-inner inner frame release flag, and an on-front frame release flag. In step S110 of the start-up process (see FIG. 11), the voltage (reset signal SG3b) output from the existing frame opening detection circuit 260 to the input / output port 205 is read, and a newly added frame opening detection is performed. The voltage (reset signal SG3b) output from the circuit 260 to the input / output port 205 may be read. In accordance with the read result, in the process of S112, the off inner frame release flag or the off front frame release flag is turned on separately.

そして、メイン処理(図12参照)のS205の処理では、オフ中内枠開放フラグがオンされた場合には、MPU201から音声ランプ制御装置113へ「オフ中内枠開放コマンド」を送信し、オフ中前面枠開放フラグがオンされた場合には、MPU201から音声ランプ制御装置113へ「オフ中前面枠開放コマンド」を送信する。そして、パチンコ機10の電源がオンされたときにMPU201から送信された各コマンドを音声ランプ制御装置113が受信すると、音声ランプ制御装置113は、オフ中内枠開放コマンドを受信した場合とオフ中前面枠開放コマンドを受信した場合とで異なる態様の報知を行う。例えば、音声出力装置226から異なる警告音を出したり、ランプ表示装置227の点灯の態様を異ならせる。   Then, in the process of S205 of the main process (see FIG. 12), when the off-inner frame release flag is turned on, an “off-inner frame release command” is transmitted from the MPU 201 to the sound lamp control device 113, and the off-inner frame release flag is turned off. When the middle front frame opening flag is turned on, the “off middle front frame opening command” is transmitted from the MPU 201 to the sound lamp control device 113. When the voice lamp control device 113 receives each command transmitted from the MPU 201 when the power of the pachinko machine 10 is turned on, the voice lamp control device 113 receives the off-inner frame release command and is off. Different notifications are made when a front frame release command is received. For example, a different warning sound is emitted from the audio output device 226 or the lighting mode of the lamp display device 227 is changed.

また、オフ中内枠開放フラグまたはオフ中前面枠開放フラグの各フラグのオン状態に応じて、S206の処理で、パチンコ機10がホールコンピュータ262へ送信するパルス信号のパルス幅を変えれば良い。例えば、オフ中内枠開放フラグがオンのときは、パルス幅が約1m秒のパルス信号をホールコンピュータ262へ送信し、オフ中前面枠開放フラグがオンのときは、パルス幅が約2m秒のパルス信号をホールコンピュータ262へ送信するようにすれば良い。これにより、パチンコ機10の電源がオフされているときに、内枠12の開放があったのか、前面枠14の開放があったのかをパチンコ機10で別々に報知することができると共に、ホールコンピュータ262に別々に記憶させることができる。   Further, the pulse width of the pulse signal transmitted from the pachinko machine 10 to the hall computer 262 may be changed in the process of S206 according to the on state of each flag of the off-inner frame open flag or the off-front frame open flag. For example, a pulse signal with a pulse width of about 1 msec is transmitted to the hall computer 262 when the off-inner inner frame opening flag is on, and when the off-front frame opening flag is on, the pulse width is about 2 msec. A pulse signal may be transmitted to the hall computer 262. Thus, when the pachinko machine 10 is powered off, the pachinko machine 10 can separately notify whether the inner frame 12 has been opened or the front frame 14 has been opened. It can be stored separately in the computer 262.

また、メイン処理(図12参照)のS217の処理で、既存の枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込むと共に、新たに追加した枠開放検出回路260から入出力ポート205へ出力されている電圧(リセット信号SG3b)を読み込めばよい。この読み込んだ結果に応じて、S219またはS220の処理で、オン中内枠開放フラグまたはオン中前面枠開放フラグの各フラグを別々にオンする。   In addition, in the process of S217 of the main process (see FIG. 12), the voltage (reset signal SG3b) output from the existing frame opening detection circuit 260 to the input / output port 205 is read, and a newly added frame opening detection circuit. The voltage (reset signal SG3b) output from 260 to the input / output port 205 may be read. Depending on the read result, in the process of S219 or S220, the ON inner frame release flag or the ON front frame release flag is turned ON separately.

そして、メイン処理(図12参照)のS208の処理では、オン中内枠開放フラグがオンされた場合には、MPU201から音声ランプ制御装置113へ「オン中内枠開放コマンド」を送信し、オン中前面枠開放フラグがオンされた場合には、MPU201から音声ランプ制御装置113へ「オン中前面枠開放コマンド」を送信する。そして、MPU201から送信された各コマンドを音声ランプ制御装置113が受信すると、音声ランプ制御装置113は、オン中内枠開放コマンドを受信した場合とオン中前面枠開放コマンドを受信した場合とで異なる態様の報知を行う。例えば、音声出力装置226から異なる警告音を出したり、ランプ表示装置227の点灯の態様を異ならせる。これにより、パチンコ機10の電源がオンされているときに、内枠12の開放があったのか、前面枠14の開放があったのかをパチンコ機10で別々に報知することができる。   Then, in the process of S208 of the main process (see FIG. 12), when the on-inner frame release flag is turned on, an “on-inner frame release command” is transmitted from the MPU 201 to the audio lamp control device 113 and turned on. When the middle front frame opening flag is turned on, the MPU 201 transmits an “on middle front frame opening command” to the sound lamp control device 113. When the voice lamp control device 113 receives each command transmitted from the MPU 201, the voice lamp control device 113 differs depending on whether it receives an on-inner inner frame release command or an on-in front frame release command. An aspect is notified. For example, a different warning sound is emitted from the audio output device 226 or the lighting mode of the lamp display device 227 is changed. Thereby, when the power of the pachinko machine 10 is turned on, the pachinko machine 10 can separately notify whether the inner frame 12 is opened or the front frame 14 is opened.

なお、本実施形態においては、パチンコ機10から出力されるパルス信号を、パチンコ機10とは設置場所が異なるホールコンピュータ262へ出力したが、これに限られるものではない。ホールコンピュータ262の機能を有する専用の記憶装置をパチンコ機10毎に設け、その専用の記憶装置を、主制御装置110等が設けられる各パチンコ機10の背面側に配設しても良い。この場合には、より良くは、主制御装置110、払出制御装置111および発射制御装置112のように、専用の記憶装置を基板ボックスに収納し、その基板ボックスに設けられたボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)する。そして、ボックスベースとボックスカバーとの連結部に、ボックスカバーとボックスベースとに亘って封印シール(図示せず)を貼付する。   In the present embodiment, the pulse signal output from the pachinko machine 10 is output to the hall computer 262 having a different installation location from the pachinko machine 10, but the present invention is not limited to this. A dedicated storage device having the function of the hall computer 262 may be provided for each pachinko machine 10, and the dedicated storage device may be provided on the back side of each pachinko machine 10 provided with the main control device 110 and the like. In this case, more preferably, a dedicated storage device such as the main control device 110, the payout control device 111, and the launch control device 112 is stored in the substrate box, and the box base and the box cover provided in the substrate box are stored. Are connected by a sealing unit (not shown) so that they cannot be opened (connection by caulking structure). Then, a seal seal (not shown) is attached to the connecting portion between the box base and the box cover so as to cover the box cover and the box base.

次に、図21から図23を参照して、第2実施形態のパチンコ機を説明する。第2実施形態のパチンコ機は、第1実施形態のパチンコ機10の立ち上げ処理、タイマ割込処理およびメイン処理を変更したものである。具体的には、第2実施形態のパチンコ機は、MPU201が立ち上げられた場合に、計時を開始する電源オンカウンタ203c(図示せず)をRAM203に設け、その電源オンカウンタ203cによる計時期間が所定期間以内(本実施形態では5.0秒以内)であるにも拘らず、電源断の発生情報がある場合には、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放され、枠開放検出回路260によりMPU201が一時的に立ち上げられたと判定して、オフ中枠開放フラグ203aをオンにするものである。   Next, a pachinko machine according to a second embodiment will be described with reference to FIGS. The pachinko machine of the second embodiment is obtained by changing the start-up process, timer interrupt process, and main process of the pachinko machine 10 of the first embodiment. Specifically, the pachinko machine of the second embodiment is provided with a power-on counter 203c (not shown) that starts timing when the MPU 201 is started up in the RAM 203, and the timing period by the power-on counter 203c is long. If there is information on the occurrence of a power cut despite being within a predetermined period (within this embodiment, within 5.0 seconds), the inner frame 12 or the front frame when the pachinko machine is powered off. 14 is opened, and the frame open detection circuit 260 determines that the MPU 201 is temporarily started up, and turns on the off-frame open flag 203a.

この第2実施形態のパチンコ機によれば、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されたか否かは、電源オンカウンタ203cの計時期間に応じて判定する。よって、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合に、枠開放検出回路260から入出力ポート205へ電源を供給して、枠開放検出回路260から入出力ポート205への出力がハイか否かをMPU201が検出する必要がない。従って、第2実施形態のパチンコ機によれば、パチンコ機の電源がオフされている間に内枠12または前面枠14が開放された場合に、枠開放検出回路260から入出力ポート205へ電源を供給する必要はなく、第1実施形態のパチンコ機10と比較して(枠開放検出回路260から入出力ポート205へ電源を供給して、枠開放検出回路260から入出力ポート205への出力がハイか否かをMPU201が検出する第1実施形態のパチンコ機10と比較して)、コンデンサCD1に蓄えられた電力の消費を抑制することができる。   According to the pachinko machine of the second embodiment, whether the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off is determined according to the timing of the power-on counter 203c. To do. Therefore, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, power is supplied from the frame opening detection circuit 260 to the input / output port 205, and the frame opening detection circuit 260 is supplied. It is not necessary for the MPU 201 to detect whether or not the output to the input / output port 205 is high. Therefore, according to the pachinko machine of the second embodiment, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine is turned off, the power is supplied from the frame open detection circuit 260 to the input / output port 205. As compared with the pachinko machine 10 of the first embodiment (the power supply is supplied from the frame opening detection circuit 260 to the input / output port 205 and the output from the frame opening detection circuit 260 to the input / output port 205 is As compared with the pachinko machine 10 of the first embodiment in which the MPU 201 detects whether or not is high), the consumption of the electric power stored in the capacitor CD1 can be suppressed.

電源オンカウンタ203c(図示せず)は、パチンコ機10の電源が投入されて、立ち上げ処理(図21)が実行され、後述する立ち上げ処理のS119の処理(図21参照)から所定期間(本実施形態では5.0秒)が経過したか否かを計時するカウンタである。この電源オンカウンタ203cは、立ち上げ処理内で「0(ゼロ)」に設定されると共に、カウントアップが開始され、タイマ割込処理(図22参照)が実行される度に(2m秒毎に)、1ずつカウントアップされる。そして、このカウントアップが、「2500(5.0秒)」を超え、「2501」となるとカウントアップを終了する。よって、電源オンカウンタ203cにより、立ち上げ処理のS119から5.0秒が経過したか否かを計時することができる。   The power-on counter 203c (not shown) is turned on by the pachinko machine 10, and a start-up process (FIG. 21) is executed. A predetermined period (see FIG. 21) of the start-up process (see FIG. 21) In this embodiment, it is a counter that measures whether or not 5.0 seconds) has elapsed. The power-on counter 203c is set to “0 (zero)” in the start-up process, and starts counting up every time the timer interrupt process (see FIG. 22) is executed (every 2 milliseconds). ) Count up by one. Then, when this count-up exceeds “2500 (5.0 seconds)” and becomes “2501”, the count-up is terminated. Therefore, the power-on counter 203c can count whether 5.0 seconds have elapsed since the start-up process S119.

次に、図21を参照して、第2実施形態のパチンコ機のMPU201で実行される立ち上げ処理について説明する。図21は、第2実施形態のパチンコ機のMPU201で実行される立ち上げ処理を示したフローチャートである。なお、図11で上述した第1実施形態のパチンコ機10の立ち上げ処理と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   Next, a startup process executed by the MPU 201 of the pachinko machine according to the second embodiment will be described with reference to FIG. FIG. 21 is a flowchart showing start-up processing executed by the MPU 201 of the pachinko machine according to the second embodiment. In addition, the same number is attached | subjected to the same part as the starting process of the pachinko machine 10 of 1st Embodiment mentioned above in FIG. 11, the description is abbreviate | omitted, and only a different part is demonstrated.

第2実施形態のパチンコ機の立ち上げ処理では、第1実施形態のパチンコ機10の立ち上げ処理のS110〜S112の処理を削除して、S118およびS119の処理を追加している。第2実施形態のパチンコ機の立ち上げ処理では、S109またはS117の処理後、電源オンカウンタ203cを「0(ゼロ)」に設定する(S118)。そして、この電源オンカウンタ203cのカウントアップを開始する(S119)。その後、S113の処理に移行する。   In the pachinko machine start-up process of the second embodiment, the processes of S110 to S112 of the start-up process of the pachinko machine 10 of the first embodiment are deleted, and the processes of S118 and S119 are added. In the pachinko machine start-up process of the second embodiment, the power-on counter 203c is set to “0 (zero)” after the process of S109 or S117 (S118). Then, the power-on counter 203c starts counting up (S119). Thereafter, the process proceeds to S113.

なお、S118〜S119の処理は、S109の処理が完了した直後またはS117の処理が完了した直後に実行される。つまり、S118〜S119の処理は、MPU201の各種設定が完了すると直ちに実行される。よって、パチンコ機10の電源オフ中に内枠12または前面枠14が開放された場合には、その開放をS118〜S119の処理により直ちに検出開始することができる。   Note that the processing of S118 to S119 is executed immediately after the completion of the processing of S109 or immediately after the completion of the processing of S117. That is, the processing of S118 to S119 is executed immediately after various settings of the MPU 201 are completed. Therefore, when the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine 10 is turned off, the opening can be immediately started to be detected by the processing of S118 to S119.

次に、図22を参照して、第2実施形態のパチンコ機のMPU201で実行されるタイマ割込処理について説明する。図22は、第2実施形態のパチンコ機のMPU201で実行されるタイマ割込処理を示すフローチャートである。この第2実施形態のパチンコ機のタイマ割込処理は、第1実施形態のパチンコ機10のタイマ割込処理と同様に、主制御装置110のMPU201により例えば2m秒毎に実行される。なお、図15で上述した第1実施形態のパチンコ機10のタイマ割込処理と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   Next, with reference to FIG. 22, a timer interrupt process executed by the MPU 201 of the pachinko machine according to the second embodiment will be described. FIG. 22 is a flowchart showing a timer interrupt process executed by the MPU 201 of the pachinko machine according to the second embodiment. The timer interrupt process of the pachinko machine according to the second embodiment is executed by the MPU 201 of the main control device 110, for example, every 2 milliseconds, similarly to the timer interrupt process of the pachinko machine 10 according to the first embodiment. In addition, the same number is attached | subjected to the part same as the timer interruption process of the pachinko machine 10 of 1st Embodiment mentioned above in FIG. 15, The description is abbreviate | omitted, and only a different part is demonstrated.

第2実施形態のパチンコ機のタイマ割込処理では、第1実施形態のパチンコ機10のタイマ割込処理に、S506およびS507の処理を追加している。第2実施形態のパチンコ機のタイマ割込処理では、S503の処理後、電源オンカウンタ203cのカウント値は、「2500」より大きいか否かが判定される(S506)。なお、タイマ割込処理は2m秒毎に実行されるので、電源オンカウンタ203cのカウント値が「2500」であれば、2500(カウント値)×2m秒で5.0秒となり、S119の処理で電源オンカウンタ203cのカウントアップを開始してから5.0秒が経過したことを示している。   In the timer interrupt process of the pachinko machine of the second embodiment, the processes of S506 and S507 are added to the timer interrupt process of the pachinko machine 10 of the first embodiment. In the timer interrupt process of the pachinko machine of the second embodiment, after the process of S503, it is determined whether or not the count value of the power-on counter 203c is greater than “2500” (S506). Since the timer interrupt process is executed every 2 msec, if the count value of the power-on counter 203c is “2500”, the count is 2500 (count value) × 2 msec, which is 5.0 sec. This indicates that 5.0 seconds have elapsed since the power-on counter 203c started counting up.

電源オンカウンタ203cのカウント値が「2500」以下であれば(S506:No)、電源オンカウンタ203cのカウントアップを開始してから(S119の処理を開始してから)5.0秒が経過していないので、電源オンカウンタ203cのカウント値を「1」カウントアップする(S507)。一方、電源オンカウンタ203cのカウント値が「2500」より大きければ、即ち、電源オンカウンタ203cのカウント値が「2501」であれば(S506:Yes)、電源オンカウンタ203cのカウントアップを開始してから(S119の処理を開始してから)5.0秒が経過しているので、S507の処理をスキップして、電源オンカウンタ203cのカウントアップを停止する。   If the count value of the power-on counter 203c is equal to or less than “2500” (S506: No), 5.0 seconds have elapsed since the count-up of the power-on counter 203c is started (after the processing of S119 is started). Therefore, the count value of the power-on counter 203c is incremented by “1” (S507). On the other hand, if the count value of the power-on counter 203c is larger than “2500”, that is, if the count value of the power-on counter 203c is “2501” (S506: Yes), the power-on counter 203c starts counting up. Since 5.0 seconds have elapsed since the start of the process of S119, the process of S507 is skipped and the count-up of the power-on counter 203c is stopped.

なお、S506の処理で「Yes」と判定された場合およびS507の処理が終了した場合には、S504の処理に移行する。   If it is determined “Yes” in the process of S506 and if the process of S507 is completed, the process proceeds to S504.

次に、図23を参照して、第2実施形態のパチンコ機のMPU201で実行されるメイン処理について説明する。図23は、第2実施形態のパチンコ機のMPU201で実行されるメイン処理を示すフローチャートである。なお、図12で上述した第1実施形態のパチンコ機10のメイン処理と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   Next, with reference to FIG. 23, the main process performed by MPU201 of the pachinko machine of 2nd Embodiment is demonstrated. FIG. 23 is a flowchart illustrating main processing executed by the MPU 201 of the pachinko machine according to the second embodiment. In addition, the same number is attached | subjected to the part same as the main process of the pachinko machine 10 of 1st Embodiment mentioned above in FIG. 12, the description is abbreviate | omitted, and only a different part is demonstrated.

第2実施形態のパチンコ機のメイン処理では、第1実施形態のパチンコ機10のメイン処理に、S225およびS226の処理を追加している。第2実施形態のパチンコ機のメイン処理では、S222の処理後、電源オンカウンタ203cのカウント値は「2500」以下か否か(S225)、即ち、S119の処理で電源オンカウンタ203cのカウントアップを開始してから5.0秒経過前か否かが判定される。電源オンカウンタ203cのカウント値が「2500」以下であれば(S225:Yes)、オフ中枠開放フラグ203aをオンにして(S226)、S223の処理へ移行する。なお、電源オンカウンタ203cのカウント値が「2500」以下となる場合には、次の2つのパターンが考えられるが、いずれのパターンが発生してもオフ中枠開放フラグ203aをオンにする。   In the main process of the pachinko machine of the second embodiment, the processes of S225 and S226 are added to the main process of the pachinko machine 10 of the first embodiment. In the main process of the pachinko machine of the second embodiment, after the process of S222, the count value of the power-on counter 203c is “2500” or less (S225), that is, the power-on counter 203c is incremented by the process of S119. It is determined whether 5.0 seconds have elapsed since the start. If the count value of the power-on counter 203c is “2500” or less (S225: Yes), the off-in-frame release flag 203a is turned on (S226), and the process proceeds to S223. When the count value of the power-on counter 203c is equal to or less than “2500”, the following two patterns are conceivable, but the off middle frame release flag 203a is turned on regardless of which pattern occurs.

1つ目のパターンは、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放され、枠開放検出回路260によりMPU201が一時的に立ち上げられた場合である。この場合には、枠開放検出回路260から駆動電圧Vbおよびリセット信号SG3bと共に、停電信号SG1bの立ち下がりがMPU201に入力され、NMI割込処理(図17参照)が実行されるので、MPU201の立ち上げ処理(図21)後、S213の処理で、電源断の発生情報ありと判定され(S213:Yes)、S221〜S225の処理が実行される。ここで、枠開放検出回路260によりMPU201が一時的に立ち上げられた場合には、枠開放検出回路260から出力される停電信号SG1bは、停電信号SG1bの出力開始から(MPU201が立ち上げ開始されてから)、約4.4秒で立ち下がる。よって、電源オンカウンタ203cのカウント値を「2500」に設定しておけば(5.0秒に設定しておけば)、電源オンカウンタ203cのカウント値が「2500」となるまでに、処理をS225の処理へ移行させることができる。従って、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放され、枠開放検出回路260によりMPU201が一時的に立ち上げられた場合に、電源オンカウンタ203cのカウント値が「2500」以下であれば(S225:Yes)、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されたと判定して、オフ中枠開放フラグ203aをオンにするのである(S226)。   The first pattern is a case where the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated by the frame open detection circuit 260 when the power of the pachinko machine is turned off. In this case, the fall of the power failure signal SG1b is input to the MPU 201 together with the drive voltage Vb and the reset signal SG3b from the frame opening detection circuit 260, and the NMI interrupt process (see FIG. 17) is executed. After the raising process (FIG. 21), it is determined in the process of S213 that there is power-off occurrence information (S213: Yes), and the processes of S221 to S225 are executed. Here, when the MPU 201 is temporarily started up by the frame open detection circuit 260, the power failure signal SG1b output from the frame open detection circuit 260 is output from the start of the power failure signal SG1b (MPU 201 is started up). ) And will fall in about 4.4 seconds. Therefore, if the count value of the power-on counter 203c is set to “2500” (set to 5.0 seconds), the processing is performed until the count value of the power-on counter 203c reaches “2500”. The process can proceed to S225. Therefore, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off and the MPU 201 is temporarily activated by the frame open detection circuit 260, the count value of the power-on counter 203c Is “2500” or less (S225: Yes), it is determined that the inner frame 12 or the front frame 14 has been released when the power of the pachinko machine is turned off, and the off-in-frame release flag 203a is turned on. (S226).

2つめのパターンは、パチンコ機の電源がオンされ、その電源オン時から約4.4秒以内でパチンコ機の電源をオフする場合である。この場合には、パチンコ機の電源オフ後に(S213の判定前に)、停電監視回路252から出力されている停電信号SG1aが立ち下り、NMI割込処理(図17参照)が実行されるので、S213の処理で、電源断の発生情報ありと判定され(S213:Yes)、S221〜S225の処理が実行される。ここで、電源オンカウンタ203cのカウント値は「2500」に設定してあるので(5.0秒に設定されているので)、パチンコ機の電源がオンされ、その電源オン時から約4.4秒以内でパチンコ機の電源がオフされた場合にも、電源オンカウンタ203cのカウント値が「2500」以下と判定され(S225:Yes)、オフ中枠開放フラグ203aをオンされる(S226)。   The second pattern is a case where the power of the pachinko machine is turned on and the power of the pachinko machine is turned off within about 4.4 seconds after the power is turned on. In this case, after the power of the pachinko machine is turned off (before the determination in S213), the power failure signal SG1a output from the power failure monitoring circuit 252 falls and the NMI interrupt process (see FIG. 17) is executed. In the process of S213, it is determined that there is power-off occurrence information (S213: Yes), and the processes of S221 to S225 are executed. Here, since the count value of the power-on counter 203c is set to “2500” (because it is set to 5.0 seconds), the power of the pachinko machine is turned on, and about 4.4 from the time when the power is turned on. Even when the power of the pachinko machine is turned off within 2 seconds, it is determined that the count value of the power-on counter 203c is “2500” or less (S225: Yes), and the off-in-frame release flag 203a is turned on (S226).

なお、この2つめのパターンでは、パチンコ機の電源をオンオフする必要があるため、不正行為者による実行は不可能であり、店員により実行される場合に限られる。よって、この2つめのパターンの場合には、その店員は自分の行為によってオフ中枠開放フラグ203aがオンされたことを認識できるので、そのオンされたオフ中枠開放フラグ203aを再びオフに設定することができる。よって、2つめのパターンの場合にも、S226の処理でオフ中枠開放フラグ203aをオンにしても問題がないのである。   In the second pattern, the pachinko machine needs to be turned on and off, so that it cannot be executed by an unauthorized person and is limited to being executed by a store clerk. Therefore, in the case of the second pattern, the store clerk can recognize that the off-in-frame release flag 203a is turned on by his / her own action, so the off-in-frame release flag 203a that has been turned on is turned off again. can do. Therefore, even in the case of the second pattern, there is no problem even if the off-in-frame release flag 203a is turned on in the process of S226.

S225の処理で、電源オンカウンタ203cのカウント値が「2500」以下でなければ(S225:No)、S119の処理で電源オンカウンタ203cのカウントアップを開始してから少なくとも5.0秒が経過しており、上述した2つのパターンのいずれにも該当しないので、S226の処理をスキップして、S223の処理へ移行する。なお、上述した2パターンが発生する頻度は低いので、S119の処理で電源オンカウンタ203cのカウントアップを開始してから5.0秒を経過する、即ち、電源オンカウンタ203cのカウント値が「2500」以下でない(S225:No)と判定されるのが通常である。   If the count value of the power-on counter 203c is not “2500” or less in the process of S225 (S225: No), at least 5.0 seconds have elapsed since the count-up of the power-on counter 203c was started in the process of S119. Since it does not correspond to any of the two patterns described above, the process of S226 is skipped and the process proceeds to S223. Since the frequency of occurrence of the two patterns described above is low, 5.0 seconds have elapsed after the count-up of the power-on counter 203c is started in the process of S119, that is, the count value of the power-on counter 203c is “2500. It is normal to determine that it is not less than (S225: No).

このように、第2実施形態のパチンコ機によれば、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されたか否かは、電源オンカウンタ203cの計時期間に応じて(S119の処理で電源オンカウンタ203cのカウントアップを開始してから5.0秒が経過したか否かによって)判定する。よって、パチンコ機の電源がオフされ、内枠12または前面枠14が開放された場合に、枠開放検出回路260から入出力ポート205へ電源を供給して、枠開放検出回路260から入出力ポート205への出力がハイか否かをMPU201が検出する必要がない。従って、第2実施形態のパチンコ機によれば、パチンコ機の電源がオフされ、内枠12または前面枠14が開放された場合に、枠開放検出回路260から入出力ポート205へ電源を供給する必要はなく、第1実施形態のパチンコ機10と比較して(枠開放検出回路260から入出力ポート205へ電源を供給して、枠開放検出回路260から入出力ポート205への出力がハイか否かをMPU201が検出する第1実施形態のパチンコ機10と比較して)、コンデンサCD1に蓄えられた電力の消費を抑制することができる。   Thus, according to the pachinko machine of the second embodiment, whether or not the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off depends on the timing of the power-on counter 203c. Accordingly, the determination is made (depending on whether or not 5.0 seconds have elapsed since the start of counting up of the power-on counter 203c in the process of S119). Therefore, when the power of the pachinko machine is turned off and the inner frame 12 or the front frame 14 is opened, power is supplied from the frame open detection circuit 260 to the input / output port 205, and the frame open detection circuit 260 supplies the input / output port. It is not necessary for the MPU 201 to detect whether the output to 205 is high. Therefore, according to the pachinko machine of the second embodiment, when the power of the pachinko machine is turned off and the inner frame 12 or the front frame 14 is opened, power is supplied from the frame open detection circuit 260 to the input / output port 205. Compared to the pachinko machine 10 of the first embodiment (whether power is supplied from the frame opening detection circuit 260 to the input / output port 205 and the output from the frame opening detection circuit 260 to the input / output port 205 is high). As compared with the pachinko machine 10 of the first embodiment in which the MPU 201 detects whether or not), the consumption of the electric power stored in the capacitor CD1 can be suppressed.

次に、図24および図25を参照して、第3実施形態のパチンコ機を説明する。第3実施形態のパチンコ機は、第1実施形態のパチンコ機10の立ち上げ処理およびメイン処理を変更したものである。具体的には、第3実施形態のパチンコ機は、立ち上げ処理が実行される度に、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力するものである。   Next, a pachinko machine according to a third embodiment will be described with reference to FIGS. The pachinko machine of the third embodiment is obtained by changing the start-up process and the main process of the pachinko machine 10 of the first embodiment. Specifically, the pachinko machine according to the third embodiment outputs a pulse signal having a pulse width of about 1 ms to the hall computer 262 every time the start-up process is executed.

この第3実施形態のパチンコ機によれば、立ち上げ処理が実行される度に、ホールコンピュータ262へパルス幅が約1m秒のパルス信号が出力されるので、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放され、枠開放検出回路260によってMPU201が一時的に立ち上げられたことを、24時間動作し続けるホールコンピュータ262に記憶させることができる。このように、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合には、ホールコンピュータ262へ約1m秒のパルス信号を出力して、その開放をホールコンピュータ262に記憶させるので、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されたことを記憶するオフ中枠開放フラグ203aを不要とすることができる。よって、RAM203のメモリ容量を削減することができる。更に、オフ中枠開放フラグ203aについての判定(図11のS110〜S112および図12のS204〜S206の各処理)も不要とすることができるので、オフ中枠開放フラグ203aについての判定を行う処理のプログラム容量を削減することができる。   According to the pachinko machine of the third embodiment, every time the start-up process is executed, a pulse signal having a pulse width of about 1 msec is output to the hall computer 262, so that the power of the pachinko machine is turned off. Sometimes, the fact that the inner frame 12 or the front frame 14 is opened and the MPU 201 is temporarily activated by the frame opening detection circuit 260 can be stored in the hall computer 262 that continues to operate for 24 hours. As described above, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, a pulse signal of about 1 msec is output to the hall computer 262 to open the hall. Since it is stored in the computer 262, when the power of the pachinko machine is turned off, the off-in-frame open flag 203a for storing that the inner frame 12 or the front frame 14 is opened can be made unnecessary. Therefore, the memory capacity of the RAM 203 can be reduced. Furthermore, since the determination regarding the off-in-frame release flag 203a (the processes of S110 to S112 in FIG. 11 and S204 to S206 in FIG. 12) can be made unnecessary, the process for determining the off-in-frame release flag 203a Program capacity can be reduced.

まず、図24を参照して、第3実施形態のパチンコ機のMPU201で実行される立ち上げ処理について説明する。図24は、第3実施形態のパチンコ機のMPU201で実行される立ち上げ処理を示したフローチャートである。なお、図11で上述した第1実施形態のパチンコ機10の立ち上げ処理と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   First, with reference to FIG. 24, the start-up process performed by MPU201 of the pachinko machine of 3rd Embodiment is demonstrated. FIG. 24 is a flowchart showing start-up processing executed by the MPU 201 of the pachinko machine according to the third embodiment. In addition, the same number is attached | subjected to the part same as the starting process of the pachinko machine 10 of 1st Embodiment mentioned above in FIG. 11, the description is abbreviate | omitted, and only a different part is demonstrated.

第3実施形態のパチンコ機の立ち上げ処理では、第1実施形態のパチンコ機10の立ち上げ処理のS110〜S112の処理を削除して、S120の処理を追加している。また、第3実施形態のパチンコ機の立ち上げ処理では、第1実施形態のパチンコ機10の立ち上げ処理のS116の処理内容を変更してS121の処理としている。   In the pachinko machine startup process of the third embodiment, the processes of S110 to S112 of the startup process of the pachinko machine 10 of the first embodiment are deleted, and the process of S120 is added. In the pachinko machine start-up process of the third embodiment, the processing content of S116 of the start-up process of the pachinko machine 10 of the first embodiment is changed to be the process of S121.

第3実施形態のパチンコ機の立ち上げ処理では、S101の処理後、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力する(S120)。その後、S102の処理に移行する。なお、S120の処理では、パルス幅が約1m秒のパルス信号を出力するので、このままでは、S120の処理の完了には、少なくとも約1m秒が必要となる。このS120の処理完了までの時間(約1m秒)を短くする場合には、S120の処理でホールコンピュータ262へのパルス信号の出力を開始して、その後、処理をS102に移行し、S102のウエイト時間内で、S120の処理が開始されてから約1m秒後に出力中であるパルス信号を停止すれば良い。このS102のウエイト処理は約1.0秒間、処理を待機するものであるため、ウエイト処理内で出力開始したパルス信号を停止する処理を実行しても、何ら問題ない。   In the start-up process of the pachinko machine according to the third embodiment, after the process of S101, a pulse signal having a pulse width of about 1 msec is output to the hall computer 262 (S120). Thereafter, the process proceeds to S102. In the process of S120, since a pulse signal having a pulse width of about 1 msec is output, at this time, at least about 1 msec is required to complete the process of S120. When shortening the time until the processing of S120 is completed (about 1 msec), the pulse signal output to the hall computer 262 is started in the processing of S120, and then the processing is shifted to S102 and the weight of S102 The pulse signal being output may be stopped approximately 1 msec after the start of the processing of S120 within the time. Since the wait process of S102 waits for about 1.0 second, there is no problem even if the process of stopping the pulse signal started to be output in the wait process is executed.

また、第3実施形態のパチンコ機の立ち上げ処理では、S115の処理後、RAM203の使用領域を0クリアする(S121)、その後、S117の処理へ移行する。第3実施形態のパチンコ機では、オフ中枠開放フラグ203aが不要であるので、第1実施形態のパチンコ機10の立ち上げ処理で行ったオフ中枠開放フラグ203aをオフにする処理(S116の処理内で実行)は不要となるのである。よって、S121の処理では、RAM203の使用領域を0クリアする処理だけを実行する。   Further, in the pachinko machine start-up process of the third embodiment, after the process of S115, the used area of the RAM 203 is cleared to 0 (S121), and then the process proceeds to S117. In the pachinko machine of the third embodiment, the off-in-frame release flag 203a is unnecessary, so the process of turning off the off-in-frame release flag 203a performed in the start-up process of the pachinko machine 10 of the first embodiment (S116). (Execution in the process) becomes unnecessary. Therefore, in the process of S121, only the process of clearing the used area of the RAM 203 to 0 is executed.

次に、図25を参照して、第3実施形態のパチンコ機のMPU201で実行されるメイン処理について説明する。図25は、第3実施形態のパチンコ機のMPU201で実行されるメイン処理を示したフローチャートである。なお、図12で上述した第1実施形態のパチンコ機10のメイン処理と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   Next, with reference to FIG. 25, the main process performed by MPU201 of the pachinko machine of 3rd Embodiment is demonstrated. FIG. 25 is a flowchart illustrating main processing executed by the MPU 201 of the pachinko machine according to the third embodiment. In addition, the same number is attached | subjected to the part same as the main process of the pachinko machine 10 of 1st Embodiment mentioned above in FIG. 12, the description is abbreviate | omitted, and only a different part is demonstrated.

第3実施形態のパチンコ機のメイン処理では、第1実施形態のパチンコ機10のメイン処理のS204〜S206の処理を削除している。つまり、第3実施形態のパチンコ機のメイン処理では、S203の処理後、オン中枠開放フラグ203bがオンか否かを判定する(S207)。オン中枠開放フラグ203bがオンであれば(S207:Yes)、パチンコ機の電源がオン中に、内枠12または前面枠14が開放されているので、音声ランプ制御装置113へオン中枠開放コマンドを送信して(S208)、S210の処理に移行する。一方、オン中枠開放フラグ203bがオフであれば(S207:No)、内枠12または前面枠14は開放されていないので(内枠12および前面枠14は閉鎖されているので)、音声ランプ制御装置113へオン中枠閉鎖コマンドを送信して(S209)、S210の処理に移行する。   In the main process of the pachinko machine of the third embodiment, the processes of S204 to S206 of the main process of the pachinko machine 10 of the first embodiment are deleted. That is, in the main process of the pachinko machine of the third embodiment, after the process of S203, it is determined whether or not the on-in-frame release flag 203b is on (S207). If the on-frame open flag 203b is on (S207: Yes), the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine is on, so the on-frame open to the sound lamp controller 113 is released. A command is transmitted (S208), and the process proceeds to S210. On the other hand, if the on-in-frame release flag 203b is off (S207: No), the inner frame 12 or the front frame 14 is not opened (because the inner frame 12 and the front frame 14 are closed), so the sound lamp An on-frame closing command is transmitted to the control device 113 (S209), and the process proceeds to S210.

ここで、第1実施形態および第2実施形態のパチンコ機に設けられていたオフ中枠開放フラグ203aについての判定(S204〜S206の処理)がないのは、次の理由による。即ち、第3実施形態のパチンコ機は、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合には、ホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力することで、内枠12または前面枠14が開放されたことを、24時間動作し続けるホールコンピュータ262に記憶させることができる。これにより、第3実施形態のパチンコ機では、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放されたことを記憶しておくオフ中枠開放フラグ203aが不要となる。この理由から、第3実施形態のパチンコ機では、オフ中枠開放フラグ203aについての判定がないのである。   Here, there is no determination (the processing of S204 to S206) about the off-in-frame release flag 203a provided in the pachinko machines of the first and second embodiments for the following reason. That is, the pachinko machine according to the third embodiment has a pulse width of about 1 ms when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off. By outputting a signal, it can be stored in the hall computer 262 that has been operating for 24 hours that the inner frame 12 or the front frame 14 has been opened. Thereby, in the pachinko machine of the third embodiment, when the power of the pachinko machine is turned off, the off-in-frame release flag 203a for storing that the inner frame 12 or the front frame 14 is released is unnecessary. Become. For this reason, in the pachinko machine of the third embodiment, there is no determination regarding the off-in-frame release flag 203a.

上述した通り、第3実施形態のパチンコ機によれば、オフ中枠開放フラグ203aが不要であるので、RAM203のメモリ容量を削減することができる。また、第3実施形態のパチンコ機によれば、オフ中枠開放フラグ203aについての判定(図11のS110〜S112および図12のS204〜S206の各処理)が不要であるので、オフ中枠開放フラグ203aについての判定を行う処理のプログラム容量を削減することができる。   As described above, according to the pachinko machine of the third embodiment, the off-in-frame release flag 203a is unnecessary, so that the memory capacity of the RAM 203 can be reduced. Further, according to the pachinko machine of the third embodiment, the determination about the off-in-frame release flag 203a (the processing of S110 to S112 in FIG. 11 and S204 to S206 in FIG. 12) is unnecessary. It is possible to reduce the program capacity of the process for performing the determination on the flag 203a.

また、第3実施形態のパチンコ機によれば、立ち上げ処理が実行される度に、ホールコンピュータ262へパルス幅が約1m秒のパルス信号が出力されるので、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放され、枠開放検出回路260によってMPU201が一時的に立ち上げられたことを、24時間動作し続けるホールコンピュータ262に記憶させることができる。よって、ホールコンピュータ262に記憶されたパルス信号により、パチンコ機の電源がオフされているときに内枠12または前面枠14の開放が行われたパチンコ機を特定することができる。更には、ホールコンピュータ262にパチンコ機からパルス信号が出力されたことと共に、その出力されたパルス信号の出力時刻を記憶させることで、特定したパチンコ機の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   Also, according to the pachinko machine of the third embodiment, every time the start-up process is executed, a pulse signal having a pulse width of about 1 msec is output to the hall computer 262, so that the power of the pachinko machine is turned off. When the inner frame 12 or the front frame 14 is open, the fact that the MPU 201 is temporarily started up by the frame open detection circuit 260 can be stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine in which the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off can be identified by the pulse signal stored in the hall computer 262. Further, the hall computer 262 outputs a pulse signal from the pachinko machine, and stores the output time of the output pulse signal, so that the opening time of the inner frame 12 of the specified pachinko machine or the front frame 14 The opening time can be detected.

以上、一実施の形態に基づき本発明を説明したが、本発明は上記形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能であることは容易に推察できるものである。   The present invention has been described above based on one embodiment. However, the present invention is not limited to the above embodiment, and various modifications and improvements can be easily made without departing from the spirit of the present invention. Can be inferred.

第1実施形態から第3実施形態に記載した各パチンコ機をそれぞれ組み合わせて、各実施形態の有する機能を備えるパチンコ機を実現することが可能であることは言うまでもない。   Needless to say, it is possible to realize pachinko machines having the functions of the respective embodiments by combining the pachinko machines described in the first to third embodiments.

第1実施形態から第3実施形態では、オフ中枠開放フラグ203aがオンである場合に、音声ランプ制御装置113へオフ中枠開放コマンドを送信し、ホールコンピュータ262へパルス幅が1m秒のパルス信号を出力したが、これに限られるものではない。オフ中枠開放フラグ203aがオンである場合には、第1実施形態から第3実施形態のパチンコ機とは逆に、主制御装置110は、音声ランプ制御装置113へコマンドを送信せず、ホールコンピュータ262へもパルス信号を出力しない一方で、オフ中枠開放フラグ203aがオフである場合には、主制御装置110は、音声ランプ制御装置113へコマンドを送信し、ホールコンピュータ262へパルス信号を出力するように構成しても良い。そして、このように主制御装置110を構成した場合には、音声ランプ制御装置113は、パチンコ機の電源オンから所定時間内に主制御装置110からのコマンドを受信しない場合に、パチンコ機の電源オフ中に内枠12または前面枠14が開放されたと判定するように構成すれば良い。同様に、ホールコンピュータ262は、パチンコ機の電源オンから所定時間内に主制御装置110からのパルス信号を受信しない場合に、パチンコ機の電源オフ中に内枠12または前面枠14が開放されたと判定するように構成すれば良い。上記の構成により、オフ中枠開放フラグ203aがオンである場合には、音声ランプ制御装置113へコマンドを送信せず、ホールコンピュータ262へもパルス信号を出力しないパチンコ機を実現することができる。   In the first to third embodiments, when the off-in-frame opening flag 203a is on, the off-in-frame opening command is transmitted to the audio lamp control device 113, and a pulse with a pulse width of 1 msec is transmitted to the hall computer 262. Although a signal is output, the present invention is not limited to this. When the off-in-frame opening flag 203a is on, the main control device 110 does not transmit a command to the audio lamp control device 113, contrary to the pachinko machine of the first to third embodiments. When the off-in-frame opening flag 203a is off while the pulse signal is not output to the computer 262, the main controller 110 transmits a command to the sound lamp controller 113 and sends the pulse signal to the hall computer 262. You may comprise so that it may output. When the main control device 110 is configured in this way, the sound lamp control device 113 does not receive a command from the main control device 110 within a predetermined time from the power-on of the pachinko machine. What is necessary is just to comprise so that it may determine with the inner frame 12 or the front frame 14 open | released during off. Similarly, when the hall computer 262 does not receive a pulse signal from the main control device 110 within a predetermined time from the power-on of the pachinko machine, the hall frame 12 or the front frame 14 is opened during the power-off of the pachinko machine. What is necessary is just to comprise so that it may determine. With the above configuration, a pachinko machine that does not transmit a command to the audio lamp control device 113 and does not output a pulse signal to the hall computer 262 when the off-in-frame opening flag 203a is on can be realized.

第1実施形態から第3実施形態では、パチンコ機からホールコンピュータ262へパルス幅が約1m秒のパルス信号を出力して、ホールコンピュータ262に内枠12または前面枠14の開放を記憶させたが、これに限られるものではない。例えば、パチンコ機にEEPROM(Electronically Erasable and Programmable Read Only Memory)やバックアップRAMを設ける。そして、このEEPROMやバックアップRAMと、入出力ポート205とをバスラインを介して接続する。この構成により、EEPROMやバックアップRAMに、内枠12または前面枠14の開放を記憶させることができる。そして、パチンコ機の電源がオンされた場合に、EEPROMやバックアップRAMの記憶をMPU201によって確認する。これにより、内枠12または前面枠14の開放を、ホールコンピュータ262を使用することなく、パチンコ機を用いて検知することができる。つまり、ホールコンピュータ262の役割を、EEPROMやバックアップRAMに担わせることができる(請求項に記載の「特定装置」の役割を、EEPROMやバックアップRAMに担わせることができる)。なお、バックアップRAMには、RAM203を用いても良い。   In the first to third embodiments, a pulse signal having a pulse width of about 1 msec is output from the pachinko machine to the hall computer 262, and the opening of the inner frame 12 or the front frame 14 is stored in the hall computer 262. However, it is not limited to this. For example, a pachinko machine is provided with an EEPROM (Electronically Erasable and Programmable Read Only Memory) and a backup RAM. The EEPROM or backup RAM and the input / output port 205 are connected via a bus line. With this configuration, the opening of the inner frame 12 or the front frame 14 can be stored in the EEPROM or the backup RAM. Then, when the power of the pachinko machine is turned on, the storage of the EEPROM and the backup RAM is confirmed by the MPU 201. Thereby, opening of the inner frame 12 or the front frame 14 can be detected using a pachinko machine without using the hall computer 262. That is, the role of the hall computer 262 can be assigned to the EEPROM or the backup RAM (the role of the “specific device” described in the claims can be assigned to the EEPROM or the backup RAM). Note that the RAM 203 may be used as the backup RAM.

また、第1実施形態から第3実施形態では、枠開放検出回路260から駆動電圧、リセット信号SG3および停電信号SG1を出力して一時的に立ち上げる対象をMPU201としたが、これに限られるものではない。例えば、主制御装置110内に、MPU201とは別のCPU(MPU)とRAMを設け、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合には、枠開放検出回路260によってCPU(MPU)とRAMとを一時的に立ち上げても良い。具体的には、まず、別に設けたRAMにオフ中枠開放フラグ203aを設ける。そして、枠開放検出回路260の電源出力端子、リセット信号出力端子および電断信号出力端子と別に設けたCPU(MPU)とを接続すると共に、枠開放検出回路260の電源出力端子に別に設けたRAMを接続する。更に、別に設けたCPU(MPU)と別に設けたRAMとを接続する。これにより、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合には、枠開放検出回路260により別に設けたCPU(MPU)およびRAMが一時的に立ち上がり、別のRAMに設けられたオフ中枠開放フラグ203aがオンとなる。よって、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合には、その開放を別に設けたRAMによって記憶することができる。なお、枠開放検出回路260と別に設けるCPU(MPU)と別に設けるRAMとを一体化した1チップ集積回路で構成しても良い。この場合には、枠開放検出回路260から出力される信号(駆動電圧Vb、停電信号SG1bおよびリセット信号SG3b)が直接CPU(MPU)に入力されるので、第1実施形態から第3実施形態のパチンコ機に用いられたマルチプレクサMP1〜MP3は不要となる。また、別に設けるCPU(MPU)と別に設けるRAMとは、主制御装置110内ではなく、主制御装置110外の例えば電源装置115内に設けても良い。   Further, in the first to third embodiments, the MPU 201 is set as a target to temporarily output by outputting the drive voltage, the reset signal SG3, and the power failure signal SG1 from the frame opening detection circuit 260, but is not limited thereto. is not. For example, when the CPU (MPU) and RAM different from the MPU 201 are provided in the main controller 110, and the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, The CPU (MPU) and RAM may be temporarily activated by the frame opening detection circuit 260. Specifically, first, an off-frame open flag 203a is provided in a separately provided RAM. Then, a CPU (MPU) provided separately from the power output terminal, reset signal output terminal, and power interruption signal output terminal of the frame opening detection circuit 260 is connected, and a RAM provided separately to the power output terminal of the frame opening detection circuit 260. Connect. Further, a separately provided CPU (MPU) and a separately provided RAM are connected. As a result, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, the CPU (MPU) and RAM separately provided by the frame opening detection circuit 260 are temporarily raised. The off-in-frame release flag 203a provided in another RAM is turned on. Therefore, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, the opening can be stored in a separately provided RAM. Note that a one-chip integrated circuit in which a CPU (MPU) provided separately from the frame opening detection circuit 260 and a RAM provided separately is integrated may be used. In this case, since the signals (drive voltage Vb, power failure signal SG1b, and reset signal SG3b) output from the frame opening detection circuit 260 are directly input to the CPU (MPU), the first embodiment to the third embodiment. The multiplexers MP1 to MP3 used in the pachinko machine are not necessary. Further, the RAM provided separately from the CPU (MPU) provided separately may be provided not in the main control device 110 but in, for example, the power supply device 115 outside the main control device 110.

また、第1実施形態から第3実施形態では、枠開放検出回路260に設けられたタイマIC1のOUT端子から出力される電圧は、抵抗R1およびコンデンサCD2の時定数により、内枠12または前面枠14が開放されてから約4.4秒後にゼロボルトになるように設定したが、これに限られるものではない。例えば、抵抗R1の抵抗値を200kΩにすると共に、コンデンサCD2の容量値を10μFにして、時定数を約2秒にすれば、タイマIC1のOUT端子から出力される電圧を、内枠12または前面枠14が開放されてから約2秒後にゼロボルトにすることができる。よって、枠開放検出回路260によりMPU201が一時的に立ち上げられた場合に実行される処理である立ち上げ処理(図11参照)およびメイン処理のS201〜S213:Yes〜S224の処理(図12参照)が比較的短時間で実行可能である場合には(具体的は、上記の処理が、内枠12または前面枠14が開放されてタイマIC1のOUT端子から電圧が出力される約2秒間と、枠開放検出回路260のリセット信号出力端子から出力されるリセット信号SG3が約4.3ボルトに低下するまでの約5秒との計7秒の間に実行可能である場合には)、上述のように、時定数を約2秒とすることで、内枠12または前面枠14が開放された後にタイマIC1のOUT端子から出力される電圧の出力期間を約2秒間に抑制することができる。従って、パチンコ機の電源がオフされているときに、内枠12または前面枠14が開放された場合に、コンデンサCD1に蓄えられた電力の消費を抑制することができる。   In the first to third embodiments, the voltage output from the OUT terminal of the timer IC 1 provided in the frame open detection circuit 260 is the inner frame 12 or the front frame depending on the time constant of the resistor R1 and the capacitor CD2. Although it is set to be zero volts about 4.4 seconds after 14 is opened, it is not limited to this. For example, when the resistance value of the resistor R1 is set to 200 kΩ, the capacitance value of the capacitor CD2 is set to 10 μF, and the time constant is set to about 2 seconds, the voltage output from the OUT terminal of the timer IC1 is changed to the inner frame 12 or the front surface. It can be zero volts about 2 seconds after the frame 14 is opened. Therefore, the startup process (see FIG. 11) that is executed when the MPU 201 is temporarily started up by the frame opening detection circuit 260 and the main processes S201 to S213: Yes to S224 (see FIG. 12). ) Can be executed in a relatively short time (specifically, the above processing is performed for about 2 seconds when the inner frame 12 or the front frame 14 is opened and the voltage is output from the OUT terminal of the timer IC1). When the reset signal SG3 output from the reset signal output terminal of the frame opening detection circuit 260 can be executed in a total of 7 seconds, ie, about 5 seconds until the reset signal SG3 drops to about 4.3 volts), As described above, by setting the time constant to about 2 seconds, the output period of the voltage output from the OUT terminal of the timer IC 1 after the inner frame 12 or the front frame 14 is opened can be suppressed to about 2 seconds. Kill. Therefore, when the inner frame 12 or the front frame 14 is opened when the power of the pachinko machine is turned off, it is possible to suppress the consumption of the electric power stored in the capacitor CD1.

また、第1実施形態から第3実施形態では、内枠12または前面枠14の開放が行われた場合に、音声ランプ制御装置113を用いて報知を実行したが、これに限られるものではない。内枠12または前面枠14の開放が行われた場合には、音声ランプ制御装置113を用いた報知に加え、表示制御装置114を用いて報知を実行しても良い。この場合には、音声ランプ制御装置113がオフ中枠開放コマンドまたはオン中枠開放コマンドを受信すると、音声ランプ制御装置113は表示制御装置114へ受信したオフ中枠開放コマンドまたはオン中枠開放コマンドを送信する。そして、表示制御装置114はオフ中枠開放コマンドまたはオン中枠開放コマンドを受信すると、第3図柄表示装置81へ「点検して下さい」や「扉が開放しています」と表示開始するように構成すれば良い。この構成により、音声ランプ制御装置113の報知に加え、表示制御装置113でも報知を行うので、更に分かり易く、内枠12または前面枠14が開放したことを不特定多数の者に報知することができる。   Further, in the first to third embodiments, when the inner frame 12 or the front frame 14 is opened, the notification is executed using the audio lamp control device 113. However, the present invention is not limited to this. . When the inner frame 12 or the front frame 14 is opened, notification may be executed using the display control device 114 in addition to the notification using the sound lamp control device 113. In this case, when the voice lamp control device 113 receives the off middle frame release command or the on middle frame release command, the voice lamp control device 113 receives the off middle frame release command or the on middle frame release command received to the display control device 114. Send. When the display control device 114 receives the off-in-frame release command or the on-in-frame release command, the display control device 114 starts to display “Please check” or “The door is open” on the third symbol display device 81. What is necessary is just to comprise. With this configuration, in addition to the notification of the audio lamp control device 113, the display control device 113 also provides notification, so that it is easier to understand and can notify an unspecified number of people that the inner frame 12 or the front frame 14 has been opened. it can.

また、第1実施形態から第3実施形態では、電源装置115から出力される信号(駆動電圧Va、停電信号SG1aおよびリセット信号SG3a)と枠開放検出回路260から出力される信号(駆動電圧Vb、停電信号SG1bおよびリセット信号SG3b)との切り換えをマルチプレクサMP1〜MP3を用いて行ったが、これに限られるものではない。電源装置115から出力される信号(駆動電圧Va、停電信号SG1aおよびリセット信号SG3a)と枠開放検出回路260から出力される信号(駆動電圧Vb、停電信号SG1bおよびリセット信号SG3b)との切り換えを、マルチプレクサMP1〜MP3に代えて、論理和回路であるOR回路を3つ用いて行っても良い。   In the first to third embodiments, the signals (drive voltage Va, power failure signal SG1a, and reset signal SG3a) output from the power supply device 115 and the signals (drive voltage Vb, The switching between the power failure signal SG1b and the reset signal SG3b) is performed using the multiplexers MP1 to MP3, but is not limited thereto. Switching between signals (drive voltage Va, power failure signal SG1a and reset signal SG3a) output from the power supply device 115 and signals (drive voltage Vb, power failure signal SG1b and reset signal SG3b) output from the frame opening detection circuit 260, Instead of the multiplexers MP1 to MP3, three OR circuits that are OR circuits may be used.

また、第1実施形態から第3実施形態では、パチンコ機の電源がオンされている間に内枠12または前面枠14が開放されたか否かを判定するS218の処理と、S218の処理での判定に応じて、オン中枠開放フラグ203bをオンするS219の処理と、オン中枠開放フラグ203bをオフするS220の処理とを、メイン処理の残余時間で実行していたが、これに限られるものではない。このS218〜S220の処理を、メイン処理の4m秒周期の定期処理内で実行しても良い。また、このS218〜S220の処理を、2m秒毎に実行されるタイマ割込処理内で実行しても良い。   In the first to third embodiments, the process in S218 for determining whether the inner frame 12 or the front frame 14 is opened while the power of the pachinko machine is turned on, and the process in S218. Depending on the determination, the process of S219 for turning on the on-in-frame release flag 203b and the process of S220 for turning off the on-in-frame release flag 203b were executed in the remaining time of the main process. It is not a thing. You may perform the process of S218-S220 within the regular process of a 4 msec period of a main process. Moreover, you may perform this process of S218-S220 within the timer interruption process performed every 2 milliseconds.

また、第1実施形態と第2実施形態では、オフ中枠開放フラグ203aがオンである場合には、音声出力装置226およびランプ表示装置227を用いて報知を行うと共に、ホールコンピュータ262へ1m秒のパルス信号を出力したが、これに限られるものではない。即ち、オフ中枠開放フラグ203aがオンである場合には、ホールコンピュータ262へ1m秒のパルス信号を出力させず、音声出力装置226およびランプ表示装置227を用いて報知だけを行うように構成しても良い。また、逆に、オフ中枠開放フラグ203aがオンである場合には、音声出力装置226およびランプ表示装置227を用いて報知を行わず、ホールコンピュータ262へのパルス信号の出力だけを行うように構成しても良い。   In the first embodiment and the second embodiment, when the off-in-frame opening flag 203a is on, the sound output device 226 and the lamp display device 227 are used for notification and the hall computer 262 is notified for 1 ms. However, the present invention is not limited to this. That is, when the off-frame open flag 203a is on, the hall computer 262 is not output a 1-msec pulse signal, and only the notification is performed using the audio output device 226 and the lamp display device 227. May be. Conversely, when the off-in-frame opening flag 203a is on, notification is not performed using the audio output device 226 and the lamp display device 227, and only the pulse signal is output to the hall computer 262. It may be configured.

また、例えば、上記各実施の形態では、主制御装置110から各コマンドが音声ランプ制御装置113に対して送信され、その音声ランプ制御装置113から表示制御装置114に対して表示の指示がなされるよう構成したが、主制御装置110から表示制御装置114に直接コマンドを送信するものとしても良い。また、表示制御装置に音声ランプ制御装置を接続して、表示制御装置から各音声の出力とランプの点灯を指示するコマンドを音声ランプ制御装置に送信するよう構成しても良い。さらに、音声ランプ制御装置と表示制御装置とを1の制御装置として構成するものとしても良い。   Further, for example, in each of the embodiments described above, each command is transmitted from the main control device 110 to the sound lamp control device 113, and the sound lamp control device 113 gives a display instruction to the display control device 114. However, the command may be transmitted directly from the main controller 110 to the display controller 114. Further, an audio lamp control device may be connected to the display control device, and a command instructing the output of each sound and the lighting of the lamp may be transmitted from the display control device to the audio lamp control device. Furthermore, the sound lamp control device and the display control device may be configured as one control device.

また、上記実施の形態においては、第1入球口64への入賞および第2入球口67の通過は、それぞれ最大4回まで保留されるように構成したが、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、第1入球口64への入賞に基づく変動表示の保留回数を、第3図柄表示装置81の一部においても、数字で、或いは、4つに区画された領域を保留回数分だけ異なる態様(例えば、色や点灯パターン)にして表示するようにしても良く、第1図柄表示装置37とは別体でランプ等の発光部材を設け、該発光部材によって保留回数を通知するように構成しても良い。   Moreover, in the said embodiment, although it was comprised so that the winning to the 1st entrance 64 and the passage of the 2nd entrance 67 might be held up to 4 times, respectively, the maximum number of times of holding was 4 times. It is not limited and may be set to 3 times or less, or 5 times or more (for example, 8 times). In addition, the number of times the variable display is held based on the winning at the first entrance 64 is different for the part of the third symbol display device 81 by a number or by dividing the number of four divided areas by the number of times of the hold. It may be displayed in a mode (for example, color or lighting pattern), and a light emitting member such as a lamp is provided separately from the first symbol display device 37, and the number of holding times is notified by the light emitting member. You may do it.

また、上記実施の形態に示すように、動的表示の一種である変動表示は、第3図柄表示装置81の表示画面上で識別情報としての図柄を縦方向にスクロールさせるものに限定されず、横方向あるいはL字形等の所定経路に沿って図柄を移動表示して行うものであっても良い。また、識別情報の動的表示としては、図柄の変動表示に限られるものではなく、例えば、1又は複数のキャラクタを図柄と共に、若しくは、図柄とは別に多種多様に動作表示または変化表示させて行われる演出表示なども含まれるのである。この場合、1又は複数のキャラクタが、第3図柄として用いられる。   Further, as shown in the above embodiment, the variable display, which is a kind of dynamic display, is not limited to the one that scrolls the symbol as identification information in the vertical direction on the display screen of the third symbol display device 81, It may be performed by moving and displaying symbols along a predetermined route such as a horizontal direction or an L shape. In addition, the dynamic display of the identification information is not limited to the display of variation of the symbol. For example, one or a plurality of characters may be displayed in various manners together with the symbol or displayed in a variety of manners separately from the symbol. The effect display etc. which are displayed are also included. In this case, one or more characters are used as the third symbol.

本発明を上記実施の形態とは異なるタイプのパチンコ機等に実施しても良い。例えば、Vゾーン等の特別領域を有する入賞装置を有するいわゆる第2種パチンコ遊技機などに実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球など他の遊技機として実施するようにしても良い。   You may implement this invention in the pachinko machine etc. of a type different from the said embodiment. For example, the present invention may be applied to a so-called second type pachinko gaming machine having a winning device having a special area such as a V zone. Further, in addition to the pachinko machine, the game machine may be implemented as another game machine such as an alepacchi or a sparrow ball.

本発明を上記実施の形態とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回(例えば2回、3回)大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機(通称、2回権利物、3回権利物と称される)として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として遊技者に所定の遊技価値を付与する特別遊技を発生させるパチンコ機として実施しても良い。また、Vゾーン等の特別領域を有する入賞装置を有し、その特別領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機に実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。   You may implement this invention in the pachinko machine etc. of a type different from the said embodiment. For example, once a big hit, a pachinko machine that raises the expected value of the big hit until a big hit state occurs (for example, two times or three times) including that (for example, a two-time right item, a three-time right item) May also be implemented. Further, after the jackpot symbol is displayed, it may be implemented as a pachinko machine that generates a special game that gives a player a predetermined game value on the condition that a ball is won in a predetermined area. Further, the present invention may be implemented in a pachinko machine that has a special area such as a V-zone and has a special gaming state as a necessary condition for winning a ball in the special area. Further, in addition to the pachinko machine, the game machine may be implemented as various game machines such as an alepatchi, a sparrow ball, a slot machine, a game machine in which a so-called pachinko machine and a slot machine are integrated.

なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する表示装置を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の変動表示が開始され、停止用操作手段(例えばストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の変動表示が停止して確定表示され、その停止時の識別情報の組合せが特定のものであることを必要条件として、遊技者に所定の遊技価値を付与する特別遊技を発生させるスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。   In the slot machine, for example, a symbol is changed by operating a control lever in a state where a symbol effective line is determined by inserting coins, and a symbol is stopped and confirmed by operating a stop button. Is. Accordingly, the basic concept of the slot machine is that it is provided with a display device for confirming and displaying the identification information after variably displaying the identification information string composed of a plurality of identification information, and resulting from the operation of the starting operation means (for example, the operation lever). The variation display of the identification information is started, and the variation display of the identification information is stopped and fixedly displayed due to the operation of the operation means for stop (for example, the stop button) or when a predetermined time elapses. It is a slot machine that generates a special game that gives a player a predetermined game value on the condition that the combination of identification information at the time is a specific condition. In this case, the game medium is typically a coin, medal, etc. Take as an example.

また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する表示装置を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作(ボタン操作)に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に所定の遊技価値を付与する特別遊技が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。   In addition, as a specific example of a gaming machine in which a pachinko machine and a slot machine are fused, a display device is provided that displays a symbol after a symbol string composed of a plurality of symbols is variably displayed, and has a handle for launching a ball. What is not. In this case, after throwing a predetermined amount of spheres based on a predetermined operation (button operation), for example, the change of the symbol is started due to the operation of the operation lever, for example, due to the operation of the stop button, or With the passage of time, the variation of the symbol is stopped, and a special game that gives a predetermined game value to the player is generated on the condition that the determined symbol at the time of stoppage is a so-called jackpot symbol. In this case, a large amount of balls are paid out to the lower tray.

以下に、本発明の遊技機に加えて、上述した各種実施形態に含まれる各種発明の概念を示す。本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を行う演算手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段による前記扉体の開放検出を記憶する記憶手段と、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記演算手段の演算処理に基づきその開放検出を前記記憶手段に記憶させる記憶実行手段と、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段を所定期間立ち上げて、前記記憶実行手段による開放検出の記憶を実行可能にする立上手段とを備えていることを特徴とする遊技機A1。   Hereinafter, in addition to the gaming machine of the present invention, concepts of various inventions included in the various embodiments described above are shown. In a gaming machine comprising a main body, a door body that opens and closes the front surface of the main body, and an arithmetic means that performs arithmetic processing related to game control, door opening detection means for detecting the opening of the door body with respect to the main body, and Storage means for storing the opening detection of the door body by the door opening detection means, and when the opening of the door body is detected by the door opening detection means, the opening detection is stored based on the calculation processing of the calculation means. And when the door opening detection unit detects that the door is open while the gaming machine is powered off, the storage unit, the storage execution unit, and the calculation unit are activated for a predetermined period. The game machine A1 further comprises a start-up unit that makes it possible to execute storage of the release detection by the storage execution unit.

遊技機A1によれば、遊技機の電源がオフされ演算手段が停止している状態であっても、扉開放検出手段によって扉体の開放が検出されると、立上手段は、記憶手段、記憶実行手段および演算手段を所定期間立ち上げて、記憶実行手段による扉体の開放検出の記憶を実行可能にする。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放検出を、記憶実行手段により記憶手段に記憶させることができる。従って、遊技機の電源がオフされている場合にも扉体の開放を把握することができる。   According to the gaming machine A1, even when the power of the gaming machine is turned off and the computing means is stopped, if the door opening detection is detected by the door opening detecting means, the rising means is a storage means, The storage execution means and the calculation means are activated for a predetermined period of time, and the storage execution means can perform the detection of door opening detection. Thus, for example, even if the door body is opened due to an unauthorized act by someone after the store is closed with all the gaming machines turned off, the storage execution means stores the opening detection of the door body in the storage means. Can do. Therefore, it is possible to grasp the opening of the door even when the power of the gaming machine is turned off.

なお、演算手段は、扉体と本体とにより形成される空間内に設けられるのが一般的である。更に言うと、扉体と本体とにより形成される空間内とは、扉体の閉鎖時に手を触れることができない扉体の背面または背面側(本体の背面側も含む)を示している。   In general, the calculation means is provided in a space formed by the door body and the main body. Furthermore, the inside of the space formed by the door body and the main body indicates the back surface or the back surface side (including the back surface side of the main body) of the door body which cannot be touched by the hand when the door body is closed.

遊技機A1において、前記遊技機の電源オン中に充填され、前記記憶手段、記憶実行手段、演算手段および立上手段をその充填された電力により動作可能にするオフ中動作手段を備えていることを特徴とする遊技機A2。   The gaming machine A1 is provided with an off-time operation means that is filled when the gaming machine is turned on and that enables the storage means, storage execution means, calculation means, and start-up means to operate with the charged power. A gaming machine A2.

遊技機A2によれば、遊技機の電源オン中に充填されるオフ中動作手段を備えており、記憶手段、記憶実行手段、演算手段および立上手段は、そのオフ中動作手段に充填された電力によって動作する。よって、記憶手段、記憶実行手段、演算手段および立上手段を遊技機の電源オフ後であっても動作させることができる。   According to the gaming machine A2, it is provided with an off-operation means that is filled when the gaming machine is powered on, and the storage means, the storage execution means, the calculation means, and the startup means are filled in the off-operation means. Operates with power. Therefore, the storage means, the storage execution means, the calculation means, and the start-up means can be operated even after the gaming machine is turned off.

遊技機A1またはA2において、前記立上手段は、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第1動作期間に定める動作期間決定手段と、その動作期間決定手段により定められた第1動作期間が終了した場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する延長手段を備え、その延長手段により延長された第2動作期間と、前記動作期間決定手段により定められた第1動作期間との和を前記所定期間とするものであり、前記延長手段は、前記動作期間決定手段が消費する電力よりも少ない電力で前記記憶手段、記憶実行手段および演算手段を動作可能に構成されていることを特徴とする遊技機A3。   In the gaming machine A1 or A2, the start-up means is configured to detect the storage means, the storage execution means, and the computing means when the door opening detection means detects that the door body is open while the gaming machine is powered off. An operation period determining means for setting the operation period as the first operation period, and when the first operation period determined by the operation period determining means is ended, the operation periods of the storage means, the storage execution means and the calculation means are set to the second operation period. An extension means for extending to an operation period, and the sum of a second operation period extended by the extension means and a first operation period determined by the operation period determination means is the predetermined period, The extension means is configured to be able to operate the storage means, the storage execution means, and the calculation means with less power than the power consumed by the operation period determination means. .

遊技機A3によれば、動作期間決定手段により定められた第1動作期間が終了した場合には、即ち、第1動作期間が経過した場合には、延長手段によって記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する。ここで、動作期間決定手段により定められた第1動作期間と延長手段により延長された第2動作期間との和を、立上手段が記憶手段、記憶実行手段および演算手段を立ち上げる所定期間としている。よって、所定期間のうち、オフ中動作手段に充填された電力が動作期間決定手段によって消費される期間を第1動作期間に留め、その後は、動作期間決定手段よりも消費電力の少ない延長手段によって、記憶手段、記憶実行手段および演算手段を動作させることができる。従って、オフ中動作手段充填された電力の消費を抑制し、記憶手段、記憶実行手段、演算手段および立上手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできる。   According to the gaming machine A3, when the first operation period determined by the operation period determining means ends, that is, when the first operation period elapses, the extension means stores the storage means, the storage execution means, and the calculation. The operation period of the means is extended to the second operation period. Here, the sum of the first operation period determined by the operation period determination unit and the second operation period extended by the extension unit is defined as a predetermined period during which the start-up unit starts up the storage unit, the storage execution unit, and the calculation unit. Yes. Therefore, of the predetermined period, the period during which the power charged in the off-operation means is consumed by the operation period determination means is kept in the first operation period, and thereafter the extension means that consumes less power than the operation period determination means. The storage means, the storage execution means, and the calculation means can be operated. Accordingly, it is possible to suppress the consumption of the electric power charged in the off-operation means, increase the operable number of times of the storage means, the storage execution means, the calculation means, and the rising means, and increase the number of detectable opening of the door body.

遊技機A3において、前記動作期間決定手段は、前記扉開放検出手段により前記扉体の開放が前記第1動作期間より短い期間で検出された場合には、前記記憶手段、記憶実行手段および演算手段の動作期間である前記第1動作期間をその短い動作期間に定め、前記延長手段は、前記動作期間決定手段により定められた前記短い動作期間の終了後に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長するものであり、前記延長手段により延長される第2動作期間は、前記記憶実行手段による開放検出の記憶が実行可能な期間に設定されていることを特徴とする遊技機A4。   In the gaming machine A3, the operation period determining means, when the door opening detection means detects the opening of the door body in a period shorter than the first operation period, the storage means, the storage execution means, and the calculation means The first operation period, which is an operation period of the first operation period, is set to the short operation period, and the extension unit is configured to store the storage unit, the storage execution unit, and the calculation unit after the short operation period determined by the operation period determination unit. The second operation period is extended to the second operation period, and the second operation period extended by the extension means is set to a period in which the storage execution means can perform the storage of the open detection. A gaming machine A4.

遊技機A4によれば、扉開放検出手段により扉体の開放が第1動作期間よりも短い期間で検出された場合には、動作期間決定手段は、記憶手段、記憶実行手段および演算手段の動作期間をその短い動作期間とする。すると、動作期間決定手段により定められた短い動作期間の終了後に、延長手段は、記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する。この第2動作期間は、記憶実行手段による扉体の開放検出の記憶を実行可能な期間に設定されている。よって、扉体の開放が短い期間のうちに行われたとしても、その扉体の開放検出を、記憶実行手段により確実に記憶手段に記憶させることができる。加えて、扉体の開放が短い期間のうちに行われた場合には、オフ中動作手段に充填された電力が動作期間決定手段によって消費される期間を短い期間に留めることができる。よって、オフ中動作手段に充填された電力の消費を抑制し、記憶手段、記憶実行手段、演算手段および立上手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできる。   According to the gaming machine A4, when the door opening detection means detects the opening of the door body in a period shorter than the first operation period, the operation period determination means operates the storage means, the storage execution means, and the calculation means. The period is the short operation period. Then, after the end of the short operation period determined by the operation period determination unit, the extension unit extends the operation period of the storage unit, the storage execution unit, and the calculation unit to the second operation period. The second operation period is set to a period during which the storage execution means can store the door opening detection. Therefore, even if the door is opened within a short period, the detection of opening of the door can be reliably stored in the storage by the storage execution unit. In addition, when the door is opened within a short period, the period during which the power charged in the off-operation means is consumed by the operation period determination means can be kept short. Therefore, it is possible to suppress the consumption of the electric power charged in the off-operation means, increase the operable number of times of the storage means, the storage execution means, the calculation means, and the rising means, and increase the number of detectable opening of the door body. .

遊技機A3またはA4において、前記延長手段は、前記記憶手段、記憶実行手段および演算手段の動作期間が前記動作期間決定手段により定められた第1動作期間内である場合には、前記オフ中動作手段により供給される電力により充填される一方、前記動作期間決定手段により定められた第1動作期間が終了した場合には、充填された電力を使用することで前記記憶手段、記憶実行手段および演算手段に電力を供給して、その動作期間を第2動作期間まで延長するものであることを特徴とする遊技機A5。   In the gaming machine A3 or A4, the extension means operates when the operation period of the storage means, the storage execution means, and the calculation means is within the first operation period determined by the operation period determination means. When the first operation period determined by the operation period determination unit is completed while being charged by the power supplied by the unit, the storage unit, the storage execution unit, and the calculation are performed by using the charged power. The gaming machine A5 is characterized in that power is supplied to the means to extend the operation period to the second operation period.

遊技機A5によれば、記憶手段、記憶実行手段および演算手段の動作期間が動作期間決定手段により定められる第1動作期間内である場合には、延長手段は、オフ中動作手段により供給される電力によって充填される。一方、動作期間決定手段により定められた第1動作期間が終了した場合には、延長手段は、充填された電力を使用することで記憶手段、記憶実行手段および演算手段に電力を供給する。この延長手段の電力供給により、記憶手段、記憶実行手段および演算手段の動作期間が第2動作期間まで延長される。このように、オフ中動作手段から延長手段への充填を確実に実行させることで、延長手段は、記憶手段、記憶実行手段および演算手段の動作期間を確実に第2動作期間まで延長することができる。   According to the gaming machine A5, when the operation period of the storage means, the storage execution means, and the calculation means is within the first operation period determined by the operation period determination means, the extension means is supplied by the off-time operation means. Filled with electric power. On the other hand, when the first operation period determined by the operation period determining means ends, the extension means supplies power to the storage means, the storage execution means, and the calculation means by using the charged power. Due to the power supply of the extension means, the operation periods of the storage means, the storage execution means, and the calculation means are extended to the second operation period. In this way, by reliably filling the extension means from the off-operation means, the extension means can reliably extend the operation period of the storage means, the storage execution means, and the calculation means to the second operation period. it can.

遊技機A3からA5のいずれかにおいて、前記演算手段は、その演算手段の立ち上げを可能にする駆動電圧を入力する駆動電圧入力手段と前記演算処理を実行可能な状態にする動作信号を入力する動作信号入力手段とを備えており、前記立上手段は、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記駆動電圧入力手段へ前記駆動電圧を供給する駆動電圧供給手段と、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記動作信号入力手段へ前記動作信号を出力する動作信号出力手段とを備え、前記延長手段により延長された第2動作期間中に、前記動作信号出力手段により出力される動作信号を停止して、その後に、前記駆動電圧供給手段により供給される駆動電圧を停止するものであることを特徴とする遊技機A6。   In any one of the gaming machines A3 to A5, the arithmetic means inputs a driving voltage input means for inputting a driving voltage that enables the arithmetic means to start up and an operation signal that makes the arithmetic processing executable. Operating signal input means, and when the door opening detection means detects the opening of the door body while the gaming machine is powered off, the rising means is connected to the drive voltage input means. A drive voltage supply means for supplying a voltage, and an operation signal for outputting the operation signal to the operation signal input means when the opening of the door is detected by the door opening detection means while the gaming machine is powered off. Output means, and during the second operation period extended by the extension means, the operation signal output by the operation signal output means is stopped and then supplied by the drive voltage supply means. Gaming machine A6, characterized in that those stopping the driving voltage that.

遊技機A6によれば、扉開放検出手段により扉体の開放が遊技機の電源オフ中に検出されると、立上手段の動作信号出力手段から演算手段の動作信号入力手段へ動作信号が出力されると共に、立上手段の駆動電圧供給手段から演算手段の駆動電圧入力手段へ駆動電圧が供給される。そして、立上手段は、延長手段により延長された第2動作期間中に、まず、動作信号出力手段により出力される動作信号を停止して、その後に、駆動電圧供給手段により供給される駆動電圧を停止する。よって、演算手段は、まず、演算処理が実行不能な状態に設定されて、その後に、立ち下げられる。従って、扉開放検出手段により扉体の開放が遊技機の電源オフ中に検出され、立上手段により演算手段が所定期間立ち上げられたとしても、第2動作期間中に演算手段を立ち下げることができる。   According to the gaming machine A6, when the opening of the door is detected by the door opening detecting means while the gaming machine is powered off, an operation signal is output from the operation signal output means of the start-up means to the operation signal input means of the arithmetic means. At the same time, the drive voltage is supplied from the drive voltage supply means of the rising means to the drive voltage input means of the calculation means. The rising means first stops the operation signal output by the operation signal output means during the second operation period extended by the extension means, and then drives the drive voltage supplied by the drive voltage supply means. To stop. Therefore, the calculation means is first set in a state where the calculation process cannot be performed, and then is lowered. Therefore, even if the door opening detection means detects the opening of the gaming machine while the gaming machine is turned off and the rising means starts the calculation means for a predetermined period, the calculation means is lowered during the second operation period. Can do.

遊技機A6において、前記演算手段は、前記駆動電圧入力手段に入力される駆動電圧が第1値以上である場合に立ち上げ可能に構成されており、前記動作信号出力手段は、前記延長手段に接続されており、前記延長手段により供給される電圧が前記第1値を超える第2値以上である場合には、その供給される電圧を前記動作信号として前記動作信号入力手段へ出力する一方、前記延長手段により供給される電圧が前記第1値を超える第2値未満となった場合には、前記動作信号入力手段へ出力する動作信号を停止するものであり、前記駆動電圧供給手段は、前記延長手段に接続されており、前記延長手段により供給される電圧に拘らず、その供給された電圧を前記駆動電圧として前記駆動電圧入力手段へ出力するものであることを特徴とする遊技機A7。   In the gaming machine A6, the calculation means is configured to be able to start up when the drive voltage input to the drive voltage input means is equal to or higher than a first value, and the operation signal output means is connected to the extension means. When connected and the voltage supplied by the extension means is greater than or equal to the second value exceeding the first value, the supplied voltage is output as the operation signal to the operation signal input means, When the voltage supplied by the extension means becomes less than the second value exceeding the first value, the operation signal output to the operation signal input means is stopped, and the drive voltage supply means is It is connected to the extension means and outputs the supplied voltage as the drive voltage to the drive voltage input means regardless of the voltage supplied by the extension means. Tricks machine A7.

遊技機A7によれば、動作信号出力手段と駆動電圧供給手段とは共に、延長手段に接続されている。立上手段の動作信号出力手段は、延長手段により供給される電圧が第1値を超える第2値以上である場合には、その供給される電圧を動作信号として、演算手段の動作信号出力手段へ出力する。一方、立上手段の動作信号出力手段は、延長手段により供給される電圧が第2値未満である場合には、演算手段の動作信号出力手段へ出力する動作信号を停止する。この動作信号出力手段の動作と異なり、駆動電圧供給手段は、延長手段により供給される電圧に拘らず、その供給された電圧を駆動電圧として、演算手段の駆動電圧入力手段へ出力する。つまり、延長手段により供給される電圧が第2値未満となった場合でも、駆動電圧供給手段は、その供給された電圧を駆動電圧として、演算手段の駆動電圧入力手段へ出力し続ける。ここで、演算手段は、駆動電圧入力手段に入力される駆動電圧が第1値以上である場合には、立ち上げ可能(動作可能)に構成されている。よって、立上手段の駆動電圧供給手段から演算手段の駆動電圧入力手段へ供給される駆動電圧が、第2値未満となっても、第1値以上であれば、演算手段を立ち上げ続けることができる(動作させ続けることができる)。これにより、演算手段は、まず、演算処理が実行不能な状態に設定されて、その後に、立ち下げられる。従って、扉開放検出手段により扉体の開放が遊技機の電源オフ中に検出され、立上手段により演算手段が所定期間立ち上げられたとしても、第2期間中に演算手段を立ち下げることができる。   According to the gaming machine A7, the operation signal output means and the drive voltage supply means are both connected to the extension means. When the voltage supplied by the extension means is equal to or higher than the second value exceeding the first value, the operation signal output means of the start-up means uses the supplied voltage as the operation signal as an operation signal. Output to. On the other hand, the operation signal output means of the start-up means stops the operation signal output to the operation signal output means of the calculation means when the voltage supplied by the extension means is less than the second value. Unlike the operation of the operation signal output means, the drive voltage supply means outputs the supplied voltage as the drive voltage to the drive voltage input means of the calculation means regardless of the voltage supplied by the extension means. That is, even when the voltage supplied by the extension means becomes less than the second value, the drive voltage supply means continues to output the supplied voltage to the drive voltage input means of the calculation means as the drive voltage. Here, the calculation means is configured to be startable (operable) when the drive voltage input to the drive voltage input means is equal to or higher than the first value. Therefore, even if the drive voltage supplied from the drive voltage supply means of the start-up means to the drive voltage input means of the calculation means is less than the second value, if the drive voltage is greater than or equal to the first value, the calculation means is continuously started up. (Can continue to operate). As a result, the computing means is first set in a state in which the computation processing cannot be performed, and then lowered. Therefore, even if the door opening detection means detects the opening of the gaming machine while the gaming machine is turned off and the rising means starts the calculation means for a predetermined period, the calculation means can be lowered during the second period. it can.

本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を実行する演算手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段による前記扉体の開放検出を前記遊技機の電源オフ中も保持可能な記憶手段と、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段および演算手段を所定期間内立ち上げる立上手段と、その立上手段に電力を供給するオフ中動作手段とを備え、前記演算手段が実行する演算処理は、前記立上手段により演算手段が所定期間内立ち上げられた場合に、前記扉体の開放検出を前記記憶手段に保持させる記憶実行処理を備えていることを特徴とする遊技機B1。   In a gaming machine comprising a main body, a door body that opens and closes the front surface of the main body, and arithmetic means that executes arithmetic processing related to game control, door opening detection means that detects the opening of the door body with respect to the main body, Storage means capable of holding the detection of opening of the door body by the door opening detection means even when the gaming machine is turned off, and opening of the door body is detected by the door opening detection means while the gaming machine is turned off. The storage means and the calculation means within a predetermined period, and an off-operation means for supplying power to the startup means, and the calculation processing executed by the calculation means A gaming machine B1 comprising a storage execution process for causing the storage means to hold the detection of opening of the door when the arithmetic means is started up by the upper means within a predetermined period.

遊技機B1によれば、遊技機の電源がオフされ演算手段が終了した状態であっても、扉開放検出手段によって扉体の開放が検出されると、オフ中動作手段により供給される電力によって、立上手段は、記憶手段および演算手段を所定期間内立ち上げる。そして、所定期間内立ち上げられた演算手段は、記憶実行処理を実行して、扉体の開放検出を記憶手段に保持させる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為により扉体が開放されても、その扉体の開放検出を、演算手段が実行する記憶実行処理によって記憶手段に保持させることができる。従って、遊技機の電源がオフされている場合にも扉体の開放を把握することができる。   According to the gaming machine B1, even when the power of the gaming machine is turned off and the calculation means is finished, when the door opening detection is detected by the door opening detection means, the power supplied by the off-operation means is used. The start-up means starts up the storage means and the calculation means within a predetermined period. Then, the computing means started up within a predetermined period executes the storage execution process, and causes the storage means to hold the door body opening detection. Therefore, for example, even if the door is opened due to an unauthorized act by someone after the store is closed with all the gaming machines turned off, the detection of the opening of the door is stored by the storage execution process executed by the computing means. The means can be held. Therefore, it is possible to grasp the opening of the door even when the power of the gaming machine is turned off.

遊技機B1において、前記演算手段が実行する演算処理は、立ち上げられた前記演算手段を終了させる終了処理を備え、その終了処理および前記記憶実行処理は、前記立上手段により演算手段が立ち上げられる所定期間内で処理を完了するように構成されていることを特徴とする遊技機B2。   In the gaming machine B1, the calculation process executed by the calculation unit includes a termination process for terminating the started calculation unit, and the termination unit and the storage execution process are started by the calculation unit by the startup unit. A gaming machine B2 that is configured to complete the processing within a predetermined period.

遊技機B2によれば、扉開放検出手段によって扉体の開放が遊技機の電源オフ中に検出され、立上手段により演算手段が立ち上げられたとしても、演算手段は、記憶実行処理および終了処理を所定期間内で実行完了することができる。よって、遊技機の電源オフ中に扉体が開放されても、その扉体の開放検出を、記憶実行処理によって記憶手段に保持させることができる上に、所定期間内立ち上げられた演算手段を終了処理によって終了させることができる。   According to the gaming machine B2, even if the opening of the door is detected by the door opening detecting means while the gaming machine is turned off and the calculating means is started up by the rising means, the calculating means performs the storage execution process and the end. The processing can be completed within a predetermined period. Therefore, even if the door is opened while the power of the gaming machine is turned off, the detection of the opening of the door can be held in the storage means by the storage execution process, and the calculation means that has been started up for a predetermined period of time It can be terminated by a termination process.

遊技機B1またはB2において、前記扉開放検出手段による前記扉体の開放検出を示す検出信号を受信する検出信号受信手段を備え、前記立上手段は、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記検出信号受信手段へ検出信号を出力する検出信号出力手段を備え、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合には、前記記憶手段と前記演算手段と前記検出信号出力手段と前記検出信号受信手段とを所定期間内立ち上げるものであり、前記演算手段は、前記検出信号受信手段により前記検出信号が受信された場合に、前記記憶実行処理を実行するものであることを特徴とする遊技機B3。   The gaming machine B1 or B2 includes detection signal receiving means for receiving a detection signal indicating opening detection of the door body by the door opening detection means, and the rising means opens the door body by the door opening detection means. Is detected signal output means for outputting a detection signal to the detection signal receiving means, and when the door opening detection is detected by the door opening detection means while the gaming machine is powered off. Is configured to start up the storage unit, the calculation unit, the detection signal output unit, and the detection signal reception unit within a predetermined period, and the calculation unit receives the detection signal by the detection signal reception unit. In this case, the storage device executes the storage execution process.

遊技機B3によれば、扉開放検出手段によって扉体の開放が遊技機の電源オフ中に検出されると、立上手段は、記憶手段と演算手段と検出信号を出力する検出信号出力手段と検出信号を受信する検出信号受信手段とを所定期間内立ち上げる。そして、演算手段は、検出信号出力手段から出力された検出信号が検出信号受信手段によって受信された場合に、記憶実行処理を実行して扉体の開放検出を記憶手段に保持させる。つまり、演算手段は、立上手段により所定期間内立ち上げられた上で、検出信号受信手段が検出信号を受信した場合に、初めて、記憶実行処理を実行する。よって、遊技機の電源オフ中に扉体の開放が確実に行われた場合に、初めて、演算手段による記憶実行処理を実行させることができる。   According to the gaming machine B3, when the door opening detection means detects the opening of the door body while the gaming machine is powered off, the start-up means includes a storage means, a calculation means, and a detection signal output means for outputting a detection signal. A detection signal receiving means for receiving the detection signal is activated within a predetermined period. Then, when the detection signal output from the detection signal output means is received by the detection signal receiving means, the calculation means executes a storage execution process to hold the door body open detection in the storage means. That is, the calculation means executes the storage execution process for the first time when the detection signal receiving means receives the detection signal after being started up by the start-up means within a predetermined period. Therefore, the storage execution process by the computing means can be executed for the first time only when the door is reliably opened while the gaming machine is powered off.

遊技機B1またはB2において、前記演算手段の動作期間を計時する計時手段を備え、前記立上手段は、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合には、前記記憶手段と前記演算手段と前記計時手段とを所定期間内立ち上げるものであり、前記演算手段は、前記計時手段によって計時した動作期間が予め定められた第2期間内であるにも拘らず前記終了処理を実行した場合には、前記遊技機の電源オフ中に前記扉体の開放が行われたとして前記記憶実行処理を実行するものであることを特徴とする遊技機B4。   In the gaming machine B1 or B2, the game machine B1 or B2 includes a clocking unit that clocks the operation period of the computing unit, and the start-up unit is detected by the door opening detection unit when the opening of the door body is turned off. In this case, the storage unit, the calculation unit, and the timing unit are started up within a predetermined period, and the calculation unit has an operation period measured by the timing unit within a predetermined second period. However, when the termination process is executed, the storage execution process is executed assuming that the door is opened while the gaming machine is powered off. .

遊技機B4によれば、扉開放検出手段によって扉体の開放が遊技機の電源オフ中に検出されると、立上手段は、記憶手段、演算手段および演算手段の動作期間を計時する計時手段を所定期間内立ち上げる。演算手段は、計時手段によって計時した動作期間が予め定められた第2期間内であるにも拘らず終了処理を実行した場合には、遊技機の電源オフ中に扉体の開放が行われたとして記憶実行処理を実行する。つまり、演算手段は、立上手段により所定期間内立ち上げられた上で、第2期間内で終了処理を実行した場合に、初めて、記憶実行処理を実行する。よって、計時手段が計時する動作期間により遊技機の電源オフ中に扉体の開放が確実に行われたとされた場合に、初めて、演算手段による記憶実行処理を実行させることができる。   According to the gaming machine B4, when the opening of the door is detected by the door opening detection means while the gaming machine is powered off, the start-up means counts the storage means, the calculation means and the operation period of the calculation means. Is launched within a predetermined period. In the case where the calculation means performs the end process even though the operation period timed by the time measuring means is within the predetermined second period, the door body was opened while the gaming machine was turned off. The memory execution process is executed. In other words, the computing means executes the storage execution process for the first time when the termination process is executed within the second period after being started up by the rising means within a predetermined period. Therefore, the storage execution process by the arithmetic means can be executed for the first time only when it is determined that the door body is reliably opened while the gaming machine is powered off by the operation period timed by the time measuring means.

遊技機B3またはB4において、遊技機の電源オフ後もデータを保持可能なバックアップ手段を備え、前記演算手段が実行する演算処理は、前記バックアップ手段に保持されたデータが有効か否かを判定する判定処理と、その判定処理により有効と判定された場合に、前記バックアップ手段に保持されたデータを使用して電源オフ前の状態に復帰させる復帰処理と、前記判定処理により否有効と判定された場合に、前記バックアップ手段に保持されたデータを初期化する初期化処理とを備え、前記検出信号受信手段による検出信号の受信開始または前記計時手段による動作期間の計時開始は、前記復帰処理または初期化処理のいずれかの処理の実行直後に行われることを特徴とする遊技機B5。   The gaming machine B3 or B4 includes backup means capable of holding data even after the gaming machine is powered off, and the arithmetic processing executed by the arithmetic means determines whether the data held in the backup means is valid. When the determination process is determined to be valid by the determination process, the data stored in the backup unit is used to return to the state before the power is turned off, and the determination process is determined to be invalid. In this case, an initialization process for initializing data held in the backup unit is provided, and the start of reception of the detection signal by the detection signal reception unit or the start of timing of the operation period by the timing unit is performed by the return process or the initial stage. A gaming machine B5, which is performed immediately after execution of any one of the merging processes.

遊技機B5によれば、扉開放検出手段によって扉体の開放が遊技機の電源オフ中に検出され、立上手段により演算手段が所定期間内立ち上げられた場合には、復帰処理後または初期化処理後、直ちに、即ち、演算手段の各種設定が完了すると直ちに、検出信号受信手段による検出信号の受信開始または計時手段による動作期間の計時開始が行われる。よって、遊技機の電源オフ中に扉体の開放が行われた場合には、その扉体の開放を直ちに検出することができる。   According to the gaming machine B5, when the opening of the door body is detected by the door opening detecting means while the power of the gaming machine is turned off and the calculating means is started up within a predetermined period by the rising means, after the return process or the initial stage Immediately after the conversion processing, that is, as soon as various settings of the calculation means are completed, the detection signal reception means starts receiving the detection signal or the time measurement means starts timing. Therefore, when the door is opened while the gaming machine is turned off, the opening of the door can be immediately detected.

遊技機B5において、前記記憶実行処理により前記扉体の開放検出が前記記憶手段に保持されている場合に報知を行う報知手段を備え、その報知手段は、前記遊技機の電源がオンされた場合には、立ち上げが行われる一方、前記遊技機の電源オフ中に、前記扉開放検出手段により前記扉体の開放が検出された場合でも、前記立上手段による立ち上げが不実行とされるものであることを特徴とする遊技機B6。   In the gaming machine B5, it is provided with notifying means for notifying when the opening detection of the door body is held in the storing means by the storing execution process, and the notifying means is provided when the gaming machine is turned on. On the other hand, while the game machine is powered off, even when the door opening detection means detects the opening of the door body, the startup by the rising means is not executed. A gaming machine B6 characterized by being a thing.

遊技機B6によれば、報知手段は、遊技機の電源がオンされた場合には立ち上げが行われ、記憶手段に扉体の開放検出が保持されていれば、報知を行う。一方、報知手段は、遊技機の電源オフ中に、扉開放検出手段により扉体の開放が検出されたとしても、立上手段による立ち上げが不実行とされる(立上手段によっても立ち上げられることはない)。つまり、報知手段は、遊技機の電源がオンされた場合には立ち上げが行われるが、遊技機の電源オフ中に、扉開放検出手段により扉体の開放が検出され、立上手段により演算手段が所定期間内立ち上げられたとしても、立上手段による立ち上げは行われない。よって、例えば、すべての遊技機の電源がオフされている閉店後に、不正行為者により扉体が開放され、その扉体の開放検出を記憶実行処理によって記憶手段に保持させたとしても、報知手段による報知が行われることはない。従って、遊技機の電源がオフ中に扉体の開放が行われたことを、不正行為者に悟られることなく、記憶手段に保持させることができる。また、遊技機の電源がオンされ、扉体の開放検出が記憶手段に保持されていれば、報知手段により報知を行うので、遊技機の電源オフ中に扉体の開放が行われた遊技機を特定することができる。   According to the gaming machine B6, the notification means is activated when the power of the gaming machine is turned on, and notifies if the detection of opening of the door body is held in the storage means. On the other hand, when the door is detected to be opened by the door opening detection means while the gaming machine is powered off, the notification means is not activated by the rising means (even by the rising means) Is never). In other words, the notification means is started up when the power of the gaming machine is turned on, but the opening of the door body is detected by the door opening detection means while the power of the gaming machine is turned off, and is calculated by the startup means. Even if the means is started up within a predetermined period, the start-up means is not started up. Therefore, for example, even if the door is opened by an unauthorized person after closing the store where all the gaming machines are turned off and the detection of the opening of the door is held in the storage by the storage execution process, the notification means No notification will be made. Accordingly, the storage means can be held without the knowledge of the fraudster that the door has been opened while the power of the gaming machine is off. In addition, if the gaming machine is turned on and the detection of the opening of the door body is held in the storage means, the notification means will notify the game machine that the door body has been opened while the gaming machine is powered off. Can be specified.

遊技機B6において、前記記憶実行処理により前記記憶手段に保持された前記扉体の開放検出を消去可能な状態に設定する消去手段を備え、前記記憶手段に保持された前記扉体の開放検出は、前記消去手段により前記開放検出が消去可能な状態に設定されると共に、前記遊技機の電源がオンされて前記演算手段が立ち上げられた場合に消去が実行されるものであることを特徴とする遊技機B7。   In the gaming machine B6, the gaming machine B6 includes erasing means for setting the detection of opening of the door held in the storage means by the storage execution process to an erasable state, and the detection of opening of the door held in the storage means The erasure means sets the release detection to an erasable state, and erasure is executed when the gaming machine is turned on and the arithmetic means is started up. A gaming machine B7.

遊技機B7によれば、記憶手段に保持された扉体の開放検出は、扉体の開放検出が消去手段により消去可能な状態に設定されると共に、遊技機の電源がオンされて演算手段が立ち上げられた場合に消去が行われる。つまり、第1に、扉体の開放検出を消去手段により消去可能な状態に設定し、第2に、遊技機の電源をオンして演算手段を立ち上げた場合に、初めて、記憶手段に保持された扉体の開放検出が消去される。よって、一度、扉体の開放検出が記憶手段に保持されると、上記の手順を踏まなければ、扉体の開放検出を記憶手段から消去することができない。従って、扉体の開放検出が記憶手段に保持された場合には、不正行為者による扉体の開放検出の消去を困難にすることができる。   According to the gaming machine B7, the detection of the opening of the door held in the storage means is set so that the detection of the opening of the door can be erased by the erasing means, and the arithmetic means is turned on when the gaming machine is turned on. When it is launched, it is erased. That is, firstly, when the opening detection of the door body is set to a state that can be erased by the erasing means, and secondly, when the gaming machine is turned on and the arithmetic means is started up, it is held in the memory means for the first time. The detected door opening detection is erased. Therefore, once the door opening detection is held in the storage means, the door opening detection cannot be erased from the storage means unless the above procedure is followed. Therefore, when the detection of the opening of the door is held in the storage means, it is possible to make it difficult to erase the detection of the opening of the door by an unauthorized person.

遊技機B1からB7のいずれかにおいて、前記演算手段の演算処理に基づき所定の信号を特定装置へ出力する出力手段を備え、前記立上手段は、前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合には、前記出力手段を所定期間内立ち上げるものであり、前記演算手段が実行する演算処理は、前記記憶実行処理により前記扉体の開放検出が記憶手段に保持されている場合に、その扉体の開放検出を所定の信号として出力手段に出力させる出力処理を備え、その出力処理は、前記立上手段により演算手段が立ち上げられる所定期間内で処理を完了するように構成されていることを特徴とする遊技機B8。   In any one of the gaming machines B1 to B7, the game machine includes output means for outputting a predetermined signal to a specific device based on the arithmetic processing of the arithmetic means, and the rising means is configured to open the door body by the door opening detection means. When detected while the gaming machine is powered off, the output means is started up within a predetermined period, and the calculation process executed by the calculation means is the detection of opening of the door by the storage execution process. An output process for causing the output means to output detection of opening of the door as a predetermined signal when held in the storage means, and the output process is performed within a predetermined period during which the arithmetic means is started up by the rising means. A gaming machine B8, which is configured to complete the processing at.

遊技機B8によれば、扉開放検出手段によって扉体の開放が遊技機の電源オフ中に検出されると、立上手段は、記憶手段および演算手段に加え、出力手段を所定期間内立ち上げる。そして、所定期間内立ち上げられた演算手段は、出力処理を実行して、扉体の開放検出を所定の信号として出力手段に出力させる。ここで、この所定の信号は、特定装置へ出力される。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別することができる。   According to the gaming machine B8, when the opening of the door is detected by the door opening detection means while the gaming machine is powered off, the start-up means raises the output means within a predetermined period in addition to the storage means and the calculation means. . Then, the computing means started up within a predetermined period executes an output process, and causes the output means to output detection of opening of the door as a predetermined signal. Here, the predetermined signal is output to the specific device. Therefore, for example, even if the door body is opened due to an unauthorized act by somebody after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be determined by the specific device. .

なお、複数の遊技機毎に設けられた出力手段から出力される所定の信号を1の特定装置で受信しても良いし、遊技機毎に特定装置を設け、その特定装置を各遊技機に配設しても良い。特定装置を各遊技機に配設する場合には、ボックスベースと、そのボックスベースの開口部を覆うボックスカバーとを互いに連結させて、そのボックスカバーとボックスベースとにより形成される空間内に特定装置を収納する。そして、ボックスカバーとボックスベースとを封印ユニットにより開封不能に連結する。更に、ボックスカバーとボックスベースとの連結部には、ボックスカバーとボックスベースとに亘って封印シールを貼着する。その上で、扉体の背面または背面側に特定装置を配設すれば良い。   In addition, a predetermined signal output from output means provided for each of a plurality of gaming machines may be received by one specific device, or a specific device is provided for each gaming machine, and the specific device is provided to each gaming machine. It may be arranged. When a specific device is installed in each gaming machine, the box base and the box cover covering the opening of the box base are connected to each other, and the specific device is specified in the space formed by the box cover and the box base. Store the device. Then, the box cover and the box base are connected by the sealing unit so that they cannot be opened. Further, a seal seal is attached to the connecting portion between the box cover and the box base over the box cover and the box base. In addition, a specific device may be disposed on the back surface or the back surface side of the door body.

本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を行う演算手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記演算手段を所定期間立ち上げる演算立上手段とを備えていることを特徴とする遊技機C1。   In a gaming machine comprising a main body, a door body that opens and closes the front surface of the main body, and an arithmetic means that performs arithmetic processing related to game control, door opening detection means for detecting the opening of the door body with respect to the main body, and A game machine C1 comprising: a calculation start-up means for starting up the calculation means for a predetermined period when the door opening detection means detects the opening of the door body while the gaming machine is powered off. .

遊技機C1によれば、遊技機の電源がオフされ演算手段が停止している状態であっても、扉開放検出手段によって扉体の開放が検出されると、演算立上手段は、演算手段を所定期間立ち上げる。よって、所定時間立ち上げられた演算手段を、例えば、扉体の開放検出を記憶させるために利用したり、扉体の開放検出を特定の装置(特定装置)へ出力させるために利用することができる。   According to the gaming machine C1, even when the power of the gaming machine is turned off and the calculation means is stopped, when the door opening detection is detected by the door opening detection means, the calculation start-up means Is launched for a predetermined period. Therefore, the computing means that has been started up for a predetermined time can be used, for example, to store the detection of door opening or to output the door opening detection to a specific device (specific device). it can.

本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を行う演算手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記演算手段を所定期間立ち上げる演算立上手段と、その演算立上手段により立ち上げられた演算手段の演算処理に基づき前記扉体の開放検出を特定装置へ出力する出力手段とを備えていることを特徴とする遊技機D1。   In a gaming machine comprising a main body, a door body that opens and closes the front surface of the main body, and an arithmetic means that performs arithmetic processing related to game control, door opening detection means for detecting the opening of the door body with respect to the main body, and When the opening of the door is detected by the door opening detection means while the gaming machine is turned off, the calculation start-up means for starting up the calculation means for a predetermined period, and the calculation started by the calculation start-up means The game machine D1 further comprising output means for outputting the detection of opening of the door body to the specific device based on the arithmetic processing of the means.

遊技機D1によれば、遊技機の電源がオフされ演算手段が停止している状態であっても、扉開放検出手段によって扉体の開放が検出されると、演算立上手段により演算手段が所定期間立ち上げられる。そして、この立ち上げられた演算手段の演算処理に基づき、出力手段は扉体の開放検出を特定装置へ出力する。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放検出を特定装置へ出力することができる。従って、遊技機の電源がオフされている場合にも扉体の開放を把握することができる。   According to the gaming machine D1, even when the power of the gaming machine is turned off and the computing means is stopped, if the door opening detection is detected by the door opening detecting means, the computing start-up means Launched for a predetermined period. Then, based on the calculated calculation process of the calculation means, the output means outputs the door body opening detection to the specific device. Therefore, for example, even if the door is opened due to an unauthorized act by someone after the store is closed with all the gaming machines turned off, the detection of the opening of the door can be output to the specific device. Therefore, it is possible to grasp the opening of the door even when the power of the gaming machine is turned off.

なお、上記の遊技機A1〜A7と遊技機B1〜B8と遊技機C1と遊技機D1とを適宜組み合わせた遊技機を実現することは、当然に可能であることは言うまでもない。   Needless to say, it is naturally possible to realize a gaming machine in which the above gaming machines A1 to A7, gaming machines B1 to B8, gaming machine C1 and gaming machine D1 are appropriately combined.

パチンコ機の正面図である。It is a front view of a pachinko machine. パチンコ機の遊技盤の正面図である。It is a front view of the game board of a pachinko machine. パチンコ機の背面図である。It is a rear view of a pachinko machine. 内枠と前面枠と下皿ユニットとが開放された状態におけるパチンコ機の斜視図である。It is a perspective view of the pachinko machine in the state where an inner frame, a front frame, and a lower plate unit were opened. スイッチの構造を示した図である。It is the figure which showed the structure of the switch. パチンコ機の電気的構成を示すブロック図である。It is a block diagram which shows the electric constitution of a pachinko machine. 枠開放検出回路の電気的構成を示した回路図である。It is the circuit diagram which showed the electrical structure of the frame open | release detection circuit. 内枠の状態、前面枠の状態、タイマのTRG端子の電圧、タイマのOUT端子の電圧、コンデンサCD4の電圧、枠開放検知回路の電源出力端子の電圧、枠開放検知回路のリセット信号出力端子の電圧および枠開放検知回路の電断信号出力端子の電圧の関係を示したタイミングチャートである。State of inner frame, state of front frame, voltage of TRG terminal of timer, voltage of OUT terminal of timer, voltage of capacitor CD4, voltage of power supply output terminal of frame open detection circuit, reset signal output terminal of frame open detection circuit It is the timing chart which showed the relationship between the voltage and the voltage of the electric power interruption signal output terminal of a frame open | release detection circuit. (a)は、表示画面の領域区分設定と有効ライン設定とを模式的に示した図であり、(b)は、実際の表示画面を例示した図である。(A) is the figure which showed typically the area division setting and effective line setting of the display screen, (b) is the figure which illustrated the actual display screen. 各種カウンタの概要を示す図である。It is a figure which shows the outline | summary of various counters. 主制御装置110内のMPU201により実行される立ち上げ処理を示すフローチャートである。3 is a flowchart showing start-up processing executed by an MPU 201 in the main control device 110. 主制御装置内のMPUにより実行されるメイン処理を示すフローチャートである。It is a flowchart which shows the main process performed by MPU in a main controller. メイン処理の中で実行される変動処理を示すフローチャートである。It is a flowchart which shows the fluctuation | variation process performed in a main process. 変動処理の中で実行される変動開始処理を示したフローチャートである。It is the flowchart which showed the change start process performed in a change process. タイマ割込処理を示すフローチャートである。It is a flowchart which shows a timer interruption process. タイマ割込処理の中で実行される始動入賞処理を示すフローチャートである。It is a flowchart which shows the start winning process performed in a timer interruption process. NMI割込処理を示すフローチャートである。It is a flowchart which shows a NMI interruption process. 音声ランプ制御装置内のMPUにより実行される立ち上げ処理を示したフローチャートである。It is the flowchart which showed the starting process performed by MPU in an audio lamp control apparatus. 音声ランプ制御装置のMPUにより実行されるメイン処理を示したフローチャートである。It is the flowchart which showed the main process performed by MPU of an audio lamp control apparatus. 音声ランプ制御装置のMPUにより実行される扉開放報知処理を示したフローチャートである。It is the flowchart which showed the door opening alerting | reporting process performed by MPU of an audio | voice lamp control apparatus. 第2実施形態のパチンコ機の主制御装置内のMPUで実行される立ち上げ処理を示したフローチャートである。It is the flowchart which showed the starting process performed by MPU in the main control apparatus of the pachinko machine of 2nd Embodiment. 第2実施形態のパチンコ機の主制御装置内のMPUで実行されるタイマ割込処理を示すフローチャートである。It is a flowchart which shows the timer interruption process performed with MPU in the main control apparatus of the pachinko machine of 2nd Embodiment. 第2実施形態のパチンコ機の主制御装置内のMPUで実行されるメイン処理を示すフローチャートである。It is a flowchart which shows the main process performed with MPU in the main control apparatus of the pachinko machine of 2nd Embodiment. 第3実施形態のパチンコ機の主制御装置内のMPUで実行される立ち上げ処理を示したフローチャートである。It is the flowchart which showed the starting process performed with MPU in the main control apparatus of the pachinko machine of 3rd Embodiment. 第3実施形態のパチンコ機の主制御装置内のMPUで実行されるメイン処理を示したフローチャートである。It is the flowchart which showed the main process performed with MPU in the main control apparatus of the pachinko machine of 3rd Embodiment.

符号の説明Explanation of symbols

10 パチンコ機(遊技機)
11 外枠(本体)
12 内枠(扉体の一部)
14 前面枠(扉体の一部)
110 主制御装置(演算手段の一部)
201 MPU(駆動電圧入力手段、動作信号入力手段)
203 RAM(記憶手段の一部、バックアップ手段)
203a オフ中枠開放フラグ(記憶手段の一部)
260 枠開放検出回路(立上手段、駆動電圧供給手段、動作信号出力手段)
CD1 コンデンサ(オフ中動作手段)
CD4 コンデンサ(延長手段)
IC1 タイマ(動作期間決定手段)
S112 立ち上げ処理(記憶実行手段の一部)
S226 メイン処理(記憶実行手段の一部)
SW1 スイッチ(扉開放検出手段の一部)
SW2 スイッチ(扉開放検出手段の一部)
10 Pachinko machines (game machines)
11 Outer frame (main body)
12 Inner frame (part of door)
14 Front frame (part of door)
110 Main control unit (part of calculation means)
201 MPU (drive voltage input means, operation signal input means)
203 RAM (part of storage means, backup means)
203a Off-frame open flag (part of storage means)
260 Frame open detection circuit (rise means, drive voltage supply means, operation signal output means)
CD1 capacitor (operating means while off)
CD4 capacitor (extension means)
IC1 timer (means for determining operation period)
S112 Startup processing (part of storage execution means)
S226 main processing (part of storage execution means)
SW1 switch (part of door opening detection means)
SW2 switch (part of door opening detection means)

Claims (5)

本体と、その本体の前面を開閉する扉体と、遊技の制御に関する演算処理を行う演算手段とを備えた遊技機において、
前記本体に対する前記扉体の開放を検出する扉開放検出手段と、
その扉開放検出手段による前記扉体の開放検出を記憶する記憶手段と、
前記扉開放検出手段により前記扉体の開放が検出された場合に、前記演算手段の演算処理に基づきその開放検出を前記記憶手段に記憶させる記憶実行手段と、
前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段を所定期間立ち上げて、前記記憶実行手段による開放検出の記憶を実行可能にする立上手段とを備えていることを特徴とする遊技機。
In a gaming machine comprising a main body, a door body that opens and closes the front surface of the main body, and arithmetic means for performing arithmetic processing related to game control,
Door opening detection means for detecting the opening of the door body with respect to the main body;
Storage means for storing detection of opening of the door body by the door opening detection means;
Storage execution means for storing the opening detection in the storage means based on the calculation processing of the calculation means when the door opening detection means detects the opening of the door body;
When the opening of the door is detected by the door opening detection means while the gaming machine is powered off, the storage means, the storage execution means and the calculation means are activated for a predetermined period, and the opening detection by the storage execution means And a start-up means for enabling the storage of the game machine.
前記遊技機の電源オン中に充電され、前記記憶手段、記憶実行手段、演算手段および立上手段をその充電された電力により動作可能にするオフ中動作手段を備えていることを特徴とする請求項1記載の遊技機。   An off-state operation means is provided that is charged while the gaming machine is powered on and enables the storage means, storage execution means, calculation means, and startup means to operate with the charged power. Item 1. The gaming machine according to Item 1. 前記立上手段は、
前記扉開放検出手段により前記扉体の開放が前記遊技機の電源オフ中に検出された場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第1動作期間に定める動作期間決定手段と、
その動作期間決定手段により定められた第1動作期間が終了した場合に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長する延長手段を備え、
その延長手段により延長された第2動作期間と、前記動作期間決定手段により定められた第1動作期間との和を前記所定期間とするものであり、
前記延長手段は、前記動作期間決定手段が消費する電力よりも少ない電力で前記記憶手段、記憶実行手段および演算手段を動作可能に構成されていることを特徴とする請求項1または2に記載の遊技機。
The rising means is
An operation period determining unit that determines an operation period of the storage unit, the storage execution unit, and the calculation unit as a first operation period when the door opening detection unit detects that the door is opened while the gaming machine is powered off When,
An extension means for extending the operation period of the storage means, the storage execution means, and the calculation means to the second operation period when the first operation period determined by the operation period determination means ends;
The sum of the second operation period extended by the extension means and the first operation period determined by the operation period determination means is the predetermined period.
The extension means is configured to be able to operate the storage means, the storage execution means, and the calculation means with less power than the power consumed by the operation period determination means. Gaming machine.
前記動作期間決定手段は、前記扉開放検出手段により前記扉体の開放が前記第1動作期間より短い期間で検出された場合には、前記記憶手段、記憶実行手段および演算手段の動作期間である前記第1動作期間をその短い動作期間に定め、
前記延長手段は、前記動作期間決定手段により定められた前記短い動作期間の終了後に、前記記憶手段、記憶実行手段および演算手段の動作期間を第2動作期間まで延長するものであり、
前記延長手段により延長される第2動作期間は、前記記憶実行手段による開放検出の記憶が実行可能な期間に設定されていることを特徴とする請求項3記載の遊技機。
The operation period determining unit is an operation period of the storage unit, the storage execution unit, and the calculation unit when the door opening detection unit detects the opening of the door body in a period shorter than the first operation period. Defining the first operating period as the short operating period;
The extension means extends the operation period of the storage means, the storage execution means, and the calculation means to the second operation period after the end of the short operation period determined by the operation period determination means,
4. The gaming machine according to claim 3, wherein the second operation period extended by the extension means is set to a period in which the storage execution means can execute the storage of the release detection.
前記延長手段は、前記記憶手段、記憶実行手段および演算手段の動作期間が前記動作期間決定手段により定められた第1動作期間内である場合には、前記オフ中動作手段により供給される電力により充填される一方、前記動作期間決定手段により定められた第1動作期間が終了した場合には、充填された電力を使用することで前記記憶手段、記憶実行手段および演算手段に電力を供給して、その動作期間を第2動作期間まで延長するものであることを特徴とする請求項3または4に記載の遊技機。



























When the operation period of the storage unit, the storage execution unit, and the calculation unit is within the first operation period determined by the operation period determination unit, the extension unit uses the power supplied by the off-operation unit. On the other hand, when the first operation period determined by the operation period determining unit is completed, the storage unit, the storage execution unit, and the calculation unit are supplied with power by using the charged power. 5. The gaming machine according to claim 3, wherein the operation period is extended to the second operation period.



























JP2007310871A 2007-11-30 2007-11-30 Game machine Active JP5200509B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007310871A JP5200509B2 (en) 2007-11-30 2007-11-30 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007310871A JP5200509B2 (en) 2007-11-30 2007-11-30 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013026145A Division JP5696730B2 (en) 2013-02-14 2013-02-14 Game machine

Publications (3)

Publication Number Publication Date
JP2009131489A true JP2009131489A (en) 2009-06-18
JP2009131489A5 JP2009131489A5 (en) 2011-01-20
JP5200509B2 JP5200509B2 (en) 2013-06-05

Family

ID=40864025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007310871A Active JP5200509B2 (en) 2007-11-30 2007-11-30 Game machine

Country Status (1)

Country Link
JP (1) JP5200509B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009131490A (en) * 2007-11-30 2009-06-18 Sanyo Product Co Ltd Game machine
JP2015047441A (en) * 2013-09-04 2015-03-16 株式会社ソフイア Game machine

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6036866B2 (en) * 2015-02-12 2016-11-30 株式会社三洋物産 Game machine
JP2017018797A (en) * 2016-11-04 2017-01-26 株式会社三洋物産 Game machine
JP2020078718A (en) * 2020-03-03 2020-05-28 株式会社三洋物産 Game machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122935A1 (en) * 2006-03-23 2007-11-01 Heiwa Corporation Game machine
JP2008206588A (en) * 2007-02-23 2008-09-11 Heiwa Corp Game machine
JP2009131490A (en) * 2007-11-30 2009-06-18 Sanyo Product Co Ltd Game machine

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122935A1 (en) * 2006-03-23 2007-11-01 Heiwa Corporation Game machine
JP2008206588A (en) * 2007-02-23 2008-09-11 Heiwa Corp Game machine
JP2009131490A (en) * 2007-11-30 2009-06-18 Sanyo Product Co Ltd Game machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009131490A (en) * 2007-11-30 2009-06-18 Sanyo Product Co Ltd Game machine
JP2015047441A (en) * 2013-09-04 2015-03-16 株式会社ソフイア Game machine

Also Published As

Publication number Publication date
JP5200509B2 (en) 2013-06-05

Similar Documents

Publication Publication Date Title
JP5200510B2 (en) Game machine
JP5391531B2 (en) Game machine
JP5272340B2 (en) Game machine
JP5200509B2 (en) Game machine
JP5286761B2 (en) Game machine
JP5391532B2 (en) Game machine
JP5200511B2 (en) Game machine
JP2018198976A (en) Game machine
JP2018134502A (en) Game machine
JP6036866B2 (en) Game machine
JP6036867B2 (en) Game machine
JP6036868B2 (en) Game machine
JP5459365B2 (en) Game machine
JP5696730B2 (en) Game machine
JP5696731B2 (en) Game machine
JP5696732B2 (en) Game machine
JP2018198975A (en) Game machine
JP2018183668A (en) Game machine
JP6036869B2 (en) Game machine
JP5696733B2 (en) Game machine
JP2017018797A (en) Game machine
JP2017018798A (en) Game machine
JP2020108834A (en) Game machine
JP2017018799A (en) Game machine
JP2020078718A (en) Game machine

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130128

R150 Certificate of patent or registration of utility model

Ref document number: 5200509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250