JP2009124667A - Bidirectional switch and method for driving the same - Google Patents

Bidirectional switch and method for driving the same Download PDF

Info

Publication number
JP2009124667A
JP2009124667A JP2008013084A JP2008013084A JP2009124667A JP 2009124667 A JP2009124667 A JP 2009124667A JP 2008013084 A JP2008013084 A JP 2008013084A JP 2008013084 A JP2008013084 A JP 2008013084A JP 2009124667 A JP2009124667 A JP 2009124667A
Authority
JP
Japan
Prior art keywords
switch
ohmic electrode
potential
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008013084A
Other languages
Japanese (ja)
Inventor
Tatsuo Morita
竜夫 森田
Manabu Yanagihara
学 柳原
Hidetoshi Ishida
秀俊 石田
Yasuhiro Uemoto
康裕 上本
Manabu Inoue
学 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008013084A priority Critical patent/JP2009124667A/en
Publication of JP2009124667A publication Critical patent/JP2009124667A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a bidirectional switch in which a current is allowed to flow at least unidirectionally and a current flowing bidirectionally is cut off by controlling currents flowing from a first ohmic electrode to a second ohmic electrode and from the second ohmic electrode to the first ohmic electrode in one FET. <P>SOLUTION: A bidirectional switch includes a field-effect transistor 10 having a first ohmic electrode 16, a second ohmic electrode 17 and a gate electrode 18, and a control circuit 20 for controlling between a conduction state and a cut-off state by applying a bias voltage to the gate electrode 18. The control circuit 20 applies the bias voltage with a potential of the first ohmic electrode 16 as a reference when a potential of the second ohmic electrode17 is higher than the potential of the first ohmic electrode 16, and applies the bias voltage with the potential of the second ohmic electrode 17 as a reference when the potential of the second electrode 17 is lower than the potential of the first ohmic electrode 16. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、双方向スイッチ及びその駆動方法に関する。   The present invention relates to a bidirectional switch and a driving method thereof.

電力のスイッチングを行う半導体素子として、パワーMOSFET(金属酸化膜半導体電界効果トランジスタ)、IGBT(絶縁ゲートバイポーラトランジスタ)及びサイリスタ等が知られている。これらの半導体素子を用いて双方向に電流を流すことが可能なスイッチング回路を構成する場合は、半導体素子に双方向の耐圧が必要となる。双方向の耐圧とは、正負いずれの電圧に対しても耐圧を有していることである。   As semiconductor elements that perform power switching, power MOSFETs (metal oxide semiconductor field effect transistors), IGBTs (insulated gate bipolar transistors), thyristors, and the like are known. When a switching circuit capable of flowing a current bidirectionally using these semiconductor elements is configured, a bidirectional breakdown voltage is required for the semiconductor elements. Bidirectional withstand voltage means having a withstand voltage for both positive and negative voltages.

パワーMOSFET及びIGBTは一般的に逆方向耐圧が低いため、例えばIGBTを用いて双方向スイッチを実現するには、図13に示すように2個のIGBTを互いに逆方向に並列に接続すると共に、各IGBTにダイオードを直列に接続することが必要となる。図13においては、IGBT201及びダイオード202と、IGBT203及びダイオード204とが互いに逆方向に接続されている。このため、IGBT201及びIGBT202を共にオン状態とすることにより、双方向に電流が流れ、IGBT201及びIGBT202を共にオフ状態とすることにより、双方向の高耐圧を実現できる。   Since power MOSFETs and IGBTs generally have a low reverse withstand voltage, for example, in order to realize a bidirectional switch using an IGBT, two IGBTs are connected in parallel in opposite directions as shown in FIG. It is necessary to connect a diode in series with each IGBT. In FIG. 13, the IGBT 201 and the diode 202, and the IGBT 203 and the diode 204 are connected in opposite directions. For this reason, when both the IGBT 201 and the IGBT 202 are turned on, a current flows bidirectionally, and when both the IGBT 201 and the IGBT 202 are turned off, a bidirectional high breakdown voltage can be realized.

このような双方向スイッチングを行う半導体素子においては、スイッチング時の過渡的な電圧と電流の積によるスイッチング損失及びオン状態時に半導体素子の抵抗(オン抵抗と呼ぶ)で消費される導通損失の低減が重要である。しかし、シリコン(Si)を材料とする半導体素子を用いて双方向スイッチング回路を形成する場合には、Siの材料限界のためにオン抵抗の低減が困難になってきている。   In a semiconductor element that performs such bidirectional switching, switching loss due to the product of a transient voltage and current during switching and conduction loss consumed by the resistance of the semiconductor element (referred to as on-resistance) in the on state are reduced. is important. However, when a bidirectional switching circuit is formed using a semiconductor element made of silicon (Si), it is difficult to reduce the on-resistance due to the material limit of Si.

材料限界を打破して導通損失を低減するために、GaNに代表される窒化物系半導体又は炭化珪素(SiC)等のワイドギャップ半導体を用いた半導体素子の導入が検討されている。ワイドギャップ半導体は絶縁破壊電界がSiに比べて約1桁高く、特に、窒化アルミニウムガリウム(AlGaN)と窒化ガリウム(GaN)とのヘテロ接合界面には自発分極及びピエゾ分極により電荷が生じる。これにより、アンドープ時においても1×1013cm-2以上のシートキャリア濃度と1000cm2V/sec以上の高移動度の2次元
電子ガス(2DEG)層が形成される。このため、AlGaN/GaNヘテロ接合電界効果トランジスタ(AlGaN/GaN−HFET)は、低オン抵抗及び高耐圧を実現するパワースイッチングトランジスタとして期待されている。
In order to overcome the material limit and reduce conduction loss, introduction of a semiconductor element using a nitride semiconductor represented by GaN or a wide gap semiconductor such as silicon carbide (SiC) has been studied. A wide-gap semiconductor has a dielectric breakdown electric field about an order of magnitude higher than that of Si. In particular, a charge is generated at the heterojunction interface between aluminum gallium nitride (AlGaN) and gallium nitride (GaN) due to spontaneous polarization and piezoelectric polarization. As a result, a two-dimensional electron gas (2DEG) layer having a sheet carrier concentration of 1 × 10 13 cm −2 or more and a high mobility of 1000 cm 2 V / sec or more is formed even when undoped. For this reason, the AlGaN / GaN heterojunction field effect transistor (AlGaN / GaN-HFET) is expected as a power switching transistor that realizes low on-resistance and high breakdown voltage.

しかし、通常のFETは、ゲート−ドレイン間の耐圧に比べて、ゲート−ソース間の耐圧が低い。このため、ワイドギャップ半導体を用いたFETであっても、双方向スイッチを実現するためには、2個のFETと2個の保護ダイオードが必要となる。   However, a normal FET has a lower gate-source breakdown voltage than a gate-drain breakdown voltage. For this reason, even if the FET uses a wide gap semiconductor, two FETs and two protection diodes are required to realize a bidirectional switch.

ゲート−ソース間の耐圧をゲート−ドレイン間の耐圧と等しくするには、ゲート電極とソース電極との間の距離と、ゲート電極とドレイン電極との間の距離とを等しくすればよい。このようにして、ゲート−ドレイン間の耐圧とゲート−ソース間の耐圧とを等しくしたFETを双方向スイッチング回路に用いることが提案されている(例えば、特許文献1を参照。)。
米国特許出願公開2005/0189561号明細書
In order to make the gate-source breakdown voltage equal to the gate-drain breakdown voltage, the distance between the gate electrode and the source electrode and the distance between the gate electrode and the drain electrode may be made equal. In this way, it has been proposed to use an FET having the same gate-drain breakdown voltage and gate-source breakdown voltage in a bidirectional switching circuit (see, for example, Patent Document 1).
US Patent Application Publication No. 2005/0189561

しかしながら、ゲート−ドレイン間の耐圧とゲート−ソース間の耐圧とを等しくしたとしても、高耐圧の双方向スイッチが実現できるわけではない。一般的なFETでは、ゲート電極とソース電極との間に電圧を印加することによりドレイン電極からソース電極へ流れる電流を制御する。しかし、ゲート電極とソース電極との間に電圧を印加しても、ソース電極からドレイン電極へ流れる電流を制御できない。このため、1個のFETだけでは、ソース電極とドレイン電極との間に双方向に流れる電流を制御しなければならない双方向スイッチを実現できないという問題がある。   However, even if the gate-drain breakdown voltage is equal to the gate-source breakdown voltage, a high breakdown voltage bidirectional switch cannot be realized. In a general FET, the current flowing from the drain electrode to the source electrode is controlled by applying a voltage between the gate electrode and the source electrode. However, even if a voltage is applied between the gate electrode and the source electrode, the current flowing from the source electrode to the drain electrode cannot be controlled. For this reason, there is a problem in that a single-FET alone cannot realize a bidirectional switch that must control a current that flows bidirectionally between the source electrode and the drain electrode.

本発明は、前記従来の問題を解決し、ソース電極又はドレイン電極となる第1のオーミック電極と第2のオーミック電極とを備えたFETにおいて、第1のオーミック電極から第2のオーミック電極及び第2のオーミック電極から第1のオーミック電極への電流を制御し、少なくとも1方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できるようにすることを目的とする。   The present invention solves the above-described conventional problems, and in an FET including a first ohmic electrode and a second ohmic electrode that serve as a source electrode or a drain electrode, the first ohmic electrode to the second ohmic electrode and the second ohmic electrode It is an object of the present invention to realize a bidirectional switch that controls a current from two ohmic electrodes to a first ohmic electrode, allows a current to flow in at least one direction, and interrupts the bidirectional current.

前記の目的を達成するため、本発明は双方向スイッチを、第1のオーミック電極及び第2のオーミック電極の電位に応じて、ゲート電極に印加するバイアス電圧を第1のオーミック電極又は第2のオーミック電極の電位を基準として印加する構成とする。   In order to achieve the above object, according to the present invention, the bidirectional switch is configured such that the bias voltage applied to the gate electrode is set to the first ohmic electrode or the second ohmic electrode according to the potential of the first ohmic electrode and the second ohmic electrode. A configuration is adopted in which the potential of the ohmic electrode is applied as a reference.

具体的に、本発明に係る双方向スイッチは、第1の端子と第2の端子との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する双方向スイッチを対象とし、一方がソース電極となり他方がドレイン電極となる第1のオーミック電極及び第2のオーミック電極並びに第1のオーミック電極と第2のオーミック電極との間に形成されたゲート電極を有し、第1のオーミック電極が第1の端子と接続され、第2のオーミック電極が第2の端子と接続された電界効果トランジスタと、ゲート電極にバイアス電圧を印加することにより導通状態と遮断状態とを制御する制御回路とを備え、制御回路は、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第1のオーミック電極の電位を基準としてバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第2のオーミック電極の電位を基準としてバイアス電圧を印加することを特徴とする。   Specifically, the bidirectional switch according to the present invention is a bidirectional switch that controls a conduction state in which a current flows in at least one direction between a first terminal and a second terminal and a cutoff state in which no current flows. A first ohmic electrode and a second ohmic electrode, one of which is a source electrode and the other is a drain electrode, and a gate electrode formed between the first ohmic electrode and the second ohmic electrode A field effect transistor having the first ohmic electrode connected to the first terminal and the second ohmic electrode connected to the second terminal; and applying a bias voltage to the gate electrode, The control circuit controls the potential of the first ohmic electrode when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode. As a bias voltage is applied, the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, and applying a bias voltage potential of the second ohmic electrode as a reference.

本発明の双方向スイッチによれば制御回路は、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第1のオーミック電極の電位を基準としてバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第2のオーミック電極の電位を基準としてバイアス電圧を印加する。このため、第2のオーミック電極から第1のオーミック電極への電流も第1のオーミック電極から第2のオーミック電極への電流も制御することができる。従って、1つのFETにより第1のオーミック電極と第2のオーミック電極との間に少なくとも1方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できる。   According to the bidirectional switch of the present invention, the control circuit applies a bias voltage based on the potential of the first ohmic electrode when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode. When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, a bias voltage is applied with reference to the potential of the second ohmic electrode. Therefore, it is possible to control both the current from the second ohmic electrode to the first ohmic electrode and the current from the first ohmic electrode to the second ohmic electrode. Therefore, a bidirectional switch that allows current to flow in at least one direction between the first ohmic electrode and the second ohmic electrode and interrupts the bidirectional current can be realized by one FET.

本発明の双方向スイッチにおいて制御回路において、制御回路は第1の電源を有し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第1の電源を第1のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第1の電源を第2のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加してもよい。このような構成とすることにより、第1のオーミック電極と第2のオーミック電極との間の双方向の電流を確実に制御することができる。   In the control circuit according to the bidirectional switch of the present invention, the control circuit has a first power supply. When the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the first power supply is When the first ohmic electrode is electrically connected to the gate electrode, a bias voltage is applied to the gate electrode, and the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, One power supply may be electrically connected between the second ohmic electrode and the gate electrode, and a bias voltage may be applied to the gate electrode. By setting it as such a structure, the bidirectional | two-way electric current between a 1st ohmic electrode and a 2nd ohmic electrode can be controlled reliably.

この場合において制御回路は、第1の電源と第1のオーミック電極との間に接続された第1のスイッチと、第1の電源と第2のオーミック電極との間に接続された第2のスイッチと、第1のスイッチ及び第2のスイッチを駆動する駆動回路とを有し、駆動回路は、第1のオーミック電極の電位と第2のオーミック電極の電位とを比較した結果に基づいて第1のスイッチ及び第2のスイッチのオン状態とオフ状態とを切り替えてもよい。このような構成とすることにより、導通状態と遮断状態とを確実に切り替えることができる。   In this case, the control circuit includes a first switch connected between the first power source and the first ohmic electrode, and a second switch connected between the first power source and the second ohmic electrode. A switch, and a drive circuit that drives the first switch and the second switch, and the drive circuit compares the potential of the first ohmic electrode with the potential of the second ohmic electrode based on the result of comparison. The on state and the off state of the first switch and the second switch may be switched. By setting it as such a structure, a conduction | electrical_connection state and a interruption | blocking state can be switched reliably.

本発明の双方向スイッチにおいて制御回路は、第1の電源及び第2の電源を有し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第1の電源を第1のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第2の電源を第2のオーミック電極とゲート電極との間に電気的に接続して、ゲート電極にバイアス電圧を印加してもよい。このような構成とすることにより、ゲート電極を確実に駆動することが可能となる。   In the bidirectional switch of the present invention, the control circuit has a first power source and a second power source, and the first power source is supplied when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode. Is electrically connected between the first ohmic electrode and the gate electrode, a bias voltage is applied to the gate electrode, and the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode. The bias voltage may be applied to the gate electrode by electrically connecting the second power source between the second ohmic electrode and the gate electrode. With such a configuration, the gate electrode can be reliably driven.

この場合において、第1の電源及び第2の電源は、導通状態の場合には、電界効果トランジスタの閾値電圧よりも高い電圧を出力し、遮断状態の場合には、電界効果トランジスタの閾値電圧よりも低い電圧を出力してもよい。また、第1の電源は電界効果トランジスタの閾値電圧よりも高い電圧を出力し、第2の電源は電界効果トランジスタの閾値電圧未満の電圧を出力し、第1の端子と第2の端子との間に一方向の電流を通電し、その反対方向の電流を遮断してもよい。   In this case, the first power supply and the second power supply output a voltage higher than the threshold voltage of the field effect transistor when in the conductive state, and the threshold voltage of the field effect transistor when in the cutoff state. Alternatively, a lower voltage may be output. In addition, the first power supply outputs a voltage higher than the threshold voltage of the field effect transistor, the second power supply outputs a voltage lower than the threshold voltage of the field effect transistor, and the first terminal and the second terminal A current in one direction may be passed between them, and a current in the opposite direction may be cut off.

本発明の双方向スイッチにおいて制御回路は、第1の電源とゲート電極との間に接続された第1のスイッチと、第2の電源とゲート電極との間に接続された第2のスイッチと、第1のスイッチ及び第2のスイッチを駆動する駆動回路とを有し、駆動回路は、第1のオーミック電極の電位と第2のオーミック電極の電位とを比較した結果に基づいて第1のスイッチ及び第2のスイッチのオン状態とオフ状態とを切り替えてもよい。   In the bidirectional switch of the present invention, the control circuit includes a first switch connected between the first power supply and the gate electrode, and a second switch connected between the second power supply and the gate electrode. , And a driving circuit that drives the first switch and the second switch, and the driving circuit compares the potential of the first ohmic electrode with the potential of the second ohmic electrode based on the result of comparing the first ohmic electrode and the second ohmic electrode. The on state and the off state of the switch and the second switch may be switched.

この場合において、第1のスイッチ及び第2のスイッチはそれぞれ第1のフォトカプラ及び第2のフォトカプラであり、駆動回路は、第1のオーミック電極と第2のオーミック電極との間に印加された電圧に対応する電圧が入力端子に入力される差動増幅器を含み、差動増幅器は、第1のフォトカプラの発光素子及び第2のフォトカプラの発光素子を駆動してもよい。   In this case, the first switch and the second switch are a first photocoupler and a second photocoupler, respectively, and the drive circuit is applied between the first ohmic electrode and the second ohmic electrode. The differential amplifier may drive the light emitting element of the first photocoupler and the light emitting element of the second photocoupler.

また、第1のスイッチ及び第2のスイッチはそれぞれ第1のフォトカプラ及び第2のフォトカプラであり、駆動回路は、第1のオーミック電極と第2のオーミック電極との間に印加された電圧に対応する電圧が非反転入力端子に入力され、反転入力端子が第1のオーミック電極と接続された第1の差動増幅器と、第1のオーミック電極と第2のオーミック電極との間に印加された電圧に対応する電圧が反転入力端子に入力され、非反転入力端子が第1のオーミック電極と接続された第2の差動増幅器とを含み、第1の差動増幅器は、第1のフォトカプラの発光素子を駆動し、第2の差動増幅器は、第2のフォトカプラの発光素子を駆動してもよい。   In addition, the first switch and the second switch are a first photocoupler and a second photocoupler, respectively, and the drive circuit is a voltage applied between the first ohmic electrode and the second ohmic electrode. Is applied to the non-inverting input terminal, and the inverting input terminal is applied between the first ohmic electrode and the second ohmic electrode, with the inverting input terminal connected to the first ohmic electrode. And a second differential amplifier having a non-inverting input terminal connected to the first ohmic electrode, the first differential amplifier including a first differential amplifier having a voltage corresponding to the generated voltage input to the inverting input terminal. The light emitting element of the photocoupler may be driven, and the second differential amplifier may drive the light emitting element of the second photocoupler.

本発明の双方向スイッチにおいて、制御回路は、アノード端子同士が互いに接続され且つ第1のオーミック電極と第2のオーミック電極との間に電気的に接続された第1のダイオード及び第2のダイオードと、第1のダイオードのアノード端子と第2のダイオードのアノード端子とが互いに接続された接続ノードと接続された第1の電源とを有し、第1の電源は、導通状態の場合には、電界効果トランジスタの閾値電圧よりも高い電圧を出力し、遮断状態の場合には、電界効果トランジスタの閾値電圧よりも低い電圧を出力してもよい。このような構成とすることにより、1つの可変電源により双方向スイッチを構成できる。   In the bidirectional switch of the present invention, the control circuit includes a first diode and a second diode in which the anode terminals are connected to each other and are electrically connected between the first ohmic electrode and the second ohmic electrode. And a first power source connected to a connection node where the anode terminal of the first diode and the anode terminal of the second diode are connected to each other, and the first power source is in a conductive state. A voltage higher than the threshold voltage of the field effect transistor may be output, and in the cut-off state, a voltage lower than the threshold voltage of the field effect transistor may be output. With this configuration, a bidirectional switch can be configured with one variable power source.

この場合において、制御回路は接続ノードとゲート電極との間に電気的に接続された第3のダイオードを有していてもよい。   In this case, the control circuit may include a third diode electrically connected between the connection node and the gate electrode.

本発明の双方向スイッチにおいて、電界効果トランジスタはノーマリオン型であり、制御回路は、ゲート電極とカソード端子が接続された第1のダイオードと、第1のオーミック電極と第1のダイオードのアノード端子との間に、カソード端子が第1のオーミック電極側となるように第1のスイッチを介在させて接続された第2のダイオードと、第2のオーミック電極と第1のダイオードのアノード端子との間に、カソード端子が第2のオーミック電極側となるように第2のスイッチを介在させて接続された第3のダイオードと、第1のダイオードのアノード端子と第1の端子が接続された第3のスイッチと、第3のスイッチの第2の端子と第1のオーミック電極との間に第4のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも低い電圧を出力する第1の電源と、第3のスイッチの第2の端子と第2のオーミック電極との間に第5のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも低い電圧を出力する第2の電源とを有し、導通状態においては、第3のスイッチをオフ状態とし、第1のスイッチ及び第2のスイッチをオン状態とし、遮断状態においては、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第3のスイッチ及び第4のスイッチをオン状態とし且つ第1のスイッチ、第2のスイッチ及び第5のスイッチをオフ状態とすると共に、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第3のスイッチ及び第5のスイッチをオン状態とし且つ第1のスイッチ、第2のスイッチ及び第4のスイッチをオフ状態としてもよい。このような構成とすることにより、可変電源を用いる必要がなくなる。   In the bidirectional switch of the present invention, the field effect transistor is a normally-on type, and the control circuit includes a first diode in which a gate electrode and a cathode terminal are connected, a first ohmic electrode, and an anode terminal of the first diode. Between the second diode connected via the first switch so that the cathode terminal is on the first ohmic electrode side, and the second ohmic electrode and the anode terminal of the first diode A third diode connected via a second switch so that the cathode terminal is on the second ohmic electrode side, and an anode terminal and the first terminal of the first diode are connected. 3, a second switch interposed between the second terminal of the third switch and the first ohmic electrode, and a threshold value of the field effect transistor A threshold voltage of the field-effect transistor, which is connected to the first power supply that outputs a voltage lower than the voltage, and the fifth switch between the second terminal of the third switch and the second ohmic electrode. A second power source that outputs a lower voltage than the first power source. In the conductive state, the third switch is turned off, the first switch and the second switch are turned on, and in the cut-off state, the second power source is output. When the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the third switch and the fourth switch are turned on, and the first switch, the second switch, and the fifth switch are turned on. When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the third switch and the fifth switch are turned on and the first switch, the second switch Switch and fourth switch may be used as the off-state. With this configuration, it is not necessary to use a variable power supply.

この場合において、制御回路は、第4のスイッチ及び第5のスイッチを駆動する第1の駆動回路と、第1のスイッチ、第2のスイッチ及び第3のスイッチを駆動する第2の駆動回路とを有し、第1の駆動回路は、第1のオーミック電極の電位と第2のオーミック電極の電位とを比較して、比較した結果に基づいて第4のスイッチ及び第5のスイッチのオン状態とオフ状態とを切り替え、第2の駆動回路は、導通状態においては、第3のスイッチをオン状態とし且つ第1のスイッチ及び第2のスイッチをオフ状態とし、遮断状態においては、第3のスイッチをオフ状態とし且つ第1のスイッチ及び第2のスイッチをオン状態としてもよい。   In this case, the control circuit includes a first drive circuit that drives the fourth switch and the fifth switch, and a second drive circuit that drives the first switch, the second switch, and the third switch. And the first drive circuit compares the potential of the first ohmic electrode and the potential of the second ohmic electrode, and based on the comparison result, the fourth switch and the fifth switch are turned on. The second drive circuit switches the third switch to the on state and the first switch and the second switch to the off state in the conductive state, and turns off the third switch in the cutoff state. The switch may be turned off and the first switch and the second switch may be turned on.

また、電界効果トランジスタは、ノーマリオフ型であり、制御回路は、ゲート電極とカソード端子が接続された第1のダイオードと、第1のオーミック電極と第1のダイオードのアノード端子との間に、カソード端子が第1のオーミック電極側となるように第1のスイッチを介在させて接続された第2のダイオードと、第2のオーミック電極と第1のダイオードのアノード端子との間に、カソード端子が第2のオーミック電極側となるように第2のスイッチを介在させて接続された第3のダイオードと、第1のダイオードのアノード端子と第1の端子が接続された第3のスイッチと、第3のスイッチの第2の端子と第1のオーミック電極との間に第4のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも高い電圧を出力する第1の電源と、第3のスイッチの第2の端子と第2のオーミック電極との間に第5のスイッチを介在させて接続され、電界効果トランジスタの閾値電圧よりも高い電圧を出力する第2の電源とを有し、遮断状態においては、第3のスイッチをオフ状態とし、第1のスイッチ及び第2のスイッチをオン状態とし、導通状態においては、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第3のスイッチ及び第4のスイッチをオン状態とし且つ第1のスイッチ、第2のスイッチ及び第5のスイッチをオフ状態とすると共に、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第3のスイッチ及び第5のスイッチをオン状態とし且つ第1のスイッチ、第2のスイッチ及び第4のスイッチをオフ状態としてもよい。   The field effect transistor is a normally-off type, and the control circuit includes a first diode having a gate electrode and a cathode terminal connected to each other, and a cathode between the first ohmic electrode and the anode terminal of the first diode. A cathode terminal is interposed between the second diode connected via the first switch so that the terminal is on the first ohmic electrode side, and the second ohmic electrode and the anode terminal of the first diode. A third diode connected via a second switch so as to be on the second ohmic electrode side, a third switch connected to the anode terminal and the first terminal of the first diode, The third switch is connected between the second terminal of the third switch and the first ohmic electrode, and a voltage higher than the threshold voltage of the field effect transistor is output. The first power source, the second terminal of the third switch, and the second ohmic electrode are connected with a fifth switch interposed therebetween, and outputs a voltage higher than the threshold voltage of the field effect transistor. A second power source, and in the cut-off state, the third switch is turned off, the first switch and the second switch are turned on, and in the conductive state, the potential of the second ohmic electrode is When the potential is higher than the potential of the first ohmic electrode, the third switch and the fourth switch are turned on, the first switch, the second switch, and the fifth switch are turned off. When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the third switch and the fifth switch are turned on, and the first switch, the second switch, and the fourth switch are turned on. Chi may be used as the off state.

この場合において制御回路は、第4のスイッチ及び第5のスイッチを駆動する第1の駆動回路と、第1のスイッチ、第2のスイッチ及び第3のスイッチを駆動する第2の駆動回路とを有し、第1の駆動回路は、第1のオーミック電極の電位と第2のオーミック電極の電位とを比較した結果に基づいて第4のスイッチ及び第5のスイッチのオン状態とオフ状態とを切り替え、第2の駆動回路は、遮断状態においては、第1のスイッチをオン状態とし且つ第2のスイッチ及び第3のスイッチをオフ状態とし、導通状態においては、第1のスイッチをオフ状態とし且つ第2のスイッチ及び第3のスイッチをオン状態としてもよい。   In this case, the control circuit includes a first drive circuit that drives the fourth switch and the fifth switch, and a second drive circuit that drives the first switch, the second switch, and the third switch. And the first drive circuit determines whether the fourth switch and the fifth switch are on or off based on the result of comparing the potential of the first ohmic electrode and the potential of the second ohmic electrode. The switching and second drive circuit sets the first switch to the on state and the second switch and the third switch to the off state in the cut-off state, and sets the first switch to the off state in the conductive state. In addition, the second switch and the third switch may be turned on.

本発明の双方向スイッチにおいて、電界効果トランジスタは、基板の上に形成された半導体層を有し、第1のオーミック電極及び第2のオーミック電極は、半導体層の上に互いに間隔をおいて形成され、ゲート電極は、半導体層の上に、第1のオーミック電極とゲート電極との間の距離と、第2のオーミック電極とゲート電極との間の距離とが等しくなるように形成されていてもよい。このような構成とすることにより、第1のオーミック電極とゲート電極との間の耐圧及び第2のオーミック電極とゲート電極との間の耐圧が互いに等しい電界効果トランジスタを実現することができる。   In the bidirectional switch of the present invention, the field effect transistor has a semiconductor layer formed on the substrate, and the first ohmic electrode and the second ohmic electrode are formed on the semiconductor layer at a distance from each other. The gate electrode is formed on the semiconductor layer so that the distance between the first ohmic electrode and the gate electrode is equal to the distance between the second ohmic electrode and the gate electrode. Also good. With such a configuration, it is possible to realize a field effect transistor in which the withstand voltage between the first ohmic electrode and the gate electrode and the withstand voltage between the second ohmic electrode and the gate electrode are equal to each other.

この場合において、電界効果トランジスタは第1のオーミック電極とゲート電極との間に形成された絶縁膜を有し、絶縁膜の耐圧は第1のオーミック電極とゲート電極との間の耐圧よりも高いことが好ましい。   In this case, the field effect transistor has an insulating film formed between the first ohmic electrode and the gate electrode, and the withstand voltage of the insulating film is higher than the withstand voltage between the first ohmic electrode and the gate electrode. It is preferable.

この場合において、絶縁膜は順次積層された第1の絶縁膜と第2の絶縁膜とを含んでいてもよい。   In this case, the insulating film may include a first insulating film and a second insulating film that are sequentially stacked.

また、第1の絶縁膜はリンを含む酸化シリコン、ポリイミド又はベンゾシクロブテンにより構成されていてもよい。   The first insulating film may be made of silicon oxide containing phosphorus, polyimide, or benzocyclobutene.

また、第2の絶縁膜は、窒化シリコン又は酸化シリコンにより構成されていてもよい。   The second insulating film may be made of silicon nitride or silicon oxide.

本発明の双方向スイッチにおいて、基板は導電性であり、電界効果トランジスタは、基板の裏面形成された裏面電極と、半導体層を貫通し、導電性基板を介して第1のオーミック電極と裏面電極とを電気的に接続する配線を有していてもよい。   In the bidirectional switch of the present invention, the substrate is conductive, and the field-effect transistor includes a back electrode formed on the back surface of the substrate, a semiconductor layer, and the first ohmic electrode and the back electrode through the conductive substrate. Wiring may be electrically connected to each other.

この場合において、電界効果トランジスタは、第2のオーミック電極と接続された第2のオーミック電極パッド及びゲート電極と接続されたゲート電極パッドを有し、第2のオーミック電極パッド及びゲート電極パッドのうちの少なくとも一方は、半導体層における高抵抗化された領域の上に形成されていてもよい。   In this case, the field effect transistor has a second ohmic electrode pad connected to the second ohmic electrode and a gate electrode pad connected to the gate electrode, and the second ohmic electrode pad and the gate electrode pad are At least one of the above may be formed on a high resistance region in the semiconductor layer.

本発明の双方向スイッチにおいて、電界効果トランジスタは、ゲート電極と半導体層との間に形成されたp型の半導体層を有し、半導体層は、下側から順次形成された第1の層と第2の層とを含み、第2の層はn型の半導体により構成されていてもよい。   In the bidirectional switch of the present invention, the field effect transistor has a p-type semiconductor layer formed between the gate electrode and the semiconductor layer, and the semiconductor layer includes a first layer formed sequentially from the lower side and And the second layer may be made of an n-type semiconductor.

本発明の双方向スイッチにおいて、半導体層は、窒化物半導体又は炭化珪素により構成されていてもよい。   In the bidirectional switch of the present invention, the semiconductor layer may be made of a nitride semiconductor or silicon carbide.

本発明に係る双方向スイッチの駆動方法は、電界効果トランジスタを第1のオーミック電極と第2のオーミック電極との間に少なくとも一方向に電流が流れる導通状態と電流が流れない遮断状態とを有する双方向スイッチとして駆動する駆動方法を対象とし、第2のオーミック電極の電位と第1のオーミック電極の電位とを比較するステップと、第2のオーミック電極の電位が第1のオーミック電極の電位よりも高い場合には、第1のオーミック電極の電位を基準として電界効果トランジスタのゲート電極にバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第2のオーミック電極を基準としてゲート電極にバイアス電圧を印加するステップとを備え、導通状態とする場合には、バイアス電圧を電界効果トランジスタの閾値電圧よりも高い電圧とし、遮断状態とする場合には、バイアス電圧を閾値電圧よりも低い電圧とすることを特徴とする。   The bidirectional switch driving method according to the present invention has a field effect transistor in a conductive state in which current flows in at least one direction between the first ohmic electrode and the second ohmic electrode, and a cut-off state in which no current flows. Targeting a driving method for driving as a bidirectional switch, the step of comparing the potential of the second ohmic electrode with the potential of the first ohmic electrode, and the potential of the second ohmic electrode being higher than the potential of the first ohmic electrode Is higher than the potential of the first ohmic electrode, a bias voltage is applied to the gate electrode of the field effect transistor with reference to the potential of the first ohmic electrode, and the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode. Applying a bias voltage to the gate electrode with respect to the second ohmic electrode as a reference. Voltage is higher than the threshold voltage of the field effect transistor, when the cut-off state, characterized by a bias voltage lower than the threshold voltage.

本発明に係る双方向スイッチの駆動方法は、ドレイン電極の電位が第1のオーミック電極の電位よりも高い場合には、第1のオーミック電極の電位を基準として電界効果トランジスタのゲート電極にバイアス電圧を印加し、第2のオーミック電極の電位が第1のオーミック電極の電位よりも低い場合には、第2のオーミック電極を基準としてゲート電極にバイアス電圧を印加するステップを備えている。このため、第2のオーミック電極から第1のオーミック電極への電流も、第1のオーミック電極から第2のオーミック電極への電流も制御することができる。従って、1つのFETにより第1のオーミック電極と第2のオーミック電極との間に少なくとも1方向に電流を流し且つ双方向の電流を遮断すことができる双方向スイッチを実現できる。   In the bidirectional switch driving method according to the present invention, when the potential of the drain electrode is higher than the potential of the first ohmic electrode, the bias voltage is applied to the gate electrode of the field effect transistor with reference to the potential of the first ohmic electrode. When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, a step of applying a bias voltage to the gate electrode with respect to the second ohmic electrode is provided. Therefore, it is possible to control both the current from the second ohmic electrode to the first ohmic electrode and the current from the first ohmic electrode to the second ohmic electrode. Therefore, it is possible to realize a bidirectional switch that allows a current to flow in at least one direction between the first ohmic electrode and the second ohmic electrode by one FET and interrupts the bidirectional current.

本発明に係る双方向スイッチによれば、第1のオーミック電極から第2のオーミック電極及び第2のオーミック電極から第1のオーミック電極への電流を制御し、少なくとも1方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現できる。   According to the bidirectional switch of the present invention, the current from the first ohmic electrode to the second ohmic electrode and the current from the second ohmic electrode to the first ohmic electrode is controlled, and the current flows in at least one direction. A bidirectional switch that cuts off the current in the direction can be realized.

(第1の実施形態)
本発明の第1の実施形態について図面を参照して説明する。図1は第1の実施形態に係る双方向スイッチの回路構成を示している。図1に示すように本実施形態の双方向スイッチは、電界効果トランジスタ(FET)10と、FET10を制御する制御回路20とを備えており、第1の端子31と第2の端子32との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する。図1においては、第1の端子31と第2の端子32との間に、双方向電源41と負荷42とが直列に接続された負荷回路40が接続された例を示している。
(First embodiment)
A first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit configuration of a bidirectional switch according to the first embodiment. As shown in FIG. 1, the bidirectional switch of the present embodiment includes a field effect transistor (FET) 10 and a control circuit 20 that controls the FET 10, and includes a first terminal 31 and a second terminal 32. A conduction state in which a current flows in at least one direction therebetween and a cutoff state in which no current flows are controlled. FIG. 1 shows an example in which a load circuit 40 in which a bidirectional power supply 41 and a load 42 are connected in series is connected between a first terminal 31 and a second terminal 32.

制御回路20は、FET10の第1のオーミック電極16、ゲート電極18及び第2のオーミック電極17と接続されている。制御回路20は、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合に、第1のオーミック電極16の電位を基準としてゲート電極18にゲートバイアス電圧を印加し、第2のオーミック電極17から第1のオーミック電極16へ流れる電流を制御する。また、第2のオーミック電極17の電位が第1のオーミック電極16の電位より低い場合に、第2のオーミック電極17の電位を基準としてゲート電極18にゲートバイアス電圧を印加し、第1のオーミック電極16から第2のオーミック電極17へ流れる電流を制御する。このような構成と動作とにより、FET10の第1のオーミック電極16と第2のオーミック電極17との間における双方向の電流を制御することが可能となる。   The control circuit 20 is connected to the first ohmic electrode 16, the gate electrode 18, and the second ohmic electrode 17 of the FET 10. The control circuit 20 applies a gate bias voltage to the gate electrode 18 with the potential of the first ohmic electrode 16 as a reference when the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16. The current flowing from the second ohmic electrode 17 to the first ohmic electrode 16 is controlled. Further, when the potential of the second ohmic electrode 17 is lower than the potential of the first ohmic electrode 16, a gate bias voltage is applied to the gate electrode 18 with the potential of the second ohmic electrode 17 as a reference, and the first ohmic electrode 17 The current flowing from the electrode 16 to the second ohmic electrode 17 is controlled. With such a configuration and operation, bidirectional current between the first ohmic electrode 16 and the second ohmic electrode 17 of the FET 10 can be controlled.

本実施形態におけるFET10は、特に限定されないが以下のようなものを用いればよい。主面の面方位が(111)であるシリコン(Si)からなる基板11の上に、厚さが10nm窒化アルミニウム(AlN)と厚さが10nmの窒化ガリウム(GaN)とが交互に積層されてなる厚さが1μmのバッファ層12が形成され、バッファ層12の上に半導体層13が形成されている。半導体層13は、厚さが2μmのアンドープGaN層14と厚さが20nmのSiがドープされたAlGaN層15とが積層されている。GaN層14におけるAlGaN層15との界面領域には2次元電子ガス(2DEG)層が生成している。   The FET 10 in this embodiment is not particularly limited, but the following may be used. On a substrate 11 made of silicon (Si) having a principal plane orientation of (111), 10 nm thick aluminum nitride (AlN) and 10 nm thick gallium nitride (GaN) are alternately stacked. A buffer layer 12 having a thickness of 1 μm is formed, and a semiconductor layer 13 is formed on the buffer layer 12. The semiconductor layer 13 is formed by laminating an undoped GaN layer 14 having a thickness of 2 μm and an AlGaN layer 15 having a thickness of 20 nm doped with Si. A two-dimensional electron gas (2DEG) layer is generated in the interface region between the GaN layer 14 and the AlGaN layer 15.

半導体層13の上には、チタン(Ti)とアルミニウム(Al)とからなる第1のオーミック電極16及び第2のオーミック電極17が互いに間隔をおいて形成されている。第1のオーミック電極16及び第2のオーミック電極17は、一方がソース電極となり他方がドレイン電極となる。第1のオーミック電極16及び第2のオーミック電極17は、2DEG層とのコンタクト抵抗を低減するため、AlGaN層15を除去し且つGaN層14を40nm程度掘り下げた部分に形成されている。半導体層13の上における第1のオーミック電極16と第2のオーミック電極17との間には、パラジウム(Pd)と金(Au)とからなるゲート電極18が形成されている。   On the semiconductor layer 13, the 1st ohmic electrode 16 and the 2nd ohmic electrode 17 which consist of titanium (Ti) and aluminum (Al) are formed at intervals. One of the first ohmic electrode 16 and the second ohmic electrode 17 serves as a source electrode and the other serves as a drain electrode. The first ohmic electrode 16 and the second ohmic electrode 17 are formed in a portion where the AlGaN layer 15 is removed and the GaN layer 14 is dug down by about 40 nm in order to reduce the contact resistance with the 2DEG layer. A gate electrode 18 made of palladium (Pd) and gold (Au) is formed between the first ohmic electrode 16 and the second ohmic electrode 17 on the semiconductor layer 13.

このような構成とすることにより、閾値電圧が約−2Vのヘテロ接合FET(HFET)が実現できる。また、ゲート電極18と第1のオーミック電極16との間の距離及びゲート電極18と第2のオーミック電極17との距離を等しくすることにより、ゲート電極18と第1のオーミック電極16との間の耐圧及びゲート電極18と第2のオーミック電極17との間の耐圧を等しくできる。   With such a configuration, a heterojunction FET (HFET) having a threshold voltage of about −2 V can be realized. Further, by equalizing the distance between the gate electrode 18 and the first ohmic electrode 16 and the distance between the gate electrode 18 and the second ohmic electrode 17, the distance between the gate electrode 18 and the first ohmic electrode 16 is set. And the breakdown voltage between the gate electrode 18 and the second ohmic electrode 17 can be made equal.

なお、第2のオーミック電極とゲート電極との距離と第1のオーミック電極とゲート電極との距離は、等しいことが望ましいが、所望の双方向の耐圧が得られる限り、等しくなくてもよい。また、第2のオーミック電極とゲート電極との距離と第1のオーミック電極とゲート電極との距離が等しいとは、実際のデバイス作製において、フォトリソグラフィのアライメント精度の範囲で等しいことを意味する。具体的には、アライメント精度は±1μm程度であり、第2のオーミック電極とゲート電極との距離と第1のオーミック電極とゲート電極との距離は、±1μm程度の誤差を含んでいても問題ない。   Note that the distance between the second ohmic electrode and the gate electrode and the distance between the first ohmic electrode and the gate electrode are desirably equal, but may not be equal as long as a desired bidirectional breakdown voltage is obtained. In addition, that the distance between the second ohmic electrode and the gate electrode and the distance between the first ohmic electrode and the gate electrode are equal means that they are equal within the range of photolithography alignment accuracy in actual device fabrication. Specifically, the alignment accuracy is about ± 1 μm, and the distance between the second ohmic electrode and the gate electrode and the distance between the first ohmic electrode and the gate electrode may have an error of about ± 1 μm. Absent.

FET10の第1のオーミック電極16は第1の端子31と接続されると共に、接地されており、第2のオーミック電極17は第2の端子32と接続されている。ゲート電極18は制御回路20の出力と接続されている。   The first ohmic electrode 16 of the FET 10 is connected to the first terminal 31 and grounded, and the second ohmic electrode 17 is connected to the second terminal 32. The gate electrode 18 is connected to the output of the control circuit 20.

制御回路20は、第1のオーミック電極16とゲート電極18との間に第1のスイッチ21Aを介して接続された第1の電源22Aと、第2のオーミック電極17とゲート電極18との間に第2のスイッチ21Bを介して接続された第2の電源22Bとを有している。   The control circuit 20 includes a first power supply 22A connected between the first ohmic electrode 16 and the gate electrode 18 via the first switch 21A, and the second ohmic electrode 17 and the gate electrode 18. And a second power source 22B connected via a second switch 21B.

第1の電源22A及び第2の電源22Bは、第1のオーミック電極16と第2のオーミック電極17との間に双方向に電流を流す導通状態においては、FET10の閾値電圧よりも高い電圧を出力し、第1のオーミック電極16と第2のオーミック電極17との間に電流を流さない遮断状態においては、閾値電圧よりも低い電圧を出力する可変電源である。   The first power supply 22 </ b> A and the second power supply 22 </ b> B have a voltage higher than the threshold voltage of the FET 10 in a conductive state in which current flows in both directions between the first ohmic electrode 16 and the second ohmic electrode 17. This is a variable power supply that outputs and outputs a voltage lower than the threshold voltage in a cut-off state where no current flows between the first ohmic electrode 16 and the second ohmic electrode 17.

第1のスイッチ21Aは、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合にオン状態となり、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも低い場合にオフ状態となる。一方、第2のスイッチ21Bは、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合にオフ状態となり、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも低い場合にオン状態となる。従って、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合にはゲート電極18は第1の電源22Aと接続され、第1のオーミック電極16とゲート電極18との間に電圧が印加される。第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも低い場合にはゲート電極18は第2の電源22Bと接続され、第2のオーミック電極17とゲート電極18との間に電圧が印加される。   The first switch 21A is turned on when the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, and the potential of the second ohmic electrode 17 is the potential of the first ohmic electrode 16. If it is lower than that, it is turned off. On the other hand, the second switch 21B is turned off when the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, and the potential of the second ohmic electrode 17 is set to the first ohmic electrode 16. When it is lower than the potential, it is turned on. Therefore, when the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, the gate electrode 18 is connected to the first power source 22A, and the first ohmic electrode 16 and the gate electrode 18 are connected to each other. A voltage is applied between them. When the potential of the second ohmic electrode 17 is lower than the potential of the first ohmic electrode 16, the gate electrode 18 is connected to the second power source 22B, and the second ohmic electrode 17 and the gate electrode 18 are connected. A voltage is applied.

以下に、本実施形態の双方向スイッチの動作について説明する。例えば、第2のオーミック電極17の電位が第1のオーミック電極16の電位に対して+100Vの場合には、第1のスイッチ21Aがオン状態で第2のスイッチ21Bがオフ状態となる。このため、第1の電源22Aにより第1のオーミック電極16とゲート電極18との間に電圧が印加される。従って、第1の電源22Aの出力電圧が、FET10の閾値電圧よりも高い例えば+1Vの場合には第2のオーミック電極17から第1のオーミック電極16に電流が流れ、閾値電圧よりも低い例えば−5Vの場合には第2のオーミック電極17から第1のオーミック電極16に流れる電流を遮断することができる。   The operation of the bidirectional switch of this embodiment will be described below. For example, when the potential of the second ohmic electrode 17 is +100 V with respect to the potential of the first ohmic electrode 16, the first switch 21A is turned on and the second switch 21B is turned off. Therefore, a voltage is applied between the first ohmic electrode 16 and the gate electrode 18 by the first power supply 22A. Accordingly, when the output voltage of the first power supply 22A is higher than the threshold voltage of the FET 10, for example + 1V, a current flows from the second ohmic electrode 17 to the first ohmic electrode 16, and is lower than the threshold voltage, for example − In the case of 5 V, the current flowing from the second ohmic electrode 17 to the first ohmic electrode 16 can be cut off.

一方、第2のオーミック電極17の電位が第1のオーミック電極16の電位に対して−100Vの場合には、第1のスイッチ21Aがオフ状態で第2のスイッチ21Bがオン状態となる。このため、第2の電源22Bにより第2のオーミック電極17とゲート電極18との間に電圧が印加される。従って、第2の電源22Bの出力電圧が、FET10の閾値電圧よりも高い例えば+1Vの場合には第1のオーミック電極16から第2のオーミック電極17に電流が流れ、閾値電圧よりも低い例えば−5Vの場合には第1のオーミック電極16から第2のオーミック電極17に流れる電流を遮断することができる。   On the other hand, when the potential of the second ohmic electrode 17 is −100 V with respect to the potential of the first ohmic electrode 16, the first switch 21A is turned off and the second switch 21B is turned on. Therefore, a voltage is applied between the second ohmic electrode 17 and the gate electrode 18 by the second power supply 22B. Therefore, when the output voltage of the second power supply 22B is higher than the threshold voltage of the FET 10, for example + 1V, a current flows from the first ohmic electrode 16 to the second ohmic electrode 17 and is lower than the threshold voltage, for example − In the case of 5 V, the current flowing from the first ohmic electrode 16 to the second ohmic electrode 17 can be cut off.

以上のように、本実施形態の双方向スイッチは、第1のオーミック電極16と第2のオーミック電極17との間に双方向に電流を流す導通状態と、電流を流さない遮断状態とを制御することができる。つまり、1個のFETにより双方向スイッチを実現することができる。   As described above, the bidirectional switch of the present embodiment controls the conductive state in which current flows in both directions between the first ohmic electrode 16 and the second ohmic electrode 17 and the cutoff state in which no current flows. can do. That is, a bidirectional switch can be realized by a single FET.

第1のスイッチ21A及び第2のスイッチ21Bは、第1のオーミック電極16の電位及び第2のオーミック電極17の電位に応じて切り替えられるスイッチであればよく、メカニカルなスイッチであっても電子的なスイッチであってもよい。   The first switch 21A and the second switch 21B may be switches that can be switched according to the potential of the first ohmic electrode 16 and the potential of the second ohmic electrode 17, and may be electronic even if they are mechanical switches. A simple switch may be used.

また、第1の電源22AがFET10の閾値電圧よりも高い電圧を出力し、第2の電源22BがFET10の閾値電圧未満の電圧を出力するようにしてもよい。この場合には、第2のオーミック電極17から第1のオーミック電極16への電流を通電し、第1のオーミック電極16から第2のオーミック電極17への電流を遮断するいわゆるダイオードとしての動作をさせることが可能となる。同様に、第1の電源22AがFET10の閾値電圧未満の電圧を出力し、第2の電源22BがFET10の閾値電圧よりも高い電圧を出力するようにすれば、第1のオーミック電極16から第2のオーミック電極17への電流を通電し、第2のオーミック電極17から第1のオーミック電極16への電流を遮断する動作が可能となる。   Alternatively, the first power supply 22A may output a voltage higher than the threshold voltage of the FET 10, and the second power supply 22B may output a voltage lower than the threshold voltage of the FET 10. In this case, an operation as a so-called diode that cuts off the current from the first ohmic electrode 16 to the second ohmic electrode 17 by passing a current from the second ohmic electrode 17 to the first ohmic electrode 16 is performed. It becomes possible to make it. Similarly, if the first power supply 22A outputs a voltage lower than the threshold voltage of the FET 10 and the second power supply 22B outputs a voltage higher than the threshold voltage of the FET 10, the first ohmic electrode 16 An operation of passing a current to the second ohmic electrode 17 and interrupting a current from the second ohmic electrode 17 to the first ohmic electrode 16 becomes possible.

図2及び図3には、制御回路20の具体例を示している。図2に示す制御回路20は、第1のスイッチ21A及び第2のスイッチ21Bとしてフォトカプラを用い、第1のスイッチ21Aである第1のフォトカプラ51A及び第2のスイッチ21Bである第2のフォトカプラ51Bは、駆動回路50により駆動される。   2 and 3 show specific examples of the control circuit 20. The control circuit 20 shown in FIG. 2 uses photocouplers as the first switch 21A and the second switch 21B, and the first photocoupler 51A that is the first switch 21A and the second switch 21B that is the second switch 21B. The photocoupler 51B is driven by the drive circuit 50.

駆動回路50は、電源53Aと電源53Bとによって正負両方の電圧が供給された差動増幅器(オペアンプ)52を有している。オペアンプ52の出力は、第1のフォトカプラ51Aの発光ダイオード(LED)のアノード端子と第2のフォトカプラ51BのLEDのカソード端子とに第3の抵抗素子R3を介して接続されている。第1のフォトカプラ51AのLEDのカソード端子及び第2のフォトカプラ51BのLEDのアノード端子とは、第1のオーミック電極16と接続されている。オペアンプ52の正の入力端子(非反転入力端子)には、第1のオーミック電極16と第2のオーミック電極17との間の電圧を第1の抵抗素子R1及び第2の抵抗素子R2により分圧した電圧が印加され、負の入力端子(反転入力端子)は第1のオーミック電極16と接続され、接地電位となっている。   The drive circuit 50 includes a differential amplifier (op-amp) 52 to which both positive and negative voltages are supplied by a power source 53A and a power source 53B. The output of the operational amplifier 52 is connected to the anode terminal of the light emitting diode (LED) of the first photocoupler 51A and the cathode terminal of the LED of the second photocoupler 51B via the third resistance element R3. The cathode terminal of the LED of the first photocoupler 51 </ b> A and the anode terminal of the LED of the second photocoupler 51 </ b> B are connected to the first ohmic electrode 16. The voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is divided by the first resistance element R1 and the second resistance element R2 at the positive input terminal (non-inverting input terminal) of the operational amplifier 52. The pressed voltage is applied, and the negative input terminal (inverted input terminal) is connected to the first ohmic electrode 16 and is at the ground potential.

以上のような構成により、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合には、抵抗素子R1と抵抗素子R2とにより分圧された正の電圧がオペアンプ52の正の入力端子に入力される。オペアンプ52は、正の入力端子の電位と負の入力端子の電位とを比較し、正の入力端子の電位から負の入力端子の電位を引いた電圧に増幅率を乗じた電圧を出力する。第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも高い場合には、正の入力端子の電位が正で、負の入力端子の電位が0Vとなるため、正の入力端子の電位から負の入力端子の電位を引いた電圧は正となる。従って、オペアンプ52は正の電圧を出力する。これにより、第1のフォトカプラ51AのLEDに電流が流れ、第1のフォトカプラ51Aがオン状態となる。一方、第2のフォトカプラ51BのLEDには電流が流れないため、第2のフォトカプラ51Bはオフ状態となる。このため、第1の電源22Aにより第1のオーミック電極16とゲート電極18との間に電圧が印加され、第1の電源22Aにより第2のオーミック電極17から第1のオーミック電極16へ流れる電流の制御が可能となる。   With the above configuration, when the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, the positive voltage divided by the resistance element R1 and the resistance element R2 is the operational amplifier 52. Is input to the positive input terminal. The operational amplifier 52 compares the potential of the positive input terminal with the potential of the negative input terminal, and outputs a voltage obtained by multiplying the potential of the positive input terminal minus the potential of the negative input terminal by the amplification factor. When the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, the potential of the positive input terminal is positive and the potential of the negative input terminal is 0V. The voltage obtained by subtracting the negative input terminal potential from the negative potential is positive. Therefore, the operational amplifier 52 outputs a positive voltage. Thereby, a current flows through the LED of the first photocoupler 51A, and the first photocoupler 51A is turned on. On the other hand, since no current flows through the LED of the second photocoupler 51B, the second photocoupler 51B is turned off. Therefore, a voltage is applied between the first ohmic electrode 16 and the gate electrode 18 by the first power supply 22A, and the current flowing from the second ohmic electrode 17 to the first ohmic electrode 16 by the first power supply 22A. Can be controlled.

また、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも低い場合には、抵抗素子R1と抵抗素子R2とにより分圧された負の電圧がオペアンプ52に入力されるため、オペアンプ52が負の電圧を出力する。これにより、第1のフォトカプラ51Aがオフ状態となり、第2のフォトカプラ51Bがオン状態となる。このため、第2の電源22Bにより第2のオーミック電極17とゲート電極18との間に電圧が印加され、第2の電源22Bにより第1のオーミック電極16から第2のオーミック電極17へ流れる電流の制御が可能となる。   Further, when the potential of the second ohmic electrode 17 is lower than the potential of the first ohmic electrode 16, a negative voltage divided by the resistance element R 1 and the resistance element R 2 is input to the operational amplifier 52. The operational amplifier 52 outputs a negative voltage. As a result, the first photocoupler 51A is turned off and the second photocoupler 51B is turned on. Therefore, a voltage is applied between the second ohmic electrode 17 and the gate electrode 18 by the second power supply 22B, and a current flowing from the first ohmic electrode 16 to the second ohmic electrode 17 by the second power supply 22B. Can be controlled.

第1の抵抗素子R1の抵抗値及び第2の抵抗素子R2の抵抗値は、両抵抗素子により分圧されて、オペアンプ52に入力される最大電圧がオペアンプ52が動作可能な最大電圧以下となるように設定すればよく、例えば、第1のオーミック電極16と第2のオーミック電極17との間の電位差が100Vである場合には、第1の抵抗素子R1の抵抗値を50kΩとし、第2の抵抗素子R2の抵抗値を950kΩとすればよい。ただし、負荷電源の電圧がオペアンプが動作可能な最大電圧以下の場合には、第1の抵抗素子R1と第2の抵抗素子R2を設けることなく、オペアンプのプラスの入力端子を第2のオーミック電極と接続する構成としてもよい。また、第3の抵抗素子R3は、フォトカプラのLEDの保護抵抗であり、例えばオペアンプ52の出力が5Vであり、LEDの順方向電圧及び電流がそれぞれ1.6V及び10mAの場合には340Ωとすればよい。   The resistance value of the first resistance element R1 and the resistance value of the second resistance element R2 are divided by both resistance elements, and the maximum voltage input to the operational amplifier 52 is equal to or lower than the maximum voltage at which the operational amplifier 52 can operate. For example, when the potential difference between the first ohmic electrode 16 and the second ohmic electrode 17 is 100 V, the resistance value of the first resistance element R1 is set to 50 kΩ, The resistance value of the resistor element R2 may be 950 kΩ. However, when the voltage of the load power supply is equal to or lower than the maximum voltage at which the operational amplifier can operate, the positive input terminal of the operational amplifier is connected to the second ohmic electrode without providing the first resistance element R1 and the second resistance element R2. It is good also as a structure connected to. The third resistance element R3 is a protection resistor for the photocoupler LED. For example, when the output of the operational amplifier 52 is 5 V, and the forward voltage and current of the LED are 1.6 V and 10 mA, respectively, 340Ω is obtained. do it.

また、制御回路20を図3に示すような回路としてもよい。図3に示すように、駆動回路50は、電源55によって正電圧が供給された第1のオペアンプ54A及び第2のオペアンプ54Bにより構成されている。第1のオペアンプ54Aの正の入力端子及び第2のオペアンプ54Bの負の入力端子には、第1のオーミック電極16と第2のオーミック電極17との間の電圧を第1の抵抗素子R1及び第2の抵抗素子R2により分圧した電圧が印加される。第1のオペアンプ54Aの負の入力端子及び第2のオペアンプ54Bの正の入力端子は、第1のオーミック電極と接続されており、接地されている。第1のオペアンプ54Aの出力端子は、第4の抵抗素子R4を介して第1のフォトカプラ51AのLEDのアノード端子と接続され、第2のオペアンプ54Bの出力端子は、第5の抵抗素子R5を介して第2のフォトカプラ51BのLEDのアノード端子と接続されている。第1のフォトカプラ51AのLEDのカソード端子及び第2のフォトカプラ51BのLEDのカソード端子は、第1のオーミック電極と接続されており、接地されている。   The control circuit 20 may be a circuit as shown in FIG. As shown in FIG. 3, the drive circuit 50 includes a first operational amplifier 54A and a second operational amplifier 54B to which a positive voltage is supplied by a power supply 55. The voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the positive input terminal of the first operational amplifier 54A and the negative input terminal of the second operational amplifier 54B. A voltage divided by the second resistance element R2 is applied. The negative input terminal of the first operational amplifier 54A and the positive input terminal of the second operational amplifier 54B are connected to the first ohmic electrode and are grounded. The output terminal of the first operational amplifier 54A is connected to the anode terminal of the LED of the first photocoupler 51A via the fourth resistance element R4, and the output terminal of the second operational amplifier 54B is connected to the fifth resistance element R5. Is connected to the anode terminal of the LED of the second photocoupler 51B. The cathode terminal of the LED of the first photocoupler 51A and the cathode terminal of the LED of the second photocoupler 51B are connected to the first ohmic electrode and grounded.

例えば、第1の抵抗素子R1の抵抗値が50kΩで、第2の抵抗素子R2の抵抗値が950kΩとする。第2のオーミック電極17の電位が第1のオーミック電極16の電位に対して+100Vの場合には、第1の抵抗素子R1と第2の抵抗素子R2とにより分圧され、第1のオペアンプ54Aに+5Vの差動電圧が入力され、第2のオペアンプ54Bに−5Vの差動電圧が入力される。電源55の電圧が10V、オペアンプの増幅率が1000倍であれば、高い電圧増幅率により回路が飽和し、第1のオペアンプ54Aの出力端子には10Vが出力され、第2のオペアンプ54Bの出力端子には0Vが出力される。このため、第1のフォトカプラ51Aはオン状態となり、第2のフォトカプラ51Bはオフ状態となる。   For example, the resistance value of the first resistance element R1 is 50 kΩ, and the resistance value of the second resistance element R2 is 950 kΩ. When the potential of the second ohmic electrode 17 is +100 V with respect to the potential of the first ohmic electrode 16, the voltage is divided by the first resistance element R1 and the second resistance element R2, and the first operational amplifier 54A. A differential voltage of + 5V is input to the second operational amplifier 54B, and a differential voltage of −5V is input to the second operational amplifier 54B. If the voltage of the power supply 55 is 10V and the amplification factor of the operational amplifier is 1000 times, the circuit is saturated due to the high voltage amplification factor, 10V is output to the output terminal of the first operational amplifier 54A, and the output of the second operational amplifier 54B. 0V is output to the terminal. Therefore, the first photocoupler 51A is turned on, and the second photocoupler 51B is turned off.

第2のオーミック電極17の電位が第1のオーミック電極16の電位に対して−100Vの場合には、第1のオペアンプ54Aには−5Vの差動電圧が入力され、第2のオペアンプ54Bには+5Vの差動電圧が入力される。従って、第1のフォトカプラ51Aはオフ状態となり、第2のフォトカプラ51Bはオン状態となる。   When the potential of the second ohmic electrode 17 is −100 V with respect to the potential of the first ohmic electrode 16, a differential voltage of −5 V is input to the first operational amplifier 54A, and the second operational amplifier 54B receives the differential voltage. Is inputted with a differential voltage of + 5V. Accordingly, the first photocoupler 51A is turned off, and the second photocoupler 51B is turned on.

なお、この場合においても、負荷電源の電圧がオペアンプが動作可能な最大電圧以下の場合には、第1の抵抗素子R1と第2の抵抗素子R2とを設けることなく、第1のオペアンプの正の入力端子と第2のオペアンプの負の入力端子とを第2のオーミック電極と接続する構成としてもよい。また、第4の抵抗素子R4及び第5の抵抗素子R5の抵抗値は、フォトカプラのLEDを保護できる値とすればよく、例えばオペアンプの出力が10Vであり、LEDの順方向電圧及び電流がそれぞれ1.6V及び10mAの場合には例えば840Ωとすればよい。   In this case as well, when the voltage of the load power supply is equal to or lower than the maximum voltage at which the operational amplifier can operate, the first resistance element R1 and the second resistance element R2 are not provided. The input terminal and the negative input terminal of the second operational amplifier may be connected to the second ohmic electrode. The resistance values of the fourth resistance element R4 and the fifth resistance element R5 may be values that can protect the LED of the photocoupler. For example, the output of the operational amplifier is 10V, and the forward voltage and current of the LED are In the case of 1.6 V and 10 mA, for example, 840Ω may be used.

第1の実施形態は、FET10が閾値電圧が負電圧であるノーマリオン型である場合について説明したが、閾値電圧が正電圧であるノーマリオフ型のFETを用いてもよい。ノーマリオフ型のFETとして、例えば、閾値電圧+1VのFETを用いる場合には、第1の電源及び第2の電源の出力電圧は、双方向スイッチを通電状態とするために閾値電圧よりも高い例えば+5Vを出力することが望ましく、遮断状態とするためには閾値電圧未満の例えば0Vを出力することが望ましい。   In the first embodiment, the case where the FET 10 is a normally-on type whose threshold voltage is a negative voltage has been described. However, a normally-off type FET whose threshold voltage is a positive voltage may be used. When a normally-off type FET is used, for example, an FET having a threshold voltage of +1 V, the output voltages of the first power source and the second power source are higher than the threshold voltage, for example, +5 V in order to turn on the bidirectional switch. Is preferably output, and it is desirable to output, for example, 0 V, which is lower than the threshold voltage, in order to enter the cutoff state.

また、第1の電源22Aの電圧及び第2の電源22Bの電圧の一方を閾値電圧よりも高い電圧とし、他方を閾値電圧未満とすることにより、第1のオーミック電極16と第2のオーミック電極17との間の一方向にのみ電流を流し、他方向を遮断するいわゆるダイオード動作をする双方向スイッチとすることができる。   Also, by setting one of the voltage of the first power supply 22A and the voltage of the second power supply 22B to a voltage higher than the threshold voltage and setting the other to a value lower than the threshold voltage, the first ohmic electrode 16 and the second ohmic electrode A bidirectional switch that performs a so-called diode operation that allows current to flow only in one direction with respect to 17 and interrupts the other direction can be provided.

第1の実施形態において、双方向スイッチを制御する第1の電源及び第2の電源として可変電源を用いる例を示したが、可変電源に代えて一般的なゲート駆動回路を用いてもよい。ただし、第2のオーミック電極側に接続するゲート駆動回路と接続する電源には、接地されていない絶縁型の直流電圧変換コンバータ(DC−DCコンバータ)を用いるのが望ましい。また、接地していない電源としては電圧出力可能なフォトカプラ及びバッテリ等を用いてもよい。   In the first embodiment, an example in which a variable power source is used as the first power source and the second power source for controlling the bidirectional switch has been described. However, a general gate drive circuit may be used instead of the variable power source. However, it is desirable to use an insulated DC voltage converter (DC-DC converter) that is not grounded as a power source connected to the gate drive circuit connected to the second ohmic electrode side. Further, as a power supply that is not grounded, a photocoupler capable of outputting a voltage, a battery, or the like may be used.

(第1の実施形態の第1変形例)
以下に、本発明の第1の実施形態の第1変形例について図面を参照して説明する。図4は、第1の実施形態の第1変形例に係る双方向スイッチの構成を示している。
(First modification of the first embodiment)
Below, the 1st modification of the 1st Embodiment of this invention is demonstrated with reference to drawings. FIG. 4 shows a configuration of a bidirectional switch according to a first modification of the first embodiment.

本変形例の双方向スイッチは、図4に示すように、ゲート電極18と接続された第3の電源22Cが、第1のスイッチ21Aを介在させて第1のオーミック電極16と接続され、第2のスイッチ21Bを介在させて第2のオーミック電極17と接続されている。   As shown in FIG. 4, in the bidirectional switch of this modification, the third power source 22C connected to the gate electrode 18 is connected to the first ohmic electrode 16 with the first switch 21A interposed therebetween. It is connected to the second ohmic electrode 17 through the two switches 21B.

第1のスイッチ21A及び第2のスイッチ21Bを第1の実施形態と同様に駆動することにより、本変形例の双方向スイッチは第1の実施形態の双方向スイッチと同様の動作を行う。第1のスイッチ21A及び第2のスイッチ21Bを駆動する駆動回路についても、第1の実施形態において示したものを用いることができる。なお、第3の電源22Cは絶縁型電源であり、絶縁型DC/DCコンバータやバッテリ等により構成される。   By driving the first switch 21A and the second switch 21B in the same manner as in the first embodiment, the bidirectional switch of the present modification performs the same operation as the bidirectional switch in the first embodiment. As the drive circuit for driving the first switch 21A and the second switch 21B, the one shown in the first embodiment can be used. The third power source 22C is an insulated power source, and is configured by an insulated DC / DC converter, a battery, and the like.

このような構成とすることで、1つの電源で双方向の電流を制御することが可能となり、回路の簡素化及び低コストが可能となる。   With such a configuration, bidirectional current can be controlled by a single power source, and the circuit can be simplified and reduced in cost.

(第1の実施形態の第2変形例)
以下に、本発明の第1の実施形態の第2変形例について図面を参照して説明する。図5及び図6は本変形例に係る双方向性スイッチに用いるFETであり、図5は平面構成を示し、図6は図5のVI−VI線における断面構成を示している。
(Second modification of the first embodiment)
Below, the 2nd modification of the 1st Embodiment of this invention is demonstrated with reference to drawings. 5 and 6 are FETs used in the bidirectional switch according to this modification, FIG. 5 shows a planar configuration, and FIG. 6 shows a cross-sectional configuration taken along line VI-VI in FIG.

図5及び6に示すように、本変形例のFETはマルチフィンガ型のFETであり、第1のオーミック電極116、ゲート電極118及び第2のオーミック電極117からなるユニット101が、第2のオーミック電極117を中心に交互に反転して複数配置されているとみなすことができる。また、各第1のオーミック電極116は、基板111の半導体層113が形成された面と反対側の面(裏面)に形成された第1のオーミック電極パッド131と電気的に接続されている。各第2のオーミック電極117は、基板の表面側に形成された第2のオーミック電極パッド130と電気的に接続され、各ゲート電極118は、基板111の表面側に形成されたゲート電極パッド132と電気的に接続されている。これにより、FETのゲート幅を非常に大きくすることができ、大電流動作可能なFETを構成することが可能となる。   As shown in FIGS. 5 and 6, the FET of this modification is a multi-finger type FET, and the unit 101 including the first ohmic electrode 116, the gate electrode 118, and the second ohmic electrode 117 is a second ohmic electrode. It can be considered that a plurality of electrodes 117 are alternately arranged around the electrode 117. Each first ohmic electrode 116 is electrically connected to a first ohmic electrode pad 131 formed on the surface (back surface) opposite to the surface on which the semiconductor layer 113 of the substrate 111 is formed. Each second ohmic electrode 117 is electrically connected to a second ohmic electrode pad 130 formed on the surface side of the substrate, and each gate electrode 118 is a gate electrode pad 132 formed on the surface side of the substrate 111. And are electrically connected. Thereby, the gate width of the FET can be greatly increased, and an FET capable of operating at a large current can be configured.

具体的に主面の面方位が(111)である導電性のシリコン(Si)からなる基板111の上に、厚さが10nm窒化アルミニウム(AlN)と厚さが10nmの窒化ガリウム(GaN)とが交互に積層されてなる厚さが1μmのバッファ層112が形成されている。バッファ層112の上には、厚さが2μmのアンドープGaN層114と厚さが20nmのSiがドープされたAlGaN層115とが積層されてなる半導体層113が形成されている。GaN層114におけるAlGaN層115との界面領域には2次元電子ガス(2DEG)層が生成している。   Specifically, on a substrate 111 made of conductive silicon (Si) having a principal plane orientation of (111), 10 nm thick aluminum nitride (AlN) and 10 nm thick gallium nitride (GaN) A buffer layer 112 having a thickness of 1 μm is formed by alternately laminating the layers. A semiconductor layer 113 is formed on the buffer layer 112 by laminating an undoped GaN layer 114 having a thickness of 2 μm and an AlGaN layer 115 doped with Si having a thickness of 20 nm. A two-dimensional electron gas (2DEG) layer is generated in the interface region between the GaN layer 114 and the AlGaN layer 115.

半導体層113における活性領域140を除く領域には、ボロン等の不純物イオンが注入されている。これにより半導体層113の一部が選択的に絶縁膜142となり、高抵抗化領域141が形成されている。活性領域140の上には、第1のオーミック電極116及び第2のオーミック電極117と、ゲート電極118とが互いに間隔をおいて形成されている。2つのユニット101に着目すると、2つのユニット101が第2のオーミック電極117を共有している。共有された第2のオーミック電極117の両側に第1のオーミック電極116が形成され、第2のオーミック電極117と第1のオーミック電極116との中間にゲート電極118が形成されている。このような配置とすることにより、第2のオーミック電極117とゲート電極118との距離と、第1のオーミック電極116とゲート電極118との距離とが等しくなり、ゲート電極118と第2のオーミック電極117との間の耐圧及び第1のオーミック電極116とゲート電極118との間の耐圧を高い耐圧で等しくできる。なお、本変形例のFETにおいては、第2のオーミック電極117とゲート電極118との距離及び第1のオーミック電極116とゲート電極118との距離を10μmとしている。   Impurity ions such as boron are implanted into the semiconductor layer 113 except for the active region 140. Thereby, part of the semiconductor layer 113 selectively becomes the insulating film 142, and the high resistance region 141 is formed. On the active region 140, a first ohmic electrode 116, a second ohmic electrode 117, and a gate electrode 118 are formed at a distance from each other. Focusing on the two units 101, the two units 101 share the second ohmic electrode 117. A first ohmic electrode 116 is formed on both sides of the shared second ohmic electrode 117, and a gate electrode 118 is formed between the second ohmic electrode 117 and the first ohmic electrode 116. With this arrangement, the distance between the second ohmic electrode 117 and the gate electrode 118 is equal to the distance between the first ohmic electrode 116 and the gate electrode 118, and the gate electrode 118 and the second ohmic electrode are equal. The breakdown voltage between the electrode 117 and the breakdown voltage between the first ohmic electrode 116 and the gate electrode 118 can be equalized with a high breakdown voltage. In the FET of this modification, the distance between the second ohmic electrode 117 and the gate electrode 118 and the distance between the first ohmic electrode 116 and the gate electrode 118 are 10 μm.

第1のオーミック電極116及び第2のオーミック電極117は、2DEG層とのコンタクト抵抗を低減するため、AlGaN層115を除去し且つGaN層114を40nm程度掘り下げた部分に形成されている。また、各第1のオーミック電極116は、電極間配線125により導電性の基板111と電気的に接続されている。電極間配線125は、半導体層113及びバッファ層112と基板111の一部とを選択的に除去して形成したコンタクトホールに形成されている。一方、基板111の裏面には第1のオーミック電極パッド131が形成されている。第1のオーミック電極パッド131は例えば金(Au)とスズ(Sn)とからなり、導電性の基板111とオーミック接合を形成し、電気的に接続されている。従って、第1のオーミック電極116は、電極間配線125及び基板111を介して第1のオーミック電極パッド131と電気的に接続されている。   The first ohmic electrode 116 and the second ohmic electrode 117 are formed in a portion where the AlGaN layer 115 is removed and the GaN layer 114 is dug down by about 40 nm in order to reduce the contact resistance with the 2DEG layer. Further, each first ohmic electrode 116 is electrically connected to the conductive substrate 111 by an interelectrode wiring 125. The interelectrode wiring 125 is formed in a contact hole formed by selectively removing the semiconductor layer 113 and the buffer layer 112 and a part of the substrate 111. On the other hand, a first ohmic electrode pad 131 is formed on the back surface of the substrate 111. The first ohmic electrode pad 131 is made of, for example, gold (Au) and tin (Sn), forms an ohmic junction with the conductive substrate 111, and is electrically connected. Therefore, the first ohmic electrode 116 is electrically connected to the first ohmic electrode pad 131 via the interelectrode wiring 125 and the substrate 111.

半導体層113の上には、SiNからなる保護膜121、第1の絶縁膜122及び第2の絶縁膜123が順次形成されている。第1の絶縁膜122は上面が平坦化されている。また、第2のオーミック電極117を露出するテーパ状の開口部が形成されている。第2の絶縁膜123は第1の絶縁膜122の上面及び開口部の側面を覆うように形成されている。第1の絶縁膜122は、例えば厚さ6μmのリンを含むSiO2からなる膜とすればよい。また、ポリイミド膜又はベンゾシクロブテン(BCB)膜等を用いてもよい。第1の絶縁膜122にリンを含むSiO2膜を用いることにより、第1の絶縁膜122の膜応力を緩和し、膜はがれの発生を防止することができる。また、リンのゲッタリング効果により、トランジスタを構成する半導体層113へのアルカリ性不純物の侵入を防ぐ効果を得られるため、トランジスタの信頼性を向上させることができる。また、第2の絶縁膜123には厚さ0.2μmのSiNを用いればよい。 A protective film 121 made of SiN, a first insulating film 122 and a second insulating film 123 are sequentially formed on the semiconductor layer 113. The first insulating film 122 has a flat upper surface. Further, a tapered opening that exposes the second ohmic electrode 117 is formed. The second insulating film 123 is formed so as to cover the upper surface of the first insulating film 122 and the side surface of the opening. The first insulating film 122 may be a film made of SiO 2 containing phosphorus having a thickness of 6 μm, for example. Alternatively, a polyimide film, a benzocyclobutene (BCB) film, or the like may be used. By using a SiO 2 film containing phosphorus for the first insulating film 122, the film stress of the first insulating film 122 can be relieved and peeling of the film can be prevented. In addition, since the phosphorus gettering effect can prevent an alkaline impurity from entering the semiconductor layer 113 included in the transistor, the reliability of the transistor can be improved. Further, SiN having a thickness of 0.2 μm may be used for the second insulating film 123.

なお、化学気相堆積(CVD)法により形成したリンを含むシリコン酸化膜並びにポリイミド膜及びBCB膜の絶縁破壊電界強度は3MV/cm程度である。しかし、窒化物半導体装置の凹凸形状及び膜特性のばらつき等を考慮すると、絶縁破壊電界強度が1MV/cm程度であるとして窒化物半導体装置を設計する必要がある。従って、耐圧が200V以上の窒化物半導体装置を実現するためには、第1の絶縁膜122の膜厚を2μm以上とすることが好ましい。さらに高耐圧を実現するためには5μm以上とすればよく、10μm以上とすれば耐圧を向上させることができる。なお、厚くしすぎると開口のためのウエットエッチでサイドエッチが入りすぎる等の問題があるため25μm以下とすることが好ましく、さらに好ましくは20μm以下とする。   Note that the dielectric breakdown electric field strength of the silicon oxide film containing phosphorus, the polyimide film, and the BCB film formed by chemical vapor deposition (CVD) is about 3 MV / cm. However, considering the uneven shape of the nitride semiconductor device and variations in film characteristics, it is necessary to design the nitride semiconductor device assuming that the dielectric breakdown electric field strength is about 1 MV / cm. Therefore, in order to realize a nitride semiconductor device having a withstand voltage of 200 V or higher, the thickness of the first insulating film 122 is preferably 2 μm or more. Further, in order to realize a high breakdown voltage, the thickness may be 5 μm or more, and if it is 10 μm or more, the breakdown voltage can be improved. If the thickness is too thick, there is a problem that side etching is excessively caused by wet etching for opening, so that it is preferably 25 μm or less, more preferably 20 μm or less.

第2の絶縁膜123の上には、厚さが4μmのAlからなる第2のオーミック電極パッド130が形成されている。第2のオーミック電極パッド130は、開口部を埋め、開口部から露出した第2のオーミック電極117と電気的に接続されている。第2のオーミック電極パッド130は例えば厚さが4μmのAlにより形成すればよい。   A second ohmic electrode pad 130 made of Al having a thickness of 4 μm is formed on the second insulating film 123. The second ohmic electrode pad 130 fills the opening and is electrically connected to the second ohmic electrode 117 exposed from the opening. The second ohmic electrode pad 130 may be formed of Al having a thickness of 4 μm, for example.

各ゲート電極118は、活性領域140を囲む高抵抗化領域141まで延びており、高抵抗化領域141の上に形成された部分が互いに接続されている。ゲート電極118の高抵抗化領域141の上に形成された部分は、ゲート配線として機能する。また、高抵抗化領域141の上には、第1の絶縁膜122及び第2の絶縁膜123を介在させてゲート電極パッド132が形成されている。ゲート電極パッド132の一部は、第1の絶縁膜122に形成され、ゲート電極118を露出する開口部を埋めるように形成されており、ゲート電極パッド132とゲート電極118とは電気的に接続されている。   Each gate electrode 118 extends to the high resistance region 141 surrounding the active region 140, and the portions formed on the high resistance region 141 are connected to each other. A portion of the gate electrode 118 formed on the high resistance region 141 functions as a gate wiring. A gate electrode pad 132 is formed on the high resistance region 141 with the first insulating film 122 and the second insulating film 123 interposed therebetween. A part of the gate electrode pad 132 is formed in the first insulating film 122 so as to fill an opening exposing the gate electrode 118, and the gate electrode pad 132 and the gate electrode 118 are electrically connected. Has been.

また、ゲート電極パッド132と第2のオーミック電極パッド130とは、間隔αを確保するように形成されている。間隔αを保つことにより、ゲート電極パッド132と第2のオーミック電極パッド130との間で空中放電が生じることを防止できる。本変形例では、間隔αを100μmとした。   Further, the gate electrode pad 132 and the second ohmic electrode pad 130 are formed so as to ensure the interval α. By maintaining the distance α, air discharge can be prevented from occurring between the gate electrode pad 132 and the second ohmic electrode pad 130. In this modification, the interval α is set to 100 μm.

本変形例のFETは、第1のオーミック電極パッド131が基板111の裏面に形成されている。このため、ゲート電極118と第1のオーミック電極116との交差は生じない。また、第1のオーミック電極パッド131とゲート電極118との間の距離も十分離すことができる。特に、活性領域140の外側の領域は、半導体層13が高抵抗化されている。このため、基板111とゲート電極118のゲート配線として機能する部分との間も十分に絶縁することができる。一方、ゲート電極118と第2のオーミック電極パッド130との間も保護膜121、第1の絶縁膜122及び第2の絶縁膜123により、十分に絶縁されている。従って、本変形例のFETは、ゲート電極118と第1のオーミック電極116との間及びゲート電極118と第2のオーミック電極117との間の耐圧を十分確保でき、制御回路を組み合わせることにより高耐圧の双方向スイッチが実現できる。   In the FET of this modification, the first ohmic electrode pad 131 is formed on the back surface of the substrate 111. For this reason, the intersection of the gate electrode 118 and the first ohmic electrode 116 does not occur. Also, the distance between the first ohmic electrode pad 131 and the gate electrode 118 can be sufficiently separated. In particular, the resistance of the semiconductor layer 13 is increased in the region outside the active region 140. Therefore, it is possible to sufficiently insulate between the substrate 111 and the portion functioning as the gate wiring of the gate electrode 118. On the other hand, the gate electrode 118 and the second ohmic electrode pad 130 are also sufficiently insulated by the protective film 121, the first insulating film 122, and the second insulating film 123. Therefore, the FET of this modification can secure sufficient withstand voltage between the gate electrode 118 and the first ohmic electrode 116 and between the gate electrode 118 and the second ohmic electrode 117, and can be increased by combining the control circuit. A voltage-proof bidirectional switch can be realized.

なお、制御回路は、第1の実施形態及び第1の実施形態の第1変形例と同一のものを用いることができる。   The same control circuit as that of the first embodiment and the first modification of the first embodiment can be used.

高抵抗化領域141は、半導体層113にボロン等のイオンを選択的に注入して絶縁膜142を形成方法に代えて、半導体層113の上に別の絶縁膜を選択的に形成することにより形成してもよい。   The high resistance region 141 is formed by selectively injecting ions such as boron into the semiconductor layer 113 and selectively forming another insulating film on the semiconductor layer 113 instead of forming the insulating film 142. It may be formed.

また、図7及び図8に示すように、第2のオーミック電極パッド130を活性領域140の上ではなく高抵抗化領域141の上に形成してもよい。このような構造とすることにより、第2のオーミック電極パッド130とゲート電極118との間を絶縁する膜厚が厚い絶縁膜に代えて膜厚が薄い絶縁膜124を形成すればよく、プロセスを減らすことができる。また、第2のオーミック電極パッド130を高抵抗化領域141の上に形成することにより、ワイヤーボンディングの際の衝撃が活性領域140に加わることを防止できる。これにより、FETの信頼性を向上することができるという利点も得られる。   Further, as shown in FIGS. 7 and 8, the second ohmic electrode pad 130 may be formed not on the active region 140 but on the high resistance region 141. With such a structure, a thin insulating film 124 may be formed instead of the thick insulating film that insulates between the second ohmic electrode pad 130 and the gate electrode 118, and the process is performed. Can be reduced. In addition, by forming the second ohmic electrode pad 130 on the high resistance region 141, it is possible to prevent an impact during wire bonding from being applied to the active region 140. Thereby, the advantage that the reliability of FET can be improved is also acquired.

なお、図9に示すようなマルチフィンガ型のFETを用いることも可能である。この場合には、第2のオーミック電極パッド160、第1のオーミック電極パッド161及びゲート電極パッド162を基板の表面に形成している。このため、ゲート電極158と第2のオーミック電極157とは交差しないが、ゲート電極158と第1のオーミック電極156とは交差する。しかし、ゲート電極158と第1のオーミック電極156とが交差する部分において、ゲート電極158と第1のオーミック電極156との間に形成する絶縁膜(図示せず)の膜厚を十分に厚くすればよい。このようにして、絶縁膜の耐圧をゲート電極158と第1のオーミック電極156との間の耐圧以上とし、ゲート電極158と第1のオーミック電極156との間の耐圧を確保すれば、図9に示すようなFETも双方向スイッチに用いることが可能である。この場合には、ゲート電極158と第1のオーミック電極156との間の絶縁膜に、ポリイミド、リンを含む酸化シリコン又はBCB等を用いることが好ましい。また、積層膜としてもよい。   It is also possible to use a multi-finger type FET as shown in FIG. In this case, the second ohmic electrode pad 160, the first ohmic electrode pad 161, and the gate electrode pad 162 are formed on the surface of the substrate. Therefore, the gate electrode 158 and the second ohmic electrode 157 do not intersect, but the gate electrode 158 and the first ohmic electrode 156 intersect. However, the insulating film (not shown) formed between the gate electrode 158 and the first ohmic electrode 156 is sufficiently thickened at the portion where the gate electrode 158 and the first ohmic electrode 156 intersect. That's fine. In this manner, if the withstand voltage of the insulating film is set to be equal to or higher than the withstand voltage between the gate electrode 158 and the first ohmic electrode 156 and the withstand voltage between the gate electrode 158 and the first ohmic electrode 156 is ensured, FIG. FETs as shown in (2) can also be used for bidirectional switches. In this case, it is preferable to use polyimide, silicon oxide containing phosphorus, BCB, or the like for the insulating film between the gate electrode 158 and the first ohmic electrode 156. Moreover, it is good also as a laminated film.

(第2の実施形態)
以下に、本発明の第2の実施形態について図面を参照して説明する。図10は第2の実施形態に係る双方向スイッチの回路構成を示している。図10において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Second Embodiment)
The second embodiment of the present invention will be described below with reference to the drawings. FIG. 10 shows a circuit configuration of the bidirectional switch according to the second embodiment. In FIG. 10, the same components as those in FIG.

本実施形態の双方向スイッチは、FET10にノーマリオフ型のFETを用いている。ノーマリオフ型のFETは、第1の実施形態で述べたFET10において、半導体層13の上における第1のオーミック電極16と第2のオーミック電極17との間には、マグネシウム(Mg)がドープされた厚さが300nmのp型GaNからなるp型半導体層19を介在させてPdとAuとからなるゲート電極18が形成されているFETとすればよい。また、第1の実施形態の第2変形例のようなマルチフィンガ型のFETとしてもよい。   In the bidirectional switch of this embodiment, a normally-off type FET is used as the FET 10. In the normally-off type FET, magnesium (Mg) is doped between the first ohmic electrode 16 and the second ohmic electrode 17 on the semiconductor layer 13 in the FET 10 described in the first embodiment. A FET in which a gate electrode 18 made of Pd and Au is formed with a p-type semiconductor layer 19 made of p-type GaN having a thickness of 300 nm interposed therebetween may be used. Moreover, it is good also as a multi-finger type FET like the 2nd modification of 1st Embodiment.

このような構成とすることにより、p型半導体層19とその直下のn型のAlGaN層15との間においてPN接合が形成さる。このため、ゲート電圧が0Vの場合においても、p型半導体層19からAlGaN層15及びGaN層14に空乏層が広がり、2DEG層を流れる電流が遮断されるので、ノーマリオフ型のFETとなる。ここで述べた例の場合には閾値電圧が約+1VのFETとなる。   With such a configuration, a PN junction is formed between the p-type semiconductor layer 19 and the n-type AlGaN layer 15 immediately below the p-type semiconductor layer 19. For this reason, even when the gate voltage is 0 V, a depletion layer extends from the p-type semiconductor layer 19 to the AlGaN layer 15 and the GaN layer 14, and the current flowing through the 2DEG layer is cut off, so that a normally-off FET is obtained. In the example described here, the FET has a threshold voltage of about + 1V.

双方向の耐圧、つまり第1のオーミック電極16とゲート電極18との間の耐圧及び第2のオーミック電極17とゲート電極18との間の耐圧を確保するためには、第1のオーミック電極16とp型半導体層19との間の距離及び第2のオーミック電極17とp型半導体層19との間の距離を等しくすることが好ましい。例えば、100Vのスイッチングを行う双方向スイッチの場合には、第1のオーミック電極16とp型半導体層19との間の距離及び第2のオーミック電極17とp型半導体層19との間の距離をそれぞれ10μmとすればよい。双方向の耐圧を得るために第1のオーミック電極16とp型半導体層19との間の距離及び第2のオーミック電極17とp型半導体層19との間の距離を等しくすることが好ましいが、双方向に耐圧を確保できれば、等しくなくともよく、必要な耐圧が確保できる距離以上とすればよい。   In order to ensure a bidirectional breakdown voltage, that is, a breakdown voltage between the first ohmic electrode 16 and the gate electrode 18 and a breakdown voltage between the second ohmic electrode 17 and the gate electrode 18, the first ohmic electrode 16 The distance between the first ohmic electrode 17 and the p-type semiconductor layer 19 is preferably equalized. For example, in the case of a bidirectional switch that performs switching of 100 V, the distance between the first ohmic electrode 16 and the p-type semiconductor layer 19 and the distance between the second ohmic electrode 17 and the p-type semiconductor layer 19. May be 10 μm. In order to obtain a bidirectional breakdown voltage, it is preferable that the distance between the first ohmic electrode 16 and the p-type semiconductor layer 19 and the distance between the second ohmic electrode 17 and the p-type semiconductor layer 19 are equal. As long as the breakdown voltage can be secured in both directions, they are not necessarily equal, and the distance may be equal to or longer than the distance that can ensure the required breakdown voltage.

制御回路20は、第1のオーミック電極16と第2のオーミック電極17との間に接続された第1のダイオード61及び第2のダイオード62を有している。第1のダイオード61のカソード端子は第1のオーミック電極16と接続され、アノード端子は第2のダイオード62のアノード端子と接続されている。第2のダイオード62のカソード端子は第2のオーミック電極17と接続されている。   The control circuit 20 includes a first diode 61 and a second diode 62 connected between the first ohmic electrode 16 and the second ohmic electrode 17. The cathode terminal of the first diode 61 is connected to the first ohmic electrode 16, and the anode terminal is connected to the anode terminal of the second diode 62. The cathode terminal of the second diode 62 is connected to the second ohmic electrode 17.

第1のダイオード61のアノード端子と第2のダイオード62のアノード端子とが接続された接続ノードと、ゲート電極18との間には、互いに直列に接続された可変電源64及び第3のダイオード63が接続されている。可変電源64はゲートバイアスを印加するための電源であり、接地されていない絶縁型の電源である。可変電源64と第3のダイオード63とは、第3のダイオード63のカソード端子とゲート電極18とが接続され、アノード端子と可変電源64のプラス端子とが接続され、可変電源64のマイナス端子と接続ノードとが接続されている。ただし、第3のダイオード63と可変電源64との順序を入れ替えて、可変電源64のプラス端子をゲート電極18と接続し、可変電源のマイナス端子を第3のダイオード63のカソード端子と接続し、第3のダイオード63のアノード端子を接続ノードと接続してもよい。   A variable power supply 64 and a third diode 63 are connected in series between the gate electrode 18 and the connection node where the anode terminal of the first diode 61 and the anode terminal of the second diode 62 are connected. Is connected. The variable power source 64 is a power source for applying a gate bias, and is an insulated power source that is not grounded. The variable power source 64 and the third diode 63 are connected to the cathode terminal of the third diode 63 and the gate electrode 18, to the anode terminal and the positive terminal of the variable power source 64, and to the negative terminal of the variable power source 64. The connection node is connected. However, the order of the third diode 63 and the variable power source 64 is changed, the positive terminal of the variable power source 64 is connected to the gate electrode 18, the negative terminal of the variable power source is connected to the cathode terminal of the third diode 63, The anode terminal of the third diode 63 may be connected to the connection node.

以下に、第2の実施形態に係る双方向スイッチの動作について説明する。まず、第1の端子31と第2の端子32との間に電流が流れない遮断状態とする場合には、可変電源64の出力を閾値電圧未満の、例えば0Vとする。   The operation of the bidirectional switch according to the second embodiment will be described below. First, in a cut-off state in which no current flows between the first terminal 31 and the second terminal 32, the output of the variable power source 64 is set to, for example, 0 V that is less than the threshold voltage.

この状態において、例えば、第2の端子32の電位が第1の端子31の電位よりも高い場合、例えば第2の端子32の電位が第1の端子31の電位に対して+100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第2のダイオード62に印加され、第1のダイオード61には、ダイオードの立ち上がり電圧VFに相当する電圧が印加される。この電位は、可変電源64と第3のダイオード63とを介してゲート電極18に印加される。つまり、第3のダイオード63のVF分だけ電圧降下した電位がゲート電極18に与えられる。その結果、ゲート電極18には、可変電源64と同じ電圧が印加される。FET10の閾値電圧を+1Vとすると、ゲート電極18と第1のオーミック電極16との間には閾値電圧より低い電圧が印加されるため、第2のオーミック電極17から第1のオーミック電極16に流れる電流を遮断することができる。   In this state, for example, when the potential of the second terminal 32 is higher than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is +100 V with respect to the potential of the first terminal 31. Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the second diode 62, and the first diode 61 has a voltage corresponding to the rising voltage VF of the diode. Applied. This potential is applied to the gate electrode 18 via the variable power source 64 and the third diode 63. In other words, the potential that has dropped by the VF of the third diode 63 is applied to the gate electrode 18. As a result, the same voltage as that of the variable power source 64 is applied to the gate electrode 18. When the threshold voltage of the FET 10 is +1 V, a voltage lower than the threshold voltage is applied between the gate electrode 18 and the first ohmic electrode 16, and therefore flows from the second ohmic electrode 17 to the first ohmic electrode 16. The current can be cut off.

逆に、第2の端子32の電位が第1の端子31の電位よりも低いの場合、例えば第2の端子32の電位が第1の端子31の電位に対して−100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第1のダイオード61に印加される。従って、ゲート電極18には可変電源64と第3のダイオード63とを介して第2のオーミック電極17の電位と等しい電位が与えられる。このため、可変電源64の出力電圧がゲート電極18と第2のオーミック電極17との間に印加され、可変電源64の出力電圧は閾値電圧よりも低くなるため、第1のオーミック電極16から第2のオーミック電極17に流れる電流を遮断することができる。   Conversely, when the potential of the second terminal 32 is lower than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is −100 V with respect to the potential of the first terminal 31, Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the first diode 61. Therefore, a potential equal to the potential of the second ohmic electrode 17 is applied to the gate electrode 18 via the variable power source 64 and the third diode 63. For this reason, the output voltage of the variable power source 64 is applied between the gate electrode 18 and the second ohmic electrode 17, and the output voltage of the variable power source 64 becomes lower than the threshold voltage. The current flowing through the second ohmic electrode 17 can be cut off.

次に、第1の端子31と第2の端子32との間に双方向に電流が流れる導通状態とする場合には、可変電源64の出力を閾値電圧よりも高い例えば+5Vとする。   Next, in the case of a conductive state in which a current flows bidirectionally between the first terminal 31 and the second terminal 32, the output of the variable power supply 64 is set to +5 V, for example, higher than the threshold voltage.

この状態において、例えば、第2の端子32の電位が第1の端子31の電位よりも高い場合、例えば第2の端子32の電位が第1の端子31の電位に対して+100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第2のダイオード62に印加され、第1のダイオード61には、ダイオードの立ち上がり電圧VFに相当する電圧が印加される。この電位は、可変電源64と第3のダイオード63とを介してゲート電極18に印加される。つまり、第3のダイオード63のVF分だけ電圧降下した電位がゲート電極18に与えられる。その結果、ゲート電極18には、可変電源64と同じ電圧が印加される。FET10の閾値電圧を+1Vとすると、ゲート電極18と第1のオーミック電極16との間には閾値電圧より高い電圧が印加されるため、第2のオーミック電極17から第1のオーミック電極16に電流を流すことができる。   In this state, for example, when the potential of the second terminal 32 is higher than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is +100 V with respect to the potential of the first terminal 31. Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the second diode 62, and the first diode 61 has a voltage corresponding to the rising voltage VF of the diode. Applied. This potential is applied to the gate electrode 18 via the variable power source 64 and the third diode 63. In other words, the potential that has dropped by the VF of the third diode 63 is applied to the gate electrode 18. As a result, the same voltage as that of the variable power source 64 is applied to the gate electrode 18. When the threshold voltage of the FET 10 is +1 V, a voltage higher than the threshold voltage is applied between the gate electrode 18 and the first ohmic electrode 16, so that a current is supplied from the second ohmic electrode 17 to the first ohmic electrode 16. Can flow.

逆に、第2の端子32の電位が第1の端子31の電位よりも低いの場合、例えば第2の端子32の電位が第1の端子31の電位に対して−100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第1のダイオード61に印加される。従って、ゲート電極18には可変電源64と第3のダイオード63とを介して、可変電源64の出力電圧が第2のオーミック電極17とゲート電極18との間に与えられる。可変電源64の出力電圧は閾値電圧よりも高いため、第1のオーミック電極16から第2のオーミック電極17に電流を流すことができる。   Conversely, when the potential of the second terminal 32 is lower than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is −100 V with respect to the potential of the first terminal 31, Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the first diode 61. Therefore, the output voltage of the variable power source 64 is applied to the gate electrode 18 between the second ohmic electrode 17 and the gate electrode 18 via the variable power source 64 and the third diode 63. Since the output voltage of the variable power source 64 is higher than the threshold voltage, a current can flow from the first ohmic electrode 16 to the second ohmic electrode 17.

なお、本実施形態ではノーマリーオフ型のFETを用いた双方向スイッチについて説明したが、第1の実施形態で示したようなノーマリーオン型のFETを用いてもよい。この場合、双方向の電流を遮断する際には、可変電源64から閾値電圧以下の電圧を印加するために、例えば−3Vの負の電圧を出力する。また、双方向の電流を通電する際は、可変電源64から閾値電圧よりも高い電圧を印加すればよいので、例えば0Vを出力する。   In this embodiment, a bidirectional switch using a normally-off type FET has been described. However, a normally-on type FET as shown in the first embodiment may be used. In this case, when the bidirectional current is interrupted, a negative voltage of, for example, −3 V is output in order to apply a voltage lower than the threshold voltage from the variable power source 64. Further, when energizing the bidirectional current, a voltage higher than the threshold voltage may be applied from the variable power source 64, so that, for example, 0 V is output.

なお、可変電源64は第3のダイオード63を介してゲート電極18に接続したが、双方向の電流を制御できれば、可変電源64を直接ゲート電極18に接続してもよい。   Although the variable power source 64 is connected to the gate electrode 18 via the third diode 63, the variable power source 64 may be directly connected to the gate electrode 18 as long as bidirectional current can be controlled.

第2の実施形態において、双方向スイッチを制御する電源として可変電源を用いる例を示したが、可変電源に代えて一般的なゲート駆動回路を用いてもよい。ただし、このゲート駆動回路と接続する電源には、接地されていない絶縁型の直流電圧変換コンバータ(DC−DCコンバータ)を用いるのが望ましい。また、接地していない電源としては電圧出力可能なフォトカプラやバッテリ等でもよい。   In the second embodiment, an example in which a variable power source is used as a power source for controlling the bidirectional switch has been described. However, a general gate drive circuit may be used instead of the variable power source. However, it is desirable to use an insulated DC voltage conversion converter (DC-DC converter) that is not grounded as a power source connected to the gate drive circuit. Further, the power supply which is not grounded may be a photocoupler or battery capable of outputting voltage.

(第3の実施形態)
以下に、本発明の第3の実施形態について図面を参照して説明する。図11は第3の実施形態に係る双方向スイッチの回路構成を示している。図11において図1と同一の構成要素には同一の符号を附すことにより説明を省略する。
(Third embodiment)
The third embodiment of the present invention will be described below with reference to the drawings. FIG. 11 shows a circuit configuration of a bidirectional switch according to the third embodiment. In FIG. 11, the same components as those in FIG.

本実施形態の双方向スイッチは、FET10にノーマリオフ型のFETを用いている。ノーマリオフ型のFETは特に限定されないが、例えば、第2の実施形態において示したものを用いればよい。また、マルチフィンガ型のFETとしてもよい。   In the bidirectional switch of this embodiment, a normally-off type FET is used as the FET 10. Although the normally-off type FET is not particularly limited, for example, the one shown in the second embodiment may be used. A multi-finger FET may be used.

制御回路20は、ゲート電極18とカソード端子が接続された第1のダイオード73Aを有している。第1のダイオード73Aのアノード端子と第1のオーミック電極16との間には、第1のスイッチ71Aを介在させて第2のダイオード73Bが接続されている。第2のダイオード73Bは、アノード端子が第1のスイッチ71Aと接続され、カソード端子が第1のオーミック電極16と接続されている。第1のダイオード73Aのアノード端子と第2のオーミック電極17との間には、第2のスイッチ71Bを介在させて第3のダイオード73Cが接続されている。第3のダイオード73Cは、アノード端子が第2のスイッチ71Bと接続され、カソード端子が第2のオーミック電極17と接続されている。   The control circuit 20 includes a first diode 73A in which the gate electrode 18 and the cathode terminal are connected. Between the anode terminal of the first diode 73A and the first ohmic electrode 16, a second diode 73B is connected via a first switch 71A. The second diode 73B has an anode terminal connected to the first switch 71A and a cathode terminal connected to the first ohmic electrode 16. A third diode 73C is connected between the anode terminal of the first diode 73A and the second ohmic electrode 17 with a second switch 71B interposed therebetween. The third diode 73C has an anode terminal connected to the second switch 71B and a cathode terminal connected to the second ohmic electrode 17.

第1のダイオード73Aのアノード端子は、第3のスイッチ71Cの一方の端子と接続され、第3のスイッチ71Cの他方の端子と、第1のオーミック電極16との間には、第4のスイッチ71Dを介在させて第1の電源72Aが接続されている。第3のスイッチ71Cの他方の端子と、第2のオーミック電極17との間には、第5のスイッチ71Eを介在させて第2の電源72Bが接続されている。第1の電源72A及び第2の電源72Bの出力電圧は、FET10の閾値電圧よりも高い電圧とし、例えば5Vとすればよい。   The anode terminal of the first diode 73A is connected to one terminal of the third switch 71C, and the fourth switch is provided between the other terminal of the third switch 71C and the first ohmic electrode 16. A first power source 72A is connected via 71D. A second power supply 72B is connected between the other terminal of the third switch 71C and the second ohmic electrode 17 with a fifth switch 71E interposed therebetween. The output voltages of the first power supply 72A and the second power supply 72B may be higher than the threshold voltage of the FET 10, for example, 5V.

以下に、第3の実施形態に係る双方向スイッチの動作について説明する。まず、第1の端子31と第2の端子32との間に電流が流れない遮断状態とする場合には、第3のスイッチ71Cをオフ状態とし、第1のスイッチ71A及び第2のスイッチ71Bをオン状態とする。第4のスイッチ71Dは、第1の実施形態の第1のスイッチと同様の動作をさせ、第5のスイッチ71Eは、第1の実施形態の第2のスイッチと同様の動作の動作をさせる。   The operation of the bidirectional switch according to the third embodiment will be described below. First, in a cut-off state in which no current flows between the first terminal 31 and the second terminal 32, the third switch 71C is turned off, and the first switch 71A and the second switch 71B. Is turned on. The fourth switch 71D operates in the same manner as the first switch of the first embodiment, and the fifth switch 71E operates in the same manner as the second switch of the first embodiment.

この状態において、例えば、第2の端子32の電位が第1の端子31の電位よりも高い場合、例えば第2の端子32の電位が第1の端子31の電位に対して+100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第3のダイオード73Cに印加され、第2のダイオード73Bには、ダイオードの立ち上がり電圧VFに相当する電圧が印加される。この電位は、第1のダイオード73Aを介してゲート電極18に印加される。つまり、第1のダイオード73AのVF分だけ電圧降下を生じた電位がゲート電極18に与えられる。その結果、ゲート電極18には、第1のオーミック電極16の電位と等しい電位が与えられる。FET10の閾値電圧を+1Vとすると、ゲート電極18と第1のオーミック電極16との間には閾値電圧より低い電圧が印加されるため、第2のオーミック電極17から第1のオーミック電極16に流れる電流を遮断することができる。   In this state, for example, when the potential of the second terminal 32 is higher than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is +100 V with respect to the potential of the first terminal 31. Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the third diode 73C, and a voltage corresponding to the rising voltage VF of the diode is applied to the second diode 73B. Applied. This potential is applied to the gate electrode 18 through the first diode 73A. That is, the potential that has caused a voltage drop by the VF of the first diode 73A is applied to the gate electrode 18. As a result, the gate electrode 18 is given a potential equal to the potential of the first ohmic electrode 16. When the threshold voltage of the FET 10 is +1 V, a voltage lower than the threshold voltage is applied between the gate electrode 18 and the first ohmic electrode 16, and therefore flows from the second ohmic electrode 17 to the first ohmic electrode 16. The current can be cut off.

逆に、第2の端子32の電位が第1の端子31の電位よりも低い場合、例えば第2の端子32の電位が第1の端子31の電位に対して−100Vの場合には、第1のオーミック電極16と第2のオーミック電極17との間の電圧の大部分は第2のダイオード73Bに印加される。従って、ゲート電極18には第1のダイオードを介して第2のオーミック電極17の電位と等しい電位が与えられる。このため、ゲート電極18と第2のオーミック電極17との間の電圧は閾値電圧よりも低くなるため、第1のオーミック電極16から第2のオーミック電極17に流れる電流を遮断することができる。   Conversely, when the potential of the second terminal 32 is lower than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is −100 V with respect to the potential of the first terminal 31, Most of the voltage between the first ohmic electrode 16 and the second ohmic electrode 17 is applied to the second diode 73B. Therefore, a potential equal to the potential of the second ohmic electrode 17 is applied to the gate electrode 18 via the first diode. For this reason, since the voltage between the gate electrode 18 and the second ohmic electrode 17 is lower than the threshold voltage, the current flowing from the first ohmic electrode 16 to the second ohmic electrode 17 can be cut off.

次に、第1の端子31と第2の端子32との間に双方向に電流が流れる導通状態とする場合には、第3のスイッチ71Cをオン状態とし、第1のスイッチ71A及び第2のスイッチ71Bをオフ状態とする。さらに、第2の端子32の電位が第1の端子31の電位よりも高い場合、例えば第2の端子32の電位が第1の端子31の電位に対して+100Vの場
合には、第4のスイッチ71Dをオン状態とし、第5のスイッチ71Eをオフ状態とする。この場合には、第1の電源72Aにより第1のオーミック電極16とゲート電極18との間にFET10の閾値電圧よりも高い5Vの電圧が印加されるため、第2のオーミック電極17から第1のオーミック電極16へ電流を流すことができる。
Next, in a case where a current flows bidirectionally between the first terminal 31 and the second terminal 32, the third switch 71C is turned on, and the first switch 71A and the second switch The switch 71B is turned off. Further, when the potential of the second terminal 32 is higher than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is +100 V with respect to the potential of the first terminal 31, The switch 71D is turned on, and the fifth switch 71E is turned off. In this case, a voltage of 5 V higher than the threshold voltage of the FET 10 is applied between the first ohmic electrode 16 and the gate electrode 18 by the first power supply 72A. A current can be passed through the ohmic electrode 16.

一方、第2の端子32の電位が第1の端子31の電位よりも低い場合、例えば第2の端子32の電位が第1の端子31の電位に対して−100Vの場合には、第4のスイッチ71Dをオフ状態とし、第5のスイッチ71Eをオン状態とする。この場合には、第2の電源72Bにより第2のオーミック電極17とゲート電極18との間にFET10の閾値電圧よりも高い5Vの電圧が印加されるため、第1のオーミック電極16から第2のオーミック電極17に電流を流すことができる。また、遮断状態から導通状態となるため、第2のオーミック電極17の電圧はオン電圧まで低下し、双方向スイッチはオン状態となる。   On the other hand, when the potential of the second terminal 32 is lower than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is −100 V with respect to the potential of the first terminal 31, The switch 71D is turned off, and the fifth switch 71E is turned on. In this case, since a voltage of 5 V higher than the threshold voltage of the FET 10 is applied between the second ohmic electrode 17 and the gate electrode 18 by the second power source 72B, the second ohmic electrode 16 and the second ohmic electrode 16 A current can be passed through the ohmic electrode 17. Further, since the conductive state is changed from the cut-off state, the voltage of the second ohmic electrode 17 is reduced to the on voltage, and the bidirectional switch is turned on.

図12には、制御回路20の具体例を示している。図12に示す制御回路20は、第1のスイッチ71A、第2のスイッチ71B、第3のスイッチ71C、第4のスイッチ71D及び第5のスイッチ71Eとしてそれぞれ、第1のフォトカプラ81A、第2のフォトカプラ81B、第3のフォトカプラ81C、第4のフォトカプラ81D及び第5のフォトカプラ81Eを用いている。   FIG. 12 shows a specific example of the control circuit 20. The control circuit 20 illustrated in FIG. 12 includes a first photocoupler 81A, a second switch 71B, a third switch 71C, a fourth switch 71D, and a fifth switch 71E, respectively. The photocoupler 81B, the third photocoupler 81C, the fourth photocoupler 81D, and the fifth photocoupler 81E are used.

第4のフォトカプラ81D及び第5のフォトカプラ81Eを駆動する駆動回路50は図3に示したものと同一のものを用いており、動作の説明は省略する。   The drive circuit 50 for driving the fourth photocoupler 81D and the fifth photocoupler 81E is the same as that shown in FIG. 3, and the description of the operation is omitted.

第3のフォトカプラ81CのLEDはゲート駆動信号源91と接続され、第1のフォトカプラ81A及び第2のフォトカプラ81Bはインバータ85を介してゲート駆動信号源91と接続されている。これにより、ゲート駆動信号源91が、フォトカプラをオフ状態とする例えば0Vの信号を出力した場合には、第3のフォトカプラ81Cがオフ状態となり、第1のフォトカプラ81A及び第2のフォトカプラ81Bがオン状態となる。これにより、双方向スイッチは、第1の端子31と第2の端子32との間に電流が流れない遮断状態となる。   The LED of the third photocoupler 81C is connected to the gate drive signal source 91, and the first photocoupler 81A and the second photocoupler 81B are connected to the gate drive signal source 91 via the inverter 85. As a result, when the gate drive signal source 91 outputs, for example, a 0V signal that turns off the photocoupler, the third photocoupler 81C is turned off, and the first photocoupler 81A and the second photocoupler 81C are turned off. The coupler 81B is turned on. As a result, the bidirectional switch enters a cut-off state in which no current flows between the first terminal 31 and the second terminal 32.

ゲート駆動信号源91が、フォトカプラをオン状態とする例えば5Vの電圧を出力した場合には、第3のフォトカプラ81Cがオン状態となり、第1のフォトカプラ81A及び第2のフォトカプラ81Bがオフ状態となる。また、第4のフォトカプラ81D及び第5のフォトカプラ81Eは、駆動回路50により駆動されるため、双方向スイッチは、第1の端子31と第2の端子32との間に双方向に電流が流れる導通状態となる。   When the gate drive signal source 91 outputs, for example, a voltage of 5V that turns on the photocoupler, the third photocoupler 81C is turned on, and the first photocoupler 81A and the second photocoupler 81B are turned on. Turns off. In addition, since the fourth photocoupler 81D and the fifth photocoupler 81E are driven by the drive circuit 50, the bidirectional switch has a bidirectional current between the first terminal 31 and the second terminal 32. Will be in a conducting state.

このような構成とすれば第1の電源72A及び第2の電源72Bの可変電源を用いる必要がない。なお、第6の抵抗素子R6及び第7の抵抗素子R7は、フォトカプラのLEDの保護抵抗である。LEDの順方向電圧が3.6V、順方向電流が20mAであり、駆動電圧が5Vの場合には例えば、第6の抵抗素子R6の抵抗値を70Ω、第7の抵抗素子R7の抵抗値を35Ωとすればよい。また、駆動回路50には図2に示したような回路を用いてもよい。   With such a configuration, it is not necessary to use the variable power sources of the first power source 72A and the second power source 72B. The sixth resistor element R6 and the seventh resistor element R7 are protective resistors for the photocoupler LED. When the forward voltage of the LED is 3.6 V, the forward current is 20 mA, and the drive voltage is 5 V, for example, the resistance value of the sixth resistance element R6 is 70Ω, and the resistance value of the seventh resistance element R7 is What is necessary is just 35 ohms. The drive circuit 50 may be a circuit as shown in FIG.

(第3の実施形態の一変形例)
以下に、本発明の第3の実施形態の一変形例について説明する。本変形例の双方向スイッチの回路構成は、FET10がノーマリオン型であることを除けば、図11に示す第3の実施形態の双方向スイッチとほぼ同じである。本変形例においては、例えば閾値電圧−2VのFETを用い、第1の電源72A及び第2の電源72Bの出力電圧を、双方向スイッチを遮断状態とするために閾値電圧未満の、例えば−5Vとする。
(One Modification of Third Embodiment)
Hereinafter, a modification of the third embodiment of the present invention will be described. The circuit configuration of the bidirectional switch of this modification is substantially the same as that of the third embodiment shown in FIG. 11 except that the FET 10 is a normally-on type. In this modification, for example, an FET having a threshold voltage of −2V is used, and the output voltages of the first power supply 72A and the second power supply 72B are less than the threshold voltage, for example −5V in order to turn off the bidirectional switch And

本変形例の双方向スイッチの動作は以下のようになる。まず、双方向スイッチを遮断状態とする場合、第1のスイッチ71A及び第2のスイッチ71Bをオフ状態とし、第3のスイッチ71Cをオン状態とする。さらに、第2の端子32の電位が第1の端子31の電位よりも高い場合、例えば第2の端子32の電位が第1の端子31の電位に対して+100Vの場合には、第4のスイッチ71Dをオン状態とし、第5のスイッチ71Eをオフ状態とする。この場合には、第1の電源72Aにより第1のオーミック電極16とゲート電極18との間にFET10の閾値電圧より低い−5Vの電圧が印加されるため、第2のオーミック電極17から第1のオーミック電極16に流れる電流を遮断することができる。   The operation of the bidirectional switch of this modification is as follows. First, when the bidirectional switch is set to the cutoff state, the first switch 71A and the second switch 71B are turned off, and the third switch 71C is turned on. Further, when the potential of the second terminal 32 is higher than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is +100 V with respect to the potential of the first terminal 31, The switch 71D is turned on, and the fifth switch 71E is turned off. In this case, a voltage of −5 V, which is lower than the threshold voltage of the FET 10, is applied between the first ohmic electrode 16 and the gate electrode 18 by the first power source 72 </ b> A. The current flowing through the ohmic electrode 16 can be cut off.

一方、第2の端子32の電位が第1の端子31の電位よりも低い場合、例えば第2の端子32の電位が第1の端子31の電位に対して−100Vの場合には、第4のスイッチ71Dをオフ状態とし、第5のスイッチ71Eをオン状態とする。この場合には、第2の電源72Bにより第2のオーミック電極17とゲート電極18との間にFET10の閾値電圧より低いの−5Vの電圧が印加されるため、第1のオーミック電極16から第2のオーミック電極17に流れる電流を遮断することができる。   On the other hand, when the potential of the second terminal 32 is lower than the potential of the first terminal 31, for example, when the potential of the second terminal 32 is −100 V with respect to the potential of the first terminal 31, The switch 71D is turned off, and the fifth switch 71E is turned on. In this case, a voltage of −5 V, which is lower than the threshold voltage of the FET 10, is applied between the second ohmic electrode 17 and the gate electrode 18 by the second power source 72B. The current flowing through the second ohmic electrode 17 can be cut off.

次に、双方向スイッチを導通状態とするときには、第1のスイッチ71A及び第2のスイッチ71Bをオン状態とし、第3のスイッチ71Cをオフ状態とする。第4のスイッチ71Dは、第1の実施形態の第1のスイッチと同様の動作をさせ、第5のスイッチ71Eは、第1の実施形態の第2のスイッチと同様の動作の動作をさせる。   Next, when the bidirectional switch is turned on, the first switch 71A and the second switch 71B are turned on, and the third switch 71C is turned off. The fourth switch 71D operates in the same manner as the first switch of the first embodiment, and the fifth switch 71E operates in the same manner as the second switch of the first embodiment.

第1のオーミック電極16の電位よりも第2のオーミック電極17の電位が高い場合、第1のオーミック電極16とゲート電極18との間に閾値電圧よりも高い0V印加され、第2のオーミック電極17から第1のオーミック電極16へ電流を流すことができる。また、第1のオーミック電極16の電位が第2のオーミック電極17の電位より低い場合、第2のオーミック電極17とゲート電極18との間に閾値電圧よりも高い0Vが印加され、第1のオーミック電極16から第2のオーミック電極17へ電流を流すことができる。   When the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16, 0 V higher than the threshold voltage is applied between the first ohmic electrode 16 and the gate electrode 18, and the second ohmic electrode Current can flow from 17 to the first ohmic electrode 16. When the potential of the first ohmic electrode 16 is lower than the potential of the second ohmic electrode 17, 0 V higher than the threshold voltage is applied between the second ohmic electrode 17 and the gate electrode 18, A current can flow from the ohmic electrode 16 to the second ohmic electrode 17.

また、ノーマリオン型のFETを図12の回路に適用するためには、図12において、インバータ85をゲート駆動信号源91と抵抗素子R6との間に接続し、ゲート駆動信号源91と抵抗素子R7とを直接接続する。また、第1の電源72A及び第2の電源72Bの出力電圧を閾値電圧未満の例えば−5Vとする。   In order to apply the normally-on type FET to the circuit of FIG. 12, in FIG. 12, an inverter 85 is connected between the gate drive signal source 91 and the resistor element R6, and the gate drive signal source 91 and the resistor element are connected. Connect R7 directly. In addition, the output voltages of the first power supply 72A and the second power supply 72B are set to, for example, −5V which is lower than the threshold voltage.

このような構成とすることにより、双方向スイッチをオフ状態とするために、ゲート駆動信号が例えば0Vとなると、第1のフォトカプラ81A及び第2のフォトカプラ81BがOFF状態となり、第3のフォトカプラ81Cがオン状態となる。第4のフォトカプラ81D及び第5のフォトカプラ81Eは、第3の実施形態の回路と同じ動作をするため、第1のオーミック電極16の電位よりも第2のオーミック電極17の電位が高い場合、第1のオーミック電極16とゲート電極18との間に閾値電圧未満の−5V印加され、第2のオーミック電極17から第1のオーミック電極16へ流れる電流を遮断することができる。また、第2のオーミック電極17の電位が第1のオーミック電極16の電位よりも低い場合、第2のオーミック電極17とゲート電極18との間に閾値電圧未満の−5Vが印加され、第1のオーミック電極16から第2のオーミック電極17へ流れる電流を遮断することができる。   With such a configuration, in order to turn off the bidirectional switch, when the gate drive signal becomes, for example, 0V, the first photocoupler 81A and the second photocoupler 81B are turned off, and the third The photocoupler 81C is turned on. Since the fourth photocoupler 81D and the fifth photocoupler 81E operate in the same manner as the circuit of the third embodiment, the potential of the second ohmic electrode 17 is higher than the potential of the first ohmic electrode 16. A voltage less than the threshold voltage of −5 V is applied between the first ohmic electrode 16 and the gate electrode 18, and the current flowing from the second ohmic electrode 17 to the first ohmic electrode 16 can be cut off. When the potential of the second ohmic electrode 17 is lower than the potential of the first ohmic electrode 16, −5 V less than the threshold voltage is applied between the second ohmic electrode 17 and the gate electrode 18, Current flowing from the ohmic electrode 16 to the second ohmic electrode 17 can be cut off.

また、双方向スイッチをオン状態とするために、ゲート駆動信号が例えば5Vとなると、第1のフォトカプラ81A及び第2のフォトカプラ81Bはオン状態となり、第3のフォトカプラ81Cはオフ状態となる。第4のフォトカプラ81D及び第5のフォトカプラ81Eについては、第3の実施形態の場合と同じ動作をする。この場合には、第3の実施形態の遮断状態の場合と同様に、第1のオーミック電極16及び第2のオーミック電極17の電位と、第1のダイオード73A、第2のダイオード73B及び第3のダイオード73Cとによって、ゲート電極18には、第1のオーミック電極16又は第2のオーミック電極17の電位と等しい電位が与えられる。その結果、双方向の電流を通電することが可能となる。   Further, in order to turn on the bidirectional switch, when the gate drive signal becomes 5 V, for example, the first photocoupler 81A and the second photocoupler 81B are turned on, and the third photocoupler 81C is turned off. Become. The fourth photocoupler 81D and the fifth photocoupler 81E perform the same operation as in the third embodiment. In this case, the potential of the first ohmic electrode 16 and the second ohmic electrode 17, the first diode 73A, the second diode 73B, and the third diode, as in the cutoff state of the third embodiment. The gate electrode 18 is given a potential equal to the potential of the first ohmic electrode 16 or the second ohmic electrode 17 by the diode 73C. As a result, it is possible to pass a bidirectional current.

なお、第3のスイッチ71Cは第3のダイオード73Cを介してゲート電極18に接続されているが、双方向の電流を制御が可能であれば、第3のスイッチ71Cを直接ゲート電極18に接続してもよい。   The third switch 71C is connected to the gate electrode 18 via the third diode 73C. However, if the bidirectional current can be controlled, the third switch 71C is directly connected to the gate electrode 18. May be.

各実施形態及びその変形例において、第1のオーミック電極16を接地した例を示したが、制御部20における接地しているすべての端子を第1のオーミック電極と接続すれば、第1のオーミック電極を接地しなくてもよい。また、各実施形態における双方向電源41は、交流電源だけでなく双方向の電流を流すことができる回路構成が含まれる。例えば容量とインダクタンスとを含む回路であってもよい。   In each of the embodiments and the modifications thereof, an example in which the first ohmic electrode 16 is grounded is shown. However, if all the grounded terminals in the control unit 20 are connected to the first ohmic electrode, the first ohmic electrode is used. The electrode need not be grounded. In addition, the bidirectional power supply 41 in each embodiment includes a circuit configuration that allows a bidirectional current to flow as well as an AC power supply. For example, a circuit including a capacitance and an inductance may be used.

第1のオーミック電極16の電位と第2のオーミック電極17の電位とが等しい場合には、第1のオーミック電極16と第2のオーミック電極17との間に電流が流れないため、ゲート電極18にバイアスを印加する必要はない。従って、第1のオーミック電極16の電位と第2のオーミック電極17の電位とが等しい場合には、各スイッチの状態はどのような状態としてもよい。   When the potential of the first ohmic electrode 16 and the potential of the second ohmic electrode 17 are equal, no current flows between the first ohmic electrode 16 and the second ohmic electrode 17. There is no need to apply a bias. Therefore, when the potential of the first ohmic electrode 16 and the potential of the second ohmic electrode 17 are equal, the state of each switch may be any state.

また、第1〜第3の実施形態及びその変形例に示したSi基板に代えて、GaN基板、サファイア基板又はSiC基板等を用いてもよく、この場合には、例えば(0001)面等の代表面上にFETを形成することが望ましい。また、ここで示した所望の電界効果トランジスタのトランジスタ特性が実現できる限りは、(0001)面等の代表面からオフアングルのついた面方位上にトランジスタを形成してもよい。さらに、窒化物半導体の組成及び積層構造等は任意に変更してかまわない。   Further, a GaN substrate, a sapphire substrate, a SiC substrate, or the like may be used instead of the Si substrate shown in the first to third embodiments and the modifications thereof. In this case, for example, a (0001) plane or the like may be used. It is desirable to form an FET on the representative surface. Further, as long as the transistor characteristics of the desired field effect transistor shown here can be realized, the transistor may be formed in a plane orientation with an off-angle from a representative plane such as the (0001) plane. Furthermore, the composition and the laminated structure of the nitride semiconductor may be arbitrarily changed.

本発明に係る双方向スイッチは、1つのFETにおいて第1のオーミック電極から第2のオーミック電極及び第2のオーミック電極から第1のオーミック電極への電流を制御し、少なくとも1方向に電流を流し且つ双方向の電流を遮断する双方向スイッチを実現でき、プラズマディスプレイに用いられる電力回収回路の双方向スイッチ、マトリックスコンバータ回路を用いたモータドライブ回路に用いる双方向スイッチ及び電力制御用の双方向スイッチ等として有用である。   The bidirectional switch according to the present invention controls current from the first ohmic electrode to the second ohmic electrode and from the second ohmic electrode to the first ohmic electrode in one FET, and allows current to flow in at least one direction. In addition, a bidirectional switch that cuts off bidirectional current can be realized, and a bidirectional switch for a power recovery circuit used for a plasma display, a bidirectional switch for a motor drive circuit using a matrix converter circuit, and a bidirectional switch for power control. Useful as such.

本発明の第1の実施形態に係る双方向スイッチを示す回路図である。1 is a circuit diagram showing a bidirectional switch according to a first embodiment of the present invention. 本発明の第1の実施形態に係る双方向スイッチの構成の一例を示す回路図である。It is a circuit diagram showing an example of composition of a bidirectional switch concerning a 1st embodiment of the present invention. 本発明の第1の実施形態に係る双方向スイッチの構成の一例を示す回路図である。It is a circuit diagram showing an example of composition of a bidirectional switch concerning a 1st embodiment of the present invention. 本発明の第1の実施形態の第1変形例に係る双方向スイッチを示す回路図である。It is a circuit diagram which shows the bidirectional | two-way switch which concerns on the 1st modification of the 1st Embodiment of this invention. 本発明の第1の実施形態の第2変形例に係る双方向スイッチに用いるFETを示す平面図である。It is a top view which shows FET used for the bidirectional | two-way switch which concerns on the 2nd modification of the 1st Embodiment of this invention. 本発明の第1の実施形態の第2変形例に係る双方向スイッチに用いるFETを示し、図5のVI−VI線における断面図である。FIG. 6 is a cross-sectional view taken along line VI-VI in FIG. 5, showing an FET used for a bidirectional switch according to a second modification of the first embodiment of the present invention. 本発明の第1の実施形態の第2変形例に係る双方向スイッチに用いるFETの変形例を示す平面図である。It is a top view which shows the modification of FET used for the bidirectional switch which concerns on the 2nd modification of the 1st Embodiment of this invention. 本発明の第1の実施形態の第2変形例に係る双方向スイッチに用いるFETの変形例を示し、図7のVIII−VIII線における断面図である。FIG. 8 is a cross-sectional view taken along line VIII-VIII in FIG. 7, showing a modification of the FET used for the bidirectional switch according to the second modification of the first embodiment of the present invention. 本発明の第1の実施形態の第2変形例に係る双方向スイッチに用いるFETの変形例を示す平面図である。It is a top view which shows the modification of FET used for the bidirectional switch which concerns on the 2nd modification of the 1st Embodiment of this invention. 本発明の第2の実施形態に係る双方向スイッチを示す回路図である。It is a circuit diagram which shows the bidirectional | two-way switch which concerns on the 2nd Embodiment of this invention. 本発明の第3の実施形態に係る双方向スイッチを示す回路図である。It is a circuit diagram which shows the bidirectional switch which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施形態に係る双方向スイッチの構成の一例を示す回路図である。It is a circuit diagram which shows an example of a structure of the bidirectional | two-way switch which concerns on the 3rd Embodiment of this invention. 従来例に係る双方向スイッチを示す回路図である。It is a circuit diagram which shows the bidirectional switch which concerns on a prior art example.

符号の説明Explanation of symbols

10 電界効果トランジスタ
11 基板
12 バッファ層
13 半導体層
14 GaN層
15 AlGaN層
16 第1のオーミック電極
17 第2のオーミック電極
18 ゲート電極
20 制御回路
21A 第1のスイッチ
21B 第2のスイッチ
22A 第1の電源
22B 第2の電源
22C 第3の電源
31 第1の端子
32 第2の端子
40 負荷回路
41 双方向電源
42 負荷
50 駆動回路
51A 第1のフォトカプラ
51B 第2のフォトカプラ
52 オペアンプ
53A 電源
53B 電源
54A 第1のオペアンプ
54B 第2のオペアンプ
55 電源
61 第1のダイオード
62 第2のダイオード
63 第3のダイオード
64 可変電源
71A 第1のスイッチ
71B 第2のスイッチ
71C 第3のスイッチ
71D 第4のスイッチ
71E 第5のスイッチ
72A 第1の電源
72B 第2の電源
73A 第1のダイオード
73B 第2のダイオード
73C 第3のダイオード
81A 第1のフォトカプラ
81B 第2のフォトカプラ
81C 第3のフォトカプラ
81D 第4のフォトカプラ
81E 第5のフォトカプラ
85 インバータ
91 ゲート駆動信号源
101 ユニット
111 基板
112 バッファ層
113 半導体層
114 GaN層
115 AlGaN層
116 第1のオーミック電極
117 第2のオーミック電極
118 ゲート電極
121 保護膜
122 第1の絶縁膜
123 第2の絶縁膜
124 絶縁膜
125 電極間配線
130 第2のオーミック電極パッド
131 第1のオーミック電極パッド
132 ゲート電極パッド
140 活性領域
141 高抵抗化領域
142 絶縁膜
156 第1のオーミック電極
157 第2のオーミック電極
158 ゲート電極
160 第2のオーミック電極パッド
161 第1のオーミック電極パッド
162 ゲート電極パッド
DESCRIPTION OF SYMBOLS 10 Field effect transistor 11 Board | substrate 12 Buffer layer 13 Semiconductor layer 14 GaN layer 15 AlGaN layer 16 1st ohmic electrode 17 2nd ohmic electrode 18 Gate electrode 20 Control circuit 21A 1st switch 21B 2nd switch 22A 1st Power supply 22B Second power supply 22C Third power supply 31 First terminal 32 Second terminal 40 Load circuit 41 Bidirectional power supply 42 Load 50 Drive circuit 51A First photocoupler 51B Second photocoupler 52 Operational amplifier 53A Power supply 53B Power supply 54A first operational amplifier 54B second operational amplifier 55 power supply 61 first diode 62 second diode 63 third diode 64 variable power supply 71A first switch 71B second switch 71C third switch 71D fourth switch Switch 71E fifth switch 72A first Source 72B Second power source 73A First diode 73B Second diode 73C Third diode 81A First photocoupler 81B Second photocoupler 81C Third photocoupler 81D Fourth photocoupler 81E Fifth photocoupler Coupler 85 inverter 91 gate drive signal source 101 unit 111 substrate 112 buffer layer 113 semiconductor layer 114 GaN layer 115 AlGaN layer 116 first ohmic electrode 117 second ohmic electrode 118 gate electrode 121 protective film 122 first insulating film 123 first 2 Insulating film 124 Insulating film 125 Interelectrode wiring 130 Second ohmic electrode pad 131 First ohmic electrode pad 132 Gate electrode pad 140 Active region 141 High resistance region 142 Insulating film 156 First ohmic electrode 157 Second Ohmi Click electrode 158 gate electrode 160 second ohmic electrode pads 161 first ohmic electrode pad 162 a gate electrode pad

Claims (25)

第1の端子と第2の端子との間に少なくとも一方向に電流が流れる導通状態と、電流が流れない遮断状態とを制御する双方向スイッチであって、
一方がソース電極となり他方がドレイン電極となる第1のオーミック電極及び第2のオーミック電極並びに前記第1のオーミック電極と第2のオーミック電極との間に形成されたゲート電極を有し、前記第1のオーミック電極が前記第1の端子と接続され、前記第2のオーミック電極が前記第2の端子と接続された電界効果トランジスタと、
前記ゲート電極にバイアス電圧を印加することにより前記導通状態と前記遮断状態とを制御する制御回路とを備え、
前記制御回路は、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第1のオーミック電極の電位を基準として前記バイアス電圧を印加し、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第2のオーミック電極の電位を基準として前記バイアス電圧を印加することを特徴とする双方向スイッチ。
A bidirectional switch that controls a conductive state in which a current flows in at least one direction between a first terminal and a second terminal and a cut-off state in which no current flows;
A first ohmic electrode and a second ohmic electrode, one of which is a source electrode and the other is a drain electrode, and a gate electrode formed between the first ohmic electrode and the second ohmic electrode, A field effect transistor in which one ohmic electrode is connected to the first terminal and the second ohmic electrode is connected to the second terminal;
A control circuit that controls the conduction state and the cutoff state by applying a bias voltage to the gate electrode;
The control circuit applies the bias voltage based on the potential of the first ohmic electrode when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, When the potential of the ohmic electrode is lower than the potential of the first ohmic electrode, the bias voltage is applied with reference to the potential of the second ohmic electrode.
前記制御回路は、
第1の電源を有し、
前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第1の電源を前記第1のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加し、
前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第1の電源を前記第2のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加することを特徴とする請求項1に記載の双方向スイッチ。
The control circuit includes:
Having a first power source;
When the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the first power source is electrically connected between the first ohmic electrode and the gate electrode. Applying the bias voltage to the gate electrode;
When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the first power source is electrically connected between the second ohmic electrode and the gate electrode. The bidirectional switch according to claim 1, wherein the bias voltage is applied to the gate electrode.
前記制御回路は、前記第1の電源と前記第1のオーミック電極との間に接続された第1のスイッチと、前記第1の電源と前記第2のオーミック電極との間に接続された第2のスイッチと、前記第1のスイッチ及び第2のスイッチを駆動する駆動回路とを有し、
前記駆動回路は、前記第1のオーミック電極の電位と前記第2のオーミック電極の電位とを比較した結果に基づいて前記第1のスイッチ及び第2のスイッチのオン状態とオフ状態とを切り替えることを特徴とする請求項2に記載の双方向スイッチ。
The control circuit includes a first switch connected between the first power source and the first ohmic electrode, and a first switch connected between the first power source and the second ohmic electrode. 2 switches, and a drive circuit for driving the first switch and the second switch,
The drive circuit switches between the on state and the off state of the first switch and the second switch based on a result of comparing the potential of the first ohmic electrode and the potential of the second ohmic electrode. The bidirectional switch according to claim 2.
前記制御回路は、
第1の電源及び第2の電源を有し、
前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第1の電源を前記第1のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加し、
前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第2の電源を前記第2のオーミック電極と前記ゲート電極との間に電気的に接続して、前記ゲート電極に前記バイアス電圧を印加することを特徴とする請求項1に記載の双方向スイッチ。
The control circuit includes:
A first power source and a second power source;
When the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the first power source is electrically connected between the first ohmic electrode and the gate electrode. Applying the bias voltage to the gate electrode;
When the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the second power source is electrically connected between the second ohmic electrode and the gate electrode. The bidirectional switch according to claim 1, wherein the bias voltage is applied to the gate electrode.
前記第1の電源及び第2の電源は、前記導通状態の場合には、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記遮断状態の場合には、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力することを特徴とする請求項4に記載の双方向スイッチ。   The first power supply and the second power supply output a voltage higher than the threshold voltage of the field effect transistor when in the conductive state, and the threshold voltage of the field effect transistor when in the cutoff state. The bidirectional switch according to claim 4, wherein a lower voltage is output. 前記第1の電源は前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記第2の電源は前記電界効果トランジスタの閾値電圧未満の電圧を出力し、第1の端子と第2の端子との間に一方向の電流を通電し、その反対方向の電流を遮断することを特徴とする請求項4に記載の双方向スイッチ。   The first power supply outputs a voltage higher than the threshold voltage of the field effect transistor, the second power supply outputs a voltage lower than the threshold voltage of the field effect transistor, and the first terminal and the second terminal 5. The bidirectional switch according to claim 4, wherein a current in one direction is passed between and a current in the opposite direction is cut off. 前記制御回路は、前記第1の電源と前記ゲート電極との間に接続された第1のスイッチと、前記第2の電源と前記ゲート電極との間に接続された第2のスイッチと、前記第1のスイッチ及び第2のスイッチを駆動する駆動回路とを有し、
前記駆動回路は、前記第1のオーミック電極の電位と前記第2のオーミック電極の電位とを比較した結果に基づいて前記第1のスイッチ及び第2のスイッチのオン状態とオフ状態とを切り替えることを特徴とする請求項4又は5に記載の双方向スイッチ。
The control circuit includes: a first switch connected between the first power supply and the gate electrode; a second switch connected between the second power supply and the gate electrode; A drive circuit for driving the first switch and the second switch;
The drive circuit switches between the on state and the off state of the first switch and the second switch based on a result of comparing the potential of the first ohmic electrode and the potential of the second ohmic electrode. The bidirectional switch according to claim 4 or 5, characterized by the above-mentioned.
前記第1のスイッチ及び第2のスイッチはそれぞれ第1のフォトカプラ及び第2のフォトカプラであり、
前記駆動回路は、前記第1のオーミック電極と前記第2のオーミック電極との間に印加された電圧に対応する電圧が入力端子に入力される差動増幅器を含み、
前記差動増幅器は、前記第1のフォトカプラの発光素子及び第2のフォトカプラの発光素子を駆動することを特徴とする請求項7に記載の双方向スイッチ。
The first switch and the second switch are a first photocoupler and a second photocoupler, respectively.
The drive circuit includes a differential amplifier in which a voltage corresponding to a voltage applied between the first ohmic electrode and the second ohmic electrode is input to an input terminal;
The bidirectional switch according to claim 7, wherein the differential amplifier drives a light emitting element of the first photocoupler and a light emitting element of the second photocoupler.
前記第1のスイッチ及び第2のスイッチはそれぞれ第1のフォトカプラ及び第2のフォトカプラであり、
前記駆動回路は、前記第1のオーミック電極と前記第2のオーミック電極との間に印加された電圧に対応する電圧が非反転入力端子に入力され、反転入力端子が前記第1のオーミック電極と接続された第1の差動増幅器と、前記第1のオーミック電極と前記第2のオーミック電極との間に印加された電圧に対応する電圧が反転入力端子に入力され、非反転入力端子が前記第1のオーミック電極と接続された第2の差動増幅器とを含み、
前記第1の差動増幅器は、前記第1のフォトカプラの発光素子を駆動し、
前記第2の差動増幅器は、前記第2のフォトカプラの発光素子を駆動することを特徴とする請求項7に記載の双方向スイッチ。
The first switch and the second switch are a first photocoupler and a second photocoupler, respectively.
In the driving circuit, a voltage corresponding to a voltage applied between the first ohmic electrode and the second ohmic electrode is input to a non-inverting input terminal, and an inverting input terminal is connected to the first ohmic electrode. A voltage corresponding to a voltage applied between the connected first differential amplifier and the first ohmic electrode and the second ohmic electrode is input to the inverting input terminal, and the non-inverting input terminal is A second differential amplifier connected to the first ohmic electrode;
The first differential amplifier drives a light emitting element of the first photocoupler,
The bidirectional switch according to claim 7, wherein the second differential amplifier drives a light emitting element of the second photocoupler.
前記制御回路は、
アノード端子同士が互いに接続され且つ前記第1のオーミック電極と前記第2のオーミック電極との間に電気的に接続された第1のダイオード及び第2のダイオードと、
前記第1のダイオードのアノード端子と前記第2のダイオードのアノード端子とが互いに接続された接続ノードと接続された第1の電源とを有し、
前記第1の電源は、前記導通状態の場合には、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力し、前記遮断状態の場合には、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力することを特徴とする請求項1に記載の双方向スイッチ。
The control circuit includes:
A first diode and a second diode having anode terminals connected to each other and electrically connected between the first ohmic electrode and the second ohmic electrode;
A first power source connected to a connection node where the anode terminal of the first diode and the anode terminal of the second diode are connected to each other;
The first power supply outputs a voltage higher than the threshold voltage of the field effect transistor in the conductive state, and outputs a voltage lower than the threshold voltage of the field effect transistor in the cutoff state. The bidirectional switch according to claim 1, wherein the bidirectional switch is output.
前記制御回路は、前記接続ノードと前記ゲート電極との間に電気的に接続された第3のダイオードを有していることを特徴とする請求項10に記載の双方向スイッチ。   The bidirectional switch according to claim 10, wherein the control circuit includes a third diode electrically connected between the connection node and the gate electrode. 前記電界効果トランジスタはノーマリオン型であり、
前記制御回路は、
前記ゲート電極とカソード端子が接続された第1のダイオードと、
前記第1のオーミック電極と前記第1のダイオードのアノード端子との間に、カソード端子が前記第1のオーミック電極側となるように第1のスイッチを介在させて接続された第2のダイオードと、
前記第2のオーミック電極と前記第1のダイオードのアノード端子との間に、カソード端子が前記第2のオーミック電極側となるように第2のスイッチを介在させて接続された第3のダイオードと、
前記第1のダイオードのアノード端子と第1の端子が接続された第3のスイッチと、
前記第3のスイッチの第2の端子と前記第1のオーミック電極との間に第4のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力する第1の電源と、
前記第3のスイッチの前記第2の端子と前記第2のオーミック電極との間に第5のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも低い電圧を出力する第2の電源とを有し、
前記導通状態においては、前記第3のスイッチをオフ状態とし、前記第1のスイッチ及び前記第2のスイッチをオン状態とし、
前記遮断状態においては、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第3のスイッチ及び第4のスイッチをオン状態とし且つ前記第1のスイッチ、第2のスイッチ及び第5のスイッチをオフ状態とすると共に、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第3のスイッチ及び第5のスイッチをオン状態とし且つ前記第1のスイッチ、第2のスイッチ及び第4のスイッチをオフ状態とすることを特徴とする請求項1に記載の双方向スイッチ。
The field effect transistor is a normally-on type,
The control circuit includes:
A first diode in which the gate electrode and the cathode terminal are connected;
A second diode connected between the first ohmic electrode and the anode terminal of the first diode via a first switch so that a cathode terminal is on the first ohmic electrode side; ,
A third diode connected between the second ohmic electrode and the anode terminal of the first diode via a second switch so that a cathode terminal is on the second ohmic electrode side; ,
A third switch in which an anode terminal of the first diode and a first terminal are connected;
A first power source connected between a second terminal of the third switch and the first ohmic electrode with a fourth switch interposed therebetween and outputting a voltage lower than a threshold voltage of the field effect transistor; When,
A second switch is connected between the second terminal of the third switch and the second ohmic electrode with a fifth switch interposed therebetween, and outputs a voltage lower than a threshold voltage of the field effect transistor. Power supply,
In the conductive state, the third switch is turned off, the first switch and the second switch are turned on,
In the cut-off state, when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the third switch and the fourth switch are turned on and the first switch When the second switch and the fifth switch are turned off, and the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the third switch and the fifth switch 2. The bidirectional switch according to claim 1, wherein a switch is turned on and the first switch, the second switch, and the fourth switch are turned off.
前記制御回路は、前記第4のスイッチ及び第5のスイッチを駆動する第1の駆動回路と、
前記第1のスイッチ、第2のスイッチ及び第3のスイッチを駆動する第2の駆動回路とを有し、
前記第1の駆動回路は、前記第1のオーミック電極の電位と前記第2のオーミック電極の電位とを比較して、比較した結果に基づいて前記第4のスイッチ及び第5のスイッチのオン状態とオフ状態とを切り替え、
前記第2の駆動回路は、前記導通状態においては、前記第3のスイッチをオン状態とし且つ前記第1のスイッチ及び第2のスイッチをオフ状態とし、前記遮断状態においては、前記第3のスイッチをオフ状態とし且つ前記第1のスイッチ及び第2のスイッチをオン状態とすることを特徴とする請求項12に記載の双方向スイッチ。
The control circuit includes a first drive circuit that drives the fourth switch and the fifth switch;
A second drive circuit for driving the first switch, the second switch, and the third switch;
The first drive circuit compares the potential of the first ohmic electrode with the potential of the second ohmic electrode, and based on the comparison result, the fourth switch and the fifth switch are turned on. And toggle between off and
The second drive circuit turns on the third switch and turns off the first switch and the second switch in the conductive state, and turns off the third switch in the cut-off state. The bidirectional switch according to claim 12, wherein the switch is turned off and the first switch and the second switch are turned on.
前記電界効果トランジスタは、ノーマリオフ型であり、
前記制御回路は、
前記ゲート電極とカソード端子が接続された第1のダイオードと、
前記第1のオーミック電極と前記第1のダイオードのアノード端子との間に、カソード端子が前記第1のオーミック電極側となるように第1のスイッチを介在させて接続された第2のダイオードと、
前記第2のオーミック電極と前記第1のダイオードのアノード端子との間に、カソード端子が前記第2のオーミック電極側となるように第2のスイッチを介在させて接続された第3のダイオードと、
前記第1のダイオードのアノード端子と第1の端子が接続された第3のスイッチと、
前記第3のスイッチの第2の端子と前記第1のオーミック電極との間に第4のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力する第1の電源と、
前記第3のスイッチの前記第2の端子と前記第2のオーミック電極との間に第5のスイッチを介在させて接続され、前記電界効果トランジスタの閾値電圧よりも高い電圧を出力する第2の電源とを有し、
前記遮断状態においては、前記第3のスイッチをオフ状態とし、前記第1のスイッチ及び前記第2のスイッチをオン状態とし、
前記導通状態においては、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第3のスイッチ及び第4のスイッチをオン状態とし且つ前記第1のスイッチ、第2のスイッチ及び第5のスイッチをオフ状態とすると共に、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第3のスイッチ及び第5のスイッチをオン状態とし且つ前記第1のスイッチ、第2のスイッチ及び第4のスイッチをオフ状態とすることを特徴とする請求項1に記載の双方向スイッチ。
The field effect transistor is a normally-off type,
The control circuit includes:
A first diode in which the gate electrode and the cathode terminal are connected;
A second diode connected between the first ohmic electrode and the anode terminal of the first diode via a first switch so that a cathode terminal is on the first ohmic electrode side; ,
A third diode connected between the second ohmic electrode and the anode terminal of the first diode via a second switch so that a cathode terminal is on the second ohmic electrode side; ,
A third switch in which an anode terminal of the first diode and a first terminal are connected;
A first power source connected between a second terminal of the third switch and the first ohmic electrode with a fourth switch interposed therebetween and outputting a voltage higher than a threshold voltage of the field effect transistor; When,
A second switch is connected between the second terminal of the third switch and the second ohmic electrode with a fifth switch interposed therebetween, and outputs a voltage higher than a threshold voltage of the field effect transistor. Power supply,
In the shut-off state, the third switch is turned off, the first switch and the second switch are turned on,
In the conductive state, when the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, the third switch and the fourth switch are turned on and the first switch When the second switch and the fifth switch are turned off, and the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode, the third switch and the fifth switch 2. The bidirectional switch according to claim 1, wherein a switch is turned on and the first switch, the second switch, and the fourth switch are turned off.
前記制御回路は、前記第4のスイッチ及び第5のスイッチを駆動する第1の駆動回路と、
前記第1のスイッチ、第2のスイッチ及び第3のスイッチを駆動する第2の駆動回路とを有し、
前記第1の駆動回路は、前記第1のオーミック電極の電位と前記第2のオーミック電極の電位とを比較した結果に基づいて前記第4のスイッチ及び第5のスイッチのオン状態とオフ状態とを切り替え、
前記第2の駆動回路は、前記遮断状態においては、前記第1のスイッチをオン状態とし且つ前記第2のスイッチ及び第3のスイッチをオフ状態とし、前記導通状態においては、前記第1のスイッチをオフ状態とし且つ前記第2のスイッチ及び第3のスイッチをオン状態とすることを特徴とする請求項14に記載の双方向スイッチ。
The control circuit includes a first drive circuit that drives the fourth switch and the fifth switch;
A second drive circuit for driving the first switch, the second switch, and the third switch;
The first driving circuit determines whether the fourth switch and the fifth switch are on or off based on a result of comparing the potential of the first ohmic electrode and the potential of the second ohmic electrode. Switch
The second drive circuit turns on the first switch and turns off the second switch and the third switch in the cut-off state, and turns off the first switch in the conduction state. The bidirectional switch according to claim 14, wherein the switch is turned off and the second switch and the third switch are turned on.
前記電界効果トランジスタは、
基板の上に形成された半導体層を有し、
前記第1のオーミック電極及び第2のオーミック電極は、前記半導体層の上に互いに間隔をおいて形成され、
前記ゲート電極は、前記半導体層の上に、前記第1のオーミック電極と前記ゲート電極との間の距離と、前記第2のオーミック電極と前記ゲート電極との間の距離とが等しくなるように形成されていることを特徴とする請求項1〜15のいずれか1項に記載の双方向スイッチ。
The field effect transistor is
Having a semiconductor layer formed on a substrate;
The first ohmic electrode and the second ohmic electrode are formed on the semiconductor layer at a distance from each other,
The gate electrode is formed on the semiconductor layer such that a distance between the first ohmic electrode and the gate electrode is equal to a distance between the second ohmic electrode and the gate electrode. The bidirectional switch according to claim 1, wherein the bidirectional switch is formed.
前記電界効果トランジスタは、前記第1のオーミック電極と前記ゲート電極との間に形成された絶縁膜を有し、
前記絶縁膜の耐圧は、前記第1のオーミック電極と前記ゲート電極との間の耐圧よりも高いことを特徴とする請求項1〜16のいずれか1項に記載の双方向スイッチ。
The field effect transistor has an insulating film formed between the first ohmic electrode and the gate electrode,
The bidirectional switch according to claim 1, wherein a breakdown voltage of the insulating film is higher than a breakdown voltage between the first ohmic electrode and the gate electrode.
前記絶縁膜は、順次積層された第1の絶縁膜と第2の絶縁膜とを含むことを特徴とする請求項17に記載の双方向スイッチ。   The bidirectional switch according to claim 17, wherein the insulating film includes a first insulating film and a second insulating film that are sequentially stacked. 前記第1の絶縁膜は、リンを含む酸化シリコン、ポリイミド又はベンゾシクロブテンからなることを特徴とする請求項18に記載の双方向スイッチ。   The bidirectional switch according to claim 18, wherein the first insulating film is made of silicon oxide containing phosphorus, polyimide, or benzocyclobutene. 前記第2の絶縁膜は、窒化シリコン又は酸化シリコンからなることを特徴とする請求項18又は19に記載の双方向スイッチ。   The bidirectional switch according to claim 18 or 19, wherein the second insulating film is made of silicon nitride or silicon oxide. 前記基板は導電性であり、
前記電界効果トランジスタは、
前記基板の裏面に形成された裏面電極と、
前記半導体層を貫通し、前記導電性基板を介して前記第1のオーミック電極と前記裏面電極とを電気的に接続する配線を有していることを特徴とする請求項16〜20のいずれか1項に記載の双方向スイッチ。
The substrate is conductive;
The field effect transistor is
A back electrode formed on the back surface of the substrate;
21. The wiring according to claim 16, further comprising a wiring penetrating the semiconductor layer and electrically connecting the first ohmic electrode and the back electrode through the conductive substrate. The bidirectional switch according to item 1.
前記電界効果トランジスタは、
前記第2のオーミック電極と接続された第2のオーミック電極パッド及び前記ゲート電極と接続されたゲート電極パッドを有し、
前記第2のオーミック電極パッド及びゲート電極パッドのうちの少なくとも一方は、前記半導体層における高抵抗化された領域の上に形成されていることを特徴とする請求項21に記載の双方向スイッチ。
The field effect transistor is
A second ohmic electrode pad connected to the second ohmic electrode and a gate electrode pad connected to the gate electrode;
The bidirectional switch according to claim 21, wherein at least one of the second ohmic electrode pad and the gate electrode pad is formed on a region of the semiconductor layer having a high resistance.
前記電界効果トランジスタは、前記ゲート電極と前記半導体層との間に形成されたp型の半導体層を有し、
前記半導体層は、下側から順次形成された第1の層と第2の層とを含み、
前記第2の層はn型の半導体からなることを特徴とする請求項16〜22のいずれか1項に記載の双方向スイッチ。
The field effect transistor has a p-type semiconductor layer formed between the gate electrode and the semiconductor layer,
The semiconductor layer includes a first layer and a second layer sequentially formed from the lower side,
The bidirectional switch according to any one of claims 16 to 22, wherein the second layer is made of an n-type semiconductor.
前記半導体層は、窒化物半導体又は炭化珪素からなることを特徴とする請求項16〜23のいずれか1項に記載の双方向スイッチ。   The bidirectional switch according to any one of claims 16 to 23, wherein the semiconductor layer is made of a nitride semiconductor or silicon carbide. 電界効果トランジスタを第1のオーミック電極と第2のオーミック電極との間に少なくとも一方向に電流が流れる導通状態と電流が流れない遮断状態とを有する双方向スイッチとして駆動する駆動方法であって、
前記第2のオーミック電極の電位と前記第1のオーミック電極の電位とを比較するステップと、
前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも高い場合には、前記第1のオーミック電極の電位を基準として前記電界効果トランジスタのゲート電極にバイアス電圧を印加し、前記第2のオーミック電極の電位が前記第1のオーミック電極の電位よりも低い場合には、前記第2のオーミック電極の電位を基準として前記ゲート電極にバイアス電圧を印加するステップとを備え、
前記導通状態とする場合には、前記バイアス電圧を前記電界効果トランジスタの閾値電圧よりも高い電圧とし、前記遮断状態とする場合には、前記バイアス電圧を前記閾値電圧よりも低い電圧とすることを特徴とする双方向スイッチの駆動方法。
A driving method for driving a field effect transistor as a bidirectional switch having a conduction state in which current flows in at least one direction and a cutoff state in which current does not flow between a first ohmic electrode and a second ohmic electrode,
Comparing the potential of the second ohmic electrode with the potential of the first ohmic electrode;
When the potential of the second ohmic electrode is higher than the potential of the first ohmic electrode, a bias voltage is applied to the gate electrode of the field effect transistor based on the potential of the first ohmic electrode, Applying a bias voltage to the gate electrode with respect to the potential of the second ohmic electrode when the potential of the second ohmic electrode is lower than the potential of the first ohmic electrode;
When the conductive state is set, the bias voltage is set to a voltage higher than the threshold voltage of the field effect transistor, and when the cutoff state is set, the bias voltage is set to a voltage lower than the threshold voltage. A method for driving a bidirectional switch characterized by the above.
JP2008013084A 2007-01-25 2008-01-23 Bidirectional switch and method for driving the same Pending JP2009124667A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008013084A JP2009124667A (en) 2007-01-25 2008-01-23 Bidirectional switch and method for driving the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007014585 2007-01-25
JP2007277416 2007-10-25
JP2008013084A JP2009124667A (en) 2007-01-25 2008-01-23 Bidirectional switch and method for driving the same

Publications (1)

Publication Number Publication Date
JP2009124667A true JP2009124667A (en) 2009-06-04

Family

ID=40816288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008013084A Pending JP2009124667A (en) 2007-01-25 2008-01-23 Bidirectional switch and method for driving the same

Country Status (1)

Country Link
JP (1) JP2009124667A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146433A1 (en) * 2009-06-17 2010-12-23 パナソニック電工株式会社 Switch for both ac and dc use
JP2012235181A (en) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd Bidirectional switch and charge/discharge protection device using the same
JP5183814B1 (en) * 2012-06-28 2013-04-17 株式会社アドバンテスト Switch device and test device
JP2014131018A (en) * 2012-11-26 2014-07-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Bi-directional transistor having current with optimized high electron mobility
WO2015046025A1 (en) * 2013-09-26 2015-04-02 Semiconductor Energy Laboratory Co., Ltd. Switch circuit, semiconductor device, and system
US10469040B2 (en) 2016-12-28 2019-11-05 Advantest Corporation Control device using GaN semiconductor
WO2020203507A1 (en) * 2019-04-01 2020-10-08 パナソニックセミコンダクターソリューションズ株式会社 Monolithic semiconductor device and hybrid semiconductor device
CN114284355A (en) * 2021-12-27 2022-04-05 西交利物浦大学 Dual-gate MIS-HEMT device, bidirectional switch device and preparation method thereof
CN114514604A (en) * 2019-10-11 2022-05-17 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114514603A (en) * 2019-10-11 2022-05-17 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114586144A (en) * 2019-10-25 2022-06-03 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114762113A (en) * 2019-12-05 2022-07-15 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
JP2023518332A (en) * 2020-03-26 2023-04-28 三菱電機株式会社 field effect transistors and transistors
CN114514603B (en) * 2019-10-11 2024-10-29 株式会社索思未来 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114508A1 (en) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. Ac switch

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114508A1 (en) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. Ac switch

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8890371B2 (en) 2009-06-17 2014-11-18 Panasonic Corporation Alternating current/direct current two-way switch
JP2011004493A (en) * 2009-06-17 2011-01-06 Panasonic Electric Works Co Ltd Switch for ac and dc
CN102804568A (en) * 2009-06-17 2012-11-28 松下电器产业株式会社 Switch for both AC and DC use
WO2010146433A1 (en) * 2009-06-17 2010-12-23 パナソニック電工株式会社 Switch for both ac and dc use
CN102804568B (en) * 2009-06-17 2015-01-28 松下电器产业株式会社 Switch for both AC and DC use
JP2012235181A (en) * 2011-04-28 2012-11-29 Fujitsu Semiconductor Ltd Bidirectional switch and charge/discharge protection device using the same
JP5183814B1 (en) * 2012-06-28 2013-04-17 株式会社アドバンテスト Switch device and test device
JP2014131018A (en) * 2012-11-26 2014-07-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Bi-directional transistor having current with optimized high electron mobility
WO2015046025A1 (en) * 2013-09-26 2015-04-02 Semiconductor Energy Laboratory Co., Ltd. Switch circuit, semiconductor device, and system
JP2015089117A (en) * 2013-09-26 2015-05-07 株式会社半導体エネルギー研究所 Switch circuit, semiconductor device, and system
KR20160061377A (en) * 2013-09-26 2016-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Switch circuit, semiconductor device, and system
US9799774B2 (en) 2013-09-26 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Switch circuit, semiconductor device, and system
KR102213515B1 (en) * 2013-09-26 2021-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Switch circuit, semiconductor device, and system
US10469040B2 (en) 2016-12-28 2019-11-05 Advantest Corporation Control device using GaN semiconductor
WO2020203507A1 (en) * 2019-04-01 2020-10-08 パナソニックセミコンダクターソリューションズ株式会社 Monolithic semiconductor device and hybrid semiconductor device
CN114514604A (en) * 2019-10-11 2022-05-17 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114514603A (en) * 2019-10-11 2022-05-17 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114514603B (en) * 2019-10-11 2024-10-29 株式会社索思未来 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN114514604B (en) * 2019-10-11 2024-10-29 株式会社索思未来 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN114586144A (en) * 2019-10-25 2022-06-03 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
CN114586144B (en) * 2019-10-25 2024-10-29 株式会社索思未来 Semiconductor device with a semiconductor device having a plurality of semiconductor chips
CN114762113A (en) * 2019-12-05 2022-07-15 株式会社索思未来 Semiconductor device with a plurality of semiconductor chips
JP2023518332A (en) * 2020-03-26 2023-04-28 三菱電機株式会社 field effect transistors and transistors
JP7527463B2 (en) 2020-03-26 2024-08-02 三菱電機株式会社 Method for manufacturing a field effect transistor
CN114284355A (en) * 2021-12-27 2022-04-05 西交利物浦大学 Dual-gate MIS-HEMT device, bidirectional switch device and preparation method thereof

Similar Documents

Publication Publication Date Title
US7595680B2 (en) Bidirectional switch and method for driving the same
JP2009124667A (en) Bidirectional switch and method for driving the same
US8604512B2 (en) Bidirectional switch
JP4645313B2 (en) Semiconductor device
US8248042B2 (en) Power converter
JP6413104B2 (en) Surge protection element
JP5779704B2 (en) Semiconductor device
JP6277429B2 (en) Semiconductor device
US8344463B2 (en) Bidirectional switch
JP2008153748A (en) Bidirectional switch and method of driving bidirectional switch
JP5666157B2 (en) Bidirectional switch element and bidirectional switch circuit using the same
JP6558359B2 (en) Semiconductor device
WO2017208734A1 (en) Semiconductor device
US8704269B2 (en) Die package
JP2007522677A (en) Integrated Group III-Nitride Power Device
WO2011067903A1 (en) Switch device
US10727228B2 (en) Stacked integrated circuit
JPWO2017026139A1 (en) Composite type semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100730

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211