JP2009123961A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2009123961A
JP2009123961A JP2007297026A JP2007297026A JP2009123961A JP 2009123961 A JP2009123961 A JP 2009123961A JP 2007297026 A JP2007297026 A JP 2007297026A JP 2007297026 A JP2007297026 A JP 2007297026A JP 2009123961 A JP2009123961 A JP 2009123961A
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
semiconductor
silicon
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007297026A
Other languages
Japanese (ja)
Inventor
Hiroshi Itokawa
寛志 糸川
Ichiro Mizushima
一郎 水島
Takashi Nakao
隆 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007297026A priority Critical patent/JP2009123961A/en
Publication of JP2009123961A publication Critical patent/JP2009123961A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve the characteristics of a semiconductor device having a structure in which a silicide layer is formed on a silicon layer containing carbon. <P>SOLUTION: The semiconductor device is provided with: a first semiconductor region 13 having a channel region and containing silicon as a main component; a second semiconductor region 21 formed of silicon containing carbon with the first semiconductor region sandwiched and applying a stress to the first semiconductor region; a cap layer 22 provided on the second semiconductor region, formed of silicon containing an impurity element or SiGe containing an impurity element and having carbon concentration lower than that of the second semiconductor region; and a silicide layer 23 provided on the cap layer 22 and formed of nickel silicide or nickel-platinum alloy silicide. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

半導体集積回路装置の高性能化の観点から、チャネル領域に応力を印加する技術が提案されている（例えば、特許文献１参照）。例えば、炭素を含有したシリコン層でチャネル領域を挟むことで、チャネル領域に引っ張り応力が印加され、ｎ型ＭＩＳトランジスタの電子移動度を増加させることができる。   From the viewpoint of improving the performance of a semiconductor integrated circuit device, a technique for applying stress to a channel region has been proposed (see, for example, Patent Document 1). For example, by sandwiching the channel region with a silicon layer containing carbon, tensile stress is applied to the channel region, and the electron mobility of the n-type MIS transistor can be increased.

しかしながら、炭素を含有したシリコン層上にシリサイド層を形成する場合、必ずしも最適化された構造が提案されているとは言えない。そのため、必ずしも優れた特性を有するトランジスタが実現されているとは言えない。
特開２００６−２２９０７１号公報 However, when a silicide layer is formed on a silicon layer containing carbon, an optimized structure is not necessarily proposed. Therefore, it cannot be said that a transistor having excellent characteristics is necessarily realized.
JP 2006-229071 A

本発明は、炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させることを目的としている。   An object of the present invention is to improve the characteristics of a semiconductor device having a structure in which a silicide layer is formed on a silicon layer containing carbon.

本発明の第１の視点に係る半導体装置は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、前記第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低いキャップ層と、前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、を備える。   A semiconductor device according to a first aspect of the present invention is formed of a first semiconductor region having a channel region and containing silicon as a main component and silicon containing carbon sandwiching the first semiconductor region. A second semiconductor region for applying stress to the first semiconductor region; and a second semiconductor region provided on the second semiconductor region and formed of silicon containing an impurity element or SiGe containing an impurity element, A cap layer having a carbon concentration lower than that of the semiconductor region, and a silicide layer provided on the cap layer and formed of nickel silicide or nickel-platinum alloy silicide.

本発明の第２の視点に係る半導体装置の製造方法は、チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域を形成する工程と、前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域を形成する工程と、前記第２の半導体領域上に、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低い半導体層を形成する工程と、前記半導体層上に、ニッケル又はニッケル−プラチナ合金で形成された金属膜を形成する工程と、前記半導体層の上層部と前記金属膜とを反応させて、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層を形成するとともに、前記半導体層の下層部によってキャップ層を形成する工程と、を備える。   A method of manufacturing a semiconductor device according to a second aspect of the present invention includes a step of forming a first semiconductor region having a channel region and containing silicon as a main component, and sandwiching the first semiconductor region with carbon. Forming a second semiconductor region formed of silicon containing silicon and applying stress to the first semiconductor region, and containing silicon or an impurity element on the second semiconductor region Forming a semiconductor layer made of SiGe and having a carbon concentration lower than that of the second semiconductor region; and forming a metal film formed of nickel or a nickel-platinum alloy on the semiconductor layer; The upper layer portion of the semiconductor layer and the metal film are reacted to form a silicide layer formed of nickel silicide or nickel-platinum alloy silicide, and the half layer And forming a cap layer by the underlying portion of the body layer.

本発明によれば、炭素を含有したシリコン層上にシリサイド層が形成された構造を有する半導体装置の特性を向上させることが可能となる。   According to the present invention, the characteristics of a semiconductor device having a structure in which a silicide layer is formed on a silicon layer containing carbon can be improved.

以下、本発明の実施形態を図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。 (Embodiment 1)
FIG. 1 is a cross-sectional view schematically showing a configuration of a semiconductor device according to the first embodiment of the present invention.

図１に示すように、シリコン基板（半導体基板）１１の表面領域に素子分離絶縁領域１２が形成されており、素子分離絶縁領域１２に囲まれた素子領域にｎ型ＭＩＳトランジスタが形成されている。   As shown in FIG. 1, an element isolation insulating region 12 is formed in a surface region of a silicon substrate (semiconductor substrate) 11, and an n-type MIS transistor is formed in an element region surrounded by the element isolation insulating region 12. .

素子領域にはチャネル領域を有する第１の半導体領域１３が含まれている。この第１の半導体領域１３は、溝１４で区画された凸状領域に対応する。第１の半導体領域１３上にはゲート絶縁膜１５が形成されており、ゲート絶縁膜１５上にはゲート電極１６が形成されている。ゲート電極１６の側壁には、側壁酸化膜（シリコン酸化膜）１７及び側壁窒化膜（シリコン窒化膜）１８が形成されている。ゲート電極１６の上面には上部窒化膜（シリコン窒化膜）１９が形成されている。また、第１の半導体領域１３の両端部近傍には、ｎ型不純物が含有されたエクステンション領域２０が形成されている。このエクステンション領域２０に挟まれた部分がチャネル領域に対応する。   The element region includes a first semiconductor region 13 having a channel region. The first semiconductor region 13 corresponds to a convex region defined by the grooves 14. A gate insulating film 15 is formed on the first semiconductor region 13, and a gate electrode 16 is formed on the gate insulating film 15. A sidewall oxide film (silicon oxide film) 17 and a sidewall nitride film (silicon nitride film) 18 are formed on the sidewall of the gate electrode 16. An upper nitride film (silicon nitride film) 19 is formed on the upper surface of the gate electrode 16. Further, extension regions 20 containing n-type impurities are formed in the vicinity of both end portions of the first semiconductor region 13. A portion sandwiched between the extension regions 20 corresponds to a channel region.

溝１４には、炭素を含有したシリコンで形成された第２の半導体領域２１が設けられている。第２の半導体領域２１は、第１の半導体領域１３を挟み、第１の半導体領域１３に応力を印加するものである。この第２の半導体領域２１にはヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素が含有されており、第２の半導体領域２１は実質的にソース／ドレイン領域として機能する。第２の半導体領域２１によって第１の半導体領域１３に応力を印加することで、チャネル領域を通過する電子の移動度が増加し、ｎ型ＭＩＳトランジスタの動作速度を向上させることが可能である。なお、第２の半導体領域２１の炭素濃度は、０．５原子％以上（より望ましくは１．０原子％以上）であることが好ましい。また、第２の半導体領域２１の炭素濃度は、３．０原子％以下（より望ましくは２．０原子％以下）であることが好ましい。また、第２の半導体領域２１のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。 The trench 14 is provided with a second semiconductor region 21 made of silicon containing carbon. The second semiconductor region 21 is for applying stress to the first semiconductor region 13 with the first semiconductor region 13 interposed therebetween. The second semiconductor region 21 contains an n-type impurity element such as arsenic (As) or phosphorus (P), and the second semiconductor region 21 substantially functions as a source / drain region. By applying stress to the first semiconductor region 13 by the second semiconductor region 21, the mobility of electrons passing through the channel region is increased, and the operation speed of the n-type MIS transistor can be improved. Note that the carbon concentration of the second semiconductor region 21 is preferably 0.5 atomic% or more (more preferably 1.0 atomic% or more). The carbon concentration of the second semiconductor region 21 is preferably 3.0 atomic% or less (more desirably 2.0 atomic% or less). The n-type impurity element concentration of the second semiconductor region 21 is preferably 1 to 5 × 10 15 / cm 2 .

第２の半導体領域２１上には、ヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素を含有したシリコンで形成されたキャップ層２２が設けられている。このキャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。具体的には、キャップ層２２の炭素濃度は、０．３％原子以下であることが好ましい。本実施形態では、キャップ層２２には、実質的に炭素が含有されていない。また、キャップ層２２のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。 A cap layer 22 made of silicon containing an n-type impurity element such as arsenic (As) or phosphorus (P) is provided on the second semiconductor region 21. The carbon concentration of the cap layer 22 is lower than the carbon concentration of the second semiconductor region 21. Specifically, the carbon concentration of the cap layer 22 is preferably 0.3% atom or less. In the present embodiment, the cap layer 22 does not substantially contain carbon. The n-type impurity element concentration of the cap layer 22 is preferably 1 to 5 × 10 15 / cm 2 .

キャップ層２２上には、ニッケル（Ｎｉ）及びシリコン（Ｓｉ）を主成分として含んだニッケルシリサイド（Ｎｉシリサイド）で形成されたシリサイド層２３が設けられている。シリサイド層２３は、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）及びシリコン（Ｓｉ）を主成分として含んだニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されていてもよい。   On the cap layer 22, a silicide layer 23 formed of nickel silicide (Ni silicide) containing nickel (Ni) and silicon (Si) as main components is provided. The silicide layer 23 may be formed of nickel-platinum alloy silicide (Ni-Pt alloy silicide) containing nickel (Ni), platinum (Pt) and silicon (Si) as main components.

以下、図１及び図２を参照して、上述した半導体装置の製造方法を説明する。   Hereinafter, with reference to FIGS. 1 and 2, a method for manufacturing the above-described semiconductor device will be described.

まず、図２に示すように、素子分離絶縁領域１２、ゲート構造（ゲート絶縁膜１５、ゲート電極１６、側壁酸化膜１７、側壁窒化膜１８、上部窒化膜１９）及びエクステンション領域２０を有する構造を形成する。その後、シリコン基板１１に溝１４を形成することで、溝１４によって規定された第１の半導体領域１３が形成される。さらに、溝１４内に第２の半導体領域２１を選択的に形成する。具体的には、第２の半導体領域２１として、炭素を含有したシリコン層（以下、ＳｉＣ層という）をエピタキシャル成長によって形成する。なお、第２の半導体領域２１中へのｎ型不純物（ヒ素やリン等）の導入は、ＳｉＣ層のエピタキシャル成長中に行ってもよいし、ＳｉＣ層のエピタキシャル成長後にイオン注入によって行ってもよい。   First, as shown in FIG. 2, a structure having an element isolation insulating region 12, a gate structure (gate insulating film 15, gate electrode 16, sidewall oxide film 17, sidewall nitride film 18, upper nitride film 19) and extension region 20 is provided. Form. Thereafter, the groove 14 is formed in the silicon substrate 11 to form the first semiconductor region 13 defined by the groove 14. Further, the second semiconductor region 21 is selectively formed in the trench 14. Specifically, as the second semiconductor region 21, a silicon layer containing carbon (hereinafter referred to as SiC layer) is formed by epitaxial growth. The introduction of n-type impurities (such as arsenic and phosphorus) into the second semiconductor region 21 may be performed during the epitaxial growth of the SiC layer, or may be performed by ion implantation after the epitaxial growth of the SiC layer.

次に、第２の半導体領域２１上に、ｎ型不純物元素（ヒ素やリン等）を含有したシリコン層（半導体層）２２ａをエピタキシャル成長によって選択的に形成する。シリコン層２２ａ中へのｎ型不純物の導入は、シリコン層のエピタキシャル成長中に行ってもよいし、シリコン層のエピタキシャル成長後にイオン注入によって行ってもよい。シリコン層２２ａの炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。具体的には、シリコン層２２ａの炭素濃度は、０．３％原子以下であることが好ましい。本実施形態では、シリコン層２２ａには炭素は実質的に含有されていない。   Next, a silicon layer (semiconductor layer) 22a containing an n-type impurity element (such as arsenic or phosphorus) is selectively formed on the second semiconductor region 21 by epitaxial growth. The introduction of the n-type impurity into the silicon layer 22a may be performed during the epitaxial growth of the silicon layer, or may be performed by ion implantation after the epitaxial growth of the silicon layer. The carbon concentration of the silicon layer 22 a is lower than the carbon concentration of the second semiconductor region 21. Specifically, the carbon concentration of the silicon layer 22a is preferably 0.3% atom or less. In the present embodiment, the silicon layer 22a does not substantially contain carbon.

次に、全面に金属膜としてニッケル膜（或いはニッケル−プラチナ合金膜）を形成する。さらに、熱処理を行い、シリコン層２２ａとニッケル膜（或いはニッケル−プラチナ合金膜）とを反応させる。このとき、シリコン層２２ａの上層部のみを反応させ、下層部は反応させないようにする。その後、未反応のニッケル膜（或いはニッケル−プラチナ合金膜）を除去する。その結果、図１に示すように、ニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が得られる。また、第２の半導体領域２１とシリサイド層２３との間には、シリコン層２２ａの下層部で形成されたキャップ層２２が得られる。   Next, a nickel film (or nickel-platinum alloy film) is formed as a metal film on the entire surface. Further, heat treatment is performed to react the silicon layer 22a with the nickel film (or nickel-platinum alloy film). At this time, only the upper layer portion of the silicon layer 22a is reacted, and the lower layer portion is not reacted. Thereafter, the unreacted nickel film (or nickel-platinum alloy film) is removed. As a result, as shown in FIG. 1, a silicide layer 23 formed of nickel silicide (or nickel-platinum alloy silicide) is obtained. Further, between the second semiconductor region 21 and the silicide layer 23, the cap layer 22 formed in the lower layer portion of the silicon layer 22a is obtained.

なお、上述した製造方法において、シリコン層（半導体層）２２ａの厚さは、シリサイド層２３の厚さの０．８倍より厚いことが好ましい。シリコン層上にニッケル膜を形成し、熱処理によってニッケルシリサイド層を形成する場合、一般に、ニッケルシリサイド層の厚さの０．８倍の厚さのシリコン層がニッケルシリサイド層の形成に使われる。ニッケル膜の代わりにニッケル−プラチナ合金膜を用い、ニッケルシリサイド層の代わりにニッケル−プラチナ合金シリサイド層を形成する場合も同様である。したがって、シリコン層２２ａの厚さをシリサイド層２３の厚さの０．８倍より厚く設定すれば、熱処理によってシリサイド層２３を形成する際に、第２の半導体領域２１とシリサイド層２３との間にシリコン層２２ａの下層部を残すことができる。その結果、キャップ層２２を確実に形成することが可能である。   In the above-described manufacturing method, the thickness of the silicon layer (semiconductor layer) 22a is preferably greater than 0.8 times the thickness of the silicide layer 23. When a nickel film is formed on a silicon layer and a nickel silicide layer is formed by heat treatment, a silicon layer having a thickness 0.8 times the thickness of the nickel silicide layer is generally used for forming the nickel silicide layer. The same applies when a nickel-platinum alloy film is used instead of the nickel film and a nickel-platinum alloy silicide layer is formed instead of the nickel silicide layer. Accordingly, if the thickness of the silicon layer 22a is set to be larger than 0.8 times the thickness of the silicide layer 23, the second semiconductor region 21 and the silicide layer 23 are formed when the silicide layer 23 is formed by heat treatment. Thus, the lower layer portion of the silicon layer 22a can be left. As a result, the cap layer 22 can be reliably formed.

以上のように、本実施形態では、炭素を含有したシリコン（ＳｉＣ）で形成された第２の半導体領域２１上に、ｎ型不純物元素を含有したシリコンで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。そして、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低くなっている。本実施形態では、このような構造により、シリサイド層２３のコンタクト抵抗を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。以下、この点について説明を加える。   As described above, in this embodiment, the cap layer 22 formed of silicon containing an n-type impurity element is provided on the second semiconductor region 21 formed of silicon containing silicon (SiC). A silicide layer 23 made of nickel silicide (or nickel-platinum alloy silicide) is provided on the cap layer 22. The carbon concentration of the cap layer 22 is lower than the carbon concentration of the second semiconductor region 21. In the present embodiment, with such a structure, the contact resistance of the silicide layer 23 can be reduced, and the characteristics of the MIS transistor can be improved. Hereinafter, this point will be described.

図３は、ｎ型不純物を含有したシリコン領域における、炭素濃度とキャリア濃度との関係を示した図である。ｎ型不純物にはヒ素（Ａｓ）を用いており、ヒ素濃度は５×１０15／ｃｍ2である。図３に示すように、シリコン領域の炭素濃度が０原子％から０．３原子％程度の範囲では、シリコン領域のキャリア濃度はほとんど低下していない。炭素濃度が０．３原子％程度よりも高くなると、炭素濃度が増加するにしたがってキャリア濃度は低下している。一般的に、キャリア濃度が低下すると、コンタクト抵抗（シリコン領域とシリサイドとの間のコンタクト抵抗）が指数関数的に増大することはよく知られている。したがって、シリコン領域の炭素濃度が０．３原子％程度よりも高くなると、コンタクト抵抗は急激に増大することとなる。 FIG. 3 is a diagram showing the relationship between the carbon concentration and the carrier concentration in a silicon region containing n-type impurities. Arsenic (As) is used as the n-type impurity, and the arsenic concentration is 5 × 10 15 / cm 2 . As shown in FIG. 3, when the carbon concentration in the silicon region is in the range of about 0 atom% to 0.3 atom%, the carrier concentration in the silicon region hardly decreases. When the carbon concentration is higher than about 0.3 atomic%, the carrier concentration decreases as the carbon concentration increases. In general, it is well known that when the carrier concentration decreases, the contact resistance (contact resistance between the silicon region and the silicide) increases exponentially. Therefore, when the carbon concentration in the silicon region is higher than about 0.3 atomic%, the contact resistance increases rapidly.

本実施形態では、キャップ層２２の炭素濃度が低いため、キャップ層２２とシリサイド層２３との間のコンタクト抵抗を十分に下げることができる。その結果、コンタクト抵抗に起因する寄生抵抗成分を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。特に、図３からわかるように、炭素濃度が０原子％から０．３原子％程度の範囲では、キャリア濃度はほとんど低下していない。したがって、キャップ層２２の炭素濃度を０．３原子％以下にすることで、コンタクト抵抗を十分に低くすることができる。   In the present embodiment, since the carbon concentration of the cap layer 22 is low, the contact resistance between the cap layer 22 and the silicide layer 23 can be sufficiently lowered. As a result, the parasitic resistance component caused by the contact resistance can be reduced, and the characteristics of the MIS transistor can be improved. In particular, as can be seen from FIG. 3, when the carbon concentration is in the range of about 0 atomic% to 0.3 atomic%, the carrier concentration hardly decreases. Therefore, the contact resistance can be sufficiently lowered by setting the carbon concentration of the cap layer 22 to 0.3 atomic% or less.

（実施形態２）
次に、本発明の第２の実施形態に係る半導体装置について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。したがって、第１の実施形態で説明した基本的な事項は本実施形態についても当てはまるため、それらの詳細な説明は省略する。また、図面についても、第１の実施形態で示した図１及び図２を用いることができる。 (Embodiment 2)
Next, a semiconductor device according to a second embodiment of the present invention will be described. The basic configuration and the basic manufacturing method are the same as those in the first embodiment. Accordingly, the basic matters described in the first embodiment also apply to this embodiment, and thus detailed description thereof is omitted. Moreover, FIG.1 and FIG.2 shown in 1st Embodiment can be used also about drawing.

本実施形態では、キャップ層２２が、ヒ素（Ａｓ）やリン（Ｐ）等のｎ型不純物元素を含有したＳｉＧｅで形成されている。第１の実施形態と同様、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低い。また、ｎ型不純物元素を含有したＳｉＧｅについても、図３に示した関係と同様の関係を示す。したがって、第１の実施形態と同様、キャップ層２２の炭素濃度は０．３％原子以下であることが好ましい。キャップ層２２には実質的に炭素が含有されていなくてもよい。また、第１の実施形態と同様、キャップ層２２のｎ型不純物元素濃度は、１〜５×１０15／ｃｍ2であることが好ましい。また、後述する理由により、キャップ層２２のゲルマニウム濃度は、第２の半導体領域２１の炭素濃度の１０倍よりも低いことが好ましい。 In the present embodiment, the cap layer 22 is made of SiGe containing an n-type impurity element such as arsenic (As) or phosphorus (P). Similar to the first embodiment, the carbon concentration of the cap layer 22 is lower than the carbon concentration of the second semiconductor region 21. Further, SiGe containing an n-type impurity element shows the same relationship as that shown in FIG. Therefore, as in the first embodiment, the carbon concentration of the cap layer 22 is preferably 0.3% atom or less. The cap layer 22 may not substantially contain carbon. As in the first embodiment, the n-type impurity element concentration of the cap layer 22 is preferably 1 to 5 × 10 15 / cm 2 . Further, for the reason described later, the germanium concentration of the cap layer 22 is preferably lower than 10 times the carbon concentration of the second semiconductor region 21.

シリサイド層２３の基本的な構成は、第１の実施形態と同様である。すなわち、シリサイド層２３は、ニッケルシリサイド（Ｎｉシリサイド）、或いはニッケル−プラチナ合金シリサイド（Ｎｉ−Ｐｔ合金シリサイド）で形成されている。なお、シリサイド層２３にはゲルマニウムは実質的に含有されていない。   The basic configuration of the silicide layer 23 is the same as that of the first embodiment. That is, the silicide layer 23 is formed of nickel silicide (Ni silicide) or nickel-platinum alloy silicide (Ni-Pt alloy silicide). The silicide layer 23 does not substantially contain germanium.

このように、本実施形態では、炭素を含有したシリコン（ＳｉＣ）で形成された第２の半導体領域２１上に、ｎ型不純物元素を含有したＳｉＧｅで形成されたキャップ層２２が設けられ、キャップ層２２上にニッケルシリサイド（或いはニッケル−プラチナ合金シリサイド）で形成されたシリサイド層２３が設けられている。そして、キャップ層２２の炭素濃度は、第２の半導体領域２１の炭素濃度よりも低くなっている。したがって、第１の実施形態と同様、キャップ層２２とシリサイド層２３との間のコンタクト抵抗を十分に下げることができる。その結果、コンタクト抵抗に起因する寄生抵抗成分を低減することができ、ＭＩＳトランジスタの特性を向上させることが可能となる。   Thus, in this embodiment, the cap layer 22 made of SiGe containing an n-type impurity element is provided on the second semiconductor region 21 made of silicon containing silicon (SiC), and the cap A silicide layer 23 made of nickel silicide (or nickel-platinum alloy silicide) is provided on the layer 22. The carbon concentration of the cap layer 22 is lower than the carbon concentration of the second semiconductor region 21. Accordingly, as in the first embodiment, the contact resistance between the cap layer 22 and the silicide layer 23 can be sufficiently reduced. As a result, the parasitic resistance component caused by the contact resistance can be reduced, and the characteristics of the MIS transistor can be improved.

また、キャップ層２２のゲルマニウム濃度を第２の半導体領域２１の炭素濃度の１０倍よりも十分に低くすることで、第１の半導体領域１３に十分な引っ張り応力を印加することができ、ｎ型ＭＩＳトランジスタの電子移動度を確実に向上させることが可能である。以下、この点について説明する。   Further, by making the germanium concentration of the cap layer 22 sufficiently lower than 10 times the carbon concentration of the second semiconductor region 21, a sufficient tensile stress can be applied to the first semiconductor region 13, and the n-type It is possible to reliably improve the electron mobility of the MIS transistor. Hereinafter, this point will be described.

まず、ＳｉＧｅ層（本実施形態ではキャップ層２２に対応）のゲルマニウム濃度と、炭素を含有したシリコン層（本実施形態では第２の半導体領域２１に対応）の炭素濃度との関係について説明する。   First, the relationship between the germanium concentration of the SiGe layer (corresponding to the cap layer 22 in this embodiment) and the carbon concentration of the silicon layer containing carbon (corresponding to the second semiconductor region 21 in this embodiment) will be described.

単結晶Ａ（例えば、単結晶シリコン）上に単結晶Ａとは異なる格子定数を有する単結晶Ｂ（例えば、単結晶ＳｉＧｅ或いは炭素が添加された単結晶シリコン）をエピタキシャル成長させる場合を考える。この場合、エピタキシャル成長層がある厚さになるまでは、転位を導入せずに格子の弾性変形によって格子不整合を吸収することができる。この場合、厚さ方向（エピタキシャル成長方向）に垂直な方向では、単結晶Ｂの格子定数は単結晶Ａの格子定数に一致するが、厚さ方向（エピタキシャル成長方向）では、弾性変形によって単結晶Ｂの格子定数は増加又は減少する。このようなエピタキシャル成長はコヒーレント成長と呼ばれており、エピタキシャル成長層は厚さ方向に垂直な方向で２軸性応力（歪み）を受けている。   Consider a case where a single crystal B (for example, single crystal SiGe to which single crystal SiGe or carbon is added) having a lattice constant different from that of the single crystal A is epitaxially grown on the single crystal A (for example, single crystal silicon). In this case, lattice mismatch can be absorbed by elastic deformation of the lattice without introducing dislocation until the epitaxial growth layer reaches a certain thickness. In this case, the lattice constant of the single crystal B coincides with the lattice constant of the single crystal A in the direction perpendicular to the thickness direction (epitaxial growth direction), but in the thickness direction (epitaxial growth direction), the single crystal B has a lattice constant due to elastic deformation. The lattice constant increases or decreases. Such epitaxial growth is called coherent growth, and the epitaxial growth layer is subjected to biaxial stress (strain) in a direction perpendicular to the thickness direction.

ここで、単結晶ＳｉＧｅ及び炭素が添加された単結晶シリコンのコヒーレント成長について考える。両単結晶の自由な状態での格子定数及び弾性定数を考慮すると、単結晶ＳｉＧｅのゲルマニウム濃度（例えば１０％）が、炭素が添加された単結晶シリコンの炭素濃度（例えば１％）の１０倍程度であると、両者の歪み量の絶対値はほぼ同等になる。すなわち、単結晶ＳｉＧｅの伸び量と、炭素が添加された単結晶シリコンの縮み量とは、ほぼ同等になる。   Here, the coherent growth of single crystal silicon to which single crystal SiGe and carbon are added will be considered. Considering the lattice constant and elastic constant in the free state of both single crystals, the germanium concentration of single crystal SiGe (for example, 10%) is 10 times the carbon concentration of single crystal silicon to which carbon is added (for example, 1%). When the degree is approximately, the absolute values of the distortion amounts of the two are substantially equal. That is, the amount of elongation of the single crystal SiGe and the amount of shrinkage of the single crystal silicon to which carbon is added are substantially equal.

以上のことを考慮すると、炭素を含有したシリコンで形成された第２の半導体領域２１上に、ＳｉＧｅで形成されたキャップ層２２を設けた場合、キャップ層２２のゲルマニウム濃度は第２の半導体領域２１の炭素濃度の１０倍よりも低いことが望ましい。すなわち、第１の半導体領域１３に引っ張り応力を印加して電子移動度を増加させるためには、第２の半導体領域２１を圧縮させなければならない。しかしながら、上述した議論を考慮すると、キャップ層２２のゲルマニウム濃度が第２の半導体領域２１の炭素濃度の１０倍よりも高くなると、第２の半導体領域２１の圧縮が大幅に抑制されてしまう。したがって、キャップ層２２のゲルマニウム濃度を第２の半導体領域２１の炭素濃度の１０倍よりも低くすることで、第１の半導体領域１３に十分な引っ張り応力を印加することができ、ｎ型ＭＩＳトランジスタの電子移動度を向上させることが可能となる。   Considering the above, when the cap layer 22 formed of SiGe is provided on the second semiconductor region 21 formed of silicon containing carbon, the germanium concentration of the cap layer 22 is the second semiconductor region. It is desirable to be lower than 10 times the carbon concentration of 21. That is, in order to increase the electron mobility by applying a tensile stress to the first semiconductor region 13, the second semiconductor region 21 must be compressed. However, in consideration of the above-described argument, when the germanium concentration of the cap layer 22 is higher than 10 times the carbon concentration of the second semiconductor region 21, the compression of the second semiconductor region 21 is significantly suppressed. Therefore, by making the germanium concentration of the cap layer 22 lower than 10 times the carbon concentration of the second semiconductor region 21, a sufficient tensile stress can be applied to the first semiconductor region 13, and the n-type MIS transistor. It is possible to improve the electron mobility.

なお、上述した第１及び第２の実施形態では、第１の半導体領域１３はシリコンで形成されていたが、第１の半導体領域１３はシリコンを主成分として含んだ半導体で形成されていればよい。例えば、第１の半導体領域１３の少なくともチャネル領域にＧｅが添加されていてもよい。   In the first and second embodiments described above, the first semiconductor region 13 is formed of silicon. However, if the first semiconductor region 13 is formed of a semiconductor containing silicon as a main component, the first semiconductor region 13 is formed of silicon. Good. For example, Ge may be added to at least the channel region of the first semiconductor region 13.

以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。   Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. Furthermore, the above embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent elements. For example, even if several constituent requirements are deleted from the disclosed constituent requirements, the invention can be extracted as an invention as long as a predetermined effect can be obtained.

本発明の第１及び第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。It is sectional drawing which showed typically the structure of the semiconductor device which concerns on the 1st and 2nd embodiment of this invention. 本発明の第１及び第２の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。It is sectional drawing which showed typically a part of manufacturing method of the semiconductor device which concerns on the 1st and 2nd embodiment of this invention. ｎ型不純物を含有したシリコン領域における、炭素濃度とキャリア濃度との関係を示した図である。It is the figure which showed the relationship between the carbon concentration and the carrier concentration in the silicon region containing the n-type impurity.

符号の説明Explanation of symbols

１１…シリコン基板 １２…素子分離絶縁領域
１３…第１の半導体領域 １４…溝
１５…ゲート絶縁膜 １６…ゲート電極
１７…側壁酸化膜 １８…側壁窒化膜 １９…上部窒化膜
２０…エクステンション領域 ２１…第２の半導体領域
２２…キャップ層 ２３…シリサイド層 DESCRIPTION OF SYMBOLS 11 ... Silicon substrate 12 ... Element isolation insulating region 13 ... 1st semiconductor region 14 ... Groove 15 ... Gate insulating film 16 ... Gate electrode 17 ... Side wall oxide film 18 ... Side wall nitride film 19 ... Upper nitride film 20 ... Extension region 21 ... Second semiconductor region 22 ... Cap layer 23 ... Silicide layer

Claims (5)

チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域と、
前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域と、
前記第２の半導体領域上に設けられ、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低いキャップ層と、
前記キャップ層上に設けられ、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層と、
を備えたことを特徴とする半導体装置。 A first semiconductor region having a channel region and containing silicon as a main component;
A second semiconductor region formed of silicon containing carbon sandwiching the first semiconductor region and applying stress to the first semiconductor region;
A cap layer provided on the second semiconductor region, formed of silicon containing an impurity element or SiGe containing an impurity element, having a carbon concentration lower than that of the second semiconductor region;
A silicide layer provided on the cap layer and formed of nickel silicide or nickel-platinum alloy silicide;
A semiconductor device comprising: 前記キャップ層の炭素濃度は、０．３原子％以下である
ことを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein a carbon concentration of the cap layer is 0.3 atomic% or less. 前記キャップ層には実質的に炭素は含有されていない
ことを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein substantially no carbon is contained in the cap layer. チャネル領域を有し、シリコンを主成分として含んだ第１の半導体領域を形成する工程と、
前記第１の半導体領域を挟み、炭素を含有したシリコンで形成され、前記第１の半導体領域に応力を印加する第２の半導体領域を形成する工程と、
前記第２の半導体領域上に、不純物元素を含有したシリコン又は不純物元素を含有したＳｉＧｅで形成され、前記第２の半導体領域よりも炭素濃度が低い半導体層を形成する工程と、
前記半導体層上に、ニッケル又はニッケル−プラチナ合金で形成された金属膜を形成する工程と、
前記半導体層の上層部と前記金属膜とを反応させて、ニッケルシリサイド又はニッケル−プラチナ合金シリサイドで形成されたシリサイド層を形成するとともに、前記半導体層の下層部によってキャップ層を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 Forming a first semiconductor region having a channel region and containing silicon as a main component;
Forming a second semiconductor region sandwiched between the first semiconductor regions and formed of silicon containing carbon and applying stress to the first semiconductor region;
Forming a semiconductor layer formed of silicon containing an impurity element or SiGe containing an impurity element on the second semiconductor region and having a carbon concentration lower than that of the second semiconductor region;
Forming a metal film formed of nickel or a nickel-platinum alloy on the semiconductor layer;
Reacting the upper layer portion of the semiconductor layer with the metal film to form a silicide layer formed of nickel silicide or nickel-platinum alloy silicide, and forming a cap layer by the lower layer portion of the semiconductor layer;
A method for manufacturing a semiconductor device, comprising: 前記半導体層の厚さは、前記シリサイド層の厚さの０．８倍より厚い
ことを特徴とする請求項４に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 4, wherein the thickness of the semiconductor layer is greater than 0.8 times the thickness of the silicide layer.
JP2007297026A 2007-11-15 2007-11-15 Semiconductor device and manufacturing method thereof Withdrawn JP2009123961A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007297026A JP2009123961A (en) 2007-11-15 2007-11-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007297026A JP2009123961A (en) 2007-11-15 2007-11-15 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009123961A true JP2009123961A (en) 2009-06-04

Family

ID=40815789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297026A Withdrawn JP2009123961A (en) 2007-11-15 2007-11-15 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009123961A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129952B2 (en) 2012-11-22 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9214530B2 (en) 2012-11-22 2015-12-15 Samsung Electronic Co., Ltd. Methods of forming semiconductor devices including a stressor in a recess

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129952B2 (en) 2012-11-22 2015-09-08 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9214530B2 (en) 2012-11-22 2015-12-15 Samsung Electronic Co., Ltd. Methods of forming semiconductor devices including a stressor in a recess
US9257520B2 (en) 2012-11-22 2016-02-09 Samsung Electronics Co, Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9397216B2 (en) 2012-11-22 2016-07-19 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9520497B2 (en) 2012-11-22 2016-12-13 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9537009B2 (en) 2012-11-22 2017-01-03 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9548301B2 (en) 2012-11-22 2017-01-17 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9741855B2 (en) 2012-11-22 2017-08-22 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same
US9768300B2 (en) 2012-11-22 2017-09-19 Samsung Electronics Co., Ltd. Semiconductor devices including a stressor in a recess and methods of forming the same

Similar Documents

Publication Publication Date Title
US7750381B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI333243B (en) A tensile strained nmos transistor using group iii-n source/drain regions
US8912567B2 (en) Strained channel transistor and method of fabrication thereof
US7164163B2 (en) Strained transistor with hybrid-strain inducing layer
US7910445B2 (en) Semiconductor device and method of fabricating the same
US8154050B2 (en) Semiconductor device with semiconductor epitaxial layers buried in source/drain regions, and fabrication method of the same
US8907425B2 (en) Semiconductor device
US20090085123A1 (en) Semiconductor device and method for fabricating the same
JP4426988B2 (en) Method for manufacturing p-channel MOS transistor
JP2006253317A (en) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND p-CHANNEL MOS TRANSISTOR
US8551849B2 (en) Semiconductor device and method of manufacturing the same
JP5329835B2 (en) Manufacturing method of semiconductor device
US20120256265A1 (en) Semiconductor device and manufacturing method thereof
JP2008071890A (en) Semiconductor device and its manufacturing method
JP2008177319A (en) Semiconductor device manufacturing method and semiconductor device
JP5200476B2 (en) Semiconductor device and manufacturing method thereof
US7986013B2 (en) Semiconductor device having SiGe semiconductor regions
JP4997752B2 (en) Manufacturing method of semiconductor device
JP2009123961A (en) Semiconductor device and manufacturing method thereof
US20080179629A1 (en) Semiconductor device
JP5206427B2 (en) Manufacturing method of semiconductor device
JP2005209980A (en) Semiconductor device and method for manufacturing the same
KR100760912B1 (en) Semiconductor Device and Method for Fabricating The Same
KR100788353B1 (en) Semiconductor Device and Method for Fabricating The Same
JP2010123848A (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110201