JP2009123388A - Method of manufacturing display panel - Google Patents

Method of manufacturing display panel Download PDF

Info

Publication number
JP2009123388A
JP2009123388A JP2007293433A JP2007293433A JP2009123388A JP 2009123388 A JP2009123388 A JP 2009123388A JP 2007293433 A JP2007293433 A JP 2007293433A JP 2007293433 A JP2007293433 A JP 2007293433A JP 2009123388 A JP2009123388 A JP 2009123388A
Authority
JP
Japan
Prior art keywords
substrate
dividing
manufacturing
display panel
mother substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007293433A
Other languages
Japanese (ja)
Inventor
Hiroshi Kojima
浩史 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2007293433A priority Critical patent/JP2009123388A/en
Publication of JP2009123388A publication Critical patent/JP2009123388A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method easily reducing manufacturing cost and achieving effective use of materials. <P>SOLUTION: When manufacturing the front substrate of a PDP, a separating step of separating a front mother substrate, and a non-defective unit screening step of screening non-defective units from the front substrates separated in the separating step are executed between a dielectric layer forming step and a protective layer forming step. In the protective layer forming step, a protective layer is formed for every front substrate screened as the non-defective unit in the non-defective unit screening step. Accordingly, since the front mother substrate is separated into two front substrates, and the protective layer is formed only for the front substrate screened as the non-defective unit, even if a defective front substrate exists in the front mother substrate, superposing work of the defective substrate is not executed. Also, since the protective layer is not formed for the defective front substrate, wasteful consumption of materials can be suppressed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、表示パネルの製造方法に関する。   The present invention relates to a method for manufacturing a display panel.

従来、表示パネルの製造において、コスト削減のために、1枚のマザー基板内に複数の表示パネル形成領域を形成した後、複数に分断して、貼り合わせることで複数の表示パネルを製造する方法が知られている(例えば、特許文献1参照)。   Conventionally, in manufacturing a display panel, a method of manufacturing a plurality of display panels by forming a plurality of display panel forming regions in one mother substrate, dividing the plurality of display panels, and bonding them together to reduce costs. Is known (see, for example, Patent Document 1).

この特許文献1に記載のものは、多面取りの大型の前面基板(以下、前面マザー基板と称す)と、多面取りの大型の背面基板(以下、背面マザー基板と称す。)とのそれぞれの表面に、各構造体を複数のパネル領域を有するように形成して、各パネル領域の欠陥を検査する。この後、この検査結果に基づいて、両マザー基板の最適な組合せを算出する。そして、この組合せで両マザー基板を貼り合わせてから、パネル単位に分割する構成が採られている。   The one described in Patent Document 1 is a surface of each of a large multi-chamber front substrate (hereinafter referred to as a front mother substrate) and a multi-chamber large rear substrate (hereinafter referred to as a back mother substrate). In addition, each structure is formed to have a plurality of panel regions, and defects in each panel region are inspected. Thereafter, the optimum combination of both mother boards is calculated based on the inspection result. And the structure which divides | segments into a panel unit is taken after bonding both mother board | substrates by this combination.

特開2000−268726号公報JP 2000-268726 A

しかしながら、特許文献1に記載のような構成では、1枚のマザー基板中に不良となるパネル領域が多い場合でも、そのマザー基板を貼り合わせるので、不良となるパネル領域に対する貼り合わせ作業が無駄になってしまう。このため、製造コストの削減や構造物形成用材料の有効利用を図ることができないおそれがあるという問題点が一例として挙げられる。   However, in the configuration described in Patent Document 1, even when there are many defective panel areas in one mother board, the mother boards are bonded together, so that the bonding operation for the defective panel areas is wasted. turn into. For this reason, the problem that there exists a possibility that reduction of manufacturing cost and effective utilization of the material for structure formation may not be aimed at is mentioned as an example.

本発明は、上記のような問題に鑑みて、製造コストの削減や材料の有効利用を容易に図れる表示パネルの製造方法を提供することを1つの目的とする。   In view of the above-described problems, an object of the present invention is to provide a display panel manufacturing method that can easily reduce manufacturing costs and effectively use materials.

請求項1に記載の発明は、複数の表示パネル形成領域を有するマザー基板を用いて、複数の異なる構造物形成処理工程を順次実施する表示パネルの製造方法であって、第1の前記構造物形成処理工程と、この第1の構造物形成処理工程の後に実施される第2の前記構造物形成処理工程との間に、前記マザー基板を分断する第1の分断工程と、この第1の分断工程後で分断されて得られた基板から良品を選別する良品選別工程と、を実施し、この良品選別工程以降の前記構造物形成処理工程を前記良品と選別された基板ごとに実施することを特徴とする表示パネルの製造方法である。   The invention according to claim 1 is a method for manufacturing a display panel in which a plurality of different structure formation processing steps are sequentially performed using a mother substrate having a plurality of display panel formation regions, wherein the first structure A first dividing step of dividing the mother substrate between the forming processing step and the second structure forming processing step performed after the first structure forming processing step; A non-defective product selecting step for selecting non-defective products from the substrate obtained by dividing after the dividing step, and the structure forming process after the non-defective product selecting step is performed for each substrate selected as the non-defective product. A display panel manufacturing method characterized by the above.

請求項3に記載の発明は、前面マザー基板および背面マザー基板の各々に対して、複数の異なる構造物形成処理工程を順次実施する表示パネルの製造方法であって、前面マザー基板および背面マザー基板のうち少なくとも一方のマザー基板に対する所定の前記構造物形成処理工程の間に、前記少なくとも一方のマザー基板を分断する第1の分断工程と、この第1の分断工程で分断されて得られた基板から良品を選別する良品選別工程と、を実施し、この良品選別工程以降の前記構造物形成処理工程を前記良品と選別された基板ごとに実施することを特徴とする表示パネルの製造方法である。   The invention according to claim 3 is a method for manufacturing a display panel, in which a plurality of different structure forming processes are sequentially performed on each of the front mother substrate and the rear mother substrate, the front mother substrate and the rear mother substrate. A first dividing step of dividing the at least one mother substrate during the predetermined structure formation processing step for at least one of the mother substrates, and a substrate obtained by dividing in the first dividing step And a non-defective product sorting step for sorting non-defective products from the non-defective product, and the structure forming process after the non-defective product sorting step is performed for each substrate selected as the good product. .

以下、本発明に係る一実施形態を図面に基づいて説明する。
なお、本実施形態ではプラズマディスプレイパネルを例示するが、これに限らず、本発明は液晶表示パネルや、有機ELパネル、FED、電気泳動ディスプレイパネルなどのディスプレイパネルのガラス基板などにも適用可能である。
Hereinafter, an embodiment according to the present invention will be described with reference to the drawings.
In the present embodiment, a plasma display panel is illustrated, but the present invention is not limited to this, and the present invention can also be applied to a liquid crystal display panel, a glass substrate of a display panel such as an organic EL panel, FED, and electrophoresis display panel. is there.

[プラズマディスプレイパネル]
まず、本発明の一実施形態の製造方法により製造されるPDP(プラズマディスプレイパネル)の構成について説明する。
図1は、PDPを示した分解斜視図である。
図1に示すように、表示パネルとしてのPDP100は、放電空間101を介して互いに対向配置された前面基板102と背面基板103とを備えている。
[Plasma display panel]
First, the configuration of a PDP (plasma display panel) manufactured by the manufacturing method of one embodiment of the present invention will be described.
FIG. 1 is an exploded perspective view showing a PDP.
As shown in FIG. 1, a PDP 100 as a display panel includes a front substrate 102 and a rear substrate 103 that are arranged to face each other with a discharge space 101 interposed therebetween.

前面基板102の内面側には、互いに平行に配設された複数の透明電極104と、この透明電極104に沿って設けられた図示しないバス電極と、吸光性材料からなる複数のブラックストライプ105と、誘電体層106と、保護層107と、などがそれぞれ設けられている。
背面基板103の内面側には、互いに平行に配設された複数のアドレス電極108と、アドレス電極保護層109と、井桁形状の隔壁110と、などがそれぞれ設けられている。
そして、隔壁110により形成された複数の表示セルとしての放電セル111の内部には、それぞれ赤(R)、緑(G)、青(B)の3原色の蛍光体層112R,112G,112Bが順に形成されている。放電空間101の内部、すなわちそれぞれの放電セル111の内部は、ネオンガスなどの放電ガスが充填され、外気との間で密閉されている。
On the inner surface side of the front substrate 102, a plurality of transparent electrodes 104 arranged in parallel to each other, a bus electrode (not shown) provided along the transparent electrodes 104, and a plurality of black stripes 105 made of a light-absorbing material, A dielectric layer 106, a protective layer 107, and the like are provided.
On the inner surface side of the back substrate 103, a plurality of address electrodes 108, an address electrode protection layer 109, a cross-shaped partition 110, and the like, which are arranged in parallel with each other, are provided.
The phosphor cells 112R, 112G, and 112B of the three primary colors of red (R), green (G), and blue (B) are respectively formed in the discharge cells 111 as the plurality of display cells formed by the barrier ribs 110. It is formed in order. The inside of the discharge space 101, that is, the inside of each discharge cell 111, is filled with a discharge gas such as neon gas and sealed with the outside air.

[プラズマディスプレイの製造方法]
次に、PDP100の製造方法について、図面を参照して説明する。
図2は、PDPの製造方法を示すフローチャートである。
[Plasma display manufacturing method]
Next, the manufacturing method of PDP100 is demonstrated with reference to drawings.
FIG. 2 is a flowchart showing a method for manufacturing a PDP.

まず、図2に示すように、PDP100を製造する際には、前面基板製造工程を実施する。
この前面基板製造工程では、前面基板102を2枚取ることが可能なサイズの前面マザー基板を準備して、製造装置に投入する(ステップS1:前面マザー基板投入工程)。そして、前面マザー基板を十分洗浄して、その内側面に透明電極材料層を形成して、フォトリソグラフィ法などにより透明電極104をパターン形成する(ステップS2:透明電極形成工程)。
First, as shown in FIG. 2, when manufacturing the PDP 100, a front substrate manufacturing process is performed.
In this front substrate manufacturing process, a front mother substrate having a size capable of taking two front substrates 102 is prepared and loaded into the manufacturing apparatus (step S1: front mother substrate loading process). Then, the front mother substrate is sufficiently washed to form a transparent electrode material layer on the inner surface thereof, and the transparent electrode 104 is patterned by photolithography or the like (step S2: transparent electrode forming step).

次に、透明電極104上にスクリーン印刷法などにより導電性ペーストのパターンを積層形成し、これを焼成してバス電極を形成する(ステップS3:バス電極形成工程)。
さらに、このバス電極形成工程の後、バス電極間に例えば黒色無機顔料のペーストパターンを塗布して、これを焼成して複数のブラックストライプ105を形成する。次に、誘電体層106を形成するための誘電体ペーストを、ダイコータやスクリーン印刷法などにより、透明電極104、バス電極、ブラックストライプ105を被覆する状態に設ける。そして、これを焼成して、構造物としての誘電体層106を形成する(ステップS4:誘電体層形成工程(本発明の構造物形成処理工程))。
これらステップS2〜ステップS4の各工程では、1枚の前面マザー基板上に、2枚の前面基板102に対応する透明電極104、バス電極、ブラックストライプ105、誘電体層106が形成される。
Next, a conductive paste pattern is formed on the transparent electrode 104 by screen printing or the like, and is fired to form a bus electrode (step S3: bus electrode forming step).
Further, after the bus electrode forming step, for example, a paste pattern of a black inorganic pigment is applied between the bus electrodes, and this is baked to form a plurality of black stripes 105. Next, a dielectric paste for forming the dielectric layer 106 is provided so as to cover the transparent electrode 104, the bus electrode, and the black stripe 105 by a die coater, a screen printing method, or the like. And this is baked and the dielectric material layer 106 as a structure is formed (step S4: dielectric material layer formation process (structure formation processing process of this invention)).
In each of these steps S2 to S4, the transparent electrode 104, the bus electrode, the black stripe 105, and the dielectric layer 106 corresponding to the two front substrates 102 are formed on one front mother substrate.

そして、この前面マザー基板を2枚の前面基板102に分断する(ステップS5:分断工程(本発明の第1の分断工程))。この分断工程では、カッタやレーザを用いた切断、熱応力を応用した切断など、前面マザー基板を分断可能ないずれの方法を適用してもよい。
次に、この分断工程で分断されて得られた前面基板102のエッジを面取り加工する(ステップS6:エッジ面取り工程)。
そして、このエッジが面取りされた前面基板102から良品を選別する(ステップS7:良品選別工程)。この良品選別工程では、透明電極104、バス電極、ブラックストライプ105、誘電体層106の位置ずれや変形があるか否か、分断工程やエッジ面取り工程で前面基板102に欠けや割れが発生したか否かなどの基準により、良品を選別する。
Then, the front mother substrate is divided into two front substrates 102 (step S5: dividing step (first dividing step of the present invention)). In this dividing step, any method capable of dividing the front mother substrate, such as cutting using a cutter or laser, or cutting using thermal stress, may be applied.
Next, the edge of the front substrate 102 obtained by cutting in this cutting process is chamfered (step S6: edge chamfering process).
Then, non-defective products are selected from the front substrate 102 having the chamfered edges (step S7: non-defective product selecting step). In the non-defective product selection process, whether or not the transparent electrode 104, the bus electrode, the black stripe 105, and the dielectric layer 106 are misaligned or deformed. Select non-defective products based on criteria such as whether or not.

次に、良品選別工程で良品として選別された前面基板102に、誘電体層106を被覆する状態で構造物としての保護層107を形成する(ステップS8:保護層形成工程(本発明の構造物形成処理工程))。この保護層形成工程では、真空装置内に1枚の前面基板102を投入し、MgO(酸化マグネシウム)を真空蒸着することで、保護層107を形成する。   Next, a protective layer 107 as a structure is formed on the front substrate 102 selected as a non-defective product in the non-defective product selection process so as to cover the dielectric layer 106 (step S8: protective layer forming process (structure of the present invention) Formation processing step)). In this protective layer forming step, one protective substrate 107 is formed by putting one front substrate 102 in a vacuum apparatus and vacuum depositing MgO (magnesium oxide).

ここで、前面マザー基板を分断せずに真空蒸着する場合、真空チャンバを2枚の前面基板102を投入可能なサイズにする必要がある。
真空チャンバが大きくなると、蒸着ガンの本数を増やす必要がある。そして、蒸着ガンが増えると、その性能ばらつきにより、基板面内における成膜のばらつきが大きくなるおそれがある。また、真空チャンバの大型化に伴い、建物が大型化したり、設備コストが増大したりしてしまうおそれがある。さらに、真空チャンバが大きくなると、チャンバ内の減圧に時間がかかり、タクトタイムが長期化してしまうおそれがある。
一方、本実施形態では、前面マザー基板を分断して真空蒸着するため、真空チャンバとして、1枚の前面基板102のみを投入可能なサイズにすることができる。このため、成膜のばらつき、建物の大型化、設備コストの増大を抑制できる。さらに、チャンバ内の減圧時間を短くでき、タクトタイムの短縮が可能となる。
Here, when vacuum deposition is performed without dividing the front mother substrate, the vacuum chamber needs to be sized so that the two front substrates 102 can be loaded.
As the vacuum chamber becomes larger, it is necessary to increase the number of vapor deposition guns. If the number of vapor deposition guns increases, there may be a large variation in film formation in the substrate surface due to variation in performance. Moreover, with the increase in size of the vacuum chamber, there is a risk that the building will be increased in size or the equipment cost will increase. Furthermore, when the vacuum chamber becomes large, it takes time to depressurize the chamber, and the tact time may be prolonged.
On the other hand, in this embodiment, since the front mother substrate is divided and vacuum deposited, the vacuum chamber can be sized so that only one front substrate 102 can be charged. For this reason, the dispersion | variation in film-forming, the enlargement of a building, and the increase in equipment cost can be suppressed. Furthermore, the decompression time in the chamber can be shortened, and the tact time can be shortened.

また、上記の前面基板製造工程と平行して、背面基板製造工程を実施する。
この背面基板製造工程では、背面基板103を2枚取ることが可能なサイズの背面マザー基板を準備する。そして、製造装置に投入し(ステップS9:背面マザー基板投入工程)、背面マザー基板を十分洗浄して、その内側面に例えばAl膜を形成して、フォトリソグラフィ法によりアドレス電極108をパターン形成する(ステップS10:アドレス電極形成工程)。
Moreover, a back substrate manufacturing process is implemented in parallel with said front substrate manufacturing process.
In this rear substrate manufacturing process, a rear mother substrate having a size capable of taking two rear substrates 103 is prepared. Then, it is put into a manufacturing apparatus (step S9: back mother substrate loading process), the back mother substrate is sufficiently cleaned, an Al film is formed on the inner surface, and the address electrodes 108 are patterned by photolithography. (Step S10: Address electrode forming step).

次に、このアドレス電極108の上に、ガラスペースト等の誘電材料ペーストをスクリーン印刷法、フォトリソグラフィ法、その他の手段によって塗布し、乾燥させる。これによってアドレス電極保護層109が形成され、アドレス電極108が被覆される(ステップS11:アドレス電極保護層形成工程)。
さらに、ガラスペースト等の隔壁形成材料ペーストを塗布して乾燥させ、隔壁形成材料層を形成する。そして、この隔壁形成材料層をサンドブラスト処理などによりパターニングして焼成することにより、構造物としての隔壁110を形成する(ステップS12:隔壁形成工程(本発明の構造物形成処理工程))。
これらステップS10〜ステップS12の各工程では、1枚の背面マザー基板上に、2枚の背面基板103に対応するアドレス電極108、アドレス電極保護層109、隔壁110が形成される。
Next, a dielectric material paste such as glass paste is applied onto the address electrode 108 by screen printing, photolithography, or other means, and dried. As a result, the address electrode protective layer 109 is formed and the address electrode 108 is covered (step S11: address electrode protective layer forming step).
Further, a partition wall forming material paste such as a glass paste is applied and dried to form a partition wall forming material layer. Then, the partition wall forming material layer is patterned and baked by sandblasting or the like to form the partition wall 110 as a structure (step S12: partition wall forming process (structure forming process process of the present invention)).
In each of these steps S10 to S12, the address electrode 108, the address electrode protective layer 109, and the partition 110 corresponding to the two back substrates 103 are formed on one back mother substrate.

そして、背面マザー基板を2枚の背面基板103に分断し(ステップS13:分断工程(本発明の第1の分断工程))、この分断工程で分断されて得られた背面基板103のエッジを面取り加工する(ステップS14:エッジ面取り加工)。さらに、この選別された背面基板103から良品を選別する(ステップS15:良品選別工程)。なお、ステップS13〜S15では、ステップS5〜S7と同様の方法や基準を適用することができる。
次に、良品として選別された背面基板103の放電セル111内部に、スクリーン印刷法、ノズルコータなどにより赤(R)、緑(G)、青(B)の3原色の蛍光体ペーストを塗布し、これを焼成して構造物としての蛍光体層(112R、112G、112B)を形成する(ステップS16:蛍光体層形成工程(本発明の構造物形成処理工程))。この蛍光体層形成工程では、スクリーン印刷機やノズルコータに1枚の背面基板103を投入し、蛍光体ペーストの塗布や焼成を実施する。
Then, the rear mother substrate is divided into two rear substrates 103 (step S13: dividing step (first dividing step of the present invention)), and the edge of the rear substrate 103 obtained by dividing in this dividing step is chamfered. Processing (step S14: edge chamfering). Further, non-defective products are selected from the selected back substrate 103 (step S15: non-defective product selecting step). In steps S13 to S15, the same methods and standards as in steps S5 to S7 can be applied.
Next, a phosphor paste of the three primary colors red (R), green (G), and blue (B) is applied to the inside of the discharge cells 111 of the back substrate 103 selected as non-defective products by a screen printing method, a nozzle coater, etc. This is fired to form phosphor layers (112R, 112G, 112B) as structures (step S16: phosphor layer forming step (structure forming processing step of the present invention)). In this phosphor layer forming step, one back substrate 103 is put into a screen printer or a nozzle coater, and phosphor paste is applied and baked.

ここで、背面マザー基板を分断せずに蛍光体層112R,112G,112Bを形成する場合、スクリーン印刷機やノズルコータ、あるいは焼成装置を2枚の背面基板103を投入可能なサイズにする必要があり、建物の大型化や設備コストの増大を招くおそれがある。また、蛍光体ペーストの塗布にスクリーン印刷法を適用すると、基板の台形変形によるパターン位置精度や、連続印刷に伴うスクリーン版の歪みなどによる位置精度の問題が生じるおそれがある。さらに、ノズルコータを適用すると、基板の台形変形や、ノズルの移動精度により、パターン位置精度の問題が生じるおそれがある。
一方、本実施形態では、背面マザー基板を分断して蛍光体層112R,112G,112Bを形成するため、スクリーン印刷機やノズルコータ、あるいは焼成装置として、1枚の背面基板103のみを投入可能なサイズを適用することができる。よって、建物の大型化や設備コストの増大を抑制できる。また、スクリーン印刷法を適用する場合、スクリーン版に対する位置ずれや、連続印刷によるスクリーン版の歪みによる影響を抑えることができる。さらに、ノズルコータを適用する場合、基板の台形変形やノズルの移動精度による影響を抑えることができる。
Here, when the phosphor layers 112R, 112G, and 112B are formed without dividing the rear mother substrate, it is necessary to use a screen printer, a nozzle coater, or a baking device that is sized so that the two rear substrates 103 can be loaded. There is a risk of increasing the size of the building and increasing the equipment cost. In addition, when the screen printing method is applied to the application of the phosphor paste, there may be a problem of pattern accuracy due to trapezoidal deformation of the substrate and positional accuracy due to distortion of the screen plate accompanying continuous printing. Furthermore, when the nozzle coater is applied, there is a possibility that a problem of pattern position accuracy may occur due to the trapezoidal deformation of the substrate and the movement accuracy of the nozzle.
On the other hand, in this embodiment, since the back mother substrate is divided to form the phosphor layers 112R, 112G, and 112B, a size capable of loading only one back substrate 103 as a screen printer, a nozzle coater, or a baking apparatus. Can be applied. Therefore, it is possible to suppress an increase in the size of the building and an increase in equipment costs. Further, when the screen printing method is applied, it is possible to suppress the influence of the positional deviation with respect to the screen plate and the distortion of the screen plate due to continuous printing. Furthermore, when a nozzle coater is applied, the influence of the trapezoidal deformation of the substrate and the movement accuracy of the nozzle can be suppressed.

そして、蛍光体層形成工程の後、例えば低融点ガラス粉末にアクリルなどの樹脂とターピネオールなどの溶剤で混練したペーストを用いて、図示しないシールフリットをアドレス電極保護層109の周縁に略沿う状態に設ける(ステップS17:シールフリット形成工程)。   Then, after the phosphor layer forming step, for example, using a paste kneaded with a low melting point glass powder with a resin such as acrylic and a solvent such as terpineol, a seal frit (not shown) is brought into a state substantially along the periphery of the address electrode protective layer 109. Provided (step S17: seal frit forming step).

次に、ステップS1〜S8の前面基板製造工程にて製造した前面基板102と、ステップS9〜S17の背面基板製造工程にて製造した背面基板103とを、所定の位置関係で重ね合わせる(ステップS18:組立工程)。
そして、この組立工程で重ね合わされた前面基板102と背面基板103とを、シールフリット中の低融点ガラスが溶解する温度以上の所定の温度で加熱して、低融点ガラスを軟化溶融させる。この後、低融点ガラスが凝固する温度まで降温させて、前面基板102と背面基板103との間の内部空間を封着する(ステップS19:封着工程)。これにより、前面基板102と背面基板103との間には、放電空間101を含んだ密封空間が形成される。
Next, the front substrate 102 manufactured in the front substrate manufacturing process in steps S1 to S8 and the back substrate 103 manufactured in the back substrate manufacturing process in steps S9 to S17 are superposed in a predetermined positional relationship (step S18). :Assembly process).
Then, the front substrate 102 and the back substrate 103 overlapped in this assembly process are heated at a predetermined temperature equal to or higher than the temperature at which the low melting glass in the seal frit is melted to soften and melt the low melting glass. Thereafter, the temperature is lowered to a temperature at which the low melting point glass is solidified, and the internal space between the front substrate 102 and the rear substrate 103 is sealed (step S19: sealing step). Thereby, a sealed space including the discharge space 101 is formed between the front substrate 102 and the rear substrate 103.

この後、前面基板102と背面基板103とをシールフリットが凝固する温度まで降温して、図示しないチップ管を介して、封着工程にて形成した密封空間内部の気体を真空ポンプなどにより排気する(ステップS20:排気工程)。これにより、各種構造物中に含まれた樹脂や溶剤などのガス成分が密封空間内部から排出されるとともに、密封空間内の圧力が密封空間外の圧力よりも低い減圧状態となる。
さらに、封着工程における最高温度よりも低い温度で、図示しないチップ管を介して、上記した空間内部に放電ガスを導入し、この空間内部が、例えば6.7×104Pa(500Torr)程度となる状態に圧力調整する。そして、チップ管の先端を加熱してチップ管を溶融させ、チップ管自体を封止する(ステップS21:ガス導入工程)。
そして、点灯検査を実施して(ステップS22:点灯検査工程)、PDP100が完成する。
Thereafter, the front substrate 102 and the rear substrate 103 are cooled to a temperature at which the seal frit solidifies, and the gas in the sealed space formed in the sealing step is exhausted by a vacuum pump or the like through a tip tube (not shown). (Step S20: exhaust process). As a result, gas components such as resin and solvent contained in various structures are discharged from the sealed space, and the pressure in the sealed space is lower than the pressure outside the sealed space.
Further, a discharge gas is introduced into the above space through a tip tube (not shown) at a temperature lower than the maximum temperature in the sealing step, and the inside of the space is, for example, about 6.7 × 10 4 Pa (500 Torr). Adjust the pressure so that Then, the tip of the tip tube is heated to melt the tip tube, and the tip tube itself is sealed (step S21: gas introduction step).
Then, a lighting inspection is performed (step S22: lighting inspection step), and the PDP 100 is completed.

[PDPの製造方法の作用効果]
以上のPDP100の製造方法によれば、以下の作用効果が期待できる。
[Effects of PDP manufacturing method]
According to the manufacturing method of the above PDP 100, the following effects can be expected.

(1)PDP100の前面基板102の製造時において、誘電体層106を形成する誘電体層形成工程と、保護層107を形成する保護層形成工程との間に、前面マザー基板を分断する分断工程を実施する。さらに、良品選別工程において、分断工程で分断されて得られた前面基板102から良品を選別する。そして、保護層形成工程において、良品選別工程で良品と選別された前面基板102ごとに保護層107を形成する。
このため、前面マザー基板を2枚の前面基板102に分断して、良品として選別された前面基板102のみに対して、保護層107を形成するので、前面マザー基板に不良となる前面基板102が存在していたとしても、この不良の前面基板102の重ね合わせ作業を実施することがない。また、不良となる前面基板102に対して保護層107を形成しないので、無駄な材料の消費を抑制できる。さらには、保護層形成工程における処理時間の短縮化、処理の効率化を容易に図ることができる。したがって、製造コストの削減や材料の有効利用を容易に図ることができる。
そして、保護層形成工程で処理する基板の大きさを、それ以前の工程で処理する基板よりも小さくするので、保護層形成工程で用いる設備の大型化を招くことがなくなり、設備コストの上昇や、設備を設定する建屋の大型化を抑制できる。そして、保護層形成工程において処理する基板が大型化しないので、前面基板102面内における誘電体層106の形成状態にばらつきが生じるのを抑制することができる。
また、分断工程以降の工程における処理基板の小型化により、処理プロセスの選択肢を増加させることができる。すなわち、基板が大型化した場合、面内分布などの不均一性が問題となり、採用できないプロセスが出てくる。これに対して、製造工程の途中に、基板を小さくする分断工程を設けることにより、面内分布などの不均一性の問題を解消でき、プロセスの選択肢を増加させることができる。
さらに、工程によっては、前面マザー基板から取れる前面基板102の枚数が少ない方(以下、面取り数が少ない前面マザー基板と称す)が処理タクトタイムが短い場合がある。また、同じ処理能力を持たせても、面取り数が少ない前面マザー基板に対応する設備を複数台設置した方が設備投資が安価な設備もある。本発明を用いることにより、これらの処理タクトタイムや設備価格などによって柔軟に生産プロセスを対応させることができる。
(1) A dividing step of dividing the front mother substrate between the dielectric layer forming step of forming the dielectric layer 106 and the protective layer forming step of forming the protective layer 107 when the front substrate 102 of the PDP 100 is manufactured. To implement. Furthermore, in the non-defective product selection step, the non-defective product is selected from the front substrate 102 obtained by the division in the dividing step. In the protective layer forming step, the protective layer 107 is formed for each front substrate 102 that has been selected as a non-defective product in the non-defective product selecting step.
For this reason, the front mother substrate is divided into two front substrates 102, and the protective layer 107 is formed only on the front substrate 102 selected as a non-defective product. Even if it exists, the overlapping operation of the defective front substrate 102 is not performed. Further, since the protective layer 107 is not formed on the defective front substrate 102, consumption of useless materials can be suppressed. Furthermore, the processing time in the protective layer forming step can be shortened and the processing efficiency can be easily achieved. Therefore, it is possible to easily reduce the manufacturing cost and effectively use the material.
And since the size of the substrate to be processed in the protective layer forming step is made smaller than the substrate to be processed in the previous step, the size of the equipment used in the protective layer forming step is not increased, and the equipment cost is increased. The size of the building where the equipment is set can be suppressed. And since the board | substrate processed in a protective layer formation process does not enlarge, it can suppress that dispersion | variation arises in the formation state of the dielectric material layer 106 in the front substrate 102 surface.
Moreover, the choices of the processing process can be increased by downsizing the processing substrate in the steps after the dividing step. That is, when the substrate is enlarged, non-uniformity such as in-plane distribution becomes a problem, and a process that cannot be adopted appears. On the other hand, by providing a dividing step for reducing the substrate in the middle of the manufacturing process, the problem of non-uniformity such as in-plane distribution can be solved and the number of process options can be increased.
Furthermore, depending on the process, the processing tact time may be shorter when the number of front substrates 102 that can be taken from the front mother substrate is smaller (hereinafter referred to as a front mother substrate with a smaller number of chamfers). In addition, even if the same processing capability is provided, there is a facility in which the capital investment is cheaper if a plurality of facilities corresponding to the front mother substrate with a small number of chamfers are installed. By using the present invention, it is possible to flexibly correspond to the production process depending on the processing tact time and the equipment price.

(2)PDP100の背面基板103の製造時において、隔壁形成工程と、蛍光体層形成工程との間に、背面マザー基板を分断する分断工程と、この分断工程で分断されて得られた背面基板103から良品を選別する良品選別工程と、を実施する。そして、蛍光体層形成工程において、良品選別工程で良品と選別された背面基板103ごとに蛍光体層112R,112G,112Bを形成する。
このため、上述の(1)に示したような前面基板102製造時と同様の作用効果を奏することができる。
特に、本実施形態では、前面基板102および背面基板103のそれぞれの製造時に上述の分断工程、良品選別工程を設けているので、PDP100の製造コストのさらなる削減や材料のさらなる有効利用を容易に図ることができる。
(2) During manufacturing of the back substrate 103 of the PDP 100, a dividing step for dividing the back mother substrate between the partition wall forming step and the phosphor layer forming step, and a back substrate obtained by dividing in this dividing step And a non-defective product selection step of selecting non-defective products from 103. Then, in the phosphor layer forming step, the phosphor layers 112R, 112G, and 112B are formed for each rear substrate 103 that is selected as a non-defective product in the non-defective product selecting step.
For this reason, it is possible to achieve the same effects as those in the manufacturing of the front substrate 102 as shown in (1) above.
In particular, in the present embodiment, since the above-described separation process and non-defective product selection process are provided at the time of manufacturing each of the front substrate 102 and the rear substrate 103, further reduction in manufacturing cost of the PDP 100 and further effective utilization of materials are facilitated. be able to.

(3)真空装置を用いる保護層形成工程の前に、分断工程を実施する。
このため、上述したような作用により、成膜のばらつき、建物の大型化、設備コストの増大を抑制できる。さらに、チャンバ内の減圧時間を短くでき、タクトタイムの短縮が可能となる。
(3) A dividing step is performed before the protective layer forming step using a vacuum apparatus.
For this reason, the effect | action as mentioned above can suppress the dispersion | variation in film-forming, the enlargement of a building, and the increase in equipment cost. Furthermore, the decompression time in the chamber can be shortened, and the tact time can be shortened.

(4)分断工程の後に、前面基板102や背面基板103のエッジを面取り加工するエッジ面取り工程を実施する。
このため、前面基板102のエッジを滑らかにした状態で分断工程以降の工程を実施できるので、エッジが鋭利な状態で各工程を実施する構成と比べて、基板の取り扱いを容易にできる。さらに、基板が接触した場合でも設備の傷付きを防止できる。
(4) After the dividing step, an edge chamfering step for chamfering the edges of the front substrate 102 and the back substrate 103 is performed.
For this reason, since the process after a cutting process can be implemented in the state where the edge of front substrate 102 was smooth, handling of a board can be made easier compared with the composition which implements each process with a sharp edge. Further, even when the substrate comes into contact, the equipment can be prevented from being damaged.

[他の実施形態]
なお、本発明は前述の一実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
[Other Embodiments]
The present invention is not limited to the above-described embodiment, but includes modifications and improvements as long as the object of the present invention can be achieved.

すなわち、前面基板製造工程または背面基板製造工程のみにおいて、分断工程および良品選別工程を実施する構成としてもよい。
また、エッジ面取り工程を実施しなくてもよい。
そして、誘電体層形成工程と、保護層形成工程との間、隔壁形成工程と、蛍光体層形成工程との間以外のタイミングで、分断工程、良品選別工程を実施してもよい。
That is, it is good also as a structure which implements a division | segmentation process and a quality-goods selection process only in a front substrate manufacturing process or a back substrate manufacturing process.
Further, the edge chamfering process may not be performed.
The dividing step and the non-defective product selecting step may be performed at a timing other than between the dielectric layer forming step and the protective layer forming step, and between the partition wall forming step and the phosphor layer forming step.

さらに、前面基板製造工程や背面基板製造工程において、分断工程を複数回実施してもよい。
具体的には、前面基板102を4枚取ることが可能な前面マザー基板を準備して、4枚の前面基板102に対応する透明電極104、バス電極を形成する。そして、バス電極形成工程と、誘電体層形成工程との間に、前面マザー基板を2枚の前面基板102を取ることが可能なサイズに分断する第1の分断工程を実施して、良品を選別する。さらに、この良品として選別された基板に対して、2枚の前面基板102に対応する誘電体層106を形成する。そして、第2の分断工程により2枚の前面基板102を得て良品を選別し、この選別された前面基板102のそれぞれに対して保護層107を形成する構成としてもよい。
なお、良品選別工程は、複数の分断工程を実施する場合であっても、少なくとも1回実施されていればよいが、製造コストの削減や材料の有効利用という観点から、全ての分断工程の後に実施されることが好ましい。
Furthermore, the dividing step may be performed a plurality of times in the front substrate manufacturing process and the back substrate manufacturing process.
Specifically, a front mother substrate capable of taking four front substrates 102 is prepared, and transparent electrodes 104 and bus electrodes corresponding to the four front substrates 102 are formed. Then, between the bus electrode forming step and the dielectric layer forming step, a first dividing step of dividing the front mother substrate into a size that can take two front substrates 102 is performed, Sort out. Further, a dielectric layer 106 corresponding to the two front substrates 102 is formed on the substrate selected as a non-defective product. And it is good also as a structure which obtains the front substrate 102 of 2 sheets by a 2nd division | segmentation process, sorts out a good product, and forms the protective layer 107 with respect to each of this sorted front substrate 102. FIG.
The non-defective product selection step may be performed at least once even if a plurality of division steps are performed, but from the viewpoint of reduction of manufacturing costs and effective use of materials, after all the division steps. Preferably, it is implemented.

また、歩留まりが比較的悪い工程の後や、材料費が高い工程の前に分断工程、良品選別工程を実施してもよい。このような構成によれば、材料費の削減を容易に図ることができる。
そして、例えば1種類の構造物を形成する際にフォトリソグラフィ法を用いる工程において、露光工程、現像工程では、前面マザー基板に対する処理を実施して、この後、分断工程を実施する。そして、焼成工程では、分断工程で分断された前面基板102ごとに対する処理を実施してもよい。
さらに、複数の基板を重ね合わせる表示パネルに限らず、1枚の基板を用いる表示パネルに本発明を適用してもよい。
In addition, the separation process and the non-defective product selection process may be performed after a process with a relatively low yield or before a process with a high material cost. According to such a configuration, the material cost can be easily reduced.
For example, in the process of using a photolithography method when forming one type of structure, in the exposure process and the development process, the front mother substrate is processed, and then the dividing process is performed. And in a baking process, you may implement the process with respect to each front substrate 102 parted by the parting process.
Furthermore, the present invention may be applied not only to a display panel in which a plurality of substrates are stacked, but also to a display panel using a single substrate.

その他、本発明の実施の際の具体的な構造および手順は、本発明の目的を達成できる範囲で他の構造などに適宜変更できる。   In addition, the specific structure and procedure for carrying out the present invention can be appropriately changed to other structures and the like within a range in which the object of the present invention can be achieved.

[実施形態の作用効果]
上記したように、PDP100の前面基板102の製造時において、誘電体層形成工程と、保護層形成工程との間に、前面マザー基板を分断する分断工程と、この分断工程で分断されて得られた前面基板102から良品を選別する良品選別工程と、を実施する。そして、保護層形成工程において、良品選別工程で良品と選別された前面基板102ごとに保護層107を形成する。
このため、前面マザー基板を2枚の前面基板102に分断して、良品として選別された前面基板102のみに対して、保護層107を形成するので、前面マザー基板に不良となる前面基板102が存在していたとしても、この不良の前面基板102の重ね合わせ作業を実施することがない。また、不良となる前面基板102に対して保護層107を形成しないので、無駄な材料の消費を抑制できる。したがって、製造コストの削減や材料の有効利用を容易に図ることができる。
[Effects of Embodiment]
As described above, when the front substrate 102 of the PDP 100 is manufactured, the front mother substrate is divided between the dielectric layer forming step and the protective layer forming step, and the front mother substrate is divided in this dividing step. And a non-defective product selection step of selecting non-defective products from the front substrate 102. In the protective layer forming step, the protective layer 107 is formed for each front substrate 102 that has been selected as a non-defective product in the non-defective product selecting step.
For this reason, the front mother substrate is divided into two front substrates 102, and the protective layer 107 is formed only on the front substrate 102 selected as a non-defective product. Even if it exists, the overlapping operation of the defective front substrate 102 is not performed. Further, since the protective layer 107 is not formed on the defective front substrate 102, consumption of useless materials can be suppressed. Therefore, it is possible to easily reduce the manufacturing cost and effectively use the material.

本発明の一実施形態に係るPDPを示した分解斜視図である。It is the disassembled perspective view which showed PDP which concerns on one Embodiment of this invention. 前記一実施形態におけるPDPの製造方法を示すフローチャートである。It is a flowchart which shows the manufacturing method of PDP in the said one Embodiment.

符号の説明Explanation of symbols

100…表示パネルとしてのPDP
106…構造物としての誘電体層
107…構造物としての保護層
110…構造物としての隔壁
112R,112G,112B…構造物としての蛍光体層
100 ... PDP as a display panel
DESCRIPTION OF SYMBOLS 106 ... Dielectric layer as a structure 107 ... Protective layer as a structure 110 ... Partition as a structure 112R, 112G, 112B ... Phosphor layer as a structure

Claims (7)

複数の表示パネル形成領域を有するマザー基板を用いて、複数の異なる構造物形成処理工程を順次実施する表示パネルの製造方法であって、
第1の前記構造物形成処理工程と、この第1の構造物形成処理工程の後に実施される第2の前記構造物形成処理工程との間に、前記マザー基板を分断する第1の分断工程と、この第1の分断工程後で分断されて得られた基板から良品を選別する良品選別工程と、を実施し、
この良品選別工程以降の前記構造物形成処理工程を前記良品と選別された基板ごとに実施する
ことを特徴とする表示パネルの製造方法。
Using a mother substrate having a plurality of display panel formation regions, a display panel manufacturing method for sequentially performing a plurality of different structure formation processing steps,
A first dividing step of dividing the mother substrate between the first structure forming process and the second structure forming process performed after the first structure forming process. And a non-defective product selecting step of selecting non-defective products from the substrate obtained by dividing after the first dividing step,
The structure forming processing step after the non-defective product selection step is performed for each substrate selected as the non-defective product.
請求項1に記載の表示パネルの製造方法において、
前記第2の構造物形成処理工程の後に実施される第3の前記構造物形成処理工程と、この第3の構造物形成処理工程の後に実施される第4の前記構造物形成処理工程との間に、前記第1の分断工程で分断されて得られた基板をさらに分断する第2の分断工程を実施し、
この第2の分断工程以降の前記構造物形成処理工程を前記分断されて得られた基板ごとに実施する
ことを特徴とする表示パネルの製造方法。
In the manufacturing method of the display panel of Claim 1,
A third structure forming process performed after the second structure forming process and a fourth structure forming process performed after the third structure forming process; In the meantime, a second dividing step for further dividing the substrate obtained by dividing in the first dividing step is performed,
The method for manufacturing a display panel, wherein the structure forming process after the second dividing step is performed for each substrate obtained by the dividing.
前面マザー基板および背面マザー基板の各々に対して、複数の異なる構造物形成処理工程を順次実施する表示パネルの製造方法であって、
前面マザー基板および背面マザー基板のうち少なくとも一方のマザー基板に対する所定の前記構造物形成処理工程の間に、前記少なくとも一方のマザー基板を分断する第1の分断工程と、この第1の分断工程で分断されて得られた基板から良品を選別する良品選別工程と、を実施し、
この良品選別工程以降の前記構造物形成処理工程を前記良品と選別された基板ごとに実施する
ことを特徴とする表示パネルの製造方法。
A method for manufacturing a display panel, in which a plurality of different structure formation processing steps are sequentially performed on each of a front mother substrate and a rear mother substrate,
A first dividing step of dividing the at least one mother substrate during the predetermined structure formation processing step for at least one of the front mother substrate and the rear mother substrate; and the first dividing step. A non-defective product selection process for selecting non-defective products from the substrate obtained by dividing,
The structure forming processing step after the non-defective product selection step is performed for each substrate selected as the non-defective product.
請求項3に記載の表示パネルの製造方法において、
前記前面マザー基板および前記背面マザー基板の両方のマザー基板に対する所定の前記構造物形成処理工程の間に、前記第1の分断工程を実施する
ことを特徴とする表示パネルの製造方法。
In the manufacturing method of the display panel according to claim 3,
The display panel manufacturing method, wherein the first dividing step is performed during the predetermined structure formation processing step for both the front mother substrate and the rear mother substrate.
請求項3または請求項4に記載の表示パネルの製造方法において、
前記第1の分断工程以降の前記構造物形成処理工程終了後に、前記分断されて得られた基板をさらに分断する第2の分断工程を実施し、
この第2の分断工程以降の前記構造物形成処理工程を前記分断されて得られた基板ごとに実施する
ことを特徴とする表示パネルの製造方法。
In the manufacturing method of the display panel of Claim 3 or Claim 4,
After completion of the structure formation processing step after the first dividing step, a second dividing step of further dividing the substrate obtained by the dividing is performed,
The method for manufacturing a display panel, wherein the structure forming process after the second dividing step is performed for each substrate obtained by the dividing.
請求項1から請求項5のいずれかに記載の表示パネルの製造方法において、
前記分断工程の後に実施される前記構造物形成処理工程では、真空装置を用いた処理を実施する
ことを特徴とする表示パネルの製造方法。
In the manufacturing method of the display panel in any one of Claims 1-5,
In the said structure formation process process implemented after the said division | segmentation process, the process using a vacuum device is implemented. The manufacturing method of the display panel characterized by the above-mentioned.
請求項1から請求項6のいずれかに記載の表示パネルの製造方法において、
前記分断工程と、この分断工程の次に実施される前記構造物形成処理工程との前に、前記分断されて得られた基板のエッジを面取りするエッジ面取り工程を実施する
ことを特徴とする表示パネルの製造方法。
In the manufacturing method of the display panel in any one of Claims 1-6,
An edge chamfering step for chamfering the edge of the substrate obtained by the division is performed before the dividing step and the structure forming process performed after the dividing step. Panel manufacturing method.
JP2007293433A 2007-11-12 2007-11-12 Method of manufacturing display panel Withdrawn JP2009123388A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007293433A JP2009123388A (en) 2007-11-12 2007-11-12 Method of manufacturing display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007293433A JP2009123388A (en) 2007-11-12 2007-11-12 Method of manufacturing display panel

Publications (1)

Publication Number Publication Date
JP2009123388A true JP2009123388A (en) 2009-06-04

Family

ID=40815353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007293433A Withdrawn JP2009123388A (en) 2007-11-12 2007-11-12 Method of manufacturing display panel

Country Status (1)

Country Link
JP (1) JP2009123388A (en)

Similar Documents

Publication Publication Date Title
US6777874B2 (en) Plasma display panel having uniform space between substrates
JP2009123388A (en) Method of manufacturing display panel
US20060061277A1 (en) Plasma display panel and manufacturing method thereof
US20080122356A1 (en) Plasma display panel
JP2001229839A (en) Plate with electrode, its manufacturing method, gas- discharge panel therewith and its manufacturing method
KR100533723B1 (en) Plasma display panel and method of fabricating the same
JPWO2007099991A1 (en) Method for manufacturing plasma display panel
US7755284B2 (en) Plasma display panel
JPH0757630A (en) Manufacture of surface discharge type plasma display panel
KR100775347B1 (en) Discharging noise reductive plasma display panel and manufacturing method thereof
JP2007335215A (en) Manufacturing method of plasma display panel
KR100647864B1 (en) Plasma display panel
JP2009129765A (en) Method of manufacturing display panel
JP4760178B2 (en) Plasma display panel
JP2010048513A (en) Burning device and method of manufacturing flat panel display
US20090233512A1 (en) Method For Producing Barrier Rib Substrate For Plasma Display Panel
US20070069359A1 (en) Plasma display panel and the method of manufacturing the same
JP2009099268A (en) Method of manufacturing display panel
JP2010185630A (en) Heat treatment device for plasma display panel
JP2009301866A (en) Method for manufacturing plasma display panel
KR20070024020A (en) Making method of display panel and plasma display panel manufactured by the same method
KR20060068257A (en) Plasma display panel for manufacturing method
JP2010032080A (en) Heat treatment device for plasma display panel
JP2003157764A (en) Manufacturing method of plasma display panel
US20090278438A1 (en) Plasma display panel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111209

A977 Report on retrieval

Effective date: 20111220

Free format text: JAPANESE INTERMEDIATE CODE: A971007