JP2009118285A - Current control circuit - Google Patents

Current control circuit Download PDF

Info

Publication number
JP2009118285A
JP2009118285A JP2007290295A JP2007290295A JP2009118285A JP 2009118285 A JP2009118285 A JP 2009118285A JP 2007290295 A JP2007290295 A JP 2007290295A JP 2007290295 A JP2007290295 A JP 2007290295A JP 2009118285 A JP2009118285 A JP 2009118285A
Authority
JP
Japan
Prior art keywords
solenoid
current
duty
control signal
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007290295A
Other languages
Japanese (ja)
Inventor
Hiroaki Takifuji
宏昭 瀧藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2007290295A priority Critical patent/JP2009118285A/en
Publication of JP2009118285A publication Critical patent/JP2009118285A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a current control circuit capable of more surely passing a target current to a solenoid. <P>SOLUTION: The current control circuit 1 comprises: an MOSFET 43 connected to a low-potential side of a solenoid 42; a resistor 47 provided between the MOSFET 43 and a ground; and a CPU 2 which generates a control signal (f) by calculating an average duty of the control signal (f) for controlling operation of the MOSFET 43 so as to make a real current I1 that passes to the solenoid 42, close to a target current I and by calculating an amplitude duty A during an ON term of the average duty and an amplitude duty B during an OFF term of the average duty, wherein each duty of the control signal (f) is calculated by the CPU 2 multiple times within one term of the current passing to the solenoid 42. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ソレノイドに流れる電流を制御する電流制御回路に関する。   The present invention relates to a current control circuit that controls a current flowing through a solenoid.

図４は、従来の電流制御回路を示す図である。
図４に示す電流制御回路４０は、ダイオード４１と、そのダイオード４１に並列接続されるソレノイド４２を低電位側で駆動するＮチャネルのＭＯＳＦＥＴ４３と、制御信号を出力するＣＰＵ４４と、ＣＰＵ４４から出力される制御信号に対して論理計算を行い、その計算結果をＭＯＳＦＥＴ４３のゲート端子へ出力することによりＭＯＳＦＥＴ４３の動作を制御するＯＲ回路４５及びＡＮＤ回路４６と、ＭＯＳＦＥＴ４３のソース端子とグランドとの間に設けられる抵抗４７と、抵抗４７に並列接続されるコンデンサ４８と、抵抗４７とコンデンサ４８との間に設けられ、上記計算結果によりＭＯＳＦＥＴ４３と同様に動作が制御されるＮチャネルのＭＯＳＦＥＴ４９とを備えて構成されている（例えば、特許文献１参照）。なお、ソレノイド４２の高電位側には電源５０のプラス端子が接続されている。また、電源５０のマイナス端子を電流制御回路４０のグランドとする。また、電源５０は他の回路にも電力を供給しているものとし、他の回路の動作によっては電源５０の電圧Ｖ１が変動するものとする。また、ソレノイド４２は、例えば、フォークリフトのリフトを昇降させる装置などの比例電磁弁を構成するために使用されるものとする。 FIG. 4 is a diagram showing a conventional current control circuit.
The current control circuit 40 shown in FIG. 4 is output from a diode 41, an N-channel MOSFET 43 that drives a solenoid 42 connected in parallel to the diode 41 on the low potential side, a CPU 44 that outputs a control signal, and the CPU 44. A logical calculation is performed on the control signal, and the calculation result is output to the gate terminal of the MOSFET 43 to control the operation of the MOSFET 43. The OR circuit 45 and the AND circuit 46 are provided between the source terminal of the MOSFET 43 and the ground. A resistor 47, a capacitor 48 connected in parallel to the resistor 47, and an N-channel MOSFET 49 that is provided between the resistor 47 and the capacitor 48 and whose operation is controlled in the same manner as the MOSFET 43 based on the calculation result are configured. (For example, refer to Patent Document 1). A positive terminal of the power source 50 is connected to the high potential side of the solenoid 42. Further, the negative terminal of the power supply 50 is used as the ground of the current control circuit 40. In addition, it is assumed that the power source 50 supplies power to other circuits, and the voltage V1 of the power source 50 varies depending on the operation of the other circuits. Moreover, the solenoid 42 shall be used in order to comprise a proportional solenoid valve, such as the apparatus which raises / lowers the lift of a forklift, for example.

ＣＰＵ４４は、ＯＲ回路４５やＡＮＤ回路４６に出力する制御信号のデューティを調整することにより、ソレノイド４２に流れる電流を変化させてソレノイド４２を駆動する。また、ＣＰＵ４４は、コンデンサ４８により保持される抵抗４７の両端の電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し、その算出した実電流Ｉ１が目標電流Ｉ２の平均値に近づくように制御信号のデューティを算出する。なお、目標電流Ｉ２の平均値はユーザの操作などによりＣＰＵ４４に入力される信号から決定されるものとする。また、電圧Ｖ２はソレノイド４２の温度変化などによりソレノイド４２の抵抗値が変化することで変動するものとする。   The CPU 44 drives the solenoid 42 by changing the current flowing through the solenoid 42 by adjusting the duty of the control signal output to the OR circuit 45 and the AND circuit 46. Further, the CPU 44 calculates the actual current I1 flowing through the solenoid 42 based on the voltage V2 across the resistor 47 held by the capacitor 48, and performs control so that the calculated actual current I1 approaches the average value of the target current I2. Calculate the duty of the signal. The average value of the target current I2 is determined from a signal input to the CPU 44 by a user operation or the like. Further, it is assumed that the voltage V2 varies as the resistance value of the solenoid 42 changes due to a temperature change of the solenoid 42 or the like.

図５は、ＣＰＵ４４からＯＲ回路４５及びＡＮＤ回路４６に出力される制御信号ａ、ｂ、ｃのタイミングチャートを示す図である。
図５に示す制御信号ａ（周波数：１００Ｈｚ）がＣＰＵ４４からＯＲ回路４５の一方の入力端子に入力され、制御信号ｂ（周波数：１０ｋＨｚ）がＣＰＵ４４からＯＲ回路４５の他方の入力端子に入力され、制御信号ｃ（周波数：１０ｋＨｚ）がＣＰＵ４４からＡＮＤ回路４６の一方の入力端子に入力される。すると、ＯＲ回路４５から制御信号ｄが出力され、ＡＮＤ回路４６の他方の入力端子に入力される。すると、ＡＮＤ回路４６から制御信号ｅが出力される。 FIG. 5 is a timing chart of the control signals a, b, and c output from the CPU 44 to the OR circuit 45 and the AND circuit 46.
A control signal a (frequency: 100 Hz) shown in FIG. 5 is input from the CPU 44 to one input terminal of the OR circuit 45, and a control signal b (frequency: 10 kHz) is input from the CPU 44 to the other input terminal of the OR circuit 45. A control signal c (frequency: 10 kHz) is input from the CPU 44 to one input terminal of the AND circuit 46. Then, the control signal d is output from the OR circuit 45 and input to the other input terminal of the AND circuit 46. Then, the control signal e is output from the AND circuit 46.

この制御信号ｅは、ＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子に入力され、ＭＯＳＦＥＴ４３、４９の動作が制御される。ＣＰＵ４４は、上述したように、コンデンサ４８により保持される抵抗４７の両端電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し、その算出した実電流Ｉ１に基づいて制御信号ａのデューティを変化させてソレノイド４２に流れる最大電流を変える。また、ＣＰＵ４４は、制御信号ｃのデューティを変化させてソレノイド４２に流れる電流の増加率を変え、制御信号ｂのデューティを変化させてソレノイド４２に流れる電流の減衰率を変える。   The control signal e is input to the gate terminals of the MOSFETs 43 and 49, and the operation of the MOSFETs 43 and 49 is controlled. As described above, the CPU 44 calculates the actual current I1 flowing through the solenoid 42 based on the voltage V2 across the resistor 47 held by the capacitor 48, and changes the duty of the control signal a based on the calculated actual current I1. The maximum current flowing through the solenoid 42 is changed. Further, the CPU 44 changes the duty of the control signal c to change the increase rate of the current flowing through the solenoid 42, and changes the duty of the control signal b to change the attenuation rate of the current flowing through the solenoid 42.

このように、上記電流制御回路４０では、制御信号ａのオン期間において、ＭＯＳＦＥＴ４３をオン、オフさせているため、ソレノイド４２の反応速度を速くすることができる。また、制御信号ａのオフ期間においても、ＭＯＳＦＥＴ４３をオン、オフさせているため、ソレノイド４２に流れる実電流Ｉ１に比例した抵抗４７の両端電圧Ｖ２を常にコンデンサ４８に保持させることができる。そのため、ＣＰＵ４４は、コンデンサ４８に保持される電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を正確に算出することができユーザの思い通りにソレノイド４２を駆動させることができる。   Thus, in the current control circuit 40, the MOSFET 43 is turned on and off during the on period of the control signal a, so that the reaction speed of the solenoid 42 can be increased. In addition, since the MOSFET 43 is turned on and off during the off period of the control signal a, the capacitor 48 can always hold the voltage V2 across the resistor 47 proportional to the actual current I1 flowing through the solenoid 42. Therefore, the CPU 44 can accurately calculate the actual current I1 flowing through the solenoid 42 based on the voltage V2 held in the capacitor 48, and can drive the solenoid 42 as desired by the user.

図６は、ＣＰＵ４４の動作を説明するためのフローチャートである。
まず、ＣＰＵ４４は、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を電圧Ｖ１に基づいて算出する（ステップＳ１）。ここで、例えば、検出した電圧Ｖ１が４８Ｖで、かつ、その電圧Ｖ１をソレノイド４２において１５Ｖ相当に変換する場合、制御信号ｂのデューティと制御信号ｃのデューティとの合計値は、（１５Ｖ／４８Ｖ）×１００≒３１％と算出される。 FIG. 6 is a flowchart for explaining the operation of the CPU 44.
First, the CPU 44 calculates the total value of the duty of the control signal b and the duty of the control signal c based on the voltage V1 (step S1). Here, for example, when the detected voltage V1 is 48V and the voltage V1 is converted into 15V equivalent in the solenoid 42, the total value of the duty of the control signal b and the duty of the control signal c is (15V / 48V ) × 100≈31%.

次に、ＣＰＵ４４は、実電流Ｉ１と目標電流Ｉ２の平均値とに基づいて、制御信号ｂのデューティと制御信号ｃのデューティとの比を算出する（ステップＳ２）。ここで、例えば、実電流Ｉ１が目標電流Ｉ２の平均値よりも小さい場合を考える。実電流Ｉ１を目標電流Ｉ２の平均値に近づけるため、制御信号ｂのデューティを大きくする。このとき、制御信号ｃのデューティを小さくすると（例えば、制御信号ｃのデューティを２６％から２１％、制御信号ｂのデューティを５％から１０％とする。このとき、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を３１％のまま変えないようにする。）、ソレノイド４２に流れる電流が増加する際の電流波形の傾きが小さくなると共に、ソレノイド４２に流れる電流が減少する際の電流波形の傾きが小さくなる。すなわち、制御信号ｂのデューティと制御信号ｃのデューティとの合計値を変えないようにしながら、制御信号ｂのデューティを大きくし、制御信号ｃのデューティを小さくすると、ソレノイド４２に流れる電流の平均値を変えることなく、ソレノイド４２に流れる電流の振幅値（ピーク値）を小さくすることができる。   Next, the CPU 44 calculates a ratio between the duty of the control signal b and the duty of the control signal c based on the average value of the actual current I1 and the target current I2 (step S2). Here, for example, consider a case where the actual current I1 is smaller than the average value of the target current I2. In order to bring the actual current I1 closer to the average value of the target current I2, the duty of the control signal b is increased. At this time, if the duty of the control signal c is decreased (for example, the duty of the control signal c is changed from 26% to 21%, and the duty of the control signal b is changed from 5% to 10%. The total value of the duty of the signal c is not changed to 31%.) When the current flowing through the solenoid 42 increases, the slope of the current waveform decreases and the current flowing through the solenoid 42 decreases. The slope of the current waveform is reduced. That is, when the duty of the control signal b is increased and the duty of the control signal c is reduced while keeping the total value of the duty of the control signal b and the duty of the control signal c unchanged, the average value of the current flowing through the solenoid 42 is reduced. The amplitude value (peak value) of the current flowing through the solenoid 42 can be reduced without changing the value.

次に、ＣＰＵ４４は、電圧Ｖ２に基づいて、制御信号ａのデューティを算出する（ステップＳ３）。ここで、例えば、ソレノイド４２の抵抗値が１０Ω及び目標電流Ｉ２の平均値が１Ａの場合、ソレノイド４２にかかる電圧は１０Ｖとなる。これにより、ソレノイド４２にかかる電圧が１５Ｖ相当から１０Ｖに変換されると分かり、制御信号ａのデューティは（１０Ｖ／１５Ｖ）×１００≒６７％と算出される。   Next, the CPU 44 calculates the duty of the control signal a based on the voltage V2 (step S3). Here, for example, when the resistance value of the solenoid 42 is 10Ω and the average value of the target current I2 is 1A, the voltage applied to the solenoid 42 is 10V. Thus, it can be seen that the voltage applied to the solenoid 42 is converted from 15V to 10V, and the duty of the control signal a is calculated as (10V / 15V) × 100≈67%.

そして、ＣＰＵ４４は、制御信号ｂ及び制御信号ｃをＯＲ回路４５へ出力し、制御信号ａをＡＮＤ回路４６へ出力する（ステップＳ４）。
特開２００４−３４３４２６号公報 Then, the CPU 44 outputs the control signal b and the control signal c to the OR circuit 45, and outputs the control signal a to the AND circuit 46 (step S4).
JP 2004-343426 A

しかしながら、上記電流制御回路４０において、ソレノイド４２の温度変化などによりソレノイド４２に流れる実電流Ｉ１が変わった後も継続して実際と異なる実電流Ｉ１により制御信号ａ、ｂ、ｃを生成してしまうと、ソレノイド４２に目標電流Ｉ２を流せないおそれがある。   However, in the current control circuit 40, even after the actual current I1 flowing through the solenoid 42 changes due to a temperature change of the solenoid 42, the control signals a, b, and c are continuously generated by the actual current I1 different from the actual current I1. Then, the target current I2 may not flow through the solenoid 42.

そこで、本発明では、より確実にソレノイドに目標電流を流すことが可能な電流制御回路を提供することを目的とする。   Therefore, an object of the present invention is to provide a current control circuit that can flow a target current to a solenoid more reliably.

上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の電流制御回路は、ソレノイドの低電位側に接続され、入力される制御信号に基づいてオン、オフすることにより前記ソレノイドに電流を流すスイッチング素子と、前記スイッチング素子とグランドとの間に設けられる抵抗と、前記抵抗の両端電圧によって求められる前記ソレノイドに流れる実電流が目標電流の平均値に近づくように前記制御信号の第１のデューティを算出すると共に、前記目標電流の平均値及び前記目標電流の振幅値に基づいて前記制御信号の第１のデューティのオン期間における第２のデューティ及び前記制御信号の第１のデューティのオフ期間における第３のデューティを算出し、それら第１〜第３のデューティからなる前記制御信号を生成し前記スイッチング素子に出力する制御回路とを備え、前記制御回路は、前記第１〜第３のデューティを前記ソレノイドに流れる電流の１周期以内に複数回算出する。 In order to solve the above problems, the present invention adopts the following configuration.
That is, the current control circuit of the present invention is connected to the low potential side of the solenoid, and is turned on and off based on an input control signal to flow current to the solenoid, and the switching element and the ground A first duty of the control signal is calculated so that an actual current flowing through the solenoid determined by a resistance provided between the resistor and a voltage across the resistor approaches an average value of the target current, and an average value of the target current And a second duty in the on period of the first duty of the control signal and a third duty in the off period of the first duty of the control signal are calculated based on the amplitude value of the target current. A control circuit that generates the control signal having a third duty and outputs the control signal to the switching element. The control circuit calculates a plurality of times said first to third duty within one cycle of the current flowing through the solenoid.

これにより、実際と異なる実電流により制御信号が生成されることを抑えることができるので、より確実にソレノイドに目標電流を流すことができる。
また、前記制御回路は、前記ソレノイドに電力を供給する電源の電圧、前記ソレノイドの温度、又は前記ソレノイドの種類に応じて前記目標電流の振幅値を変えるように構成してもよい。 As a result, it is possible to suppress the generation of a control signal due to an actual current that is different from the actual current, so that the target current can be supplied to the solenoid more reliably.
The control circuit may be configured to change the amplitude value of the target current in accordance with the voltage of a power source that supplies power to the solenoid, the temperature of the solenoid, or the type of the solenoid.

また、前記制御回路は、前記第１〜第３のデューティを算出するタイミング毎に前記目標電流の振幅値を変えるように構成してもよい。   Further, the control circuit may be configured to change the amplitude value of the target current at each timing for calculating the first to third duties.

本発明によれば、ソレノイドに流れる電流を制御する電流制御回路において、より確実にソレノイドに目標電流を流すことができる。   According to the present invention, in the current control circuit that controls the current flowing through the solenoid, the target current can flow through the solenoid more reliably.

以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の電流制御回路を示す図である。なお、図４に示す構成と同じ構成には同じ符号を付しその説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram illustrating a current control circuit according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the same structure as the structure shown in FIG. 4, and the description is abbreviate | omitted.

図１に示す電流制御回路１は、ダイオード４１と、ＭＯＳＦＥＴ４３（スイッチング素子）と、ＭＯＳＦＥＴ４３の動作を制御するＣＰＵ２（制御回路）と、抵抗４７と、コンデンサ４８と、ＭＯＳＦＥＴ４９とを備えて構成されている。   The current control circuit 1 shown in FIG. 1 includes a diode 41, a MOSFET 43 (switching element), a CPU 2 (control circuit) that controls the operation of the MOSFET 43, a resistor 47, a capacitor 48, and a MOSFET 49. Yes.

ＣＰＵ２は、ＭＯＳＦＥＴ４３のゲート端子に出力する制御信号ｆのデューティを調整することにより、ソレノイド４２に流れる電流を変化させてソレノイド４２を駆動する。また、ＣＰＵ２は、コンデンサ４８により保持される抵抗４７の両端の電圧Ｖ２に基づいてソレノイド４２に流れている実電流Ｉ１を算出し、その算出した実電流Ｉ１が目標電流Ｉ２に近づくようにＭＯＳＦＥＴ４３を動作させるための制御信号ｆのデューティを求める。   The CPU 2 drives the solenoid 42 by changing the current flowing through the solenoid 42 by adjusting the duty of the control signal f output to the gate terminal of the MOSFET 43. Further, the CPU 2 calculates the actual current I1 flowing through the solenoid 42 based on the voltage V2 across the resistor 47 held by the capacitor 48, and sets the MOSFET 43 so that the calculated actual current I1 approaches the target current I2. The duty of the control signal f for operating is obtained.

ＣＰＵ２から出力される制御信号ｆがＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子に入力され、ＭＯＳＦＥＴ４３、４９が互いに同じタイミングでオン、オフする。ＣＰＵ２は、電圧Ｖ２により算出される実電流Ｉ１、目標電流Ｉ２の平均値、及びソレノイド４２の種類などにより決定される目標電流Ｉ２の振幅値に基づいて、制御信号ｆを生成する。   A control signal f output from the CPU 2 is input to the gate terminals of the MOSFETs 43 and 49, and the MOSFETs 43 and 49 are turned on and off at the same timing. The CPU 2 generates the control signal f based on the actual current I1 calculated from the voltage V2, the average value of the target current I2, and the amplitude value of the target current I2 determined by the type of the solenoid 42 and the like.

図２は、ＣＰＵ２の動作を説明するためのフローチャートである。
まず、ＣＰＵ２は、電圧Ｖ２に基づいてソレノイド４２に流れる実電流Ｉ１を算出し（ステップＳＴ１）、ユーザのフォークリフトの操作などによりＣＰＵ２に入力される信号から目標電流Ｉの平均値を算出し（ステップＳＴ２）、電圧Ｖ２、ソレノイド４２の温度、又はソレノイド４２の種類などに基づいて目標電流Ｉ２の振幅値を設定する（ステップＳＴ３）。例えば、振幅値は、予めユーザなどにより設定されているものとする。 FIG. 2 is a flowchart for explaining the operation of the CPU 2.
First, the CPU 2 calculates an actual current I1 flowing through the solenoid 42 based on the voltage V2 (step ST1), and calculates an average value of the target current I from a signal input to the CPU 2 by a user's forklift operation or the like (step ST1). ST2), the amplitude value of the target current I2 is set based on the voltage V2, the temperature of the solenoid 42, or the type of the solenoid 42 (step ST3). For example, the amplitude value is set in advance by the user or the like.

次に、ＣＰＵ２は、算出した実電流Ｉ１に所定のフィルタをかけて実電流Ｉ１の平均値を算出し（ステップＳＴ４）、その実電流Ｉ１の平均値が目標電流Ｉ２の平均値に近づくように平均デューティ（第１のデューティ）（図５に示す制御信号ａのデューティに相当する）をＰＩ制御（Ｐ：Ｐｒｏｐｏｒｔｉｏｎａｌ、Ｉ：Ｉｎｔｅｇｒａｌ）により算出する（ステップＳＴ５）。   Next, the CPU 2 applies a predetermined filter to the calculated actual current I1 to calculate an average value of the actual current I1 (step ST4), and averages the average value of the actual current I1 so as to approach the average value of the target current I2. The duty (first duty) (corresponding to the duty of the control signal a shown in FIG. 5) is calculated by PI control (P: Proportional, I: Integral) (step ST5).

また、ＣＰＵ２は、目標電流Ｉ２の平均値と振幅値とに基づいて、振幅デューティＡ（第２のデューティ）（図５に示す制御信号ｂのデューティに相当する）及び振幅デューティＢ（第３のデューティ）（図５に示す制御信号ｃのデューティに相当する）を算出する（ステップＳＴ６）。例えば、ＣＰＵ２は、振幅値により求められる振幅デューティＡ、Ｂの合計値を求め、目標電流Ｉ２の平均値に応じて振幅デューティＡ、Ｂの比を算出する。   Further, the CPU 2 determines the amplitude duty A (second duty) (corresponding to the duty of the control signal b shown in FIG. 5) and the amplitude duty B (third duty) based on the average value and the amplitude value of the target current I2. Duty) (corresponding to the duty of the control signal c shown in FIG. 5) is calculated (step ST6). For example, the CPU 2 obtains the total value of the amplitude duties A and B obtained from the amplitude value, and calculates the ratio of the amplitude duties A and B according to the average value of the target current I2.

そして、ＣＰＵ２は、平均デューティ、振幅デューティＡ、及び振幅デューティＢからなる制御信号ｆを生成しＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力する（ステップＳＴ７）。すなわち、ＣＰＵ２は、平均デューティのオン期間、振幅デューティＡの制御信号ｆをＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力し、平均デューティのオフ期間、振幅デューティＢの制御信号ｆをＭＯＳＦＥＴ４３、４９のそれぞれのゲート端子へ出力する。   Then, the CPU 2 generates a control signal f composed of an average duty, an amplitude duty A, and an amplitude duty B, and outputs it to the respective gate terminals of the MOSFETs 43 and 49 (step ST7). That is, the CPU 2 outputs the control signal f of the average duty ON period and the amplitude duty A to the gate terminals of the MOSFETs 43 and 49, and outputs the control signal f of the average duty OFF period and the amplitude duty B to the MOSFETs 43 and 49, respectively. Output to the gate terminal.

図３は、図２に示すフローチャートの動作タイミングの一例を示す図である。
図３に示すように、例えば、周波数が１００Ｈｚの電流をソレノイド４２に流す場合、２ｍｓ間隔のタイミングで図２に示すフローチャートの動作を行う。なお、図２に示すフローチャートの動作はソレノイド４２に流れる電流の１周期以内に複数回行われればよく、その動作間隔は２ｍｓ間隔に限定されない。 FIG. 3 is a diagram showing an example of the operation timing of the flowchart shown in FIG.
As shown in FIG. 3, for example, when a current having a frequency of 100 Hz is supplied to the solenoid 42, the operation of the flowchart shown in FIG. 2 only needs to be performed a plurality of times within one cycle of the current flowing through the solenoid 42, and the operation interval is not limited to the 2ms interval.

このように、本実施形態の電流制御回路１では、ソレノイド４２に流れる電流の１周期よりも短い時間間隔で図２に示すフローチャートの動作をＣＰＵ２が行うことにより、ソレノイド４２に流れる実電流Ｉ１が実際と異なったまま、制御信号ｆが生成されることを抑えることができ、より確実にソレノイド４２に目標電流Ｉ２を流すことができる。   As described above, in the current control circuit 1 of the present embodiment, the CPU 2 performs the operation of the flowchart shown in FIG. 2 at a time interval shorter than one cycle of the current flowing through the solenoid 42, whereby the actual current I1 flowing through the solenoid 42 is changed. The generation of the control signal f can be suppressed while being different from the actual one, and the target current I2 can be supplied to the solenoid 42 more reliably.

また、本実施形態の電流制御回路１は、ＣＰＵ２で直接ＭＯＳＦＥＴ４３の動作を制御する構成であるため、図４に示す電流制御回路４０に比べてＯＲ回路４５やＡＮＤ回路４６を省略することができる分、回路規模を小さくすることができ、コストを抑えることができる。   Further, since the current control circuit 1 of the present embodiment is configured to directly control the operation of the MOSFET 43 by the CPU 2, the OR circuit 45 and the AND circuit 46 can be omitted as compared with the current control circuit 40 shown in FIG. Therefore, the circuit scale can be reduced and the cost can be reduced.

なお、ソレノイド４２に流れる電流の周波数は特に限定されず、ソレノイド４２の抵抗値に応じて設定してもよい。
また、上記実施形態では、ソレノイド４２を比例弁に用いるソレノイドとして説明しているが、ソレノイド４２をオン又はオフの動作パターンが２通りの電磁弁のソレノイドとして用いてもよい。このように構成する場合、ソレノイド４２に流れる電流の振幅値を小さくすることが望ましい。 The frequency of the current flowing through the solenoid 42 is not particularly limited, and may be set according to the resistance value of the solenoid 42.
In the above embodiment, the solenoid 42 is described as a solenoid that is used as a proportional valve. However, the solenoid 42 may be used as a solenoid of a solenoid valve that has two operation patterns of ON or OFF. In such a configuration, it is desirable to reduce the amplitude value of the current flowing through the solenoid 42.

また、上記実施形態では、ソレノイド４２に流れる目標電流Ｉ２の振幅値がソレノイド４２の種類などに応じて決定される構成であるが、ソレノイド４２に流れる電流が正弦波やのこぎり波など所定の波形になるように、図２に示すフローチャートの動作のタイミング毎にそのタイミングと振幅値とが対応付けられたテーブルにアクセスして振幅値を決定していくように構成してもよい。   In the above-described embodiment, the amplitude value of the target current I2 flowing through the solenoid 42 is determined according to the type of the solenoid 42, but the current flowing through the solenoid 42 has a predetermined waveform such as a sine wave or a sawtooth wave. As described above, the amplitude value may be determined by accessing a table in which the timing and the amplitude value are associated with each timing of the operation of the flowchart shown in FIG.

本発明の実施形態の電流制御回路を示す図である。It is a figure which shows the current control circuit of embodiment of this invention. 本実施形態のＣＰＵの動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of CPU of this embodiment. 本実施形態の電流制御回路によりソレノイドに流れる電流を示す図である。It is a figure which shows the electric current which flows into a solenoid by the current control circuit of this embodiment. 従来の電流制御回路を示す図である。It is a figure which shows the conventional current control circuit. 従来の電流制御回路におけるＣＰＵの動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of CPU in the conventional current control circuit. 従来の電流制御回路におけるＣＰＵから出力される制御信号のタイミングチャートを示す図である。It is a figure which shows the timing chart of the control signal output from CPU in the conventional current control circuit.

符号の説明Explanation of symbols

１ 電流制御回路
２ ＣＰＵ
４０ 電流制御回路
４１ ダイオード
４２ ソレノイド
４３ ＭＯＳＦＥＴ
４４ ＣＰＵ
４５ ＯＲ回路
４６ ＡＮＤ回路
４７ 抵抗
４８ コンデンサ
４９ ＭＯＳＦＥＴ
５０ 電源 1 Current control circuit 2 CPU
40 Current control circuit 41 Diode 42 Solenoid 43 MOSFET
44 CPU
45 OR circuit 46 AND circuit 47 Resistor 48 Capacitor 49 MOSFET
50 power supply

Claims (3)

ソレノイドの低電位側に接続され、入力される制御信号に基づいてオン、オフすることにより前記ソレノイドに電流を流すスイッチング素子と、
前記スイッチング素子とグランドとの間に設けられる抵抗と、
前記抵抗の両端電圧によって求められる前記ソレノイドに流れる実電流が目標電流の平均値に近づくように前記制御信号の第１のデューティを算出すると共に、前記目標電流の平均値及び前記目標電流の振幅値に基づいて前記制御信号の第１のデューティのオン期間における第２のデューティ及び前記制御信号の第１のデューティのオフ期間における第３のデューティを算出し、それら第１〜第３のデューティからなる前記制御信号を生成し前記スイッチング素子に出力する制御回路と、
を備え、
前記制御回路は、前記第１〜第３のデューティを前記ソレノイドに流れる電流の１周期以内に複数回算出する、
ことを特徴とする電流制御回路。 A switching element that is connected to the low potential side of the solenoid, and that allows current to flow through the solenoid by turning on and off based on an input control signal;
A resistor provided between the switching element and the ground;
The first duty of the control signal is calculated so that the actual current flowing through the solenoid determined by the voltage across the resistor approaches the average value of the target current, and the average value of the target current and the amplitude value of the target current And calculating a second duty in the on-period of the first duty of the control signal and a third duty in the off-period of the first duty of the control signal, based on the first to third duties. A control circuit that generates the control signal and outputs the control signal to the switching element;
With
The control circuit calculates the first to third duties a plurality of times within one cycle of the current flowing through the solenoid.
A current control circuit. 請求項１に記載の電流制御回路であって、
前記制御回路は、前記ソレノイドに電力を供給する電源の電圧、前記ソレノイドの温度、又は前記ソレノイドの種類に応じて前記目標電流の振幅値を変える、
ことを特徴とする電流制御回路。 The current control circuit according to claim 1,
The control circuit changes the amplitude value of the target current according to the voltage of the power source that supplies power to the solenoid, the temperature of the solenoid, or the type of the solenoid.
A current control circuit. 請求項１に記載の電流制御回路であって、
前記制御回路は、前記第１〜第３のデューティを算出するタイミング毎に前記目標電流の振幅値を変える、
ことを特徴とする電流制御回路。 The current control circuit according to claim 1,
The control circuit changes an amplitude value of the target current at each timing of calculating the first to third duties.
A current control circuit.
JP2007290295A 2007-11-08 2007-11-08 Current control circuit Withdrawn JP2009118285A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007290295A JP2009118285A (en) 2007-11-08 2007-11-08 Current control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007290295A JP2009118285A (en) 2007-11-08 2007-11-08 Current control circuit

Publications (1)

Publication Number Publication Date
JP2009118285A true JP2009118285A (en) 2009-05-28

Family

ID=40784897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007290295A Withdrawn JP2009118285A (en) 2007-11-08 2007-11-08 Current control circuit

Country Status (1)

Country Link
JP (1) JP2009118285A (en)

Similar Documents

Publication Publication Date Title
JP5256943B2 (en) LED lighting device
US10056828B2 (en) System and method for controlling current in a switching regulator
US20140176015A1 (en) Led driving device and lighting device
KR101307455B1 (en) Control device for buck-boost converter
JP2007194478A5 (en)
JP6681550B2 (en) Lighting device
JP2008236869A (en) Power supply device, led device using the power supply device, and electronic apparatus
US20150181670A1 (en) Pwm dimming control method and control circuit and led driver therefor
JP2011188226A (en) Apparatus for controlling electromagnetic induction load
JP2008177019A (en) Led drive circuit
US9247606B2 (en) LED illumination dimming circuit and LED illumination dimming method
JP2013258003A (en) Semiconductor light source control device
KR20130125231A (en) Switch controller, power supply device comprising the same, and driving method of the power supply device
US10045411B2 (en) Dual mode light emitting diode (LED) driver
JP2007299827A (en) Semiconductor integrated circuit
JP2008047494A (en) Dimming control method, dimming control device and lighting system
JP2017045592A (en) LED dimming device and LED dimming method
JP5605263B2 (en) Load drive device
JP2009118285A (en) Current control circuit
US20140375285A1 (en) Dc-dc boost converter
US20160079863A1 (en) Power converter and driving method for the same
JP6063853B2 (en) LED driving device and lighting apparatus
JP6012487B2 (en) LED dimming circuit
JP6358780B2 (en) LIGHT EMITTING DEVICE CONTROL CIRCUIT, LIGHT EMITTING DEVICE USING THE SAME, AND ELECTRONIC DEVICE
US9148925B2 (en) Average current control for a switched power converter

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110201