JP2009117884A - Radio communication system and radio signal synthesizing method - Google Patents

Radio communication system and radio signal synthesizing method Download PDF

Info

Publication number
JP2009117884A
JP2009117884A JP2007285061A JP2007285061A JP2009117884A JP 2009117884 A JP2009117884 A JP 2009117884A JP 2007285061 A JP2007285061 A JP 2007285061A JP 2007285061 A JP2007285061 A JP 2007285061A JP 2009117884 A JP2009117884 A JP 2009117884A
Authority
JP
Japan
Prior art keywords
data
gain control
digital
control data
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007285061A
Other languages
Japanese (ja)
Other versions
JP5178151B2 (en
Inventor
Shoji Iwakura
章次 岩倉
Daisuke Tanigawa
大祐 谷川
Yutaka Fukuya
裕 福家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
SPC Electronics Corp
Original Assignee
NTT Docomo Inc
SPC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc, SPC Electronics Corp filed Critical NTT Docomo Inc
Priority to JP2007285061A priority Critical patent/JP5178151B2/en
Publication of JP2009117884A publication Critical patent/JP2009117884A/en
Application granted granted Critical
Publication of JP5178151B2 publication Critical patent/JP5178151B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mobile Radio Communication Systems (AREA)
  • Radio Transmission System (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the occurrence of loss even when antennas of respective reception systems are installed separately from each other when synthesizing radio signals sent by a plurality of reception systems. <P>SOLUTION: A signal processing part 300 of each reception system not only converts a received radio signal to digital data but also generates gain control data and performs such control by the gain control data that an average amplitude of the radio signal amplified by a radio part 200 is fixed, and outputs the gain control data together with the digital data. A digital synthesis circuit 400 captures data output from each signal processing part 300, through a digital transmission line and synthesizes the digital data and the gain control data out of the captured data into one. Digital data output from the digital synthesis circuit 400 are converted to a radio signal, and then its amplitude is controlled to a fixed gain on the basis of the gain control data output from the digital synthesis circuit 400. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、所定間隔で設置された複数のアンテナで受信した高周波の無線信号に対してそれぞれディジタル処理を施し、合成した後に、もとの周波数の無線信号に変換する無線通信システム及び無線信号合成方法に関する。   The present invention relates to a radio communication system and radio signal synthesis in which high-frequency radio signals received by a plurality of antennas installed at predetermined intervals are digitally processed and synthesized, and then converted to radio signals of the original frequency Regarding the method.

アンテナ、周波数変換部及び増幅部を複数系統有し、それぞれの系統で受信し、増幅した無線信号を電力合成器で合成した後、合成後の無線信号を受信時の無線信号の周波数に変換して後段回路へ出力する無線通信システムがある。このような無線通信システムは、例えば、建物内の共同受信システム、適応制御型(例えば特許文献1参照)あるいはダイバーシティ受信型(例えば特許文献2参照)の無線通信システム等として広く利用されている。   Multiple systems with antenna, frequency converter and amplifier, received by each system, synthesized amplified radio signal by power combiner, then converted synthesized radio signal to radio signal frequency at reception There is a wireless communication system that outputs to a subsequent circuit. Such a wireless communication system is widely used as, for example, a joint reception system in a building, an adaptive control type (for example, see Patent Document 1) or a diversity reception type (for example, see Patent Document 2).

特開2007−110765号公報JP 2007-110765 A 特開2005−159584号公報Japanese Patent Laid-Open No. 2005-159584

従来のこの種の無線通信システムは、主たる回路がアナログ回路で構成されている。すなわち、複数系統の無線信号を増幅した後、それぞれアナログ伝送によって電力合成器に送り、電力合成器においても、無線信号の合成をアナログ手段により行っている。   In this type of conventional wireless communication system, the main circuit is composed of an analog circuit. That is, after a plurality of systems of radio signals are amplified, they are respectively sent to the power combiner by analog transmission, and the power combiner also combines the radio signals by analog means.

電力合成をアナログ手段により行うと、無線信号を合成する受信系統数に応じて電力合成器の回路規模が大きくなり、合成の際の電力損失が増加するという問題がある。また、複数のアンテナが距離を隔てた場所に配置された場合に、電力合成器までの距離に応じて電力損失が生じるという問題もあった。   When power combining is performed by analog means, there is a problem that the circuit scale of the power combiner increases in accordance with the number of reception systems for combining wireless signals, and power loss at the time of combining increases. In addition, when a plurality of antennas are arranged at a distance, there is a problem that power loss occurs according to the distance to the power combiner.

本発明の課題は、かかる問題を解消し、アンテナを含む受信系統の数が増えても容易に対応が可能で、また、各アンテナ又は受信系統が合成手段から離れて設置されていても電力損失を生じさせないようにする無線信号合成方法及びこの方法の実施に適した無線通信システムを提供することにある。   An object of the present invention is to solve such a problem, and can easily cope with an increase in the number of receiving systems including antennas, and even if each antenna or receiving system is installed away from the combining means, power loss It is an object of the present invention to provide a radio signal synthesizing method and a radio communication system suitable for implementing this method.

本発明の無線通信方法は、m(mは2以上の自然数)個のアンテナと1対1に対応して設けられ、当該アンテナで受信した所定形式の無線信号を増幅するm個の無線部と、各無線部と1対1に対応して設けられるm個の信号処理部と、各信号処理部の出力を合成するディジタル合成回路と、このディジタル合成回路の後段に設けられる信号変換部とを備えるものである。
前記信号処理部は、当該無線部から出力される無線信号をディジタルデータに変換するとともに、変換したディジタルデータの値に基づいて利得制御データを生成し、この利得制御データにより前記無線部で増幅する無線信号の平均振幅が一定となるように制御するとともに、この利得制御データを前記ディジタルデータと共に出力する。前記ディジタル合成回路は、各信号処理部から出力されたデータをディジタル伝送路を通じて取り込み、取り込んだデータのうち、ディジタルデータと前記利得制御データとをそれぞれ一つのものに合成する。前記信号変換手段は、前記ディジタル合成回路から出力されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記ディジタル合成回路から出力された利得制御データに基づいて制御する。
The wireless communication method of the present invention is provided in a one-to-one correspondence with m antennas (m is a natural number equal to or greater than 2), and m radio units that amplify radio signals of a predetermined format received by the antennas. , M signal processing units provided in a one-to-one correspondence with each radio unit, a digital synthesis circuit that synthesizes the output of each signal processing unit, and a signal conversion unit provided at the subsequent stage of the digital synthesis circuit It is to be prepared.
The signal processing unit converts a radio signal output from the radio unit into digital data, generates gain control data based on the value of the converted digital data, and amplifies the gain by the radio unit based on the gain control data Control is performed so that the average amplitude of the radio signal is constant, and the gain control data is output together with the digital data. The digital synthesizing circuit takes in the data output from each signal processing unit through a digital transmission path, and synthesizes the digital data and the gain control data into one of the fetched data. The signal conversion means converts the digital data output from the digital synthesis circuit into the radio signal, and controls the amplitude of the converted radio signal based on the gain control data output from the digital synthesis circuit.

ある実施の態様では、前記信号処理部は、例えば無線信号をI/Qデータに変換する直交変換回路と、変換されたI/Qデータに基づいて前記利得制御データを生成するLog検波回路とを含み、変換したI/Qデータ及び生成された利得制御データを多重化し、多重化したデータを前記ディジタル伝送路に送り込む。
また、前記ディジタル合成回路は、例えば、それぞれ2系統で入力されるI/Qデータ及び利得制御データを合成する加算回路を多段に接続した加算回路群と、最終段の加算回路から出力されるI/Qデータを直交変調する直交変調回路とを含んで成る。
入力系統数が2(nは正の整数)の場合、前記加算回路は、2−1の回路数の多段接続により構成される。
前記加算回路は、入力された2系統のI/Qデータ及び利得制御データのうち、大きい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データ、利得制御データの差分を出力する信号選択回路と、前記利得制御データを前記I/Qデータの振幅調整のための係数に変換する能動テーブルとを含み、前記信号選択回路から出力されるデータと前記能動テーブルから出力される係数との加算又は乗算により前記入力された2系統のI/Qデータを加算したデータを後段に出力するものである。
In one embodiment, the signal processing unit includes, for example, an orthogonal transform circuit that converts a radio signal into I / Q data, and a Log detection circuit that generates the gain control data based on the converted I / Q data. The converted I / Q data and the generated gain control data are multiplexed, and the multiplexed data is sent to the digital transmission line.
The digital synthesis circuit includes, for example, an adder group in which adder circuits for synthesizing I / Q data and gain control data input in two systems are connected in multiple stages, and an I output from a final stage adder circuit. / Q data including a quadrature modulation circuit for quadrature modulation.
When the number of input systems is 2 n (n is a positive integer), the adder circuit is configured by multi-stage connection with 2 n −1 circuits.
The adding circuit includes: I / Q data corresponding to the larger gain control data, I / Q data corresponding to the smaller gain control data of the two systems of input I / Q data and gain control data, A signal selection circuit for outputting a smaller gain control data, a difference between the gain control data, and an active table for converting the gain control data into a coefficient for amplitude adjustment of the I / Q data; Data obtained by adding the input I / Q data of the two systems by addition or multiplication of the data output from the active table and the coefficient output from the active table is output to the subsequent stage.

本発明の無線信号合成方法は、複数の受信系統で受信して得られた所定形式の無線信号を各々の受信系統の無線部で増幅し、これらを合成して一つの無線信号を得る方法において、各受信系統の無線信号をそれぞれディジタルデータに変換し、変換したディジタルデータの値に基づいて利得制御データを生成し、この利得制御データにより前記無線部で増幅する無線信号の平均振幅が一定となるように制御するとともに、この利得制御データを前記ディジタルデータと共に出力する段階と、各受信系統から出力されるディジタルデータ及び利得制御データをディジタル伝送路を通じて取得し、取得したこれらのデータのうちディジタルデータを前記利得制御データに従って重み付けすることによりディジタル合成し、他方、利得制御データについては所定関数に従って合成する段階と、合成されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記合成された利得制御データに基づいて制御する段階とを有することを特徴とする。   The radio signal synthesis method of the present invention is a method in which a radio signal of a predetermined format obtained by receiving by a plurality of reception systems is amplified by a radio unit of each reception system, and these are combined to obtain one radio signal. The radio signal of each receiving system is converted into digital data, and gain control data is generated based on the value of the converted digital data, and the average amplitude of the radio signal amplified by the radio unit by this gain control data is constant. The gain control data is output together with the digital data, the digital data and the gain control data output from each receiving system are acquired through the digital transmission line, and the digital data among the acquired data is digital The data is digitally synthesized by weighting according to the gain control data, while the gain control data And combining according to a predetermined function, converting the combined digital data into the radio signal, and controlling the amplitude of the converted radio signal based on the combined gain control data. Features.

本発明の無線通信システムによれば、複数系統で受信された無線信号をディジタルデータに変換することにより、ディジタル合成回路までの距離に応じた電力損失の問題を解消することができる。また、各受信系統での平均振幅を一定に制御したときの利得制御データを合成し、これをディジタルデータから変換された無線信号の振幅(利得)制御にも使うようにしたので、システム利得を安定化することができる。   According to the radio communication system of the present invention, by converting radio signals received by a plurality of systems into digital data, the problem of power loss according to the distance to the digital synthesis circuit can be solved. Also, the gain control data when the average amplitude in each receiving system is controlled to be constant is synthesized, and this is used for controlling the amplitude (gain) of the radio signal converted from the digital data. Can be stabilized.

図1は、本発明を適用した無線通信システムの構成図である。
この無線通信システム1は、距離を隔てて配置された8つ(図1では一部省略)のアンテナ100と、これらのアンテナ100と1対1対応で設けられた受信部200と、これらの受信部200の後段に当該受信部200と1対1対応で設けられた複数の信号処理部300と、1つのディジタル合成回路400とを有している。アンテナ100,受信部200及び信号処理部で一つの受信系統をなす。
FIG. 1 is a configuration diagram of a wireless communication system to which the present invention is applied.
The wireless communication system 1 includes eight antennas 100 (partially omitted in FIG. 1) arranged at a distance, a receiving unit 200 provided in a one-to-one correspondence with these antennas 100, and reception of these antennas. A plurality of signal processing units 300 provided in a one-to-one correspondence with the receiving unit 200 and one digital synthesis circuit 400 are provided after the unit 200. The antenna 100, the receiving unit 200, and the signal processing unit form one receiving system.

各受信系統の受信部200及び信号処理部300は、すべて同じ構成となる。図1における上段部分の受信系統の例で説明すると、受信部200は、アンテナ100で受信された高周波の受信信号を、第1周波数変換部201で、その受信信号の周波数よりも低い第1周波数に変換する。変換された第1周波数の信号は、可変増幅器202に入力される。可変増幅器202は、入力された信号を増幅する。増幅された信号は、A(アナログ)/D(ディジタル)変換器203でディジタル信号に変換された後、信号処理部300に入力される。   The receiving unit 200 and the signal processing unit 300 of each receiving system all have the same configuration. In the example of the reception system in the upper part of FIG. 1, the receiving unit 200 receives a high-frequency received signal received by the antenna 100 at a first frequency lower than the frequency of the received signal by the first frequency converting unit 201. Convert to The converted first frequency signal is input to the variable amplifier 202. The variable amplifier 202 amplifies the input signal. The amplified signal is converted into a digital signal by an A (analog) / D (digital) converter 203 and then input to the signal processing unit 300.

A/D変換器203に入力されるアナログ信号の平均振幅値が一定となるように可変増幅器202の利得が自動調整されるため、振幅が小さい信号であっても、S/N(信号対雑音比)を劣化させることなく、無線信号をディジタル信号に変換することができる。   Since the gain of the variable amplifier 202 is automatically adjusted so that the average amplitude value of the analog signal input to the A / D converter 203 is constant, even if the signal has a small amplitude, S / N (signal to noise) The radio signal can be converted into a digital signal without degrading the ratio.

信号処理部300では、受信部200から送られたディジタル信号を直交変換回路301に入力し、ここでI/Qデータに変換する。直交変換回路303は、変換したI/Qデータを、多重化回路303宛に出力するとともに、このI/QデータをLog検波回路302にも出力する。Log検波回路302は、上述した増幅器の利得及び減衰器の減衰量を制御するための利得制御データ(dBで表される比率データ)を生成し、これを受信部200の可変増幅器202及び多重化回路303に出力する。可変増幅器202は、この利得制御データに基づいて、入力される信号の平均振幅を一定になるように利得制御する。つまり、I/Qデータのレベルが過大であれば、それを減衰させるように利得を下げる。   In the signal processing unit 300, the digital signal sent from the receiving unit 200 is input to the orthogonal transform circuit 301, where it is converted into I / Q data. The orthogonal transform circuit 303 outputs the converted I / Q data to the multiplexing circuit 303 and also outputs this I / Q data to the log detection circuit 302. The log detection circuit 302 generates gain control data (ratio data expressed in dB) for controlling the gain of the amplifier and the attenuation of the attenuator described above, and the gain control data is multiplexed with the variable amplifier 202 and the multiplexing of the reception unit 200. Output to the circuit 303. The variable amplifier 202 performs gain control based on the gain control data so that the average amplitude of the input signal becomes constant. That is, if the level of I / Q data is excessive, the gain is lowered so as to attenuate it.

多重化回路303は、I/Qデータと、上記の利得制御データとを多重化して多重化信号を生成し、これをディジタル伝送により、ディジタル合成回路400へ出力する。ディジタル伝送では情報が符号化されて伝送されるので、伝送先であるディジタル合成回路400までの距離の問題、つまりアナログ伝送時の電力損失の問題が解消される。
ディジタル合成回路400は、複数系統のI/Qデータと利得制御データとを合成し、合成されたI/Qデータをディジタル直交変調信号に変換する。このディジタル合成回路400の詳細については、後述する。
The multiplexing circuit 303 multiplexes the I / Q data and the above gain control data to generate a multiplexed signal, and outputs this to the digital synthesis circuit 400 by digital transmission. Since information is encoded and transmitted in digital transmission, the problem of distance to the digital synthesis circuit 400 that is the transmission destination, that is, the problem of power loss during analog transmission is solved.
The digital synthesizing circuit 400 synthesizes a plurality of systems of I / Q data and gain control data, and converts the synthesized I / Q data into a digital quadrature modulation signal. Details of the digital synthesis circuit 400 will be described later.

無線通信システム1は、さらに、ディジタル合成回路400の出力データをアナログ信号に変換するD(ディジタル)/A(アナログ)変換器500と、D/A変換器500から出力されるアナログ信号の周波数をアンテナ100で受信した無線信号と同じ周波数の信号に変換する第2周波数変換器600と、可変減衰器700とを有している。可変減衰器700は、ディジタル合成回路400で合成された利得制御データに応じて減衰量を制御することにより、システム利得を一定にする。   The wireless communication system 1 further includes a D (digital) / A (analog) converter 500 that converts output data of the digital synthesis circuit 400 into an analog signal, and a frequency of the analog signal output from the D / A converter 500. A second frequency converter 600 that converts a signal having the same frequency as a radio signal received by the antenna 100 and a variable attenuator 700 are provided. The variable attenuator 700 makes the system gain constant by controlling the attenuation amount according to the gain control data synthesized by the digital synthesis circuit 400.

[ディジタル合成回路]
次に、本実施形態におけるディジタル合成回路400について説明する。
図2は、ディジタル合成回路400の構成図である。このディジタル合成回路400は、それぞれ2系統のI/Qデータ及び利得制御データの加算処理を行う4つの第1加算回路410a〜410dと、それぞれ前段の2つの第1加算回路の出力の加算処理を行う2つの第2加算回路410e,410fと、この2つの第2加算回路の410e,410fの出力の加算処理を行う第3加算回路410gと、この第3加算回路410gから出力されるI/Qデータを直交変調信号に変換する直交変調回路420とを備えて構成される。
第1〜第3加算回路410a〜410gは、すべて同じ回路構成となる。
[Digital synthesis circuit]
Next, the digital synthesis circuit 400 in the present embodiment will be described.
FIG. 2 is a configuration diagram of the digital synthesis circuit 400. The digital synthesizing circuit 400 performs the addition processing of the outputs of the four first addition circuits 410a to 410d that perform addition processing of two systems of I / Q data and gain control data, respectively, and the two first addition circuits of the preceding stage, respectively. Two second adder circuits 410e and 410f to be performed, a third adder circuit 410g for adding the outputs of the two second adder circuits 410e and 410f, and an I / Q output from the third adder circuit 410g And an orthogonal modulation circuit 420 for converting data into an orthogonal modulation signal.
The first to third adder circuits 410a to 410g all have the same circuit configuration.

なお、図2は、8つの受信系統からの入力(I/Qデータ及び利得データ)の例を示しているが、入力数(受信系統数)が2(nは正の整数)の場合、加算回路は、2−1の回路数の多段接続構成により、容易に対応することができる。 FIG. 2 shows an example of inputs (I / Q data and gain data) from eight receiving systems. However, when the number of inputs (the number of receiving systems) is 2 n (n is a positive integer), The adder circuit can easily cope with the multi-stage connection configuration with 2 n −1 circuits.

[加算回路]
各加算回路410a〜410gの構成例を説明する。
図3は、図2の左最上段の加算回路410aの構成例を示す図である。ここでは2系統のI/Qデータ「Sa」,「Sb」及び利得制御データ「Ga」,「Gb」の加算処理を行う場合の例を示すが、他の加算回路410b〜410gについても同様の構成となる。
[Adder circuit]
A configuration example of each of the addition circuits 410a to 410g will be described.
FIG. 3 is a diagram illustrating a configuration example of the uppermost addition circuit 410a in FIG. Here, an example in which addition processing of two systems of I / Q data “Sa” and “Sb” and gain control data “Ga” and “Gb” is performed is shown, but the same applies to the other addition circuits 410b to 410g. It becomes composition.

I/Qデータ「Sa」,「Sb」は、IデータとQデータそれぞれ2の補数16ビットであり、他方、利得制御データ「Ga」,「Gb」は、0〜60[dB]、1[dB]ステップ6ビットである。これらのデータは、信号選択回路411及び第2ROM416に入力される。
信号選択回路411は、所定のプログラムによって動作するファームウエアであり、入力された2系統の信号データ、すなわちI/Qデータ「Sa」,「Sb」、利得制御データ「Ga」,「Gb」の値の大小比較処理、演算処理及び信号データの生成処理を行う。本例では、I/Qデータ「Sa」に対応する利得制御データ「Ga」と、I/Qデータ「Sb」に対応する利得制御データ「Gb」のうち、利得制御データ「Ga」,「Gb」の大小に応じて、以下の処理を行う。
The I / Q data “Sa” and “Sb” are 2's complement 16 bits each for I data and Q data, while the gain control data “Ga” and “Gb” are 0 to 60 [dB], 1 [ dB] Step 6 bits. These data are input to the signal selection circuit 411 and the second ROM 416.
The signal selection circuit 411 is firmware that operates according to a predetermined program. The signal selection circuit 411 includes two input signal data, that is, I / Q data “Sa” and “Sb”, gain control data “Ga” and “Gb”. Value comparison processing, calculation processing, and signal data generation processing are performed. In this example, among the gain control data “Ga” corresponding to the I / Q data “Sa” and the gain control data “Gb” corresponding to the I / Q data “Sb”, the gain control data “Ga”, “Gb” The following processing is performed according to the size of "."

(1)Ga≧Gbの場合
大きい方の利得制御データ「Ga」に対応するI/Qデータ「Sa」を信号データ「Sgmax」、小さい方の利得制御データ「Gb」に対応するI/Qデータ「Sb」を信号データ「Sgmin」とする。また、小さい方の利得制御データ「Gb」を信号データ「Gmin」(dB)、利得制御データ「Ga」と利得制御データ「Gb」との差(=Ga−Gb)を信号データ「Gsub」(dB)とし、これらの演算処理を行う。
(1) When Ga ≧ Gb I / Q data “Sa” corresponding to the larger gain control data “Ga” is signal data “Sgmax”, and I / Q data corresponding to the smaller gain control data “Gb”. “Sb” is signal data “Sgmin”. Further, the smaller gain control data “Gb” is signal data “Gmin” (dB), and the difference (= Ga−Gb) between the gain control data “Ga” and the gain control data “Gb” is the signal data “Gsub” ( dB) and these calculation processes are performed.

(2)Ga<Gbの場合
大きい方の利得制御データ「Gb」に対応するI/Qデータ「Sb」を信号データ「Sgmax」、小さい方の利得制御データ「Ga」に対応するI/Qデータ「Sa」を信号データ「Sgmin」とする。また、小さい方の利得制御データ「Ga」を信号データ「Gmin」(dB値)、利得制御データ「Ga」と利得制御データ「Gb」との差(=Gb−Ga)を信号データ「Gsub」(dB値)とし、これらの演算処理を行う。
(2) When Ga <Gb I / Q data “Sb” corresponding to the larger gain control data “Gb” is signal data “Sgmax”, and I / Q data corresponding to the smaller gain control data “Ga”. Let “Sa” be signal data “Sgmin”. The smaller gain control data “Ga” is the signal data “Gmin” (dB value), and the difference (= Gb−Ga) between the gain control data “Ga” and the gain control data “Gb” is the signal data “Gsub”. (DB value) and these calculation processes are performed.

上述した処理の後、信号選択回路411は、信号選択結果となる各信号データ「Sgmax」、「Sgmin」、「Gmin」、「Gsub」を出力する。   After the above-described processing, the signal selection circuit 411 outputs each signal data “Sgmax”, “Sgmin”, “Gmin”, and “Gsub” as a signal selection result.

信号選択回路411の後段には、第1ROM412が設けられている。第1ROM412は、利得制御データ「Ga」と利得制御データ「Gb」との差分を表す信号データ「Gsub」(dB)を、大きい方の系統のI/Qデータ(「Sgmax」)に乗じるための利得減衰係数(dB換算の比率)「Ks」を予め演算し、演算結果をアドレスと対応付けて格納した一種の能動テーブルである。この能動テーブルは例えばEXCEL(マイクロソフト社の登録商標)関数を用いて作成することができる。すなわち、アドレスの値(6ビット)に対応する2の補数17ビットのデータを利得減衰係数「Ks」とするために、図4に示すように、「0」〜「63」までのアドレス毎に予めデータ(「Ks」)を演算しておく。データ(「Ks」)は『ROUND(10の(−アドレス/20)乗×216)』より求めることができる。「ROUND(・)」関数は四捨五入を意味する。この能動テーブルのアドレスの値として、信号選択回路411より出力される信号データ「Gsub」を用いることにより、対応する利得減衰係数「Ks」を第1ROM412から出力させることができる。この利得減衰係数「Ks」は、乗算器413に入力される。 A first ROM 412 is provided following the signal selection circuit 411. The first ROM 412 multiplies the I / Q data (“Sgmax”) of the larger system by the signal data “Gsub” (dB) representing the difference between the gain control data “Ga” and the gain control data “Gb”. This is a kind of active table in which the gain attenuation coefficient (dB conversion ratio) “Ks” is calculated in advance and the calculation result is stored in association with the address. This active table can be created using, for example, an EXCEL (registered trademark of Microsoft Corporation) function. That is, in order to set the two's complement 17-bit data corresponding to the address value (6 bits) as the gain attenuation coefficient “Ks”, as shown in FIG. 4, for each address from “0” to “63” Data (“Ks”) is calculated in advance. Data (“Ks”) can be obtained from “ROUND (10 (−address / 20) power × 2 16 )”. The “ROUND (•)” function means rounding. By using the signal data “Gsub” output from the signal selection circuit 411 as the address value of this active table, the corresponding gain attenuation coefficient “Ks” can be output from the first ROM 412. This gain attenuation coefficient “Ks” is input to multiplier 413.

乗算器413は、信号選択回路411から出力される信号データ「Sgmax」と、第1ROM412から出力される利得減衰係数「Ks」とを乗算することにより、信号データ「Sgmax」に対して利得差分の重み付けを施した重み付け信号データ「KsSgmax」を出力する。この重み付け信号データ「KsSgmax」は、加算器414に入力される。   The multiplier 413 multiplies the signal data “Sgmax” output from the signal selection circuit 411 by the gain attenuation coefficient “Ks” output from the first ROM 412, thereby obtaining a gain difference with respect to the signal data “Sgmax”. The weighted signal data “KsSgmax” is output. This weighted signal data “KsSgmax” is input to the adder 414.

加算器414は、信号選択回路411より出力される信号データ「Sgmin」と乗算器413より出力される重み付け信号データ「KsSgmax」とを加算し、これにより得られた信号データ「Sgab」を乗算器418に出力する。   The adder 414 adds the signal data “Sgmin” output from the signal selection circuit 411 and the weighted signal data “KsSgmax” output from the multiplier 413, and multiplies the signal data “Sgab” obtained thereby. Output to 418.

第2ROM415は、入力された2系統の利得制御データ「Ga」,「Gb」を1つの利得制御データ「Gab」に統合して次の段に渡すためのもので、利得制御データ「Ga」,「Gb」の各々に対する減衰量(dB)を真数として加算し、その結果をLog変換した値をアドレス毎に予め演算して格納した一種の能動テーブルである。
この能動テーブルは例えば上述したEXCEL関数を用いて作成することができる。すなわち、アドレスが12ビット、データは6ビットで構成されるものとして、アドレス12ビットのうち、上位アドレス6ビットを一方の系統の利得制御データ(例えば「Ga」)に割り当て、下位アドレス6ビットを他方の系統の利得制御データ(例えば「Gb」)に割り当てる。そして、各アドレスの値に対応した利得制御データに対する減衰量(dB)の真数加算結果をLog変換し、その結果を、出力すべき利得制御データとして、アドレス毎に格納する。アドレスに対して出力すべき利得制御データは、『−ROUND(10Log(10の(−上位アドレス/10)乗)×10の(−下位アドレス/10)乗))』で求めることができる。但し、出力すべき利得制御データが負となる場合は、0とする。
The second ROM 415 is used to integrate the two gain control data “Ga” and “Gb” input to one gain control data “Gab” and pass it to the next stage. The gain control data “Ga”, This is a kind of active table in which the attenuation amount (dB) for each of “Gb” is added as a true number, and the result of Log conversion of the result is calculated in advance for each address and stored.
This active table can be created using, for example, the above-described EXCEL function. That is, the address is composed of 12 bits and the data is composed of 6 bits. Among the 12 bits of the address, the upper address 6 bits are assigned to the gain control data of one system (for example, “Ga”), and the lower address 6 bits are assigned. Assigned to the gain control data (for example, “Gb”) of the other system. Then, a logarithmic addition result of the attenuation amount (dB) with respect to the gain control data corresponding to the value of each address is subjected to Log conversion, and the result is stored for each address as gain control data to be output. The gain control data to be output with respect to the address can be obtained by “−ROUND (10 Log (10 (−higher address / 10)) × 10 (−lower address / 10)))”. However, 0 is set when the gain control data to be output is negative.

第2ROM415の内容例を図5に示す。
図5の例では、アドレスの値「0」〜「4095」の各々について、上位6ビットのアドレスの値を64で除算した数値を整数にし(小数点以下切捨て、数値が負の値の時は数値を超えない整数にする)、下位6ビットについてはアドレスの値を64で除算した余りの数値を採用し、真数加算の値は以下のエクセル関数によって演算する。
『−ROUND(10×Log(10の(−上位6ビットの値/10)乗)+10の(−下位6ビット値/10)乗))』
各々のアドレスの値に対応する利得制御データ(dB)は,以下のエクセル関数によって演算する。
『IF(真数加算の値<0,0,真数加算の値)』
An example of the contents of the second ROM 415 is shown in FIG.
In the example of FIG. 5, for each of the address values “0” to “4095”, a numerical value obtained by dividing the upper 6-bit address value by 64 is converted to an integer (rounded down to the nearest decimal point, and the numerical value is negative) For the lower 6 bits, the remainder is obtained by dividing the address value by 64, and the true addition value is calculated by the following Excel function.
“−ROUND (10 × Log (10 (−the upper 6 bits value / 10)) + 10 (−the lower 6 bits / 10th power))”)
The gain control data (dB) corresponding to each address value is calculated by the following Excel function.
"IF (value of true number addition <0,0, value of true number addition)"

この能動テーブルにおいて、上位アドレス6ビットの値が前段の一方の利得制御データ(例えば「Ga」)の値で、下位アドレス6ビットの値が他方の系統の利得制御データ(例えば「Gb」)の値を入力することにより、それを加算した信号データ「Gab」を出力することができる。この信号データ「Gab」は、後段に出力するとともに、加算器416へも出力される。   In this active table, the value of the upper address 6 bits is the value of one gain control data (eg, “Ga”) in the previous stage, and the value of the lower address 6 bits is the gain control data (eg, “Gb”) of the other system. By inputting a value, it is possible to output signal data “Gab” obtained by adding the values. The signal data “Gab” is output to the subsequent stage and also output to the adder 416.

加算器416は、信号選択回路411より出力される信号データ「Gmin」から第2ROM415より出力される信号データ「Gab」を減算した結果である信号データ「Gmab」を第3ROM417へ出力する。   The adder 416 outputs signal data “Gmab”, which is the result of subtracting the signal data “Gab” output from the second ROM 415 from the signal data “Gmin” output from the signal selection circuit 411, to the third ROM 417.

第3ROM417は、ROMのアドレスの値に対応する利得減衰係数「Km」を出力するものである。予めアドレス毎に、演算処理により求めた信号データ「Gmab」を格納してある。信号データ「Gmab」は、以下のエクセル関数により求めることができる。
『ROUND(10の−アドレス/20)乗×216)』
アドレスは6ビット、データは2の補数17ビットで構成される。
The third ROM 417 outputs a gain attenuation coefficient “Km” corresponding to the address value of the ROM. For each address, signal data “Gmab” obtained by calculation processing is stored in advance. The signal data “Gmab” can be obtained by the following Excel function.
“ROUND (10−address / 20) power × 2 16 )”
The address is 6 bits and the data is 2's complement 17 bits.

加算器416より出力されるGmabを第3ROM417のアドレスにアクセスすることにより、信号データ「Gmab」に対応する利得減衰係数「Km」を乗算器418へ出力する。   The gain attenuation coefficient “Km” corresponding to the signal data “Gmab” is output to the multiplier 418 by accessing the address of the third ROM 417 using the Gmab output from the adder 416.

乗算器418は、加算器414より出力される信号データ「Sgab」と第3ROM417より出力される利得減衰係数「Km」とを乗算する。これにより、最終的に加算回路410a〜410gに入力される2系統のI/Qデータ「Sa」、「Sb」の加算結果である信号データ「ΣSab」を、この段のI/Qデータとして後段へ出力する。   The multiplier 418 multiplies the signal data “Sgab” output from the adder 414 and the gain attenuation coefficient “Km” output from the third ROM 417. As a result, the signal data “ΣSab”, which is the addition result of the two systems of I / Q data “Sa” and “Sb” that are finally input to the addition circuits 410a to 410g, is used as the I / Q data of this stage. Output to.

このように、本実施形態の無線通信システム1では、アンテナ100で受信した無線信号をディジタルデータに変換することにより、ディジタル合成回路400までの距離に応じた電力損失を生じさせずに、ディジタル合成回路400への伝送を行うことができる。
また、2系統入力型の加算回路410を多段に接続するだけでディジタル合成回路を構成することができるので、I/Qデータの数が増減しても容易に対応することができる。しかもディジタル回路なので、加算回路410の増加に伴う電力損失は、アナログ手段を用いていた従来型システムに比べて格段に抑制される。
これにより、ゲートアレイなどのLSIに容易に組み込みができ、より小型かつ低コストの回路の開発が可能となった。
As described above, in the wireless communication system 1 according to the present embodiment, the wireless signal received by the antenna 100 is converted into digital data, so that the power loss corresponding to the distance to the digital combining circuit 400 does not occur and the digital combining is performed. Transmission to the circuit 400 can be performed.
Further, since the digital synthesis circuit can be configured by simply connecting the two-system input type adder circuit 410 in multiple stages, it is possible to easily cope with an increase or decrease in the number of I / Q data. Moreover, since it is a digital circuit, the power loss accompanying the increase of the adding circuit 410 is significantly suppressed as compared with the conventional system using analog means.
As a result, it can be easily incorporated into an LSI such as a gate array, and a smaller and lower cost circuit can be developed.

なお、本実施形態では、加算回路410の構成部品として、利得制御データに対応する利得減衰係数Ks,Kmを出力するために、図4にその内容例を示した第1及び第3ROM412,417を用い、さらに、2系統の利得制御データ「Ga」,「Gb」を合成した利得制御データ「Gab」を出力するために図5にその内容例を示した第2ROM415を用いたが、これらのデータは、例えば上述したEXCEL関数を用いて、その都度演算により求めるようにしても良い。   In the present embodiment, in order to output gain attenuation coefficients Ks and Km corresponding to the gain control data as components of the adder circuit 410, the first and third ROMs 412 and 417 whose contents are shown in FIG. Furthermore, in order to output the gain control data “Gab” obtained by combining the two systems of gain control data “Ga” and “Gb”, the second ROM 415 whose contents are shown in FIG. 5 is used. For example, the above-described EXCEL function may be used to calculate the value each time.

本発明は、建物内の共同受信システム、広域エリアでの受信システム、適応制御型あるいはダイバーシティ受信型の無線通信システム、その他複数のアンテナで受信した無線信号を合成して一つの無線信号を得る用途全般に広く利用が可能である。   The present invention relates to a joint reception system in a building, a reception system in a wide area, an adaptive control type or a diversity reception type wireless communication system, and other applications in which a single wireless signal is obtained by combining wireless signals received by a plurality of antennas. It can be widely used in general.

本発明を適用した無線通信システムの構成図。The block diagram of the radio | wireless communications system to which this invention is applied. ディジタル合成回路の構成図。The block diagram of a digital composition circuit. 加算回路の構成図。The block diagram of an addition circuit. 利得制御データに対する係数を求める第1及び第3ROMの内容説明図。The contents explanatory view of the 1st and 3rd ROM which asks for the coefficient to gain control data. 2つの利得制御データを真数加算する第2ROMの内容説明図。The content explanatory view of the 2nd ROM which adds two numbers of gain control data true number.

符号の説明Explanation of symbols

1 無線通信システム
100 アンテナ
200 無線部
201 第1の周波数変換器
202 可変増幅器
203 A/D変換器
300 信号処理部
301 直交変換回路
302 Log検波回路
303 多重化回路
400 ディジタル合成回路
410 加算回路
411 信号選択回路
412,415,417 ROM(能動テーブル)
413,418 乗算器
414,416 加算器
420 直交変調回路
500 D/A変換器
600 第2の周波数変換器
700 可変減衰器
DESCRIPTION OF SYMBOLS 1 Radio | wireless communications system 100 Antenna 200 Radio | wireless part 201 1st frequency converter 202 Variable amplifier 203 A / D converter 300 Signal processing part 301 Orthogonal transformation circuit 302 Log detection circuit 303 Multiplexing circuit 400 Digital synthesis circuit 410 Addition circuit 411 Signal Selection circuit 412, 415, 417 ROM (active table)
413, 418 Multiplier 414, 416 Adder 420 Quadrature modulation circuit 500 D / A converter 600 Second frequency converter 700 Variable attenuator

Claims (6)

m個のアンテナと1対1に対応して設けられ、当該アンテナで受信した所定形式の無線信号を増幅するm個の無線部と、各無線部と1対1に対応して設けられるm個の信号処理部と、各信号処理部の出力を合成するディジタル合成回路と、このディジタル合成回路の後段に設けられる信号変換部とを備えており、
前記信号処理部は、当該無線部から出力される無線信号をディジタルデータに変換するとともに、変換したディジタルデータの値に基づいて利得制御データを生成し、この利得制御データにより前記無線部で増幅する無線信号の平均振幅が一定となるように制御するとともに、この利得制御データを前記ディジタルデータと共に出力し、
前記ディジタル合成回路は、各信号処理部から出力されたデータをディジタル伝送路を通じて取り込み、取り込んだデータのうち、ディジタルデータと前記利得制御データとをそれぞれ一つのものに合成し、
前記信号変換手段は、前記ディジタル合成回路から出力されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記ディジタル合成回路から出力された利得制御データに基づいて制御する、
無線通信システム。
m radio units provided in a one-to-one correspondence with m antennas, amplifying radio signals of a predetermined format received by the antennas, and m radio units provided in a one-to-one correspondence with the radio units A signal processing unit, a digital synthesizing circuit that synthesizes the output of each signal processing unit, and a signal conversion unit provided at a subsequent stage of the digital synthesizing circuit,
The signal processing unit converts a radio signal output from the radio unit into digital data, generates gain control data based on the value of the converted digital data, and amplifies the gain by the radio unit based on the gain control data Control the average amplitude of the radio signal to be constant, and output this gain control data together with the digital data,
The digital synthesis circuit captures the data output from each signal processing unit through a digital transmission path, and synthesizes the digital data and the gain control data into one of the captured data,
The signal converting means converts the digital data output from the digital synthesis circuit into the radio signal and controls the amplitude of the converted radio signal based on the gain control data output from the digital synthesis circuit.
Wireless communication system.
前記信号処理部は、無線信号をI/Qデータに変換する直交変換回路と、変換されたI/Qデータに基づいて前記利得制御データを生成するLog検波回路とを含み、変換したI/Qデータ及び生成された利得制御データを多重化し、多重化したデータを前記ディジタル伝送路に送り込む、
請求項1記載の無線通信システム。
The signal processing unit includes an orthogonal transform circuit that converts a radio signal into I / Q data, and a Log detection circuit that generates the gain control data based on the converted I / Q data. Multiplexing data and generated gain control data, and sending the multiplexed data to the digital transmission line;
The wireless communication system according to claim 1.
前記ディジタル合成回路は、それぞれ2系統で入力されるI/Qデータ及び利得制御データを合成する加算回路を多段に接続した加算回路群と、最終段の加算回路から出力されるI/Qデータを直交変調する直交変調回路とを含んで成る、
請求項1記載の無線通信システム。
The digital synthesis circuit includes an adder circuit group in which adder circuits that synthesize I / Q data and gain control data input in two systems are connected in multiple stages, and I / Q data output from the final stage adder circuit. An orthogonal modulation circuit for performing orthogonal modulation,
The wireless communication system according to claim 1.
入力系統数が2(nは正の整数)の場合、前記加算回路は、2−1の回路数の多段接続により構成される、
請求項3記載の無線通信システム。
When the number of input systems is 2 n (n is a positive integer), the adder circuit is configured by multistage connection of 2 n −1 circuits.
The wireless communication system according to claim 3.
前記加算回路は、入力された2系統のI/Qデータ及び利得制御データのうち、大きい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データに対応するI/Qデータ、小さい方の利得制御データ、利得制御データの差分を出力する信号選択回路と、前記利得制御データを前記I/Qデータの振幅調整のための係数に変換する能動テーブルとを含み、
前記信号選択回路から出力されるデータと前記能動テーブルから出力される係数との加算又は乗算により前記入力された2系統のI/Qデータを加算したデータを後段に出力する、
請求項4記載の無線通信システム。
The adding circuit includes: I / Q data corresponding to the larger gain control data, I / Q data corresponding to the smaller gain control data of the two systems of input I / Q data and gain control data, A smaller gain control data, a signal selection circuit for outputting a difference between the gain control data, and an active table for converting the gain control data into a coefficient for amplitude adjustment of the I / Q data;
Output the data obtained by adding the input I / Q data of the two systems by addition or multiplication of the data output from the signal selection circuit and the coefficient output from the active table to the subsequent stage;
The wireless communication system according to claim 4.
複数の受信系統で受信して得られた所定形式の無線信号を各々の受信系統の無線部で増幅し、これらを合成して一つの無線信号を得る方法において、
各受信系統の無線信号をそれぞれディジタルデータに変換し、変換したディジタルデータの値に基づいて利得制御データを生成し、この利得制御データにより前記無線部で増幅する無線信号の平均振幅が一定となるように制御するとともに、この利得制御データを前記ディジタルデータと共に出力する段階と、
各受信系統から出力されるディジタルデータ及び利得制御データをディジタル伝送路を通じて取得し、取得したこれらのデータのうちディジタルデータを前記利得制御データに従って重み付けすることによりディジタル合成し、他方、利得制御データについては所定関数に従って合成する段階と、
合成されたディジタルデータを前記無線信号に変換するとともに、変換された無線信号の振幅を前記合成された利得制御データに基づいて制御する段階とを有する、
無線信号合成方法。
In a method of amplifying radio signals of a predetermined format obtained by receiving by a plurality of receiving systems at the radio unit of each receiving system, and combining them to obtain one radio signal,
The radio signal of each receiving system is converted into digital data, and gain control data is generated based on the value of the converted digital data. The average amplitude of the radio signal amplified by the radio unit is made constant by this gain control data. And outputting the gain control data together with the digital data,
Digital data and gain control data output from each receiving system are acquired through a digital transmission line, and digital synthesis is performed by weighting the digital data among these acquired data according to the gain control data. Is composed according to a predetermined function,
Converting synthesized digital data into the radio signal and controlling the amplitude of the converted radio signal based on the synthesized gain control data.
Wireless signal synthesis method.
JP2007285061A 2007-11-01 2007-11-01 Wireless communication system and wireless signal synthesis method Expired - Fee Related JP5178151B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007285061A JP5178151B2 (en) 2007-11-01 2007-11-01 Wireless communication system and wireless signal synthesis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007285061A JP5178151B2 (en) 2007-11-01 2007-11-01 Wireless communication system and wireless signal synthesis method

Publications (2)

Publication Number Publication Date
JP2009117884A true JP2009117884A (en) 2009-05-28
JP5178151B2 JP5178151B2 (en) 2013-04-10

Family

ID=40784573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007285061A Expired - Fee Related JP5178151B2 (en) 2007-11-01 2007-11-01 Wireless communication system and wireless signal synthesis method

Country Status (1)

Country Link
JP (1) JP5178151B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517205A (en) * 2014-05-27 2017-06-22 クアルコム,インコーポレイテッド Adaptive control of RF low power mode in multirate wireless system using MCS value

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220346A (en) * 1998-02-02 1999-08-10 Fujitsu Ltd Automatic gain control circuit
JPH11251987A (en) * 1998-03-05 1999-09-17 Kokusai Electric Co Ltd Radio repeater
JP2000101494A (en) * 1998-09-25 2000-04-07 Nec Saitama Ltd Radio equipment and its radio reception method
JP2003008489A (en) * 2001-06-20 2003-01-10 Nippon Hoso Kyokai <Nhk> Sneak path canceller for diversity reception and relay system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220346A (en) * 1998-02-02 1999-08-10 Fujitsu Ltd Automatic gain control circuit
JPH11251987A (en) * 1998-03-05 1999-09-17 Kokusai Electric Co Ltd Radio repeater
JP2000101494A (en) * 1998-09-25 2000-04-07 Nec Saitama Ltd Radio equipment and its radio reception method
JP2003008489A (en) * 2001-06-20 2003-01-10 Nippon Hoso Kyokai <Nhk> Sneak path canceller for diversity reception and relay system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017517205A (en) * 2014-05-27 2017-06-22 クアルコム,インコーポレイテッド Adaptive control of RF low power mode in multirate wireless system using MCS value

Also Published As

Publication number Publication date
JP5178151B2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
US8140106B2 (en) Peak factor reduction device and base station
US20070109170A1 (en) Receiving device and automatic gain control method
JP5505001B2 (en) Distortion compensation device, amplification device, transmission device, and distortion compensation method
US20050117757A1 (en) Sound signal processing device and sound signal processing method
JP2006140785A (en) Radio communication apparatus
JP2006246398A (en) Distortion compensation apparatus
JPWO2008129645A1 (en) Peak suppression method
JP5178151B2 (en) Wireless communication system and wireless signal synthesis method
JP2001308730A (en) Digital receiver
US6256502B1 (en) Wideband multicarrier power control for a cellular PCS basestation tranmitter
US8031803B2 (en) Transmitter capable of suppressing peak of transmission signal
JP5870739B2 (en) Predistortion device
KR100737621B1 (en) Signal converter and combine performance improving method of the transmitter of RF signal
JP7233625B1 (en) Receiver and A/D conversion method
KR102216715B1 (en) Apparatus for controlling wide-band signal transmission gain in wireless communication systems and signal processing method of the same
JP4002709B2 (en) Digital communication system
JP4892899B2 (en) Digital signal processing system
WO2023145012A1 (en) Repeater control device, wireless communication system, control circuit, storage medium, and control value determination method
US8169260B2 (en) Amplifier circuit utilizing characteristic correction and smooth curvilinear correction
JP5081022B2 (en) Digital transmission equipment
JP4634328B2 (en) Amplifying device, transmitting device, terminal device, and base station device
JP2013243503A (en) Voice transmission system
KR100625238B1 (en) Apparatus for automatically controlling gain in orthogonal frequency division multiple access system
JPH11186946A (en) Diversity receiver and agc circuit used for the receiver
JP2006203271A (en) Distortion generating circuit and high frequency circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130108

R150 Certificate of patent or registration of utility model

Ref document number: 5178151

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees