JP2009105277A - Semiconductor device, and manufacturing method thereof - Google Patents

Semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
JP2009105277A
JP2009105277A JP2007276591A JP2007276591A JP2009105277A JP 2009105277 A JP2009105277 A JP 2009105277A JP 2007276591 A JP2007276591 A JP 2007276591A JP 2007276591 A JP2007276591 A JP 2007276591A JP 2009105277 A JP2009105277 A JP 2009105277A
Authority
JP
Japan
Prior art keywords
semiconductor
movable part
integrated circuit
wiring
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007276591A
Other languages
Japanese (ja)
Inventor
Mitsuru Ueno
満 上野
Hirobumi Nagano
博文 永野
Teppei Tsukamoto
哲平 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007276591A priority Critical patent/JP2009105277A/en
Publication of JP2009105277A publication Critical patent/JP2009105277A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which has such a MEMS structure that a semiconductor integrated circuit and a movable portion having a movable part are formed into a semiconductor chip, and can reduce the size of the chip, and further, can detect the operation and operational direction of the chip, and to provide a manufacturing method of the semiconductor device. <P>SOLUTION: In the semiconductor device, a movable part 10 of a MEMS portion is formed on a beam 28 present on a semiconductor layer 13. The beam 28 comprises an insulating film 26 and a polysilicon film 27, and a resistance, etc., can be utilized therefor. The movable part 10 is disposed in a recessed portion 6 formed on each inter-layer insulating film 8, 14, and its lower end is joined to the polysilicon film 27 of the beam 28, and further, its upper end is free. A cavity 7 is formed in a portion having the formed beam 28, and moreover, the beam comprises a hollow structure. The movable part 10 receives stress by the acceleration of a chip so that its end moves. By the movement of the chip, a spatial distance interposed between the movable part 10 and each of electrodes 91-98 is so varied as to be able to detect the variation of capacitance interposed between each electrode and the movable part 10. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置に係り、特に電気的要素及び機械的要素を含むシステムを1チップに形成したMEMS(Micro Electro Mechanical Systems)デバイスに関するものである。   The present invention relates to a semiconductor device, and more particularly to a micro electro mechanical systems (MEMS) device in which a system including an electrical element and a mechanical element is formed on one chip.

従来、電気的要素及び機械的要素を含むシステムを1パッケージ化したMEMSデバイスは、半導体集積回路を構成するロジックやアナログ回路などの各チップにMEMSチップを配線基板上に搭載してなるものである。半導体集積回路は、例えば、CMOSを主体にして抵抗やコンデンサを含むものである。また、従来のMEMSチップは、シリコン半導体基板の表面をエッチング処理により、凹部と可動部を形成し、シリコンからなる可動部は、凹部内において一端を固定して凹部内の空間と可動部と半導体基板とでコンデンサを構成している。コンデンサは、空間が誘電体であり、可動部と半導体基板が電極である。半導体基板は、シリコン単結晶基板と、この上に形成されたシリコン酸化膜と、シリコン酸化膜上に形成されたシリコンの活性層とから構成されている。可動部は、この活性層に形成される。半導体基板表面に凹部を覆うように絶縁膜を介して配線が形成される。可動部は、この配線に一端が固定され、他端は、凹部の内部に他と接続せずフリーな状態で突出している。MEMSチップの移動の感知するには加速力によって可動部先端が半導体基板に接触しコンデンサが短絡することによって得られる。   2. Description of the Related Art Conventionally, a MEMS device in which a system including an electrical element and a mechanical element is packaged is one in which a MEMS chip is mounted on a wiring board in each chip such as a logic or an analog circuit constituting a semiconductor integrated circuit. . A semiconductor integrated circuit is mainly composed of, for example, a CMOS and includes a resistor and a capacitor. In addition, the conventional MEMS chip forms a recess and a movable part by etching the surface of the silicon semiconductor substrate, and the movable part made of silicon fixes one end in the recess and the space in the recess, the movable part, and the semiconductor. A capacitor is composed of the substrate. In the capacitor, the space is a dielectric, and the movable part and the semiconductor substrate are electrodes. The semiconductor substrate includes a silicon single crystal substrate, a silicon oxide film formed thereon, and a silicon active layer formed on the silicon oxide film. The movable part is formed in this active layer. A wiring is formed on the surface of the semiconductor substrate via an insulating film so as to cover the recess. One end of the movable portion is fixed to the wiring, and the other end protrudes in a free state without being connected to the other inside the recess. The movement of the MEMS chip can be sensed by causing the tip of the movable part to contact the semiconductor substrate by an acceleration force and short-circuiting the capacitor.

MEMSデバイスについて、従来プロセスでは、厚膜SOI基板を前提とした構造を採用している。厚膜SOI基板は、活性層部分の厚さが8〜10μmの厚膜を用いている。しかし、このデバイスには次のような問題が発生する。
(1) デバイスシュリンク時において、特にCMOS回路などの半導体集積回路を形成する場合、厚膜SOI基板では、ウエル(Well)周りの容量が小さくならないため、デバイスシュリンクが難しくなっていく。
(2) MEMS構造は、シリコンウェハ上に作り込んでいるため、デバイス修正を行う際には1Sからの修正が必要となる。
(3) 動作方向を感知するようなデバイスでは動作方向を感知する方向にすべて作る必要が発生するためデバイスサイズが大きくなってしまう。
As for the MEMS device, the conventional process adopts a structure based on a thick film SOI substrate. The thick film SOI substrate uses a thick film having an active layer portion thickness of 8 to 10 μm. However, this device has the following problems.
(1) At the time of device shrinkage, particularly when a semiconductor integrated circuit such as a CMOS circuit is formed, since a capacitance around a well is not reduced in a thick film SOI substrate, device shrinkage becomes difficult.
(2) Since the MEMS structure is built on a silicon wafer, correction from 1S is required when performing device correction.
(3) In a device that senses the operation direction, it is necessary to make all of the devices in the direction that senses the operation direction, resulting in an increase in device size.

特許文献1には、組立作業性の良い角度検出センサが開示されている。物体の姿勢(傾き具合)に応じてON/OFFする複数のスイッチング素子からなり、これらスイッチング素子のON/OFF状態によって物体の姿勢を検出することができる。中心から等角度間隔で配置された4本の導電性のピンと、この4本のピンで包囲された領域にピンに接触するよう回動自在に配置された導電性の回動体とを有する。
特開平9−138119号公報
Patent Document 1 discloses an angle detection sensor with good assembling workability. It consists of a plurality of switching elements that are turned ON / OFF according to the posture (inclination) of the object, and the posture of the object can be detected by the ON / OFF state of these switching elements. It has four conductive pins arranged at equiangular intervals from the center, and a conductive rotating body arranged so as to be rotatable in contact with the pins in a region surrounded by the four pins.
JP-A-9-138119

本発明は、以上のような問題を解決するためになされたものであり、1つの半導体チップに半導体集積回路部分と可動部を有する可動部分とを作り込んだMEMS構造を有し、チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる半導体装置及びその製造方法を提供する。   The present invention has been made to solve the above problems, and has a MEMS structure in which a semiconductor integrated circuit portion and a movable portion having a movable portion are formed in one semiconductor chip, and the reduction of the chip. A semiconductor device and a method of manufacturing the same are provided.

本発明の半導体装置の一態様は、単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板と、前記半導体基板に形成された半導体集積回路と、前記半導体基板に形成され、前記半導体集積回路と離隔して形成された可動部を有する可動部分と、前記半導体基板上に形成された多層配線層とを備え、前記可動部は、前記半導体層の凹部に形成され、前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴としている。   One embodiment of a semiconductor device of the present invention includes a single crystal substrate, a semiconductor substrate including a semiconductor layer formed over the single crystal substrate with an insulating oxide film interposed therebetween, and a semiconductor integrated circuit formed over the semiconductor substrate; A movable part having a movable part formed on the semiconductor substrate and spaced apart from the semiconductor integrated circuit, and a multilayer wiring layer formed on the semiconductor substrate, the movable part comprising the semiconductor layer Formed in a concave portion of the multi-layer wiring, and is formed from a connection wiring for connecting the wirings of the multilayer wiring up and down, the lower end of the movable portion is connected to a predetermined wiring of the multilayer wiring, and the upper end does not contact with the other in the concave portion It is characterized by protruding.

本発明の半導体装置の製造方法の一態様は、単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板に半導体集積回路を形成する工程と、前記半導体基板上に多層配線層を形成する工程と、前記半導体基板に前記半導体集積回路と離隔して形成された可動部分に凹部を形成し、前記凹部内に可動部を形成する工程とを備え、前記可動部は前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴としている。   One aspect of a method for manufacturing a semiconductor device according to the present invention includes a step of forming a semiconductor integrated circuit on a semiconductor substrate including a single crystal substrate and a semiconductor layer formed on the single crystal substrate with an insulating oxide film interposed therebetween; Forming a multilayer wiring layer on the semiconductor substrate; forming a concave portion in a movable portion formed on the semiconductor substrate apart from the semiconductor integrated circuit; and forming a movable portion in the concave portion. The movable part is formed of a connection wiring that connects the multilayer wirings up and down, the lower end of the movable part is connected to a predetermined wiring of the multilayer wiring, and the upper end is not in contact with the other in the recess. It is characterized by protruding.

本発明は、以上の構成により、可動部が接続配線と同じ長さに短縮されて半導体集積回路との1チップ化が可能になり、半導体集積回路とMEMS部分間を接続する金属配線が不要になるので半導体チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる。   According to the present invention, the movable portion is shortened to the same length as the connection wiring by the above configuration, and the semiconductor integrated circuit can be made into one chip, and the metal wiring for connecting the semiconductor integrated circuit and the MEMS portion is unnecessary. Therefore, it is possible to reduce the size of the semiconductor chip and to detect the operation and the operation direction.

以下、実施例を参照して発明の実施の形態を説明する。   Hereinafter, embodiments of the invention will be described with reference to examples.

まず、図1乃至図6を参照して実施例1を説明する。
図1は、この実施例で説明する半導体チップの概略平面図、図2は、図1の半導体チップの半導体集積回路部分のトランジスタが形成されたCMOS部及び抵抗が形成された抵抗部が形成された部分断面図、図3は、図1の半導体チップの半導体集積回路部分のコンデンサが形成されたコンデンサ部分が示された部分断面図、図4は、図1の半導体チップのMEMS構造が形成された部分断面図、図5は、図4に示すMEMS構造の機能を説明する電極構造の平面配置図、図6は、MEMS構造を形成する工程断面図である。
図1に示すように、シリコンなどの半導体基板からなる半導体チップ1には、可動部を有する可動部分(以下、MEMS部分という)2と半導体集積回路部分3が間隔をおいて形成されている。半導体集積回路は、ロジック回路4、アナログ回路5等が含まれ、CMOSトランジスタ、抵抗、コンデンサなどから構成されている。
First, Embodiment 1 will be described with reference to FIGS.
FIG. 1 is a schematic plan view of a semiconductor chip described in this embodiment, and FIG. 2 is a CMOS portion in which a transistor of a semiconductor integrated circuit portion of the semiconductor chip in FIG. 1 is formed and a resistance portion in which a resistor is formed. 3 is a partial cross-sectional view showing a capacitor portion in which a capacitor of the semiconductor integrated circuit portion of the semiconductor chip of FIG. 1 is formed, and FIG. 4 is a MEMS structure of the semiconductor chip of FIG. FIG. 5 is a plan layout view of an electrode structure for explaining the function of the MEMS structure shown in FIG. 4, and FIG. 6 is a process sectional view for forming the MEMS structure.
As shown in FIG. 1, in a semiconductor chip 1 made of a semiconductor substrate such as silicon, a movable part (hereinafter referred to as a MEMS part) 2 having a movable part and a semiconductor integrated circuit part 3 are formed at an interval. The semiconductor integrated circuit includes a logic circuit 4, an analog circuit 5, and the like, and is composed of a CMOS transistor, a resistor, a capacitor, and the like.

図2に示すように、半導体チップ1を構成する半導体基板は、シリコンなどの半導体単結晶基板11と、半導体単結晶基板11上に形成された絶縁酸化膜(Box層)12とエピタキシャル成長されたシリコンなどからなる半導体層13から構成されている。半導体層13には、CMOSなどのトランジスタや受動素子などが形成される素子領域である活性層17とSTI(Shallow Trench Isolation)構造の素子分離領域18とが形成されている。半導体層13の上には多層配線が形成されたシリコン酸化膜やシリコン窒化膜などの層間絶縁膜14が形成されている。図2(a)には、半導体集積回路を構成する複数のトランジスタが形成されている。トランジスタのゲート15は、活性層17上に形成されている。トランジスタと多層配線層の配線(図示しない)とは接続配線16を介して電気的に接続されている。半導体集積回路を構成する抵抗20は、素子分離領域18上にシリコン窒化膜などの絶縁膜19を介して形成され、接続配線21により多層配線層の配線(図示しない)と接続される。   As shown in FIG. 2, the semiconductor substrate constituting the semiconductor chip 1 is a semiconductor single crystal substrate 11 such as silicon, and an insulating oxide film (Box layer) 12 formed on the semiconductor single crystal substrate 11 and epitaxially grown silicon. It is comprised from the semiconductor layer 13 which consists of. In the semiconductor layer 13, an active layer 17 which is an element region in which a transistor such as a CMOS or a passive element is formed and an element isolation region 18 having an STI (Shallow Trench Isolation) structure are formed. On the semiconductor layer 13, an interlayer insulating film 14 such as a silicon oxide film or a silicon nitride film on which a multilayer wiring is formed is formed. In FIG. 2A, a plurality of transistors constituting a semiconductor integrated circuit are formed. The gate 15 of the transistor is formed on the active layer 17. The transistor and the wiring (not shown) of the multilayer wiring layer are electrically connected via the connection wiring 16. The resistor 20 constituting the semiconductor integrated circuit is formed on the element isolation region 18 via an insulating film 19 such as a silicon nitride film, and connected to a wiring (not shown) of a multilayer wiring layer by a connection wiring 21.

接続配線21は、抵抗20の一対の引き出し電極を構成している。抵抗20は、ポリシリコンから構成されている(図2(b))。半導体集積回路を構成するコンデンサ25は、素子分離領域18上に形成され、接続配線24により多層配線層の配線(図示しない)と接続される。コンデンサ25は、半導体基板の活性層を一方の電極(下部電極)とし、半導体層13上の絶縁膜22を誘電体とし、絶縁膜22上のポリシリコン膜23を他方の電極(上部電極)としている。接続配線24は、上部電極及び下部電極の引き出し電極を構成している(図3)。   The connection wiring 21 constitutes a pair of lead electrodes of the resistor 20. The resistor 20 is made of polysilicon (FIG. 2B). The capacitor 25 constituting the semiconductor integrated circuit is formed on the element isolation region 18 and connected to the wiring (not shown) of the multilayer wiring layer by the connection wiring 24. The capacitor 25 uses the active layer of the semiconductor substrate as one electrode (lower electrode), the insulating film 22 on the semiconductor layer 13 as a dielectric, and the polysilicon film 23 on the insulating film 22 as the other electrode (upper electrode). Yes. The connection wiring 24 constitutes an extraction electrode for the upper electrode and the lower electrode (FIG. 3).

図4及び図5を用いて半導体チップのMEMS部分及びその機能を説明する。可動部10は、梁28の上に形成される。可動部10は、ピラーとも称する。梁28は、半導体層13上に形成され、半導体層13上に形成されたシリコン窒化膜からなる絶縁膜26及び絶縁膜26上に形成されたポリシリコン膜27から構成されている。梁28は、半導体集積回路部分の抵抗もしくはコンデンサを利用することができる。梁28は、層間絶縁膜14及びその上に形成されたシリコン酸化膜やシリコン窒化膜などから形成された層間絶縁膜8により被覆され、可動部(ピラー)10は、層間絶縁膜8、14に形成された凹部6に配置され、下端が梁28のポリシリコン膜27に接合され、上端はフリーな状態にある。半導体基板の梁28が形成された部分には空洞7が形成されており、梁部分は中空構造になっている。可動部10は、2層の層間絶縁膜8、14の凹部6に収納されており、その高さは、層間絶縁膜8、14がそれぞれ0.4μm以下であるので、高々2×0.4μmあるいはそれ以下である。   The MEMS portion of the semiconductor chip and its function will be described with reference to FIGS. The movable part 10 is formed on the beam 28. The movable part 10 is also called a pillar. The beam 28 is formed on the semiconductor layer 13 and includes an insulating film 26 made of a silicon nitride film formed on the semiconductor layer 13 and a polysilicon film 27 formed on the insulating film 26. As the beam 28, a resistor or a capacitor of a semiconductor integrated circuit portion can be used. The beam 28 is covered with an interlayer insulating film 14 and an interlayer insulating film 8 formed from a silicon oxide film or a silicon nitride film formed on the interlayer insulating film 14, and the movable portion (pillar) 10 is attached to the interlayer insulating films 8 and 14. It is arranged in the formed recess 6, the lower end is joined to the polysilicon film 27 of the beam 28, and the upper end is in a free state. A cavity 7 is formed in a portion of the semiconductor substrate where the beam 28 is formed, and the beam portion has a hollow structure. The movable portion 10 is housed in the recess 6 of the two-layer interlayer insulating films 8 and 14, and the height of the movable portion 10 is 2 × 0.4 μm at most because the interlayer insulating films 8 and 14 are each 0.4 μm or less. Or less.

半導体層13上には層間絶縁膜14及び層間絶縁膜14の上に層間絶縁膜8が形成されている。層間絶縁膜14表面には多層配線層を構成する第1層の配線30が形成される。配線30とトランジスタや受動素子とを電気的に接続するには層間絶縁膜14に埋め込まれる接続配線29を用いる。同じように、層間絶縁膜8上には第2層の配線(図示しない)が形成される。第1層の配線30と第2層の配線とは接続配線31により電気的に接続される。
この実施例の特徴である可動部10は、接続配線を利用する。即ち、可動部10は、第1層の配線30を挟んで積層された接続配線29及び31から構成されている。さらに、図5に示すように、層間絶縁膜8上に、凹部6外周に沿って間隔をおいて複数の電極91〜98(この実施例では、例えば、8個である)が形成されている。このように、可動部10は、一方の電極として、他方の電極である電極91〜98と対向し、凹部6の空間を誘電体としてコンデンサを構成している。コンデンサの一方の電極である可動部10は、梁28を構成するポリシリコン膜27に接続され、ポリシリコン膜に接続された接続配線29、第1層の配線30及び接続配線31を介して外部端子(図示せず)に接続されている。
On the semiconductor layer 13, an interlayer insulating film 14 and an interlayer insulating film 8 are formed on the interlayer insulating film 14. A first layer wiring 30 constituting a multilayer wiring layer is formed on the surface of the interlayer insulating film 14. In order to electrically connect the wiring 30 to the transistor and the passive element, a connection wiring 29 embedded in the interlayer insulating film 14 is used. Similarly, a second layer wiring (not shown) is formed on the interlayer insulating film 8. The first layer wiring 30 and the second layer wiring are electrically connected by a connection wiring 31.
The movable part 10 which is a feature of this embodiment uses connection wiring. That is, the movable portion 10 is composed of connection wirings 29 and 31 stacked with the first-layer wiring 30 interposed therebetween. Further, as shown in FIG. 5, a plurality of electrodes 91 to 98 (eight in this embodiment, for example) are formed on the interlayer insulating film 8 at intervals along the outer periphery of the recess 6. . Thus, the movable part 10 is opposed to the electrodes 91 to 98 which are the other electrodes as one electrode, and constitutes a capacitor using the space of the recess 6 as a dielectric. The movable part 10, which is one electrode of the capacitor, is connected to the polysilicon film 27 constituting the beam 28, and is connected to the outside via the connection wiring 29, the first layer wiring 30 and the connection wiring 31 connected to the polysilicon film. It is connected to a terminal (not shown).

この実施例の半導体装置、即ちMEMSデバイスは以上のような構成を有している。
次に、図5を参照して、MEMSデバイスのMEMS部分の作用効果を説明する。可動部10は、半導体チップの加速によって応力を受けて先端部が移動する。図において、矢印Aの方向に加速力が働いた場合、可動部10は、矢印Bの方向に移動する。そして、可動部先端が電極91、92に接触することにより、半導体チップが動いたことが知られる。また、半導体チップの移動により、可動部10(可動部10′となる)と電極91〜98との間の空間の距離が変化する。したがって、各電極と可動部10との間の容量の変化を検出することにより、移動方向を知ることができる。即ち、この実施例では、移動を検知すると共に動作方向を知ることもできる。
The semiconductor device of this embodiment, that is, a MEMS device has the above-described configuration.
Next, with reference to FIG. 5, the effect of the MEMS part of a MEMS device is demonstrated. The movable portion 10 receives stress due to the acceleration of the semiconductor chip and the tip portion moves. In the figure, when an acceleration force is applied in the direction of arrow A, the movable unit 10 moves in the direction of arrow B. Then, it is known that the semiconductor chip has moved when the tip of the movable portion contacts the electrodes 91 and 92. Moreover, the distance of the space between the movable part 10 (it becomes movable part 10 ') and the electrodes 91-98 changes with the movement of a semiconductor chip. Therefore, the direction of movement can be known by detecting the change in capacitance between each electrode and the movable portion 10. That is, in this embodiment, it is possible to detect the movement and know the operation direction.

次に、図6を参照してMEMSデバイスの製造方法を説明する。
半導体基板を構成する半導体層13に半導体集積回路を構成するCMOSなどのトランジスタ、抵抗、コンデンサ等を形成し、可動部分(MEMS部分)では梁28を抵抗もしくはコンデンサを形成する工程と同じ工程で形成する。活性層17上では1つのトランジスタのゲート15が表示されている。
次に、多層配線部分の製造工程を説明する。半導体層13上にシリコン酸化膜などの層間絶縁膜14を形成し、その表面を平坦化する。平坦化された表面にレジストを塗布し、これをパターニングし、これをマスクとして層間絶縁膜14をエッチングしてコンタクト孔を形成する。次に、コンタクト孔及び層間絶縁膜14表面にアルミニウム、銅などの金属を堆積させ、CMPなどにより層間絶縁膜14表面の金属を除去して、コンタクト孔に金属を埋め込み、これを接続配線29とする。次に、層間絶縁膜14の表面に金属層を形成し、これを所定の形状にエッチングして第1層の配線30を形成する。
Next, a manufacturing method of the MEMS device will be described with reference to FIG.
A transistor such as a CMOS, a resistor, a capacitor, etc. constituting a semiconductor integrated circuit are formed on the semiconductor layer 13 constituting the semiconductor substrate, and the beam 28 is formed in the same process as that for forming the resistor or the capacitor in the movable part (MEMS part). To do. On the active layer 17, the gate 15 of one transistor is displayed.
Next, the manufacturing process of the multilayer wiring part will be described. An interlayer insulating film 14 such as a silicon oxide film is formed on the semiconductor layer 13 and the surface thereof is planarized. A resist is applied to the planarized surface, this is patterned, and the interlayer insulating film 14 is etched using this as a mask to form contact holes. Next, a metal such as aluminum or copper is deposited on the contact hole and the surface of the interlayer insulating film 14, the metal on the surface of the interlayer insulating film 14 is removed by CMP or the like, and the metal is embedded in the contact hole. To do. Next, a metal layer is formed on the surface of the interlayer insulating film 14, and this is etched into a predetermined shape to form the first layer wiring 30.

次に、層間絶縁膜14上に第2の層間絶縁膜8を形成しこれを平坦化する。そして、平坦化された表面にレジストを塗布し、これをパターニングし、これをマスクとして層間絶縁膜8をエッチングしてコンタクト孔を形成する。次に、コンタクト孔及び層間絶縁膜8表面にアルミニウム、銅などの金属を堆積させ、CMPなどにより層間絶縁膜8表面の金属を除去して、コンタクト孔に金属を埋め込み、これを接続配線31とする。次に、表面に金属層を形成し、これを所定の形状にエッチングして第2層の配線を形成すると共に可動部分の領域Bに可動部の電極91〜98を形成する。
次に、可動部分の領域Aにおいて、電極91〜98の内側部分の層間絶縁膜8、14を異方性エッチングによりエッチングして梁28に底部が達する凹部6を形成する(図4参照)。凹部6内の可動部(ピラー)10は、層間絶縁膜8、14から離され、梁28に固定されている。次に、半導体基板の可動部10及び梁28の下の領域C(図4参照)に空洞7を形成する。つまり、半導体基板裏面からシリコンエッチング及びウエットエッチングを用いて空洞を形成する。
Next, a second interlayer insulating film 8 is formed on the interlayer insulating film 14 and planarized. Then, a resist is applied to the planarized surface, this is patterned, and using this as a mask, the interlayer insulating film 8 is etched to form a contact hole. Next, a metal such as aluminum or copper is deposited on the contact hole and the surface of the interlayer insulating film 8, the metal on the surface of the interlayer insulating film 8 is removed by CMP or the like, and the metal is embedded in the contact hole. To do. Next, a metal layer is formed on the surface, and this is etched into a predetermined shape to form a second layer wiring, and electrodes 91 to 98 of the movable part are formed in the region B of the movable part.
Next, in the region A of the movable part, the interlayer insulating films 8 and 14 in the inner part of the electrodes 91 to 98 are etched by anisotropic etching to form the recess 6 whose bottom reaches the beam 28 (see FIG. 4). The movable part (pillar) 10 in the recess 6 is separated from the interlayer insulating films 8 and 14 and is fixed to the beam 28. Next, the cavity 7 is formed in the region C (see FIG. 4) under the movable part 10 and the beam 28 of the semiconductor substrate. That is, a cavity is formed from the back surface of the semiconductor substrate using silicon etching and wet etching.

この実施例では、以上により、MEMS部分の可動部(ピラー)が接続配線と同じ長さに短縮されて半導体集積回路との1チップ化が可能になり、また、半導体集積回路のロジックとアナログ回路間の金属配線、半導体集積回路とMEMS部分間の金属配線が不要になるので、半導体チップの小型化が可能になり、さらに動作感知と動作方向検知とが可能になる。   In this embodiment, the movable portion (pillar) of the MEMS portion is shortened to the same length as the connection wiring by the above, so that it can be made into one chip with the semiconductor integrated circuit, and the logic of the semiconductor integrated circuit and the analog circuit Since the metal wiring between them and the metal wiring between the semiconductor integrated circuit and the MEMS portion are not required, the semiconductor chip can be miniaturized, and further the operation detection and the operation direction detection can be performed.

実施例で説明する半導体チップの概略平面図。The schematic plan view of the semiconductor chip demonstrated in an Example. 図1の半導体チップの半導体集積回路部分のトランジスタが形成されたCMOS部及び抵抗が形成された抵抗部が形成された部分断面図。FIG. 2 is a partial cross-sectional view in which a CMOS portion in which a transistor and a resistance portion in which a resistor is formed are formed in a semiconductor integrated circuit portion of the semiconductor chip in FIG. 1. 図1の半導体チップの半導体集積回路部分のコンデンサが形成されたコンデンサ部分が示された部分断面図。FIG. 2 is a partial cross-sectional view illustrating a capacitor portion in which a capacitor of a semiconductor integrated circuit portion of the semiconductor chip of FIG. 1 is formed. 図1の半導体チップのMEMS構造が形成された部分断面図。2 is a partial cross-sectional view in which a MEMS structure of the semiconductor chip of FIG. 1 is formed. 図4に示すMEMS構造の機能を説明する電極構造の平面配置図。FIG. 5 is a plan layout view of an electrode structure for explaining the function of the MEMS structure shown in FIG. 実施例に係る半導体装置のMEMS構造を形成する工程断面図。Sectional drawing which forms the MEMS structure of the semiconductor device which concerns on an Example.

符号の説明Explanation of symbols

1・・・半導体チップ 2・・・可動部分(MEMS部分)
3・・・半導体集積回路部分 4・・・ロジック回路
5・・・アナログ回路 6・・・凹部 7・・・空洞
8、14・・・層間絶縁膜 10、10′・・・可動部(ピラー)
11・・・半導体単結晶基板 12・・・絶縁酸化膜(Box)
13・・・半導体層 15・・・ゲート
16、21、24、29、31・・・接続配線
17・・・活性層 18・・・素子分離領域領域
19、22、26・・・絶縁膜 20・・・抵抗
23、27・・・ポリシリコン膜 25・・・コンデンサ
28・・・梁 30・・・配線
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip 2 ... Movable part (MEMS part)
DESCRIPTION OF SYMBOLS 3 ... Semiconductor integrated circuit part 4 ... Logic circuit 5 ... Analog circuit 6 ... Recess 7 ... Cavity 8, 14 ... Interlayer insulation film 10, 10 '... Movable part (pillar) )
11 ... Semiconductor single crystal substrate 12 ... Insulating oxide film (Box)
DESCRIPTION OF SYMBOLS 13 ... Semiconductor layer 15 ... Gate 16, 21, 24, 29, 31 ... Connection wiring 17 ... Active layer 18 ... Element isolation area | region 19, 22, 26 ... Insulating film 20 ... Resistance 23, 27 ... Polysilicon film 25 ... Capacitor 28 ... Beam 30 ... Wiring

Claims (4)

単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板と、
前記半導体基板に形成された半導体集積回路と、
前記半導体基板に形成され、前記半導体集積回路と離隔して形成された可動部を有する可動部分と、
前記半導体基板上に形成された多層配線層とを備え、
前記可動部は、前記半導体層の凹部に形成され、前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴とする半導体装置。
A semiconductor substrate comprising a single crystal substrate and a semiconductor layer formed on the single crystal substrate via an insulating oxide film;
A semiconductor integrated circuit formed on the semiconductor substrate;
A movable part formed on the semiconductor substrate and having a movable part formed apart from the semiconductor integrated circuit;
A multilayer wiring layer formed on the semiconductor substrate,
The movable part is formed in a concave portion of the semiconductor layer, and is formed of a connection wiring that connects the wirings of the multilayer wiring up and down. A lower end of the movable part is connected to a predetermined wiring of the multilayer wiring, and an upper end Is a semiconductor device that protrudes without contacting other parts in the recess.
前記半導体層の表面には、前記凹部の周辺に間隔をおいて配置された複数の電極が形成されていることを特徴とする請求項1に記載の半導体装置。 The semiconductor device according to claim 1, wherein a plurality of electrodes arranged at intervals around the recess are formed on a surface of the semiconductor layer. 前記半導体集積回路部分には抵抗又はコンデンサもしくは抵抗とコンデンサを含む半導体集積回路が形成されていることを特徴とする請求項1又は請求項2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein a semiconductor integrated circuit including a resistor or a capacitor or a resistor and a capacitor is formed in the semiconductor integrated circuit portion. 単結晶基板及び前記単結晶基板上に絶縁酸化膜を介して形成された半導体層から構成された半導体基板に半導体集積回路を形成する工程と、
前記半導体基板上に多層配線層を形成する工程と、
前記半導体基板に前記半導体集積回路と離隔して形成された可動部分に凹部を形成し、前記凹部内に可動部を形成する工程とを備え、
前記可動部は前記多層配線の配線間を上下に接続する接続配線から形成され、前記可動部の下端は前記多層配線の所定の配線上に接続され、上端は凹部内において他と接触しないで突出していることを特徴とする半導体装置の製造方法。
Forming a semiconductor integrated circuit on a semiconductor substrate composed of a single crystal substrate and a semiconductor layer formed on the single crystal substrate via an insulating oxide film;
Forming a multilayer wiring layer on the semiconductor substrate;
Forming a recess in a movable part formed separately from the semiconductor integrated circuit in the semiconductor substrate, and forming a movable part in the recess,
The movable part is formed of a connection wiring that connects the wirings of the multilayer wiring up and down, the lower end of the movable part is connected to a predetermined wiring of the multilayer wiring, and the upper end protrudes without contacting other parts in the recess. A method for manufacturing a semiconductor device.
JP2007276591A 2007-10-24 2007-10-24 Semiconductor device, and manufacturing method thereof Pending JP2009105277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007276591A JP2009105277A (en) 2007-10-24 2007-10-24 Semiconductor device, and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007276591A JP2009105277A (en) 2007-10-24 2007-10-24 Semiconductor device, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2009105277A true JP2009105277A (en) 2009-05-14

Family

ID=40706667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007276591A Pending JP2009105277A (en) 2007-10-24 2007-10-24 Semiconductor device, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2009105277A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786035B2 (en) 2012-09-10 2014-07-22 Kabushiki Kaisha Toshiba Electronic device having MEMS element and resistive element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786035B2 (en) 2012-09-10 2014-07-22 Kabushiki Kaisha Toshiba Electronic device having MEMS element and resistive element

Similar Documents

Publication Publication Date Title
TWI813633B (en) Piezoelectric micromachined ultrasound transducer device
TWI629460B (en) MEMS pressure sensor and method of forming same
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
TW201534883A (en) Micromechanical pressure sensor device and corresponding process for its production
US8502382B2 (en) MEMS and protection structure thereof
JP5417851B2 (en) MEMS device and manufacturing method thereof
TWI693680B (en) Stacked semiconductor structure
TWI611569B (en) Electrical device and manufacturing method thereof
US20210061643A1 (en) Semiconductor sensor and method of manufacturing the same
JP2010000556A (en) Integrated micro electromechanical system and its manufacturing method
TWI437689B (en) Semiconductor device
JP2009105277A (en) Semiconductor device, and manufacturing method thereof
JP2009270961A (en) Mems sensor and its method for manufacturign
JP2015182158A (en) MEMS device
TWI737258B (en) Semiconductor structure and manufacturing method thereof
JP2008241482A (en) Sensor device
JP6331552B2 (en) MEMS device and manufacturing method thereof
JP6331551B2 (en) MEMS device
JP2007263765A (en) Wafer level package structure and sensor device
TW201741228A (en) Semiconductor structure and manufacturing method thereof
JP2019054143A (en) Connection structure and method for manufacturing the same, and sensor
TWI477434B (en) Multifunction mens system element and integrated method for making multifunction mens system and mos
JP2009164171A (en) Semiconductor device and method of manufacturing semiconductor device
US8384214B2 (en) Semiconductor structure, pad structure and protection structure
JP2008010961A (en) Sound response device