JP2010000556A - Integrated micro electromechanical system and its manufacturing method - Google Patents

Integrated micro electromechanical system and its manufacturing method Download PDF

Info

Publication number
JP2010000556A
JP2010000556A JP2008160342A JP2008160342A JP2010000556A JP 2010000556 A JP2010000556 A JP 2010000556A JP 2008160342 A JP2008160342 A JP 2008160342A JP 2008160342 A JP2008160342 A JP 2008160342A JP 2010000556 A JP2010000556 A JP 2010000556A
Authority
JP
Japan
Prior art keywords
structure layer
layer
region
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008160342A
Other languages
Japanese (ja)
Other versions
JP4726927B2 (en
Inventor
Hiroko Hanaoka
裕子 花岡
Hideaki Takano
秀明 鷹野
Tsukasa Fujimori
司 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2008160342A priority Critical patent/JP4726927B2/en
Publication of JP2010000556A publication Critical patent/JP2010000556A/en
Application granted granted Critical
Publication of JP4726927B2 publication Critical patent/JP4726927B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing technique providing a smaller and higher density integrated MEMS (Micro Electro Mechanical System) in integrated MEMS manufacturing technology for integrating a semiconductor integrated circuit and MEMS. <P>SOLUTION: The MEMS is formed on an integrated circuit that processes a MEMS sensor signal. The MEMS has an intermediate moving part 120 comprising a weight 121, a beam 122, and a surrounding void 123, the intermediate moving part being formed by etching of an upper side sacrifice layer 130 and a lower side sacrifice layer 110. The outermost hole of etching holes 141 (micro pores) contributing to forming an upper side void 131 is positioned on an inner side than the outermost hole of etching holes 124 or a void 123 contributing to forming a lower side void 111. The difference between the etching areas of the upper sacrifice layer and the lower side sacrifice layer is thereby made smaller, enabling to enhance etching accuracy and providing a downsizing and higher density. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、マイクロエレクトロメカニカルシステムおよびその製造技術に関し、特に、半導体集積回路とMEMS(MEMS;Micro Electro Mechanical Systems)とを集積化した集積化マイクロエレクトロメカニカルシステムに適用して有効な技術に関するものである。   The present invention relates to a microelectromechanical system and a manufacturing technique thereof, and more particularly to a technique effective when applied to an integrated microelectromechanical system in which a semiconductor integrated circuit and a MEMS (MEMS: Micro Electro Mechanical Systems) are integrated. is there.

マイクロエレクトロメカニカルシステム(MEMS;Micro Electro Mechanical Systems)技術を用いた加速度、角速度、圧力などの物理量を検知する各種センサは、デジタルカメラの手ブレ防止、自動車のエンジン制御やタイヤの空気圧監視など、幅広く用いられている。更に近年、ゲーム機器や携帯電話、多機能腕時計などへも適用されるようになってきており、MEMSセンサの小型化、低コスト化、高機能化が望まれている。   Various sensors that detect physical quantities such as acceleration, angular velocity, pressure, etc. using micro electro mechanical systems (MEMS) technology are widely used for camera shake prevention of digital cameras, automobile engine control and tire pressure monitoring. It is used. Furthermore, in recent years, it has come to be applied to game machines, mobile phones, multifunctional wristwatches, and the like, and it is desired to reduce the size, cost, and functionality of MEMS sensors.

集積化MEMSセンサは、MEMSセンサと信号処理用半導体回路を1チップに集積化することにより、センサと回路の間の配線を不要化し、小型化を実現する手法である。一般に、センサと回路を半導体チップ上で横に並べる方法が一般的であるが、回路の上にセンサを積層することにより、更にチップを 小型化できる方法が知られている(特許文献1、特許文献2)。
特許文献1は、回路の上層部にある配線層2層を活用して圧力センサを形成するものである。特許文献2は、回路の上層部にある配線層3層を活用して、2層目の配線層を可動部とする加速度センサ、角速度センサ、スイッチを最上層の配線層で封止する技術である。
The integrated MEMS sensor is a technique for realizing miniaturization by integrating the MEMS sensor and the signal processing semiconductor circuit on one chip, thereby eliminating the wiring between the sensor and the circuit. In general, a method in which a sensor and a circuit are arranged side by side on a semiconductor chip is generally used. However, there is known a method in which a chip can be further downsized by stacking sensors on a circuit (Patent Document 1, Patent). Reference 2).
In Patent Document 1, a pressure sensor is formed by utilizing two wiring layers in an upper layer portion of a circuit. Patent Document 2 is a technique for sealing an acceleration sensor, an angular velocity sensor, and a switch with the uppermost wiring layer using the wiring layer 3 layer in the upper layer part of the circuit as a movable part. is there.

特開2006-126182号公報JP 2006-126182 A 特開2006-263902号公報JP 2006-263902 A

しかしながら、特許文献2に記載されている配線層3層構造のMEMSを設計どおりの形状に形成するプロセスには困難を伴う。これを説明するために、以下、3層構造の下(基板側)から1層目の配線層をM1層、2層目(可動部)をM2層、3層目をM3層と呼ぶことにする。   However, the process for forming the MEMS having the three-layer structure of the wiring layer described in Patent Document 2 into a shape as designed is difficult. In order to explain this, hereinafter, the first wiring layer from the bottom (substrate side) of the three-layer structure is referred to as M1 layer, the second layer (movable part) is referred to as M2 layer, and the third layer is referred to as M3 layer. To do.

M2層を可動部とするためには、M1層とM2層の間にある犠牲層1、およびM2層とM3層の間にある犠牲層2の除去が必要である。
まず考えられるのは、犠牲層1を除去し、その後に犠牲層2とM3層を積層する手順をとることである。しかし、M2層は可動部であるのでこのような手順を採用することは困難である。なぜならば、M2層には梁のような形状、すなわち周辺に空間を必要とする形状が多数存在するため、その上から犠牲層2、M3層を積層しても、梁周辺部の空間を埋め戻すことはできず、結果としてM3層を設計通りの形状に形成することが極めて困難だからである。
In order to make the M2 layer a movable part, it is necessary to remove the sacrificial layer 1 between the M1 layer and the M2 layer and the sacrificial layer 2 between the M2 layer and the M3 layer.
The first conceivable is to take the procedure of removing the sacrificial layer 1 and then laminating the sacrificial layer 2 and the M3 layer. However, since the M2 layer is a movable part, it is difficult to adopt such a procedure. This is because the M2 layer has many shapes like a beam, that is, a shape that requires a space around it. Even if the sacrificial layer 2 and the M3 layer are stacked on the M2 layer, the space around the beam is filled. This is because it cannot be returned, and as a result, it is extremely difficult to form the M3 layer in the shape as designed.

そのため特許文献2にあるように、あらかじめM2層には、可動部および支持部・配線部等の平面形状を形成すると同時に、必要な部分にエッチングホールを設け、下部の犠牲層1を残したままの状態で、さらにその上に犠牲層2、M3層を積層する。その後、M3層のエッチホールを通して犠牲層2と、更にM2層のエッチホールおよびM2層の梁等の構造体の周辺の空間・空隙を介して、犠牲層1を同時に除去する方法をとる必要がある。
しかしながら上記の1回のエッチングプロセスによって犠牲層1と犠牲層2を同時に除去する方法では、エッチャントに接触する時間は、犠牲層2の方が長く、犠牲層1の方が短くなってしまう。なぜなら、エッチャントがまずM3層のエッチホールを通して犠牲層2を取り除かない限り、M2層のエッチホールまたは空隙にエッチャントが到達できないからである。
Therefore, as disclosed in Patent Document 2, planar shapes such as a movable portion, a support portion, and a wiring portion are formed in advance in the M2 layer, and at the same time, etching holes are provided in necessary portions while leaving the lower sacrificial layer 1 left. In this state, the sacrificial layer 2 and the M3 layer are further laminated thereon. Thereafter, it is necessary to take a method of simultaneously removing the sacrificial layer 1 through the sacrificial layer 2 through the etch hole of the M3 layer, and further through the space and gap around the structure such as the etch hole of the M2 layer and the beam of the M2 layer. is there.
However, in the method of simultaneously removing the sacrificial layer 1 and the sacrificial layer 2 by the single etching process described above, the sacrificial layer 2 is longer in contact with the etchant and the sacrificial layer 1 is shorter. This is because the etchant cannot reach the etch hole or void in the M2 layer unless the etchant first removes the sacrificial layer 2 through the etch hole in the M3 layer.

つまり、所定の大きさの可動部(M2層)に必要な空洞を形成するためには、所定の面積の犠牲層1(M2層の下側に相当)をエッチングで取り除く必要があるが、その際、犠牲層2(M2層の上側に相当)の除去面積の方が大きくなってしまうことが不可避的である。
エッチング時間は、可動部(M2層)を完全にリリースするために、犠牲層1を多少オーバ気味にエッチングするのが好ましく、またエッチングレートの面内分布で一番遅い部分に合わせて決定することから長目になりがちであり、その結果、本来固定されるべき支持部や、隣接するMEMS構造体との境界領域、集積回路領域などへエッチングが進行し、支持部の剥がれや構造体の破損とそれによるMEMS部分の歩留、さらには回路部分の損傷を招きやすい。
That is, in order to form a cavity necessary for the movable part (M2 layer) having a predetermined size, it is necessary to remove the sacrificial layer 1 (corresponding to the lower side of the M2 layer) having a predetermined area by etching. At this time, it is inevitable that the removal area of the sacrificial layer 2 (corresponding to the upper side of the M2 layer) becomes larger.
In order to completely release the movable part (M2 layer), it is preferable to etch the sacrificial layer 1 slightly overly, and to determine the etching time according to the slowest part of the in-plane distribution of the etching rate. As a result, etching progresses to the support part that should be fixed originally, the boundary area with the adjacent MEMS structure, the integrated circuit area, etc., and the support part is peeled off or the structure is damaged. As a result, the yield of the MEMS portion and the damage of the circuit portion are easily caused.

そのために従来は、支持部の剥がれが起きないように支持部サイズを大きくする、あるいは隣接するMEMS構造体や周辺回路との境界領域部分の面積を大きく取るなど、エッチングマージンを確保する必要があった。
例えば、M2層で20μm角程度のMEMS構造体可動部を形成しようとした時、M2層可動部にエッチングホールを設けないような最もエッチング時間が掛かる場合には、20μm角のMEMS構造体下部の犠牲層1を除去している間に、上部犠牲層2の両端は約14μmのサイドエッチが進行し、M2層可動部のリリース完了時には、犠牲層2の空洞領域は50μm角近くにもなる。隣接部との領域マージンを取らなかったとしても、20μm角のMEMS構造体可動部の為に、50μm角の領域が必要となり、この時、MEMS構造体全体の面積は、可動部の6倍以上にもなる。実際には、M2層可動部にエッチングホールを設ける事により、そこまでは増大しないものの、従来の方法では、犠牲層1と犠牲層2のエッチング時間差が原因の、犠牲層2部分の空洞面積増大による、MEMS部分全体面積のサイズ拡大の防止は困難であった。
Therefore, conventionally, it has been necessary to secure an etching margin, for example, by increasing the size of the support portion so that the support portion does not peel off, or by increasing the area of the boundary region with the adjacent MEMS structure or peripheral circuit. It was.
For example, when an attempt is made to form a MEMS structure movable part of about 20 μm square in the M2 layer and the etching time is longest such that no etching hole is provided in the M2 layer movable part, the lower part of the 20 μm square MEMS structure is formed. While removing the sacrificial layer 1, side etching of about 14 μm proceeds at both ends of the upper sacrificial layer 2, and when the release of the movable portion of the M2 layer is completed, the cavity region of the sacrificial layer 2 becomes nearly 50 μm square. Even if the area margin with the adjacent part is not taken, a 50 μm square area is required for the 20 μm square MEMS structure movable part. At this time, the area of the entire MEMS structure is more than six times that of the movable part. It also becomes. Actually, by providing an etching hole in the movable part of the M2 layer, it does not increase so far, but in the conventional method, the cavity area of the sacrificial layer 2 increases due to the etching time difference between the sacrificial layer 1 and the sacrificial layer 2 Therefore, it was difficult to prevent the size of the entire area of the MEMS from being enlarged.

特許文献2で記載されているような表面MEMS型センサでは、可動部の厚さが1μm程度であり薄いために、MEMS構造体単体での静電容量変化量は小さい。そのため、MEMS構造体を隣接配置して電気的に並列接続し、容量変化量ΔCを大きくして、S/Nを増大させないと、静電容量変化量が検出できない場合も多い。上記のように、可動部本体よりも、付帯する可動しないMEMS領域が大きくなると言う事は、素子サイズの大型化のだけでなく、隣接MEMS構造体との距離も拡大するため、隣接MEMS構造体との電気配線分が固定容量C0に追加されることに起因する、素子感度(ΔC/C0)の低下も引き起こす。   In the surface MEMS type sensor as described in Patent Document 2, since the thickness of the movable part is about 1 μm and thin, the capacitance change amount of the MEMS structure alone is small. Therefore, there are many cases where the capacitance change amount cannot be detected unless the MEMS structures are arranged adjacently and electrically connected in parallel to increase the capacitance change amount ΔC and increase the S / N. As described above, the fact that the accompanying non-movable MEMS region is larger than the movable part main body not only increases the element size but also increases the distance to the adjacent MEMS structure. As a result, the element sensitivity (ΔC / C0) is also lowered due to the addition of the electrical wiring portion to the fixed capacitor C0.

この問題は、MEMSセンサとセンサ用半導体回路を集積することで小型化、低コスト化、高機能化を図るという本来の方向に反するものであり、集積化のメリットを減らしかねない要因である。
本発明の目的は、LSIの配線層3層を使って、2層目の配線層を可動部とする半導体回路集積MEMSの形成において、前記課題を克服し、MEMS構造体の未構築および破損を防止しつつ、容易に小型化可能な、半導体回路集積MEMS構造および製造プロセスを提供する事である。
This problem is contrary to the original direction of achieving miniaturization, cost reduction, and high functionality by integrating the MEMS sensor and the sensor semiconductor circuit, and may reduce the merit of integration.
An object of the present invention is to overcome the above-described problems in forming a semiconductor circuit integrated MEMS using three wiring layers of LSI and having a second wiring layer as a movable portion, and to prevent unstructured and damaged MEMS structures. An object is to provide a semiconductor circuit integrated MEMS structure and a manufacturing process which can be easily reduced in size while preventing.

また、本発明の他の目的は、LSIの配線層3層および配線2層を使った、異なる構造のMEMS構造体を同時に作製して形成する半導体回路集積MEMSにおいても、同様の前記課題を克服し、MEMS構造体の未構築および破損を防止しつつ、容易に小型化可能な、半導体回路集積MEMS構造および製造プロセスを提供する事である。   Another object of the present invention is to overcome the same problem in a semiconductor circuit integrated MEMS in which MEMS structures having different structures are simultaneously formed and formed using three wiring layers and two wiring layers of LSI. Another object of the present invention is to provide a semiconductor circuit integrated MEMS structure and a manufacturing process that can be easily reduced in size while preventing unstructured and damaged MEMS structures.

本発明では、上記課題を解決するために、LSIの配線層3層を使って、2層目の配線層を可動部とする半導体回路集積MEMSにおいて、M3層の最外周のエッチホールの位置を、M2層において、可動部構造体下部の空洞の形成に寄与するエッチホールまた空隙のうち、最外周に有る物の位置よりも、内側に配置する、事を特徴とするMEMS構造を提供する。   In the present invention, in order to solve the above-described problem, the position of the outermost etch hole of the M3 layer is determined in a semiconductor circuit integrated MEMS using three wiring layers of LSI and having the second wiring layer as a movable part. In the M2 layer, there is provided a MEMS structure characterized in that it is arranged on the inner side of the position of the outermost part of the etch holes or voids that contribute to the formation of the cavity below the movable part structure.

また、本発明では、M2層の錘等面積の大きい可動部の上部にあるM3層の面積当りのエッチホール数が、M3層全体の面積当りのエッチホール数の平均よりも多い、ことを特徴とするMEMS構造を提供する。   In the present invention, the number of etch holes per area of the M3 layer above the movable portion having a large area such as a weight of the M2 layer is larger than the average number of etch holes per area of the entire M3 layer. A MEMS structure is provided.

また、本発明では、M2層の錘等面積の大きい可動部の上部にあるM3層の各エッチホールの位置中心が、M2層の錘等面積の大きい可動部に設けた各エッチホールの位置中心と一致している、ことを特徴とするMEMS構造を提供する。
また、本発明では、LSIの配線層3層および配線2層を使った、異なる構造のMEMS構造体を同時に作製して形成する半導体回路集積MEMSにおいて、配線2層を使ったMEMS部分のエッチングホールを、充分に内側に配置することを特徴とするMEMS構造を提供する。
In the present invention, the position center of each etch hole in the M3 layer above the movable part having a large area such as the weight of the M2 layer is the position center of each etch hole provided in the movable part having a large area such as the weight in the M2 layer. A MEMS structure characterized in that is provided.
Further, in the present invention, in a semiconductor circuit integrated MEMS in which MEMS structures having different structures are simultaneously formed using three LSI wiring layers and two wiring layers, an etching hole in the MEMS portion using the two wiring layers is formed. Is provided sufficiently inside, and a MEMS structure is provided.

エッチングしにくい犠牲層1(M2層下側に相当)部分のエッチングを良好に進めるのと同時に、犠牲層1と犠牲層2(M2層上側に相当)のエッチング面積の差を小さくでき、空洞端部位置の制御性を良好にする。このため、MEMS構造内の可動部を確実に形成すると同時に、MEMS構造体同士、さらにMEMS構造体の信号処理用集積回路を近接化することができ、素子サイズの小型化が可能となる。素子サイズの小型化は、ウエハ当たりの収量を多くすることに相当するため、原価低減につながり、低コスト化に寄与する。また同時に、隣接するMEMS構造体間の距離を小さくできる事により、隣接MEMS構造体間の電気配線容量を低減させ、素子感度(ΔC/C0)を向上できる。   While the etching of the sacrificial layer 1 (corresponding to the lower side of the M2 layer) that is difficult to etch proceeds favorably, the difference in etching area between the sacrificial layer 1 and the sacrificial layer 2 (corresponding to the upper side of the M2 layer) can be reduced. Make the position control good. For this reason, the movable part in the MEMS structure can be surely formed, and at the same time, the MEMS structures and the signal processing integrated circuit of the MEMS structure can be brought close to each other, and the element size can be reduced. The reduction in device size corresponds to an increase in yield per wafer, which leads to cost reduction and contributes to cost reduction. At the same time, since the distance between adjacent MEMS structures can be reduced, the electric wiring capacity between adjacent MEMS structures can be reduced, and the element sensitivity (ΔC / C0) can be improved.

また他の効果としては、異なる層構造を有する複数のMEMS構造体の、各々の犠牲層のエッチング完了時間の差を小さくし、空洞端部位置の制御性を良好にする。これにより、素子サイズの小型化が可能となり、上記と同様の効果が得られる。   As another effect, the difference in etching completion time of each sacrificial layer of a plurality of MEMS structures having different layer structures is reduced, and the controllability of the cavity end position is improved. Thereby, the element size can be reduced, and the same effect as described above can be obtained.

以下の実施例において、必要な場合は、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係ではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following examples, where necessary, the description will be divided into sections or examples, but unless otherwise specified, they are not independent of each other, one being a variation of some or all of the other It is related to examples, details, and supplementary explanations.

また、以下の実施例において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合や原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。   Also, in the following examples, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), unless otherwise specified, or in principle limited to a specific number in principle. It is not limited to the specific number, and may be a specific number or more.

さらに、以下の実施例において、その構成要素(要素ステップ等も含む)は、特に明示した場合や原理的に明らかな場合等を除き、必ずしも必須のものではない。   Furthermore, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily essential unless otherwise specified or apparent in principle.

同様に、以下の実施例において、構成要素等の形状に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、前記数値および範囲についても同様である。
また、実施例を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
Similarly, in the following embodiments, when referring to the shape of a component or the like, it is substantially approximated to the shape or the like, unless otherwise specified or in principle not clearly considered otherwise. Including similar ones. The same applies to the numerical values and ranges.
In all the drawings for explaining the embodiments, the same members are denoted by the same reference numerals in principle, and the repeated explanation thereof is omitted.

以下の実施例では、シリコン(Si)基板上に、半導体集積回路(LSI)を作製した後、その上部層にMEMSを形成した例について説明するが、シリコン基板上にMEMSを形成した後に同一基板上にLSIを作製する場合や、LSIの作製と同時MEMSを形成する場合、さらにLSIと集積化せずにMEMS構造体のみ作製する場合でも、本発明の効果が得られる場合には適用可能である。
以下、本発明の実施例を図面に基づいて詳細に説明する。
<実施例1>
本発明による、微小機械類と半導体集積回路装置とを半導体基板上に形成した集積化マイクロエレクトロメカニカルシステムの、実施例1による例を以下図1から図6A−Dに示す。
In the following embodiments, an example in which a semiconductor integrated circuit (LSI) is formed on a silicon (Si) substrate and then a MEMS is formed on the upper layer will be described. However, the same substrate is formed after the MEMS is formed on the silicon substrate. This method can be applied to the case where the effects of the present invention can be obtained even when an LSI is manufactured on top of each other, when a MEMS is formed at the same time as the manufacturing of the LSI, or when only the MEMS structure is manufactured without being integrated with the LSI. is there.
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
<Example 1>
Examples of an integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device according to the present invention are formed on a semiconductor substrate are shown in FIGS. 1 to 6A-D.

本実施例1では、本発明によるMEMS1軸慣性センサとそのセンサの信号処理用半導体集積回路装置とを、半導体基板上に形成した集積化マイクロエレクトロメカニカルシステムについて説明する。
まず、本実施例1によるMEMS1軸慣性センサの製造プロセスを、図1〜図5に示した断面図により説明する。ここで説明する、本実施例1によるMEMS1軸慣性センサは、慣性センサエレメントを2個並べたアレイ形状である。
In the first embodiment, an integrated microelectromechanical system in which a MEMS single-axis inertial sensor and a signal processing semiconductor integrated circuit device of the sensor according to the present invention are formed on a semiconductor substrate will be described.
First, the manufacturing process of the MEMS single-axis inertial sensor according to the first embodiment will be described with reference to the cross-sectional views shown in FIGS. The MEMS single-axis inertial sensor according to the first embodiment described here has an array shape in which two inertial sensor elements are arranged.

通常のCMOS集積回路装置を製造するプロセスに従い、シリコン基板(半導体基板)1上に、MEMSセンサ信号処理用の集積回路2を作製した。集積回路2は、MEMS1軸慣性センサの信号処理用トランジスタ10及びコンタクトホール11、第1層配線12、第2層配線、第3層配線(第2層配線および第3層配線は図示せず)、第4層配線13からなる多層配線層、上面を平坦化した層間絶縁膜14、MEMS1軸慣性センサへ接続する所定のビアホール15等により構成されている。   An integrated circuit 2 for MEMS sensor signal processing was fabricated on a silicon substrate (semiconductor substrate) 1 in accordance with a process for manufacturing a normal CMOS integrated circuit device. The integrated circuit 2 includes a signal processing transistor 10 and a contact hole 11 of the MEMS single-axis inertial sensor, a first layer wiring 12, a second layer wiring, and a third layer wiring (the second layer wiring and the third layer wiring are not shown). , A multilayer wiring layer composed of the fourth layer wiring 13, an interlayer insulating film 14 whose upper surface is flattened, a predetermined via hole 15 connected to the MEMS single-axis inertial sensor, and the like.

続いて、その上部に、CMOS集積回路装置を製造するプロセスにより、MEMS慣性センサ部分の下部電極(M1)100を形成した(図1)。この時、下部電極層の一部を配線として、下部集積回路2の第4層配線13と電気的に接続した。
次に、下側犠牲層(犠牲層1)110を層間絶縁膜にて形成した後、MEMS慣性センサの錘121・配線兼用の梁122とその周辺の空隙123を含む中間可動層(M2)120を作製した。この時、中間可動層の必要な部分にはエッチングホール124を設け、また、下部配線層との電気的接続も形成した。さらに、中間可動層120を覆うように、上側犠牲層(犠牲層2)130を、層間絶縁膜をもちいて形成し、CMP法等を用いて上部の平坦化を行った(図2)。
Subsequently, a lower electrode (M1) 100 of the MEMS inertial sensor portion was formed on the upper portion by a process of manufacturing a CMOS integrated circuit device (FIG. 1). At this time, a part of the lower electrode layer was electrically connected to the fourth layer wiring 13 of the lower integrated circuit 2 as a wiring.
Next, after the lower sacrificial layer (sacrificial layer 1) 110 is formed of an interlayer insulating film, the intermediate movable layer (M2) 120 including the weight 121 of the MEMS inertial sensor, the beam 122 serving as a wiring, and the surrounding gap 123 is provided. Was made. At this time, an etching hole 124 was provided in a necessary portion of the intermediate movable layer, and electrical connection with the lower wiring layer was also formed. Further, an upper sacrificial layer (sacrificial layer 2) 130 was formed using an interlayer insulating film so as to cover the intermediate movable layer 120, and the upper part was planarized using a CMP method or the like (FIG. 2).

続いて、空洞部形成用のエッチングホール141を有する上部電極層(M3)140を形成した(図3)。この時、本発明により、上部電極層(M3)140のエッチングホール141の最外周位置は、中間可動層(M2)120の最外周位置のエッチングホール124または空隙123より内側に配置した。また、下部配線層との電気的接続も形成した。
次に、エッチングホール141,124および空隙123を介してエッチャントを導入し、中間可動層120の可動錘121および弾性梁122の周囲の上側犠牲層130および下側犠牲層110の一部をエッチング除去して、空洞部131および111を形成した(図4)。このとき、下部電極100により、下方へのエッチングは進行せず止められる。
その後、空洞部形成用の上部電極のエッチングホール141を絶縁膜142で塞いで空洞部131および111を封止し、続いて上部電極(M3)140の必要部分を、絶縁膜142と同時にパターニングして、MEMS1軸慣性センサ部分3を完成させた。最後に外部との電気的部分4を形成し、最終的に図5に示した断面形状を得た。
図5において、中間可動層120の錘121は弾性梁122に支えられて、断面図の上下方向に可動し、その際の上部電極140または下部電極100と、中間可動層120の静電容量値の変化を測定する事により、慣性センサとして用いる事ができる。
図6A−Dに、図5に示した集積化マイクロエレクトロメカニカルシステムのMEMS1軸慣性センサの、構成する各層におけるパターンの平面配置を示す模式図を示す。図6Aは下部電極層(M1)、図6Bは中間可動層(M2)、図6Cは上部電極層(M3)、図6Dは犠牲層1または犠牲層2の平面形状模式図である。
Subsequently, an upper electrode layer (M3) 140 having an etching hole 141 for forming a cavity was formed (FIG. 3). At this time, according to the present invention, the outermost peripheral position of the etching hole 141 of the upper electrode layer (M3) 140 is arranged inside the etching hole 124 or the gap 123 at the outermost peripheral position of the intermediate movable layer (M2) 120. Also, electrical connection with the lower wiring layer was formed.
Next, an etchant is introduced through the etching holes 141 and 124 and the air gap 123, and the movable weight 121 of the intermediate movable layer 120 and a part of the upper sacrificial layer 130 and the lower sacrificial layer 110 around the elastic beam 122 are removed by etching. Thus, the cavities 131 and 111 were formed (FIG. 4). At this time, the lower electrode 100 stops etching without progressing downward.
Thereafter, the etching hole 141 of the upper electrode for forming the cavity is closed with the insulating film 142 to seal the cavities 131 and 111, and then the necessary part of the upper electrode (M3) 140 is patterned simultaneously with the insulating film 142. Thus, the MEMS single-axis inertial sensor portion 3 was completed. Finally, an external electrical portion 4 was formed, and finally the cross-sectional shape shown in FIG. 5 was obtained.
In FIG. 5, the weight 121 of the intermediate movable layer 120 is supported by the elastic beam 122 and is movable in the vertical direction of the cross-sectional view, and the capacitance value of the upper electrode 140 or the lower electrode 100 and the intermediate movable layer 120 at that time Can be used as an inertial sensor.
FIGS. 6A to 6D are schematic views showing a planar arrangement of patterns in each constituent layer of the MEMS single-axis inertial sensor of the integrated microelectromechanical system shown in FIG. 6A is a lower electrode layer (M1), FIG. 6B is an intermediate movable layer (M2), FIG. 6C is an upper electrode layer (M3), and FIG. 6D is a schematic plan view of the sacrificial layer 1 or sacrificial layer 2.

中間可動層120は、図6Bに示すように、平面的にある程度大きな面積をもつ可動する錘121部分と、隣接する比較的大きな空隙123部分を有する弾性変形する梁122とで構成されている。図6Bに示したように、錘121部分には、作製時に錘の下側の犠牲層をエッチングするためのエッチングホール124を、錘の中心付近に多数配置し、一方で周囲に空隙123の多い梁122部分にはエッチングホールを設けなかった。
さらに、上部電極層140では、本発明に従い、中間可動層120の錘121上部には、密集して多数のエッチングホール141を設けた一方で、中間可動層120の梁122の上部は、エッチングホール141を疎に配置した。本実施例1における1例で、慣性センサ1エレメントを90μmで作製した場合は、密集部分のエッチホール数は9個/10μm角とし、一方で、疎部分では、16個/30μm角相当に配置した。
As shown in FIG. 6B, the intermediate movable layer 120 is composed of a movable weight 121 portion having a large area in plan and an elastically deformed beam 122 having a relatively large gap 123 portion adjacent thereto. As shown in FIG. 6B, in the weight 121 portion, a large number of etching holes 124 for etching the sacrificial layer on the lower side of the weight at the time of fabrication are arranged near the center of the weight, while there are many gaps 123 around the periphery. Etching holes were not provided in the beam 122 portion.
Further, in the upper electrode layer 140, according to the present invention, a large number of etching holes 141 are densely provided on the upper part of the weight 121 of the intermediate movable layer 120, while the upper part of the beam 122 of the intermediate movable layer 120 is an etching hole. 141 was sparsely arranged. In one example of the first embodiment, when the inertial sensor 1 element is manufactured at 90 μm, the number of etch holes in the dense portion is 9/10 μm square, while in the sparse part, the number is equivalent to 16/30 μm square. did.

このような配置により、犠牲層2が除去された後に進行する、犠牲層1のエッチングを、錘121の下部でも、空隙123の多い梁122近傍下部と同様の速度に保ちつつ、上部犠牲層2の横方向のエッチング端部位置の平面横方向への拡がりを抑制しながら行えた。
この時、中間可動層120の錘121上部に配置した、上部電極層140のエッチングホール141は、可能な限りその中心位置を、錘121に設けたエッチングホール124の中心位置と一致させた。それにより、上部電極層140のエッチングホール141から、錘121のエッチングホール124およびその直下の犠牲層1(110)最下部までの距離が最短となり、錘121直下の犠牲層1のエッチングを最も早く進行させる事が可能である。
With such an arrangement, the etching of the sacrificial layer 1 that proceeds after the sacrificial layer 2 is removed is maintained at the same speed as the lower part of the weight 121 and the lower part of the vicinity of the beam 122 having many voids 123 while maintaining the upper sacrificial layer 2. This can be done while suppressing the lateral extension of the etching end position in the horizontal direction.
At this time, the central position of the etching hole 141 of the upper electrode layer 140 arranged on the upper part of the weight 121 of the intermediate movable layer 120 is matched with the central position of the etching hole 124 provided in the weight 121 as much as possible. As a result, the distance from the etching hole 141 of the upper electrode layer 140 to the etching hole 124 of the weight 121 and the lowermost portion of the sacrificial layer 1 (110) immediately below it becomes the shortest, and the etching of the sacrificial layer 1 immediately below the weight 121 is the earliest. It is possible to proceed.

このようなエッチングホール124,141、空隙123の配置により、中間可動層の錘121の下側の犠牲層部分のエッチングを、中間可動層120の形状の影響を最小にして、均一に進行させる事ができた。   By arranging the etching holes 124 and 141 and the gap 123 in this manner, the etching of the sacrificial layer portion below the weight 121 of the intermediate movable layer can be uniformly advanced while minimizing the influence of the shape of the intermediate movable layer 120. I was able to.

さらに、中間可動層の錘121の下側の犠牲層部分を完全に取り除くのに必要なエッチングプロセス時間後、犠牲層2(130)がエッチャントに曝された時間は、犠牲層1(110)がエッチャントに曝されたプロセス時間の約2.5倍となったにもかかわらず、下部電極100と中間可動層120との間の犠牲層1(111)の空洞部111の面積と、中間可動層120と上部電極140との間の犠牲層2(130)の空洞部131の面積を、図6Dに示したように、ほぼ同じに制御して作製する事ができた。つまり、図5中に示したように、上側空洞部分131と下側空洞部分111の端部を、ほぼ同じ位置に形成できた。   Further, after the etching process time required to completely remove the sacrificial layer portion below the weight 121 of the intermediate movable layer, the time during which the sacrificial layer 2 (130) is exposed to the etchant is the same as that for the sacrificial layer 1 (110). Despite being about 2.5 times the process time exposed to the etchant, the area of the cavity 111 of the sacrificial layer 1 (111) between the lower electrode 100 and the intermediate movable layer 120, the intermediate movable layer 120, As shown in FIG. 6D, the area of the cavity 131 of the sacrificial layer 2 (130) between the upper electrode 140 and the upper electrode 140 could be controlled to be substantially the same. That is, as shown in FIG. 5, the end portions of the upper cavity portion 131 and the lower cavity portion 111 could be formed at substantially the same position.

このように、上下2つの空洞層およびその端部を制御性よく形成できたため、本実施例1では、2つの慣性センサエレメントそれぞれを、エッチングの領域マージンなしで設計値寸法内に納めて作製できた。この時、MEMS構造領域の面積を、従来の作製方法と比較して1/5〜1/2に低減する事ができた。   As described above, since the two upper and lower cavity layers and the end portions thereof can be formed with good controllability, in the first embodiment, each of the two inertial sensor elements can be manufactured within the design value size without an etching area margin. It was. At this time, the area of the MEMS structure region could be reduced to 1/5 to 1/2 as compared with the conventional manufacturing method.

なお、本実施例1において、上部電極層(M3)140のエッチングホール141の最外周位置を、中間可動層(M2)120の最外周位置のエッチングホール124または空隙123より内側に配置したが、より望ましくは、エッチングホール241の最外周位置を、所望・設計の犠牲層2の空洞端部位置から、「(犠牲層1の膜厚み)+(中間可動層の厚み)+(犠牲層2の膜厚み(M3層エッチングホールがM2層エッチングホールまたは空隙の直上にある場合))、または、(M3層エッチングホールとM2層エッチングホール距離の最大値(M3層エッチングホールがM2層エッチングホールまたは空隙の直上にない場合)))」の位置に設けるとよい。
本実施例1では、図5に示すように、MEMS部分3下部に集積回路部分2を配置したが、集積回路部分もMEMS部分作製プロセスの影響により性能低下等発生する事なく、良好に動作する事を確認した。
In Example 1, the outermost peripheral position of the etching hole 141 of the upper electrode layer (M3) 140 is disposed inside the etching hole 124 or the gap 123 at the outermost peripheral position of the intermediate movable layer (M2) 120. More preferably, the outermost peripheral position of the etching hole 241 is determined from the position of the cavity end of the desired / designed sacrificial layer 2 by “(film thickness of sacrificial layer 1) + (thickness of intermediate movable layer) + (sacrificial layer 2 Film thickness (when the M3 layer etching hole is directly above the M2 layer etching hole or void)) or (maximum value of the distance between the M3 layer etching hole and the M2 layer etching hole (M3 layer etching hole is the M2 layer etching hole or void) If it is not directly above)))) ”.
In the first embodiment, as shown in FIG. 5, the integrated circuit portion 2 is disposed below the MEMS portion 3, but the integrated circuit portion also operates satisfactorily without causing performance degradation due to the influence of the MEMS portion manufacturing process. I confirmed that.

本実施例1では、MEMS慣性センサの下部電極100の材料にはタングステン(W)を、中間可動層120および上部電極層140の材料にはタングステンシリサイド(WSi)を用いた。これらの材料を用いる利点は、例えば、空洞部111,131を形成するエッチングの際、上下犠牲層130および110を形成する層間絶縁膜とのエッチング選択比を十分に確保できる点がある。また、タングステンシリサイド(WSi)については、応力制御範囲の広い膜であるため、空洞中に中立する中間可動層120の錘121、梁122や、空洞上部に中立する上部電極140を形成するのに充分な、引張り方向に層を形成する膜の応力を調整する事が可能な点である。もちろん、材料はこれらに限ることなく、他の材料を用いてもよい。   In Example 1, tungsten (W) was used as the material for the lower electrode 100 of the MEMS inertial sensor, and tungsten silicide (WSi) was used as the material for the intermediate movable layer 120 and the upper electrode layer 140. An advantage of using these materials is that, for example, when etching to form the cavities 111 and 131, a sufficient etching selectivity with respect to the interlayer insulating film to form the upper and lower sacrificial layers 130 and 110 can be secured. Further, since tungsten silicide (WSi) is a film having a wide stress control range, the weight 121 and the beam 122 of the intermediate movable layer 120 neutral in the cavity and the upper electrode 140 neutral in the upper part of the cavity are formed. This is a point that can sufficiently adjust the stress of the film forming the layer in the tensile direction. Of course, the material is not limited to these, and other materials may be used.

なお、図1〜図6A−Dでは、慣性センサの可動錘が2個接続したアレイ構造の場合を用いて説明したが、センサ部分が1個単独の場合でも、2個以上並んだアレイ状の場合でも、また種類の異なる複数のセンサを集積した場合でも、MEMS部分が慣性センサ以外の他センサ・可動体でも、本発明にて同様の効果を得る事ができる。
また、本実施例1では、MEMS構造体部分3層、空洞部分2層の5層構造の場合で説明したが、MEMS構造体部分および空洞部分数が増加した場合でも、適用により同様の効果が得られる。これは、本実施例1にかぎらず、他の実施例の場合でも同様である。
1 to 6A to 6D, an explanation has been given using the case of an array structure in which two movable weights of inertial sensors are connected. However, even when only one sensor part is used, an array of two or more sensors is arranged. Even when a plurality of different types of sensors are integrated, even when the MEMS part is a sensor / movable body other than the inertial sensor, the same effect can be obtained in the present invention.
Further, in the first embodiment, the case of the five-layer structure of the MEMS structure part 3 layers and the cavity part 2 layers has been described. However, even when the number of the MEMS structure parts and the cavity parts is increased, the same effect can be obtained by application. can get. This applies not only to the first embodiment but also to other embodiments.

続いて図7を用いて、図6A−Dに示した中間可動層の形状変形例について説明する。図7では、中間可動層120の構造を、中間可動層150の形へ変更している。図6A−Dの例の中間可動層130は、断面図1の上下方向に可動する構造であったが、図7の中間可動層150の可動錘151は、梁152に支えられて錘151本体の横方向、図7に示すY方向へ可動する慣性センサである。Y方向への可動により発生する静電容量値の変化を検出するために、錘151に可動容量電極155、および、中間可動層内に検出電極156を追加設置しているが、それ以外の構造や製造プロセスは、中間可動層に含まれる空隙153、および錘151に設けたエッチングホール154も含め、図1〜図6A−Dにて説明したものと同様である。各構成層のエッチングホールの配置には、図6A−Dの場合と同じく本発明を適用する事により、図7のように平面形状が変化しても、犠牲層1・2の空洞端部位置の制御が可能であり、前記図6A−Dで説明した例と同様に、小型集積化センサを提供する事ができた。
<実施例2>
本実施例2では、前記実施例1にて説明した慣性センサと同時に、種類・構造の異なるMEMSセンサ、本例ではダイアフラム型センサを同時に作製した例について、説明する。
Next, a modification of the shape of the intermediate movable layer shown in FIGS. 6A to 6D will be described with reference to FIG. In FIG. 7, the structure of the intermediate movable layer 120 is changed to the shape of the intermediate movable layer 150. The intermediate movable layer 130 in the example of FIGS. 6A to 6D has a structure movable in the vertical direction of the cross-sectional view, but the movable weight 151 of the intermediate movable layer 150 in FIG. The inertial sensor is movable in the horizontal direction of FIG. 7 and in the Y direction shown in FIG. In order to detect a change in the capacitance value caused by the movement in the Y direction, a movable capacitance electrode 155 and a detection electrode 156 are additionally installed in the weight 151, but other structures are provided. The manufacturing process is the same as that described with reference to FIGS. 1 to 6A-D, including the gap 153 included in the intermediate movable layer and the etching hole 154 provided in the weight 151. By applying the present invention to the arrangement of the etching holes of the respective constituent layers as in the case of FIGS. 6A to 6D, even if the planar shape is changed as shown in FIG. As in the example described with reference to FIGS. 6A to 6D, a small integrated sensor can be provided.
<Example 2>
In the second embodiment, a description will be given of an example in which MEMS sensors of different types and structures, and in this example, a diaphragm type sensor are manufactured simultaneously with the inertial sensor described in the first embodiment.

図8は、本実施例2にて作製した、MEMS軸慣性センサおよびMEMSダイアフラム型センサと集積回路装置を半導体基板上に形成した集積化マイクロエレクトロメカニカルシステムの断面図である。
ダイアフラム型センサ部分5は、下層側から下部電極220、直上空洞部231を含む犠牲層230、その上に絶縁膜で蓋をした、可動する上部電極240により構成される。上部電極層240は、図8断面図の上側からの力・圧力・振動などにより可動し、その際の上下電極の静電容量値の変化を測定する事により、ダイアフラム型センサとして用いる事ができる。
FIG. 8 is a cross-sectional view of an integrated microelectromechanical system in which a MEMS shaft inertial sensor, a MEMS diaphragm type sensor, and an integrated circuit device formed in Example 2 are formed on a semiconductor substrate.
The diaphragm type sensor portion 5 includes a lower electrode 220, a sacrificial layer 230 including a cavity 231 directly above, and a movable upper electrode 240 covered with an insulating film on the sacrificial layer 230 from the lower layer side. The upper electrode layer 240 is movable by force, pressure, vibration, etc. from the upper side of the cross-sectional view of FIG. 8, and can be used as a diaphragm type sensor by measuring the change in the capacitance value of the upper and lower electrodes at that time. .

本実施例2におけるダイアフラム型センサ部分の製造プロセスを、図8中の記号を用いて説明する。尚、MEMS1軸慣性センサの構造、および、半導体集積回路装置と同時に作製するプロセスについては、前記実施例1で説明した内容と同じであるので、ここでは割愛する。   A manufacturing process of the diaphragm type sensor portion in the second embodiment will be described using symbols in FIG. Note that the structure of the MEMS single-axis inertial sensor and the process of manufacturing the semiconductor integrated circuit device at the same time are the same as those described in the first embodiment, and are therefore omitted here.

まず、慣性センサの中間可動層120形成時に、同時にダイアフラム型センサの下部電極220を形成する。その上に、層間絶縁膜で、慣性センサの上側犠牲層130と同時に犠牲層230を形成する。さらに、慣性センサの上部電極140形成時に、同時にダイアフラム型センサの上部可動電極240およびエッチングホール241を形成する。
その後、慣性センサの犠牲層除去・空洞形成時に、同時にダイアフラム型センサの犠牲層230を一部除去し、空洞部231を形成する。その際、ダイアフラム型センサの空洞形成部分231は、慣性センサの上側犠牲層130の空洞部分131と同様に、慣性センサの下側犠牲層110の下側空洞が完全に形成されるまで、長時間エッチャントに曝される。その後、層間絶縁膜142にて、慣性センサ部分の封止と同時にエッチングホール241を封止する。
First, when the intermediate movable layer 120 of the inertial sensor is formed, the lower electrode 220 of the diaphragm type sensor is formed at the same time. On top of that, a sacrificial layer 230 is formed simultaneously with the upper sacrificial layer 130 of the inertial sensor using an interlayer insulating film. Furthermore, when the upper electrode 140 of the inertial sensor is formed, the upper movable electrode 240 and the etching hole 241 of the diaphragm type sensor are formed at the same time.
Thereafter, when the sacrificial layer of the inertial sensor is removed and the cavity is formed, at the same time, a part of the sacrificial layer 230 of the diaphragm sensor is removed to form the cavity 231. At this time, the cavity forming portion 231 of the diaphragm type sensor is long time until the lower cavity of the lower sacrificial layer 110 of the inertial sensor is completely formed, like the cavity 131 of the upper sacrificial layer 130 of the inertial sensor. Exposed to etchant. Thereafter, the etching hole 241 is sealed with the interlayer insulating film 142 simultaneously with the sealing of the inertial sensor portion.

図9A−Dは、図8に示した集積化マイクロエレクトロメカニカルシステムのダイアフラム型センサの、構成する各層におけるパターンの平面配置を示す模式図である。図9Aは下部電極層(M2)、図9Bは犠牲層、図9Cは上部電極層(M3)の平面形状模式図である。本発明により、ダイアフラム型センサの上部電極層240では、隣接する慣性センサの空洞部分131・111が形成される時間に合わせて、エッチングホールを形成したい空洞層部分231に対して、充分に内側に配置し、長時間のエッチングによるサイドエッチの進行分を吸収させ、設計通りの所望の空洞形状を形成した。   FIGS. 9A to 9D are schematic views showing a planar arrangement of patterns in respective layers constituting the diaphragm type sensor of the integrated microelectromechanical system shown in FIG. 9A is a schematic plan view of the lower electrode layer (M2), FIG. 9B is a sacrificial layer, and FIG. 9C is a schematic plan view of the upper electrode layer (M3). According to the present invention, the upper electrode layer 240 of the diaphragm type sensor is sufficiently inward of the cavity layer portion 231 where an etching hole is desired to be formed in accordance with the time when the cavity portions 131 and 111 of the adjacent inertial sensors are formed. It was arranged to absorb the progress of side etching due to long-time etching, and a desired cavity shape as designed was formed.

この時、エッチングホール241の最外周位置は、所望・設計の空洞端部位置から、慣性センサ部分3の「(犠牲層1の膜厚み)+(中間可動層の厚み)+(犠牲層2の膜厚み(M3層エッチングホールがM2層エッチングホールまたは空隙の直上にある場合))、または、(M3層エッチングホールとM2層エッチングホール距離の最大値(M3層エッチングホールがM2層エッチングホールまたは空隙の直上にない場合))」の位置に設ける事がより望ましい。   At this time, the outermost peripheral position of the etching hole 241 is “(thickness of the sacrificial layer 1) + (thickness of the intermediate movable layer) + (thickness of the sacrificial layer 2) of the inertial sensor portion 3 from the desired / designed cavity end position. Film thickness (when the M3 layer etching hole is directly above the M2 layer etching hole or void)) or (maximum value of the distance between the M3 layer etching hole and the M2 layer etching hole (M3 layer etching hole is the M2 layer etching hole or void) If it is not directly above))) ”is more desirable.

また、本実施例2にて作製したダイアフラム型センサは、ダイアフラムセンサの端部位置制御の精度が良いため、図9Dに示したように、アレイ状に近接して高密度に配置しても、それぞれのダイアフラムを破損無く形成でき、小型形状を保持したまま、アレイ化して感度を向上させる事ができた。   In addition, the diaphragm type sensor manufactured in Example 2 has good accuracy of the end position control of the diaphragm sensor, so as shown in FIG. Each diaphragm could be formed without breakage, and the sensitivity could be improved by making an array while maintaining the small shape.

次に、図8に示した集積化マイクロエレクトロメカニカルシステムの場合を用いて、容量検出回路について説明する。   Next, the capacitance detection circuit will be described using the case of the integrated microelectromechanical system shown in FIG.

図10は、図8の集積化マイクロエレクトロメカニカルシステムにおける、信号処理用トランジスタを含む集積回路(容量検出回路)の回路構成を示したブロック図である。図10にて、慣性センサ3およびダイアフラム型センサ5で検出された容量は、CV変換回路302で電圧に変換される。CV変換回路で変換された電圧は、オペアンプ303で増幅された後、AD変換回路304でデジタル化される。その後、不揮発性メモリ305に記憶されたデータに基づき、マイクロプロセッサ306で、温度、アンプ特性等各種の補正を行い、出力用インターフェース回路307より出力される。   FIG. 10 is a block diagram showing a circuit configuration of an integrated circuit (capacitance detection circuit) including a signal processing transistor in the integrated microelectromechanical system of FIG. In FIG. 10, the capacitance detected by the inertial sensor 3 and the diaphragm type sensor 5 is converted into a voltage by the CV conversion circuit 302. The voltage converted by the CV conversion circuit is amplified by the operational amplifier 303 and then digitized by the AD conversion circuit 304. After that, based on the data stored in the nonvolatile memory 305, various corrections such as temperature and amplifier characteristics are performed by the microprocessor 306 and output from the output interface circuit 307.

図10のブロック図例では、MEMSセンサと信号処理回路系統とが、どちらも2個の場合を示したが、センサは種類を問わず1個でも3個以上でもよく、また、処理回路系統も、センサ毎に設けても、可能な系統を全部または部分的に統合しても良い。   In the example of the block diagram of FIG. 10, the case where both the MEMS sensor and the signal processing circuit system are two is shown, but the sensor may be one or three or more regardless of the type, and the processing circuit system These may be provided for each sensor, or all possible systems may be integrated.

本発明の実施例1における、慣性センサを含む集積化マイクロエレクトロメカニカルシステムの製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the integrated micro electro mechanical system containing the inertial sensor in Example 1 of this invention. 図1に続く慣性センサの製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the inertial sensor following FIG. 図2に続く慣性センサの製造工程を示す模式図である。FIG. 3 is a schematic diagram illustrating a manufacturing process of the inertial sensor subsequent to FIG. 2. 図5に続く慣性センサの製造工程を示す模式図である。FIG. 6 is a schematic diagram illustrating a manufacturing process of the inertial sensor subsequent to FIG. 5. 本発明の実施例1による、慣性センサを含む集積化マイクロエレクトロメカニカルシステムの断面模式図である。1 is a schematic cross-sectional view of an integrated microelectromechanical system including an inertial sensor according to Example 1 of the present invention. 本発明の実施例1による、慣性センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of an inertial sensor according to the first embodiment of the present invention. 本発明の実施例1による、慣性センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of an inertial sensor according to the first embodiment of the present invention. 本発明の実施例1による、慣性センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of an inertial sensor according to the first embodiment of the present invention. 本発明の実施例1による、慣性センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of an inertial sensor according to the first embodiment of the present invention. 本発明の実施例1による、図6A−Dと可動層形状異なる慣性センサの主要構成構造・主要層の平面模式図である。FIG. 6 is a schematic plan view of main structural structures and main layers of an inertial sensor having a movable layer shape different from those of FIGS. 6A to 6D according to the first embodiment of the present invention. 本発明の実施例2による、ダイアフラム型センサと慣性センサを含む、集積化マイクロエレクトロメカニカルシステムの断面模式図である。It is a cross-sectional schematic diagram of an integrated microelectromechanical system including a diaphragm type sensor and an inertial sensor according to Example 2 of the present invention. 本発明の実施例2による、ダイアフラム型センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of a diaphragm type sensor according to Example 2 of the present invention. 本発明の実施例2による、ダイアフラム型センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of a diaphragm type sensor according to Example 2 of the present invention. 本発明の実施例2による、ダイアフラム型センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of a diaphragm type sensor according to Example 2 of the present invention. 本発明の実施例2による、ダイアフラム型センサの主要構成構造・主要層の平面模式図である。It is a plane schematic diagram of the main structural structure and main layers of a diaphragm type sensor according to Example 2 of the present invention. 本発明の実施例2に適用した回路ブロック図の例である。It is an example of the circuit block diagram applied to Example 2 of this invention.

符号の説明Explanation of symbols

1…シリコン基板(半導体基板)、
2…MEMSセンサ信号処理用の集積回路、
3…1軸慣性センサ、
4…外部接続部、
5…ダイアフラム型センサ、
10…信号処理用トランジスタ、
11…コンタクトホール、
12…第1層配線、
13…第4層配線、
14…層間絶縁膜、
15…ビアホール、
100…下部電極(M1層)、
110…下側犠牲層(犠牲層1)、
111…下側空洞部分、
120…中間可動層(M2層)、
121…錘、
122…梁、
123…空隙、
124…エッチングホール、
130…上側犠牲層(犠牲層2)、
131…上側空洞部分、
140…上部電極層(M3層)、
141…エッチングホール、
142…封止絶縁膜、
150…中間可動層(M2層)、
151…錘、
152…梁、
153…空隙、
154…エッチングホール、
155…可動容量電極、
156…検出電極、
220…下部電極(M2層)、
230…犠牲層、
231…空洞部、
240…上部電極(M3層)、
241…エッチングホール、
302…CV変換回路、
303…オペアンプ、
304…AD変換回路、
305…不揮発性メモリ、
306…マイクロプロセッサ、
307…出力用インターフェース回路。
1 ... Silicon substrate (semiconductor substrate),
2. Integrated circuit for MEMS sensor signal processing,
3 ... single axis inertial sensor,
4 ... external connection part,
5 ... Diaphragm type sensor,
10: Signal processing transistor,
11 ... Contact hole,
12 ... 1st layer wiring,
13 ... 4th layer wiring,
14 ... interlayer insulating film,
15 ... via hole,
100 ... lower electrode (M1 layer),
110 ... lower sacrificial layer (sacrificial layer 1),
111 ... lower cavity part,
120 ... intermediate movable layer (M2 layer),
121 ... Weight,
122 ... Beam,
123 ... void,
124 ... Etching hole,
130 ... upper sacrificial layer (sacrificial layer 2),
131 ... upper cavity part,
140 ... upper electrode layer (M3 layer),
141 ... Etching hole,
142 ... sealing insulating film,
150 ... intermediate movable layer (M2 layer),
151: weight,
152 ... Beam,
153: voids,
154 ... Etching hole,
155 ... movable capacitive electrode,
156. Detection electrode,
220 ... lower electrode (M2 layer),
230 ... Sacrificial layer,
231 ... hollow part,
240 ... upper electrode (M3 layer),
241 ... Etching hole,
302 ... CV conversion circuit,
303 ... operational amplifier,
304: AD conversion circuit,
305 ... Non-volatile memory,
306: Microprocessor,
307: Output interface circuit.

Claims (9)

微小機械類と半導体集積回路装置とが半導体基板上に搭載された集積化マイクロエレクトロメカニカルシステムであって、
前記微小機械類が第1の構造体層と前記第1の構造体層の上方に設けられた第2の構造体層と、前記第1の構造体層と前記第2の構造体層との間に設けられた少なくとも一つの第3の構造体層とを有し、
前記第2の構造体層の前記微小機械類が設けられる第1の領域には、前記第2の構造体層を貫通して第1の細孔が設けられ、
前記第3の構造体層の前記微小機械類が設けられる第2の領域には、前記第3の構造体層を貫通して第2の細孔および第1の空隙パターンが設けられ、
前記第1の領域の最外周位置に設けられた前記第1の細孔が、前記第2の領域の最外周位置に設けられた第2の細孔あるいは第1の空隙パターンを通る前記半導体基板の垂直方向に立てた仮想線よりも、前記第1の領域の中心側に配置されていることを特徴とする集積化マイクロエレクトロメカニカルシステム。
An integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device are mounted on a semiconductor substrate,
The micro machinery is a first structure layer, a second structure layer provided above the first structure layer, the first structure layer, and the second structure layer. And at least one third structure layer provided therebetween,
In the first region of the second structure layer where the micromachines are provided, first pores are provided through the second structure layer;
In the second region of the third structure layer where the micromachines are provided, second pores and a first void pattern are provided through the third structure layer,
The semiconductor substrate through which the first pores provided at the outermost peripheral position of the first region pass through the second pores provided at the outermost peripheral position of the second region or the first gap pattern An integrated microelectromechanical system, wherein the integrated microelectromechanical system is disposed closer to the center of the first region than a virtual line standing in the vertical direction.
微小機械類と半導体集積回路装置とが半導体基板上に搭載された集積化マイクロエレクトロメカニカルシステムであって、
前記微小機械類が第1の構造体層と前記第1の構造体層の上方に設けられた第2の構造体層と、前記第1の構造体層と前記第2の構造体層との間に設けられた少なくとも一つの第3の構造体層とを有し、
前記第2の構造体層の前記微小機械類が設けられる第1の領域には、前記第2の構造体層を貫通して第1の細孔が設けられ、
前記第3の構造体層の前記微小機械類が設けられる第1の領域には、前記第3の構造体層を貫通して第2の細孔および第1の空隙パターンを含んでなる構造体が設けられ、
前記構造体の外周線を上方に延伸して前記第2の構造体層と交わる領域に位置する前記第1の細孔の面積当たりの細孔数が、前記第2の構造体層全体に設けられた細孔の面積当りの細孔数の平均値よりも大きいことを特徴とする集積化マイクロエレクトロメカニカルシステム。
An integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device are mounted on a semiconductor substrate,
The micro machinery is a first structure layer, a second structure layer provided above the first structure layer, the first structure layer, and the second structure layer. And at least one third structure layer provided therebetween,
In the first region of the second structure layer where the micromachines are provided, first pores are provided through the second structure layer;
The first region of the third structure layer where the micromachines are provided includes a second pore and a first void pattern that penetrates the third structure layer. Is provided,
The number of pores per area of the first pores located in a region intersecting the second structure layer by extending the outer peripheral line of the structure upward is provided in the entire second structure layer. An integrated microelectromechanical system characterized in that it is larger than the average number of pores per area of the formed pores.
前記第1の細孔の中心位置が、前記第2の細孔の中心位置と一致することを特徴とする請求項1または2に記載の集積化マイクロエレクトロメカニカルシステム。   The integrated microelectromechanical system according to claim 1 or 2, wherein a center position of the first pore coincides with a center position of the second pore. 微小機械類と半導体集積回路装置とが半導体基板上に搭載された集積化マイクロエレクトロメカニカルシステムであって、
前記微小機械類が第1の構造体層と前記第1の構造体層の上方に設けられた第2の構造体層と、前記第1の構造体層と前記第2の構造体層との間に設けられた第3の構造体層とを有し、
前記第2の構造体層の前記微小機械類が設けられる第1の領域に、前記第2の構造体層を貫通して第1の細孔が設けられ、
前記第2の構造体層の第1の細孔が設けられた領域の下側に接して空洞が設けられ、
前記第2の構造体層の最外周に配設された第1の細孔の位置から前記半導体基板に対して垂直方向に立てた仮想線と、前記空洞の上端部までの距離が、前記第1の構造体層と前記第3の構造体層との層間距離に前記第3の構造体層の厚さを加え、さらに前記第2の構造体層と前記第3の構造体層との層間距離を加えた距離の和よりも大きいことを特徴とする集積化マイクロエレクトロメカニカルシステム。
An integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device are mounted on a semiconductor substrate,
The micro machinery is a first structure layer, a second structure layer provided above the first structure layer, the first structure layer, and the second structure layer. A third structure layer provided therebetween,
In the first region of the second structure layer where the micromachines are provided, first pores are provided through the second structure layer;
A cavity is provided in contact with the lower side of the region where the first pores of the second structure layer are provided;
The distance from the position of the first pore disposed on the outermost periphery of the second structure layer to the imaginary line perpendicular to the semiconductor substrate and the upper end of the cavity is the first The thickness of the third structure layer is added to the distance between the first structure layer and the third structure layer, and the interlayer between the second structure layer and the third structure layer is added. An integrated microelectromechanical system characterized by being larger than the sum of the distances plus the distance.
前記微小機械類が、金属膜、または金属シリコン膜のいずれかを含むことを特徴とする請求項4に記載の集積化マイクロエレクトロメカニカルシステム。   The integrated microelectromechanical system according to claim 4, wherein the micromachines include one of a metal film and a metal silicon film. 微小機械類と半導体集積回路装置とが半導体基板上に搭載された集積化マイクロエレクトロメカニカルシステムの製造方法であって、
前記半導体基板上に半導体集積回路装置を形成する工程と、
前記半導体基板上に第1の構造体層を形成する工程と、
前記第1の構造体層上に第1の絶縁膜を形成し、さらに前記第1の絶縁膜上に第2の構造体層を形成する工程と、
前記第2の構造体層の前記微小機械類が設けられる第1の領域に第1のエッチングホールおよび第1の空隙パターンを形成する工程と、
前記第2の構造体層上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に第3の構造体層を形成する工程と、
前記第3の構造体層の前記微小機械類が設けられる第2の領域に第2のエッチングホールを形成する工程と、
前記第2のエッチングホールを通過したエッチャントにより前記第2の絶縁膜をエッチングし、前記第2の領域の下方に第1の空洞を形成する工程と、
前記第1のエッチングホールおよび前記第1の空隙パターンに堆積した前記第2の絶縁膜をエッチングし、その後に前記第1のエッチングホールおよび前記第1の空隙パターンを通過したエッチャントにより前記第1の絶縁膜をエッチングし、前記第1の領域の下方に第2の空洞を形成する工程と、を有し、
前記第2の領域の最外周位置に設けられた前記第2のエッチングホールが、前記第1の領域の最外周位置に設けられた第1のエッチングホールあるいは第1の空隙パターンを通る前記半導体基板の垂直方向に立てた仮想線よりも、前記第2の領域の中心側に配置されていることを特徴とする集積化マイクロエレクトロメカニカルシステムの製造方法。
A method of manufacturing an integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device are mounted on a semiconductor substrate,
Forming a semiconductor integrated circuit device on the semiconductor substrate;
Forming a first structure layer on the semiconductor substrate;
Forming a first insulating film on the first structure layer, and further forming a second structure layer on the first insulating film;
Forming a first etching hole and a first gap pattern in a first region of the second structure layer where the micromachines are provided;
Forming a second insulating film on the second structure layer;
Forming a third structure layer on the second insulating film;
Forming a second etching hole in a second region of the third structure layer where the micromachines are provided;
Etching the second insulating film with an etchant that has passed through the second etching hole to form a first cavity below the second region;
The second insulating film deposited in the first etching hole and the first gap pattern is etched, and then the first etching hole and the etchant that has passed through the first gap pattern are used for the first etching. Etching an insulating film to form a second cavity below the first region, and
The semiconductor substrate through which the second etching hole provided at the outermost peripheral position of the second region passes through the first etching hole provided at the outermost peripheral position of the first region or the first gap pattern A method of manufacturing an integrated microelectromechanical system, wherein the integrated microelectromechanical system is disposed closer to the center of the second region than a virtual line standing in the vertical direction.
前記第1の構造体層には、タングステン(W)を用い、前記第2および第3の構造体層には、タングステンシリサイド(WSi)を用いることを特徴とする請求項6に記載の集積化マイクロエレクトロメカニカルシステムの製造方法。   The integration according to claim 6, wherein tungsten (W) is used for the first structure layer, and tungsten silicide (WSi) is used for the second and third structure layers. A method for manufacturing a microelectromechanical system. 微小機械類と半導体集積回路装置とが半導体基板上に搭載された集積化マイクロエレクトロメカニカルシステムの製造方法であって、
前記半導体基板上に半導体集積回路装置を形成する工程と、
前記半導体基板上に第1の構造体層を形成する工程と、
前記第1の構造体層上に第1の絶縁膜を形成し、さらに前記第1の絶縁膜上に第2の構造体層を形成する工程と、
前記第2の構造体層の前記微小機械類が設けられる第1の領域には、第1のエッチングホールおよび第1の空隙パターンを形成する工程と、
前記第2の構造体層上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に第3の構造体層を形成する工程と、
前記第3の構造体層の前記微小機械類が設けられる第2の領域に第2のエッチングホールを形成する工程と、
前記第2のエッチングホールを通過したエッチャントにより前記第2の絶縁膜をエッチングし、前記第2の領域の下方に第1の空洞を形成する工程と、
前記第1のエッチングホールおよび前記第1の空隙パターンに堆積した前記第2の絶縁膜をエッチングし、その後に前記第1のエッチングホールおよび前記第1の空隙パターンを通過したエッチャントにより前記第1の絶縁膜をエッチングし、前記第1の領域の下方に第2の空洞を形成する工程と、を有し、
前記第2の領域の外周線を上方に延伸して前記第3の構造体層と交わる領域に位置する前記第1の細孔の面積当たりの細孔数が、前記第3の構造体層全体に設けられた細孔の面積当りの細孔数の平均値よりも大きいことを特徴とする集積化マイクロエレクトロメカニカルシステムの製造方法。
A method of manufacturing an integrated microelectromechanical system in which micromachines and a semiconductor integrated circuit device are mounted on a semiconductor substrate,
Forming a semiconductor integrated circuit device on the semiconductor substrate;
Forming a first structure layer on the semiconductor substrate;
Forming a first insulating film on the first structure layer, and further forming a second structure layer on the first insulating film;
Forming a first etching hole and a first gap pattern in a first region of the second structure layer where the micromachines are provided;
Forming a second insulating film on the second structure layer;
Forming a third structure layer on the second insulating film;
Forming a second etching hole in a second region of the third structure layer where the micromachines are provided;
Etching the second insulating film with an etchant that has passed through the second etching hole to form a first cavity below the second region;
The second insulating film deposited in the first etching hole and the first gap pattern is etched, and then the first etching hole and the etchant that has passed through the first gap pattern are used for the first etching. Etching an insulating film to form a second cavity below the first region, and
The number of pores per area of the first pores located in a region where the outer peripheral line of the second region extends upward and intersects with the third structure layer is the entire third structure layer A method for producing an integrated microelectromechanical system, wherein the average number of pores per area of the pores provided in is larger.
前記第1の構造体層には、タングステン(W)を用い、前記第2および第3の構造体層には、タングステンシリサイド(WSi)を用いることを特徴とする請求項8に記載の集積化マイクロエレクトロメカニカルシステムの製造方法。   9. The integration according to claim 8, wherein tungsten (W) is used for the first structure layer, and tungsten silicide (WSi) is used for the second and third structure layers. A method for manufacturing a microelectromechanical system.
JP2008160342A 2008-06-19 2008-06-19 Integrated microelectromechanical system and manufacturing method thereof Expired - Fee Related JP4726927B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008160342A JP4726927B2 (en) 2008-06-19 2008-06-19 Integrated microelectromechanical system and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008160342A JP4726927B2 (en) 2008-06-19 2008-06-19 Integrated microelectromechanical system and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010000556A true JP2010000556A (en) 2010-01-07
JP4726927B2 JP4726927B2 (en) 2011-07-20

Family

ID=41582690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008160342A Expired - Fee Related JP4726927B2 (en) 2008-06-19 2008-06-19 Integrated microelectromechanical system and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4726927B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013154427A (en) * 2012-01-30 2013-08-15 Renesas Electronics Corp Method of manufacturing semiconductor integrated circuit device
WO2013145287A1 (en) * 2012-03-30 2013-10-03 株式会社日立製作所 Mems device and process for producing same
US8952467B2 (en) 2012-10-19 2015-02-10 Seiko Epson Corporation Electronic device and its manufacturing method
WO2015047346A1 (en) * 2013-09-27 2015-04-02 Intel Corporation An improved arrangement of through-hole structures of a semiconductor package
CN104963845A (en) * 2015-03-05 2015-10-07 中国计量学院 Method for integrally driving and metering micro-fluid
US10508961B2 (en) 2012-06-28 2019-12-17 Intel Corporation Semiconductor package with air pressure sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264810A (en) * 1995-03-17 1996-10-11 Siemens Ag Micromechanism semiconductor device and its preparation
JP2001507288A (en) * 1997-01-03 2001-06-05 シーメンス アクチエンゲゼルシヤフト Micromechanical semiconductor device and manufacturing method thereof
US6743654B2 (en) * 2000-12-15 2004-06-01 Stmicroelectronics S.R.L. Method of fabricating pressure sensor monolithically integrated
US20060065961A1 (en) * 2004-09-28 2006-03-30 Stmicroelectronics, Inc. Integrated lid formed on mems device
JP2006263902A (en) * 2005-02-25 2006-10-05 Hitachi Ltd Integrated micro electromechanical system, and manufacturing method thereof
JP2007210083A (en) * 2006-02-13 2007-08-23 Hitachi Ltd Mems element and its manufacturing method
JP2008008820A (en) * 2006-06-30 2008-01-17 Hitachi Ltd Inertia sensor and its manufacturing method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264810A (en) * 1995-03-17 1996-10-11 Siemens Ag Micromechanism semiconductor device and its preparation
JP2001507288A (en) * 1997-01-03 2001-06-05 シーメンス アクチエンゲゼルシヤフト Micromechanical semiconductor device and manufacturing method thereof
US6743654B2 (en) * 2000-12-15 2004-06-01 Stmicroelectronics S.R.L. Method of fabricating pressure sensor monolithically integrated
US20060065961A1 (en) * 2004-09-28 2006-03-30 Stmicroelectronics, Inc. Integrated lid formed on mems device
JP2006263902A (en) * 2005-02-25 2006-10-05 Hitachi Ltd Integrated micro electromechanical system, and manufacturing method thereof
JP2007210083A (en) * 2006-02-13 2007-08-23 Hitachi Ltd Mems element and its manufacturing method
JP2008008820A (en) * 2006-06-30 2008-01-17 Hitachi Ltd Inertia sensor and its manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013154427A (en) * 2012-01-30 2013-08-15 Renesas Electronics Corp Method of manufacturing semiconductor integrated circuit device
WO2013145287A1 (en) * 2012-03-30 2013-10-03 株式会社日立製作所 Mems device and process for producing same
US9249011B2 (en) 2012-03-30 2016-02-02 Hitachi, Ltd. Process for fabricating MEMS device
US10508961B2 (en) 2012-06-28 2019-12-17 Intel Corporation Semiconductor package with air pressure sensor
US8952467B2 (en) 2012-10-19 2015-02-10 Seiko Epson Corporation Electronic device and its manufacturing method
WO2015047346A1 (en) * 2013-09-27 2015-04-02 Intel Corporation An improved arrangement of through-hole structures of a semiconductor package
CN104963845A (en) * 2015-03-05 2015-10-07 中国计量学院 Method for integrally driving and metering micro-fluid

Also Published As

Publication number Publication date
JP4726927B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
KR101632259B1 (en) Integrated microphone die
JP5813471B2 (en) MEMS element
JP4812139B2 (en) Micromachined microphones and multi-sensors and methods for producing them
JP4726927B2 (en) Integrated microelectromechanical system and manufacturing method thereof
US8258591B2 (en) Micro-electro-mechanical systems (MEMS) device
US7851975B2 (en) MEMS structure with metal protection rings
US20090014819A1 (en) Micromechanical Component, Method for Fabrication and Use
EP3052901B1 (en) Inertial and pressure sensors on single chip
CN102134054A (en) Method for fabricating MEMS device
JP2007210083A (en) Mems element and its manufacturing method
JP2008008820A (en) Inertia sensor and its manufacturing method
JP2012512754A (en) Micro-electromechanical system device having separated microstructure and manufacturing method thereof
CN110798788B (en) MEMS structure and forming method thereof
US9641950B2 (en) Integrated CMOS/MEMS microphone die components
US9066184B2 (en) Acoustic sensor and fabrication method thereof
IT202000011755A1 (en) MANUFACTURING PROCESS OF A MICRO-ELECTRO-MECHANICAL DEVICE, IN PARTICULAR MOVEMENT SENSOR WITH CAPACITIVE COMMAND/DETECTION, AND RELATED MEMS DEVICE
JP5417851B2 (en) MEMS device and manufacturing method thereof
CN104627948A (en) Micromechanical sensor device and corresponding manufacturing method
US11292712B2 (en) Method of forming semiconductor device structure
US9154886B2 (en) Capacitive transducer manufacturing method, and multi-function device
JP2011022138A (en) Semiconductor device and method of fabricating the semiconductor device
JP2010012534A (en) Device and its manufacturing method
JP4857718B2 (en) Micromachine mixed electronic circuit device and method for manufacturing micromachine mixed electronic circuit device
CN110677795A (en) MEMS structure
JP4737720B2 (en) Diaphragm, manufacturing method thereof, condenser microphone having the diaphragm, and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110412

R150 Certificate of patent or registration of utility model

Ref document number: 4726927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees