JP2009100357A - Waveform equalizer and its control method - Google Patents
Waveform equalizer and its control method Download PDFInfo
- Publication number
- JP2009100357A JP2009100357A JP2007271465A JP2007271465A JP2009100357A JP 2009100357 A JP2009100357 A JP 2009100357A JP 2007271465 A JP2007271465 A JP 2007271465A JP 2007271465 A JP2007271465 A JP 2007271465A JP 2009100357 A JP2009100357 A JP 2009100357A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- signal
- error
- samples
- delayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
Description
本発明は、入力信号の波形等化を行う波形等化器、及び、波形等化器の制御方法に関するものである。 The present invention relates to a waveform equalizer that performs waveform equalization of an input signal, and a method for controlling the waveform equalizer.
信号伝送システムにおいては、伝送路中に発生した反射波により、受信信号が歪んでしまうことがある。例えば地上波テレビ放送においては、図9に示すように、電波塔301から送信された電波(以下、主波S1という。)が、山302などで反射することで迂回した反射波S2が受信側303に届くことにより、主波S1と反射波S2との干渉が発生する。このような主波と反射波との干渉は、アナログ放送の時代から、いわゆるゴーストとして知られていたものであるが、デジタル放送においても、受信特性に大きな影響を及ぼすため、大きな問題となっている。
In a signal transmission system, a received signal may be distorted due to a reflected wave generated in a transmission path. For example, in terrestrial television broadcasting, as shown in FIG. 9, a reflected wave S2 detoured by reflection of a radio wave (hereinafter referred to as a main wave S1) transmitted from a
例えば、図10(A)に示すような反射波のないときの受信信号の電力密度の周波数スペクトルと、図10(B)に示すような反射波のあるときの受信信号の電力密度の周波数スペクトルとを比べると次のようになる。すなわち、反射波のないときに周波数に応じて一定であった受信信号の電力密度は、反射波のある場合にはその反射波により信号が歪むことで、所定の周波数帯において低下してしまう。 For example, the frequency spectrum of the power density of the received signal when there is no reflected wave as shown in FIG. 10A and the frequency spectrum of the power density of the received signal when there is a reflected wave as shown in FIG. Is compared with the following. That is, the power density of the received signal, which is constant according to the frequency when there is no reflected wave, decreases in a predetermined frequency band due to distortion of the signal due to the reflected wave when there is a reflected wave.
そこで、放送信号の受信機403では、図11に示すように、波形等化器404を用いることにより、伝送路402を介して送信局401から受信した放送信号に含まれる歪みを除去して波形等化することで、後段の復調復号部405で反射波の影響を受けることなく正確に放送信号を復号することができる。
Therefore, the
波形等化器404は、図12(A)に示すように時刻T1に到達する主波と、この時刻T1の後の時刻T2に到達する反射波とからなる受信信号に対して、図12(B)に示すようなインパルス応答を畳み込み演算をすることによって、反射波の信号成分を除去して波形等化を行う。特に、波形等化器において、様々な伝送路に対応するためには時刻T1に対してより遅い時刻T2に到達する反射波の信号成分を除去する必要があるため、フィルタのインパルス応答を長くする必要があり、これに伴ってインパルス応答を生成するためのタップ数が増大する。
As shown in FIG. 12A, the
このような波形等化器には、タップ係数が予め固定できないような伝送路に対して用いられる適用波形等化器として、例えば、図13に示すように、フィルタ部510で入力信号の波形等化を行い、等化誤差推定部520でフィルタ部510から出力される信号の等化誤差を推定して、この等化誤差に基づいて係数制御部530がフィルタ部510のタップ係数を制御するものがある。
In such a waveform equalizer, as an applied waveform equalizer used for a transmission line whose tap coefficient cannot be fixed in advance, for example, as shown in FIG. The equalization
このような適応型の波形等化器は、例えば、本件出願人が先に出願した特許文献1に記載された波形等化器の回路構成、具体的には図14及び図15に示すような回路構成によって実現される。
Such an adaptive waveform equalizer is, for example, the circuit configuration of the waveform equalizer described in
すなわち、フィルタ部510は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をするため、入力信号を1サンプル毎遅延させる(k−1)個の遅延器5111〜511k−1が直列接続された遅延器群511と、遅延器群511から出力されるm(mは0≦m≦k−1を満たす自然数。)サンプル分遅延された入力信号に対してそれぞれタップ係数Cmを乗算するk個の乗算器5120〜512k−1からなる乗算器群512と、乗算器群512の各乗算器5120〜512k−1の乗算結果を加算する加算器513とから構成される。
That is, since the
フィルタ部510では、各遅延器5111〜511k−1によって入力信号d(n)を1サンプル毎遅延させ、各乗算器5120〜512k−1によって、時刻Tnに対してmサンプル前の入力信号d(n−m)に各タップ係数Cmをそれぞれ乗算して、加算器513によって、各乗算器5120〜512k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
In the
等化誤差推定部520は、フィルタ部510から出力されるz(n)に対して、等化誤差を推定して該等化誤差を示す誤差信号e(n)を出力する。
The equalization
係数制御部530は、等化誤差推定部520から出力された誤差信号e(n)に基づき、各制御器5300〜530k−1によってそれぞれタップ係数Cmを更新する。ここで、タップ係数を更新する係数更新式の一例を下記式(1)に示す。なお、式(1)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。
The
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(1)
式(1)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tnにおいてmサンプル前の入力信号、μを係数の値を表している。
C m (n + 1) = C m (n) −μ × d (n−m) × e (n) (1)
In equation (1), C m (n) is the coefficient of the m th tap at time T n , C m (n−1) is the coefficient of the m th tap at time T n−1 , e (n) Represents an error signal at time T n , d (n−m) represents an input signal m samples before time T n , and μ represents a coefficient value.
上述した式(1)では、入力信号d(n−m)に対して、等化誤差推定部520から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
In the above equation (1), it is assumed that no delay occurs until the error signal e (n) output from the equalization
しかしながら、適応型等化器を回路に実装する場合には、式(1)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部520において誤差信号の計算に時間がかかるためである。
However, in the case where an adaptive equalizer is mounted on a circuit, the coefficient update equation represented by Equation (1) cannot often be applied. The reason for this is particularly problematic because the equalization
そこで、波形等化器では、式(1)を変形した下記式(2)で示される係数更新式を用いてタップ係数の更新を行う。 Therefore, in the waveform equalizer, the tap coefficient is updated by using a coefficient updating formula represented by the following formula (2) obtained by modifying the formula (1).
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(2)
なお、式(2)において、Nは、等化誤差推定部520による回路遅延によるサンプル数を表している。
C m (n + 1) = C m (n) −μ × d (n−M−N) × e (n−N) (2)
In Expression (2), N represents the number of samples due to circuit delay by the equalization
したがって、式(2)を回路で実装するために、例えば係数制御部530の制御器530mでは、図15に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器531と、現在のタップ係数Cm(n)から乗算器531の乗算結果を減じてタップ係数Cm(n+1)を算出する減算器532と、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器533とからなる。なお、遅延器533から出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器532にフィードバックされる。
Therefore, in order to implement Expression (2) in a circuit, for example, in the
さらに、制御器530mでは、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を乗算器531に入力するため、入力信号d(n−m)を1サンプル遅延させる遅延器を合計N個直列接続した遅延器群534が必要となる。
Further, since the
このような構成からなる制御器530mが合計k個からなる係数制御部530では、入力信号を1サンプル分遅延させる遅延器を実装する場合、等化誤差推定部による回路遅延量を考慮しない場合に比べて、合計k×N個の遅延器が必要となる。
In the
したがって、適応等化器では、等化対象の入力信号のビット幅やフィルタのタップ数が増大すると、これに応じて係数制御部に設けられる遅延器の数がより多く必要になり、結果として回路規模の増大を招いてしまうことになる。 Therefore, in the adaptive equalizer, when the bit width of the input signal to be equalized or the number of taps of the filter increases, the number of delay units provided in the coefficient control unit is required correspondingly, and as a result, the circuit This will increase the scale.
本発明は、このような実情に鑑みて提案されたものであり、入力信号を遅延させる遅延器の数を低減することによって、適応的にタップ係数を制御する波形等化器全体の回路規模の削減を実現する波形等化器、及び、波形等化器の制御方法を提供することを目的とする。 The present invention has been proposed in view of such circumstances, and by reducing the number of delay devices that delay the input signal, the circuit scale of the entire waveform equalizer that adaptively controls the tap coefficient is reduced. An object of the present invention is to provide a waveform equalizer that realizes reduction, and a method for controlling the waveform equalizer.
上述した課題を解決するための手段として、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備え、フィルタは、直列接続された(k−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じる合計k個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。 As a means for solving the above-described problem, a waveform equalizer according to the present invention is a waveform equalizer that performs waveform equalization of an input signal. K (k is a natural number) continuously arranged at predetermined time intervals. .) A filter that performs a convolution operation on each input signal and outputs a waveform-equalized signal, an error signal that estimates an equalization error for the signal output from the filter, and indicates the equalization error Are output after being delayed by N (N is a natural number) samples with respect to the signal output from the filter, and the tap coefficient of the filter is controlled in accordance with the error signal output from the error estimation means. Coefficient control means and delay means for sequentially delaying the input signal for each sample and supplying it to the coefficient control means using (k + N-1) delay devices connected in series, and the filter is connected in series (K-1) pieces A delay group that sequentially delays the input signal for each sample using a delay unit, and each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by the delay group. And a multiplier group consisting of a total of k multipliers each multiplied by a tap coefficient, and an adder for adding each input signal multiplied by the tap coefficient in each multiplier of the multiplier group. The means outputs the error signal outputted from the error estimation means after delaying the input coefficient delayed by m samples by the delay group by N samples from the error estimation means and the delay means (output from the delay means). It is calculated based on an input signal delayed by m + N) samples.
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれタップ係数を乗じ、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。 In addition, the waveform equalizer control method according to the present invention performs waveform equalization by performing a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval. An equalization error is estimated for a filter that outputs a signal and a signal output from the filter, and an error signal indicating the equalization error is N samples (N is a natural number) samples with respect to the signal output from the filter. An error estimation unit that outputs after delay, a coefficient control unit that controls a tap coefficient of the filter according to an error signal output from the error estimation unit, and (k + N−1) delay devices connected in series are used. Then, in the control method of the waveform equalizer comprising the delay means for sequentially delaying the input signal for each sample and supplying the input signal to the coefficient control means, the filter comprises (k−1) delay devices connected in series. Input using the delay group Are sequentially delayed for each sample, and for each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, a total of k multipliers are used. The multiplier group is multiplied by the tap coefficient, and each input signal multiplied by the tap coefficient in each multiplier of the multiplier group is added by the adder. The coefficient control means is delayed by m samples by the delay group. Based on the error signal output by delaying N samples from the error estimation means and the input signal delayed by (m + N) samples output from the delay means. It is characterized by calculating.
また、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、フィルタは、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じて出力するk個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。 The waveform equalizer according to the present invention is a waveform equalizer that performs waveform equalization of an input signal. K (k is a natural number) input signals that are continuously arranged at predetermined time intervals. A filter that performs a convolution operation and outputs a waveform-equalized signal, an estimation error is estimated for the signal output from the filter, and an error signal indicating the equalization error is converted into a signal output from the filter. And an error estimation means for outputting after delaying by N (N is a natural number) samples, and the filter uses (k + N−1) delay devices connected in series, and the input signal is sampled for each sample. Are sequentially delayed, and each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group is multiplied by a tap coefficient and output. a multiplier group consisting of k multipliers, and a multiplier group An adder for adding the input signals multiplied by the tap coefficients in each multiplier, and the coefficient control means, from the error estimation means, tap coefficients for multiplying signals delayed by m samples by the delay group. The calculation is based on the error signal output after being delayed by N samples and the input signal delayed by (m + N) samples by the delay group.
また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれタップ係数を乗じて出力し、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。 In addition, the waveform equalizer control method according to the present invention performs waveform equalization by performing a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval. An equalization error is estimated for a filter that outputs a signal and a signal output from the filter, and an error signal indicating the equalization error is N (N is a natural number) samples of the signal output from the filter. In a method for controlling a waveform equalizer including an error estimation unit that outputs after delaying, a filter uses a delay group of (k + N−1) delay units connected in series, and inputs an input signal to 1 A multiplier comprising a total of k multipliers for each input signal delayed by m for each sample and delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by a delay group. Multiply by tap coefficient for each group and output The adder adds the input signals multiplied by the tap coefficients in each multiplier of the generator group, and the coefficient control means adds error coefficients to the tap coefficients for multiplying the signals delayed by m samples by the delay group. Is calculated based on the error signal output after being delayed by N samples from the input signal and the input signal delayed by (m + N) samples by the delay group.
本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。 According to the present invention, the coefficient control means multiplies the input signal delayed by m samples by the delay group to the value of the tap coefficient delayed by N samples from the error estimation means and the error signal output. Since the calculation is made based on the input signal delayed by (m + N) samples output from the delay means, the number of delay devices for delaying the input signal can be reduced as compared with the prior art, thereby adaptively. The circuit scale of the entire waveform equalizer that controls the tap coefficient can be reduced.
また、本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段により出力される誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。 According to the present invention, the coefficient control means multiplies the signal delayed by m samples by the delay group by the error signal output by the error estimation means and (m + N) by the delay group. ) Since the calculation is performed based on the input signal delayed by the number of samples, the number of delay devices for delaying the input signal can be reduced as compared with the prior art, and thereby a waveform equalizer that adaptively controls the tap coefficient. The entire circuit scale can be reduced.
以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
本発明が適用された波形等化器は、入力信号に対して波形等化を行うものであり、例えば、図1に示すようなシングルキャリアのBS(Broadcasting Satellite)デジタル放送波のRF(Radio Frequency)信号を受信する受信装置1に組み込まれる。
A waveform equalizer to which the present invention is applied performs waveform equalization on an input signal. For example, a single carrier BS (Broadcasting Satellite) digital broadcast wave RF (Radio Frequency) as shown in FIG. ) It is incorporated in the receiving
すなわち、受信装置1は、伝送路からRF信号を受信するアンテナ2と、RF信号をベースバンド信号に変換するRF変換部3と、ベースバンド信号に復調処理を施してトランスポートストリーム信号TSを出力する復調処理部4と、トランスポートストリーム信号TSに対して復号処理を施す復号処理部5とを備える。
That is, the receiving
アンテナ2は、伝送路からBSデジタル放送波のRF信号を受信して、受信したRF信号をRF変換部3に供給する。 The antenna 2 receives the RF signal of the BS digital broadcast wave from the transmission path, and supplies the received RF signal to the RF conversion unit 3.
RF変換部3は、アンテナ2から供給されるRF信号に対して、所望とするチャンネルの中心周波数の搬送波をかけてベースバンド信号に周波数変換して、復調処理部4に供給する。 The RF conversion unit 3 converts the RF signal supplied from the antenna 2 to a baseband signal by applying a carrier wave having a center frequency of a desired channel, and supplies the baseband signal to the demodulation processing unit 4.
復調処理部4は、RF変換部3から供給されるベースバンド信号に対して復調処理を施し、復調されたトランスポートストリーム信号TSを復号処理部5に供給する。 The demodulation processing unit 4 performs demodulation processing on the baseband signal supplied from the RF conversion unit 3 and supplies the demodulated transport stream signal TS to the decoding processing unit 5.
具体的に、復調処理部4は、A/D変換部41、周波数補正部42、サンプリング同期部43、ロールオフフィルタ44、周波数同期部45、波形等化器46、位相同期部47、位相補正部48、及び、誤り訂正部49を備える。
Specifically, the demodulation processing unit 4 includes an A /
A/D変換部41は、RF変換部3から供給されるアナログ信号であるベースバンド信号を、デジタル信号のベースバンド信号に変換して、周波数補正部42に供給する。
The A /
周波数補正部42は、後述する周波数同期部45から供給される周波数誤差信号に応じて、A/D変換部41から供給されるベースバンド信号の中心周波数を補正して、補正したベースバンド信号をサンプリング同期部43に供給する。このような補正処理を行うのは、RF変換部3で変換されたベースバンド信号の中心周波数が、チャンネルの中心周波数に対して誤差を含んだものとなっているからである。
The
サンプリング同期部43は、周波数補正部42から供給されるベースバンド信号に対してシンボル点の同期を確立するための処理を行う。具体的に、サンプリング同期部43は、例えばシンボル点間の周期に対して整数倍のサンプリング間隔でベースバンド信号をサンプリングして各シンボル点との同期を図り、シンボル点で同期が図られたベースバンド信号をロールオフフィルタ44に供給する。
The
ロールオフフィルタ44は、サンプリング同期部43から供給されるベースバンド信号に対して、符号間干渉を抑える帯域制限を行うため、例えばナイキスト平方根のロールオフ特性のフィルタ処理を施す。そして、ロールオフフィルタ44は、帯域制限を行ったベースバンド信号を、周波数同期部45及び波形等化器46にそれぞれ供給する。ここで、このような帯域制限にかかる処理を行うのは、BSデジタル放送などの規格において、送信側でナイキストの平方根の特性となるように波形整形が施された放送信号を送信し、受信側でナイキスト平方根の特性フィルタを通過させることで、送受信系全体で符号間干渉を抑えるようにしているからである。
The roll-
周波数同期部45は、ロールオフフィルタ44から供給されるベースバンド信号に基づいて、このベースバンド信号の中心周波数が、所望とするチャンネルの中心周波数と同期しているかを判断する。例えば、周波数同期部45は、ベースバンド信号の電力密度と所定の基準値との差分を算出して、算出結果を周波数同期信号として周波数補正部42に供給する。このような処理を行うのは、ロールオフフィルタ44から供給されるベースバンド信号が上述したように帯域制限されるため、所望とするチャンネルの中心周波数に対して中心周波数がずれていると信号の電力密度が大きく低下してしまうからである。
Based on the baseband signal supplied from the roll-
なお、周波数補正部42では、周波数同期信号を指標として周波数変換を行ってベースバンド信号の中心周波数を補正する。
Note that the
波形等化器46は、ロールオフフィルタ44から供給されるベースバンド信号を入力して、後述するように、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして波形等化を行い、波形等化されたベースバンド信号を位相同期部47及び位相補正部48にそれぞれ供給する。
The
位相同期部47は、波形等化器46から供給されるベースバンド信号が、位相について同期が図られているか否かを判断して、その判断結果を位相同期信号として位相補正部48に供給する。具体的に、位相同期部47は、例えば送信側で伝送フレーム単位で送信される固定の振幅及び位相情報を示すパイロット信号を用いて、ベースバンド信号の位相誤差を算出して、位相同期信号として位相補正部48に供給する。
The phase synchronization unit 47 determines whether the baseband signal supplied from the
位相補正部48は、位相同期部47から供給される位相同期信号に基づいて、波形等化器46から供給されるベースバンド信号の位相を補正して誤り訂正部49に供給する。また、位相補正部48は、補正した位相差に関する情報を波形等化器46に供給する。
The
誤り訂正部49は、位相補正部48から供給されるベースバンド信号に対して、送信側でベースバンド信号に付加されている誤り訂正符号を用いて誤り訂正を行ってトランスポートストリーム信号TSを生成し復号処理部5に供給する。
The
復号処理部5は、復調処理部4から供給されるトランスポートストリーム信号TSに復号処理を施して、映像データ、音声データ、及び、制御データなどを出力する。 The decoding processing unit 5 performs decoding processing on the transport stream signal TS supplied from the demodulation processing unit 4 and outputs video data, audio data, control data, and the like.
以上のような構成からなる受信装置1において、以下では、ベースバンド信号を入力して波形等化を行う波形等化器46の構成とその動作に注目して説明する。
In the receiving
まず、波形等化器46の第1の実施例について、図2及び図3に示すような波形等化器46を用いて説明する。
First, a first embodiment of the
すなわち、波形等化器46は、図2に示すように、ロールオフフィルタ44から時刻Tnに供給されるベースバンド信号(以下、入力信号d(n)という。)の波形等化を行うフィルタ部11と、入力信号を1サンプル毎に順次遅延させて、順次遅延させた各入力信号を出力する遅延部12と、フィルタ部11から出力される信号z(n)に対して等化誤差を推定する等化誤差推定部13と、フィルタ部11のタップ係数を制御する係数制御部14とを備える。
In other words, the
フィルタ部11は、サンプリング間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するため、図3に示すように、時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群111と、遅延器群111から出力されるm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群112と、乗算器群112の各乗算結果を加算する加算器113とを備える。
As shown in FIG. 3, the filter unit 11 performs a convolution operation on k (k is a natural number) input signals arranged continuously at a sampling interval and outputs a waveform equalized signal. , A
遅延器群111は、直列接続された合計(k−1)個の遅延器1111〜111k−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群112に出力する。
The
乗算器群112は、遅延器群111から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器1120〜112k−1とからなる。
The
加算器113は、乗算器群112の各乗算器1120〜112k−1の乗算結果を加算して波形等化された信号z(n)として出力する。
The
遅延部12は、直列接続された(k+N−1)個の遅延器121〜12k+N−1を用いて、入力信号d(n)を1サンプル毎に順次遅延させ、各入力信号d(n)〜d(n−k+1−N)を出力する。ここで、Nは、後述する等化誤差推定部13による回路遅延のサンプル数を表している。
The
等化誤差推定部13は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部11から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。
The equalization
具体的に等化誤差推定部13では、フィルタの出力信号z(n)と、その信号の元となった送信点s(n)との差を誤差信号e(n)として、下記式(3)より算出する。
Specifically, the equalization
e(n)=z(n)×Δφ(n)−s(n) ・・・式(3)
但し、式(3)において、z(n)は波形等化器46の出力信号を表わし、s(n)は送信シンボルの推定値を表わす。Δμ(n)は、位相補正部48から供給される位相誤差情報であって、z(n)に対して位相補正部48が位相補正を行う補正量を表している。
e (n) = z (n) × Δφ (n) −s (n) (3)
In equation (3), z (n) represents the output signal of the
ここで、波形等化器46の出力信号z(n)の元となった送信点s(n)を推定する手法は、いくつか知られているが、その手法を例示すると、例えば、次の2つの手法が挙げられる。
Here, several methods for estimating the transmission point s (n) that is the source of the output signal z (n) of the
1つ目の手法としては、等化用に固定の系列を送信する手法がある。この手法では、送信側は、例えば伝送フレーム毎に、固定の系列を送信する。そして、受信側において、伝送フレームおよび固定系列の位置が特定されると、その固定系列区間に限り、元となった送信信号を特定できる。 As a first method, there is a method of transmitting a fixed sequence for equalization. In this method, the transmission side transmits a fixed sequence for each transmission frame, for example. When the position of the transmission frame and the fixed sequence is specified on the receiving side, the original transmission signal can be specified only in the fixed sequence section.
2つ目の手法としては、等化後の信号点に最も近い信号点を送信点と仮定する手法がある。この手法では、例えば、QPSK(Quadrature Phase Shift Keying)変調の場合、図4に示すように、A、B、C、Dの4点のうちのいずれかの点が送信点となる。ここで、図4に示すように、仮に、IQ平面上の点Xを受信したとすると、その点Xに最も近い、A点が送信され、X点を受信したものと仮定できる。 As a second method, there is a method in which a signal point closest to the signal point after equalization is assumed to be a transmission point. In this method, for example, in the case of QPSK (Quadrature Phase Shift Keying) modulation, as shown in FIG. 4, one of the four points A, B, C, and D is a transmission point. Here, as shown in FIG. 4, if a point X on the IQ plane is received, it can be assumed that the point A closest to the point X is transmitted and the point X is received.
これらの手法を用いて、送信シンボルの推定値が求められる。 Using these methods, an estimated value of the transmission symbol is obtained.
係数制御部14は、等化誤差推定部13から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器140〜14k−1からなる。
ここで、タップ係数Cmを更新する係数更新式の一例を下記式(4)に示す。なお、式(4)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。 Here, an example of a coefficient update equation for updating the tap coefficients C m the following equation (4). Equation (4) is an equation for updating the tap coefficient of the equalization filter based on an LMS (Least Mean Square) algorithm.
Cm(n+1)=Cm(n)−μ×d(n−m)×e(n) ・・・式(4)
式(4)では、Cm(n)を時刻Tnでのm番目のタップの係数、Cm(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tnでの誤差信号、d(n−m)を時刻Tn−mでの入力信号、μを係数の値を表している。
C m (n + 1) = C m (n) −μ × d (n−m) × e (n) (4)
In Equation (4), C m (n) is the coefficient of the m th tap at time T n , C m (n−1) is the coefficient of the m th tap at time T n−1 , e (n) Is an error signal at time T n , d (n−m) is an input signal at time T n−m , and μ is a coefficient value.
上述した式(4)では、入力信号d(n−m)に対して、等化誤差推定部13から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。
In the above equation (4), it is assumed that no delay occurs until the error signal e (n) output from the equalization
しかしながら、適応型等化器を回路に実装する場合には、式(4)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部において誤差信号の計算に時間がかかるためである。 However, when an adaptive equalizer is mounted on a circuit, the coefficient update equation represented by equation (4) cannot often be applied. This is particularly problematic because the error signal calculation takes time in the equalization error estimation unit.
そこで、m番目のタップ係数Cmの更新を行う制御器14mでは、式(4)を変形した下記式(5)で示される係数更新式を用いてタップ係数の更新を行う。
Therefore, in the
Cm(n+1)=Cm(n)−μ×d(n−m−N)×e(n−N) ・・・式(5)
なお、式(5)において、Nは、等化誤差推定部による回路遅延量のサンプル数を表している。
C m (n + 1) = C m (n) −μ × d (n−m−N) × e (n−N) (5)
In Equation (5), N represents the number of samples of the circuit delay amount by the equalization error estimation unit.
すなわち、制御器14mでは、式(5)を回路で実装するため、図5に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器141mと、現在のタップ係数Cm(n)から乗算器141mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器142mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器143mとからなる。なお、遅延器143mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器142mにフィードバックされる。
That is, in the
ここで、制御器14mでは、乗算器141mに、遅延部12から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
Here, in the
このようにして、係数制御部14では、各制御器14mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延部12から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
In this way, in the
これに対して、従来の適応型の波形等化器では、各制御器内において、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力するため、入力信号を1サンプル分遅延させる遅延器を合計N個直列接続した遅延器群を設けている。 On the other hand, the conventional adaptive waveform equalizer outputs the input signal d (n−m−N) N samples before the input signal d (n−m) in each controller. Therefore, a delay group is provided in which a total of N delay units that delay the input signal by one sample are connected in series.
すなわち、従来の適応型の波形等化器では、係数制御部に設けられる遅延器群を回路で実装するのに、N×k×B個のシフトレジスタが必要となる。ここで、Bは入力信号のビット幅を示している。すなわち、1つの遅延器は、B個のシフトレジスタから構成される。 That is, in the conventional adaptive waveform equalizer, N × k × B shift registers are required to implement the delay group provided in the coefficient control unit with a circuit. Here, B indicates the bit width of the input signal. That is, one delay unit is composed of B shift registers.
これに対して、波形等化器46では、(N+k−1)×B個のシフトレジスタで遅延部12を回路に実装し、各制御器14mでは入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器46は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(6)で示される数だけ削減することができる。
N×k×B−(N+k−1)×B ・・・式(6)
波形等化器46は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
On the other hand, in the
N × k × B− (N + k−1) × B (6)
As the values of N, k, and B increase, the
ここで、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
Here, in order to perform waveform equalization with higher accuracy, it is necessary to increase the number of taps k and the bit width B of the input signal. In such a case, the
また、波形等化器46では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
In the
以上のように、第1の実施例に係る波形等化器46は、係数制御部14が、遅延器群111により出力されるmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
As described above, in the
次に、波形等化器46の第2の実施例について、図6及び図7に示すような波形等化器20を用いて説明する。
Next, a second embodiment of the
すなわち、波形等化器20は、図6に示すように、入力信号の波形等化を行うフィルタ部21と、フィルタ部21から出力される信号に対して等化誤差を推定する等化誤差推定部22と、フィルタ部21のタップ係数を制御する係数制御部23とを備える。
That is, as shown in FIG. 6, the
フィルタ部21は、所定の時間間隔で連続して並んだk個の入力信号に対して畳み込み演算をして波形等化された信号を出力するため、図5に示すように、ある時刻Tnに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群211と、時刻Tnにおいて遅延器群211から出力されるmサンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C0〜Ck−1を乗じる乗算器群212と、乗算器群212の各乗算結果を加算する加算器213とを備える。
遅延器群211は、直列接続された(k+N−1)個の遅延器2111〜211k+N−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群212に出力する。
乗算器群212は、遅延器群211から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C0〜Ck−1を乗じる合計k個の乗算器2120〜212k−1とからなる。
The
加算器213は、乗算器群212の各乗算器2120〜212k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。
The
等化誤差推定部22は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部21から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。具体的な誤差信号の算出方法は、第1の実施例に係る等化誤差推定部13で行う算出法等と同様なので、その説明を省略する。
The equalization
係数制御部23は、等化誤差推定部22から出力された誤差信号e(n)に基づき、合計k個のタップ係数C0〜Ck−1をそれぞれ更新する合計k個の制御器230〜23k−1からなる。
第1の実施例と同様に、m番目のタップ係数Cmの更新を行う制御器23mでは、上述した式(5)で示される係数更新式を用いてタップ係数の更新を行う。
As in the first embodiment, the
すなわち、制御器23mでは、式(5)を回路で実装するため、図8に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器231mと、現在のタップ係数Cm(n)から乗算器231mの乗算結果を減じて次の時刻Tn+1でのタップ係数Cm(n+1)を算出する減算器232mと、このタップ係数Cm(n+1)を1サンプル分遅延させる遅延器233mとからなる。なお、遅延器233mから出力されるタップ係数Cm(n+1)は、タップ係数Cm(n+2)を算出するために減算器232mにフィードバックされる。
That is, in the
ここで、制御器23mでは、乗算器231mに、遅延器群211から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。
Here, in the
このようにして、係数制御部23では、各制御器23mが、遅延器群111により時刻Tnでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cmを、時刻Tnで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延器群211から出力される時刻Tnで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。
In this way, in the
波形等化器20では、各制御器23mに信号d(n−m−N)を供給するために、遅延器群211の遅延器の数を従来のフィルタ部の遅延器群に比べてN個多いものとなっているが、各制御器23mにおいて入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器20は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(7)で示される数だけ削減することができる。
N×k×B−N×B ・・・式(7)
The
N × k × B−N × B (7)
このようにして、波形等化器20は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
In this way, the
特に、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合に、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。
In particular, in order to perform waveform equalization with higher accuracy, it is necessary to increase the number of taps k and the bit width B of the input signal. In such a case, the
また、波形等化器20では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。
In addition, since the number of shift registers can be reduced in the
以上のように、第2の実施例に係る波形等化器20は、係数制御部23が、フィルタ部21の遅延器群211により出力されるmサンプル分遅延された信号に対して乗算するタップ係数を、等化誤差推定部22により出力される誤差信号と、遅延器群211により出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を上述したように従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。
As described above, in the
なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。 In addition, this invention is not limited only to the above embodiment, Of course, a various change is possible in the range which does not deviate from the summary of this invention.
1 受信装置、2 アンテナ、3 RF変換部、4 復調処理部、41 A/D変換部、42 周波数補正部、43 サンプリング同期部、44 ロールオフフィルタ、45 周波数同期部、46、20 波形等化器、47 位相同期部、48 位相補正部、49 誤り訂正部、5 復号処理部、11、21 フィルタ部、111、211 遅延器群、1111〜111k−1、121〜12k+N−1、143m、2111〜211k−1、233m 遅延器、112、212 乗算器群、1120〜112k、141m、2120〜212k、231m 乗算器、113、213 加算器、12 遅延部、13、22 等化誤差推定部、14、23 係数制御部、140〜14k、230〜23k 制御器、142m、232m 減算器
DESCRIPTION OF
Claims (4)
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備え、
上記フィルタは、
直列接続された(k−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じる合計k個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。 In the waveform equalizer that performs waveform equalization of the input signal,
A filter that performs a convolution operation on k (where k is a natural number) input signals continuously arranged at predetermined time intervals and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and the error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. Error estimation means to output;
Coefficient control means for controlling the tap coefficient of the filter in accordance with the error signal output from the error estimation means;
Using (k + N−1) delay devices connected in series, delay means for sequentially delaying the input signal for each sample and supplying the delay to the coefficient control means,
The above filter
A delay group that sequentially delays the input signal for each sample using (k−1) delay units connected in series;
Multipliers comprising a total of k multipliers for multiplying each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by the delay group. Group,
An adder for adding each input signal multiplied by a tap coefficient in each multiplier of the multiplier group,
The coefficient control means delays the input coefficient delayed by m samples by the delay group for the value of the tap coefficient by N samples from the error estimation means, and outputs the error signal. A waveform equalizer which calculates based on an input signal output from the delay means and delayed by (m + N) samples.
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれ上記タップ係数を乗じ、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。 A filter that performs a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and the error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. Error estimation means to output;
Coefficient control means for controlling the tap coefficient of the filter in accordance with the error signal output from the error estimation means;
In a method of controlling a waveform equalizer, comprising (k + N−1) delay devices connected in series, delay means for sequentially delaying the input signal for each sample and supplying the input signal to the coefficient control means,
The above filter
Using the delay group consisting of (k−1) delay units connected in series, the input signal is sequentially delayed every sample,
For each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, each of the taps is multiplied by a multiplier group consisting of a total of k multipliers. Multiply by a factor
Each input signal multiplied by the tap coefficient in each multiplier of the above multiplier group is added by an adder,
The coefficient control means delays the input coefficient delayed by m samples by the delay group for the value of the tap coefficient by N samples from the error estimation means, and outputs the error signal. A method for controlling a waveform equalizer, comprising: calculating based on an input signal delayed by (m + N) samples output from a delay means.
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、
上記フィルタは、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じて出力するk個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。 In the waveform equalizer that performs waveform equalization of the input signal,
A filter that performs a convolution operation on k (where k is a natural number) input signals continuously arranged at predetermined time intervals and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and an error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. An error estimation means for outputting,
The above filter
A group of delay units that sequentially delay the input signal for each sample using (k + N−1) delay units connected in series;
Each of the input signals delayed by m samples (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group is composed of k multipliers that respectively multiply and output the tap coefficients. A multiplier group;
An adder for adding the input signals multiplied by the tap coefficient in each multiplier of the multiplier group,
The coefficient control means delays the tap coefficient for multiplying the signal delayed by m samples by the delay group by the N samples from the error estimation means, and outputs the error signal. The waveform equalizer is calculated based on the input signal delayed by (m + N) samples.
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれ上記タップ係数を乗じて出力し、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。 A filter that performs a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and an error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. In a control method of a waveform equalizer comprising an error estimation means for outputting,
The above filter
Using the delay group consisting of (k + N−1) delay units connected in series, the input signal is sequentially delayed every sample,
For each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, the tap coefficients are respectively set by a multiplier group consisting of a total of k multipliers. Multiply
The input signal multiplied by the tap coefficient in each multiplier of the above multiplier group is added by an adder,
The coefficient control means delays the tap coefficient for multiplying the signal delayed by m samples by the delay group by the N samples from the error estimation means, and outputs the error signal. And (m + N) based on the input signal delayed by the number of samples.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271465A JP2009100357A (en) | 2007-10-18 | 2007-10-18 | Waveform equalizer and its control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271465A JP2009100357A (en) | 2007-10-18 | 2007-10-18 | Waveform equalizer and its control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009100357A true JP2009100357A (en) | 2009-05-07 |
Family
ID=40702915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007271465A Withdrawn JP2009100357A (en) | 2007-10-18 | 2007-10-18 | Waveform equalizer and its control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009100357A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018021037A1 (en) * | 2016-07-26 | 2018-02-01 | ソニーセミコンダクタソリューションズ株式会社 | Receiving device and method, and demodulation device |
CN113783811A (en) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | Method and device for calculating joint coefficient |
-
2007
- 2007-10-18 JP JP2007271465A patent/JP2009100357A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018021037A1 (en) * | 2016-07-26 | 2018-02-01 | ソニーセミコンダクタソリューションズ株式会社 | Receiving device and method, and demodulation device |
CN113783811A (en) * | 2020-06-10 | 2021-12-10 | 英业达科技有限公司 | Method and device for calculating joint coefficient |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6240133B1 (en) | High stability fast tracking adaptive equalizer for use with time varying communication channels | |
US9020023B2 (en) | Reception device and reception method | |
EP1249979A2 (en) | Front end processor and method of compensating nonlinear distortion | |
US8135058B2 (en) | Adaptive known signal canceller | |
US9621381B2 (en) | Communication apparatus and method for high efficiency satellite service | |
JP2008022422A (en) | Adaptive equalization apparatus and receiver | |
JP2005323384A (en) | Linear filter equalizer | |
WO2014196046A1 (en) | Channel estimation device, receiving device, channel estimation method, channel estimation program, and recording medium | |
US20070223570A1 (en) | Distortion Compensating Equalizer | |
US20130058391A1 (en) | Timing Recovery Module and Timing Recovery Method | |
JP4649381B2 (en) | Wraparound canceller | |
US20040042545A1 (en) | Equalizer of single carrier receiver for improving equalization speed and equalization method thereof | |
JP2007201729A (en) | Adaptive equalizer and receiver | |
JP4822946B2 (en) | Adaptive equalizer | |
JP2009100357A (en) | Waveform equalizer and its control method | |
US9036724B2 (en) | Data signal correction circuit, receiver, and data signal correction method | |
JP4877765B2 (en) | Wireless device | |
US8385396B2 (en) | Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same | |
JP4791307B2 (en) | Sampling clock control method for receiving apparatus and relay apparatus | |
JP5881453B2 (en) | Equalizer, receiver, and equalization method | |
KR100736602B1 (en) | Channel equalizer for VSB?QAM | |
WO2016080048A1 (en) | Equalization device, equalization method, and reception device | |
JP4796212B1 (en) | Receiving apparatus and receiving method | |
KR100710294B1 (en) | Channel equalizer | |
KR101034455B1 (en) | On-channel repeater and method of removing a feedback signal in the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110104 |