JP2009100357A - Waveform equalizer and its control method - Google Patents

Waveform equalizer and its control method Download PDF

Info

Publication number
JP2009100357A
JP2009100357A JP2007271465A JP2007271465A JP2009100357A JP 2009100357 A JP2009100357 A JP 2009100357A JP 2007271465 A JP2007271465 A JP 2007271465A JP 2007271465 A JP2007271465 A JP 2007271465A JP 2009100357 A JP2009100357 A JP 2009100357A
Authority
JP
Japan
Prior art keywords
delay
signal
error
samples
delayed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007271465A
Other languages
Japanese (ja)
Inventor
Dzung Doan
ズーン ドアン
Kazuhisa Funamoto
一久 舟本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007271465A priority Critical patent/JP2009100357A/en
Publication of JP2009100357A publication Critical patent/JP2009100357A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a waveform equalizer for actualizing a reduced circuit scale, compared with conventional one. <P>SOLUTION: A filter part 11 uses a delay device group 111 consisting of (k-1) pieces of delay devices 111<SB>1</SB>-111<SB>k-1</SB>connected in series to one another for delaying input signals on a sample to sample basis in sequence. A multiplier group 112 consisting of total k pieces of multipliers 112<SB>0</SB>-112<SB>k</SB>multiplies the input signals delayed on a m-sample basis (m is a natural number satisfying 0≤m≤k-1) by the delay device group 111, by tap coefficients, respectively. An adder 113 adds the input signals which the multiplier group 112 consisting of the multipliers 112<SB>0</SB>-112<SB>k</SB>multiplies by the tap coefficients, respectively. A coefficient control part 14 calculates values for the tap coefficients by which the delay device group 111 multiplies the input signals delayed on the m-sample basis, in accordance with an error signal output from an equalizing error estimating part 13 with a delay on a N-sample basis and an input signal output from a delay part 12 with a delay on a (m+N)-sample basis. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、入力信号の波形等化を行う波形等化器、及び、波形等化器の制御方法に関するものである。   The present invention relates to a waveform equalizer that performs waveform equalization of an input signal, and a method for controlling the waveform equalizer.

信号伝送システムにおいては、伝送路中に発生した反射波により、受信信号が歪んでしまうことがある。例えば地上波テレビ放送においては、図9に示すように、電波塔301から送信された電波(以下、主波S1という。)が、山302などで反射することで迂回した反射波S2が受信側303に届くことにより、主波S1と反射波S2との干渉が発生する。このような主波と反射波との干渉は、アナログ放送の時代から、いわゆるゴーストとして知られていたものであるが、デジタル放送においても、受信特性に大きな影響を及ぼすため、大きな問題となっている。   In a signal transmission system, a received signal may be distorted due to a reflected wave generated in a transmission path. For example, in terrestrial television broadcasting, as shown in FIG. 9, a reflected wave S2 detoured by reflection of a radio wave (hereinafter referred to as a main wave S1) transmitted from a radio tower 301 by a mountain 302 or the like is received on the receiving side. By reaching 303, interference between the main wave S1 and the reflected wave S2 occurs. Such interference between the main wave and the reflected wave has been known as a so-called ghost since the days of analog broadcasting, but it also has a big problem in digital broadcasting because it greatly affects the reception characteristics. Yes.

例えば、図10(A)に示すような反射波のないときの受信信号の電力密度の周波数スペクトルと、図10(B)に示すような反射波のあるときの受信信号の電力密度の周波数スペクトルとを比べると次のようになる。すなわち、反射波のないときに周波数に応じて一定であった受信信号の電力密度は、反射波のある場合にはその反射波により信号が歪むことで、所定の周波数帯において低下してしまう。   For example, the frequency spectrum of the power density of the received signal when there is no reflected wave as shown in FIG. 10A and the frequency spectrum of the power density of the received signal when there is a reflected wave as shown in FIG. Is compared with the following. That is, the power density of the received signal, which is constant according to the frequency when there is no reflected wave, decreases in a predetermined frequency band due to distortion of the signal due to the reflected wave when there is a reflected wave.

そこで、放送信号の受信機403では、図11に示すように、波形等化器404を用いることにより、伝送路402を介して送信局401から受信した放送信号に含まれる歪みを除去して波形等化することで、後段の復調復号部405で反射波の影響を受けることなく正確に放送信号を復号することができる。   Therefore, the broadcast signal receiver 403 uses a waveform equalizer 404 as shown in FIG. 11 to remove the distortion contained in the broadcast signal received from the transmission station 401 via the transmission path 402 and to generate a waveform. By equalizing, it is possible to accurately decode the broadcast signal without being affected by the reflected wave in the demodulation / decoding unit 405 at the subsequent stage.

波形等化器404は、図12(A)に示すように時刻T1に到達する主波と、この時刻T1の後の時刻T2に到達する反射波とからなる受信信号に対して、図12(B)に示すようなインパルス応答を畳み込み演算をすることによって、反射波の信号成分を除去して波形等化を行う。特に、波形等化器において、様々な伝送路に対応するためには時刻T1に対してより遅い時刻T2に到達する反射波の信号成分を除去する必要があるため、フィルタのインパルス応答を長くする必要があり、これに伴ってインパルス応答を生成するためのタップ数が増大する。   As shown in FIG. 12A, the waveform equalizer 404 applies a received signal consisting of a main wave reaching time T1 and a reflected wave reaching time T2 after time T1 to FIG. By performing a convolution operation on the impulse response as shown in B), the signal component of the reflected wave is removed to perform waveform equalization. In particular, in the waveform equalizer, since it is necessary to remove the signal component of the reflected wave that arrives at the time T2 that is later than the time T1 in order to cope with various transmission paths, the impulse response of the filter is lengthened. As a result, the number of taps for generating the impulse response increases.

このような波形等化器には、タップ係数が予め固定できないような伝送路に対して用いられる適用波形等化器として、例えば、図13に示すように、フィルタ部510で入力信号の波形等化を行い、等化誤差推定部520でフィルタ部510から出力される信号の等化誤差を推定して、この等化誤差に基づいて係数制御部530がフィルタ部510のタップ係数を制御するものがある。   In such a waveform equalizer, as an applied waveform equalizer used for a transmission line whose tap coefficient cannot be fixed in advance, for example, as shown in FIG. The equalization error estimation unit 520 estimates the equalization error of the signal output from the filter unit 510, and the coefficient control unit 530 controls the tap coefficient of the filter unit 510 based on the equalization error. There is.

このような適応型の波形等化器は、例えば、本件出願人が先に出願した特許文献1に記載された波形等化器の回路構成、具体的には図14及び図15に示すような回路構成によって実現される。   Such an adaptive waveform equalizer is, for example, the circuit configuration of the waveform equalizer described in Patent Document 1 previously filed by the present applicant, specifically as shown in FIGS. This is realized by a circuit configuration.

すなわち、フィルタ部510は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をするため、入力信号を1サンプル毎遅延させる(k−1)個の遅延器511〜511k−1が直列接続された遅延器群511と、遅延器群511から出力されるm(mは0≦m≦k−1を満たす自然数。)サンプル分遅延された入力信号に対してそれぞれタップ係数Cを乗算するk個の乗算器512〜512k−1からなる乗算器群512と、乗算器群512の各乗算器512〜512k−1の乗算結果を加算する加算器513とから構成される。 That is, since the filter unit 510 performs a convolution operation on k (k is a natural number) input signals continuously arranged at predetermined time intervals, the input signal is delayed by one sample (k−1). Delay units 511 1 to 511 k−1 connected in series, and m (m is a natural number satisfying 0 ≦ m ≦ k−1) output from the delay unit group 511 is delayed. respectively and k multipliers 512 0 to 512 k-1 multiplier group 512 consisting of multiplying the tap coefficients C m to the input signals, the multipliers 512 0 to 512 k-1 of the multipliers 512 And an adder 513 for adding the multiplication results.

フィルタ部510では、各遅延器511〜511k−1によって入力信号d(n)を1サンプル毎遅延させ、各乗算器512〜512k−1によって、時刻Tに対してmサンプル前の入力信号d(n−m)に各タップ係数Cをそれぞれ乗算して、加算器513によって、各乗算器512〜512k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。 In the filter unit 510, each delay unit 511 1 to 511 k−1 delays the input signal d (n) by one sample, and each multiplier 512 0 to 512 k−1 outputs m samples before the time T n . The input signal d (n−m) is multiplied by each tap coefficient C m , and the adder 513 adds the multiplication results of the multipliers 512 0 to 512 k−1 to obtain a waveform-equalized signal. Output as z (n).

等化誤差推定部520は、フィルタ部510から出力されるz(n)に対して、等化誤差を推定して該等化誤差を示す誤差信号e(n)を出力する。   The equalization error estimation unit 520 estimates an equalization error for z (n) output from the filter unit 510 and outputs an error signal e (n) indicating the equalization error.

係数制御部530は、等化誤差推定部520から出力された誤差信号e(n)に基づき、各制御器530〜530k−1によってそれぞれタップ係数Cを更新する。ここで、タップ係数を更新する係数更新式の一例を下記式(1)に示す。なお、式(1)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。 The coefficient control unit 530 updates the tap coefficients C m by the controllers 530 0 to 530 k−1 based on the error signal e (n) output from the equalization error estimation unit 520. Here, an example of a coefficient updating formula for updating the tap coefficient is shown in the following formula (1). Expression (1) is an expression for updating the tap coefficient of the equalization filter based on an LMS (Least Mean Square) algorithm.

(n+1)=C(n)−μ×d(n−m)×e(n) ・・・式(1)
式(1)では、C(n)を時刻Tでのm番目のタップの係数、C(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tでの誤差信号、d(n−m)を時刻Tにおいてmサンプル前の入力信号、μを係数の値を表している。
C m (n + 1) = C m (n) −μ × d (n−m) × e (n) (1)
In equation (1), C m (n) is the coefficient of the m th tap at time T n , C m (n−1) is the coefficient of the m th tap at time T n−1 , e (n) Represents an error signal at time T n , d (n−m) represents an input signal m samples before time T n , and μ represents a coefficient value.

上述した式(1)では、入力信号d(n−m)に対して、等化誤差推定部520から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。   In the above equation (1), it is assumed that no delay occurs until the error signal e (n) output from the equalization error estimation unit 520 is generated with respect to the input signal d (nm). It can be adapted according to conditions.

しかしながら、適応型等化器を回路に実装する場合には、式(1)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部520において誤差信号の計算に時間がかかるためである。   However, in the case where an adaptive equalizer is mounted on a circuit, the coefficient update equation represented by Equation (1) cannot often be applied. The reason for this is particularly problematic because the equalization error estimation unit 520 takes time to calculate an error signal.

そこで、波形等化器では、式(1)を変形した下記式(2)で示される係数更新式を用いてタップ係数の更新を行う。   Therefore, in the waveform equalizer, the tap coefficient is updated by using a coefficient updating formula represented by the following formula (2) obtained by modifying the formula (1).

(n+1)=C(n)−μ×d(n−m−N)×e(n−N) ・・・式(2)
なお、式(2)において、Nは、等化誤差推定部520による回路遅延によるサンプル数を表している。
C m (n + 1) = C m (n) −μ × d (n−M−N) × e (n−N) (2)
In Expression (2), N represents the number of samples due to circuit delay by the equalization error estimation unit 520.

したがって、式(2)を回路で実装するために、例えば係数制御部530の制御器530では、図15に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器531と、現在のタップ係数C(n)から乗算器531の乗算結果を減じてタップ係数C(n+1)を算出する減算器532と、このタップ係数C(n+1)を1サンプル分遅延させる遅延器533とからなる。なお、遅延器533から出力されるタップ係数C(n+1)は、タップ係数C(n+2)を算出するために減算器532にフィードバックされる。 Therefore, in order to implement Expression (2) in a circuit, for example, in the controller 530 m of the coefficient control unit 530, as shown in FIG. 15, μ × d (n−m−N) × e (n−N) A multiplier 531, a subtracter 532 for subtracting the multiplication result of the multiplier 531 from the current tap coefficient C m (n) to calculate a tap coefficient C m (n + 1), and the tap coefficient C m (n + 1). Is delayed by one sample. The tap coefficient C m (n + 1) output from the delay unit 533 is fed back to the subtractor 532 in order to calculate the tap coefficient C m (n + 2).

さらに、制御器530では、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を乗算器531に入力するため、入力信号d(n−m)を1サンプル遅延させる遅延器を合計N個直列接続した遅延器群534が必要となる。 Further, since the controller 530 m inputs the input signal d (n−m−N) N samples before the input signal d (n−m) to the multiplier 531, the input signal d (n−m). A delay group 534 in which a total of N delay units that delay one sample are connected in series is required.

このような構成からなる制御器530が合計k個からなる係数制御部530では、入力信号を1サンプル分遅延させる遅延器を実装する場合、等化誤差推定部による回路遅延量を考慮しない場合に比べて、合計k×N個の遅延器が必要となる。 In the coefficient controller 530 having a total of k controllers 530 m having such a configuration, when a delay device that delays the input signal by one sample is mounted, the circuit delay amount by the equalization error estimator is not considered. Compared to the above, a total of k × N delay devices are required.

したがって、適応等化器では、等化対象の入力信号のビット幅やフィルタのタップ数が増大すると、これに応じて係数制御部に設けられる遅延器の数がより多く必要になり、結果として回路規模の増大を招いてしまうことになる。   Therefore, in the adaptive equalizer, when the bit width of the input signal to be equalized or the number of taps of the filter increases, the number of delay units provided in the coefficient control unit is required correspondingly, and as a result, the circuit This will increase the scale.

特願2007―203852Japanese Patent Application No. 2007-203852

本発明は、このような実情に鑑みて提案されたものであり、入力信号を遅延させる遅延器の数を低減することによって、適応的にタップ係数を制御する波形等化器全体の回路規模の削減を実現する波形等化器、及び、波形等化器の制御方法を提供することを目的とする。   The present invention has been proposed in view of such circumstances, and by reducing the number of delay devices that delay the input signal, the circuit scale of the entire waveform equalizer that adaptively controls the tap coefficient is reduced. An object of the present invention is to provide a waveform equalizer that realizes reduction, and a method for controlling the waveform equalizer.

上述した課題を解決するための手段として、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備え、フィルタは、直列接続された(k−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じる合計k個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。   As a means for solving the above-described problem, a waveform equalizer according to the present invention is a waveform equalizer that performs waveform equalization of an input signal. K (k is a natural number) continuously arranged at predetermined time intervals. .) A filter that performs a convolution operation on each input signal and outputs a waveform-equalized signal, an error signal that estimates an equalization error for the signal output from the filter, and indicates the equalization error Are output after being delayed by N (N is a natural number) samples with respect to the signal output from the filter, and the tap coefficient of the filter is controlled in accordance with the error signal output from the error estimation means. Coefficient control means and delay means for sequentially delaying the input signal for each sample and supplying it to the coefficient control means using (k + N-1) delay devices connected in series, and the filter is connected in series (K-1) pieces A delay group that sequentially delays the input signal for each sample using a delay unit, and each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by the delay group. And a multiplier group consisting of a total of k multipliers each multiplied by a tap coefficient, and an adder for adding each input signal multiplied by the tap coefficient in each multiplier of the multiplier group. The means outputs the error signal outputted from the error estimation means after delaying the input coefficient delayed by m samples by the delay group by N samples from the error estimation means and the delay means (output from the delay means). It is calculated based on an input signal delayed by m + N) samples.

また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力された信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、誤差推定手段から出力された誤差信号に応じてフィルタのタップ係数を制御する係数制御手段と、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させて係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれタップ係数を乗じ、乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。   In addition, the waveform equalizer control method according to the present invention performs waveform equalization by performing a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval. An equalization error is estimated for a filter that outputs a signal and a signal output from the filter, and an error signal indicating the equalization error is N samples (N is a natural number) samples with respect to the signal output from the filter. An error estimation unit that outputs after delay, a coefficient control unit that controls a tap coefficient of the filter according to an error signal output from the error estimation unit, and (k + N−1) delay devices connected in series are used. Then, in the control method of the waveform equalizer comprising the delay means for sequentially delaying the input signal for each sample and supplying the input signal to the coefficient control means, the filter comprises (k−1) delay devices connected in series. Input using the delay group Are sequentially delayed for each sample, and for each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, a total of k multipliers are used. The multiplier group is multiplied by the tap coefficient, and each input signal multiplied by the tap coefficient in each multiplier of the multiplier group is added by the adder. The coefficient control means is delayed by m samples by the delay group. Based on the error signal output by delaying N samples from the error estimation means and the input signal delayed by (m + N) samples output from the delay means. It is characterized by calculating.

また、本発明に係る波形等化器は、入力信号の波形等化を行う波形等化器において、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、フィルタは、直列接続された(k+N−1)個の遅延器を用いて、入力信号を1サンプル毎に順次遅延させる遅延器群と、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれタップ係数を乗じて出力するk個の乗算器からなる乗算器群と、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。   The waveform equalizer according to the present invention is a waveform equalizer that performs waveform equalization of an input signal. K (k is a natural number) input signals that are continuously arranged at predetermined time intervals. A filter that performs a convolution operation and outputs a waveform-equalized signal, an estimation error is estimated for the signal output from the filter, and an error signal indicating the equalization error is converted into a signal output from the filter. And an error estimation means for outputting after delaying by N (N is a natural number) samples, and the filter uses (k + N−1) delay devices connected in series, and the input signal is sampled for each sample. Are sequentially delayed, and each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group is multiplied by a tap coefficient and output. a multiplier group consisting of k multipliers, and a multiplier group An adder for adding the input signals multiplied by the tap coefficients in each multiplier, and the coefficient control means, from the error estimation means, tap coefficients for multiplying signals delayed by m samples by the delay group. The calculation is based on the error signal output after being delayed by N samples and the input signal delayed by (m + N) samples by the delay group.

また、本発明に係る波形等化器の制御方法は、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、フィルタから出力される信号に対して等化誤差を推定し、等化誤差を示す誤差信号を、フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、フィルタは、直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、入力信号を1サンプル毎に順次遅延させ、遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれタップ係数を乗じて出力し、乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、係数制御手段は、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする。   In addition, the waveform equalizer control method according to the present invention performs waveform equalization by performing a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval. An equalization error is estimated for a filter that outputs a signal and a signal output from the filter, and an error signal indicating the equalization error is N (N is a natural number) samples of the signal output from the filter. In a method for controlling a waveform equalizer including an error estimation unit that outputs after delaying, a filter uses a delay group of (k + N−1) delay units connected in series, and inputs an input signal to 1 A multiplier comprising a total of k multipliers for each input signal delayed by m for each sample and delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by a delay group. Multiply by tap coefficient for each group and output The adder adds the input signals multiplied by the tap coefficients in each multiplier of the generator group, and the coefficient control means adds error coefficients to the tap coefficients for multiplying the signals delayed by m samples by the delay group. Is calculated based on the error signal output after being delayed by N samples from the input signal and the input signal delayed by (m + N) samples by the delay group.

本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、誤差推定手段からNサンプル分遅延して出力された誤差信号と、遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。   According to the present invention, the coefficient control means multiplies the input signal delayed by m samples by the delay group to the value of the tap coefficient delayed by N samples from the error estimation means and the error signal output. Since the calculation is made based on the input signal delayed by (m + N) samples output from the delay means, the number of delay devices for delaying the input signal can be reduced as compared with the prior art, thereby adaptively. The circuit scale of the entire waveform equalizer that controls the tap coefficient can be reduced.

また、本発明によれば、係数制御手段が、遅延器群によりmサンプル分遅延された信号に対して乗算するタップ係数を、誤差推定手段により出力される誤差信号と、遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。   According to the present invention, the coefficient control means multiplies the signal delayed by m samples by the delay group by the error signal output by the error estimation means and (m + N) by the delay group. ) Since the calculation is performed based on the input signal delayed by the number of samples, the number of delay devices for delaying the input signal can be reduced as compared with the prior art, and thereby a waveform equalizer that adaptively controls the tap coefficient. The entire circuit scale can be reduced.

以下、本発明を実施するための最良の形態について、図面を参照しながら詳細に説明する。   Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to the drawings.

本発明が適用された波形等化器は、入力信号に対して波形等化を行うものであり、例えば、図1に示すようなシングルキャリアのBS(Broadcasting Satellite)デジタル放送波のRF(Radio Frequency)信号を受信する受信装置1に組み込まれる。   A waveform equalizer to which the present invention is applied performs waveform equalization on an input signal. For example, a single carrier BS (Broadcasting Satellite) digital broadcast wave RF (Radio Frequency) as shown in FIG. ) It is incorporated in the receiving apparatus 1 that receives a signal.

すなわち、受信装置1は、伝送路からRF信号を受信するアンテナ2と、RF信号をベースバンド信号に変換するRF変換部3と、ベースバンド信号に復調処理を施してトランスポートストリーム信号TSを出力する復調処理部4と、トランスポートストリーム信号TSに対して復号処理を施す復号処理部5とを備える。   That is, the receiving apparatus 1 outputs the transport stream signal TS by performing demodulation processing on the baseband signal, the antenna 2 that receives the RF signal from the transmission path, the RF converter 3 that converts the RF signal into a baseband signal, and the baseband signal. And a decoding processing unit 5 that performs decoding processing on the transport stream signal TS.

アンテナ2は、伝送路からBSデジタル放送波のRF信号を受信して、受信したRF信号をRF変換部3に供給する。   The antenna 2 receives the RF signal of the BS digital broadcast wave from the transmission path, and supplies the received RF signal to the RF conversion unit 3.

RF変換部3は、アンテナ2から供給されるRF信号に対して、所望とするチャンネルの中心周波数の搬送波をかけてベースバンド信号に周波数変換して、復調処理部4に供給する。   The RF conversion unit 3 converts the RF signal supplied from the antenna 2 to a baseband signal by applying a carrier wave having a center frequency of a desired channel, and supplies the baseband signal to the demodulation processing unit 4.

復調処理部4は、RF変換部3から供給されるベースバンド信号に対して復調処理を施し、復調されたトランスポートストリーム信号TSを復号処理部5に供給する。   The demodulation processing unit 4 performs demodulation processing on the baseband signal supplied from the RF conversion unit 3 and supplies the demodulated transport stream signal TS to the decoding processing unit 5.

具体的に、復調処理部4は、A/D変換部41、周波数補正部42、サンプリング同期部43、ロールオフフィルタ44、周波数同期部45、波形等化器46、位相同期部47、位相補正部48、及び、誤り訂正部49を備える。   Specifically, the demodulation processing unit 4 includes an A / D conversion unit 41, a frequency correction unit 42, a sampling synchronization unit 43, a roll-off filter 44, a frequency synchronization unit 45, a waveform equalizer 46, a phase synchronization unit 47, a phase correction. A unit 48 and an error correction unit 49 are provided.

A/D変換部41は、RF変換部3から供給されるアナログ信号であるベースバンド信号を、デジタル信号のベースバンド信号に変換して、周波数補正部42に供給する。   The A / D conversion unit 41 converts the baseband signal, which is an analog signal supplied from the RF conversion unit 3, into a digital baseband signal and supplies the converted signal to the frequency correction unit 42.

周波数補正部42は、後述する周波数同期部45から供給される周波数誤差信号に応じて、A/D変換部41から供給されるベースバンド信号の中心周波数を補正して、補正したベースバンド信号をサンプリング同期部43に供給する。このような補正処理を行うのは、RF変換部3で変換されたベースバンド信号の中心周波数が、チャンネルの中心周波数に対して誤差を含んだものとなっているからである。   The frequency correction unit 42 corrects the center frequency of the baseband signal supplied from the A / D conversion unit 41 according to the frequency error signal supplied from the frequency synchronization unit 45 described later, and the corrected baseband signal is obtained. The sampling synchronization unit 43 is supplied. The reason why such correction processing is performed is that the center frequency of the baseband signal converted by the RF conversion unit 3 includes an error with respect to the center frequency of the channel.

サンプリング同期部43は、周波数補正部42から供給されるベースバンド信号に対してシンボル点の同期を確立するための処理を行う。具体的に、サンプリング同期部43は、例えばシンボル点間の周期に対して整数倍のサンプリング間隔でベースバンド信号をサンプリングして各シンボル点との同期を図り、シンボル点で同期が図られたベースバンド信号をロールオフフィルタ44に供給する。   The sampling synchronization unit 43 performs processing for establishing symbol point synchronization with respect to the baseband signal supplied from the frequency correction unit 42. Specifically, the sampling synchronization unit 43 samples the baseband signal at a sampling interval that is an integral multiple of the period between symbol points, for example, and synchronizes with each symbol point, and the base synchronized with the symbol point is obtained. The band signal is supplied to the roll-off filter 44.

ロールオフフィルタ44は、サンプリング同期部43から供給されるベースバンド信号に対して、符号間干渉を抑える帯域制限を行うため、例えばナイキスト平方根のロールオフ特性のフィルタ処理を施す。そして、ロールオフフィルタ44は、帯域制限を行ったベースバンド信号を、周波数同期部45及び波形等化器46にそれぞれ供給する。ここで、このような帯域制限にかかる処理を行うのは、BSデジタル放送などの規格において、送信側でナイキストの平方根の特性となるように波形整形が施された放送信号を送信し、受信側でナイキスト平方根の特性フィルタを通過させることで、送受信系全体で符号間干渉を抑えるようにしているからである。   The roll-off filter 44 performs, for example, a Nyquist square-root roll-off characteristic filter process on the baseband signal supplied from the sampling synchronization unit 43 in order to perform band limitation to suppress intersymbol interference. The roll-off filter 44 supplies the band-limited baseband signal to the frequency synchronization unit 45 and the waveform equalizer 46, respectively. Here, the band limitation processing is performed by transmitting a broadcast signal that has been subjected to waveform shaping so as to have a Nyquist square root characteristic on the transmission side in standards such as BS digital broadcasting, and on the reception side. This is because the intersymbol interference is suppressed in the entire transmission / reception system by passing through the Nyquist square root characteristic filter.

周波数同期部45は、ロールオフフィルタ44から供給されるベースバンド信号に基づいて、このベースバンド信号の中心周波数が、所望とするチャンネルの中心周波数と同期しているかを判断する。例えば、周波数同期部45は、ベースバンド信号の電力密度と所定の基準値との差分を算出して、算出結果を周波数同期信号として周波数補正部42に供給する。このような処理を行うのは、ロールオフフィルタ44から供給されるベースバンド信号が上述したように帯域制限されるため、所望とするチャンネルの中心周波数に対して中心周波数がずれていると信号の電力密度が大きく低下してしまうからである。   Based on the baseband signal supplied from the roll-off filter 44, the frequency synchronization unit 45 determines whether the center frequency of the baseband signal is synchronized with the desired channel center frequency. For example, the frequency synchronization unit 45 calculates a difference between the power density of the baseband signal and a predetermined reference value, and supplies the calculation result to the frequency correction unit 42 as a frequency synchronization signal. This processing is performed because the baseband signal supplied from the roll-off filter 44 is band-limited as described above, so if the center frequency is shifted from the center frequency of the desired channel, This is because the power density is greatly reduced.

なお、周波数補正部42では、周波数同期信号を指標として周波数変換を行ってベースバンド信号の中心周波数を補正する。   Note that the frequency correction unit 42 performs frequency conversion using the frequency synchronization signal as an index to correct the center frequency of the baseband signal.

波形等化器46は、ロールオフフィルタ44から供給されるベースバンド信号を入力して、後述するように、所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして波形等化を行い、波形等化されたベースバンド信号を位相同期部47及び位相補正部48にそれぞれ供給する。   The waveform equalizer 46 receives the baseband signal supplied from the roll-off filter 44, and, as will be described later, is converted into k input signals (k is a natural number) continuously arranged at predetermined time intervals. A convolution operation is performed on the waveform to equalize the waveform, and the waveform-equalized baseband signal is supplied to the phase synchronization unit 47 and the phase correction unit 48, respectively.

位相同期部47は、波形等化器46から供給されるベースバンド信号が、位相について同期が図られているか否かを判断して、その判断結果を位相同期信号として位相補正部48に供給する。具体的に、位相同期部47は、例えば送信側で伝送フレーム単位で送信される固定の振幅及び位相情報を示すパイロット信号を用いて、ベースバンド信号の位相誤差を算出して、位相同期信号として位相補正部48に供給する。   The phase synchronization unit 47 determines whether the baseband signal supplied from the waveform equalizer 46 is synchronized with respect to the phase, and supplies the determination result to the phase correction unit 48 as a phase synchronization signal. . Specifically, the phase synchronization unit 47 calculates a phase error of the baseband signal using a pilot signal indicating fixed amplitude and phase information transmitted on a transmission frame basis on the transmission side, for example, and uses it as a phase synchronization signal. This is supplied to the phase correction unit 48.

位相補正部48は、位相同期部47から供給される位相同期信号に基づいて、波形等化器46から供給されるベースバンド信号の位相を補正して誤り訂正部49に供給する。また、位相補正部48は、補正した位相差に関する情報を波形等化器46に供給する。   The phase correction unit 48 corrects the phase of the baseband signal supplied from the waveform equalizer 46 based on the phase synchronization signal supplied from the phase synchronization unit 47 and supplies the corrected signal to the error correction unit 49. In addition, the phase correction unit 48 supplies information regarding the corrected phase difference to the waveform equalizer 46.

誤り訂正部49は、位相補正部48から供給されるベースバンド信号に対して、送信側でベースバンド信号に付加されている誤り訂正符号を用いて誤り訂正を行ってトランスポートストリーム信号TSを生成し復号処理部5に供給する。   The error correction unit 49 generates a transport stream signal TS by performing error correction on the baseband signal supplied from the phase correction unit 48 using an error correction code added to the baseband signal on the transmission side. To the decoding processing unit 5.

復号処理部5は、復調処理部4から供給されるトランスポートストリーム信号TSに復号処理を施して、映像データ、音声データ、及び、制御データなどを出力する。   The decoding processing unit 5 performs decoding processing on the transport stream signal TS supplied from the demodulation processing unit 4 and outputs video data, audio data, control data, and the like.

以上のような構成からなる受信装置1において、以下では、ベースバンド信号を入力して波形等化を行う波形等化器46の構成とその動作に注目して説明する。   In the receiving apparatus 1 having the above-described configuration, the following description will be focused on the configuration and operation of the waveform equalizer 46 that receives a baseband signal and performs waveform equalization.

まず、波形等化器46の第1の実施例について、図2及び図3に示すような波形等化器46を用いて説明する。   First, a first embodiment of the waveform equalizer 46 will be described using a waveform equalizer 46 as shown in FIGS.

すなわち、波形等化器46は、図2に示すように、ロールオフフィルタ44から時刻Tに供給されるベースバンド信号(以下、入力信号d(n)という。)の波形等化を行うフィルタ部11と、入力信号を1サンプル毎に順次遅延させて、順次遅延させた各入力信号を出力する遅延部12と、フィルタ部11から出力される信号z(n)に対して等化誤差を推定する等化誤差推定部13と、フィルタ部11のタップ係数を制御する係数制御部14とを備える。 In other words, the waveform equalizer 46, as shown in FIG. 2, the baseband signal supplied from the roll-off filter 44 at time T n (hereinafter, the input signal d (n) referred to.) Performing waveform equalization filter An equalization error with respect to the signal z (n) output from the filter unit 11, the delay unit 12 that sequentially delays the input signal for each sample, and outputs each delayed input signal. An equalization error estimation unit 13 for estimation and a coefficient control unit 14 for controlling tap coefficients of the filter unit 11 are provided.

フィルタ部11は、サンプリング間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するため、図3に示すように、時刻Tに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群111と、遅延器群111から出力されるm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C〜Ck−1を乗じる乗算器群112と、乗算器群112の各乗算結果を加算する加算器113とを備える。 As shown in FIG. 3, the filter unit 11 performs a convolution operation on k (k is a natural number) input signals arranged continuously at a sampling interval and outputs a waveform equalized signal. , A delay group 111 that sequentially delays the input signal d (n) input at time T n for each sample, and m (m satisfies 0 ≦ m ≦ k−1) output from the delay group 111. Natural number.) Multiplier group 112 for multiplying each input signal d (n−m) at time T nm delayed by samples by tap coefficients C 0 to C k−1 , and each of multiplier group 112 And an adder 113 for adding the multiplication results.

遅延器群111は、直列接続された合計(k−1)個の遅延器111〜111k−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群112に出力する。 The delay group 111 uses a total of (k−1) delay devices 111 1 to 111 k−1 connected in series to sequentially delay the input signal for each sample, and is delayed by m samples. Each input signal d (nm) of T nm is output to the multiplier group 112.

乗算器群112は、遅延器群111から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C〜Ck−1を乗じる合計k個の乗算器112〜112k−1とからなる。 The multiplier group 112 multiplies the input signals d (n) to d (n−k + 1) output from the delay group 111 by a total of k multipliers that respectively multiply the tap coefficients C 0 to C k−1 . 112 0 to 112 k−1 .

加算器113は、乗算器群112の各乗算器112〜112k−1の乗算結果を加算して波形等化された信号z(n)として出力する。 The adder 113 adds the multiplication results of the multipliers 112 0 to 112 k−1 of the multiplier group 112 and outputs the result as a waveform equalized signal z (n).

遅延部12は、直列接続された(k+N−1)個の遅延器12〜12k+N−1を用いて、入力信号d(n)を1サンプル毎に順次遅延させ、各入力信号d(n)〜d(n−k+1−N)を出力する。ここで、Nは、後述する等化誤差推定部13による回路遅延のサンプル数を表している。 The delay unit 12 sequentially delays the input signal d (n) for each sample using (k + N−1) delay devices 12 1 to 12 k + N−1 connected in series, and each input signal d (n ) To d (n−k + 1−N) are output. Here, N represents the number of samples of circuit delay by the equalization error estimation unit 13 described later.

等化誤差推定部13は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部11から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。   The equalization error estimation unit 13 estimates an equalization error of z (n) output from the filter unit 11 based on the phase error information supplied from the phase correction unit 48, and an error signal indicating the equalization error. e (n) is output.

具体的に等化誤差推定部13では、フィルタの出力信号z(n)と、その信号の元となった送信点s(n)との差を誤差信号e(n)として、下記式(3)より算出する。   Specifically, the equalization error estimation unit 13 uses the difference between the output signal z (n) of the filter and the transmission point s (n) that is the source of the signal as the error signal e (n), and the following equation (3) ).

e(n)=z(n)×Δφ(n)−s(n) ・・・式(3)
但し、式(3)において、z(n)は波形等化器46の出力信号を表わし、s(n)は送信シンボルの推定値を表わす。Δμ(n)は、位相補正部48から供給される位相誤差情報であって、z(n)に対して位相補正部48が位相補正を行う補正量を表している。
e (n) = z (n) × Δφ (n) −s (n) (3)
In equation (3), z (n) represents the output signal of the waveform equalizer 46, and s (n) represents the estimated value of the transmission symbol. Δμ (n) is phase error information supplied from the phase correction unit 48 and represents a correction amount that the phase correction unit 48 performs phase correction on z (n).

ここで、波形等化器46の出力信号z(n)の元となった送信点s(n)を推定する手法は、いくつか知られているが、その手法を例示すると、例えば、次の2つの手法が挙げられる。   Here, several methods for estimating the transmission point s (n) that is the source of the output signal z (n) of the waveform equalizer 46 are known. Two methods are mentioned.

1つ目の手法としては、等化用に固定の系列を送信する手法がある。この手法では、送信側は、例えば伝送フレーム毎に、固定の系列を送信する。そして、受信側において、伝送フレームおよび固定系列の位置が特定されると、その固定系列区間に限り、元となった送信信号を特定できる。   As a first method, there is a method of transmitting a fixed sequence for equalization. In this method, the transmission side transmits a fixed sequence for each transmission frame, for example. When the position of the transmission frame and the fixed sequence is specified on the receiving side, the original transmission signal can be specified only in the fixed sequence section.

2つ目の手法としては、等化後の信号点に最も近い信号点を送信点と仮定する手法がある。この手法では、例えば、QPSK(Quadrature Phase Shift Keying)変調の場合、図4に示すように、A、B、C、Dの4点のうちのいずれかの点が送信点となる。ここで、図4に示すように、仮に、IQ平面上の点Xを受信したとすると、その点Xに最も近い、A点が送信され、X点を受信したものと仮定できる。   As a second method, there is a method in which a signal point closest to the signal point after equalization is assumed to be a transmission point. In this method, for example, in the case of QPSK (Quadrature Phase Shift Keying) modulation, as shown in FIG. 4, one of the four points A, B, C, and D is a transmission point. Here, as shown in FIG. 4, if a point X on the IQ plane is received, it can be assumed that the point A closest to the point X is transmitted and the point X is received.

これらの手法を用いて、送信シンボルの推定値が求められる。   Using these methods, an estimated value of the transmission symbol is obtained.

係数制御部14は、等化誤差推定部13から出力された誤差信号e(n)に基づき、合計k個のタップ係数C〜Ck−1をそれぞれ更新する合計k個の制御器14〜14k−1からなる。 Coefficient control unit 14, an equalization error based on the estimated unit 13 the error signal e output from the (n), the sum of k tap coefficients C 0 -C k-1 total update respectively the k controller 14 0 ~ 14 k-1 .

ここで、タップ係数Cを更新する係数更新式の一例を下記式(4)に示す。なお、式(4)は、LMS(Least Mean Square)アルゴリズムに基づいて等化フィルタのタップ係数を更新する式である。 Here, an example of a coefficient update equation for updating the tap coefficients C m the following equation (4). Equation (4) is an equation for updating the tap coefficient of the equalization filter based on an LMS (Least Mean Square) algorithm.

(n+1)=C(n)−μ×d(n−m)×e(n) ・・・式(4)
式(4)では、C(n)を時刻Tでのm番目のタップの係数、C(n−1)を時刻Tn−1でのm番目のタップの係数、e(n)を時刻Tでの誤差信号、d(n−m)を時刻Tn−mでの入力信号、μを係数の値を表している。
C m (n + 1) = C m (n) −μ × d (n−m) × e (n) (4)
In Equation (4), C m (n) is the coefficient of the m th tap at time T n , C m (n−1) is the coefficient of the m th tap at time T n−1 , e (n) Is an error signal at time T n , d (n−m) is an input signal at time T n−m , and μ is a coefficient value.

上述した式(4)では、入力信号d(n−m)に対して、等化誤差推定部13から出力される誤差信号e(n)が生成されるまで遅延が全く生じていないと仮定した条件で適応可能なものとなっている。   In the above equation (4), it is assumed that no delay occurs until the error signal e (n) output from the equalization error estimation unit 13 is generated with respect to the input signal d (n−m). It can be adapted according to conditions.

しかしながら、適応型等化器を回路に実装する場合には、式(4)で示される係数更新式を適応することができないことが多い。この理由として特に問題になるのは、等化誤差推定部において誤差信号の計算に時間がかかるためである。   However, when an adaptive equalizer is mounted on a circuit, the coefficient update equation represented by equation (4) cannot often be applied. This is particularly problematic because the error signal calculation takes time in the equalization error estimation unit.

そこで、m番目のタップ係数Cの更新を行う制御器14では、式(4)を変形した下記式(5)で示される係数更新式を用いてタップ係数の更新を行う。 Therefore, in the controller 14 m that updates the m-th tap coefficient C m , the tap coefficient is updated by using a coefficient updating formula represented by the following formula (5) obtained by modifying the formula (4).

(n+1)=C(n)−μ×d(n−m−N)×e(n−N) ・・・式(5)
なお、式(5)において、Nは、等化誤差推定部による回路遅延量のサンプル数を表している。
C m (n + 1) = C m (n) −μ × d (n−m−N) × e (n−N) (5)
In Equation (5), N represents the number of samples of the circuit delay amount by the equalization error estimation unit.

すなわち、制御器14では、式(5)を回路で実装するため、図5に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器141と、現在のタップ係数C(n)から乗算器141の乗算結果を減じて次の時刻Tn+1でのタップ係数C(n+1)を算出する減算器142と、このタップ係数C(n+1)を1サンプル分遅延させる遅延器143とからなる。なお、遅延器143から出力されるタップ係数C(n+1)は、タップ係数C(n+2)を算出するために減算器142にフィードバックされる。 That is, in the controller 14 m , since the equation (5) is implemented by a circuit, as shown in FIG. 5, a multiplier 141 m that calculates μ × d (n−N−N) × e (n−N). A subtractor 142 m that calculates the tap coefficient C m (n + 1) at the next time T n + 1 by subtracting the multiplication result of the multiplier 141 m from the current tap coefficient C m (n), and the tap coefficient C m A delay unit 143 m that delays (n + 1) by one sample. Incidentally, the tap coefficients output from the delayer 143 m C m (n + 1 ) is fed back to the subtractor 142 m to calculate the tap coefficients C m (n + 2).

ここで、制御器14では、乗算器141に、遅延部12から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。 Here, in the controller 14 m , the input signal d (n−m−N) output from the delay unit 12 and the d (n−N) output from the equalization error estimation unit 13 are input to the multiplier 141 m. By inputting the error signal e (n−N) indicating the equalization error, the coefficient is updated so as to satisfy the condition of Expression (5).

このようにして、係数制御部14では、各制御器14が、遅延器群111により時刻Tでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cを、時刻Tで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延部12から出力される時刻Tで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。 In this way, in the coefficient control unit 14, each controller 14 m multiplies the tap coefficient C m by which the signal d (n−m) delayed by m samples at the time T n by the delay group 111 is multiplied. , and d (n-n) error signal e indicating the equalization error of (n-n) outputted from the equalization error estimation section 13 at time T n, at time T n which is output from the delay unit 12 (m + n ) Calculate based on the signal d (n−m−N) delayed by the number of samples.

これに対して、従来の適応型の波形等化器では、各制御器内において、入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力するため、入力信号を1サンプル分遅延させる遅延器を合計N個直列接続した遅延器群を設けている。   On the other hand, the conventional adaptive waveform equalizer outputs the input signal d (n−m−N) N samples before the input signal d (n−m) in each controller. Therefore, a delay group is provided in which a total of N delay units that delay the input signal by one sample are connected in series.

すなわち、従来の適応型の波形等化器では、係数制御部に設けられる遅延器群を回路で実装するのに、N×k×B個のシフトレジスタが必要となる。ここで、Bは入力信号のビット幅を示している。すなわち、1つの遅延器は、B個のシフトレジスタから構成される。   That is, in the conventional adaptive waveform equalizer, N × k × B shift registers are required to implement the delay group provided in the coefficient control unit with a circuit. Here, B indicates the bit width of the input signal. That is, one delay unit is composed of B shift registers.

これに対して、波形等化器46では、(N+k−1)×B個のシフトレジスタで遅延部12を回路に実装し、各制御器14では入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器46は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(6)で示される数だけ削減することができる。
N×k×B−(N+k−1)×B ・・・式(6)
波形等化器46は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。
On the other hand, in the waveform equalizer 46, the delay unit 12 is mounted on a circuit with (N + k−1) × B shift registers, and each controller 14 m corresponds to the input signal d (n−m). There is no need to provide a delay device that outputs the input signal d (n−m−N) before N samples. Therefore, the waveform equalizer 46 can reduce the number of shift registers mounted on the circuit by the number represented by the following equation (6), as compared with the conventional adaptive waveform equalizer described above.
N × k × B− (N + k−1) × B (6)
As the values of N, k, and B increase, the waveform equalizer 46 increases the number of shift registers mounted on the circuit as compared to the conventional adaptive waveform equalizer described above. Can be reduced.

ここで、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。   Here, in order to perform waveform equalization with higher accuracy, it is necessary to increase the number of taps k and the bit width B of the input signal. In such a case, the waveform equalizer 46 uses a conventional adaptive waveform or the like. It is possible to reduce the number of shift registers more effectively compared to the generator.

また、波形等化器46では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。   In the waveform equalizer 46, since the number of shift registers can be reduced, the circuit scale for mounting the waveform equalizer can be reduced, and the power consumption used for the shift register can also be reduced.

以上のように、第1の実施例に係る波形等化器46は、係数制御部14が、遅延器群111により出力されるmサンプル分遅延された入力信号に対して乗算するタップ係数の値を、等化誤差推定部13からNサンプル分遅延して出力された誤差信号と、遅延部12から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。   As described above, in the waveform equalizer 46 according to the first embodiment, the value of the tap coefficient that the coefficient control unit 14 multiplies the input signal delayed by m samples output from the delay group 111. Is calculated based on the error signal output after being delayed by N samples from the equalization error estimator 13 and the input signal delayed by (m + N) samples output from the delay unit 12. The number of delay devices to be delayed can be reduced as compared with the prior art, and thereby the circuit scale of the entire waveform equalizer that adaptively controls the tap coefficient can be reduced.

次に、波形等化器46の第2の実施例について、図6及び図7に示すような波形等化器20を用いて説明する。   Next, a second embodiment of the waveform equalizer 46 will be described using a waveform equalizer 20 as shown in FIGS.

すなわち、波形等化器20は、図6に示すように、入力信号の波形等化を行うフィルタ部21と、フィルタ部21から出力される信号に対して等化誤差を推定する等化誤差推定部22と、フィルタ部21のタップ係数を制御する係数制御部23とを備える。   That is, as shown in FIG. 6, the waveform equalizer 20 includes a filter unit 21 that performs waveform equalization of an input signal, and an equalization error estimation that estimates an equalization error with respect to a signal output from the filter unit 21. Unit 22 and a coefficient control unit 23 that controls the tap coefficient of the filter unit 21.

フィルタ部21は、所定の時間間隔で連続して並んだk個の入力信号に対して畳み込み演算をして波形等化された信号を出力するため、図5に示すように、ある時刻Tに入力される入力信号d(n)を1サンプル毎に順次遅延させる遅延器群211と、時刻Tにおいて遅延器群211から出力されるmサンプル分遅延された時刻Tn−mの各入力信号d(n−m)に対してそれぞれタップ係数C〜Ck−1を乗じる乗算器群212と、乗算器群212の各乗算結果を加算する加算器213とを備える。 Filter unit 21 for outputting a signal waveform-equalized by a convolution operation with respect to aligned k input signals successively at a predetermined time interval, as shown in FIG. 5, a certain time T n each input of the input signal d and the delay unit group 211 for sequentially delaying (n) to each sample, the time T time is m samples delayed output from the delay unit group 211 in n T n-m inputted to A multiplier group 212 that multiplies each of the signals d (n−m) by tap coefficients C 0 to C k−1 and an adder 213 that adds the multiplication results of the multiplier group 212 are provided.

遅延器群211は、直列接続された(k+N−1)個の遅延器211〜211k+N−1を用いて、入力信号を1サンプル毎に順次遅延させて、mサンプル分遅延された時刻Tn−mの各入力信号d(n−m)を乗算器群212に出力する。 Delay unit group 211, using the series-connected (k + N-1) pieces of delay devices 211 1 ~211 k + N-1 , sequentially delaying the input signal for each sample, m sample delayed by the time T Each of the n−m input signals d (n−m) is output to the multiplier group 212.

乗算器群212は、遅延器群211から出力される各入力信号d(n)〜d(n−k+1)に対して、それぞれタップ係数C〜Ck−1を乗じる合計k個の乗算器212〜212k−1とからなる。 The multiplier group 212 multiplies each of the input signals d (n) to d (n−k + 1) output from the delay group 211 by a total of k multipliers that are multiplied by tap coefficients C 0 to C k−1 , respectively. 212 0 to 212 k−1 .

加算器213は、乗算器群212の各乗算器212〜212k−1の乗算結果を加算して、波形等化された信号z(n)として出力する。 The adder 213 adds the multiplication results of the multipliers 212 0 to 212 k−1 of the multiplier group 212 and outputs the result as a waveform equalized signal z (n).

等化誤差推定部22は、位相補正部48から供給される位相誤差情報に基づいて、フィルタ部21から出力されるz(n)の等化誤差を推定して、等化誤差を示す誤差信号e(n)を出力する。具体的な誤差信号の算出方法は、第1の実施例に係る等化誤差推定部13で行う算出法等と同様なので、その説明を省略する。   The equalization error estimation unit 22 estimates an equalization error of z (n) output from the filter unit 21 based on the phase error information supplied from the phase correction unit 48, and an error signal indicating the equalization error. e (n) is output. Since the specific error signal calculation method is the same as the calculation method performed by the equalization error estimation unit 13 according to the first embodiment, the description thereof is omitted.

係数制御部23は、等化誤差推定部22から出力された誤差信号e(n)に基づき、合計k個のタップ係数C〜Ck−1をそれぞれ更新する合計k個の制御器23〜23k−1からなる。 Coefficient control unit 23, equalization error estimator based on the error signal e (n) output from 22, the sum of k tap coefficients C 0 -C k-1 total update respectively the k controller 23 0 ~ 23 k-1 .

第1の実施例と同様に、m番目のタップ係数Cの更新を行う制御器23では、上述した式(5)で示される係数更新式を用いてタップ係数の更新を行う。 As in the first embodiment, the controller 23 m that updates the m-th tap coefficient C m updates the tap coefficient by using the coefficient update formula shown by the above-described formula (5).

すなわち、制御器23では、式(5)を回路で実装するため、図8に示すように、μ×d(n−m−N)×e(n−N)を算出する乗算器231と、現在のタップ係数C(n)から乗算器231の乗算結果を減じて次の時刻Tn+1でのタップ係数C(n+1)を算出する減算器232と、このタップ係数C(n+1)を1サンプル分遅延させる遅延器233とからなる。なお、遅延器233から出力されるタップ係数C(n+1)は、タップ係数C(n+2)を算出するために減算器232にフィードバックされる。 That is, in the controller 23 m , since the equation (5) is implemented by a circuit, as shown in FIG. 8, a multiplier 231 m that calculates μ × d (n−N−N) × e (n−N). A subtractor 232 m that calculates the tap coefficient C m (n + 1) at the next time T n + 1 by subtracting the multiplication result of the multiplier 231 m from the current tap coefficient C m (n), and this tap coefficient C m A delay unit 233 m that delays (n + 1) by one sample. Incidentally, the tap coefficients output from the delay unit 233 m C m (n + 1 ) is fed back to the subtractor 232 m to calculate the tap coefficients C m (n + 2).

ここで、制御器23では、乗算器231に、遅延器群211から出力される入力信号d(n−m−N)と、等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)とを入力することによって、式(5)の条件を満たすようにして係数の更新を行う。 Here, in the controller 23 m , the multiplier 231 m receives the input signal d (n−m−N) output from the delay group 211 and d (n−N) output from the equalization error estimation unit 13. ) To input the error signal e (n−N) indicating the equalization error, the coefficient is updated so as to satisfy the condition of the equation (5).

このようにして、係数制御部23では、各制御器23が、遅延器群111により時刻Tでmサンプル分遅延された信号d(n−m)に対して乗算するタップ係数Cを、時刻Tで等化誤差推定部13から出力されるd(n−N)の等化誤差を示す誤差信号e(n−N)と、遅延器群211から出力される時刻Tで(m+N)サンプル分遅延された信号d(n−m−N)とに基づいて算出する。 In this way, in the coefficient control unit 23, each controller 23 m multiplies the signal d (n−m) delayed by m samples at the time T n by the delay group 111 with the tap coefficient C m . , and d (n-n) error signal e indicating the equalization error of (n-n) outputted from the equalization error estimation section 13 at time T n, at time T n which is output from the delay unit group 211 ( m + N) Based on the signal d (n−m−N) delayed by the number of samples.

波形等化器20では、各制御器23に信号d(n−m−N)を供給するために、遅延器群211の遅延器の数を従来のフィルタ部の遅延器群に比べてN個多いものとなっているが、各制御器23において入力信号d(n−m)に対してNサンプル前の入力信号d(n−m−N)を出力する遅延器を設ける必要がない。したがって、波形等化器20は、上述した従来の適応型の波形等化器と比べて、回路に実装されるシフトレジスタの数を下記式(7)で示される数だけ削減することができる。
N×k×B−N×B ・・・式(7)
The waveform equalizer 20, for supplying a signal d (n-m-N) to each controller 23 m, compared to the number of delay units of delay unit group 211 to the delay unit group of a conventional filter unit N Although there are many, it is not necessary to provide a delay device that outputs the input signal d (n−m−N) N samples before the input signal d (n−m) in each controller 23 m . . Therefore, the waveform equalizer 20 can reduce the number of shift registers mounted on the circuit by the number represented by the following equation (7), compared to the conventional adaptive waveform equalizer described above.
N × k × B−N × B (7)

このようにして、波形等化器20は、N、k、及び、Bの値が大きくなるのに伴って、上述した従来の適応型の波形等化機器に比べて回路上に実装されるシフトレジスタの数をより削減することができる。   In this way, the waveform equalizer 20 has a shift mounted on the circuit as compared with the conventional adaptive waveform equalizer described above as the values of N, k, and B increase. The number of registers can be further reduced.

特に、より精度よく波形等化を行うにはタップ数kや入力信号のビット幅Bが大きくする必要があるため、このような場合に、波形等化器46は、従来の適応型の波形等化器に比べてより効果的にシフトレジスタの数を削減することができる。   In particular, in order to perform waveform equalization with higher accuracy, it is necessary to increase the number of taps k and the bit width B of the input signal. In such a case, the waveform equalizer 46 uses a conventional adaptive waveform or the like. It is possible to reduce the number of shift registers more effectively compared to the generator.

また、波形等化器20では、シフトレジスタの数を削減できるので波形等化器を実装する回路規模を削減できるのに加えて、シフトレジスタに使用される電力消費量も低減することができる。   In addition, since the number of shift registers can be reduced in the waveform equalizer 20, in addition to reducing the circuit scale for mounting the waveform equalizer, the power consumption used for the shift register can also be reduced.

以上のように、第2の実施例に係る波形等化器20は、係数制御部23が、フィルタ部21の遅延器群211により出力されるmサンプル分遅延された信号に対して乗算するタップ係数を、等化誤差推定部22により出力される誤差信号と、遅延器群211により出力される(m+N)サンプル分遅延された入力信号とに基づいて算出するので、入力信号を遅延させる遅延器の数を上述したように従来に比べて低減することができ、これにより適応的にタップ係数を制御する波形等化器全体の回路規模を削減することができる。   As described above, in the waveform equalizer 20 according to the second embodiment, the coefficient control unit 23 multiplies the signal delayed by m samples output from the delay unit group 211 of the filter unit 21. Since the coefficient is calculated based on the error signal output from the equalization error estimation unit 22 and the input signal delayed by (m + N) samples output from the delay group 211, a delay device that delays the input signal As described above, the number of the above can be reduced as compared with the prior art, and thereby the circuit scale of the entire waveform equalizer that adaptively controls the tap coefficient can be reduced.

なお、本発明は、以上の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。   In addition, this invention is not limited only to the above embodiment, Of course, a various change is possible in the range which does not deviate from the summary of this invention.

受信装置の全体構成を示す図である。It is a figure which shows the whole structure of a receiver. 第1の実施例に係る波形等化器の全体構成を示す図である。It is a figure which shows the whole structure of the waveform equalizer which concerns on a 1st Example. 第1の実施例に係る波形等化器の回路構成を示す図である。It is a figure which shows the circuit structure of the waveform equalizer which concerns on a 1st Example. 波形等化器の出力信号の元となった送信点を推定する方法を説明する図である。It is a figure explaining the method of estimating the transmission point used as the origin of the output signal of a waveform equalizer. 第1の実施例に係る係数制御部の構成を示す図である。It is a figure which shows the structure of the coefficient control part which concerns on a 1st Example. 第2の実施例に係る波形等化器の全体構成を示す図である。It is a figure which shows the whole structure of the waveform equalizer which concerns on a 2nd Example. 第2の実施例に係る波形等化器の回路構成を示す図である。It is a figure which shows the circuit structure of the waveform equalizer which concerns on a 2nd Example. 第2の実施例に係る係数制御部の構成を示す図である。It is a figure which shows the structure of the coefficient control part which concerns on a 2nd Example. 電波の干渉について説明する図である。It is a figure explaining the interference of an electromagnetic wave. 反射波の有無による周波数スペクトルの変化について説明する図である。It is a figure explaining the change of the frequency spectrum by the presence or absence of a reflected wave. 波形等化器について説明する図である。It is a figure explaining a waveform equalizer. インパルス応答とタップ係数との関係について説明する図である。It is a figure explaining the relationship between an impulse response and a tap coefficient. 従来の波形等化器の全体構成について説明する図である。It is a figure explaining the whole structure of the conventional waveform equalizer. 従来の波形等化器の回路構成について説明する図である。It is a figure explaining the circuit structure of the conventional waveform equalizer. 従来の波形等化器の係数制御部の構成について説明する図である。It is a figure explaining the structure of the coefficient control part of the conventional waveform equalizer.

符号の説明Explanation of symbols

1 受信装置、2 アンテナ、3 RF変換部、4 復調処理部、41 A/D変換部、42 周波数補正部、43 サンプリング同期部、44 ロールオフフィルタ、45 周波数同期部、46、20 波形等化器、47 位相同期部、48 位相補正部、49 誤り訂正部、5 復号処理部、11、21 フィルタ部、111、211 遅延器群、111〜111k−1、12〜12k+N−1、143、211〜211k−1、233 遅延器、112、212 乗算器群、112〜112、141、212〜212、231 乗算器、113、213 加算器、12 遅延部、13、22 等化誤差推定部、14、23 係数制御部、14〜14、23〜23 制御器、142、232 減算器 DESCRIPTION OF SYMBOLS 1 Receiving device, 2 Antenna, 3 RF conversion part, 4 Demodulation process part, 41 A / D conversion part, 42 Frequency correction part, 43 Sampling synchronization part, 44 Roll-off filter, 45 Frequency synchronization part, 46, 20 Waveform equalization Unit, 47 phase synchronization unit, 48 phase correction unit, 49 error correction unit, 5 decoding processing unit, 11, 21 filter unit, 111, 211 delay group, 111 1 to 111 k−1 , 12 1 to 12 k + N−1 , 143 m , 211 1 to 211 k−1 , 233 m delay unit, 112, 212 multiplier group, 112 0 to 112 k , 141 m , 212 0 to 212 k , 231 m multiplier, 113, 213 adder, 12 delay units, 13, 22 equalization error estimation units, 14, 23 coefficient control units, 14 0 to 14 k , 23 0 to 23 k controllers, 142 m and 232 m subtractors

Claims (4)

入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備え、
上記フィルタは、
直列接続された(k−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じる合計k個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
In the waveform equalizer that performs waveform equalization of the input signal,
A filter that performs a convolution operation on k (where k is a natural number) input signals continuously arranged at predetermined time intervals and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and the error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. Error estimation means to output;
Coefficient control means for controlling the tap coefficient of the filter in accordance with the error signal output from the error estimation means;
Using (k + N−1) delay devices connected in series, delay means for sequentially delaying the input signal for each sample and supplying the delay to the coefficient control means,
The above filter
A delay group that sequentially delays the input signal for each sample using (k−1) delay units connected in series;
Multipliers comprising a total of k multipliers for multiplying each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) samples by the delay group. Group,
An adder for adding each input signal multiplied by a tap coefficient in each multiplier of the multiplier group,
The coefficient control means delays the input coefficient delayed by m samples by the delay group for the value of the tap coefficient by N samples from the error estimation means, and outputs the error signal. A waveform equalizer which calculates based on an input signal output from the delay means and delayed by (m + N) samples.
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力された信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段と、
上記誤差推定手段から出力された誤差信号に応じて上記フィルタのタップ係数を制御する係数制御手段と、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させて上記係数制御手段に供給する遅延手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群により、それぞれ上記タップ係数を乗じ、
上記乗算器群の各乗算器でタップ係数が乗算された各入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された入力信号に対して乗算する上記タップ係数の値を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、上記遅延手段から出力される(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
A filter that performs a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and the error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. Error estimation means to output;
Coefficient control means for controlling the tap coefficient of the filter in accordance with the error signal output from the error estimation means;
In a method of controlling a waveform equalizer, comprising (k + N−1) delay devices connected in series, delay means for sequentially delaying the input signal for each sample and supplying the input signal to the coefficient control means,
The above filter
Using the delay group consisting of (k−1) delay units connected in series, the input signal is sequentially delayed every sample,
For each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, each of the taps is multiplied by a multiplier group consisting of a total of k multipliers. Multiply by a factor
Each input signal multiplied by the tap coefficient in each multiplier of the above multiplier group is added by an adder,
The coefficient control means delays the input coefficient delayed by m samples by the delay group for the value of the tap coefficient by N samples from the error estimation means, and outputs the error signal. A method for controlling a waveform equalizer, comprising: calculating based on an input signal delayed by (m + N) samples output from a delay means.
入力信号の波形等化を行う波形等化器において、
所定の時間間隔で連続して並んだk(kは自然数。)個の上記入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備え、
上記フィルタは、
直列接続された(k+N−1)個の遅延器を用いて、上記入力信号を1サンプル毎に順次遅延させる遅延器群と、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、それぞれ上記タップ係数を乗じて出力するk個の乗算器からなる乗算器群と、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算する加算器とからなり、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器。
In the waveform equalizer that performs waveform equalization of the input signal,
A filter that performs a convolution operation on k (where k is a natural number) input signals continuously arranged at predetermined time intervals and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and an error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. An error estimation means for outputting,
The above filter
A group of delay units that sequentially delay the input signal for each sample using (k + N−1) delay units connected in series;
Each of the input signals delayed by m samples (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group is composed of k multipliers that respectively multiply and output the tap coefficients. A multiplier group;
An adder for adding the input signals multiplied by the tap coefficient in each multiplier of the multiplier group,
The coefficient control means delays the tap coefficient for multiplying the signal delayed by m samples by the delay group by the N samples from the error estimation means, and outputs the error signal. The waveform equalizer is calculated based on the input signal delayed by (m + N) samples.
所定の時間間隔で連続して並んだk(kは自然数。)個の入力信号に対して畳み込み演算をして、波形等化された信号を出力するフィルタと、
上記フィルタから出力される信号に対して等化誤差を推定し、該等化誤差を示す誤差信号を、該フィルタから出力された信号に対してN(Nは自然数。)サンプル分遅延してから出力する誤差推定手段とを備える波形等化器の制御方法において、
上記フィルタは、
直列接続された(k+N−1)個の遅延器からなる遅延器群を用いて、上記入力信号を1サンプル毎に順次遅延させ、
上記遅延器群によりm(mは、0≦m≦k−1を満たす自然数。)サンプル分遅延された各入力信号に対して、合計k個の乗算器からなる乗算器群によりそれぞれ上記タップ係数を乗じて出力し、
上記乗算器群の各乗算器でタップ係数が乗算された入力信号を加算器により加算し、
上記係数制御手段は、上記遅延器群によりmサンプル分遅延された信号に対して乗算する上記タップ係数を、上記誤差推定手段からNサンプル分遅延して出力された誤差信号と、該遅延器群により(m+N)サンプル分遅延された入力信号とに基づいて算出することを特徴とする波形等化器の制御方法。
A filter that performs a convolution operation on k (k is a natural number) input signals continuously arranged at a predetermined time interval and outputs a waveform-equalized signal;
An equalization error is estimated for the signal output from the filter, and an error signal indicating the equalization error is delayed by N (N is a natural number) samples from the signal output from the filter. In a control method of a waveform equalizer comprising an error estimation means for outputting,
The above filter
Using the delay group consisting of (k + N−1) delay units connected in series, the input signal is sequentially delayed every sample,
For each input signal delayed by m (m is a natural number satisfying 0 ≦ m ≦ k−1) by the delay group, the tap coefficients are respectively set by a multiplier group consisting of a total of k multipliers. Multiply
The input signal multiplied by the tap coefficient in each multiplier of the above multiplier group is added by an adder,
The coefficient control means delays the tap coefficient for multiplying the signal delayed by m samples by the delay group by the N samples from the error estimation means, and outputs the error signal. And (m + N) based on the input signal delayed by the number of samples.
JP2007271465A 2007-10-18 2007-10-18 Waveform equalizer and its control method Withdrawn JP2009100357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007271465A JP2009100357A (en) 2007-10-18 2007-10-18 Waveform equalizer and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271465A JP2009100357A (en) 2007-10-18 2007-10-18 Waveform equalizer and its control method

Publications (1)

Publication Number Publication Date
JP2009100357A true JP2009100357A (en) 2009-05-07

Family

ID=40702915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271465A Withdrawn JP2009100357A (en) 2007-10-18 2007-10-18 Waveform equalizer and its control method

Country Status (1)

Country Link
JP (1) JP2009100357A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021037A1 (en) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 Receiving device and method, and demodulation device
CN113783811A (en) * 2020-06-10 2021-12-10 英业达科技有限公司 Method and device for calculating joint coefficient

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018021037A1 (en) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 Receiving device and method, and demodulation device
CN113783811A (en) * 2020-06-10 2021-12-10 英业达科技有限公司 Method and device for calculating joint coefficient

Similar Documents

Publication Publication Date Title
US6240133B1 (en) High stability fast tracking adaptive equalizer for use with time varying communication channels
US9020023B2 (en) Reception device and reception method
EP1249979A2 (en) Front end processor and method of compensating nonlinear distortion
US8135058B2 (en) Adaptive known signal canceller
US9621381B2 (en) Communication apparatus and method for high efficiency satellite service
JP2008022422A (en) Adaptive equalization apparatus and receiver
JP2005323384A (en) Linear filter equalizer
WO2014196046A1 (en) Channel estimation device, receiving device, channel estimation method, channel estimation program, and recording medium
US20070223570A1 (en) Distortion Compensating Equalizer
US20130058391A1 (en) Timing Recovery Module and Timing Recovery Method
JP4649381B2 (en) Wraparound canceller
US20040042545A1 (en) Equalizer of single carrier receiver for improving equalization speed and equalization method thereof
JP2007201729A (en) Adaptive equalizer and receiver
JP4822946B2 (en) Adaptive equalizer
JP2009100357A (en) Waveform equalizer and its control method
US9036724B2 (en) Data signal correction circuit, receiver, and data signal correction method
JP4877765B2 (en) Wireless device
US8385396B2 (en) Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same
JP4791307B2 (en) Sampling clock control method for receiving apparatus and relay apparatus
JP5881453B2 (en) Equalizer, receiver, and equalization method
KR100736602B1 (en) Channel equalizer for VSB?QAM
WO2016080048A1 (en) Equalization device, equalization method, and reception device
JP4796212B1 (en) Receiving apparatus and receiving method
KR100710294B1 (en) Channel equalizer
KR101034455B1 (en) On-channel repeater and method of removing a feedback signal in the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104