JP2009099663A - Power module - Google Patents

Power module Download PDF

Info

Publication number
JP2009099663A
JP2009099663A JP2007267787A JP2007267787A JP2009099663A JP 2009099663 A JP2009099663 A JP 2009099663A JP 2007267787 A JP2007267787 A JP 2007267787A JP 2007267787 A JP2007267787 A JP 2007267787A JP 2009099663 A JP2009099663 A JP 2009099663A
Authority
JP
Japan
Prior art keywords
switching element
electrode
power module
voltage
phase output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007267787A
Other languages
Japanese (ja)
Other versions
JP5171199B2 (en
Inventor
Keiki Okumura
啓樹 奥村
Takuichi Otsuka
拓一 大塚
Masao Saito
匡男 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007267787A priority Critical patent/JP5171199B2/en
Publication of JP2009099663A publication Critical patent/JP2009099663A/en
Application granted granted Critical
Publication of JP5171199B2 publication Critical patent/JP5171199B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power module which is reducible in plane area. <P>SOLUTION: An IPM 1 includes a U-phase output portion 2, a V-phase output portion 3, a W-phase output portion 4, a gate drive portion 5, a substrate 6, a heat dissipation plate 7, a case 8, and a plurality Al wires 9. The U-phase output portion 2 has a high-voltage portion 11 supplied with electric power having a plus voltage from a P-side power supply portion 61 and a low-voltage portion 12 supplied with electric power having a minus voltage from an N-side power supply portion 62. The high-voltage portion 11 has an Al wiring line 21, an insulating film 22, a switching element 23, and a rectifying element 24. A source electrode 45 of the switching element 23 and an anode electrode 53 of the rectifying element 24 are bonded together through a bonding material 25. Namely, the switching element 23 and rectifying element 24 are stacked. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、インテリジェントパワーモジュール等のパワーモジュールに関する。   The present invention relates to a power module such as an intelligent power module.

従来、スイッチング素子や整流素子を備えたインテリジェントパワーモジュール等のパワーモジュールが知られている。   Conventionally, a power module such as an intelligent power module including a switching element and a rectifying element is known.

例えば、特許文献１には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を備えたインテリジェントパワーモジュール（以下、ＩＰＭ）が開示されている。このようなＩＰＭの場合、ＩＧＢＴに電流が逆流することを防止するために、転流ダイオードが各ＩＧＢＴにワイヤーを介して接続されることが多い。
特開２００５−１４２２２８号公報 For example, Patent Document 1 discloses an intelligent power module (hereinafter referred to as IPM) including an IGBT (Insulated Gate Bipolar Transistor). In such an IPM, a commutation diode is often connected to each IGBT via a wire in order to prevent a current from flowing back to the IGBT.
JP 2005-142228 A

しかしながら、上述したＩＰＭでは、ＩＧＢＴと転流ダイオードとを同じ基板の異なる位置に配置するため、ＩＰＭの平面積が大きくなるといった課題があった。   However, in the IPM described above, the IGBT and the commutation diode are arranged at different positions on the same substrate, so that there is a problem that the planar area of the IPM increases.

また、上述したＩＰＭでは、ワイヤを介してＩＧＢＴと転流ダイオードとを接続するため、寄生インダクタンスが発生するといった課題があった。   Further, in the IPM described above, there is a problem that parasitic inductance is generated because the IGBT and the commutation diode are connected via a wire.

本発明は、上述した課題を解決するために創案されたものであり、平面積を小さくするとともに、不要なインダクタンスを低減することができるパワーモジュールを提供することを目的としている。   The present invention has been made in order to solve the above-described problems, and an object thereof is to provide a power module that can reduce a plane area and reduce unnecessary inductance.

上記目的を達成するために、請求項１に記載の発明は、電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群を備えたことを特徴とするパワーモジュールである。   In order to achieve the above-mentioned object, the invention according to claim 1 includes a first switching element having an electrode, a layer stacked on the first switching element, and an electrode and a bonding material through the electrode of the first switching element. A power module comprising a first element group having a first rectifying element having bonded electrodes.

また、請求項２に記載の発明は、前記第１素子群が接合材を介して電気的に接続される金属配線と、前記金属配線上に形成されるとともに、前記第１素子群が配置される領域に開口部が形成された絶縁膜とを備えたことを特徴とする請求項１に記載のパワーモジュールである。   According to a second aspect of the present invention, the first element group is formed on the metal wiring and the metal wiring to which the first element group is electrically connected via a bonding material, and the first element group is disposed. The power module according to claim 1, further comprising an insulating film having an opening formed in a region to be formed.

また、請求項３に記載の発明は、前記絶縁膜の厚みが、前記第１素子群と前記金属配線とを接合する前記接合材の厚みよりも大きいことを特徴とする請求項２に記載のパワーモジュールである。   The invention according to claim 3 is characterized in that the thickness of the insulating film is larger than the thickness of the bonding material for bonding the first element group and the metal wiring. It is a power module.

また、請求項４に記載の発明は、電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを有する第２素子群を備え、前記第１素子群と前記第２素子群は、接合材を介して電気的に接続された状態で積層されていることを特徴とする請求項１〜請求項３のいずれか１項に記載のパワーモジュールである。   According to a fourth aspect of the present invention, there is provided a second switching element having an electrode and an electrode laminated on the second switching element and bonded to the electrode of the second switching element via a bonding material. A second element group having a second rectifying element is provided, and the first element group and the second element group are stacked in a state of being electrically connected via a bonding material. It is a power module of any one of Claims 1-3.

また、請求項５に記載の発明は、前記第１素子群が複数並列接続されるとともに、電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のパワーモジュールである。   According to a fifth aspect of the present invention, a plurality of the first element groups are connected in parallel, a second switching element having an electrode, and a second switching element are stacked on the second switching element. 5. The plurality of second element groups each including an electrode and a second rectifying element having an electrode bonded via a bonding material are connected in parallel. 6. It is a power module as described in.

本発明によれば、スイッチング素子と整流素子とを接合材を介して積層することにより平面積を小さくすることができるとともに、寄生インダクタンスを低減できる。   According to the present invention, by laminating the switching element and the rectifying element via the bonding material, the plane area can be reduced and the parasitic inductance can be reduced.

（第１実施形態）
以下、図面を参照して本発明を三相式のインテリジェントパワーモジュール（以下、ＩＰＭ）に適用した第１実施形態を説明する。図１は、第１実施形態によるＩＰＭの平面図である。図２は、第１実施形態によるＩＰＭの回路図である。図３は、高圧部の側面図である。図４は、スイッチング素子の平面図である。図５は、図４のＶ−Ｖ線に沿った、ＭＯＳＦＥＴセルの断面図である。図６は、電極を省略したＭＯＳＦＥＴセルの平面図である。図７は、整流素子の平面図である。図８は、図７におけるＶＩＩＩ−ＶＩＩＩ線に沿った、整流素子の断面図である。尚、図７は、図８における矢印ＶＩＩ方向から見た平面図である。 (First embodiment)
Hereinafter, a first embodiment in which the present invention is applied to a three-phase intelligent power module (hereinafter, IPM) will be described with reference to the drawings. FIG. 1 is a plan view of an IPM according to the first embodiment. FIG. 2 is a circuit diagram of the IPM according to the first embodiment. FIG. 3 is a side view of the high pressure section. FIG. 4 is a plan view of the switching element. FIG. 5 is a cross-sectional view of the MOSFET cell taken along the line VV in FIG. FIG. 6 is a plan view of a MOSFET cell with electrodes omitted. FIG. 7 is a plan view of the rectifying element. FIG. 8 is a cross-sectional view of the rectifying element along the line VIII-VIII in FIG. 7. 7 is a plan view seen from the direction of arrow VII in FIG.

図１及び図２に示すように、ＩＰＭ１は、Ｕ相出力部２と、Ｖ相出力部３と、Ｗ相出力部４と、ゲートドライブ部５と、基板６と、放熱板７と、ケース８と、複数のＡｌワイヤ９とを備えている。尚、Ｕ相出力部２、Ｖ相出力部３及びＷ相出力部４は、それぞれ異なる位相の電圧を出力するものであり、互いに並列接続されている。   As shown in FIGS. 1 and 2, the IPM 1 includes a U-phase output unit 2, a V-phase output unit 3, a W-phase output unit 4, a gate drive unit 5, a substrate 6, a heat sink 7, and a case. 8 and a plurality of Al wires 9. Note that the U-phase output unit 2, the V-phase output unit 3, and the W-phase output unit 4 output voltages having different phases, and are connected in parallel to each other.

Ｕ相出力部２は、Ｐ側電力供給部６１から正の電圧を有する電力が供給される高圧部１１と、Ｎ側電力供給部６２から負の電圧を有する電力が供給される低圧部１２とを備えている。   The U-phase output unit 2 includes a high voltage unit 11 to which power having a positive voltage is supplied from the P side power supply unit 61, and a low voltage unit 12 to which power having a negative voltage is supplied from the N side power supply unit 62, It has.

図１及び図３に示すように、高圧部１１は、Ａｌ配線（請求項の金属配線に相当）２１と、絶縁膜（請求項の絶縁膜に相当）２２と、スイッチング素子２３と、整流素子２４とを備えている。尚、スイッチング素子２３と整流素子２４とが請求項の第１素子群に相当する。   As shown in FIGS. 1 and 3, the high voltage unit 11 includes an Al wiring (corresponding to the metal wiring in the claims) 21, an insulating film (corresponding to the insulating film in the claims) 22, a switching element 23, and a rectifying element. 24. The switching element 23 and the rectifying element 24 correspond to a first element group in the claims.

Ａｌ配線２１は、基板６上に形成されている。Ａｌ配線２１の端部は、絶縁膜２２から露出されている。Ａｌ配線２１の端部は、正の電圧を有するＰ側電力を供給するＰ側電力供給部６１に接続されている。   The Al wiring 21 is formed on the substrate 6. The end of the Al wiring 21 is exposed from the insulating film 22. The end of the Al wiring 21 is connected to a P-side power supply unit 61 that supplies P-side power having a positive voltage.

絶縁膜２２は、ＳｉＯ２やＳｉ３Ｎ４等からなる。絶縁膜２２の中央部には、スイッチング素子２３が配置される領域に、Ａｌ配線２１の一部を露出させるための開口部２２ａが形成されている。絶縁膜２２の開口部２２ａには、接合材２５を介してスイッチング素子２３が設置される。これにより、スイッチング素子２３とＡｌ配線２１とが接続される。ここで、開口部２２ａの深さは、スイッチング素子２３の位置ズレを抑制するために、接合材２５の厚みよりも大きい方が好ましい。 Insulating film 22 is composed of SiO 2 or Si 3 N 4 or the like. In the central portion of the insulating film 22, an opening 22a for exposing a part of the Al wiring 21 is formed in a region where the switching element 23 is disposed. A switching element 23 is installed in the opening 22 a of the insulating film 22 via a bonding material 25. Thereby, the switching element 23 and the Al wiring 21 are connected. Here, the depth of the opening 22 a is preferably larger than the thickness of the bonding material 25 in order to suppress the positional deviation of the switching element 23.

図４に示すように、スイッチング素子２３は、複数のＭＯＳＦＥＴセル４１を含む。尚、スイッチング素子２３としてＩＧＢＴ等の他の半導体素子を適用してもよい。   As shown in FIG. 4, the switching element 23 includes a plurality of MOSFET cells 41. Note that another semiconductor element such as an IGBT may be applied as the switching element 23.

図５及び図６に示すように、ＭＯＳＦＥＴセル４１は、ｎ＋型ＳｉＣからなる基板４３と、基板４３上に成長させたｎ−型ＳｉＣからなる半導体素子層４４と、ソース電極４５と、ゲート電極４６と、ドレイン電極４７と、絶縁層４８とを備えている。半導体素子層４４の上面には、正方形状のｐ−型ｗｅｌｌ領域４４ａと、ｎ＋型領域４４ｂと、ｐ＋型領域４４ｃとが形成されている。ｎ＋型領域４４ｂ上には、金属層からなるソース電極４５が形成されている。ｐ−型ｗｅｌｌ領域４４ａ上には、絶縁層４８及び金属層からなるゲート電極４６が順に積層されている。尚、ゲート電極４６の一端部４６ａは絶縁層４８から露出している。ソース電極４５とゲート電極４６は、絶縁層４８により絶縁されている。ドレイン電極４７は、基板４３の裏面側に形成された金属層からなる。図３に示すように、ドレイン電極４７は、絶縁膜２２の開口部２２ａから露出されたＡｌ配線２１に半田からなる接合材２５を介して電気的に接続されている。 As shown in FIGS. 5 and 6, the MOSFET cell 41 includes a substrate 43 made of n + -type SiC, a semiconductor element layer 44 made of n − -type SiC grown on the substrate 43, a source electrode 45, and a gate. An electrode 46, a drain electrode 47, and an insulating layer 48 are provided. On the upper surface of the semiconductor element layer 44, a square p − type well region 44a, an n + type region 44b, and a p + type region 44c are formed. A source electrode 45 made of a metal layer is formed on the n + type region 44b. An insulating layer 48 and a gate electrode 46 made of a metal layer are sequentially stacked on the p − type well region 44a. Note that one end 46 a of the gate electrode 46 is exposed from the insulating layer 48. The source electrode 45 and the gate electrode 46 are insulated by an insulating layer 48. The drain electrode 47 is made of a metal layer formed on the back side of the substrate 43. As shown in FIG. 3, the drain electrode 47 is electrically connected to the Al wiring 21 exposed from the opening 22a of the insulating film 22 through a bonding material 25 made of solder.

整流素子２４は、スイッチング素子２３に逆方向の電流が流れるのを防ぐためのものである。整流素子２４は、転流ダイオードからなる。図７及び図８に示すように、整流素子２４は、ｎ＋型ＳｉＣからなる基板５１と、基板５１上に成長させたｎ−型ＳｉＣからなる半導体素子層５２と、アノード電極５３と、カソード電極５４と、絶縁層５５とを備えている。半導体素子層５２には、ｐ型領域５２ａが形成されている。半導体素子層５２の下面には、一部がｐ型領域５２ａと重なるように金属層からなるアノード電極５３が形成されている。アノード電極５３の外周を囲むように絶縁層５５が形成されている。基板５１の裏面には、金属層からなるカソード電極５４が形成されている。カソード電極５４は、Ａｌ配線３１を介してＰ側電力供給部６１に接続されている。 The rectifying element 24 is for preventing a reverse current from flowing through the switching element 23. The rectifying element 24 is composed of a commutation diode. As shown in FIGS. 7 and 8, the rectifying element 24 includes a substrate 51 made of n + type SiC, a semiconductor element layer 52 made of n − type SiC grown on the substrate 51, an anode electrode 53, and a cathode. An electrode 54 and an insulating layer 55 are provided. A p-type region 52 a is formed in the semiconductor element layer 52. An anode electrode 53 made of a metal layer is formed on the lower surface of the semiconductor element layer 52 so as to partially overlap the p-type region 52a. An insulating layer 55 is formed so as to surround the outer periphery of the anode electrode 53. A cathode electrode 54 made of a metal layer is formed on the back surface of the substrate 51. The cathode electrode 54 is connected to the P-side power supply unit 61 via the Al wiring 31.

図３に示すように、スイッチング素子２３のソース電極４５と整流素子２４のアノード電極５３は、導電性の半田からなる接合材２５により接合されている。即ち、整流素子２４は、スイッチング素子２３上に積層されている。スイッチング素子２３のソース電極４５は、低圧部１２のＡｌ配線３１を介してＵ相出力線６３に接続されている。   As shown in FIG. 3, the source electrode 45 of the switching element 23 and the anode electrode 53 of the rectifying element 24 are joined together by a joining material 25 made of conductive solder. That is, the rectifying element 24 is stacked on the switching element 23. The source electrode 45 of the switching element 23 is connected to the U-phase output line 63 via the Al wiring 31 of the low voltage section 12.

低圧部１２は、Ａｌ配線３１と、開口部３２ａが形成された絶縁膜３２と、スイッチング素子３３と、整流素子３４とを備えている。低圧部１２の構成３１〜３４は、高圧部１１の構成２１〜２４と同じであるので説明を省略する。尚、スイッチング素子３３及び整流素子３４の内部の構成に関しては、スイッチング素子２３及び整流素子２４と同じ符号を付与する。低圧部１２のスイッチング素子３３と整流素子３４とが請求項の第２素子群に相当する。   The low-voltage unit 12 includes an Al wiring 31, an insulating film 32 having an opening 32a, a switching element 33, and a rectifying element 34. Since the configurations 31 to 34 of the low-pressure unit 12 are the same as the configurations 21 to 24 of the high-pressure unit 11, description thereof is omitted. Note that the internal components of the switching element 33 and the rectifying element 34 are given the same reference numerals as the switching element 23 and the rectifying element 24. The switching element 33 and the rectifying element 34 of the low-voltage part 12 correspond to a second element group in the claims.

低圧部１２のＡｌ配線３１は、Ａｌワイヤ９によりＵ相出力線６３に接続されている。スイッチング素子３３のソース電極４５は、Ａｌワイヤ９によりＮ側電力供給部６２に接続されている。整流素子３４のカソード電極５４は、Ａｌ配線３１に接続されている。   The Al wiring 31 of the low voltage section 12 is connected to the U-phase output line 63 by the Al wire 9. The source electrode 45 of the switching element 33 is connected to the N-side power supply unit 62 by the Al wire 9. The cathode electrode 54 of the rectifying element 34 is connected to the Al wiring 31.

Ｖ相出力部３及びＷ相出力部４は、Ａｌ配線３１がＶ相出力線６４及びＷ相出力線６５に接続される以外はＵ相出力部２と同じ構成であるので説明を省略する。尚、上述したように各出力部２〜４は、互いに並列接続されている。即ち、各出力部２〜４に設けられたスイッチング素子２３及び整流素子２４（第１素子群）を有する高圧部１１は、互いに並列接続されている。また、同様に、各出力部２〜４に設けられたスイッチング素子３３及び整流素子３４（第２素子群）を有する低圧部１２は、互いに並列接続されている。   Since the V-phase output unit 3 and the W-phase output unit 4 have the same configuration as the U-phase output unit 2 except that the Al wiring 31 is connected to the V-phase output line 64 and the W-phase output line 65, description thereof is omitted. As described above, the output units 2 to 4 are connected in parallel to each other. That is, the high voltage | pressure part 11 which has the switching element 23 and the rectifier 24 (1st element group) provided in each output part 2-4 is mutually connected in parallel. Similarly, the low voltage unit 12 including the switching element 33 and the rectifying element 34 (second element group) provided in each of the output units 2 to 4 is connected in parallel to each other.

ゲートドライブ部５は、各スイッチング素子２３、３３のゲート電極４６を制御するためのゲートドライブ（図示略）を備えている。   The gate drive unit 5 includes a gate drive (not shown) for controlling the gate electrode 46 of each switching element 23, 33.

基板６は、絶縁性のＡｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４またはＳｉＯ２からなる。基板６は、出力部２〜４の全てに共通して使用されている。尚、ＩＰＭ１では、基板６上にＡｌ配線２１、３１を形成するＤＢＡ（Direct Brazed Aluminum）構造を採用したが、Ａｌ配線２１、３１の代わりにＣｕ配線を形成するＤＢＣ（Direct Bonding Copper）構造を採用してもよい。 The substrate 6 is made of insulating Al 2 O 3 , AlN, Si 3 N 4 or SiO 2 . The substrate 6 is used in common for all of the output units 2 to 4. The IPM 1 employs a DBA (Direct Brazed Aluminum) structure in which the Al wirings 21 and 31 are formed on the substrate 6, but a DBC (Direct Bonding Copper) structure in which a Cu wiring is formed in place of the Al wirings 21 and 31. It may be adopted.

放熱板７は、ＡｌやＣｕ等の熱伝導性の高い材料からなる。放熱板７は、基板６の裏面側に絶縁性の接着剤１４を介して接着されている。また、放熱板７の外周部は、ケース８に接着されている。尚、熱に弱いゲートドライブ部５が配置された方向とは異なる方向に熱を伝導可能な熱伝導異方性材料により放熱板７を構成してもよい。尚、熱伝導異方性材料として、長さ方向が揃えられた炭素繊維をアルミニウムに埋設させたもの等を適用することができる。   The heat sink 7 is made of a material having high thermal conductivity such as Al or Cu. The heat sink 7 is bonded to the back surface side of the substrate 6 via an insulating adhesive 14. The outer peripheral portion of the heat sink 7 is bonded to the case 8. In addition, you may comprise the heat sink 7 with the heat conductive anisotropic material which can conduct heat in the direction different from the direction where the gate drive part 5 weak to heat is arrange | positioned. In addition, as the thermally conductive anisotropic material, a material in which carbon fibers having a uniform length direction are embedded in aluminum can be used.

ケース８は、合成樹脂からなる。ケース８は、平面視において、中央部が開口された長方形の枠状に形成されている。   Case 8 is made of a synthetic resin. The case 8 is formed in a rectangular frame shape having an opening at the center in plan view.

次に、上述したＩＰＭ１の動作説明を行う。   Next, the operation of the IPM 1 described above will be described.

ＩＰＭ１では、ゲートドライブ部５により各スイッチング素子２３、３３のゲート電極４６が、制御されつつ、Ｐ側電力供給部６１及びＮ側電力供給部６２から電力が供給されると、各相の出力部２〜４により異なる位相を有する三相の交流電力が出力される。   In the IPM 1, when power is supplied from the P-side power supply unit 61 and the N-side power supply unit 62 while the gate electrode 46 of each switching element 23, 33 is controlled by the gate drive unit 5, the output unit of each phase Two-phase AC power having different phases is output.

次に、上述したＩＰＭ１の組立工程について説明する。   Next, the assembly process of the IPM 1 described above will be described.

まず、基板６上に、フォトリソグラフィー技術及びリフトオフ法等の技術によりパターニングされたＡｌ配線２１、３１を形成する。その後、開口部２２ａ、３２ａが形成された絶縁膜２２、３２をＡｌ配線２１、３１上に形成する次に、接合材２５を介して開口部２２ａ、３２ａ内にスイッチング素子２３、３３を設置する。その後、スイッチング素子２３、３３上に接合材２５を介して整流素子２４、３４を設置する。   First, Al wirings 21 and 31 patterned by a technique such as a photolithography technique and a lift-off method are formed on the substrate 6. Thereafter, the insulating films 22 and 32 having the openings 22a and 32a are formed on the Al wirings 21 and 31, and then the switching elements 23 and 33 are installed in the openings 22a and 32a through the bonding material 25. . Thereafter, the rectifying elements 24 and 34 are installed on the switching elements 23 and 33 via the bonding material 25.

次に、リフロー工程を行うことによって、接合材２５によりＡｌ配線２１、３１、スイッチング素子２３、３３及び整流素子２４、３４を接合する。その後、放熱板７を基板６の裏面に取り付けた後、放熱板７をケース８に接着する。最後に、Ａｌワイヤ９をボンディングしてＩＰＭ１が完成する。   Next, by performing a reflow process, the Al wirings 21 and 31, the switching elements 23 and 33, and the rectifying elements 24 and 34 are bonded by the bonding material 25. Then, after attaching the heat sink 7 to the back surface of the substrate 6, the heat sink 7 is bonded to the case 8. Finally, the Al wire 9 is bonded to complete the IPM 1.

上述したように、ＩＰＭ１では、スイッチング素子２３、３３と整流素子２４、３４とを接合材２５を介して接合している。これにより、平面視において、スイッチング素子２３、３３と整流素子２４、３４とが同じ位置に配置されることになるので、ＩＰＭ１の平面積を小さくすることができる。   As described above, in the IPM 1, the switching elements 23 and 33 and the rectifying elements 24 and 34 are bonded via the bonding material 25. As a result, the switching elements 23 and 33 and the rectifying elements 24 and 34 are arranged at the same position in plan view, so that the plane area of the IPM 1 can be reduced.

また、ＩＰＭ１では、スイッチング素子２３、３３と整流素子２４、３４とをワイヤではなく接合材２５により接合することにより、寄生インダクタンスを抑制することができる。   Further, in the IPM 1, the parasitic inductance can be suppressed by joining the switching elements 23 and 33 and the rectifying elements 24 and 34 with the joining material 25 instead of the wires.

また、ＩＰＭ１では、スイッチング素子２３、３３の設置位置に対応させて絶縁膜２２、３２に開口部２２ａ、３２ａを形成している。これにより、絶縁膜２２、３２から露出したＡｌ配線２１、３１上に、スイッチング素子２３、３３を容易に位置決めすることができる。また、接合後の、スイッチング素子２３、３３の位置ズレを抑制することができる。   In the IPM 1, openings 22 a and 32 a are formed in the insulating films 22 and 32 in correspondence with the installation positions of the switching elements 23 and 33. Thereby, the switching elements 23 and 33 can be easily positioned on the Al wirings 21 and 31 exposed from the insulating films 22 and 32. Moreover, the positional shift of the switching elements 23 and 33 after joining can be suppressed.

（第２実施形態）
次に、第１実施形態の一部を変更した第２実施形態について説明する。尚、第１実施形態と同じ構成には、同じ符号をつけて説明を省略する。図９は、第２実施形態による高圧部の側面図である。図１０は、スイッチング素子の平面図である。図１１は、電極を省略したＭＯＳＦＥＴセルの平面図である。 (Second Embodiment)
Next, a second embodiment in which a part of the first embodiment is changed will be described. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and description is abbreviate | omitted. FIG. 9 is a side view of the high-pressure unit according to the second embodiment. FIG. 10 is a plan view of the switching element. FIG. 11 is a plan view of a MOSFET cell with electrodes omitted.

図９に示すように、第２実施形態によるＩＰＭの高圧部１１Ａでは、整流素子２４は、スイッチング素子２３Ａの一端部に接合されている。ここで、図１０に示すように、スイッチング素子２３Ａのソース電極４５Ａ及びゲート電極４６Ａの一部はストライプ状に形成されている。尚、図１１に示すように、各ＭＯＳＦＥＴセル４１Ａでは、ｐ−ｗｅｌｌ領域４４Ａａ、ｎ＋領域４４Ａｂ及びｐ＋領域４４Ａｃがストライプ状に形成されている。整流素子２４は、ソース電極４５Ａの櫛歯状に形成されている部分ではなく、矩形状に形成されたソース電極４５Ａの端部４５Ａａに接続されている。尚、低圧部を同様に構成してもよい。 As shown in FIG. 9, in the high voltage unit 11A of the IPM according to the second embodiment, the rectifying element 24 is joined to one end of the switching element 23A. Here, as shown in FIG. 10, a part of the source electrode 45A and the gate electrode 46A of the switching element 23A are formed in stripes. As shown in FIG. 11, in each MOSFET cell 41A, a p - well region 44Aa, an n + region 44Ab, and a p + region 44Ac are formed in a stripe shape. The rectifying element 24 is connected to the end portion 45Aa of the source electrode 45A formed in a rectangular shape, not the portion of the source electrode 45A formed in a comb-tooth shape. In addition, you may comprise a low voltage | pressure part similarly.

（第３実施形態）
次に、第１実施形態の一部を変更した第３実施形態について説明する。尚、第１実施形態と同じ構成には、同じ符号をつけて説明を省略する。図１２は、第３実施形態による高圧部及び低圧部の側面図である。 (Third embodiment)
Next, a third embodiment in which a part of the first embodiment is changed will be described. In addition, the same code | symbol is attached | subjected to the same structure as 1st Embodiment, and description is abbreviate | omitted. FIG. 12 is a side view of a high pressure part and a low pressure part according to the third embodiment.

図１２に示す第３実施形態のＩＰＭでは、高圧部１１Ｂのスイッチング素子２３と低圧部１２Ｂのスイッチング素子３３とが接合材２５を介して電気的に接続されている。これにより、高圧部１１Ｂの素子２３、２４と低圧部１２Ｂの素子３３、３４とが積層されている。このように構成することによって、平面積をより小さくすることができる。   In the IPM of the third embodiment shown in FIG. 12, the switching element 23 of the high-voltage part 11 </ b> B and the switching element 33 of the low-voltage part 12 </ b> B are electrically connected via the bonding material 25. Thereby, the elements 23 and 24 of the high voltage | pressure part 11B and the elements 33 and 34 of the low voltage | pressure part 12B are laminated | stacked. By comprising in this way, a plane area can be made smaller.

以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。   As mentioned above, although this invention was demonstrated in detail using embodiment, this invention is not limited to embodiment described in this specification. The scope of the present invention is determined by the description of the claims and the scope equivalent to the description of the claims. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

例えば、上述した数値、材料、形状等は適宜変更可能である。   For example, the numerical values, materials, shapes, and the like described above can be changed as appropriate.

また、上述した実施形態では、三相式のパワーモジュール（ＩＰＭ）に本発明を適用した例を示したが、二相式、または、四相式以上のパワーモジュール（ＩＰＭ）に本発明を適用してもよい。更に、ゲートドライブ部を備えていない、パワーモジュールに本発明を適用してもよい。   Moreover, although the example which applied this invention to the power module (IPM) of a three phase type was shown in embodiment mentioned above, this invention is applied to the power module (IPM) of a two-phase type or a four-phase type or more. May be. Furthermore, you may apply this invention to the power module which is not provided with the gate drive part.

また、上述した実施形態では、基板側からスイッチング素子、整流素子の順で積層したが、基板側から整流素子、スイッチング素子の順に積層してもよい。   In the above-described embodiment, the switching element and the rectifying element are stacked in this order from the substrate side. However, the rectifying element and the switching element may be stacked in this order from the substrate side.

第１実施形態によるＩＰＭの平面図である。It is a top view of IPM by a 1st embodiment. 第１実施形態によるＩＰＭの回路図である。1 is a circuit diagram of an IPM according to a first embodiment. 高圧部の側面図である。It is a side view of a high voltage | pressure part. スイッチング素子の平面図である。It is a top view of a switching element. 図４のＶ−Ｖ線に沿った、ＭＯＳＦＥＴセルの断面図である。FIG. 5 is a cross-sectional view of a MOSFET cell taken along line VV in FIG. 4. 電極を省略したＭＯＳＦＥＴセルの平面図である。It is a top view of the MOSFET cell which abbreviate | omitted the electrode. 整流素子の平面図である。It is a top view of a rectifier. 図７におけるＶＩＩＩ−ＶＩＩＩ線に沿った、整流素子の断面図である。It is sectional drawing of the rectifier along the VIII-VIII line in FIG. 第２実施形態による高圧部の側面図である。It is a side view of the high voltage | pressure part by 2nd Embodiment. スイッチング素子の平面図である。It is a top view of a switching element. 電極を省略したＭＯＳＦＥＴセルの平面図である。It is a top view of the MOSFET cell which abbreviate | omitted the electrode. 第３実施形態による高圧部及び低圧部の側面図である。It is a side view of the high voltage | pressure part and low voltage | pressure part by 3rd Embodiment.

符号の説明Explanation of symbols

１ ＩＰＭ
２ Ｕ相出力部
３ Ｖ相出力部
４ Ｗ相出力部
５ ゲートドライブ部
６ 基板
１１、１１Ａ、１１Ｂ 高圧部
１２、１２Ｂ 低圧部
２１ Ａｌ配線
２２ 絶縁膜
２２ａ 開口部
２３、２３Ａ スイッチング素子
２４ 整流素子
２５ 接合材
３１ Ａｌ配線
３２ 絶縁膜
３２ａ 開口部
３３ スイッチング素子
３４ 整流素子
４１、４１Ａ ＭＯＳＦＥＴセル
４３ 基板
４４ 半導体素子層
４４ａ、４４Ａａ ｐ−型ｗｅｌｌ領域
４４ｂ、４４Ａｂ ｎ＋型型領域
４４ｃ、４４Ａｃ ｐ＋型領域
４５、４５Ａ ソース電極
４６、４６Ａ ゲート電極
４７ ドレイン電極
４８ 絶縁層
５１ 基板
５２ 半導体素子層
５２ａ ｐ型領域
５３ アノード電極
５４ カソード電極
５５ 絶縁層 1 IPM
2 U-phase output unit 3 V-phase output unit 4 W-phase output unit 5 Gate drive unit 6 Substrate 11, 11A, 11B High-voltage unit 12, 12B Low-voltage unit 21 Al wiring 22 Insulating film 22a Opening 23, 23A Switching element 24 Rectifier 25 Bonding material 31 Al wiring 32 Insulating film 32a Opening 33 Switching element 34 Rectifier 41, 41A MOSFET cell 43 Substrate 44 Semiconductor element layer 44a, 44Aap − type well region 44b, 44Ab n + type region 44c, 44Ac p + Type region 45, 45A Source electrode 46, 46A Gate electrode 47 Drain electrode 48 Insulating layer 51 Substrate 52 Semiconductor element layer 52a P-type region 53 Anode electrode 54 Cathode electrode 55 Insulating layer

Claims (5)

電極を有する第１スイッチング素子と、前記第１スイッチング素子に積層されるとともに、前記第１スイッチング素子の電極と接合材を介して接合された電極を有する第１整流素子とを有する第１素子群を備えたことを特徴とするパワーモジュール。   A first element group having a first switching element having an electrode and a first rectifying element having an electrode laminated on the first switching element and joined to the electrode of the first switching element via a joining material A power module comprising: 前記第１素子群が接合材を介して電気的に接続される金属配線と、
前記金属配線上に形成されるとともに、前記第１素子群が配置される領域に開口部が形成された絶縁膜とを備えたことを特徴とする請求項１に記載のパワーモジュール。 Metal wiring to which the first element group is electrically connected via a bonding material;
The power module according to claim 1, further comprising: an insulating film formed on the metal wiring and having an opening formed in a region where the first element group is disposed. 前記絶縁膜の厚みが、前記第１素子群と前記金属配線とを接合する前記接合材の厚みよりも大きいことを特徴とする請求項２に記載のパワーモジュール。   The power module according to claim 2, wherein a thickness of the insulating film is larger than a thickness of the bonding material for bonding the first element group and the metal wiring. 電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを有する第２素子群を備え、
前記第１素子群と前記第２素子群は、接合材を介して電気的に接続された状態で積層されていることを特徴とする請求項１〜請求項３のいずれか１項に記載のパワーモジュール。 A second element group having a second switching element having an electrode, and a second rectifying element having an electrode laminated on the second switching element and joined to the electrode of the second switching element via a joining material With
The said 1st element group and the said 2nd element group are laminated | stacked in the state electrically connected through the bonding | jointing material, The any one of Claims 1-3 characterized by the above-mentioned. Power module. 前記第１素子群が複数並列接続されるとともに、
電極を有する第２スイッチング素子と、前記第２スイッチング素子に積層されるとともに、前記第２スイッチング素子の電極と接合材を介して接合された電極を有する第２整流素子とを備えた複数の第２素子群が並列接続されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のパワーモジュール。 A plurality of the first element groups are connected in parallel;
A plurality of second switching elements each having an electrode and a second rectifying element that is stacked on the second switching element and has an electrode joined to the electrode of the second switching element via a joining material. 5. The power module according to claim 1, wherein two element groups are connected in parallel.
JP2007267787A 2007-10-15 2007-10-15 Power module Expired - Fee Related JP5171199B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007267787A JP5171199B2 (en) 2007-10-15 2007-10-15 Power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007267787A JP5171199B2 (en) 2007-10-15 2007-10-15 Power module

Publications (2)

Publication Number Publication Date
JP2009099663A true JP2009099663A (en) 2009-05-07
JP5171199B2 JP5171199B2 (en) 2013-03-27

Family

ID=40702414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007267787A Expired - Fee Related JP5171199B2 (en) 2007-10-15 2007-10-15 Power module

Country Status (1)

Country Link
JP (1) JP5171199B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129746A (en) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp Semiconductor module
JP2013045882A (en) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp Semiconductor device
JP2015005580A (en) * 2013-06-19 2015-01-08 日本インター株式会社 Power semiconductor module and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185664A (en) * 1999-12-24 2001-07-06 Toshiba Corp Ceramic circuit board
JP2002208673A (en) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp Semiconductor device and power module
JP2003197859A (en) * 2001-12-26 2003-07-11 Toyota Motor Corp Junction structure of semiconductor module
JP2003243612A (en) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp Semiconductor device
JP2004311685A (en) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd Semiconductor device for power

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185664A (en) * 1999-12-24 2001-07-06 Toshiba Corp Ceramic circuit board
JP2002208673A (en) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp Semiconductor device and power module
JP2003197859A (en) * 2001-12-26 2003-07-11 Toyota Motor Corp Junction structure of semiconductor module
JP2003243612A (en) * 2002-02-21 2003-08-29 Mitsubishi Electric Corp Semiconductor device
JP2004311685A (en) * 2003-04-07 2004-11-04 Fuji Electric Holdings Co Ltd Semiconductor device for power

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129746A (en) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp Semiconductor module
US8168985B2 (en) 2008-11-27 2012-05-01 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
US8421087B2 (en) 2008-11-27 2013-04-16 Mitsubishi Electric Corporation Semiconductor module including a switch and non-central diode
JP2013045882A (en) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp Semiconductor device
JP2015005580A (en) * 2013-06-19 2015-01-08 日本インター株式会社 Power semiconductor module and manufacturing method thereof

Also Published As

Publication number Publication date
JP5171199B2 (en) 2013-03-27

Similar Documents

Publication Publication Date Title
US9905541B2 (en) Semiconductor module with bus bar including stacked wiring layers
US8237260B2 (en) Power semiconductor module with segmented base plate
EP3107120B1 (en) Power semiconductor module
US7773381B2 (en) Semiconductor device
JP6047423B2 (en) Semiconductor module
JP5434986B2 (en) Semiconductor module and semiconductor device including the same
KR102055458B1 (en) Power semiconductor module
EP3104412B1 (en) Power semiconductor module
US9721875B2 (en) Power module and fabrication method for the same
JP2008166461A (en) Bidirectional switch module
JP5357315B1 (en) Semiconductor device
WO2012039114A1 (en) Circuit device
KR101946074B1 (en) Three-level converter half-bridge
JP2015018943A (en) Power semiconductor module and power conversion device using the same
WO2017159081A1 (en) Semiconductor module
JP4853493B2 (en) Semiconductor device
JP2014093421A (en) Power module
JP7268563B2 (en) semiconductor equipment
JP5171199B2 (en) Power module
JP2005236108A (en) Semiconductor device
JP7069358B2 (en) Semiconductor devices and power converters
JP5230213B2 (en) Semiconductor device
WO2018066496A1 (en) Power module and electric power converter
WO2013105456A1 (en) Circuit board and electronic device
JP2009095128A (en) Semiconductor element module and power conversion apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121225

R150 Certificate of patent or registration of utility model

Ref document number: 5171199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees