JP2009092841A

JP2009092841A - Liquid crystal display device

Info

Publication number: JP2009092841A
Application number: JP2007262162A
Authority: JP
Inventors: Masakatsu Tominaga; 真克冨永; Hitoshi Matsumoto; 仁志松本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-10-05
Filing date: 2007-10-05
Publication date: 2009-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display device having excellent display quality by satisfactorily suppressing a change of capacitance between a gate and a drain of a TFT. <P>SOLUTION: In the liquid crystal display device 10, a TFT 11 of a TFT substrate 12 is provided with a drain electrode 21 formed in an island shape and electrically connected to a pixel electrode 37 via a contact hole 40 formed in an interlayer insulating film 36 and a source electrode 20 disposed on the periphery of the drain electrode 21. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶表示装置に関する。 The present invention relates to a liquid crystal display device.

液晶表示装置等のスイッチング素子として用いられる薄膜トランジスタ１００（ＴＦＴ：Thin Film Transistor）は、図９に示すように、基板１０３上に互いに交差するように形成された複数のソース線１０１及びゲート線１０２の各交差部に設けられている。ＴＦＴ１００は、互いに半導体層１０４を介して配置されたゲート電極１０５、ソース電極１０６及びドレイン電極１０７を備えている。そして、このソース電極１０６及びドレイン電極１０７は、図９に示すように、同一直線上に形成されるのが一般的である。 A thin film transistor 100 (TFT: Thin Film Transistor) used as a switching element of a liquid crystal display device or the like includes a plurality of source lines 101 and gate lines 102 formed on a substrate 103 so as to cross each other as shown in FIG. It is provided at each intersection. The TFT 100 includes a gate electrode 105, a source electrode 106, and a drain electrode 107 that are disposed with a semiconductor layer 104 interposed therebetween. The source electrode 106 and the drain electrode 107 are generally formed on the same straight line as shown in FIG.

ＴＦＴを形成する際、通常、ゲート−ドレイン間容量（以下、Ｃｇｄと記す）が発生する。このＣｇｄは、ＴＦＴ形成工程において、露光装置によるショットずれや、ゲート、半導体層又はソース線の線幅ばらつき、或いはレイヤーずれの原因となり、表示画面における輝度差を発生させ、表示品位に悪影響を与える。 When forming a TFT, a gate-drain capacitance (hereinafter referred to as Cgd) is usually generated. This Cgd causes a shot shift by an exposure apparatus, a line width variation of a gate, a semiconductor layer or a source line, or a layer shift in a TFT forming process, and causes a luminance difference on a display screen, which adversely affects display quality. .

以下、Ｃｇｄ及びそれによる輝度差の発生について、より具体的に説明する。 Hereinafter, the Cgd and the generation of the luminance difference due thereto will be described more specifically.

図１０は、液晶ディスプレイの画面である。Ｃｇｄが発生すると、露光装置によるショットずれや、ゲート、半導体層又はソース線の線幅ばらつきが生じて、図１０のように正常な表示をする領域Ａ及び領域Ｂとの間に画面継ぎ領域Ｃが生じる。 FIG. 10 shows a screen of a liquid crystal display. When Cgd occurs, shot shift due to the exposure apparatus and line width variations of the gate, semiconductor layer, or source line occur, and the screen joint region C is between the region A and the region B where normal display is performed as shown in FIG. Occurs.

具体的には、基板を複数の露光領域に分割して露光処理する場合に、分割露光する領域にずれが生じてしまい、表示品位に悪影響を与えることがあるが、これを抑制するために、分割露光によって画素パターンを形成する際、分割領域の境界部分を各分割領域それぞれに対する露光処理によって、すなわち、２重露光処理によって形成する。このとき、２重露光処理される領域が画面継ぎ領域Ｃとなる。 Specifically, when the substrate is divided into a plurality of exposure areas and subjected to exposure processing, a shift occurs in the area to be divided and exposed, which may adversely affect display quality. When the pixel pattern is formed by the divided exposure, the boundary portion of the divided area is formed by the exposure process for each divided area, that is, by the double exposure process. At this time, the area subjected to double exposure processing is the screen joint area C.

このように、画面継ぎ領域Ｃは、線幅ばらつきやレイヤー間のずれ等により生じるため、図１１のようにＣｇｄによる引き込み電圧（ゲートの電圧をＨｉｇｈからＬｏｗにする際に起こる電圧降下）により、ドレイン印加電位が変化し、Ａ領域及びＢ領域との輝度差が生じる。ここで、図１１において、ΔVdは以下のように表される。 As described above, since the screen joint area C is generated due to line width variation, displacement between layers, and the like, due to the pull-in voltage (voltage drop that occurs when the gate voltage is changed from High to Low) as shown in FIG. The drain applied potential changes, and a luminance difference is generated between the A region and the B region. Here, in FIG. 11, ΔVd is expressed as follows.

ΔVd＝Cgd／Cpix ×(Vgh−Vgl)
Vgh＝ゲートHi電圧，Vgl＝ゲートLow電圧，Cpix＝Clc＋Ccs＋・・・：画素総容量
δ＝ΔVd(C領域)−ΔVd(A領域)＝(Cgd(C領域)−Cgd(A領域))／Cpix×(Vgh−Vgl)
また、実効値電位差ΔVrmsは、以下のように表される。 ΔVd ＝ Cgd ／ Cpix × (Vgh−Vgl)
Vgh = gate Hi voltage, Vgl = gate low voltage, Cpix = Clc + Ccs +...: Total pixel capacity δ = ΔVd (C region) −ΔVd (A region) = (Cgd (C region) −Cgd (A region)) / Cpix × (Vgh−Vgl)
Further, the effective value potential difference ΔVrms is expressed as follows.

ΔVrms = ((Vs^２＋Vs^２)／２)^０．５−((Vs−δ)^０．５＋(Vs＋δ)^２)／２)^０．５
この値が大きければ大きいほど画面継ぎ領域Ｃのみ輝度差が発生して帯ムラが生じる。また、近年求められている表示装置の高精細機種においては、このムラが発生しやすい状況となっている。 ΔVrms = ((Vs ² + Vs ² ) / 2) ^0.5 − ((Vs−δ) ^0.5 + (Vs + δ) ² ) / 2) ^0.5
As this value increases, a luminance difference occurs only in the screen joint area C, and band unevenness occurs. In addition, high-definition types of display devices that have been required in recent years are likely to cause this unevenness.

このような画面の表示ムラの原因となるＣｇｄの発生を抑制する技術として、例えば特許文献１には、図１２のように凹状のソース電極１０６と凸状のドレイン電極１０７とで構成したＴＦＴ２００が開示されている。 As a technique for suppressing the generation of Cgd that causes such display unevenness on the screen, for example, Patent Document 1 discloses a TFT 200 configured by a concave source electrode 106 and a convex drain electrode 107 as shown in FIG. It is disclosed.

また、特許文献２及び３には、図１３のようにソース電極１０６及びドレイン電極１０７の間にＬ字状のチャネル領域を形成したＴＦＴ３００が開示されている。 Patent Documents 2 and 3 disclose a TFT 300 in which an L-shaped channel region is formed between a source electrode 106 and a drain electrode 107 as shown in FIG.

さらに、特許文献４には、図１４のようにゲートに対してソース電極１０６及びドレイン電極１０７が、それぞれ十字にクロスオーバーするように形成したＴＦＴ４００が開示されている。 Further, Patent Document 4 discloses a TFT 400 in which a source electrode 106 and a drain electrode 107 are formed so as to cross over each other in a cross shape with respect to a gate as shown in FIG.

尚、図１２〜１４において、図９と同符号を付したものは、互いに同じ構成要素を表している。
特開平2-285326号公報特許第3654474号公報特開平7-66419号公報特許第3030751号公報 12-14, what attached | subjected the same code | symbol as FIG. 9 represents the mutually same component.
JP-A-2-285326 Japanese Patent No. 3654474 JP 7-66419 A Japanese Patent No. 3030751

しかしながら、特許文献１〜３に開示されたＴＦＴは、依然としてショットずれによりＣｇｄの変化が生じてしまう。また、ゲート、及び、ソースの線幅ばらつきによってもＣｇｄが変化する。このため、輝度差が発生する。 However, the TFTs disclosed in Patent Documents 1 to 3 still cause a change in Cgd due to shot deviation. Also, Cgd changes due to line width variations of the gate and source. For this reason, a luminance difference occurs.

また、特許文献４に開示されたＴＦＴは、ショットずれによるＣｇｄの変化は抑制されるが、依然としてゲート、及び、ソースの線幅ばらつきによってＣｇｄが変化し、輝度差が発生する。 In addition, in the TFT disclosed in Patent Document 4, the change in Cgd due to shot shift is suppressed, but the Cgd still changes due to variations in the gate and source line widths, resulting in a luminance difference.

本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、ＴＦＴのゲート−ドレイン間容量の変化を良好に抑制することにより、表示品位の優れた液晶表示装置を提供することである。 The present invention has been made in view of such various points, and an object of the present invention is to provide a liquid crystal display device having excellent display quality by suppressing a change in the gate-drain capacitance of the TFT. It is to be.

本発明に係る液晶表示装置は、画素電極が形成された第１基板と、第１基板に対向するように設けられた第２基板と、それらの間に設けられた液晶層と、を備えた液晶表示装置であって、第１基板は、画素電極の下方に設けられた層間絶縁膜と、層間絶縁膜の下方に互いに平行に延びるように形成された複数の走査線と、複数の走査線と直交する方向に互いに平行に延びるように形成された複数の信号線と、複数の走査線と複数の信号線との各交差部に設けられて全体としてマトリクスを構成し、各交差部において、対応する走査線及び信号線のそれぞれに電気的に接続された薄膜トランジスタと、を備え、薄膜トランジスタは、島状に形成され且つ層間絶縁膜に形成されたコンタクトホールを介して画素電極に電気的に接続されたドレイン電極と、ドレイン電極の周りに配置されたソース電極と、を備えたことを特徴とする。ここで、ソース電極が「ドレイン電極の周りに配置された」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ドレイン電極の周りにソース電極が配置されている構成をいう。 A liquid crystal display device according to the present invention includes a first substrate on which a pixel electrode is formed, a second substrate provided so as to face the first substrate, and a liquid crystal layer provided therebetween. In the liquid crystal display device, the first substrate includes an interlayer insulating film provided below the pixel electrode, a plurality of scanning lines formed in parallel to each other below the interlayer insulating film, and a plurality of scanning lines A plurality of signal lines formed so as to extend in parallel to each other in a direction orthogonal to each other, and a plurality of scanning lines and a plurality of signal lines are provided at each intersection to constitute a matrix as a whole, and at each intersection, A thin film transistor electrically connected to each of the corresponding scanning line and signal line, and the thin film transistor is electrically connected to the pixel electrode through a contact hole formed in an island shape and formed in the interlayer insulating film Drain Characterized by comprising the electrode, a source electrode disposed around the drain electrode. Here, the phrase “the source electrode is arranged around the drain electrode” means a configuration in which the source electrode is arranged around the drain electrode when the thin film transistor is viewed from above (in plan view).

このような構成によれば、薄膜トランジスタが、島状に形成されたドレイン電極と、ドレイン電極の周りに配置されたソース電極と、を備えるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、本発明の構成によれば、ドレイン電極が、ゲート電極から延長して構成されるものではないため、ゲート電極幅のばらつきによるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置の表示品位が良好となる。 According to such a configuration, since the thin film transistor includes the drain electrode formed in an island shape and the source electrode disposed around the drain electrode, the positions of the source electrode and the drain electrode are caused by shot deviation of the exposure apparatus. Even if the shift occurs, the gate-drain capacitance does not change. In addition, according to the configuration of the present invention, since the drain electrode is not configured to extend from the gate electrode, the change in the gate-drain capacitance due to the variation in the gate electrode width is satisfactorily suppressed. For this reason, generation | occurrence | production of a brightness nonuniformity is suppressed and the display quality of a liquid crystal display device becomes favorable.

また、本発明に係る液晶表示装置は、ソース電極がドレイン電極をコ字状に囲んでいてもよい。ここで、ソース電極が「ドレイン電極をコ字状に囲んでいる」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ソース電極がドレイン電極をコ字状に囲んでいる構成をいう。 In the liquid crystal display device according to the present invention, the source electrode may surround the drain electrode in a U shape. Here, the source electrode “surrounds the drain electrode in a U shape” means that the source electrode surrounds the drain electrode in a U shape when the thin film transistor is viewed from above (in plan view). Say.

このような構成によれば、下記実施形態で詳述するが、図１に示すＴＦＴ６１のように、ソース電極２０がドレイン電極２１をコ字状に囲んでいるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、本発明の構成によれば、ドレイン電極が、ゲート電極から延長して構成されるものではないため、ゲート電極幅のばらつきによるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置の表示品位が良好となる。 According to such a configuration, as will be described in detail in the following embodiment, the source electrode 20 surrounds the drain electrode 21 like a TFT 61 shown in FIG. Even if the positions of the electrode and the drain electrode are shifted, the capacitance between the gate and the drain does not change. In addition, according to the configuration of the present invention, since the drain electrode is not configured to extend from the gate electrode, the change in the gate-drain capacitance due to the variation in the gate electrode width is satisfactorily suppressed. For this reason, generation | occurrence | production of a brightness nonuniformity is suppressed and the display quality of a liquid crystal display device becomes favorable.

さらに、本発明に係る液晶表示装置は、ソース電極がドレイン電極の周囲を全て囲んでいてもよい。ここで、ソース電極が「ドレイン電極の周囲を全て囲んでいる」とは、薄膜トランジスタをその上方から見た際に（平面視において）、ソース電極がドレイン電極の周囲を全て囲んでいる構成をいう。 Furthermore, in the liquid crystal display device according to the present invention, the source electrode may entirely surround the drain electrode. Here, “the source electrode surrounds the entire periphery of the drain electrode” means a configuration in which the source electrode surrounds the entire periphery of the drain electrode when the thin film transistor is viewed from above (in plan view). .

このような構成によれば、図２に示すＴＦＴ１１のように、ソース電極２０がドレイン電極２１の周囲を全て囲んでいるため、露光装置のショットずれによってソース電極及びドレイン電極の位置がずれてもゲート−ドレイン間容量の変化が生じない。また、ソース電極２０がドレイン電極２１の周囲を全て囲んでいるため、実質的なゲート−ドレイン間容量がドレイン電極の中心位置で決まる。従って、ゲート電極幅及びドレイン電極幅のばらつきによってゲート−ドレイン間容量は変化することがないため、輝度ムラの発生が良好に抑制されて、液晶表示装置の表示品位が良好となる。 According to such a configuration, as in the TFT 11 shown in FIG. 2, since the source electrode 20 surrounds the entire periphery of the drain electrode 21, even if the positions of the source electrode and the drain electrode are shifted due to shot shift of the exposure apparatus. No change in gate-drain capacitance occurs. Further, since the source electrode 20 surrounds the entire periphery of the drain electrode 21, a substantial gate-drain capacitance is determined by the center position of the drain electrode. Accordingly, since the gate-drain capacitance does not change due to variations in the gate electrode width and the drain electrode width, the occurrence of luminance unevenness is suppressed well, and the display quality of the liquid crystal display device is improved.

本発明によれば、ＴＦＴのゲート−ドレイン間容量の変化を良好に抑制することにより、表示品位の優れた液晶表示装置を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the liquid crystal display device excellent in the display quality can be provided by suppressing the change of the gate-drain capacity | capacitance of TFT favorably.

以下、本発明の実施形態に係る液晶表示装置を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。 Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.

（実施形態）
（液晶表示装置１０の構成）
図３は、本発明の実施形態に係る液晶表示装置１０のＴＦＴ基板１２の平面図である。図４は、図３のIV−IV線に対応する液晶表示装置１０の断面図である。図５は、図３のV−V線に対応する液晶表示装置１０の断面図である。 (Embodiment)
(Configuration of the liquid crystal display device 10)
FIG. 3 is a plan view of the TFT substrate 12 of the liquid crystal display device 10 according to the embodiment of the present invention. 4 is a cross-sectional view of the liquid crystal display device 10 corresponding to line IV-IV in FIG. FIG. 5 is a cross-sectional view of the liquid crystal display device 10 corresponding to the line VV in FIG.

液晶表示装置１０は、マトリクス状に配置された複数のＴＦＴ１１（スイッチング素子）を有するＴＦＴ基板１２と、ＴＦＴ基板１２に貼り合わされた対向基板としてのカラーフィルタ基板（以下、ＣＦ基板１３という）とを備えており、これらＴＦＴ基板１２とＣＦ基板１３との間には、液晶層１５が配置されている。 The liquid crystal display device 10 includes a TFT substrate 12 having a plurality of TFTs 11 (switching elements) arranged in a matrix, and a color filter substrate (hereinafter referred to as a CF substrate 13) as an opposing substrate bonded to the TFT substrate 12. A liquid crystal layer 15 is disposed between the TFT substrate 12 and the CF substrate 13.

ＴＦＴ基板１２は、透明のガラス基板１６を有している。ガラス基板１６上には、縦方向（図３の上下方向）に延びる複数本のソース線１７（信号線）と、横方向（図３の左右方向）に延びる複数本のゲート線１８（走査線）とが互いに交差するように配置されており、各交差部の近傍には、ソース電極２０、ドレイン電極２１及びゲート電極２２を有するＴＦＴ１１と、このＴＦＴ１１のドレイン電極２１に電気的に接続された画素電極３７とが配置されている。 The TFT substrate 12 has a transparent glass substrate 16. On the glass substrate 16, a plurality of source lines 17 (signal lines) extending in the vertical direction (vertical direction in FIG. 3) and a plurality of gate lines 18 (scanning lines) extending in the horizontal direction (horizontal direction in FIG. 3). And the TFT 11 having the source electrode 20, the drain electrode 21 and the gate electrode 22, and the drain electrode 21 of the TFT 11 are electrically connected in the vicinity of each intersection. A pixel electrode 37 is disposed.

ＴＦＴ１１のソース電極２０は、ソース線１７に電気的に接続している。ソース線１７、ソース電極２０及びドレイン電極２１と、ゲート線１８及びゲート電極２２とは、ゲート絶縁膜２３によって電気的に絶縁されている。また、ドレイン電極２１は、画素領域３０の略中央位置の補助容量配線（以下、Ｃｓ線２９という）上にも設けられ、補助容量用電極（以下、Ｃｓ電極３１という）とされている。 The source electrode 20 of the TFT 11 is electrically connected to the source line 17. The source line 17, the source electrode 20 and the drain electrode 21, and the gate line 18 and the gate electrode 22 are electrically insulated by a gate insulating film 23. The drain electrode 21 is also provided on an auxiliary capacitance wiring (hereinafter referred to as Cs line 29) at a substantially central position of the pixel region 30, and serves as an auxiliary capacitance electrode (hereinafter referred to as Cs electrode 31).

ゲート絶縁膜２３上には、真性半導体層３２及びＮ型半導体層３３がこの順で形成されている。 An intrinsic semiconductor layer 32 and an N-type semiconductor layer 33 are formed in this order on the gate insulating film 23.

Ｎ型半導体層３３上には、島状に形成されたドレイン電極２１及びドレイン電極２１の周囲を全て囲むように配置されたソース電極２０が設けられている。ここで、ソース電極２０は、島状のドレイン電極２１の周囲を全て囲んでいなくてもよく、例えば図１に示すように、島状のドレイン電極２１をコ字状に囲んでいてもよい。 On the N-type semiconductor layer 33, the drain electrode 21 formed in an island shape and the source electrode 20 arranged so as to surround the entire periphery of the drain electrode 21 are provided. Here, the source electrode 20 does not have to surround the entire periphery of the island-shaped drain electrode 21. For example, as illustrated in FIG. 1, the island-shaped drain electrode 21 may be surrounded in a U shape. .

上記ソース線１７、ソース電極２０、ドレイン電極２１及びＣｓ電極３１の上には、チャネル保護層３５及び層間絶縁膜３６が設けられており、画素電極３７は、その層間絶縁膜３６上に配置されている。この画素電極３７は、画素領域３０の略全体を覆うように設けられている。 A channel protective layer 35 and an interlayer insulating film 36 are provided on the source line 17, the source electrode 20, the drain electrode 21, and the Cs electrode 31, and the pixel electrode 37 is disposed on the interlayer insulating film 36. ing. The pixel electrode 37 is provided so as to cover substantially the entire pixel region 30.

各画素領域３０において、島状のドレイン電極２１及びＣｓ電極３１上の層間絶縁膜３６には、それぞれコンタクトホール４０が形成されており、このコンタクトホール４０を経由して、ＴＦＴ１１のドレイン電極２１と画素電極３７、及び、Ｃｓ電極３１と画素電極３７とが電気的に接続している。 In each pixel region 30, a contact hole 40 is formed in the interlayer insulating film 36 on the island-shaped drain electrode 21 and the Cs electrode 31, and the drain electrode 21 of the TFT 11 is connected to the pixel region 30 via the contact hole 40. The pixel electrode 37 and the Cs electrode 31 and the pixel electrode 37 are electrically connected.

ＣＦ基板１３は、透明のガラス基板５０を有している。このガラス基板５０上において、ＴＦＴ基板１２のソース線１７周り、及び、ＴＦＴ１１周りには、遮光層（不図示）が設けられており、それを覆うように色層（不図示）が設けられている。色層は、Ｒ（赤色）、Ｇ（緑色）、Ｂ（青色）の３種類の着色層が所定の画素配列に基づいて各画素領域３０毎に択一的に配置されてなっている。つまり、本実施形態では、「画素」とは、サブピクセル（ドット）を表している。色層の上には、ＩＴＯ膜からなる透明の対向電極５２が複数の画素領域３０に亘って設けられている。なお、着色層を構成するものとしては、ＲＧＢの組合せ以外に、シアン、マゼンタ、イエローの補色を用いてもよい。 The CF substrate 13 has a transparent glass substrate 50. On this glass substrate 50, a light shielding layer (not shown) is provided around the source line 17 and the TFT 11 of the TFT substrate 12, and a color layer (not shown) is provided so as to cover it. Yes. In the color layer, three types of colored layers of R (red), G (green), and B (blue) are alternatively arranged for each pixel region 30 based on a predetermined pixel arrangement. That is, in the present embodiment, “pixel” represents a sub-pixel (dot). A transparent counter electrode 52 made of an ITO film is provided over the plurality of pixel regions 30 on the color layer. In addition to the combination of RGB, the components constituting the colored layer may be complementary colors of cyan, magenta, and yellow.

さらに、ＣＦ基板１３には、その対向電極５２から対向するＴＦＴ基板１２へ向かって延びるように形成されたスペーサ（不図示）が形成されている。 Furthermore, a spacer (not shown) is formed on the CF substrate 13 so as to extend from the counter electrode 52 toward the opposing TFT substrate 12.

（液晶表示装置１０の製造方法）
次に、液晶表示装置１０の製造方法について説明する。 (Manufacturing method of the liquid crystal display device 10)
Next, a method for manufacturing the liquid crystal display device 10 will be described.

（ＣＦ基板１３の製造工程）
まず、本実施形態のＣＦ基板１３の製造工程の一例について詳細に説明する。 (Manufacturing process of CF substrate 13)
First, an example of the manufacturing process of the CF substrate 13 of this embodiment will be described in detail.

初めにガラス基板５０を用意する。そして、遮光層をスパッタリング法により成膜し、その膜をパターニングして、遮光領域を形成する。次に、表示領域に赤の顔料が分散された樹脂フィルム（ドライフィルム）を全面にラミネートし、露光、現像及びベーク（熱処理）を行って、第１色層（赤）を形成する。次に、第１色層に重ねて、緑色の顔料が分散された樹脂フィルムを全面にラミネートし、露光、現像及びベーク（熱処理）を行って、第２色層（緑）を形成する。同様に、第３色層（青）を形成する。 First, a glass substrate 50 is prepared. Then, a light shielding layer is formed by a sputtering method, and the film is patterned to form a light shielding region. Next, a resin film (dry film) in which a red pigment is dispersed in the display area is laminated on the entire surface, and exposure, development, and baking (heat treatment) are performed to form a first color layer (red). Next, a resin film in which a green pigment is dispersed is laminated on the entire surface so as to overlap the first color layer, and exposure, development, and baking (heat treatment) are performed to form a second color layer (green). Similarly, a third color layer (blue) is formed.

次に、色層の上層にＩＴＯを蒸着して対向電極５２を形成し、続いてスペーサを形成することにより、ＣＦ基板１３を製造する。 Next, ITO is vapor-deposited on the upper layer of the color layer to form the counter electrode 52, and then a spacer is formed to manufacture the CF substrate 13.

尚、スペーサは、ＣＦ基板１３上ではなく、ＴＦＴ基板１２上に形成しておいてもよい。 The spacer may be formed on the TFT substrate 12 instead of on the CF substrate 13.

（ＴＦＴ基板１２の製造工程）
ＴＦＴ基板１２については、まず、ガラス基板１６を用意し、ゲート膜をスパッタリングにより成膜し、そのゲート膜をパターニングして、ゲート線１８、ゲート電極２２およびＣｓ線２９を形成する。次に、ＣＶＤ法によりゲート絶縁膜２３を成膜し、その上に、真性半導体層３２及びＮ型半導体層３３をこの順で形成後、ソース線１７、ソース電極２０、ドレイン電極２１およびＣｓ電極３１を設ける。また、このとき、パターニングにより、Ｎ型半導体層３３上にドレイン電極２１を島状に形成し、この島状のドレイン電極２１の周囲を全て囲むようにソース電極２０を形成する。これにより、ＴＦＴ１１が完成する。 (Manufacturing process of TFT substrate 12)
For the TFT substrate 12, first, a glass substrate 16 is prepared, a gate film is formed by sputtering, and the gate film is patterned to form a gate line 18, a gate electrode 22, and a Cs line 29. Next, the gate insulating film 23 is formed by the CVD method, and the intrinsic semiconductor layer 32 and the N-type semiconductor layer 33 are formed in this order on the gate insulating film 23, and then the source line 17, the source electrode 20, the drain electrode 21, and the Cs electrode. 31 is provided. At this time, the drain electrode 21 is formed in an island shape on the N-type semiconductor layer 33 by patterning, and the source electrode 20 is formed so as to surround the entire periphery of the island-shaped drain electrode 21. Thereby, the TFT 11 is completed.

続いて、エッチング保護膜として、例えばＳｉＮｘを形成し、パターン形成を行った後、層間絶縁膜３６を形成する。次いで、エッチングによりコンタクトホール４０をそれぞれ形成する。次に、ＩＴＯを真空蒸着して透明導電膜をパターニングして画素電極３７を形成する。この画素電極３７は、層間絶縁膜３６に形成されたコンタクトホール４０を経由して、Ｃｓ電極３１、ＴＦＴ１１のドレイン電極２１に電気的に接続される。 Subsequently, for example, SiNx is formed as an etching protective film, and after pattern formation, an interlayer insulating film 36 is formed. Next, contact holes 40 are formed by etching. Next, ITO is vacuum-deposited and the transparent conductive film is patterned to form the pixel electrode 37. The pixel electrode 37 is electrically connected to the Cs electrode 31 and the drain electrode 21 of the TFT 11 via a contact hole 40 formed in the interlayer insulating film 36.

（基板貼り合わせ工程）
次に、ＴＦＴ基板１２の遮光領域に対応する部位にシール材を塗布し、ディスペンサ等を用いて液晶材料をその内方に滴下する。続いて、液晶材料が滴下されたＴＦＴ基板１２にＣＦ基板１３を貼り合わせる。この工程は真空中で行われる。次いで、貼り合わせた両基板を大気中に戻すと貼り合わされた両基板間の液晶材料が大気圧により拡散する。次に、シール材の塗布領域に沿ってＵＶ光源を移動させながらＵＶ光をシール剤に照射し、シール材を硬化させる。このようにして、拡散した液晶材料は２枚の基板間に封止されて液晶セルを形成し、これを用いて液晶表示装置１０を完成させる。 (Board bonding process)
Next, a sealing material is applied to a portion corresponding to the light shielding region of the TFT substrate 12, and a liquid crystal material is dropped inward using a dispenser or the like. Subsequently, the CF substrate 13 is bonded to the TFT substrate 12 onto which the liquid crystal material is dropped. This step is performed in a vacuum. Next, when the bonded substrates are returned to the atmosphere, the liquid crystal material between the bonded substrates diffuses due to atmospheric pressure. Next, UV light is irradiated to the sealing agent while moving the UV light source along the application region of the sealing material to cure the sealing material. Thus, the diffused liquid crystal material is sealed between two substrates to form a liquid crystal cell, and the liquid crystal display device 10 is completed using the liquid crystal cell.

尚、液晶の注入は、本実施形態のように形成されなくてもよく、両基板の側方に液晶注入口を設けて、そこへ液晶材料を注入し、その後液晶注入口を紫外線硬化樹脂等で封止するものであってもよい。 The liquid crystal injection may not be formed as in the present embodiment. A liquid crystal injection port is provided on the side of both substrates, and a liquid crystal material is injected into the liquid crystal injection port. It may be sealed with.

（作用効果）
次に、本発明の実施形態に係る液晶表示装置１０の作用効果を説明する。 (Function and effect)
Next, functions and effects of the liquid crystal display device 10 according to the embodiment of the present invention will be described.

まず、比較例として、従来の構造のＴＦＴ基板７０の平面図を図６に示す。図７及び８は、ＴＦＴ基板７０を備えた従来の液晶表示装置７１の断面図を示す。また、図７は図６のVII−VII線に対応する断面図であり、図８は図６のVIII−VIII線に対応する断面図である。 First, as a comparative example, a plan view of a TFT substrate 70 having a conventional structure is shown in FIG. 7 and 8 are sectional views of a conventional liquid crystal display device 71 provided with a TFT substrate 70. FIG. 7 is a cross-sectional view corresponding to the line VII-VII in FIG. 6, and FIG. 8 is a cross-sectional view corresponding to the line VIII-VIII in FIG.

従来の液晶表示装置７１は、ガラス基板７２上に複数のＴＦＴ７３を備えたＴＦＴ基板７０、ガラス基板７４上に対向電極７５を備えたＣＦ基板７６、及び、これらの間に設けられた液晶層７７で構成されている。 A conventional liquid crystal display device 71 includes a TFT substrate 70 having a plurality of TFTs 73 on a glass substrate 72, a CF substrate 76 having a counter electrode 75 on the glass substrate 74, and a liquid crystal layer 77 provided therebetween. It consists of

ＴＦＴ基板７０のガラス基板７２上には、複数本のソース線８０とゲート線８１とが互いに交差するように配置されており、各交差部の近傍には、ソース電極８２、ドレイン電極８３及びゲート電極８４を有するＴＦＴ７３と、このＴＦＴ７３のドレイン電極８３に電気的に接続された画素電極８６とが配置されている。ＴＦＴ基板７０のソース線８０、ソース電極８２及びドレイン電極８３と、ゲート線８１およびゲート電極８４とは、ゲート絶縁膜８７によって電気的に絶縁されている。ゲート絶縁膜８７上には、真性半導体層８８及びＮ型半導体層８９がこの順で形成されている。Ｎ型半導体層８９上には、ソース電極８２及びドレイン電極８３が形成されている。また、ドレイン電極８３は、ＴＦＴ７３の位置から画素領域９０の略中央位置のＣｓ線９１上まで延設されており、その端部は、Ｃｓ電極９２とされている。上記ソース線８０、ソース電極８２、ドレイン電極８３およびＣｓ電極９２の上には、チャネル保護層９３及び層間絶縁膜９４が設けられており、画素電極８６は、その層間絶縁膜９４上に配置されている。各画素領域９０において、Ｃｓ電極９２上の層間絶縁膜９４には、コンタクトホール９５が一つ形成されており、このコンタクトホール９５を経由して、Ｃｓ電極９２、つまりＴＦＴ７３のドレイン電極８３と、画素電極８６とが電気的に接続している。 On the glass substrate 72 of the TFT substrate 70, a plurality of source lines 80 and gate lines 81 are arranged so as to intersect each other, and in the vicinity of each intersection, a source electrode 82, a drain electrode 83, and a gate are arranged. A TFT 73 having an electrode 84 and a pixel electrode 86 electrically connected to the drain electrode 83 of the TFT 73 are disposed. The source line 80, the source electrode 82 and the drain electrode 83 of the TFT substrate 70, and the gate line 81 and the gate electrode 84 are electrically insulated by a gate insulating film 87. An intrinsic semiconductor layer 88 and an N-type semiconductor layer 89 are formed in this order on the gate insulating film 87. A source electrode 82 and a drain electrode 83 are formed on the N-type semiconductor layer 89. Further, the drain electrode 83 extends from the position of the TFT 73 to the Cs line 91 at a substantially central position of the pixel region 90, and an end thereof is a Cs electrode 92. A channel protective layer 93 and an interlayer insulating film 94 are provided on the source line 80, source electrode 82, drain electrode 83, and Cs electrode 92, and the pixel electrode 86 is disposed on the interlayer insulating film 94. ing. In each pixel region 90, one contact hole 95 is formed in the interlayer insulating film 94 on the Cs electrode 92, and the Cs electrode 92, that is, the drain electrode 83 of the TFT 73, via the contact hole 95, The pixel electrode 86 is electrically connected.

従来の液晶表示装置７１は、このように、ソース電極８２及びドレイン電極８３がチャネル保護層９３を介して同一直線上に形成されている。このようにＴＦＴ７３を形成すると、通常、ゲート−ドレイン間容量（Ｃｇｄ）が発生する。このため、ＴＦＴ形成工程において、露光装置によるショットずれや、ゲート、半導体層又はソース線８０の線幅ばらつき、或いはレイヤーずれの原因となり、表示画面における輝度差を発生させ、表示品位に悪影響を与える。 In the conventional liquid crystal display device 71, the source electrode 82 and the drain electrode 83 are thus formed on the same straight line via the channel protective layer 93. When the TFT 73 is formed in this way, a gate-drain capacitance (Cgd) is usually generated. For this reason, in the TFT formation process, it causes a shot shift by the exposure apparatus, a line width variation of the gate, semiconductor layer or source line 80, or a layer shift, which causes a luminance difference on the display screen and adversely affects the display quality. .

これに対して、上述した本発明の実施形態に係る液晶表示装置１０は、ＴＦＴ基板１２のＴＦＴ１１が、島状に形成され且つ層間絶縁膜３６に形成されたコンタクトホール４０を介して画素電極３７に電気的に接続されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備えている。 In contrast, in the liquid crystal display device 10 according to the embodiment of the present invention described above, the pixel electrode 37 is formed through the contact hole 40 in which the TFT 11 of the TFT substrate 12 is formed in an island shape and formed in the interlayer insulating film 36. The drain electrode 21 is electrically connected to the drain electrode 21, and the source electrode 20 is disposed around the drain electrode 21.

このような構成によれば、薄膜トランジスタが、島状に形成されたドレイン電極２１と、ドレイン電極２１の周りに配置されたソース電極２０と、を備えるため、露光装置のショットずれ、ソース電極２０及びドレイン電極２１等の線幅ばらつきが起因となって生じるゲート−ドレイン間容量の変化が良好に抑制される。このため、輝度ムラの発生が抑制されて、液晶表示装置１０の表示品位が良好となる。 According to such a configuration, since the thin film transistor includes the drain electrode 21 formed in an island shape and the source electrode 20 disposed around the drain electrode 21, the shot shift of the exposure apparatus, the source electrode 20 and A change in gate-drain capacitance caused by variations in line width of the drain electrode 21 and the like is satisfactorily suppressed. For this reason, generation | occurrence | production of a brightness nonuniformity is suppressed and the display quality of the liquid crystal display device 10 becomes favorable.

以上説明したように、本発明は、液晶表示装置について有用である。 As described above, the present invention is useful for a liquid crystal display device.

本発明の実施形態に係るソース電極がドレイン電極をコ字状に囲んだ形態のＴＦＴの平面図である。It is a top view of TFT of the form with which the source electrode which concerns on embodiment of this invention enclosed the drain electrode in the U shape. 本発明の実施形態に係るソース電極がドレイン電極の周囲を全て囲んだ形態のＴＦＴの平面図である。It is a top view of TFT of the form which the source electrode which concerns on embodiment of this invention enclosed the circumference | surroundings of the drain electrode. 本発明の実施形態に係る液晶表示装置のＴＦＴ基板の平面図である。It is a top view of the TFT substrate of the liquid crystal display device which concerns on embodiment of this invention. 図３のIV−IV線に対応する液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device corresponding to the IV-IV line | wire of FIG. 図３のV−V線に対応する液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device corresponding to the VV line | wire of FIG. 従来のＴＦＴ基板の平面図である。It is a top view of the conventional TFT substrate. 図６のVII−VII線に対応する液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device corresponding to the VII-VII line of FIG. 図６のVIII−VIII線に対応する液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device corresponding to the VIII-VIII line of FIG. 従来のＴＦＴの平面図である。It is a top view of the conventional TFT. 従来の液晶ディスプレイの画面図である。It is a screen figure of the conventional liquid crystal display. Ｃｇｄによる画面輝度差発生原理を示すグラフである。It is a graph which shows the screen luminance difference generation principle by Cgd. 特許文献１に係るＴＦＴの平面図である。10 is a plan view of a TFT according to Patent Document 1. FIG. 特許文献２及び３に係るＴＦＴの平面図である。It is a top view of TFT concerning patent documents 2 and 3. 特許文献４に係るＴＦＴの平面図である。10 is a plan view of a TFT according to Patent Document 4. FIG.

Explanation of symbols

１０液晶表示装置
１１，６１ＴＦＴ
１２ＴＦＴ基板
１３ＣＦ基板
１７ソース線
１８ゲート線
２０ソース電極
２１ドレイン電極
２２ゲート電極
２３ゲート絶縁膜
３２真性半導体層
３３Ｎ型半導体層
３５チャネル保護層
３６層間絶縁膜
３７画素電極
４０コンタクトホール 10 Liquid crystal display device
11, 61 TFT
12 TFT substrate
13 CF substrate
17 Source line
18 Gate line
20 Source electrode
21 Drain electrode
22 Gate electrode
23 Gate insulation film
32 Intrinsic Semiconductor Layer
33 N-type semiconductor layer
35 channel protective layer
36 Interlayer insulation film
37 Pixel electrode
40 contact hole

Claims

A liquid crystal display device comprising: a first substrate on which a pixel electrode is formed; a second substrate provided so as to face the first substrate; and a liquid crystal layer provided therebetween,
The first substrate includes an interlayer insulating film provided below the pixel electrode, a plurality of scanning lines formed below the interlayer insulating film so as to extend parallel to each other, and orthogonal to the plurality of scanning lines. A plurality of signal lines formed so as to extend in parallel with each other in the direction and the intersections of the plurality of scanning lines and the plurality of signal lines constitute a matrix as a whole, and corresponding at each intersection A thin film transistor electrically connected to each of the scanning line and the signal line,
The thin film transistor includes a drain electrode formed in an island shape and electrically connected to the pixel electrode through a contact hole formed in the interlayer insulating film, a source electrode disposed around the drain electrode, A liquid crystal display device comprising:

The liquid crystal display device according to claim 1,
The liquid crystal display device, wherein the source electrode surrounds the drain electrode in a U shape.
Liquid crystal display device.

The liquid crystal display device according to claim 1,
The liquid crystal display device, wherein the source electrode surrounds the entire periphery of the drain electrode.