JP2009088888A - Image formation processor - Google Patents
Image formation processor Download PDFInfo
- Publication number
- JP2009088888A JP2009088888A JP2007254837A JP2007254837A JP2009088888A JP 2009088888 A JP2009088888 A JP 2009088888A JP 2007254837 A JP2007254837 A JP 2007254837A JP 2007254837 A JP2007254837 A JP 2007254837A JP 2009088888 A JP2009088888 A JP 2009088888A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- reset
- cpu
- unit
- restart
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
Abstract
Description
本発明は、プリンタや複写機といった画像形成処理装置に関し、より詳しくは、当該装置の正常動作が可能かどうかを正確に判断することができる画像形成処理装置に関する。 The present invention relates to an image forming processing apparatus such as a printer or a copying machine, and more particularly to an image forming processing apparatus that can accurately determine whether the apparatus can operate normally.
プリンタや複写機といった画像形成処理装置では、装置に異常が発生し、正常な動作を確保できないときにリセットして、あらためて再起動するなどのためリセット回路が付設されている。 In an image forming processing apparatus such as a printer or a copying machine, a reset circuit is provided for resetting and restarting when an abnormality occurs in the apparatus and normal operation cannot be ensured.
例えば、画像形成処理装置の制御を行うコントローラ部に電力を供給する電源の電圧が、正常動作を確保できない所定の低電圧になった場合には、低電圧検出部からの低電圧検出リセット信号がCPUに入力されて装置全体を再起動する。 For example, when the voltage of the power source that supplies power to the controller unit that controls the image forming processing apparatus becomes a predetermined low voltage that cannot ensure normal operation, a low voltage detection reset signal from the low voltage detection unit is generated. Input to the CPU to restart the entire device.
また、WDT(ウォッチドッグタイマ)異常検出回路部がCPUからのP−RUN信号を監視して、P−RUN信号が途絶えたときには、CPUが暴走しているものとしてWDT異常検出リセット信号がCPUに入力されて装置全体を再起動する。 When the WDT (watchdog timer) abnormality detection circuit section monitors the P-RUN signal from the CPU and the P-RUN signal is interrupted, it is assumed that the CPU is out of control and a WDT abnormality detection reset signal is sent to the CPU. The entire device is restarted when input.
なおこのほか、コントローラ部への電源投入時には、電圧が所定値に達するまではコントローラ部の起動を抑えておくため、遅延回路からも遅延リセット信号がCPUへ入力されるようになっている。 In addition, when the power to the controller unit is turned on, the delay reset signal is also input to the CPU from the delay circuit in order to suppress the activation of the controller unit until the voltage reaches a predetermined value.
上記の例として、下記特許文献1をあげることが出来る。
しかし、画像形成処理装置が再起動した場合には、処理を行うCPUにリセットがかかるため再起動の要因が何であるかを検知することができないことがあった。 However, when the image forming processing apparatus is restarted, the CPU that performs processing is reset, and it may not be possible to detect the cause of the restart.
そのため、再起動処理に至った要因がわからず、サービスマンが修理を行うにしてもどこに故障があるかを判断することができなかった。 For this reason, the cause of the restart process is not known, and even if the service person repairs, it is impossible to determine where the failure is.
したがって本発明は、上記従来の問題点に鑑み、電源異常状態を確実に検知し、再起動要因を知ることができる画像形成処理装置を提供することを目的とする。 Accordingly, in view of the above-described conventional problems, an object of the present invention is to provide an image forming processing apparatus that can reliably detect an abnormal power supply state and know a restart factor.
上記目的を達成するために本発明の画像形成処理装置は次のような構成からなる。 In order to achieve the above object, the image forming apparatus of the present invention has the following configuration.
電源を監視するためにCPUの電源系を分離する手段と、リセットが接続されているユニットにアクセスし、リセットがかかっているかを確認する手段と、電源異常を検知した際に再起動要因を不揮発性メモリに書き込む手段と、再起動時に不揮発性メモリのデータを読み出し、通常の電源投入時かどうかを判断する手段と、操作部に再起動要因の内容を表示する手段とを備えたことを特徴とする。 A means for separating the power supply system of the CPU to monitor the power supply, a means for accessing the unit to which the reset is connected and confirming whether the reset has been applied, and a restart factor when a power supply abnormality is detected is nonvolatile And a means for reading data from the non-volatile memory at the time of restart, determining whether the power is normally turned on, and a means for displaying the content of the restart factor on the operation unit. And
また本発明は、前記画像形成処理装置において、ユニットのレジスタにアクセスし、レジスタの値がデフォルト値であるかどうかで、リセットがかかっているか否かを判断する手段を備えたことを特徴とする。 Further, the present invention is characterized in that the image forming processing apparatus includes means for accessing a register of the unit and determining whether or not a reset is applied depending on whether or not the value of the register is a default value. .
以上説明したように本実施形態では、装置の電源異常状態を確実に検知することが可能となり、再起動要因を知ることができる画像形成装置を提供することができる。 As described above, according to the present exemplary embodiment, it is possible to reliably detect an abnormal power supply state of the apparatus, and it is possible to provide an image forming apparatus capable of knowing a restart factor.
次に、本発明の詳細を実施例の記述に従って説明する。 Next, details of the present invention will be described in accordance with the description of the embodiments.
以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。 Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
図1は本発明の代表的な実施形態であるコピー機能、プリンタ機能、スキャナ機能等の複合機能を備えた画像形成処理装置(以下、MFPという)の概略構成を示すブロック図である。 FIG. 1 is a block diagram showing a schematic configuration of an image forming processing apparatus (hereinafter referred to as MFP) having a composite function such as a copy function, a printer function, and a scanner function, which is a representative embodiment of the present invention.
図1において、1はMFPコントローラ、2は例えば電子写真方式に従って画像形成を行なうプリンタ、3は原稿読み取りスキャナを示す。このような構成要素1〜構成要素3により、コピー機能、プリンタ機能、スキャナ機能等を有するMFPが構成される。
In FIG. 1, 1 is an MFP controller, 2 is a printer for forming an image in accordance with, for example, an electrophotographic system, and 3 is a document reading scanner.
なお、プリンタ2はシート状の記録媒体(例えば、記録紙)の両面に画像形成を可能なものであればその記録方式は電子写真方式に限定されるものではなく、他の記録方式、例えば、インクジェット方式や熱転写方式などを用いても良い。
The
図2は図1に示したMFPコントローラ1、原稿読み取りスキャナ3の内部構成を示すブロック図である。
FIG. 2 is a block diagram showing the internal configuration of the
まず、MFPコントローラ1の内部構成について述べる。
First, the internal configuration of the
図2において、101はRAM、102はMFPコントローラ1の制御プログラムなどを格納したROM、103はMFPコントローラ1全体を制御するCPU、104は設定情報などを格納するための不揮発性メモリである。
In FIG. 2, 101 is a RAM, 102 is a ROM storing a control program for the
105は主に画像データの画像処理を行うCPU、106はビデオバス、107はIOバスである。
108は画像データの解像度を変換する解像度変換ユニット、109は画像データを圧縮伸張する圧縮/伸張ユニット、110はビデオ出力インタフェース(I/F)、そして、111はビデオ入力インタフェース(I/F)である。 108 is a resolution conversion unit that converts the resolution of image data, 109 is a compression / expansion unit that compresses and decompresses image data, 110 is a video output interface (I / F), and 111 is a video input interface (I / F). is there.
また、112はLANコントローラ(LANcont)、113は例えばTCP/IPプロトコルを採用したイーサネット(登録商標)LAN、116はハードディスクコントローラ(HDcont)、117はハードディスク(HD)、118はユーザインタフェース(UI)コントローラ(UIcont)である。
そして、119はユーザからの指示を受け付けたり、ユーザに機器の状況を表示するなどのスイッチ、キーやディスプレイなどを備えたユーザインタフェース(UI)である。 A user interface (UI) 119 includes a switch, a key, a display, and the like for receiving an instruction from the user and displaying a device status to the user.
なお、イーサネット(登録商標)LAN113を介して別のコンピュータ(不図示)に接続されそのコンピュータからのプリントデータやプリント指示をMFPコントローラに転送することもできる。 It is also possible to connect to another computer (not shown) via the Ethernet (registered trademark) LAN 113 and transfer print data and a print instruction from the computer to the MFP controller.
さらに、114はビデオ出力インタフェースからの画像信号を受信して画像処理を行い、その結果得られた画像信号をプリンタ2に出力するプリンタ画像処理ブロックである。
116は原稿読み取りスキャナ3からの画像信号を入力して画像処理を行い、その結果得られた画像信号をビデオ入力インタフェース111に出力するスキャナ画像処理ユニットである。
次に、原稿読み取りスキャナ3の内部構成について述べる。 Next, the internal configuration of the document reading scanner 3 will be described.
図2において、301はA/Dコンバータ、302はCCDであり、画像原稿の読み取りに用いられる。 In FIG. 2, 301 is an A / D converter, and 302 is a CCD, which is used for reading an image original.
図3は本発明の効果を説明する為に、MFPコントローラ1のリセット回路の接続図である。
FIG. 3 is a connection diagram of the reset circuit of the
図3において、130はCPU103と不揮発性メモリ104に電源を供給する電源系(1)であり、131はCPU105、解像度変換ユニット108、圧縮/伸張ユニット109、ビデオ出力インタフェースI/F 110、ビデオ入力インタフェースI/F 111に電源を供給する電源系(2)である。
In FIG. 3,
132は電源系(2)の電源の状態を監視するリセットICであり、リセットICの出力信号はCPU103の汎用入力ポート133とバッファ134を解して各ユニットのリセット入力端子に接続されている。
次に図4を用いて電源異常検知回路の動作波形を示す。 Next, the operation waveform of the power supply abnormality detection circuit is shown using FIG.
図4において、電源系(2)131の電源が一時的に低下した場合は、リセットIC132が電源低下を検知し、リセット出力信号をイネーブルにする(Lowをドライブする)。
In FIG. 4, when the power supply of the power supply system (2) 131 temporarily decreases, the
リセット信号がイネーブルに変化すると、バッファ134を介して各ユニットにリセットがかかる。
When the reset signal changes to enable, each unit is reset via the
それに伴い、CPU103の汎用入力ポートに接続されているリセット信号もイネーブルとなるため、MFPコントローラ1全体を制御するCPU103は電源に異常が発生したことを検知することができる。
Accordingly, a reset signal connected to the general-purpose input port of the
次に図5を用いて電源異常検知回路が誤動作した時の動作波形を示す。 Next, operation waveforms when the power supply abnormality detection circuit malfunctions will be described with reference to FIG.
図5において、電源系(2)131に異常がない状態であっても、CPU103の汎用入力ポートに接続されているリセット信号が外部からの影響(ノイズや静電気)により一時的に変化することがある。
In FIG. 5, the reset signal connected to the general-purpose input port of the
この場合にMFPコントローラ1全体を制御するCPU103は電源に異常が発生したと誤認識することがあった。
In this case, the
次に図6は本発明適用後の、電源の異常状態を検知する処理を示すフローチャートである。 Next, FIG. 6 is a flowchart showing processing for detecting an abnormal state of the power supply after application of the present invention.
まず、MFPコントローラ1全体を制御するCPU103は、CPU103の汎用入力ポートに接続されているリセット信号が変化したかをポーリングしながら確認する(ステップS601)。
First, the
汎用入力ポートに接続されているリセット信号が変化した場合は、リセット信号がバッファ134を介してリセット入力端子に接続されている各ユニットのレジスタにアクセスする(ステップS602)。 When the reset signal connected to the general-purpose input port changes, the reset signal accesses the register of each unit connected to the reset input terminal via the buffer 134 (step S602).
リセット信号が接続されている各ユニットのレジスタの値がデフォルト値になっているかを判断し、レジスタ値がデフォルト値になっていない場合には、各ユニットのリセットはかかっておらず、外部からの影響(ノイズや静電気)により一時的にCPU103の汎用入力ポートが変化したものと判断し、再度汎用入力ポートが変化したかをポーリングする処理に戻る。
It is judged whether the register value of each unit to which the reset signal is connected is the default value. If the register value is not the default value, the reset of each unit has not been applied. It is determined that the general-purpose input port of the
レジスタ値がデフォルト値になっている場合には、各ユニットにリセットがかかっており、電源に異常が発生したと判断する(ステップS603)。 If the register value is the default value, it is determined that each unit has been reset and an abnormality has occurred in the power supply (step S603).
電源異常が発生したと判断した場合は、CPU103に接続されている不揮発性メモリ104に電源異常が発生したことを示すデータを書き込み(ステップS604)、再起動を行うためにMFPの全て電源を一度すべて落とし(ステップS605)、再度電源を投入する(ステップS606)。
If it is determined that a power supply abnormality has occurred, data indicating that a power supply abnormality has occurred is written in the
再起動処理時に不揮発性メモリ104のデータを読み出し、電源異常により再起動を行ったことを示すデータがあるか確認する(ステップS608)。
Data in the
電源異常により再起動を行ったことを示すデータがなかった場合には、通常の電源投入時であると判断し、通常の動作を開始する(ステップS609)。 If there is no data indicating that the restart has been performed due to power failure, it is determined that the power is normally turned on, and normal operation is started (step S609).
電源異常により再起動を行ったことを示すデータがあった場合には、電源に異常があったため再起動を行ったと判断し、UI109にその旨をエラーとして表示する(ステップS610)。 If there is data indicating that the restart has been performed due to a power supply abnormality, it is determined that the restart has been performed because there is a problem with the power supply, and this is displayed as an error on the UI 109 (step S610).
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254837A JP2009088888A (en) | 2007-09-28 | 2007-09-28 | Image formation processor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007254837A JP2009088888A (en) | 2007-09-28 | 2007-09-28 | Image formation processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088888A true JP2009088888A (en) | 2009-04-23 |
Family
ID=40661739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007254837A Pending JP2009088888A (en) | 2007-09-28 | 2007-09-28 | Image formation processor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088888A (en) |
-
2007
- 2007-09-28 JP JP2007254837A patent/JP2009088888A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080198411A1 (en) | Image forming apparatus and activating method thereof | |
US11006013B2 (en) | Image processing apparatus, having second processor to verify boot program has been altered, method of controlling the same, and storage medium | |
US20200099815A1 (en) | Information processing apparatus, and method of controlling the same | |
JP2015026251A (en) | Information processing device, control method for information processing device, and program | |
US20160187955A1 (en) | Information processing apparatus, information processing method and computer program product | |
JP2006092481A (en) | Information processing apparatus | |
JP2015118540A (en) | Information processing apparatus, control method thereof, storage medium, and program | |
RU2740775C1 (en) | Electronic device and a method of presenting an error when the electronic device is switched off | |
US9148540B2 (en) | Image forming apparatus, controlling method therefor, and storage medium | |
JP6253433B2 (en) | Control device | |
CN107066072B (en) | Electronic device and control method thereof | |
US11829603B2 (en) | Information processing system and image forming apparatus capable of accurately predicting lifetime of semiconductor device, and control method therefor | |
JP2013008228A (en) | Information processing apparatus, printing device and monitoring method | |
JP2009088888A (en) | Image formation processor | |
JP4870098B2 (en) | Electronic device and control method of electronic device | |
US20200213452A1 (en) | Information processing apparatus, control method of the same, and storage medium | |
JP5470124B2 (en) | Electronic device and program for electronic device | |
JP5234430B2 (en) | Managed apparatus, management program, and management method | |
US11126728B2 (en) | Electronic apparatus enabling omission of software tampering detection processing at activation | |
JP2018197991A (en) | Alteration detecting device, control method thereof, and program | |
JP5229568B2 (en) | Information processing device | |
KR100854823B1 (en) | Method and apparatus for detecting error of an image display device | |
JP2016143234A (en) | Information processing device, information processing method, and program | |
JP2016122436A (en) | Information processing device and information processing method | |
US20200177756A1 (en) | Information processing apparatus capable of preventing unintended processing from being performed due to remaining electric charge, control method therefor, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |