JP2009088225A - Method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium - Google Patents

Method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium Download PDF

Info

Publication number
JP2009088225A
JP2009088225A JP2007255711A JP2007255711A JP2009088225A JP 2009088225 A JP2009088225 A JP 2009088225A JP 2007255711 A JP2007255711 A JP 2007255711A JP 2007255711 A JP2007255711 A JP 2007255711A JP 2009088225 A JP2009088225 A JP 2009088225A
Authority
JP
Japan
Prior art keywords
film
electron beam
etching
resist film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007255711A
Other languages
Japanese (ja)
Other versions
JP5141166B2 (en
Inventor
Kaoru Fujiwara
馨 藤原
Teruyuki Hayashi
輝幸 林
Misako Saito
美佐子 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007255711A priority Critical patent/JP5141166B2/en
Publication of JP2009088225A publication Critical patent/JP2009088225A/en
Application granted granted Critical
Publication of JP5141166B2 publication Critical patent/JP5141166B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device capable of improving the etching resistance of a resist film while suppressing throughput from reducing. <P>SOLUTION: A substrate to be processed W, which includes a laminate 901 on which a pattern mask including a resist film 97, an anti-reflection film 96, and a film to be etched 902 are laminated from top in this order, is transported into a first air-tight processing container 2, the surface of the substrate to be processed is irradiated with electron beams in a vacuum atmosphere at a level of energy that improves the etching resistance of the resist film 97 but does not give etching resistance to the anti-reflection film 96, and then the substrate to be processed is transported in a second air-tight processing container 3 and the anti-reflection film 97 and the film to be etched 902 are etched via the pattern mask. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、被エッチング膜をエッチングする際のマスクとなるレジスト膜のエッチング耐性を向上させる技術に関する。   The present invention relates to a technique for improving the etching resistance of a resist film serving as a mask when etching a film to be etched.

一般に半導体デバイス(半導体装置)の製造工程においては、フォトリソグラフィ技術を利用して被処理基板である半導体ウエハ(以下、ウエハという。)上に多層化された微細な配線構造を形成している。フォトリソグラフィ技術においては、例えば絶縁膜等の被エッチング膜の上層側に開口部を備えたマスクを積層し、この開口部を介して被エッチング膜をエッチングした後、このマスクをアッシング工程にて灰化して除去することにより配線構造をパターニングしている。   In general, in a manufacturing process of a semiconductor device (semiconductor device), a multilayered fine wiring structure is formed on a semiconductor wafer (hereinafter referred to as a wafer) that is a substrate to be processed by using a photolithography technique. In the photolithography technique, for example, a mask having an opening is stacked on an upper layer side of an etching target film such as an insulating film, and the etching target film is etched through the opening, and then the ashing process is performed on the mask. The wiring structure is patterned by forming and removing.

マスクは、被処理基板表面に感光性の樹脂からなるレジスト膜を塗布し、露光、現像工程を経てこのレジスト膜に前述の配線構造に対応した開口部をパターニングすることにより形成され、このレジスト膜として用いる樹脂には露光光源の波長に対する透過性やエッチング耐性等の様々な性能が要求される。このような要求に対し、近年の半導体デバイス配線構造の更なる微細化に伴って採用された、例えばメタクリルポリマー等をはじめとするArFエキシマレーザ(波長193nm)に対応したレジスト膜用の樹脂(以下、ArF用レジストという)は、従来のKrFエキシマレーザ(波長248nm)にて用いられていた芳香族系ポリマーと比較してエッチング耐性が低い。このため、エッチングの際にレジスト膜が削れてしまい、ストライエーションと呼ばれる開口内壁の縦縞の発生といったエッチング不良を引き起こすおそれがある。   The mask is formed by coating a resist film made of a photosensitive resin on the surface of the substrate to be processed, and patterning openings corresponding to the above-described wiring structure in the resist film through exposure and development processes. The resin used in the process is required to have various performances such as transparency to the wavelength of the exposure light source and etching resistance. Responding to such demands, resin for resist films (hereinafter referred to as “ArF excimer lasers such as methacrylic polymer) (wavelength: 193 nm), which has been adopted with the further miniaturization of semiconductor device wiring structures in recent years. The resist for ArF) has a lower etching resistance than the aromatic polymer used in the conventional KrF excimer laser (wavelength 248 nm). For this reason, the resist film is shaved during etching, which may cause etching defects such as the occurrence of vertical stripes on the inner wall of the opening called striation.

このような問題に対して特許文献1には、レジスト膜や反射防止膜に対して50keVの加速電圧で電子線を照射することによりこれらの膜を変性させてエッチング耐性を向上させた後、酸化膜のエッチングを行う技術が記載されている。また反射防止膜の上にレジストパターンを積層した場合には、反射防止膜をエッチングした上でレジストパターンに対して電子線を照射することも記載されている。これは、この状態で電子線照射を行うとレジストパターンの開口部に露出している反射防止膜もエッチング耐性を持ってしまうためと思われる。   In order to solve such a problem, Patent Document 1 discloses that the resist film and the antireflection film are irradiated with an electron beam at an acceleration voltage of 50 keV to modify these films to improve etching resistance, and then oxidized. A technique for etching a film is described. It also describes that when a resist pattern is laminated on the antireflection film, the resist pattern is irradiated with an electron beam after etching the antireflection film. This is probably because when the electron beam irradiation is performed in this state, the antireflection film exposed at the opening of the resist pattern also has etching resistance.

しかしながらこの方法によれば、反射防止膜とレジスト膜とを積層した場合には、反射防止膜をエッチングした後に電子線照射を行わなければならず、これらの処理は互いに異なったモジュールで行わなければならない。このためエッチングモジュールで反射防止膜をエッチングし、続いて電子線照射モジュールにて電子線照射を行い、更にエッチングモジュールにて被エッチング膜のエッチングを行うという工程が必要となるため、スループットの向上の観点からは更なる改善の余地があった。
特開2000−221699号公報::第0003段落〜第0004段落、第0029段落〜第0032段落、図2
However, according to this method, when an antireflection film and a resist film are laminated, electron beam irradiation must be performed after etching the antireflection film, and these processes must be performed in different modules. Don't be. For this reason, the process of etching the antireflection film with the etching module, subsequently irradiating the electron beam with the electron beam irradiation module, and further etching the film to be etched with the etching module is required. There was room for further improvement from the point of view.
JP 2000-221699 A: Paragraphs 0003 to 0004, 0029 to 0032, FIG.

本発明はこのような事情に基づいて行われたものであり、その目的はスループットの低下を抑えつつ、レジスト膜のエッチング耐性を向上させることの可能な半導体装置の製造方法、半導体製造装置及び前記製造方法を記憶した記憶媒体を提供することにある。   The present invention has been made based on such circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device, a semiconductor manufacturing apparatus, and a semiconductor manufacturing apparatus capable of improving the etching resistance of a resist film while suppressing a decrease in throughput. It is to provide a storage medium storing a manufacturing method.

本発明に係わる半導体装置の製造方法は、レジスト膜からなるパターンマスク、反射防止膜及び被エッチング膜が上からこの順に積層された積層体を備えた被処理基板を、気密な第1の処理容器内に搬入する工程と、
前記第1の処理容器内にて、真空雰囲気下で、前記レジスト膜のエッチング耐性を向上させるが前記反射防止膜にはエッチング耐性を与えない程度のエネルギーで被処理基板の表面に対して電子線を照射する工程と、
その後、前記被処理基板を前記第1の処理容器より、気密な第2の処理容器内に搬送し、この第2の処理容器内にて前記レジスト膜からなるパターンマスクを介して前記反射防止膜及び被エッチング膜をエッチングする工程と、を含むことを特徴とする。
A method for manufacturing a semiconductor device according to the present invention includes: a substrate to be processed having a laminated body in which a pattern mask made of a resist film, an antireflection film, and an etching target film are stacked in this order from the top; A process of carrying in,
In the first processing container, an electron beam is applied to the surface of the substrate to be processed with energy sufficient to improve the etching resistance of the resist film in a vacuum atmosphere but not to provide etching resistance to the antireflection film. Irradiating with,
Thereafter, the substrate to be processed is transferred from the first processing container into an airtight second processing container, and the antireflection film is formed in the second processing container through a pattern mask made of the resist film. And a step of etching the film to be etched.

ここで前記電子線は電子銃または中和銃より照射され、前記レジスト膜はArF用レジスト膜、KrF用レジスト膜、EUV用レジスト膜及びEB用レジスト膜からなるレジスト膜群から選択されたものであり、当該電子線を加速する加速電圧が0.1keV以上、1.8keV以下の範囲内であることが好適である。   The electron beam is irradiated from an electron gun or a neutralizing gun, and the resist film is selected from a resist film group consisting of an ArF resist film, a KrF resist film, an EUV resist film, and an EB resist film. It is preferable that the acceleration voltage for accelerating the electron beam is in the range of 0.1 keV to 1.8 keV.

次に、本発明に係る半導体製造装置は、パターンマスクを構成するレジスト膜、反射防止膜及び被エッチング膜が上からこの順に積層された被処理基板に対して処理を行う半導体製造装置において、
基板搬送手段が設けられ、真空雰囲気で被処理基板を搬送する真空搬送室と、
この真空搬送室に気密に接続され、被処理基板を載置する載置台が設けられた処理容器と、前記載置台に載置された被処理基板に対して、レジスト膜の耐エッチング性を向上させるが、前記反射防止膜には耐エッチング性を与えない程度のエネルギーで電子線を照射する電子線照射手段と、を含む電子線照射モジュールと、
前記真空搬送室に気密に接続され、被処理基板を載置する載置台が設けられた処理容器と、前記載置台に載置された被処理基板に対してプラズマによりエッチングを行うための手段と、を備えたエッチングモジュールと、
前記電子線照射モジュールにて電子線が照射された被処理基板を、前記基板搬送手段を介して前記エッチングモジュールに搬入し、当該エッチングモジュールにて、被処理基板上の前記反射防止膜及び被エッチング膜をプラズマによりエッチングするように制御信号を出力する制御部と、を備えたことを特徴とする。
Next, a semiconductor manufacturing apparatus according to the present invention is a semiconductor manufacturing apparatus that processes a substrate to be processed in which a resist film, an antireflection film, and an etching target film constituting a pattern mask are stacked in this order from above.
A substrate transfer means is provided, and a vacuum transfer chamber for transferring a substrate to be processed in a vacuum atmosphere;
Etching resistance of the resist film is improved with respect to the processing container that is hermetically connected to the vacuum transfer chamber and provided with a mounting table on which the processing substrate is mounted, and the processing substrate mounted on the mounting table. An electron beam irradiation module that irradiates an electron beam with energy that does not give etching resistance to the antireflection film, and
A processing vessel that is airtightly connected to the vacuum transfer chamber and provided with a mounting table on which the substrate to be processed is mounted, and means for etching the processing substrate mounted on the mounting table by plasma with plasma An etching module comprising:
The substrate to be processed irradiated with the electron beam by the electron beam irradiation module is carried into the etching module through the substrate transfer means, and the antireflection film and the etching target on the substrate to be processed are etched by the etching module. And a control unit that outputs a control signal so as to etch the film with plasma.

また、この半導体製造装置において、大気雰囲気と前記真空搬送室との間で被処理基板を搬送するときに一旦被処理基板が搬入されるロードロック室と、このロードロック室内の雰囲気を大気雰囲気と真空雰囲気との間で切り替える手段と、を備えたロードロックモジュールが設けられ、前記電子線照射モジュールの処理容器は前記ロードロック室を兼用するように構成してもよい。   Further, in this semiconductor manufacturing apparatus, when the substrate to be processed is transferred between the air atmosphere and the vacuum transfer chamber, the load lock chamber into which the substrate to be processed is once loaded, and the atmosphere in the load lock chamber as the air atmosphere. And a means for switching between a vacuum atmosphere and a processing container of the electron beam irradiation module may be configured to also serve as the load lock chamber.

ここで前記レジスト膜はArF用レジスト膜、KrF用レジスト膜、EUV用レジスト膜及びEB用レジスト膜からなるレジスト膜群から選択されたものであり、前記電子線照射手段により照射される電子線の加速電圧が0.1keV以上、1.8keV以下の範囲内であることが好適であり、また前記反射防止膜は、芳香族系ポリマーであることが好ましい。   Here, the resist film is selected from a resist film group consisting of an ArF resist film, a KrF resist film, an EUV resist film, and an EB resist film. The resist film is an electron beam irradiated by the electron beam irradiation means. The acceleration voltage is preferably in the range of 0.1 keV to 1.8 keV, and the antireflection film is preferably an aromatic polymer.

この他、本発明に係る記憶媒体は、半導体製造装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、前記プログラムは既述したいずれかの半導体装置の製造方法を実行するためにステップが組まれていることを特徴とする。   In addition, a storage medium according to the present invention is a storage medium that is used in a semiconductor manufacturing apparatus and stores a program that runs on a computer. The program executes any of the semiconductor device manufacturing methods described above. It is characterized in that steps are set up for this purpose.

本発明によれば、レジスト膜のエッチング耐性を確保しつつ反射防止膜についてはエッチング耐性を与えない程度のエネルギーの電子線をレジスト膜に照射しているので、レジスト膜のエッチング耐性を向上させてエッチング不良を抑えることができる。また電子線照射の後、連続して反射防止膜及び被エッチング膜のエッチングをすることができ、電子線の照射という前工程が加わることによるスループットの低下を抑えることができる。   According to the present invention, since the resist film is irradiated with an electron beam having an energy that does not give etching resistance to the antireflection film while ensuring the etching resistance of the resist film, the etching resistance of the resist film is improved. Etching defects can be suppressed. In addition, after the electron beam irradiation, the antireflection film and the etching target film can be continuously etched, and a decrease in throughput due to the addition of a pre-process of electron beam irradiation can be suppressed.

以下、本発明の半導体装置の製造方法を実施するための半導体製造装置の実施の形態について説明する。図1はいわゆるマルチチャンバシステムと呼ばれる半導体製造装置1の全体構成であり、この半導体製造装置1は、被処理基板であるウエハWを所定枚数収納したキャリアCが搬入されるロードポート11と、大気雰囲気下でウエハWを搬送するローダモジュール12と、室内を常圧雰囲気と真空雰囲気とに切り替えてウエハWを待機させるためのロードロック室13と、真空雰囲気下でウエハWを搬送する真空搬送室であるトランスファモジュール14と、搬入されたウエハWにプロセス処理を施すための例えば4個の処理モジュール2、3a〜3cと、を備えている。ここで、処理モジュール2はウエハW表面に形成されたレジスト膜のエッチング耐性を向上させるための電子線照射モジュール2であり、処理モジュール3a〜3cはエッチングモジュール3a〜3cである。半導体製造装置1内の各機器は、ウエハWの搬入方向に対してロードポート11、ローダモジュール12、ロードロック室13、トランスファモジュール14、処理モジュール2、3a〜3cの順で並んでおり、隣り合う機器同士はドア111やゲートバルブG1〜G3を介して気密に接続されている。また前述のロードロック室13は、当該ロードロック室13内の雰囲気を大気雰囲気と真空雰囲気との間で切り替えるための、例えば図示しない真空ポンプや圧力調整バルブ等と共にロードロックモジュールを構成している。なお、以下の説明においてはロードポート11の設置されている方向を手前側として説明する。   Embodiments of a semiconductor manufacturing apparatus for carrying out the semiconductor device manufacturing method of the present invention will be described below. FIG. 1 shows the overall configuration of a semiconductor manufacturing apparatus 1 called a so-called multi-chamber system. This semiconductor manufacturing apparatus 1 includes a load port 11 into which a carrier C storing a predetermined number of wafers W, which are substrates to be processed, and an atmosphere. A loader module 12 for transferring the wafer W under an atmosphere, a load lock chamber 13 for switching the room between a normal pressure atmosphere and a vacuum atmosphere to wait for the wafer W, and a vacuum transfer chamber for transferring the wafer W under a vacuum atmosphere A transfer module 14 and, for example, four processing modules 2, 3 a to 3 c for performing process processing on the loaded wafer W. Here, the processing module 2 is an electron beam irradiation module 2 for improving the etching resistance of the resist film formed on the surface of the wafer W, and the processing modules 3a to 3c are etching modules 3a to 3c. The devices in the semiconductor manufacturing apparatus 1 are arranged in the order of the load port 11, the loader module 12, the load lock chamber 13, the transfer module 14, and the processing modules 2, 3 a to 3 c in the wafer W loading direction. The matching devices are hermetically connected via the door 111 and the gate valves G1 to G3. The load lock chamber 13 described above constitutes a load lock module together with, for example, a vacuum pump and a pressure adjustment valve (not shown) for switching the atmosphere in the load lock chamber 13 between an air atmosphere and a vacuum atmosphere. . In the following description, the direction in which the load port 11 is installed will be described as the front side.

ロードポート11は、ローダモジュール12の前面に列設された3個の載置台から構成され、外部から搬送され、ロードポート11上に載置されたキャリアCを半導体製造装置1本体と接続する役割を果たす。半導体製造装置1の内部にはキャリアCからウエハWを1枚ずつ取り出して搬送するための、回転、伸縮、昇降及び左右への移動自在な第1の基板搬送手段121が設置されている。   The load port 11 is composed of three mounting tables arranged in front of the loader module 12, and serves to connect the carrier C transported from the outside and mounted on the load port 11 to the main body of the semiconductor manufacturing apparatus 1. Fulfill. Inside the semiconductor manufacturing apparatus 1, a first substrate transfer means 121 that is capable of rotating, expanding and contracting, raising and lowering and moving left and right is provided for taking out and transferring the wafers W from the carrier C one by one.

ロードロック室13は、手前側から見て左右に2台並んだ状態でローダモジュール12とトランスファモジュール14との間に介設されている。各ロードロック室13は、搬入されたウエハWの載置される載置台131を備え、各々のロードロック室13を常圧雰囲気と真空雰囲気とに切り替えるための図示しない真空ポンプ及びリーク弁と接続されている。トランスファモジュール14は、その平面形状が例えば細長い六角形状に形成され、手前側の2辺は既述のロードロック室13と接続されると共に、対向する2つの長辺に処理モジュール2、3a〜3cが接続されている。トランスファモジュール14には、ロードロック室13と各処理モジュール2、3a〜3cとの間で真空雰囲気にてウエハWを搬送するための、回転及び伸縮自在な第2の基板搬送手段141が設置されるとともに、その内部を真空雰囲気に保つための図示しない真空ポンプが接続されている。   The load lock chamber 13 is interposed between the loader module 12 and the transfer module 14 in a state where two load lock chambers 13 are arranged side by side when viewed from the front side. Each load lock chamber 13 includes a mounting table 131 on which the loaded wafer W is placed, and is connected to a vacuum pump and a leak valve (not shown) for switching each load lock chamber 13 between a normal pressure atmosphere and a vacuum atmosphere. Has been. The planar shape of the transfer module 14 is formed in, for example, an elongated hexagonal shape, and the two sides on the front side are connected to the load lock chamber 13 described above, and the processing modules 2, 3 a to 3 c are arranged on the two opposing long sides. Is connected. The transfer module 14 is provided with a second substrate transfer means 141 that can rotate and expand and contract to transfer the wafer W between the load lock chamber 13 and each of the processing modules 2, 3 a to 3 c in a vacuum atmosphere. In addition, a vacuum pump (not shown) is connected to keep the inside in a vacuum atmosphere.

次に上記トランスファモジュール14と接続された処理モジュール2、3a〜3cのうち、レジスト膜のエッチング耐性を向上させるための電子線照射モジュール2の構成について図2、図3を参照しながら説明する。電子線照射モジュール2は例えば内部が密閉空間となる真空チャンバーとして構成された処理容器(第1の処理容器)21と、この処理容器21内の底板中央に固定された載置台22と、載置台22の上方に当該載置台22と対向するように設けられた単独または複数本、例えば19本の電子管23とを備えている。   Next, the structure of the electron beam irradiation module 2 for improving the etching resistance of the resist film among the processing modules 2, 3a to 3c connected to the transfer module 14 will be described with reference to FIGS. The electron beam irradiation module 2 includes, for example, a processing container (first processing container) 21 configured as a vacuum chamber whose inside is a sealed space, a mounting table 22 fixed to the center of the bottom plate in the processing container 21, and a mounting table A single or a plurality of, for example, 19 electron tubes 23 provided so as to face the mounting table 22 are provided above 22.

処理容器21は、第2の処理容器と同様にアルミニウム等で構成され、その底板に設けられた排気口211には排気管212を介して例えば真空ポンプからなる真空排気手段213が設けられていて処理容器21内を高真空状態に保つことができるようになっている。また、処理容器21側面の上部には吸気口216が設けられており、この吸気口216はメインバルブ218の介設された吸気管217と接続されていて不活性ガスを処理容器21内に導入することにより、処理容器21内の圧力をトランスファモジュール14と同程度にすることができる。また図中、214は処理容器21内にウエハWを搬入出するための搬送口であり、215はこの搬送口214を開閉するためのゲートバルブである。   The processing vessel 21 is made of aluminum or the like, similar to the second processing vessel, and an exhaust port 211 provided in the bottom plate thereof is provided with a vacuum exhaust means 213 including, for example, a vacuum pump via an exhaust pipe 212. The inside of the processing container 21 can be maintained in a high vacuum state. In addition, an intake port 216 is provided at the upper part of the side surface of the processing container 21, and the intake port 216 is connected to an intake pipe 217 provided with a main valve 218 so as to introduce an inert gas into the processing container 21. By doing so, the pressure in the processing container 21 can be made comparable to that of the transfer module 14. In the figure, reference numeral 214 denotes a transfer port for loading and unloading the wafer W into and from the processing container 21, and reference numeral 215 denotes a gate valve for opening and closing the transfer port 214.

載置台22はアルミニウム等により構成され、ウエハW表面を既述の電子管23に対向させた状態でウエハWを保持する役割を果たす。載置台22は不図示の昇降ピンを備え、当該昇降ピンを介してトランスファモジュール14内の第2の基板搬送手段141と、当該載置台22との間でウエハWの受け渡しを行うことができる。   The mounting table 22 is made of aluminum or the like, and plays a role of holding the wafer W with the surface of the wafer W facing the electron tube 23 described above. The mounting table 22 includes lifting pins (not shown), and the wafer W can be transferred between the second substrate transfer means 141 in the transfer module 14 and the mounting table 22 via the lifting pins.

電子管23は、例えば陰極と加速陽極とを備えた周知の熱電子放出型の電子銃として構成され、載置台22上に載置されたウエハWの表面に所定の加速度電圧が印加された電子線を照射する電子線照射手段としての役割を果たす。電子管23は、例えば図3に示すように載置台22に載置されたウエハW(図中、破線で表してある)の全面に電子線を照射することができるように、処理容器21天井部の円形の領域に均等に設置されている。なお電子線照射手段は、上記の熱電子放出型の電子銃からなる電子管23に限定されず、例えば電界放出型の電子銃でもよいし、ウエハW等の試料の帯電防止を目的としてこの試料表面に電子を照射するための中和銃であってもよい。   The electron tube 23 is configured as a known thermionic emission type electron gun having a cathode and an acceleration anode, for example, and an electron beam in which a predetermined acceleration voltage is applied to the surface of the wafer W placed on the placement table 22. It plays a role as an electron beam irradiation means for irradiating. For example, as shown in FIG. 3, the electron tube 23 can irradiate the entire surface of the wafer W (shown by a broken line in the drawing) placed on the mounting table 22 with the ceiling portion of the processing vessel 21. Are evenly installed in a circular area. The electron beam irradiating means is not limited to the electron tube 23 formed of the above-described thermionic emission type electron gun. For example, a field emission type electron gun may be used. It may be a neutralizing gun for irradiating with electrons.

これらの電子管23は、コントロールボックス231を介して高圧直流の加速電源232に接続されており、この加速電源232より各電子管23に高電圧が印加されて電子線が放射されるようになっている。   These electron tubes 23 are connected to a high-voltage DC acceleration power source 232 via a control box 231, and a high voltage is applied to each electron tube 23 from the acceleration power source 232 so that an electron beam is emitted. .

次に、残る処理モジュール3a〜3cであるエッチングモジュール3a〜3cについて図4の縦断面図を参照しながら説明する。半導体製造装置1は後述する電子線照射モジュール2とエッチングモジュール3a〜3cとの間での処理時間の差を吸収するため、例えば同じ性能を備えた3台のエッチングモジュール3a〜3cを備えている。これら3台のエッチングモジュール3a〜3cは互いに共通の構造を備えているので、図4においてはこれらを総括的に示した符号「3」を付してある。図4に示したエッチングモジュール3は、周知の平行平板型のプラズマエッチングモジュールとして構成され、例えば内部が密閉空間となる真空チャンバーとして構成された処理容器(第2の処理容器)31と、この処理容器31内の底板中央に固定された載置台32と、載置台32の上方に当該載置台32と対向するように設けられた上部電極33と、を備えている。   Next, the remaining processing modules 3a to 3c, which are etching modules 3a to 3c, will be described with reference to the longitudinal sectional view of FIG. The semiconductor manufacturing apparatus 1 includes, for example, three etching modules 3a to 3c having the same performance in order to absorb a difference in processing time between an electron beam irradiation module 2 and an etching module 3a to 3c, which will be described later. . Since these three etching modules 3a to 3c have a common structure to each other, in FIG. 4, reference numeral “3”, which generally indicates them, is attached. The etching module 3 shown in FIG. 4 is configured as a well-known parallel plate type plasma etching module. For example, a processing container (second processing container) 31 configured as a vacuum chamber whose inside is a sealed space, and this processing A mounting table 32 fixed to the center of the bottom plate in the container 31 and an upper electrode 33 provided above the mounting table 32 so as to face the mounting table 32 are provided.

処理容器31はアルミニウム等で構成されると共に電気的に接地されており、処理容器31の底板に設けられた排気口311には排気管312を介して例えば真空ポンプ等からなる真空排気手段313が接続されている。処理容器31の側面にはウエハWの搬送口314が設けられており、この搬送口314はゲートバルブ315によって開閉可能となっている。   The processing container 31 is made of aluminum or the like and is electrically grounded, and a vacuum exhaust means 313 including, for example, a vacuum pump is connected to an exhaust port 311 provided in the bottom plate of the processing container 31 via an exhaust pipe 312. It is connected. A transfer port 314 for the wafer W is provided on the side surface of the processing container 31, and the transfer port 314 can be opened and closed by a gate valve 315.

載置台32は、下部電極321とこの下部電極321を下方から支持する支持体322とから構成され、支持体322は処理容器31の底面に絶縁部材323を介して配設されている。図中、324は高圧直流電圧の印加により載置台32上にウエハWを静電吸着するための静電チャックであり、325は処理容器31内に発生したプラズマを載置台32上に集束させるためのフォーカスリングである。また、326は載置台32を温度調整するための温調流路であり、327はHe(ヘリウム)ガス等の熱伝導性ガスをウエハWの裏面にバックサイドガスとして供給するガス供給路である。また、載置台32は不図示の昇降ピンを備え、当該昇降ピンを介してトランスファモジュール14内の第2の基板搬送手段141と、当該載置台32との間でウエハWの受け渡しを行うことができるようになっている。   The mounting table 32 includes a lower electrode 321 and a support body 322 that supports the lower electrode 321 from below. The support body 322 is disposed on the bottom surface of the processing container 31 via an insulating member 323. In the figure, reference numeral 324 denotes an electrostatic chuck for electrostatically adsorbing the wafer W onto the mounting table 32 by applying a high-voltage DC voltage, and reference numeral 325 is used to focus the plasma generated in the processing vessel 31 on the mounting table 32. The focus ring. Reference numeral 326 denotes a temperature control flow path for adjusting the temperature of the mounting table 32, and reference numeral 327 denotes a gas supply path for supplying a heat conductive gas such as He (helium) gas to the back surface of the wafer W as a backside gas. . The mounting table 32 includes lifting pins (not shown), and the wafer W can be transferred between the second substrate transfer means 141 in the transfer module 14 and the mounting table 32 via the lifting pins. It can be done.

下部電極321は整合器302を介して周波数が例えば13.56MHzのバイアス印加用の高周波電源301と接続されていると共に、ハイパスフィルタ(HPF)303を介して接地されている。一方、上部電極33は中空状に形成され、多数の処理ガス供給孔331を備えたガスシャワーヘッドを構成している。また上部電極33の上面中央には処理ガス供給管332が設けられ、この処理ガス供給管332は絶縁部材333を介して処理容器31の上面中央を貫通している。そしてこの処理ガス供給管332の上流には処理ガス供給部334が接続されており、図示しないバルブや流量制御部によって、ウエハW上に積層された各種の膜をエッチングするための各種エッチングガス(CF、CO、CO)及びエッチングガスの濃度を調整するためのアルゴン(Ar)ガス、またアッシング用のOガスの供給量及びその給断の制御を行うことができるようになっている。 The lower electrode 321 is connected to a bias applying high frequency power supply 301 having a frequency of, for example, 13.56 MHz via a matching unit 302 and grounded via a high pass filter (HPF) 303. On the other hand, the upper electrode 33 is formed in a hollow shape and constitutes a gas shower head provided with a large number of process gas supply holes 331. Further, a processing gas supply pipe 332 is provided at the center of the upper surface of the upper electrode 33, and the processing gas supply pipe 332 passes through the center of the upper surface of the processing container 31 through an insulating member 333. A processing gas supply unit 334 is connected upstream of the processing gas supply pipe 332, and various etching gases (for etching various films stacked on the wafer W by a valve or a flow rate control unit (not shown)). The supply amount of argon (Ar) gas for adjusting the concentration of CF 4 , CO, CO 2 ) and the etching gas, and O 2 gas for ashing and the supply / disconnection of the gas can be controlled. .

また上部電極33は、整合器336を介して、下部電極321側の高周波電源301よりも周波数の高い例えば60MHzのプラズマ発生用の高周波電源335と接続されており、またローパスフィルタ(LPF)337を介して接地されている。   Further, the upper electrode 33 is connected to a high-frequency power source 335 for generating plasma of 60 MHz, for example, having a higher frequency than the high-frequency power source 301 on the lower electrode 321 side via a matching unit 336, and a low-pass filter (LPF) 337 is connected to the upper electrode 33. Is grounded.

図1〜図2、図4に示すように、半導体製造装置1本体及び各処理モジュール2、3a〜3cは制御部4と接続されている。制御部4は、例えば図示しないCPUとプログラムとを備えたコンピュータからなり、プログラムにはこれら半導体製造装置1及び処理モジュール2、3a〜3cの作用、つまりロードポート11と処理モジュール2、3a〜3cとの間でのウエハWを搬送するシーケンスや電子線照射モジュール2内におけるウエハWへの照射タイミングや照射時間の調節、またエッチングモジュール3a〜3c内でのエッチングシーケンスに係る制御等についてのステップ(命令)群が組まれており、各基板搬送手段121、141や処理モジュール2、3a〜3c等に対してこれらのこれらのステップに基づく制御信号を出力する役割を果たす。このプログラムは、例えばハードディスク、コンパクトディスク、マグネットオプティカルディスク、メモリーカード等の記憶媒体に格納され、そこからコンピュータにインストールされる。   As shown in FIGS. 1 to 2 and 4, the main body of the semiconductor manufacturing apparatus 1 and the processing modules 2, 3 a to 3 c are connected to the control unit 4. The control unit 4 is composed of, for example, a computer including a CPU and a program (not shown). The program includes the operations of the semiconductor manufacturing apparatus 1 and the processing modules 2, 3a to 3c, that is, the load port 11 and the processing modules 2, 3a to 3c. Steps for controlling the sequence of transporting the wafer W to and from the wafer, adjusting the irradiation timing and irradiation time of the wafer W in the electron beam irradiation module 2, and controlling the etching sequence in the etching modules 3a to 3c ( Command) group, and plays a role of outputting control signals based on these steps to each of the substrate transfer means 121, 141 and the processing modules 2, 3a to 3c. This program is stored in a storage medium such as a hard disk, a compact disk, a magnetic optical disk, or a memory card, and installed in the computer therefrom.

次に、以上に説明した構成を備えた半導体製造装置1を用いてウエハWのエッチングを行う半導体装置の製造工程について図5を参照しながら説明する。図5は当該半導体装置の製造工程において半導体装置が段階的に製造されていく様子を示した断面図である。以下の説明においては、ウエハW本体であるシリコン基板91上に積層された被エッチング膜902としての下側絶縁膜92、ゲート電極膜93、上側絶縁膜94にゲートパターンを形成するためのエッチングを行う工程について説明する。   Next, a semiconductor device manufacturing process for etching the wafer W using the semiconductor manufacturing apparatus 1 having the configuration described above will be described with reference to FIG. FIG. 5 is a cross-sectional view showing how the semiconductor device is manufactured in stages in the manufacturing process of the semiconductor device. In the following description, etching for forming a gate pattern on the lower insulating film 92, the gate electrode film 93, and the upper insulating film 94 as the etching target film 902 laminated on the silicon substrate 91 which is the main body of the wafer W is performed. The process to be performed will be described.

まず図1に示すように、内部にウエハWを格納したキャリアCが半導体製造装置1正面のロードポート11上に載置されると、ウエハWは、第1の基板搬送手段121によってキャリアCより取り出され、ローダモジュール12内を搬送されて左右いずれかのロードロック室13に受け渡されて待機する。そしてロードロック室13内が真空雰囲気となったら、第2の基板搬送手段141によってロードロック室13より取り出され真空雰囲気のトランスファモジュール14内に搬入される。   First, as shown in FIG. 1, when the carrier C storing the wafer W therein is placed on the load port 11 on the front surface of the semiconductor manufacturing apparatus 1, the wafer W is transferred from the carrier C by the first substrate transfer means 121. It is taken out, transported through the loader module 12, delivered to either the left or right load lock chamber 13 and waits. When the inside of the load lock chamber 13 becomes a vacuum atmosphere, it is taken out from the load lock chamber 13 by the second substrate transfer means 141 and carried into the transfer module 14 in a vacuum atmosphere.

このとき、ウエハWには図5(a)に示すように、既述の被エッチング膜902の上層に、エッチング耐性を補強するためのボトムレジスト膜95、レジスト膜露光の際に入射光の反射を防止するための反射防止膜96及びゲートパターンに対応する開口部971の形成されたフォトレジスト膜97が下側からこの順に積層されている。ここで本実施の形態に係るウエハW表面に塗布されているフォトレジスト膜97は、ArFエキシマレーザを用いた露光に用いられるArF用レジスト膜であり、例えば(-CHC(CH)(COOR)-)(Rはアダマンチル基やラクトン基等の保護基)を構成単位とするメタクリルポリマーにより構成されている。これに対して反射防止膜96やボトムレジスト膜95は例えば(-CHCHCOH-)を構成単位とする芳香族系ポリマーにより構成されている。以下、被エッチング膜902、ボトムレジスト膜95、反射防止膜96及びフォトレジスト膜97の積層構造体を積層体901と呼ぶ。 At this time, on the wafer W, as shown in FIG. 5A, the bottom resist film 95 for reinforcing etching resistance is formed on the etching target film 902, and the incident light is reflected when the resist film is exposed. A photoresist film 97 in which an opening portion 971 corresponding to the gate pattern and a photoresist film 97 for preventing the above are stacked in this order from the lower side. Here, the photoresist film 97 applied to the surface of the wafer W according to the present embodiment is an ArF resist film used for exposure using an ArF excimer laser, for example, (—CH 2 C (CH 3 ) ( COOR)-) n (R is a methacrylic polymer having a structural unit such as an adamantyl group or a lactone group). On the other hand, the antireflection film 96 and the bottom resist film 95 are made of, for example, an aromatic polymer having (—CH 2 CHC 6 H 4 OH—) n as a structural unit. Hereinafter, the laminated structure of the etching target film 902, the bottom resist film 95, the antireflection film 96, and the photoresist film 97 is referred to as a laminated body 901.

このような積層構造を備えたウエハWは、フォトレジスト膜97のエッチング耐性を向上させるため、まず電子線照射モジュール2に搬入される。図2に示す載置台22上にウエハWが載置されると、ゲートバルブ215、メインバルブ218を閉じて処理容器21内を例えば133.2×10−3Pa(1.0×10−3Torr)の高真空状態とした後、加速電圧が0.1〜1.8keVの範囲の条件、例えば1.5keVの条件にて各電子管23より例えばウエハWの全面に電子線を例えば単位面積あたり1.0×10−9秒間照射する。このとき、照射された電子線は、図5(b)に示すように例えばウエハW表面に塗布されたフォトレジスト膜97に照射されると共に、フォトレジスト膜97の開口部971を介して反射防止膜96にも照射される。また、このときのウエハWの温度は、キャリアCからの搬出時と同じ室温程度である。 The wafer W having such a laminated structure is first carried into the electron beam irradiation module 2 in order to improve the etching resistance of the photoresist film 97. When the wafer W is mounted on the mounting table 22 shown in FIG. 2, the gate valve 215 and the main valve 218 are closed, and the inside of the processing container 21 is, for example, 133.2 × 10 −3 Pa (1.0 × 10 −3). Torr) is set to a high vacuum state, and an electron beam is applied to, for example, the entire surface of the wafer W from each electron tube 23 under a condition where the acceleration voltage is in the range of 0.1 to 1.8 keV, for example, 1.5 keV. Irradiate for 1.0 × 10 −9 seconds. At this time, as shown in FIG. 5B, the irradiated electron beam is applied to, for example, a photoresist film 97 applied to the surface of the wafer W, and the reflection is prevented through the opening 971 of the photoresist film 97. The film 96 is also irradiated. Further, the temperature of the wafer W at this time is about the same room temperature as when the wafer C is unloaded.

ここで発明者らは、既述のようにメタクリルポリマーにより構成されるArF用レジストを原料とするフォトレジスト膜97に電子線を照射すると、照射を行わない場合に比べてフォトレジスト膜97にプラズマエッチングを施したときのエッチングレート(膜厚の減少速度)が小さくなること、即ちフォトレジスト膜97のエッチング耐性が向上することを確認している。電子線の照射によりエッチング耐性が向上する理由について推定されるメカニズムについて簡単に説明すると、電子線の持つエネルギーがメタクリルポリマーに吸収されることにより、電子線の吸収された領域、特にフォトレジスト膜97の表面付近にてポリマー中の保護基(アダマンチル基やラクトン基等)がポリマーから脱離する。この結果、脱離した保護基と結合していた酸素原子等の原子がラジカル化し、このラジカル化した原子が周囲の他の原子と結合することによりポリマー内に新たな架橋構造が形成される。このようにしてポリマー内の架橋構造が増えることによりフォトレジスト膜97の表面付近の硬度が高くなり、その結果エッチング耐性が向上するものと考えられる。   Here, as described above, when the electron beam is irradiated to the photoresist film 97 made of the ArF resist composed of methacrylic polymer as a raw material, the plasma is applied to the photoresist film 97 as compared with the case where the irradiation is not performed. It has been confirmed that the etching rate (thickness reduction rate) when etching is performed, that is, the etching resistance of the photoresist film 97 is improved. The mechanism presumed about the reason why the etching resistance is improved by the electron beam irradiation will be briefly described. The energy of the electron beam is absorbed by the methacrylic polymer, so that the region where the electron beam is absorbed, particularly the photoresist film 97. In the vicinity of the surface of the polymer, protecting groups (such as adamantyl group and lactone group) in the polymer are eliminated from the polymer. As a result, an atom such as an oxygen atom bonded to the detached protecting group is radicalized, and the radicalized atom is bonded to other surrounding atoms, thereby forming a new crosslinked structure in the polymer. It is considered that the hardness in the vicinity of the surface of the photoresist film 97 is increased by increasing the cross-linked structure in the polymer in this way, and as a result, the etching resistance is improved.

一方、フォトレジスト膜97と共に電子線を照射される反射防止膜96については、反射防止膜96を構成する芳香族系ポリマーはメタクリルポリマーと比較して剛直な構造を備えているため、電子線の照射による変性の程度も小さくエッチング耐性の更なる向上は殆ど確認できなかった。以上のことから、図5(b)に示したようにフォトレジスト膜97と反射防止膜96との双方に電子線を照射すると、フォトレジスト膜97のエッチング耐性を向上させエッチング時の剥がれ等を防止することができる一方で、反射防止膜96のエッチング耐性は殆ど変化しないため従来と変わらぬ条件でエッチングを行うことができることになる。   On the other hand, regarding the antireflection film 96 irradiated with the electron beam together with the photoresist film 97, the aromatic polymer constituting the antireflection film 96 has a rigid structure as compared with the methacrylic polymer. The degree of modification by irradiation was small, and further improvement in etching resistance could hardly be confirmed. From the above, as shown in FIG. 5 (b), when both the photoresist film 97 and the antireflection film 96 are irradiated with an electron beam, the etching resistance of the photoresist film 97 is improved and peeling during etching is caused. On the other hand, since the etching resistance of the antireflection film 96 is hardly changed, the etching can be performed under the same conditions as in the prior art.

こうして電子線照射モジュール2内における処理を終えたウエハWは、搬送口214より進入してきた第2の基板搬送手段141により搬送スケジュールに基づいて3台のうちのいずれか1つのエッチングモジュール3a〜3c内に搬入され、図4に示す載置台32上に載置される。そして搬送口314を閉じ、まず反射防止膜96のエッチングを行うため、処理容器31内に処理ガス供給部334よりArガスを供給すると共に、CFガスを例えば100〜300sccmの範囲の流量で供給しながら、処理容器31内の圧力を例えば6.7〜13.3Pa(50〜100mTorr)の範囲の例えば10Pa(75mTorr)の圧力に維持する。そして上部電極33、下部電極321に例えば500〜1000Wの範囲の高周波電力、例えば750Wの高周波電力を印加して、供給したガスをプラズマ化し、フォトレジスト膜97のパターンに対応させて反射防止膜96をエッチングする。 The wafer W that has been processed in the electron beam irradiation module 2 in this way is subjected to the second substrate transfer means 141 that has entered from the transfer port 214 based on the transfer schedule, and one of the three etching modules 3a to 3c. It is carried in and placed on the mounting table 32 shown in FIG. Then, the transfer port 314 is closed, and in order to first etch the antireflection film 96, Ar gas is supplied from the processing gas supply unit 334 into the processing container 31, and CF 4 gas is supplied at a flow rate in the range of, for example, 100 to 300 sccm. However, the pressure in the processing container 31 is maintained at a pressure of, for example, 10 Pa (75 mTorr) in the range of 6.7 to 13.3 Pa (50 to 100 mTorr). Then, a high frequency power in the range of 500 to 1000 W, for example, 750 W, for example, is applied to the upper electrode 33 and the lower electrode 321 to turn the supplied gas into plasma, and the antireflection film 96 is made to correspond to the pattern of the photoresist film 97. Etch.

このときフォトレジスト膜97と反射防止膜96とは同じ条件のプラズマ雰囲気に晒されることになるが、先行する電子線の照射工程にてフォトレジスト膜97のエッチング耐性を向上させてあるので、エッチングにより削り取られにくくなっている。一方で反射防止膜96は電子線が照射されてもエッチング耐性が殆ど変化していないことから、電子線を照射しない従来の場合とほぼ同じエッチングレートでフォトレジスト膜97の開口部971に対応する部分が削り取られる。   At this time, the photoresist film 97 and the antireflection film 96 are exposed to the plasma atmosphere under the same conditions. However, since the etching resistance of the photoresist film 97 is improved in the preceding electron beam irradiation step, etching is performed. It becomes difficult to be scraped off. On the other hand, since the antireflection film 96 has almost no change in etching resistance even when irradiated with an electron beam, it corresponds to the opening 971 of the photoresist film 97 at almost the same etching rate as in the conventional case where no electron beam is irradiated. The part is scraped off.

このようにして反射防止膜96のエッチングを行い所定時間が経過した後、高周波電力の印加及びガスの供給を停止して処理容器31内を排気し、ボトムレジスト膜95についてはCOガス及びCOガス、上側絶縁膜94、ゲート電極膜93、下側絶縁膜92についてはCFガスと、処理容器31へ供給する処理ガスを順次切り替え、これらの処理ガスを夫々の92〜95に適した条件でプラズマ化し、これらの膜92〜94のエッチングを行う。この結果、図5(c)に示すように積層体901にホール903が形成される。 After the antireflection film 96 is thus etched and a predetermined time has elapsed, the application of the high frequency power and the supply of gas are stopped to evacuate the processing container 31, and the bottom resist film 95 is subjected to CO gas and CO 2. For the gas, the upper insulating film 94, the gate electrode film 93, and the lower insulating film 92, the CF 4 gas and the processing gas supplied to the processing vessel 31 are sequentially switched, and these processing gases are suitable for each of 92 to 95. Then, the film is turned into plasma, and the films 92 to 94 are etched. As a result, holes 903 are formed in the stacked body 901 as shown in FIG.

以上に説明した工程を経てホール903を形成した後、引き続き当該エッチングモジュール3内にてアッシングを行う。このアッシング工程は、例えば処理ガス供給部334よりOガスを処理容器31内に供給すると共に上部電極33に高周波電力を印加してプラズマを発生させることにより行われる。そしてこのプラズマにより図5(c)に示したフォトレジスト膜97、反射防止膜96、ボトムレジスト膜95が灰化除去され、図5(d)に示すように被エッチング膜902にゲートパターンに対応したホール903が形成される。 After forming the hole 903 through the steps described above, ashing is subsequently performed in the etching module 3. This ashing step is performed, for example, by supplying O 2 gas from the processing gas supply unit 334 into the processing container 31 and applying high frequency power to the upper electrode 33 to generate plasma. Then, the plasma removes the photoresist film 97, the antireflection film 96, and the bottom resist film 95 shown in FIG. 5C by ashing, and the etched film 902 corresponds to the gate pattern as shown in FIG. 5D. Hole 903 is formed.

ゲートパターンの形成を終えたウエハWは第2の基板搬送手段141によりトランスファモジュール14を介して、搬入時とは逆の経路でロードロック室13、ローダモジュール12へと搬送され再びキャリアCAへと格納される。   The wafer W on which the gate pattern has been formed is transferred to the load lock chamber 13 and the loader module 12 by the second substrate transfer means 141 via the transfer module 14 via the transfer module 14 and transferred to the carrier CA again. Stored.

以上に説明した実施の形態によれば以下の効果がある。ウエハW表面に電子線を照射すると共に、その加速電圧を、反射防止膜96に対しては耐性を発揮しないように選定しているため、フォトレジスト膜97のエッチング耐性を選択的に向上させることができる。従って反射防止膜96及び被エッチング膜902を連続してエッチングすることができると共に、マスクとなるフォトレジスト膜97が削り取られることによるエッチング不良を防止できる。なお、電子線の照射によりエッチング耐性を向上させることの可能なArF用レジスト膜は、実施の形態中に例示したメタクリルポリマーに限定されるものではなく、例えばシクロオレフィンポリマーや種類の異なるArF用ポリマーを2層以上積層した構造を有するものであっても同様の効果を得ることができる。また電子線の照射は、例えばKrFエキシマレーザに対応したKrF用レジスト、EUV(Extreme Ultraviolet:波長13.5nm)に対応したEUV用レジスト若しくは、EB(Electron Beam)露光に対応したEB用レジストのエッチング耐性を向上させる場合にも適用することができる。EB用のレジストの場合は、例えばEB露光装置にてEB用レジストに照射される電子線の加速電圧が例えば数十keVである一方で、本発明に係る半導体製造装置の加速電圧が例えば0.1〜1.8keV程度ある等、露光時とエッチング耐性を向上させる処理時との間でレジストに照射されるエネルギー量が異なり、この差によりレジストのエッチング溶液に対する溶解性が変化する場合等に適用することができる。   The embodiment described above has the following effects. Since the surface of the wafer W is irradiated with an electron beam and the acceleration voltage is selected so as not to exhibit resistance to the antireflection film 96, the etching resistance of the photoresist film 97 is selectively improved. Can do. Therefore, the antireflection film 96 and the etching target film 902 can be continuously etched, and etching failure due to the removal of the photoresist film 97 serving as a mask can be prevented. In addition, the resist film for ArF which can improve etching tolerance by electron beam irradiation is not limited to the methacrylic polymer illustrated in the embodiment, for example, cycloolefin polymer or different kinds of ArF polymers Even if it has a structure in which two or more layers are laminated, the same effect can be obtained. In addition, for example, KrF excimer laser compatible KrF resist, EUV (Extreme Ultraviolet: wavelength 13.5 nm) EUV resist, or EB (Electron Beam) exposure EB resist etching is used. It can also be applied to improve tolerance. In the case of the resist for EB, for example, the acceleration voltage of the electron beam irradiated to the resist for EB in the EB exposure apparatus is, for example, several tens keV, while the acceleration voltage of the semiconductor manufacturing apparatus according to the present invention is, for example, 0. Applicable when the amount of energy irradiated to the resist is different between the time of exposure and the process of improving the etching resistance, such as about 1 to 1.8 keV, and the solubility of the resist in the etching solution changes due to this difference. can do.

そしてまた、マルチチャンバシステムの処理モジュールの一つとして電子線照射モジュール2を組み込み、この電子線照射モジュール2にてレジスト膜97のエッチング耐性を向上させた後、真空雰囲気を破らずにエッチングモジュール3a〜3cに搬送してここで反射防止膜96及び被エッチング膜902を含む積層体901をいわば一気にエッチングしている。従って、エッチング時のストライエーション等の不良を抑えることができると共に、電子線の照射という前工程を追加しつつも高スループットでエッチング処理を実行することができる。更に、フォトレジスト膜97、反射防止膜96の下にボトムレジスト膜95と呼ばれる下層レジスト膜を配置した多層レジストを適用して被エッチング膜902をエッチングするにあたり、反射防止膜96をエッチングした後に電子線照射を行うと当該ボトムレジスト膜95のエッチング耐性が少なからず向上することから、反射防止膜96をエッチングする前に電子線を照射することは有効である。   In addition, the electron beam irradiation module 2 is incorporated as one of the processing modules of the multi-chamber system, and the etching resistance of the resist film 97 is improved by the electron beam irradiation module 2, and then the etching module 3a without breaking the vacuum atmosphere. The stacked body 901 including the antireflection film 96 and the etching target film 902 is etched at a stroke. Therefore, defects such as striations during etching can be suppressed, and the etching process can be performed at a high throughput while adding a pre-process of electron beam irradiation. Further, when the multi-layer resist in which a lower resist film called a bottom resist film 95 is disposed under the photoresist film 97 and the antireflection film 96 is applied to etch the etching target film 902, the antireflection film 96 is etched and then the electrons are etched. Irradiation with an electron beam before the etching of the antireflection film 96 is effective because the etching resistance of the bottom resist film 95 is improved notably when the irradiation with the beam is performed.

なお、本実施の形態においては被エッチング膜902にゲートパターンを形成する場合を例に挙げて説明を行ったが、当該半導体製造装置1で行うことのできる処理はゲートパターンの形成に限定されるものではない。例えば絶縁膜にコンタクトホールを形成するエッチングや配線用のトレンチを形成するエッチング等にも本発明の半導体製造装置1は適用することができる。   Note that although the case where a gate pattern is formed in the film to be etched 902 has been described as an example in this embodiment mode, processing that can be performed in the semiconductor manufacturing apparatus 1 is limited to formation of a gate pattern. It is not a thing. For example, the semiconductor manufacturing apparatus 1 of the present invention can be applied to etching for forming a contact hole in an insulating film, etching for forming a trench for wiring, and the like.

またコントロールボックス231にウエハW上の特定の領域に照射される電子線の照射量を調節する機能を持たせ、この機能を利用してフォトレジスト膜97のエッチング耐性を向上させる度合いをウエハW面内で変化させてもよい。例えば、ウエハW面内の特定の領域だけフォトレジスト膜97が薄かったり、エッチングモジュール3a〜3c内の特定の領域だけプラズマ密度が高かったりする場合には、フォトレジスト膜97のエッチング耐性を一様に向上させても、その領域だけエッチング不良を生じてしまう場合もある。またこのような不良を生じさせないようにウエハW全体への電子線の照射量を増加させると、エッチング不良を生じない領域にて不要なエネルギーが消費されてしまう。   Further, the control box 231 has a function of adjusting the irradiation amount of the electron beam applied to a specific area on the wafer W, and the degree to which the etching resistance of the photoresist film 97 is improved by using this function is adjusted. It may be changed within. For example, when the photoresist film 97 is thin only in a specific region in the wafer W surface or the plasma density is high only in a specific region in the etching modules 3a to 3c, the etching resistance of the photoresist film 97 is uniform. Even if it is improved, etching failure may occur only in that region. Further, if the irradiation amount of the electron beam to the entire wafer W is increased so as not to cause such a defect, unnecessary energy is consumed in a region where no etching defect occurs.

そこで、本実施の形態に係る電子線照射モジュール2では、こうしたエッチング不良を生じる領域にて電子管23をOFFにするタイミングを遅くし、電子線の照射時間を長くすることで他の領域に比べて電子線の照射量を増やしてもよい。この結果、この領域におけるフォトレジスト膜97のエッチング耐性が他の領域に比べて向上し、フォトレジスト膜97が薄かったり、エッチングレートが速かったりすることによるエッチング不良の生じやすい状態が抑制される。   Therefore, in the electron beam irradiation module 2 according to the present embodiment, the timing for turning off the electron tube 23 is delayed in the region where such an etching defect occurs, and the electron beam irradiation time is lengthened, compared with other regions. You may increase the irradiation amount of an electron beam. As a result, the etching resistance of the photoresist film 97 in this region is improved as compared with other regions, and a state in which etching failure is likely to occur due to a thin photoresist film 97 or a high etching rate is suppressed.

照射量を変化させる領域やその照射量等の照射条件は、例えば電子線照射モジュール2内のウエハWがどの塗布装置でフォトレジスト膜97を塗布されたものであるか、また電子線照射モジュール2における処理を終えた後、いずれのエッチングモジュール3a〜3cでエッチングされるものであるか等の情報に基づき、これら塗布装置やエッチングモジュール3a〜3cの装置特性に基づき決定するとよい。装置特性とは例えば各塗布装置におけるフォトレジスト膜97の膜厚のウエハW面内分布やエッチングモジュール3a〜3c夫々のエッチングレートの面内分布等であり、フォトレジスト膜97の薄い領域やエッチングレートの速い領域にて電子線の照射量を増やすことによりエッチング不良の生じやすい状態を抑制するような設定とすることが好ましい。このような電子線の照射条件は、前段の塗布装置や後段のエッチングモジュール3a〜3cに対応させて、例えば制御部4内の記憶手段内に予め記憶しておくとよい。この結果、ウエハW面内全体への電子線照射量を増やす場合と比較してエネルギー消費量が少なくて済む。なお、電子線照射量を調節する手法としては、例えば各電子管23のON/OFFのタイミングを調節する機能をコントロールボックス231に持たせ、特定の電子管23のONとOFFとの間隔を長くしたり短くしたりすることにより、特定の領域に照射される電子線の量(照射量)を増減させる場合等が考えられる。   The irradiation conditions such as the region where the irradiation amount is changed and the irradiation amount are determined by, for example, which coating apparatus is used to apply the photoresist film 97 to the wafer W in the electron beam irradiation module 2 or the electron beam irradiation module 2. After finishing the processing in step (1), it may be determined on the basis of information such as which etching module 3a to 3c is used for etching, based on the device characteristics of these coating devices and etching modules 3a to 3c. The device characteristics include, for example, the in-plane distribution of the film thickness of the photoresist film 97 in each coating apparatus, the in-plane distribution of the etching rates of the etching modules 3a to 3c, and the like. It is preferable to set such that a state in which etching defects are likely to occur is suppressed by increasing the amount of electron beam irradiation in a fast region. Such electron beam irradiation conditions may be stored in advance in, for example, a storage unit in the control unit 4 so as to correspond to the former coating apparatus and the subsequent etching modules 3a to 3c. As a result, the energy consumption can be reduced as compared with the case where the electron beam irradiation amount on the entire wafer W surface is increased. As a method of adjusting the electron beam irradiation amount, for example, the control box 231 has a function of adjusting the ON / OFF timing of each electron tube 23, and the interval between ON and OFF of a specific electron tube 23 is increased. It is conceivable to increase or decrease the amount (irradiation amount) of the electron beam irradiated to a specific region by shortening it.

またウエハWへの電子線照射の手法は、図3に示すように電子線照射モジュール2に多数の電子管23を設けてこれらによりウエハW表面全体を照射する場合に限定されない。例えば、横方向へと移動可能に構成された例えば1本の電子管23をウエハWと対向するように設置し、この電子管23を移動させながらW表面に電子線を照射してウエハW全体をスキャンするように構成してもよい。   Further, the method of irradiating the wafer W with the electron beam is not limited to the case where a large number of electron tubes 23 are provided in the electron beam irradiation module 2 as shown in FIG. For example, one electron tube 23 configured to be movable in the horizontal direction is installed so as to face the wafer W, and the entire surface of the wafer W is scanned by irradiating the surface of the W with an electron beam while moving the electron tube 23. You may comprise.

次に第2の実施の形態に係る半導体製造装置1aについて説明する。図6に示すように第2の実施の形態に係る半導体製造装置1aは、トランスファモジュール14に搬入されるウエハWを待機させるロードロック室13の一方側に電子線照射モジュール2aとしての機能を持たせた点、即ち電子線照射モジュール2aの処理容器21をロードロック室13として兼用した点が、処理モジュールの一つとして電子線照射モジュール2を構成した第1の実施の形態とは異なっている。   Next, a semiconductor manufacturing apparatus 1a according to a second embodiment will be described. As shown in FIG. 6, the semiconductor manufacturing apparatus 1 a according to the second embodiment has a function as the electron beam irradiation module 2 a on one side of the load lock chamber 13 that waits for the wafer W carried into the transfer module 14. This is different from the first embodiment in which the electron beam irradiation module 2 is configured as one of the processing modules in that the processing container 21 of the electron beam irradiation module 2a is also used as the load lock chamber 13. .

第2の実施の形態に係る電子線照射モジュール2aは例えば図7に示すように第1の実施の形態に係る電子線照射モジュール2とほぼ同様の構成を備えているが、ロードロック室13としての機能を果たすためローダモジュール12、トランスファモジュール14夫々と連通する搬送口214を備え、これらの搬送口214が各々ゲートバルブG1、G2で開閉される点が第1の実施の形態に係る電子線照射モジュール2と異なっている。   The electron beam irradiation module 2a according to the second embodiment has substantially the same configuration as the electron beam irradiation module 2 according to the first embodiment as shown in FIG. In order to fulfill the functions of the electron beam according to the first embodiment, the transport port 214 communicates with the loader module 12 and the transfer module 14 respectively, and the transport ports 214 are opened and closed by the gate valves G1 and G2, respectively. Different from the irradiation module 2.

当該電子線照射モジュール2aによりウエハWへ電子線を照射する動作としては、例えばローダモジュール12よりウエハWがロードロック室13内に搬入されてきた後、電子線照射の実行可能な真空雰囲気に室内雰囲気を切り替えて各電子管23よりウエハWに電子線を照射し、然る後ロードロック室13内をトランスファモジュール14と同程度の真空雰囲気に再調整してからトランスファモジュール14へとウエハWが搬送され、各エッチングモジュール3a〜3dにてエッチングが行われる。なお、図6に示したように2つあるロードロック室13の一方側に電子線照射モジュール2aの機能を持たせた場合には、当該ロードロック室13をトランスファモジュール14へのウエハWの搬入用、もう一方の電子線照射機能を持たないロードロック室13をウエハWの搬出用として使用する運用法等が考えられる。   As an operation of irradiating the wafer W with the electron beam by the electron beam irradiation module 2a, for example, after the wafer W is carried into the load lock chamber 13 from the loader module 12, the chamber is placed in a vacuum atmosphere where the electron beam irradiation can be performed. The atmosphere is switched and the wafer W is irradiated with an electron beam from each electron tube 23. After that, the inside of the load lock chamber 13 is readjusted to a vacuum atmosphere similar to that of the transfer module 14, and then the wafer W is transferred to the transfer module 14. Etching is performed in each of the etching modules 3a to 3d. As shown in FIG. 6, when the function of the electron beam irradiation module 2a is provided on one side of the two load lock chambers 13, the load lock chamber 13 is loaded into the transfer module 14. For example, an operation method in which the load lock chamber 13 having no other electron beam irradiation function is used for carrying out the wafer W can be considered.

以上に説明した第1、第2の実施の形態においては、マルチチャンバシステムを採用した半導体製造装置1、1aに電子線照射モジュール2、2aを組み込んだ例について説明したが、本発明に係る半導体照射モジュールを適用可能な半導体製造装置はマルチチャンバシステムに限定されるものではない。例えばスタンドアローンタイプのエッチング装置に直接電子線照射モジュールを接続したタイプの半導体製造装置も本発明に含まれる。   In the first and second embodiments described above, the example in which the electron beam irradiation modules 2 and 2a are incorporated in the semiconductor manufacturing apparatuses 1 and 1a adopting the multi-chamber system has been described, but the semiconductor according to the present invention. The semiconductor manufacturing apparatus to which the irradiation module can be applied is not limited to the multi-chamber system. For example, a semiconductor manufacturing apparatus of a type in which an electron beam irradiation module is directly connected to a stand-alone type etching apparatus is also included in the present invention.

[実験1]
電子線の照射がフォトレジスト膜97上のマスクパターンに与える影響を確認するため、マスクパターンの形成されたフォトレジスト膜97に電子線を照射する前後における当該マスクパターンの線幅を計測した。実験は熱酸化膜及びポリシリコン膜で覆われたシリコンウエハWの表面に反射防止膜96及びメタクリルポリマーからなるフォトレジスト膜97を積層し、このフォトレジスト膜97に線幅が65nmのトレンチを形成した後、加速電圧を変化させてウエハW表面に電子線を照射した。電子線を照射する前後のトレンチの幅は、加速電圧0.5keV、電流5pAのACD−SEM(Average Critical Dimension-Scanning Electron Microscope)により計測した。
(実施例)
加速電圧を0.2、0.25、0.3、0.5、0.8、1.0、1.2、1.5、1.8keVと変化させてウエハW表面に電子線を照射した。電子線の照射はスキャン方式により行い、スキャン回数は1回とした。
(参照例)
電子線の照射は行わなかった。
[Experiment 1]
In order to confirm the influence of the electron beam irradiation on the mask pattern on the photoresist film 97, the line width of the mask pattern before and after the electron beam irradiation to the photoresist film 97 on which the mask pattern was formed was measured. In the experiment, an antireflection film 96 and a photoresist film 97 made of methacrylic polymer are stacked on the surface of a silicon wafer W covered with a thermal oxide film and a polysilicon film, and a trench having a line width of 65 nm is formed in the photoresist film 97. After that, the surface of the wafer W was irradiated with an electron beam while changing the acceleration voltage. The width of the trench before and after the electron beam irradiation was measured by an ACD-SEM (Average Critical Dimension-Scanning Electron Microscope) with an acceleration voltage of 0.5 keV and a current of 5 pA.
(Example)
The acceleration voltage is changed to 0.2, 0.25, 0.3, 0.5, 0.8, 1.0, 1.2, 1.5, and 1.8 keV, and the surface of the wafer W is irradiated with an electron beam. did. The electron beam was irradiated by a scanning method, and the number of scans was one.
(Reference example)
No electron beam irradiation was performed.

図8に実験の結果を示す。図8の横軸は電子線の加速電圧[keV]を示し、縦軸は電子線照射後に計測したトレンチの線幅のオリジナルの線幅に対する変化率をパーセント表示した値(以下、正規化CDという)[%]を示している。また図8中、黒丸のプロットが実施例であり、白丸のプロットが参照例である。トレンチの線幅の計測は電子線の照射前後に合計2回行い、参照例(加速電圧0keV)の場合には電子線照射を行わず、線幅の計測を2回連続して行った。正規化CDは、2回目の計測結果に基づいて算出した。図中の破線は参照例の正規化CDを示し、一点鎖線は当該参照例の正規化CDからプラスマイナス1%の範囲を示している。   FIG. 8 shows the result of the experiment. The horizontal axis of FIG. 8 represents the acceleration voltage [keV] of the electron beam, and the vertical axis represents a value expressed as a percentage (hereinafter referred to as normalized CD) of the change rate of the trench line width with respect to the original line width measured after the electron beam irradiation. ) [%]. In FIG. 8, black circle plots are examples, and white circle plots are reference examples. The line width of the trench was measured twice before and after the electron beam irradiation, and in the case of the reference example (acceleration voltage 0 keV), the electron beam irradiation was not performed, and the line width was measured twice continuously. The normalized CD was calculated based on the second measurement result. The broken line in the figure indicates the normalized CD of the reference example, and the alternate long and short dash line indicates a range of plus or minus 1% from the normalized CD of the reference example.

図8に示した結果によれば、加速電圧が0.1〜1.8keVの電子線を照射した実施例においてはトレンチの線幅が1.0〜2.5%程度縮まっている。一方、電子線の照射を行わなかった参照例においても、トレンチの線幅は2%弱縮んでいる。これは、電子線の照射の有無にかかわらず、1回目のACD−SEMによる線幅の計測時に加速電圧0.5keVの電子線が照射された影響でトレンチの線幅が縮んだ後は、さらにその後、加速電圧0.1〜1.8keVの範囲で電子線を照射してもトレンチの線幅にはプラスマイナス1%程度の影響しか与えないことを意味している。すなわち、加速電圧が0.1〜1.8keVの範囲で電子線を照射することによりマスクパターンに与える影響は、従来ACD−SEMを用いて当該マスクパターンの線幅を計測していたことによる影響と殆ど変わりがないといえる。なお、0.8keVの電子線を照射した結果において、プラスマイナス1%を超えた線幅の縮みが観察されたが、これは測定誤差の影響によるものと考えられる。   According to the result shown in FIG. 8, in the example in which the electron beam having an acceleration voltage of 0.1 to 1.8 keV is irradiated, the line width of the trench is reduced by about 1.0 to 2.5%. On the other hand, even in the reference example in which the electron beam was not irradiated, the line width of the trench is slightly reduced by 2%. This is because, after the line width of the trench is reduced due to the influence of the electron beam with the acceleration voltage of 0.5 keV when the line width is measured by the first ACD-SEM, regardless of the presence or absence of the electron beam irradiation, After that, even if the electron beam is irradiated in the range of the acceleration voltage of 0.1 to 1.8 keV, it means that the line width of the trench is affected only about plus or minus 1%. That is, the influence on the mask pattern by irradiating the electron beam in the range of the acceleration voltage of 0.1 to 1.8 keV is the influence of the conventional measurement of the line width of the mask pattern using the ACD-SEM. It can be said that there is almost no change. In addition, in the result of irradiating the electron beam of 0.8 keV, the shrinkage of the line width exceeding plus or minus 1% was observed, which is considered to be due to the influence of the measurement error.

[実験2]
フォトレジスト膜97に電子線を照射することによるエッチング耐性向上の影響を確認するため、フォトレジスト膜97に電子線を照射した場合と照射しない場合とにおいて当該フォトレジスト膜97のエッチングレートを計測した。実験には反射防止膜96の上層にメタクリルポリマーからなるフォトレジスト膜97(マスクパターンなし)を積層したシリコンウエハWを用いた。フォトレジスト膜97のエッチングは、処理容器31内に200sccmのCFガスを供給し上部電極33、下部電極321に夫々750Wの高周波電圧を印加して行った。
(実施例)
ウエハWに加速電圧1.5keVの電子線をスキャン方式で照射し、16回のスキャンを行った。
(参照例)
電子線の照射は行わなかった。
[Experiment 2]
In order to confirm the effect of improving the etching resistance by irradiating the photoresist film 97 with the electron beam, the etching rate of the photoresist film 97 was measured when the photoresist film 97 was irradiated with the electron beam and when it was not irradiated. . In the experiment, a silicon wafer W in which a photoresist film 97 (without a mask pattern) made of methacrylic polymer was laminated on the antireflection film 96 was used. Etching of the photoresist film 97 was performed by supplying 200 sccm of CF 4 gas into the processing vessel 31 and applying a high frequency voltage of 750 W to the upper electrode 33 and the lower electrode 321, respectively.
(Example)
The wafer W was irradiated with an electron beam having an acceleration voltage of 1.5 keV by a scanning method, and scanning was performed 16 times.
(Reference example)
No electron beam irradiation was performed.

図9に実験の結果を示す。図9の横軸はエッチング深さ(nm)を示し、縦軸はそのエッチング深さにおけるエッチング速度(nm/min)を示している。また図9中、黒丸のプロットが実施例であり、白丸のプロットが参照例である。   FIG. 9 shows the result of the experiment. The horizontal axis in FIG. 9 indicates the etching depth (nm), and the vertical axis indicates the etching rate (nm / min) at the etching depth. In FIG. 9, black circle plots are examples, and white circle plots are reference examples.

図9に示した結果によれば、電子線を照射した実施例においてはエッチング深さが30nmまでのフォトレジスト膜97表面の近傍領域において、電子線を照射しなかった参照例と比較してエッチングレートが低くなり、フォトレジスト膜97のエッチング耐性が向上している。これは、電子線の吸収されたフォトレジスト膜97の表面近傍の領域にてポリマー中の保護基がポリマーから脱離し、新たな架橋構造が形成されたことによる効果であると考えられる。このことは、実施例に係るフォトレジスト膜97のポリマー構造を深さ方向にTOF-SIMS(Time-of-Flight Secondary Ion Mass Spectrometry)やFTIR(Fourier transform infrared spectroscopy)によって別途分析した結果、フォトレジスト膜97表面より30nmの深さ領域、即ちエッチングレートが小さくなった領域において保護基が少なくなっていた事実からも裏付けられている。なお反射防止膜96については、実施例、参照例いずれの場合もエッチングレートは殆ど同じであった。   According to the results shown in FIG. 9, in the example irradiated with the electron beam, etching was performed in the region near the surface of the photoresist film 97 having an etching depth of up to 30 nm as compared with the reference example not irradiated with the electron beam. The rate is lowered, and the etching resistance of the photoresist film 97 is improved. This is considered to be due to the fact that the protective group in the polymer is detached from the polymer in the region near the surface of the photoresist film 97 where the electron beam is absorbed, and a new crosslinked structure is formed. This is because the polymer structure of the photoresist film 97 according to the example was analyzed separately in the depth direction by TOF-SIMS (Time-of-Flight Secondary Ion Mass Spectrometry) or FTIR (Fourier transform infrared spectroscopy). This is also supported by the fact that the protective groups are reduced in the depth region of 30 nm from the surface of the film 97, that is, in the region where the etching rate is reduced. The antireflection film 96 had almost the same etching rate in both the examples and the reference examples.

実施の形態に係る基板処理装置の平面図である。It is a top view of the substrate processing apparatus concerning an embodiment. 前記基板処理装置に搭載されている電子線照射モジュールの縦断面図である。It is a longitudinal cross-sectional view of the electron beam irradiation module mounted in the said substrate processing apparatus. 前記電子線照射モジュールに搭載されている電子管の配置状態を示す平面図である。It is a top view which shows the arrangement | positioning state of the electron tube mounted in the said electron beam irradiation module. 前記基板処理装置に搭載されているエッチングモジュール縦断面図である。It is an etching module longitudinal cross-sectional view mounted in the said substrate processing apparatus. 実施の形態に係る半導体装置の製造プロセスの説明図である。It is explanatory drawing of the manufacturing process of the semiconductor device which concerns on embodiment. 第2の実施の形態に係る基板処理装置の平面図である。It is a top view of the substrate processing apparatus concerning a 2nd embodiment. 上記第2の実施の形態に係る電子線照射モジュールの縦断面図である。It is a longitudinal cross-sectional view of the electron beam irradiation module which concerns on the said 2nd Embodiment. フォトレジスト膜への電子線の照射がマスクパターンの線幅に与える影響を示した特性図である。It is the characteristic view which showed the influence which irradiation of the electron beam to a photoresist film has on the line width of a mask pattern. フォトレジスト膜への電子線の照射が当該フォトレジスト膜のエッチングレートに与える影響を示した特性図である。It is the characteristic view which showed the influence which irradiation of the electron beam to a photoresist film has on the etching rate of the said photoresist film.

符号の説明Explanation of symbols

W ウエハ
1、1a
半導体製造装置
11 ロードポート
12 ローダモジュール
13 ロードロック室
14 トランスファモジュール
141 第2の基板搬送手段
2、2a
電子線照射モジュール
21 処理容器
22 載置台
23 電子管
231 コントロールボックス
232 加速電源
3、3a〜3d
エッチングモジュール
31 処理容器
32 載置台
33 上部電極
321 下部電極
4 制御部
91 シリコン基板
92 下側絶縁膜
93 ゲート電極膜
94 上側絶縁膜
95 ボトムレジスト膜
96 反射防止膜
97 フォトレジスト膜
901 積層体
902 被エッチング膜
903 ホール
971 開口部
W Wafer 1, 1a
Semiconductor manufacturing apparatus 11 Load port 12 Loader module 13 Load lock chamber 14 Transfer module 141 Second substrate transfer means 2, 2a
Electron beam irradiation module 21 Processing container 22 Mounting table 23 Electron tube 231 Control box 232 Acceleration power supply 3, 3 a to 3 d
Etching module 31 Processing vessel 32 Mounting table 33 Upper electrode 321 Lower electrode 4 Control unit 91 Silicon substrate 92 Lower insulating film 93 Gate electrode film 94 Upper insulating film 95 Bottom resist film 96 Antireflection film 97 Photoresist film 901 Laminate 902 Covered Etching film 903 hole 971 opening

Claims (11)

レジスト膜からなるパターンマスク、反射防止膜及び被エッチング膜が上からこの順に積層された積層体を備えた被処理基板を、気密な第1の処理容器内に搬入する工程と、
前記第1の処理容器内にて、真空雰囲気下で、前記レジスト膜のエッチング耐性を向上させるが前記反射防止膜にはエッチング耐性を与えない程度のエネルギーで被処理基板の表面に対して電子線を照射する工程と、
その後、前記被処理基板を前記第1の処理容器より、気密な第2の処理容器内に搬送し、この第2の処理容器内にて前記レジスト膜からなるパターンマスクを介して前記反射防止膜及び被エッチング膜をエッチングする工程と、を含むことを特徴とする半導体装置の製造方法。
A step of carrying a substrate to be processed comprising a laminate in which a pattern mask made of a resist film, an antireflection film and an etching target film are stacked in this order from above into an airtight first processing container;
In the first processing container, an electron beam is applied to the surface of the substrate to be processed with energy sufficient to improve the etching resistance of the resist film in a vacuum atmosphere but not to provide etching resistance to the antireflection film. Irradiating with,
Thereafter, the substrate to be processed is transferred from the first processing container into an airtight second processing container, and the antireflection film is formed in the second processing container through a pattern mask made of the resist film. And a step of etching the film to be etched.
前記電子線は電子銃または中和銃より照射されることを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the electron beam is irradiated from an electron gun or a neutralizing gun. 前記レジスト膜は、ArF用レジスト膜、KrF用レジスト膜、EUV用レジスト膜及びEB用レジスト膜からなるレジスト膜群から選択されたものであることを特徴とする請求項1または2に記載の半導体装置の製造方法。   3. The semiconductor according to claim 1, wherein the resist film is selected from a resist film group consisting of an ArF resist film, a KrF resist film, an EUV resist film, and an EB resist film. Device manufacturing method. 前記レジスト膜に照射される電子線を加速する加速電圧が0.1keV以上、1.8keV以下の範囲内であることを特徴とする請求項3に記載の半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein an acceleration voltage for accelerating the electron beam applied to the resist film is in a range of 0.1 keV to 1.8 keV. 前記反射防止膜は、芳香族系ポリマーであることを特徴とする請求項1ないし4のいずれか一つに記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the antireflection film is an aromatic polymer. パターンマスクを構成するレジスト膜、反射防止膜及び被エッチング膜が上からこの順に積層された被処理基板に対して処理を行う半導体製造装置において、
基板搬送手段が設けられ、真空雰囲気で被処理基板を搬送する真空搬送室と、
この真空搬送室に気密に接続され、被処理基板を載置する載置台が設けられた処理容器と、前記載置台に載置された被処理基板に対して、レジスト膜の耐エッチング性を向上させるが、前記反射防止膜には耐エッチング性を与えない程度のエネルギーで電子線を照射する電子線照射手段と、を含む電子線照射モジュールと、
前記真空搬送室に気密に接続され、被処理基板を載置する載置台が設けられた処理容器と、前記載置台に載置された被処理基板に対してプラズマによりエッチングを行うための手段と、を備えたエッチングモジュールと、
前記電子線照射モジュールにて電子線が照射された被処理基板を、前記基板搬送手段を介して前記エッチングモジュールに搬入し、当該エッチングモジュールにて、被処理基板上の前記反射防止膜及び被エッチング膜をプラズマによりエッチングするように制御信号を出力する制御部と、を備えたことを特徴とする半導体製造装置。
In a semiconductor manufacturing apparatus that processes a substrate to be processed in which a resist film, an antireflection film, and an etching target film constituting a pattern mask are stacked in this order from above.
A substrate transfer means is provided, and a vacuum transfer chamber for transferring a substrate to be processed in a vacuum atmosphere;
Etching resistance of the resist film is improved with respect to the processing container that is hermetically connected to the vacuum transfer chamber and provided with a mounting table on which the processing substrate is mounted, and the processing substrate mounted on the mounting table. An electron beam irradiation module that irradiates an electron beam with energy that does not give etching resistance to the antireflection film, and
A processing vessel that is airtightly connected to the vacuum transfer chamber and provided with a mounting table on which the substrate to be processed is mounted, and means for etching the processing substrate mounted on the mounting table by plasma with plasma An etching module comprising:
The substrate to be processed irradiated with the electron beam by the electron beam irradiation module is carried into the etching module through the substrate transfer means, and the antireflection film and the etching target on the substrate to be processed are etched by the etching module. And a control unit that outputs a control signal so as to etch the film with plasma.
大気雰囲気と前記真空搬送室との間で被処理基板を搬送するときに一旦被処理基板が搬入されるロードロック室と、このロードロック室内の雰囲気を大気雰囲気と真空雰囲気との間で切り替える手段と、を備えたロードロックモジュールが設けられ、
前記電子線照射モジュールの処理容器は前記ロードロック室を兼用していることを特徴とする請求項6に記載の半導体製造装置。
A load lock chamber into which the substrate to be processed is once transferred when the substrate to be processed is transferred between the air atmosphere and the vacuum transfer chamber, and means for switching the atmosphere in the load lock chamber between the air atmosphere and the vacuum atmosphere And a load lock module provided with,
The semiconductor manufacturing apparatus according to claim 6, wherein a processing container of the electron beam irradiation module also serves as the load lock chamber.
前記レジスト膜は、ArF用レジスト膜、KrF用レジスト膜、EUV用レジスト膜及びEB用レジスト膜からなるレジスト膜群から選択されたものであることを特徴とする請求項6または7に記載の半導体製造装置。   8. The semiconductor according to claim 6, wherein the resist film is selected from a resist film group consisting of an ArF resist film, a KrF resist film, an EUV resist film, and an EB resist film. Manufacturing equipment. 前記電子線照射手段により、前記レジスト膜に照射される電子線の加速電圧が0.1keV以上、1.8keV以下の範囲内であることを特徴とする請求項8に記載の半導体製造装置。   9. The semiconductor manufacturing apparatus according to claim 8, wherein an acceleration voltage of the electron beam applied to the resist film by the electron beam irradiation means is in a range of 0.1 keV to 1.8 keV. 前記反射防止膜は、芳香族系ポリマーであることを特徴とする請求項6ないし9のいずれか一つに記載の半導体製造装置。   10. The semiconductor manufacturing apparatus according to claim 6, wherein the antireflection film is an aromatic polymer. 半導体製造装置に用いられ、コンピュータ上で動作するプログラムを格納した記憶媒体であって、
前記プログラムは請求項1ないし5のいずれか一つに記載された半導体装置の製造方法を実行するためにステップが組まれていることを特徴とする記憶媒体。
A storage medium for storing a program used in a semiconductor manufacturing apparatus and operating on a computer,
A storage medium comprising steps for executing the method of manufacturing a semiconductor device according to any one of claims 1 to 5.
JP2007255711A 2007-09-28 2007-09-28 Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium Expired - Fee Related JP5141166B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007255711A JP5141166B2 (en) 2007-09-28 2007-09-28 Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007255711A JP5141166B2 (en) 2007-09-28 2007-09-28 Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium

Publications (2)

Publication Number Publication Date
JP2009088225A true JP2009088225A (en) 2009-04-23
JP5141166B2 JP5141166B2 (en) 2013-02-13

Family

ID=40661260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007255711A Expired - Fee Related JP5141166B2 (en) 2007-09-28 2007-09-28 Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium

Country Status (1)

Country Link
JP (1) JP5141166B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115524A (en) * 2013-12-13 2015-06-22 大日本印刷株式会社 Method of manufacturing imprint mold
JP2016152359A (en) * 2015-02-18 2016-08-22 株式会社東芝 Combined processing unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252233A (en) * 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd Fine pattern forming method
JP2003051443A (en) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc Method of forming fine pattern in semiconductor device
JP2004273940A (en) * 2003-03-11 2004-09-30 Semiconductor Leading Edge Technologies Inc Method and device for pattern formation
JP2004271838A (en) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd Resist underlayer film material and pattern forming method
JP2006216982A (en) * 1995-12-12 2006-08-17 Tokyo Electron Ltd Semiconductor processor
JP2007103604A (en) * 2005-10-03 2007-04-19 Hitachi High-Technologies Corp Etching method and processor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252233A (en) * 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd Fine pattern forming method
JP2006216982A (en) * 1995-12-12 2006-08-17 Tokyo Electron Ltd Semiconductor processor
JP2003051443A (en) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc Method of forming fine pattern in semiconductor device
JP2004271838A (en) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd Resist underlayer film material and pattern forming method
JP2004273940A (en) * 2003-03-11 2004-09-30 Semiconductor Leading Edge Technologies Inc Method and device for pattern formation
JP2007103604A (en) * 2005-10-03 2007-04-19 Hitachi High-Technologies Corp Etching method and processor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015115524A (en) * 2013-12-13 2015-06-22 大日本印刷株式会社 Method of manufacturing imprint mold
JP2016152359A (en) * 2015-02-18 2016-08-22 株式会社東芝 Combined processing unit

Also Published As

Publication number Publication date
JP5141166B2 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
US11355352B2 (en) Plasma etching method and plasma etching apparatus
US9390941B2 (en) Sample processing apparatus, sample processing system, and method for processing sample
JP5674375B2 (en) Plasma processing method and plasma processing apparatus
US9177823B2 (en) Plasma etching method and plasma etching apparatus
KR101916459B1 (en) Plasma etching method and storage medium
KR101857323B1 (en) Pattern formation method, pattern formation device, and computer-readable storage medium
TW200845185A (en) Plasma processing method
US20080233757A1 (en) Plasma processing method
US20080185364A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
KR101718170B1 (en) Substrate processing method
KR101788908B1 (en) Substrate processing method, storage medium for computer and substrate processing system
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
TW201421581A (en) Plasma etching method
KR102469451B1 (en) Method for area-selective etching of silicon nitride layers for the manufacture of microelectronic workpieces
WO2012093683A1 (en) Device for depositing molecular resist composed of low-molecular-weight compound
JP5141166B2 (en) Semiconductor device manufacturing method, semiconductor manufacturing apparatus, and storage medium
US8986561B2 (en) Substrate processing method and storage medium
US9177824B2 (en) Photoresist treatment method by low bombardment plasma
US7608544B2 (en) Etching method and storage medium
WO2016047493A1 (en) Substrate processing method, computer storage medium and substrate processing system
JP4928832B2 (en) Etching method and computer-readable recording medium
JP2009540372A (en) Temperature control method for optical lithography substrate
JP3406581B2 (en) Membrane mask, method for manufacturing the same, and method for maintaining positional accuracy of mask pattern
WO2020100633A1 (en) Substrate processing method and substrate processing device
KR20050117880A (en) Method of forming bi-layer photo mask using neutral beam source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees