JP2009081371A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2009081371A JP2009081371A JP2007251047A JP2007251047A JP2009081371A JP 2009081371 A JP2009081371 A JP 2009081371A JP 2007251047 A JP2007251047 A JP 2007251047A JP 2007251047 A JP2007251047 A JP 2007251047A JP 2009081371 A JP2009081371 A JP 2009081371A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- nitrogen
- nitriding
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、MOS型電界効果トランジスタのゲート絶縁膜に適し、構成元素として窒素とシリコンとを含む絶縁膜を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having an insulating film suitable for a gate insulating film of a MOS field effect transistor and containing nitrogen and silicon as constituent elements.
MOS型電界効果トランジスタ(以下、「MOSFET」という。)のゲート絶縁膜には、所定の静電容量を確保することができ、かつゲートリーク電流を抑制することができる程度の物理的膜厚が求められる。静電容量を高めるためには、ゲート絶縁膜を薄くすることが好ましいが、薄くすることは、リーク電流の増大に繋がる。膜厚を薄くすることなく、ある程度の静電容量を維持するために、ゲート絶縁膜に、酸化シリコンよりも誘電率の高い酸化ハフニウム等の高誘電率材料を用いる方法や、酸化シリコン膜に窒素を含有させることによってその誘電率を高める方法等が用いられる。 A gate insulating film of a MOS field effect transistor (hereinafter referred to as “MOSFET”) has a physical film thickness that can secure a predetermined capacitance and suppress gate leakage current. Desired. In order to increase the capacitance, it is preferable to make the gate insulating film thinner. However, reducing the thickness leads to an increase in leakage current. In order to maintain a certain level of capacitance without reducing the film thickness, a method using a high dielectric constant material such as hafnium oxide having a dielectric constant higher than that of silicon oxide for the gate insulating film, or nitrogen for the silicon oxide film For example, a method of increasing the dielectric constant by adding s.
ゲート絶縁膜中に窒素を含有させる方法が、下記の特許文献1に記載されている。この方法では、シリコン基板表面を酸化して酸化シリコン膜を形成しておき、この酸化シリコン膜を窒化することによって、酸化シリコンに窒素が導入される。
A method for incorporating nitrogen into the gate insulating film is described in
下記の特許文献2及び3に、酸化シリコン膜と窒化シリコン膜とを積層した構造のゲート絶縁膜が開示されている。特許文献2では、化学気層成長(CVD)により窒化シリコン膜が形成され、特許文献3では、原子層堆積(ALD)により窒化シリコン膜が形成される。
また、窒化シリコン膜を堆積させた後、この窒化シリコン膜をさらに窒化することによって、窒素濃度を向上させる方法も提案されている。 In addition, a method for improving the nitrogen concentration by depositing a silicon nitride film and then further nitriding the silicon nitride film has been proposed.
特許文献1に開示された方法では、ゲート絶縁膜を薄くすると、酸化シリコン膜の窒化時に、窒素原子が、シリコン基板と酸化シリコン膜との界面まで拡散してしまう。シリコン基板と酸化シリコン膜との界面まで窒素原子が拡散すると、MOSFETの電気的特性が低下してしまう。シリコン基板と酸化シリコン膜との界面まで窒素原子が到達しない条件で窒化を行うと、窒素濃度を十分高めることができず、ゲート絶縁膜の高誘電率化を図ることが困難である。
In the method disclosed in
特許文献2及び3に開示された方法では、例えばゲート絶縁膜の膜厚を2μm程度まで薄くするためには、窒化シリコン膜の膜厚を1μm程度にしなければならない。このように極薄い窒化シリコン膜を堆積させる際には、窒化シリコン膜中に窒素原子を十分含有させることが困難である。すなわち、ゲート絶縁膜の十分な高誘電率化を行うことが困難である。
In the methods disclosed in
堆積させた窒化シリコン膜を窒化することにより、窒素濃度を高める方法も提案されているが、窒化シリコン膜をさらに窒化することによって十分な窒素を導入しようとすると、窒素原子が過度に拡散し、酸化シリコン膜とシリコン基板との界面まで到達してしまう。 A method of increasing the nitrogen concentration by nitriding the deposited silicon nitride film has also been proposed, but if sufficient nitrogen is introduced by further nitriding the silicon nitride film, nitrogen atoms diffuse excessively, It reaches the interface between the silicon oxide film and the silicon substrate.
本発明の目的は、構成元素として窒素とシリコンとを含む絶縁膜の形成時に、窒素原子の過度の拡散を抑制し、かつその絶縁膜の窒素濃度を高めることが可能な半導体装置の製造方法を提供することである。 An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing excessive diffusion of nitrogen atoms and increasing the nitrogen concentration of the insulating film when forming an insulating film containing nitrogen and silicon as constituent elements. Is to provide.
本発明の一観点によると、
(a)半導体基板上に、窒素とシリコンとを含む第1の絶縁膜を形成する工程と、
(b)前記第1の絶縁膜を還元性雰囲気に晒す工程と、
(c)前記工程(b)の後、前記第1の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法が提供される。
According to one aspect of the invention,
(A) forming a first insulating film containing nitrogen and silicon on a semiconductor substrate;
(B) exposing the first insulating film to a reducing atmosphere;
(C) After the step (b), there is provided a method for manufacturing a semiconductor device, comprising a step of exposing the first insulating film to a nitriding atmosphere.
第1の絶縁膜の少なくとも表層部の還元処理を行うと、還元された部分が窒化されやすくなる。このため、弱い窒化条件でも、上側絶縁膜に多くの窒素原子を導入することができる。 When the reduction treatment of at least the surface layer portion of the first insulating film is performed, the reduced portion is easily nitrided. Therefore, many nitrogen atoms can be introduced into the upper insulating film even under weak nitriding conditions.
図1A〜図1Dを参照して、第1の実施例による半導体装置の製造方法について説明する。 With reference to FIGS. 1A to 1D, a method of manufacturing a semiconductor device according to the first embodiment will be described.
図1Aに示すように、シリコンからなる基板1の表面上に、酸化シリコンからなる下側絶縁膜2を形成する。下側絶縁膜2は、例えば、基板1を、酸化性ガス雰囲気で熱処理を行うことにより形成する。熱処理条件は、例えば下記の通りである。
・圧力:13.3Pa〜1.01×105Pa
・基板温度:500℃〜1000℃
・熱処理時間:1s〜600s
酸化性ガスとして、一酸化窒素、一酸化二窒素、二酸化窒素、水蒸気、オゾン、水素と酸素との混合ガス、酸素、または、これらのガスを2種類以上含んだ混合ガスを用いることができる。または、これらの酸化性ガスに、窒素ガスやアルゴンガス等の不活性ガスを添加した混合ガスを用いてもよい。下側絶縁膜2の厚さは、例えば0.3nm〜2.0nmの範囲内とする。
As shown in FIG. 1A, a lower
・ Pressure: 13.3 Pa to 1.01 × 10 5 Pa
-Substrate temperature: 500 ° C to 1000 ° C
・ Heat treatment time: 1s to 600s
As the oxidizing gas, nitrogen monoxide, dinitrogen monoxide, nitrogen dioxide, water vapor, ozone, a mixed gas of hydrogen and oxygen, oxygen, or a mixed gas containing two or more of these gases can be used. Alternatively, a mixed gas obtained by adding an inert gas such as nitrogen gas or argon gas to these oxidizing gases may be used. The thickness of the lower
また、基板1の表面を、酸素を含むプラズマに晒すことにより下側絶縁膜2を形成することも可能である。プラズマを用いた酸化条件、例えばプラズマ発生のための投入電力、圧力等は、プラズマ処理装置によって異なる。
It is also possible to form the lower
図1Bに示すように、下側絶縁膜2の上に、窒化シリコンからなる上側絶縁膜3をCVDにより形成する。シリコン原料として、例えばシラン、ジシラン、ジクロロシラン、ヘキサクロロジシラン、ビスターシャリブチルアミノシラン等を用い、窒素原料として、例えばアンモニア等を用いることができる。成膜中の基板温度は、450℃〜600℃とすることが好ましい。基板温度を高くしすぎると、成膜中に、窒素原子が下側絶縁膜2内を拡散して、下側絶縁膜2と基板1との界面まで到達してしまう。また、基板温度が低すぎると、堆積速度が低くなり、生産性の点で好ましくない。成膜時間は、上側絶縁膜3の厚さが、0.3nm〜2.0nmの範囲内になるように設定する。
As shown in FIG. 1B, an upper
図1Cに示すように、上側絶縁膜3を還元性ガス4に晒し、基板1を加熱することにより、少なくとも上側絶縁膜3の表層部を還元する。このとき、上側絶縁膜3内のシリコン原子と窒素原子との結合が切断され、一部の窒素原子が上側絶縁膜3から脱離する。Si及びNの、切断された結合手には、水素原子が結合する。還元性ガスとして、水素ガス、シラン系ガス、これらのガスを含んだ混合ガスを用いることができる。一例として、還元性ガスに水素ガスを用い、圧力13.3Pa〜1.01×105Pa、基板温度700℃〜1100℃、熱処理時間1s〜600sの条件で還元処理を行うことができる。
As shown in FIG. 1C, at least the surface layer portion of the upper
また、上記還元性ガスのプラズマを用いて、還元処理を行ってもよい。このとき、上側絶縁膜3内の一部の窒素原子が脱離することによって、上側絶縁膜3の膜厚が大幅に減少することのないように、プラズマ処理条件を設定することが好ましい。
Further, reduction treatment may be performed using plasma of the reducing gas. At this time, it is preferable to set the plasma processing conditions so that a part of nitrogen atoms in the upper
図1Dに示すように、還元された上側絶縁膜3を、窒化性プラズマ5に晒すことにより、上側絶縁膜5内に窒素原子を導入して、上側絶縁膜5を窒化する。窒化性プラズマ5として、窒素プラズマ、アンモニアプラズマ、一酸化窒素プラズマ等を用いることができる。プラズマ窒化条件、例えばプラズマ発生用の投入電力、圧力等は、プラズマ処理装置によって異なる。ただし、上側絶縁膜5に導入された窒素原子が、下側絶縁膜2内を拡散して、下側絶縁膜2と基板1との界面まで到達しない条件とすることが好ましい。
As shown in FIG. 1D, the reduced upper
プラズマ窒化を行った後、温度800℃〜1100℃の条件で熱処理を行い、上側絶縁膜3に導入された窒素原子を、シリコン原子に結合させる。これにより、上側絶縁膜3の窒素濃度を、成膜直後の窒素濃度よりも高くすることができる。
After performing plasma nitridation, heat treatment is performed under conditions of a temperature of 800 ° C. to 1100 ° C., and nitrogen atoms introduced into the upper
なお、プラズマを用いた窒化処理に代えて、窒化性ガス雰囲気で熱処理を行うことにより、上側絶縁膜3を窒化してもよい。窒化性ガスとして、アンモニアガス、一酸化窒素ガス、一酸化二窒素ガス等を用いることができる。一例として、圧力を13.3Pa〜1.01×105Pa、基板温度を500℃〜1000℃、熱処理時間を1s〜600sとすればよい。この場合、窒化後の熱処理は、窒化時の基板温度よりも高い温度で行うことが好ましい。
Note that the upper
酸化シリコンからなる下側絶縁膜2と、窒化シリコンからなる上側絶縁膜3との2層は、例えばMOSFETのゲート絶縁膜に適用される。下側絶縁膜2には、MOSFETの性能低下を引き起こさない程度の少量の窒素を含む酸窒化シリコンを用いてもよい。
Two layers of the lower insulating
上側絶縁膜3に、構成元素として窒素とシリコンとを含む絶縁材料を用い、下側絶縁膜2に、構成元素として酸素とシリコンとを含む絶縁材料を用いてもよい。この場合、下側絶縁膜2は、窒素を含まないか、または窒素を含むとしても、その窒素原子濃度は、上側絶縁膜3の窒素原子濃度よりも低くなるようにすることが好ましい。
The upper
なお、図1Dでは、下側絶縁膜2と上側絶縁膜3との境界を明確に示しているが、実際には、両者の境界は明確ではないであろう。例えば、基板1の表面から厚さ方向に遠ざかるに従って、窒素濃度が高くなり、酸素濃度が低くなる。窒素濃度が急激に高くなる位置、または酸素濃度が急激に低くなる位置を、下側絶縁膜2と上側絶縁膜3との境界と考えることができる。
In FIG. 1D, the boundary between the lower insulating
次に、第1の実施例による半導体装置の製造方法の効果について説明する。図1Bに示した窒化シリコンからなる上側絶縁膜3の厚さが1nm程度の場合、その窒素濃度を化学量論的組成である約60原子%程度まで高くすることは困難であり、一般には、窒素濃度が20原子%程度にしかならない。シリコン原子同士、及びシリコン原子と窒素原子とが強く結合した窒化シリコンからなる上側絶縁膜3をさらに窒化するためには、窒化処理時に、これらの結合を切断しなければならない。このため、上側絶縁膜3の窒素濃度を高めるためには、上側絶縁膜3に大きな熱エネルギを与えて(強い窒化条件で)窒化を行う必要がある。このような強い窒化条件で窒化を行うと、上側絶縁膜3の表層部の窒素濃度を高めるのみではなく、下側絶縁膜2と基板1との界面まで窒素原子が拡散してしまう。
Next, the effect of the semiconductor device manufacturing method according to the first embodiment will be described. When the thickness of the upper insulating
第1の実施例では、図1Cに示した工程で、上側絶縁膜3を還元することにより、シリコン原子同士の結合、及びシリコン原子と窒素原子との結合を切断している。このため、窒化時に、これらの結合を切断するための大きな熱エネルギを上側絶縁膜3に与える必要がない。このように、窒素が導入されやすい状態で窒化を行うため、比較的弱い窒化条件でも、大量の窒素原子を上側絶縁膜3内に導入することができる。
In the first embodiment, in the step shown in FIG. 1C, the upper insulating
窒化時に大きな熱エネルギを与える必要がないため、上側絶縁膜3に導入された窒素原子の拡散が抑制される。このため、下側絶縁膜2と基板1との界面まで窒素原子が到達しない窒化条件で、上側絶縁膜3に大量の窒素原子を導入することが可能になる。なお、窒素原子が、下側絶縁膜2と基板1との界面まで到達したとしても、強い窒化条件で窒化を行う場合に比べて、界面まで到達する窒素原子の量を少なくすることができる。これにより、界面における窒素濃度の顕著な増加を防止することができる。
Since it is not necessary to give large heat energy during nitriding, diffusion of nitrogen atoms introduced into the upper insulating
実際に、第1の実施例による方法で、下側絶縁膜2及び上側絶縁膜3を含む複数の試料を作製し、その窒素濃度を測定した。なお、上側絶縁膜2の還元処理を行わないで窒化処理を行う方法(比較例による方法)でも試料を作製した。
Actually, a plurality of samples including the lower insulating
図2に、各試料の窒素原子濃度の測定結果を示す。横軸は、上側絶縁膜3を還元処理する際の基板温度を単位「℃」で表し、縦軸は窒素原子濃度を単位「原子%」で表す。いずれの試料においても下側絶縁膜2の厚さを1nmとし、上側絶縁膜3の厚さを1.5nmとした。上側絶縁膜3は、原料としてビスターシャリブチルアミノシランとアンモニアとを用い、基板温度500℃の条件で、熱CVDにより形成した。
FIG. 2 shows the measurement results of the nitrogen atom concentration of each sample. The horizontal axis represents the substrate temperature when the upper insulating
上側絶縁膜3の還元処理は、還元性ガスとして水素ガスを用い、熱処理時間10sの条件で行った。
The reduction treatment of the upper insulating
還元処理後の上側絶縁膜3の窒化処理は、平行平板型プラズマ処理装置を用いて行った。窒化ガスとしてN2を用い、投入RF電力を180W、圧力を6.7Pa(50mTorr)、窒化時間を30sとした。なお、基板1の直径は8インチである。
The nitriding treatment of the upper insulating
図2の縦軸の窒素原子濃度は、X線光電子分光法により測定した値であり、下側絶縁膜2及び上側絶縁膜3内に含有される窒素の濃度を厚さ方向に関して平均した値となる。横軸の温度0℃の試料は、上側絶縁膜3を形成した後、還元処理を行うことなく、窒化処理を行ったものである。
The nitrogen atom concentration on the vertical axis in FIG. 2 is a value measured by X-ray photoelectron spectroscopy, and is a value obtained by averaging the concentration of nitrogen contained in the lower insulating
還元処理を、温度800℃〜900℃で行った試料の窒素濃度が、還元処理を行わなかった試料の窒素濃度よりも高くなっていることがわかる。この評価結果から、還元処理を行うことにより、窒化後の窒素濃度を高めることができることがわかる。図2に示した窒素濃度は、下側絶縁膜2と上側絶縁膜3との厚さ方向に関する平均値であるが、窒素原子濃度は、実際には、上側絶縁膜3の表層部で高く、下側絶縁膜2と基板1との界面で低くなるような分布を持つ。厚さ方向に関して平均してしまうと、窒素原子濃度の増加量はわずかであるように見えるが、窒素濃度が相対的に高い領域に着目すると、窒素原子濃度の増加量は顕著になる。
It can be seen that the nitrogen concentration of the sample subjected to the reduction treatment at a temperature of 800 ° C. to 900 ° C. is higher than the nitrogen concentration of the sample not subjected to the reduction treatment. From this evaluation result, it is understood that the nitrogen concentration after nitriding can be increased by performing the reduction treatment. The nitrogen concentration shown in FIG. 2 is an average value in the thickness direction of the lower insulating
還元処理によって、上側絶縁膜3内の一部の窒素原子が脱離することにより、一旦、窒素原子濃度は低下する。ただし、この還元処理により、上側絶縁膜3が窒化され易い状態になる。このように、窒素原子濃度は一旦低下するが、最終的に得られる窒化シリコンからなる上側絶縁膜3の窒素原子濃度を、より高めることが可能になる。
Due to the reduction treatment, a part of the nitrogen atoms in the upper insulating
還元処理の温度を1000℃とすると、還元処理を行わない場合に比べて、窒素原子濃度が低下している。これは、還元処理時に多くの窒素原子等が脱離して、上側絶縁膜3が薄くなってしまったことに起因する。なお、還元処理時間を10sよりも短くすれば、還元処理温度を1000℃としても、多くの窒素原子の導入が可能であろう。
When the temperature of the reduction treatment is 1000 ° C., the nitrogen atom concentration is reduced as compared with the case where the reduction treatment is not performed. This is because many nitrogen atoms and the like are desorbed during the reduction process, and the upper insulating
上側絶縁膜3の還元処理は、上側絶縁膜3がほとんど薄くならない条件、例えば膜厚の目減り分が、元の膜厚の3%以下となる条件で行うことが好ましい。
The reduction treatment of the upper insulating
還元処理時の好適な温度条件は、還元処理時のガス、圧力、処理時間等に依存する。例えば、還元処理時の圧力を高くすれば、処理温度を低くしてもよいであろう。また、処置時間を長くすれば、処理温度を低くしてもよいであろう。ただし、還元処理時に、上側絶縁膜3内の窒素原子が、下側絶縁膜2内を拡散して、下側絶縁膜2と基板1との界面まで到達しない条件で行うことが好ましい。
Suitable temperature conditions during the reduction process depend on gas, pressure, processing time, and the like during the reduction process. For example, if the pressure during the reduction treatment is increased, the treatment temperature may be lowered. Also, if the treatment time is lengthened, the treatment temperature may be lowered. However, it is preferable that the nitrogen atoms in the upper insulating
次に、図3A〜図3Dを参照して、第2の実施例による半導体装置の製造方法について説明する。 Next, with reference to FIGS. 3A to 3D, a method for fabricating a semiconductor device according to the second embodiment will be described.
図3Aに示すように、シリコンからなる基板1の表面上に、酸化シリコンからなる下側絶縁膜2を形成する。下側絶縁膜2は、図1Aに示した第1の実施例の下側絶縁膜2と同じ方法で形成される。
As shown in FIG. 3A, a lower insulating
図3Bに示すように、下側絶縁膜2を窒化性プラズマ10に晒すことにより、その表層部を窒化する。これにより、酸窒化シリコンからなる上側絶縁膜3が形成される。プラズマ窒化条件は、上側絶縁膜3の厚さが0.1nm〜1.5nmとなるように設定する。上側絶縁膜3の下には、窒化されていない下側絶縁膜2が残る。なお、窒化性プラズマ10によるプラズマ窒化に代えて、窒化性ガス雰囲気で熱窒化を行ってもよい。熱窒化時の圧力は13.3Pa〜1.01×105Pa、基板温度は500℃〜1000℃、窒化時間は1s〜600sとする。この場合も、上側絶縁膜3の厚さが0.1nm〜1.5nmとなるように条件を設定する。
As shown in FIG. 3B, the lower insulating
図3Cに示すように、酸窒化シリコンからなる上側絶縁膜3を還元性ガス4に晒して還元処理を行う。図3Dに示すように、還元された上側絶縁膜3を窒化性プラズマ5に晒して窒化処理を行う。図3Cに示した還元処理、及び図3Dに示した窒化処理は、それぞれ図1Cに示した第1の実施例の還元処理、及び図1Dに示した第1の実施例の窒化処理と同様の方法で行うことができる。
As shown in FIG. 3C, the upper insulating
第2の実施例でも、図3Cに示したように還元処理を行うため、第1の実施例と同様に、上側絶縁膜3の窒素濃度を高めることができると共に、下側絶縁膜2と基板1との界面における窒素濃度の増加を抑制することができる。
Also in the second embodiment, since the reduction process is performed as shown in FIG. 3C, the nitrogen concentration of the upper insulating
図4A〜図4Fを参照して、上記第1及び第2の実施例を適用したMOSFETの製造方法について説明する。 With reference to FIGS. 4A to 4F, description will be made on a MOSFET manufacturing method to which the first and second embodiments are applied.
図4Aに示すように、シリコンからなる基板20の表層部にシャロートレンチアイソレーション(STI)法等を用いて素子分離絶縁膜21を形成する。素子分離絶縁膜21に囲まれた活性領域22が画定される。必要に応じて、活性領域22の表層部に、閾値電圧調整のためのチャネル注入を行う。
As shown in FIG. 4A, an element
図4Bに示すように、活性領域22の表層部を熱酸化することにより、酸化シリコンからなる下側絶縁膜25を形成する。下側絶縁膜25は、図1A及び図3Aに示した第1及び第2の実施例の下側絶縁膜2と同じ方法により形成される。
As shown in FIG. 4B, the lower insulating
図4Cに示すように、下側絶縁膜25及び素子分離絶縁膜21の上に、窒化シリコンからなる上側絶縁膜30を形成する。上側絶縁膜30は、第1の実施例の図1B〜図1Dに示した成膜処理、還元処理、及び窒化処理を行うことにより形成される。なお、第2の実施例の図3B〜図3Dに示したように、1回目の窒化処理、還元処理、及び2回目の窒化処理を行うことにより形成してもよい。
As shown in FIG. 4C, an upper insulating
図4Dに示すように、上側絶縁膜30の上に、多結晶シリコン膜35をCVD等により形成する。
As shown in FIG. 4D, a polycrystalline silicon film 35 is formed on the upper insulating
図4Eに示すように、多結晶シリコン膜35、上側絶縁膜30、及び下側絶縁膜25をパターニングする。これにより、上側絶縁膜30と下側絶縁膜25とからなる2層構造のゲート絶縁膜40、及び多結晶シリコン膜35からなるゲート電極41が形成される。
As shown in FIG. 4E, the polycrystalline silicon film 35, the upper insulating
図4Fに示すように、ソース42及びドレイン43のエクステンション領域の形成、サイドウォールスペーサ44の形成、ソース42及びドレイン43の深い領域の形成、及び金属シリサイド膜50の形成を順次行う。金属シリサイド膜50は、ソース42、ドレイン43、及びゲート電極41の上面に形成される。金属シリサイド膜50には、コバルトシリサイドやニッケルシリサイドが用いられる。
As shown in FIG. 4F, the extension regions of the
ゲート絶縁膜40を構成する上側絶縁膜30が、第1または第2の実施例による方法で形成される。このため、基板20とゲート絶縁膜40との界面における窒素原子濃度の上昇を抑制しつつ、上側絶縁膜30の窒素濃度を高めることができる。
The upper insulating
上側絶縁膜30の窒素濃度が高くなるため、ゲート絶縁膜40の実効的な誘電率を高くすることができる。また、ゲート絶縁膜40と基板20との界面における窒素濃度の上昇が抑制されるため、キャリア移動度の低下が抑制される。
Since the nitrogen concentration of the upper insulating
図4A〜図4Fに示した例では、基板20にシリコン基板を用いたが、その他、SOI(シリコンオンインシュレータ)基板等を用いてもよい。
In the example shown in FIGS. 4A to 4F, a silicon substrate is used as the
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
以上の第1及び第2の実施例を含む実施形態に関し、更に以下の付記を開示する。 Regarding the embodiment including the first and second examples, the following additional notes are disclosed.
(付記1)
(a)半導体基板上に、窒素とシリコンとを含む第1の絶縁膜を形成する工程と、
(b)前記第1の絶縁膜を還元性雰囲気に晒す工程と、
(c)前記工程(b)の後、前記第1の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法。
(Appendix 1)
(A) forming a first insulating film containing nitrogen and silicon on a semiconductor substrate;
(B) exposing the first insulating film to a reducing atmosphere;
(C) After the step (b), the method further comprises a step of exposing the first insulating film to a nitriding atmosphere.
(付記2)
前記工程(b)において、前記第1の絶縁膜を前記還元性雰囲気に晒すことにより、前記第1の絶縁膜中の窒素原子の一部を脱離させることを特徴とする付記1に記載の半導体装置の製造方法。
(Appendix 2)
(付記3)
前記工程(a)が、さらに、前記半導体基板上に、酸素とシリコンとを含み、窒素は含まないか、または前記第1の絶縁膜の窒素原子濃度よりも低い窒素濃度を有する第2の絶縁膜を形成する工程を有し、前記第1の絶縁膜を、前記第2の絶縁膜の上に形成することを特徴とする付記1または2に記載の半導体装置の製造方法。
(Appendix 3)
The step (a) further includes a second insulating layer containing oxygen and silicon on the semiconductor substrate and not containing nitrogen or having a nitrogen concentration lower than a nitrogen atom concentration of the first insulating film. 3. The method of manufacturing a semiconductor device according to
(付記4)
前記工程(a)において、化学気相成長により前記第1の絶縁膜を堆積させることを特徴とする付記3に記載の半導体装置の製造方法。
(Appendix 4)
4. The method of manufacturing a semiconductor device according to
(付記5)
前記工程(c)において、前記半導体基板を第1の温度で加熱しながら、前記第1の絶縁膜を前記窒化性雰囲気に晒し、該工程(c)の後、さらに、前記第1の温度よりも高い温度で前記半導体基板を加熱する工程を含むことを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
(Appendix 5)
In the step (c), the first insulating film is exposed to the nitriding atmosphere while heating the semiconductor substrate at a first temperature, and after the step (c), further from the first temperature. The method for manufacturing a semiconductor device according to any one of
(付記6)
前記工程(c)の後、さらに、
前記第1の絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極の両側の、前記半導体基板に不純物イオンを注入する工程と
を含むことを特徴とする付記1乃至5のいずれか1項に記載の半導体装置の製造方法。
(Appendix 6)
After the step (c),
Forming a gate electrode on the first insulating film;
The method for manufacturing a semiconductor device according to any one of
(付記7)
前記工程(a)において、前記第2の絶縁膜の表層部を窒化することにより前記第1の絶縁膜を形成することを特徴とする付記3に記載の半導体装置の製造方法。
(Appendix 7)
4. The method of manufacturing a semiconductor device according to
1 基板
2 下側絶縁膜(第2の絶縁膜)
3 上側絶縁膜(第1の絶縁膜)
4 還元性ガス
5、10 窒化性プラズマ
20 基板
21 素子分離絶縁膜
22 活性領域
25 下側絶縁膜
30 上側絶縁膜
35 多結晶シリコン膜
40 ゲート絶縁膜
41 ゲート電極
42 ソース
43 ドレイン
44 サイドウォールスペーサ
50 金属シリサイド膜
1
3 Upper insulating film (first insulating film)
4 Reducing
Claims (5)
(b)前記第1の絶縁膜を還元性雰囲気に晒す工程と、
(c)前記工程(b)の後、前記第1の絶縁膜を窒化性雰囲気に晒す工程と
を有することを特徴とする半導体装置の製造方法。 (A) forming a first insulating film containing nitrogen and silicon on a semiconductor substrate;
(B) exposing the first insulating film to a reducing atmosphere;
(C) After the step (b), the method further comprises a step of exposing the first insulating film to a nitriding atmosphere.
前記第1の絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極の両側の、前記半導体基板に不純物イオンを注入する工程と
を含むことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。 After the step (c),
Forming a gate electrode on the first insulating film;
5. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of implanting impurity ions into the semiconductor substrate on both sides of the gate electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251047A JP2009081371A (en) | 2007-09-27 | 2007-09-27 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007251047A JP2009081371A (en) | 2007-09-27 | 2007-09-27 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009081371A true JP2009081371A (en) | 2009-04-16 |
Family
ID=40655878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007251047A Withdrawn JP2009081371A (en) | 2007-09-27 | 2007-09-27 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009081371A (en) |
-
2007
- 2007-09-27 JP JP2007251047A patent/JP2009081371A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5173582B2 (en) | Semiconductor device | |
US8084373B2 (en) | Manufacturing method of semiconductor device for enhancing the current drive capability | |
JP2007281181A (en) | Process for fabricating semiconductor device | |
JP2011171706A (en) | Transistor and manufacturing method therefor | |
JP2013138213A (en) | Replacement gate transistors with reduced gate oxide leakage | |
US20070128806A1 (en) | High performance CMOS transistors using PMD liner stress | |
JP2008283182A (en) | Method of manufacturing pmos transistor, and method of manufacturing cmos transistor | |
KR100685205B1 (en) | Semiconductor device having a hmp metal gate and method for manufacturing the same | |
JP4983025B2 (en) | Manufacturing method of semiconductor device | |
KR100788361B1 (en) | Method of forming mosfet device | |
JP5050351B2 (en) | Manufacturing method of semiconductor device | |
TWI389214B (en) | Method of manufacturing semiconductor device | |
JP4005055B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004128500A (en) | Silicon-rich low-heat-contraction silicon-nitride for integrated circuit | |
JP2005064032A (en) | Semiconductor device and its manufacturing method | |
JP2005045166A (en) | Semiconductor device and manufacturing method thereof | |
JP2007012666A (en) | Method of forming dielectric film | |
JP6729824B1 (en) | Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device | |
JP2009071232A (en) | Semiconductor device, and manufacturing method thereof | |
JP5039396B2 (en) | Manufacturing method of semiconductor device | |
JP2009081371A (en) | Method of manufacturing semiconductor device | |
JP5141321B2 (en) | Manufacturing method of semiconductor device | |
JP4876375B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4461839B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20120089147A (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20101207 |