JP2009064879A - Semiconductor device, and manufacturing method thereof - Google Patents

Semiconductor device, and manufacturing method thereof Download PDF

Info

Publication number
JP2009064879A
JP2009064879A JP2007230082A JP2007230082A JP2009064879A JP 2009064879 A JP2009064879 A JP 2009064879A JP 2007230082 A JP2007230082 A JP 2007230082A JP 2007230082 A JP2007230082 A JP 2007230082A JP 2009064879 A JP2009064879 A JP 2009064879A
Authority
JP
Japan
Prior art keywords
wiring
layer
insulating
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007230082A
Other languages
Japanese (ja)
Other versions
JP5053003B2 (en
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2007230082A priority Critical patent/JP5053003B2/en
Publication of JP2009064879A publication Critical patent/JP2009064879A/en
Application granted granted Critical
Publication of JP5053003B2 publication Critical patent/JP5053003B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To let a semiconductor device have such a structure as not to have a base plate for supporting a semiconductor constitutional body and an insulation layer, in the semiconductor device having the insulation layer including an upper-layer insulation film in the periphery and the upside of the semiconductor constitutional body named as CSP. <P>SOLUTION: The manufacturing method of the semiconductor device has in succession a process for disposing a semiconductor constitutional body 1 on a metal base plate 51, a process for forming an insulation layer 23 including an upper-layer insulation film 27, on the top surface of the base plate 51 present in the periphery of the semiconductor constitutional body 1, and on the upside of the base plate 51 and the body 1, a process for disposing on the top surface of the upper-layer insulation film 27 a warp preventing plate 55 made of the same material as the metal base plate 51, and a process for removing the base plate 51 and the warp preventing plate 55 therefrom. In this way, since the base plate 51 is removed, the semiconductor device can be thinned by the part thereof. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりもサイズの大きいベース板上に設けたものがある（例えば、特許文献１参照）。この場合、半導体構成体の周囲におけるベース板上には絶縁層が設けられている。絶縁層の上面には、製造工程中におけるベース板の反りを低減するための、ベース板と同一の材料からなるハードシートが設けられている。半導体構成体、絶縁層およびハードシート上には上層絶縁膜が設けられている。上層絶縁膜上には上層配線が設けられている。上層配線の接続パッド部上には半田ボールが設けられている。   Some conventional semiconductor devices have a semiconductor structure called a CSP (chip size package) provided on a base plate having a size larger than that of the semiconductor structure (see, for example, Patent Document 1). In this case, an insulating layer is provided on the base plate around the semiconductor structure. A hard sheet made of the same material as the base plate is provided on the upper surface of the insulating layer to reduce warpage of the base plate during the manufacturing process. An upper insulating film is provided on the semiconductor structure, the insulating layer, and the hard sheet. An upper wiring is provided on the upper insulating film. Solder balls are provided on the connection pad portions of the upper layer wiring.

特開２００５−３１７９０６号公報（図１）Japanese Patent Laying-Open No. 2005-317906 (FIG. 1)

しかしながら、上記従来の半導体装置では、半導体構成体および絶縁層を支持するためのベース板を用いているため、少なくともベース板の厚さの分だけ、装置全体が厚くなってしまうという問題があった。   However, since the conventional semiconductor device uses the base plate for supporting the semiconductor structure and the insulating layer, there is a problem that the entire device becomes thicker at least by the thickness of the base plate. .

そこで、この発明は、薄型化することができる半導体装置およびその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a semiconductor device that can be thinned and a method for manufacturing the same.

請求項１に記載の発明に係る半導体装置は、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲およびそれらの上側に設けられた上層絶縁膜を含む絶縁層と、前記上層絶縁膜上に前記半導体構成体の外部接続用電極に接続されて設けられた上層配線と、前記半導体構成体および前記絶縁層を支持するためのベース部材となる絶縁材を介在することなく、前記半導体構成体の下面および前記絶縁層の下面の少なくとも一方に設けられた下層配線とを具備することを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の半導体基板の下面には金属からなる台座層が設けられ、前記台座層の下面は前記絶縁層の下面と面一となっていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体の半導体基板の下面には接着層が設けられ、前記接着層の下面は前記絶縁層の下面と面一となっていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記上層配線と前記下層配線とは前記絶縁層に設けられた貫通孔内に設けられた上下導通部を介して接続されていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記絶縁層は、前記半導体構成体の下部周囲に設けられた下層絶縁膜と、前記下層絶縁膜上に設けられた方形枠状の絶縁板と、前記半導体構成体および前記絶縁板上に設けられた前記上層絶縁膜とからなることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続され、且つ、前記上層配線は前記上部配線に接続されていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、少なくとも前記下層絶縁膜の下面に下層配線が設けられ、前記下層配線は前記下部配線に接続されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記絶縁板の上面および下面に上部配線およびダミー下部配線が設けられ、前記上層配線は前記上部配線に接続されていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、金属製のベース板の上面に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体の周囲における前記ベース板の上面およびそれらの上側に上層絶縁膜を含む絶縁層を形成する工程と、前記ベース板を除去する工程と、前記上層絶縁膜上に上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、前記半導体構成体間における前記絶縁層を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記ベース板を除去する工程は、前記ベース板をウエットエッチングにより除去する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項１０に記載の発明において、前記ベース板は金属材料により形成されていることを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記絶縁層を形成する工程は、そのうちの上層絶縁膜の上面に、前記ベース板と同一の材料からなる反り防止板を配置する工程を含み、前記ベース板を除去する工程は、前記反り防止板を除去する工程を含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を、前記ベース板の上面に形成された該ベース板と異なる金属からなる台座層の上面に接着する工程であることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を前記ベース板の上面に接着する工程であることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記上層配線を形成する工程は、前記絶縁層の下面に下層配線を形成し、且つ、前記絶縁層に形成された貫通孔内に上下導通部を前記上層配線と前記下層配線とに接続させて形成する工程を含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記絶縁層は、前記半導体構成体の下部周囲に形成された下層絶縁膜と、前記下層絶縁膜上に形成された方形枠状の絶縁板と、前記半導体構成体および前記絶縁板上に形成された前記上層絶縁膜とからなることを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続されており、前記上層配線は前記上部配線に接続することを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の発明において、少なくとも前記下層絶縁膜の下面に下層配線を前記下部配線に接続させて形成する工程を有することを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記絶縁板の上面および下面に上部配線およびダミー下部配線が設けられており、前記上層配配線は前記上部線に接続することを特徴とするものである。 According to a first aspect of the present invention, there is provided a semiconductor device having a semiconductor substrate, a semiconductor structure having a plurality of external connection electrodes provided on the semiconductor substrate, and a periphery of the semiconductor structure and above the semiconductor structure. An insulating layer including an upper insulating film; an upper wiring provided on the upper insulating film connected to an external connection electrode of the semiconductor structure; and a base for supporting the semiconductor structure and the insulating layer It comprises a lower layer wiring provided on at least one of the lower surface of the semiconductor structure and the lower surface of the insulating layer without interposing an insulating material as a member.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein a pedestal layer made of metal is provided on the lower surface of the semiconductor substrate of the semiconductor structure, and the lower surface of the pedestal layer is the insulating layer. It is characterized by being flush with the lower surface of the layer.
A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the first aspect, wherein an adhesive layer is provided on the lower surface of the semiconductor substrate of the semiconductor structure, and the lower surface of the adhesive layer is the lower surface of the insulating layer. It is characterized by being in the same plane.
A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the first aspect, wherein the upper layer wiring and the lower layer wiring are connected via a vertical conduction portion provided in a through hole provided in the insulating layer. It is characterized by being connected.
A semiconductor device according to a fifth aspect of the present invention is the semiconductor device according to the first aspect, wherein the insulating layer is provided on a lower insulating film provided around a lower portion of the semiconductor structure and on the lower insulating film. The rectangular frame-shaped insulating plate, and the semiconductor structure and the upper insulating film provided on the insulating plate.
A semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to the fifth aspect of the present invention, wherein upper and lower wirings are provided on an upper surface and a lower surface of the insulating plate, and the upper wiring and the lower wiring are insulated from each other. It is connected through a vertical conduction part provided in a through hole provided in the plate, and the upper layer wiring is connected to the upper wiring.
According to a seventh aspect of the present invention, in the semiconductor device according to the sixth aspect, at least a lower layer wiring is provided on a lower surface of the lower insulating film, and the lower layer wiring is connected to the lower wiring. It is a feature.
According to an eighth aspect of the present invention, in the semiconductor device according to the fifth aspect, upper wiring and dummy lower wiring are provided on the upper and lower surfaces of the insulating plate, and the upper wiring is connected to the upper wiring. It is characterized by that.
According to a ninth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a plurality of semiconductor structures each having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate on an upper surface of a metal base plate; A step of disposing the bodies apart from each other, a step of forming an insulating layer including an upper insulating film on the upper surface and the upper side of the base plate around the semiconductor structure, and a step of removing the base plate A step of forming an upper wiring on the upper insulating film by connecting to an external connection electrode of the semiconductor structure; a step of cutting the insulating layer between the semiconductor structures to obtain a plurality of semiconductor devices; It is characterized by having.
According to a tenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the ninth aspect, wherein the step of removing the base plate includes a step of removing the base plate by wet etching. To do.
According to an eleventh aspect of the present invention, in the semiconductor device manufacturing method according to the tenth aspect, the base plate is made of a metal material.
According to a twelfth aspect of the present invention, in the semiconductor device manufacturing method according to the ninth aspect of the invention, the step of forming the insulating layer includes the same material as the base plate on the upper surface of the upper insulating film. A step of disposing the warp preventing plate, and the step of removing the base plate includes a step of removing the warp preventing plate.
According to a thirteenth aspect of the present invention, in the semiconductor device manufacturing method according to the ninth aspect of the present invention, in the step of disposing the semiconductor structure, an adhesive layer formed on a lower surface of the semiconductor substrate is used as the base. It is a step of adhering to the upper surface of a base layer made of a metal different from the base plate formed on the upper surface of the plate.
According to a fourteenth aspect of the present invention, in the semiconductor device manufacturing method according to the ninth aspect of the present invention, in the step of disposing the semiconductor structure, the adhesive layer formed on the lower surface of the semiconductor substrate is disposed on the base plate. It is the process of adhere | attaching on the upper surface of this.
According to a fifteenth aspect of the present invention, in the semiconductor device manufacturing method according to the ninth aspect of the present invention, in the step of forming the upper layer wiring, the lower layer wiring is formed on a lower surface of the insulating layer, and the insulating layer is formed. The method includes a step of forming a vertical conduction portion in the through hole formed in the layer by connecting to the upper layer wiring and the lower layer wiring.
According to a sixteenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the ninth aspect, wherein the insulating layer includes a lower insulating film formed around a lower portion of the semiconductor structure, and the lower insulating film. It is characterized by comprising a rectangular frame-shaped insulating plate formed thereon, and the semiconductor structure and the upper insulating film formed on the insulating plate.
According to a seventeenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the sixteenth aspect, wherein upper and lower wirings are provided on an upper surface and a lower surface of the insulating plate, and the upper wiring and the lower wiring Are connected via a vertical conduction part provided in a through hole provided in the insulating plate, and the upper layer wiring is connected to the upper wiring.
A method of manufacturing a semiconductor device according to an invention of claim 18 includes the step of forming a lower layer wiring connected to the lower wiring at least on the lower surface of the lower insulating film in the invention of claim 17. It is a feature.
According to a nineteenth aspect of the present invention, in the semiconductor device manufacturing method according to the sixteenth aspect of the present invention, upper wiring and dummy lower wiring are provided on an upper surface and a lower surface of the insulating plate, and the upper layer wiring is It connects to the said upper line, It is characterized by the above-mentioned.

この発明によれば、半導体構成体および絶縁層を支持するためのベース板を備えていないので、その分、薄型化することができる。   According to the present invention, since the base plate for supporting the semiconductor structure and the insulating layer is not provided, the thickness can be reduced accordingly.

（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状の半導体構成体１を備えている。半導体構成体１は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）２を備えている。シリコン基板２の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド３が集積回路に接続されて設けられている。 (First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device includes a planar rectangular semiconductor structure 1. The semiconductor structure 1 is generally called a CSP, and includes a silicon substrate (semiconductor substrate) 2. An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the silicon substrate 2, and a plurality of connection pads 3 made of aluminum-based metal or the like are provided on the periphery of the upper surface so as to be connected to the integrated circuit.

接続パッド３の中央部を除くシリコン基板２の上面には酸化シリコン等からなる絶縁膜４が設けられ、接続パッド３の中央部は絶縁膜４に設けられた開口部５を介して露出されている。絶縁膜４の上面にはポリイミド系樹脂等からなる保護膜６が設けられている。絶縁膜４の開口部５に対応する部分における保護膜６には開口部７が設けられている。   An insulating film 4 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 2 except for the central portion of the connection pad 3, and the central portion of the connection pad 3 is exposed through an opening 5 provided in the insulating film 4. Yes. A protective film 6 made of polyimide resin or the like is provided on the upper surface of the insulating film 4. An opening 7 is provided in the protective film 6 at a portion corresponding to the opening 5 of the insulating film 4.

保護膜６の上面には配線８が設けられている。配線８は、保護膜６の上面に設けられた銅等からなる下地金属層９と、下地金属層９の上面に設けられた銅からなる上部金属層１０との２層構造となっている。配線８の一端部は、絶縁膜４および保護膜６の開口部５、７を介して接続パッド３に接続されている。   A wiring 8 is provided on the upper surface of the protective film 6. The wiring 8 has a two-layer structure of a base metal layer 9 made of copper or the like provided on the upper surface of the protective film 6 and an upper metal layer 10 made of copper provided on the upper surface of the base metal layer 9. One end of the wiring 8 is connected to the connection pad 3 through the openings 5 and 7 of the insulating film 4 and the protective film 6.

配線８の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１１が設けられている。配線８を含む保護膜６の上面にはエポキシ系樹脂等からなる封止膜１２がその上面が柱状電極１１の上面と面一となるように設けられている。   A columnar electrode (external connection electrode) 11 made of copper is provided on the upper surface of the connection pad portion of the wiring 8. A sealing film 12 made of an epoxy resin or the like is provided on the upper surface of the protective film 6 including the wiring 8 so that the upper surface is flush with the upper surface of the columnar electrode 11.

半導体構成体１のシリコン基板２の下面は、当該下面に設けられたダイボンド材からなる接着層２１を介して、シリコン基板２のサイズよりもやや大きめのニッケル等の金属からなる台座層２２の上面に接着されている。   The lower surface of the silicon substrate 2 of the semiconductor structure 1 is an upper surface of a base layer 22 made of a metal such as nickel that is slightly larger than the size of the silicon substrate 2 via an adhesive layer 21 made of a die bond material provided on the lower surface. It is glued to.

接着層２１および台座層２２を含む半導体構成体１の周囲およびそれらの上側には絶縁層２３が設けられている。絶縁層２３は、半導体構成体１の周囲に間隔をおいて配置された方形枠状の絶縁板２４と、絶縁板２４の内面に設けられた内部絶縁層２５と、絶縁板２４および内部絶縁層２５の下面に設けられた下層絶縁膜２６と、半導体構成体１、絶縁板２４および内部絶縁層２５の上面に設けられた上層絶縁膜２７とからなっている。   An insulating layer 23 is provided around and above the semiconductor structure 1 including the adhesive layer 21 and the pedestal layer 22. The insulating layer 23 includes a rectangular frame-shaped insulating plate 24 arranged at intervals around the semiconductor structure 1, an internal insulating layer 25 provided on the inner surface of the insulating plate 24, the insulating plate 24, and the internal insulating layer. The lower insulating film 26 provided on the lower surface of 25 and the upper insulating film 27 provided on the upper surfaces of the semiconductor structure 1, the insulating plate 24 and the internal insulating layer 25.

この場合、下層絶縁膜２６の下面は台座層２２の下面と面一となっている。上層絶縁膜２７の上面は平坦面となっている。半導体構成体１の柱状電極１１の上面中央部に対応する部分における上層絶縁膜２７には開口部２８が設けられている。絶縁板２４、内部絶縁層２５、下層絶縁膜２６および上層絶縁膜２７の材料については後で説明する。   In this case, the lower surface of the lower insulating film 26 is flush with the lower surface of the pedestal layer 22. The upper surface of the upper insulating film 27 is a flat surface. An opening 28 is provided in the upper insulating film 27 in a portion corresponding to the central portion of the upper surface of the columnar electrode 11 of the semiconductor structure 1. The materials of the insulating plate 24, the internal insulating layer 25, the lower insulating film 26, and the upper insulating film 27 will be described later.

上層絶縁膜２７の上面には上層配線２９が設けられている。上層配線２９は、上層絶縁膜２７の上面に設けられた銅等からなる下地金属層３０と、下地金属層３０の上面に設けられた銅からなる上部金属層３１との２層構造となっている。上層配線２９の一端部は、上層絶縁膜２７の開口部２８を介して半導体構成体１の柱状電極１１の上面に接続されている。   An upper layer wiring 29 is provided on the upper surface of the upper insulating film 27. The upper wiring 29 has a two-layer structure of a base metal layer 30 made of copper or the like provided on the upper surface of the upper insulating film 27 and an upper metal layer 31 made of copper provided on the upper surface of the base metal layer 30. Yes. One end of the upper layer wiring 29 is connected to the upper surface of the columnar electrode 11 of the semiconductor structure 1 through the opening 28 of the upper layer insulating film 27.

上層配線２９を含む上層絶縁膜２７の上面にはソルダーレジスト等からなる上層オーバーコート膜３２が設けられている。上層配線２９の接続パッド部に対応する部分における上層オーバーコート膜３２には開口部３３が設けられている。上層オーバーコート膜３２の開口部３３内およびその上方には半田ボール３４が上層配線２９の接続パッド部に接続されて設けられている。   An upper overcoat film 32 made of a solder resist or the like is provided on the upper surface of the upper insulating film 27 including the upper wiring 29. An opening 33 is provided in the upper overcoat film 32 in a portion corresponding to the connection pad portion of the upper wiring 29. Solder balls 34 are provided in and above the opening 33 of the upper overcoat film 32 so as to be connected to the connection pad portion of the upper wiring 29.

台座層２２を含む下層絶縁膜２６の下面には下層配線４１が設けられている。下層配線４１は、台座層２２を含む下層絶縁膜２６の下面に設けられた銅等からなる下地金属層４２と、下地金属層４２の下面に設けられた銅からなる上部金属層４３との２層構造となっている。この場合、台座層２２の下面およびその周囲における下層絶縁膜２６の下面に設けられた下層配線４１はべた状となっている。下層配線４１を含む下層絶縁膜２６の下面にはソルダーレジスト等からなる下層オーバーコート膜４４が設けられている。   A lower layer wiring 41 is provided on the lower surface of the lower insulating film 26 including the pedestal layer 22. The lower wiring 41 is composed of a base metal layer 42 made of copper or the like provided on the lower surface of the lower insulating film 26 including the pedestal layer 22, and an upper metal layer 43 made of copper provided on the lower surface of the base metal layer 42. It has a layer structure. In this case, the lower layer wiring 41 provided on the lower surface of the pedestal layer 22 and the lower surface of the lower insulating film 26 around it is a solid shape. A lower overcoat film 44 made of a solder resist or the like is provided on the lower surface of the lower insulating film 26 including the lower wiring 41.

上層配線２９の少なくとも一部と下層配線４１の少なくとも一部とは、上層絶縁膜２７、絶縁板層２４および下層絶縁膜２６の所定の箇所に設けられた貫通孔４５の内壁面に設けられた上下導通部４６を介して接続されている。上下導通部４６は、貫通孔４５の内壁面に設けられた銅等からなる下地金属層４７と、下地金属層４７の内面に設けられた銅からなる上部金属層４８との２層構造となっている。上下導通部４６内にはソルダーレジスト等からなる充填材４９が充填されている。   At least a part of the upper layer wiring 29 and at least a part of the lower layer wiring 41 are provided on the inner wall surface of the through hole 45 provided at a predetermined position of the upper layer insulating film 27, the insulating plate layer 24, and the lower layer insulating film 26. They are connected via the vertical conduction part 46. The vertical conduction portion 46 has a two-layer structure of a base metal layer 47 made of copper or the like provided on the inner wall surface of the through hole 45 and an upper metal layer 48 made of copper provided on the inner surface of the base metal layer 47. ing. The vertical conduction part 46 is filled with a filler 49 made of solder resist or the like.

次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔等からなるベース板（ベース部材）５１を用意する。この場合、ベース板５１のサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。そして、ベース板５１の上面の複数の半導体構成体配置領域には、電界メッキにより形成されたニッケル等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、台座層２２が形成されている。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, a base plate (base member) 51 made of copper foil or the like is prepared. In this case, the base plate 51 is sized so that a plurality of completed semiconductor devices shown in FIG. 1 can be formed. A pedestal layer 22 is formed in a plurality of semiconductor structure arrangement regions on the upper surface of the base plate 51 by patterning a metal layer made of nickel or the like formed by electroplating by photolithography.

また、半導体構成体１のシリコン基板２の下面に接着層２１が形成されたものを用意する。この場合、接着層２１を有する半導体構成体１は、ウエハ状態のシリコン基板２上に接続パッド３、絶縁膜４、保護膜６、配線８、柱状電極１１および封止膜１２を形成した後、ウエハ状態のシリコン基板２の下面に、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂やポリイミド系樹脂等のダイボンド材からなる接着層２１を加熱加圧により半硬化させた状態で固着し、ダイシングにより個片化することにより得られる。そして、台座層２２の上面に半導体構成体１のシリコン基板２の下面に固着された接着層２１を接着する。ここでの接着は、加熱加圧により、接着層２１を本硬化させる。   In addition, a semiconductor structure 1 having an adhesive layer 21 formed on the lower surface of the silicon substrate 2 is prepared. In this case, after forming the connection pad 3, the insulating film 4, the protective film 6, the wiring 8, the columnar electrode 11 and the sealing film 12 on the silicon substrate 2 in the wafer state, the semiconductor structure 1 having the adhesive layer 21 is formed. An adhesive layer 21 made of a die bond material such as an epoxy resin or a polyimide resin, which is commercially available as a die attachment film, is fixed to the lower surface of the silicon substrate 2 in a wafer state in a semi-cured state by heating and pressing, and then dicing. It is obtained by dividing into pieces. Then, the adhesive layer 21 fixed to the lower surface of the silicon substrate 2 of the semiconductor structure 1 is bonded to the upper surface of the pedestal layer 22. In this bonding, the adhesive layer 21 is fully cured by heating and pressing.

次に、図３に示すように、半導体構成体１の周囲におけるベース板５１の上面に格子状の下層絶縁膜形成用シート２６ａおよび格子状の絶縁板２４をピン等で位置決めしながら配置する。下層絶縁膜形成用シート２６ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。   Next, as shown in FIG. 3, the lattice-like lower insulating film forming sheet 26 a and the lattice-like insulating plate 24 are arranged on the upper surface of the base plate 51 around the semiconductor structure 1 while being positioned with pins or the like. The lower insulating film forming sheet 26a is formed by impregnating a base material made of glass cloth or the like with a thermosetting resin made of epoxy resin or the like, making the thermosetting resin semi-cured into a sheet shape, and by punching or the like. A rectangular opening 52 is formed.

絶縁板２４は、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５３を形成したものである。ここで、注意すべき点は、絶縁板２４中の熱硬化性樹脂は既に硬化されている点である。   The insulating plate 24 is made by impregnating a base material made of glass cloth or the like with a thermosetting resin made of epoxy resin or the like, and making the thermosetting resin into a cured state to form a sheet, and by opening a plurality of rectangular openings by punching or the like A portion 53 is formed. Here, it should be noted that the thermosetting resin in the insulating plate 24 is already cured.

下層絶縁膜形成用シート２６ａおよび絶縁板２４の開口部５２、５３のサイズは半導体構成体１のサイズよりもやや大きくなっている。このため、下層絶縁膜形成用シート２６ａおよび絶縁板２４と半導体構成体１との間には隙間５４が形成されている。   The size of the openings 52 and 53 of the lower insulating film forming sheet 26 a and the insulating plate 24 is slightly larger than the size of the semiconductor structure 1. Therefore, a gap 54 is formed between the lower insulating film forming sheet 26 a and the insulating plate 24 and the semiconductor structure 1.

次に、絶縁板２４の上面に上層絶縁膜形成用シート２７ａおよび反り防止板５５を配置する。上層絶縁膜形成用シート２７ａは、熱硬化性樹脂を半硬化状態とされた下層絶縁膜形成用シート２６ａと同一の材料からなり、且つ、下層絶縁膜形成用シート２６ａの厚さと同一の厚さとなっている。反り防止板５５は、ベース板５１と同一の材料からなり、且つ、ベース板５１と同一の厚さとなっている。   Next, the upper insulating film forming sheet 27 a and the warp preventing plate 55 are disposed on the upper surface of the insulating plate 24. The upper insulating film forming sheet 27a is made of the same material as the lower insulating film forming sheet 26a in which the thermosetting resin is semi-cured, and has the same thickness as the lower insulating film forming sheet 26a. It has become. The warp prevention plate 55 is made of the same material as the base plate 51 and has the same thickness as the base plate 51.

次に、図４に示すように、一対の加熱加圧板５６、５７を用いて上下から下層絶縁膜形成用シート２６ａおよび上層絶縁膜形成用シート２７ａを加熱加圧する。この加熱加圧により、下層絶縁膜形成用シート２６ａおよび上層絶縁膜形成用シート２７ａ中の熱硬化性樹脂が流動して隙間５４に充填され、その後の冷却により固化して、半導体構成体１の周囲におけるベース板５１の上面およびそれらの上側に絶縁層２３が形成される。   Next, as shown in FIG. 4, the lower insulating film forming sheet 26 a and the upper insulating film forming sheet 27 a are heated and pressed from above and below using a pair of heating and pressing plates 56 and 57. By this heating and pressing, the thermosetting resin in the lower insulating film forming sheet 26a and the upper insulating film forming sheet 27a flows and fills the gap 54, and then solidifies by cooling, so that the semiconductor structure 1 The insulating layer 23 is formed on the upper surface of the base plate 51 and the upper side thereof in the periphery.

すなわち、半導体構成体１の周囲におけるベース板５１の上面に下層絶縁膜２６が形成され、下層絶縁膜２６の上面に絶縁板２４が形成され、絶縁板２４の内面に内部絶縁層２５が形成され、半導体構成体１、絶縁板２４および内部絶縁層２５の上面に上層絶縁膜２７が形成される。この場合、絶縁板２４は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。   That is, the lower insulating film 26 is formed on the upper surface of the base plate 51 around the semiconductor structure 1, the insulating plate 24 is formed on the upper surface of the lower insulating film 26, and the inner insulating layer 25 is formed on the inner surface of the insulating plate 24. The upper insulating film 27 is formed on the upper surfaces of the semiconductor structure 1, the insulating plate 24 and the internal insulating layer 25. In this case, since the thermosetting resin of the insulating plate 24 is cured in advance, the insulating plate 24 hardly deforms even when heated and pressurized.

ここで、図３に示すように、加熱加圧されてもほとんど変形しない絶縁板２４の下面には下層絶縁膜形成用シート２６ａおよびベース板５１が配置され、絶縁板２４の上面には下層絶縁膜形成用シート２６ａと同一の厚さで同一の材料からなる上層絶縁膜形成用シート２７ａおよびベース板５１と同一の厚さで同一の材料からなる反り防止板５５が配置されているので、絶縁板２４の部分における厚さ方向の材料構成が対称的となる。   Here, as shown in FIG. 3, a lower insulating film forming sheet 26 a and a base plate 51 are arranged on the lower surface of the insulating plate 24 that hardly deforms even when heated and pressurized, and the lower insulating layer is formed on the upper surface of the insulating plate 24. Since the upper insulating film forming sheet 27a made of the same material with the same thickness as the film forming sheet 26a and the warp preventing plate 55 made of the same material with the same thickness as the base plate 51 are disposed, The material composition in the thickness direction in the portion of the plate 24 is symmetric.

この結果、加熱加圧により、下層絶縁膜形成用シート２６ａおよび上層絶縁膜形成用シート２７ａが厚さ方向に対称的に硬化収縮し、ひいては、特に絶縁板２４に反りが発生しにくく、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。   As a result, the lower insulating film forming sheet 26a and the upper insulating film forming sheet 27a are cured and contracted symmetrically in the thickness direction due to heat and pressure, and in particular, the insulating plate 24 is unlikely to warp, and thereafter Therefore, it is possible to make it difficult to hinder processing accuracy in the transport to the process and subsequent processes.

また、反り防止板５５により、上側の加熱加圧板５６の下面に上層絶縁膜形成用シート２７ａ中の熱硬化性樹脂が不要に付着するのを防止することができる。この結果、上側の加熱加圧板５６をそのまま再使用することができる。また、上層絶縁膜２７の上面は、反り防止板５５の下面によって押さえ付けられるため、平坦面となる。   Further, the warp prevention plate 55 can prevent unnecessary adhesion of the thermosetting resin in the upper insulating film forming sheet 27 a to the lower surface of the upper heating and pressing plate 56. As a result, the upper heating and pressing plate 56 can be reused as it is. Further, since the upper surface of the upper insulating film 27 is pressed by the lower surface of the warpage preventing plate 55, it becomes a flat surface.

次に、ベース板５１および反り防止板５５をエッチング液を用いたウエットエッチングにより除去すると、図５に示すものが得られる。この場合、台座層２２は、ベース板１と異なる金属によって形成されているため、そのまま残存される。そして、この状態では、特に、台座層２２および下層絶縁膜２６の下面が露出され、且つ、これらの下面は面一となる。また、接着層２１および台座層２２を含む半導体構成体１の周囲およびそれらの上側に絶縁層２３が形成されているので、ベース板５１を除去しても、強度を十分に確保することができる。   Next, when the base plate 51 and the warpage preventing plate 55 are removed by wet etching using an etching solution, the one shown in FIG. 5 is obtained. In this case, since the pedestal layer 22 is formed of a metal different from the base plate 1, it remains as it is. In this state, in particular, the lower surfaces of the base layer 22 and the lower insulating film 26 are exposed, and these lower surfaces are flush with each other. Further, since the insulating layer 23 is formed around and above the semiconductor structure 1 including the adhesive layer 21 and the pedestal layer 22, sufficient strength can be ensured even if the base plate 51 is removed. .

次に、図６に示すように、半導体構成体１の柱状電極１１の上面中央部に対応する部分における上層絶縁膜２７に、レーザビームを照射するレーザ加工により、開口部２８を形成する。また、上層絶縁膜２７、絶縁板層２４および下層絶縁膜２６の所定の箇所に、メカニカルドリルを用いて、貫通孔４５を形成する。   Next, as shown in FIG. 6, an opening 28 is formed in the upper insulating film 27 in a portion corresponding to the central portion of the upper surface of the columnar electrode 11 of the semiconductor structure 1 by laser processing with laser beam irradiation. Further, through holes 45 are formed at predetermined locations of the upper insulating film 27, the insulating plate layer 24, and the lower insulating film 26 using a mechanical drill.

次に、図７に示すように、上層絶縁膜２７の開口部２８を介して露出された半導体構成体１の柱状電極１１の上面を含む上層絶縁膜２７の上面全体、台座層２２を含む下層絶縁膜２６の下面全体および貫通孔４５の内壁面に、銅の無電解メッキ等により、下地金属層３０、４２、４７を形成する。   Next, as shown in FIG. 7, the entire upper surface of the upper insulating film 27 including the upper surface of the columnar electrode 11 of the semiconductor structure 1 exposed through the opening 28 of the upper insulating film 27 and the lower layer including the pedestal layer 22. Base metal layers 30, 42, and 47 are formed on the entire lower surface of insulating film 26 and the inner wall surface of through-hole 45 by electroless plating of copper or the like.

ここで、接着層２１は、上述の如く、ダイアタッチメントフィルムとして市販されているエポキシ系樹脂やポリイミド系樹脂等のダイボンド材からなっているので、これの下面に、直接、銅の無電解メッキ等により下地金属層４７を形成することはできない。このため、接着層２１の下面にはニッケル等の金属からなる台座層２２が設けられている。   Here, as described above, the adhesive layer 21 is made of a die bond material such as an epoxy resin or a polyimide resin that is commercially available as a die attachment film. Therefore, the base metal layer 47 cannot be formed. Therefore, a pedestal layer 22 made of a metal such as nickel is provided on the lower surface of the adhesive layer 21.

次に、下地金属層３０の上面および下地金属層４２の下面にメッキレジスト膜６１、６２をパターン形成する。この場合、貫通孔４５を含む上部金属層３１形成領域に対応する部分におけるメッキレジスト膜６１には開口部６３が形成されている。また、貫通孔４５を含む上部金属層４３形成領域に対応する部分におけるメッキレジスト膜６２には開口部６４が形成されている。   Next, plating resist films 61 and 62 are patterned on the upper surface of the base metal layer 30 and the lower surface of the base metal layer 42. In this case, an opening 63 is formed in the plating resist film 61 in a portion corresponding to the formation region of the upper metal layer 31 including the through hole 45. An opening 64 is formed in the plating resist film 62 in a portion corresponding to the formation region of the upper metal layer 43 including the through hole 45.

次に、下地金属層３０、４２、４７をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜６１の開口部６３内の下地金属層３０の上面に上部金属層３１を形成し、また、メッキレジスト膜６２の開口部６４内の下地金属層４２の下面に上部金属層４３を形成し、さらに、貫通孔４５内の下地金属層４７の内面に上部金属層４８を形成する。   Next, the upper metal layer 31 is formed on the upper surface of the base metal layer 30 in the opening 63 of the plating resist film 61 by performing copper electroplating using the base metal layers 30, 42, 47 as a plating current path. Further, the upper metal layer 43 is formed on the lower surface of the base metal layer 42 in the opening 64 of the plating resist film 62, and the upper metal layer 48 is formed on the inner surface of the base metal layer 47 in the through hole 45.

次に、メッキレジスト膜６１、６２を剥離し、次いで、上部金属層３１、４３をマスクとして下地金属層３０、４２の不要な部分をエッチングして除去すると、図８に示すように、上部金属層３１、４３下にのみ下地金属層３０、４２が残存される。この状態では、下地金属層３０およびその上面に形成された上部金属層３１により、上層配線２９が形成されている。また、下地金属層４２およびその下面に形成された上部金属層４３により、下層配線４１が形成されている。さらに、貫通孔４５の内壁面には下地金属層４７と上部金属層４８とからなる上下導通部４６が形成されている。   Next, the plating resist films 61 and 62 are peeled off, and then unnecessary portions of the base metal layers 30 and 42 are removed by etching using the upper metal layers 31 and 43 as a mask, as shown in FIG. The underlying metal layers 30 and 42 remain only under the layers 31 and 43. In this state, the upper layer wiring 29 is formed by the base metal layer 30 and the upper metal layer 31 formed on the upper surface thereof. A lower layer wiring 41 is formed by the base metal layer 42 and the upper metal layer 43 formed on the lower surface thereof. Further, a vertical conduction portion 46 composed of a base metal layer 47 and an upper metal layer 48 is formed on the inner wall surface of the through hole 45.

次に、図９に示すように、上層配線２９を含む上層絶縁膜２７の上面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜３２を形成する。また、下層配線４１を含む下層絶縁膜２６の下面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜４４を形成する。この状態では、上下導通部４６内にソルダーレジスト等からなる充填材４９が充填されている。   Next, as shown in FIG. 9, an upper overcoat film 32 made of a solder resist or the like is formed on the upper surface of the upper insulating film 27 including the upper wiring 29 by a screen printing method, a spin coating method, or the like. Further, a lower overcoat film 44 made of a solder resist or the like is formed on the lower surface of the lower insulating film 26 including the lower wiring 41 by a screen printing method, a spin coating method, or the like. In this state, the upper and lower conductive portions 46 are filled with a filler 49 made of solder resist or the like.

次に、上層配線２９の接続パッド部に対応する部分における上層オーバーコート膜３２に、レーザビームを照射するレーザ加工により、開口部３３を形成する。次に、上層オーバーコート膜３２の開口部３３内およびその上方に半田ボール３４を上層配線２９の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体１間において、上層オーバーコート膜３２、上層絶縁膜２７、絶縁板２４、下層絶縁膜２６および下層オーバーコート膜４４を切断すると、図１に示す半導体装置が複数個得られる。   Next, an opening 33 is formed in the upper overcoat film 32 at a portion corresponding to the connection pad portion of the upper wiring 29 by laser processing that irradiates a laser beam. Next, solder balls 34 are formed in and above the openings 33 of the upper overcoat film 32 so as to be connected to the connection pad portions of the upper wiring 29. Next, when the upper overcoat film 32, the upper insulating film 27, the insulating plate 24, the lower insulating film 26, and the lower overcoat film 44 are cut between the adjacent semiconductor structures 1, a plurality of semiconductor devices shown in FIG. Can be obtained.

このようにして得られた半導体装置では、半導体構成体１および絶縁層２３を支持するためのベース板５１を備えていないので、その分、薄型化することができる。ところで、上記特許文献１（図１２参照）に記載の半導体装置では、製造工程中におけるベース板の反りを低減するため、ベース板の下面に、上層絶縁膜形成用シートと同一の厚さで同一の材料からなる下層絶縁膜形成用シートを設けているので、下層絶縁膜の厚さの分だけ、厚くなってしまう。これに対し、この実施形態の半導体装置では、そのような下層絶縁膜を備えていないので、その分、薄型化することができる。   Since the semiconductor device thus obtained does not include the base plate 51 for supporting the semiconductor structure 1 and the insulating layer 23, the thickness can be reduced accordingly. By the way, in the semiconductor device described in Patent Document 1 (see FIG. 12), in order to reduce warpage of the base plate during the manufacturing process, the lower surface of the base plate has the same thickness as the upper insulating film forming sheet. Since the lower insulating film forming sheet made of the above material is provided, the sheet becomes thicker by the thickness of the lower insulating film. On the other hand, since the semiconductor device of this embodiment does not include such a lower insulating film, the thickness can be reduced accordingly.

（第２実施形態）
図１０はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、絶縁板２４の部分を予め上下導通部７８を有する両面配線構造とした点である。すなわち、絶縁板２４の上面には、下地金属層７２および上部金属層７３からなる２層構造の上部配線７１が設けられている。絶縁板２４の下面には、下地金属層７５および上部金属層７６からなる２層構造の下部配線７４が設けられている。 (Second Embodiment)
FIG. 10 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 1 in that the insulating plate 24 has a double-sided wiring structure having a vertical conduction portion 78 in advance. That is, an upper wiring 71 having a two-layer structure including a base metal layer 72 and an upper metal layer 73 is provided on the upper surface of the insulating plate 24. A lower wiring 74 having a two-layer structure including a base metal layer 75 and an upper metal layer 76 is provided on the lower surface of the insulating plate 24.

上部配線７１と下部配線７４とは、絶縁板２４の所定の箇所に設けられた貫通孔７７の内壁面に設けられた上下導通部７８を介して接続されている。上下導通部７８は、貫通孔７７の内壁面に設けられた下地金属層７９と、下地金属層７９の内面に設けられた上部金属層８０との２層構造となっている。上下導通部７８内には熱硬化性樹脂からなる充填材８１が充填されている。   The upper wiring 71 and the lower wiring 74 are connected via a vertical conduction portion 78 provided on an inner wall surface of a through hole 77 provided at a predetermined location of the insulating plate 24. The vertical conduction portion 78 has a two-layer structure of a base metal layer 79 provided on the inner wall surface of the through hole 77 and an upper metal layer 80 provided on the inner surface of the base metal layer 79. The vertical conduction part 78 is filled with a filler 81 made of a thermosetting resin.

そして、少なくとも一部の上層配線２９の一端部は、上層絶縁膜２７に設けられた開口部８２を介して上部配線７１の接続パッド部に接続されている。また、少なくとも一部の下層配線４１の一端部は、下層絶縁膜２６に設けられた開口部８３を介して下部配線７４の接続パッド部に接続されている。   At least one end portion of the upper layer wiring 29 is connected to the connection pad portion of the upper wiring 71 through the opening 82 provided in the upper layer insulating film 27. In addition, at least one end portion of the lower wiring 41 is connected to the connection pad portion of the lower wiring 74 through the opening 83 provided in the lower insulating film 26.

この半導体装置では、絶縁板２４の部分を予め上下導通部７８を有する両面配線構造としているので、上層絶縁膜２７への開口部２８、８２の形成および下層絶縁膜２６への開口部８３の形成をレーザビームを照射するレーザ加工により行なえばよく、図１に示すように、上層絶縁膜２７および下層絶縁膜２６へのメカニカルドリルによる貫通孔７７の形成は行なう必要がない。   In this semiconductor device, since the insulating plate 24 has a double-sided wiring structure having the upper and lower conductive portions 78 in advance, the openings 28 and 82 are formed in the upper insulating film 27 and the openings 83 are formed in the lower insulating film 26. 1 may be performed by laser processing that irradiates a laser beam, and as shown in FIG. 1, it is not necessary to form through holes 77 in the upper insulating film 27 and the lower insulating film 26 by a mechanical drill.

また、この半導体装置では、絶縁板２４の部分を予め上下導通部７８を有する両面配線構造としているので、絶縁板２４の上側を上部配線７１と上層配線２９との２層配線構造とすることができ、また、絶縁板２４の下側を下部配線７４と下層配線４１との２層配線構造とすることができる。   Further, in this semiconductor device, the insulating plate 24 has a double-sided wiring structure having the upper and lower conductive portions 78 in advance, so that the upper side of the insulating plate 24 has a two-layer wiring structure of the upper wiring 71 and the upper wiring 29. In addition, the lower side of the insulating plate 24 can have a two-layer wiring structure of the lower wiring 74 and the lower wiring 41.

（第３実施形態）
図１１はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１０に示す半導体装置と異なる点は、絶縁板２４の部分を予め上下導通部７８を有しない片面（上面）配線構造とし、且つ、下層配線４１を省略した点である。この場合、絶縁板２４の下面に設けられた下部配線７４は、加熱加圧時における絶縁板２４の反りを低減するためのダミーである。 (Third embodiment)
FIG. 11 is a sectional view of a semiconductor device as a third embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 10 in that the insulating plate 24 has a single-side (upper surface) wiring structure that does not have the vertical conduction portion 78 in advance, and the lower layer wiring 41 is omitted. In this case, the lower wiring 74 provided on the lower surface of the insulating plate 24 is a dummy for reducing warpage of the insulating plate 24 during heating and pressing.

（第４実施形態）
図１２はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１１に示す半導体装置と異なる点は、台座層２２を省略した点である。すなわち、図１０に示すような下層配線４１を備えていないので、下地金属層を形成するための台座層２２を省略しても別に支障はない。 (Fourth embodiment)
FIG. 12 is a sectional view of a semiconductor device as a fourth embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 11 in that the pedestal layer 22 is omitted. That is, since the lower layer wiring 41 as shown in FIG. 10 is not provided, there is no problem even if the base layer 22 for forming the base metal layer is omitted.

したがって、この場合には、図２に示すような工程において、半導体構成体１の下面に設けられた接着層２１をベース板５１の上面に接着することになる。この結果、この半導体装置では、接着層２１の下面は下層絶縁膜２６の下面と面一となり、絶縁板２４の厚さを台座層２２の厚さの分だけ薄くすると、装置全体の厚さを、台座層２２の厚さの分だけ、薄型化することができる。   Therefore, in this case, the adhesive layer 21 provided on the lower surface of the semiconductor structure 1 is bonded to the upper surface of the base plate 51 in the process shown in FIG. As a result, in this semiconductor device, the lower surface of the adhesive layer 21 is flush with the lower surface of the lower insulating film 26. If the thickness of the insulating plate 24 is reduced by the thickness of the pedestal layer 22, the thickness of the entire device is reduced. The thickness can be reduced by the thickness of the pedestal layer 22.

（第５実施形態）
図１３はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図１０に示す半導体装置と大きく異なる点は、上層配線および下層配線を共に２層配線構造とした点である。すなわち、第１の上層絶縁膜２７Ａの上面に設けられた第１の上層配線２９Ａの一端部は、第１の上層絶縁膜２７Ａに設けられた開口部２８Ａ、８２を介して半導体構成体１の柱状電極１１の上面および上部配線７１の接続パッド部に接続されている。 (Fifth embodiment)
FIG. 13 is a sectional view of a semiconductor device as a fifth embodiment of the present invention. This semiconductor device differs greatly from the semiconductor device shown in FIG. 10 in that both the upper layer wiring and the lower layer wiring have a two-layer wiring structure. That is, one end portion of the first upper-layer wiring 29A provided on the upper surface of the first upper-layer insulating film 27A is connected to the semiconductor structure 1 through the openings 28A and 82 provided in the first upper-layer insulating film 27A. The upper surface of the columnar electrode 11 and the connection pad portion of the upper wiring 71 are connected.

第１の上層配線２９Ａを含む第１の上層絶縁膜２７Ａの上面には、第１の上層絶縁膜２７Ａと同一の材料からなる第２の上層絶縁膜２７Ｂが設けられている。第２の上層絶縁膜２７Ｂの上面に設けられた第２の上層配線２９Ｂの一端部は、第２の上層絶縁膜２７Ｂに設けられた開口部２８Ｂを介して第１の上層配線２９Ａの接続パッド部に接続されている。第２の上層配線２９Ｂを含む第２の上層絶縁膜２７Ｂの上面には上層オーバーコート膜３２が設けられている。上層オーバーコート膜３２の開口部３３内およびその上方には半田ボール３４が第２の上層配線２９Ｂの接続パッド部に接続されて設けられている。   A second upper layer insulating film 27B made of the same material as the first upper layer insulating film 27A is provided on the upper surface of the first upper layer insulating film 27A including the first upper layer wiring 29A. One end portion of the second upper layer wiring 29B provided on the upper surface of the second upper layer insulating film 27B is connected to the connection pad of the first upper layer wiring 29A through the opening 28B provided in the second upper layer insulating film 27B. Connected to the department. An upper overcoat film 32 is provided on the upper surface of the second upper insulating film 27B including the second upper wiring 29B. Solder balls 34 are provided in and above the opening 33 of the upper overcoat film 32 so as to be connected to the connection pad portion of the second upper wiring 29B.

第１の下層絶縁膜２６Ａの下面に設けられた第１の下層配線４１Ａの一端部は、第１の下層絶縁膜２６Ａに設けられた開口部８３Ａを介して下部配線７４の接続パッド部に接続されている。第１の下層配線４１Ａを含む第１の下層絶縁膜２６Ａの下面には、第１の下層絶縁膜２６Ａと同一の材料からなる第２の下層絶縁膜２６Ｂが設けられている。第２の下層絶縁膜２６Ｂの下面に設けられた第２の下層配線４１Ｂの一端部は、第２の下層絶縁膜２６Ｂに設けられた開口部８３Ｂを介して第１の下層配線４１Ａの接続パッド部に接続されている。第２の下層配線４１Ｂを含む第２の下層絶縁膜２６Ｂの下面には下層オーバーコート膜４４が設けられている。なお、上層配線および下層配線は３層以上の配線構造としてもよい。   One end portion of the first lower layer wiring 41A provided on the lower surface of the first lower insulating film 26A is connected to the connection pad portion of the lower wiring 74 through the opening 83A provided in the first lower insulating film 26A. Has been. A second lower insulating film 26B made of the same material as the first lower insulating film 26A is provided on the lower surface of the first lower insulating film 26A including the first lower wiring 41A. One end of the second lower layer wiring 41B provided on the lower surface of the second lower layer insulating film 26B is connected to the connection pad of the first lower layer wiring 41A via the opening 83B provided in the second lower layer insulating film 26B. Connected to the department. A lower overcoat film 44 is provided on the lower surface of the second lower insulating film 26B including the second lower wiring 41B. The upper layer wiring and the lower layer wiring may have a wiring structure of three or more layers.

（第６実施形態）
図１４はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図１３に示す半導体装置と異なる点は、下層オーバーコート膜４４の下面にコンデンサや抵抗等からなるチップ部品９１を搭載した点である。すなわち、チップ部品９１は、その両電極が下層オーバーコート膜４４に設けられた開口部９２内に設けられた半田層９３を介して、第２の下層配線４１Ｂの接続パッドに接合されていることにより、下層オーバーコート膜４４の下面に搭載されている。 (Sixth embodiment)
FIG. 14 is a sectional view of a semiconductor device as a sixth embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 13 in that a chip component 91 made of a capacitor, a resistor, or the like is mounted on the lower surface of the lower overcoat film 44. That is, the chip component 91 has its both electrodes joined to the connection pads of the second lower layer wiring 41B via the solder layer 93 provided in the opening 92 provided in the lower layer overcoat film 44. Thus, it is mounted on the lower surface of the lower overcoat film 44.

（第７実施形態）
図１５はこの発明の第７実施形態としての半導体装置の断面図を示す。この半導体装置において、図１０に示す半導体装置と大きく異なる点は、上層オーバーコート膜３２上に接続部材９４を介して回路基板１００を配置した点である。このうち、接続部材９４は、上層絶縁膜２７と同一の材料からなる絶縁接着板９５に設けられた貫通孔９６内に導電性ペースト等からなる上下導通部９７が設けられた構造となっている。 (Seventh embodiment)
FIG. 15 is a sectional view of a semiconductor device as a seventh embodiment of the present invention. This semiconductor device is largely different from the semiconductor device shown in FIG. 10 in that the circuit board 100 is disposed on the upper overcoat film 32 via the connection member 94. Among these, the connection member 94 has a structure in which a vertical conduction portion 97 made of a conductive paste or the like is provided in a through hole 96 provided in an insulating adhesive plate 95 made of the same material as the upper insulating film 27. .

回路基板１００は、複数の配線基板１０１ａが積層された多層配線構造の多層配線基板１０１を備えている。各配線基板１０１ａは、図示はしないが、周知の如く、各絶縁基板間に設けられた配線および各絶縁基板を貫通して設けられたビアホールからなる内部配線を有する構造となっている。多層配線基板１０１の下面には下層配線１０２が設けられ、上面には上層配線１０３が設けられている。   The circuit board 100 includes a multilayer wiring board 101 having a multilayer wiring structure in which a plurality of wiring boards 101a are stacked. Although not shown, each wiring board 101a has a structure having internal wiring including wiring provided between the insulating boards and via holes provided through the insulating boards, as is well known. A lower layer wiring 102 is provided on the lower surface of the multilayer wiring substrate 101, and an upper layer wiring 103 is provided on the upper surface.

下層配線１０２を含む多層配線基板１０１の下面には下層オーバーコート膜１０４が設けられ、上層配線１０３を含む多層配線基板１０１の上面には上層オーバーコート膜１０５が設けられている。下層配線１０２の接続パッド部および上層配線１０３の接続パッド部に対応する部分における下層オーバーコート膜１０４および上層オーバーコート膜１０５には開口部１０６、１０７が設けられている。上層オーバーコート膜１０５の開口部１０７内およびその上方には半田ボール３４が上層配線１０３の接続パッド部に接続されて設けられている。   A lower layer overcoat film 104 is provided on the lower surface of the multilayer wiring substrate 101 including the lower layer wiring 102, and an upper layer overcoat film 105 is provided on the upper surface of the multilayer wiring substrate 101 including the upper layer wiring 103. Openings 106 and 107 are provided in the lower overcoat film 104 and the upper overcoat film 105 in portions corresponding to the connection pad portion of the lower wiring 102 and the connection pad portion of the upper wiring 103. Solder balls 34 are provided in the upper portion 107 of the upper overcoat film 105 and above the openings 107 so as to be connected to the connection pad portions of the upper wiring 103.

次に、この半導体装置の一部の製造方法の一例について説明する。まず、上層オーバーコート膜３２の上面に、半硬化状態の熱硬化性樹脂を含む絶縁接着板９５の貫通孔９６内に導電性ペースト等からなる上下導通部９７が設けられた状態における接続部材９４および半田ボール３４を有しない回路基板１００をピン等で位置決めしながら配置する。   Next, an example of a method for manufacturing a part of the semiconductor device will be described. First, the connecting member 94 in a state where the upper and lower conductive portions 97 made of a conductive paste or the like are provided in the through hole 96 of the insulating adhesive plate 95 containing a semi-cured thermosetting resin on the upper surface of the upper overcoat film 32. The circuit board 100 having no solder balls 34 is arranged while being positioned with pins or the like.

次に、一対の加熱加圧板（図示せず）を用いて上下から接続部材９４を加熱加圧する。すると、接続部材９４の上下導通部９７が上層オーバーコート膜３２および下層オーバーコート膜１０４の各開口部３３、１０６内に入り込むことにより、回路基板１００の下層配線１０２の接続パッド部が上層配線２９の接続パッドに上下導通部９７を介して接合される。また、回路基板１００の下層オーバーコート膜１０４の下面が上層オーバーコート膜３２の上面に絶縁接着板９５を介して接着される。この後、半田ボール３４形成工程および切断工程を経ると、図１５に示す半導体装置が複数個得られる。   Next, the connecting member 94 is heated and pressurized from above and below using a pair of heating and pressing plates (not shown). Then, the vertical conductive portion 97 of the connection member 94 enters the openings 33 and 106 of the upper overcoat film 32 and the lower overcoat film 104, so that the connection pad portion of the lower layer wiring 102 of the circuit board 100 becomes the upper layer wiring 29. Are joined to the connection pads via the vertical conduction part 97. Further, the lower surface of the lower overcoat film 104 of the circuit board 100 is bonded to the upper surface of the upper overcoat film 32 via an insulating adhesive plate 95. Thereafter, through a solder ball 34 forming step and a cutting step, a plurality of semiconductor devices shown in FIG. 15 are obtained.

（その他の実施形態）
上記各実施形態に示された半導体構成体１は一例に過ぎず、本発明の半導体構成体は、半導体基板上の集積回路を外部に接続するための外部接続用電極を有する如何なる半導体構成体でも適用可能である。また、例えば、図１に示すような半導体装置において、台座層２２をその下面に形成された下層配線４１と共にパターニングするようにしてもよい。さらに、例えば、図１４に示すような半導体装置において、下層オーバーコート膜４４下に半田ボール３４を設け、上層オーバーコート膜３２上にチップ部品を搭載するようにしてもよい。また、チップ部品に限らず、ベアチップ等の他の電子部品であってもよい。 (Other embodiments)
The semiconductor structure 1 shown in the above embodiments is only an example, and the semiconductor structure of the present invention is any semiconductor structure having an external connection electrode for connecting an integrated circuit on a semiconductor substrate to the outside. Applicable. Further, for example, in the semiconductor device as shown in FIG. 1, the pedestal layer 22 may be patterned together with the lower layer wiring 41 formed on the lower surface thereof. Further, for example, in a semiconductor device as shown in FIG. 14, a solder ball 34 may be provided under the lower overcoat film 44 and a chip component may be mounted on the upper overcoat film 32. Moreover, not only a chip component but other electronic components, such as a bare chip, may be sufficient.

この発明の第１実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。Sectional drawing of the initial process in an example of the manufacturing method of the semiconductor device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. この発明の第２実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 2nd Embodiment of this invention. この発明の第３実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 3rd Embodiment of this invention. この発明の第４実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 4th Embodiment of this invention. この発明の第５実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 5th Embodiment of this invention. この発明の第６実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 6th Embodiment of this invention. この発明の第７実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 7th Embodiment of this invention.

符号の説明Explanation of symbols

１ 半導体構成体
２ シリコン基板
１１ 柱状電極
２１ 接着層
２２ 台座層
２３ 絶縁層
２４ 絶縁板
２５ 内部絶縁層
２６ 下層絶縁膜
２７ 上層絶縁膜
２９ 上層配線
３２ 上層オーバーコート膜
３４ 半田ボール
４１ 下層配線
４４ 下層オーバーコート膜
４５ 貫通孔
４６ 上下導通部
５１ ベース板
５５ 反り防止板
７１ 上部配線
７４ 下部配線
７７ 貫通孔
７８ 上下導通部 DESCRIPTION OF SYMBOLS 1 Semiconductor structure 2 Silicon substrate 11 Columnar electrode 21 Adhesive layer 22 Base layer 23 Insulating layer 24 Insulating plate 25 Inner insulating layer 26 Lower insulating film 27 Upper insulating film 29 Upper wiring 32 Upper overcoat film 34 Solder ball 41 Lower wiring 44 Lower layer Overcoat film 45 Through hole 46 Vertical conduction part 51 Base plate 55 Warpage prevention plate 71 Upper wiring 74 Lower wiring 77 Through hole 78 Vertical conduction part

Claims (19)

半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体の周囲およびそれらの上側に設けられた上層絶縁膜を含む絶縁層と、前記上層絶縁膜上に前記半導体構成体の外部接続用電極に接続されて設けられた上層配線と、前記半導体構成体および前記絶縁層を支持するためのベース部材となる絶縁材を介在することなく、前記半導体構成体の下面および前記絶縁層の下面の少なくとも一方に設けられた下層配線とを具備することを特徴とする半導体装置。   A semiconductor structure having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate, an insulating layer including an upper insulating film provided on and around the semiconductor structure, and the upper insulating layer The semiconductor without interposing an upper layer wiring provided on the film connected to the external connection electrode of the semiconductor structure, and an insulating material serving as a base member for supporting the semiconductor structure and the insulating layer A semiconductor device comprising: a lower layer wiring provided on at least one of a lower surface of a structure and a lower surface of the insulating layer. 請求項１に記載の発明において、前記半導体構成体の半導体基板の下面には金属からなる台座層が設けられ、前記台座層の下面は前記絶縁層の下面と面一となっていることを特徴とする半導体装置。   The invention according to claim 1 is characterized in that a pedestal layer made of metal is provided on the lower surface of the semiconductor substrate of the semiconductor structure, and the lower surface of the pedestal layer is flush with the lower surface of the insulating layer. A semiconductor device. 請求項１に記載の発明において、前記半導体構成体の半導体基板の下面には接着層が設けられ、前記接着層の下面は前記絶縁層の下面と面一となっていることを特徴とする半導体装置。   2. The semiconductor according to claim 1, wherein an adhesive layer is provided on the lower surface of the semiconductor substrate of the semiconductor structure, and the lower surface of the adhesive layer is flush with the lower surface of the insulating layer. apparatus. 請求項１に記載の発明において、前記上層配線と前記下層配線とは前記絶縁層に設けられた貫通孔内に設けられた上下導通部を介して接続されていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein the upper layer wiring and the lower layer wiring are connected through a vertical conduction portion provided in a through hole provided in the insulating layer. 請求項１に記載の発明において、前記絶縁層は、前記半導体構成体の下部周囲に設けられた下層絶縁膜と、前記下層絶縁膜上に設けられた方形枠状の絶縁板と、前記半導体構成体および前記絶縁板上に設けられた前記上層絶縁膜とからなることを特徴とする半導体装置。   2. The invention according to claim 1, wherein the insulating layer includes a lower insulating film provided around a lower portion of the semiconductor structure, a rectangular frame-shaped insulating plate provided on the lower insulating film, and the semiconductor structure. A semiconductor device comprising: a body and the upper insulating film provided on the insulating plate. 請求項５に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続され、且つ、前記上層配線は前記上部配線に接続されていることを特徴とする半導体装置。   6. The invention according to claim 5, wherein upper and lower wirings are provided on an upper surface and a lower surface of the insulating plate, and the upper wiring and the lower wiring are upper and lower provided in a through hole provided in the insulating plate. A semiconductor device, wherein the semiconductor device is connected through a conduction portion, and the upper wiring is connected to the upper wiring. 請求項６に記載の発明において、少なくとも前記下層絶縁膜の下面に下層配線が設けられ、前記下層配線は前記下部配線に接続されていることを特徴とする半導体装置。   7. The semiconductor device according to claim 6, wherein a lower layer wiring is provided at least on a lower surface of the lower insulating film, and the lower layer wiring is connected to the lower wiring. 請求項５に記載の発明において、前記絶縁板の上面および下面に上部配線およびダミー下部配線が設けられ、前記上層配線は前記上部配線に接続されていることを特徴とする半導体装置。   6. The semiconductor device according to claim 5, wherein an upper wiring and a dummy lower wiring are provided on an upper surface and a lower surface of the insulating plate, and the upper wiring is connected to the upper wiring. 金属製のベース板の上面に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
前記半導体構成体の周囲における前記ベース板の上面およびそれらの上側に上層絶縁膜を含む絶縁層を形成する工程と、
前記ベース板を除去する工程と、
前記上層絶縁膜上に上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、
前記半導体構成体間における前記絶縁層を切断して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 A step of disposing a plurality of semiconductor structures each having a semiconductor substrate and a plurality of external connection electrodes provided on the semiconductor substrate on the upper surface of the metal base plate;
Forming an insulating layer including an upper insulating film on the upper surface and the upper side of the base plate around the semiconductor structure; and
Removing the base plate;
Forming an upper wiring on the upper insulating film by connecting to an external connection electrode of the semiconductor structure;
Cutting the insulating layer between the semiconductor structures to obtain a plurality of semiconductor devices;
A method for manufacturing a semiconductor device, comprising: 請求項９に記載の発明において、前記ベース板を除去する工程は、前記ベース板をウエットエッチングにより除去する工程を含むことを特徴とする半導体装置の製造方法。   10. The method of manufacturing a semiconductor device according to claim 9, wherein the step of removing the base plate includes a step of removing the base plate by wet etching. 請求項１０に記載の発明において、前記ベース板は金属材料により形成されていることを特徴とする半導体装置の製造方法。   11. The method of manufacturing a semiconductor device according to claim 10, wherein the base plate is made of a metal material. 請求項９に記載の発明において、前記絶縁層を形成する工程は、そのうちの上層絶縁膜の上面に、前記ベース板と同一の材料からなる反り防止板を配置する工程を含み、前記ベース板を除去する工程は、前記反り防止板を除去する工程を含むことを特徴とする半導体装置の製造方法。   The invention according to claim 9, wherein the step of forming the insulating layer includes a step of disposing a warpage preventing plate made of the same material as the base plate on the upper surface of the upper insulating film, The step of removing includes a step of removing the warpage preventing plate. 請求項９に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を、前記ベース板の上面に形成された該ベース板と異なる金属からなる台座層の上面に接着する工程であることを特徴とする半導体装置の製造方法。   10. The step of disposing the semiconductor structure according to claim 9, wherein the step of arranging the semiconductor structure includes forming a bonding layer formed on a lower surface of the semiconductor substrate from a metal different from the base plate formed on the upper surface of the base plate. A method for manufacturing a semiconductor device, comprising a step of adhering to an upper surface of a layer. 請求項９に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を前記ベース板の上面に接着する工程であることを特徴とする半導体装置の製造方法。   10. The semiconductor device according to claim 9, wherein the step of arranging the semiconductor structure is a step of bonding an adhesive layer formed on a lower surface of the semiconductor substrate to an upper surface of the base plate. Production method. 請求項９に記載の発明において、前記上層配線を形成する工程は、前記絶縁層の下面に下層配線を形成し、且つ、前記絶縁層に形成された貫通孔内に上下導通部を前記上層配線と前記下層配線とに接続させて形成する工程を含むことを特徴とする半導体装置の製造方法。   The invention according to claim 9, wherein the step of forming the upper layer wiring includes forming a lower layer wiring on a lower surface of the insulating layer, and placing the upper and lower conductive portions in a through hole formed in the insulating layer. And a method of manufacturing a semiconductor device, comprising: a step of forming a connection to the lower wiring. 請求項９に記載の発明において、前記絶縁層は、前記半導体構成体の下部周囲に形成された下層絶縁膜と、前記下層絶縁膜上に形成された方形枠状の絶縁板と、前記半導体構成体および前記絶縁板上に形成された前記上層絶縁膜とからなることを特徴とする半導体装置の製造方法。   10. The invention according to claim 9, wherein the insulating layer comprises a lower insulating film formed around a lower portion of the semiconductor structure, a rectangular frame-shaped insulating plate formed on the lower insulating film, and the semiconductor structure. A semiconductor device manufacturing method comprising: a body and the upper insulating film formed on the insulating plate. 請求項１６に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続されており、前記上層配線は前記上部配線に接続することを特徴とする半導体装置の製造方法。   17. The invention according to claim 16, wherein upper and lower wirings are provided on the upper and lower surfaces of the insulating plate, and the upper wiring and the lower wiring are upper and lower provided in a through hole provided in the insulating plate. A method of manufacturing a semiconductor device, wherein the semiconductor device is connected via a conductive portion, and the upper wiring is connected to the upper wiring. 請求項１７に記載の発明において、少なくとも前記下層絶縁膜の下面に下層配線を前記下部配線に接続させて形成する工程を有することを特徴とする半導体装置の製造方法。   18. The method of manufacturing a semiconductor device according to claim 17, further comprising a step of forming a lower layer wiring connected to the lower wiring at least on a lower surface of the lower insulating film. 請求項１６に記載の発明において、前記絶縁板の上面および下面に上部配線およびダミー下部配線が設けられており、前記上層配配線は前記上部線に接続することを特徴とする半導体装置の製造方法。   17. The method of manufacturing a semiconductor device according to claim 16, wherein upper wiring and dummy lower wiring are provided on an upper surface and a lower surface of the insulating plate, and the upper layer wiring is connected to the upper line. .
JP2007230082A 2007-09-05 2007-09-05 Semiconductor device and manufacturing method thereof Expired - Fee Related JP5053003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007230082A JP5053003B2 (en) 2007-09-05 2007-09-05 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007230082A JP5053003B2 (en) 2007-09-05 2007-09-05 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009064879A true JP2009064879A (en) 2009-03-26
JP5053003B2 JP5053003B2 (en) 2012-10-17

Family

ID=40559228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007230082A Expired - Fee Related JP5053003B2 (en) 2007-09-05 2007-09-05 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5053003B2 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221418A (en) * 2003-01-16 2004-08-05 Casio Comput Co Ltd Semiconductor device and its producing process
JP2004221417A (en) * 2003-01-16 2004-08-05 Casio Comput Co Ltd Semiconductor device and its producing method
JP2005026269A (en) * 2003-06-30 2005-01-27 Casio Comput Co Ltd Semiconductor device and manufacturing method therefor
JP2005216937A (en) * 2004-01-27 2005-08-11 Casio Comput Co Ltd Semiconductor device and its production process
JP2005347461A (en) * 2004-06-02 2005-12-15 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2006173234A (en) * 2004-12-14 2006-06-29 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2006222164A (en) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2006269594A (en) * 2005-03-23 2006-10-05 Cmk Corp Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221418A (en) * 2003-01-16 2004-08-05 Casio Comput Co Ltd Semiconductor device and its producing process
JP2004221417A (en) * 2003-01-16 2004-08-05 Casio Comput Co Ltd Semiconductor device and its producing method
JP2005026269A (en) * 2003-06-30 2005-01-27 Casio Comput Co Ltd Semiconductor device and manufacturing method therefor
JP2005216937A (en) * 2004-01-27 2005-08-11 Casio Comput Co Ltd Semiconductor device and its production process
JP2005347461A (en) * 2004-06-02 2005-12-15 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2006173234A (en) * 2004-12-14 2006-06-29 Casio Comput Co Ltd Semiconductor device and its manufacturing method
JP2006222164A (en) * 2005-02-08 2006-08-24 Shinko Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2006269594A (en) * 2005-03-23 2006-10-05 Cmk Corp Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5053003B2 (en) 2012-10-17

Similar Documents

Publication Publication Date Title
JP3945483B2 (en) Manufacturing method of semiconductor device
JP5410660B2 (en) WIRING BOARD AND ITS MANUFACTURING METHOD, ELECTRONIC COMPONENT DEVICE AND ITS MANUFACTURING METHOD
JP4840373B2 (en) Semiconductor device and manufacturing method thereof
TWI415542B (en) A printed wiring board, and a printed wiring board
JP4752825B2 (en) Manufacturing method of semiconductor device
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
TWI483363B (en) Package substrate, package structure and method for manufacturing package structure
JP2006173232A (en) Semiconductor apparatus and its manufacturing method
JP5367523B2 (en) Wiring board and method of manufacturing wiring board
JP2005216935A (en) Semiconductor device and its production process
JP2010034403A (en) Wiring substrate and electronic component device
US20140061951A1 (en) Package on package structure and method for manufacturing same
JP2008226945A (en) Semiconductor device and its manufacturing method
JP4636090B2 (en) Semiconductor device and manufacturing method thereof
JP2015026689A (en) Circuit board, manufacturing method of circuit board, and electronic apparatus
JP5007164B2 (en) Multilayer wiring board and multilayer wiring board manufacturing method
KR20070068268A (en) Method for manufacturing wiring board
JP5260215B2 (en) Manufacturing method of wiring board with reinforcing material
JP2009016377A (en) Multilayer wiring board and multilayer wiring board manufacturing method
JP4413798B2 (en) Manufacturing method of semiconductor device
JP2016025281A (en) Semiconductor device and method for manufacturing the same
JP2009260165A (en) Semiconductor device
JP2009182202A (en) Method of manufacturing semiconductor device
TWI771534B (en) Wiring board and manufacturing method thereof
JP2011155313A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111013

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees