JP2009059807A - 磁気トンネル素子、これを利用した半導体装置およびその製造方法 - Google Patents
磁気トンネル素子、これを利用した半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009059807A JP2009059807A JP2007224441A JP2007224441A JP2009059807A JP 2009059807 A JP2009059807 A JP 2009059807A JP 2007224441 A JP2007224441 A JP 2007224441A JP 2007224441 A JP2007224441 A JP 2007224441A JP 2009059807 A JP2009059807 A JP 2009059807A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- resistance state
- state
- magnetic tunnel
- mtj
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】磁気トンネル素子は、一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する第1機能と、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2機能と、を有する。
【選択図】図2
Description
第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する第1機能と、
前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2機能と、
を有する。
第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する磁気トンネル素子で構成される第1ブロックと、
前記磁気トンネル素子と同一プロセス、同一構成で形成される磁気トンネル素子で構成され、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2ブロックと
を備える。
一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、磁化の方向に応じて第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する第1機能を有する磁気トンネル素子を作製し、
前記磁気トンネル素子に電流制限下での一定電圧、または過電流を印加して、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2機能を発現させ、該磁気トンネル素子をスイッチ素子とする
工程を含む。
各々が一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、磁化の方向に応じて第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する複数の磁気トンネル素子を作製し、
前記複数の磁気トンネル素子の少なくとも一部に選択的に電流制限下での一定電圧、または過電流を印加して、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する素子群を形成する
工程を含む。
リセット過程ではMTJ素子20が高抵抗状態に切り換わった瞬間、ほぼ全バイアス電圧がMTJ素子20と選択トランジスタTrに配分されるため、このバイアス電圧によってMTJ素子が再度セットされることを防止する必要がある。このため、ビット線55に供給するリセット用のバイアス電圧は、セット用のバイアス電圧よりも小さくしなければならない。すなわち、リセット過程では、選択トランジスタTrのチャネル抵抗Rtrが低抵抗値RLよりも十分に小さくなるように、選択トランジスタTrのゲート電圧を調整するとともに、ビット線55に印加するバイアス電圧Vbを、リセットに必要な電圧以上、セットに必要な電圧未満に設定する。
図11(b)に示すように、不揮発性という特性と微細化という観点からは、アンチヒューズやフラッシュ素子も実施形態のMTJスイッチと同様の効果を有する。しかし、アンチヒューズは、1回書き込みのみに有効であり、消去や再書き込みをすることはできない。フラッシュは消去および再書き込み可能であるが、オン抵抗がきわめて高く、寄生容量も大きい。
12 反強磁性層
15 強磁性層(ピンド層)
16 トンネルバリア層
17 強磁性層(フリー層)
20 MTJ素子
22 磁化固定層
21 キャップ層兼上部電極
49 下部電極
51 上部電極
55 ビット線
60 FPGA(半導体装置又はプログラマブルロジックデバイス)
61 論理ブロック
62 コネクションブロック
63 スイッチブロック
65 MTJスイッチ
Tr 選択トランジスタ
Claims (8)
- 一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含む磁気トンネル素子であって、
第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する第1機能と、
前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2機能と、
を有する磁気トンネル素子。 - 前記第1の抵抗状態と第2の抵抗状態は、前記一対の強磁性層の磁化の方向によって決まることを特徴とする請求項1に記載の磁気トンネル素子。
- 前記第2機能は、前記トンネル素子に対する電流制限下での一定電圧、または過電流の印加により発現することを特徴とする請求項1又は2に記載の磁気トンネル素子。
- 第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する磁気トンネル素子で構成される第1ブロックと、
前記磁気トンネル素子と同一プロセス、同一構成で形成される磁気トンネル素子で構成され、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2ブロックと
を備える半導体装置。 - 前記第1ブロックの前記磁気トンネル素子は、メモリ素子として機能することを特徴とする請求項4に記載の半導体装置。
- 前記第2ブロックの前記磁気トンネル素子は、スイッチ手段として機能することを特徴とする請求項4又は5に記載の半導体装置。
- 一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、磁化の方向に応じて第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する第1機能を有する磁気トンネル素子を作製し、
前記磁気トンネル素子に電流制限下での一定電圧、または過電流を印加して、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する第2機能を発現させ、該磁気トンネル素子をスイッチ素子とする
工程を含むことを特徴とする半導体装置の製造方法。 - 各々が一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、磁化の方向に応じて第1の抵抗状態と、前記第1の抵抗状態よりも高抵抗の第2の抵抗状態の間を遷移する複数の磁気トンネル素子を作製し、
前記複数の磁気トンネル素子の少なくとも一部に選択的に電流制限下での一定電圧、または過電流を印加して、前記第1の抵抗状態より低抵抗の第3の抵抗状態と、前記第2の抵抗状態よりも高抵抗の第4の抵抗状態の間を遷移する素子群を形成する
工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224441A JP5326242B2 (ja) | 2007-08-30 | 2007-08-30 | 磁気トンネル素子、これを利用した半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224441A JP5326242B2 (ja) | 2007-08-30 | 2007-08-30 | 磁気トンネル素子、これを利用した半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059807A true JP2009059807A (ja) | 2009-03-19 |
JP5326242B2 JP5326242B2 (ja) | 2013-10-30 |
Family
ID=40555308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224441A Expired - Fee Related JP5326242B2 (ja) | 2007-08-30 | 2007-08-30 | 磁気トンネル素子、これを利用した半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5326242B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011036770A1 (ja) * | 2009-09-25 | 2011-03-31 | 株式会社 東芝 | メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 |
JP2012054470A (ja) * | 2010-09-02 | 2012-03-15 | Institute Of Physical & Chemical Research | スピン注入源およびその製造方法 |
CN111987107A (zh) * | 2019-05-23 | 2020-11-24 | 爱思开海力士有限公司 | 非易失性存储器器件 |
CN113614920A (zh) * | 2020-03-05 | 2021-11-05 | Tdk株式会社 | 磁记录阵列 |
WO2024024497A1 (ja) * | 2022-07-28 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置、電子機器及び記憶装置の制御方法 |
CN111987107B (zh) * | 2019-05-23 | 2024-06-04 | 爱思开海力士有限公司 | 非易失性存储器器件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187183A (ja) * | 2007-01-30 | 2008-08-14 | Samsung Electronics Co Ltd | 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法 |
-
2007
- 2007-08-30 JP JP2007224441A patent/JP5326242B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187183A (ja) * | 2007-01-30 | 2008-08-14 | Samsung Electronics Co Ltd | 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011036770A1 (ja) * | 2009-09-25 | 2011-03-31 | 株式会社 東芝 | メモリ機能付きパストランジスタ回路およびこのパストランジスタ回路を有するスイッチングボックス回路 |
US8405443B2 (en) | 2009-09-25 | 2013-03-26 | Kabushiki Kaisha Toshiba | Pass transistor circuit with memory function, and switching box circuit including the pass transistor circuit |
JP2012054470A (ja) * | 2010-09-02 | 2012-03-15 | Institute Of Physical & Chemical Research | スピン注入源およびその製造方法 |
US8790797B2 (en) | 2010-09-02 | 2014-07-29 | Riken | Spin injection source and manufacturing method thereof |
CN111987107A (zh) * | 2019-05-23 | 2020-11-24 | 爱思开海力士有限公司 | 非易失性存储器器件 |
CN111987107B (zh) * | 2019-05-23 | 2024-06-04 | 爱思开海力士有限公司 | 非易失性存储器器件 |
CN113614920A (zh) * | 2020-03-05 | 2021-11-05 | Tdk株式会社 | 磁记录阵列 |
WO2024024497A1 (ja) * | 2022-07-28 | 2024-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置、電子機器及び記憶装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5326242B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113129955B (zh) | 磁存储器器件和磁存储器及其制造方法 | |
KR101414485B1 (ko) | 개선된 고용량 저비용 다중-상태 자기 메모리 | |
CN108538328B (zh) | 一种磁性存储器的数据写入方法 | |
KR100885184B1 (ko) | 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법 | |
EP1248265A2 (en) | Magnetic memory cell | |
US8923044B2 (en) | MTP MTJ device | |
JP2011008861A (ja) | メモリ | |
KR101375389B1 (ko) | 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로 | |
JP2007518216A (ja) | 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ | |
US7755153B2 (en) | Structure and method for a magnetic memory device with proximity writing | |
KR101361568B1 (ko) | 측방 피닝을 이용하는 비-휘발성 메모리 | |
JPWO2010103649A1 (ja) | 複合抵抗変化素子及びその製造方法 | |
US10910029B2 (en) | Complementary magnetic memory cell | |
KR102337388B1 (ko) | 자성 셀, 자성 메모리 및 이들의 제조 방법 | |
US8446752B2 (en) | Programmable metallization cell switch and memory units containing the same | |
WO2011118395A1 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
WO2017052565A1 (en) | Self-aligned memory array | |
JP2005526351A (ja) | 読み出し信号が最大で且つ電磁妨害を低減するmramセルおよびアレイ構造 | |
JP5326242B2 (ja) | 磁気トンネル素子、これを利用した半導体装置およびその製造方法 | |
JP2007258533A (ja) | 半導体記憶装置及びその駆動方法 | |
JP2006278645A (ja) | 磁気メモリ装置 | |
JP5723311B2 (ja) | 磁気トンネル接合素子および磁気メモリ | |
TWI381385B (zh) | 具有嵌入式多類型記憶體的記憶體結構 | |
KR102442363B1 (ko) | 교차점 스핀 전달 토크 자기저항 메모리 어레이 및 그 제작 방법 | |
TWI653738B (zh) | 半導體積體電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130208 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130522 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |