JP2009055656A - Inverter - Google Patents
Inverter Download PDFInfo
- Publication number
- JP2009055656A JP2009055656A JP2007217363A JP2007217363A JP2009055656A JP 2009055656 A JP2009055656 A JP 2009055656A JP 2007217363 A JP2007217363 A JP 2007217363A JP 2007217363 A JP2007217363 A JP 2007217363A JP 2009055656 A JP2009055656 A JP 2009055656A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- format
- terminal
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
- Logic Circuits (AREA)
Abstract
Description
本発明は、デジタル信号をソース入力形式およびシンク入力形式で入力可能な入力回路を備えたインバータ装置、およびデジタル信号をソース出力形式およびシンク出力形式で出力可能な出力回路を備えたインバータ装置に関する。 The present invention relates to an inverter device including an input circuit capable of inputting a digital signal in a source input format and a sink input format, and an inverter device including an output circuit capable of outputting a digital signal in a source output format and a sink output format.
インバータ装置は、単体で或いは上位の制御装置に組み込まれて用いられる。この場合、インバータ装置に対し動作指令を与えるためおよびインバータ装置から運転状態を得るために、インバータ装置は多数の入力端子および出力端子を備えている。接点入力端子は、外部に接続されたスイッチ手段例えば接点やロジックのオンオフ状態に応じてデジタル信号を入力する端子で、正転/逆転運転指令、運転準備指令、多段速度指令、直流制動指令、リセット指令などの信号を入力するようになっている。また、接点出力端子は、外部に接続された負荷例えばリレーコイルやロジックに対しデジタル信号を出力する端子で、周波数下限(上限)リミット信号、低速度検出信号、指定速度到達信号、トリップ信号、過負荷検出信号などを出力するようになっている。 The inverter device is used alone or incorporated in a host control device. In this case, in order to give an operation command to the inverter device and to obtain an operation state from the inverter device, the inverter device has a large number of input terminals and output terminals. A contact input terminal is a terminal for inputting a digital signal according to the switch means connected to the outside, for example, the contact or logic ON / OFF state. Forward / reverse operation command, operation preparation command, multistage speed command, DC braking command, reset Commands and other signals are input. The contact output terminal is a terminal that outputs a digital signal to an externally connected load such as a relay coil or logic, and is a frequency lower limit (upper limit) limit signal, low speed detection signal, specified speed arrival signal, trip signal, A load detection signal is output.
デジタル信号の入力形式には、外部に接続される接点等に電流を流し出すように構成し、そのリターン電流の有無によりデジタル信号を入力するソース入力形式と、接点等からのリターン電流を吸い込むように構成し、その接点等への流し出し電流の有無によりデジタル信号を入力するシンク入力形式とがある。デジタル信号の出力形式についても同様に、外部に接続されるリレーコイル等に電流を流し出すことによりデジタル信号を出力するソース出力形式と、リレーコイル等から電流を吸い込むことによりデジタル信号を出力するシンク出力形式とがある。 The digital signal input format is configured so that current flows out to externally connected contacts, etc., and the source input format that inputs digital signals depending on the presence or absence of the return current, and the return current from the contacts etc. There is a sink input format in which a digital signal is input depending on the presence or absence of a flowing current to the contact or the like. Similarly, for the digital signal output format, a source output format that outputs a digital signal by flowing current to an externally connected relay coil, etc., and a sink that outputs a digital signal by sinking current from the relay coil, etc. There is an output format.
インバータの製造メーカは、製造機種の数を削減するため、上記ソース形式とシンク形式とを切り替えるスイッチを備え、両形式とも使用可能に構成したインバータ装置を製造している。例えば特許文献1に記載のインバータ装置は、入力端子をプルアップする接続状態とプルダウンする接続状態とを切り替えるスイッチを備え、このスイッチの切替状態に基づいてシンク入力形式とソース入力形式とを判別し、その判別結果に応じて入力信号を反転してまたは非反転のままマイコンに出力するインターフェイス回路を備えている。このインターフェイス回路は、さらに判別結果に基づいてシンク出力形式とソース出力形式とを切り替える機能も備えている。
図7は、特許文献1記載のインバータ装置をはじめとして従来のインバータ装置が備えているデジタル入出力回路の概略構成を示している。インバータ装置1のデジタル入力回路2は、複数の入力端子3(図では1つのみ示す)の他にソース入力形式用のコモン端子4とシンク入力形式用のコモン端子5とを備えている。入力端子3は、スイッチ6を介してソース入力形式の信号入力回路7とシンク入力形式の信号入力回路8の何れかに接続されるようになっており、コモン端子4、5は、それぞれ電源線9、10(24V、0V)に接続されている。
FIG. 7 shows a schematic configuration of a digital input / output circuit included in a conventional inverter device including the inverter device described in Patent Document 1. The
同様に、デジタル出力回路11は、複数の出力端子12(図では1つのみ示す)の他にソース出力形式用のコモン端子13とシンク出力形式用のコモン端子14とを備えている。出力端子12は、スイッチ15を介してソース出力形式の信号出力回路16とシンク出力形式の信号出力回路17の何れかに接続されるようになっており、コモン端子13、14は、それぞれ上記コモン電源線10、9に接続されている。
Similarly, the
しかし、この構成では入力回路2および出力回路11にそれぞれ2つのコモン端子4、5およびコモン端子13、14が必要になるため、端子数が増大しインバータ装置1の小型化が阻まれる。また、ソース入力形式の接点18は実線で示すように端子3−4間に接続し、シンク入力形式の接点19は破線で示すように端子3−5間に接続する必要があり、同様にソース出力形式のリレーコイル20は実線で示すように端子12−13間に接続し、シンク出力形式のリレーコイル21は破線で示すように端子12−14間に接続する必要がある。このようにソース形式とシンク形式とで外部結線が異なるため、ユーザにとって煩雑になり誤接続が生じる虞があった。
However, in this configuration, two common terminals 4 and 5 and
本発明は上記事情に鑑みてなされたもので、その目的は、デジタル信号を入出力するための端子数を極力削減でき、且つ、端子へのスイッチ手段や負荷の結線が容易となるデジタル入出力回路を備えたインバータ装置を提供することにある。 The present invention has been made in view of the above circumstances, and its purpose is to reduce the number of terminals for inputting and outputting digital signals as much as possible and to facilitate the connection of switch means and loads to the terminals. An object of the present invention is to provide an inverter device including a circuit.
上記目的を達成するため、請求項1記載のインバータ装置は、外部に接続されるスイッチ手段の開閉状態に応じたデジタル信号をソース入力形式およびシンク入力形式で入力可能なインバータ装置において、前記各スイッチ手段の一端がそれぞれ接続される入力端子と、前記各スイッチ手段の他端が共通に接続されるコモン端子と、前記コモン端子をソース入力形式に対応した第1のコモン電位とシンク入力形式に対応した第2のコモン電位の何れかに接続する第1の切替手段と、前記各入力端子ごとに設けられ、ソース入力形式およびシンク入力形式のデジタル信号をそれぞれ入力する第1および第2の入力回路と、前記第1の切替手段と連動し、前記各入力形式に応じて前記入力端子を前記第1および第2の入力回路の何れかに接続する第2の切替手段とを備えていることを特徴とする。 In order to achieve the above object, the inverter device according to claim 1 is an inverter device capable of inputting a digital signal according to an open / close state of a switch means connected to the outside in a source input format and a sink input format. The input terminal to which one end of each means is connected, the common terminal to which the other end of each switch means is connected in common, and the common terminal corresponding to the first common potential corresponding to the source input format and the sink input format First switching means connected to any one of the second common potentials, and first and second input circuits provided for each of the input terminals for inputting digital signals of the source input format and the sink input format, respectively. In conjunction with the first switching means, the input terminal is connected to one of the first and second input circuits according to each input format. Characterized in that it comprises a second switching means.
この構成によれば、入力形式にかかわらず各スイッチ手段を各入力端子と共通のコモン端子との間に接続すれば、第1および第2の切替手段が連動するので、ソース入力形式に切り替えると、コモン端子が第1のコモン電位に接続されるとともに入力端子が第1の入力回路に接続され、ソース入力形式で信号を入力可能となる。一方、シンク入力形式に切り替えると、コモン端子が第2のコモン電位に接続されるとともに入力端子が第2の入力回路に接続され、シンク入力形式で信号を入力可能となる。 According to this configuration, if each switch means is connected between each input terminal and a common common terminal regardless of the input format, the first and second switching means are interlocked. The common terminal is connected to the first common potential and the input terminal is connected to the first input circuit, so that a signal can be input in the source input format. On the other hand, when switching to the sink input format, the common terminal is connected to the second common potential and the input terminal is connected to the second input circuit, so that signals can be input in the sink input format.
請求項2記載のインバータ装置は、外部に接続される負荷に対しソース出力形式およびシンク出力形式でデジタル信号を出力可能なインバータ装置において、前記各負荷の一端がそれぞれ接続される出力端子と、前記各負荷の他端が共通に接続されるコモン端子と、前記コモン端子をソース出力形式に対応した第1のコモン電位とシンク出力形式に対応した第2のコモン電位の何れかに接続する第1の切替手段と、前記各出力端子ごとに設けられ、ソース出力形式およびシンク出力形式のデジタル信号をそれぞれ出力する第1および第2の出力回路と、前記第1の切替手段と連動し、前記出力形式に応じて前記出力端子を前記第1および第2の出力回路の何れかに接続する第2の切替手段とを備えていることを特徴とする。
The inverter device according to
この構成によれば、出力形式にかかわらず各負荷を各出力端子と共通のコモン端子との間に接続すれば、第1および第2の切替手段が連動するので、ソース出力形式に切り替えると、コモン端子が第1のコモン電位に接続されるとともに出力端子が第1の出力回路に接続され、ソース出力形式で信号を出力可能となる。一方、シンク出力形式に切り替えると、コモン端子が第2のコモン電位に接続されるとともに出力端子が第2の出力回路に接続され、シンク出力形式で信号を出力可能となる。 According to this configuration, if each load is connected between each output terminal and a common common terminal regardless of the output format, the first and second switching means work together, so when switching to the source output format, The common terminal is connected to the first common potential and the output terminal is connected to the first output circuit, so that a signal can be output in the source output format. On the other hand, when switching to the sink output format, the common terminal is connected to the second common potential and the output terminal is connected to the second output circuit, so that a signal can be output in the sink output format.
本発明のインバータ装置によれば、コモン端子を共通化できるので、デジタル信号を入出力するための端子数を極力削減できる。また、入力形式または出力形式に応じてスイッチ手段または負荷を結線する端子を変更する必要がないので結線が容易となる。 According to the inverter device of the present invention, since common terminals can be shared, the number of terminals for inputting and outputting digital signals can be reduced as much as possible. Further, it is not necessary to change the switch means or the terminal for connecting the load in accordance with the input format or the output format, so that the connection is facilitated.
(第1の実施形態)
以下、本発明の第1の実施形態について図1を参照しながら説明する。
図1は、インバータ装置に内蔵されたデジタル入出力回路の概略構成を示しており、図7と同一部分には同一符号を付している。インバータ装置31のデジタル入力回路32は、外部に接続されるスイッチ手段例えば接点18のオンオフ状態に応じたデジタル信号をソース入力形式およびシンク入力形式で入力可能である。入力するデジタル信号は、例えば正転/逆転運転指令、運転準備指令、多段速度指令、直流制動指令、リセット指令などの複数の信号である。インバータ装置31は、複数の接点18(図1では1つのみ示す)の一端がそれぞれ接続される複数の入力端子3(図1では1つのみ示す)と、これら複数の接点18の他端が共通に接続されるコモン端子33とを備えている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIG.
FIG. 1 shows a schematic configuration of a digital input / output circuit built in the inverter device, and the same parts as those in FIG. The
各入力端子3は、それぞれスイッチ6(第2の切替手段に相当)を介してソース入力形式の信号入力回路7(第1の入力回路に相当)とシンク入力形式の信号入力回路8(第2の入力回路に相当)の何れかに接続されるようになっている。スイッチ6と信号入力回路7、8は、各入力端子3ごとに設けられている。一方、コモン端子33は、スイッチ34(第1の切替手段に相当)を介して電源線9、10の何れかに接続されるようになっている。電源線9は、ソース入力形式に対応した第1のコモン電位であるVd(24V)の電位を有し、電源線10は、シンク入力形式に対応した第2のコモン電位である0Vの電位を有している。スイッチ6とスイッチ34は、ユーザによるソース入力形式またはシンク入力形式の選択操作により連動して切り替えられる。
Each
インバータ装置31のデジタル出力回路35は、外部に接続される負荷例えばリレーコイル20に対しデジタル信号をソース出力形式およびシンク出力形式で出力可能である。出力するデジタル信号は、例えば周波数下限(上限)リミット信号、低速度検出信号、指定速度到達信号、トリップ信号、過負荷検出信号などの複数の信号である。インバータ装置31は、複数のリレーコイル20(図1では1つのみ示す)の一端がそれぞれ接続される複数の出力端子12(図1では1つのみ示す)と、これら複数のリレーコイル20の他端が共通に接続されるコモン端子36とを備えている。
The
各出力端子12は、それぞれスイッチ15(第2の切替手段に相当)を介してソース出力形式の信号出力回路16(第1の出力回路に相当)とシンク出力形式の信号出力回路17(第2の出力回路に相当)の何れかに接続されるようになっている。スイッチ15と信号出力回路16、17は、各出力端子12ごとに設けられている。一方、コモン端子36は、スイッチ37(第1の切替手段に相当)を介して電源線10、9の何れかに接続されるようになっている。電源線10は、ソース出力形式に対応した第1のコモン電位を有しており、電源線9は、シンク出力形式に対応した第2のコモン電位を有している。スイッチ15とスイッチ37は、ユーザによるソース出力形式またはシンク出力形式の選択操作により連動して切り替えられる。なお、上記したスイッチ6、34およびスイッチ15、37は、メカニカルスイッチに限らずアナログスイッチであってもよい。
Each
この構成によれば、デジタル入力回路32において、入力形式にかかわらず、スイッチ手段である接点18を各入力端子3と共通のコモン端子33との間に接続することができる。スイッチ6、34が連動してソース入力形式側に切り替えられると、電源線9からスイッチ34、コモン端子33、接点18、入力端子3、スイッチ6を介して信号入力回路7に至る電流経路が形成され、接点18のオンオフ状態に応じてソース入力形式によりデジタル信号を入力することができる。また、スイッチ6、34が連動してシンク入力形式側に切り替えられると、信号入力回路8からスイッチ6、入力端子3、接点18、コモン端子33、スイッチ34を介して電源線10に至る電流経路が形成され、接点18のオンオフ状態に応じてシンク入力形式によりデジタル信号を入力することができる。
According to this configuration, in the
同様に、デジタル出力回路35において、出力形式にかかわらず、負荷であるリレーコイル20を各出力端子12と共通のコモン端子36との間に接続することができる。スイッチ15、37が連動してソース出力形式側に切り替えられると、信号出力回路16からスイッチ15、出力端子12、リレーコイル20、コモン端子36、スイッチ37を介して電源線10に至る電流経路が形成され、信号出力回路16からリレーコイル20にソース出力形式によりデジタル信号を出力することができる。また、スイッチ15、37が連動してシンク出力形式側に切り替えられると、電源線9からスイッチ37、コモン端子36、リレーコイル20、出力端子12、スイッチ15を介して信号出力回路17に至る電流経路が形成され、信号出力回路17からリレーコイル20にシンク出力形式によりデジタル信号を出力することができる。
Similarly, in the
以上説明した本実施形態によれば、デジタル入出力回路32、35において、それぞれ外部接続されるスイッチ手段、負荷に対するコモン端子33、36が入出力形式にかかわらず1つに共通化されているので、これまでソース/シンク入出力形式ごとに別々のコモン端子が必要であった従来構成(図7参照)と比較して端子数を低減することができ、インバータ装置の小型化を図ることができる。また、ユーザによる入出力形式の選択操作は従来通りとしながらコモン端子が共通化されているので、ユーザによるコモン端子への誤接続や誤操作を防止することができる。さらに、スイッチ6と34およびスイッチ15と37は、それぞれユーザによる入出力形式の選択に応じて連動して切り替えられるので、ユーザによるスイッチの設定を簡単化できるとともに誤設定を防止することができる。
According to the present embodiment described above, in the digital input /
(第2の実施形態)
以下、本発明の第2の実施形態について図2を参照しながら説明する。
図2は、デジタル入力回路32に設けられた表示手段の構成を示している。コモン端子33と電源線10(シンク入力形式に対応したコモン電位)との間に発光素子38が接続され、コモン端子33と電源線9(ソース入力形式に対応したコモン電位)との間に発光素子39が接続されている。発光素子38、39(表示手段、表示器に相当)は、それぞれ端子間に電圧Vdが印加されることにより発光するようになっており、コモン端子33の電位に応じて異なる表示状態(点灯/消灯)を呈する。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described with reference to FIG.
FIG. 2 shows a configuration of display means provided in the
スイッチ34がソース入力形式側に切り替えられると、発光素子38が発光し、発光素子39が消灯する。一方、スイッチ34がシンク入力形式側に切り替えられると、発光素子38が消灯し、発光素子39が発光する。その結果、ユーザは、発光素子38が発光しているときはスイッチ34がソース入力形式側に切り替えられており、発光素子39が発光しているときはスイッチ34がシンク入力形式側に切り替えられていることを視覚上容易に確認することができる。この場合、発光素子38、39の発光色が異なると、現在の入力形式の設定に対する識別性を一層高められる。
When the
なお、発光素子38、39の何れか一方のみを設ける構成としてもよい。例えば発光素子38のみを設ける場合、発光しているときはソース入力形式に設定されており、消灯しているときはシンク入力形式に設定されていることを確認することができる。また、発光素子39のみを設ける場合、発光しているときはシンク入力形式に設定されており、消灯しているときはソース入力形式に設定されていることを確認することができる。
Note that only one of the
(第3の実施形態)
以下、本発明の第3の実施形態について図3を参照しながら説明する。
図3は、インバータ装置のうち特にデジタル入力回路の構成を具体的に示したもので、図1と同一部分には同一符号を付している。インバータ装置41は、インバータ主回路42、インバータ制御回路43、デジタル入力回路44、図示しないデジタル出力回路などから構成されている。インバータ主回路42は、入力した交流電圧を整流して直流電源線45、46間に出力するコンバータ47、直流電源線45、46間に接続されたコンデンサ48、直流電圧を指令電圧および指令周波数の交流電圧に変換して出力するインバータ49から構成されている。インバータ49を構成するスイッチング素子例えばIGBTは、インバータ制御回路43から出力されるゲート信号により駆動される。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described with reference to FIG.
FIG. 3 specifically shows the configuration of the digital input circuit in the inverter device, and the same parts as those in FIG. 1 are denoted by the same reference numerals. The
接点18(例えば微小電流リレー接点)に対するデジタル入力回路44は、入力端子3、コモン端子33、スイッチ50、フォトカプラ51および抵抗52〜54から構成されている。フォトカプラ51は、その入力端子間に逆並列に接続された発光ダイオードと、出力端子間に接続されたフォトトランジスタとから構成されている。入力端子間には抵抗53が外付けされており、出力端子間はプルアップ用の抵抗54を介して電源線55、56間に接続されている。電源線55、56は、インバータ制御回路43の電源電圧Vcc(5V)を供給しており、電源線9、10とは絶縁されている。
The
スイッチ50は、図1に示すスイッチ6と34とからなる2c接点構造を有しており、両スイッチ6、34は連動して動作するようになっている。ソース入力形式の信号入力回路とシンク入力形式の信号入力回路は、上記フォトカプラ51を主体とする回路により共通化されており、入力端子3とスイッチ6との間に接続されている。すなわち、入力端子3は、抵抗52とフォトカプラ51の入力端子間とを介してスイッチ6の共通接点に接続されており、コモン端子33は、スイッチ34の共通接点に接続されている。ソース入力形式の場合、スイッチ6は電源線10側、スイッチ34は電源線9側に切り替えられ、シンク入力形式の場合、スイッチ6は電源線9側、スイッチ34は電源線10側に切り替えられるようになっている。
The
ユーザがソース入力形式を選択すると、スイッチ6、34はともに図中下側の接点がオンするように連動して切り替えられる。接点18がオンすると、電源線9からスイッチ34、コモン端子33、接点18、入力端子3、抵抗52、フォトカプラ51、スイッチ6を介して電源線10に電流が流れ、フォトカプラ51はオン状態となり、接点オンに対応したLレベルのデジタル入力信号がインバータ制御回路43に与えられる。接点18がオフすると、フォトカプラ51はオフ状態となり、接点オフに対応したHレベルのデジタル入力信号がインバータ制御回路43に与えられる。
When the user selects the source input format, both the
一方、ユーザがシンク入力形式を選択すると、スイッチ6、34はともに図中上側の接点がオンするように連動して切り替えられる。接点18がオンすると、電源線9からスイッチ6、フォトカプラ51、抵抗52、入力端子3、接点18、コモン端子33、スイッチ34を介して電源線10に電流が流れ、フォトカプラ51はオン状態となり、Lレベルのデジタル入力信号がインバータ制御回路43に与えられる。接点18がオフすると、フォトカプラ51はオフ状態となり、Hレベルのデジタル入力信号がインバータ制御回路43に与えられる。
On the other hand, when the user selects the sink input format, both the
本実施形態によれば、入力形式によらずコモン端子が1つに共通化されているので、端子数を低減することができ、インバータ装置41の小型化が図れる。また、ユーザによるコモン端子への誤接続を防止することができ、スイッチ50の設定も簡単化できる。さらに、双方向の入力電流によりオンするフォトカプラ51により信号入力回路を構成したので、ソース入力形式とシンク入力形式とで信号入力回路を共通化することができる。
According to this embodiment, since the common terminal is shared by one regardless of the input format, the number of terminals can be reduced, and the
(第4の実施形態)
以下、本発明の第4の実施形態について図4を参照しながら説明する。
図4は、インバータ装置のうち特にデジタル出力回路の構成を具体的に示したもので、図1または図3と同一部分には同一符号を付している。インバータ装置61は、インバータ主回路42、インバータ制御回路43、デジタル出力回路62、図示しないデジタル入力回路などから構成されている。
(Fourth embodiment)
Hereinafter, a fourth embodiment of the present invention will be described with reference to FIG.
FIG. 4 specifically shows the configuration of the digital output circuit in the inverter device, and the same parts as those in FIG. 1 or FIG. The
負荷例えばリレーコイル20に対するデジタル出力回路62は、出力端子12、コモン端子36、スイッチ63、フォトリレー64および抵抗65から構成されている。フォトリレー64は、双方向性の光結合素子であり、その入力端子間に接続された発光ダイオードと、出力端子間に接続されたフォトMOSFETとから構成されている。電源線55とインバータ制御回路43の出力端子との間には、上記フォトリレー64の発光ダイオードと抵抗65とが直列に接続されている。
The
スイッチ63は、図1に示すスイッチ15と37とからなる2c接点構造を有しており、両スイッチ15、37は連動して動作するようになっている。ソース出力形式の信号出力回路とシンク出力形式の信号出力回路は、上記フォトリレー64を主体とする回路により共通化されており、出力端子12とスイッチ15との間に接続されている。すなわち、出力端子12は、フォトリレー64のフォトMOSFETを介してスイッチ15の共通接点に接続されており、コモン端子36は、スイッチ37の共通接点に接続されている。ソース出力形式の場合、スイッチ15は電源線9側、スイッチ37は電源線10側に切り替えられ、シンク出力形式の場合、スイッチ15は電源線10側、スイッチ37は電源線9側に切り替えられるようになっている。
The
ユーザがソース出力形式を選択すると、スイッチ15、37はともに図中上側の接点がオンするように連動して切り替えられる。インバータ制御回路43がLレベルの出力信号を出力すると、フォトリレー64がオン状態となり、電源線9からスイッチ15、フォトリレー64、出力端子12、リレーコイル20、コモン端子36、スイッチ37を介して電源線10に電流が流れ、リレーコイル20が通電状態となる。インバータ制御回路43がHレベルの出力信号を出力すると、フォトリレー64がオフ状態となり、リレーコイル20が断電状態となる。
When the user selects the source output format, both the
一方、ユーザがシンク出力形式を選択すると、スイッチ15、37はともに図中下側の接点がオンするように連動して切り替えられる。インバータ制御回路43がLレベルの出力信号を出力すると、フォトリレー64がオン状態となり、電源線9からスイッチ37、コモン端子36、リレーコイル20、出力端子12、フォトリレー64、スイッチ15を介して電源線10に電流が流れ、リレーコイル20が通電状態となる。インバータ制御回路43がHレベルの出力信号を出力すると、フォトリレー64がオフ状態となり、リレーコイル20が断電状態となる。
On the other hand, when the user selects the sink output format, both the
本実施形態によれば、出力形式によらずコモン端子が1つに共通化されているので、端子数を低減することができ、インバータ装置61の小型化が図れる。また、ユーザによるコモン端子への誤接続を防止することができ、スイッチ63の設定も簡単化できる。さらに、双方向出力タイプのフォトリレー64により信号出力回路を構成したので、ソース出力形式とシンク出力形式とで信号出力回路を共通化することができる。
According to this embodiment, since the common terminal is shared by one regardless of the output format, the number of terminals can be reduced, and the
(第5の実施形態)
以下、本発明の第5の実施形態について図5を参照しながら説明する。
図5は、デジタル出力回路62に設けられた表示手段の具体的な構成を示したもので、図4と同一部分には同一符号を付している。電源線9とコモン端子36との間には、抵抗71と発光ダイオード72(表示手段、表示器に相当)とが直列に接続されている。スイッチ15、37がソース出力形式側(図中上側の接点)に切り替えられると、発光ダイオード72が発光し、シンク出力形式側(図中下側の接点)に切り替えられると、発光ダイオード72が消灯する。すなわち、ソース出力形式に切り替えられている場合にのみ発光ダイオード72が発光するので、ユーザは現在設定されている出力形式を容易に確認することができる。
(Fifth embodiment)
Hereinafter, a fifth embodiment of the present invention will be described with reference to FIG.
FIG. 5 shows a specific configuration of the display means provided in the
なお、上記構成に替えて、電源線10とコモン端子36との間に電源線10側をカソードとして抵抗71と発光ダイオード72とを直列に接続してもよい。この場合には、シンク出力形式に切り替えられている場合にのみ発光ダイオード72が発光する。また、電源線9、10とコモン端子36との間にそれぞれ発光ダイオードを接続してもよい。
Instead of the above configuration, the
(第6の実施形態)
以下、本発明の第6の実施形態について図6を参照しながら説明する。
図6は、デジタル出力回路62に設けられた表示手段の具体的な構成を示したもので、図4と同一部分には同一符号を付している。コモン端子36と電源線10との間には分圧抵抗81、82の直列回路からなる電圧検出回路83(電位検出手段に相当)が接続されている。マイクロコンピュータ(マイコン)84(表示制御手段に相当)は、電圧検出回路83から出力されるコモン端子36の検出電圧Vaを入力し、その検出電圧Vaに基づいて液晶表示器や7セグメントLEDなどからなるディスプレイ85(表示器に相当)の表示を制御する。これら電圧検出回路83、マイコン84およびディスプレイ85により表示手段86が構成されている。
(Sixth embodiment)
Hereinafter, a sixth embodiment of the present invention will be described with reference to FIG.
FIG. 6 shows a specific configuration of the display means provided in the
スイッチ15、37がソース出力形式側(図中上側の接点)に切り替えられると、検出電圧Vaは0V(Lレベル)になり、マイコン84は「ソース」、「ソース出力形式」、「source」などの文字情報からなる識別情報をディスプレイ85に表示する。一方、スイッチ15、37がシンク出力形式側(図中下側の接点)に切り替えられると、分圧された検出電圧Vaは5V(Hレベル)になり、マイコン84は「シンク」、「シンク出力形式」、「sink」などの文字情報からなる識別情報をディスプレイ85に表示する。
When the
本実施形態によれば、スイッチ63(15、37)の切替状態に応じて、ディスプレイ85に出力形式に応じた固有の文字情報が表示されるので、ユーザは現在の出力形式を容易に識別することができる。 According to the present embodiment, the unique character information corresponding to the output format is displayed on the display 85 according to the switching state of the switch 63 (15, 37), so that the user can easily identify the current output format. be able to.
(その他の実施形態)
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第1の実施形態において、インバータ装置31にデジタル入力回路32のみまたはデジタル出力回路35のみを設けてもよい。
デジタル出力回路35についても、第2の実施形態と同様に、コモン端子36と電源線9(シンク出力形式に対応したコモン電位)との間および/またはコモン端子36と電源線10(ソース出力形式に対応したコモン電位)との間に、それぞれ発光素子を接続してもよい。
(Other embodiments)
The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
In the first embodiment, the
Similarly to the second embodiment, the
デジタル入力回路44についても、第5の実施形態と同様に、電源線9とコモン端子33との間、電源線10とコモン端子33との間の少なくとも一方に抵抗と発光ダイオードを直列に接続してもよい。
デジタル入力回路44についても、第6の実施形態と同様に表示手段86を設けてもよい。この場合、デジタル入力回路44とデジタル出力回路62とでマイコン84およびディスプレイ85を共用できる。
Also in the
The
外部に接続されるスイッチ手段は、接点18に限られず、例えばロジック出力回路(電圧出力タイプ、電流出力タイプ)などであってもよい。
外部に接続される負荷は、リレーコイル20に限られず、例えばLEDや電球などの表示器、ロジック入力回路などであってもよい。
The switch means connected to the outside is not limited to the
The load connected to the outside is not limited to the
図面中、3は入力端子、6、15はスイッチ(第2の切替手段)、7、8は信号入力回路(第1、第2の入力回路)、12は出力端子、16、17は信号出力回路(第1、第2の出力回路)、18は接点(スイッチ手段)、20はリレーコイル(負荷)、31、41、61はインバータ装置、33、36はコモン端子、34、37はスイッチ(第1の切替手段)、38、39は発光素子(表示手段、表示器)、72は発光ダイオード(表示手段、表示器)、83は電圧検出回路(電位検出手段)、84はマイクロコンピュータ(表示制御手段)、85はディスプレイ(表示器)、86は表示手段である。 In the drawing, 3 is an input terminal, 6 and 15 are switches (second switching means), 7 and 8 are signal input circuits (first and second input circuits), 12 is an output terminal, and 16 and 17 are signal outputs. Circuits (first and second output circuits), 18 are contacts (switch means), 20 are relay coils (loads), 31, 41 and 61 are inverter devices, 33 and 36 are common terminals, and 34 and 37 are switches ( First switching means), 38 and 39 are light emitting elements (display means, indicator), 72 is a light emitting diode (display means, indicator), 83 is a voltage detection circuit (potential detection means), and 84 is a microcomputer (display). Control means), 85 is a display (display device), and 86 is a display means.
Claims (5)
前記各スイッチ手段の一端がそれぞれ接続される入力端子と、
前記各スイッチ手段の他端が共通に接続されるコモン端子と、
前記コモン端子をソース入力形式に対応した第1のコモン電位とシンク入力形式に対応した第2のコモン電位の何れかに接続する第1の切替手段と、
前記各入力端子ごとに設けられ、ソース入力形式およびシンク入力形式のデジタル信号をそれぞれ入力する第1および第2の入力回路と、
前記第1の切替手段と連動し、前記各入力形式に応じて前記入力端子を前記第1および第2の入力回路の何れかに接続する第2の切替手段とを備えていることを特徴とするインバータ装置。 In an inverter device capable of inputting a digital signal according to an open / closed state of a switch means connected to the outside in a source input format and a sink input format,
An input terminal to which one end of each switch means is connected;
A common terminal to which the other end of each switch means is connected in common;
First switching means for connecting the common terminal to either a first common potential corresponding to a source input format or a second common potential corresponding to a sink input format;
A first input circuit and a second input circuit, which are provided for each of the input terminals and respectively input a digital signal of a source input format and a sink input format;
And second switching means for connecting the input terminal to one of the first and second input circuits according to each input format in conjunction with the first switching means. Inverter device.
前記各負荷の一端がそれぞれ接続される出力端子と、
前記各負荷の他端が共通に接続されるコモン端子と、
前記コモン端子をソース出力形式に対応した第1のコモン電位とシンク出力形式に対応した第2のコモン電位の何れかに接続する第1の切替手段と、
前記各出力端子ごとに設けられ、ソース出力形式およびシンク出力形式のデジタル信号をそれぞれ出力する第1および第2の出力回路と、
前記第1の切替手段と連動し、前記出力形式に応じて前記出力端子を前記第1および第2の出力回路の何れかに接続する第2の切替手段とを備えていることを特徴とするインバータ装置。 In an inverter device that can output a digital signal in a source output format and a sink output format for an externally connected load,
An output terminal to which one end of each load is connected;
A common terminal to which the other end of each load is connected in common;
First switching means for connecting the common terminal to either a first common potential corresponding to a source output format or a second common potential corresponding to a sink output format;
A first output circuit and a second output circuit that are provided for each of the output terminals and output digital signals of a source output format and a sink output format, respectively;
And second switching means for connecting the output terminal to one of the first and second output circuits according to the output format in conjunction with the first switching means. Inverter device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217363A JP5173317B2 (en) | 2007-08-23 | 2007-08-23 | Inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217363A JP5173317B2 (en) | 2007-08-23 | 2007-08-23 | Inverter device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055656A true JP2009055656A (en) | 2009-03-12 |
JP5173317B2 JP5173317B2 (en) | 2013-04-03 |
Family
ID=40506238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007217363A Expired - Fee Related JP5173317B2 (en) | 2007-08-23 | 2007-08-23 | Inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5173317B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012025996A1 (en) * | 2010-08-24 | 2012-03-01 | 三菱電機株式会社 | Power conversion device |
WO2016121114A1 (en) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | Digital output circuit, printed wiring board, and industrial device |
US11101090B2 (en) | 2019-03-18 | 2021-08-24 | Fanuc Corporation | Digital signal output device that outputs a digital signal in accordance with operation switch |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0280809U (en) * | 1988-12-13 | 1990-06-21 | ||
JPH02224524A (en) * | 1989-02-27 | 1990-09-06 | Nec Corp | Input buffer for semiconductor integrated device |
JPH10209847A (en) * | 1997-01-24 | 1998-08-07 | Yazaki Corp | Input interface circuit |
JPH11161391A (en) * | 1997-11-26 | 1999-06-18 | Toshiba Corp | Interface circuit |
JPH11328966A (en) * | 1998-05-21 | 1999-11-30 | Hitachi Ltd | Semiconductor memory and data processor |
JP2002027667A (en) * | 2000-07-03 | 2002-01-25 | Hitachi Kokusai Electric Inc | Power supply system |
-
2007
- 2007-08-23 JP JP2007217363A patent/JP5173317B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0280809U (en) * | 1988-12-13 | 1990-06-21 | ||
JPH02224524A (en) * | 1989-02-27 | 1990-09-06 | Nec Corp | Input buffer for semiconductor integrated device |
JPH10209847A (en) * | 1997-01-24 | 1998-08-07 | Yazaki Corp | Input interface circuit |
JPH11161391A (en) * | 1997-11-26 | 1999-06-18 | Toshiba Corp | Interface circuit |
JPH11328966A (en) * | 1998-05-21 | 1999-11-30 | Hitachi Ltd | Semiconductor memory and data processor |
JP2002027667A (en) * | 2000-07-03 | 2002-01-25 | Hitachi Kokusai Electric Inc | Power supply system |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012025996A1 (en) * | 2010-08-24 | 2012-03-01 | 三菱電機株式会社 | Power conversion device |
CN103081330A (en) * | 2010-08-24 | 2013-05-01 | 三菱电机株式会社 | Power conversion device |
JPWO2012025996A1 (en) * | 2010-08-24 | 2013-10-28 | 三菱電機株式会社 | Power converter |
JP5506937B2 (en) * | 2010-08-24 | 2014-05-28 | 三菱電機株式会社 | Power converter |
TWI458227B (en) * | 2010-08-24 | 2014-10-21 | Mitsubishi Electric Corp | Power conversion device |
KR101484425B1 (en) * | 2010-08-24 | 2015-01-19 | 미쓰비시덴키 가부시키가이샤 | Power conversion device |
WO2016121114A1 (en) * | 2015-01-30 | 2016-08-04 | 三菱電機株式会社 | Digital output circuit, printed wiring board, and industrial device |
JP6081035B2 (en) * | 2015-01-30 | 2017-02-15 | 三菱電機株式会社 | Digital output circuit, printed wiring board and industrial equipment |
US10177761B2 (en) | 2015-01-30 | 2019-01-08 | Mitsubishi Electric Corporation | Digital output circuit, printed-wiring board, and industrial apparatus |
US11101090B2 (en) | 2019-03-18 | 2021-08-24 | Fanuc Corporation | Digital signal output device that outputs a digital signal in accordance with operation switch |
Also Published As
Publication number | Publication date |
---|---|
JP5173317B2 (en) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2696216C (en) | Open fuse detection by neutral point shift | |
US9949338B2 (en) | Device to allow a two-way switch to operate in a multiple-switch electrical circuit | |
JP5173317B2 (en) | Inverter device | |
CN103063234A (en) | Electric transducer and method for automatically selecting sourcing mode thereof | |
JP6949860B2 (en) | HDMI optical cable and HDMI optical converter | |
KR101266262B1 (en) | Connector terminal block | |
JP6630538B2 (en) | Output circuit, output unit, programmable controller | |
JP2005051317A (en) | Signal output circuit, detection switch, and multiple optical axis photoelectric switch | |
US7982410B2 (en) | Electronic dimmer circuit | |
JP2007150987A (en) | Semiconductor integrated device | |
TWM534700U (en) | Vehicle electrical apparatus with protection and detection mechanism for power reversely | |
JP2012531162A (en) | Multi-bit use of standard optical coupler | |
US20190006869A1 (en) | Light emitting device and driving method thereof | |
JP2021083237A (en) | Power module | |
JP2008153027A (en) | Light control device | |
JP6854469B2 (en) | Visible light communication device and visible light communication system | |
CN212646821U (en) | Universal detection circuit for PNP and NPN signals | |
CN102256064A (en) | Signal switching device and electronic equipment | |
JP2005229264A (en) | Signal input circuit and relay unit circuit | |
JP5008445B2 (en) | Detection switch | |
JP2024014974A (en) | Semiconductor device | |
JP4845798B2 (en) | Detection device | |
JP2011175376A (en) | Programmable controller | |
JP4307178B2 (en) | Power indicator with phase display | |
JP4096971B2 (en) | Control equipment and control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5173317 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |