JP2009055540A - Imaging apparatus - Google Patents

Imaging apparatus Download PDF

Info

Publication number
JP2009055540A
JP2009055540A JP2007222555A JP2007222555A JP2009055540A JP 2009055540 A JP2009055540 A JP 2009055540A JP 2007222555 A JP2007222555 A JP 2007222555A JP 2007222555 A JP2007222555 A JP 2007222555A JP 2009055540 A JP2009055540 A JP 2009055540A
Authority
JP
Japan
Prior art keywords
pixel
exposure time
charge
pixels
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007222555A
Other languages
Japanese (ja)
Inventor
Toshikazu Ono
俊和 大野
Tatsufumi Oyama
達史 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007222555A priority Critical patent/JP2009055540A/en
Priority to US12/194,140 priority patent/US7969492B2/en
Publication of JP2009055540A publication Critical patent/JP2009055540A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an imaging apparatus capable of suppressing a dynamic range of the apparatus from becoming narrow even in the case that luminance is so high that pixels are saturated. <P>SOLUTION: The imaging apparatus includes: a plurality of pixels 7; an increase unit 10 for increasing electric charges to be accumulated in the pixels 7; and an exposure time change unit 9 for changing an exposure time of the pixels 7, and is configured so that sensitivity of the apparatus is varied by switching control of the number of times of increasing electric charges to be accumulated in the pixels 7 and control of the exposure time of the pixels 7 for the unit of a pixel group constituted of one or more pixels, in accordance with luminance of light incident to the pixels 7. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、撮像装置に関し、特に、画素に入射する光の輝度に応じて感度が変更可能な撮像装置に関する。   The present invention relates to an imaging device, and more particularly to an imaging device whose sensitivity can be changed according to the luminance of light incident on a pixel.

従来、画素に入射する光の輝度に応じて感度が変更可能な撮像装置が知られている(たとえば、特許文献1参照)。   2. Description of the Related Art Conventionally, there has been known an imaging device whose sensitivity can be changed according to the luminance of light incident on a pixel (see, for example, Patent Document 1).

上記特許文献1には、複数のゲート電極を備え、ゲート電極下に形成される高電界領域において、衝突電離により電荷が増加される、CCD(Charge Coupled Device)イメージセンサ(撮像装置)が開示されている。このCCDイメージセンサでは、直前のフレームの輝度に比例するように、直後のフレームの高電界領域の電界の強さを調節することにより、CCDイメージセンサの感度を高くすることが可能となる。   Patent Document 1 discloses a CCD (Charge Coupled Device) image sensor (imaging device) that includes a plurality of gate electrodes and in which charges are increased by impact ionization in a high electric field region formed under the gate electrodes. ing. In this CCD image sensor, it is possible to increase the sensitivity of the CCD image sensor by adjusting the strength of the electric field in the high electric field region of the immediately following frame so as to be proportional to the luminance of the immediately preceding frame.

特許第3483261号公報Japanese Patent No. 3484261

しかしながら、上記特許文献1に記載の撮像装置では、画素に入射する光の輝度が低い場合には、衝突電離による電荷の増加動作により感度の調節を行うことが可能である一方、画素が飽和してしまうような輝度が高い場合には感度の調節を行うことができないという不都合がある。このため、撮像装置のダイナミックレンジが狭くなるという問題点がある。   However, in the imaging device described in Patent Document 1, when the luminance of light incident on a pixel is low, sensitivity can be adjusted by an operation of increasing charge due to impact ionization, while the pixel is saturated. If the brightness is high, the sensitivity cannot be adjusted. For this reason, there exists a problem that the dynamic range of an imaging device becomes narrow.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、画素が飽和してしまうような輝度が高い場合でも、装置のダイナミックレンジが狭くなるのを抑制することが可能な撮像装置を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to reduce the dynamic range of the apparatus even when the luminance is so high that the pixels are saturated. It is providing the imaging device which can suppress this.

この発明の一の局面による撮像装置は、複数の画素と、画素に蓄積される電荷を増加させる増加部と、画素の露光時間を変更させる露光時間変更部とを備え、画素に入射する光の輝度に応じて、1画素以上の画素グループ単位で、画素に蓄積される電荷の増加動作の回数の制御と画素の露光時間の制御とを切り替えるように構成されている。   An imaging apparatus according to an aspect of the present invention includes a plurality of pixels, an increase unit that increases charges accumulated in the pixels, and an exposure time change unit that changes the exposure time of the pixels, and is configured to detect light incident on the pixels. In accordance with the luminance, the control is performed to switch between the control of the number of times of increasing the charge accumulated in the pixel and the control of the exposure time of the pixel in units of one or more pixel groups.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1実施形態)
図1は、本発明の第1実施形態によるCMOS型の撮像装置のブロック図である。図2は、本発明の第1実施形態による撮像装置の複数の画素から構成される撮像素子を示す図である。図3は、本発明の第1実施形態による撮像装置の画素の増加動作の制御を示すブロック図である。図4は、本発明の第1実施形態による撮像装置の画素の構成を示す回路図である。図1〜図4を参照して、第1実施形態による撮像装置の構成について説明する。
(First embodiment)
FIG. 1 is a block diagram of a CMOS type imaging apparatus according to the first embodiment of the present invention. FIG. 2 is a diagram illustrating an imaging device including a plurality of pixels of the imaging device according to the first embodiment of the present invention. FIG. 3 is a block diagram showing the control of the pixel increase operation of the imaging apparatus according to the first embodiment of the present invention. FIG. 4 is a circuit diagram showing a configuration of a pixel of the imaging device according to the first embodiment of the present invention. The configuration of the imaging apparatus according to the first embodiment will be described with reference to FIGS.

この第1実施形態によるCMOS型の撮像装置は、図1に示すように、レンズ1と、後述する電荷の増加部9を含む撮像素子2と、ノイズを低減するためのCDS(Correlated Double Sampling:相関二重サンプリング)および増幅率を自動的に制御するためのAGC(Automatic Gain Control)などを含むアナログ処理部3、A/D変換部4、デジタル処理回路部5および増加回数保持メモリ6により構成されている。   As shown in FIG. 1, the CMOS type imaging device according to the first embodiment includes a lens 1, an imaging device 2 including a charge increasing unit 9 described later, and a CDS (Correlated Double Sampling for reducing noise): (Correlated double sampling) and an analog processing unit 3 including an automatic gain control (AGC) for automatically controlling an amplification factor, an A / D conversion unit 4, a digital processing circuit unit 5, and an increase count holding memory 6 Has been.

撮像素子2は、アナログ処理部3に接続されているとともに、アナログ処理部3は、A/D変換部4に接続されている。また、A/D変換部4は、デジタル処理回路部5に接続されており、デジタル処理回路部5は、増加回数保持メモリ6に接続されている。また、デジタル処理回路部5は、増加回数保持メモリ6に保持される増加回数に基づいて、撮像素子2における電荷の増加回数を制御するとともに、後述する画素7の露光時間を制御するように構成されている。   The image sensor 2 is connected to the analog processing unit 3, and the analog processing unit 3 is connected to the A / D conversion unit 4. The A / D conversion unit 4 is connected to a digital processing circuit unit 5, and the digital processing circuit unit 5 is connected to an increase count holding memory 6. Further, the digital processing circuit unit 5 is configured to control the number of times of increase in the charge in the image pickup device 2 based on the number of times of increase held in the increase number of times holding memory 6 and to control the exposure time of the pixel 7 described later. Has been.

また、図2に示すように、撮像素子2は、マトリクス状に配置される複数の画素7により構成されている。なお、第1実施形態では、画素7ごとに増加回数が制御される場合について説明する。また、画素7ごとに増加回数を制御するのではなく、2画素以上の画素グループごとに増加回数を制御してもよい。   In addition, as shown in FIG. 2, the image pickup device 2 includes a plurality of pixels 7 arranged in a matrix. In the first embodiment, a case where the number of increases is controlled for each pixel 7 will be described. Further, instead of controlling the number of increases for each pixel 7, the number of increases may be controlled for each pixel group of two or more pixels.

また、各画素7には、図3に示すように、光電変換機能を有するとともに光電変換により生成された電荷を蓄積するためのフォトダイオード(PD)8と、画素7の露光時間を制御する露光時間変更部9と、電荷の増加部10と、フローティングディフージョン(FD)アンプ11とが含まれている。なお、フォトダイオード8は、本発明の「蓄積部」の一例である。フォトダイオード8は、露光時間変更部9に接続されるとともに、露光時間変更部9は、増加部10に接続されている。また、増加部10は、FDアンプ11に接続されている。また、FDアンプ11に接続されるデジタル処理回路部5には、信号処理回路5aと露光時間・増加回数切替制御回路5bとが含まれており、信号処理回路5aと露光時間・増加回数切替制御回路5bとによって各画素7の露光時間変更部9および増加部10が独立して制御されるように構成されている。なお、図3にはマトリクス状に配置される複数の画素7のうち、2つの画素7のみを記している。   Further, as shown in FIG. 3, each pixel 7 has a photoelectric conversion function and a photodiode (PD) 8 for accumulating charges generated by the photoelectric conversion, and exposure for controlling the exposure time of the pixel 7. A time changing unit 9, a charge increasing unit 10, and a floating diffusion (FD) amplifier 11 are included. The photodiode 8 is an example of the “storage unit” in the present invention. The photodiode 8 is connected to the exposure time changing unit 9, and the exposure time changing unit 9 is connected to the increasing unit 10. The increasing unit 10 is connected to the FD amplifier 11. The digital processing circuit unit 5 connected to the FD amplifier 11 includes a signal processing circuit 5a and an exposure time / increase number switching control circuit 5b. The signal processing circuit 5a and exposure time / increase number switching control are included. The exposure time changing unit 9 and the increasing unit 10 of each pixel 7 are independently controlled by the circuit 5b. FIG. 3 shows only two pixels 7 among the plurality of pixels 7 arranged in a matrix.

また、図4に示すように、画素7は、フォトダイオード8と、フォトダイオード8に隣接するように設けられる転送ゲート電極12〜15と、読出しゲート電極16および17と、読出しゲート電極17にゲートが接続されるFDアンプ11と、FDアンプ11のソース/ドレインの一方に接続される選択トランジスタ18とを含んでいる。ここで、第1実施形態では、転送ゲート電極12は、露光時間変更部9に含まれ、画素7の露光時間を制御する機能を有するように構成されている。なお、転送ゲート電極12は、本発明の「第2転送ゲート電極」の一例である。また、転送ゲート電極13〜15下において電荷の増加動作が行われるように構成されている。ここで、第1実施形態では、読出しゲート電極16は、マトリクス状に配置される画素7の列方向の出力を制御するとともに、読出しゲート電極17は、行方向の出力を制御するように構成されている。なお、読出しゲート電極16および17は、それぞれ、本発明の「第2読出しゲート電極」および「第1読出しゲート電極」の一例である。また、読出しゲート電極16が画素7の行方向の出力を制御するとともに、読出しゲート電極17が列方向の出力を制御するように構成してもよい。   As shown in FIG. 4, the pixel 7 includes a photodiode 8, transfer gate electrodes 12 to 15 provided so as to be adjacent to the photodiode 8, read gate electrodes 16 and 17, and a gate to the read gate electrode 17. Are connected to each other, and a selection transistor 18 connected to one of the source / drain of the FD amplifier 11. Here, in the first embodiment, the transfer gate electrode 12 is included in the exposure time changing unit 9 and is configured to have a function of controlling the exposure time of the pixel 7. The transfer gate electrode 12 is an example of the “second transfer gate electrode” in the present invention. Further, the charge increasing operation is performed under the transfer gate electrodes 13 to 15. Here, in the first embodiment, the read gate electrode 16 controls the output in the column direction of the pixels 7 arranged in a matrix, and the read gate electrode 17 controls the output in the row direction. ing. The read gate electrodes 16 and 17 are examples of the “second read gate electrode” and the “first read gate electrode” in the present invention, respectively. Further, the read gate electrode 16 may control the output in the row direction of the pixel 7 and the read gate electrode 17 may control the output in the column direction.

図5は、本発明の第1実施形態による撮像装置の動作の制御フローを示したフローチャートである。図6は、本発明の第1実施形態による撮像装置の画素の選択の制御フローを示したフローチャートである。図7は、画素に入射する光の明るさ(輝度)と、電荷の増加動作後の輝度値および露光時間制御後の輝度値との関係を示す図である。図5〜図7を参照して、本発明の第1実施形態による撮像装置の動作について説明する。なお、この撮像装置の動作では、電荷の増加動作の回数は、直前のフレームの画像情報に基づいて制御されており、画素7ごとによって異なっている。ここでは、直前のフレームの画像情報に基づいて、増加動作の回数が画素7ごとによって、0回、100回および1000回に設定されている場合について説明する。また、例として、フレームの画素数が5×5の25画素で構成されている場合について説明する。   FIG. 5 is a flowchart showing a control flow of the operation of the imaging apparatus according to the first embodiment of the present invention. FIG. 6 is a flowchart showing a control flow of pixel selection of the imaging apparatus according to the first embodiment of the present invention. FIG. 7 is a diagram illustrating the relationship between the brightness (luminance) of light incident on a pixel, the luminance value after the charge increasing operation, and the luminance value after exposure time control. With reference to FIGS. 5 to 7, the operation of the imaging apparatus according to the first embodiment of the present invention will be described. In the operation of the imaging apparatus, the number of times of the charge increasing operation is controlled based on the image information of the immediately preceding frame, and is different for each pixel 7. Here, a case will be described in which the number of increase operations is set to 0, 100, and 1000 for each pixel 7 based on the image information of the immediately preceding frame. Further, as an example, a case where the number of pixels of the frame is composed of 25 pixels of 5 × 5 will be described.

まず、図5に示すように、ステップS1において、画素7が短時間露光される。この短時間の露光は、図7に示すように、画素7に入射する光の輝度が、通常の露光時間では画素7が飽和してしまうような高輝度の場合に、画素7が飽和してしまうのを抑制するために行うものである。次に、ステップS2において、短時間露光を終了する。これにより、フォトダイオード8には、電荷が蓄積される。次に、ステップS3において、フォトダイオード8に蓄積された電荷は、転送ゲート電極12〜14下を介して、転送ゲート電極15下に蓄積される。   First, as shown in FIG. 5, in step S1, the pixel 7 is exposed for a short time. As shown in FIG. 7, this short-time exposure causes the pixel 7 to be saturated when the luminance of light incident on the pixel 7 is so high that the pixel 7 is saturated during the normal exposure time. This is done to prevent this from happening. Next, in step S2, short-time exposure is terminated. As a result, charges are accumulated in the photodiode 8. Next, in step S3, the electric charge accumulated in the photodiode 8 is accumulated under the transfer gate electrode 15 via the transfer gate electrodes 12-14.

次に、ステップS4において、所定の画素7(輝度が高く飽和してしまう画素7)が選択され、転送ゲート電極15下に蓄積された電荷は、FDアンプ11に転送される。具体的には、図6に示すように、ステップS41において、まず、0行目の画素7が選択され、ステップS42において、読出しゲート電極17がオン状態にされる。次に、ステップS43において、0列目〜4列目の画素7が順次選択される。次に、ステップS44において、画素7が飽和するような輝度が高い画素7では、読出しゲート電極16がオン状態にされるとともに、画素7に蓄積された電荷がFDアンプ11に転送される。次に、ステップS45において、読出しゲート電極17をオフ状態にする。同様に、ステップS41の行選択の動作を1行目から4行目まで順次行うことにより、画素7が飽和するような輝度が高い画素7に蓄積された電荷がFDアンプ11に転送される。   Next, in step S <b> 4, a predetermined pixel 7 (pixel 7 whose luminance is high and saturated) is selected, and the charge accumulated under the transfer gate electrode 15 is transferred to the FD amplifier 11. Specifically, as shown in FIG. 6, in step S41, the pixel 7 in the 0th row is first selected, and in step S42, the read gate electrode 17 is turned on. Next, in step S43, the pixels 7 in the 0th column to the 4th column are sequentially selected. Next, in step S <b> 44, in the pixel 7 having high luminance such that the pixel 7 is saturated, the readout gate electrode 16 is turned on, and the charge accumulated in the pixel 7 is transferred to the FD amplifier 11. Next, in step S45, the read gate electrode 17 is turned off. Similarly, by sequentially performing the row selection operation in step S41 from the first row to the fourth row, the electric charge accumulated in the pixel 7 having high luminance that saturates the pixel 7 is transferred to the FD amplifier 11.

次に、図5に示すように、ステップS5において、選択トランジスタ18(図4参照)をオン状態にすることにより、画素7が飽和するような輝度が高い画素7のFDアンプ11から信号が出力される。   Next, as shown in FIG. 5, in step S5, the selection transistor 18 (see FIG. 4) is turned on, so that a signal is output from the FD amplifier 11 of the pixel 7 having high luminance so that the pixel 7 is saturated. Is done.

次に、ステップS6において、画素7の追加の露光が行われる。これにより、画素7は、通常の露光時間分露光されたことになる。次に、ステップS7において、フォトダイオード8に蓄積された電荷は、転送ゲート電極12〜14下を介して、転送ゲート電極15下に蓄積される。ここで、ステップS3において転送された電荷と、ステップS7において転送された電荷とが加算される。   Next, in step S6, additional exposure of the pixel 7 is performed. Thereby, the pixel 7 is exposed for the normal exposure time. Next, in step S7, the electric charge accumulated in the photodiode 8 is accumulated under the transfer gate electrode 15 via the transfer gate electrodes 12-14. Here, the charge transferred in step S3 and the charge transferred in step S7 are added.

次に、ステップS8において、ステップS4と同様に、所定の画素7(輝度が高い画素7)が選択され、転送ゲート電極15下に蓄積された電荷は、FDアンプ11に転送される。この後、ステップS9において、選択トランジスタ18(図4参照)をオン状態にすることにより、輝度が高い画素7のFDアンプ11から信号が出力される。   Next, in step S8, as in step S4, a predetermined pixel 7 (pixel 7 having high luminance) is selected, and the charge accumulated under the transfer gate electrode 15 is transferred to the FD amplifier 11. Thereafter, in step S9, the selection transistor 18 (see FIG. 4) is turned on to output a signal from the FD amplifier 11 of the pixel 7 having high luminance.

次に、ステップS10において、転送ゲート電極13〜15下の間で、電荷の増加動作が行われる。具体的には、転送ゲート電極15下に形成される一時蓄積井戸に蓄積された電荷が転送ゲート電極14下に形成される電荷転送障壁を乗り越えて転送ゲート電極13下に形成される電荷集積井戸に移動する際に、転送ゲート電極13下と転送ゲート電極14下との界面に形成される高電界領域において、衝突電離により電荷が増加される。ここで、第1実施形態では、転送ゲート電極13に高電圧を印加することにより、高電界領域が形成されるように構成されている。なお、転送ゲート電極13下と転送ゲート電極14下との界面に形成される高電界領域は、本発明の「増加部」の一例である。また、転送ゲート電極13は、本発明の「第1転送ゲート電極」の一例である。また、電荷を一時蓄積井戸と電荷集積井戸との間を繰り返し移動させることによって、さらなる電荷の増加動作が行われる。ここでは、電荷の増加動作は、100回行われる。なお、この電荷の増加動作は、撮像素子2(図2参照)の全ての画素7について行われるが、画素7が飽和するような輝度が高い画素7や、画素7が飽和するほどではないが輝度が高い画素7についてはステップS5およびステップS9において信号が出力されているために、これらの輝度が高い画素7において電荷の増加の動作が行われても画像に影響を及ぼさない。   Next, in step S10, a charge increasing operation is performed between the transfer gate electrodes 13-15. More specifically, the charge accumulation well formed under the transfer gate electrode 13 through the charge accumulated in the temporary accumulation well formed under the transfer gate electrode 15 over the charge transfer barrier formed under the transfer gate electrode 14. In the high electric field region formed at the interface between the transfer gate electrode 13 and the transfer gate electrode 14, the charge is increased by impact ionization. Here, the first embodiment is configured such that a high electric field region is formed by applying a high voltage to the transfer gate electrode 13. The high electric field region formed at the interface between the transfer gate electrode 13 and the transfer gate electrode 14 is an example of the “increasing portion” in the present invention. The transfer gate electrode 13 is an example of the “first transfer gate electrode” in the present invention. Further, by further moving the charge between the temporary accumulation well and the charge accumulation well, a further charge increasing operation is performed. Here, the charge increasing operation is performed 100 times. This charge increasing operation is performed for all the pixels 7 of the image sensor 2 (see FIG. 2), but the luminance is high enough to saturate the pixel 7 or not so much that the pixel 7 is saturated. Since signals are output in steps S5 and S9 for the pixels 7 with high luminance, even if an operation for increasing the charge is performed in the pixels 7 with high luminance, the image is not affected.

次に、ステップS11において、ステップS8と同様に、撮像素子2の所定の領域の画素7(輝度が中程度の画素7)の電荷がFDアンプ11に転送される。この後、ステップS12において、輝度が中程度の画素7の信号が出力される。   Next, in step S <b> 11, as in step S <b> 8, the charges of the pixels 7 (pixels 7 having a medium luminance) in a predetermined region of the image sensor 2 are transferred to the FD amplifier 11. Thereafter, in step S12, a signal of the pixel 7 having a medium luminance is output.

次に、ステップS13において、ステップS10と同様に、転送ゲート電極13〜15下の間で、電荷の増加動作が行われる。ここでは、電荷の増加動作は、900回行われる。これにより、ステップS10の電荷の増加動作と合わせて、合計1000回の増加動作が行われたことになる。なお、この電荷の増加動作は、ステップS10と同様に、撮像素子2の全ての画素7について行われる。   Next, in step S13, as in step S10, a charge increasing operation is performed between the transfer gate electrodes 13-15. Here, the charge increasing operation is performed 900 times. As a result, the increase operation is performed 1000 times in total, together with the charge increase operation in step S10. The charge increasing operation is performed for all the pixels 7 of the image sensor 2 as in step S10.

次に、ステップS14において、ステップS4、S8およびS11と同様に、撮像素子2の所定の領域の画素7(輝度が低い画素7)の電荷がFDアンプ11に転送される。この後、ステップS15において、輝度が低い画素7の信号が出力される。   Next, in step S <b> 14, as in steps S <b> 4, S <b> 8, and S <b> 11, the charge of the pixel 7 (pixel 7 with low luminance) in a predetermined region of the image sensor 2 is transferred to the FD amplifier 11. Thereafter, in step S15, a signal of the pixel 7 having a low luminance is output.

次に、図7を参照して、画像のデジタル合成について説明する。   Next, digital composition of images will be described with reference to FIG.

図7に示すように、画素7に入射する光が画素7が飽和するくらい明るい場合、画素7の露光時間を通常の露光時間よりも短くするように制御される。また、画素7に入射する光が画素7が飽和するほどではないが明るい(高輝度)場合、電荷の増加動作は行われない(増加動作0回)。この場合、画素7に入射する光の輝度が画素7の出力の輝度値となる。また、画素7に入射する光が中程度(中輝度)の場合、100回の電荷の増加動作が行われ、増加動作された電荷の輝度が画素7の出力の輝度値となる。また、画素7に入射する光が暗い(低輝度)場合、1000回の電荷の増加動作が行われ、増加された電荷の輝度が画素7の出力の輝度値となる。全ての画素7から出力された輝度値と増加動作の回数を参照して、画像がデジタル合成される。このように、第1実施形態では、画素7に入射する光が高輝度以上の場合には、画素7の露光時間を制御することにより感度が調節され、画素7に入射する光が中輝度以下の場合には、電荷の増加回数を制御することにより感度が調節されるように、露光時間制御と電荷の増加回数制御とが切り替えられる。   As shown in FIG. 7, when the light incident on the pixel 7 is so bright that the pixel 7 is saturated, the exposure time of the pixel 7 is controlled to be shorter than the normal exposure time. In addition, when the light incident on the pixel 7 is not so light that the pixel 7 is saturated but bright (high luminance), the charge increasing operation is not performed (0 increasing operation). In this case, the luminance of the light incident on the pixel 7 becomes the luminance value of the pixel 7 output. When the light incident on the pixel 7 is medium (medium luminance), the charge increasing operation is performed 100 times, and the luminance of the increased charge becomes the luminance value of the output of the pixel 7. When the light incident on the pixel 7 is dark (low luminance), the charge increasing operation is performed 1000 times, and the luminance of the increased charge becomes the luminance value of the output of the pixel 7. The image is digitally synthesized with reference to the luminance values output from all the pixels 7 and the number of increase operations. As described above, in the first embodiment, when the light incident on the pixel 7 has a high luminance or higher, the sensitivity is adjusted by controlling the exposure time of the pixel 7, and the light incident on the pixel 7 has a medium luminance or lower. In this case, the exposure time control and the charge increase frequency control are switched so that the sensitivity is adjusted by controlling the charge increase frequency.

図8は、本発明の第1実施形態による撮像装置の感度の制御フローを示したフローチャートである。図8を参照して、本発明の第1実施形態による感度の制御の動作について説明する。なお、ここでは、撮像素子2に含まれる複数の画素7において、画素7ごとに独立して、感度の制御が行われている場合について説明する。   FIG. 8 is a flowchart showing a control flow of sensitivity of the imaging apparatus according to the first embodiment of the present invention. The sensitivity control operation according to the first embodiment of the present invention will be described with reference to FIG. Here, a case where sensitivity control is performed independently for each pixel 7 in the plurality of pixels 7 included in the imaging device 2 will be described.

図8に示すように、ステップS51において、直前のフレームの所定の画素7が、露光時間制御であったか、または、電荷の増加回数制御であったかの情報が取得される。また、露光時間(Ti−1)、増加回数(Ni−1)および輝度値(Bi−1)の情報が取得される。次に、ステップS52において、直前のフレームが、増加回数制御であった場合は、ステップS53に進む。ここで、直前のフレームの所定の画素7の輝度値(Bi−1)が、画素7の飽和値レベルよりも高いか、低いかが判断される。なお、飽和値レベルとは、画素7に入射する光の明るさと輝度値との関係において、線形特性が得られる最大のレベルを意味する。なお、判断のレベルとして、飽和値レベル以外の輝度値を用いてもよい。直前のフレームの所定の画素7の輝度値(Bi−1)が、画素7の飽和値レベルよりも高い場合には、ステップS54に進み、直前のフレームの所定の画素7の増加動作の回数(Ni−1)が0回であるかどうかが判断される。増加回数(Ni−1)が0回の場合は、ステップS55に進み、電荷の増加回数制御から露光時間制御に切り替えられる。また、増加動作の回数(Ni−1)が0回でない場合は、ステップS56に進み、現在のフレームの所定の画素7の増加動作の回数(N)は、増加動作の回数(Ni−1)からある回数(β)だけ減算された値に設定される。 As shown in FIG. 8, in step S <b> 51, information is acquired as to whether the predetermined pixel 7 in the immediately preceding frame is exposure time control or charge increase frequency control. In addition, information on the exposure time (T i-1 ), the number of increases (N i-1 ), and the luminance value (B i-1 ) is acquired. Next, in step S52, if the immediately preceding frame is the increase count control, the process proceeds to step S53. Here, it is determined whether the luminance value (B i−1 ) of the predetermined pixel 7 in the immediately preceding frame is higher or lower than the saturation value level of the pixel 7. Note that the saturation level means the maximum level at which linear characteristics can be obtained in the relationship between the brightness of the light incident on the pixel 7 and the luminance value. Note that a luminance value other than the saturation value level may be used as the determination level. When the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher than the saturation value level of the pixel 7, the process proceeds to step S54, and the number of increase operations of the predetermined pixel 7 in the immediately preceding frame It is determined whether (N i-1 ) is zero. When the increase number (N i-1 ) is 0, the process proceeds to step S55, and the charge increase number control is switched to the exposure time control. Also, if the number of increase operation (N i-1) is not zero, the process proceeds to step S56, the number of increased operation of a given pixel 7 of the current frame (N i) is the number of increased operation (N i −1 ) is set to a value obtained by subtracting a certain number of times (β).

また、ステップS53において、直前のフレームの輝度値(Bi−1)が画素7の飽和値レベルよりも低い場合、ステップS57に進む。ここで、直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の最低輝度値レベルよりも高いか低いかが判断される。なお、最低輝度値レベルとは、画素7に入射する光の明るさと輝度値との関係において、撮像装置の所定の精度が得られる最低のレベルを意味する。なお、判断のレベルとして、最低輝度値レベル以外の輝度値を用いてもよい。直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の最低輝度値レベルよりも低い場合、ステップS58に進むとともに、現在のフレームの所定の画素7の増加動作の回数(N)は、直前のフレームの所定の画素7の増加動作の回数(Ni−1)にある回数(β)だけ加算された値に設定される。また、直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の最低輝度値レベルよりも高い場合、ステップS59に進むとともに、現在のフレームの所定の画素7の増加動作の回数(N)は、直前のフレームの所定の画素7の増加動作の回数(Ni−1)と同じ回数に設定される。 If the luminance value (B i−1 ) of the immediately preceding frame is lower than the saturation value level of the pixel 7 in step S53, the process proceeds to step S57. Here, it is determined whether the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher or lower than the lowest luminance value level of the pixel 7. The lowest luminance value level means the lowest level at which a predetermined accuracy of the imaging device can be obtained in the relationship between the brightness of light incident on the pixel 7 and the luminance value. Note that a luminance value other than the lowest luminance value level may be used as the determination level. When the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is lower than the lowest luminance value level of the pixel 7, the process proceeds to step S58 and the number of times of increase operation of the predetermined pixel 7 in the current frame ( N i ) is set to a value obtained by adding a certain number of times (β) to the number of increase operations (N i−1 ) of the predetermined pixel 7 in the immediately preceding frame. When the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher than the lowest luminance value level of the pixel 7, the process proceeds to step S59 and the increase operation of the predetermined pixel 7 in the current frame is performed. The number of times (N i ) is set to the same number as the number of times (N i−1 ) of increasing operations of the predetermined pixel 7 in the immediately preceding frame.

また、ステップS52において、直前のフレームが露光時間制御である場合、ステップS60に進む。ここで、直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の飽和値レベルよりも高いか低いかが判断される。直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の飽和値レベルよりも高い場合、ステップS61に進むとともに、現在のフレームの所定の画素7の露光時間(T)は、直前のフレームの所定の画素7の露光時間(Ti−1)から、ある時間(α)だけ減算された値に設定される。また、直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の飽和値レベルよりも低い場合、ステップS62に進む。ここで、直前のフレームの所定の画素7の輝度値(Bi−1)が、画素7の最低輝度値レベルよりも高いか低いかが判断される。直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の最低輝度値レベルよりも低い場合、ステップS63に進むとともに、直前のフレームの所定の画素7の露光時間(Ti−1)があらかじめ設定されている最長露光時間と等しいかどうかが判断される。ここで、露光時間(Ti−1)が最長露光時間と等しい場合、ステップS64に進むとともに、露光時間制御から電荷の増加回数制御に切り替えられる。また、露光時間(Ti−1)が最長露光時間と等しくない場合、ステップS65に進むとともに、現在のフレームの所定の画素7の露光時間(T)は、直前のフレームの所定の画素7の露光時間(Ti−1)にある時間(α)だけ加算された値に設定される。 In step S52, if the immediately preceding frame is exposure time control, the process proceeds to step S60. Here, it is determined whether the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher or lower than the saturation value level of the pixel 7. When the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher than the saturation value level of the pixel 7, the process proceeds to step S61 and the exposure time (T i ) of the predetermined pixel 7 in the current frame. Is set to a value obtained by subtracting a certain time (α) from the exposure time (T i-1 ) of the predetermined pixel 7 in the immediately preceding frame. If the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is lower than the saturation value level of the pixel 7, the process proceeds to step S62. Here, it is determined whether the luminance value (B i−1 ) of the predetermined pixel 7 in the immediately preceding frame is higher or lower than the lowest luminance value level of the pixel 7. When the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is lower than the lowest luminance value level of the pixel 7, the process proceeds to step S63 and the exposure time (T i) of the predetermined pixel 7 in the immediately preceding frame. It is determined whether −1 ) is equal to the preset longest exposure time. If the exposure time (T i-1 ) is equal to the longest exposure time, the process proceeds to step S64, and the exposure time control is switched to the charge increase frequency control. If the exposure time (T i-1 ) is not equal to the longest exposure time, the process proceeds to step S65, and the exposure time (T i ) of the predetermined pixel 7 of the current frame is the predetermined pixel 7 of the previous frame. Is set to a value obtained by adding only a certain time (α) in the exposure time (T i-1 ).

また、ステップS62において、直前のフレームの所定の画素7の輝度値(Bi−1)が画素7の最低輝度値レベルよりも高い場合、ステップS66に進むとともに、現在のフレームの所定の画素7の露光時間(T)は、直前のフレームの所定の画素7の露光時間(Ti−1)と等しくなるように設定される。 In step S62, if the luminance value (B i-1 ) of the predetermined pixel 7 in the immediately preceding frame is higher than the minimum luminance value level of the pixel 7, the process proceeds to step S66 and the predetermined pixel 7 of the current frame. the exposure time (T i) is such that: is set to be equal to the exposure time of a given pixel 7 of the immediately preceding frame (T i-1).

なお、電荷の増加回数の制御は、撮像素子2の領域ごとに行ってもよいし、フレーム単位で行ってもよい。また、電荷の増加回数の制御は、全ての画素7について並列処理を行ってもよいし、画素7ごとに逐次処理してもよい。   Note that the control of the number of times the charge is increased may be performed for each area of the image sensor 2 or may be performed in units of frames. In addition, the control of the increase in the number of charges may be performed in parallel for all the pixels 7 or sequentially for each pixel 7.

第1実施形態では、上記のように、画素7に入射する光の輝度に応じて、画素単位で、画素7に蓄積される電荷の増加動作の回数の制御と画素7の露光時間の制御とを切り替えることにより装置の感度を変化させることによって、1フレームの画像の中で、画素7が飽和してしまうような輝度が高い場合は、露光時間を短くすることにより画素7が飽和してしまうのを抑制するとともに、輝度が低い場合は、増加部10によって電荷の増加動作を行うことができるので、撮像装置のダイナミックレンジが狭くなるのを抑制することができる。   In the first embodiment, as described above, in accordance with the luminance of light incident on the pixel 7, the number of operations for increasing the charge accumulated in the pixel 7 and the exposure time of the pixel 7 are controlled in units of pixels. By changing the sensitivity of the apparatus by switching between the two, if the luminance is high such that the pixel 7 is saturated in an image of one frame, the pixel 7 is saturated by shortening the exposure time. In addition, when the luminance is low, an increase operation of the charge can be performed by the increase unit 10, so that the dynamic range of the imaging device can be suppressed from being narrowed.

また、第1実施形態では、上記のように、画素7に入射する光の輝度が所定の値よりも低いときには、増加部10による電荷の増加動作の回数の制御により感度を調節するとともに、画素7に入射する光の輝度が所定の値よりも高いときには、露光時間変更部9による画素7の露光時間の制御により感度を調節することによって、容易に、輝度が低い場合は、増加動作の回数の制御によって最適な画像を得ることができるとともに、画素7が飽和してしまうような輝度が高い場合も、露光時間の制御によって最適な画像を得ることができる。   In the first embodiment, as described above, when the luminance of the light incident on the pixel 7 is lower than a predetermined value, the sensitivity is adjusted by controlling the number of times that the increase unit 10 increases the charge, and the pixel When the brightness of the light incident on 7 is higher than a predetermined value, the sensitivity is easily adjusted by controlling the exposure time of the pixel 7 by the exposure time changing unit 9. An optimal image can be obtained by controlling the exposure time, and an optimal image can be obtained by controlling the exposure time even when the luminance is high such that the pixel 7 is saturated.

また、第1実施形態では、上記のように、画素7が、電荷を転送するとともに、電荷を増加するための電圧を印加する転送ゲート電極13を含むことによって、容易に、電荷を転送しながら、電荷を増加することができる。   In the first embodiment, as described above, the pixel 7 includes the transfer gate electrode 13 that transfers a charge and applies a voltage for increasing the charge, thereby easily transferring the charge. , Can increase the charge.

また、第1実施形態では、上記のように、画素7は、フォトダイオード8に隣接するように形成され、電荷を転送する機能を有するとともに、露光時間変更部9に含まれる転送ゲート電極12を含み、転送ゲート電極12によって画素7の露光時間を制御するように構成することによって、転送ゲート電極12をオン/オフのタイミングを制御することにより、容易に、画素7の露光時間を制御することができる。   In the first embodiment, as described above, the pixel 7 is formed so as to be adjacent to the photodiode 8, has a function of transferring charges, and includes the transfer gate electrode 12 included in the exposure time changing unit 9. In addition, the exposure time of the pixel 7 can be easily controlled by controlling the on / off timing of the transfer gate electrode 12 by controlling the exposure time of the pixel 7 by the transfer gate electrode 12. Can do.

(第2実施形態)
図9は、本発明の第2実施形態による撮像装置の画素の増加部の制御のブロック図である。図9を参照して、この第2実施形態では、上記第1実施形態と異なり、フレーム単位で電荷の増加動作の回数を制御する撮像装置の構成について説明する。
(Second Embodiment)
FIG. 9 is a block diagram of the control of the pixel increase unit of the imaging apparatus according to the second embodiment of the present invention. With reference to FIG. 9, in the second embodiment, unlike the first embodiment, a configuration of an imaging device that controls the number of charge increasing operations in units of frames will be described.

この第2実施形態による撮像装置の画素7aには、図9に示すように、フォトダイオード8、画素7aの露光時間を制御する露光時間変更部9、電荷の増加部10およびFDアンプ11が含まれている。また、デジタル処理回路部5には、信号処理回路5aと露光時間・増加回数切替制御回路5bとが含まれており、信号処理回路5aと露光時間・増加回数切替制御回路5bとによって撮像素子2に含まれる全ての画素7aの露光時間変更部9と増加部10とが同じ制御を受けるように構成されている。なお、図9にはマトリクス状に配置される複数の画素7aのうち、2つの画素7aのみを記している。   As shown in FIG. 9, the pixel 7 a of the imaging device according to the second embodiment includes a photodiode 8, an exposure time changing unit 9 that controls the exposure time of the pixel 7 a, a charge increasing unit 10, and an FD amplifier 11. It is. Further, the digital processing circuit unit 5 includes a signal processing circuit 5a and an exposure time / increase count switching control circuit 5b. The image sensor 2 includes the signal processing circuit 5a and the exposure time / increase count switching control circuit 5b. The exposure time changing unit 9 and the increasing unit 10 of all the pixels 7a included in the configuration are configured to receive the same control. FIG. 9 shows only two pixels 7a among the plurality of pixels 7a arranged in a matrix.

なお、第2実施形態のその他の構成は、上記第1実施形態と同様である。   In addition, the other structure of 2nd Embodiment is the same as that of the said 1st Embodiment.

図10は、本発明の第2実施形態による撮像装置の制御フローを示したフローチャートである。図10を参照して、本発明の第2実施形態による撮像装置の動作について説明する。   FIG. 10 is a flowchart showing a control flow of the imaging apparatus according to the second embodiment of the present invention. With reference to FIG. 10, the operation of the imaging apparatus according to the second embodiment of the present invention will be described.

図10に示すように、ステップS71において、切替制御アルゴリズム(図8参照)が行われる。ここで、直前のフレームの画像情報に基づいてフレーム単位で切替制御アルゴリズムが行われる。次に、ステップS72において、ステップS71において決定された露光時間に基づいてフォトダイオード8(図9参照)が露光される。次に、ステップS73において、ステップS71において決定された増加回数に基づいて、電荷の増加動作が行われる。その後、ステップS74において、FDアンプ11(図9参照)に電荷が転送される。   As shown in FIG. 10, in step S71, a switching control algorithm (see FIG. 8) is performed. Here, the switching control algorithm is performed in units of frames based on the image information of the immediately preceding frame. Next, in step S72, the photodiode 8 (see FIG. 9) is exposed based on the exposure time determined in step S71. Next, in step S73, a charge increasing operation is performed based on the number of increases determined in step S71. Thereafter, in step S74, charges are transferred to the FD amplifier 11 (see FIG. 9).

第2実施形態では、上記のように、画素7aに入射する光の輝度に応じて、フレーム単位で、画素7aに蓄積される電荷の増加動作の回数の制御と画素7aの露光時間の制御とを切り替えることにより装置の感度を変化させることによって、画素7aが飽和してしまうような輝度が高い場合は、露光時間を短くすることにより画素7aが飽和してしまうのを抑制するとともに、輝度が低い場合は、増加部10aによって電荷の増加動作を行うことができるので、撮像装置のダイナミックレンジが狭くなるのを抑制することができる。   In the second embodiment, as described above, according to the luminance of the light incident on the pixel 7a, the number of operations for increasing the charge accumulated in the pixel 7a and the exposure time of the pixel 7a are controlled in units of frames. If the brightness of the pixel 7a is saturated by changing the sensitivity of the apparatus by switching the pixel, the pixel 7a is suppressed from being saturated by shortening the exposure time, and the brightness is reduced. If it is low, an increase operation of the charge can be performed by the increase unit 10a, so that the dynamic range of the imaging device can be suppressed from being narrowed.

(第3実施形態)
図11は、本発明の第3実施形態による撮像装置の画素の増加部の制御のブロック図である。図11を参照して、この第3実施形態では、上記第2実施形態と異なり、CCD型の撮像装置の構成について説明する。
(Third embodiment)
FIG. 11 is a block diagram of the control of the pixel increase unit of the imaging apparatus according to the third embodiment of the present invention. Referring to FIG. 11, in the third embodiment, unlike the second embodiment, the configuration of a CCD type imaging device will be described.

この第3実施形態によるCCD型の撮像装置は、図11に示すように、画素7bには、フォトダイオード8aと露光時間変更部9aとが含まれており、複数のフォトダイオード8aが画素7bの外部に設けられた増加部10aに接続されている。なお、フォトダイオード8aは、本発明の「蓄積部」の一例である。また、増加部10aは、アンプ19に接続されているとともに、アンプ19は、信号処理回路5aに接続されている。また、信号処理回路5a、露光時間変更部9aおよび増加部10aには、露光時間・増加回数切替制御回路5bが接続されている。なお、図11にはマトリクス状に配置される複数の画素7bのうち、2つの画素7bのみを記している。また、CCD型の撮像装置では、上記第2実施形態と同様に、直前のフレームの情報に基づいて、フレーム単位で画素7bの露光時間と電荷の増加動作の回数とが制御されるように構成されている。   In the CCD type image pickup apparatus according to the third embodiment, as shown in FIG. 11, the pixel 7b includes a photodiode 8a and an exposure time changing unit 9a, and a plurality of photodiodes 8a includes the pixel 7b. It is connected to the increase part 10a provided outside. The photodiode 8a is an example of the “storage unit” in the present invention. The increasing unit 10a is connected to the amplifier 19, and the amplifier 19 is connected to the signal processing circuit 5a. An exposure time / increase count switching control circuit 5b is connected to the signal processing circuit 5a, the exposure time changing unit 9a, and the increasing unit 10a. FIG. 11 shows only two pixels 7b among the plurality of pixels 7b arranged in a matrix. Further, in the CCD type imaging device, similarly to the second embodiment, the exposure time of the pixel 7b and the number of times of the charge increasing operation are controlled in units of frames based on the information of the immediately preceding frame. Has been.

なお、第3実施形態のその他の構成および動作は、上記第2実施形態と同様である。   Other configurations and operations of the third embodiment are the same as those of the second embodiment.

また、第3実施形態の効果は、上記第2実施形態と同様である。   The effects of the third embodiment are the same as those of the second embodiment.

(第4実施形態)
図12は、本発明の第4実施形態による撮像装置の制御フローを示したフローチャートである。図12を参照して、この第4実施形態では、上記第1実施形態と異なり、すべての画素7において、蓄積される電荷をFDアンプ11に転送させた後、すべての画素7の電荷を同時に読み出す撮像装置の構成について説明する。
(Fourth embodiment)
FIG. 12 is a flowchart showing a control flow of the imaging apparatus according to the fourth embodiment of the present invention. Referring to FIG. 12, in the fourth embodiment, unlike the first embodiment, after charges accumulated in all the pixels 7 are transferred to the FD amplifier 11, the charges in all the pixels 7 are simultaneously transferred. A configuration of the imaging device to be read will be described.

この第4実施形態による撮像装置の画素7の構成は、図4に示す上記第1実施形態と同様である。   The configuration of the pixel 7 of the imaging device according to the fourth embodiment is the same as that of the first embodiment shown in FIG.

次に、図12を参照して、本発明の第4実施形態による撮像装置の動作について説明する。   Next, with reference to FIG. 12, an operation of the imaging apparatus according to the fourth embodiment of the present invention will be described.

まず、図4に示すように、ステップS81において、画素7が短時間露光される。この短時間の露光は、上記第1実施形態と同様に、画素7に入射する光の輝度が、通常の露光時間では画素7が飽和してしまうような高輝度の場合に、画素7が飽和してしまうのを抑制するために行うものである。次に、ステップS82において、短時間露光を終了する。これにより、フォトダイオード8には、電荷が蓄積される。次に、ステップS83において、フォトダイオード8に蓄積された電荷は、転送ゲート電極12〜14下を介して、転送ゲート電極15下に蓄積される。   First, as shown in FIG. 4, in step S81, the pixel 7 is exposed for a short time. Similar to the first embodiment, this short-time exposure causes the pixel 7 to be saturated when the luminance of the light incident on the pixel 7 is so high that the pixel 7 is saturated during the normal exposure time. This is to suppress this. Next, in step S82, the short-time exposure is terminated. As a result, charges are accumulated in the photodiode 8. Next, in step S83, the charge accumulated in the photodiode 8 is accumulated under the transfer gate electrode 15 via the transfer gate electrodes 12-14.

次に、ステップS84において、所定の画素7(輝度が高く飽和してしまう画素7)が選択され、転送ゲート電極15下に蓄積された電荷は、FDアンプ11に転送される。具体的には、図6に示す上記第1実施形態と同様である。   Next, in step S <b> 84, a predetermined pixel 7 (pixel 7 whose luminance is high and saturated) is selected, and the charge accumulated under the transfer gate electrode 15 is transferred to the FD amplifier 11. Specifically, this is the same as the first embodiment shown in FIG.

次に、ステップS85において、画素7の追加の露光が行われる。これにより、画素7は、通常の露光時間分露光されたことになる。次に、ステップS86において、フォトダイオード8に蓄積された電荷は、転送ゲート電極12〜14下を介して、転送ゲート電極15下に蓄積される。ここで、ステップS83において転送された電荷と、ステップS86において転送された電荷とが加算される。   Next, in step S85, additional exposure of the pixel 7 is performed. Thereby, the pixel 7 is exposed for the normal exposure time. Next, in step S86, the electric charge accumulated in the photodiode 8 is accumulated under the transfer gate electrode 15 via the transfer gate electrodes 12-14. Here, the charge transferred in step S83 and the charge transferred in step S86 are added.

次に、ステップS87において、ステップS84と同様に、所定の画素7(輝度が高い画素7)が選択され、転送ゲート電極15下に蓄積された電荷は、FDアンプ11に転送される。   Next, in step S87, as in step S84, a predetermined pixel 7 (pixel 7 having high luminance) is selected, and the charge accumulated under the transfer gate electrode 15 is transferred to the FD amplifier 11.

次に、ステップS88において、転送ゲート電極13〜15下の間で、電荷の増加動作が行われる。具体的な動作は、上記第1実施形態と同様である。ここでは、電荷の増加動作は、100回行われる。なお、この電荷の増加動作は、撮像素子2の全ての画素7について行われるが、輝度が高い画素7についてはステップS84およびS87において信号がFDアンプ11に転送されているために、輝度が高い画素7において電荷の増加動作が行われても画像に影響を及ぼさない。   Next, in step S88, a charge increasing operation is performed between the transfer gate electrodes 13-15. The specific operation is the same as that in the first embodiment. Here, the charge increasing operation is performed 100 times. This charge increasing operation is performed for all the pixels 7 of the image sensor 2. However, for the pixels 7 with high luminance, the signal is transferred to the FD amplifier 11 in steps S84 and S87, so that the luminance is high. Even if the charge increasing operation is performed in the pixel 7, the image is not affected.

次に、ステップS89において、ステップS87と同様に、撮像素子2の所定の領域の画素7(輝度が中程度の画素7)の電荷がFDアンプ11に転送される。   Next, in step S89, as in step S87, the charges of the pixels 7 (pixels 7 having a medium luminance) in the predetermined area of the image sensor 2 are transferred to the FD amplifier 11.

次に、ステップS90において、ステップS88と同様に、転送ゲート電極13〜15の間で、電荷の増加動作が行われる。ここでは、電荷の増加動作は、900回行われる。これにより、ステップS88の電荷の増加動作と合わせて、合計1000回の増加動作が行われたことになる。なお、この電荷の増加動作は、ステップS88と同様に、撮像素子2の全ての画素7について行われる。この後、ステップS91において、ステップS84、S87およびS89と同様に、FDアンプ11に電荷が転送される。   Next, in step S90, the charge increasing operation is performed between the transfer gate electrodes 13 to 15 as in step S88. Here, the charge increasing operation is performed 900 times. As a result, the increase operation is performed 1000 times in total, together with the charge increase operation in step S88. This charge increasing operation is performed for all the pixels 7 of the image sensor 2 as in step S88. Thereafter, in step S91, charges are transferred to the FD amplifier 11 as in steps S84, S87, and S89.

次に、ステップS92において、すべての画素7のFDアンプ11に蓄積される電荷の信号が、同時に出力される。これにより、画素7が飽和するような輝度、高輝度、中輝度および低輝度の画素7ごとに出力する場合と異なり、信号の出力を1回の動作で行うことが可能となるので、撮像素子2の出力の動作を高速に行うことが可能となる。   Next, in step S92, signals of charges accumulated in the FD amplifiers 11 of all the pixels 7 are output simultaneously. This makes it possible to output a signal in one operation, unlike the case where the pixel 7 is saturated, high luminance, medium luminance, and low luminance. 2 can be performed at high speed.

なお、第4実施形態のその他の構成は、上記第1実施形態と同様である。   In addition, the other structure of 4th Embodiment is the same as that of the said 1st Embodiment.

また、第4実施形態の効果は、上記第1実施形態と同様である。   The effect of the fourth embodiment is the same as that of the first embodiment.

(第5実施形態)
図13は、本発明の第5実施形態による撮像装置の画素の制御を示すブロック図である。図14は、本発明の第5実施形態による撮像装置の画素の構成を示す回路図である。図13および図14を参照して、この第5実施形態では、上記第1実施形態と異なり、増加動作と露光時間の制御とが画素7c内で行われる撮像装置の構成について説明する。
(Fifth embodiment)
FIG. 13 is a block diagram illustrating pixel control of the imaging apparatus according to the fifth embodiment of the present invention. FIG. 14 is a circuit diagram showing a configuration of a pixel of the imaging apparatus according to the fifth embodiment of the present invention. With reference to FIGS. 13 and 14, in the fifth embodiment, unlike the first embodiment, a configuration of an imaging device in which an increase operation and exposure time control are performed in the pixel 7 c will be described.

この第5実施形態による画素7cには、図13に示すように、フォトダイオード8と、露光時間変更部9と、電荷の増加部10と、FDアンプ11と、非破壊アンプ(フローティングゲートアンプ:FGアンプ)20と、画素内制御回路21とが含まれている。フォトダイオード8は、露光時間変更部9に接続されているとともに、露光時間変更部9は、増加部10に接続されている、また、増加部10は、FDアンプ11に接続されている。また、非破壊アンプ20は、増加部10とFDアンプ11とに接続されている。なお、FDアンプ11では、信号が検出された後、信号電荷がリセットされてしまい信号電荷を再利用することはできないが、非破壊アンプ20では、信号電荷を保持したまま信号の検出をすることが可能である。また、画素内制御回路21は、増加部10と非破壊アンプ20とに接続されている。また、画素7cの外には、信号処理回路5aが設けられており、信号処理回路5aは、FDアンプ11と画素内制御回路21とに接続されている。ここで、第5実施形態では、画素内制御回路21によって、各画素7cの電荷の増加動作の回数と露光時間とが制御されるように構成されている。   In the pixel 7c according to the fifth embodiment, as shown in FIG. 13, a photodiode 8, an exposure time changing unit 9, a charge increasing unit 10, an FD amplifier 11, a non-destructive amplifier (floating gate amplifier: FG amplifier) 20 and an in-pixel control circuit 21 are included. The photodiode 8 is connected to the exposure time changing unit 9, the exposure time changing unit 9 is connected to the increasing unit 10, and the increasing unit 10 is connected to the FD amplifier 11. The nondestructive amplifier 20 is connected to the increase unit 10 and the FD amplifier 11. In the FD amplifier 11, after the signal is detected, the signal charge is reset and the signal charge cannot be reused. However, the nondestructive amplifier 20 detects the signal while holding the signal charge. Is possible. The intra-pixel control circuit 21 is connected to the increasing unit 10 and the nondestructive amplifier 20. Further, a signal processing circuit 5 a is provided outside the pixel 7 c, and the signal processing circuit 5 a is connected to the FD amplifier 11 and the in-pixel control circuit 21. Here, in the fifth embodiment, the in-pixel control circuit 21 is configured to control the number of times of increasing the charge and the exposure time of each pixel 7c.

また、図14に示すように、画素7cは、ゲート部22と、アンプ部23と、比較部24と、増加駆動制御部25とから構成されている。ゲート部22は、フォトダイオード8と、フォトダイオード8に隣接するように設けられる転送ゲート電極12〜15と、読出しゲート電極17とから構成されている。なお、フォトダイオード8は、本発明の「蓄積部」の一例である。また、電荷の増加の動作時には、転送ゲート電極13〜15下において電荷の増加の動作が行われるように構成されている。   As illustrated in FIG. 14, the pixel 7 c includes a gate unit 22, an amplifier unit 23, a comparison unit 24, and an increase drive control unit 25. The gate portion 22 includes a photodiode 8, transfer gate electrodes 12 to 15 provided so as to be adjacent to the photodiode 8, and a read gate electrode 17. The photodiode 8 is an example of the “storage unit” in the present invention. In addition, the charge increasing operation is performed below the transfer gate electrodes 13 to 15 during the charge increasing operation.

また、アンプ部23は、FDアンプ11と、選択トランジスタ18とから構成されている。FDアンプ11は、ゲート部22の読出しゲート電極17に接続されているとともに、選択トランジスタ18に接続されている。また、信号は、選択トランジスタ18を介して出力されるように構成されている。   The amplifier unit 23 includes the FD amplifier 11 and the selection transistor 18. The FD amplifier 11 is connected to the read gate electrode 17 of the gate unit 22 and to the selection transistor 18. Further, the signal is configured to be output via the selection transistor 18.

また、比較部24は、非破壊アンプ20により構成されており、非破壊アンプ20は、転送ゲート電極15と読出しゲート電極17との間に接続されている。また、非破壊アンプ20は、画素7cに蓄積される電荷と所定の電圧の閾値(Vth)とを比較することにより、電荷の増加動作の制御を行うように構成されている。 The comparison unit 24 includes a nondestructive amplifier 20, and the nondestructive amplifier 20 is connected between the transfer gate electrode 15 and the read gate electrode 17. In addition, the non-destructive amplifier 20 is configured to control the increase operation of the charge by comparing the charge accumulated in the pixel 7c with a predetermined voltage threshold (V th ).

また、増加駆動制御部25は、比較部24の出力を元にして、増加レジスタ駆動信号を印加するかしないかの選択を行う論理回路を含んでいる。たとえば、図14に示す2つのAND回路26aおよび26bなどにより構成されている。また、AND回路26aおよび26bには、それぞれ、画素7cに蓄積される電荷と閾値(Vth)とを比較した信号が入力されるように構成されている。 Further, the increase drive control unit 25 includes a logic circuit that selects whether or not to apply the increase register drive signal based on the output of the comparison unit 24. For example, it is composed of two AND circuits 26a and 26b shown in FIG. Each of the AND circuits 26a and 26b is configured to receive a signal comparing the electric charge accumulated in the pixel 7c with a threshold value (V th ).

また、転送ゲート電極12のゲートには、比較部24の出力を元にして、露光レジスタ駆動信号を印加するかしないかの選択を行う論理回路の出力が接続されている。たとえば、図14に示すAND回路27などにより構成されている。また、AND回路27には、露光レジスタ駆動信号と、画素7cに蓄積される電荷と閾値(Vth)とを比較した信号とが入力されるように構成されており、転送ゲート電極12のゲートのオン/オフにより、フォトダイオード8の露光時間の制御が行われるように構成されている。 The gate of the transfer gate electrode 12 is connected to the output of a logic circuit that selects whether to apply an exposure register drive signal based on the output of the comparison unit 24. For example, it is configured by an AND circuit 27 shown in FIG. The AND circuit 27 is configured to receive an exposure register drive signal and a signal obtained by comparing the charge accumulated in the pixel 7c with a threshold value (V th ). The exposure time of the photodiode 8 is controlled by turning on / off.

また、画素7cの外には、メモリ28が設けられており、画素7cに蓄積される電荷が閾値(Vth)を上回るまでの増加回数制御および露光時間制御の回数が記憶されている。 In addition, a memory 28 is provided outside the pixel 7c, and the number of times of increase control and exposure time control until the charge accumulated in the pixel 7c exceeds a threshold value (V th ) is stored.

なお、第5実施形態のその他の構成は、上記第1実施形態と同様である。   The remaining configuration of the fifth embodiment is similar to that of the aforementioned first embodiment.

図15は、本発明の第5実施形態による撮像装置の画素の制御フローを示したフローチャートである。図16は、本発明の第5実施形態による撮像装置の露光時間の制御フローを示したフローチャートである。図17は、本発明の第5実施形態による撮像装置の電荷の増加回数の制御フローを示したフローチャートである。図15〜図17を参照して、本発明の第5実施形態による画素7cの動作について説明する。   FIG. 15 is a flowchart showing a pixel control flow of the imaging apparatus according to the fifth embodiment of the present invention. FIG. 16 is a flowchart showing a control flow of the exposure time of the imaging apparatus according to the fifth embodiment of the present invention. FIG. 17 is a flowchart showing a control flow of the number of times of increase in charge of the imaging apparatus according to the fifth embodiment of the present invention. The operation of the pixel 7c according to the fifth embodiment of the present invention will be described with reference to FIGS.

まず、図15に示すように、ステップS101において、フォトダイオード8に蓄積される電荷がリセットされた後、画素7cが短時間露光される。これにより、フォトダイオード8に電荷が蓄積される。次に、ステップS102において、露光時間制御と増加回数制御との制御信号がオン状態にされる。次に、ステップS103において、転送ゲート電極12(図14参照)への露光の制御のための露光レジスタ駆動信号の入力が開始される。   First, as shown in FIG. 15, in step S101, after the charge accumulated in the photodiode 8 is reset, the pixel 7c is exposed for a short time. As a result, charges are accumulated in the photodiode 8. Next, in step S102, control signals for exposure time control and increase frequency control are turned on. Next, in step S103, input of an exposure register drive signal for controlling exposure to the transfer gate electrode 12 (see FIG. 14) is started.

次に、ステップS104において、露光時間の制御が行われる。具体的には、図16に示すように、ステップS121において、露光時間がt秒加算される。次に、ステップS122において、フォトダイオード8に蓄積され、非破壊アンプ20まで転送された電荷による信号と、閾値(Vth)とを比較し、非破壊アンプ20の信号が大きければ、露光時間制御の制御信号がオフ状態にされる。なお、ステップS121の露光時間をt秒加算する動作は、所定回数繰り返される。 Next, in step S104, the exposure time is controlled. Specifically, as shown in FIG. 16, the exposure time is added for t seconds in step S121. Next, in step S122, the charge signal stored in the photodiode 8 and transferred to the non-destructive amplifier 20 is compared with the threshold value (V th ). If the signal of the non-destructive amplifier 20 is large, the exposure time control is performed. The control signal is turned off. Note that the operation of adding the exposure time in step S121 for t seconds is repeated a predetermined number of times.

次に、図15に示すように、ステップS105において、露光のためのレジスタ駆動信号の入力が終了する。この後、ステップS106において、転送ゲート電極14および15(図14参照)への増加動作の回数の制御のための増加レジスタ駆動信号の入力が開始される。   Next, as shown in FIG. 15, in step S105, the input of the register drive signal for exposure ends. Thereafter, in step S106, input of an increase register drive signal for controlling the number of increase operations to the transfer gate electrodes 14 and 15 (see FIG. 14) is started.

次に、ステップS107において、増加回数の制御が行われる。具体的には、図17に示すように、ステップS131において、増加回数がn回加算される。次に、ステップS132において、転送ゲート電極13下で増加され、非破壊アンプ20まで転送された電荷による信号と、閾値(Vth)とを比較し、非破壊アンプ20の信号が大きければ、増加回数制御の制御信号がオフ状態にされる。なお、ステップS131の増加回数をn回加算する動作は、所定回数繰り返される。 Next, in step S107, the number of increases is controlled. Specifically, as shown in FIG. 17, in step S131, the increase count is added n times. Next, in step S132, a signal based on the charge increased under the transfer gate electrode 13 and transferred to the non-destructive amplifier 20 is compared with a threshold value (V th ). If the signal of the non-destructive amplifier 20 is large, the signal increases. The control signal for the number control is turned off. Note that the operation of adding the number of increases in step S131 n times is repeated a predetermined number of times.

次に、図15に示すように、ステップS108において、電荷の増加動作のためのレジスタ駆動信号の入力が終了する。この後、ステップS109において、FDアンプ11に電荷が転送される。   Next, as shown in FIG. 15, in step S108, the input of the register drive signal for the charge increasing operation is completed. Thereafter, charges are transferred to the FD amplifier 11 in step S109.

第5実施形態では、上記のように、画素7cは、露光時間変更部9と増加部10との制御の切替を行う画素内制御回路21を含むことによって、画素内制御回路21を画素7cの外に設ける場合と異なり、同一フレーム内の信号を用いて、装置の感度を制御することができる。   In the fifth embodiment, as described above, the pixel 7 c includes the intra-pixel control circuit 21 that switches control between the exposure time changing unit 9 and the increasing unit 10, so that the intra-pixel control circuit 21 is connected to the pixel 7 c. Unlike the case where it is provided outside, the sensitivity of the apparatus can be controlled using signals within the same frame.

(第6実施形態)
図18は、本発明の第6実施形態による撮像装置の画素の構成を示す回路図である。図18を参照して、この第6実施形態では、上記第1実施形態と異なり、電荷の増加をフォトダイオード8と転送ゲート電極13aおよび14aとの間で行う撮像装置の構成について説明する。
(Sixth embodiment)
FIG. 18 is a circuit diagram showing a configuration of a pixel of the imaging device according to the sixth embodiment of the present invention. Referring to FIG. 18, in the sixth embodiment, unlike the first embodiment, a configuration of an imaging device that increases the charge between the photodiode 8 and the transfer gate electrodes 13a and 14a will be described.

この第6実施形態による撮像装置の画素7dは、図18に示すように、フォトダイオード8と、フォトダイオード8に隣接するように設けられる転送ゲート電極13aおよび14aと、読出しゲート電極15および16と、FDアンプ11と、選択トランジスタ18とを含んでいる。なお、フォトダイオード8は、本発明の「蓄積部」の一例である。また、フォトダイオード8と、転送ゲート電極13aおよび14a下において電荷の増加の動作が行われるように構成されている。また、読出しゲート電極15は、マトリクス状に配置される画素7dの列方向の出力を制御するとともに、読出しゲート電極16は、行方向の出力を制御するように構成されている。   As shown in FIG. 18, the pixel 7 d of the imaging device according to the sixth embodiment includes a photodiode 8, transfer gate electrodes 13 a and 14 a provided adjacent to the photodiode 8, and readout gate electrodes 15 and 16. FD amplifier 11 and selection transistor 18 are included. The photodiode 8 is an example of the “storage unit” in the present invention. In addition, an operation of increasing charge is performed under the photodiode 8 and the transfer gate electrodes 13a and 14a. The read gate electrode 15 controls the output in the column direction of the pixels 7d arranged in a matrix, and the read gate electrode 16 is configured to control the output in the row direction.

なお、第6実施形態のその他の構成は、上記第1実施形態と同様である。   The remaining configuration of the sixth embodiment is similar to that of the aforementioned first embodiment.

次に、図18を参照して、本発明の第6実施形態による電荷の増加の動作について説明する。   Next, with reference to FIG. 18, a charge increasing operation according to the sixth embodiment of the present invention will be described.

まず、フォトダイオード8に蓄積された電荷が、転送ゲート電極13a下に形成される電荷転送障壁を乗り越えて転送ゲート電極14a下に形成される電荷集積井戸に移動される。このとき、転送ゲート電極13a下と転送ゲート電極14a下との界面に形成される高電界領域において、衝突電離により電荷が増加される。なお、転送ゲート電極13a下と転送ゲート電極14a下との界面に形成される高電界領域は、本発明の「増加部」の一例である。また、電荷をフォトダイオード8と電荷集積井戸との間を繰り返し移動させることによって、さらなる電荷の増加が行われる。   First, the charges accumulated in the photodiode 8 are moved to the charge accumulation well formed under the transfer gate electrode 14a over the charge transfer barrier formed under the transfer gate electrode 13a. At this time, in the high electric field region formed at the interface between the transfer gate electrode 13a and the transfer gate electrode 14a, the charge is increased by impact ionization. The high electric field region formed at the interface between the transfer gate electrode 13a and the transfer gate electrode 14a is an example of the “increasing portion” in the present invention. Further, the charge is further increased by repeatedly moving the charge between the photodiode 8 and the charge integration well.

なお、第6実施形態のその他の動作は、上記第1実施形態と同様である。   The other operations in the sixth embodiment are the same as those in the first embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1実施形態および第4実施形態では、画素を、画素が飽和するような輝度が高い画素、画素が飽和するほどではないが輝度の高い画素、中程度の画素および低い画素の4つのグループに分けて信号を出力する例を示したが、本発明はこれに限らず、画素を4つ以外のグループに分けて出力してもよい。   For example, in the first embodiment and the fourth embodiment, the pixels are 4 pixels, which are high brightness pixels that saturate the pixels, high brightness pixels that do not saturate the pixels, medium and low pixels. Although an example in which signals are output divided into one group has been shown, the present invention is not limited to this, and pixels may be output divided into groups other than four.

また、上記第1実施形態および第5実施形態では、転送ゲート電極13下で電荷の増加動作が行われる例を示したが、本発明はこれに限らず、転送ゲート電極13以外の転送ゲート電極下で電荷の増加動作を行ってもよい。   In the first and fifth embodiments, the example in which the charge increasing operation is performed under the transfer gate electrode 13 is shown. However, the present invention is not limited to this, and transfer gate electrodes other than the transfer gate electrode 13 are used. The charge increasing operation may be performed below.

本発明の第1実施形態によるCMOS型の撮像装置のブロック図である。1 is a block diagram of a CMOS type imaging apparatus according to a first embodiment of the present invention. 本発明の第1実施形態による撮像装置の複数の画素から構成される撮像素子を示す図である。It is a figure which shows the image pick-up element comprised from the some pixel of the imaging device by 1st Embodiment of this invention. 本発明の第1実施形態による撮像装置の画素の増加動作の制御を示すブロック図である。It is a block diagram which shows control of the increase operation | movement of the pixel of the imaging device by 1st Embodiment of this invention. 本発明の第1実施形態による撮像装置の画素の構成を示す回路図である。It is a circuit diagram showing the composition of the pixel of the imaging device by a 1st embodiment of the present invention. 本発明の第1実施形態による撮像装置の動作の制御フローを示したフローチャートである。3 is a flowchart illustrating a control flow of an operation of the imaging apparatus according to the first embodiment of the present invention. 本発明の第1実施形態による撮像装置の画素の選択の制御フローを示したフローチャートである。5 is a flowchart showing a control flow of pixel selection of the imaging apparatus according to the first embodiment of the present invention. 画素に入射する光の明るさ(輝度)と、電荷の増加動作後の輝度値および露光時間制御後の輝度値との関係を示す図である。It is a figure which shows the relationship between the brightness (luminance) of the light which injects into a pixel, the luminance value after an increase operation of an electric charge, and the luminance value after exposure time control. 本発明の第1実施形態による撮像装置の感度の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the sensitivity of the imaging device by 1st Embodiment of this invention. 本発明の第2実施形態による撮像装置の画素の増加部の制御のブロック図である。It is a block diagram of control of the increase part of the pixel of the imaging device by a 2nd embodiment of the present invention. 本発明の第2実施形態による撮像装置の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the imaging device by 2nd Embodiment of this invention. 本発明の第3実施形態による撮像装置の画素の増加部の制御のブロック図である。It is a block diagram of control of the increase part of the pixel of the imaging device by a 3rd embodiment of the present invention. 本発明の第4実施形態による撮像装置の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the imaging device by 4th Embodiment of this invention. 本発明の第5実施形態による撮像装置の画素の制御を示すブロック図である。It is a block diagram which shows control of the pixel of the imaging device by 5th Embodiment of this invention. 本発明の第5実施形態による撮像装置の画素の構成を示す回路図である。It is a circuit diagram which shows the structure of the pixel of the imaging device by 5th Embodiment of this invention. 本発明の第5実施形態による撮像装置の画素の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the pixel of the imaging device by 5th Embodiment of this invention. 本発明の第5実施形態による撮像装置の露光時間の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the exposure time of the imaging device by 5th Embodiment of this invention. 本発明の第5実施形態による撮像装置の電荷の増加動作回数の制御フローを示したフローチャートである。It is the flowchart which showed the control flow of the electric charge increase operation frequency of the imaging device by 5th Embodiment of this invention. 本発明の第6実施形態による撮像装置の画素の構成を示す回路図である。It is a circuit diagram which shows the structure of the pixel of the imaging device by 6th Embodiment of this invention.

符号の説明Explanation of symbols

7、7a、7b、7c 画素
8、8a フォトダイオード(蓄積部)
9、9a 露光時間変更部
10、10a 増加部
12 転送ゲート電極(第2転送ゲート電極)
13 転送ゲート電極(第1転送ゲート電極)
16 読出しゲート電極(第2読出しゲート電極)
17 読出しゲート電極(第1読出しゲート電極)
7, 7a, 7b, 7c Pixel 8, 8a Photodiode (storage unit)
9, 9a Exposure time changing unit 10, 10a Increasing unit 12 Transfer gate electrode (second transfer gate electrode)
13 Transfer gate electrode (first transfer gate electrode)
16 Read gate electrode (second read gate electrode)
17 Read gate electrode (first read gate electrode)

Claims (6)

複数の画素と、
前記画素に蓄積される電荷を増加させる増加部と、
前記画素の露光時間を変更させる露光時間変更部とを備え、
前記画素に入射する光の輝度に応じて、1画素以上の画素グループ単位で、前記画素に蓄積される電荷の増加動作の回数の制御と前記画素の露光時間の制御とを切り替えるように構成されている、撮像装置。
A plurality of pixels;
An increasing part for increasing the charge accumulated in the pixel;
An exposure time changing unit for changing the exposure time of the pixels,
It is configured to switch between control of the number of times of increasing operation of charge accumulated in the pixel and control of exposure time of the pixel in units of one or more pixel groups according to the luminance of light incident on the pixel. An imaging device.
前記画素に入射する光の輝度が所定の値よりも低いときには、前記増加部による電荷の増加動作の回数の制御により感度が調節されるとともに、前記画素に入射する光の輝度が所定の値よりも高いときには、前記露光時間変更部による前記画素の露光時間の制御により感度が調節されるように構成されている、請求項1に記載の撮像装置。   When the luminance of the light incident on the pixel is lower than a predetermined value, the sensitivity is adjusted by controlling the number of times of the charge increasing operation by the increasing unit, and the luminance of the light incident on the pixel is lower than the predetermined value. The imaging apparatus according to claim 1, wherein the sensitivity is adjusted by controlling the exposure time of the pixel by the exposure time changing unit when the exposure time is higher. 前記画素は、電荷を転送する機能を有するとともに、電荷を増加するための電圧を印加する第1転送ゲート電極を含む、請求項1または2に記載の撮像装置。   The imaging device according to claim 1, wherein the pixel includes a first transfer gate electrode that has a function of transferring charges and applies a voltage for increasing the charges. 前記画素は、光電変換機能を有するとともに光電変換により生成された電荷を蓄積するための蓄積部と、前記蓄積部に隣接するように形成され、電荷を転送するとともに、前記露光時間変更部に含まれる第2転送ゲート電極とを含み、
前記第2転送ゲート電極によって前記画素の露光時間が制御されるように構成されている、請求項1〜3のいずれか1項に記載の撮像装置。
The pixel has a photoelectric conversion function and is formed adjacent to the accumulation unit for accumulating the charge generated by the photoelectric conversion, and is included in the exposure time changing unit while transferring the charge. A second transfer gate electrode,
The imaging device according to claim 1, wherein an exposure time of the pixel is controlled by the second transfer gate electrode.
前記画素は、前記増加部と前記露光時間変更部との制御の切替を行う画素内制御回路を含む、請求項1〜4のいずれか1項に記載の撮像装置。   The imaging device according to claim 1, wherein the pixel includes an in-pixel control circuit that switches control between the increasing unit and the exposure time changing unit. 前記画素は、前記蓄積部に蓄積された電荷による信号を、前記複数の画素から行単位で読み出すための第1読出しゲート電極および列単位で読み出すための第2読出しゲート電極を含む、請求項1〜5のいずれか1項に記載の撮像装置。   2. The pixel includes a first readout gate electrode for reading out a signal based on electric charges accumulated in the accumulation unit from the plurality of pixels in units of rows and a second readout gate electrode for reading out in units of columns. The imaging apparatus of any one of -5.
JP2007222555A 2007-08-28 2007-08-29 Imaging apparatus Withdrawn JP2009055540A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007222555A JP2009055540A (en) 2007-08-29 2007-08-29 Imaging apparatus
US12/194,140 US7969492B2 (en) 2007-08-28 2008-08-19 Image pickup apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007222555A JP2009055540A (en) 2007-08-29 2007-08-29 Imaging apparatus

Publications (1)

Publication Number Publication Date
JP2009055540A true JP2009055540A (en) 2009-03-12

Family

ID=40506162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007222555A Withdrawn JP2009055540A (en) 2007-08-28 2007-08-29 Imaging apparatus

Country Status (1)

Country Link
JP (1) JP2009055540A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145765A1 (en) * 2012-03-30 2013-10-03 株式会社ニコン Image pickup unit, image pickup device and image pickup control program

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145765A1 (en) * 2012-03-30 2013-10-03 株式会社ニコン Image pickup unit, image pickup device and image pickup control program
US9571767B2 (en) 2012-03-30 2017-02-14 Nikon Corporation Imaging unit, imaging apparatus, and computer readable medium storing thereon an imaging control program
US9967480B2 (en) 2012-03-30 2018-05-08 Nikon Corporation Imaging unit, imaging apparatus, and computer readable medium storing thereon an imaging control program
US10652485B2 (en) 2012-03-30 2020-05-12 Nikon Corporation Imaging unit, imaging apparatus, and computer readable medium storing thereon an imaging control program
US11082646B2 (en) 2012-03-30 2021-08-03 Nikon Corporation Imaging unit, imaging apparatus, and computer readable medium storing thereon an imaging control program
US11743608B2 (en) 2012-03-30 2023-08-29 Nikon Corporation Imaging unit, imaging apparatus, and computer readable medium storing thereon an imaging control program

Similar Documents

Publication Publication Date Title
JP4804254B2 (en) Photoelectric conversion device and imaging device
JP4185949B2 (en) Photoelectric conversion device and imaging device
JP5173171B2 (en) PHOTOELECTRIC CONVERSION DEVICE, IMAGING DEVICE, AND SIGNAL READING METHOD
KR101424033B1 (en) Solid-state imaging device, method for driving solid-state imaging device, and imaging device
JP4529834B2 (en) Solid-state imaging device, driving method of solid-state imaging device, and imaging device
US20160127666A1 (en) Solid-state imaging element having image signal overflow path
US8068155B2 (en) Solid-state image sensor and driving method thereof, and image sensor
JP5224914B2 (en) Solid-state imaging device
JP4354854B2 (en) Method for driving solid-state imaging device and solid-state imaging device
TW201720138A (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP2011188148A (en) Solid imaging device
JP7116599B2 (en) Imaging device, semiconductor device and camera
JP2011151500A (en) Imaging device, and driving method for solid-state image sensor
WO2010092651A1 (en) Solid state imaging device and imaging device
JP2008271278A (en) Solid-state imaging device, signal processing method of solid-state imaging device, and imaging device
TWI511557B (en) Solid-state imaging device and driving method thereof, and electronic apparatus using the same
JP4654046B2 (en) Clamp circuit for CMOS image sensor
US6798451B1 (en) Solid-state image pickup device and method for driving the same
US7969492B2 (en) Image pickup apparatus
JP4636174B2 (en) Analog-digital conversion device, analog-digital conversion method, imaging device, driving method thereof, and camera
JP2010028434A (en) Solid-state imaging device
JP5441651B2 (en) Photoelectric conversion device
JP2009055433A (en) Imaging apparatus
JP2009055540A (en) Imaging apparatus
JP4347820B2 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100901