JP2009055257A - データ間引き処理方法およびデータ間引き処理回路 - Google Patents
データ間引き処理方法およびデータ間引き処理回路 Download PDFInfo
- Publication number
- JP2009055257A JP2009055257A JP2007219170A JP2007219170A JP2009055257A JP 2009055257 A JP2009055257 A JP 2009055257A JP 2007219170 A JP2007219170 A JP 2007219170A JP 2007219170 A JP2007219170 A JP 2007219170A JP 2009055257 A JP2009055257 A JP 2009055257A
- Authority
- JP
- Japan
- Prior art keywords
- input data
- din
- data
- output
- dout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
【解決手段】第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引く。前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する。これにより、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を保持してn個の並列出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力する。
【選択図】図4
Description
m=n×(n+1)/2
となる。
EN[0]=0
EN[1]=1
EN[2]=0
EN[3]=1
のときは、EN=0が入力するセレクタ51は0を、EN=1が入力するセレクタ51は1を選択する。
DOUT[0]=DIN[1]
DOUT[1]=DIN[3]
DOUT[2]=0(無効)
DOUT[3]=0(無効)
となり、入力データDIN[0],DIN[2]が間引かれ、残りの入力データDIN[1],DIN[3]が、その並びの順が保持されたままで先頭の出力データDOUT[0]の側に詰められて出力する。
請求項2にかかる発明のデータ間引き処理方法は、n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を反転してn個の並列出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理方法であって、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、ことを特徴とする。
請求項3にかかる発明のデータ間引き処理方法は、n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を保持してn個の並列出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理方法であって、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からn−j個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、ことを特徴とする。
請求項4にかかる発明のデータ間引き処理方法は、n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を反転してn個の並列出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理方法であって、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、ことを特徴とする。
請求項5にかかる発明のデータ間引き処理方法は、通過指示信号EN[i]の値に応じた請求項1に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項2に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項3に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項4に記載のクロスポイントスイッチの導通/遮断内容の内の1つを選択可能としたことを特徴とする。
請求項6にかかる発明のデータ間引き処理回路は、n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]が出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理回路であって、前記スイッチ制御部は、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、ことを特徴とする。
請求項7にかかる発明のデータ間引き処理回路は、n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]が出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を反転して前記出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理回路であって、前記スイッチ制御部は、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、ことを特徴とする。
請求項8にかかる発明のデータ間引き処理回路は、n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]を出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理回路であって、前記スイッチ制御部は、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からn−j個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、ことを特徴とする。
請求項9にかかる発明のデータ間引き処理回路は、n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]を出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理回路であって、前記スイッチ制御部は、第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、ことを特徴とする。
請求項10にかかる発明は、請求項6乃至9のいずれか1つに記載のデータ間引き処理回路において、前記スイッチ部の出力データDOUT[n−1:0]が個々に保持されるn個のデータ保持部からなるデータ保持回路を、前記出力データ線に直接接続したことを特徴とする。
図1は実施例1のデータ間引き処理回路10の構成を示すブロック図である。データ間引き処理回路10は、n個(n≧2)の並列入力データDIN[0]〜DIN[n−1]が入力するデータ入力端子群11、n個の並列出力データDOUT[0]〜DOUT[n−1]が出力するデータ出力端子群12、およびn個の並列通過指示信号EN[0]〜EN[n−1](EN[n−1:0]と表記するときもある。)が入力する通過指示信号入力端子群13を外部端子として備える。そして、内部には、クロスポイントスイッチによって実際の間引きを行うスイッチ部20と、そのクロスポイントスイッチの導通/遮断を制御するスイッチ制御信号SW[n−1:0][n−1:0]を生成するスイッチ制御部30が内蔵されている。スイッチ制御部30としては、ビットカウント回路あるいはポピュレーションカウント回路等が使用される。
EN[0]=0
EN[1]=1
EN[2]=0
EN[3]=1
である。
DOUT[0]=DIN[1]
DOUT[1]=DIN[3]
DOUT[2]=無効
DOUT[3]=無効
となる。実際の回路では、スイッチ制御信号SW[n−1:0][i]が全て0の場合はDOUT[i]の出力が不定になってしまうので、SW[n−1:0][i]のいずれかのビットを1にして何らかの値をDOUT[i]として出力する必要がある。例えば、スイッチ制御部30の出口において、SW[n−1:0][i]={0,0,0,・・・,0}の場合にSW[0][i]を0から1に置き換えれば、
DOUT[i]=DIN[0]
が無効値として出力される。
本実施例2では、スイッチ制御信号SW[n−1:0][n−1:0]の第i行(SW[i][n−1:0])のビットフラグは、通過指示信号ENの第iビット(EN[i])が1のときに、末尾の第n−1ビットから第iビット(EN[n−1]〜EN[i])までの1の加算結果を表わす。そして、第i行(SW[i][n−1:0])のビットフラグの先頭の第0ビットが1のときは、その1は、通過指示信号ENの第iビットが末尾から1個目の1であることを表わし、2番目の第1ビットが1のときは、当該第iビットが末尾から2個目の1であることを表わし、値の昇順に、末尾の第(n−1)ビットが1のときは、当該第iビットが末尾からn個目の1であることを表わし、第i行のビットフラグの第jビットをスイッチ制御信号のi行j列とする。
EN[0]=0
EN[1]=1
EN[2]=0
EN[3]=1
である。
DOUT[0]=DIN[3]
DOUT[1]=DIN[1]
DOUT[2]=無効
DOUT[3]=無効
となる。
本実施例3では、スイッチ制御信号SW[n−1:0][n−1:0]の第i行(SW[i][n−1:0])のビットフラグは、通過指示信号ENの第iビット(EN[i])が1のときに、末尾の第n−1ビットから第iビット(EN[n−1]〜EN[i])までの1の加算結果を表わす。そして、第i行(SW[i][n−1:0])のビットフラグの末尾の第n−1ビットが1のときは、その1は、通過指示信号ENの第iビットが末尾から1個目の1であることを表わし、末尾から2番目の第n−2ビットが1のときは、当該第iビットが末尾から2個目の1であることを表わし、値の降順に、先頭の第0ビットが1のときは、当該第iビットが末尾からn個目の1であることを表わし、第i行のビットフラグの第jビットをスイッチ制御信号のi行j列とする。
EN[0]=0
EN[1]=1
EN[2]=0
EN[3]=1
である。
DOUT[0]=無効
DOUT[1]=無効
DOUT[2]=DIN[1]
DOUT[3]=DIN[3]
となる。
本実施例4では、スイッチ制御信号SW[n−1:0][n−1:0]の第i行(SW[i][n−1:0])のビットフラグは、通過指示信号ENの第iビット(EN[i])が1のときに、先頭の第0ビットから第iビット(EN[0]〜EN[i])までの加算結果を表わす。そして、第i行(SW[i][n−1:0])のビットフラグの末尾の第n−1ビットが1のときは、その1は、通過指示信号ENの第iビットが先頭から1個目の1であることを表わし、末尾から2番目の第n−2ビットが1のときは、通過指示信号ENの第iビットが先頭から2個目の1であることを表わし、値の降順に、先頭の第0ビットが1のときは、通過指示信号ENの第iビットが先頭からn個目の1であることを表わし、第i行のビットフラグの第jビットをスイッチ制御信号のi行j列とする。
EN[0]=0
EN[1]=1
EN[2]=0
EN[3]=1
である。
DOUT[0]=無効
DOUT[1]=無効
DOUT[2]=DIN[3]
DOUT[3]=DIN[1]
となる。
以上説明した実施例1〜4により、スイッチ制御部30によって4種類のスイッチ制御信号SWを生成可能であることが分かる。そこで、この4種類のスイッチ制御信号SWのうちの1つを切り換えにより選択できるようにすれば、通過したデータを、
(1)入力データの並びの順を保持して出力データの並びの先頭側に詰めて出力する、
(2)入力データの並びの順を反転して出力データの並びの先頭側に詰めて出力する、
(3)入力データの並びの順を保持して出力データの並びの末尾側に詰めて出力する、
(4)入力データの並びの順を反転して出力データの並びの末尾側に詰めて出力する、
のように、切り換えることができる。すなわち、間引かれなかった入力データを、スイッチ部20の構成を変更することなく、並び順と詰める側の組み合わせを選択して、出力させることができる。
図8に実施例5のデータ間引き処理回路を示す。本実施例は、図1に示したデータ間引き処理回路10に対して、データ保持回路40を追加したものである。このデータ保持回路40は、n個の出力データDOUT[0]〜DOUT[n−1]用のn個のデータ保持部41からなる。各データ保持部41は例えば1ビット分のデータを保持できるフリップフロップで構成する。あるいは、複数ビットの情報をアドレス指定により保持可能なRAMで構成する。後者の場合は、同じタイミングで入力する出力データOUT[0]〜OUT[n−1]の書き込み毎に書き込みアドレスを更新し、以前のデータを上書き消去することなく、新しいデータを保持することができる。
20:スイッチ部、21:入力データ線、22:出力データ線、23:制御線、24:クロスポイントスイッチ
30:スイッチ制御部
40:データ保持回路、41:データ保持部
50:従来のデータ間引き処理回路、51:2入力セレクタ
Claims (10)
- n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を保持してn個の並列出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理方法であって、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、
ことを特徴とするデータ間引き処理方法。 - n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を反転してn個の並列出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理方法であって、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、
ことを特徴とするデータ間引き処理方法。 - n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を保持してn個の並列出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理方法であって、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からn−j個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、
ことを特徴とするデータ間引き処理方法。 - n本の入力データ線とn本の出力データ線との交点に配置したn×nのクロスポイントスイッチを用いて、n個の並列入力データDIN[0]〜DIN[n−1]を、n個の並列通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データDIN[0]〜DIN[n−1]の並び順を反転してn個の並列出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理方法であって、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、
ことを特徴とするデータ間引き処理方法。 - 通過指示信号EN[i]の値に応じた請求項1に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項2に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項3に記載のクロスポイントスイッチの導通/遮断内容、通過指示信号EN[i]の値に応じた請求項4に記載のクロスポイントスイッチの導通/遮断内容の内の1つを選択可能としたことを特徴とするデータ間引き処理方法。
- n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]が出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、
前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理回路であって、
前記スイッチ制御部は、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、
ことを特徴とするデータ間引き処理回路。 - n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]が出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、
前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を反転して前記出力データDOUT[0]〜DOUT[n−1]の先頭側に詰めて出力するデータ間引き処理回路であって、
前記スイッチ制御部は、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[j]として出力する、
ことを特徴とするデータ間引き処理回路。 - n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]を出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、
前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理回路であって、
前記スイッチ制御部は、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が末尾の通過指示信号EN[n−1]からn−j個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、
ことを特徴とするデータ間引き処理回路。 - n個の並列入力データDIN[0]〜DIN[n−1]が入力するn個の入力データ線とn個の並列出力データDOUT[0]〜DOUT[n−1]を出力するn個の出力データ線とが交差するn×nのクロスポイントにクロスポイントスイッチを接続したスイッチ部と、n個の並列通過指示信号EN[0]〜EN[n−1]を入力して前記スイッチ部の各クロスポイントスイッチの導通/遮断を制御するスイッチ制御部とを備え、
前記入力データDIN[0]〜DIN[n−1]を、前記通過指示信号EN[0]〜EN[n−1]に応じて間引き、間引かれなかった入力データを、前記入力データの並び順を保持して前記出力データDOUT[0]〜DOUT[n−1]の末尾側に詰めて出力するデータ間引き処理回路であって、
前記スイッチ制御部は、
第iビットの通過指示信号EN[i]=0のとき(i=0〜n−1)は、入力データDIN[i]用の入力データ線上の全てのクロスポイントスイッチを遮断して該入力データDIN[i]を間引き、
前記通過指示信号EN[i]=1で、且つその1が当該通過指示信号EN[i]が先頭の通過指示信号EN[0]からj個目の1であるとき(j≦n)は、前記入力データDIN[i]用の入力データ線上のクロスポイントスイッチの内の出力データDOUT[n−j]の出力データ線とクロスするクロスポイントスイッチのみを導通させて、前記入力データDIN[i]を出力データDOUT[n−j]として出力する、
ことを特徴とするデータ間引き処理回路。 - 請求項6乃至9のいずれか1つに記載のデータ間引き処理回路において、
前記スイッチ部の出力データDOUT[n−1:0]が個々に保持されるn個のデータ保持部からなるデータ保持回路を、前記出力データ線に直接接続したことを特徴とするデータ間引き処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219170A JP4916400B2 (ja) | 2007-08-27 | 2007-08-27 | データ間引き処理方法およびデータ間引き処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007219170A JP4916400B2 (ja) | 2007-08-27 | 2007-08-27 | データ間引き処理方法およびデータ間引き処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055257A true JP2009055257A (ja) | 2009-03-12 |
JP4916400B2 JP4916400B2 (ja) | 2012-04-11 |
Family
ID=40505934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007219170A Expired - Fee Related JP4916400B2 (ja) | 2007-08-27 | 2007-08-27 | データ間引き処理方法およびデータ間引き処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4916400B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881333A (zh) * | 2012-09-25 | 2013-01-16 | 北京大学 | 移位寄存器电路和芯片 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5406126B2 (ja) | 2010-06-09 | 2014-02-05 | 株式会社岡本工作機械製作所 | インゴットブロックの複合面取り加工装置および加工方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0662449A (ja) * | 1992-08-06 | 1994-03-04 | Rohm Co Ltd | クロスポイントスイッチ |
JPH07222215A (ja) * | 1994-02-08 | 1995-08-18 | Oki Electric Ind Co Ltd | マトリクス・スイッチ回路 |
JPH10301896A (ja) * | 1997-04-30 | 1998-11-13 | Canon Inc | 情報処理装置 |
WO2000028703A1 (fr) * | 1998-11-10 | 2000-05-18 | Kabushiki Kaisha Toshiba | Commutateur de matrices |
JP2002171401A (ja) * | 2000-11-29 | 2002-06-14 | Canon Inc | 間引き演算命令を備えたsimd型演算装置 |
JP2006229431A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 映像信号伝送方法及び映像信号伝送装置 |
-
2007
- 2007-08-27 JP JP2007219170A patent/JP4916400B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0662449A (ja) * | 1992-08-06 | 1994-03-04 | Rohm Co Ltd | クロスポイントスイッチ |
JPH07222215A (ja) * | 1994-02-08 | 1995-08-18 | Oki Electric Ind Co Ltd | マトリクス・スイッチ回路 |
JPH10301896A (ja) * | 1997-04-30 | 1998-11-13 | Canon Inc | 情報処理装置 |
WO2000028703A1 (fr) * | 1998-11-10 | 2000-05-18 | Kabushiki Kaisha Toshiba | Commutateur de matrices |
JP2002171401A (ja) * | 2000-11-29 | 2002-06-14 | Canon Inc | 間引き演算命令を備えたsimd型演算装置 |
JP2006229431A (ja) * | 2005-02-16 | 2006-08-31 | Mitsubishi Electric Corp | 映像信号伝送方法及び映像信号伝送装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102881333A (zh) * | 2012-09-25 | 2013-01-16 | 北京大学 | 移位寄存器电路和芯片 |
Also Published As
Publication number | Publication date |
---|---|
JP4916400B2 (ja) | 2012-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4831573A (en) | Programmable integrated circuit micro-sequencer device | |
US7804719B1 (en) | Programmable logic block having reduced output delay during RAM write processes when programmed to function in RAM mode | |
US8374021B2 (en) | Random number generator | |
US7268587B1 (en) | Programmable logic block with carry chains providing lookahead functions of different lengths | |
JPS63276795A (ja) | 可変長シフトレジスタ | |
EP1612807A2 (en) | Random access memory array with parity bit architecture | |
JP6564186B2 (ja) | 再構成可能な半導体装置 | |
US20060114708A1 (en) | Semiconductor memory device | |
US7323904B2 (en) | Look-up table | |
JP4916400B2 (ja) | データ間引き処理方法およびデータ間引き処理回路 | |
US9646686B2 (en) | Reconfigurable circuit including row address replacement circuit for replacing defective address | |
KR100298029B1 (ko) | 배럴시프터 | |
US3229253A (en) | Matrix for reading out stored data | |
JP2018120992A (ja) | 集積回路および電子機器 | |
US6795892B1 (en) | Method and apparatus for determining a match address in an intra-row configurable cam device | |
JP4859062B2 (ja) | 間引き処理方法およびその回路 | |
US8937844B2 (en) | Apparatus for generating write data and readout data | |
KR100205351B1 (ko) | 반도체 기억 장치의 주소 정렬 장치 | |
JP3595565B2 (ja) | 半導体メモリセル回路およびメモリセルアレイ | |
JP3717912B2 (ja) | インタリーブ装置 | |
US9960772B2 (en) | Semiconductor device including logical blocks, wiring groups, and switch circuits | |
US20030056080A1 (en) | Register read circuit using the remainders of modulo of a register number by the number of register sub-banks | |
US6337812B1 (en) | Semiconductor device | |
US7474545B1 (en) | Soft priority circuit and method for content addressable memory (CAM) device | |
TW201635284A (zh) | 具有多個寫入埠之記憶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090715 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |