JP2009055071A - Circuit board and its manufacturing method - Google Patents

Circuit board and its manufacturing method Download PDF

Info

Publication number
JP2009055071A
JP2009055071A JP2008314404A JP2008314404A JP2009055071A JP 2009055071 A JP2009055071 A JP 2009055071A JP 2008314404 A JP2008314404 A JP 2008314404A JP 2008314404 A JP2008314404 A JP 2008314404A JP 2009055071 A JP2009055071 A JP 2009055071A
Authority
JP
Japan
Prior art keywords
circuit board
wiring
insulating layer
dielectric material
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008314404A
Other languages
Japanese (ja)
Other versions
JP4728384B2 (en
Inventor
Hideki Iwaki
秀樹 岩城
Yutaka Taguchi
豊 田口
Tetsuyoshi Ogura
哲義 小掠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008314404A priority Critical patent/JP4728384B2/en
Publication of JP2009055071A publication Critical patent/JP2009055071A/en
Application granted granted Critical
Publication of JP4728384B2 publication Critical patent/JP4728384B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board configured so as to sufficiently reduce crosstalk noise and easily achieve multilayer structurization, and its manufacturing method. <P>SOLUTION: The circuit board is provided with insulating layers 11a and 11b and a wiring layer 12 interposed between the insulating layers. An inter-wiring insulating part 12b whose dielectric constant is made lower than the insulating layers 11a and 11b is provided mutually between respective signal wiring 12a to be the wiring layers 12. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はクロストークノイズが抑制された回路基板とその製造方法とに係り、特には、多層構造とされた回路基板及びその製造方法に関する。   The present invention relates to a circuit board in which crosstalk noise is suppressed and a manufacturing method thereof, and more particularly to a circuit board having a multilayer structure and a manufacturing method thereof.

最近におけるコンピュータの高速化に伴っては半導体チップの高速動作が必要となっており、半導体チップが実装される回路基板では信号の高速伝送を実現するために信号配線を伝送線路と想定したうえで設計することが行われている。また、近年の半導体チップでは入出力端子数が著しく増加しているため、回路基板の信号配線を高密度に配置しなければならず、信号配線同士の配置間隔をおのずと狭める必要が生じている。ところが、高速信号が流れる信号配線同士を近接配置している場合には、信号配線同士間で生じる寄生成分、特に、配線間容量(浮遊容量)や相互インダクタンスの影響によってクロストークなどのノイズが発生することになってしまう。   With the recent increase in the speed of computers, high-speed operation of semiconductor chips is required, and on circuit boards on which semiconductor chips are mounted, signal wiring is assumed to be a transmission line in order to realize high-speed signal transmission. The design is done. Further, in recent semiconductor chips, the number of input / output terminals has been remarkably increased, so that signal wirings on a circuit board have to be arranged with high density, and it has been necessary to narrow the arrangement interval between signal wirings. However, when signal wirings through which high-speed signals flow are arranged close to each other, noise such as crosstalk occurs due to the influence of parasitic components generated between the signal wirings, especially inter-wiring capacitance (floating capacitance) and mutual inductance. Will end up.

そして、信号配線同士の間隔を狭めながらクロストークノイズの抑制を実現する必要上から、特許文献1のような構成、つまり、回路基板上に形成されて隣接しあう信号配線間に溝を設けてなる構成を採用することが提案されている。すなわち、この従来技術にあっては、図12で示すように、回路基板101の所定位置毎に設けられた台座102間を溝103としたうえ、各台座102上に信号配線であるインナーリード104を形成することが実行されており、インナーリード104が形成された台座102同士間には比誘電率の小さい空気が存在しているため、これらの間に発生する寄生成分、特には、配線間容量を低減し得ることとなっている。その結果、この技術によれば、クロストークノイズを抑制しながら信号配線の配置間隔を狭めることが可能となる。
特開平9−246425号公報 特開平08−330300号公報
And from the necessity of realizing the suppression of crosstalk noise while narrowing the interval between the signal wirings, a configuration as in Patent Document 1, that is, a groove is provided between adjacent signal wirings formed on the circuit board. It has been proposed to adopt the following configuration. That is, in this prior art, as shown in FIG. 12, a groove 103 is formed between pedestals 102 provided at predetermined positions of the circuit board 101, and inner leads 104 that are signal wirings are provided on each pedestal 102. Since air having a low dielectric constant exists between the pedestals 102 on which the inner leads 104 are formed, parasitic components generated between them, particularly between the wirings, are formed. The capacity can be reduced. As a result, according to this technique, it is possible to reduce the arrangement interval of the signal wiring while suppressing the crosstalk noise.
Japanese Patent Laid-Open No. 9-246425 Japanese Patent Laid-Open No. 08-330300

しかしながら、特許文献1で開示されており、かつ、図12で示しているような構成を採用する際には、回路基板101の所定位置毎に設けた台座102間に溝103を形成したうえでインナーリード104を形成する必要があるため、その製造時に煩わしくて多大な手間を要することが避けられなくなる。また、一般的な回路基板においては多層構造化が要求されることになるが、インナーリード104が形成される台座102間に溝103を設けてなる図12のような構成である限りは、多層構造化を実現することが困難となってしまう。   However, when the configuration disclosed in Patent Document 1 and shown in FIG. 12 is adopted, a groove 103 is formed between pedestals 102 provided at predetermined positions of the circuit board 101. Since it is necessary to form the inner lead 104, it is inevitable that the manufacturing process is troublesome and requires a lot of labor. Further, a general circuit board is required to have a multilayer structure. However, as long as the configuration as shown in FIG. 12 in which the groove 103 is provided between the bases 102 on which the inner leads 104 are formed, the multilayer circuit board is required. It becomes difficult to realize the structure.

本発明はこれらの不都合に鑑みて創案されたものであり、クロストークノイズの十分な低減を図ることが可能であると共に、多層構造化を容易に実現することができる構成とされた回路基板と、その製造方法との提供を目的としている。   The present invention was devised in view of these disadvantages, and it is possible to sufficiently reduce crosstalk noise, and a circuit board configured to easily realize a multilayer structure, and The purpose is to provide a manufacturing method thereof.

本発明の請求項1に係る回路基板は、絶縁層と、これらの絶縁層同士間に介装された配線層とを備えて構成されたものであって、配線層となる信号配線のそれぞれ同士間には、絶縁層よりも低誘電率化された配線間絶縁部が設けられていることを特徴とする。本発明の請求項2に係る回路基板は請求項1に記載したものであって、絶縁層は、加圧及び加熱に伴って低粘度化する第1樹脂成分と、第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しない第2樹脂成分または無機成分とを含有した誘電体材料から形成されたものであり、かつ、配線間絶縁部は、絶縁層となる誘電体材料に含有された第1樹脂成分のみから形成されたものであることを特徴とする。   The circuit board according to claim 1 of the present invention includes an insulating layer and a wiring layer interposed between these insulating layers, and each of the signal wirings serving as the wiring layers An inter-wiring insulating portion having a lower dielectric constant than the insulating layer is provided between them. A circuit board according to a second aspect of the present invention is the circuit board according to the first aspect, wherein the insulating layer has a ratio lower than that of the first resin component and the first resin component that decreases in viscosity with pressurization and heating. It is formed from a dielectric material containing a second resin component or an inorganic component that has a large dielectric constant and does not decrease in viscosity with pressurization and heating. It is formed only from the 1st resin component contained in the dielectric material which becomes.

本発明の請求項3に係る回路基板は請求項1に記載したものであり、配線間絶縁部は、絶縁層となる誘電体材料に比誘電率の小さい微粒子を添加して形成されたものであることを特徴とする。請求項1ないし請求項3のいずれかに記載した構成であれば、絶縁層よりも低誘電率化された配線間絶縁部が信号配線のそれぞれ同士間に設けられているので、近接配置された信号配線同士間で直接的に発生する配線間容量を低減し得ることとなる結果、クロストークノイズの抑制を図り得ることとなる。そして、これらの構成を採用する場合には、回路基板を容易に多層構造化し得るという利点も確保される。   A circuit board according to a third aspect of the present invention is the circuit board according to the first aspect, wherein the inter-wiring insulating portion is formed by adding fine particles having a small relative dielectric constant to a dielectric material to be an insulating layer. It is characterized by being. In the configuration according to any one of claims 1 to 3, since the inter-wiring insulation portions having a lower dielectric constant than that of the insulating layer are provided between the signal wirings, they are arranged close to each other. As a result of reducing the wiring capacitance directly generated between the signal wirings, crosstalk noise can be suppressed. When these configurations are employed, the advantage that the circuit board can be easily formed into a multilayer structure is also ensured.

本発明の請求項4に係る回路基板の製造方法は請求項2または請求項3に記載した回路基板を製造する際に採用される方法であり、光照射に伴って低誘電率化する誘電体材料を絶縁層上に積層する工程と、積層された誘電体材料を光照射に伴ってパターニングすると共に低誘電率化したうえで配線間絶縁部を形成する工程と、配線間絶縁部のそれぞれ同士間に信号配線を形成する工程とを含んでいることを特徴とする。本発明の請求項5に係る回路基板の製造方法は請求項2または請求項3に記載した回路基板を製造する際に採用される方法であり、加圧及び加熱に伴って低粘度化する第1樹脂成分と、第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しない第2樹脂成分または無機成分とを含有してなる誘電体材料からなる第1絶縁層を形成する工程と、第1絶縁層上に複数の信号配線を形成する工程と、第1絶縁層と同一の誘電体材料からなる第2絶縁層を信号配線が形成された第1絶縁層上に積層して形成する工程とを含んでおり、第2絶縁層を形成する工程では、第1樹脂成分のみが低粘度化する加圧及び加熱条件を採用していることを特徴とする。   A circuit board manufacturing method according to a fourth aspect of the present invention is a method employed when manufacturing the circuit board according to the second or third aspect, and is a dielectric that decreases in dielectric constant with light irradiation. A step of laminating a material on an insulating layer, a step of patterning the laminated dielectric material with light irradiation and reducing the dielectric constant, and forming an inter-wiring insulating portion; and an inter-wiring insulating portion And a step of forming a signal wiring therebetween. The method for manufacturing a circuit board according to claim 5 of the present invention is a method employed when manufacturing the circuit board according to claim 2 or claim 3, wherein the viscosity of the circuit board decreases with pressurization and heating. 1st insulation which consists of a dielectric material containing 1 resin component and 2nd resin component or an inorganic component which has a relative dielectric constant larger than 1st resin component, and does not reduce viscosity with pressurization and heating A step of forming a layer, a step of forming a plurality of signal wirings on the first insulating layer, and a first insulating layer in which the signal wiring is formed on a second insulating layer made of the same dielectric material as the first insulating layer And the step of forming the second insulating layer is characterized by adopting pressure and heating conditions that lower the viscosity of only the first resin component.

本発明の請求項6に係る回路基板の製造方法は請求項2または請求項3に記載した回路基板を製造する際に採用される方法であり、誘電体材料からなる絶縁層上に複数の信号配線を形成する工程と、絶縁層と同一の誘電体材料を信号配線のそれぞれ同士間に充填して配線間絶縁部を形成する工程と、絶縁層となる誘電体材料よりも比誘電率の小さい微粒子を配線間絶縁部に注入する工程とを含んでいることを特徴とする。請求項4ないし請求項6のいずれかに記載した製造方法によっても、クロストークノイズが抑制された多層構造の回路基板を安価かつ容易に製造し得るという利点が確保される。   A method for manufacturing a circuit board according to claim 6 of the present invention is a method employed when manufacturing the circuit board according to claim 2 or 3, wherein a plurality of signals are formed on an insulating layer made of a dielectric material. A step of forming a wiring, a step of filling the same dielectric material as the insulating layer between the signal wirings to form an insulating portion between the wirings, and a dielectric constant smaller than that of the dielectric material to be the insulating layer And a step of injecting fine particles into the inter-wiring insulating portion. The manufacturing method according to any one of claims 4 to 6 also secures the advantage that a multilayered circuit board in which crosstalk noise is suppressed can be manufactured inexpensively and easily.

本発明に係る回路基板によれば、配線層となる信号配線のそれぞれ同士間に絶縁層よりも低誘電率化された配線間絶縁部を設けているので、クロストークノイズの十分な低減を図ることが可能となり、回路基板の多層構造化を容易に実現することができるという効果が得られる。また、本発明に係る回路基板の製造方法によれば、クロストークノイズが抑制された回路基板を容易かつ安価に製造することができるという効果が得られる。   According to the circuit board according to the present invention, the inter-wiring insulating portion having a lower dielectric constant than the insulating layer is provided between the signal wirings serving as the wiring layers, so that crosstalk noise can be sufficiently reduced. As a result, it is possible to easily realize a multilayer structure of the circuit board. In addition, according to the method for manufacturing a circuit board according to the present invention, it is possible to easily and inexpensively manufacture a circuit board in which crosstalk noise is suppressed.

以下、本発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(参考例)
図1は参考例に係る回路基板の構成を簡略化して示す断面図、図2はその製造方法を示す工程断面であり、図3はクロストークノイズの抑制が可能となる理由を説明するための説明図である。なお、本参考例にあっては回路基板が1層構造を有するとしているが、1層構造に限られることはなく、2層以上の層数構造とされた回路基板であってもよいことは勿論である。
(Reference example)
FIG. 1 is a cross-sectional view showing a simplified configuration of a circuit board according to a reference example, FIG. 2 is a process cross-section showing a manufacturing method thereof, and FIG. 3 is for explaining the reason why crosstalk noise can be suppressed. It is explanatory drawing. In this reference example, the circuit board has a single-layer structure. However, the circuit board is not limited to the single-layer structure, and may be a circuit board having a two-layer or more layer structure. Of course.

本参考例に係る回路基板は、図1で示すように、誘電体材料からなる絶縁層1と、この絶縁層1を挟んで対向しあう配線層2と接地層3とを備えて構成されたものであり、所定厚みを有する絶縁層1の一面(図では、上面)上には並列配置されることによって配線層2を構成する複数の信号配線2aが設けられる一方、絶縁層1の他面(図では、下面)上には面形状とされたグランド電極であるところの接地層3が設けられている。そして、この回路基板にあっては、信号配線2aのそれぞれと接地層3とで挟まれることによって特定された絶縁層1の第1領域1aよりも、信号配線2aが設けられないままで絶縁層1の第1領域1a同士間に位置する絶縁層1の第2領域1bの方が低誘電率化させられている。つまり、この絶縁層1にあっては、その第2領域1bの比誘電率の方が第1領域1aの比誘電率よりも小さくなるように設定されている。   As shown in FIG. 1, the circuit board according to this reference example includes an insulating layer 1 made of a dielectric material, and a wiring layer 2 and a grounding layer 3 that face each other with the insulating layer 1 interposed therebetween. A plurality of signal wires 2a constituting the wiring layer 2 are provided on one surface (upper surface in the figure) of the insulating layer 1 having a predetermined thickness by being arranged in parallel, while the other surface of the insulating layer 1 On the (lower surface in the figure), a ground layer 3 which is a ground electrode having a planar shape is provided. In this circuit board, the signal wiring 2a is not provided and the insulating layer is not provided, rather than the first region 1a of the insulating layer 1 specified by being sandwiched between each of the signal wirings 2a and the ground layer 3. The dielectric constant of the second region 1b of the insulating layer 1 located between the first regions 1a is reduced. That is, in this insulating layer 1, the relative permittivity of the second region 1b is set to be smaller than the relative permittivity of the first region 1a.

すなわち、ここでの回路基板が備えている絶縁層1は、光照射に伴って比誘電率が小さくなるように変化する誘電体材料、例えば、ジアゾ系化合物を含有してなるエポキシ樹脂などのような樹脂組成物である誘電体材料を用いたうえで形成されており、信号配線2aのそれぞれと接地層3とで挟まれた絶縁層1の第1領域1a同士間に位置して配置された絶縁層1の第2領域1bは光照射に伴って不可逆的に低誘電率化させられている。そして、このような構成の回路基板を製造するに際しては、図2で示すように、絶縁層1の一面上に配線層2となる複数の信号配線2aを並列形成しておいたうえ、これらの信号配線2aが形成された絶縁層1の一面側の上方から所定波長のレーザー光4を光照射する方法が採用される。なお、接地層3が面状のグランド電極に限定されることはないのであり、例えば、面状ではなくて信号配線2aのそれぞれと各別に対応する線状のグランド電極であってもよく、また、グランド電極ではなくて電源電極などであってもよいことは勿論である。   That is, the insulating layer 1 included in the circuit board here is a dielectric material that changes so that the relative dielectric constant decreases with light irradiation, such as an epoxy resin containing a diazo compound. Is formed using a dielectric material that is a simple resin composition, and is disposed between the first regions 1a of the insulating layer 1 sandwiched between each of the signal wirings 2a and the ground layer 3 The second region 1b of the insulating layer 1 is irreversibly lowered in dielectric constant with light irradiation. When the circuit board having such a configuration is manufactured, as shown in FIG. 2, a plurality of signal wirings 2a to be the wiring layer 2 are formed in parallel on one surface of the insulating layer 1, and these A method of irradiating a laser beam 4 having a predetermined wavelength from above the one surface side of the insulating layer 1 on which the signal wiring 2a is formed is employed. The ground layer 3 is not limited to a planar ground electrode. For example, the ground layer 3 may not be planar but may be a linear ground electrode corresponding to each of the signal wirings 2a. Of course, the power supply electrode may be used instead of the ground electrode.

ところで、本参考例に係る回路基板の構成を採用している際は、近接配置された信号配線2aのそれぞれ同士間で発生するクロストークノイズを抑制することが可能となるが、以下、図3を参照しながらクロストークノイズの抑制が可能となる理由を説明する。まず、クロストークノイズは隣接して配置された信号配線2a同士間の容量に比例するというのが一般的な事実であり、図示省略しているが、平行配置された平板同士の間に誘電体を挟み込んでいるときの容量は、平板面積をS、平板間距離をd、誘電体の有する比誘電率をεとした場合、εS/dでもって表されることになる。しかしながら、容量がεS/dで表されるのは、平板の縁による影響を考慮する必要がなくて平板間の電場が一様になっていると仮定できる場合だけであり、図3で示すように、平行配置された平板105の端部領域では電場が零となり得ないのが実際である。なお、図3における矢印は電気力線を示している。   By the way, when the configuration of the circuit board according to the present reference example is adopted, it is possible to suppress the crosstalk noise generated between the signal wirings 2a arranged in proximity to each other. The reason why the crosstalk noise can be suppressed will be described with reference to FIG. First, it is a general fact that the crosstalk noise is proportional to the capacitance between the signal wirings 2a arranged adjacent to each other, and although not shown, a dielectric is provided between the parallel arranged flat plates. The capacity when sandwiching is expressed by εS / d, where S is the plate area, d is the distance between the plates, and ε is the relative dielectric constant of the dielectric. However, the capacity is expressed as εS / d only when it is possible to assume that the electric field between the plates is uniform without considering the influence of the edges of the plates, as shown in FIG. In fact, in the end region of the flat plate 105 arranged in parallel, the electric field cannot be zero. Note that the arrows in FIG. 3 indicate lines of electric force.

すなわち、平行配置された平板105の縁の影響は、ファイマン物理学 電磁気学(宮島龍興著,1982年第3巻p.65〜80)にも詳述されているところであるが、この文献においては、平行配置された平板105の他端部領域107では電荷密度がいくらか増すことになり、これら間における容量が縁の影響を考慮しない場合に比べて大きくなるため、近似的には平板間距離dを3/8だけ延長した数値を用いて容量の計算を行うことが説明されている。そこで、このことを考慮したうえで信号配線2a同士間における静電容量を考えると、図1で示した構成の回路基板が備える信号配線2a間に発生する容量は、図2で示した構成とされて光照射が実行されなかった回路基板が備えている信号配線2a間に発生する容量よりも小さいことになる。   That is, the influence of the edge of the parallel plate 105 is also described in detail in Feiman physics and electromagnetism (written by Miyajima Tatsuoki, 1982, Vol. 3, p. 65-80). Is that the charge density is somewhat increased in the other end region 107 of the flat plate 105 arranged in parallel, and the capacitance between them is larger than in the case where the influence of the edge is not taken into account. It is described that the capacity is calculated using a numerical value obtained by extending d by 3/8. Therefore, considering this and considering the electrostatic capacitance between the signal wirings 2a, the capacitance generated between the signal wirings 2a included in the circuit board having the configuration shown in FIG. 1 is the same as that shown in FIG. Therefore, the capacitance is smaller than the capacity generated between the signal wirings 2a included in the circuit board that is not irradiated with light.

なぜなら、本参考例に係る回路基板、つまり、図1で示すように、信号配線2aのそれぞれと接地層3とで挟まれた絶縁層1の第1領域1aよりも、これらの間に位置する絶縁層1の第2領域1bの方が低誘電率化させられた回路基板と、その製造方法を説明する図2で示された回路基板、つまり、光照射が行われずに絶縁層1の全体が同一比誘電率のままとなっている回路基板との相違点は、図3で示した平板105の他端部領域107における誘電率の違いだけであると考えられ、この領域における比誘電率が小さいほど信号配線2a間で発生する配線間容量が小さくなるからである。従って、本参考例に係る回路基板であれば、近接配置された信号配線2a同士間に位置する絶縁層1の第2領域1bがその第1領域1aよりも低誘電率化されている結果、これらの信号配線2a同士間に発生する寄生成分、特には、配線間容量が低減されることになり、クロストークノイズが抑制されることになる。   This is because the circuit board according to this reference example, that is, the first region 1a of the insulating layer 1 sandwiched between each of the signal wirings 2a and the ground layer 3, as shown in FIG. The circuit board in which the second region 1b of the insulating layer 1 has a lower dielectric constant and the circuit board shown in FIG. 2 for explaining the manufacturing method, that is, the entire insulating layer 1 without being irradiated with light. 3 is considered to be only a difference in dielectric constant in the other end region 107 of the flat plate 105 shown in FIG. This is because the wiring capacity generated between the signal wirings 2a is smaller as the value is smaller. Therefore, in the case of the circuit board according to this reference example, the second region 1b of the insulating layer 1 located between the adjacent signal wirings 2a has a lower dielectric constant than the first region 1a. Parasitic components generated between these signal wirings 2a, in particular, inter-wiring capacitance is reduced, and crosstalk noise is suppressed.

(実施の形態1)
図4は実施の形態1に係る回路基板の構成を簡略化して示す断面図、図5はその製造方法を示す工程断面図、図6は製造方法の変形手順を示す工程断面図であり、図7は変形例構成とされた回路基板によってもクロストークノイズの抑制が可能となる理由を説明するための説明図である。なお、本実施の形態にあっては回路基板が1層構造であるとしているが、1層構造に限定されることはなく、2層以上の層数構造とされた回路基板であってもよいことは勿論である。
(Embodiment 1)
4 is a simplified cross-sectional view showing the configuration of the circuit board according to the first embodiment, FIG. 5 is a process cross-sectional view showing the manufacturing method, and FIG. 6 is a process cross-sectional view showing a modification procedure of the manufacturing method. 7 is an explanatory diagram for explaining the reason why crosstalk noise can be suppressed even by a circuit board having a modified configuration. In the present embodiment, the circuit board has a single-layer structure. However, the circuit board is not limited to a single-layer structure, and may be a circuit board having a two-layer or more layer structure. Of course.

本実施の形態に係る回路基板は、図4で示すように、ガラスエポキシやガラスセラミック、あるいは、樹脂成分などのような誘電体材料を用いて形成され、かつ、少なくとも上下一対となる位置に配置された絶縁層11a,11bと、これらの絶縁層11a,11b同士間に介装された配線層12とを備えて構成されたものであり、絶縁層11a,11bでもって挟み込まれた配線層12は、並列配置された複数の信号配線12aを具備している。そして、これら信号配線12aのそれぞれ同士間には、絶縁層11a,11bよりも低誘電率化された配線間絶縁部12bが設けられている。ところで、このような構成とされた回路基板は、図5で示すような手順からなる方法を採用したうえで製造される。   As shown in FIG. 4, the circuit board according to the present embodiment is formed using a dielectric material such as glass epoxy, glass ceramic, or a resin component, and is disposed at least in a pair of positions. Insulating layers 11a and 11b and a wiring layer 12 interposed between these insulating layers 11a and 11b, and a wiring layer 12 sandwiched between the insulating layers 11a and 11b Includes a plurality of signal wires 12a arranged in parallel. An inter-wiring insulating portion 12b having a lower dielectric constant than the insulating layers 11a and 11b is provided between the signal wirings 12a. By the way, the circuit board having such a configuration is manufactured after adopting a method including a procedure as shown in FIG.

まず、ガラスエポキシなどのような第1の誘電体材料からなり、下側に位置する第1絶縁層11aを形成し、かつ、この第1絶縁層11a上に配線用導体13を積層して被着させた後、配線用導体13上にレジスト層14を形成したうえ、図5(a)で示すように、このレジスト層14における配線間絶縁部12bと対応する位置毎に開口14aを形成する。引き続き、レジスト層14を介したうえで配線用導体13をエッチングすると、図5(b)で示すように、並列配置されて配線層12となる複数の信号配線12aが形成される。つぎに、第1絶縁層11aを形成している第1の誘電体材料よりも比誘電率が小さい誘電体材料、例えば、エポキシ樹脂のみからなる第2の誘電体材料15を用意したうえ、図5(c)で示すように、レジスト層14をも含む第1絶縁層11a上を第2の誘電体材料15でもって全面的に覆った後、レジスト層14を除去すると、図5(d)で示すように、第1絶縁層11a上に並列配置された信号配線12a同士間には、第1絶縁層11aよりも低誘電率化された配線間絶縁部12bが設けられたことになる。   First, a first insulating layer 11a made of a first dielectric material such as glass epoxy is formed, and a wiring conductor 13 is laminated on the first insulating layer 11a. After the deposition, a resist layer 14 is formed on the wiring conductor 13, and an opening 14a is formed at each position corresponding to the inter-wiring insulating portion 12b in the resist layer 14 as shown in FIG. . Subsequently, when the wiring conductor 13 is etched through the resist layer 14, a plurality of signal wirings 12a that are arranged in parallel and become the wiring layer 12 are formed as shown in FIG. 5B. Next, a dielectric material having a relative dielectric constant smaller than that of the first dielectric material forming the first insulating layer 11a, for example, a second dielectric material 15 made of only epoxy resin is prepared. As shown in FIG. 5C, after covering the entire surface of the first insulating layer 11a including the resist layer 14 with the second dielectric material 15, the resist layer 14 is removed. As shown, the inter-wiring insulating portion 12b having a lower dielectric constant than that of the first insulating layer 11a is provided between the signal wirings 12a arranged in parallel on the first insulating layer 11a.

その後、図示省略するが、第1絶縁層11aと同一である第1の誘電体材料を用いたうえで配線層12上に第2絶縁層11bを形成すれば、図4で示した回路基板が製造されたことになる。なお、第1の誘電体材料がガラスエポキシなどであり、第2の誘電体材料15がエポキシ樹脂である必然性があるわけではなく、例えば、第1の誘電体材料がセラミックなどのような無機材料である場合には、多孔質で絶縁性の無機材料を第2の誘電体材料15とすることが可能である。そして、本実施の形態に係る構成とされた回路基板であれば、絶縁層11a,11b間に介装された配線層12となる信号配線12aのそれぞれ同士間に対し、絶縁層11a,11bよりも低誘電率化された配線間絶縁部12bが介装されているので、近接配置された信号配線12a同士間で発生する配線間容量が低減されることになり、クロストークノイズが抑制されることとなる。また、このような構成であれば、多層構造化された回路基板を容易に製造し得るという利点も確保される。   Thereafter, although not shown in the drawing, if the second dielectric layer 11b is formed on the wiring layer 12 after using the first dielectric material which is the same as the first insulating layer 11a, the circuit board shown in FIG. It will be manufactured. Note that the first dielectric material is not necessarily glass epoxy and the second dielectric material 15 is necessarily an epoxy resin. For example, the first dielectric material is an inorganic material such as ceramic. In this case, a porous and insulating inorganic material can be used as the second dielectric material 15. In the case of the circuit board having the configuration according to the present embodiment, the signal wirings 12a serving as the wiring layers 12 interposed between the insulating layers 11a and 11b are more than the insulating layers 11a and 11b. In addition, since the inter-wiring insulating portion 12b having a low dielectric constant is interposed, the inter-wiring capacitance generated between the adjacent signal wirings 12a is reduced, and crosstalk noise is suppressed. It will be. Such a configuration also ensures the advantage that a multilayered circuit board can be easily manufactured.

ところで、本実施の形態にあっては、図5で示したような手順からなる製造方法を採用するとしているが、このような製造方法に限られることはなく、図6のような手順からなる製造方法を採用して回路基板を製造することも可能である。従って、以下、図6を参照しながら、回路基板を製造する方法の変形手順を説明する。なお、この図6において、図4及び図5と互いに同一または相当する部分には同一符号を付している。   By the way, in the present embodiment, the manufacturing method having the procedure as shown in FIG. 5 is adopted. However, the manufacturing method is not limited to such a method, and the procedure as shown in FIG. 6 is used. It is also possible to manufacture a circuit board by employing a manufacturing method. Therefore, hereinafter, a modified procedure of the method of manufacturing a circuit board will be described with reference to FIG. In FIG. 6, the same or corresponding parts as those in FIGS. 4 and 5 are denoted by the same reference numerals.

まず、光照射に伴ってパターニングされ、かつ、低誘電率化する樹脂組成物、例えば、光照射に伴って硬化する樹脂組成物からなる誘電体材料16を用意し、図6(a)で示すように、用意した誘電体材料16を第1絶縁層11a上に被着して積層する。そして、図6(b)で示すように、誘電体材料16上にマスクフィルム17を積層し、かつ、このマスクフィルム17を介したうえでの光照射を実行すると、光照射に伴う露光及び現像によって誘電体材料16はパターニングされると共に、低誘電率化される。さらに、図6(c)で示すように、誘電体材料16のうちから光照射されなかった部分を除去して開口16aを形成した後、図6(d)で示すように、メッキ法などを採用したうえで誘電体材料16の開口16a内に信号配線12aとなる導体材料を充填する。   First, a resin composition that is patterned with light irradiation and has a low dielectric constant, for example, a dielectric material 16 made of a resin composition that cures with light irradiation is prepared, and is shown in FIG. Thus, the prepared dielectric material 16 is deposited and laminated on the first insulating layer 11a. Then, as shown in FIG. 6B, when a mask film 17 is laminated on the dielectric material 16 and light irradiation is performed through the mask film 17, exposure and development accompanying light irradiation are performed. As a result, the dielectric material 16 is patterned and the dielectric constant is lowered. Further, as shown in FIG. 6C, after removing the portion of the dielectric material 16 that was not irradiated with light to form the opening 16a, as shown in FIG. 6D, a plating method or the like is performed. After the adoption, the conductor material to be the signal wiring 12a is filled into the opening 16a of the dielectric material 16.

すなわち、この際においては、誘電体材料16のうちの光照射された部分のみが除去されずに残存していることになり、この残存している部分が低誘電率化された配線間絶縁部12bであることになる。その後、引き続き、図6(e)で示すように、第1絶縁層11aと同一である誘電体材料を用いたうえで配線層12上に第2絶縁層11bを形成すれば、図4で示した回路基板が製造されたことになる。なお、この際における誘電体材料16としてはジアゾ系化合物を含む樹脂組成物などが一般的であり、このような製造方法を採用した際には、樹脂組成物の露光及び現像によって配線部分をパターニングしているため、従来のエッチングによるパターニングよりもファインパターンを形成できることとなる結果、配線密度を高め得ることになるという利点が確保される。   That is, in this case, only the portion irradiated with light in the dielectric material 16 remains without being removed, and the remaining portion is the inter-wiring insulating portion in which the dielectric constant is reduced. 12b. Subsequently, as shown in FIG. 6E, if the second insulating layer 11b is formed on the wiring layer 12 after using the same dielectric material as that of the first insulating layer 11a, the structure shown in FIG. A circuit board is manufactured. In this case, the dielectric material 16 is generally a resin composition containing a diazo compound, and when such a manufacturing method is adopted, the wiring portion is patterned by exposure and development of the resin composition. Therefore, the fine pattern can be formed rather than the patterning by the conventional etching, and as a result, the advantage that the wiring density can be increased is secured.

さらにまた、本実施の形態に係る回路基板では、絶縁層11a,11b間に介装されたうえで配線層12を構成する信号配線12aのそれぞれ同士間に絶縁層11a,11bよりも低誘電率化された配線間絶縁部12bを設けるとしているが、このような構成に限られることはないのであり、図示省略しているが、以下に説明するような変形例としての構成を採用することも考えられる。つまり、絶縁層11a,11bとなる誘電体材料よりも誘電損失の大きな樹脂組成物を第2の誘電体材料15とし、第2の誘電体材料15である樹脂組成物を信号配線12a間に印刷などによって充填したうえ、この樹脂組成物を配線間絶縁部12bとしてなる構成である。   Furthermore, in the circuit board according to the present embodiment, the dielectric constant lower than that of the insulating layers 11a and 11b between the signal wirings 12a constituting the wiring layer 12 after being interposed between the insulating layers 11a and 11b. However, the present invention is not limited to such a configuration and is not shown in the drawing, but a configuration as a modified example as described below may be adopted. Conceivable. That is, a resin composition having a dielectric loss larger than that of the dielectric material used as the insulating layers 11a and 11b is used as the second dielectric material 15, and the resin composition as the second dielectric material 15 is printed between the signal wirings 12a. In addition, the resin composition is used as the inter-wiring insulating portion 12b.

そして、このような変形例構成とされた回路基板を考えたうえ、この回路基板が備えている信号配線間の状態を電気的な等価回路で表すと、図7で模式化して示すように、端子a,b間における信号伝送経路が、誘電損失に関する抵抗成分R1及び線間容量Cの直列接続と、これら及びリーク電流に関する絶縁抵抗成分R2の並列接続との関係として表される。そのため、図7で示されるような等価回路を回路基板でもって実現されていれば、線間容量Cのインピーダンスが小さいような周波数帯域では、抵抗成分R1が大きくなるにつれて端子a,b間の信号伝送が悪化することとなり、クロストークノイズが抑制されることが理解される。なお、同一の信号配線12a内の信号が伝送される方向にあっては、誘電損失の大きな樹脂組成物からなる配線間絶縁部12bを通過する電界が弱いため、伝送損失の悪化を招く恐れはないことになる。   And considering the circuit board having such a modified configuration, when the state between the signal wirings provided in this circuit board is represented by an electrical equivalent circuit, as schematically shown in FIG. The signal transmission path between the terminals a and b is expressed as a relationship between the series connection of the resistance component R1 and the line capacitance C related to dielectric loss and the parallel connection of these and the insulation resistance component R2 related to leakage current. Therefore, if the equivalent circuit as shown in FIG. 7 is realized with a circuit board, in the frequency band where the impedance of the line capacitance C is small, the signal between the terminals a and b increases as the resistance component R1 increases. It will be understood that transmission will deteriorate and crosstalk noise will be suppressed. In addition, in the direction in which the signal in the same signal wiring 12a is transmitted, the electric field passing through the inter-wiring insulating portion 12b made of a resin composition having a large dielectric loss is weak, so there is a risk of causing a deterioration in transmission loss. There will be no.

(実施の形態2)
図8は実施の形態2に係る回路基板の構成を簡略化して示す断面図であり、図9はその製造方法を示す工程断面である。なお、本実施の形態にあっては回路基板が1層構造であるとしているが、1層構造に限定されることはなく、2層以上の層数構造とされた回路基板であってもよいことは勿論である。
(Embodiment 2)
FIG. 8 is a cross-sectional view showing a simplified configuration of the circuit board according to the second embodiment, and FIG. 9 is a process cross-section showing the manufacturing method. In the present embodiment, the circuit board has a single-layer structure. However, the circuit board is not limited to a single-layer structure, and may be a circuit board having a two-layer or more layer structure. Of course.

本実施の形態に係る回路基板は、図8で示すように、上下一対である絶縁層21a,21bと、これらの絶縁層21a,21b同士間に介装された配線層22とを備えて構成されたものであり、配線層22は並列配置されてなる複数の信号配線22aを具備している。そして、配線層22となる信号配線22aのそれぞれ同士間には、絶縁層21a,21bよりも低誘電率化された配線間絶縁部22bが設けられている。すなわち、ここでの絶縁層21a,21bは、加圧及び加熱に伴って低粘度化するエポキシ樹脂などの第1樹脂成分と、第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しないガラス繊維やアラミド不織繊維などである固形成分、つまり、第1樹脂成分よりも強固な第2樹脂成分または無機成分とを含有してなる樹脂組成物である誘電体材料を用いて形成されたものである一方、配線間絶縁部22bは、絶縁層21a,21bとなる誘電体材料に含有された第1樹脂成分のみを用いて形成されたものとなっている。   As shown in FIG. 8, the circuit board according to the present embodiment includes a pair of upper and lower insulating layers 21a and 21b and a wiring layer 22 interposed between the insulating layers 21a and 21b. The wiring layer 22 includes a plurality of signal wirings 22a arranged in parallel. An inter-wiring insulating portion 22b having a lower dielectric constant than that of the insulating layers 21a and 21b is provided between the signal wirings 22a serving as the wiring layers 22. That is, the insulating layers 21a and 21b here have a first resin component such as an epoxy resin that decreases in viscosity with pressurization and heating, and a relative dielectric constant larger than that of the first resin component, so Accordingly, a dielectric that is a resin composition comprising a solid component such as glass fiber or aramid nonwoven fiber that does not decrease in viscosity, that is, a second resin component or an inorganic component stronger than the first resin component On the other hand, the inter-wiring insulating portion 22b is formed using only the first resin component contained in the dielectric material to be the insulating layers 21a and 21b.

ところで、このような構成とされた回路基板は、図9で示すような手順からなる方法を採用したうえで製造される。まず、加圧及び加熱に伴って低粘度化する第1樹脂成分と、この第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しない第2樹脂成分または無機成分である固形成分とを含有してなる誘電体材料を用いたうえで第1絶縁層21aを形成した後、第1絶縁層21aの一面(図では、上面)上に複数の信号配線22aをパターン形成する。すると、これら信号配線22aのそれぞれ間には、図9(a)で示すような空隙23が生じていることになる。引き続き、図9(b)で示すように、減圧条件下で、第1絶縁層と同一の誘電体材料からなる第2絶縁層21bを、信号配線22aが形成された第1絶縁層21a上に積層して形成する。   By the way, the circuit board having such a structure is manufactured after adopting a method including a procedure as shown in FIG. First, a first resin component that decreases in viscosity with pressurization and heating, and a second resin component or inorganic that has a relative dielectric constant greater than that of the first resin component and does not decrease in viscosity with pressurization and heating After forming a first insulating layer 21a using a dielectric material containing a solid component as a component, a plurality of signal wirings 22a are formed on one surface (the upper surface in the figure) of the first insulating layer 21a. Form a pattern. Then, a gap 23 as shown in FIG. 9A is generated between each of these signal wirings 22a. Subsequently, as shown in FIG. 9B, the second insulating layer 21b made of the same dielectric material as the first insulating layer is formed on the first insulating layer 21a on which the signal wiring 22a is formed under reduced pressure conditions. It is formed by stacking.

そして、第2絶縁層21bを形成するに際しては、第1樹脂成分のみが低粘度化し、固形成分は低粘度化しないような加圧及び加熱条件を採用することが実行される。すると、第1及び第2絶縁層21a,21bからは低粘度化した第1樹脂成分が染み出してくることとなり、染み出してきた第1樹脂成分は空隙23内に充填されたうえで配線間絶縁部22bとなる。その結果、絶縁層21a,21bでもって挟み込まれたうえで配線層22となる信号配線22aのそれぞれ同士間には、絶縁層21a,21bよりも低誘電率化された配線間絶縁部22bが設けられる。   And when forming the 2nd insulating layer 21b, it is performed to employ | adopt the pressurization and heating conditions which only a 1st resin component makes viscosity low, and a solid component does not make viscosity low. Then, the low-viscosity first resin component oozes out from the first and second insulating layers 21a and 21b, and the oozed first resin component is filled in the gaps 23 and between the wirings. It becomes the insulation part 22b. As a result, an inter-wiring insulating portion 22b having a dielectric constant lower than that of the insulating layers 21a and 21b is provided between the signal wirings 22a that are sandwiched by the insulating layers 21a and 21b and become the wiring layer 22. It is done.

このような構成とされた回路基板であれば、絶縁層21a,21b間に介装されて配線層22となる信号配線22aのそれぞれ同士間に対し、絶縁層21a,21bよりも低誘電率化された配線間絶縁部22bが設けられているため、近接配置された信号配線21a同士間で発生する配線間容量が低減されることとなる結果、クロストークノイズが抑制されるという利点が確保される。また、この構成を採用している際には、多層構造化された回路基板をも容易に製造し得ることとなる。   In the case of the circuit board having such a configuration, the dielectric constant is lower than that of the insulating layers 21a and 21b with respect to each other of the signal wirings 22a which are interposed between the insulating layers 21a and 21b and become the wiring layers 22. Since the inter-wiring insulating portion 22b is provided, the inter-wiring capacitance generated between the adjacent signal wirings 21a is reduced. As a result, the advantage that crosstalk noise is suppressed is ensured. The In addition, when this configuration is adopted, a circuit board having a multilayer structure can be easily manufactured.

(実施の形態3)
図10は実施の形態3に係る回路基板の構成を簡略化して示す断面図であり、図11はその製造方法を示す工程断面である。なお、本実施の形態にあっては回路基板が1層構造であるとしているが、1層構造に限定されることはなく、2層以上の層数構造とされた回路基板であってもよいことは勿論である。
(Embodiment 3)
FIG. 10 is a cross-sectional view showing a simplified configuration of the circuit board according to the third embodiment, and FIG. 11 is a process cross-section showing the manufacturing method. In the present embodiment, the circuit board has a single-layer structure. However, the circuit board is not limited to a single-layer structure, and may be a circuit board having a two-layer or more layer structure. Of course.

本実施の形態に係る回路基板は、図10で示すように、上下一対の絶縁層31a,31bと、これらの絶縁層31a,31b同士間に介装された配線層32とを具備しており、配線層32は並列配置されてなる複数の信号配線32aを具備している。そして、配線層32となる信号配線32aのそれぞれ同士間には、絶縁層31a,31bよりも低誘電率化された配線間絶縁部32bが設けられている。すなわち、ここでの絶縁層31a,31bは、ガラスエポキシやガラスセラミックなどのような誘電体材料を用いたうえで形成されており、また、配線間絶縁部32bは、絶縁層31a,31bと同様の誘電体材料に対して比誘電率の小さい微粒子、例えば、テフロン(登録商標)粒や中空球形状とされたセラミック粒などのような微粒子が添加されたものとなっている。   As shown in FIG. 10, the circuit board according to the present embodiment includes a pair of upper and lower insulating layers 31a and 31b and a wiring layer 32 interposed between the insulating layers 31a and 31b. The wiring layer 32 includes a plurality of signal wirings 32a arranged in parallel. An inter-wiring insulating portion 32b having a lower dielectric constant than the insulating layers 31a and 31b is provided between the signal wirings 32a serving as the wiring layers 32. That is, the insulating layers 31a and 31b here are formed using a dielectric material such as glass epoxy or glass ceramic, and the inter-wiring insulating portion 32b is the same as the insulating layers 31a and 31b. Fine particles having a small relative dielectric constant, for example, fine particles such as Teflon (registered trademark) particles and ceramic particles having a hollow sphere shape are added to the dielectric material.

この回路基板は、図11で示すように、つぎのような手順からなる方法によって製造される。まず、ガラスエポキシやガラスセラミックなどのような第1の誘電体材料を用いたうえで下側に配置される第1絶縁層31aを形成した後、この第1絶縁層31aの一面(図では、上面)上に複数の信号配線32aをパターン形成する。すると、これら信号配線32aのそれぞれ間には、図11(a)で示すような空隙33が生じていることになる。そこで、第1の誘電体材料よりも低誘電率化された第2の誘電体材料、つまり、比誘電率の小さい微粒子が添加されてなる第2の誘電体材料34を用意し、信号配線32aが形成された第1絶縁層31aの一面上に対して第2の誘電体材料34を印刷すると、図11(b)で示すように、信号配線32aのそれぞれ間に生じていた空隙33には第2の誘電体材料34が充填されたことになる。   As shown in FIG. 11, this circuit board is manufactured by a method comprising the following procedure. First, after using the first dielectric material such as glass epoxy or glass ceramic and forming the first insulating layer 31a disposed on the lower side, one surface of the first insulating layer 31a (in the figure, A plurality of signal wirings 32a are formed on the upper surface). Then, a gap 33 as shown in FIG. 11A is generated between each of these signal wirings 32a. Therefore, a second dielectric material having a dielectric constant lower than that of the first dielectric material, that is, a second dielectric material 34 to which fine particles having a small relative dielectric constant are added is prepared, and the signal wiring 32a is prepared. When the second dielectric material 34 is printed on one surface of the first insulating layer 31a on which is formed, as shown in FIG. 11B, in the gaps 33 generated between the signal wirings 32a, The second dielectric material 34 is filled.

そして、空隙33に対して充填された第2の誘電体材料34は、絶縁層31aよりも低誘電率化された配線間絶縁部32bであることになり、引き続き、第1絶縁層31aと同一である第1の誘電体材料を用いたうえで信号配線32a及び配線間絶縁部32bからなる配線層32上に第2絶縁層31bを形成すれば、図10で示した回路基板が製造されたことになる。すなわち、このような構成の回路基板であれば、絶縁層31a,31b間に介装されて配線層32となる信号配線32aのそれぞれ同士間に対し、絶縁層31a,31bよりも低誘電率化された配線間絶縁部32bが介装されているので、近接配置された信号配線32a同士間で発生する配線間容量が低減されることになり、クロストークノイズが抑制されることとなる。また、このような構成であれば、多層構造化された回路基板を容易に製造し得るという利点も確保される。   Then, the second dielectric material 34 filled in the gap 33 is the inter-wiring insulating portion 32b having a lower dielectric constant than that of the insulating layer 31a, and continues to be the same as the first insulating layer 31a. When the second insulating layer 31b is formed on the wiring layer 32 including the signal wiring 32a and the inter-wiring insulating portion 32b after using the first dielectric material, the circuit board shown in FIG. 10 is manufactured. It will be. That is, in the case of the circuit board having such a configuration, the dielectric constant of the signal wirings 32a interposed between the insulating layers 31a and 31b and serving as the wiring layer 32 is lower than that of the insulating layers 31a and 31b. Since the inter-wiring insulating portion 32b is interposed, the inter-wiring capacitance generated between the adjacent signal wirings 32a is reduced, and crosstalk noise is suppressed. Such a configuration also ensures the advantage that a multilayered circuit board can be easily manufactured.

ところで、本実施の形態にあっては、配線間絶縁部32bとなる誘電体材料、つまり、絶縁層31a,31bとなる誘電体材料よりも低誘電率化された誘電体材料が比誘電率の小さい微粒子を添加したものであるとしているが、このような誘電体材料を用いる必然性があるわけではなく、図示省略しているが、信号配線32aのそれぞれ間に生じた空隙33に対し、絶縁層31a,31bとなる誘電体材料と同等の誘電体材料を充填しておき、比誘電率の小さい微粒子を溶射などのような方法を採用したうえで注入することを行っても、図10で示したのと同様の回路基板が容易に製造される。そして、このような手順に従って製造された回路基板であっても、クロストークノイズが抑制されることは勿論である。   By the way, in the present embodiment, the dielectric material that becomes the inter-wiring insulating portion 32b, that is, the dielectric material that has a lower dielectric constant than the dielectric material that becomes the insulating layers 31a and 31b has a relative dielectric constant. Although it is assumed that small fine particles are added, such a dielectric material is not necessarily used. Although not shown, an insulating layer is formed against the gap 33 formed between each of the signal wirings 32a. FIG. 10 shows a case where a dielectric material equivalent to the dielectric materials 31a and 31b is filled and fine particles having a small relative dielectric constant are injected after adopting a method such as thermal spraying. A circuit board similar to the above is easily manufactured. And even if it is a circuit board manufactured according to such a procedure, of course, crosstalk noise is suppressed.

参考例に係る回路基板の構成を簡略化して示す断面図である。It is sectional drawing which simplifies and shows the structure of the circuit board which concerns on a reference example. その製造方法を示す工程断面である。It is process cross section which shows the manufacturing method. クロストークノイズの抑制が可能となる理由を説明するための説明図である。It is explanatory drawing for demonstrating the reason which suppression of crosstalk noise becomes possible. 実施の形態1に係る回路基板の構成を簡略化して示す断面図である。2 is a cross-sectional view showing a simplified configuration of a circuit board according to Embodiment 1. FIG. その製造方法を示す工程断面図である。It is process sectional drawing which shows the manufacturing method. その製造方法の変形手順を示す工程断面図である。It is process sectional drawing which shows the deformation | transformation procedure of the manufacturing method. 変形例構成とされた回路基板によってもクロストークノイズの抑制が可能となる理由を説明するための説明図である。It is explanatory drawing for demonstrating the reason which suppression of crosstalk noise is attained also by the circuit board made into the modification example structure. 実施の形態2に係る回路基板の構成を簡略化して示す断面図である。FIG. 6 is a cross-sectional view showing a simplified configuration of a circuit board according to a second embodiment. その製造方法を示す工程断面である。It is process cross section which shows the manufacturing method. 実施の形態3に係る回路基板の構成を簡略化して示す断面図である。FIG. 6 is a cross-sectional view showing a simplified configuration of a circuit board according to a third embodiment. その製造方法を示す工程断面である。It is process cross section which shows the manufacturing method. 従来の形態に係る回路基板の構成を簡略化して示す断面図である。It is sectional drawing which simplifies and shows the structure of the circuit board which concerns on the conventional form.

符号の説明Explanation of symbols

11a,11b,21a,21b,31a,31b 絶縁層
12,22,32 配線層
12a,22a,32a 信号配線
12b,22b,32b 配線間絶縁部
11a, 11b, 21a, 21b, 31a, 31b Insulating layer 12, 22, 32 Wiring layer 12a, 22a, 32a Signal wiring 12b, 22b, 32b Insulating part between wirings

Claims (6)

絶縁層と、これらの絶縁層同士間に介装された配線層とを備えて構成された回路基板であって、
配線層となる信号配線のそれぞれ同士間には、絶縁層よりも低誘電率化された配線間絶縁部が設けられていることを特徴とする回路基板。
A circuit board comprising an insulating layer and a wiring layer interposed between these insulating layers,
A circuit board characterized in that an inter-wiring insulating portion having a lower dielectric constant than that of an insulating layer is provided between signal wirings serving as wiring layers.
請求項1に記載した回路基板であって、
絶縁層は、加圧及び加熱に伴って低粘度化する第1樹脂成分と、第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しない第2樹脂成分または無機成分とを含有した誘電体材料から形成されたものであり、かつ、配線間絶縁部は、絶縁層となる誘電体材料に含有された第1樹脂成分のみから形成されたものであることを特徴とする回路基板。
The circuit board according to claim 1,
The insulating layer includes a first resin component that decreases in viscosity with pressurization and heating, and a second resin component that has a relative dielectric constant greater than that of the first resin component and does not decrease in viscosity with pressurization and heating, or It is formed from a dielectric material containing an inorganic component, and the inter-wiring insulating portion is formed only from the first resin component contained in the dielectric material that becomes the insulating layer. Feature circuit board.
請求項1に記載した回路基板であって、
配線間絶縁部は、絶縁層となる誘電体材料に比誘電率の小さい微粒子を添加して形成されたものであることを特徴とする回路基板。
The circuit board according to claim 1,
The circuit board, wherein the inter-wiring insulating portion is formed by adding fine particles having a small relative dielectric constant to a dielectric material to be an insulating layer.
光照射に伴って低誘電率化する誘電体材料を絶縁層上に積層する工程と、積層された誘電体材料を光照射に伴ってパターニングすると共に低誘電率化したうえで配線間絶縁部を形成する工程と、配線間絶縁部のそれぞれ同士間に信号配線を形成する工程とを含んでいることを特徴とする回路基板の製造方法。   A process of laminating a dielectric material whose dielectric constant is lowered with light irradiation on the insulating layer, and patterning the laminated dielectric material with light irradiation and lowering the dielectric constant, A method for manufacturing a circuit board, comprising: a step of forming; and a step of forming a signal wiring between each of the inter-wiring insulating portions. 加圧及び加熱に伴って低粘度化する第1樹脂成分と、第1樹脂成分よりも比誘電率が大きくて加圧及び加熱に伴っては低粘度化しない第2樹脂成分または無機成分とを含有してなる誘電体材料からなる第1絶縁層を形成する工程と、第1絶縁層上に複数の信号配線を形成する工程と、第1絶縁層と同一の誘電体材料からなる第2絶縁層を信号配線が形成された第1絶縁層上に積層して形成する工程とを含んでおり、第2絶縁層を形成する工程では、第1樹脂成分のみが低粘度化する加圧及び加熱条件を採用していることを特徴とする回路基板の製造方法。   A first resin component that decreases in viscosity with pressurization and heating, and a second resin component or inorganic component that has a relative dielectric constant greater than that of the first resin component and does not decrease in viscosity with pressurization and heating. A step of forming a first insulating layer made of the contained dielectric material, a step of forming a plurality of signal wirings on the first insulating layer, and a second insulation made of the same dielectric material as the first insulating layer Forming a layer on the first insulating layer on which the signal wiring is formed, and in the step of forming the second insulating layer, pressurization and heating in which only the first resin component is reduced in viscosity A method of manufacturing a circuit board, characterized by adopting conditions. 誘電体材料からなる絶縁層上に複数の信号配線を形成する工程と、絶縁層と同一の誘電体材料を信号配線のそれぞれ同士間に充填して配線間絶縁部を形成する工程と、絶縁層となる誘電体材料よりも比誘電率の小さい微粒子を配線間絶縁部に注入する工程とを含んでいることを特徴とする回路基板の製造方法。   A step of forming a plurality of signal wirings on an insulating layer made of a dielectric material, a step of filling the same dielectric material between the signal wirings with each other to form an inter-wiring insulating portion, and an insulating layer And a step of injecting fine particles having a relative dielectric constant smaller than that of the dielectric material into the inter-wiring insulating portion.
JP2008314404A 2008-12-10 2008-12-10 Circuit board manufacturing method Expired - Lifetime JP4728384B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008314404A JP4728384B2 (en) 2008-12-10 2008-12-10 Circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314404A JP4728384B2 (en) 2008-12-10 2008-12-10 Circuit board manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15339499A Division JP4259673B2 (en) 1999-06-01 1999-06-01 Circuit board and manufacturing method thereof

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2010174473A Division JP2010245573A (en) 2010-08-03 2010-08-03 Circuit board and method of manufacturing the same
JP2011035871A Division JP4818473B2 (en) 2011-02-22 2011-02-22 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2009055071A true JP2009055071A (en) 2009-03-12
JP4728384B2 JP4728384B2 (en) 2011-07-20

Family

ID=40505784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314404A Expired - Lifetime JP4728384B2 (en) 2008-12-10 2008-12-10 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP4728384B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226034A (en) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 Wiring board

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131585A (en) * 1984-11-30 1986-06-19 株式会社東芝 Wiring board
JPH04146684A (en) * 1990-10-08 1992-05-20 Matsushita Electric Ind Co Ltd Circuit board and manufacture thereof
JPH0864679A (en) * 1994-05-27 1996-03-08 Texas Instr Inc <Ti> Porous dielectric for reducing line capacity
JPH08157621A (en) * 1994-12-08 1996-06-18 Japan Gore Tex Inc Prepreg, printed board using the same and cover lay film
JPH08213762A (en) * 1992-06-08 1996-08-20 Nec Corp Wiring board with low permittivity
JPH09321176A (en) * 1996-03-27 1997-12-12 Toshiba Corp Semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61131585A (en) * 1984-11-30 1986-06-19 株式会社東芝 Wiring board
JPH04146684A (en) * 1990-10-08 1992-05-20 Matsushita Electric Ind Co Ltd Circuit board and manufacture thereof
JPH08213762A (en) * 1992-06-08 1996-08-20 Nec Corp Wiring board with low permittivity
JPH0864679A (en) * 1994-05-27 1996-03-08 Texas Instr Inc <Ti> Porous dielectric for reducing line capacity
JPH08157621A (en) * 1994-12-08 1996-06-18 Japan Gore Tex Inc Prepreg, printed board using the same and cover lay film
JPH09321176A (en) * 1996-03-27 1997-12-12 Toshiba Corp Semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015226034A (en) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 Wiring board

Also Published As

Publication number Publication date
JP4728384B2 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
JP6478309B2 (en) Multilayer substrate and method for manufacturing multilayer substrate
TWI495416B (en) Multilayered substrate
KR101522786B1 (en) Multilayered substrate and method of manufacturing the same
JP5756958B2 (en) Multilayer circuit board
JP2005183949A (en) Printed circuit board of low crosstalk noise and its manufacturing method
JP4848490B2 (en) Transmission line, wiring board having the same, and semiconductor device
JP5660123B2 (en) Structure, wiring board, and method of manufacturing wiring board
TWI492673B (en) Circuit board
JP6259813B2 (en) Resin multilayer substrate and method for producing resin multilayer substrate
TWI608770B (en) Flexible print circuit board and method for manufacturing same
WO2012029213A1 (en) Circuit board and electronic device
TWI469698B (en) Circuit structure and manufacturing method thereof
TWI678952B (en) Circuit board structure and manufacturing method thereof
JP4259673B2 (en) Circuit board and manufacturing method thereof
JP5311669B2 (en) Wiring board
JP4830539B2 (en) Multilayer printed circuit board
JP2010245573A (en) Circuit board and method of manufacturing the same
JP4728384B2 (en) Circuit board manufacturing method
JP4818473B2 (en) Circuit board manufacturing method
JP2011165824A (en) Semiconductor apparatus
KR20120101302A (en) Method of manufacturing wiring board
KR101872525B1 (en) Printed circuit board and method for manufacturing the same
JP2012168342A (en) Method for manufacturing wiring board
US11452202B2 (en) Radio frequency filtering of printed wiring board direct current distribution layer
JP5660124B2 (en) Structure and wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110414

R150 Certificate of patent or registration of utility model

Ref document number: 4728384

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

EXPY Cancellation because of completion of term