JP2009043919A - Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product - Google Patents

Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product Download PDF

Info

Publication number
JP2009043919A
JP2009043919A JP2007206992A JP2007206992A JP2009043919A JP 2009043919 A JP2009043919 A JP 2009043919A JP 2007206992 A JP2007206992 A JP 2007206992A JP 2007206992 A JP2007206992 A JP 2007206992A JP 2009043919 A JP2009043919 A JP 2009043919A
Authority
JP
Japan
Prior art keywords
chamber
plasma processing
dry etching
side wall
wall member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007206992A
Other languages
Japanese (ja)
Inventor
Shigehisa Tanaka
重久 田中
Takeshi Kawamura
武志 川村
Tomoyuki Fukuda
智之 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007206992A priority Critical patent/JP2009043919A/en
Publication of JP2009043919A publication Critical patent/JP2009043919A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost plasma processing device capable of suppressing abnormal discharge and reducing production of particles, a semiconductor manufacturing device using the same, and a manufacturing method of a plate type product. <P>SOLUTION: The plasma processing device which has a chamber and generates plasma of gas introduced in the chamber to perform plasma processing on a semiconductor wafer (an object to be processed) installed in the chamber is characterized in that a connection portion between an upper member 2 and a side wall member 3 provided above and peripherally outside the chamber is formed in a curved shape having its center of curvature set inside the chamber. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体基板やガラス基板などの被処理物にプラズマ処理を行うプラズマ処理装置、及びこれを用いた半導体製造装置、並びに板状の製品の製造方法に関する。   The present invention relates to a plasma processing apparatus for performing plasma processing on an object to be processed such as a semiconductor substrate or a glass substrate, a semiconductor manufacturing apparatus using the same, and a method for manufacturing a plate-like product.

半導体集積回路装置などの半導体装置では、その素子パターン寸法の微細化が年々進みつつあり、製造過程で半導体基板上に付着するパーティクルは歩留りを低下させる要因としてますます深刻化している。また、このようなパーティクルの発生要因には、例えばドライエッチング装置を用いて、半導体基板に対するドライエッチング処理(プラズマエッチング処理)を行った場合に、当該ドライエッチング装置のチャンバー内部での異常放電によるチャンバー構成部材からの発塵が挙げられる。   In semiconductor devices such as semiconductor integrated circuit devices, the element pattern dimensions are becoming finer year by year, and particles adhering to the semiconductor substrate during the manufacturing process are becoming more and more serious as a factor that decreases the yield. In addition, as a cause of the generation of such particles, for example, when dry etching processing (plasma etching processing) is performed on a semiconductor substrate using a dry etching apparatus, a chamber due to abnormal discharge inside the chamber of the dry etching apparatus Examples include dust generation from the constituent members.

以下、図7〜図11を参照して、従来のドライエッチング装置、及びこの従来のドライエッチング装置での異常放電によるパーティクルの問題点について具体的に説明する。   Hereinafter, with reference to FIGS. 7 to 11, a conventional dry etching apparatus and a problem of particles caused by abnormal discharge in the conventional dry etching apparatus will be described in detail.

まず図7及び図8を参照して、従来のドライエッチング装置について具体的に説明する。   First, a conventional dry etching apparatus will be described in detail with reference to FIGS.

図7は従来のドライエッチング装置の要部構成を説明する図であり、図8は上記従来のドライエッチング装置での上部部材と側壁部材との接合部の近傍でのガスの流れを説明する図である。   FIG. 7 is a view for explaining the structure of a main part of a conventional dry etching apparatus, and FIG. It is.

図7において、従来のドライエッチング装置50は、上部部材50aと側壁部材50bとで囲まれるとともに、内部を真空状態で保持可能に構成されたチャンバー50Cを具備している。また、このチャンバー50Cの内部には、下部電極50cと、下部電極50c上に置かれた基部50d1及び円筒状部50d2を有するフォーカスリング50dとが設けられており、被処理物としての半導体ウェハhが円筒状部50d2の内部に載置されるようになっている。そして、従来のドライエッチング装置50では、チャンバー50Cの内部を真空に保持した状態で、当該内部に所定のエッチングガスを導入し、さらに下部電極50cを通じて半導体ウェハhに高周波電力を印加することにより、上部部材50aと半導体ウェハhとの間にプラズマを発生させて、当該半導体ウェハhに対するドライエッチング処理を行うようになっている。   Referring to FIG. 7, a conventional dry etching apparatus 50 includes a chamber 50C that is surrounded by an upper member 50a and a side wall member 50b and configured to be able to hold the inside in a vacuum state. The chamber 50C is provided with a lower electrode 50c and a focus ring 50d having a base 50d1 and a cylindrical portion 50d2 placed on the lower electrode 50c, and a semiconductor wafer h as an object to be processed. Is placed inside the cylindrical portion 50d2. In the conventional dry etching apparatus 50, a predetermined etching gas is introduced into the chamber 50C while keeping the inside of the chamber 50C in a vacuum, and further, high frequency power is applied to the semiconductor wafer h through the lower electrode 50c. Plasma is generated between the upper member 50a and the semiconductor wafer h, and a dry etching process is performed on the semiconductor wafer h.

また、この従来のドライエッチング装置50では、上記エッチングガスは50mTorr程度の圧力でチャンバー50Cの内部に導入されるが、上記ドライエッチング処理の際には、図8に矢印bにて図示するように、上部部材50aの中央付近から導入されたエッチングガスは、側壁部材50bの方向に流れ、当該側壁部材50bに沿ってチャンバー50Cの下方に排気される。このようにエッチングガスが流れるので、従来のドライエッチング装置50では、上部部材50aと側壁部材50bとの接触部である、チャンバー50CのコーナーCrから例えば半径10mm以内の近傍部分で、当該エッチングガスの滞留が起こり易くなっていた。このため、従来のドライエッチング装置50では、コーナーCrにおいて、局所的にプラズマの密度が高くなり易かった。また、従来のドライエッチング装置50では、電界が集中するチャンバー50Cの角部、つまり上部部材50aと側壁部材50bとで直角に構成されているコーナーCrにおいて、電界集中が起こり易くなり、プラズマの密度が高い当該コーナーCrで異常放電が発生し易かった。さらに、従来のドライエッチング装置50では、異常放電が発生すると、側壁部材50bのアルミ母材が露出し、パーティクルPaが半導体ウェハh上に付着した(図7を参照。)。   In this conventional dry etching apparatus 50, the etching gas is introduced into the chamber 50C at a pressure of about 50 mTorr. During the dry etching process, as shown by the arrow b in FIG. The etching gas introduced from near the center of the upper member 50a flows in the direction of the side wall member 50b and is exhausted below the chamber 50C along the side wall member 50b. Since the etching gas flows in this way, in the conventional dry etching apparatus 50, the etching gas is present in the vicinity of the corner Cr of the chamber 50C, for example, within a radius of 10 mm, which is the contact portion between the upper member 50a and the side wall member 50b. The retention was easy to occur. For this reason, in the conventional dry etching apparatus 50, the plasma density tends to increase locally at the corner Cr. Further, in the conventional dry etching apparatus 50, electric field concentration is likely to occur at the corner of the chamber 50C where the electric field concentrates, that is, the corner Cr formed by the upper member 50a and the side wall member 50b at a right angle, and the plasma density is increased. An abnormal discharge was likely to occur at the corner Cr. Further, in the conventional dry etching apparatus 50, when abnormal discharge occurs, the aluminum base material of the side wall member 50b is exposed, and the particles Pa adhere to the semiconductor wafer h (see FIG. 7).

続いて、図9〜図11を参照して、従来のドライエッチング装置50での上記パーティクルPaの問題点を具体的に説明する。尚、以下の説明では、シリコン酸化膜が表面に堆積された半導体ウェハh上に付着したパーティクルPaを例示して説明する。   Next, the problem of the particle Pa in the conventional dry etching apparatus 50 will be specifically described with reference to FIGS. In the following description, the particle Pa attached on the semiconductor wafer h having the silicon oxide film deposited on the surface will be described as an example.

図9は上記従来のドライエッチング装置を使用した場合に半導体ウェハ上に飛散したパーティクルの具体例を説明する図であり、図9(a)及び図9(b)はそれぞれパーティクルの形状及びその元素分析結果を示す図であり、図9(c)及び図9(d)はそれぞれ別のパーティクルの形状及びその元素分析結果を示す図である。図10は上記従来のドライエッチング装置を使用した場合での半導体ウェハ上のパーティクルの飛散分布を説明する図であり、図11は上記従来のドライエッチング装置でのパーティクルの発生トレンドの調査結果の一例を示すグラフである。   FIG. 9 is a diagram for explaining a specific example of particles scattered on a semiconductor wafer when the conventional dry etching apparatus is used, and FIGS. 9A and 9B respectively show the shape of the particle and its elements. FIG. 9C and FIG. 9D are diagrams showing different particle shapes and elemental analysis results, respectively. FIG. 10 is a diagram for explaining the scattering distribution of particles on a semiconductor wafer when the conventional dry etching apparatus is used, and FIG. 11 is an example of the investigation result of the particle generation trend in the conventional dry etching apparatus. It is a graph which shows.

従来のドライエッチング装置50では、例えば図9(a)に“d1”にて示す直径が0.3μm程度の球状のパーティクルPa1、あるいは図9(c)に“d2”にて示す長径が1.0μm程度の楕円状のパーティクルPa2が、上記異常放電にて生じて半導体ウェハhのシリコン酸化膜上に付着する。尚、これらのパーティクルPa1、Pa2は、走査型電子顕微鏡(Scanning Electron Microscope)の撮像画像を図面化したものである。   In the conventional dry etching apparatus 50, for example, a spherical particle Pa1 having a diameter of about 0.3 μm indicated by “d1” in FIG. 9A or a long diameter indicated by “d2” in FIG. Oval particles Pa2 of about 0 μm are generated by the abnormal discharge and adhere on the silicon oxide film of the semiconductor wafer h. These particles Pa1 and Pa2 are obtained by drawing a captured image of a scanning electron microscope (Scanning Electron Microscope).

また、パーティクルPa1、Pa2では、エネルギー分散型X線分析装置(Energy Dispersive X-ray Spectrometer)による分析結果である、図9(b)及び図9(d)にそれぞれ示すように、いずれも「Si」、「O」、及び「Al」が検出されている。これらの検出元素のうち、「Si」と「O」は半導体ウェハh起因の元素であり、「Al」は上記側壁部材50bの組成に由来する、パーティクル自体の成分と考えられる。   Further, in the particles Pa1 and Pa2, as shown in FIG. 9B and FIG. 9D, which are the results of analysis by an energy dispersive X-ray spectrometer, both are “Si”. ”,“ O ”, and“ Al ”are detected. Among these detection elements, “Si” and “O” are elements derived from the semiconductor wafer h, and “Al” is considered to be a component of the particle itself derived from the composition of the side wall member 50b.

また、従来のドライエッチング装置50では、パーティクルPaは半導体ウェハh上に対して均一に飛散するものでなく、上記フォーカスリング50dなどの影響で付着し易い領域と付着し難い領域とが半導体ウェハh上に生じた。すなわち、従来のドライエッチング装置50でプラズマエッチング処理を半導体ウェハhに施した後、当該半導体ウェハhの表面を光学式欠陥検査装置にて検査すると、例えば図10に示すように、三日月状の領域mでは、飛散したパーティクルPaが少なかった。また、三日月状の領域mに近い領域にパーティクルPaが密集し、遠ざかるに従いパーティクルPaが減少する傾向があった。これは、図7に示した従来のドライエッチング装置50では、チャンバー50CのコーナーCrにおいて、異常放電が発生し、そのコーナーCrからパーティクルPaが放出されると、フォーカスリング50dの影になった部分はパーティクルPaが付着しにくく、そうでない部分には付着し易いためであると考えられる。   Further, in the conventional dry etching apparatus 50, the particle Pa does not scatter uniformly on the semiconductor wafer h, and an area that is likely to adhere due to the influence of the focus ring 50d or the like and an area that is difficult to adhere to are included in the semiconductor wafer h. Produced above. That is, when the surface of the semiconductor wafer h is inspected by the optical defect inspection apparatus after the plasma etching process is performed on the semiconductor wafer h by the conventional dry etching apparatus 50, for example, as shown in FIG. At m, there were few scattered particles Pa. Further, the particles Pa are concentrated in a region close to the crescent-shaped region m, and the particles Pa tend to decrease as the distance increases. This is because, in the conventional dry etching apparatus 50 shown in FIG. 7, when an abnormal discharge occurs in the corner Cr of the chamber 50C and the particle Pa is emitted from the corner Cr, the shadowed portion of the focus ring 50d. It is considered that this is because the particles Pa are less likely to adhere and are more likely to adhere to the other portions.

より具体的には、従来のドライエッチング装置50では、図7の一点鎖線の矢印にしめすように、パーティクルPaはコーナーCrから半導体ウェハh上に飛散して付着する。このとき、パーティクルPaの飛散距離は、半導体ウェハhの表面から上記円筒状部50d2の先端までの高さ寸法(図7に“H1”にて図示)、及び当該表面からコーナーCrまでの高さ寸法(図7に“H2”にて図示)にほぼ規定され、その最小飛散距離は、図7に“L1”及び“L2”にてそれぞれ示す円筒状部50d2の内面からの離間寸法及びコーナーCrからの離間寸法となる。言い換えれば、上記離間寸法L1が、図10に示した三日月状の領域mでの外周から半導体ウェハhの中心に最も近い箇所までの最大距離に実質的に等しく、パーティクルPaは、同図10に示したように、エッチングガス等の影響がなければ、円筒状部50d2上を通過して、三日月状の領域mの外側領域に飛散して、半導体ウェハh上に付着する。尚、高さ寸法H1、H2、離間寸法L1及びL2の具体的な寸法は、37mm、83mm、39mm、及び87mmである。   More specifically, in the conventional dry etching apparatus 50, the particles Pa are scattered and attached from the corner Cr onto the semiconductor wafer h, as indicated by the one-dot chain line arrow in FIG. At this time, the scattering distance of the particles Pa is the height dimension from the surface of the semiconductor wafer h to the tip of the cylindrical portion 50d2 (shown by “H1” in FIG. 7) and the height from the surface to the corner Cr. The minimum scattering distance is substantially defined by the dimension (indicated by “H2” in FIG. 7), and the minimum scattering distance is the distance from the inner surface of the cylindrical portion 50d2 indicated by “L1” and “L2” in FIG. It is a distance dimension from. In other words, the separation dimension L1 is substantially equal to the maximum distance from the outer periphery in the crescent-shaped region m shown in FIG. 10 to the location closest to the center of the semiconductor wafer h, and the particle Pa is shown in FIG. As shown, if there is no influence of the etching gas or the like, it passes over the cylindrical portion 50d2, scatters to the outer region of the crescent-shaped region m, and adheres on the semiconductor wafer h. Note that specific dimensions of the height dimensions H1 and H2 and the separation dimensions L1 and L2 are 37 mm, 83 mm, 39 mm, and 87 mm.

また、図11の曲線60に示すように、上記のような異常放電が発生すると日ごとにパーティクル数が非常にばらつき、従来のドライエッチング装置50では、半導体装置の製造歩留まりが不安定になった。尚、縦軸のパーティクル個数は、半導体ウェハ1枚あたりに付着した粒径0.2μm以上のパーティクルPaの個数を示している。   Further, as shown by a curve 60 in FIG. 11, when abnormal discharge as described above occurs, the number of particles varies greatly from day to day, and in the conventional dry etching apparatus 50, the manufacturing yield of the semiconductor device becomes unstable. . The number of particles on the vertical axis indicates the number of particles Pa having a particle diameter of 0.2 μm or more adhered per semiconductor wafer.

そこで、従来のドライエッチング装置には、例えば下記特許文献1に記載されているように、耐プラズマ性の高いイットリア(Y23)膜を側壁部材などの表面に設けることが提案されている。すなわち、この従来のドライエッチング装置では、チャンバーの内壁を上記イットリア膜にてコーティングすることによって、プラズマ放電によるチャンバー内壁の表面劣化を抑制して、パーティクルの発生を低減可能とされていた。
特開2005−60827号公報
Therefore, it has been proposed that a conventional dry etching apparatus is provided with a yttria (Y 2 O 3 ) film having high plasma resistance on the surface of a side wall member or the like, as described in, for example, Patent Document 1 below. . That is, in this conventional dry etching apparatus, by coating the inner wall of the chamber with the yttria film, surface degradation of the inner wall of the chamber due to plasma discharge can be suppressed, and generation of particles can be reduced.
JP 2005-60827 A

しかしながら、上記のような従来のドライエッチング装置(プラズマ処理装置)では、イットリウム(Y)のような稀少元素を使用していたので、装置コストが著しく高騰するという問題点があった。それゆえ、従来のプラズマ処理装置では、異常放電の発生を抑えて、パーティクルの発生を低減することと、装置コストの低減することとの両立を図ることは困難であった。   However, since the conventional dry etching apparatus (plasma processing apparatus) as described above uses a rare element such as yttrium (Y), there has been a problem that the apparatus cost is remarkably increased. Therefore, in the conventional plasma processing apparatus, it has been difficult to reduce the generation of particles by suppressing the occurrence of abnormal discharge and to reduce the cost of the apparatus.

上記の課題に鑑み、本発明は、異常放電の発生を抑えることができ、パーティクルの発生を低減することができるコスト安価なプラズマ処理装置、及びこれを用いた半導体製造装置、並びに板状の製品の製造方法を提供することを目的とする。   In view of the above problems, the present invention can suppress the occurrence of abnormal discharge and can reduce the generation of particles, a low-cost plasma processing apparatus, a semiconductor manufacturing apparatus using the same, and a plate-like product It aims at providing the manufacturing method of.

上記の目的を達成するために、本発明にかかるプラズマ処理装置は、チャンバーを有し、前記チャンバーの内部に導入したガスのプラズマを発生させて、当該チャンバーの内部に設置された被処理物に対し、プラズマ処理を行うプラズマ処理装置であって、
前記チャンバーの上方及び外周外方にそれぞれ設けられた上部部材及び側壁部材を備え、
前記上部部材と前記側壁部材との接合部の形状を、曲率中心が前記チャンバーの内部または外部に設定された湾曲状に形成したことを特徴とするものである。
In order to achieve the above object, a plasma processing apparatus according to the present invention has a chamber, generates plasma of a gas introduced into the chamber, and applies it to an object to be processed installed in the chamber. On the other hand, a plasma processing apparatus for performing plasma processing,
An upper member and a side wall member provided above and outside the chamber, respectively,
The shape of the joint between the upper member and the side wall member is formed in a curved shape in which the center of curvature is set inside or outside the chamber.

上記のように構成されたプラズマ処理装置における上記接合部の形状は、曲率中心がチャンバーの内部または外部に設定された湾曲状に形成されているので、プラズマ処理を実施したときに当該接合部に上記ガスの滞留が生じるのを防止することができるとともに、電界が集中するのを防ぐことができる。この結果、上記従来例と異なり、装置コストの高騰を防ぎつつ、異常放電の発生を抑えることができ、パーティクルの発生を低減することができる。したがって、コスト安価なプラズマ処理装置を構成することができる。   In the plasma processing apparatus configured as described above, the shape of the joint is formed in a curved shape in which the center of curvature is set inside or outside the chamber. It is possible to prevent the gas from staying and to prevent the electric field from being concentrated. As a result, unlike the conventional example, the occurrence of abnormal discharge can be suppressed and the generation of particles can be reduced while preventing an increase in apparatus cost. Therefore, an inexpensive plasma processing apparatus can be configured.

また、上記プラズマ処理装置において、前記側壁部材では、前記上部部材に接合される接合部分の形状が、前記チャンバーの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されていることが好ましい。   Further, in the plasma processing apparatus, in the side wall member, the shape of the joined portion joined to the upper member is a curve having a curvature radius of 5 mm to 20 mm with a center of curvature being set inside the chamber. It is preferable that it is formed in a shape.

この場合、上記接合部において、ガス滞留の発生及び電界集中の発生を確実に防ぐことが可能となって、異常放電の発生を抑えて、パーティクルの発生をも確実に低減することができるプラズマ処理装置を構成することができる。   In this case, plasma processing that can reliably prevent the occurrence of gas stagnation and electric field concentration in the above-mentioned joint, suppress the occurrence of abnormal discharge, and reliably reduce the generation of particles. A device can be configured.

また、上記プラズマ処理装置において、前記上部部材では、前記側壁部材に接合される接合部分の形状が、前記チャンバーの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されていることが好ましい。   Further, in the plasma processing apparatus, in the upper member, the shape of the joined portion joined to the side wall member is a curve having a curvature radius of 5 mm to 20 mm with a center of curvature being set inside the chamber. It is preferable that it is formed in a shape.

この場合、上記接合部において、ガス滞留の発生及び電界集中の発生を確実に防ぐことが可能となって、異常放電の発生を抑えて、パーティクルの発生をも確実に低減することができるプラズマ処理装置を構成することができる。   In this case, plasma processing that can reliably prevent the occurrence of gas stagnation and electric field concentration in the above-mentioned joint, suppress the occurrence of abnormal discharge, and reliably reduce the generation of particles. A device can be configured.

また、上記プラズマ処理装置において、前記側壁部材には、アルミニウムを母材とするとともに、前記チャンバーの内側表面に、アルミニウムの酸化皮膜が形成された材料が用いられてもよい。   In the plasma processing apparatus, the side wall member may be made of a material having aluminum as a base material and an aluminum oxide film formed on the inner surface of the chamber.

この場合、コスト安価なプラズマ処理装置をより確実に、かつ、容易に構成することができる。   In this case, an inexpensive plasma processing apparatus can be configured more reliably and easily.

また、本発明の半導体製造装置は、上記いずれかのプラズマ処理装置を用いて、半導体基板に対し、プラズマ処理を行うことを特徴とするものである。   The semiconductor manufacturing apparatus of the present invention is characterized in that plasma processing is performed on a semiconductor substrate using any of the plasma processing apparatuses described above.

上記のように構成された半導体製造装置では、異常放電の発生を抑えることができ、パーティクルの発生を低減することができるコスト安価なプラズマ処理装置が用いられているので、装置コストを容易に低減できるとともに、半導体基板を用いた半導体装置の製造歩留りを容易に向上させることができる半導体製造装置を構成することができる。   In the semiconductor manufacturing apparatus configured as described above, the generation of abnormal discharge can be suppressed, and an inexpensive plasma processing apparatus that can reduce the generation of particles is used. Therefore, the apparatus cost can be easily reduced. In addition, a semiconductor manufacturing apparatus that can easily improve the manufacturing yield of a semiconductor device using a semiconductor substrate can be configured.

また、本発明の板状の製品の製造方法は、被処理物をチャンバーの内部に設置してプラズマ処理を行うプラズマ処理工程を含む板状の製品の製造方法であって、
前記プラズマ処理工程を、上記いずれかのプラズマ処理装置を用いて行うことを特徴とするものである。
The plate-shaped product manufacturing method of the present invention is a plate-shaped product manufacturing method including a plasma processing step of performing plasma processing by placing an object to be processed inside a chamber,
The plasma processing step is performed using any of the plasma processing apparatuses described above.

上記のように構成された板状の製品の製造方法では、上記プラズマ処理工程が異常放電の発生を抑えることができ、パーティクルの発生を低減することができるコスト安価なプラズマ処理装置を用いて行われるので、板状の製品の製造歩留りを容易に向上させることができる。   In the plate-shaped product manufacturing method configured as described above, the plasma processing step can be performed using a low-cost plasma processing apparatus that can suppress the occurrence of abnormal discharge and reduce the generation of particles. Therefore, the production yield of the plate-like product can be easily improved.

また、上記板状の製品の製造方法において、前記プラズマ処理工程を行うことにより、被処理物に対して、ゲート電極を形成することが好ましい。   Moreover, in the manufacturing method of the said plate-shaped product, it is preferable to form a gate electrode with respect to a to-be-processed object by performing the said plasma treatment process.

この場合、高精細なゲート電極の形成工程を高精度に、かつ、簡単に行うことが可能となる。   In this case, the high-definition gate electrode forming process can be easily performed with high accuracy.

本発明によれば、異常放電の発生を抑えることができ、パーティクルの発生を低減することができるコスト安価なプラズマ処理装置、及びこれを用いた半導体製造装置、並びに板状の製品の製造方法を提供することが可能となる。   According to the present invention, an inexpensive plasma processing apparatus capable of suppressing the occurrence of abnormal discharge and reducing the generation of particles, a semiconductor manufacturing apparatus using the plasma processing apparatus, and a method for manufacturing a plate-like product are provided. It becomes possible to provide.

以下、本発明のプラズマ処理装置、半導体製造装置、及び板状の製品の製造方法を示す好ましい実施形態について、図面を参照しながら説明する。なお、以下の説明では、従来例との対比を容易なものとするために、本発明を半導体ウェハにドライエッチング処理を行う、平行平板型RIE(Reactive Ion Etching)方式のドライエッチング装置に適用した場合を例示して説明する。また、各図中の構成部材の寸法は、実際の構成部材の寸法及び各構成部材の寸法比率等を忠実に表したものではない。   Hereinafter, preferred embodiments showing a plasma processing apparatus, a semiconductor manufacturing apparatus, and a plate-shaped product manufacturing method of the present invention will be described with reference to the drawings. In the following description, the present invention is applied to a parallel plate RIE (Reactive Ion Etching) type dry etching apparatus that performs a dry etching process on a semiconductor wafer in order to facilitate comparison with the conventional example. An example will be described. Moreover, the dimension of the structural member in each figure does not faithfully represent the actual dimension of the structural member, the dimensional ratio of each structural member, or the like.

[第1の実施形態]
図1は、本発明の第1の実施形態にかかるドライエッチング装置の要部構成を説明する図である。図において、本実施形態のドライエッチング装置1は、減圧可能に構成されたチャンバー1Cと、チャンバー1Cを囲むように当該チャンバー1Cの上方及び外周外方にそれぞれ設けられた上部部材2及び側壁部材3とを備えている。また、ドライエッチング装置1は、チャンバー1Cの内部に設けられた下部電極4と、下部電極4上に置かれた基部5a及び円筒状部5bを有するフォーカスリング5とを具備しており、被処理物としての半導体ウェハHが円筒状部5bの内部に載置された状態で、プラズマ処理としての所定のドライエッチング処理が当該半導体ウェハHに対して、行われるようになっている。また、このドライエッチング装置1は、半導体ウェハHから半導体集積回路などの半導体装置を製造する半導体製造装置に用いられている。
[First Embodiment]
FIG. 1 is a diagram for explaining a main configuration of a dry etching apparatus according to the first embodiment of the present invention. In the figure, a dry etching apparatus 1 according to the present embodiment includes a chamber 1C configured to be depressurized, and an upper member 2 and a side wall member 3 provided above and outside the outer periphery of the chamber 1C so as to surround the chamber 1C. And. The dry etching apparatus 1 also includes a lower electrode 4 provided inside the chamber 1C, and a focus ring 5 having a base portion 5a and a cylindrical portion 5b placed on the lower electrode 4, A predetermined dry etching process as a plasma process is performed on the semiconductor wafer H in a state where the semiconductor wafer H as an object is placed inside the cylindrical portion 5b. The dry etching apparatus 1 is used in a semiconductor manufacturing apparatus for manufacturing a semiconductor device such as a semiconductor integrated circuit from a semiconductor wafer H.

また、ドライエッチング装置1には、ガス供給装置(原動側)6からドライエッチング処理に用いられる、エッチングガス等の複数種類のプロセスガスが適宜供給されるようになっている。具体的には、ドライエッチング装置1とガス供給装置6との間には、ドライエッチング装置1の内部に設けられたガス導入路に接続されたガス導入管8a及びプロセスガス毎に設置された細管8bを有するガス管8と、対応するプロセスガス単位に細管8bの途中に設置されたマスフローコントローラー(Mass flow controller)9及びバルブ10とを備えたガスボックス7が設けられており、ドライエッチング装置1での処理内容に応じたプロセスガスが、対応するマスフローコントローラー9により流量制御された後、チャンバー1Cの内部に供給されるよう構成されている。   The dry etching apparatus 1 is appropriately supplied with a plurality of kinds of process gases such as an etching gas used for the dry etching process from a gas supply apparatus (primary side) 6. Specifically, between the dry etching apparatus 1 and the gas supply apparatus 6, a gas introduction pipe 8 a connected to a gas introduction path provided inside the dry etching apparatus 1 and a thin tube installed for each process gas. A dry etching apparatus 1 is provided with a gas pipe 8 having a gas pipe 8 having 8b, a mass flow controller 9 and a valve 10 installed in the middle of the thin pipe 8b in a corresponding process gas unit. The process gas corresponding to the processing content in is controlled by the corresponding mass flow controller 9 and then supplied into the chamber 1C.

また、ドライエッチング装置1では、上部部材2側に設けられたガス供給部によってチャンバー1Cの内部にプロセスガスを均一に導入するように構成されている。具体的にいえば、上部部材2には、上部電極としての上部リッド2aと、上部リッド2aのチャンバー1C側に設置されるとともに、石英からなる石英天板2bとが設けられている。石英天板2bには、上記ガス導入路に接続されたガス導入室2b1と、一端部及び他端部がガス導入室2b1及びチャンバー1Cにそれぞれ接続された複数のガス導入口2b2とが設けられており、プロセスガスは複数のガス導入口2b2によってチャンバー1Cの内部に均一に供給される。   Further, the dry etching apparatus 1 is configured so that the process gas is uniformly introduced into the chamber 1C by a gas supply unit provided on the upper member 2 side. Specifically, the upper member 2 is provided with an upper lid 2a as an upper electrode, and a quartz top plate 2b made of quartz, which is installed on the chamber 1C side of the upper lid 2a. The quartz top plate 2b is provided with a gas introduction chamber 2b1 connected to the gas introduction path, and a plurality of gas introduction ports 2b2 having one end and the other end connected to the gas introduction chamber 2b1 and the chamber 1C, respectively. The process gas is uniformly supplied into the chamber 1C through a plurality of gas inlets 2b2.

また、ドライエッチング装置1では、圧力調整バルブ11がチャンバー1Cの下部に設置されており、その下流側にはターボ分子ポンプ(Turbo Molecular Pump)12が接続されている。そして、ドライエッチング装置1では、圧力調整バルブ11の開度を調整することによって排気量が調節され、チャンバー1Cの内部の圧力(真空度)を所定の値に設定可能となっている。   Further, in the dry etching apparatus 1, a pressure regulating valve 11 is installed at the lower part of the chamber 1C, and a turbo molecular pump 12 is connected to the downstream side thereof. In the dry etching apparatus 1, the exhaust amount is adjusted by adjusting the opening degree of the pressure adjustment valve 11, and the pressure (degree of vacuum) inside the chamber 1 </ b> C can be set to a predetermined value.

さらに、ドライエッチング装置1では、図示しない高周波電源から、例えば13.56MHzの高周波を下部電極4に印加することによってチャンバー1Cの内部に導入されたプロセスガスのプラズマを発生させて、放電させる。   Further, in the dry etching apparatus 1, plasma of a process gas introduced into the chamber 1 </ b> C is generated by applying a high frequency of 13.56 MHz, for example, from a high frequency power source (not shown) to the lower electrode 4 and is discharged.

次に、図2及び図3を参照して、上部部材2と側壁部材3との接合部について具体的に説明する。   Next, with reference to FIG.2 and FIG.3, the junction part of the upper member 2 and the side wall member 3 is demonstrated concretely.

図2は図1に示した上部部材と側壁部材との接合部を示す拡大平面図であり、図3は図2に示した接合部の近傍でのガスの流れを説明する図である。   2 is an enlarged plan view showing a joint portion between the upper member and the side wall member shown in FIG. 1, and FIG. 3 is a view for explaining a gas flow in the vicinity of the joint portion shown in FIG.

図2に示すように、本実施形態のドライエッチング装置1では、図2に示すように、上部部材2と側壁部材3との接合部が、チャンバー1Cの外側に向かって突出して丸みを有するように、曲率中心がチャンバー1Cの内部に設定された湾曲状に形成されている。具体的には、上記側壁部材3は、アルミニウムを母材とするアルミ母材3aと、このアルミ母材3aのチャンバーの内側表面に形成されるとともに、アルミニウムの酸化皮膜であるアルマイト膜3bとによって構成されている。また、側壁部材3では、上部部材2に接合される接合部分3b1の形状が、チャンバー1Cの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されている。また、上部部材2の上部リッド2aはアルミニウム主体の材料を用いて構成されており、この上部リッド及び側壁部材3は接地されている。一方、上部部材2では、チャンバー1C側にSiO2を用いた石英天板2bを採用することにより、アルミニウムを主体とする上部リッド2aや側壁部材3などのチャンバー内部構成物からの金属汚染の回避が容易であり、さらにはドライエッチング処理でのプラズマ耐性が高いためであるからである。 As shown in FIG. 2, in the dry etching apparatus 1 of this embodiment, as shown in FIG. 2, the joint between the upper member 2 and the side wall member 3 protrudes toward the outside of the chamber 1C and has a roundness. Further, the center of curvature is formed in a curved shape set inside the chamber 1C. Specifically, the side wall member 3 is formed by an aluminum base material 3a having aluminum as a base material and an alumite film 3b which is an aluminum oxide film and is formed on the inner surface of the chamber of the aluminum base material 3a. It is configured. Moreover, in the side wall member 3, the shape of the joint part 3b1 joined to the upper member 2 is formed in a curved shape having a curvature radius of 5 mm to 20 mm, with the center of curvature being set inside the chamber 1C. Yes. The upper lid 2a of the upper member 2 is made of a material mainly made of aluminum, and the upper lid and the side wall member 3 are grounded. On the other hand, the upper member 2 employs a quartz top plate 2b using SiO 2 on the chamber 1C side, thereby avoiding metal contamination from chamber internal components such as the upper lid 2a mainly composed of aluminum and the side wall member 3. This is because the plasma resistance is high in the dry etching process.

さらに、本実施形態のドライエッチング装置1では、図2に示したように、上部部材2と側壁部材3との接合部、つまりチャンバー1Cのコーナーがラウンド形状に構成されているので、ドライエッチング処理の際でのプロセスガス(エッチングガス)は、図3の矢印Bにて示すように、上記コーナーに滞留することなく、石英天板2b及びアルマイト膜3bに沿って円滑に流れるようになっている。これにより、本実施形態のドライエッチング装置1では、均一なプラズマをチャンバー1C内部で生成することができる。しかも、本実施形態のドライエッチング装置1では、コーナーを構成する接合部分3b1がアルマイト膜3bで被覆されている点とも相まって、当該接合部分3b1に反応生成物が比較的安定して付着することが可能となり、電界が接合部分3b1に集中するのを防ぐことができる。   Furthermore, in the dry etching apparatus 1 of the present embodiment, as shown in FIG. 2, since the joint between the upper member 2 and the side wall member 3, that is, the corner of the chamber 1C is configured in a round shape, the dry etching process is performed. At this time, the process gas (etching gas) flows smoothly along the quartz top plate 2b and the alumite film 3b without staying in the corner as shown by an arrow B in FIG. . Thereby, in the dry etching apparatus 1 of this embodiment, uniform plasma can be generated inside the chamber 1C. Moreover, in the dry etching apparatus 1 of the present embodiment, the reaction product adheres relatively stably to the bonding portion 3b1 in combination with the point that the bonding portion 3b1 constituting the corner is covered with the alumite film 3b. It becomes possible and it can prevent that an electric field concentrates on the junction part 3b1.

ここで、上記のように構成された本実施形態のドライエッチング装置1の動作について、図4を参照して具体的に説明する。   Here, the operation of the dry etching apparatus 1 of the present embodiment configured as described above will be specifically described with reference to FIG.

図4は上記ドライエッチング装置を用いて、ゲート電極を形成する工程を示す製造工程図であり、図4(a)及び図4(b)はそれぞれゲート電極が形成される前及び後での半導体ウェハの状態を示す図である。   FIG. 4 is a manufacturing process diagram illustrating a process of forming a gate electrode using the dry etching apparatus, and FIGS. 4A and 4B are semiconductors before and after the gate electrode is formed, respectively. It is a figure which shows the state of a wafer.

図4(a)において、半導体ウェハH上には、シリコン酸化膜からなるゲート絶縁膜g1が形成され、このゲート絶縁膜g1上にポリシリコン膜g2が形成されている。そして、この中間生成物に対して、本実施形態のドライエッチング装置を用いて、所定の形状のトランジスタのゲート電極が形成される。具体的には、チャンバー1Cの内部には、例えば塩素、臭化水素、酸素、及びヘリウムがプロセスガスとして導入され、かつ、チャンバー1Cの内圧が5〜100mTorrに制御されている。そして、下部電極4に13.56MHzの高周波を印加してプラズマを生成することにより、図4(b)に示すように、ゲート絶縁膜g1及びポリシリコン膜g2を所定の形状にエッチングして、ポリシリコン膜g2を用いたトランジスタのゲート電極を形成する。また、このゲート電極では、そのゲート長は例えば100nmであり、さらには隣接するゲート電極の間隔寸法は、例えば0.15〜0.25μm程度である。このようなゲート間隔が非常に小さく、かつ、微細な寸法のゲート電極を容易に形成することができる。   4A, a gate insulating film g1 made of a silicon oxide film is formed on the semiconductor wafer H, and a polysilicon film g2 is formed on the gate insulating film g1. Then, a gate electrode of a transistor having a predetermined shape is formed on the intermediate product by using the dry etching apparatus of this embodiment. Specifically, for example, chlorine, hydrogen bromide, oxygen, and helium are introduced into the chamber 1C as process gases, and the internal pressure of the chamber 1C is controlled to 5 to 100 mTorr. Then, by applying a high frequency of 13.56 MHz to the lower electrode 4 to generate plasma, as shown in FIG. 4B, the gate insulating film g1 and the polysilicon film g2 are etched into a predetermined shape, A gate electrode of the transistor using the polysilicon film g2 is formed. In this gate electrode, the gate length is, for example, 100 nm, and the distance between adjacent gate electrodes is, for example, about 0.15 to 0.25 μm. Such a gate interval is very small, and a gate electrode with a fine dimension can be easily formed.

尚、上記の説明以外に、本実施形態のドライエッチング装置1は、例えば半導体製造工程のうち、素子分離のドライエッチング処理、トランジスタ形成のドライエッチング処理、コンタクトホールのドライエッチング処理、メタル配線のドライエッチング処理に使用することができる。   In addition to the above description, the dry etching apparatus 1 of this embodiment includes, for example, an element isolation dry etching process, a transistor formation dry etching process, a contact hole dry etching process, and a metal wiring dry process in a semiconductor manufacturing process. It can be used for the etching process.

以上のように構成された本実施形態のドライエッチング装置1では、曲率中心がチャンバーの内部に設定された湾曲状に、上部部材2と側壁部材3との接合部が形成され、ドライエッチング処理(プラズマ処理)を実施したときに当該接合部にエッチングガス(プラズマガス)の滞留が生じるのを防止することができるとともに、電界が集中するのを防ぐことができる。これにより、本実施形態のドライエッチング装置1では、上記従来例と異なり、装置コストの高騰を防ぎつつ、異常放電の発生を抑えることができ、パーティクルの発生を低減することができる。したがって、コスト安価なドライエッチング装置(プラズマ処理装置)1を構成することができる。   In the dry etching apparatus 1 of the present embodiment configured as described above, the joint between the upper member 2 and the side wall member 3 is formed in a curved shape with the center of curvature set inside the chamber, and a dry etching process ( When the plasma treatment is performed, it is possible to prevent the etching gas (plasma gas) from staying in the joint portion and to prevent the electric field from being concentrated. Thereby, in the dry etching apparatus 1 of the present embodiment, unlike the conventional example, the occurrence of abnormal discharge can be suppressed and the generation of particles can be reduced while preventing an increase in apparatus cost. Therefore, a low-cost dry etching apparatus (plasma processing apparatus) 1 can be configured.

また、本実施形態のドライエッチング装置1では、側壁部材3の、上部部材2に接合される接合部分3b1の形状が、チャンバー1Cの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されている。これにより、上記接合部において、ガス滞留の発生及び電界集中の発生を確実に防ぐことが可能となって、異常放電の発生を抑えて、パーティクルの発生をも確実に低減することができるドライエッチング装置1を構成することができる。   Further, in the dry etching apparatus 1 of the present embodiment, the shape of the bonding portion 3b1 of the side wall member 3 to be bonded to the upper member 2 is such that the center of curvature is set inside the chamber 1C and at least 5 mm to 20 mm. It is formed in a curved shape having a radius of curvature. This makes it possible to reliably prevent the occurrence of gas stagnation and electric field concentration at the junction, and suppress the occurrence of abnormal discharge and reliably reduce the generation of particles. The apparatus 1 can be configured.

ここで、本願発明者らの検証試験の試験結果例について、図5を参照して具体的に説明する。   Here, an example of a test result of the verification test of the present inventors will be specifically described with reference to FIG.

図5は、上記ドライエッチング装置でのパーティクルの発生トレンドの調査結果の一例を示すグラフである。尚、縦軸のパーティクル個数は、半導体ウェハ1枚あたりに付着した粒径0.2μm以上のパーティクルの個数を示している。   FIG. 5 is a graph showing an example of a survey result of particle generation trends in the dry etching apparatus. The number of particles on the vertical axis indicates the number of particles having a particle diameter of 0.2 μm or more attached per semiconductor wafer.

本実施形態のドライエッチング装置1では、半導体ウェハに付着するパーティクルの個数は、図5の曲線30に示すように、図11の曲線60に示した従来品に比べて、非常に少なく安定していることが実証された。   In the dry etching apparatus 1 of the present embodiment, the number of particles adhering to the semiconductor wafer is very small and stable as shown by the curve 30 in FIG. 5 compared to the conventional product shown in the curve 60 in FIG. It was proved that

また、本実施形態のドライエッチング装置1では、側壁部材3がアルミ母材3aとアルマイト膜3bとを用いて構成されているので、コスト安価なドライエッチング装置1をより確実に、かつ、容易に構成することができる。すなわち、本実施形態のドライエッチング装置1では、稀少元素のイットリウム(Y)を含んだイットリア(Y23)膜を用いた特許文献1に記載の従来例と異なり、チャンバー1Cの側壁部材として従来より広く使用され、かつ、低コストであるアルミ母材/アルミナコートの構造からなる部材が使用されているので、ドライエッチング装置1の低コスト化をより確実に、かつ、簡単に行うことができる。 Moreover, in the dry etching apparatus 1 of this embodiment, since the side wall member 3 is comprised using the aluminum base material 3a and the alumite film | membrane 3b, the dry etching apparatus 1 with low cost can be made more reliably and easily. Can be configured. That is, in the dry etching apparatus 1 of the present embodiment, unlike the conventional example described in Patent Document 1 using a yttria (Y 2 O 3 ) film containing a rare element yttrium (Y), as a sidewall member of the chamber 1C. Since a member having a structure of an aluminum base material / alumina coat that is widely used and low in cost is used, the cost of the dry etching apparatus 1 can be reduced more reliably and easily. it can.

[第2の実施形態]
図6は、本発明の第2の実施形態にかかるドライエッチング装置における、上部部材と側壁部材との接合部を示す拡大平面図である。図において、本実施形態と第1の実施形態との主な相違点は、上部部材側に湾曲状の接合部分を設けた点である。なお、上記第1の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
[Second Embodiment]
FIG. 6 is an enlarged plan view showing a joint portion between the upper member and the side wall member in the dry etching apparatus according to the second embodiment of the present invention. In the figure, the main difference between this embodiment and the first embodiment is that a curved joint portion is provided on the upper member side. In addition, about the element which is common in the said 1st Embodiment, the same code | symbol is attached | subjected and the duplicate description is abbreviate | omitted.

すなわち、図6に示すように、本実施形態のドライエッチング装置1では、上部部材2の石英天板2bにおいて、側壁部材3に接合される接合部分2b1の形状が、チャンバー1Cの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されている。これにより、本実施形態のドライエッチング装置1では、第1の実施形態と同様な作用効果を奏することができる。   That is, as shown in FIG. 6, in the dry etching apparatus 1 of the present embodiment, the shape of the joining portion 2b1 joined to the side wall member 3 in the quartz top plate 2b of the upper member 2 is the center of curvature inside the chamber 1C. Is set, and is formed in a curved shape having a radius of curvature of 5 mm to 20 mm. Thereby, in the dry etching apparatus 1 of this embodiment, there can exist an effect similar to 1st Embodiment.

また、本実施形態のドライエッチング装置1では、図6に示すように、側壁部材3が平坦に構成されているので、第1の実施形態に比べて、異常放電の発生をより防ぐことができる。さらに、上記接合部(コーナー)が異常放電が起こってもスパッタされにくい石英天板2b側に設けられているので、第1の実施形態と同様に、エッチングガスが滞留し難いとともに、均一なプラズマを生成でき、かつ、反応生成物を比較的安定して付着させることができる。このように、本実施形態のドライエッチング装置1では、異常放電がコーナーで発生し難く、このコーナーからのパーティクル発生を、第1の実施形態に比べて、大幅に低減することができる。   Moreover, in the dry etching apparatus 1 of this embodiment, as shown in FIG. 6, since the side wall member 3 is configured to be flat, the occurrence of abnormal discharge can be further prevented as compared with the first embodiment. . Further, since the junction (corner) is provided on the quartz top plate 2b side that is difficult to be sputtered even if abnormal discharge occurs, the etching gas is less likely to stay and uniform plasma, as in the first embodiment. And the reaction product can be deposited relatively stably. Thus, in the dry etching apparatus 1 of the present embodiment, abnormal discharge is unlikely to occur at a corner, and particle generation from this corner can be significantly reduced as compared to the first embodiment.

尚、上記の実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。   The above embodiments are all illustrative and not restrictive. The technical scope of the present invention is defined by the claims, and all modifications within the scope equivalent to the configurations described therein are also included in the technical scope of the present invention.

例えば、上記の説明では、半導体ウェハにドライエッチング処理を行う、平行平板型RIE方式のドライエッチング装置に本発明を適用した場合について説明したが、本発明はチャンバーの上方及び外周外方にそれぞれ設けられた上部部材及び側壁部材を有するとともに、これらの上部部材と側壁部材との接合部の形状を、曲率中心がチャンバーの内部または外部に設定された湾曲状に形成したものであればよく、チャンバーの内部に導入したガスのプラズマを発生させて、当該チャンバーの内部に設置された被処理物に対し、プラズマ処理を行う、各種のプラズマ処理装置に適用することができる。すなわち、上記の各実施形態とは反対に、曲率中心がチャンバーの外部に設定されて、チャンバーの内側に向かって膨出して丸みを有するように湾曲状に形成された接合部を用いることもできる。また、被処理物は半導体ウェハに限定されず、液晶表示装置やPDPに使用されるガラス基板等の板状の製品でもよい。   For example, in the above description, the case where the present invention is applied to a parallel plate RIE type dry etching apparatus that performs dry etching processing on a semiconductor wafer has been described. However, the present invention is provided above and outside the chamber, respectively. As long as the shape of the joint between the upper member and the side wall member is a curved shape whose center of curvature is set inside or outside the chamber. The present invention can be applied to various plasma processing apparatuses that generate plasma of gas introduced into the chamber and perform plasma processing on an object to be processed installed in the chamber. That is, contrary to the above-described embodiments, it is also possible to use a joint formed in a curved shape so that the center of curvature is set outside the chamber and bulges toward the inside of the chamber and has a round shape. . Further, the object to be processed is not limited to a semiconductor wafer, and may be a plate-like product such as a glass substrate used for a liquid crystal display device or a PDP.

また、上記の説明では、減圧可能なチャンバーを備えたドライエッチング装置について説明したが、本発明はこれに限定されるものではなく、表面洗浄処理や表面改質処理等の大気圧下でのプラズマ処理を行うプラズマ処理装置にも適用することができる。   In the above description, the dry etching apparatus having a chamber capable of depressurization has been described. However, the present invention is not limited to this, and plasma under atmospheric pressure such as a surface cleaning process or a surface modification process. The present invention can also be applied to a plasma processing apparatus that performs processing.

また、上記の各実施形態では、上部部材及び側壁部材の一方に、湾曲状の接合部分を設けた場合について説明したが、上部部材及び側壁部材の両方に湾曲状の接合部分を設けて、これら上部部材及び側壁部材が一体化されたときに、上記のような湾曲状の接合部が構成されるものでもよい。   In each of the above embodiments, the case where the curved joint portion is provided on one of the upper member and the side wall member has been described. However, the curved joint portion is provided on both the upper member and the side wall member. When the upper member and the side wall member are integrated, a curved joint as described above may be configured.

本発明は、異常放電の発生を抑えることができ、パーティクルの発生を低減することができるコスト安価なプラズマ処理装置、及びこれを用いた半導体製造装置、並びに板状の製品の製造方法に対して有用である。   The present invention is directed to a low-cost plasma processing apparatus capable of suppressing the occurrence of abnormal discharge and reducing the generation of particles, a semiconductor manufacturing apparatus using the plasma processing apparatus, and a method for manufacturing a plate-like product. Useful.

本発明の第1の実施形態にかかるドライエッチング装置の要部構成を説明する図である。It is a figure explaining the principal part structure of the dry etching apparatus concerning the 1st Embodiment of this invention. 図1に示した上部部材と側壁部材との接合部を示す拡大平面図である。It is an enlarged plan view which shows the junction part of the upper member and side wall member which were shown in FIG. 図2に示した接合部の近傍でのガスの流れを説明する図である。It is a figure explaining the flow of the gas in the vicinity of the junction part shown in FIG. 上記ドライエッチング装置を用いて、ゲート電極を形成する工程を示す製造工程図であり、(a)及び(b)はそれぞれゲート電極が形成される前及び後での半導体ウェハの状態を示す図である。It is a manufacturing process figure which shows the process of forming a gate electrode using the said dry etching apparatus, (a) And (b) is a figure which shows the state of a semiconductor wafer before and after a gate electrode is formed, respectively. is there. 上記ドライエッチング装置でのパーティクルの発生トレンドの調査結果の一例を示すグラフである。It is a graph which shows an example of the investigation result of the generation | occurrence | production trend of the particle | grains in the said dry etching apparatus. 本発明の第2の実施形態にかかるドライエッチング装置における、上部部材と側壁部材との接合部を示す拡大平面図である。It is an enlarged plan view which shows the junction part of an upper member and a side wall member in the dry etching apparatus concerning the 2nd Embodiment of this invention. 従来のドライエッチング装置の要部構成を説明する図である。It is a figure explaining the principal part structure of the conventional dry etching apparatus. 上記従来のドライエッチング装置での上部部材と側壁部材との接合部の近傍でのガスの流れを説明する図である。It is a figure explaining the gas flow in the vicinity of the junction part of the upper member and side wall member in the said conventional dry etching apparatus. 上記従来のドライエッチング装置を使用した場合に半導体ウェハ上に飛散したパーティクルの具体例を説明する図であり、(a)及び(b)はそれぞれパーティクルの形状及びその元素分析結果を示す図であり、(c)及び(d)はそれぞれ別のパーティクルの形状及びその元素分析結果を示す図である。It is a figure explaining the specific example of the particle scattered on the semiconductor wafer when the said conventional dry etching apparatus is used, (a) And (b) is a figure which shows the shape of a particle, and its elemental-analysis result, respectively. , (C) and (d) are diagrams showing the shapes of different particles and their elemental analysis results, respectively. 上記従来のドライエッチング装置を使用した場合での半導体ウェハ上のパーティクルの飛散分布を説明する図である。It is a figure explaining the scattering distribution of the particle on a semiconductor wafer at the time of using the said conventional dry etching apparatus. 上記従来のドライエッチング装置でのパーティクルの発生トレンドの調査結果の一例を示すグラフである。It is a graph which shows an example of the investigation result of the generation | occurrence | production trend of the particle | grains in the said conventional dry etching apparatus.

符号の説明Explanation of symbols

1 ドライエッチング装置(プラズマ処理装置)
1C チャンバー
2 上部部材
2b1 接合部分
3 側壁部材
3b1 接合部分
H 半導体ウェハ(被処理物)
g2 ゲート電極
1 Dry etching equipment (plasma processing equipment)
1C Chamber 2 Upper member 2b1 Joined portion 3 Side wall member 3b1 Joined portion H Semiconductor wafer (object to be processed)
g2 Gate electrode

Claims (7)

チャンバーを有し、前記チャンバーの内部に導入したガスのプラズマを発生させて、当該チャンバーの内部に設置された被処理物に対し、プラズマ処理を行うプラズマ処理装置であって、
前記チャンバーの上方及び外周外方にそれぞれ設けられた上部部材及び側壁部材を備え、
前記上部部材と前記側壁部材との接合部の形状を、曲率中心が前記チャンバーの内部または外部に設定された湾曲状に形成した、
ことを特徴とするプラズマ処理装置。
A plasma processing apparatus having a chamber, generating plasma of a gas introduced into the chamber, and performing plasma processing on an object to be processed installed in the chamber;
An upper member and a side wall member provided above and outside the chamber, respectively,
The shape of the joint portion between the upper member and the side wall member is formed in a curved shape in which the center of curvature is set inside or outside the chamber,
A plasma processing apparatus.
前記側壁部材では、前記上部部材に接合される接合部分の形状が、前記チャンバーの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されている請求項1に記載のプラズマ処理装置。 In the side wall member, a shape of a joining portion joined to the upper member is formed in a curved shape having a curvature center in the chamber and a curvature radius of 5 mm to 20 mm. 2. The plasma processing apparatus according to 1. 前記上部部材では、前記側壁部材に接合される接合部分の形状が、前記チャンバーの内部に曲率中心が設定されるとともに、5mm以上〜20mm以下の曲率半径を有する湾曲状に形成されている請求項1に記載のプラズマ処理装置。 The said upper member WHEREIN: The shape of the junction part joined to the said side wall member is formed in the curved shape which has a curvature radius of 5 mm-20 mm while setting the center of curvature inside the said chamber. 2. The plasma processing apparatus according to 1. 前記側壁部材には、アルミニウムを母材とするとともに、前記チャンバーの内側表面に、アルミニウムの酸化皮膜が形成された材料が用いられている請求項1〜3のいずれか1項に記載のプラズマ処理装置。 The plasma processing according to any one of claims 1 to 3, wherein the side wall member is made of a material having aluminum as a base material and an aluminum oxide film formed on an inner surface of the chamber. apparatus. 請求項1〜4のいずれか1項に記載のプラズマ処理装置を用いて、半導体基板に対し、プラズマ処理を行う半導体製造装置。 The semiconductor manufacturing apparatus which performs a plasma process with respect to a semiconductor substrate using the plasma processing apparatus of any one of Claims 1-4. 被処理物をチャンバーの内部に設置してプラズマ処理を行うプラズマ処理工程を含む板状の製品の製造方法であって、
前記プラズマ処理工程を、請求項1〜4のいずれか1項に記載のプラズマ処理装置を用いて行うことを特徴とする板状の製品の製造方法。
A plate-shaped product manufacturing method including a plasma processing step of performing plasma processing by placing an object to be processed inside a chamber,
The said plasma processing process is performed using the plasma processing apparatus of any one of Claims 1-4, The manufacturing method of the plate-shaped product characterized by the above-mentioned.
前記プラズマ処理工程を行うことにより、被処理物に対して、ゲート電極を形成する請求項6に記載の板状の製品の製造方法。 The manufacturing method of the plate-shaped product of Claim 6 which forms a gate electrode with respect to a to-be-processed object by performing the said plasma treatment process.
JP2007206992A 2007-08-08 2007-08-08 Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product Withdrawn JP2009043919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007206992A JP2009043919A (en) 2007-08-08 2007-08-08 Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206992A JP2009043919A (en) 2007-08-08 2007-08-08 Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product

Publications (1)

Publication Number Publication Date
JP2009043919A true JP2009043919A (en) 2009-02-26

Family

ID=40444344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206992A Withdrawn JP2009043919A (en) 2007-08-08 2007-08-08 Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product

Country Status (1)

Country Link
JP (1) JP2009043919A (en)

Similar Documents

Publication Publication Date Title
JP5202050B2 (en) Shower head and substrate processing apparatus
JP6984126B2 (en) Manufacturing method of gas supply device, plasma processing device and gas supply device
JP4217299B2 (en) Processing equipment
US8790489B2 (en) Substrate processing apparatus and substrate processing method
US5556474A (en) Plasma processing apparatus
JP2012204644A (en) Plasma processing apparatus and plasma processing method
JPH08335568A (en) Etching apparatus
JPH06204181A (en) Electrode plate for plasma etching
JPH07188950A (en) Improvement of reduction of impurity in plasma etching chamber
JP4702938B2 (en) Surface treatment method and surface treatment apparatus
JP2005217351A (en) Member for semiconductor production system having plasma resistance and its production process
JP2005217350A (en) Member for semiconductor production system having plasma resistance and its production process
JP2004327767A (en) Plasma processing apparatus
JP2009212293A (en) Component for substrate treatment apparatus, and substrate treatment apparatus
JP2011040461A (en) Baffle plate and plasma processing apparatus
JP2003229408A (en) Plasma processing device
JP4185117B2 (en) Plasma processing apparatus and cleaning method thereof
JP2007081381A (en) Silicon ring for use of plasma etcher
JP2012222225A (en) Plasma processing equipment
JP4754609B2 (en) Processing apparatus and cleaning method thereof
JP2009043919A (en) Plasma processing device, semiconductor manufacturing device, and manufacturing method of plate type product
JP2006253733A (en) Plasma processing apparatus and method of cleaning the same
US9431221B2 (en) Plasma-processing apparatus with upper electrode plate and method for performing plasma treatment process
JP2005353698A (en) Etching method
JP2005217349A (en) Member for semiconductor production system having plasma resistance and its production process

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101102