JP2009043770A - Semiconductor package and manufacturing method of semiconductor package - Google Patents
Semiconductor package and manufacturing method of semiconductor package Download PDFInfo
- Publication number
- JP2009043770A JP2009043770A JP2007204197A JP2007204197A JP2009043770A JP 2009043770 A JP2009043770 A JP 2009043770A JP 2007204197 A JP2007204197 A JP 2007204197A JP 2007204197 A JP2007204197 A JP 2007204197A JP 2009043770 A JP2009043770 A JP 2009043770A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- semiconductor package
- connection
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体パッケージおよび半導体パッケージ製造方法に関する。 The present invention relates to a semiconductor package and a semiconductor package manufacturing method.
従来、複数の半導体基板を三次元的に接合した半導体パッケージを形成する技術として、特許文献1に示す特開2005−340389号公報「半導体装置およびその製造方法」に記載されているように、各基板の周辺部に穿設された貫通孔内に形成した電極の先端部に、球状の緩衝用のバンプ電極を備え、さらに、相手側の基板に備えられているバンプ電極に接続するための接続電極を備えることにより、互いの基板を接合して、短TAT(Turn Around Time)で電気的な接続を行う技術が開発されている。
しかしながら、前記特許文献1などに記載された従来の技術は、相手側の基板上の接続電極と電気的に接続する球状のバンプ電極を金などの金属製材料によって形成しているために、前記接続電極に圧接して電気的に接続する際に、電極接合部へのバンプ電極からの応力によって、基板の破壊を引き起こすという問題がある。
However, in the conventional technique described in
特に、センサなどのように、基板の周辺部に設けられた複数の接続電極間に、比較的広い中空構造を有する半導体パッケージを製造する場合、接続電極に接触するバンプ電極の高さについて、より高い精度が必要となり、所定のバンプ高さを上回れば、接合時に、電極接合部つまりバンプ電極側の基板と接続電極側の基板とにかなり大きな応力が掛かることになり、最悪の場合、基板破壊を引き起こしてしまう。逆に、所定のバンプ高さを下回れば、バンプ電極と接続電極との間の接触抵抗が大きくなり、最悪の場合、電気的接続ができなくなるという不具合が発生してしまう。 In particular, when manufacturing a semiconductor package having a relatively wide hollow structure between a plurality of connection electrodes provided on the periphery of a substrate, such as a sensor, the height of the bump electrode contacting the connection electrode is more If high accuracy is required and the bump height is exceeded, a considerable amount of stress will be applied to the electrode joint, that is, the bump electrode side substrate and the connection electrode side substrate at the time of bonding. Will cause. On the other hand, if the height is lower than the predetermined bump height, the contact resistance between the bump electrode and the connection electrode is increased, and in the worst case, the electrical connection cannot be made.
さらに、バンプ電極が短小になると、バンプ電極が接続電極側に押圧されたときに発生する応力が大きくなり、基板破壊を起こし易くなるという問題もある。 Further, when the bump electrode is short, the stress generated when the bump electrode is pressed to the connection electrode side is increased, and there is a problem that the substrate is easily broken.
本発明は、以上のような課題に鑑みてなされたものであり、バンプ電極からの応力による基板破壊を防止し、かつ、電気的に確実に接続することが可能な半導体パッケージおよび半導体パッケージ製造方法を提供することを目的としている。 The present invention has been made in view of the above problems, and a semiconductor package and a method for manufacturing a semiconductor package that can prevent a substrate from being damaged due to a stress from a bump electrode and can be securely connected electrically. The purpose is to provide.
本発明は、前述の課題を解決するために、一方の基板の接合面上に、他方の基板との接続用の接続電極を備え、他方の基板の接合面の、接合時に前記接続電極と当接する位置に、接続用キャビティおよび該接続用キャビティ内に配置した電極と電気的に接続された軟質のバンプ電極を備え、かつ、前記接続用キャビティの形状が、2つの基板の接合時における応力を緩和する応力緩和形状からなっていることを特徴としている。 In order to solve the above-described problems, the present invention includes a connection electrode for connection to the other substrate on the bonding surface of one substrate, and the connection surface of the bonding surface of the other substrate is in contact with the connection electrode at the time of bonding. A connecting bump and a soft bump electrode that is electrically connected to an electrode disposed in the connecting cavity, and the shape of the connecting cavity has a stress at the time of joining two substrates. It is characterized by a stress relaxation shape that relaxes.
本発明の半導体パッケージおよび半導体パッケージ製造方法によれば、接合する2つの基板のうち、一方の基板上の接続電極と同一位置の他方の基板上に、軟質のバンプ電極が内部に配置される接続用キャビティが穿設され、該接続用キャビティの形状が、双方の基板の接合時に、前記バンプ電極との接触面積を拡大し、接合時の応力を緩和する応力緩和形状からなっているので、該接続用キャビティ内部に径が大きなバンプ電極を配置することができ、さらには、該接続用キャビティの応力緩和形状により、接合時における基板への応力を緩和して、基板の破壊を防止することができ、かつ、双方の基板の電極同士を電気的にも確実に接続することを可能としている。 According to the semiconductor package and the semiconductor package manufacturing method of the present invention, a soft bump electrode is disposed on the other substrate at the same position as the connection electrode on one of the two substrates to be bonded. The connecting cavity is formed with a stress relaxation shape that enlarges the contact area with the bump electrode and relaxes the stress at the time of bonding when the two substrates are bonded. A bump electrode having a large diameter can be arranged inside the connection cavity, and furthermore, the stress relaxation shape of the connection cavity can relieve stress on the substrate during bonding, thereby preventing the substrate from being destroyed. In addition, the electrodes of both substrates can be reliably connected electrically.
以下に、本発明による半導体パッケージおよび半導体パッケージ製造方法の最良の実施形態について、図面を参照しながら詳細に説明する。 DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a semiconductor package and a semiconductor package manufacturing method according to the present invention will be described below in detail with reference to the drawings.
(本発明の概要)
本発明の実施形態の説明に先立って、本発明の特徴について、その概要をまず説明する。
(Outline of the present invention)
Prior to the description of the embodiments of the present invention, an outline of the features of the present invention will be described first.
本発明は、複数の基板を接合した構造からなる半導体パッケージに関するものであり、半導体回路を形成した一方の基板の周辺部の接合面上に、他方の基板と電気的に接続するための接続電極(例えば、平板状の接続電極)を設け、他方の基板には、接合時に前記接続電極と当接する箇所に、半導体パッケージの上方への引き出し用の電極として貫通孔を貫通する貫通電極を形成し、さらに、該貫通電極の先端に軟質部材(軟質金属や導電性樹脂など)からなる球状の緩衝用のバンプ電極を形成するとともに、双方の基板の接合時において前記バンプ電極が前記接続電極へ押圧された際に、前記バンプ電極と前記接続電極との接触面積を拡大して良好な電気的接続状態にすると同時に、前記バンプ電極と当該基板との接触面積を拡大して当該基板にかかる応力を緩和することが可能な応力緩和形状(円錐台形状、すり鉢形状、釣鐘状など)からなる接続用キャビティを設けた構造とするものである。 The present invention relates to a semiconductor package having a structure in which a plurality of substrates are bonded, and a connection electrode for electrically connecting to the other substrate on a bonding surface at the periphery of one substrate on which a semiconductor circuit is formed. (For example, a flat connection electrode) is provided, and on the other substrate, a through electrode that penetrates the through hole is formed as an electrode for leading upward of the semiconductor package at a position that contacts the connection electrode at the time of bonding. Furthermore, a spherical bump electrode for a buffer made of a soft member (soft metal, conductive resin, etc.) is formed at the tip of the through electrode, and the bump electrode is pressed against the connection electrode when both substrates are joined. When this is done, the contact area between the bump electrode and the connection electrode is enlarged to make a good electrical connection state, and at the same time, the contact area between the bump electrode and the substrate is enlarged to In which stress relaxation shapes which are capable of alleviating such a plate stress (frustoconical bowl shape, bell shape, etc.) and structure in which a connection cavity consists to.
かくのごとき構造とすることにより、前記バンプ電極を前記接続電極例えば平板状の平板電極に押圧して電気的に接続する際に、前記接続用キャビティの応力緩和形状に沿って応力が分散することになり、基板に加わる応力を緩和することができ、基板破壊を引き起こすことを防止することが可能となる。 With such a structure, when the bump electrode is pressed and electrically connected to the connection electrode, for example, a flat plate electrode, the stress is distributed along the stress relaxation shape of the connection cavity. Thus, the stress applied to the substrate can be relaxed, and it is possible to prevent the substrate from being destroyed.
以下の実施形態の説明においては、一例として赤外線センサ用の半導体パッケージを例にとって、接続電極として例えば平板電極が形成される一方の基板が、赤外線センサなどの半導体素子を形成する半導体基板つまりセンサ基板であり、貫通電極が形成される他方の基板が、前記赤外線センサなどの半導体素子への赤外光を集光する蓋部を形成する蓋基板である場合について説明する。 In the following description of the embodiments, a semiconductor package for an infrared sensor is taken as an example, and one substrate on which, for example, a plate electrode is formed as a connection electrode is a semiconductor substrate that forms a semiconductor element such as an infrared sensor, that is, a sensor substrate The case where the other substrate on which the through electrode is formed is a lid substrate that forms a lid for collecting infrared light to the semiconductor element such as the infrared sensor will be described.
ただし、本発明は、かかる赤外線センサ用の半導体パッケージのみに限るものではなく、2枚の半導体基板同士を接合させて構成する半導体パッケージであっても良いし、さらには、2枚のみならず複数枚の基板を接合させて構成する場合であってもかまわない。 However, the present invention is not limited to such a semiconductor package for an infrared sensor, and may be a semiconductor package configured by bonding two semiconductor substrates together. It may be a case where a single substrate is joined.
(第1の実施形態)
まず、本発明の半導体パッケージの第1の実施形態の構造について、図1を用いて説明する。図1は、本発明の半導体パッケージの第1の実施形態の概観構造を示す構造図であり、図1(a)は、赤外線センサ用の半導体パッケージの全体を概観した鳥瞰図であり、図1(b)は、赤外線センサ用の半導体パッケージを形成するセンサ基板を上側から眺めた場合の上面図である。
(First embodiment)
First, the structure of the first embodiment of the semiconductor package of the present invention will be described with reference to FIG. FIG. 1 is a structural diagram showing an overview structure of a first embodiment of a semiconductor package of the present invention, and FIG. 1A is a bird's eye view showing an overview of an entire semiconductor package for an infrared sensor. b) is a top view when a sensor substrate forming a semiconductor package for an infrared sensor is viewed from above.
図1(a)に示すように、半導体パッケージ30は、赤外線用のセンサを形成したセンサ基板2の上に、蓋(赤外光の入射窓)となる蓋基板1が接合された構造からなっている。蓋基板1の周辺部には、半導体パッケージ30の上面からセンサ基板2のセンサ回路と電気的な接続を行うための貫通電極つまり蓋基板貫通配線8が、あらかじめ定めた所定の位置に設けられており、センサ基板2側との接合面から反対側の上面まで貫通した貫通孔内に形成されている。
As shown in FIG. 1A, the
また、図1(b)に示すように、センサ基板2の中央部には、赤外光を受信するセンサ6が、少なくとも1つ以上、n×nのマトリクス状に配置されており、センサ基板2の接合面上の周辺部には、蓋基板1の蓋基板貫通配線8の配置位置に対応する位置に、センサ6と電気的に接続された平板状の接続電極つまりセンサ基板電極5が、蓋基板1側の蓋基板貫通配線8(蓋基板1を貫通した電極)と接続するための接続電極として所定の個数分設けられており、図1(a)のように、蓋基板1と接合した状態においては、センサ基板電極5と蓋基板貫通配線8とが電気的に接続可能なように位置合わせされて配置されている。
As shown in FIG. 1B, at least one
センサ6は、あらかじめ定めた所定個数分、センサ基板2の上面側つまり蓋基板1との接合時に蓋基板1と対面する側の接合面上に配置されており、それぞれのセンサ6の駆動に必要な回路(図示していない)やセンサ基板電極5と電気的に接続されている。なお、図1(b)には、センサ6をn×nのマトリクス状に配置している例を示しているが、センサ6の配置は、かかる場合のみに限るものではなく、例えば、1ないし複数の列状(アレイ状)に配置しても良いし、放射状や同心円状に配置しても良い。
A predetermined number of
次に、図1に示す半導体パッケージ30の断面構造の一例を図2を用いて説明する。図2は、本発明の半導体パッケージの断面構造の第1の実施形態を示す断面図であり、図1(a)、図1(b)の一点鎖線Aで切断した断面における断面構造を示している。なお、図2においては、煩雑となることを避けるために、図1(b)のような複数のセンサ6の繰り返し部分については、省略して図示するとともに、図1(a)のように、センサ基板2の上面つまり接合面に蓋基板1の接合面を接合した状態を示している。
Next, an example of a cross-sectional structure of the
半導体パッケージ30は、センサ基板2と蓋基板1とを接合することによって形成されるが、蓋基板1の外周縁には、中央部よりも高さが高いサイドウォール9が形成されており、センサ基板2の中央部のセンサ6の上方には、サイドウォール9の高さ分に応じた中空構造が形成されている。すなわち、半導体パッケージ30は、センサ基板2の中央部に配置したセンサ6を、蓋基板1中央の窓部と外周縁のサイドウォール9とにより内封する構造となっており、内部に備えられたセンサ6等を保護するとともに、センサ6の駆動に必要な雰囲気を気密性良く保持することを可能としている。
The
例えば、センサ基板2の中央部に配置したセンサ6が、前述のように、熱型の赤外線検出センサの場合や、あるいは、ジャイロセンサ等の場合には、センサ基板2の中央部のセンサ6の上方に形成した中空構造の内部雰囲気として、希ガスや真空を密封するようにしている。
For example, when the
前述のように、蓋基板1の接合面側の周辺部には、センサ基板2と接合した時に平板状の接続電極つまりセンサ基板電極5と当接する位置に、略円柱形状(または円錐台形状)の貫通電極つまり蓋基板貫通配線8が設けられている。ここで、センサ基板電極5との接合部を形成する蓋基板貫通配線8の先端部には、図2に示すように、球状の緩衝用のバンプ電極4がサイドウォール9の高さよりも下側に突出する状態で取り付けられており、センサ基板電極5の接合面との接合時に、バンプ電極4がセンサ基板電極5と最初に接触する構造とされている。
As described above, in the peripheral portion on the bonding surface side of the
なお、バンプ電極4の材質は、導電性が良く、かつ、可塑性を有する軟質部材からなり、例えば、軟質金属(インジウム等)、導電性樹脂などを用いて形成されている。かくのごとく軟質部材からなるバンプ電極4は、蓋基板1とセンサ基板2との接合前においては球状であるが、蓋基板1とセンサ基板2との接合時には、軟質部材からなるバンプ電極4がセンサ基板電極5上に押圧されることにより、平板状のセンサ基板電極5の形状に応じて変形し、双方の接触面積を拡大して、電気的な接触抵抗を低減させ、導電性に富む良好な接続状態を形成する。
The
また、蓋基板1には、蓋基板貫通配線8を形成する貫通孔の下面側周縁部つまりセンサ基板2と対面する接合面側の貫通孔の周縁部に、接合時の蓋基板1への応力を緩和する応力緩和形状の一例として、円錐台形状からなる接続用キャビティ7が設けられており、球状のバンプ電極4が、接続用キャビティ7内の空間に配置されて、バンプ電極4の下側の一部が接続用キャビティ7内の空間から突出した状態とされている。軟質部材からなるバンプ電極4は、蓋基板1とセンサ基板2との接合時に、バンプ電極4の上部は接続用キャビティ7内に配置された電極すなわち蓋基板貫通配線8の先端部に押圧されて互いに密着した状態になるととともに、バンプ電極4の下部はセンサ基板電極5上に押圧されて、平板状のセンサ基板電極5の形状に応じて変形する一方、バンプ電極4の側部も接続用キャビティ7の内壁面に押圧されて、円錐台形状の接続用キャビティ7の形状に倣って変形した状態で保持される。
Further, the
この結果、蓋基板1とセンサ基板2との接合時に、可塑性を有する軟質部材からなるバンプ電極4は、センサ基板電極5と電気的な接触抵抗をより低減した状態で接続することが可能となり、蓋基板貫通配線8、バンプ電極4、センサ基板電極5の一連の良好な電気的な接続状態を形成することができると同時に、バンプ電極4と円錐台形状の接続用キャビティ7との接触面積が拡大するので、蓋基板1への集中的な応力を低減することも可能としており、蓋基板1とセンサ基板2との接合時における蓋基板1の破壊を防止することができる。
As a result, when the
以上のような電気的接続構造によって、センサ6に対する電気的信号の外部からの入出力を、パッケージの上面側から行う接合構造の半導体パッケージ30を形成することができる。
With the electrical connection structure as described above, it is possible to form the
さらには、蓋基板1とセンサ基板2とを接合する際に、可塑性を有するバンプ電極4が変形すること、接続用キャビティ7の空間内部にバンプ電極4を設置したことによって、より大きな径を有するバンプ電極4を設けることができるようになること、かつ、蓋基板1とセンサ基板2との接合時には、バンプ電極4の側部が接続用キャビティ7の円錐台形状の内壁面に押圧されて、該円錐台形状に沿って変形することにより、応力が分散して、蓋基板1へ加わる応力を緩和することができるので、接合時に基板の破壊を起こすことなく、かつ、良好な電気的接続状態を形成することを可能としている。
Furthermore, when the
(第1の実施形態の製造方法)
次に、図1、図2に示した半導体パッケージ30の製造工程について、図3を用いて説明する。図3は、本発明の半導体パッケージの製造方法の第1の実施形態における製造工程を説明するための工程図であり、蓋基板1に蓋基板貫通配線8やバンプ電極4、接続用キャビティ7などを形成し、センサ基板2と接合するまでの工程について示している。なお、図3は、図2の場合と同様に、半導体パッケージ30のセンサ6が配置される中央部の繰り返し部分については、省略して図示している。
(Manufacturing method of the first embodiment)
Next, the manufacturing process of the
ここで、蓋基板1の材料としては、センサ6が赤外線を検知する赤外線センサであれば、赤外線を透過する材質の材料を、また、可視光を検知する可視センサであれば、可視光を透過する材質の材料を選択する。また、センサ6がジャイロセンサ等のように力学的な量を検知するものであれば、より広い範囲で材料を選択することができる。
Here, as the material of the
まず、図3(a)に示す第1の工程では、蓋基板1を形成するために、前述のような材質からなる平板状の材料を用意する。
First, in the first step shown in FIG. 3A, in order to form the
次に、図3(b)に示す第2の工程では、図示していない光学系によって針状に集光されたレーザ42を用いて、蓋基板1の周辺部の所定の部位を上下方向に貫通する貫通孔を複数穿設する(図3(b)には、左右の2箇所のみを例示している)。このとき、貫通孔が所望の内径となるように、レーザ42の中心線を左右に回転移動させながら掘り進める(図3(b)では、蓋基板1の下面よりレーザ加工を行う場合を示している)。また、貫通孔は、略円柱形状であっても良いが、本実施例においては、後工程で蓋基板貫通配線8とするハンダ材を貫通孔内に形成し易いように、図3(b)の下面側から上面側に向かって、内径が徐々に狭くなるようなテーパを付与した円錐台形状としている。
Next, in the second step shown in FIG. 3B, a predetermined portion of the peripheral portion of the
次の図3(c)に示す第3の工程では、無電解鍍金法によって、蓋基板1の表面および貫通孔の内壁面に、Cu(銅)やNi(ニッケル)等よりなり、ハンダ材との付性が良い金属層43を付着させる。
In the third step shown in FIG. 3C, the surface of the
次の図3(d)に示す第4の工程では、蓋基板1の上下の表面を研削・研磨して、貫通孔の内壁面のみに金属層43を残すように、第3の工程で表面に形成した余分な金属層を除去するとともに、後述する接合工程(表面活性化接合工程)に必要な研磨状態の表面に仕上げる。
In the fourth step shown in FIG. 3D, the upper and lower surfaces of the
しかる後、図3(e)に示す第5の工程では、研削砥粒を表面に固着させた円柱状の研削工具40を回転させながら、蓋基板1の上面に押し当てて移動させることによって、蓋基板1の外周縁部にサイドウォール9を残すようにして、蓋基板1の上面中央部分をあらかじめ定めた厚み分だけ切削加工する。
Thereafter, in the fifth step shown in FIG. 3 (e), by rotating the
さらに、図3(f)に示す第6の工程では、研削工具40を回転させながら、研削工具40を貫通穴の中心軸に対してあらかじめ定めた傾斜角度例えば45度ないし60度の範囲内で傾斜させた角度で貫通孔の周縁部(エッジ部)に押し当てて、貫通孔の中心軸方向に向かって切削加工を行うことによって、接続用キャビティ7を作製する。この結果、蓋基板1の上面の貫通孔の周縁部には、応力緩和形状として、円錐台形状に開口された接続用キャビティ7が形成される。
Furthermore, in the sixth step shown in FIG. 3 (f), the grinding
次に、図3(g)に示す第7の工程では、図3(f)で接続用キャビティ7を形成した蓋基板1の下面から、接続用キャビティ7の下面(円錐台形状の口径が狭い面)までを、溶融したハンダ槽に浸すことにより、貫通孔の内部にハンダ材を充填させて、その後、ハンダ槽より引き出して冷却する。このとき、ハンダとの付性が良い金属層43が形成されている貫通孔内部のみに、ハンダ材が付着した状態になる。このようにして、導電性を有するハンダ材からなる貫通電極すなわち蓋基板貫通配線8が、貫通孔を充填した形で形成される。
Next, in the seventh step shown in FIG. 3G, the lower surface of the connecting cavity 7 (the diameter of the truncated cone shape is narrower) from the lower surface of the
次の図3(h)に示す第8の工程では、接続用キャビティ7の内部に、インジウムなどの軟質な金属を材料とした球状のバンプ電極4を搭載する。バンプ電極4を球状とすることによって、円錐台形状の接続用キャビティ7への搭載性を向上させることができる。なお、バンプ電極4の材料は、金属のみならず、可塑性を有する軟質で、かつ、導電性が良い材料であれば、如何なる材料でも良く、例えば、導電性樹脂であっても良い。また、バンプ電極4の径は、円錐台形状の接続用キャビティ7の高さよりも大きい径であり、球状のバンプ電極4の上部は、蓋基板1の外周縁部に形成されているサイドウォール9の上面よりも一部上側に突出した状態で、接続用キャビティ7内に搭載される。
In the next eighth step shown in FIG. 3H, a
次の図3(i)に示す第9の工程では、図示していない製造工程によりあらかじめセンサ6とセンサ基板電極5とを形成したセンサ基板2を、センサ6とセンサ基板電極5との形成面(接合面)を下側に向けた状態で、蓋基板1の上側から押し当てて、表面活性化接合方法により、蓋基板1とセンサ基板2とを接合する。なお、センサ基板2は、シリコンを母体材料とし、センサ基板2の接合面上にセンサ6や平板形状の接続電極つまりセンサ基板電極5を形成する工程(図示していない)において、半導体技術やMEMS加工技術により、センサ6とセンサ基板電極5とをあらかじめ形成している。センサ基板2のセンサ基板電極5の中心位置は、蓋基板1とセンサ基板2との接合後の状態においては、蓋基板貫通配線8の中心軸と同一線上となる位置に配置されている。
In the ninth step shown in FIG. 3I, the
なお、表面活性化接合方法とは、真空中にて、接合する基板の表面をイオンビームなどにより照射することによって、表面の汚染物を除去して、原子の結合手を露出させ、その結合手が出ている表面同士を真空中にて接触させて接合させる手法である。この表面活性化接合方法は、接合の際に加熱する必要がないことから、蓋基板1とセンサ基板2とが異種の材料からなっている場合であっても、常温下で、熱ひずみを起こすことなく接合することができる。
Note that the surface activated bonding method is a method of irradiating the surface of a substrate to be bonded with an ion beam or the like in a vacuum to remove surface contaminants and expose atomic bonds. This is a technique in which the surfaces on which the surface is exposed are brought into contact with each other in a vacuum and bonded. Since this surface activated bonding method does not require heating at the time of bonding, even if the
さらには、この表面活性化接合方法は、真空中で接合を行うため、半導体パッケージ30内部を真空に保つ必要がある、熱型の赤外線センサやジャイロセンサ等を形成する場合に、最も有効な接合方法となる。
Furthermore, since this surface activated bonding method is performed in a vacuum, it is necessary to keep the inside of the
次の図3(j)に示す第10の工程では、第9の工程において表面活性化接合方法により蓋基板1とセンサ基板2とが接合されることにより、可塑性を有する軟質のバンプ電極4が、ハンダ材からなる蓋基板貫通配線8の先端部に押圧されて、互いが密着した状態に変形されて、蓋基板貫通配線8と電気的に接続されるとともに、センサ基板2側のセンサ基板電極5の表面に押圧されて、平板形状のセンサ基板電極5の形状に沿って変形されて、センサ基板電極5とも電気的に良好な状態で接続される。
In the next tenth step shown in FIG. 3 (j), the
また、蓋基板1とセンサ基板2とを接合した際に、バンプ電極4の形状が変形する結果、応力が発生するが、バンプ電極4の側部は、蓋基板1側の接続用キャビティ7にも押圧されて、円錐台形状の接続用キャビティ7の形状に倣って変形されることにより、蓋基板1側への応力を分散させる状態になり、接合時の蓋基板1に対する応力を緩和することができる。
Further, when the
さらには、円錐台形状の接続用キャビティ7の空間内にバンプ電極4を設置することによって、大きな径のバンプ電極4を配置することができ、蓋基板1へ加わる応力をさらに緩和させ、接合時の基板破壊を防止しつつ、電気的にも確実に接続された半導体パッケージ30として製造することができる。
Furthermore, by installing the
なお、図3(j)における蓋基板1側の下面少なくとも蓋基板貫通配線8を形成した貫通孔の下面側に、封止用樹脂を形成させるようにしても良い。封止用樹脂を形成することによって、半導体パッケージ30内部の密封性をさらに向上させることができる。
Note that the sealing resin may be formed on at least the lower surface of the through hole in which the cover substrate through
(第2の実施形態)
次に、本発明の半導体パッケージの第2の実施形態の構造について、図4を用いて説明する。なお、本実施形態の半導体パッケージ30Aの概観構造は、第1の実施形態に示した図1の構造図と同様である。図4は、本発明の半導体パッケージの断面構造の第2の実施形態を示す断面図であり、図1(a)、図1(b)の一点鎖線Aで切断した断面における断面構造を示している。
(Second Embodiment)
Next, the structure of the second embodiment of the semiconductor package of the present invention will be described with reference to FIG. The general structure of the
図4の断面図に示すように、半導体パッケージ30Aは、第1の実施形態の図2に示す半導体パッケージ30の場合とは異なり、蓋基板1A側の接続用キャビティ7の内壁表面に、蓋基板貫通配線8との電気的伝導層としてキャビティ内電極3を新たに形成するようにしている。なお、このキャビティ内電極3は、蓋基板貫通配線8と電気的に接続されている。
As shown in the cross-sectional view of FIG. 4, unlike the
つまり、本実施形態の半導体パッケージ30Aにおいては、貫通電極となる蓋基板貫通配線8と電気的に接続されたキャビティ内電極3を、電気的伝導層として、接続用キャビティ7の内壁表面に形成しているので、蓋基板1Aとセンサ基板2との接合時に、蓋基板貫通配線8に対するバンプ電極4の電気的な接続面積をキャビティ内電極3により増大させることができるので、蓋基板貫通配線8、バンプ電極4、センサ基板電極5の間の一連の電気的な接続状態をより確実に向上させることができる。
That is, in the
(第2の実施形態の製造方法)
次に、図4に示した半導体パッケージ30Aの製造工程について、図5を用いて説明する。図5は、本発明の半導体パッケージの製造方法の第2の実施形態における製造工程を説明するための工程図であり、蓋基板1Aに蓋基板貫通配線8やバンプ電極4、接続用キャビティ7、キャビティ内電極3などを形成し、センサ基板2と接合するまでの工程について示している。
(Manufacturing method of the second embodiment)
Next, the manufacturing process of the
ただし、本実施形態の製造方法においては、蓋基板1Aに貫通孔を穿設し、貫通孔の周縁部に円錐台形状の接続用キャビティ7を形成するとともに、貫通孔内部にハンダ材からなる蓋基板貫通配線8を形成するまでの各工程については、第1の実施形態に示した図3(a)の第1の工程から図3(g)の第7の工程までと共通であるので、その説明を省略し、貫通孔内に蓋基板貫通配線8を形成した以降の第8の工程〜第13の工程について、図5(h)〜図5(m)を用いて説明する。
However, in the manufacturing method of the present embodiment, a through hole is formed in the
なお、図5においても、図3の場合と同様に、半導体パッケージ30Aのセンサ6が配置される中央部の繰り返し部分については、省略して図示している。
In FIG. 5 as well, as in the case of FIG. 3, the repeated portion of the central portion where the
図5の(h)に示す第8の工程では、蓋基板1Aの上面に、蒸着マスクとして、接続用キャビティ7の内壁面部分と蓋基板貫通配線8の先端面のみを開口するように、フォトレジストにより、レジスト層41をパターニングして形成する。
In the eighth step shown in (h) of FIG. 5, the photo process is performed so that only the inner wall surface portion of the
次の図5の(i)に示す第9の工程では、蓋基板1A上に形成したレジスト層41上と接続用キャビティ7の内壁面および蓋基板貫通配線8の先端面上にアルミや金などからなる導電性の金属材料44を蒸着する。
Next, in the ninth step shown in FIG. 5I, aluminum, gold, or the like is formed on the resist
しかる後の図5の(j)に示す第10の工程では、レジスト層41を有機溶剤により剥離し、接続用キャビティ7の内壁面部分および蓋基板貫通配線8の先端面のみに形成された金属材料44を、蓋基板貫通配線8との電気的伝導層のキャビティ内電極3として実現する。この結果、接続用キャビティ7の内壁面に形成されたキャビティ内電極3は、蓋基板貫通配線8と電気的に接続された状態で形成されることになる。
Thereafter, in the tenth step shown in FIG. 5J, the resist
図5の(k)に示す第11の工程では、第1の実施形態の製造方法に示す図3(h)と同様に、接続用キャビティ7の内部に、インジウムなどの軟質な金属を材料とした球状のバンプ電極4を搭載する。本実施形態においても、第1の実施形態の場合と同様、バンプ電極4の材料は、金属のみならず、可塑性を有する軟質で、かつ、導電性が良い材料であれば、如何なる材料でも良く、例えば、導電性樹脂であっても良い。また、バンプ電極4の径は、円錐台形状の接続用キャビティ7の高さよりも大きい径であり、球状のバンプ電極4の上部は、蓋基板1の外周縁に形成されているサイドウォール9の上面よりも一部上側に突出した状態で、接続用キャビティ7内に搭載される。
In the eleventh step shown in FIG. 5 (k), as in FIG. 3 (h) shown in the manufacturing method of the first embodiment, a soft metal such as indium is used as a material inside the
次の図5の(l)に示す第12の工程では、第1の実施形態の製造方法に示す図3(i)と同様に、センサ6とセンサ基板電極5とを形成したセンサ基板2を、センサ6とセンサ基板電極5との形成面(接合面)を下側に向けた状態で、蓋基板1Aの上側から押し当てて、表面活性化接合方法により、蓋基板1Aとセンサ基板2とを接合する。なお、センサ基板2のセンサ基板電極5の中心位置は、第1の実施形態と同様、蓋基板1Aとセンサ基板2との接合後の状態においては、蓋基板貫通配線8の中心軸と同一線上となる位置に配置されている。
In the twelfth step shown in FIG. 5L, the
次の図5(m)に示す第13の工程では、第12の工程において表面活性化接合方法により蓋基板1とセンサ基板2とが接合されることにより、第1の実施形態の場合と同様に、可塑性を有する軟質のバンプ電極4が、ハンダ材からなる蓋基板貫通配線8の先端部に形成されたキャビティ内電極3に押圧されて、互いが密着した状態に変形されて、キャビティ内電極3を介して蓋基板貫通配線8と電気的に接続されるとともに、センサ基板2側のセンサ基板電極5の表面に押圧されて、平板形状の接続電極つまりセンサ基板電極5の形状に沿って変形されて、センサ基板電極5とも電気的に良好な状態で接続される。
In the thirteenth step shown in FIG. 5M, the
さらに、バンプ電極4の側部は、蓋基板1側の接続用キャビティ7内壁面に形成されたキャビティ内電極3上にも押圧されて、円錐台形状の接続用キャビティ7の形状に倣って変形されることにより、蓋基板1側への応力を分散させて、接合時の蓋基板1に対する応力を緩和するとともに、キャビティ内電極3との接触面積が拡大して、より良好な電気的な接続状態で蓋基板貫通配線8と接続することができる。
Further, the side portion of the
さらには、第1の実施形態と同様、円錐台形状の接続用キャビティ7の空間内にバンプ電極4を設置することによって、大きな径のバンプ電極4を配置することができ、蓋基板1Aへ加わる応力をさらに緩和させ、接合時の基板破壊を防止しつつ、電気的にも、より確実に接続された半導体パッケージ30Aとして製造することができる。
Further, as in the first embodiment, by installing the
(第3の実施形態)
次に、本発明の半導体パッケージの第3の実施形態の構造について、図6を用いて説明する。なお、本実施形態の半導体パッケージ30Bの概観構造も、第1の実施形態に示した図1の構造図と同様である。図6は、本発明の半導体パッケージの断面構造の第3の実施形態を示す断面図であり、図1(a)、図1(b)の一点鎖線Aで切断した断面における断面構造を示している。
(Third embodiment)
Next, the structure of the third embodiment of the semiconductor package of the present invention will be described with reference to FIG. The general structure of the
図6の断面図に示すように、半導体パッケージ30Bは、蓋基板1B側の接続用キャビティ7Bの形状が、第2の実施形態の図4に示す半導体パッケージ30Aの場合における接続用キャビティ7の円錐台形状とは異なり、釣鐘状の形状とされている。
As shown in the sectional view of FIG. 6, the
接続用キャビティ7Bの形状を釣鐘状の形状とすることにより、第2の実施形態と同様に、蓋基板1Bとセンサ基板2との接合時に、蓋基板貫通配線8に対するバンプ電極4の電気的な接触面積を、接続用キャビティ7Bの内壁面に形成されたキャビティ内電極3により増大させることができるので、蓋基板貫通配線8、バンプ電極4、センサ基板電極5の間の一連の電気的な接続状態をより確実に向上させることができると同時に、円錐台形状の接続用キャビティ7を用いている第2の実施形態に比し、釣鐘状の接続用キャビティ7Bの開口部の径を小さくすることができるので、一連の電気的な接続状態を形成するための配線構造が占める領域を小さくすることができ、電気的配線構造をより高密度に配置することができる。
By forming the
なお、図6の半導体パッケージ30Bは、第2の実施形態の図4に示す半導体パッケージ30Aと同様、接続用キャビティ7Bの内壁面にキャビティ内電極3を形成している場合について示しているが、場合によっては、第1の実施形態の図2に示す半導体パッケージ30のように、接続用キャビティ7Bの内壁面にキャビティ内電極3を形成していない構造としても良い。
The
(第3の実施形態の製造方法)
次に、図6に示した半導体パッケージ30Bの製造工程について、図7を用いて説明する。図7は、本発明の半導体パッケージの製造方法の第3の実施形態における製造工程を説明するための工程図であり、蓋基板1Bに蓋基板貫通配線8やバンプ電極4、接続用キャビティ7B、キャビティ内電極3などを形成し、センサ基板2と接合するまでの工程について示している。
(Manufacturing method of the third embodiment)
Next, the manufacturing process of the
ただし、本実施形態の製造方法においては、蓋基板1Bに貫通孔を穿設し、貫通孔の内壁面に金属層43を形成し、研削工具40により蓋基板1Bの外周縁部にサイドウォール9を残す形で蓋基板1Bの上面中央部分を切削加工するまでの各工程については、第1の実施形態に示した図3(a)の第1の工程から図3(e)の第5の工程までと共通であるので、その説明を省略し、研削工具40により蓋基板1Bの上面中央部分を切削加工した以降の第6の工程〜第14の工程について、図7(f)〜図7(n)を用いて説明する。
However, in the manufacturing method of the present embodiment, a through hole is formed in the
なお、図7においても、図3の場合と同様に、半導体パッケージ30Bのセンサ6が配置される中央部の繰り返し部分については、省略して図示している。
In FIG. 7, as in the case of FIG. 3, the repeated portion of the central portion where the
第1の実施形態の製造工程においては、図3の(f)の第6の工程に示すように、円柱状の研削工具40を、貫通孔の中心軸に対してあらかじめ定めた傾斜角度だけ傾斜させて貫通孔の周縁部(エッジ部)に押し当てて、貫通孔の中心軸方向に向かって切削加工を行うことによって、円錐台形状の接続用キャビティ7を形成していた。しかし、かくのごとき切削加工方法では、比較的、アスペクト比の高い形状の穴を研削することは難しい。すなわち、接続用キャビティ7の高さ寸法に比して開口部の口径寸法を短くすることは難しい。
In the manufacturing process of the first embodiment, as shown in the sixth process of FIG. 3 (f), the
そこで、本実施形態の製造方法においては、図7(f)の第6の工程、図7(g)の第7の工程に示すように、図示しない光学系によって円柱状に集光されたレーザ42Bを、貫通孔の中心軸に沿って照射して、レーザ42Bのスポットサイズを変更しながら、貫通孔の中心軸方向に向かって、孔を掘り進めるようにしている。
Therefore, in the manufacturing method of the present embodiment, as shown in the sixth step in FIG. 7 (f) and the seventh step in FIG. 7 (g), a laser focused in a cylindrical shape by an optical system (not shown). 42B is irradiated along the central axis of the through-hole, and the hole is dug in the direction of the central axis of the through-hole while changing the spot size of the
つまり、図7(f)に示す第6の工程では、図示しない光学系によって円柱状に集光されたレーザ42Bを、蓋基板1Bに穿設された貫通孔の中心軸に沿って照射して、貫通孔の中心軸方向に対して、釣鐘形状の袴部を形成するためにあらかじめ定めた所定の高さまで掘り進む。
That is, in the sixth step shown in FIG. 7F, the
次の図7(g)に示す第7の工程では、レーザ42Bのスポットサイズを徐々に小さくしながら、貫通孔の中心軸方向に対して、釣鐘形状の頂上部を形成するためにあらかじめ定めた高さまでさらに掘り進める。かくのごとく掘り進めることによって、釣鐘形状の接続用キャビティ7Bを形成する。
In the seventh step shown in FIG. 7G, the spot size of the
以降の図7(h)に示す第8の工程〜図7(m)に示す第14の工程は、それぞれ、第1の実施形態における図3(g)に示す第7の工程(第2の実施形態における第7の工程と同じ)、第2の実施形態における図5(h)に示す第8の工程〜図5(m)に示す第13の工程と同様の工程である。つまり、各工程において、第2の実施形態の製造方法と同様に、貫通孔内に蓋基板貫通配線8を形成し、レジスト層41と金属材料44とを用いて、電気的伝導層となるキャビティ内電極3を釣鐘形状の接続用キャビティ7Bの内壁面と蓋基板貫通配線8の先端部とに作製し、しかる後、バンプ電極4を接続用キャビティ7B内に搭載し、さらに、蓋基板1Bとセンサ基板2とを表面活性化接合方法によって接合する。
The eighth step shown in FIG. 7 (h) to the fourteenth step shown in FIG. 7 (m) are respectively the seventh step (second step) shown in FIG. 3 (g) in the first embodiment. This is the same as the seventh step in the second embodiment, and the eighth step shown in FIG. 5 (h) to the thirteenth step shown in FIG. 5 (m) in the second embodiment. That is, in each process, as in the manufacturing method of the second embodiment, the lid substrate through
これらの各工程を経ることによって、接続用キャビティ7Bの開口部の径を小さくして、電気的配線構造をより高密度に配置することが可能な半導体パッケージ30Bを製造することができる。
Through these steps, the diameter of the opening of the
(その他の実施形態)
前述の各実施形態においては、基板にかかる応力を緩和するための接続用キャビティ7,7Bの形状として、それぞれ、円錐台形状、釣鐘形状とする場合について説明したが、本発明は、かかる形状のみに限るものではなく、基板にかかる応力を緩和することが可能な応力緩和形状であれば、如何なる形状であってもかまわない。例えば、接続用キャビティの形状を、湾曲状のテーパを有するすり鉢形状としても良いし、多角錐台形状としても良い。さらには、開口部の口径形状が正円や正方形や正多角形からなっていなくても、楕円や方形や異なる辺長の多角形からなっていても良い。
(Other embodiments)
In each of the above-described embodiments, the
また、蓋基板1側のバンプ電極4と電気的に接続するセンサ基板2側の接続電極つまりセンサ基板電極5の形状について、前述の各実施形態においては、平板状の平板電極とした場合を説明したが、例えば、凹形状の凹形電極としても良い。接続電極つまりセンサ基板電極5の形状が凹形の凹形電極とすることにより、蓋基板1とセンサ基板2との接合時に、軟質部材からなるバンプ電極4が変形されて凹形電極内に嵌合された状態になり、バンプ電極4とセンサ基板電極5との電気的な接触面積をさらに拡大することができ、より良好な電気的接続状態を実現することができる。
Further, regarding the shape of the connection electrode on the
また、前述の各実施形態においては、蓋基板1,1A,1Bとセンサ基板2との2つの基板間の接合の場合について説明したが、センサ基板2を複数の基板によって構成することも可能である。つまり、かかる複数枚のセンサ基板を積層した半導体パッケージを形成する場合、各センサ基板の構造を、蓋基板1,1A,1Bと類似の構造として、それぞれ、基板の上下を貫通する貫通電極を形成すると同時に、一方の接合面上に接続用キャビティとバンプ電極とを形成した構造として、各センサ基板同士を相互に接合して積み上げていく構造とすれば良い。
In each of the above-described embodiments, the case where the
なお、前述の各実施形態においては、赤外線などを検知するセンサ6を備えた半導体パッケージを例として説明したが、本発明は、かかるセンサ用の半導体パッケージのみに限るものではなく、一般的な半導体回路からなる半導体基板同士を接合した形態であっても、もちろん、かまわないし、前述のように、複数枚の半導体基板を積層して構成することももちろん可能である。
In each of the above-described embodiments, the semiconductor package including the
1,1A,1B…蓋基板、2…センサ基板、3…キャビティ内電極、4…バンプ電極、5…センサ基板電極、6…センサ、7,7B…接続用キャビティ、8…蓋基板貫通配線、9…サイドウォール、30,30A,30B…半導体パッケージ、40…研削工具、41…レジスト層、42,42B…レーザ、43…金属層、44…金属材料。
DESCRIPTION OF
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204197A JP2009043770A (en) | 2007-08-06 | 2007-08-06 | Semiconductor package and manufacturing method of semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204197A JP2009043770A (en) | 2007-08-06 | 2007-08-06 | Semiconductor package and manufacturing method of semiconductor package |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009043770A true JP2009043770A (en) | 2009-02-26 |
Family
ID=40444233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007204197A Pending JP2009043770A (en) | 2007-08-06 | 2007-08-06 | Semiconductor package and manufacturing method of semiconductor package |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009043770A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013161910A (en) * | 2012-02-03 | 2013-08-19 | Osaka Prefecture Univ | Semiconductor device manufacturing method, semiconductor device, infrared sensor manufacturing method and infrared sensor |
-
2007
- 2007-08-06 JP JP2007204197A patent/JP2009043770A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013161910A (en) * | 2012-02-03 | 2013-08-19 | Osaka Prefecture Univ | Semiconductor device manufacturing method, semiconductor device, infrared sensor manufacturing method and infrared sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7683459B2 (en) | Bonding method for through-silicon-via based 3D wafer stacking | |
JP6239718B2 (en) | Method for fabricating a microelectronic package | |
JP5619236B2 (en) | Connection component with hollow insert and method for manufacturing the same | |
JP4758712B2 (en) | Manufacturing method of semiconductor device | |
KR101542478B1 (en) | A method of fabricating an interconnection element having conductive posts | |
TWI505427B (en) | Electronic device package and methods of manufacturing an electronic device package | |
JP3994346B2 (en) | Light-emitting diode surface mounting method | |
US20080002460A1 (en) | Structure and method of making lidded chips | |
JP2009064839A (en) | Optical device and method for fabricating the same | |
WO2009146587A1 (en) | Bongding method for through-silicon-via based 3d wafer stacking | |
JP2014013810A (en) | Substrate, manufacturing method for the same, semiconductor device and electronic apparatus | |
TW201236117A (en) | Chip package | |
JP2007049103A (en) | Semiconductor chip, method for manufacturing same, and semiconductor device | |
JP2010103300A (en) | Semiconductor device, and method of manufacturing the same | |
JP2005129888A (en) | Sensor device and sensor system, and manufacturing method therefor | |
JPWO2008023826A1 (en) | Semiconductor device and manufacturing method thereof | |
US7843985B2 (en) | Light chip and optical module | |
JP2008159948A (en) | Semiconductor device | |
US20210280628A1 (en) | Method for connecting cross-components at optimised density | |
JP2009043770A (en) | Semiconductor package and manufacturing method of semiconductor package | |
JP6851773B2 (en) | Semiconductor device | |
JP4837328B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TWI387333B (en) | An electron bombarded image sensor array device, such an image sensor array as well as a method for manufacturing such image sensor array | |
JP2009130271A (en) | Semiconductor device and method of manufacturing the same | |
JP2007158078A (en) | Semiconductor device and manufacturing method therefor |