JP2009042595A - Temperature control device - Google Patents

Temperature control device Download PDF

Info

Publication number
JP2009042595A
JP2009042595A JP2007208927A JP2007208927A JP2009042595A JP 2009042595 A JP2009042595 A JP 2009042595A JP 2007208927 A JP2007208927 A JP 2007208927A JP 2007208927 A JP2007208927 A JP 2007208927A JP 2009042595 A JP2009042595 A JP 2009042595A
Authority
JP
Japan
Prior art keywords
circuit
temperature
output
fixing
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007208927A
Other languages
Japanese (ja)
Other versions
JP5219427B2 (en
Inventor
Takeshi Nishimura
武司 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Mita Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Mita Corp filed Critical Kyocera Mita Corp
Priority to JP2007208927A priority Critical patent/JP5219427B2/en
Publication of JP2009042595A publication Critical patent/JP2009042595A/en
Application granted granted Critical
Publication of JP5219427B2 publication Critical patent/JP5219427B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fixing For Electrophotography (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a temperature control device with an inexpensive second safety circuit which detects the abnormal state of a CPU and keeps a fixing heater turned off in addition to a safety circuit by means of hardware without a CPU. <P>SOLUTION: The temperature control device 9 has: a temperature detecting section 23 which detects a fixing temperature; the CPU 41 which outputs a heater control signal HC; and the safety circuit 304 which forcibly stops supply of power to the fixing heater 21. The temperature control device 9 includes a differentiation circuit46 which differentiates the pulse signal PO of a predetermined period TO output from the CPU 41; a timer circuit 49 which outputs a forcible stop signal FS when a predetermined time T1 elapses from the application of a power source voltage Vin; a gate circuit which turns off the fixing heater 21 by the output signal of the timer circuit 49 or the heater control signal HC. The output voltage of the differentiating circuit 46 is supplied to the timer circuit 49 as a power source voltage Vin. One period TO of the pulse signal is set shorter than the predetermined time T1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、複写機やプリンタ等の熱定着装置を備えた画像形成装置に組み込まれる温度制御装置に関し、定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するCPUと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置に関する。   The present invention relates to a temperature control device incorporated in an image forming apparatus having a thermal fixing device such as a copying machine or a printer, and relates to a temperature detection unit that detects a fixing temperature, and the fixing temperature detected by the temperature detection unit is a target temperature. A temperature that includes a CPU that outputs a heater control signal for driving and controlling the fixing heater, and a safety circuit that forcibly stops power supply to the fixing heater when the fixing temperature reaches an abnormal overheat temperature. The present invention relates to a control device.

電子写真方式を採用した画像形成装置には、トナー画像を溶融して用紙に定着するために、CPUを備えた制御部から出力されるヒータ制御信号により駆動制御される定着ヒータと、定着ヒータが内装された定着ローラと、定着ローラに圧接された加圧ローラを備えた定着装置が組み込まれている。   An image forming apparatus adopting an electrophotographic system includes a fixing heater that is driven and controlled by a heater control signal output from a control unit having a CPU, and a fixing heater in order to melt and fix the toner image on a sheet. A fixing device including an internal fixing roller and a pressure roller pressed against the fixing roller is incorporated.

定着ローラは制御部によって通電制御される定着ヒータにより所定の目標温度に制御されているが、制御部の異常により定着ヒータへの通電状態が維持されると、目標温度より異常に高温に過熱され、装置の損傷を招く虞があるため、従来から制御部が介在しないハードウェア回路により異常過熱状態を回避する技術が提案されている。   The fixing roller is controlled to a predetermined target temperature by a fixing heater that is energized and controlled by the control unit. However, if the energization state of the fixing heater is maintained due to an abnormality of the control unit, the fixing roller is overheated to an abnormally high temperature. Since there is a possibility of causing damage to the apparatus, conventionally, a technique for avoiding an abnormal overheating state by a hardware circuit not including a control unit has been proposed.

例えば、定着温度を監視するサーモスイッチを定着ヒータへの通電ラインに直列に接続し、サーモスイッチにより異常過熱温度が検出されると強制的に定着ヒータへの給電を遮断する安全回路が設けられている。   For example, there is a safety circuit that connects a thermo switch for monitoring the fixing temperature in series with the energization line to the fixing heater, and forcibly cuts off the power supply to the fixing heater when an abnormal overheat temperature is detected by the thermo switch. Yes.

しかし、上述の安全回路を採用する場合には、定着温度が異常過熱温度以下になるとサーモスイッチが閉成されて再び定着ヒータに通電されるため、図10に示すように、定着温度が異常過熱温度前後に維持され、定着ローラや加圧ローラ、さらには定着装置の周辺に設置された機器や樹脂部材等が高熱により損傷し、或いはひずみや変形が生じる虞があった。   However, when the above-described safety circuit is employed, since the thermoswitch is closed and the fixing heater is energized again when the fixing temperature becomes equal to or lower than the abnormal overheating temperature, the fixing temperature is abnormally overheated as shown in FIG. There is a possibility that the fixing roller, the pressure roller, and the devices and resin members installed around the fixing device may be damaged by high heat, or may be distorted or deformed.

そこで、特許文献1には、定着ヒータの温度を監視して定着ヒータの通電制御とパワー系の電源のオン/オフ制御を行い、定着ヒータの通電時に定着ヒータ温度の異常を検出すると、定着ヒータの通電を禁止すると共にパワー系の電源をオフする単一のMPUと、定着ヒータ温度の過昇を検出し、温度過昇の状態に応じてパワー系の電源を強制的にオフする温度過昇検出・制御手段とを備え、MPUの温度監視手段が正常に動作しない場合でも、定着ヒータ制御手段の異常等によって定着ヒータの温度が上昇した場合に、温度過昇検出・制御手段によりパワー系の電源を強制的にオフすることを特徴とする画像形成装置が提案されている。   Therefore, in Patent Document 1, the temperature of the fixing heater is monitored, the energization control of the fixing heater and the power on / off control of the power system are performed, and when an abnormality in the fixing heater temperature is detected when the fixing heater is energized, the fixing heater is detected. A single MPU that prohibits energization of the power supply and a power system power supply that is turned off, and an excessive temperature rise that detects an excessive increase in the fixing heater temperature and forcibly turns off the power system power according to the temperature overheating condition Even if the temperature monitoring means of the MPU does not operate normally even if the temperature of the fixing heater rises due to abnormality of the fixing heater control means, etc., the power system is detected by the overtemperature detection / control means. An image forming apparatus characterized by forcibly turning off a power supply has been proposed.

具体的に、温度過昇検出・制御手段は、サーミスタで検出される定着ヒータ温度の異常高温時に所定時間経過すると作動するウォッチドッグタイマ回路と、その出力信号をラッチするDタイプフリップフロップと、フリップフロップの出力信号により定着ヒータへの給電ラインを遮断するリレー回路を備えて構成されている。   Specifically, the overtemperature detection / control means includes a watchdog timer circuit that operates when a predetermined time elapses when the temperature of the fixing heater detected by the thermistor is abnormally high, a D-type flip-flop that latches the output signal, and a flip-flop And a relay circuit that cuts off the power supply line to the fixing heater in response to the output signal.

しかし、上述した温度過昇検出・制御手段では、異常検出後にMPUから出力されるリセット信号でフリップフロップがリセットされる為、MPUに異常が発生して、誤ったリセット信号が出力されると定着ヒータへの通電を阻止できない虞があった。また、ノイズ等によるフリップフロップの誤作動に対処すべく、誤作動か否かを判断してリセット信号を出力する必要があるため、MPUに掛かる制御負荷が増大すると言う問題もあった。   However, in the above-described over-temperature detection / control means, the flip-flop is reset by the reset signal output from the MPU after the abnormality is detected, so that if an abnormality occurs in the MPU and an incorrect reset signal is output, the fixing is performed. There was a possibility that energization to the heater could not be prevented. Further, in order to cope with a malfunction of the flip-flop due to noise or the like, it is necessary to determine whether or not the malfunction occurs and to output a reset signal, so that there is a problem that the control load on the MPU increases.

特開平10−307514号公報Japanese Patent Laid-Open No. 10-307514

本発明の目的は、上述の問題に鑑み、CPUが介在しないハードウェアによる安全回路に加えて、CPUの異常を検出して定着ヒータのオフ状態を維持する安価な第二の安全回路を備えた温度制御装置を提供する点にある。   In view of the above-described problems, the object of the present invention is to provide an inexpensive second safety circuit that detects an abnormality of the CPU and maintains the fixing heater in an OFF state in addition to a hardware safety circuit that does not involve a CPU. It is in providing a temperature control device.

上述の目的を達成するため、本発明による温度制御装置の第一の特徴構成は、特許請求の範囲の書類の請求項1に記載した通り、定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するCPUと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置であって、前記CPUから出力される所定周期のパルス信号を微分する微分回路と、電源電圧が印加された後に所定時間経過すると前記ヒータ制御信号に関わらず強制停止信号を出力するタイマ回路と、前記タイマ回路の出力信号または前記ヒータ制御信号により前記定着ヒータをオフするゲート回路を備え、前記微分回路の出力電圧が前記電源電圧として前記タイマ回路に供給されるとともに、前記パルス信号の一周期が前記所定時間より短く設定されている点にある。   In order to achieve the above-mentioned object, a first characteristic configuration of the temperature control device according to the present invention includes a temperature detection unit for detecting a fixing temperature and the temperature detection as described in claim 1 of the document of the claims. A CPU that outputs a heater control signal for driving and controlling the fixing heater so that the fixing temperature detected by the unit reaches a target temperature, and forcibly stops power supply to the fixing heater when the fixing temperature reaches an abnormal overheat temperature A temperature control device configured to include a safety circuit for differentiating a pulse signal having a predetermined cycle output from the CPU, and a heater control signal when a predetermined time elapses after the power supply voltage is applied. Regardless of the above, there is provided a timer circuit for outputting a forced stop signal, and a gate circuit for turning off the fixing heater by an output signal of the timer circuit or the heater control signal. The output voltage of the road is supplied to the timer circuit as the power supply voltage lies in that one period of the pulse signal is shorter than the predetermined time.

CPUから所定周期で出力されるパルス信号は、微分回路により微分され、微分回路の出力電圧が電源電圧としてタイマ回路に入力される。当該出力電圧はパルス信号の立上りエッジで所定電圧値から正方向に急峻に上昇した後、所定電圧値に低下するスパイク状に変化し、立下りエッジで所定電圧値から負方向に急峻に低下した後、所定電圧値に上昇するスパイク状に変化する。電源電圧が負方向でスパイク状に変化するタイミングでタイマ回路への給電が周期的に遮断されるため、タイマ回路は周期的にリセットされる。   The pulse signal output from the CPU at a predetermined cycle is differentiated by a differentiation circuit, and the output voltage of the differentiation circuit is input to the timer circuit as a power supply voltage. The output voltage rises sharply in the positive direction from the predetermined voltage value at the rising edge of the pulse signal, then changes to a spike shape that decreases to the predetermined voltage value, and sharply decreases in the negative direction from the predetermined voltage value at the falling edge. After that, it changes in a spike shape rising to a predetermined voltage value. Since the power supply to the timer circuit is periodically interrupted at the timing when the power supply voltage changes in a spike shape in the negative direction, the timer circuit is periodically reset.

ここで、CPUから出力されるパルス信号の所定周期は、電源電圧が印加された後にタイマ回路から強制停止信号が出力されるまでの所定時間よりも短く設定されている。よって、CPUが正常に動作しているときには、強制停止信号を出力する前にタイマ回路はリセットされるため、タイマ回路から強制停止信号が出力されることはない。   Here, the predetermined cycle of the pulse signal output from the CPU is set to be shorter than a predetermined time until the forced stop signal is output from the timer circuit after the power supply voltage is applied. Therefore, when the CPU is operating normally, the timer circuit is reset before outputting the forced stop signal, so that the forced stop signal is not output from the timer circuit.

一方、CPUの暴走や出力ポートのラッチアップ等の異常が発生すると、パルス信号がハイレベルまたはローレベルに固定され、電源電圧として微分回路からタイマ回路に一定の出力電圧が印加されるため、このような電源電圧が印加された後に所定時間経過するとタイマ回路から強制停止信号が出力され、ゲート回路により定着ヒータへの通電が強制的にオフされる。   On the other hand, if an abnormality such as CPU runaway or output port latch-up occurs, the pulse signal is fixed at high level or low level, and a constant output voltage is applied from the differentiation circuit to the timer circuit as the power supply voltage. When a predetermined time elapses after such a power supply voltage is applied, a forced stop signal is output from the timer circuit, and the energization to the fixing heater is forcibly turned off by the gate circuit.

よって、上述の構成によれば、CPUの暴走等の異常時に、安全回路で検出される異常過熱温度の前後で定着ローラの温度が維持されるという不都合が解消される。この様な回路は部品点数も少なく極めて安価に構成できる。   Therefore, according to the above-described configuration, inconvenience that the temperature of the fixing roller is maintained before and after the abnormal overheat temperature detected by the safety circuit in the case of an abnormality such as CPU runaway. Such a circuit has a small number of parts and can be constructed very inexpensively.

同第二の特徴構成は、同請求項2に記載した通り、上述の第一の特徴構成に加えて、前記タイマ回路が、前記電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成されている点にある。   In addition to the first feature configuration described above, the second feature configuration includes an integration circuit that operates when the power supply voltage is applied, and the integration circuit, in addition to the first feature configuration described above. This is because it is composed of a logic circuit whose output level is inverted when the predetermined time elapses based on the output signal.

CPUが正常に動作しているとき、積分回路には所定周期毎に負方向でスパイク状に変化する電源電圧が印加されるため、積分回路の出力電圧は、当該所定周期毎に低下し、論理回路の出力レベルが反転する電圧値まで上昇することはない。   When the CPU is operating normally, the integration circuit is supplied with a power supply voltage that varies in a spiked manner in the negative direction every predetermined period, so that the output voltage of the integration circuit decreases every logical period, The output level of the circuit does not rise to a voltage value that reverses.

一方、CPUの暴走等の異常時には、積分回路には所定電圧値の電源電圧が連続して印加されるため、当該電源電圧が印加された後に所定時間経過すると積分回路の出力電圧は論理回路の出力レベルが反転する電圧値まで上昇し、論理回路から出力レベルが反転した信号が出力される。   On the other hand, a power supply voltage of a predetermined voltage value is continuously applied to the integration circuit when an abnormality such as a runaway of the CPU occurs. Therefore, when a predetermined time elapses after the power supply voltage is applied, the output voltage of the integration circuit is The output level rises to a voltage value that inverts, and a signal with the output level inverted is output from the logic circuit.

当該積分回路は、例えば、抵抗とコンデンサなどの数少ない部品を組み合わせて安価に構築することができるので、安価な温度制御装置が実現できる。   The integration circuit can be constructed at a low cost by combining a few components such as a resistor and a capacitor, for example, so that an inexpensive temperature control device can be realized.

同第三の特徴構成は、同請求項3に記載した通り、上述の第一の特徴構成に加えて、前記タイマ回路は、前記電源電圧が印加された後に所定時間経過すると出力レベルが反転するリセットICで構成されている点にある。   In the third feature configuration, as described in claim 3, in addition to the first feature configuration described above, the output level of the timer circuit is inverted when a predetermined time elapses after the power supply voltage is applied. This is because it is composed of a reset IC.

リセットICは、電源電圧が印加されて所定時間が経過するとレベルを反転して信号を出力するように構成されている。   The reset IC is configured to invert the level and output a signal when a predetermined time elapses after the power supply voltage is applied.

CPUが正常に動作しているとき、リセットICには所定周期毎に負方向でスパイク状に変化する電源電圧が印加される。よって、リセットICは当該所定周期毎に給電が遮断されてリセットされるため、リセットICからレベルが反転した信号が出力されることはない。一方、CPUの暴走等の異常時には、リセットICに所定電圧値の電源電圧が連続して印加されるため、電源電圧が印加された後に所定時間経過するとリセットICからレベルが反転した信号が出力される。   When the CPU is operating normally, the reset IC is supplied with a power supply voltage that changes in a spiked manner in the negative direction every predetermined period. Therefore, since the reset IC is reset by cutting off the power supply at every predetermined period, a signal whose level is inverted is not output from the reset IC. On the other hand, a power supply voltage having a predetermined voltage value is continuously applied to the reset IC when the CPU is out of control or the like, so that a signal whose level is inverted is output from the reset IC when a predetermined time elapses after the power supply voltage is applied. The

上述の構成によれば、大量生産される安価なリセットICを用いることで安価な温度制御装置が実現できる。   According to the above configuration, an inexpensive temperature control device can be realized by using an inexpensive reset IC that is mass-produced.

以上説明した通り、本発明によれば、CPUが介在しないハードウェアによる安全回路に加えて、CPUの異常を検出して定着ヒータのオフ状態を維持する安価な第二の安全回路を備えた温度制御装置を提供することができるようになった。   As described above, according to the present invention, in addition to a hardware safety circuit that does not involve a CPU, a temperature provided with an inexpensive second safety circuit that detects an abnormality of the CPU and maintains an OFF state of the fixing heater. A control device can be provided.

以下に、本発明の温度制御装置を備えた画像形成装置の一例であるカラープリンタについて説明する。   Hereinafter, a color printer which is an example of an image forming apparatus including the temperature control device of the present invention will be described.

図2に示すように、電子写真方式を採用したカラープリンタ100は、液晶画面やプリント条件などを入力する操作キー等が配置された操作部110と、ネットワーク等を介してパーソナルコンピュータ等から入力された画像データに基づいてトナー像を形成する画像形成部120と、用紙収容部140を構成する標準カセット141または2段のオプションカセット142、143のいずれかから搬送された用紙に画像形成部120が形成したトナー画像を転写する転写部130と、トナー像を溶融して用紙に定着する定着部200等の機能ブロックと、これらの機能ブロックを制御して所定の画像形成プロセスを実行する制御部400と、制御部400等に必要な電力を供給する電源部300を備えて構成される。   As shown in FIG. 2, a color printer 100 that employs an electrophotographic method is input from an operation unit 110 on which operation keys for inputting a liquid crystal screen, printing conditions, and the like are arranged, and a personal computer or the like via a network or the like. The image forming unit 120 forms a toner image based on the received image data and the sheet conveyed from either the standard cassette 141 or the two-stage option cassettes 142 and 143 constituting the sheet storage unit 140. Functional blocks such as a transfer unit 130 that transfers the formed toner image, a fixing unit 200 that melts and fixes the toner image on the paper, and a control unit 400 that controls these functional blocks and executes a predetermined image forming process. And a power supply unit 300 that supplies necessary power to the control unit 400 and the like.

画像形成部120は、感光体と、感光体表面を一様に帯電する帯電装置と、入力された画像データに基づきレーザビームを走査して感光体表面を露光して静電潜像を形成する露光装置と、形成された静電潜像をトナー画像として顕像化する現像装置などを備えた感光体ユニットをM、C、Y、Kのトナー色毎に備えて構成される。   The image forming unit 120 forms an electrostatic latent image by exposing the surface of the photoconductor by scanning a laser beam based on the input image data, and a charging device that uniformly charges the surface of the photoconductor. A photoconductor unit including an exposure device and a developing device that visualizes the formed electrostatic latent image as a toner image is provided for each of the M, C, Y, and K toner colors.

転写部130は、画像形成部120の各感光体ユニットで形成されたトナー画像を重畳して担持する中間転写ベルト132と、中間転写ベルト132を回転支持する支持ローラ131と、中間転写ベルト132に担持されたトナー画像を用紙収容部140から搬送された用紙に転写する転写ローラ133と、中間転写ベルト132の残留トナーを除去するブレード134などを備えて構成される。   The transfer unit 130 includes an intermediate transfer belt 132 that superimposes and supports toner images formed by the photosensitive units of the image forming unit 120, a support roller 131 that rotatably supports the intermediate transfer belt 132, and an intermediate transfer belt 132. The image forming apparatus includes a transfer roller 133 that transfers a carried toner image onto a sheet conveyed from the sheet storage unit 140, a blade 134 that removes residual toner on the intermediate transfer belt 132, and the like.

図3に示すように、定着部200は、定着ヒータ21が内装された定着ローラ20と定着ローラ20に圧接された加圧ローラ22を備え、定着ローラ20に定着温度を検出する温度検出部としてのサーミスタ23が接触配置されている。   As shown in FIG. 3, the fixing unit 200 includes a fixing roller 20 in which a fixing heater 21 is housed, and a pressure roller 22 pressed against the fixing roller 20, and serves as a temperature detection unit that detects a fixing temperature on the fixing roller 20. Thermistors 23 are arranged in contact with each other.

図1に示すように、サーミスタ23は抵抗R24と直列に接続され、サーミスタ23と抵抗R24による直流電圧Vdcの分圧値が制御部400に入力される。本実施形態では、サーミスタ23にNTCサーミスタが用いられ、温度の上昇と共に分圧値が上昇する。   As shown in FIG. 1, the thermistor 23 is connected in series with the resistor R 24, and the divided voltage value of the DC voltage Vdc by the thermistor 23 and the resistor R 24 is input to the control unit 400. In the present embodiment, an NTC thermistor is used as the thermistor 23, and the partial pressure value increases as the temperature increases.

電源部300は、商用電源ラインの入力側に設けられたノイズフィルタ301と、パワースイッチとしてのリレースイッチ302と、入力交流電圧を降圧し、降圧された交流電圧を直流電圧VdcにAC/DC変換して制御部400に供給する電源回路303を備えている。リレースイッチ302の直後に定着部200の定着ヒータ21に給電する給電ラインが分岐配置されている。   The power supply unit 300 includes a noise filter 301 provided on the input side of a commercial power supply line, a relay switch 302 as a power switch, and steps down an input AC voltage, and AC / DC converts the stepped-down AC voltage into a DC voltage Vdc. Thus, a power supply circuit 303 that supplies the control unit 400 is provided. A power supply line for supplying power to the fixing heater 21 of the fixing unit 200 is branched immediately after the relay switch 302.

図4に示すように、電源回路303は、商用電源から入力されたAC100Vの交流電圧が一次側に入力され、降圧した交流電圧AC26Vと交流電圧AC12Vを二次側から出力する電源トランスT30と、交流電圧AC26VをAC/DC変換して直流電圧DC24Vを出力する第一直流電圧出力部31と、交流電圧AC12VをAC/DC変換して直流電圧DC3.3Vを出力する第二直流電圧出力部35等が基板に配置されて構成されている。   As shown in FIG. 4, the power supply circuit 303 has a power transformer T30 that receives an AC voltage of AC100V input from a commercial power supply on the primary side and outputs a stepped-down AC voltage AC26V and an AC voltage AC12V from the secondary side, A first DC voltage output unit 31 that AC / DC converts AC voltage AC26V and outputs DC voltage DC24V, and a second DC voltage output unit that AC / DC converts AC voltage AC12V and outputs DC voltage DC3.3V 35 etc. are arranged on the substrate.

第一直流電圧出力部31は、ダイオードブリッジで構成される整流器32と平滑用コンデンサC33とDCレギュレータ34等を備え、整流器32により交流電圧AC26Vを全波整流し、平滑用コンデンサC33で平滑化し、DCレギュレータ34でDC/DC変換して直流電圧DC24Vを出力するように構成される。   The first DC voltage output unit 31 includes a rectifier 32 configured by a diode bridge, a smoothing capacitor C33, a DC regulator 34, and the like. The AC voltage AC26V is full-wave rectified by the rectifier 32 and smoothed by the smoothing capacitor C33. The DC regulator 34 performs DC / DC conversion and outputs a DC voltage DC24V.

第二直流電圧出力部35は、ダイオードブリッジで構成される整流器36と平滑用コンデンサC37とDCレギュレータ38等を備え、整流器36により交流電圧AC12Vを全波整流し、平滑用コンデンサC37で平滑化し、DCレギュレータ38でDC/DC変換して直流電圧DC3.3Vを出力するように構成される。   The second DC voltage output unit 35 includes a rectifier 36 configured by a diode bridge, a smoothing capacitor C37, a DC regulator 38, and the like. The AC voltage AC12V is full-wave rectified by the rectifier 36 and smoothed by the smoothing capacitor C37. The DC regulator 38 performs DC / DC conversion and outputs a DC voltage DC 3.3V.

尚、本実施形態では、制御部400に供給される直流電圧Vdcは第二直流電圧出力部35から出力される直流電圧DC3.3Vに設定されているが、このような値に限定されるものではなく、制御部400の動作電圧に応じて適宜設定することができる。例えば、直流電圧Vdcを直流電圧DC5Vに設定するものであってもよい。   In this embodiment, the DC voltage Vdc supplied to the control unit 400 is set to the DC voltage DC3.3V output from the second DC voltage output unit 35, but is limited to such a value. Instead, it can be set as appropriate according to the operating voltage of the controller 400. For example, the DC voltage Vdc may be set to the DC voltage DC5V.

図1に示すように、制御部400は、基板に搭載されたマイクロコンピュータ40及び周辺回路等を備えて構成され、電源回路303から直流電圧Vdcを給電されている。マイクロコンピュータ40には、CPU41と制御プログラムが格納されたROMとCPU41の作業領域として使用されるRAMと入出力回路等が組み込まれている。マイクロコンピュータ40は、CPU41で実行される制御プログラムに基づいて各機能ブロックを制御して所定の画像形成プロセスを実行する。例えば、マイクロコンピュータ40は、サーミスタ23と抵抗R24による直流電圧Vdcの分圧値に基づいて定着温度を検出する。   As shown in FIG. 1, the control unit 400 includes a microcomputer 40 mounted on a substrate, peripheral circuits, and the like, and is supplied with a DC voltage Vdc from a power supply circuit 303. The microcomputer 40 incorporates a CPU 41, a ROM storing a control program, a RAM used as a work area for the CPU 41, an input / output circuit, and the like. The microcomputer 40 controls each functional block based on a control program executed by the CPU 41 and executes a predetermined image forming process. For example, the microcomputer 40 detects the fixing temperature based on the divided voltage value of the DC voltage Vdc generated by the thermistor 23 and the resistor R24.

図1に示すように、定着部200の定着温度を制御する本発明による温度制御装置9は、定着温度を検出するサーミスタ23と、サーミスタ23により検出された定着温度が目標温度になるように定着ヒータ21を駆動制御するヒータ制御信号を出力するCPU41と、定着温度が異常過熱温度に達したときに定着ヒータ21への給電を強制停止する安全回路としてのサーモスイッチ304を備えている。   As shown in FIG. 1, the temperature control device 9 according to the present invention for controlling the fixing temperature of the fixing unit 200 includes a thermistor 23 for detecting the fixing temperature, and fixing so that the fixing temperature detected by the thermistor 23 becomes a target temperature. A CPU 41 that outputs a heater control signal for driving and controlling the heater 21 and a thermo switch 304 as a safety circuit that forcibly stops power supply to the fixing heater 21 when the fixing temperature reaches an abnormal overheat temperature are provided.

カラープリンタ100に電源が投入されてCPU41により制御プログラムが実行されると、マイクロコンピュータ40は、RAMの初期化や入出力ポートの設定などの処理を実行した後、定着温度が目標温度となるように、サーミスタ23と抵抗R24による直流電圧Vdcの分圧値に基づいて定着温度を検出し、図1に示すように、定着ヒータ21を駆動制御するヒータ制御信号HCする。また、図5に示すように、マイクロコンピュータ40は所定周期T0でパルス信号P0を出力する。   When the color printer 100 is turned on and the control program is executed by the CPU 41, the microcomputer 40 performs processing such as initialization of the RAM and setting of the input / output port, and then the fixing temperature becomes the target temperature. Further, the fixing temperature is detected based on the divided value of the DC voltage Vdc by the thermistor 23 and the resistor R24, and as shown in FIG. 1, a heater control signal HC for driving and controlling the fixing heater 21 is generated. Further, as shown in FIG. 5, the microcomputer 40 outputs a pulse signal P0 at a predetermined period T0.

図1に示すように、マイクロコンピュータ40がヒータ制御信号HCを出力する出力ポートはトランジスタQ42のベースと接続され、トランジスタQ42のコレクタとトライアック305のリモート端子が接続されている。よって、トランジスタQ42のベースにヒータ制御信号HCが入力されると、トライアック305が導通または遮断される。   As shown in FIG. 1, the output port from which the microcomputer 40 outputs the heater control signal HC is connected to the base of the transistor Q42, and the collector of the transistor Q42 and the remote terminal of the triac 305 are connected. Therefore, when the heater control signal HC is input to the base of the transistor Q42, the triac 305 is turned on or off.

図6に示すように、マイクロコンピュータ40は、定着温度が目標温度より低く定着ヒータ21をオンするときにはローレベルのヒータ制御信号HCを出力して定着温度を上昇させ、定着温度が目標温度より高く定着ヒータ21をオフするときにはハイレベルのヒータ制御信号HCを出力して定着温度を低下させる。   As shown in FIG. 6, when the fixing temperature is lower than the target temperature and the fixing heater 21 is turned on, the microcomputer 40 outputs a low level heater control signal HC to increase the fixing temperature, and the fixing temperature is higher than the target temperature. When the fixing heater 21 is turned off, a high level heater control signal HC is output to lower the fixing temperature.

ノイズ等によるCPUの暴走や出力ポートのラッチアップ等の異常が生じてヒータ制御信号HCがローレベルにラッチされると、定着ヒータ21への給電が継続されて定着温度が上昇するが、定着温度が異常過熱温度に達するとサーモスイッチ304が開成され、定着ヒータ21への給電が強制停止されて定着温度の上昇が防止される。しかし、定着ヒータ21への給電が停止されて定着温度が異常過熱温度より低下すると、サーモスイッチ304が閉成され、定着ヒータ21への給電が再開されて定着温度が上昇する。よって、定着温度は異常過熱温度の前後に維持されることになる。   If an abnormality such as CPU runaway due to noise or the like occurs and the output port is latched up and the heater control signal HC is latched at a low level, power supply to the fixing heater 21 is continued and the fixing temperature rises. When the temperature reaches the abnormal overheat temperature, the thermo switch 304 is opened, the power supply to the fixing heater 21 is forcibly stopped, and the fixing temperature is prevented from rising. However, when the power supply to the fixing heater 21 is stopped and the fixing temperature falls below the abnormal overheating temperature, the thermo switch 304 is closed, the power supply to the fixing heater 21 is resumed, and the fixing temperature rises. Therefore, the fixing temperature is maintained before and after the abnormal overheating temperature.

定着温度が異常過熱温度前後に維持されると、定着部200を構成する定着ローラ20や加圧ローラ22、さらには定着部200の周辺に設置された機器や樹脂部材等が高熱により損傷し、或いはひずみや変形を生じる虞がある。   If the fixing temperature is maintained around the abnormal overheating temperature, the fixing roller 20 and the pressure roller 22 that constitute the fixing unit 200, and the devices and resin members installed around the fixing unit 200 are damaged by high heat. Or there is a possibility of causing distortion and deformation.

そこで、定着温度が異常過熱温度前後に維持されることを防止するため、図1に示すように、温度制御装置9は、マイクロコンピュータ40から出力される所定周期T0のパルス信号P0を微分する微分回路46と、電源電圧Vinが印加された後に所定時間経過するとヒータ制御信号HCに関わらず強制停止信号FSを出力するタイマ回路49と、タイマ回路49の出力信号またはヒータ制御信号HCにより定着ヒータ21をオフするゲート回路を備えている。   Therefore, in order to prevent the fixing temperature from being maintained around the abnormal overheating temperature, as shown in FIG. 1, the temperature control device 9 differentiates the pulse signal P0 having a predetermined period T0 output from the microcomputer 40. The circuit 46, the timer circuit 49 that outputs a forced stop signal FS regardless of the heater control signal HC when a predetermined time elapses after the power supply voltage Vin is applied, and the fixing heater 21 by the output signal of the timer circuit 49 or the heater control signal HC. A gate circuit is provided for turning off.

図1に示すように、微分回路46は抵抗R47とコンデンサC47により構成される。コンデンサC47はトランジスタQ45と抵抗R46の接続ノードNod1と接続され、抵抗R47とコンデンサC47の接続ノードNod2はタイマ回路49の電源入力端子と接続されている。   As shown in FIG. 1, the differentiating circuit 46 includes a resistor R47 and a capacitor C47. The capacitor C47 is connected to the connection node Nod1 of the transistor Q45 and the resistor R46, and the connection node Nod2 of the resistor R47 and the capacitor C47 is connected to the power supply input terminal of the timer circuit 49.

図1及び図5に示すように、微分回路46は、パルス信号P0の出力レベルを反転するトランジスタQ45のコレクタから出力されたパルス信号P1を微分し、その出力電圧を電源電圧Vinとしてタイマ回路49に供給するように構成される。パルス信号P1はコンデンサC47によりACカップリングされるため、パルス信号P1の微分電圧と直流電圧Vdcを重畳した電圧が微分回路46の出力電圧となる。   As shown in FIG. 1 and FIG. 5, the differentiating circuit 46 differentiates the pulse signal P1 output from the collector of the transistor Q45 that inverts the output level of the pulse signal P0, and uses the output voltage as the power supply voltage Vin. Configured to supply. Since the pulse signal P1 is AC-coupled by the capacitor C47, a voltage obtained by superimposing the differential voltage of the pulse signal P1 and the DC voltage Vdc becomes the output voltage of the differentiation circuit 46.

尚、微分回路46の出力電圧は、微分回路46とタイマ回路49の接続ノードNod3に接続されたダイオードD48によりクランプされてタイマ回路49に印加可能な許容電圧値である電圧値Vh以内に制限されるため、微分回路46の出力電圧である電源電圧Vinの印加によりタイマ回路49が破損することはない。   The output voltage of the differentiating circuit 46 is clamped by the diode D48 connected to the connection node Nod3 of the differentiating circuit 46 and the timer circuit 49, and is limited to a voltage value Vh that is an allowable voltage value that can be applied to the timer circuit 49. Therefore, the timer circuit 49 is not damaged by the application of the power supply voltage Vin that is the output voltage of the differentiating circuit 46.

図5及び図7に示すように、タイマ回路49は、電源電圧Vinが印加されると作動する積分回路50と、積分回路50の出力信号に基づいて所定時間T1が経過すると出力レベルが反転する論理回路54で構成される。パルス信号P0の一周期T0は所定時間T1よりも短く設定されている。   As shown in FIGS. 5 and 7, the timer circuit 49 operates when the power supply voltage Vin is applied, and the output level is inverted when a predetermined time T <b> 1 elapses based on the output signal of the integration circuit 50. The logic circuit 54 is used. One cycle T0 of the pulse signal P0 is set shorter than the predetermined time T1.

積分回路50は直列に接続された抵抗R51とコンデンサC52により構成される。電源電圧Vinが印加されると、コンデンサC52は抵抗R51の抵抗値とコンデンサC52の静電容量により定まる時定数に基づいて充電される。電源電圧Vinが負方向でスパイク状に変化すると、コンデンサC52に充電された電荷はダイオードD53を介して放電される。   The integrating circuit 50 includes a resistor R51 and a capacitor C52 connected in series. When the power supply voltage Vin is applied, the capacitor C52 is charged based on a time constant determined by the resistance value of the resistor R51 and the capacitance of the capacitor C52. When the power supply voltage Vin changes in a spike shape in the negative direction, the charge charged in the capacitor C52 is discharged through the diode D53.

論理回路54はヒステリシス特性を備えたドライブ回路で構成される。ドライブ回路の入力端子は積分回路50を構成する抵抗R51とコンデンサC52の接続ノードNod4と接続され、出力端子はトランジスタQ44のベースと接続されている。   The logic circuit 54 is composed of a drive circuit having hysteresis characteristics. The input terminal of the drive circuit is connected to the connection node Nod4 of the resistor R51 and the capacitor C52 constituting the integrating circuit 50, and the output terminal is connected to the base of the transistor Q44.

論理回路54には電源電圧Vinにより充電されたコンデンサC52の電圧が入力され、当該電圧が閾値電圧Vthを超えると、論理回路54は出力信号のレベルを反転し、定着ヒータ21への給電を強制停止する強制停止信号FSとしてハイレベルの信号を出力するように構成される。論理回路54の出力信号は即ちタイマ回路49の出力信号である。   The voltage of the capacitor C52 charged by the power supply voltage Vin is input to the logic circuit 54. When the voltage exceeds the threshold voltage Vth, the logic circuit 54 inverts the level of the output signal and forcibly supplies power to the fixing heater 21. A high level signal is output as the forced stop signal FS to be stopped. The output signal of the logic circuit 54 is the output signal of the timer circuit 49.

トランジスタQ42とトランジスタQ44は、コレクタ同士が接続されており、ワイヤードオア回路を構成している。   The collectors of the transistor Q42 and the transistor Q44 are connected to each other to form a wired OR circuit.

タイマ回路49からトランジスタQ44にローレベルの信号が入力されていると、トライアック305はヒータ制御信号HCに基づき駆動されるトランジスタQ42の出力信号レベルに基づいて導通または遮断される。   When a low level signal is input from the timer circuit 49 to the transistor Q44, the triac 305 is turned on or off based on the output signal level of the transistor Q42 driven based on the heater control signal HC.

タイマ回路49からトランジスタQ44にハイレベルの信号である強制停止信号が入力されると、CPU41から出力されたヒータ制御信号HCがローレベルであっても、トライアック305は強制的にオフされ、定着ヒータ21への給電が停止される。即ち、トランジスタQ42とトランジスタQ44で構成されるワイヤードオア回路が、タイマ回路49の出力信号またはヒータ制御信号HCにより定着ヒータ21をオフするゲート回路となる。   When a forced stop signal, which is a high level signal, is input from the timer circuit 49 to the transistor Q44, the triac 305 is forcibly turned off even if the heater control signal HC output from the CPU 41 is at a low level, and the fixing heater Power supply to 21 is stopped. That is, the wired OR circuit composed of the transistor Q42 and the transistor Q44 serves as a gate circuit for turning off the fixing heater 21 by the output signal of the timer circuit 49 or the heater control signal HC.

図5に示すように、マイクロコンピュータ40から所定周期T0出力されたパルス信号P0は、トランジスタQ45により出力レベル反転され、パルス信号P1として微分回路46に入力される。パルス信号P1は微分回路46により微分され、微分回路46の出力電圧がダイオードD48にクランプされて電源電圧Vinとしてタイマ回路49に印加される。   As shown in FIG. 5, the pulse signal P0 output from the microcomputer 40 for a predetermined period T0 is inverted in output level by the transistor Q45 and input to the differentiation circuit 46 as the pulse signal P1. The pulse signal P1 is differentiated by the differentiation circuit 46, and the output voltage of the differentiation circuit 46 is clamped by the diode D48 and applied to the timer circuit 49 as the power supply voltage Vin.

電源電圧Vinは所定周期T0毎に負方向でスパイク状に変化し、所定周期T0毎にタイマ回路49のコンデンサC52が放電されるため、タイマ回路49の論理回路54から強制停止信号FSが出力されることはない。   The power supply voltage Vin changes in a negative direction every predetermined cycle T0, and the capacitor C52 of the timer circuit 49 is discharged every predetermined cycle T0. Therefore, a forced stop signal FS is output from the logic circuit 54 of the timer circuit 49. Never happen.

しかし、異常なノイズの影響等によって、万が一、CPU41に暴走等の異常が発生すると、図5に示すように、マイクロコンピュータ40から出力されるパルス信号P0がハイレベルまたはローレベルに維持され、トランジスタQ45から出力されるパルス信号P1もハイレベルまたはローレベルに維持される。従って、微分回路46によるパルス信号P1の微分電圧は0Vとなり、直流電圧Vdcに維持された出力電圧が電源電圧Vinとして微分回路46からタイマ回路46に印加される。   However, if abnormalities such as runaway occur in the CPU 41 due to abnormal noise or the like, the pulse signal P0 output from the microcomputer 40 is maintained at a high level or a low level as shown in FIG. The pulse signal P1 output from Q45 is also maintained at a high level or a low level. Therefore, the differential voltage of the pulse signal P1 by the differentiating circuit 46 becomes 0V, and the output voltage maintained at the DC voltage Vdc is applied from the differentiating circuit 46 to the timer circuit 46 as the power supply voltage Vin.

直流電圧Vdcに維持された電源電圧Vinにより、コンデンサC52は放電されることなく充電され、電源電圧Vinが印加された後に所定時間T1経過するとコンデンサC52の電圧が閾値電圧Vthを超え、タイマ回路49から定着ヒータ21の強制停止信号が出力される。   The capacitor C52 is charged without being discharged by the power supply voltage Vin maintained at the DC voltage Vdc. When a predetermined time T1 elapses after the power supply voltage Vin is applied, the voltage of the capacitor C52 exceeds the threshold voltage Vth, and the timer circuit 49 From this, a forced stop signal of the fixing heater 21 is output.

よって、図6に示すように、CPU41の暴走等による異常時には、タイマ回路49から出力される強制停止信号FSにより定着ヒータ21への給電が強制的に停止されるため、定着温度が異常過熱温度まで上昇したり異常過熱温度前後に維持されることはない。   Therefore, as shown in FIG. 6, in the event of an abnormality due to runaway of the CPU 41 or the like, the power supply to the fixing heater 21 is forcibly stopped by the forced stop signal FS output from the timer circuit 49. It will not rise to or be maintained around abnormal overheating temperatures.

以上、説明したように、CPU41の暴走等の異常時に、サーモスイッチ304で検出される異常過熱温度の前後で定着ローラ21の温度が維持されるという不都合が解消される。この様な回路は部品点数も少なく極めて安価に構成できる。   As described above, inconvenience that the temperature of the fixing roller 21 is maintained before and after the abnormal overheating temperature detected by the thermo switch 304 when the CPU 41 is out of control or the like. Such a circuit has a small number of parts and can be constructed very inexpensively.

以下に、別実施形態について説明する。   Another embodiment will be described below.

上述の実施形態では、タイマ回路49は、電源電圧Vinが印加されると作動する積分回路50と、積分回路50の出力信号に基づいて所定時間T1が経過すると出力レベルが反転する論理回路54により構成されるものとしたが、大量生産されて低コストで販売されるリセットICにより構成されるものであってもよい。   In the above-described embodiment, the timer circuit 49 includes the integration circuit 50 that operates when the power supply voltage Vin is applied, and the logic circuit 54 that reverses the output level after a predetermined time T1 has elapsed based on the output signal of the integration circuit 50. Although configured, it may be configured by a reset IC that is mass-produced and sold at low cost.

例えば、図8に示すように、電源電圧Vinが印加される直流電流電源60と、直流電流電源60から出力される直流電流が入力されて基準電圧Vrefを生成する基準電圧生成部61と、基準電圧生成部61の基準電圧Vrefが非反転入力端子に入力され、抵抗R62、R63、R64による電源電圧Vinの分圧値が反転入力端子に入力されるコンパレータ65と、コンパレータ65の出力信号レベルに基づき抵抗R64を短絡して当該分圧値を変化させコンパレータ65の出力信号レベルにヒステリシス特性を持たせるトランジスタQ66と、コンパレータ65の出力信号を遅延させる遅延回路67と、遅延回路67の出力信号に基づいて信号を出力するトランジスタQ68を備え、電源電圧Vinが印加された後に所定時間経過するとレベルを反転して出力するように構成されているセイコーインスツル株式会社の製品であるS−809xxCシーリーズのリセットIC6は本発明におけるタイマ回路49として好適である。但し、リセットIC6は本製品に限定するものではないことは言うまでもない。尚、遅延回路67の遅延時間は、当該リセットIC6に接続する外付けのコンデンサC69の容量を増減することで調整可能である。   For example, as shown in FIG. 8, a direct current power supply 60 to which a power supply voltage Vin is applied, a reference voltage generation unit 61 that receives a direct current output from the direct current power supply 60 and generates a reference voltage Vref, and a reference The reference voltage Vref of the voltage generator 61 is input to the non-inverting input terminal, and the divided value of the power supply voltage Vin by the resistors R62, R63, and R64 is input to the inverting input terminal, and the output signal level of the comparator 65 is Based on this, the resistor R64 is short-circuited to change the divided voltage value so that the output signal level of the comparator 65 has hysteresis characteristics, the delay circuit 67 that delays the output signal of the comparator 65, and the output signal of the delay circuit 67 A transistor Q68 for outputting a signal based on the power supply voltage Vin, and a predetermined time elapses after the power supply voltage Vin is applied. And S-809xxC Shirizu reset IC6, a product of Seiko Instruments Inc., which are configured to invert the output level is suitable as a timer circuit 49 in the present invention. However, it goes without saying that the reset IC 6 is not limited to this product. The delay time of the delay circuit 67 can be adjusted by increasing or decreasing the capacity of the external capacitor C69 connected to the reset IC 6.

上述の実施形態では、微分回路46はCPU41から出力される所定周期T0のパルス信号P0を微分して電源電圧Vinとしてタイマ回路49に供給するものとして説明したが、当該パルス信号P0は、タイマ回路49に供給する電源電圧Vinを生成するためだけにCPU41から出力されるものである必要はなく、電源電圧Vinが印加された後にタイマ回路49から強制停止信号FSが出力されるまでの所定時間T1より短く設定された周期で出力される信号であればよい。   In the above-described embodiment, it has been described that the differentiation circuit 46 differentiates the pulse signal P0 output from the CPU 41 and supplies it to the timer circuit 49 as the power supply voltage Vin, but the pulse signal P0 It is not necessary to output the power supply voltage Vin supplied to the CPU 49 from the CPU 41, but a predetermined time T1 from when the power supply voltage Vin is applied until the forced stop signal FS is output from the timer circuit 49. Any signal may be used as long as it is output with a shorter period.

例えば、当該パルス信号として、CPU41が画像形成部120の感光体などを回転駆動するモータに対して出力するクロック信号を使用することができる。また、用紙収容部140を構成する2段のオプションカセット142、143の夫々に備えられたスレーブCPUの何れかと通信を行うため、CPU41から所定周期でレベルが切替えられて出力されるポーリングセレクト信号を使用してもよい。この場合、当該クロック信号はモータに供給されるクロック信号としてだけでなく、また、当該ポーリングセレクト信号は通信対象となるオプションカセット142、143の何れかのスレーブCPUを指定する信号としてだけではなく、電源電圧Vinを生成するためのパルス信号として兼用されることになり、数に限りのあるマイクロコンピュータ40の出力ポートを節約、または、他の用途に使用することができる。   For example, a clock signal output from the CPU 41 to a motor that rotationally drives the photosensitive member of the image forming unit 120 can be used as the pulse signal. In addition, in order to communicate with any one of the slave CPUs provided in each of the two-stage option cassettes 142 and 143 constituting the paper storage unit 140, a polling select signal output from the CPU 41 with a level switched at a predetermined cycle is output. May be used. In this case, the clock signal is not only a clock signal supplied to the motor, and the polling select signal is not only a signal designating the slave CPU of the option cassette 142 or 143 to be communicated, It is also used as a pulse signal for generating the power supply voltage Vin, so that the output port of the microcomputer 40 that is limited in number can be saved or used for other purposes.

上述の実施形態では、温度制御装置9は、タイマ回路49の出力信号またはヒータ制御信号HCにより定着ヒータ21をオフするゲート回路がトランジスタQ42とトランジスタQ44で構成されるワイヤードオア回路で構成されるものを説明したが、これに限定するものではない。   In the above-described embodiment, the temperature control device 9 is composed of a wired OR circuit in which the gate circuit that turns off the fixing heater 21 by the output signal of the timer circuit 49 or the heater control signal HC is composed of the transistor Q42 and the transistor Q44. However, the present invention is not limited to this.

例えば、図9(a)に示すように、ヒータ制御信号が入力されるスリーステートバッファ7とスリーステートバッファ7の出力信号レベルを反転して信号出力するトランジスタQ42によりゲート回路が構成され、タイマ回路49からハイレベルの信号が入力されると、ヒータ制御信号HCの信号レベルに関わらずスリーステートバッファ7の出力がハイインピーダンスになり、トランジスタQ42がオンされてトライアック305が遮断されるように構成するものであってもよく、図9(b)に示すように、ヒータ制御信号HCとタイマ回路49からの出力信号が入力されるNOR回路8によりゲート回路が構成され、タイマ回路49からハイレベルの信号が入力されると、ヒータ制御信号HCに関わらず、NOR回路8からローレベルの信号が出力されてトライアック305が遮断されるように構成するものであってもよい。   For example, as shown in FIG. 9A, a three-state buffer 7 to which a heater control signal is input and a transistor Q42 that inverts the output signal level of the three-state buffer 7 to output a signal constitute a gate circuit. When a high level signal is input from 49, the output of the three-state buffer 7 becomes high impedance regardless of the signal level of the heater control signal HC, and the transistor Q42 is turned on and the triac 305 is shut off. As shown in FIG. 9B, a gate circuit is formed by the NOR circuit 8 to which the heater control signal HC and the output signal from the timer circuit 49 are input. When the signal is input, the low level is output from the NOR circuit 8 regardless of the heater control signal HC. No. is output may be one configured to triac 305 is cut off.

上述の実施形態では、温度制御装置9は、安全回路としてサーモスイッチ304を備えるものとして説明したがこれに限定するものではなく、安全回路は、定着温度が異常過熱温度に達したときに定着ヒータ21への給電を強制停止するものであればよい。例えば、サーミスタ21と、サーミスタ21により検出された定着温度と異常過熱温度が入力され、定着温度が異常過熱温度以上となったときにハイレベルまたはローレベルの信号を出力するコンパレータと、コンパレータ出力に基づき定着ヒータ21への給電を強制停止するリレースイッチで構成されるものであってもよい。   In the above-described embodiment, the temperature control device 9 has been described as including the thermo switch 304 as a safety circuit. However, the present invention is not limited to this, and the safety circuit can be used when the fixing temperature reaches an abnormal overheat temperature. What is necessary is just to forcibly stop the power supply to 21. For example, a thermistor 21, a fixing temperature detected by the thermistor 21 and an abnormal overheating temperature are input, and a high level or low level signal is output when the fixing temperature becomes equal to or higher than the abnormal overheating temperature. Based on this, a relay switch that forcibly stops power supply to the fixing heater 21 may be used.

上述の実施形態では、温度検出部としてNTCサーミスタを用いるものとして説明したが、PTCサーミスタを用いるものであってもよい。この場合、温度検出部の特性に応じてゲート回路の論理レベルやコンパレータに入力する基準電圧値などを適宜調整すればよい。   In the above-described embodiment, the NTC thermistor is used as the temperature detection unit. However, a PTC thermistor may be used. In this case, the logic level of the gate circuit, the reference voltage value input to the comparator, etc. may be appropriately adjusted according to the characteristics of the temperature detection unit.

上述の実施形態では、本発明の温度制御装置9がカラープリンタ100に適用された場合を説明したが、本発明による温度制御装置9は、複写機等の定着ヒータを備えた任意の画像形成装置に適用することが可能であることは言うまでもない。   In the above embodiment, the case where the temperature control device 9 of the present invention is applied to the color printer 100 has been described. However, the temperature control device 9 according to the present invention is an arbitrary image forming apparatus provided with a fixing heater such as a copying machine. It goes without saying that it is possible to apply to.

尚、上述した実施形態は何れも本発明の一実施例に過ぎず、当該記載により本発明の範囲が限定されるものではなく、各部の具体的構成は本発明による作用効果を奏する範囲において適宜変更設計することができることは言うまでもない。   Each of the above-described embodiments is merely an example of the present invention, and the scope of the present invention is not limited by the description. The specific configuration of each part is appropriately selected within the scope of the effects of the present invention. It goes without saying that changes can be designed.

温度制御装置の説明図Explanatory drawing of temperature control device プリンタの説明図Illustration of printer 定着部の説明図Illustration of fixing unit 電源回路の説明図Power supply circuit illustration タイマ回路の出力信号の説明図Explanatory diagram of output signal of timer circuit 温度制御装置により制御される定着温度の説明図Explanatory diagram of fixing temperature controlled by temperature controller タイマ回路の説明図Illustration of timer circuit 別実施形態でのタイマ回路の説明図Explanatory drawing of the timer circuit in another embodiment (a)は別実施形態でのゲート回路の説明図、(b)は別実施形態でのゲート回路の説明図(A) is explanatory drawing of the gate circuit in another embodiment, (b) is explanatory drawing of the gate circuit in another embodiment. 従来技術での定着温度制御の説明図Explanatory diagram of fixing temperature control in the prior art

符号の説明Explanation of symbols

9:温度制御装置
21:定着ヒータ
23:温度検出部(NTCサーミスタ)
40:マイクロコンピュータ
41:CPU
46:微分回路
49:タイマ回路
200:定着部
300:電源部
304:安全回路(サーモスイッチ)
305:トライアック
D48:ダイオード(電源電圧をクランプするダイオード)
Q42:ゲート回路(ワイヤードオア回路を構成するトランジスタ)
Q44:ゲート回路(ワイヤードオア回路を構成するトランジスタ)
9: Temperature controller 21: Fixing heater 23: Temperature detector (NTC thermistor)
40: Microcomputer 41: CPU
46: differentiation circuit 49: timer circuit 200: fixing unit 300: power supply unit 304: safety circuit (thermo switch)
305: Triac D48: Diode (diode that clamps the power supply voltage)
Q42: Gate circuit (transistor constituting a wired OR circuit)
Q44: Gate circuit (transistor constituting a wired OR circuit)

Claims (3)

定着温度を検出する温度検出部と、前記温度検出部により検出された定着温度が目標温度になるように定着ヒータを駆動制御するヒータ制御信号を出力するCPUと、前記定着温度が異常過熱温度に達したときに前記定着ヒータへの給電を強制停止する安全回路を備えて構成される温度制御装置であって、
前記CPUから出力される所定周期のパルス信号を微分する微分回路と、電源電圧が印加された後に所定時間経過すると前記ヒータ制御信号に関わらず強制停止信号を出力するタイマ回路と、前記タイマ回路の出力信号または前記ヒータ制御信号により前記定着ヒータをオフするゲート回路を備え、前記微分回路の出力電圧が前記電源電圧として前記タイマ回路に供給されるとともに、前記パルス信号の一周期が前記所定時間より短く設定されている温度制御装置。
A temperature detecting unit for detecting a fixing temperature; a CPU for outputting a heater control signal for driving and controlling the fixing heater so that the fixing temperature detected by the temperature detecting unit becomes a target temperature; and the fixing temperature becomes an abnormal overheating temperature. A temperature control device configured to include a safety circuit that forcibly stops power supply to the fixing heater when the temperature reaches,
A differentiation circuit for differentiating a pulse signal of a predetermined period output from the CPU, a timer circuit for outputting a forced stop signal regardless of the heater control signal when a predetermined time elapses after the power supply voltage is applied, and A gate circuit for turning off the fixing heater in response to an output signal or the heater control signal, the output voltage of the differentiation circuit being supplied to the timer circuit as the power supply voltage, and one cycle of the pulse signal from the predetermined time A temperature control device set short.
前記タイマ回路が、前記電源電圧が印加されると作動する積分回路と、前記積分回路の出力信号に基づいて前記所定時間が経過すると出力レベルが反転する論理回路で構成されている請求項1記載の温度制御装置。   2. The timer circuit includes an integration circuit that operates when the power supply voltage is applied, and a logic circuit that inverts an output level when the predetermined time has elapsed based on an output signal of the integration circuit. Temperature control device. 前記タイマ回路は、前記電源電圧が印加された後に所定時間経過すると出力レベルが反転するリセットICで構成されている請求項1記載の温度制御装置。   The temperature control device according to claim 1, wherein the timer circuit includes a reset IC whose output level is inverted when a predetermined time elapses after the power supply voltage is applied.
JP2007208927A 2007-08-10 2007-08-10 Temperature control device Expired - Fee Related JP5219427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007208927A JP5219427B2 (en) 2007-08-10 2007-08-10 Temperature control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007208927A JP5219427B2 (en) 2007-08-10 2007-08-10 Temperature control device

Publications (2)

Publication Number Publication Date
JP2009042595A true JP2009042595A (en) 2009-02-26
JP5219427B2 JP5219427B2 (en) 2013-06-26

Family

ID=40443369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007208927A Expired - Fee Related JP5219427B2 (en) 2007-08-10 2007-08-10 Temperature control device

Country Status (1)

Country Link
JP (1) JP5219427B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367376B2 (en) 2013-04-03 2016-06-14 Riso Kagaku Corporation Drive control device
US10091374B2 (en) 2016-09-21 2018-10-02 Kyocera Document Solutions Inc. Image forming apparatus having abnormality determination function
KR101920843B1 (en) * 2017-03-21 2018-11-21 울산대학교 산학협력단 Apparatus of generating scr gating signal for thyristor controller

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202522A (en) * 1992-12-28 1994-07-22 Canon Inc Image forming device
JP2002222017A (en) * 2001-01-24 2002-08-09 Canon Inc Temperature controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202522A (en) * 1992-12-28 1994-07-22 Canon Inc Image forming device
JP2002222017A (en) * 2001-01-24 2002-08-09 Canon Inc Temperature controller

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367376B2 (en) 2013-04-03 2016-06-14 Riso Kagaku Corporation Drive control device
US10091374B2 (en) 2016-09-21 2018-10-02 Kyocera Document Solutions Inc. Image forming apparatus having abnormality determination function
KR101920843B1 (en) * 2017-03-21 2018-11-21 울산대학교 산학협력단 Apparatus of generating scr gating signal for thyristor controller

Also Published As

Publication number Publication date
JP5219427B2 (en) 2013-06-26

Similar Documents

Publication Publication Date Title
JP5424012B2 (en) Fixing device control method, fixing device, and image forming apparatus
JP5219427B2 (en) Temperature control device
US9164452B2 (en) Image forming apparatus
JPH0527643A (en) Fixing temperature controller
JP2013228453A (en) Image formation device
JP2005266454A (en) Image forming apparatus
JP2009093014A (en) Temperature controller
US8023841B2 (en) Fixing controller and image forming apparatus
JP2009229829A (en) Image forming apparatus
JP2009042594A (en) Temperature control device
JP2005257898A (en) Image forming apparatus
US20190271932A1 (en) Image forming device
JP4177138B2 (en) Heater control device and image forming apparatus
JP2008116559A (en) Image forming apparatus
JP5617209B2 (en) Fixing heater control device and image forming apparatus
JP5924062B2 (en) Fixing apparatus, image forming apparatus, and fixing control method
JP2009172784A (en) Image forming apparatus
JP2007127866A (en) Image forming apparatus
JPH0310527Y2 (en)
JP2009128406A (en) Image forming apparatus
JP5752895B2 (en) Image forming apparatus
JP7281637B2 (en) FIXING DEVICE, IMAGE FORMING APPARATUS, AND FIXING DEVICE CONTROL METHOD
JP2003330314A (en) Image forming device
JP3569408B2 (en) Heated object temperature control method
JP2009116093A (en) Image forming apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5219427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees