JP2009038821A - Analog signal comparator - Google Patents

Analog signal comparator Download PDF

Info

Publication number
JP2009038821A
JP2009038821A JP2008243313A JP2008243313A JP2009038821A JP 2009038821 A JP2009038821 A JP 2009038821A JP 2008243313 A JP2008243313 A JP 2008243313A JP 2008243313 A JP2008243313 A JP 2008243313A JP 2009038821 A JP2009038821 A JP 2009038821A
Authority
JP
Japan
Prior art keywords
analog
signal
integration
circuit
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008243313A
Other languages
Japanese (ja)
Inventor
Fujio Kurokawa
不二雄 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2008243313A priority Critical patent/JP2009038821A/en
Publication of JP2009038821A publication Critical patent/JP2009038821A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To compare the value of an analog signal with a predetermined value, in a short time using a relatively simple circuit. <P>SOLUTION: An analog signal comparator has a waveform generator circuit 51A for generating a reference signal which exceeds a threshold, after the lapse of a predetermined period; an integrator circuit 52 for receiving an analog signal, integrating the analog signal, and outputting an analog integration signal; and a comparator circuit for receiving the reference signal from the waveform generator circuit 51A and the analog integration signal from the integrator circuit 52 and comparing the time until the reference signal from the waveform generator circuit 51A reaches a predetermined value, to the period of time until the analog integration signal from the integrator circuit 52 reaches the predetermined value. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、アナログ信号の値を、比較的簡易な回路でかつ短時間で、所定の値と比較することができるアナログ信号比較器に関する。   The present invention relates to an analog signal comparator capable of comparing an analog signal value with a predetermined value in a relatively simple circuit and in a short time.

図８（Ａ）に、信号レベルの検出に使用される従来のアナログ式の比較器２００を示す。この比較器８は、一方の入力端子（−）に基準信号Ｖ１がセットされ、他方の入力端子（＋）にアナログ電圧Ｖ２が入力され、出力端子から比較結果としての電圧Ｖｏ（＋１５〔Ｖ〕または−１５〔Ｖ〕）が出力される。   FIG. 8A shows a conventional analog comparator 200 used for signal level detection. In the comparator 8, the reference signal V1 is set to one input terminal (−), the analog voltage V2 is input to the other input terminal (+), and the voltage Vo (+15 [V]) as a comparison result is output from the output terminal. Or, -15 [V]) is output.

図８（Ａ）の比較器２００では、
Ｖ２＜Ｖ１のとき、Ｖｏ＝−１５〔Ｖ〕
Ｖ２＝Ｖ１のとき、Ｖｏ＝０〔Ｖ〕
Ｖ２＞Ｖ１のとき、Ｖｏ＝＋１５〔Ｖ〕
となる。 In the comparator 200 of FIG.
When V2 <V1, Vo = -15 [V]
When V2 = V1, Vo = 0 [V]
When V2> V1, Vo = + 15 [V]
It becomes.

ところが、図８（Ｂ）に示すように、Ｖｏの出力が変化するときには、高速のものでも数十ｎｓ〜数百ｎｓの時間遅れＴｄが生じる。この時間遅れは、数十ＭＨｚオーダのデジタル信号の１周期に相当する。このため、図８（Ａ）に示した比較器２００は、数百ＭＨｚ〜数ＧＨｚオーダのデジタル信号の信号レベル比較には不向きである。   However, as shown in FIG. 8B, when the output of Vo changes, a time delay Td of several tens to several hundreds ns occurs even at high speed. This time delay corresponds to one cycle of a digital signal on the order of several tens of MHz. For this reason, the comparator 200 shown in FIG. 8A is not suitable for signal level comparison of digital signals on the order of several hundred MHz to several GHz.

図９に、信号レベルの検出に使用される従来のデジタル式の比較器３００を示す。この比較器３００は、Ａ／Ｄ変換器３０１（図９では４ビット）と、設定値（基準電圧Ｖ１）をセットできるデジタル値比較部３０２とからなる。Ａ／Ｄ変換器３０１は被測定アナログ信号Ｖ２を入力し、これを４ビットデータとしてデジタル値比較部３０２に出力する。   FIG. 9 shows a conventional digital comparator 300 used for signal level detection. The comparator 300 includes an A / D converter 301 (4 bits in FIG. 9) and a digital value comparison unit 302 that can set a set value (reference voltage V1). The A / D converter 301 inputs the analog signal to be measured V2 and outputs it to the digital value comparison unit 302 as 4-bit data.

デジタル値比較部３０２は、予めセットされている基準電圧Ｖ１のデジタル値と、Ａ／Ｄ変換器３０１から入力されたデジタル値とを比較して、被測定アナログ信号Ｖ２が基準電圧Ｖ１よりも大きいか否か、すなわちＶ２＜Ｖ１、Ｖ２＝Ｖ１、Ｖ２＞Ｖ１を判断することができる。   The digital value comparison unit 302 compares the preset digital value of the reference voltage V1 with the digital value input from the A / D converter 301, and the measured analog signal V2 is larger than the reference voltage V1. Whether V2 <V1, V2 = V1, V2> V1 can be determined.

ところで、図９の比較器３０２でも、被測定アナログ信号Ｖ２の入力から、比較結果を得るまでに、ある時間が必要となり、せいぜい数十ＭＨｚのオーダのデジタル信号の信号レベル比較しかできない。   Incidentally, the comparator 302 of FIG. 9 also requires a certain time from the input of the measured analog signal V2 to obtain the comparison result, and can only compare the signal level of a digital signal on the order of several tens of MHz.

本発明の目的は、アナログ信号の値を、比較的簡易な回路でかつ短時間で、所定の値と比較することができるアナログ信号比較器を提供することにある。   An object of the present invention is to provide an analog signal comparator capable of comparing the value of an analog signal with a predetermined value in a relatively simple circuit and in a short time.

第１発明のアナログ信号比較器は、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、アナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する積分回路と、前記波形生成回路からの前記基準信号と、前記積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と前記積分回路からのアナログ積分信号が所定値に達するまでの時間とを比較する比較回路とを備えたことを特徴とする。   An analog signal comparator according to a first aspect of the invention includes a waveform generation circuit that generates a reference signal that exceeds a threshold value after a predetermined time has elapsed, an integration circuit that inputs an analog signal, integrates the analog signal, and outputs an analog integration signal The reference signal from the waveform generation circuit and the analog integration signal from the integration circuit are input, the time until the reference signal from the waveform generation circuit reaches a predetermined value, and the analog integration from the integration circuit And a comparison circuit for comparing the time until the signal reaches a predetermined value.

第１発明のアナログ信号比較器では、外部クロック、前記波形生成回路または前記積分回路、または前記比較回路から生成されるクロックにより同期駆動することができる。
第１発明のアナログ信号比較器では、前記波形生成回路は、アナログ信号を入力し当該アナログ信号を所定立ち上がり勾配の前記基準信号に変換して出力することができる。 The analog signal comparator according to the first aspect of the present invention can be driven synchronously by an external clock, the waveform generation circuit or the integration circuit, or a clock generated from the comparison circuit.
In the analog signal comparator according to the first aspect of the invention, the waveform generation circuit can input an analog signal, convert the analog signal into the reference signal having a predetermined rising slope, and output the reference signal.

第１発明のアナログ信号比較器は、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、共通のアナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する、動作レンジが段階的に異なる第１〜第ｍ（ｍは２以上の整数）の積分回路と、前記波形生成回路からの前記基準信号と、前記第１〜第ｍの積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と、前記第１〜第ｍの積分回路からのアナログ積分信号の値が所定値に達するまでの時間とを比較する第１〜第ｍの比較回路とを備えたことを特徴とする。   An analog signal comparator according to a first aspect of the present invention is a waveform generation circuit that generates a reference signal that exceeds a threshold value after a predetermined time has elapsed, a common analog signal is input, the analog signal is integrated, and an analog integration signal is output. First to mth (m is an integer greater than or equal to 2) integration circuits having different operation ranges, the reference signal from the waveform generation circuit, and the analog integration signal from the first to mth integration circuits And the time until the reference signal from the waveform generation circuit reaches a predetermined value and the time until the value of the analog integration signal from the first to mth integration circuits reaches a predetermined value. And a first to m-th comparison circuit for comparison.

第１発明のアナログ信号比較器では、外部クロック、前記波形生成回路、または前記第１〜第ｍの比較回路から生成されるクロックにより同期駆動するように構成することができる。   The analog signal comparator according to the first aspect of the invention can be configured to be synchronously driven by a clock generated from an external clock, the waveform generation circuit, or the first to mth comparison circuits.

第１発明のアナログ信号比較器では、前記波形生成回路は、アナログ信号を入力し当該アナログ信号を所定立ち上がり勾配の前記基準信号に変換して出力するようにできる。   In the analog signal comparator according to the first aspect of the invention, the waveform generation circuit can input an analog signal, convert the analog signal into the reference signal having a predetermined rising slope, and output the reference signal.

第２発明のアナログ信号比較器の第１態様は、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、それぞれアナログ信号を入力してアナログ積分信号を出力する第１〜第ｋの積分回路と、前記第１〜第ｋの積分回路からのアナログ積分信号とを入力し、各積分値が所定値に達するまでの時間同士を比較する比較回路とを備えたことを特徴とする。   According to a first aspect of the analog signal comparator of the second invention, there are provided a waveform generating circuit for generating a reference signal exceeding a threshold value after a lapse of a predetermined time, and first to first analog inputs for outputting an analog integrated signal. and a comparator circuit for inputting analog integration signals from the first to k-th integration circuits and comparing the time until each integration value reaches a predetermined value. To do.

第２発明のアナログ信号比較器の第２態様は、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路、および、共通のアナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する、動作レンジが段階的に異なる第１〜第ｉ（ｉは２以上の整数）の積分回路と、前記波形生成回路からの前記基準信号と、前記第１〜第ｉの積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と、前記第１〜第ｉの積分回路からのアナログ積分信号の値が所定値に達するまでの時間とを比較する第１〜第ｉの比較回路とからなる、第１〜第ｊ（ｊは２以上の整数）の検出ユニットを備えたことを特徴とする。   According to a second aspect of the analog signal comparator of the second invention, there is provided a waveform generation circuit for generating a reference signal exceeding a threshold value after a predetermined time has elapsed, an analog integration by inputting a common analog signal and integrating the analog signal First to i-th (i is an integer greater than or equal to 2) integration circuits that output signals in stages, the reference signal from the waveform generation circuit, and the first to i-th integration circuits And the analog integration signal from the first to i-th integration circuits reaches a predetermined value and the time until the reference signal from the waveform generation circuit reaches a predetermined value. It is characterized by comprising first to jth (j is an integer of 2 or more) detection units comprising first to i-th comparison circuits for comparing the time up to.

第２発明のアナログ信号比較器では、前記波形生成回路が、アナログ信号を入力し当該アナログ信号を前記基準信号に変換して出力するように構成できる。   In the analog signal comparator according to the second aspect of the invention, the waveform generation circuit may be configured to input an analog signal, convert the analog signal to the reference signal, and output the reference signal.

本発明によれば、アナログ信号の比較を簡易な回路で、かつ短時間で行うことができる。また、本発明のアナログ信号比較器は、１つのＩＣチップ上に形成することもできる。   According to the present invention, analog signals can be compared with a simple circuit in a short time. The analog signal comparator of the present invention can also be formed on one IC chip.

図１は、第１発明のアナログ信号比較器の実施形態を示す機能ブロック図である。図１において、アナログ信号比較器５Ａは、基準信号を生成する波形生成回路（第１発明における波形生成回路）５１Ａと、積分回路５２（第１発明における積分回路）と、比較回路５３とからなる。   FIG. 1 is a functional block diagram showing an embodiment of an analog signal comparator of the first invention. In FIG. 1, an analog signal comparator 5A includes a waveform generation circuit (waveform generation circuit in the first invention) 51A for generating a reference signal, an integration circuit 52 (an integration circuit in the first invention), and a comparison circuit 53. .

波形生成回路５１Ａは、所定勾配で立ち上がる三角波を生成し、積分回路５２は比較するべきアナログ信号Ｓ２を入力し、これを積分する。
図１では、波形生成回路５１Ａ，積分回路５２および比較回路５３には、共通のクロックＣＬＣＫ１が入力されている。ＣＬＣＫ１の立上がりで、波形生成回路５１Ａ，積分回路５２および比較回路５３はリセットされる。また、ＣＬＣＫ１の立下りに同期するタイミングで、波形生成回路５１Ａは所定信号を生成し積分回路５２は積分を開始する。 The waveform generation circuit 51A generates a triangular wave that rises with a predetermined gradient, and the integration circuit 52 inputs an analog signal S2 to be compared and integrates it.
In FIG. 1, a common clock CLCK1 is input to the waveform generation circuit 51A, the integration circuit 52, and the comparison circuit 53. At the rise of CLCK1, the waveform generation circuit 51A, the integration circuit 52, and the comparison circuit 53 are reset. In addition, at a timing synchronized with the fall of CLCK1, the waveform generation circuit 51A generates a predetermined signal, and the integration circuit 52 starts integration.

比較回路５３は、波形生成回路５１Ａからの信号と、積分回路５２からの信号を入力しこれらの値を、クロックＣＬＣＫ２（図１（Ａ）には示していない）に同期するタイミングで、所定のしきい値と比較している。クロックＣＬＣＫ２は、クロックＣＬＣＫ１の逓倍クロックである。   The comparison circuit 53 receives the signal from the waveform generation circuit 51A and the signal from the integration circuit 52, and synchronizes these values with the clock CLCK2 (not shown in FIG. 1A) at a predetermined timing. Comparison with threshold. The clock CLCK2 is a multiplied clock of the clock CLCK1.

すなわち、波形生成回路５１Ａの出力ＯＵＴ（１）と積分回路５２の出力ＯＵＴ（２）は、同時に上昇を開始する。比較回路５３は、クロックＣＬＣＫ１の立下りによりリセットされるともに、波形生成回路５１Ａの出力ＯＵＴ（１）と、積分回路５２の出力ＯＵＴ（２）とを入力し、これらの信号が所定のしきい値Ｖｓに達するまでの時間を比較する。   That is, the output OUT (1) of the waveform generation circuit 51A and the output OUT (2) of the integration circuit 52 start to rise simultaneously. The comparison circuit 53 is reset by the falling edge of the clock CLCK1, and also receives the output OUT (1) of the waveform generation circuit 51A and the output OUT (2) of the integration circuit 52, and these signals have a predetermined threshold. The time to reach the value Vs is compared.

比較回路５３は、図２（Ａ），（Ｂ）に示されるように、ＯＵＴ（１）がＯＵＴ（２）（二点鎖線で示す）よりも所定値Ｓｓに早く達したときは、出力端子Ｘ１から「１」を出力し（出力端子Ｘ２を「０」に維持する）、遅く達したときは出力端子Ｘ２から「１」を出力する（出力端子Ｘ１を「０」に維持する）。なお、ＯＵＴ（１）とＯＵＴ（２）とが同時に所定値Ｓｓに達したときは、出力端子Ｘ１，Ｘ２から、同一値（ともに「１」またはともに「０」）を出力するようにできる。   As shown in FIGS. 2A and 2B, the comparison circuit 53 outputs an output terminal when OUT (1) reaches a predetermined value Ss earlier than OUT (2) (indicated by a two-dot chain line). “1” is output from X1 (the output terminal X2 is maintained at “0”), and when it is late, “1” is output from the output terminal X2 (the output terminal X1 is maintained at “0”). When OUT (1) and OUT (2) simultaneously reach a predetermined value Ss, the same value (both “1” or both “0”) can be output from the output terminals X1 and X2.

なお、図１のアナログ信号比較器５Ａでは、波形生成回路５１Ａ、積分回路５２、比較回路５３を共通のＣＬＣＫ１により駆動しているが、本発明はこれに限定されず、たとえば波形生成回路５１Ａからのクロックにより積分回路５２、比較回路５３を駆動するようにしてもよい。   In the analog signal comparator 5A of FIG. 1, the waveform generation circuit 51A, the integration circuit 52, and the comparison circuit 53 are driven by a common CLCK1, but the present invention is not limited to this, and for example, from the waveform generation circuit 51A The integration circuit 52 and the comparison circuit 53 may be driven by this clock.

図３に、発振器５１Ｂからのクロックにより積分回路５２，比較回路５３を駆動するアナログ信号比較器５Ｂを示す。
また、図１，図３では、比較回路５３から、２出力（Ｘ１，Ｘ２）を得るようにしたが、本発明はこれに限定されず、１つの出力あるいは３以上の出力を得るようにしてもよい。 FIG. 3 shows an analog signal comparator 5B that drives the integration circuit 52 and the comparison circuit 53 with the clock from the oscillator 51B.
1 and 3, two outputs (X1 and X2) are obtained from the comparison circuit 53. However, the present invention is not limited to this, and one output or three or more outputs can be obtained. Also good.

図４は、第１発明のアナログ信号比較器の他の実施形態を示す機能ブロック図である。この実施形態のアナログ信号比較器５Ｃは、複数点についての比較を行うことができる。   FIG. 4 is a functional block diagram showing another embodiment of the analog signal comparator of the first invention. The analog signal comparator 5 </ b> C of this embodiment can compare a plurality of points.

図４において、アナログ信号比較器５Ｃは、図１に示したと同じ波形生成回路５１と、ｍ個の積分回路５２（ｓ）（ｓ＝１，２，・・・，ｍ：以下同様）（第１発明における第１〜第ｍの積分回路）と、ｍ個の比較回路５３（ｓ）（第１発明における第１〜第ｍの比較回路）とからなる。   4, the analog signal comparator 5C includes the same waveform generation circuit 51 as shown in FIG. 1 and m integration circuits 52 (s) (s = 1, 2,..., M: the same applies hereinafter) 1st to m-th integration circuits in one invention) and m comparison circuits 53 (s) (first to m-th comparison circuits in the first invention).

また、積分回路５２（ｓ）は、共通の比較するべきアナログ信号Ｓ２を入力し、これをそれぞれ積分して出力する。積分回路５２（ｓ）の動作レンジは、図５（Ａ）に示すように段階的に異なっている。たとえば、ｍが８（積分回路が８個）、波形生成回路５１のレンジが１６Ｖである場合に、
積分回路５２（１）の動作レンジ：０〜２Ｖ
積分回路５２（２）の動作レンジ：２〜４Ｖ
・・・
積分回路５２（８）の動作レンジ：１４〜１６Ｖ
のように設定することができる。 Further, the integrating circuit 52 (s) receives the common analog signal S2 to be compared, integrates it, and outputs it. The operating range of the integrating circuit 52 (s) varies stepwise as shown in FIG. For example, when m is 8 (eight integration circuits) and the range of the waveform generation circuit 51 is 16V,
Operating range of integrating circuit 52 (1): 0 to 2V
Operating range of integrating circuit 52 (2): 2-4V
...
Operating range of integrating circuit 52 (8): 14-16V
Can be set as follows.

図５（Ｂ）に、積分回路５２（ｓ）の具体例を示す。ここでは積分回路５２（１）について説明する。積分回路５２（１）は、ＲＣ回路５２１とスライス回路５２２とからなり、スライス回路５２２は、入力抵抗ｒと、ダイオードＤａと直流電源Ｅａ１とが逆極性で接続された回路と、ダイオードＤｂと直流電源Ｅｂ１とが逆極性で接続された回路とからなり、
Ｅａ１＞Ｓ２＞Ｅｂ１
のときに積分回路５２（１）に電流が流れ込む。なお、図５（Ｂ）ではリセット時にコンデンサＣの充電電荷を放電させるためのスイッチ（Ｔｒ）が設けられている。 FIG. 5B shows a specific example of the integrating circuit 52 (s). Here, the integration circuit 52 (1) will be described. The integrating circuit 52 (1) includes an RC circuit 521 and a slicing circuit 522. The slicing circuit 522 includes a circuit in which an input resistor r, a diode Da, and a direct current power source Ea1 are connected in reverse polarity, a diode Db, and a direct current. It consists of a circuit connected to the power supply Eb1 with reverse polarity,
Ea1>S2> Eb1
Current flows into the integrating circuit 52 (1). In FIG. 5B, a switch (Tr) for discharging the charge of the capacitor C at the time of reset is provided.

また、波形生成回路５１Ｃ，積分回路５２（ｓ），比較回路５３（ｓ）には、クロックＣＬＣＫ１が入力されている。これらは、クロックＣＬＣＫ１によりリセットされる。   The clock CLCK1 is input to the waveform generation circuit 51C, the integration circuit 52 (s), and the comparison circuit 53 (s). These are reset by the clock CLCK1.

比較回路５３（ｓ）は、図１で説明した比較回路５３と同様に動作する。したがって、比較回路５３（ｓ）の端子Ｘ１，Ｘ２の出力をチェックすることで、アナログ信号Ｓ２がどの範囲にあるかを知ることができる。これにより、動作範囲が狭い積分回路を使用して、動作範囲が広いアナログ信号の比較を行うことができる。   The comparison circuit 53 (s) operates in the same manner as the comparison circuit 53 described in FIG. Therefore, by checking the outputs of the terminals X1 and X2 of the comparison circuit 53 (s), it is possible to know which range the analog signal S2 is in. As a result, analog signals with a wide operating range can be compared using an integrating circuit with a narrow operating range.

なお、図４のアナログ信号比較器５Ｃでは、波形生成回路５１Ｃ、積分回路５２（ｓ）、比較回路５３（ｓ）を共通のＣＬＣＫ１により駆動しているが、本発明はこれに限定されず、たとえば波形生成回路５１Ｃからのクロックにより積分回路５２（ｓ）、比較回路５３（ｓ）を駆動するようにしてもよい。   In the analog signal comparator 5C of FIG. 4, the waveform generation circuit 51C, the integration circuit 52 (s), and the comparison circuit 53 (s) are driven by the common CLCK1, but the present invention is not limited to this, For example, the integration circuit 52 (s) and the comparison circuit 53 (s) may be driven by a clock from the waveform generation circuit 51C.

図６に、発振器５１Ｄからのクロックにより積分回路５２，比較回路５３を駆動するアナログ信号比較器５Ｄを示す。   FIG. 6 shows an analog signal comparator 5D that drives the integration circuit 52 and the comparison circuit 53 with the clock from the oscillator 51D.

また、図４，図６では、比較回路５３（ｓ）から、２出力（Ｘ１，Ｘ２）を得るようにしたが、本発明はこれに限定されず、１つの出力あるいは３以上の出力を得るようにしてもよい。   4 and 6, two outputs (X1, X2) are obtained from the comparison circuit 53 (s). However, the present invention is not limited to this, and one output or three or more outputs are obtained. You may do it.

図７は、第２発明のアナログ信号比較器の実施形態を示す機能ブロック図である。図７において、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路１０１と、それぞれアナログ信号を入力してアナログ積分信号を出力する第１〜第ｋの積分回路１０2／１，１０2／２，・・・，１０2／ｋと、第１〜第ｋの積分回路からのアナログ積分信号とを入力し、各積分値が所定値に達するまでの時間同士を比較する比較回路１０３とを備えることができる。ここで、波形生成回路１０１が、アナログ信号を入力し当該アナログ信号を基準信号に変換して出力するように構成できる。比較回路１０３は、各積分回路からの信号を入力して種々の処理を行うことができる。 FIG. 7 is a functional block diagram showing an embodiment of the analog signal comparator of the second invention. 7, a waveform generation circuit 101 for generating a reference signal which exceeds the threshold value after a predetermined time has elapsed, the integration circuit 10 2/1 of the first to k which respectively receives the analog signal and outputs the analog integrated signal, 10 2/2, ..., 10 and 2 / k, and inputs the analog integrated signal from the integrator of the first to k, comparator circuits each integrated value comparing the time with each other to reach a predetermined value 103. Here, the waveform generation circuit 101 can be configured to input an analog signal, convert the analog signal into a reference signal, and output the reference signal. The comparison circuit 103 can input signals from each integration circuit and perform various processes.

また、図示はしないが、第２発明では、アナログ信号比較器を、所定時間経過後にしきい値を超える基準信号を生成する波形生成回路、および、第１〜第ｊ（ｊは２以上の整数）の検出ユニットから構成することができる。ここで、第１〜第ｊの検出ユニットは、共通のアナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する、動作レンジが段階的に異なる第１〜第ｉ（ｉは２以上の整数）の積分回路と、前記波形生成回路からの前記基準信号と、前記第１〜第ｉの積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と、前記第１〜第ｉの積分回路からのアナログ積分信号の値が所定値に達するまでの時間とを比較する第１〜第ｉの比較回路とから構成できる。   Although not shown, in the second invention, the analog signal comparator includes a waveform generation circuit that generates a reference signal exceeding a threshold value after a predetermined time has elapsed, and first to jth (j is an integer of 2 or more) ) Detection unit. Here, the first to j-th detection units input a common analog signal, integrate the analog signal, and output an analog integration signal. (Integral integer), the reference signal from the waveform generation circuit, and the analog integration signal from the first to i-th integration circuits are input, and the reference signal from the waveform generation circuit is predetermined. The first to i-th comparison circuits for comparing the time until the value reaches a value and the time until the value of the analog integration signal from the first to i-th integration circuits reaches a predetermined value can be configured.

以上の実施形態では、アナログ信号が電圧の場合を説明したが、アナログ信号が電流であるときも、本発明が適用できる。この場合、ＶＣＯに代えて、電流制御発振器が用いられる。   In the above embodiments, the case where the analog signal is a voltage has been described. However, the present invention can also be applied when the analog signal is a current. In this case, a current controlled oscillator is used instead of the VCO.

（Ａ），（Ｂ）は、第１発明のアナログ信号比較器の実施形態を示す機能ブロック図である。(A), (B) is a functional block diagram which shows embodiment of the analog signal comparator of 1st invention. （Ａ），（Ｂ）は、第１発明のアナログ信号比較器の動作説明図である。(A), (B) is operation | movement explanatory drawing of the analog signal comparator of 1st invention. 第１発明のアナログ信号比較器の他の実施形態を示す機能ブロック図である。It is a functional block diagram which shows other embodiment of the analog signal comparator of 1st invention. 第１発明のアナログ信号比較器の他の実施形態を示す機能ブロック図である。It is a functional block diagram which shows other embodiment of the analog signal comparator of 1st invention. （Ａ）は第１発明の各積分回路の動作レンジの説明図であり、（Ｂ）は第１発明の積分回路の詳細説明図である。(A) is explanatory drawing of the operation | movement range of each integrating circuit of 1st invention, (B) is detailed explanatory drawing of the integrating circuit of 1st invention. 第１発明のアナログ信号比較器の他の実施形態を示す機能ブロック図である。It is a functional block diagram which shows other embodiment of the analog signal comparator of 1st invention. 第２発明のアナログ信号比較器の実施形態を示す機能ブロック図である。It is a functional block diagram which shows embodiment of the analog signal comparator of 2nd invention. （Ａ）は従来のアナログ式比較器を示す図、（Ｂ）はその動作を示す説明図である。(A) is a figure which shows the conventional analog type comparator, (B) is explanatory drawing which shows the operation | movement. 従来のデジタル式比較器を示す機能ブロック図である。It is a functional block diagram showing a conventional digital comparator.

符号の説明Explanation of symbols

５Ａ，５Ｂ，５Ｃ，５Ｄ アナログ信号比較器
５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ 波形生成回路
５２，５２（ｓ） 積分回路
比較回路５３ 5A, 5B, 5C, 5D Analog signal comparators 51A, 51B, 51C, 51D Waveform generation circuits 52, 52 (s) Integration circuit Comparison circuit 53

Claims (9)

所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、
アナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する積分回路と、
前記波形生成回路からの前記基準信号と、前記積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と前記積分回路からのアナログ積分信号が所定値に達するまでの時間とを比較する比較回路と、
を備えたことを特徴とするアナログ信号比較器。 A waveform generation circuit for generating a reference signal exceeding a threshold value after a predetermined time has elapsed;
An integration circuit that inputs an analog signal, integrates the analog signal, and outputs an analog integration signal;
The reference signal from the waveform generation circuit and the analog integration signal from the integration circuit are input, and the time until the reference signal from the waveform generation circuit reaches a predetermined value and the analog integration signal from the integration circuit A comparison circuit for comparing the time until the value reaches a predetermined value;
An analog signal comparator comprising: 外部クロック、前記波形生成回路または前記積分回路、または前記比較回路から生成されるクロックにより同期駆動することを特徴とする請求項１に記載のアナログ信号比較器。   2. The analog signal comparator according to claim 1, wherein the analog signal comparator is synchronously driven by a clock generated from an external clock, the waveform generation circuit, the integration circuit, or the comparison circuit. 前記波形生成回路は、アナログ信号を入力し当該アナログ信号を所定立ち上がり勾配の前記基準信号に変換して出力することを特徴とする請求項１または２に記載のアナログ信号比較器。   The analog signal comparator according to claim 1, wherein the waveform generation circuit receives an analog signal, converts the analog signal into the reference signal having a predetermined rising slope, and outputs the reference signal. 所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、
共通のアナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する、動作レンジが段階的に異なる第１〜第ｍ（ｍは２以上の整数）の積分回路と、
前記波形生成回路からの前記基準信号と、前記第１〜第ｍの積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と、前記第１〜第ｍの積分回路からのアナログ積分信号の値が所定値に達するまでの時間とを比較する第１〜第ｍの比較回路と、
を備えたことを特徴とするアナログ信号比較器。 A waveform generation circuit for generating a reference signal exceeding a threshold value after a predetermined time has elapsed;
A first to m-th integration circuit (m is an integer of 2 or more) having different operation ranges, which inputs a common analog signal, integrates the analog signal, and outputs an analog integration signal;
The reference signal from the waveform generation circuit and the analog integration signal from the first to m-th integration circuits are input, and the time until the reference signal from the waveform generation circuit reaches a predetermined value, First to mth comparison circuits for comparing the time until the value of the analog integration signal from the first to mth integration circuits reaches a predetermined value;
An analog signal comparator comprising: 外部クロック、前記波形生成回路、または前記第１〜第ｍの比較回路から生成されるクロックにより同期駆動することを特徴とする請求項４に記載のアナログ信号比較器。   5. The analog signal comparator according to claim 4, wherein the analog signal comparator is synchronously driven by a clock generated from an external clock, the waveform generation circuit, or the first to mth comparison circuits. 前記波形生成回路は、アナログ信号を入力し当該アナログ信号を所定立ち上がり勾配の前記基準信号に変換して出力することを特徴とする請求項４または５に記載のアナログ信号比較器。   6. The analog signal comparator according to claim 4, wherein the waveform generation circuit receives an analog signal, converts the analog signal into the reference signal having a predetermined rising slope, and outputs the reference signal. 所定時間経過後にしきい値を超える基準信号を生成する波形生成回路と、
それぞれアナログ信号を入力してアナログ積分信号を出力する第１〜第ｉの積分回路と、
前記第１〜第ｉの積分回路からのアナログ積分信号とを入力し、各積分値が所定値に達するまでの時間同士を比較する比較回路と、
を備えたことを特徴とするアナログ信号比較器。 A waveform generation circuit for generating a reference signal exceeding a threshold value after a predetermined time has elapsed;
First to i-th integration circuits for inputting analog signals and outputting analog integration signals,
A comparison circuit that inputs analog integration signals from the first to i-th integration circuits and compares the time until each integration value reaches a predetermined value;
An analog signal comparator comprising: 所定時間経過後にしきい値を超える基準信号を生成する波形生成回路、および、
共通のアナログ信号を入力し当該アナログ信号を積分してアナログ積分信号を出力する、動作レンジが段階的に異なる第１〜第ｉ（ｉは２以上の整数）の積分回路と、前記波形生成回路からの前記基準信号と、前記第１〜第ｉの積分回路からのアナログ積分信号とを入力し、前記波形生成回路からの前記基準信号が所定値に達するまでの時間と、前記第１〜第ｉの積分回路からのアナログ積分信号の値が所定値に達するまでの時間とを比較する第１〜第ｉの比較回路とからなる、第１〜第ｊ（ｊは２以上の整数）の検出ユニット、
を備えたことを特徴とするアナログ信号比較器。 A waveform generation circuit for generating a reference signal exceeding a threshold after a predetermined time has elapsed; and
First to i-th integration circuits (i is an integer of 2 or more) having different operation ranges, which input a common analog signal, integrate the analog signal and output an analog integration signal, and the waveform generation circuit And the analog integration signal from the first to i-th integration circuits are input, the time until the reference signal from the waveform generation circuit reaches a predetermined value, and the first to first Detection of first to j-th (j is an integer of 2 or more) comprising first to i-th comparison circuits for comparing the time until the value of the analog integration signal from the i integration circuit reaches a predetermined value. unit,
An analog signal comparator comprising: 前記波形生成回路が、アナログ信号を入力し当該アナログ信号を前記基準信号に変換して出力することを特徴とする請求項７または８に記載のアナログ信号比較器。   9. The analog signal comparator according to claim 7, wherein the waveform generation circuit inputs an analog signal, converts the analog signal into the reference signal, and outputs the reference signal.
JP2008243313A 2008-09-22 2008-09-22 Analog signal comparator Pending JP2009038821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008243313A JP2009038821A (en) 2008-09-22 2008-09-22 Analog signal comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008243313A JP2009038821A (en) 2008-09-22 2008-09-22 Analog signal comparator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003056177A Division JP4752994B2 (en) 2003-03-03 2003-03-03 Analog signal comparator

Publications (1)

Publication Number Publication Date
JP2009038821A true JP2009038821A (en) 2009-02-19

Family

ID=40440316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008243313A Pending JP2009038821A (en) 2008-09-22 2008-09-22 Analog signal comparator

Country Status (1)

Country Link
JP (1) JP2009038821A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206334A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator
JP2010206335A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator
JP2013034119A (en) * 2011-08-02 2013-02-14 Mitsubishi Electric Corp Phase comparison device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206281A (en) * 1981-06-12 1982-12-17 Shindengen Electric Mfg Co Ltd Polyphase inverter
JP2002262553A (en) * 2001-03-02 2002-09-13 Shindengen Electric Mfg Co Ltd Switching power system and its control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57206281A (en) * 1981-06-12 1982-12-17 Shindengen Electric Mfg Co Ltd Polyphase inverter
JP2002262553A (en) * 2001-03-02 2002-09-13 Shindengen Electric Mfg Co Ltd Switching power system and its control method

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6009023504, 田宮潤、川又晃監修, 「パルス回路の設計マニュアル」, 19680330, １５７頁〜１５８頁, JP, 丸善株式会社 *
JPN6009032666, 猪飼國夫著, 「パルス回路の設計」, 19790520, 第１８版, ４４〜５４頁, JP, ＣＱ出版株式会社 *
JPN6011001675, 鈴木・樋口共編, 「特許 パルス回路技術事典」, 19800520, 第１版第１刷, １３６〜１４３頁, JP, 株式会社オーム社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010206334A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator
JP2010206335A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator
JP2013034119A (en) * 2011-08-02 2013-02-14 Mitsubishi Electric Corp Phase comparison device

Similar Documents

Publication Publication Date Title
US6456170B1 (en) Comparator and voltage controlled oscillator circuit
US9973178B1 (en) Method and apparatus for clock frequency multiplier
US9083338B2 (en) Digital noise protection circuit and method
US8350631B1 (en) Relaxation oscillator with low power consumption
US8030976B2 (en) Triangle wave generating circuit
US7583113B2 (en) Sawtooth oscillator having controlled endpoints and methodology therefor
KR20180028894A (en) Apparatus for time-to-digital converter and method of time-to-digital converting
US7952343B2 (en) Current measurement circuit and method
US20030179123A1 (en) Analog-to-digital conversion using a counter
US7219026B2 (en) Frequency measuring circuits including charge pumps and related memory devices and methods
JPWO2009001653A1 (en) Waveform processing circuit.
JP2009038821A (en) Analog signal comparator
US20080122491A1 (en) Frequency comparator, frequency synthesizer, and related methods thereof
US10833654B2 (en) Oscillator circuit with comparator delay cancelation
US8324950B2 (en) Schmitt trigger circuit operated based on pulse width
US20130285757A1 (en) Control circuit for reducing electromagnetic interference
US9300281B2 (en) Triangular wave generating circuit to provide clock synchronization
US20100141307A1 (en) Frequency multiplier and method for frequency multiplying
US7834794B2 (en) A/D converter
US8732511B2 (en) Resistor ladder based phase interpolation
JP2006135888A (en) Data communication apparatus, data communication system and data communication method
JP5527397B1 (en) Pulse generator
JP3057734B2 (en) Delay sweep circuit
JP4752994B2 (en) Analog signal comparator
Ali et al. Design of Configurable Digital Spike Filtering Circuits in 130 nm CMOS Process

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225