JP2009037683A - Magnetic disk device, method of generating recording current, and head amplifier circuit - Google Patents

Magnetic disk device, method of generating recording current, and head amplifier circuit Download PDF

Info

Publication number
JP2009037683A
JP2009037683A JP2007200327A JP2007200327A JP2009037683A JP 2009037683 A JP2009037683 A JP 2009037683A JP 2007200327 A JP2007200327 A JP 2007200327A JP 2007200327 A JP2007200327 A JP 2007200327A JP 2009037683 A JP2009037683 A JP 2009037683A
Authority
JP
Japan
Prior art keywords
current
recording
magnetic disk
value
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007200327A
Other languages
Japanese (ja)
Inventor
Yoji Maruyama
洋治 丸山
Nobumasa Nishiyama
延昌 西山
Ariyoshi Nagano
有美 永野
Michiya Kazusawa
道也 数沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
Hitachi Global Storage Technologies Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Global Storage Technologies Netherlands BV filed Critical Hitachi Global Storage Technologies Netherlands BV
Priority to JP2007200327A priority Critical patent/JP2009037683A/en
Publication of JP2009037683A publication Critical patent/JP2009037683A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Digital Magnetic Recording (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a magnetic disk device of a perpendicular magnetic recording system which uniforms intensity of magnetization recorded on a magnetic disk without depending on a reverse interval of a recording current. <P>SOLUTION: In the magnetic disk device of a perpendicular magnetic recording system, a recording current generation circuit included in a head amplifier circuit sets a larger absolute value of an electric current value of an overshoot current which is superimposed in each section of basic recording current showing recorded data for the shorter section. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、垂直磁気記録方式の磁気ディスク装置、記録電流の生成方法、及びヘッドアンプ回路に関する。   The present invention relates to a perpendicular magnetic recording type magnetic disk apparatus, a recording current generation method, and a head amplifier circuit.

近年、垂直磁気記録方式の磁気ディスク装置が実用化の途を辿っている。垂直磁気記録方式の磁気ディスク装置は、記録面に対して垂直方向に磁化容易軸を有する磁気ディスクと、磁気ディスクに垂直方向の磁界を印加する磁気ヘッドとを含んで構成される。
特開２００４−３０７３０号公報 In recent years, perpendicular magnetic recording magnetic disk devices have been put into practical use. A perpendicular magnetic recording type magnetic disk apparatus includes a magnetic disk having an easy magnetization axis in a direction perpendicular to a recording surface, and a magnetic head that applies a magnetic field perpendicular to the magnetic disk.
JP 2004-30730 A

発明者らが研究を重ねた結果、垂直磁気記録方式の磁気ディスク装置において、磁気ディスクに所定の大きさの磁化を記録するためには、磁気ヘッドに供給される記録電流の周波数が高くなるほど、記録電流の電流値を増加させる（すなわち、磁気ヘッドから印加する磁界の大きさを増加させる）必要があることが分かった。   As a result of repeated research by the inventors, in the magnetic disk device of the perpendicular magnetic recording system, in order to record a predetermined magnitude of magnetization on the magnetic disk, the higher the frequency of the recording current supplied to the magnetic head, It has been found that it is necessary to increase the current value of the recording current (that is, to increase the magnitude of the magnetic field applied from the magnetic head).

図１３に、記録電流の周波数と、磁気ディスクに所定の大きさの磁化を記録するために必要となる記録電流の電流値（以下、必要電流値という）との関係を示す。同図において、横軸は記録電流の周波数を表し、縦軸は必要電流値を表す。同図によると、記録電流の周波数の増加に伴って必要電流値が線形的に増加していることが分かる。   FIG. 13 shows the relationship between the frequency of the recording current and the current value of the recording current necessary for recording a predetermined magnitude of magnetization on the magnetic disk (hereinafter referred to as the necessary current value). In the figure, the horizontal axis represents the frequency of the recording current, and the vertical axis represents the required current value. According to the figure, it can be seen that the required current value increases linearly as the frequency of the recording current increases.

このような記録電流の周波数の増加に伴う必要電流値の増加は、磁気ディスクの磁気的な応答性に起因すると考えられる。例えば、磁気ヘッドが磁界を印加してから、磁気ディスクの磁化の反転が表面から内部へ向けて伝播し、伝播が完了するまでの間には、時間的な遅れがある。従って、記録電流の電流極性が反転する間隔（反転間隔）が短くなるほど、磁気ヘッドからの磁界の印加時間が短くなって、磁気ディスクの磁化の反転の伝播が不十分になり易くなると考えられる。このため、記録電流の反転間隔が短くなるほど、磁気ヘッドから大きな磁界を印加して、磁気ディスクの磁化の反転を促進する必要があると考えられる。   The increase in the required current value accompanying the increase in the recording current frequency is considered to be caused by the magnetic response of the magnetic disk. For example, there is a time delay between when the magnetic head applies a magnetic field and when the magnetization reversal of the magnetic disk propagates from the surface to the inside until the propagation is completed. Therefore, it is considered that the shorter the interval (inversion interval) at which the current polarity of the recording current is inverted, the shorter the application time of the magnetic field from the magnetic head, and the easier the propagation of the magnetization inversion of the magnetic disk becomes. For this reason, it is considered that as the recording current reversal interval becomes shorter, it is necessary to apply a larger magnetic field from the magnetic head to promote the reversal of the magnetization of the magnetic disk.

このような記録電流の周波数の増加に伴う必要電流値の増加は、面内磁気記録方式の磁気ディスク装置では見られなかった現象であり、垂直磁気記録方式の磁気ディスク装置に特有の現象である。   The increase in the necessary current value accompanying the increase in the frequency of the recording current is a phenomenon that has not been observed in the magnetic disk device of the in-plane magnetic recording system, and is a phenomenon peculiar to the magnetic disk device of the perpendicular magnetic recording system. .

なお、特許文献１には、面内磁気記録方式の磁気ディスク装置において、プロセッサを用いて、記録データの周波数に基づきオーバーシュート電流を発生させる技術が開示されている。   Patent Document 1 discloses a technique for generating an overshoot current based on the frequency of recording data using a processor in a magnetic disk device of an in-plane magnetic recording system.

詳しくは、特許文献１には、面内磁気記録用の磁気ヘッドのインピーダンス特性が高周波側の一部の帯域で変化するために、この帯域で矩形波電流の波形が歪むという課題（特許文献１の図５及び段落００２０，００２３〜００２５を参照）と、この歪んだ波形を整形するためにオーバーシュート電流のタイミング及び振幅を変化させる解決手段（特許文献１の段落００３４を参照）とが記載されている。   Specifically, Patent Document 1 discloses a problem that the impedance characteristic of a magnetic head for in-plane magnetic recording changes in a part of the band on the high frequency side, so that the waveform of the rectangular wave current is distorted in this band (Patent Document 1). FIG. 5 and paragraphs 0020 and 0023 to 0025) and a solution for changing the timing and amplitude of the overshoot current to shape the distorted waveform (see paragraph 0034 of Patent Document 1). ing.

従って、特許文献１では、記録電流（矩形波電流にオーバーシュート電流を重畳させた全体の電流）の振幅を広い周波数帯域に亘って揃えることを目的としており、記録電流の振幅を周波数に応じて変化させているわけではない。このことは、特許文献１の図６において、低周波のときの記録電流の振幅と、理想的とされる高周波のときの記録電流の振幅とが同じであることからも明らかである。   Therefore, Patent Document 1 aims to align the amplitude of the recording current (the entire current obtained by superimposing the overshoot current on the rectangular wave current) over a wide frequency band, and the amplitude of the recording current according to the frequency. It is not changing. This is apparent from the fact that in FIG. 6 of Patent Document 1, the amplitude of the recording current at the low frequency is the same as the amplitude of the recording current at the ideal high frequency.

本発明は、上記実情に鑑みて為されたものであり、記録電流の反転間隔に依らずに、磁気ディスクに記録される磁化の大きさを一様にすることが可能な、垂直磁気記録方式の磁気ディスク装置、記録電流の生成方法、及びヘッドアンプ回路を提供することをその目的の一つとする。   The present invention has been made in view of the above circumstances, and a perpendicular magnetic recording system capable of making the magnitude of magnetization recorded on a magnetic disk uniform regardless of the reversal interval of the recording current. It is an object of the present invention to provide a magnetic disk device, a recording current generation method, and a head amplifier circuit.

上記課題を解決するため、本発明の磁気ディスク装置は、垂直磁気記録方式の磁気ディスク装置であって、磁気ディスクに記録されるべき記録データを受入れ、前記記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、磁気ヘッドに出力する記録電流生成回路を含み、前記記録電流生成回路は、前記記録電流の電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値を大きく設定する、ことを特徴とする。   In order to solve the above problems, a magnetic disk device of the present invention is a magnetic disk device of a perpendicular magnetic recording system, which accepts recording data to be recorded on the magnetic disk, and provides a recording current representing the recording data to the recording A recording current generating circuit that generates an alternating current whose current polarity is inverted at a timing based on data and outputs the alternating current to a magnetic head, and the recording current generating circuit inverts the current polarity of the recording current next The absolute value of the current value is set to be larger as the interval is shorter for each interval.

また、本発明の磁気ディスク装置において、前記記録電流生成回路は、前記記録データを表す基礎記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成する基礎記録電流生成部と、前記基礎記録電流の電流極性が反転してから次に反転するまでの区間ごとに重畳され、当該区間と同じ電流極性の重畳電流を生成する重畳電流生成部と、前記基礎記録電流に前記重畳電流を重畳して前記記録電流を生成する重畳部と、を含み、前記重畳電流生成部は、前記重畳電流の電流値の絶対値を、前記区間が短いほど大きく設定する。   In the magnetic disk device of the present invention, the recording current generating circuit generates a basic recording current representing the recording data as an alternating current whose current polarity is reversed at a timing based on the recording data; A superimposed current generation unit that generates a superimposed current having the same current polarity as that of the interval, and is superimposed on the basic recording current. A superimposing unit that superimposes a current to generate the recording current, and the superimposing current generating unit sets the absolute value of the current value of the superimposed current to be larger as the interval is shorter.

また、本発明の磁気ディスク装置において、前記重畳電流生成部は、前記記録データに基づいて、前記基礎記録電流の前記区間ごとの長さを取得する。   In the magnetic disk device of the present invention, the superimposed current generator acquires the length of the basic recording current for each section based on the recording data.

また、本発明の磁気ディスク装置において、前記記録データは、前記基礎記録電流の電流極性のパターンに対応する二値のパターンで表され、前記重畳電流生成部は、前記記録データにおいて前記二値の値が維持される各区間の長さを検出することで、前記基礎記録電流の前記区間ごとの長さを取得する。   In the magnetic disk device of the present invention, the recording data is represented by a binary pattern corresponding to a current polarity pattern of the basic recording current, and the superimposed current generator is configured to output the binary data in the recording data. By detecting the length of each section in which the value is maintained, the length of the basic recording current for each section is acquired.

また、本発明の磁気ディスク装置において、前記重畳電流生成部は、コンデンサを含み、前記記録データにおいて前記二値の値が維持される区間で前記コンデンサを放電させ、放電後の前記コンデンサの電圧値に基づいて当該区間の長さを検出する。   In the magnetic disk device of the present invention, the superimposed current generation unit includes a capacitor, and discharges the capacitor in a section where the binary value is maintained in the recording data, and the voltage value of the capacitor after the discharge Based on this, the length of the section is detected.

また、本発明の磁気ディスク装置において、前記記録電流生成回路は、前記基礎記録電流生成部に入力される前記記録データを、前記重畳電流生成部が前記重畳電流を生成する時間に応じてクロック遅延させるクロック遅延部と、当該クロック遅延された記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部と、を更に含み、前記記録補償部は、当該反転タイミングをシフトさせた記録データを前記基礎記録電流生成部に出力する。   In the magnetic disk device of the present invention, the recording current generation circuit delays the recording data input to the basic recording current generation unit according to a time during which the superimposed current generation unit generates the superimposed current. And a clock compensation unit for shifting the binary inversion timing of the clock-delayed recording data so as to compensate for the non-linear transition point shift, the recording compensation unit including the inversion The recording data whose timing is shifted is output to the basic recording current generator.

また、本発明の磁気ディスク装置において、前記記録電流生成回路は、前記記録データの二値のパターンを検出し、当該パターンに基づいて、前記記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部、を更に含み、前記重畳電流生成部は、前記記録補償部が検出した前記パターンに基づいて、前記区間ごとに重畳させる前記重畳電流の電流値の絶対値を設定する。   In the magnetic disk device of the present invention, the recording current generation circuit detects a binary pattern of the recording data, and based on the pattern, sets a binary inversion timing of the recording data to a non-linear transition point. A recording compensator that shifts so as to compensate for the shift, and the superimposed current generator generates an absolute value of a current value of the superimposed current that is superimposed for each section based on the pattern detected by the recording compensator. Set the value.

また、本発明の磁気ディスク装置において、前記記録電流生成回路は、前記磁気ヘッドと前記磁気ディスクの相対速度を表す情報を受入れ、前記記録電流の電流値の絶対値を、当該相対速度が高いほど大きく設定する。   In the magnetic disk device of the present invention, the recording current generation circuit accepts information indicating a relative speed between the magnetic head and the magnetic disk, and the absolute value of the current value of the recording current is increased as the relative speed increases. Set larger.

また、本発明の磁気ディスク装置において、前記記録電流生成回路は、前記磁気ディスクの磁化を反転させるのに必要なエネルギーを表す情報を受入れ、前記記録電流の電流値の絶対値を、当該必要なエネルギーが大きくなるほど大きく設定する。   In the magnetic disk device of the present invention, the recording current generation circuit accepts information indicating energy necessary for reversing the magnetization of the magnetic disk, and calculates an absolute value of the current value of the recording current. Set larger as energy increases.

次に、本発明の記録電流の生成方法は、垂直磁気記録方式の磁気ディスク装置において、記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、前記記録電流は、前記電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値が大きく設定される、ことを特徴とする。   Next, the recording current generation method of the present invention generates a recording current representing recording data as an alternating current whose polarity is inverted at a timing based on the recording data in a perpendicular magnetic recording type magnetic disk apparatus, The recording current is characterized in that the absolute value of the current value is set larger as the interval becomes shorter for each interval from when the current polarity is inverted to when it is inverted next.

次に、本発明のヘッドアンプ回路は、記録データを受入れ、前記記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、出力する記録電流生成回路を含み、前記記録電流生成回路は、前記記録電流の電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値を大きく設定する、ことを特徴とする。   Next, a head amplifier circuit according to the present invention includes a recording current generation circuit that receives recording data, generates a recording current representing the recording data as an alternating current whose polarity is reversed at a timing based on the recording data, and outputs the recording current. And the recording current generation circuit is configured to set the absolute value of the current value to be larger as the interval is shorter for each interval from when the current polarity of the recording current is inverted to when it is inverted next. .

また、本発明のヘッドアンプ回路において、前記記録電流生成回路は、前記記録データを表す基礎記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成する基礎記録電流生成部と、前記基礎記録電流の電流極性が反転してから次に反転するまでの区間ごとに重畳され、当該区間と同じ電流極性の重畳電流を生成する重畳電流生成部と、前記基礎記録電流に前記重畳電流を重畳して前記記録電流を生成する重畳部と、を含み、前記重畳電流生成部は、前記重畳電流の電流値の絶対値を、前記区間が短いほど大きく設定する。   Further, in the head amplifier circuit of the present invention, the recording current generation circuit generates a basic recording current representing the recording data as an alternating current whose current polarity is inverted at a timing based on the recording data; A superimposed current generation unit that generates a superimposed current having the same current polarity as that of the interval, and is superimposed on the basic recording current. A superimposing unit that superimposes a current to generate the recording current, and the superimposing current generating unit sets the absolute value of the current value of the superimposed current to be larger as the interval is shorter.

また、本発明のヘッドアンプ回路において、前記記録電流生成回路は、前記記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部を更に含み、前記記録補償部は、当該反転タイミングをシフトさせた記録データを前記基礎記録電流生成部に出力する。   In the head amplifier circuit of the present invention, the recording current generation circuit further includes a recording compensation unit that shifts binary inversion timing of the recording data so as to compensate for a non-linear transition point shift. The unit outputs recording data obtained by shifting the inversion timing to the basic recording current generation unit.

また、本発明のヘッドアンプ回路において、前記記録電流生成回路は、前記磁気ヘッドと前記磁気ディスクの相対速度を表す情報を受入れ、前記記録電流の電流値の絶対値を、当該相対速度が高いほど大きく設定する。   In the head amplifier circuit of the present invention, the recording current generation circuit accepts information indicating a relative speed between the magnetic head and the magnetic disk, and the absolute value of the current value of the recording current is increased as the relative speed increases. Set larger.

本発明によれば、垂直磁気記録方式の磁気ディスク装置において、記録電流の電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値を大きく設定することから、磁気ディスクに記録される磁化の大きさを一様にすることができる。   According to the present invention, in the perpendicular magnetic recording type magnetic disk apparatus, for each interval from when the current polarity of the recording current is reversed to when it is reversed, the absolute value of the current value is set to be larger as the interval is shorter. Therefore, the magnitude of magnetization recorded on the magnetic disk can be made uniform.

本発明の実施形態について、図面を参照しながら説明する。   Embodiments of the present invention will be described with reference to the drawings.

図１に、本発明の一実施形態に係る磁気ディスク装置１の構成例を示す。磁気ディスク装置１は、垂直磁気記録方式を実現するハードディスクとして構成されている。   FIG. 1 shows a configuration example of a magnetic disk device 1 according to an embodiment of the present invention. The magnetic disk device 1 is configured as a hard disk that realizes a perpendicular magnetic recording system.

磁気ディスク装置１は、磁気ディスク２、スピンドルモータ３、磁気ヘッド４、サスペンションアーム５、キャリッジ６およびボイスコイルモータ７を、筐体９内に収納している。また、磁気ディスク装置１は、本発明の一実施形態に係るヘッドアンプ回路（ヘッドアンプＩＣ）１４を、筐体９内に収納している。さらに、磁気ディスク装置１は、主制御回路１０、リードライトチャネル（Ｒ／Ｗチャネル）１３およびモータドライバ１７を、筐体９外の基板に有している。   The magnetic disk device 1 houses a magnetic disk 2, a spindle motor 3, a magnetic head 4, a suspension arm 5, a carriage 6, and a voice coil motor 7 in a housing 9. Further, the magnetic disk device 1 houses a head amplifier circuit (head amplifier IC) 14 according to an embodiment of the present invention in a housing 9. Further, the magnetic disk device 1 has a main control circuit 10, a read / write channel (R / W channel) 13 and a motor driver 17 on a substrate outside the housing 9.

磁気ディスク２は、垂直磁気記録用とされ、記録面に対して垂直方向に磁化容易軸を有する。磁気ディスク２は、スピンドルモータ３に取付けられ、同図の矢印ＤＲの方向に回転駆動される。磁気ディスク２の記録面には、同心円状に配列した複数のゾーン２１が形成されている。また、各ゾーン２１には、同心円状に配列した複数のトラックが形成されている。各トラックには、周方向に沿って所定の周期で配列するサーボデータ領域と、それらの間に位置するユーザデータ領域とが設けられている。   The magnetic disk 2 is used for perpendicular magnetic recording, and has an easy magnetization axis in the direction perpendicular to the recording surface. The magnetic disk 2 is attached to the spindle motor 3 and is driven to rotate in the direction of the arrow DR in FIG. A plurality of zones 21 arranged concentrically are formed on the recording surface of the magnetic disk 2. Each zone 21 is formed with a plurality of tracks arranged concentrically. Each track is provided with a servo data area arranged at a predetermined cycle along the circumferential direction, and a user data area located between them.

磁気ヘッド４は、垂直磁気記録用とされ、磁気ディスク２に対して垂直方向の磁界を印加する記録素子と、磁気ディスク２から漏れ出る磁界を読み出す再生素子とを含む。磁気ヘッド４は、サスペンションアーム５の先端部に取付けられて、磁気ディスク２上に支持されている。サスペンションアーム５は、筐体９に回動可能に支持されたキャリッジ６に基端側が取付けられている。ボイスコイルモータ７は、キャリッジ６を旋回駆動することで、磁気ヘッド４を磁気ディスク２上で略半径方向に移動させる。   The magnetic head 4 is used for perpendicular magnetic recording, and includes a recording element that applies a magnetic field perpendicular to the magnetic disk 2 and a reproducing element that reads out a magnetic field leaking from the magnetic disk 2. The magnetic head 4 is attached to the tip of the suspension arm 5 and supported on the magnetic disk 2. The suspension arm 5 has a proximal end attached to a carriage 6 that is rotatably supported by a housing 9. The voice coil motor 7 rotates the carriage 6 to move the magnetic head 4 on the magnetic disk 2 in a substantially radial direction.

また、キャリッジ６の側面には、筐体９外の基板と電気的に接続されたフレキシブル基板（不図示）が取り付けられており、このフレキシブル基板上にヘッドアンプ回路１４が実装されている。また、キャリッジ６およびサスペンションアーム５には、ヘッドアンプ回路１４を磁気ヘッド４と電気的に接続する伝送線路（不図示）が配設されている。   A flexible substrate (not shown) electrically connected to a substrate outside the housing 9 is attached to the side surface of the carriage 6, and a head amplifier circuit 14 is mounted on the flexible substrate. The carriage 6 and the suspension arm 5 are provided with a transmission line (not shown) that electrically connects the head amplifier circuit 14 to the magnetic head 4.

主制御回路１０は、マイクロプロセッシングユニット（ＭＰＵ）と、ＲＯＭやＲＡＭなどのメモリとを含む。主制御回路１０は、メモリに格納されたプログラムを読み出して実行することによって、磁気ヘッド４の位置決め制御やユーザデータの記録再生制御など、種々の制御を実現する。   The main control circuit 10 includes a microprocessing unit (MPU) and a memory such as a ROM or a RAM. The main control circuit 10 reads out and executes a program stored in the memory, thereby realizing various controls such as positioning control of the magnetic head 4 and recording / reproduction control of user data.

磁気ヘッド４の位置決め制御において、主制御回路１０は、Ｒ／Ｗチャネル１３から入力されるサーボデータに基づいて磁気ヘッド４の現在位置を特定し、磁気ヘッド４の目標位置と現在位置との誤差を表す誤差信号（ＰＥＳ）を生成する。そして、主制御回路１０は、このＰＥＳに基づいて、ボイスコイルモータ７の制御信号を生成し、モータドライバ１７を介してボイスコイルモータ７へ出力する。これにより、磁気ヘッド４は、目標位置のトラック上までシークされ、位置決めされる。   In the positioning control of the magnetic head 4, the main control circuit 10 specifies the current position of the magnetic head 4 based on the servo data input from the R / W channel 13, and an error between the target position of the magnetic head 4 and the current position. An error signal (PES) representing is generated. The main control circuit 10 generates a control signal for the voice coil motor 7 based on the PES and outputs the control signal to the voice coil motor 7 via the motor driver 17. As a result, the magnetic head 4 is sought and positioned on the track at the target position.

また、主制御回路１０は、ハードディスクコントローラ（ＨＤＣ）と、バッファメモリとを含む。このＨＤＣは、インターフェースコントローラ、エラー訂正回路、バッファコントローラなどを有している。   The main control circuit 10 includes a hard disk controller (HDC) and a buffer memory. The HDC has an interface controller, an error correction circuit, a buffer controller, and the like.

主制御回路１０は、磁気ディスク２に記録すべき記録データを外部ホストから受信すると、エラー訂正符号（ＥＣＣ）を付加して、ＥＣＣが付加された記録データをＲ／Ｗチャネル１３へ出力する。また、主制御回路１０は、磁気ディスク２から再生された再生データがＲ／Ｗチャネル１３から入力されると、エラー訂正を行って、再生データを外部ホストへ送信する。   When the main control circuit 10 receives recording data to be recorded on the magnetic disk 2 from an external host, the main control circuit 10 adds an error correction code (ECC) and outputs the recording data to which the ECC has been added to the R / W channel 13. Further, when the reproduction data reproduced from the magnetic disk 2 is input from the R / W channel 13, the main control circuit 10 performs error correction and transmits the reproduction data to the external host.

Ｒ／Ｗチャネル１３は、主制御回路１０から記録データが入力されると、記録データを変調してヘッドアンプ回路１４へ出力する。また、Ｒ／Ｗチャネル１３は、磁気ヘッド４が磁気ディスク２から再生した再生信号がヘッドアンプ回路１４から入力されると、再生信号を再生データに変換し、復調して、主制御回路１０へ出力する。また、Ｒ／Ｗチャネル１３は、再生信号から所定のサンプル周期でサーボデータを抽出して、主制御回路１０へ出力する。   When recording data is input from the main control circuit 10, the R / W channel 13 modulates the recording data and outputs it to the head amplifier circuit 14. Further, when a reproduction signal reproduced from the magnetic disk 2 by the magnetic head 4 is input from the head amplifier circuit 14, the R / W channel 13 converts the reproduction signal into reproduction data, demodulates it, and sends it to the main control circuit 10. Output. The R / W channel 13 extracts servo data from the reproduction signal at a predetermined sample period and outputs it to the main control circuit 10.

また、Ｒ／Ｗチャネル１３は、記録補償部を含んでおり、記録データの２値（Ｈ，Ｌ）の反転タイミングを、非線型転移点シフト（ＮＬＴＳ：Non Linear Transition Shift）を補償するようにシフトさせる（いわゆる記録補償：Write Precompensation）。なお、ヘッドアンプ回路１４において、後述する第２例の記録電流生成回路３０Ｂまたは第３例の記録電流生成回路３０Ｃが適用される場合には、Ｒ／Ｗチャネル１３は記録補償部を含まない。   In addition, the R / W channel 13 includes a recording compensation unit so that the binary (H, L) inversion timing of the recording data is compensated for a non-linear transition shift (NLTS). Shift (so-called recording compensation: Write Precompensation). In the head amplifier circuit 14, when the later-described recording current generation circuit 30B or the third example recording current generation circuit 30C is applied, the R / W channel 13 does not include a recording compensation unit.

ヘッドアンプ回路１４は、記録電流生成回路および再生電流増幅回路を含む。記録電流生成回路は、磁気ディスク２に記録すべき記録データがＲ／Ｗチャネル１３から入力されると、記録データを記録電流（記録信号）に変換して、磁気ヘッド４へ出力する。また、再生信号増幅回路は、磁気ディスク２から読み出された再生電流（再生信号）が磁気ヘッド４から入力されると、この再生電流を増幅して、Ｒ／Ｗチャネル１３へ出力する。記録電流生成回路の詳細な構成について、以下に詳しく述べる。   The head amplifier circuit 14 includes a recording current generation circuit and a reproduction current amplification circuit. When recording data to be recorded on the magnetic disk 2 is input from the R / W channel 13, the recording current generation circuit converts the recording data into a recording current (recording signal) and outputs it to the magnetic head 4. Further, when a reproduction current (reproduction signal) read from the magnetic disk 2 is input from the magnetic head 4, the reproduction signal amplifier circuit amplifies the reproduction current and outputs it to the R / W channel 13. The detailed configuration of the recording current generation circuit will be described in detail below.

［記録電流生成回路の第１例］
図２に、本発明の一実施形態に係るヘッドアンプ回路１４に含まれる記録電流生成回路の第１例の構成例を示す。第１例の記録電流生成回路３０Ａは、入力された記録データＷＤから記録電流を生成するライトドライバ３２と、記録データＷＤに基づいて、記録電流に適用される電流値の絶対値を表す絶対値データＡＺを設定する電流値設定部３４Ａと、アナログ遅延部３６Ａとを含んでいる。 [First Example of Recording Current Generation Circuit]
FIG. 2 shows a configuration example of a first example of a recording current generation circuit included in the head amplifier circuit 14 according to an embodiment of the present invention. The recording current generating circuit 30A of the first example includes a write driver 32 that generates a recording current from input recording data WD, and an absolute value that represents an absolute value of a current value applied to the recording current based on the recording data WD. A current value setting unit 34A for setting data AZ and an analog delay unit 36A are included.

アナログ遅延部３６Ａは、記録データＷＤがライトドライバ３２に至る経路上に設けられており、ライトドライバ３２に入力される記録データＷＤを、電流値設定部３４Ａが絶対値データＡＺを設定する時間に相当する時間だけアナログ遅延させる。   The analog delay unit 36A is provided on a path where the recording data WD reaches the write driver 32, and the recording data WD input to the write driver 32 is set at a time when the current value setting unit 34A sets the absolute value data AZ. Analog delay for the corresponding time.

記録電流生成回路３０Ａに入力される記録データＷＤは、具体的には、主制御回路１０によりＥＣＣが付加され、Ｒ／Ｗチャネル１３により変調され、記録補償された、ＮＲＺＩ（Non-Return to Zero Inverse）データである。   Specifically, the recording data WD input to the recording current generation circuit 30A is added with ECC by the main control circuit 10, modulated by the R / W channel 13, and recorded and compensated for NRZI (Non-Return to Zero). Inverse) data.

（１）ライトドライバ３２
ライトドライバ３２は、記録データＷＤに対応する矩形波電流を生成する矩形波回路３２１と、オーバーシュート電流を生成するオーバーシュート回路３２３と、矩形波電流にオーバーシュート電流を重畳する加算器３２５とを含む。なお、矩形波回路３２１は、本発明の基礎記録電流生成部に対応する。加算器３２５は、本発明の重畳部に対応する。また、電流値設定部３４Ａとオーバーシュート回路３２３の組は、本発明の重畳電流生成部に対応する。 (1) Write driver 32
The write driver 32 includes a rectangular wave circuit 321 that generates a rectangular wave current corresponding to the recording data WD, an overshoot circuit 323 that generates an overshoot current, and an adder 325 that superimposes the overshoot current on the rectangular wave current. Including. The rectangular wave circuit 321 corresponds to the basic recording current generator of the present invention. The adder 325 corresponds to the superimposing unit of the present invention. The set of the current value setting unit 34A and the overshoot circuit 323 corresponds to the superimposed current generation unit of the present invention.

図５に、ライトドライバ３２による記録電流の生成例を示す。矩形波回路３２１は、記録データＷＤに対応する矩形波電流（基礎記録電流の一例）を生成する。矩形波電流の電流極性（正，負）のパターンは、ＮＲＺＩデータである記録データＷＤの２値（Ｈ，Ｌ）のパターンに対応する形状を有する。従って、矩形波電流の電流極性が反転するタイミングは、記録データＷＤの２値が反転するタイミングに対応する。また、矩形波電流の電流極性が反転してから次に反転するまでの各区間において、矩形波電流の電流値は、絶対値が所定の大きさとなるように維持される。   FIG. 5 shows an example of recording current generation by the write driver 32. The rectangular wave circuit 321 generates a rectangular wave current (an example of a basic recording current) corresponding to the recording data WD. The current polarity (positive, negative) pattern of the rectangular wave current has a shape corresponding to the binary (H, L) pattern of the recording data WD that is NRZI data. Therefore, the timing at which the current polarity of the rectangular wave current is inverted corresponds to the timing at which the binary value of the recording data WD is inverted. Further, in each section from the reversal of the current polarity of the rectangular wave current to the next reversal, the current value of the rectangular wave current is maintained so that the absolute value becomes a predetermined magnitude.

また、矩形波電流は、電流極性が反転してから次に反転するまでの区間（反転間隔ともいう）の長さが一定ではなく、種々の長さを採っている。基本的には、最小区間が１ビットに相当する長さ（１ビット長）を有しており、各区間の長さは、１ビット長の整数倍となっている。但し、Ｒ／Ｗチャネル１３の記録補償部によって記録データＷＤの２値の反転タイミングがシフトされているので、各区間の長さは最小区間の長さの整数倍から若干のずれがある場合がある。   In addition, the length of the section (also referred to as the inversion interval) from when the current polarity is inverted to the next inversion (also referred to as the inversion interval) is not constant, and the rectangular wave current has various lengths. Basically, the minimum interval has a length corresponding to 1 bit (1 bit length), and the length of each interval is an integral multiple of 1 bit length. However, since the binary inversion timing of the recording data WD is shifted by the recording compensation unit of the R / W channel 13, the length of each section may slightly deviate from an integral multiple of the length of the minimum section. is there.

なお、同図に示す矩形波電流は、電流極性が反転する際に電流値が垂直に変化するように表されているが、実際の矩形波電流は、電流極性が反転する際に若干の過渡期間が存在する。   The rectangular wave current shown in the figure is shown such that the current value changes vertically when the current polarity is reversed. However, the actual rectangular wave current is slightly transient when the current polarity is reversed. There is a period.

他方、オーバーシュート回路３２３は、矩形波電流の区間ごとに重畳されるオーバーシュート電流（重畳電流の一例）を生成する。オーバーシュート電流は、矩形波電流において重畳の対象となる区間と同じ電流極性を有する。また、オーバーシュート電流は、矩形波電流の電流極性が反転するタイミングに合わせて生成され、矩形波電流の各区間の先頭部分に重畳される。   On the other hand, the overshoot circuit 323 generates an overshoot current (an example of a superimposed current) that is superimposed for each section of the rectangular wave current. The overshoot current has the same current polarity as the section to be superimposed in the rectangular wave current. The overshoot current is generated in accordance with the timing at which the current polarity of the rectangular wave current is inverted, and is superimposed on the head portion of each section of the rectangular wave current.

また、オーバーシュート回路３２３は、電流値設定部３４Ａから提供される絶対値データＡＺに基づいて、オーバーシュート電流の電流値を決定する。すなわち、オーバーシュート回路３２３は、オーバーシュート電流の電流値が、絶対値データＡＺが表す絶対値を有するように、オーバーシュート電流を生成する。   The overshoot circuit 323 determines the current value of the overshoot current based on the absolute value data AZ provided from the current value setting unit 34A. That is, the overshoot circuit 323 generates an overshoot current so that the current value of the overshoot current has an absolute value represented by the absolute value data AZ.

この電流値設定部３４Ａは、オーバーシュート回路３２３がオーバーシュート電流を生成する毎に、オーバーシュート回路３２３に絶対値データＡＺを提供する。また、電流値設定部３４Ａは、矩形波電流において重畳の対象となる区間が短いほど、絶対値データＡＺを大きく設定する。電流値設定部３４Ａの具体的な構成および動作については、後に詳しく述べる。   The current value setting unit 34A provides the absolute value data AZ to the overshoot circuit 323 every time the overshoot circuit 323 generates an overshoot current. In addition, the current value setting unit 34A sets the absolute value data AZ to be larger as the section to be superimposed in the rectangular wave current is shorter. The specific configuration and operation of the current value setting unit 34A will be described in detail later.

なお、電流値設定部３４Ａは、記録データＷＤが入力されてから絶対値データＡＺをオーバーシュート回路３２３へ出力するまでに所定時間を要する。このため、アナログ遅延部３６Ａが、矩形波回路３２１に入力される記録データＷＤを、この所定時間分だけ遅延させることで、矩形波電流が生成されるタイミングとオーバーシュート電流が生成されるタイミングとが調整されている。   The current value setting unit 34 </ b> A requires a predetermined time from when the recording data WD is input until the absolute value data AZ is output to the overshoot circuit 323. For this reason, the analog delay unit 36A delays the recording data WD input to the rectangular wave circuit 321 by this predetermined time, thereby generating a rectangular wave current and a timing for generating an overshoot current. Has been adjusted.

加算器３２５は、矩形波電流にオーバーシュート電流を重畳して記録電流を生成する。これにより、記録電流は、電流極性が反転する際の過渡期間が短縮される。また、記録電流は、オーバーシュート電流が重畳された各区間の先頭部分が突出した形状となっており、更には、区間の長さが短いほど先頭部分がより突出して、電流値の絶対値が大きくなっている。   The adder 325 generates a recording current by superimposing an overshoot current on a rectangular wave current. As a result, the transient period of the recording current when the current polarity is reversed is shortened. In addition, the recording current has a shape in which the leading portion of each section where the overshoot current is superimposed protrudes, and further, the shorter the length of the section, the more the leading portion protrudes, and the absolute value of the current value is It is getting bigger.

このようにして生成された記録電流は、磁気ヘッド４へ出力される。磁気ヘッド４は、記録電流の電流値に応じた大きさの磁界を出力する。このため、磁気ヘッド４は、記録電流の電流値の絶対値が大きいときほど、すなわち記録電流の反転間隔が短いときほど、大きな磁界を出力する。   The recording current generated in this way is output to the magnetic head 4. The magnetic head 4 outputs a magnetic field having a magnitude corresponding to the current value of the recording current. For this reason, the magnetic head 4 outputs a larger magnetic field as the absolute value of the current value of the recording current is larger, that is, as the recording current inversion interval is shorter.

（２）電流値設定部３４Ａ
図２に戻り、電流値設定部３４Ａの詳細について説明する。電流値設定部３４Ａは、入力された記録データＷＤに基づいて、絶対値データＡＺを生成し、ライトドライバ３２のオーバーシュート回路３２３に出力する。 (2) Current value setting unit 34A
Returning to FIG. 2, the details of the current value setting unit 34A will be described. The current value setting unit 34A generates absolute value data AZ based on the input recording data WD and outputs the absolute value data AZ to the overshoot circuit 323 of the write driver 32.

この電流値設定部３４Ａは、ＮＲＺＩデータである記録データＷＤの２値（Ｈ，Ｌ）の反転タイミングが、上記矩形波電流の電流極性（正，負）の反転タイミングに対応することを利用して、記録データＷＤの反転間隔を検出することにより矩形波電流の反転間隔を評価する。   This current value setting unit 34A utilizes the fact that the binary (H, L) inversion timing of the recording data WD, which is NRZI data, corresponds to the inversion timing of the current polarity (positive, negative) of the rectangular wave current. Thus, the inversion interval of the rectangular current is evaluated by detecting the inversion interval of the recording data WD.

電流値設定部３４Ａは、記録データＷＤの反転間隔を検出する反転間隔検出部４１と、検出された反転間隔のビット長を判定するレベル判定部４３と、判定されたビット長に応じた基礎データａを出力するシフトレジスタ４５とを有している。以下、各々について詳しく述べる。   The current value setting unit 34A includes an inversion interval detection unit 41 that detects the inversion interval of the recording data WD, a level determination unit 43 that determines the bit length of the detected inversion interval, and basic data corresponding to the determined bit length and a shift register 45 for outputting a. Each will be described in detail below.

（２−１）反転間隔検出部４１
図６に、反転間隔検出部４１の構成例を示す。また、図７に、反転間隔検出部４１の動作を説明するためのタイミングチャートを示す。 (2-1) Inversion interval detector 41
FIG. 6 shows a configuration example of the inversion interval detection unit 41. FIG. 7 shows a timing chart for explaining the operation of the inversion interval detector 41.

反転間隔検出部４１は、記録データＷＤが入力されるバッファ１０１と、記録データＷＤの２値の一方の値（"Ｈ"値）の反転間隔を検出する第１検出部１１６Ａと、記録データＷＤの２値の他方の値（"Ｌ"値）の反転間隔を検出する第２検出部１１６Ｂと、選択器１２１とを含む。   The inversion interval detection unit 41 includes a buffer 101 to which the recording data WD is input, a first detection unit 116A that detects an inversion interval of one of the two values (“H” value) of the recording data WD, and the recording data WD. The second detector 116B that detects the inversion interval of the other of the two values (“L” value) and the selector 121 are included.

バッファ１０１は、記録データＷＤを第１検出部１１６Ａへ出力するとともに、否定論理（ＮＯＴ）を演算する否定論理部１０２を介して記録データＷＤを反転させた反転記録データInv（ＷＤ）を第２検出部１１６Ｂへ出力する。   The buffer 101 outputs the recording data WD to the first detection unit 116A and the second inverted recording data Inv (WD) obtained by inverting the recording data WD via the negative logic unit 102 that calculates the negative logic (NOT). It outputs to the detection part 116B.

第１検出部１１６Ａは、コンデンサ１０３Ａ、スイッチ１０５Ａ、電流源１０７Ａおよび最小値保持部１２０Ａを含む。   The first detection unit 116A includes a capacitor 103A, a switch 105A, a current source 107A, and a minimum value holding unit 120A.

スイッチ１０５Ａは、記録データＷＤが入力され、検出の対象となる記録データＷＤの“Ｈ”値が維持される区間、コンデンサ１０３Ａを放電させる。このため、コンデンサ１０３Ａの放電後の電圧値は、放電前の電圧値から、記録データＷＤの“Ｈ”値が維持される区間に対応する分が差し引かれた電圧値となり、この区間の長さを表す。   The switch 105 </ b> A discharges the capacitor 103 </ b> A during a period in which the recording data WD is input and the “H” value of the recording data WD to be detected is maintained. For this reason, the voltage value after the discharge of the capacitor 103A is a voltage value obtained by subtracting the amount corresponding to the section in which the “H” value of the recording data WD is maintained from the voltage value before the discharge. Represents.

電流源１０７Ａは、放電電流（電荷）を一定に保つために設けている。放電電流を一定に保つことにより、記録データＷＤの“Ｈ”値が維持される時間と、上記時間が対応する電圧の差し引き分が比例の関係になる。これにより、時間から電圧値への換算が容易になる。   The current source 107A is provided to keep the discharge current (charge) constant. By keeping the discharge current constant, the time during which the “H” value of the recording data WD is maintained is proportional to the subtraction of the voltage corresponding to the time. This facilitates conversion from time to voltage value.

また、最小値保持部１２０Ａは、コンデンサ１０３Ａの電圧値の最小値Ａを保持し、選択器１２１へ出力する。このため、コンデンサ１０３Ａの放電後の電圧値が、最小値Ａとして選択器１２１へ出力される。   Further, the minimum value holding unit 120A holds the minimum value A of the voltage value of the capacitor 103A and outputs it to the selector 121. For this reason, the voltage value after the discharge of the capacitor 103A is output to the selector 121 as the minimum value A.

同様に、第２検出部１１６Ｂは、コンデンサ１０３Ｂ、スイッチ１０５Ｂ、電流源１０７Ｂおよび最小値保持部１２０Ｂを含む。   Similarly, the second detection unit 116B includes a capacitor 103B, a switch 105B, a current source 107B, and a minimum value holding unit 120B.

スイッチ１０５Ｂは、反転記録データInv（ＷＤ）が入力され、“Ｈ”値が維持される区間（すなわち、検出の対象となる記録データＷＤの“Ｌ”値が維持される区間）、コンデンサ１０３Ｂを放電させる。このため、コンデンサ１０３Ｂの放電後の電圧値は、放電前の電圧値から、記録データＷＤの“Ｌ”値が維持される区間に対応する分が差し引かれた電圧値となり、この区間の長さを表す。   The switch 105B receives the inverted recording data Inv (WD) and maintains the capacitor 103B in a section in which the “H” value is maintained (that is, a section in which the “L” value of the recording data WD to be detected is maintained). Discharge. For this reason, the voltage value after the discharge of the capacitor 103B is a voltage value obtained by subtracting the amount corresponding to the section in which the “L” value of the recording data WD is maintained from the voltage value before the discharge. Represents.

電流源１０７Ｂも１０７Ａと同様に、放電電流（電荷）を一定に保つために設けている。放電電流を一定に保つことにより、記録データＷＤの“Ｌ”値が維持される時間と、上記時間が対応する電圧の差し引き分が比例の関係になる。これにより、時間から電圧値への換算が容易になる。   Similarly to 107A, the current source 107B is provided to keep the discharge current (charge) constant. By keeping the discharge current constant, the time during which the “L” value of the recording data WD is maintained is proportional to the subtraction of the voltage corresponding to the time. This facilitates conversion from time to voltage value.

また、最小値保持部１２０Ｂは、コンデンサ１０３Ｂの電圧値の最小値Ｂを保持し、選択器１２１へ出力する。このため、コンデンサ１０３Ｂの放電後の電圧値が、最小値Ｂとして選択器１２１へ出力される。   Further, the minimum value holding unit 120B holds the minimum value B of the voltage value of the capacitor 103B and outputs it to the selector 121. For this reason, the voltage value after the discharge of the capacitor 103B is output to the selector 121 as the minimum value B.

選択器１２１は、コンデンサ１０３Ａの電圧値の最小値Ａと、コンデンサ１０３Ｂの電圧値の最小値Ｂとが入力され、これらの一方を選択し、記録データＷＤにおいて値が維持される区間の長さ（区間長）を表す区間長電圧値ＴＶＣとして、レベル判定部４３へ出力する。   The selector 121 receives the minimum value A of the voltage value of the capacitor 103A and the minimum value B of the voltage value of the capacitor 103B, selects one of them, and the length of the section in which the value is maintained in the recording data WD. The section length voltage value TVC representing (section length) is output to the level determination unit 43.

この選択器１２１は、反転記録データInv（ＷＤ）が入力され、“Ｈ”値が維持される区間（記録データＷＤの“Ｌ”値が維持される区間）では最小値Ａを選択し、“Ｌ”値が維持される区間（記録データＷＤの“Ｈ”値が維持される区間）では最小値Ｂを選択する。   The selector 121 receives the inverted recording data Inv (WD) and selects the minimum value A in a section in which the “H” value is maintained (a section in which the “L” value of the recording data WD is maintained). The minimum value B is selected in the section in which the “L” value is maintained (the section in which the “H” value of the recording data WD is maintained).

すなわち、図７に示すように、第１検出部１１６Ａにおいて、検出の対象となる記録データＷＤの“Ｈ”値が維持される区間でコンデンサ１０３Ａを放電させ、放電が終わった時点で得られる最小値Ａは、次の“Ｌ”値が維持される区間で区間長電圧値ＴＶＣとして選択器１２１からレベル判定部４３に出力される。他方、第２検出部１１６Ｂにおいて、検出の対象となる記録データＷＤの“Ｌ”値が維持される区間でコンデンサ１０３Ｂを放電させ、放電が終わった時点で得られる最小値Ｂは、次の“Ｈ”値が維持される区間で区間長電圧値ＴＶＣとして選択器１２１からレベル判定部４３に出力される。   That is, as shown in FIG. 7, in the first detection unit 116A, the capacitor 103A is discharged in a section in which the “H” value of the recording data WD to be detected is maintained, and the minimum value obtained when the discharge ends. The value A is output from the selector 121 to the level determination unit 43 as the section length voltage value TVC in the section in which the next “L” value is maintained. On the other hand, in the second detection unit 116B, the capacitor 103B is discharged in a section where the “L” value of the recording data WD to be detected is maintained, and the minimum value B obtained when the discharge ends is the following “ In the section in which the H ″ value is maintained, the selector 121 outputs the section long voltage value TVC to the level determination unit 43.

なお、反転間隔検出部４１は、他にも、第１検出部１１６Ａのコンデンサ１０３Ａを充電するための第１充電部１１８Ａと、第２検出部１１６Ｂのコンデンサ１０３Ｂを充電するための第２充電部１１８Ｂとを含む。   In addition, the inversion interval detection unit 41 includes a first charging unit 118A for charging the capacitor 103A of the first detection unit 116A and a second charging unit for charging the capacitor 103B of the second detection unit 116B. 118B.

図７に示すように、第１充電部１１８Ａは、第１検出部１１６Ａによる記録データＷＤの“Ｈ”値が維持される区間でのコンデンサ１０３Ａの放電が終わった後に、次の“Ｌ”値が維持される区間内でコンデンサ１０３Ａを充電する。他方、第２充電部１１８Ｂは、第２検出部１１６Ｂによる記録データＷＤの“Ｌ”値が維持される区間でのコンデンサ１０３Ｂの放電が終わった後に、次の“Ｈ”値が維持される区間内でコンデンサ１０３Ｂを充電する。これら第１充電部１１８Ａおよび第２充電部１１８Ｂの構成および動作の詳細については、後に詳しく述べる。   As shown in FIG. 7, the first charging unit 118A performs the next “L” value after the discharge of the capacitor 103A in the section in which the “H” value of the recording data WD is maintained by the first detection unit 116A. The capacitor 103A is charged within the interval in which is maintained. On the other hand, the second charging unit 118B maintains the next “H” value after the discharge of the capacitor 103B in the interval in which the “L” value of the recording data WD by the second detection unit 116B is maintained. To charge the capacitor 103B. Details of the configuration and operation of the first charging unit 118A and the second charging unit 118B will be described in detail later.

（２−２）レベル判定部４３
図８に、レベル判定部４３の構成例を示す。また、図９に、レベル判定部４３およびシフトレジスタ４５の動作を説明するためのタイミングチャートを示す。なお、図９のタイミングチャートは、最大数Ｎが４の場合を表す。 (2-2) Level determination unit 43
FIG. 8 shows a configuration example of the level determination unit 43. FIG. 9 shows a timing chart for explaining the operations of the level determination unit 43 and the shift register 45. The timing chart of FIG. 9 represents the case where the maximum number N is 4.

レベル判定部４３は、反転間隔検出部４１から入力される区間長電圧値ＴＶＣに基づいて、この区間長電圧値ＴＶＣによって表される区間長が１〜Ｎビット長の何れに該当するかを判定する。このレベル判定部４３は、複数の比較部１３１〜１３４と、ビット長判定閾値テーブル１４０と、優先度付きデコーダ１５０とを含む。   Based on the section length voltage value TVC input from the inversion interval detection section 41, the level determination section 43 determines whether the section length represented by the section length voltage value TVC corresponds to 1 to N bit length. To do. The level determination unit 43 includes a plurality of comparison units 131 to 134, a bit length determination threshold value table 140, and a priority-added decoder 150.

各比較部１３１〜１３４の一方の端子には、反転間隔検出部４１から区間長電圧値ＴＶＣが入力される。また、各比較部１３１〜１３４の他方の端子には、ビット長判定閾値テーブル１４０から閾値ｔ１〜ｔＮがそれぞれ入力される。これら閾値ｔ１〜ｔＮは、１〜Ｎビット長にそれぞれ対応し、区間長電圧値ＴＶＣによって表される区間長が１〜Ｎビット長の何れに該当するかを判定するための閾値である。   The section length voltage value TVC is input from the inversion interval detection unit 41 to one terminal of each of the comparison units 131 to 134. In addition, threshold values t1 to tN from the bit length determination threshold table 140 are input to the other terminals of the comparison units 131 to 134, respectively. These threshold values t1 to tN correspond to 1 to N bit lengths, respectively, and are threshold values for determining which one of the section lengths represented by the section length voltage value TVC corresponds to 1 to N bit lengths.

比較部１３１〜１３４は、閾値ｔ１〜ｔＮと区間長電圧値ＴＶＣの比較結果ｆ１〜ｆＮを、優先度付きデコーダ１５０へ出力する。これら比較結果ｆ１〜ｆＮは、区間長電圧値ＴＶＣによって表される区間長の該当するビット長（すなわち、記録データＷＤの区間のビット長）を表す。具体的には、比較結果ｆ１〜ｆＮは、１〜Ｎビット長にそれぞれ対応し、記録データＷＤの区間のビット長に対応する比較結果を基準に、それよりも短いビット長に対応する比較結果と、それよりも長いビット長に対応する比較結果とで２値（Ｈ，Ｌ）の値が異なる。   The comparison units 131 to 134 output the comparison results f1 to fN between the threshold values t1 to tN and the section length voltage value TVC to the priority-added decoder 150. These comparison results f1 to fN represent the bit length corresponding to the section length represented by the section length voltage value TVC (that is, the bit length of the section of the recording data WD). Specifically, the comparison results f1 to fN correspond to 1 to N bit lengths respectively, and the comparison result corresponding to a shorter bit length based on the comparison result corresponding to the bit length of the section of the recording data WD. And the comparison result corresponding to a longer bit length have different binary values (H, L).

例えば、（ａ）各比較部１３１〜１３４は、入力される各閾値ｔ１〜ｔＮよりも区間長電圧値ＴＶＣが大きい場合に“Ｈ”値、小さい場合に“Ｌ”値を出力し、（ｂ）区間長電圧値ＴＶＣにおいて１〜Ｎビット長に相当する電流値がそれぞれ−１Ｖ，−２Ｖ，−３Ｖ，−４Ｖ・・・であり、（ｃ）閾値ｔ１〜ｔＮの電流値がそれぞれ−１．５Ｖ，−２．５Ｖ，−３．５Ｖ，−４．５Ｖ・・・であるとして、（ｄ）各比較部１３１〜１３４に入力される区間長電圧値ＴＶＣが３ビット長に相当する−３Ｖである場合に、比較部１３１〜１３４から出力される比較結果ｆ１〜ｆＮは、（Ｌ，Ｌ，Ｈ，Ｈ，Ｈ・・・）となって３ビット長を表す。このように比較結果ｆ１〜ｆＮは、区間長電圧値ＴＶＣに最も近い閾値ｔ３が入力された比較部１３３から出力される比較結果ｆ３を基準に、比較結果ｆ１，ｆ２が"Ｌ"値となり、比較結果ｆ４，ｆ５が"Ｈ"値となる。   For example, (a) each of the comparison units 131 to 134 outputs an “H” value when the section length voltage value TVC is larger than the input thresholds t1 to tN, and outputs an “L” value when it is smaller than (b). ) In the section length voltage value TVC, current values corresponding to 1 to N bit lengths are −1V, −2V, −3V, −4V, respectively, and (c) current values of threshold values t1 to tN are respectively −1. (D) The section length voltage value TVC input to each of the comparison units 131 to 134 corresponds to a 3-bit length, assuming that .5V, −2.5V, −3.5V, −4.5V,. In the case of 3V, the comparison results f1 to fN output from the comparison units 131 to 134 are (L, L, H, H, H...) And represent a 3-bit length. In this way, the comparison results f1 to fN are based on the comparison result f3 output from the comparison unit 133 to which the threshold value t3 closest to the section length voltage value TVC is input, and the comparison results f1 and f2 are “L” values. The comparison results f4 and f5 are “H” values.

優先度付きデコーダ１５０は、入力される比較結果ｆ１〜ｆＮに対して所定のデコードを施し、これにより得られるビット長判定値Ｃ１〜ＣＮを、シフトレジスタ４５へ出力する。これらビット長判定値Ｃ１〜ＣＮは、比較結果ｆ１〜ｆＮによって表されるビット長（すなわち、記録データＷＤの区間のビット長）を、比較結果ｆ１〜ｆＮとは異なる形式で表す。具体的には、ビット長判定値Ｃ１〜ＣＮは、１〜Ｎビット長にそれぞれ対応し、記録データＷＤの区間のビット長に対応するビット長判定値と、他のビット長判定値とで２値（Ｈ，Ｌ）の値が異なる。   The priority-added decoder 150 performs predetermined decoding on the input comparison results f1 to fN, and outputs the bit length determination values C1 to CN obtained thereby to the shift register 45. These bit length determination values C1 to CN represent the bit length represented by the comparison results f1 to fN (that is, the bit length of the section of the recording data WD) in a format different from the comparison results f1 to fN. Specifically, the bit length determination values C1 to CN correspond to 1 to N bit lengths, respectively, and the bit length determination value corresponding to the bit length of the section of the recording data WD and the other bit length determination values are 2 The values (H, L) are different.

例えば、入力される比較結果ｆ１〜ｆＮが、上述したように（Ｌ，Ｌ，Ｈ，Ｈ，Ｈ・・・）とされ、３ビット長を表す場合、優先度付きデコーダ１５０は、比較結果ｆ３に対応するビット長判定値Ｃ３のみを"Ｌ"値とし、他のビット長判定値Ｃ１，Ｃ２，Ｃ４・・・を"Ｈ"値とする。これにより、優先度付きデコーダ１５０から出力されるビット長判定値Ｃ１〜ＣＮは（Ｈ，Ｈ，Ｌ，Ｈ，Ｈ・・・）となり、３ビット長を表す。   For example, when the input comparison results f1 to fN are (L, L, H, H, H...) As described above and represent a 3-bit length, the priority-added decoder 150 determines that the comparison result f3 Only the bit length judgment value C3 corresponding to the “L” value is set, and the other bit length judgment values C1, C2, C4. As a result, the bit length determination values C1 to CN output from the priority-added decoder 150 become (H, H, L, H, H...) And represent a 3-bit length.

なお、上記ビット長判定閾値テーブル１４０は、半径情報信号ＲＳを受入れ、この半径情報信号ＲＳに応じた閾値ｔ１〜ｔＮを比較部１３１〜１３４にそれぞれ入力する。この動作については、後に詳しく述べる。   The bit length determination threshold value table 140 receives the radius information signal RS and inputs threshold values t1 to tN corresponding to the radius information signal RS to the comparison units 131 to 134, respectively. This operation will be described in detail later.

（２−３）シフトレジスタ４５
図２に示すシフトレジスタ４５は、レベル判定部４３から入力されるビット長判定値Ｃ１〜ＣＮに基づいて、上記絶対値データＡＺの基礎となる基礎データａ（後述する基礎データａ１〜ａＮの何れか）を、上記矩形波回路３２１へ入力される記録データＷＤとのタイミングを調整しつつ、乗算部６３へ出力する。 (2-3) Shift register 45
The shift register 45 shown in FIG. 2 is based on the bit length determination values C1 to CN input from the level determination unit 43, and the basic data a that is the basis of the absolute value data AZ (any of the basic data a1 to aN described later). Is output to the multiplier 63 while adjusting the timing with the recording data WD input to the rectangular wave circuit 321.

シフトレジスタ４５は、複数のレジスタ４５１〜４５４と、各レジスタ４５１〜４５４に対応して設けられた複数のデータ部４７１〜４７４とを含む。このシフトレジスタ４５は、レジスタ４５１の側からレジスタ４５４の側へ、１ビット長に相当するタイミング毎にデータをシフトさせる。また、各レジスタ４５１〜４５４は、所定長のデータを格納可能な容量を有している。   The shift register 45 includes a plurality of registers 451 to 454 and a plurality of data units 471 to 474 provided corresponding to the registers 451 to 454. The shift register 45 shifts data from the register 451 side to the register 454 side at every timing corresponding to a 1-bit length. Each of the registers 451 to 454 has a capacity capable of storing a predetermined length of data.

レジスタ４５１〜４５４には、レベル判定部４３からビット長判定値Ｃ１〜ＣＮがそれぞれ入力される。レジスタ４５１〜４５４は、ビット長判定値Ｃ１〜ＣＮのうち、短いビット長に対応するビット長判定値が入力されるレジスタほど出力側から遠い位置にあり、長いビット長に対応するビット長判定値が入力されるレジスタほど出力側から近い位置にある。   Bit length determination values C1 to CN are input from the level determination unit 43 to the registers 451 to 454, respectively. The registers 451 to 454 are located farther from the output side as the register to which the bit length determination value corresponding to the short bit length is input among the bit length determination values C1 to CN, and the bit length determination value corresponding to the long bit length. The register to which is input is closer to the output side.

データ部４７１〜４７４は、基礎データａ１〜ａＮをそれぞれ保持している。レジスタ４５１〜４５４は、対応して設けられたデータ部４７１〜４７４から基礎データａ１〜ａＮをそれぞれロードする。具体的には、レジスタ４５１〜４５４は、入力されるビット長判定値Ｃ１〜ＣＮのうち、記録データＷＤの区間のビット長に対応するビット長判定値が入力された場合に（すなわち、“Ｌ”値のビット長判定値が入力された場合に）、対応して設けられたデータ部４７１〜４７４から基礎データａ１〜ａＮをロードする。ロードされた基礎データａ１〜ａＮは、レジスタ４５１〜４５４をシフトしていき、最終的にシフトレジスタ４５から出力される。   The data parts 471 to 474 hold basic data a1 to aN, respectively. The registers 451 to 454 load the basic data a1 to aN from the corresponding data sections 471 to 474, respectively. Specifically, the registers 451 to 454 receive the bit length determination value corresponding to the bit length of the section of the recording data WD among the input bit length determination values C1 to CN (that is, “L”). “When the bit length determination value of the value is input”, the basic data a1 to aN are loaded from the corresponding data portions 471 to 474. The loaded basic data a1 to aN are shifted from the registers 451 to 454 and finally outputted from the shift register 45.

例えば、優先度付きデコーダ１５０から入力されるビット長判定値Ｃ１〜ＣＮが（Ｈ，Ｈ，Ｌ，Ｈ，Ｈ・・・）である場合、すなわちビット長判定値Ｃ３が“Ｌ”値で３ビット長を表す場合、レジスタ４５１〜４５４のうち“Ｌ”値のビット長判定値Ｃ３が入力されたレジスタ４５３が、データ部４７３から基礎データａ３をロードする。ロードされた基礎データａ３は、レジスタ４５３，４５４をシフトしていき、シフトレジスタ４５から出力される。   For example, when the bit length determination values C1 to CN input from the priority-added decoder 150 are (H, H, L, H, H...), That is, the bit length determination value C3 is “L” value 3 In the case of representing the bit length, the register 453 to which the “L” value bit length determination value C3 is input among the registers 451 to 454 loads the basic data a3 from the data portion 473. The loaded basic data a3 is shifted from the registers 453 and 454 and output from the shift register 45.

ここで、基礎データａ１〜ａＮは、短いビット長に対応するものほど大きな値を有するように設定されている。すなわち、基礎データａ１〜ａＮは、ビット長判定値Ｃ１〜ＣＮのうち、短いビット長に対応するビット長判定値が入力されるレジスタにロードされる基礎データほど大きな値を有するように設定されている。   Here, the basic data a1 to aN are set so as to have a larger value corresponding to a shorter bit length. That is, the basic data a1 to aN are set so that the basic data loaded into the register to which the bit length determination value corresponding to the short bit length is input is larger in the bit length determination values C1 to CN. Yes.

このように、基礎データａ１〜ａＮが短いビット長に対応するものほど大きな値を有するように設定されているので、電流値設定部３４Ａから出力される絶対値データＡＺは、記録データＷＤの区間のビット長が短いほど（すなわち、矩形波電流においてオーバーシュート電流の重畳の対象となる区間が短いほど）、大きな値を有することになる。   Thus, since the basic data a1 to aN are set so as to have a larger value corresponding to the shorter bit length, the absolute value data AZ output from the current value setting unit 34A is an interval of the recording data WD. The shorter the bit length (that is, the shorter the section to be overlaid with the overshoot current in the rectangular wave current), the larger the value.

また、基礎データａ１〜ａＮは、レジスタ４５１〜４５４のうち、短いビット長に対応する基礎データほど出力側から遠い位置にあるレジスタにロードされ、長いビット長に対応する基礎データほど出力側から近い位置にあるレジスタにロードされる。このため、図９に示すように、基礎データａがシフトレジスタ４５から出力されるタイミングを、上記アナログ遅延部３６Ａによって遅延された記録データＷＤの対象となる区間がライトドライバ３２に到達するタイミングに合わせることができる。   In addition, the basic data a1 to aN are loaded into the registers farther from the output side as the basic data corresponding to the shorter bit length among the registers 451 to 454, and the basic data corresponding to the longer bit length is closer to the output side. Loaded into register at location. For this reason, as shown in FIG. 9, the timing at which the basic data a is output from the shift register 45 is set to the timing at which the target section of the recording data WD delayed by the analog delay unit 36A reaches the write driver 32. Can be matched.

すなわち、上記反転間隔検出部４１で得られる区間長電圧値ＴＶＣは、記録データＷＤの区間が終わった時点で得られるので、基礎データａ１〜ａＮのうち長い区間に対応する基礎データほど、レジスタ４５１〜４５４のうち出力側に近いレジスタにロードさせることで、区間長電圧値ＴＶＣを得る際の時間的な遅れを補償することができる。   That is, the section length voltage value TVC obtained by the inversion interval detector 41 is obtained at the end of the section of the recording data WD. Therefore, the basic data corresponding to the longer section of the basic data a1 to aN is the register 451. A delay in time when obtaining the section length voltage value TVC can be compensated for by loading the register close to the output side among ˜454.

例えば、図９のタイミングチャートでは、記録データＷＤの区間が最大で４ビット長の場合（最大数Ｎが４の場合）の例を示しており、上記反転間隔検出部４１が区間長電圧値ＴＶＣを得るのに、最大で４ビット長分の時間的な遅れが生じることから、上記アナログ遅延部３６Ａは、記録データＷＤを４ビット長分よりも大きい５ビット長分遅延させることで、区間長電圧値ＴＶＣを得る際の時間的な遅れを補償している。   For example, the timing chart of FIG. 9 shows an example in which the section of the recording data WD has a maximum length of 4 bits (when the maximum number N is 4), and the inversion interval detection unit 41 has the section length voltage value TVC. Therefore, the analog delay unit 36A delays the recording data WD by a 5-bit length larger than the 4-bit length, thereby obtaining a section length. A time delay in obtaining the voltage value TVC is compensated.

なお、シフトレジスタ４５に含まれる各データ部４７１〜４７４は、半径情報信号ＲＳを受入れ、この半径情報信号ＲＳに応じた絶対値データａ１〜ａＮをそれぞれ出力する。この動作については、後に詳しく述べる。   Each data unit 471 to 474 included in the shift register 45 receives the radius information signal RS and outputs absolute value data a1 to aN corresponding to the radius information signal RS. This operation will be described in detail later.

（２−４）半径情報信号ＲＳ
電流値設定部３４Ａには、図２に示すように、半径情報信号ＲＳが入力される。具体的には、半径情報信号ＲＳは、レベル判定部４３のビット長判定閾値テーブル１４０（図８参照）と、シフトレジスタ４５の各データ部４７１〜４７４と、フェーズシフター５１とに入力される。また、半径情報信号ＲＳは、アナログ遅延部３６Ａにも入力される。 (2-4) Radius information signal RS
As shown in FIG. 2, the radius information signal RS is input to the current value setting unit 34A. Specifically, the radius information signal RS is input to the bit length determination threshold value table 140 (see FIG. 8) of the level determination unit 43, the data units 471 to 474 of the shift register 45, and the phase shifter 51. The radius information signal RS is also input to the analog delay unit 36A.

この半径情報信号ＲＳは、磁気ヘッド４が現在位置している磁気ディスク２の半径位置の情報（半径情報）に応じた値を表す。主制御回路１０は、磁気ヘッド４が磁気ディスク２から読み出したサーボデータから半径情報を求め、この半径情報に応じた値を半径情報信号ＲＳとしてヘッドアンプ回路１４へ出力する。半径情報は、例えば、磁気ディスク２に形成された複数のゾーン２１のうち、磁気ヘッド４が現在位置しているゾーン２１の情報とすることができる。   The radius information signal RS represents a value corresponding to information (radius information) on the radius position of the magnetic disk 2 where the magnetic head 4 is currently located. The main control circuit 10 obtains radius information from the servo data read from the magnetic disk 2 by the magnetic head 4, and outputs a value corresponding to the radius information to the head amplifier circuit 14 as a radius information signal RS. The radius information can be, for example, information on the zone 21 where the magnetic head 4 is currently located among the plurality of zones 21 formed on the magnetic disk 2.

ここで、回転する磁気ディスク２は、外周側の半径位置ほど周速が高く、内周側の半径位置ほど周速が低いことから、磁気ヘッド４が磁気ディスク２の外周側に位置するほど両者の相対速度が高くなり、磁気ヘッド４が磁気ディスク２の内周側に位置するほど両者の相対速度が低くなる。このように半径情報は、磁気ヘッド４と磁気ディスク２の相対速度の情報を間接的に表す。   Here, the rotating magnetic disk 2 has a higher peripheral speed at the outer radial side and a lower peripheral speed at the inner radial position, so that both the magnetic heads 4 are positioned closer to the outer peripheral side of the magnetic disk 2. The relative speed of the magnetic head 4 becomes lower as the magnetic head 4 is positioned on the inner peripheral side of the magnetic disk 2. Thus, the radius information indirectly represents information on the relative speed between the magnetic head 4 and the magnetic disk 2.

また、磁気ヘッド４と磁気ディスク２の相対速度が高くなるほど、磁気ヘッド４から出力される磁界が磁気ディスク２に印加される印加時間が短くなる。すなわち、磁気ヘッド４と磁気ディスク２の相対速度は、磁気ヘッド４から出力された磁界が磁気ディスク２に印加される印加時間に対応する。   Further, as the relative speed between the magnetic head 4 and the magnetic disk 2 increases, the application time during which the magnetic field output from the magnetic head 4 is applied to the magnetic disk 2 is shortened. That is, the relative speed between the magnetic head 4 and the magnetic disk 2 corresponds to the application time during which the magnetic field output from the magnetic head 4 is applied to the magnetic disk 2.

このため、シフトレジスタ４５に含まれるデータ部４７１〜４７４は、磁気ヘッド４から磁気ディスク２への磁界の印加時間が短いほど（すなわち磁気ヘッド４が磁気ディスク２の外周側に位置し、両者の相対速度が高いほど）、大きな値の半径情報信号ＲＳが入力されて、これに応じてレジスタ４５１〜４５４に供給する絶対値データａ１〜ａＮの値を大きくする。なお、データ部４７１〜４７４は、例えば、半径情報信号ＲＳに応じて絶対値データａ１〜ａＮの値を一様に大きくしてもよいし、絶対値データａ１〜ａＮのうち短いビット長に対応する基礎データほど値を大きくするようにしてもよい。   For this reason, the data units 471 to 474 included in the shift register 45 have a shorter magnetic field application time from the magnetic head 4 to the magnetic disk 2 (that is, the magnetic head 4 is positioned on the outer peripheral side of the magnetic disk 2 and both As the relative speed increases, a larger value of the radius information signal RS is input, and the values of the absolute value data a1 to aN supplied to the registers 451 to 454 are increased accordingly. The data units 471 to 474 may increase the values of the absolute value data a1 to aN uniformly according to, for example, the radius information signal RS, or correspond to a short bit length of the absolute value data a1 to aN. You may make it make a value large, so that the basic data to perform.

この結果、磁気ヘッド４から磁気ディスク２への磁界の印加時間が短いほど、磁気ヘッド４に供給される記録電流が大きくなるため、磁気ヘッド４から出力される磁界が大きくなり、磁気ディスク２を十分に磁化させることができる。このように、磁界の印加時間が短い代わりに、磁界を大きくすることで、磁気ヘッド４から磁気ディスク２へ印加される磁界の印加総量が所定以上に保たれ、磁気ディスク２を十分に磁化させることができる。   As a result, the shorter the application time of the magnetic field from the magnetic head 4 to the magnetic disk 2, the larger the recording current supplied to the magnetic head 4, and the larger the magnetic field output from the magnetic head 4. It can be sufficiently magnetized. As described above, by increasing the magnetic field instead of applying the magnetic field for a short time, the total applied amount of the magnetic field applied from the magnetic head 4 to the magnetic disk 2 is maintained at a predetermined level or more, and the magnetic disk 2 is sufficiently magnetized. be able to.

次に、半径情報信号ＲＳは、レベル判定部４３のビット長判定閾値テーブル１４０（図８参照）と、フェーズシフター５１と、アナログ遅延部３６Ａとに入力される。これは、記録データＷＤの最小区間の長さ（１ビット長）が、磁気ヘッド４が位置するゾーン２１に応じて変化するためである。例えば、磁気ヘッド４が磁気ディスク２の内周側のゾーン２１に位置するほど、両者の相対速度が低くなるので、記録データＷＤの最小区間を小さくして記録密度が高められる。   Next, the radius information signal RS is input to the bit length determination threshold value table 140 (see FIG. 8), the phase shifter 51, and the analog delay unit 36A of the level determination unit 43. This is because the length (1 bit length) of the minimum section of the recording data WD changes according to the zone 21 where the magnetic head 4 is located. For example, as the magnetic head 4 is positioned in the zone 21 on the inner peripheral side of the magnetic disk 2, the relative speed of both decreases, so the minimum section of the recording data WD is reduced and the recording density is increased.

このように、磁気ヘッド４が位置するゾーン２１に応じて記録データＷＤの１ビット長が変化するため、レベル判定部４３のビット長判定閾値テーブル１４０は、入力された半径情報信号ＲＳが表す値に応じて、ビット長を判定するための閾値ｔ１〜ｔＮの値を変化させる。   Thus, since the 1-bit length of the recording data WD changes according to the zone 21 in which the magnetic head 4 is located, the bit length determination threshold value table 140 of the level determination unit 43 is a value represented by the input radius information signal RS. Accordingly, the threshold values t1 to tN for determining the bit length are changed.

また、磁気ヘッド４が位置するゾーン２１に応じて記録データＷＤの最小区間の長さ（１ビット長）が変化するため、フェーズシフター５１およびアナログ遅延部３６Ａは、半径情報信号ＲＳが表す値に応じて、記録データＷＤの遅延時間を変化させる。これにより、記録データＷＤの最小区間の長さが変化しても、記録データＷＤの対象となる区間がライトドライバ３２の矩形波回路３２１に到達するタイミングと、電流値設定部３４Ａから出力される絶対値データＡＺがライトドライバ３２のオーバーシュート回路３２３に到達するタイミングとを合わせることができる。   Further, since the length (1 bit length) of the minimum section of the recording data WD changes according to the zone 21 in which the magnetic head 4 is located, the phase shifter 51 and the analog delay unit 36A have values represented by the radius information signal RS. Accordingly, the delay time of the recording data WD is changed. Thereby, even if the length of the minimum section of the recording data WD changes, the timing at which the section targeted for the recording data WD reaches the rectangular wave circuit 321 of the write driver 32 and the current value setting unit 34A are output. The timing when the absolute value data AZ reaches the overshoot circuit 323 of the write driver 32 can be matched.

（２−５）環境情報信号ＥＳ
電流値設定部３４Ａは、図２に示すように、乗算部６３を含んでいる。乗算部６３は、シフトレジスタ４５から基礎データａが入力され、主制御回路１０から環境情報信号ＥＳが入力される。この乗算部６３は、基礎データａが表す値に対して、環境情報信号ＥＳが表す値を乗じ、これにより得られる値を絶対値データＡＺとしてライトドライバ３２のオーバーシュート回路３２３へ出力する。 (2-5) Environmental information signal ES
The current value setting unit 34A includes a multiplication unit 63 as shown in FIG. The multiplier 63 receives the basic data a from the shift register 45 and the environment information signal ES from the main control circuit 10. The multiplication unit 63 multiplies the value represented by the basic data a by the value represented by the environment information signal ES, and outputs the obtained value to the overshoot circuit 323 of the write driver 32 as absolute value data AZ.

この環境情報信号ＥＳは、磁気ディスク装置１の環境情報に応じた値を表す。ここで、環境情報は、磁気ディスク２の磁化を反転させるのに必要なエネルギーに関する情報である。   This environment information signal ES represents a value corresponding to the environment information of the magnetic disk device 1. Here, the environmental information is information relating to energy necessary for reversing the magnetization of the magnetic disk 2.

環境情報は、例えば、磁気ディスク装置１の筐体９内の温度や磁気ディスク２の温度などの温度情報とすることができる。この場合、主制御回路１０は、不図示の温度センサなどにより検出された温度情報に応じた値を、環境情報信号ＥＳとしてヘッドアンプ回路１４へ出力する。   The environmental information can be temperature information such as the temperature in the housing 9 of the magnetic disk device 1 and the temperature of the magnetic disk 2, for example. In this case, the main control circuit 10 outputs a value corresponding to temperature information detected by a temperature sensor (not shown) to the head amplifier circuit 14 as an environment information signal ES.

ここで、磁気ディスク２の温度が低くなるほど、磁気ディスク２の磁化が反転し難くなり、磁化を反転させるために大きなエネルギーが必要となる。このため、乗算部６３は、磁気ディスク２の温度が低いほど、大きな値の環境情報信号ＥＳが入力されて、大きな値の絶対値データＡＺを生成する。他方、乗算部６３は、磁気ディスク２の温度が高いほど、小さな値の環境情報信号ＥＳが入力されて、小さな値の絶対値データＡＺを生成する。この結果、磁気ヘッド４から出力される磁界の大きさは、磁気ディスク２の温度が低いほど大きくなり、他方、磁気ディスク２の温度が高いほど小さくなる。   Here, the lower the temperature of the magnetic disk 2, the more difficult the magnetization of the magnetic disk 2 is reversed, and a larger energy is required to reverse the magnetization. For this reason, the multiplier 63 receives the environmental information signal ES having a larger value as the temperature of the magnetic disk 2 is lower, and generates the absolute value data AZ having a larger value. On the other hand, as the temperature of the magnetic disk 2 is higher, the multiplier 63 receives the environmental information signal ES having a smaller value and generates absolute value data AZ having a smaller value. As a result, the magnitude of the magnetic field output from the magnetic head 4 increases as the temperature of the magnetic disk 2 decreases, and decreases as the temperature of the magnetic disk 2 increases.

また、環境情報は、温度情報に限らず、例えば、磁気ヘッド４の浮上量を表す浮上量情報であってもよい。この場合、主制御回路１０は、不図示の気圧センサから検出された気圧情報などから求まる浮上量情報に応じた値を、環境情報信号ＥＳとしてヘッドアンプ回路１４へ出力する。   The environmental information is not limited to temperature information, and may be flying height information representing the flying height of the magnetic head 4, for example. In this case, the main control circuit 10 outputs a value corresponding to the flying height information obtained from the atmospheric pressure information detected from the atmospheric pressure sensor (not shown) to the head amplifier circuit 14 as the environmental information signal ES.

ここで、磁気ヘッド４の浮上量が高くなるほど、磁気ディスク２の磁化が反転し難くなり、磁化を反転させるために大きなエネルギーが必要となる。このため、乗算部６３は、磁気ヘッド４の浮上量が高いほど、大きな値の環境情報信号ＥＳが入力されて、大きな値の絶対値データＡＺを生成する。他方、乗算部６３は、磁気ヘッド４の浮上量が低いほど、小さな値の環境情報信号ＥＳが入力されて、小さな値の絶対値データＡＺを生成する。この結果、磁気ヘッド４から出力される磁界の大きさは、磁気ヘッド４の浮上量が高いほど大きくなり、他方、磁気ヘッド４の浮上量が低いほど小さくなる。   Here, as the flying height of the magnetic head 4 increases, the magnetization of the magnetic disk 2 becomes more difficult to reverse, and a larger amount of energy is required to reverse the magnetization. For this reason, as the flying height of the magnetic head 4 increases, the multiplication unit 63 receives a larger value of the environment information signal ES and generates a larger value of the absolute value data AZ. On the other hand, as the flying height of the magnetic head 4 is lower, the multiplication unit 63 receives a smaller value of the environment information signal ES and generates absolute value data AZ having a smaller value. As a result, the magnitude of the magnetic field output from the magnetic head 4 increases as the flying height of the magnetic head 4 increases, and decreases as the flying height of the magnetic head 4 decreases.

（２−６）タイミング関連
電流値設定部３４Ａは、図２に示すように、各部の動作に利用されるクロック等を生成するための構成として、フェーズシフター５１、位相同期部（ＰＬＬ部）５３、遅延部５５および排他的論理和部（ＥＸ−ＯＲ部）５７を含む。図１０に、電流値設定部３４Ａの動作に利用されるクロック等を説明するためのタイミングチャートを示す。 (2-6) Timing Related As shown in FIG. 2, the current value setting unit 34 </ b> A has a phase shifter 51, a phase synchronization unit (PLL unit) 53 as a configuration for generating a clock or the like used for the operation of each unit. , A delay unit 55 and an exclusive OR unit (EX-OR unit) 57. FIG. 10 is a timing chart for explaining a clock and the like used for the operation of the current value setting unit 34A.

フェーズシフター５１は、記録データＷＤを受入れ、記録データＷＤの位相を所定時間分だけシフトさせた遅延記録データＤ−ＷＤを生成し、位相同期部５３へ出力する。   The phase shifter 51 receives the recording data WD, generates delayed recording data D-WD obtained by shifting the phase of the recording data WD by a predetermined time, and outputs the delayed recording data D-WD to the phase synchronization unit 53.

図１１に、フェーズシフター５１の構成例を示す。フェーズシフター５１は、直列に接続された複数のバッファ１６１〜１６８と、各バッファ１６１〜１６８からの信号が入力され、何れかの信号を選択して遅延記録データＤ−ＷＤとして出力する選択部１７０とを含む。選択部１７０は、複数の端子Ａ〜Ｈを有し、これらの端子Ａ〜Ｈに各バッファ１６１〜１６８からの信号が入力される。また、選択部１７０は、半径情報信号ＲＳが入力され、この半径情報信号ＲＳが表す値に応じて、端子Ａ〜Ｈの何れかに入力された信号を選択し、遅延記録データＤ−ＷＤとして出力する。   FIG. 11 shows a configuration example of the phase shifter 51. The phase shifter 51 receives a plurality of buffers 161 to 168 connected in series and a signal from each of the buffers 161 to 168, selects one of the signals, and outputs the selected signal as delayed recording data D-WD. Including. The selection unit 170 has a plurality of terminals A to H, and signals from the buffers 161 to 168 are input to these terminals A to H. In addition, the selection unit 170 receives the radius information signal RS, selects a signal input to any of the terminals A to H according to the value represented by the radius information signal RS, and outputs it as delayed recording data D-WD. Output.

図２及び図１０の説明に戻り、位相同期部５３は、遅延記録データＤ−ＷＤを受入れ、遅延記録データＤ−ＷＤから位相同期（ＰＬＬ）によりクロック信号ＣＬＫを生成する。このクロック信号ＣＬＫは、遅延記録データＤ−ＷＤに含まれる最小区間（１ビット長）の単位で２値（Ｈ，Ｌ）の値が反転する。生成されたクロック信号ＣＬＫは、シフトレジスタ４５、遅延部５５および論理演算部５７へ出力される。クロック信号ＣＬＫが入力されたシフトレジスタ４５は、このクロック信号ＣＬＫに応じてレジスタ４５１〜４５４に格納されたデータをシフトさせていく。   Returning to the description of FIG. 2 and FIG. 10, the phase synchronization unit 53 receives the delay recording data D-WD and generates the clock signal CLK from the delay recording data D-WD by phase synchronization (PLL). This clock signal CLK is inverted in binary (H, L) value in units of a minimum interval (1 bit length) included in the delay recording data D-WD. The generated clock signal CLK is output to the shift register 45, the delay unit 55, and the logic operation unit 57. The shift register 45 to which the clock signal CLK is input shifts the data stored in the registers 451 to 454 according to the clock signal CLK.

遅延部５５は、クロック信号ＣＬＫを受入れ、クロック信号ＣＬＫを所定時間分だけ遅延させた遅延クロック信号ＣＬＫを生成し、シフトレジスタ４５に含まれる各レジスタ４５１〜４５４、および論理演算部５７へ出力する。各レジスタ４５１〜４５４は、遅延クロック信号ＣＬＫが入力され、かつ、入力されるビット長判定値Ｃ１〜ＣＮが“Ｌ”値の場合に、対応して設けられたデータ部４７１〜４７４から基礎データａ１〜ａＮをロードする。   The delay unit 55 receives the clock signal CLK, generates a delayed clock signal CLK obtained by delaying the clock signal CLK by a predetermined time, and outputs the delayed clock signal CLK to the registers 451 to 454 included in the shift register 45 and the logic operation unit 57. . Each of the registers 451 to 454 receives the basic data from the corresponding data sections 471 to 474 when the delayed clock signal CLK is input and the input bit length determination values C1 to CN are “L” values. Load a1-aN.

排他的論理和部５７は、クロック信号ＣＬＫと遅延クロック信号Ｄ−ＣＬを受入れ、これらの排他的論理和（ＥＸ−ＯＲ）を論理演算して、クロックトリガＣＬＫ−ＴＲＧを生成し、反転間隔検出部４１へ出力する。   The exclusive OR unit 57 receives the clock signal CLK and the delayed clock signal D-CL, performs a logical operation on these exclusive ORs (EX-OR), generates a clock trigger CLK-TRG, and detects an inversion interval. Output to the unit 41.

次に、クロックトリガＣＬＫ−ＴＲＧが入力される反転間隔検出部４１の動作について説明する。上記図６に示すように、クロックトリガＣＬＫ−ＴＲＧは、反転間隔検出部４１に含まれる第１充電部１１８Ａおよび第２充電部１１８Ｂに入力される。   Next, the operation of the inversion interval detector 41 to which the clock trigger CLK-TRG is input will be described. As shown in FIG. 6, the clock trigger CLK-TRG is input to the first charging unit 118A and the second charging unit 118B included in the inversion interval detection unit 41.

第１充電部１１８Ａは、Ｄ型フリップフロップ（ＤＦＦ）１１１Ａと、スイッチ１０９Ａと、遅延部１１３Ａと、否定論理部（ＮＯＴ部）１１２Ａとを含む。   The first charging unit 118A includes a D-type flip-flop (DFF) 111A, a switch 109A, a delay unit 113A, and a negative logic unit (NOT unit) 112A.

ＤＦＦ１１１Ａは、データ入力端子Ｄに反転記録データInv（ＷＤ）が入力され、クロック端子Ｃにクロックトリガ信号ＣＬＫ−ＴＲＧが入力される。従って、ＤＦＦ１１１Ａは、反転記録データInv（ＷＤ）とクロックトリガ信号ＣＬＫ−ＴＲＧの両者が“Ｈ”値になるタイミングで、出力端子Ｑから“Ｈ”値を出力してコンデンサ１０３Ａの充電を開始する。   In the DFF 111A, the inverted recording data Inv (WD) is input to the data input terminal D, and the clock trigger signal CLK-TRG is input to the clock terminal C. Accordingly, the DFF 111A outputs the “H” value from the output terminal Q at the timing when both the inverted recording data Inv (WD) and the clock trigger signal CLK-TRG become “H” value, and starts charging the capacitor 103A. .

また、このタイミングで、反転出力端子ｉＱからは“Ｌ”値が出力され、遅延部１１３Ａにより所定時間τだけ遅延させられた後、ＮＯＴ部１１２Ａを介してＤＦＦ１１１Ａのリセット端子Ｒに“Ｈ”値が入力される。これにより、ＤＦＦ１１１Ａはリセットされ、出力端子Ｑからの“Ｈ”値の出力が止まり、コンデンサ１０３Ａの充電が終了する。   Further, at this timing, an “L” value is output from the inverting output terminal iQ, delayed by a predetermined time τ by the delay unit 113A, and then set to the reset terminal R of the DFF 111A via the NOT unit 112A. Is entered. As a result, the DFF 111A is reset, the output of the “H” value from the output terminal Q is stopped, and the charging of the capacitor 103A is completed.

このように、記録データＷＤの“Ｈ”値が維持される区間を検出するコンデンサ１０３Ａは、記録データＷＤの“Ｌ”値が維持される区間内で充電される。   As described above, the capacitor 103A that detects the section in which the “H” value of the recording data WD is maintained is charged in the section in which the “L” value of the recording data WD is maintained.

同様に、第２充電部１１８Ｂは、Ｄ型フリップフロップ（ＤＦＦ）１１１Ｂと、スイッチ１０９Ｂと、遅延部１１３Ｂと、否定論理部（ＮＯＴ部）１１２Ｂとを含む。   Similarly, the second charging unit 118B includes a D-type flip-flop (DFF) 111B, a switch 109B, a delay unit 113B, and a negative logic unit (NOT unit) 112B.

ＤＦＦ１１１Ｂは、データ入力端子Ｄに記録データＷＤが入力され、クロック端子Ｃにクロックトリガ信号ＣＬＫ−ＴＲＧが入力される。従って、ＤＦＦ１１１Ｂは、記録データＷＤとクロックトリガ信号ＣＬＫ−ＴＲＧの両者が“Ｈ”値になるタイミングで、出力端子Ｑから“Ｈ”値を出力してコンデンサ１０３Ｂの充電を開始する。   In the DFF 111B, the recording data WD is input to the data input terminal D, and the clock trigger signal CLK-TRG is input to the clock terminal C. Accordingly, the DFF 111B outputs the “H” value from the output terminal Q at the timing when both the recording data WD and the clock trigger signal CLK-TRG become the “H” value, and starts charging the capacitor 103B.

また、このタイミングで、反転出力端子ｉＱからは“Ｌ”値が出力され、遅延部１１３Ｂにより所定時間τだけ遅延させられた後、ＮＯＴ部１１２Ｂを介してＤＦＦ１１１Ｂのリセット端子Ｒに“Ｈ”値が入力される。これにより、ＤＦＦ１１１Ｂはリセットされ、出力端子Ｑからの“Ｈ”値の出力が止まり、コンデンサ１０３Ｂの充電が終了する。   At this timing, an “L” value is output from the inverting output terminal iQ, delayed by a predetermined time τ by the delay unit 113B, and then set to the reset terminal R of the DFF 111B via the NOT unit 112B. Is entered. As a result, the DFF 111B is reset, the output of the “H” value from the output terminal Q is stopped, and the charging of the capacitor 103B is completed.

このように、記録データＷＤの“Ｌ”値が維持される区間を検出するコンデンサ１０３Ｂは、記録データＷＤの“Ｈ”値が維持される区間内で充電される。   As described above, the capacitor 103B that detects the section in which the “L” value of the recording data WD is maintained is charged in the section in which the “H” value of the recording data WD is maintained.

（３）第１例の効果
以上に説明した第１例の記録電流生成回路３０Ａによれば、ライトドライバ３２により生成される記録電流は、反転間隔が短いほど電流値の絶対値が大きくされる。このような記録電流が入力された磁気ヘッド４は、記録電流の反転間隔が短いほど大きな磁界を出力することになるため、記録電流の反転間隔が短くても磁気ディスク２の磁化を十分に反転させることができ、この結果、磁気ディスク２に記録される磁化の大きさを一様にすることができる。 (3) Effects of First Example According to the recording current generation circuit 30A of the first example described above, the absolute value of the current value of the recording current generated by the write driver 32 is increased as the inversion interval is shorter. . Since the magnetic head 4 to which such a recording current is input outputs a larger magnetic field as the recording current inversion interval is shorter, the magnetization of the magnetic disk 2 is sufficiently inverted even if the recording current inversion interval is shorter. As a result, the magnitude of the magnetization recorded on the magnetic disk 2 can be made uniform.

また、記録電流生成回路３０Ａによれば、記録データＷＤを表す矩形波電流に重畳されるオーバーシュート電流の電流値の絶対値が、矩形波電流の反転間隔が短いほど大きくされる。このため、矩形波電流の電流極性が反転する際の過渡期間を短くするためのオーバーシュート電流を利用して、上記効果を得ることができる。   In addition, according to the recording current generation circuit 30A, the absolute value of the current value of the overshoot current superimposed on the rectangular wave current representing the recording data WD is increased as the inversion interval of the rectangular wave current is shorter. For this reason, the said effect can be acquired using the overshoot current for shortening the transient period at the time of the current polarity of a rectangular wave current reversing.

特に、オーバーシュート電流は、矩形波電流の各区間の先頭部分に重畳されることから、磁気ヘッド４が印加を開始する際の磁界の大きさを、記録電流の反転間隔が短いほど大きくすることができ、これにより磁気ディスク２の磁化を反転させ易くなる。   In particular, since the overshoot current is superimposed on the head part of each section of the rectangular wave current, the magnitude of the magnetic field when the magnetic head 4 starts application is increased as the recording current inversion interval is shorter. This makes it easier to reverse the magnetization of the magnetic disk 2.

なお、本実施形態では、矩形波電流の各区間の先頭部分に重畳されるオーバーシュート電流を利用して、記録電流の電流値を調整しているが、これに限らず、矩形波電流の各区間の他の一部または全部に亘って重畳されるような重畳電流を用いるようにしてもよい。また、記録データＷＤを表す矩形波電流を生成する際に、矩形波電流の電流値の絶対値を反転間隔が短いほど大きくするようにしてもよい。すなわち、矩形波電流の電流極性（正，負）を反転させる際に、電流値設定部３４Ａから提供される絶対値データＡＺを用いて、矩形波電流の電流値を決定するようにしてもよい。   In this embodiment, the current value of the recording current is adjusted by using the overshoot current superimposed on the head part of each section of the rectangular wave current. A superposed current that is superposed over another part or all of the section may be used. Further, when the rectangular wave current representing the recording data WD is generated, the absolute value of the current value of the rectangular wave current may be increased as the inversion interval is shorter. That is, when inverting the current polarity (positive or negative) of the rectangular wave current, the current value of the rectangular wave current may be determined using the absolute value data AZ provided from the current value setting unit 34A. .

また、記録電流生成回路３０Ａによれば、電流値設定部３４Ａは、記録データＷＤに基づいて矩形波電流の区間ごとの長さを取得する。これによれば、矩形波電流の基となる記録データＷＤから、矩形波電流に重畳すべきオーバーシュート電流の電流値の絶対値を決定することができる。   Further, according to the recording current generation circuit 30A, the current value setting unit 34A acquires the length of each section of the rectangular wave current based on the recording data WD. According to this, the absolute value of the current value of the overshoot current to be superimposed on the rectangular wave current can be determined from the recording data WD that is the basis of the rectangular wave current.

特に、ＮＲＺＩデータである記録データＷＤの２値（Ｈ，Ｌ）の反転タイミングが、矩形波電流の電流極性（正，負）の反転タイミングと対応することから、記録データＷＤの反転間隔を検出することによって、矩形波電流の反転間隔を評価することができる。   In particular, since the inversion timing of the binary (H, L) of the recording data WD that is NRZI data corresponds to the inversion timing of the current polarity (positive, negative) of the rectangular wave current, the inversion interval of the recording data WD is detected. By doing so, the inversion interval of the rectangular wave current can be evaluated.

このような記録データＷＤの反転間隔は、上述のように、コンデンサ１０３Ａ・１０３Ｂの放電によって検出することができる。また、記録データＷＤの２値（Ｈ，Ｌ）に対応して複数のコンデンサ１０３Ａ・１０３Ｂを設けて、一方の値（“Ｈ”値）が維持される区間長を一方のコンデンサ１０３Ａにより検出し、他方の値（“Ｌ”値）が維持される区間長を他方のコンデンサ１０３Ｂにより検出することができる。   Such an inversion interval of the recording data WD can be detected by discharging the capacitors 103A and 103B as described above. Also, a plurality of capacitors 103A and 103B are provided corresponding to the binary value (H, L) of the recording data WD, and the section length in which one value ("H" value) is maintained is detected by one capacitor 103A. The section length in which the other value (“L” value) is maintained can be detected by the other capacitor 103B.

また、記録電流生成回路３０Ａによれば、電流値設定部３４Ａは、半径情報信号ＲＳに応じて、磁気ヘッド４と磁気ディスク２の相対速度が高いほど、磁気ヘッド４に供給される記録電流の電流値の絶対値を大きくしている。このため、磁気ヘッド４から磁気ディスク２に印加される磁界の印加時間が短いほど、磁気ヘッド４から出力される磁界を大きくすることができ、磁気ディスク２を十分に磁化させることができる。この結果、磁気ディスク２に記録される磁化の大きさを一様にすることができる。   Further, according to the recording current generation circuit 30A, the current value setting unit 34A determines the recording current supplied to the magnetic head 4 as the relative speed between the magnetic head 4 and the magnetic disk 2 increases according to the radius information signal RS. The absolute value of the current value is increased. For this reason, as the application time of the magnetic field applied from the magnetic head 4 to the magnetic disk 2 is shorter, the magnetic field output from the magnetic head 4 can be increased and the magnetic disk 2 can be sufficiently magnetized. As a result, the magnitude of magnetization recorded on the magnetic disk 2 can be made uniform.

また、記録電流生成回路３０Ａによれば、電流値設定部３４Ａは、環境情報信号ＥＳに応じて、磁気ディスク２の温度が低いなど、磁気ディスク２の磁化が反転し難い状況であるほど、磁気ヘッド４に供給される記録電流の電流値の絶対値を大きくしている。このため、磁気ディスク２の磁化が反転し難い状況であるほど、磁気ヘッド４から出力される磁界を大きくすることができ、磁気ディスク２を十分に磁化させることができる。この結果、磁気ディスク２に記録される磁化の大きさを一様にすることができる。   In addition, according to the recording current generation circuit 30A, the current value setting unit 34A is more magnetic when the magnetization of the magnetic disk 2 is more difficult to reverse in accordance with the environmental information signal ES, for example, the temperature of the magnetic disk 2 is low. The absolute value of the current value of the recording current supplied to the head 4 is increased. For this reason, the more difficult the magnetization of the magnetic disk 2 is to be reversed, the larger the magnetic field output from the magnetic head 4 can be, and the magnetic disk 2 can be sufficiently magnetized. As a result, the magnitude of magnetization recorded on the magnetic disk 2 can be made uniform.

［記録電流生成回路の第２例］
図３に、本発明の一実施形態に係るヘッドアンプ回路１４に含まれる記録電流生成回路の第２例の構成例を示す。なお、以下の説明において、上記第１例と重複する構成については、同番号を付すことで詳細な説明を省略する。 [Second Example of Recording Current Generation Circuit]
FIG. 3 shows a configuration example of a second example of the recording current generation circuit included in the head amplifier circuit 14 according to the embodiment of the present invention. In the following description, the same reference numerals are assigned to the same components as those in the first example, and detailed description thereof is omitted.

第２例の記録電流生成回路３０Ｂは、ライトドライバ３２と、電流値設定部３４Ａと、クロック遅延部３６Ｂと、記録補償部３８Ｂとを含んでいる。クロック遅延部３６Ｂおよび記録補償部３８Ｂは、記録データＷＤがライトドライバ３２の矩形波回路３２１に至る経路上に設けられている。   The recording current generation circuit 30B of the second example includes a write driver 32, a current value setting unit 34A, a clock delay unit 36B, and a recording compensation unit 38B. The clock delay unit 36 </ b> B and the recording compensation unit 38 </ b> B are provided on a path where the recording data WD reaches the rectangular wave circuit 321 of the write driver 32.

記録電流生成回路３０Ｂに入力される記録データＷＤは、具体的には、主制御回路１０によりＥＣＣが付加され、Ｒ／Ｗチャネル１３により変調された、ＮＲＺＩデータである（記録補償はされていない）。この場合、記録データＷＤは、各区間の長さが、最小区間の長さ（１ビット長）の整数倍となっている。   The recording data WD input to the recording current generation circuit 30B is specifically NRZI data to which ECC is added by the main control circuit 10 and modulated by the R / W channel 13 (recording compensation is not performed). ). In this case, in the recording data WD, the length of each section is an integral multiple of the length of the minimum section (1 bit length).

クロック遅延部３６Ｂは、入力された記録データＷＤを所定時間だけクロック遅延させる。このクロック遅延部３６Ｂは、電流値設定部３４Ａの位相同期部５３から、１ビット長の単位で２値（Ｈ，Ｌ）の値が反転するクロック信号ＣＬＫが入力され、このクロック信号ＣＬＫに応じて数ビット長分だけ記録データＷＤを遅延させる。   The clock delay unit 36B delays the input recording data WD by a predetermined time. The clock delay unit 36B receives a clock signal CLK whose binary (H, L) value is inverted in units of 1-bit length from the phase synchronization unit 53 of the current value setting unit 34A, and according to the clock signal CLK The recording data WD is delayed by a length of several bits.

なお、記録補償部３８Ｂも記録データＷＤを遅延させるため、クロック遅延部３６Ｂは、クロック遅延部３６Ｂによる記録データＷＤの遅延分と、記録補償部３８Ｂによる記録データＷＤの遅延分の合計が、電流値設定部３４Ａが絶対値データＡＺを設定する時間に相当するように設定される。   Since the recording compensation unit 38B also delays the recording data WD, the clock delay unit 36B has a sum of a delay amount of the recording data WD by the clock delay unit 36B and a delay amount of the recording data WD by the recording compensation unit 38B. The value setting unit 34A is set to correspond to the time for setting the absolute value data AZ.

また、クロック遅延部３６Ｂは、上述のアナログ遅延部３６Ａと同様に、半径情報信号ＲＳに応じて、記録データＷＤの遅延時間を変化させる。   In addition, the clock delay unit 36B changes the delay time of the recording data WD in accordance with the radius information signal RS, similarly to the analog delay unit 36A described above.

記録補償部３８Ｂは、クロック遅延部３６Ｂによりクロック遅延された記録データＷＤの２値の反転タイミングを、非線型転移点シフト（ＮＬＴＳ）を補償するようにシフトさせる（記録補償）。そして、記録補償部３８Ｂは、反転タイミングをシフトさせた記録データＷＤを、ライトドライバ３２の矩形波回路３２１へ出力する。   The recording compensation unit 38B shifts the binary inversion timing of the recording data WD delayed by the clock delay unit 36B so as to compensate for the nonlinear transition point shift (NLTS) (recording compensation). Then, the recording compensation unit 38B outputs the recording data WD with the inversion timing shifted to the rectangular wave circuit 321 of the write driver 32.

［第２例の効果］
以上に説明した第２例の記録電流生成回路３０Ｂによれば、上記第１例の効果に加えて、クロック遅延部３６Ｂを有することで、上記アナログ遅延部３６Ａを有する第１例の記録電流生成回路３０Ａよりも構成を簡易化かつ小型化することができる。 [Effect of the second example]
According to the recording current generation circuit 30B of the second example described above, in addition to the effects of the first example, the recording current generation of the first example having the analog delay unit 36A is provided by including the clock delay unit 36B. The configuration can be simplified and reduced in size than the circuit 30A.

すなわち、クロック遅延部３６Ｂに入力される記録データＷＤが記録補償されておらず、クロック遅延部３６Ｂよりも後段側に記録補償部３８Ｂが設けられていることから、クロック遅延部３６Ｂに入力される記録データＷＤは、各区間の長さが、最小区間の長さ（１ビット長）の整数倍となっている。このため、記録データＷＤは、１ビット長の単位で２値（Ｈ，Ｌ）の値が反転するクロック信号ＣＬＫを用いて、数ビット長分だけクロック遅延させることができる。従って、上記第１例の記録電流生成回路３０Ａのように、記録データＷＤの反転タイミングのシフト分を維持するためにアナログ遅延部３６Ａを用いる必要がないため、第２例の記録電流生成回路３０Ｂは、クロック遅延部３６Ｂを用いて、記録データＷＤをクロック遅延させることができる。   That is, the recording data WD input to the clock delay unit 36B is not subjected to recording compensation, and the recording compensation unit 38B is provided on the downstream side of the clock delay unit 36B, and therefore input to the clock delay unit 36B. In the recording data WD, the length of each section is an integral multiple of the length of the minimum section (1 bit length). For this reason, the recording data WD can be delayed by several bits by using the clock signal CLK whose binary (H, L) value is inverted in units of 1 bit. Therefore, unlike the recording current generation circuit 30A of the first example, it is not necessary to use the analog delay unit 36A in order to maintain the shift amount of the inversion timing of the recording data WD, and therefore the recording current generation circuit 30B of the second example. Can delay the recording data WD by using the clock delay unit 36B.

［記録電流生成回路の第３例］
図４に、本発明の一実施形態に係るヘッドアンプ回路１４に含まれる記録電流生成回路の第３例の構成例を示す。なお、以下の説明において、上記第１例および第２例と重複する構成については、同番号を付すことで詳細な説明を省略する。 [Third Example of Recording Current Generation Circuit]
FIG. 4 shows a configuration example of a third example of the recording current generation circuit included in the head amplifier circuit 14 according to the embodiment of the present invention. In the following description, the same reference numerals are given to the same components as those in the first and second examples, and detailed description thereof is omitted.

第３例の記録電流生成回路３０Ｃは、ライトドライバ３２および電流値設定部３４Ｃを含む。電流値設定部３４Ｃは、記録補償部３８Ｃを含んでおり、この記録補償部３８Ｃの機能に基づいて絶対値データＡＺを決定する。また、電流値設定部３４Ｃは、乗算部６１および乗算部６３を含んでいる。   The recording current generation circuit 30C of the third example includes a write driver 32 and a current value setting unit 34C. The current value setting unit 34C includes a recording compensation unit 38C, and determines the absolute value data AZ based on the function of the recording compensation unit 38C. The current value setting unit 34 </ b> C includes a multiplication unit 61 and a multiplication unit 63.

記録電流生成回路３０Ｃに入力される記録データＷＤは、具体的には、主制御回路１０によりＥＣＣが付加され、Ｒ／Ｗチャネル１３により変調された、ＮＲＺＩデータである（記録補償はされていない）。   The recording data WD input to the recording current generation circuit 30C is specifically NRZI data to which ECC is added by the main control circuit 10 and modulated by the R / W channel 13 (recording compensation is not performed). ).

記録補償部３８Ｃは、パターン検出部７１、補正時間検出テーブル７３、固定遅延・パルス化部７５、タイミング補正部７７、フリップフロップ部７９および電流値設定テーブル８０を含む。また、記録補償部３８Ｃは、これらの動作に利用されるクロック信号を記録データＷＤから生成し、出力する位相同期部（ＰＬＬ部）５９を含む。   The recording compensation unit 38C includes a pattern detection unit 71, a correction time detection table 73, a fixed delay / pulse conversion unit 75, a timing correction unit 77, a flip-flop unit 79, and a current value setting table 80. The recording compensation unit 38C includes a phase synchronization unit (PLL unit) 59 that generates and outputs a clock signal used for these operations from the recording data WD.

このうち、固定遅延・パルス化部７５、タイミング補正部７７およびフリップフロップ部７９は、記録データＷＤがライトドライバ３２の矩形波回路３２１に至る経路上に設けられている。記録補償部３８Ｃに入力された記録データＷＤは、固定遅延・パルス化部７５により所定時間だけ遅延化させられるとともにパルス化され、タイミング補正部７７により非線型転移点シフトを補償するように反転タイミングがシフトされ、フリップフロップ部７９を介してライトドライバ３２へ出力される。   Among these, the fixed delay / pulse unit 75, the timing correction unit 77, and the flip-flop unit 79 are provided on a path where the recording data WD reaches the rectangular wave circuit 321 of the write driver 32. The recording data WD input to the recording compensation unit 38C is delayed by a predetermined time by the fixed delay / pulse unit 75 and pulsed, and the timing correction unit 77 inverts the inversion timing so as to compensate for the non-linear transition point shift. Are shifted and output to the write driver 32 via the flip-flop unit 79.

パターン検出部７１は、シフトレジスタ７１１およびパターン照合部７１３を含み、入力された記録データＷＤの２値（Ｈ，Ｌ）のパターンを検出する。シフトレジスタ７１１は、複数のレジスタを含み、クロック信号に応じて、記録データＷＤの値を順にシフトさせていく。パターン照合部７１３は、シフトレジスタ７１１から入力される記録データＷＤの２値のパターンが、予め定められた検知パターンと適合するか比較する。   The pattern detection unit 71 includes a shift register 711 and a pattern matching unit 713, and detects a binary (H, L) pattern of the input recording data WD. The shift register 711 includes a plurality of registers, and sequentially shifts the value of the recording data WD according to the clock signal. The pattern matching unit 713 compares whether the binary pattern of the recording data WD input from the shift register 711 matches a predetermined detection pattern.

具体的には、パターン照合部７１３は、非線型転移点シフトの発生を検知するためのシフト検知パターンを複数有しており、シフトレジスタ７１１から入力される記録データＷＤの２値のパターンを、各シフト検知パターンと比較して、一致したシフト検知パターンを表す信号を補正時間検出テーブル７３へ出力する。   Specifically, the pattern matching unit 713 has a plurality of shift detection patterns for detecting the occurrence of the non-linear transition point shift, and the binary pattern of the recording data WD input from the shift register 711 is Compared with each shift detection pattern, a signal representing the matched shift detection pattern is output to the correction time detection table 73.

補正時間検出テーブル７３は、各シフト検知パターンと、非線型転移点シフトを補償するための反転タイミングのシフト量（補正時間）とを対応付けたテーブルとして構成される。補正時間検出テーブル７３は、パターン照合部７１３から入力されるシフト検知パターンを表す信号に応じて、このシフト検知パターンに応じた反転タイミングのシフト量を決定し、タイミング補正部７７へ出力する。タイミング補正部７７は、補正時間検出テーブル７３により決定されたシフト量に応じて、記録データＷＤの反転タイミングをシフトさせる。これにより、記録データＷＤの非線型転移点シフトが補償される。   The correction time detection table 73 is configured as a table in which each shift detection pattern is associated with an inversion timing shift amount (correction time) for compensating for the non-linear transition point shift. The correction time detection table 73 determines the shift amount of the inversion timing according to the shift detection pattern according to the signal representing the shift detection pattern input from the pattern matching unit 713, and outputs it to the timing correction unit 77. The timing correction unit 77 shifts the inversion timing of the recording data WD according to the shift amount determined by the correction time detection table 73. Thereby, the nonlinear transition point shift of the recording data WD is compensated.

また、パターン照合部７１３は、記録データＷＤの区間長を検知するための区間長検知パターンを複数有しており、シフトレジスタ７１１から入力される記録データＷＤの２値のパターンを、各区間長検知パターンと比較して、一致した区間長検知パターンを表す信号を電流値設定テーブル８０へ出力する。   The pattern matching unit 713 has a plurality of section length detection patterns for detecting the section length of the recording data WD, and the binary pattern of the recording data WD input from the shift register 711 is set to each section length. Compared with the detection pattern, a signal representing the matched section length detection pattern is output to the current value setting table 80.

このパターン照合部７１３は、ＮＲＺＩデータである記録データＷＤの２値（Ｈ，Ｌ）のパターンが、上記矩形波電流の電流極性（正，負）のパターンと対応することを利用して、記録データＷＤのパターンから矩形波電流の反転間隔を評価する。   The pattern matching unit 713 uses the fact that the binary (H, L) pattern of the recording data WD, which is NRZI data, corresponds to the current polarity (positive, negative) pattern of the rectangular wave current. The inversion interval of the rectangular wave current is evaluated from the pattern of the data WD.

詳しくは、パターン照合部７１３は、図１２に示すように、区間長検知パターンをそれぞれ保持するパターン部８２１〜８２４と、各パターン部８２１〜８２４に対応して設けられた複数の比較部８１１〜８１４とを含む。比較部８１１〜８１４は、対応するパターン部８２１〜８２４に保持された区間長検知パターンと、シフトレジスタ７１１から入力される記録データＷＤの２値のパターンとを比較し、両者が一致する場合に電流値設定テーブル８０へ信号を出力する。   Specifically, as shown in FIG. 12, the pattern matching unit 713 includes pattern units 821 to 824 that respectively hold the section length detection patterns, and a plurality of comparison units 811 provided corresponding to the pattern units 821 to 824. 814. The comparison units 811 to 814 compare the section length detection pattern held in the corresponding pattern units 821 to 824 with the binary pattern of the recording data WD input from the shift register 711, and if both match, A signal is output to the current value setting table 80.

パターン部８２１〜８２４に保持された各区間検知パターンは、各比較部８１１〜８１４に、記録データＷＤの値が連続する数に応じて、記録データＷＤの区間のビット長を判定させる。具体的には、各区間検知パターンは、１〜Ｎビット長の区間にそれぞれ対応し、シフトレジスタ７１１から出力される記録データＷＤの２値のパターンのうち、基準位置（例えば図４に示すＢ０）から後方（例えば図４に示すＢ−ｎの方向）へ向かって"Ｈ"値または"Ｌ"値が連続する数により、記録データＷＤの区間のビット長を判定させる。 Each section detection pattern held in the pattern units 821 to 824 causes the comparison units 811 to 814 to determine the bit length of the section of the recording data WD according to the number of consecutive recording data WD values. Specifically, each section detection pattern corresponds to a section having a length of 1 to N bits, and among the binary patterns of the recording data WD output from the shift register 711, the reference position (for example, B shown in FIG. 4). The bit length of the section of the recording data WD is determined by the number of consecutive “H” values or “L” values from 0 ) to the rear (for example, in the direction of Bn shown in FIG. 4).

例えば、記録データＷＤの２値のパターンにおいて、"Ｈ"値が基準位置から後方へ３つ連続して３ビット長の区間を有する場合、３ビット長に対応する比較部８１３は、シフトレジスタ７１１から出力される記録データＷＤの２値のパターンと、パターン部８２３から出力される"Ｈ"値の３ビット長を判定するための区間長検知パターンとを比較する。そして、比較部８１３は、両パターンが一致することを表す信号を、電流値設定テーブル８０へ出力する。   For example, in the binary pattern of the recording data WD, when the “H” value has three consecutive 3-bit sections backward from the reference position, the comparison unit 813 corresponding to the 3-bit length has the shift register 711. The binary pattern of the recording data WD output from the “H” value is compared with the section length detection pattern for determining the 3-bit length of the “H” value output from the pattern portion 823. Then, the comparison unit 813 outputs a signal indicating that both patterns match to the current value setting table 80.

電流値設定テーブル８０は、上記複数の区間長検知パターンと、基礎データａ１〜ａＮとをそれぞれ対応付けたテーブルとして構成されている。この電流値設定テーブル８０は、基礎データａ１〜ａＮをそれぞれ保持するデータ部８３１〜８３４と、これらデータ部８３１〜８３４から入力された基礎データａ１〜ａＮを乗算部６１へ出力するゲート部８４０とを含む。   The current value setting table 80 is configured as a table in which the plurality of section length detection patterns are associated with the basic data a1 to aN. The current value setting table 80 includes data units 831 to 834 that respectively hold basic data a1 to aN, and a gate unit 840 that outputs the basic data a1 to aN input from the data units 831 to 834 to the multiplication unit 61. including.

データ部８３１〜８３４は、パターン照合部７１３に含まれる比較部８１１〜８１４にそれぞれ対応して設けられており、記録データＷＤの２値のパターンと区間長検知パターンが一致することを表す信号を受けると、基礎データａ１〜ａＮをゲート部８４０へ出力する。例えば、パターン照合部７１３の比較部８１３から信号が出力された場合、比較部８１３に対応するデータ部８３３は、基礎データａ３をゲート部８４０へ出力する。   The data parts 831 to 834 are provided corresponding to the comparison parts 811 to 814 included in the pattern matching part 713, respectively, and signals indicating that the binary pattern of the recording data WD matches the section length detection pattern. When received, basic data a <b> 1 to aN are output to the gate unit 840. For example, when a signal is output from the comparison unit 813 of the pattern matching unit 713, the data unit 833 corresponding to the comparison unit 813 outputs the basic data a3 to the gate unit 840.

ここで、基礎データａ１〜ａＮは、短いビット長に対応するものほど大きな値を有するように設定されている。すなわち、基礎データａ１〜ａＮは、短いビット長に対応するビット長判定値が入力されるレジスタに対応するものほど大きな値を有するように設定されている。   Here, the basic data a1 to aN are set so as to have a larger value corresponding to a shorter bit length. That is, the basic data a1 to aN are set so that the data corresponding to the register to which the bit length determination value corresponding to the short bit length is input has a larger value.

このように、基礎データａ１〜ａＮが短いビット長に対応するものほど大きな値を有するように設定されているので、電流値設定部３４Ｃから出力される絶対値データＡＺは、記録データＷＤの区間のビット長が短いほど、すなわち矩形波電流においてオーバーシュート電流の重畳対象となる区間が短いほど、大きな値を有することになる。   Thus, since the basic data a1 to aN are set so as to have a larger value corresponding to the shorter bit length, the absolute value data AZ output from the current value setting unit 34C is an interval of the recording data WD. The shorter the bit length, i.e., the shorter the section overlaid with the overshoot current in the rectangular wave current, the larger the value.

乗算部６１は、電流値設定テーブル８０から基礎データａが入力され、主制御回路１０から半径情報信号ＲＳが入力される。この乗算部６１は、基礎データａが表す値に対して、半径情報信号ＲＳが表す値を乗じ、これにより得られる値を基礎データａ＊として乗算部６３へ出力する。   The multiplier 61 receives the basic data a from the current value setting table 80 and the radius information signal RS from the main control circuit 10. The multiplication unit 61 multiplies the value represented by the basic data a by the value represented by the radius information signal RS, and outputs the value obtained thereby to the multiplication unit 63 as the basic data a *.

半径情報信号ＲＳは、上述したように、磁気ヘッド４と磁気ディスク２の相対速度の情報を表す。そこで、乗算部６１は、磁気ヘッド４と磁気ディスク２の相対速度が高いほど、大きな値の半径情報信号ＲＳが入力されて、大きな値の基礎データａ＊を生成する。他方、乗算部６１は、磁気ヘッド４と磁気ディスク２の相対速度が低いほど、小さな値の半径情報信号ＲＳが入力されて、小さな値の基礎データａ＊を生成する。この結果、磁気ヘッド４から出力される磁界の大きさは、磁気ヘッド４と磁気ディスク２の相対速度が高いほど大きくなり、他方、磁気ヘッド４と磁気ディスク２の相対速度が低いほど小さくなる。   As described above, the radius information signal RS represents information on the relative speed between the magnetic head 4 and the magnetic disk 2. Therefore, as the relative speed between the magnetic head 4 and the magnetic disk 2 increases, the multiplication unit 61 receives a larger value of the radius information signal RS and generates a larger value of basic data a *. On the other hand, the lower the relative velocity between the magnetic head 4 and the magnetic disk 2, the smaller the radius information signal RS is input to the multiplication unit 61, and the smaller value basic data a * is generated. As a result, the magnitude of the magnetic field output from the magnetic head 4 increases as the relative speed between the magnetic head 4 and the magnetic disk 2 increases, and decreases as the relative speed between the magnetic head 4 and the magnetic disk 2 decreases.

乗算部６３は、乗算器６１から入力される基礎データａ＊が表す値に対して、環境情報信号ＥＳが表す値を乗じ、これにより得られる値を絶対値データＡＺとしてライトドライバ３２のオーバーシュート回路３２３へ出力する。   The multiplier 63 multiplies the value represented by the basic data a * input from the multiplier 61 by the value represented by the environment information signal ES, and uses the resulting value as absolute value data AZ to overshoot the write driver 32. Output to the circuit 323.

［第３例の効果］
以上に説明した第３例の記録電流生成回路３０Ｃによれば、上記第１例および第２例の効果に加えて、記録補償部３８Ｃが非線型転移点シフトを補償するために検出する記録データＷＤの２値（Ｈ，Ｌ）のパターンを利用して、オーバーシュート電流の電流値の絶対値を決定するので、構成を簡易化かつ小型化することができる。 [Effect of third example]
According to the recording current generation circuit 30C of the third example described above, in addition to the effects of the first and second examples, the recording data detected by the recording compensation unit 38C to compensate for the non-linear transition point shift. Since the absolute value of the overshoot current value is determined using the WD binary (H, L) pattern, the configuration can be simplified and miniaturized.

本発明の一実施形態に係る磁気ディスク装置の構成例を表すブロック図である。1 is a block diagram illustrating a configuration example of a magnetic disk device according to an embodiment of the present invention. 本発明の一実施形態に係るヘッドアンプ回路に含まれる記録電流生成回路の第１例の構成例を表すブロック図である。FIG. 3 is a block diagram illustrating a configuration example of a first example of a recording current generation circuit included in a head amplifier circuit according to an embodiment of the invention. 本発明の一実施形態に係るヘッドアンプ回路に含まれる記録電流生成回路の第２例の構成例を表すブロック図である。FIG. 5 is a block diagram illustrating a configuration example of a second example of a recording current generation circuit included in a head amplifier circuit according to an embodiment of the invention. 本発明の一実施形態に係るヘッドアンプ回路に含まれる記録電流生成回路の第３例の構成例を表すブロック図である。FIG. 5 is a block diagram illustrating a configuration example of a third example of a recording current generation circuit included in a head amplifier circuit according to an embodiment of the invention. 記録電流の生成例を表す説明図である。It is explanatory drawing showing the example of a production | generation of a recording current. 反転間隔検出部の構成例を表すブロック図である。It is a block diagram showing the example of a structure of the inversion space | interval detection part. 反転間隔検出部の動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of the inversion space | interval detection part. レベル判定部の構成例を表すブロック図である。It is a block diagram showing the example of a structure of a level determination part. レベル判定部およびシフトレジスタの動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating operation | movement of a level determination part and a shift register. 記録電流生成回路の動作に利用されるクロック等を説明するためのタイミングチャートである。6 is a timing chart for explaining a clock and the like used for the operation of the recording current generation circuit. フェーズシフターの構成例を表すブロック図である。It is a block diagram showing the structural example of a phase shifter. パターン検出部および電流値設定テーブルの構成例を表すブロック図である。It is a block diagram showing the example of a structure of a pattern detection part and an electric current value setting table. 記録電流の周波数と、磁気ディスクに所定の大きさの磁化を記録するために必要となる記録電流の電流値（必要電流値）との関係を表すグラフである。6 is a graph showing the relationship between the frequency of a recording current and the current value (required current value) of a recording current necessary for recording a predetermined magnitude of magnetization on a magnetic disk.

符号の説明Explanation of symbols

１ 磁気ディスク装置、２ 磁気ディスク、３ スピンドルモータ、４ 磁気ヘッド、５ サスペンションアーム、６ キャリッジ、７ ボイスコイルモータ、９ 筐体、１０ 主制御回路、１３ Ｒ／Ｗチャネル、１４ ヘッドアンプ回路、１７ モータドライバ、２１ ゾーン、３０Ａ〜３０Ｃ 記録電流生成回路、３２ ライトドライバ、３２１ 矩形波回路（基礎記録電流生成部）、３２３ オーバーシュート回路（重畳電流生成部の一部）、３２５ 加算器（重畳部）、３４Ａ・３４Ｃ 電流値設定部（重畳電流生成部の一部）、３６Ａ アナログ遅延部、３６Ｂ クロック遅延部、３８Ｂ・３８Ｃ 記録補償部、４１ 反転間隔検出部、４３ レベル判定部、４５ シフトレジスタ、４５１〜４５４ レジスタ、４７１〜４７４ データ部、５１ フェーズシフター、５３ 位相同期部、５５ 遅延部、５７ 排他的論理和部（ＥＸ−ＯＲ部）、５９ 位相同期部、６１ 乗算部、６３ 乗算部、７１ パターン検出部、７１１ シフトレジスタ、７１３ パターン照合部、７３ 補正時間検出テーブル、７５ 固定遅延・パルス化部、７７ タイミング補正部、７９ フリップフロップ部、８０ 電流値設定テーブル、８１１〜８１４ 比較部、８２１〜８２４ パターン部、８３１〜８３４ データ部、８４０ ゲート部、１０１ バッファ、１０２ 否定論理部（ＮＯＴ部）、１０３Ａ・１０３Ｂ コンデンサ、１０５Ａ・１０５Ｂ スイッチ、１０７Ａ・１０７Ｂ 電流源、１０９Ａ・１０９Ｂ スイッチ、１１１Ａ・１１１Ｂ Ｄ型フリップフロップ、１１２Ａ・１１２Ｂ 否定論理部（ＮＯＴ部）、１１３Ａ・１１３Ｂ 遅延部、１１６Ａ 第１検出部、１１６Ｂ 第２検出部、１１８Ａ 第１充電部、１１８Ｂ 第２充電部、１２０Ａ・１２０Ｂ 最小値保持部、１２１ 選択器、１３１〜１３４ 比較部、１４０ ビット長判定閾値テーブル、１５０ 優先度付きデコーダ、１６１〜１６８ バッファ、１７０ 選択部。   DESCRIPTION OF SYMBOLS 1 Magnetic disk apparatus, 2 Magnetic disk, 3 Spindle motor, 4 Magnetic head, 5 Suspension arm, 6 Carriage, 7 Voice coil motor, 9 Case, 10 Main control circuit, 13 R / W channel, 14 Head amplifier circuit, 17 Motor driver, 21 zones, 30A to 30C Recording current generation circuit, 32 Write driver, 321 Rectangular wave circuit (basic recording current generation unit), 323 Overshoot circuit (part of superimposed current generation unit), 325 Adder (superimposition unit) ), 34A / 34C Current value setting unit (part of superimposed current generation unit), 36A analog delay unit, 36B clock delay unit, 38B / 38C recording compensation unit, 41 inversion interval detection unit, 43 level determination unit, 45 shift register 451-454 registers, 471-474 data part, 51 Phase shifter, 53 phase synchronization unit, 55 delay unit, 57 exclusive OR unit (EX-OR unit), 59 phase synchronization unit, 61 multiplication unit, 63 multiplication unit, 71 pattern detection unit, 711 shift register, 713 pattern verification unit 73 correction time detection table, 75 fixed delay / pulse conversion unit, 77 timing correction unit, 79 flip-flop unit, 80 current value setting table, 811 to 814 comparison unit, 821 to 824 pattern unit, 831 to 834 data unit, 840 Gate part, 101 buffer, 102 Negative logic part (NOT part), 103A / 103B capacitor, 105A / 105B switch, 107A / 107B current source, 109A / 109B switch, 111A / 111B D-type flip-flop, 112A / 112B Negative logic part (NOT part , 113A / 113B delay unit, 116A first detection unit, 116B second detection unit, 118A first charging unit, 118B second charging unit, 120A / 120B minimum value holding unit, 121 selector, 131-134 comparison unit, 140 Bit length determination threshold table, 150 decoder with priority, 161 to 168 buffer, 170 selection unit.

Claims (14)

垂直磁気記録方式の磁気ディスク装置であって、
磁気ディスクに記録されるべき記録データを受入れ、前記記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、磁気ヘッドに出力する記録電流生成回路を含み、
前記記録電流生成回路は、前記記録電流の電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値を大きく設定する、
ことを特徴とする磁気ディスク装置。 A perpendicular magnetic recording type magnetic disk device,
A recording current generating circuit that receives recording data to be recorded on a magnetic disk, generates a recording current representing the recording data as an alternating current whose current polarity is reversed at a timing based on the recording data, and outputs the alternating current to a magnetic head; ,
The recording current generation circuit sets the absolute value of the current value to be larger as the interval is shorter for each interval from when the current polarity of the recording current is inverted to the next inversion.
A magnetic disk device characterized by the above. 請求項１に記載の磁気ディスク装置であって、
前記記録電流生成回路は、
前記記録データを表す基礎記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成する基礎記録電流生成部と、
前記基礎記録電流の電流極性が反転してから次に反転するまでの区間ごとに重畳され、当該区間と同じ電流極性の重畳電流を生成する重畳電流生成部と、
前記基礎記録電流に前記重畳電流を重畳して前記記録電流を生成する重畳部と、
を含み、
前記重畳電流生成部は、前記重畳電流の電流値の絶対値を、前記区間が短いほど大きく設定する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 1,
The recording current generation circuit includes:
A basic recording current generating unit for generating a basic recording current representing the recording data as an alternating current whose current polarity is reversed at a timing based on the recording data;
A superimposed current generating unit that generates a superimposed current having the same current polarity as that of the current section;
A superimposing unit that superimposes the superimposed current on the basic recording current to generate the recording current;
Including
The superimposed current generation unit sets the absolute value of the current value of the superimposed current to be larger as the interval is shorter.
A magnetic disk device characterized by the above. 請求項２に記載の磁気ディスク装置であって、
前記重畳電流生成部は、前記記録データに基づいて、前記基礎記録電流の前記区間ごとの長さを取得する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 2,
The superimposed current generation unit acquires the length of each section of the basic recording current based on the recording data.
A magnetic disk device characterized by the above. 請求項２に記載の磁気ディスク装置であって、
前記記録データは、前記基礎記録電流の電流極性のパターンに対応する二値のパターンで表され、
前記重畳電流生成部は、前記記録データにおいて前記二値の値が維持される各区間の長さを検出することで、前記基礎記録電流の前記区間ごとの長さを取得する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 2,
The recording data is represented by a binary pattern corresponding to a current polarity pattern of the basic recording current,
The superimposed current generation unit acquires the length of each section of the basic recording current by detecting the length of each section in which the binary value is maintained in the recording data.
A magnetic disk device characterized by the above. 請求項４に記載の磁気ディスク装置であって、
前記重畳電流生成部は、コンデンサを含み、前記記録データにおいて前記二値の値が維持される区間で前記コンデンサを放電させ、放電後の前記コンデンサの電圧値に基づいて当該区間の長さを検出する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 4,
The superimposed current generator includes a capacitor, discharges the capacitor in a section where the binary value is maintained in the recording data, and detects the length of the section based on the voltage value of the capacitor after the discharge To
A magnetic disk device characterized by the above. 請求項２に記載の磁気ディスク装置であって、
前記記録電流生成回路は、
前記基礎記録電流生成部に入力される前記記録データを、前記重畳電流生成部が前記重畳電流を生成する時間に応じてクロック遅延させるクロック遅延部と、
当該クロック遅延された記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部と、
を更に含み、
前記記録補償部は、当該反転タイミングをシフトさせた記録データを前記基礎記録電流生成部に出力する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 2,
The recording current generation circuit includes:
A clock delay unit that delays the recording data input to the basic recording current generation unit according to a time at which the superimposed current generation unit generates the superimposed current;
A recording compensation unit that shifts the binary inversion timing of the clock-delayed recording data so as to compensate for the non-linear transition point shift;
Further including
The recording compensation unit outputs recording data obtained by shifting the inversion timing to the basic recording current generation unit.
A magnetic disk device characterized by the above. 請求項２に記載の磁気ディスク装置であって、
前記記録電流生成回路は、
前記記録データの二値のパターンを検出し、当該パターンに基づいて、前記記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部、
を更に含み、
前記重畳電流生成部は、前記記録補償部が検出した前記パターンに基づいて、前記区間ごとに重畳させる前記重畳電流の電流値の絶対値を設定する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 2,
The recording current generation circuit includes:
A recording compensation unit that detects a binary pattern of the recording data and shifts the binary inversion timing of the recording data so as to compensate for a non-linear transition point shift based on the pattern;
Further including
The superimposed current generation unit sets an absolute value of a current value of the superimposed current to be superimposed for each section based on the pattern detected by the recording compensation unit.
A magnetic disk device characterized by the above. 請求項１に記載の磁気ディスク装置であって、
前記記録電流生成回路は、前記磁気ヘッドと前記磁気ディスクの相対速度を表す情報を受入れ、前記記録電流の電流値の絶対値を、当該相対速度が高いほど大きく設定する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 1,
The recording current generation circuit receives information indicating a relative speed between the magnetic head and the magnetic disk, and sets the absolute value of the current value of the recording current to be higher as the relative speed is higher.
A magnetic disk device characterized by the above. 請求項１に記載の磁気ディスク装置であって、
前記記録電流生成回路は、前記磁気ディスクの磁化を反転させるのに必要なエネルギーを表す情報を受入れ、前記記録電流の電流値の絶対値を、当該必要なエネルギーが大きくなるほどを大きく設定する、
ことを特徴とする磁気ディスク装置。 The magnetic disk device according to claim 1,
The recording current generation circuit accepts information representing energy necessary for reversing the magnetization of the magnetic disk, and sets the absolute value of the current value of the recording current as the required energy increases.
A magnetic disk device characterized by the above. 垂直磁気記録方式の磁気ディスク装置において、
記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、
前記記録電流は、前記電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値が大きく設定される、
ことを特徴とする磁気ディスク装置における記録電流の生成方法。 In a perpendicular magnetic recording type magnetic disk device,
A recording current representing recording data is generated as an alternating current whose current polarity is reversed at a timing based on the recording data,
The recording current is set so that the absolute value of the current value is larger as the interval is shorter for each interval from when the current polarity is inverted to the next inversion.
A method for generating a recording current in a magnetic disk drive. 記録データを受入れ、前記記録データを表す記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成し、出力する記録電流生成回路を含み、
前記記録電流生成回路は、前記記録電流の電流極性が反転してから次に反転するまでの区間ごとに、当該区間が短いほど電流値の絶対値を大きく設定する、
ことを特徴とするヘッドアンプ回路。 Including a recording current generating circuit that accepts recording data, generates a recording current representing the recording data as an alternating current whose current polarity is inverted at a timing based on the recording data, and outputs the alternating current;
The recording current generation circuit sets the absolute value of the current value to be larger as the interval is shorter for each interval from when the current polarity of the recording current is inverted to the next inversion.
A head amplifier circuit characterized by that. 請求項１１に記載のヘッドアンプ回路であって、
前記記録電流生成回路は、
前記記録データを表す基礎記録電流を、前記記録データに基づくタイミングで電流極性が反転する交流電流として生成する基礎記録電流生成部と、
前記基礎記録電流の電流極性が反転してから次に反転するまでの区間ごとに重畳され、当該区間と同じ電流極性の重畳電流を生成する重畳電流生成部と、
前記基礎記録電流に前記重畳電流を重畳して前記記録電流を生成する重畳部と、
を含み、
前記重畳電流生成部は、前記重畳電流の電流値の絶対値を、前記区間が短いほど大きく設定する、
ことを特徴とするヘッドアンプ回路。 The head amplifier circuit according to claim 11,
The recording current generation circuit includes:
A basic recording current generating unit for generating a basic recording current representing the recording data as an alternating current whose current polarity is reversed at a timing based on the recording data;
A superimposed current generating unit that generates a superimposed current having the same current polarity as that of the current section;
A superimposing unit that superimposes the superimposed current on the basic recording current to generate the recording current;
Including
The superimposed current generation unit sets the absolute value of the current value of the superimposed current to be larger as the interval is shorter.
A head amplifier circuit characterized by that. 請求項１２に記載のヘッドアンプ回路であって、
前記記録電流生成回路は、前記記録データの二値の反転タイミングを、非線型転移点シフトを補償するようにシフトさせる記録補償部を更に含み、
前記記録補償部は、当該反転タイミングをシフトさせた記録データを前記基礎記録電流生成部に出力する、
ことを特徴とするヘッドアンプ回路。 A head amplifier circuit according to claim 12,
The recording current generation circuit further includes a recording compensation unit that shifts the binary inversion timing of the recording data so as to compensate for a nonlinear transition point shift,
The recording compensation unit outputs recording data obtained by shifting the inversion timing to the basic recording current generation unit.
A head amplifier circuit characterized by that. 請求項１１に記載のヘッドアンプ回路であって、
前記記録電流生成回路は、前記磁気ヘッドと前記磁気ディスクの相対速度を表す情報を受入れ、前記記録電流の電流値の絶対値を、当該相対速度が高いほど大きく設定する、
ことを特徴とするヘッドアンプ回路。 The head amplifier circuit according to claim 11,
The recording current generation circuit receives information indicating a relative speed between the magnetic head and the magnetic disk, and sets the absolute value of the current value of the recording current to be higher as the relative speed is higher.
A head amplifier circuit characterized by that.
JP2007200327A 2007-08-01 2007-08-01 Magnetic disk device, method of generating recording current, and head amplifier circuit Pending JP2009037683A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007200327A JP2009037683A (en) 2007-08-01 2007-08-01 Magnetic disk device, method of generating recording current, and head amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007200327A JP2009037683A (en) 2007-08-01 2007-08-01 Magnetic disk device, method of generating recording current, and head amplifier circuit

Publications (1)

Publication Number Publication Date
JP2009037683A true JP2009037683A (en) 2009-02-19

Family

ID=40439450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007200327A Pending JP2009037683A (en) 2007-08-01 2007-08-01 Magnetic disk device, method of generating recording current, and head amplifier circuit

Country Status (1)

Country Link
JP (1) JP2009037683A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018055734A (en) * 2016-09-26 2018-04-05 株式会社東芝 Magnetic recording and reproducing apparatus and control method of magnetic recording and reproducing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018055734A (en) * 2016-09-26 2018-04-05 株式会社東芝 Magnetic recording and reproducing apparatus and control method of magnetic recording and reproducing apparatus

Similar Documents

Publication Publication Date Title
US9111561B1 (en) Magnetic recording disk drive with write current overshoot amplitude (OSA) responsive to data transitions
JP2015060618A (en) Storage device with driver controller providing pattern-dependent write functionality
JP2008123651A (en) Disk drive device and calibration method thereof
JP2005222689A (en) Servo-timing jitter compensating method and servo-timing jitter compensator
KR100712559B1 (en) Method and apparatus for adjusting frequency of reference clock and disc drive using the same
JP5313576B2 (en) Magnetic disk apparatus and control method thereof
JP2006085832A (en) Control method of recording current and magnetic disk apparatus
JP2841723B2 (en) Drive device for disk-shaped recording media
JP2010073295A (en) Magnetic recording device, control device, and magnetic recording device control method
JP2009037683A (en) Magnetic disk device, method of generating recording current, and head amplifier circuit
US7035035B2 (en) Method of and apparatus for correcting data recording position on recording medium
JP3823195B2 (en) Clock generation device and disk drive device
JP3931133B2 (en) Optical disc apparatus and phase adjustment method
US20180197573A1 (en) Storage device, controller circuit, and writing and reading method
JP5148923B2 (en) Error symbol detection apparatus and method and disk drive using the same
US10395690B2 (en) Magnetic disk device and write capable of detecting data errors and performing read-write verification thereof
JP2010079998A (en) Apparatus and method for magnetic recording
JP2004326881A (en) Disk storage device and sync mark detection method
US8049986B2 (en) Control method for magnetic disk device, magnetic disk device, and magnetic disk
JP2005339786A (en) Method of controlling timing of sector pulse, method of controlling servo gate pulse and disk drive
JP5058059B2 (en) Storage device, gain adjusting device, and gain adjusting program
JP3987203B2 (en) Decision feedback equalizer
JP3904999B2 (en) Disk device and control method thereof
JP3813181B2 (en) External clock generator and data recovery device
JP2008065935A (en) Disk recording medium and information recording device