JP2009037314A - 基板のネット配線経路決定方法及びこれを用いて製造した基板 - Google Patents

基板のネット配線経路決定方法及びこれを用いて製造した基板 Download PDF

Info

Publication number
JP2009037314A
JP2009037314A JP2007199312A JP2007199312A JP2009037314A JP 2009037314 A JP2009037314 A JP 2009037314A JP 2007199312 A JP2007199312 A JP 2007199312A JP 2007199312 A JP2007199312 A JP 2007199312A JP 2009037314 A JP2009037314 A JP 2009037314A
Authority
JP
Japan
Prior art keywords
path
wiring
pins
line
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007199312A
Other languages
English (en)
Inventor
Yoji Kajitani
洋司 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O SHUKUCHIN
SHUKUCHIN O
Original Assignee
O SHUKUCHIN
SHUKUCHIN O
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O SHUKUCHIN, SHUKUCHIN O filed Critical O SHUKUCHIN
Priority to JP2007199312A priority Critical patent/JP2009037314A/ja
Publication of JP2009037314A publication Critical patent/JP2009037314A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】多数のピンに対し、実際に配線パターンを描くことなく要求する配線パターンを形成でき、更にピン間を通過する配線数を算出でき、設計の自由度を従来よりも向上できる基板のネット配線経路決定方法及びこれを用いて製造した基板を提供する。
【解決手段】全ピンP1〜P11にネットごとに選択した1〜nの番号を付した後、これを一本のパス11で繋ぐポテンシャルパス形成工程と、現在着目しているピンの番号とこのピンの下流側のピンの番号を比較して予備線12〜18を形成する発線工程と、接続するピンの番号が隣り合うピンの番号の間なら、この区間のパス11と線を交差させるポテンシャルパス並走工程と、パス11を境として両側に複数の位置決め線を形成して数字を付し、同じ番号が付されたピンP1〜P11を、この番号と同じ数字の位置決め線を介して接続し、配線の経路パターン10とする配線経路詳細決定工程とを有する。
【選択図】図1

Description

本発明は、基板上に配置された多数のピンを相互に接続する配線の経路パターンを形成するための基板のネット配線経路決定方法及びこれを用いて製造した基板に関する。
配線の経路パターン(以下、単に配線パターンともいう)を基板に形成する方法を、従来法である配線データの決定方法で分類すると、一行ピン配線方式と再配線探索方式の二つに分けられる。
一行ピン配線方式とは、図9(A)に示すように、複数のピンが一行に並んでいる場合に限り適用できる方法である。具体的には、まず、電気的に接続する同一ネットに属する複数のピンに、同じ記号a、b、c、d、e、f、gを付し、次に、同一ネットの各ピンを結ぶ配線の位置決めを行うため、図9(B)に示すように、複数のピンの両側に配置された行を使用する。これにより、ネットごとに配線の上下関係を確定することで配線の位置が確定するという事実を利用でき、得られた配線の上下関係のデータを、図9(C)に示すような根つき木で保持することができる(例えば、非特許文献1参照)。
また、再配線探索方式とは、例えば、タッチアンドクロス方式とも呼ばれる方法である。具体的には、まず、図10(A)に示すように、初期解として適当な方法で配線を行い、形成された複数の配線が互いに交差又は接触していれば、その違反の大きさを、例えば、交差する数又は接触した長さでそれぞれ反映する関数を適当に定め、その和で評価する。次に、図10(B)に示すように、この値によってネットに作成した配線のいくつかを削除し、再度配線し直して、評価の改善が見られれば、これを配線の経路パターンとする。ここで、確率的算法である例えばシミュレーテッドアニーリング技法を適用することもできる(例えば、非特許文献2、3参照)。
なお、上記した2つの方式は、以下の点で共通している。
1.配線は配線パターンを表すデータとして保持される点。
2.配線はネットごとに実行され、ネットについての最小労力で配線が実行される点。
築山修二、アーネスト クー、白川功(Shuji Tsukiyama, Earnest Kuh, and Isao Shirakawa)著、「一行配線ストリート混雑度が指定されている場合の一行配線アルゴリズム(An algorithm for single-row routing with prescribed street congestions)」、米国電気電子工学者学会、回路とシステム部門(IEEE Trans. CAS)、CAS−27巻、9号、1980年、p.765−772 エル マクムルチェ、シー エブリング(L. McMurchie and C. Ebling)著、「パスファインダー FPGAのための性能駆動配線アルゴリズム:パスファインダー(PathFinder, A Negotiation-based performance-driven router for FPGAs)、FPGA学会(ACM/SIGDA Symposium on FPGA),1995 松岡英俊、新田泉著、「大規模配線システム、タッチアンドクロス(Touch and cross)」、富士通(FUJITSU)、1999年11月、p.372−377
しかしながら、前記した各方式には、以下の問題がある。
一行ピン配線方式は、全ピンが直線状に並んでいるという制約が課せられているため、配線パターンの応用を著しく狭くしている。更に、複数のピンで構成されるネットに名をつけ、それらを使った木を用いて配線パターンを表すため、例えば、データの変換を繰り返し実行して、その中で最適解を探索する手法を使用する場合には、処理に時間を要して使えない。このため、実際に一行ピン配線方式を使用する場合は、その行数を1又は2程度の小規模なものとしている。
また、再配線探索方式では、現時点で知られている配線方法を使う限り、ネットの各ピンを一つ一つ最短で結ぶ経路を見出して全体の配線とするので、再配線をいくら繰り返しても配線パターンを完成できないことが多い。例えば、図10(A)、(B)の配線問題の解である図11の配線は、どのネットも最短ではないため、従来の配線アルゴリズムでは、この解を求めることができず、また過去の履歴を考慮するなどの工夫を加えても膨大な時間がかかる。
以上のことから、基板のネット配線経路決定方法としては、未だに最適な方法が見出されていない。
本発明はかかる事情に鑑みてなされたもので、n個のネットで分けられる多数のピンに対し、実際に配線パターンを描くことなく要求する配線パターンを形成でき、更にピン間を通過する配線数を算出でき、設計の自由度を従来よりも向上できる基板のネット配線経路決定方法及びこれを用いて製造した基板を提供することを目的とする。
前記目的に沿う第1の発明に係る基板のネット配線経路決定方法は、コンピュータのプログラムに、ポテンシャルパス形成手段、発線手段、ポテンシャルパス並走手段、及び配線経路詳細決定手段を備え、平面上に多数配置されたピンを、電気的に接続される複数のピンからなるn個のネットに分け、該各ネットを構成する前記複数のピンを線で接続する際に、該線が前記各ネット間で互いに交差しないように、配線の経路パターンを基板に形成するための基板のネット配線経路決定方法において、
前記ポテンシャルパス形成手段により、前記ネットごとに、1〜nの中から異なる番号を選択し、該各ネットの前記複数のピンに選択した前記番号を付した後、全ての前記ピンのうちの1つを始点として、該全ピンを一本のパスで繋ぐポテンシャルパス形成工程と、
前記発線手段により、前記始点となるピンから前記パスに沿って各前記ピンを辿りながら、現在着目しているピンに付した前記番号が、前記パスの下流側に隣り合うピンに付した前記番号より大きい場合は、前記パスを境としてその一方側に予備線を形成し、前記番号と等しい又は小さい場合は、前記パスを境としてその他方側に予備線を形成する発線工程と、
前記ポテンシャルパス並走手段により、前記各予備線を前記パスに沿って延線し、前記番号が同じピンを前記線で接続する際に、該接続するピンに付した番号が、該ピン間に位置する隣り合うピンにそれぞれ付した番号の間にあれば、この区間の前記パスと前記線を交差させるポテンシャルパス並走工程と、
前記配線経路詳細決定手段により、前記パスを境として両側に該パスと交差しない複数の位置決め線をそれぞれ形成し、しかも前記パスを境としてその一方側に、該パスに近い方から2〜nの数字を順次付し、その他方側に、該パスに近い方からn−1〜1の数字を順次付して、前記線による接続を、前記番号と同じ前記数字が付された前記位置決め線を介して行い、これを前記配線の経路パターンとする配線経路詳細決定工程とを有する。
第1の発明に係る基板のネット配線経路決定方法において、前記ポテンシャルパス形成工程で作成する前記パスは、交差がない線であることが好ましい。この交差がない線とは、例えば、直線、L型の線、又はU型の線である。
第1の発明に係る基板のネット配線経路決定方法において、前記配線経路詳細決定工程で得られた前記配線の経路パターンを変更する際には、改めて前記ポテンシャルパス形成工程で、前記ネットごとに選択した前記番号、及び前記パスの形状のいずれか一方又は双方を変更し、前記発線工程、前記ポテンシャルパス並走工程、及び前記配線経路詳細決定工程を順次行うことが好ましい。
第1の発明に係る基板のネット配線経路決定方法において、前記配線経路詳細決定工程で得られた前記配線の経路パターンを変更する際に、前記線と前記パスとの間に、その一部又は全部が使用されていない前記位置決め線がある場合、前記配線経路詳細決定工程で、前記線による接続を前記使用されていない位置決め線を介して行い、前記線を前記パス側へ近づけることが好ましい。
前記目的に沿う第2の発明に係る基板は、第1の発明に係る基板のネット配線経路決定方法を用いて製造した。
請求項1〜4記載の基板のネット配線経路決定方法、及び請求項5記載の基板のネット配線経路決定方法を用いて製造した基板は、配線の経路パターンを形成する領域に、異なる番号が付された、即ちポテンシャルが設定されたピンを繋ぐパスを作成できる。これにより、ピンを接続する線が各ネット間で互いに交差しない配線の経路パターンを、一括処理で作成できる。
また、全ピンの配置状況を見てパス(以下、ポテンシャルパスともいう)の形状を選ぶことで、例えば、配線の混雑度と引き出し方向を制御でき、また得られる配線の経路パターンが間隔規則等のデザインルールを遵守しているかを高速に検知できる。なお、ポテンシャルパスの形状を決めることと配線を決めることとは等価であるので、例えば、ポテンシャルパスの形状を変えることなくネットへの番号の割り当てを変えたり、また番号を変えることなくポテンシャルパスの形状を変えたりすることにより、僅かなデータの変更で配線の経路パターンの大きな更新ができ、しかも実際に配線の経路パターンを作成することなく、自由度が活かされた配線設計が可能となる。
これにより、n個のネットで分けられる多数のピンに対し、実際に配線パターンを描くことなく要求する配線パターンを形成でき、更にピン間を通過する配線数を算出でき、設計の自由度を従来よりも向上できる。
特に、請求項2記載の基板のネット配線経路決定方法は、ポテンシャルパス形成工程で作成するパスの形状を規定することで、ピンの配置状況に応じたパスを適宜選択できる。
また、全ピンの配置状況を考慮してパスの形状を規定することで、例えば、パスで繋ぐピンを一個ずつ加えていくという動的構成が可能になり、構成の最適化が容易にできる。
請求項3記載の基板のネット配線経路決定方法は、配線経路詳細決定工程で得られた配線の経路パターンの変更を、ネットごとに選択した番号、及びパスの形状のいずれか一方又は双方を変更するだけにより実行できるので、多数の解の高速生成が必要である探索的最適化が可能になる。
請求項4記載の基板のネット配線経路決定方法は、配線経路詳細決定工程で得られた配線の経路パターンの変更を、線とパスとの間に使用されていない位置決め線がある場合、この位置決め線を介してネットのピンを接続し、線をパス側へ近づけるので、簡単な操作によりコンパクトな配線の経路パターンを作成できる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の一実施の形態に係る基板のネット配線経路決定方法におけるポテンシャルパス形成工程の説明図、図2は同基板のネット配線経路決定方法における発線工程の説明図、図3は同基板のネット配線経路決定方法におけるポテンシャルパス並走工程の説明図、図4(A)、(B)はそれぞれ同基板のネット配線経路決定方法の変形例に係るポテンシャルパス並走工程の説明図、図5は同基板のネット配線経路決定方法における配線経路詳細決定工程の説明図、図6(A)、(B)はそれぞれ同基板のネット配線経路決定方法の変形例に係る配線経路詳細決定工程の説明図、図7(A)、(B)はそれぞれ図6(A)、(B)で得られた配線の経路パターンの変更後の説明図、図8(A)、(B)はそれぞれ同基板のネット配線経路決定方法によりポテンシャルパスの形状を変更して得られた配線の経路パターンの説明図である。
図1〜図3、図5に示すように、本発明の一実施の形態に係る基板のネット配線経路決定方法は、基板(例えば、半導体装置)に、配線の経路パターン(以下、単に配線パターンともいう)10を形成するための方法であり、配線を直接扱うことなく、平面上に多数配置されたピンP1〜P11を、電気的に接続される複数のピンからなるn個(本実施の形態では、4個)のネットa〜dに分け、ネットa〜dそれぞれの配線を、総合的にポテンシャル分布で制御する方法である。なお、本実施の形態においては、基板のネット配線位置決定方法を、基板のネット配線位置決定装置(以下、単に決定装置ともいう)を使用して実施する。この決定装置は、ポテンシャルパス形成手段、発線手段、ポテンシャルパス並走手段、配線経路詳細決定手段、及び記憶手段を有しており、各手段は、コンピュータに搭載されたプログラムによって構成されている。なお、この決定装置は、配線を行う装置(図示しない)の制御装置とも接続可能となっており、作業者が操作する入力手段(例えば、キーボード及びマウス)を使用して入力した条件に基づき、制御可能となっている。
まず、ポテンシャルパス形成手段により、図1に示すように、一列に直線状に並んだ多数(本実施の形態では、11個)のピンP1〜P11のうち、相互に接続されるべきネットaの複数のピンP1、P5、及びP11、ネットbの複数のピンP2及びP9、ネットcの複数のピンP3、P4、及びP7、ネットdの複数のピンP6、P8、及びP10には、それぞれ同じラベル、即ち、a、b、c、dを付して、記憶手段に記憶させる。
次に、各ネットa〜dごとに、1、2、3、4の中から異なる番号(以下、ポテンシャルともいう)を選択し、ラベルa、b、c、dをこの番号にそれぞれ置き換え、続いて図1の矢印で示すように、全てのネットa〜dの全ピンP1〜P11を繋ぐ任意のポテンシャルパス(即ち、パス)11を形成し、記憶手段に記憶させる。このため、全てのピンP1〜P11のうち、一番端に位置するピン(左端に位置するピン)P1を始点とし、全ピンP1〜P11を一本のポテンシャルパス11で繋いでいる。
図1では、ラベル(a,b,c,d)を、番号(2,1,3,4)、(2,3,1,4)、及び(3,1,4,2)に、それぞれ置き換えた場合について示しているが、ラベルを置換する番号は、これらの組に限定されるものではなく、任意に決めてよい。なお、以下の実施の形態においては、ネットa〜dのラベル(a,b,c,d)を(2,1,3,4)として説明する。
また、図1では、多数のピンP1〜P11が一列に並んだ場合について説明しているが、これに限られず、各ピンの分布は任意であり、更にポテンシャルパスもそれを反映して直線になっているが、他の形状でもよい。
例えば、図4(A)、(B)には、多数のピンがL字状に配置され、これにより、ポテンシャルパスの形状がL字状になった場合について示しているが、ピンの分布に応じて、ポテンシャルパスを、交差がない線、例えば、L型の線又はU型の線で形成してもよい。
なお、図4(A)、(B)では、一番端に位置するピン(左端に位置するピン)を始点とし、全ピンを一本のポテンシャルパスで繋いでいる(以上、ポテンシャルパス形成工程)。
次に、発線手段により、始点となるピンP1からポテンシャルパス11の下流側のピンP11へ向けて、同じネット(同じ番号1〜4)のピン同士を線で接続する際に使用する予備線12〜18を、図2に示すように、ピンP1〜P6、P8に形成して、記憶手段に記憶させる。なお、ピンP7、P9〜P11に予備線を形成していないのは、各ネットを構成する最端(最下流側に位置する)のピンだからである。
ここでは、ピンに付した番号(即ち、ポテンシャル)を、始点となるピンP1からポテンシャルパス11に沿って調べる。このとき、現在着目しているピンの番号が、このピンに隣り合うその次のピンに付した番号より大きい場合は、ポテンシャルパス11を境としてその右側(一方側、図2では下側)に、等しい又は小さい場合は左側(他方側、図2では上側)に、着目ピンから予備線を引き出す。
具体的には、図2において、始点となるピンP1に付した番号は「2」であり、次のピンP2に付した番号は「1」であるから、始点となるピンP1に形成する予備線12は、ポテンシャルパス11を境としてその右側へ発線される。同様に、次のピンP2は、付した番号が「1」であり、次のP3に付した番号が「3」であるから、ピンP2に形成する予備線13は、ポテンシャルパス11を境としてその左側へ発線される。
上記した操作を順次繰り返し、ピンP1〜P6、P8の予備線12〜18の発線方向を、それぞれ確定する。
ここで、予備線の引き出し方向は、ポテンシャルパスを境として逆方向でもよい。また、予備線には、着目したピンに付された番号と同じ番号が設定される。例えば、始点となるピンP1に付した番号は「2」であるため、予備線12は「ポテンシャル2」とする(以上、発線工程)。
そして、ポテンシャルパス並走手段により、発線手段で発線した各予備線12〜18を、ポテンシャルパス11に沿って延線し、ネットごとに、各ネットのピンP1〜P11を線で接続する際に、図3に示すように、線を通過させる経路を決めて、記憶手段に記憶させる。
この方法は、発線した各予備線12〜18をポテンシャルパス11に沿って延長し、その番号に一致する番号が付されたピンに出会えばそのピンに接続する。そして、その先(下流側)に更に、その番号が付されたピンが存在すれば、そのピンに付された予備線を延長して接続し、存在しなければそのピンで終端させる。
このとき、接続するピンに付した番号が、これらのピン間に位置する連続した隣り合うピンにそれぞれ付した番号の間の数であれば、延長している線にこの区間(隣り合うピン間のパス)を通り抜けさせて、即ちポテンシャルパスと線を交差させて、左右を切り替えて延線を続けさせる。
具体的には、図2に示す始点となるピンP1から発したポテンシャル2の予備線12は、2番目のピンP2に付された番号が「1」で、3番目のピンP3に付された番号が「3」であるため、2番目のピンP2と3番目のピンP3の間でポテンシャルパス11を通り抜ける。そして、5番目のピンP5に付された番号が「2」であるため、予備線12をこのピンP5に接続する。
更に、ポテンシャルパス11の下流側端部にも、番号「2」が付されたピンP11があるため、5番目のピンP5の予備線16を延線する。このとき、5番目のピンP5の下流側に隣り合うピンP6に付された番号が「4」であるので、5番目のピンP5の予備線16を、ポテンシャルパス11を境として左側に発線させて並走させ、更に、8〜10番目のピンP8〜P10において、前記したように、延線する方向を左右切り替えた後、11番目のピンP11に接続させて、この配線を完了する。
なお、図4(A)、(B)には、ポテンシャルパスがL字状となった場合について示しているが、この場合についても、上記したように、同じネットのピンに付した番号が、このピン間に位置する連続した隣り合うピンにそれぞれ付した番号の間であれば、この区間のポテンシャルパスと線を交差させる(以上、ポテンシャルパス並走工程)。
更に、配線経路詳細決定手段により、図5に示すように、ポテンシャルパス11を境としてその両側に、ポテンシャルパス11と交差しない平行に配置された複数の幹線(位置決め線の一例)をそれぞれ形成し、記憶手段に記憶させる。
このとき、ポテンシャルパス11を境としてその左側に形成された幹線について、ポテンシャルパス11に近い方からn−1、n−2、・・・、1(本実施の形態では、3、2、1)の数字を順次付す。また、ポテンシャルパス11を境としてその右側に形成された幹線について、ポテンシャルパス11に近い方から2、3、・・・、n(本実施の形態では、2、3、4)の数字を順次付す。
そして、各ネットのピンの接続を、ピンP1〜P11に付した番号1〜4と同じ数字が付された幹線を通過させて行う。これにより、配線は、交差無しの状態が保証されるので、これを配線の経路パターンとし、記憶手段に記憶させる。
なお、図6(A)、(B)には、図4(A)、(B)に示すL字状のポテンシャルパスについて、上記した方法で幹線を形成し、配線の経路パターンを作成した結果を示している。
この場合、ポテンシャルパスがL字状になっているので、幹線もL字状に形成し、しかもポテンシャルパスに対して平行になっている。
このようにして作成したポテンシャルグラフが、配線パターン10と同等となるため、ポテンシャルグラフを配線データとして使用できる。
なお、前記した各工程の操作は、平面画像としてディスプレイ上に現れる画像を確認しながら行う(以上、配線経路詳細決定工程)。
また、配線経路詳細決定工程で得られた配線の経路パターンは、上例に限るものではなく、以下の要件により変更できる。
(a) ポテンシャルパス形成工程で、ピンのポテンシャルを変えることなく、ポテンシャルパスの形状を変更する。
(b) ポテンシャルパス形成工程で、ポテンシャルパスの形状を変えることなく、ピンのポテンシャルを変える。
(c) 配線経路詳細決定手段によって得た配線の経路パターンをポテンシャルパスへ近づける方向へ圧縮する。
(d) (a)〜(c)のいずれか1又は2以上を組み合わせる。
ここで、(a)の具体例を図8(A)、(B)に示す。図8(A)、(B)から明らかなように、ピンのポテンシャルは同じであるが、図8(A)に示すポテンシャルパスの横U字状の構造を、図8(B)に示す逆S字状の構造へ変更することで、結果的に大幅な配線パターンの変更が行われていることがわかる。
また、(b)の具体例としては、図4(A)、(B)に示したように、ポテンシャルパスのL字状の構造を変更することなく、ピンのポテンシャルを変える方法がある。
このような変更を行った後は、前記した発線工程、ポテンシャルパス並走工程、及び配線経路詳細決定工程を順次行い、配線の経路パターンを決定する。
そして、(c)の具体例としては、図6(A)、(B)から図7(A)、(B)への修正がある。図6(A)、(B)に示すように、同じネットのピンを接続する線とポテンシャルパスとの間には、その一部又は全部が使用されていない幹線がある。この場合、配線経路詳細決定工程で同じネットのピンを、図7(A)、(B)に示すように、使用されていない幹線を通過させて接続し、線をポテンシャルパス側へ近づける。
以上の方法により、基板を製造でき、更には、従来のように、実際に配線することなく配線評価ができる。
以上、本発明を、実施の形態を参照して説明してきたが、本発明は何ら上記した実施の形態に記載の構成に限定されるものではなく、特許請求の範囲に記載されている事項の範囲内で考えられるその他の実施の形態や変形例も含むものである。例えば、前記したそれぞれの実施の形態や変形例の一部又は全部を組合せて本発明の基板のネット配線経路決定方法及びこれを用いて製造した基板を構成する場合も本発明の権利範囲に含まれる。
また、前記実施の形態においては、基板のネット配線経路決定方法を、配線位置をはじめから決定した場合について説明したが、例えば、予め作成した基板の配線を変更する場合についても、勿論適用できる。
そして、前記実施の形態においては、ポテンシャルパス並走工程を行った後に、配線経路詳細決定工程を行った場合について説明したが、ポテンシャルパス並走工程と配線経路詳細決定工程とを並行して行ってもよい。
本発明の一実施の形態に係る基板のネット配線経路決定方法におけるポテンシャルパス形成工程の説明図である。 同基板のネット配線経路決定方法における発線工程の説明図である。 同基板のネット配線経路決定方法におけるポテンシャルパス並走工程の説明図である。 (A)、(B)はそれぞれ同基板のネット配線経路決定方法の変形例に係るポテンシャルパス並走工程の説明図である。 同基板のネット配線経路決定方法における配線経路詳細決定工程の説明図である。 (A)、(B)はそれぞれ同基板のネット配線経路決定方法の変形例に係る配線経路詳細決定工程の説明図である。 (A)、(B)はそれぞれ図6(A)、(B)で得られた配線の経路パターンの変更後の説明図である。 (A)、(B)はそれぞれ同基板のネット配線経路決定方法によりポテンシャルパスの形状を変更して得られた配線の経路パターンの説明図である。 (A)〜(C)はそれぞれ従来例に係る一行ピン配線方式の説明図である。 (A)、(B)はそれぞれ従来例に係るタッチアンドクロス方式の説明図である。 同タッチアンドクロス方式を使用して得られた配線の説明図である。
符号の説明
10:配線の経路パターン、11:ポテンシャルパス、12〜18:予備線

Claims (5)

  1. コンピュータのプログラムに、ポテンシャルパス形成手段、発線手段、ポテンシャルパス並走手段、及び配線経路詳細決定手段を備え、平面上に多数配置されたピンを、電気的に接続される複数のピンからなるn個のネットに分け、該各ネットを構成する前記複数のピンを線で接続する際に、該線が前記各ネット間で互いに交差しないように、配線の経路パターンを基板に形成するための基板のネット配線経路決定方法において、
    前記ポテンシャルパス形成手段により、前記ネットごとに、1〜nの中から異なる番号を選択し、該各ネットの前記複数のピンに選択した前記番号を付した後、全ての前記ピンのうちの1つを始点として、該全ピンを一本のパスで繋ぐポテンシャルパス形成工程と、
    前記発線手段により、前記始点となるピンから前記パスに沿って各前記ピンを辿りながら、現在着目しているピンに付した前記番号が、前記パスの下流側に隣り合うピンに付した前記番号より大きい場合は、前記パスを境としてその一方側に予備線を形成し、前記番号と等しい又は小さい場合は、前記パスを境としてその他方側に予備線を形成する発線工程と、
    前記ポテンシャルパス並走手段により、前記各予備線を前記パスに沿って延線し、前記番号が同じピンを前記線で接続する際に、該接続するピンに付した番号が、該ピン間に位置する隣り合うピンにそれぞれ付した番号の間にあれば、この区間の前記パスと前記線を交差させるポテンシャルパス並走工程と、
    前記配線経路詳細決定手段により、前記パスを境として両側に該パスと交差しない複数の位置決め線をそれぞれ形成し、しかも前記パスを境としてその一方側に、該パスに近い方から2〜nの数字を順次付し、その他方側に、該パスに近い方からn−1〜1の数字を順次付して、前記線による接続を、前記番号と同じ前記数字が付された前記位置決め線を介して行い、これを前記配線の経路パターンとする配線経路詳細決定工程とを有することを特徴とする基板のネット配線経路決定方法。
  2. 請求項1記載の基板のネット配線経路決定方法において、前記ポテンシャルパス形成工程で作成する前記パスは、交差がない線であることを特徴とする基板のネット配線経路決定方法。
  3. 請求項1及び2のいずれか1項に記載の基板のネット配線経路決定方法において、前記配線経路詳細決定工程で得られた前記配線の経路パターンを変更する際には、改めて前記ポテンシャルパス形成工程で、前記ネットごとに選択した前記番号、及び前記パスの形状のいずれか一方又は双方を変更し、前記発線工程、前記ポテンシャルパス並走工程、及び前記配線経路詳細決定工程を順次行うことを特徴とする基板のネット配線経路決定方法。
  4. 請求項1及び2のいずれか1項に記載の基板のネット配線経路決定方法において、前記配線経路詳細決定工程で得られた前記配線の経路パターンを変更する際に、前記線と前記パスとの間に、その一部又は全部が使用されていない前記位置決め線がある場合、前記配線経路詳細決定工程で、前記線による接続を前記使用されていない位置決め線を介して行い、前記線を前記パス側へ近づけることを特徴とする基板のネット配線経路決定方法。
  5. 請求項1〜4のいずれか1項に記載の基板のネット配線経路決定方法を用いて製造したことを特徴とする基板。
JP2007199312A 2007-07-31 2007-07-31 基板のネット配線経路決定方法及びこれを用いて製造した基板 Withdrawn JP2009037314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007199312A JP2009037314A (ja) 2007-07-31 2007-07-31 基板のネット配線経路決定方法及びこれを用いて製造した基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007199312A JP2009037314A (ja) 2007-07-31 2007-07-31 基板のネット配線経路決定方法及びこれを用いて製造した基板

Publications (1)

Publication Number Publication Date
JP2009037314A true JP2009037314A (ja) 2009-02-19

Family

ID=40439178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007199312A Withdrawn JP2009037314A (ja) 2007-07-31 2007-07-31 基板のネット配線経路決定方法及びこれを用いて製造した基板

Country Status (1)

Country Link
JP (1) JP2009037314A (ja)

Similar Documents

Publication Publication Date Title
JP5309878B2 (ja) 配線方法、自動配線装置、及びプログラム
US8239813B2 (en) Method and apparatus for balancing signal delay skew
US8510702B2 (en) Interactive routing editor with symbolic and geometric views for integrated circuit layout
Tang et al. A survey on steiner tree construction and global routing for vlsi design
JP2013037451A (ja) レイアウト設計装置、レイアウト設計方法およびレイアウト設計プログラム
CN111914507A (zh) 一种快速单磁通量子rsfq电路的布线方法和装置
CN112149378A (zh) 一种基于拥塞协商的拆线重布方法、设备及可读存储介质
Ozdal Detailed-routing algorithms for dense pin clusters in integrated circuits
JP2009037314A (ja) 基板のネット配線経路決定方法及びこれを用いて製造した基板
US20080244495A1 (en) Method of determining wire pattern on board and board designed by the method
Ackerman et al. On the number of rectangulations of a planar point set
JP5380969B2 (ja) レイアウト設計方法、及び装置
JP6089723B2 (ja) 設計方法、および設計プログラム
US10372864B2 (en) Global routing in circuit design
KR20080028930A (ko) 목적 포인트에 최소거리로 라우팅하는 맨해튼 라우팅
KR102344709B1 (ko) 2차원 비아 필러 구조물들
Moghadam et al. A hierarchical layout generation method for quantum circuits
JP5900540B2 (ja) レイアウト設計方法及びレイアウト設計支援プログラム
JP6745249B2 (ja) ネットワーク設計装置、ネットワーク設計方法およびネットワーク設計処理プログラム
Saha et al. Stitch-avoiding Global Routing for Multiple E-Beam Lithography
Taghavi et al. Routing algorithms: architecture driven rerouting enhancement for FPGAs
JPH0512384A (ja) 自動配線方法
CN117350234A (zh) 总线布线方法及装置、计算装置和存储介质
Saha et al. Stitch-avoiding Detailed Routing for Multiple E-Beam Lithography
JPH06236419A (ja) 配線基板の部品配置検討装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005