JP2009020673A - 測定装置、制御回路、プログラム及び測定方法 - Google Patents

Abstract

【課題】測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる測定装置、制御回路、プログラム及び測定方法を提供する。
【解決手段】測定対象装置が備えるメモリにアクセスする信号を測定する測定装置であって、データを記憶する第１の記憶部と、測定対象装置が備えるメモリにアクセスする信号を測定するデータ測定部と、データ測定部が測定するデータを一時的に記憶する第２の記憶部と、データ測定部が測定するデータに基づいて測定対象装置が備えるメモリのメモリ使用率を計算するメモリ使用率計算部と、メモリ使用率計算部が計算するメモリ使用率が所定の閾値を超えた場合に第２の記憶部が記憶しているデータを第１の記憶部に記録するデータ制御部とを備える。
【選択図】図１

Description

本発明は、測定装置、制御回路、プログラム及び測定方法に関し、特に、測定対象装置が備えるメモリにアクセスする信号を測定する測定装置、制御回路、プログラム及び測定方法に関する。

デジタル情報家電と呼ばれる携帯電話、デジタルＴＶ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｋ）／ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）レコーダなどは、多機能化により処理量が増えるとともに処理シーケンスも複雑化して、全開発期間に占めるソフトウェア開発期間の割合が増大している。
ソフトウェア開発期間の増大はコストの増大につながるため、効率的なソフトウェア開発が求められている。ソフトウェア開発において最も時間を要するのがデバグ作業であり、ソフトウェア開発期間の短縮には、迅速なデバグが欠かせない。
ソフトウェア開発において、不具合を発見しデバグを行うために、ＩＣＥ（Ｉｎｃｉｒｃｕｉｔ Ｅｍｕｌａｔｏｒ（登録商標））を用いて処理タスクをトレース（追跡）する手法がよく使われる。
特許文献１には、ＩＣＥ（登録商標）の一形態として、システムコールの入口と出口、タスクの切り替え処理直前、割り込みの入口と出口で、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：中央演算処理装置）からユーザメモリに書き込まれるデータや書き込まれるアドレスをハードウェアで検出して、トレースデータとして、トレースメモリに書き込むタスクトレース装置が記載されている。
特許第３１３８６５８号公報

デジタルＴＶなどのデジタル映像を扱うデジタル装置では、デジタルビデオ信号やデジタルオーディオ信号を、表示したり出力できる状態までデコードしたりするためのモジュールが、一個乃至複数個用意されている。このモジュールは、デジタル装置を制御するＣＰＵにより、処理の開始や停止の指示はされるが、一度処理を開始すると、ＣＰＵとは独立して動作し続ける。
デコード処理では、ユーザメモリに対する相当数のメモリアクセスが生じる。また、近年のデジタルＴＶは多機能化しており、複数のＴＶ向けコンテンツのデコードを同時に行うことも稀ではない。そして、メモリアクセスはコンテンツ数に応じて増大する。
更に、同時に表示するメニュー画面や、ＯＳＤ（Ｏｎ Ｓｃｒｅｅｎ Ｄｉｓｐｌａｙ：オンスクリーンディスプレイ）画面や、関連情報を表示するｗｅｂ画面などを、ＣＰＵがデコードと並行して作成する。

ＣＰＵによる画面作成にも、ユーザメモリに対する相当数のメモリアクセスが生じる。すなわち、ひとつのユーザメモリに対して、ＣＰＵを含む複数のバスマスタであるモジュールが、同時に、相当数のアクセスを試みることになる。
このように、複数の処理が同時に行われると、メモリアクセスが集中することによるアクセス待ちが生じ、モジュールの処理が滞ることがある。
例えば、デジタルＴＶにおいて、ビデオデコード処理で処理が滞ると、表示されている画像に乱れが生じる不具合が発生する。
しかし、画像が乱れる不具合は、コンテンツが元々そのようになっている可能性もあり、即座に不具合であるとは断定できない。特に、メニュー画面のように画面の一部だけが書き換わるコンテンツでは更に判りづらい。

もし、この画像の乱れが不具合だとするとデコード処理で不具合が起きている可能性が高いが、デコード処理の不具合だとすると、原因はメモリアクセスが集中していることかもしれないし、デコードされるストリームのデータ化けかもしれない。
原因が、メモリアクセスが集中していることにあるなら、メモリアクセスを調停するアービタ設定を適切にする必要がある。一方、原因が、デコードされるストリームのデータ化けにあるなら、チューナ周りを重点的に調べる必要がある。
通常は、ビデオデコード処理を担当するモジュールが、デジタルＴＶを制御するＣＰＵに対して割り込みをかけると同時に、モジュールのレジスタに割り込み要因を記録し、ＣＰＵが、プログラムにより割り込みがマスクされていなければ割り込み処理により現在のタスクを止めて、割り込み要因レジスタを読み出す仕組みが用意されていて、デコーダで不具合があったと断定できる。

ここで、アービタ設定を変えて不具合を回避しようとすると、不具合が起きたときに並行して処理をしているＣＰＵや他のモジュールの処理状態を知る必要がある。
ＣＰＵの処理フローはＩＣＥ（登録商標）のようなトレース装置で収集されたトレースデータを分析すれば予測がつくが、ＣＰＵとは独立に並行して動いている他のモジュールで行われている処理の状態は不明である。
従って、基本的に全てのモジュールの動きをトレースする必要がある。ＩＣＥ（登録商標）を用いて、全てのモジュールに対してトレースしたい信号を出力させてトレースデータとして記録する方法が考えられるが、通常、集積回路としてひとつのパッケージに入っているＣＰＵや他のモジュール全てからトレース用の信号線（当然この信号線も複数となる）を出すのはあまり現実的ではない。

特許文献１のトレース装置のようにメモリバスをトレース用に用いる手法が現実的である。特にデジタル装置ではＣＰＵや、ビデオデコード処理モジュールや音声デコードモジュールといった集積回路内に搭載されているモジュールがアクセスするメモリ領域（メモリマップ）が固定されている場合が多く、トレースされたメモリアクセスをモジュールと関連付けるのは比較的容易である。

特許文献１ではトレースデータを記録するのみであるが、ビデオデコード処理のようにほとんどの処理をハードウェアで処理している場合では、ビデオデコード処理で起こるメモリアクセスの大半は処理データの一時記憶等のアクセスであり、処理を制御する信号はとても少なく、処理を制御する信号を記録するだけではＣＰＵ以外のどのモジュールによるメモリアクセスが原因で生じた不具合かを知るには不十分である。そのため、可能な限り全てのメモリアクセスを記録するべきである。ただし、これではトレースメモリを無駄に使用してしまうことになるので、不具合原因が特定できる部分だけ記録されるようにする必要がある。
また、ＣＰＵが他のモジュールで不具合が生じたことを知る瞬間のメモリアクセス状況が、不具合を生じさせる原因となった時のメモリアクセス状況とは違う場合がしばしばある。

ビデオデコード処理を例にとると、メモリアクセスが集中したために処理がアクセス待ちになっても、デコード処理のリアルタイム性が確保されているかを調べるタイミングにならないと、ビデオデコード処理を行っているモジュールは不具合が発生したとは判定しないので、割り込みが発生するまでには、ほぼ１フレーム程度の遅延が生じることになる。なお、一般的なビデオコンテンツでは１フレームは１／６０秒（１６．７ｍｓ）である。
前述したビデオデコード処理では、遅延時間は１フレーム（１６．７ｍｓ）であるが、同じビデオデコード処理を行う他のモジュールでは、実装や設計の違いから、割り込みが発生するまでの遅延が数フレームに亘る可能性もある。
すなわち、モジュールからの割り込みがかかった時点より十数ｍｓから数十ｍｓ程度前のメモリアクセスを記録する必要がある。

一方で、ＣＰＵへ他のモジュールからかかる割り込みは、不具合によるエラー発生時だけではなく、例えば、ＣＰＵが各モジュールの現在の状態を把握するためのものであったり、各モジュールに入力された信号に関する情報を伝えるものであったりするので、割り込みがかかったからといって、常にメモリアクセスを記録する必要はない。割り込みがエラー発生によるものであるかどうかは、割り込み要因レジスタを確認すればわかるので、レジスタの内容がエラー発生を示すものであった時のみメモリアクセスを記録すれば良い。
すなわち、ＣＰＵ以外にバスマスタとなる複数のモジュールを有するデジタル情報装置における不具合時の原因追求と原因修正作業では、任意の割り込みで生じるタスク切り替えの軌跡のようなＣＰＵの処理フローをトレースするためのデータだけではなく、ＣＰＵ以外のモジュールからメモリにアクセスされるデータをも記録しておき分析できることが求められる。また、トレースメモリが無限に提供される訳ではないので、記録するデータは必要最小限の範囲に収めることも求められる。

本発明は、上記事情に鑑みてなされたものであり、その目的は、測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる測定装置、制御回路、プログラム及び測定方法を提供することにある。

（１） 本発明は、上記課題を解決するためになされたもので、本発明の一態様による測定装置は、測定対象装置が備えるメモリにアクセスする信号を測定する測定装置であって、データを記憶する第１の記憶部と、前記測定対象装置が備えるメモリにアクセスする信号を測定するデータ測定部と、前記データ測定部が測定する信号を一時的に記憶する第２の記憶部と、前記データ測定部が測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算するメモリ使用率計算部と、前記メモリ使用率計算部が計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録するデータ制御部とを備える。さらに、メモリ使用率が所定の閾値を超えたタイミングを含む任意の範囲のデータに限って、前記第１の記憶部に記録することが望ましい。
本発明では、測定対象装置が備えるメモリのメモリ使用率が所定の閾値を超えた場合にのみ、第２の記憶部が一時的に記憶しているデータを第１の記憶部にデータ制御部が記録するようにした。よって、測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中してメモリ使用率が所定の閾値を超えた場合のデータを利用者が解析することができる。

（２） また、本発明の一態様による測定装置は、前記測定対象装置が備えるメモリにアクセスする信号の前記第２の記憶部への記録の開始を指示する第１の信号とその記録の終了を指示する第２の信号の入力を受け付ける入力部を更に備え、前記データ制御部は、前記第１の信号を受け付けた時刻から前記第２の信号を受け付けた時刻までの時間に前記メモリ使用率が所定の閾値を超えた場合に、前記第２の記憶部に記録されているデータを前記第１の記憶部に記録する。
本発明では、第１の信号を入力してから第２の信号を入力するまでの時間にデータ測定部が測定したデータを、その時間中にメモリ使用率が所定の閾値を越えた場合にのみ、第２の記憶部が一時的に記憶しているデータを第１の記憶部にデータ制御部が記録するようにした。よって、第１の信号及び第２の信号を測定装置に利用者が入力することによって、利用者が希望する時間帯のデータであって、メモリ使用率が所定の閾値を超えた時間帯のデータを利用者が解析することができる。

（３） また、本発明の一態様による測定装置は、前記第１の信号は、前記メモリにアクセスするプロセッサに割り込みが発生したことを通知する割込信号であり、前記第２の信号は、前記測定対象装置で所定の理由により割り込みが発生したことを通知する通知信号である。
本発明では、測定対象装置から測定装置に割込信号が入力されてから通知信号が入力されるまでの時間にデータ測定部が測定したデータを、その時間中にメモリ使用率が所定の閾値を越えた場合にのみ、第２の記憶部が一時的に記憶しているデータを第１の記憶部にデータ制御部が記録するようにした。よって、測定対象装置が測定装置に割込信号を出力してから通知信号を出力するまでの時間帯のデータであって、メモリ使用率が所定の閾値を超えた時間帯のデータを利用者が解析することができる。

（４） また、本発明の一態様による測定装置の前記データ制御部は、前記第２の記憶部が記憶しているデータと前記メモリ使用率計算部が計算するメモリ使用率とを対応付けて前記第１の記憶部に記録する。
本発明では、メモリ使用率が所定の閾値を超えた場合に、第２の記憶部が一時的に記憶しているデータに対応付けてメモリ使用率も第１の記憶部にデータ制御部が記録するようにしたので、メモリに対してどのようなアクセスがあった場合に、メモリ使用率がどのように変化したのかについて、利用者が解析することができる。

（５） また、本発明の一態様による測定装置は、前記データ制御部が前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録した場合に、前記測定対象装置の処理状態の出力を要求する出力要求信号を前記測定対象装置に出力する出力部を備え、前記データ制御部は、前記測定対象装置から出力される前記処理状態のデータを前記第１の記憶部に記録したデータに対応付けて記録する。
本発明では、第１の記憶部にデータを記録する際に、測定対象装置の処理状態も記録するようにしたので、メモリに対してどのようなデータのアクセスがあった場合に、測定対象装置がどのような処理状態にあったのかについて、利用者が解析することができる。

（６） また、本発明の一態様による制御回路は、測定対象装置が備えるメモリにアクセスする制御回路であって、前記制御回路内のプロセッサに割り込みをかける割込部と、前記割込部が割り込みをかけた場合に割り込みの発生を通知する割込信号を、前記メモリにアクセスする信号を測定する測定装置に出力する割込信号出力部とを備える。

（７） また、本発明の一態様による制御回路の前記割込信号出力部は、前記割込部による割り込みが所定の理由によって発生した場合にその理由を通知する通知信号を前記測定装置に出力する。

（８） また、本発明の一態様によるプログラムは、データを記憶する第１の記憶部と、データを一時的に記憶する第２の記憶部とを備え、測定対象装置が備えるメモリにアクセスする信号を測定する測定装置のコンピュータに、前記測定対象装置が備えるメモリにアクセスする信号を測定する第１のステップと、前記第１のステップで測定するデータを一時的に前記第２の記憶部に記録する第２のステップと、前記第１のステップで測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算する第３のステップと、前記第３のステップで計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録する第４のステップとを実行させる。

（９） また、本発明の一態様による測定方法は、データを記憶する第１の記憶部と、データを一時的に記憶する第２の記憶部とを備え、測定対象装置が備えるメモリにアクセスする信号を測定する測定装置を用いた測定方法であって、前記測定対象装置が備えるメモリにアクセスする信号を測定する第１のステップと、前記第１のステップで測定するデータを一時的に前記第２の記憶部に記録する第２のステップと、前記第１のステップで測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算する第３のステップと、前記第３のステップで計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録する第４のステップとを実行する。

本発明の測定装置、制御回路、プログラム及び測定方法によれば、測定装置が多量のデータを記憶することなく、測定対象装置が備えるメモリにアクセスが集中した場合のデータを解析することができる。

以下、図面を参照し、本発明の各実施形態について説明する。始めに、本発明の第１の実施形態について説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態による測定システムの概略構成図である。この測定システムは、測定装置１ａと測定対象装置２ａとを備えている。
図１に示すように、測定装置１ａは、プローブ１１、データ収集部１２（データ測定部とも称する）、トレースメモリ１３、トレースメモリ管理部１４（データ制御部、入力部、出力部とも称する）、比率計測部１５（メモリ使用率計算部とも称する）を備えている。測定装置１ａは、集積回路２１、メモリバス２２、メモリ２３を備える測定対象装置２ａの状態をトレースする。

データ収集部１２は、測定対象装置２ａが備えるメモリ２３に集積回路２１がアクセスする信号（メモリアクセス信号）を、プローブ１１を介して測定する。
トレースメモリ１３は、トレースデータを記憶するメモリであり、一時記憶領域１３１（第２の記憶部とも称する）と永続的記憶領域１３２（第１の記憶部とも称する）とを備えている。一時記憶領域１３１と永続的記憶領域１３２には、トレースメモリ１３の異なるメモリアドレスが割り当てられている。
一時記憶領域１３１は、データ収集部１２がプローブ１１を介して測定するトレースデータを一時的に記憶する。一時記憶領域１３１に新しいトレースデータが書き込まれると、一時記憶領域１３１が溢れないように、一時記憶領域１３１に記録されている古いトレースデータから順に消去される。
永続的記憶領域１３２は、トレースメモリ管理部１４の制御に基づいて、一時記憶領域１３１に記録されているトレースデータを記憶する。なお、永続的記憶領域１３２とは、ユーザが上書きや削除をしない限り、記録されているトレースデータが変更されない記憶領域をいう。

トレースメモリ管理部１４は、比率計測部１５が計算するメモリ使用率が所定の閾値（例えば、９０％）を超えた場合に、一時記憶領域１３１が記憶しているトレースデータを永続的記憶領域１３２に記録する。この一時記憶領域１３１に記録されるトレースデータは、後述するデータ収集部１２内で、メモリアクセス信号とメモリアクセス信号をトレースに必要な処理または加工を施したデータの全部または一部である。
また、トレースメモリ管理部１４は、測定対象装置２ａが備えるメモリ２３にアクセスするメモリアクセス信号から得られるトレースデータの一時記憶領域１３１への記録の開始を指示する開始信号（第１の信号とも称する）と、その記録の終了を指示する記録保持信号（第２の信号とも称する）の入力を受け付ける。
また、トレースメモリ管理部１４は、一時記憶領域１３１が記憶しているトレースデータと、比率計測部１５が計算するメモリ使用率とを対応付けて永続的記憶領域１３２に記録する。
比率計測部１５は、データ収集部１２で検知したメモリアクセス信号に基づいて、測定対象装置２ａが備えるメモリ２３のメモリ使用率を計算する。

測定対象装置２ａは、デジタル情報装置であり、集積回路２１によりデジタル情報装置として必要な主要機能が処理される。例えば、デジタル情報装置がデジタルＴＶである場合は、集積回路２１では、チューナやネットワークから得られる符号化された映像信号（一般的には、ＭＰＥＧ２（Ｍｏｖｉｎｇ Ｐｉｃｔｕｒｅ Ｅｘｐｅｒｔｓ Ｇｒｏｕｐ ｐｈａｓｅ ２）またはＨ．２６４／ＡＶＣで符号化された映像ストリームデータを含むＭＰＥＧ２−ＴＳストリーム）をデコードし、ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）変換などの画像品質を高める各種処理を行った後にメニュー画面やＯＳＤ画面との合成を行い表示画面のデータとして出力する一方で、デジタルＴＶ全体の各種動作制御を行う。なお、Ｈ．２６４／ＡＶＣは、ＩＴＵ（国際電気通信連合）によって勧告された、動画データの圧縮符号化方式の標準の一つである。

また、集積回路２１内で行われる処理は、メモリ２３に記録され、又は、メモリ２３を介して集積回路２１内で行われる各種処理間でデータのやり取りが行われる。メモリ２３としては、ＤＲＡＭなどが用いられる。
集積回路２１とメモリ２３との間は、メモリバス２２で接続されているため、集積回路２１内で行われる処理は、メモリバス２２のメモリアクセス信号を測定することで推定できる。
メモリバス２２のメモリアクセス信号は、クロック、チップセレクト（ＣＳ：Ｃｈｉｐ Ｓｅｌｅｃｔ）、アドレス、メモリ２３に対するリードデータやメモリ２３へのライトデータ、メモリ２３に対し主にリードかライトかを指示するコマンドなどメモリにアクセスするために必要な信号であり、集積回路２１が行う処理の内容や手順と、その処理でメモリ２３のどのアドレスにアクセスされるのか、その時のコマンドがリードなのかライトなのかという情報と、実際のメモリバス２２を流れるメモリアクセス信号とを比較することで、集積回路２１でどのような処理が行われているかを知ることが可能となる。

集積回路２１は、測定対象装置２ａで必要となる処理や制御を行うので、メモリバス２２のメモリアクセス信号を測定することにより測定対象装置２ａの処理状態を検出することが可能となる。
従って、測定装置１ａは、集積回路２１とメモリ２３を接続するメモリバス２２にプローブ１１を接続して、メモリバス２２のメモリアクセス信号を入力データ信号として得ることで、測定対象装置２ａの処理状態を検出することが可能となる。
プローブ１１より入力されるデータ信号は、データ収集部１２で、クロック、ＣＳ、アドレス、データ、コマンドが検知される。

データ収集部１２で検知されたメモリアクセス信号は、データ収集部１２内で、トレースに必要な処理または加工を施し、トレースデータとしてトレースメモリ１３へ書込まれる。また、トレース装置の使用者の判断で、データ収集部１２で検知された、クロック、ＣＳ、アドレス、データ、コマンドがそのまま書き込まれる場合もある。
トレースに必要な処理または加工とは、メモリアクセスプロトコルに沿ってデコードを行ったり、デコードの結果得られたアドレスを予め作成されているテーブルと比較するなどしてメモリアクセスにおけるアドレス（物理アドレス）とソフトウェアが理解しているアドレス（論理アドレス）との対応を行ったり、前記アドレスとコマンドとの対比から検知されたデータの持つ意味（どのモジュールからのライトか、など）を判定してトレースすべきか否かといった取捨選択をしたり、特定の意味を持つデータの個数をカウントするような量的な分析、時間変化やタイミングによる分析、出現頻度や分布を見るような統計的な分析、といったことをすることであり、トレース装置の使用目的に沿った仕組みが用意されていれば良い。

ここで、前者に関して補足すると、デジタルＴＶのようなデジタル家電の主要な集積回路では、集積回路内部のモジュール毎やビデオデコード処理・デコード後の後処理といった処理毎のようにある特定できる単位でメモリマップが固定的に使用されていることから、アドレスからそのデータ処理が、なぜ使用されているのか、又は、何に使用されているかがわかり、また、メモリアクセスのプロトコルからメモリコマンドの持つ意味を知ることができることから、検知されたデータの持つ意味を判定することが可能となる。
トレースメモリ管理部１４では、トレースデータが書込まれたトレースメモリ１３のアドレス管理や、記録されたトレースデータを保持し続けるか削除可能かなど、トレースメモリ１３に対する管理が行われる。
また、トレースデータを保持し続けるか削除可能かなどの判定のために、トレースメモリ管理部１４には、開始信号と記録保持信号の２つの信号が、測定装置１ａの外部より入力される。

図２は、本発明の第１の実施形態による測定装置１ａの比率計測部１５の構成を示す概略ブロック図である。プローブ１１を経てデータ収集部１２で得られたバス２２のメモリアクセス信号から、クロックＣＬＫとチップセレクトＣＳが入力される。Ｍビットカウント部３１では、入力されたチップセレクトＣＳがアクティブのときのクロック数をクロックＣＬＫのタイミングに基づいてカウントする。同時に、Ｎビットカウント部３３ではクロックＣＬＫのタイミングに基づいてクロック数をカウントし、カウントが所定値に達した時点でキャリー信号を出力する。右シフト部３２は、Ｎビットカウント部３３よりキャリー信号が入力されると、Ｍビットカウント部３１の出力を保持し、Ｎビットだけ右シフトする。右シフト部３２の出力は、クロックが２^Ｎ個計数される毎に、その間にアクティブとなったチップセレクトＣＳのクロック数の割合、すなわち、チップセレクトＣＳがアクティブとなっていた時間の割合を出力する。

なお、チップセレクトＣＳは、メモリ２３へのアクセスによりバス２２が使用されているときにアクティブとなることから、右シフト部３２の出力は、クロック周期の２^Ｎ倍に相当する時間内でのバス２２の使用率（メモリ使用率とも称する）となる。なお、シフト量を、Ｎ−１０ビットとすることで使用率を近似された千分率で出力することも可能であるし、Ｎ−７ビットのシフトで百分率相当とみなして出力しても構わない。このシフト量は、後述する標準使用限度の設定がし易い値とオーダーを合わせておけば良い。

右シフト部３２の出力は、比較部３４で、標準使用限度（所定の閾値とも称する）として設定された値と比較され、標準使用限度を超えていた場合にアクティブ状態を出力する。比較部３４の出力は、フリップフロップ３６の一方の入力端子に入力される。また、フリップフロップ３６の他方の入力端子には、トレースメモリ管理部１４に開始信号が入力されてから所定の時間（ＴＥ−ＴＲ）が経過するたびに解除信号が入力される。
フリップフロップ３６の出力端子からの出力を超過使用フラグと呼ぶ。また、Ｎビットカウント部３３の出力を契機に、超過出力使用フラグがトレースメモリ管理部１４で認識されるだけの時間余裕を持って、リセット部３５が比較部３４をリセットする。一方でＭビットカウント部３１は、Ｎビットカウント部３３の出力によって即座にリセットされる。

ＭやＮは、メモリ２３のデータ転送速度と、使用率を測定したい時間との関係で決めれば良い。例えば、メモリ２３がＤＤＲ２−８００（クロック周波数４００ＭＨｚ、転送速度８００ＭＴ／ｓ（Ｍｅｇａ ｔｒａｎｓｆｅｒ ｐｅｒ ｓｅｃｏｎｄ））であった場合、Ｎ＝２２ビットのときに約１０．５ｍｓ間隔で、Ｎ＝２５ビットのときに約８３．９ｍｓ間隔で、使用量が測定できる。

測定対象装置２ａに搭載されている集積回路２１内のプロセッサの処理タイマの間隔が１０ｍｓであればＮ＝２２ビットやＮ＝２１ビット（＝約５．２ｍｓ間隔）を選択すれば、ほぼプロセッサで処理されているタスクと関連付けてトレースデータの解析が可能となる。
以上の説明において、比率計測部１５の本質はメモリの使用時間比率を計測することである。そのため、ここで説明した構成に限定されるものではない。例えば、ＤＤＲ２を対象とする場合、クロックの上り下りの両エッジでデータを転送することを踏まえて、Ｍビットカウント部３１とＮビットカウント部３３をクロックＣＬＫの両エッジでカウントするものとしても良いし、右シフト部３２をＭビットカウント部３１の出力をＮビットカウント部３３のカウントされた値（キャリー信号ではない）で除算する除算器で構成しても良いし、リセット部３５で生成するリセット信号はＮビットカウント部３３のキャリー信号に影響を受けない任意のタイミングとしても良い。
また、チップセレクトＣＳについても、バス使用率を測定するための信号として利用できる他の信号に置き換えても良い。例えば、ＤＤＲメモリでデータと共に流れるデータストローブ信号（クロックと同じ周期の信号）をカウンタ３１の入力とクロックにすることで、バス上をデータが流れている時間だけをカウントすることが可能となる。

また、標準使用限度は、測定対象装置２ａのメモリバスの最大転送量の９０％や９５％、９９％という具合に、測定装置１ａの使用者の使用状況に合わせて設定されれば良く、設定は適宜動的に設定されても、予め決められた値に固定されていても良い。なお、本実施形態では、標準使用限度が、測定対象装置２ａのメモリバスの最大転送量の９０％である場合について説明する。

図３（ａ）〜図３（ｈ）は、本発明の第１の実施形態による測定装置１ａの処理を説明するための図である。図３（ａ）〜図３（ｈ）において、横軸は時間を示している。
測定装置１ａのプローブ１１を経てデータ収集部１２で取得されたトレースデータは、一時的にトレースメモリ１３に書き込まれる。このとき、トレースメモリ１３内では一時的に書き込まれる領域（一時記憶領域１３１）がリングバッファを形成しており、リングバッファの領域分だけデータが順次書き込まれていく。この様子は、図３（ａ）に示すようになる。

なお、図３（ａ）〜図３（ｅ）は、あるタイミングにおいてトレースメモリ１３に書き込まれているトレースデータおよびトレースデータの記録種別を表している。また、トレースメモリ管理部１４は、リングバッファ領域（一時記憶領域１３１）やトレースデータが書き込まれている領域（永続的記憶領域１３２）のアドレス管理だけではなく、リングバッファ内に書き込まれているトレースデータの記録種別も管理している。図３（ａ）におけるトレースデータの記録種別は一時記憶、すなわち、リングバッファに一時記憶されている状態であり、図３（ａ）〜図３（ｅ）における白抜き部分がこの状態に相当する。

時間ｔ＝ＴＲでトレースメモリ管理部１４に開始信号が入力されると、図３（ｂ）に示すように、ＴＲより一定時間前のｔ＝ＴＳ時点に相当する一時記憶されたトレースデータより新しいトレースデータ（ＴＳ≦ｔ≦ＴＲに一時記憶されたトレースデータ）の記録種別は、記録候補となる。また、ｔ＝ＴＲ以降に書き込まれるトレースデータは全て記録候補である。

このとき、同時に、ｔ＝ＴＲから一定時間後を測定区間終了時間ＴＥとして設定する。ＴＲ−ＴＳとＴＥ−ＴＲは同じ時間間隔である必要はなく、測定装置１ａの使用者に最適な値であれば良い。ＴＲ−ＴＳやＴＥ−ＴＲは、任意に、又は、固定的に設定される。
時間ｔ≦ＴＥの範囲で、トレースメモリ管理部１４に記録保持信号が入力されると、トレースメモリ管理部１４は、ｔ＝ＴＳ以降のトレースデータの記録種別を記録保持とする。記録種別が記録保持となったトレースデータは、ユーザの意思抜きで上書きや削除されることがないデータとして扱われ、永続的記憶領域１３２にコピーされる。

トレースデータ管理部１４は、記録種別が記録保持となった領域を永続的記憶領域１３２とし、前記領域に相当する分量のトレースメモリ１３内の他の領域を新たにリングバッファ領域（一時記憶領域１３１）として割り当てるか、又は、記録種別が記録保持となったトレースデータを他の記録領域（永続的記憶領域１３２）にコピーするか、または、その他の方法で、明確な指示がない限り他のデータが上書きされたり削除されたりしないようにメモリ１３へのアクセスを管理する。

一方、ｔ≦ＴＥの範囲内で記録保持信号が入力されず、ｔ＝ＴＥとなってしまった場合、トレースメモリ管理部１４は、記録種別を開始信号入力前の一時記憶の状態に戻す。図３（ｄ）はｔ＝ＴＥの時の様子であり、ＴＳ≦ｔ≦ＴＥの範囲のトレースデータの記録種別が記録候補であるが、ｔ＝ＴＥを超えたｔ＞ＴＥのときには、図３（ｅ）に示すように、トレースデータの記録種別は初期状態に戻ることになる。

以上がトレースメモリ管理部１４の基本動作であるが、トレースメモリ管理部１４によるトレースデータの記録制御は、開始信号や記録保持信号だけでなく、以下に説明する比率計測部１５を用いてバス２２の状態をも勘案した制御としても良い。

図３（ｆ）は、比率計測部１５の右シフト部３２（図２参照）から出力されるメモリ使用率の一例を示している。図３（ｆ）では、メモリ使用率が時間の経過とともに、・・・、８０、７５、６０、７３、８５、８７、９３、８６、８３、８５、９５、８０、７５、６０、５５、６０、７０、・・・と変化している。この数字は説明のために便宜的にメモリ使用率を百分率で表した数字で書いてあるにすぎず、実際に右シフト部３２から出力される数値ではない。例えば、前記した８０という数値はメモリ使用率が８０％であることを意図しているが、Ｎビットカウント部３３が２１ビットであれば、使用率８０％に相当する値は１６進数表記で１９９９９Ａよりやや少ない値であり、同様に７０％に相当する値は１８００００であり、また９０％に相当する値は１ＣＣＣＣＤよりやや少ない値（いずれも１６進数表記）である。これらの値はＮを何ビットにするかで変るので、ここでは百分率で表した数字を用いて説明する。
図３（ｇ）は、比率計測部１５の比較器３４（図２参照）から出力される信号の一例を示している。比較器３４は、メモリ使用率が標準使用限度（ここでは、９０％）を超えた場合に、パルスを出力する。
図３（ｈ）は、比率計測部１５のフリップフロップ３６（図２参照）から出力される超過使用フラグの一例を示している。比較計測部１５は、メモリ使用率が標準使用限度を超えた時刻から、記録保持信号ＴＳが入力されるまでの間、超過使用フラグがアクティブであることを示す信号を出力する。

図２の比率計測部１５では、データ収集部１２が収集したトレースデータから、プローブ１１を当てているバス２２の混み具合を推測する。バス２２の混み具合が、測定装置１ａで、標準使用限度として、任意にまたは固定的にまたは動的に設定された閾値を超えたことをトレースメモリ管理部１４に出力し、トレースメモリ管理部１４では、標準使用限度を超えていた場合のみトレースメモリ１３に書込まれるトレースデータを保持するなどの処理を行う。

図４は、本発明の第１の実施形態による測定装置１ａの処理を示すフローチャートである。始めに、プローブ１１をバス２２にセットして、測定装置１ａの動作を開始する（ステップＳ１０１）。
トレースメモリ管理部１４は、トレースメモリ管理部１４に開始信号が入力されたか否かについて判定する（ステップＳ１０２）。開始信号が入力されていない場合はステップＳ１０２で「ＮＯ」とトレースメモリ管理部１４が判定し、トレースデータを記録種別が一時記憶のデータとして、トレースメモリ１３のリングバッファ領域に記録する（ステップＳ１０９）。そして、トレースメモリ管理部１４に開始信号が入力されるまでステップＳ１０２とステップＳ１０９の処理を繰り返す。

ステップＳ１０２で開始信号が入力された場合には、トレースメモリ管理部１４はステップＳ１０２で「ＹＥＳ」と判定し、ｔ≧ＴＳに取得したトレースデータの記録種別を記録候補にして、現在の時間が測定区間終了時間ＴＥか否かについて判定する（ステップＳ１０４）。この時点におけるトレースデータの様子は図３（ｂ）である。

現在の時間が測定区間終了時間ＴＥではない場合には、トレースメモリ管理部１４は、ステップＳ１０４で「ＮＯ」と判定し、記録保持信号が入力されたか否かについて判定する（ステップＳ１０６）。
記録保持信号が入力されていない場合には、トレースメモリ管理部１４はステップＳ１０６で「ＮＯ」と判定し、ステップＳ１０３へ戻り、トレースデータの記録種別を記録候補として順次トレースメモリ１３に記録する。

測定区間終了時間ＴＥでもなく、記録保持信号も入力されない場合には、ステップＳ１０３、ステップＳ１０４、ステップＳ１０６の処理を繰り返す。現在の時間が測定区間終了時間ＴＥとなると、トレースメモリ管理部１４は、ステップＳ１０４で「ＹＥＳ」と判定し、記録種別が記録候補として扱っていたトレースデータの記録種別を全て一時記憶の状態に戻し（ステップＳ１０５）、ステップＳ１０２とステップＳ１０９の処理を繰り返す。このときの様子は、図３（ｄ）に相当し、ステップＳ１０２とステップＳ１０９の処理を繰り返している状態は、図３（ｅ）に相当する。

また、ステップＳ１０３、ステップＳ１０４、ステップＳ１０６の処理を繰り返しているときに、記録保持信号が入力された場合は、トレースメモリ管理部１４はステップＳ１０６で「ＹＥＳ」と判定し、比率計測部１５の出力である超過使用フラグがアクティブであるか否かについて判定する（ステップＳ１０７）。
超過使用フラグがアクティブの場合には、トレースメモリ管理部１４はステップＳ１０７で「ＹＥＳ」と判定し、ｔ＝ＴＳ以降ここまでの記録種別が記録候補となっている全てのトレースデータの記録種別を記録保持として、ユーザの意思抜きで上書きや削除されることがないデータとして扱う（ステップＳ１０８）。このときの様子は、図３（ｃ）である。

ステップＳ１０５、ステップＳ１０８のいずれの処理であっても、測定の一連の処理が終了する最後の処理であり、ステップＳ１０８の処理が終わった後に、再びステップＳ１０２とステップＳ１０９の処理を繰り返すのは、ステップＳ１０５の処理後と同じである。
また、ステップＳ１０５、ステップＳ１０８の処理が終わった後にステップＳ１０２へ戻るのは一例であり、一度でも開始信号が入力された場合には、記録を止めることをユーザが望めば、ステップＳ１０５、ステップＳ１０８の処理を終了した後に、この処理フローを終了しても良い。

図５は、本発明の第１の実施形態による測定対象装置２ａ（図１）の集積回路２１（制御回路とも称する）の構成を示すブロック図である。図５に示すように、測定装置に最適な測定対象装置となる集積回路２１は、プロセッサ４２、バスマスタとなりうる複数のモジュール４１１、４１２（割込部とも称する）、Ｉ／Ｏ回路４６が、バス４３を介して接続されている。
バス４３は、メモリバス２２を介して、集積回路２１の外部に設けられるメモリ２３と接続される。また、Ｉ／Ｏ回路４６は、Ｉ／Ｏ端子４７で、集積回路２１の外部装置と接続される。

一般的に、この構成で表される集積回路２１は、モジュール４１１及びモジュール４１２は、それぞれ図示しないレジスタを備えており、前記レジスタを介して制御情報の受け渡しを行い、処理したデータの受け渡しはバス４３、メモリバス２２を経たメモリ２３を介して行うことになる。
モジュール４１１及びモジュール４１２のそれぞれとプロセッサ４２との間のやり取りも同様である。また、モジュール４１１やモジュール４１２、プロセッサ４２の処理途中データも必要に応じてメモリ２３に一時的に記録され、必要になった場合に読み出される。

このような集積回路２１の代表的なものとしてデジタルＴＶ用チップが挙げられ、放送波から復調されたＭＰＥＧ２−ＴＳ信号から分離された画像ストリーム信号をデコードして画像信号を作るモジュールや、同様にＭＰＥＧ２−ＴＳ信号から分離された音声ストリーム信号をデコードしてオーディオ信号を作るモジュールなどが、集積回路２１のモジュール４１１やモジュール４１２に相当する。
なお、図５では、集積回路２１が２つのモジュール４１１、４１２を備えている場合を示しているが、これに限定されるものではなく、集積回路２１に３つ以上のモジュールを設けるようにしても良い。

プロセッサ４２は、集積回路２１の全体の動作管理も行っており、Ｉ／Ｏ端子４７を介して入出力された信号のプロトコル処理はＩ／Ｏ回路４６が行うが、Ｉ／Ｏ回路４６がＩ／Ｏ端子４７を介して送受信するデータは、基本的にプロセッサ４２が管理する。
Ｉ／Ｏ回路４６及びＩ／Ｏ端子４７の良く知られた例としては、ＪＴＡＧ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ）やＩ２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などのシリアルポートやＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔｓ Ｉｎｔｅｒｃｏｎｎｅｃｔ）のようなバス（パラレルポート）がある。

また、モジュール４１１及びモジュール４１２からはプロセッサ４２へ割り込み信号線が接続されていて、更にそれぞれの割り込み信号線はＯＲ回路４４で論理和が取られ、割込出力端子４５（割込信号出力部とも称する）によって、集積回路２１の外部へ出力される。
割り込み信号線は、モジュール４１１やモジュール４１２からプロセッサ４２へ、処理の状態（待機、処理中の内容など）や処理状態の変化（開始、終了、状態変更など）を通知する場合にプロセッサ４２（正確にはプロセッサ４２上で動作しているソフトウェア）に対して割り込みをかけるためのものである。
モジュール４１１の処理の途中で不具合が生じたら、モジュール４１１は、不具合が生じたことをプロセッサ４２へ割り込みをかけることで報せ、同時に、モジュール４１１が備えるレジスタに割り込み要因（割り込みの理由）を書き込む。

割り込みを受けたプロセッサ４２は、バス４３を介してモジュール４１１内のレジスタを読みに行き、割り込み要因が不具合であれば、稼働中の処理を一時中断し、図示しないプロセッサ４２内のキャッシュの内容をメモリ２３に退避した上で、割り込み要因レジスタの内容をＩ／Ｏ回路４６に転送し、Ｉ／Ｏ回路４６にＩ／Ｏ端子４７からレジスタ内容を出力させるように制御する。

これにより、モジュールに不具合が生じたことをＩ／Ｏ端子４７からの出力として外部に通知することが可能となる。しかし、Ｉ／Ｏ端子４７から出力されるタイミングは、プロセッサ４２の応答速度に依存し、不具合が発生してからプロセッサ４２がＩ／Ｏ回路４６を制御するまでにかかる時間、すなわち、早くてもｍｓオーダー、遅いものでは１００ｍｓオーダーで遅延が生じる。そのため、本実施形態の集積回路２１は、割込出力端子４５を設け、割り込みが生じた時点、すなわち、不具合が生じた直後に、集積回路２１の外部に対して不具合があったことを出力する。

集積回路２１のユーザは、不具合が生じた直後と、出力がやや遅れるが不具合が何であったかのいずれも知ることが可能となり、不具合原因の特定を容易にすることができる。
また、図５では割り込み信号線はＯＲ回路４４で論理和をとってから出力されているが、必ずしも論理和を取る必要はなく、集積回路２１の端子数が確保できるのであれば、いくつかの割り込み信号線毎にグルーピングした複数の出力に分けても良い。
この場合は、Ｉ／Ｏ端子４７の出力を測定する前に、割込出力端子４５（複数となる）を測定すれば、どのグループに属するモジュールで割り込みが生じたのかまで知ることが可能となる。

以上の説明における不具合は、予め想定されている不具合である。すなわち、商品として販売等した後であっても、使い方次第で生じる不具合である。例えば、上記説明におけるモジュール４１１が、ＭＰＥＧ２ストリームをデコードする画像デコーダであれば、（Ａ）ヘッダ情報がありえない値を示している、（Ｂ）可変長符号化されているストリームを復号できない、（Ｃ）同期がとれずにデコード処理が停止した、などの不具合が想定される。

これらの不具合は、上記の（Ａ）及び（Ｂ）に関しては、伝送路の悪化・劣化などによるデータ化けが、上記の（Ｃ）に関しては、デコード処理がバス４３やメモリバス２２が混雑したことなどによって本来必要な時間までに終了できなかったことが、設計時に想定できる原因である。
そのため、予め不具合としてプロセッサへ通知する仕組みを用意している。なお、デコード処理が本来必要な時間までに終了できたかどうかは、一般的に画像フレーム単位でチェックされる。画像フレームはエンコード時に設定される１画面であり、その表示が切り替わる時間間隔は日本の放送波では１／３０秒ないし１／６０秒に設定される場合が多い。

当然、その時間間隔以下の時間で１フレーム分のデコードが終了している必要がある。そのために、デコーダでは１フレームをデコードし終えたタイミングで、デコードし終えなければいけない時間（結果として１フレームの表示時間と同じである）以内にデコードが終了しているかどうか調べることになる。すなわち、メモリバス２２が混雑してデコード処理に遅延をきたした瞬間と、モジュール４１１が不具合発生と認識する瞬間にはズレが生じる。

従って、不具合が生じた瞬間の状態をトレースするためには、割込みがかかった瞬間のメモリアクセスだけを測定していては不十分であり、割り込み前の状態も測定する必要がある。状況によってはメモリバス２２の混雑が割込み時にも継続している場合も考えられるため、メモリバス２２の混雑による不具合であると判定するためには、割り込み後の状態も測定する必要がある。
加えて、上述したように、割込みは不具合が生じた時だけに発生するとは限らないので、図５に示すような割込出力端子４５からの出力と、Ｉ／Ｏ端子４７から出力される不具合要因の２つを知ることが必要となる。

また、上述したように、メモリバス２２の混雑による不具合発生の場合は、不具合原因は割込みの前に発生しているため、割り込みによってＩ／Ｏ端子４７から割込要因レジスタの内容を出力する処理が入っても、不具合発生時の集積回路２１の、特にプロセッサ４２の、処理状態は実動作時となんら変ることがないため、正確に、直接的に、不具合原因を追究することが可能である。

図１の測定装置１ａは、開始信号が入力されるいくらか前のタイミングから、記録保持信号が入力されるタイミングまでのメモリアクセスをトレースするため、開始信号と記録保持信号を入力する必要がある。これら２つの信号は、不具合発生原因を探るという視点から考えると、不具合が生じてからできるだけ間をおかないタイミングで入力されることが望ましい。したがって、図５で示した集積回路２１は、図１の測定装置１ａを使用するのに好適である。

すなわち、開始信号として割込出力端子４５からの出力を、記録保持信号としてＩ／Ｏ端子４７から出力される信号を使用すれば良い。割込出力端子４５から出る割り込み信号は、モジュール４１１（またはモジュール４１２）が不具合であると認識した直後にアクティブになるので、そのいくらか前のタイミングからトレースデータを記録できる測定装置１ａは好適である。

前述したように、モジュール４１１（又はモジュール４１２）から割り込み信号が出力されるのは、モジュールの処理状態や処理状態の変化を通知する場合であるので、不具合が生じたとき以外にも割り込み信号は出力されていることになる。割込出力端子４５の出力はプロセッサ４２に集まる割り込み信号をそのまま出力、又は、論理和をとって出力しているだけなので、測定装置１ａは、不具合が生じている場合にＩ／Ｏ端子４７から出力されるレジスタ内容を確認してトレースすべき不具合時のメモリアクセスを知る。
ただし、図１の記録保持信号の入力端子は、図５のＩ／Ｏ端子へ接続できる形状および回路構成、プロトコル構成である必要がある。

モジュール４１１で不具合が生じたとき、モジュール４１１はプロセッサ４２に対し割り込み信号を出力する。この割り込み信号は、割込出力端子４５から出力され、測定装置１ａの開始信号として入力される。測定装置１ａは開始信号によってトレースデータの記録種別を記録候補とし、トレースを続ける。
一方、割り込みを受けたプロセッサ４２は、モジュール４１１の割り込み要因レジスタを読みに行き、割り込み要因が不具合であった場合は、Ｉ／Ｏ回路４６に対し、読み取ったレジスタの内容を出力するように制御することで、Ｉ／Ｏ端子４７から不具合であることを示すレジスタ内容が出力される。

出力されたレジスタ内容は、測定装置１ａに記録保持信号として入力されることで、割り込みによって記録種別を記録候補として、トレースし続けていたトレースデータを記録保持として、ユーザの意思抜きで上書きや削除されることがないデータとして扱うことで、不具合が生じたときのトレースデータを自動的に取得することが可能となる。
また、測定装置１ａに設定される測定区間終了時間ＴＥは、不具合時にＩ／Ｏ端子４７よりレジスタ内容が出力されるのに必要な時間より後に設定される。また、割込出力端子４５が複数ある場合は、測定装置１ａの開始信号入力を複数持つようにしたり、もしくは、測定装置１ａの開始信号入力と集積回路２１の割込出力端子４５との間にＯＲ回路を挟むようにしたりすれば良い。

なお、図５におけるＩ／Ｏ端子４７は、信号入力に対応しない出力専用の端子であっても良い。出力専用とは、物理的に出力しかできない構成というだけでなく、プロセッサ４２や図示しない他のスイッチ入力により出力しかしないように制御された状態も含む。Ｉ／Ｏ回路４６も、出力専用の回路構成または出力専用に制御された状態のいずれであっても良い。

また、Ｉ／Ｏ回路４６では、プロセッサ４２が取得したレジスタ内容をそのまま出力するのではなく、レジスタ内容が特定の不具合を示していることを示唆する他の信号に変換してから出力しても良い。例えば、測定装置１ａでトレースしたいいくつかの想定され得るレジスタ内容のいずれかに合致した場合に、出力の電位や電流を反転させるという方法がある。このように１ビットの情報量しか持たない信号であっても良い。
更にこれらの端子は、１本のデータ線からなるシリアル端子であっても、複数のデータ線からなるパラレル端子であっても良い。このように、Ｉ／Ｏ端子４７と記録保持信号を接続する経路が物理的に少ない本数の線で接続されることで、Ｉ／Ｏ端子４７の端子数を減らすことが可能となり、測定時の取り扱いが簡素化されるとともにコストダウンにもなる。

また、比率計測部１５は集積回路２１からメモリ２３へのメモリアクセスが集中することでメモリバス２２が混雑した状態であることを推定する機能ブロックであることから、メモリ２３へのアクセス集中による不具合原因の特定および不具合回避措置対応のために使用することだけに絞らないのであれば、図１の比率計測部１５および図４のステップＳ１０７をなくしても良い。

上述した第１の実施形態によれば、メモリ２３にメモリアクセスが集中することでメモリ使用率が所定の閾値を超えた場合に、メモリ使用率が所定の閾値を超えた時刻の前後にメモリ２３にアクセスしていたデータを利用者が解析することが可能となる。これにより、デバグ作業による開発期間の遅延を防ぎ開発コストの削減が可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態の測定装置及び測定対象装置の構成は、第１の実施形態の測定装置１ａ及び測定対象装置２ａの構成とほぼ同様であるため、一部を除きそれらの説明を省略する。

図１における測定対象装置２ａに搭載された集積回路２が、図５に示した集積回路２１であった場合に、メモリ２３に対するアクセスが集中しているときに、プロセッサ４２の処理状態によっては、モジュール４１１またはモジュール４１２からの不具合を通知する割り込みにすぐには対応できないことがある。
そのため、Ｉ／Ｏ端子４７から得られるはずの不具合を示すレジスタ内容の信号がしばらく出力されず、測定装置１ａの記録保持信号の入力が得られないままトレースデータが記録保持されないことがある。しかし、開発者にとっては、メモリ２３に対するアクセス集中による不具合は生じている以上、トレースデータは記録することが望ましい。

図６は、本発明の第２の実施形態による測定装置１ａの処理を示すフローチャートである。始めに、プローブ１１をメモリバス２２にセットして、測定装置１ａの動作を開始する（ステップＳ２０１）。トレースメモリ管理部１４は、比率計測部１５の出力である超過使用フラグがアクティブであるか否かについて判定する（ステップＳ２０２）。
超過使用フラグがアクティブである場合には、トレースメモリ管理部１４はステップＳ２０２で「ＹＥＳ」と判定する。そして、トレースメモリ管理部１４は、その時点をｔ＝ＴＲと設定して、ｔ≧ＴＳに取得したトレースデータの記録種別を記録候補にする（ステップＳ２０３）。

そして、トレースメモリ管理部１４は、現在の時間が測定区間終了時間ＴＥか否かについて判定する（ステップＳ２０４）。
現在の時間が測定区間終了時間ＴＥでない場合には（ｔ＜ＴＥ）、トレースメモリ管理部１４はステップＳ２０４で「ＮＯ」と判定し、再びステップＳ２０３に戻る。そして、トレースデータの記録種別を記録候補として順次、トレースメモリ１３に記録する。
現在の時間が測定区間終了時間ＴＥになった場合には、トレースメモリ管理部１４はステップＳ２０４で「ＹＥＳ」と判定し、ｔ＝ＴＳ以降ここまでの記録種別が記録候補となっている全てのトレースデータの記録種別を記録保持として、ユーザの意思抜きで上書きや削除されることがないデータとして扱う（ステップＳ２０５）。
また、超過使用フラグがアクティブではない場合は、トレースメモリ管理部１４はステップＳ２０２で「ＮＯ」と判定し、後述するステップＳ２０６に進む。

トレースメモリ管理部１４は、トレースメモリ管理部１４に開始信号が入力されたか否かについて判定する（ステップＳ２０６）。開始信号が入力されていない場合はステップＳ２０６で「ＮＯ」とトレースメモリ管理部１４が判定し、トレースデータを記録種別が一時記憶のデータとして、トレースメモリ１３のリングバッファ領域に記録する（ステップＳ２１３）。そして、トレースメモリ管理部１４に開始信号が入力されるまでステップＳ２０６とステップＳ２１３の処理を繰り返す。

ステップＳ２０６で開始信号が入力された場合には、トレースメモリ管理部１４はステップＳ２０６で「ＹＥＳ」と判定し、ｔ≧ＴＳに取得したトレースデータの記録種別を記録候補にして、現在の時間が測定区間終了時間ＴＥか否かについて判定する（ステップＳ２０８）。この時点におけるトレースデータの様子は図３（ｂ）である。

現在の時間が測定区間終了時間ＴＥではない場合には、トレースメモリ管理部１４は、ステップＳ２０８で「ＮＯ」と判定し、記録保持信号が入力されたか否かについて判定する（ステップＳ２１０）。
記録保持信号が入力されていない場合には、トレースメモリ管理部１４はステップＳ２１０で「ＮＯ」と判定し、ステップＳ２０７へ戻り、トレースデータの記録種別を記録候補として順次トレースメモリ１３に記録する。

測定区間終了時間ＴＥでもなく、記録保持信号も入力されない場合には、ステップＳ２０７、ステップＳ２０８、ステップＳ２１０の処理を繰り返す。これにより、現在の時間が測定区間終了時間ＴＥとなる。これにより、トレースメモリ管理部１４は、ステップＳ２０８で「ＹＥＳ」と判定し、記録種別が記録候補として扱っていたトレースデータの記録種別を全て一時記憶の状態に戻し（ステップＳ２０９）、ステップＳ２０６とステップＳ２１３の処理を繰り返す。このときの様子は、図３（ｄ）に相当し、ステップＳ２０６とステップＳ２１３の処理を繰り返している状態は、図３（ｅ）に相当する。

また、ステップＳ２０７、ステップＳ２０８、ステップＳ２１０の処理を繰り返しているときに、記録保持信号が入力された場合は、トレースメモリ管理部１４はステップＳ２１０で「ＹＥＳ」と判定し、比率計測部１５の出力である超過使用フラグがアクティブであるか否かについて判定する（ステップＳ２１１）。
超過使用フラグがアクティブの場合には、トレースメモリ管理部１４はステップＳ２１１で「ＹＥＳ」と判定し、ｔ＝ＴＳ以降ここまでの記録種別が記録候補となっている全てのトレースデータの記録種別を記録保持として、ユーザの意思抜きで上書きや削除されることがないデータとして扱う（ステップＳ２１２）。このときの様子は、図３（ｃ）である。

ステップＳ２０９、ステップＳ２１２のいずれの処理であっても、測定の一連の処理が終了する最後の処理であり、ステップＳ２１２の処理が終わった後に、再びステップＳ２０６とステップＳ２１３の処理を繰り返すのは、ステップＳ２０９の処理後と同じである。
また、ステップＳ２０９、ステップＳ２１２の処理が終わった後にステップＳ２０６へ戻るのは一例であり、一度でも開始信号が入力された場合には、記録を止めることをユーザが望めば、ステップＳ２０９、ステップＳ２１２の処理を終了した後に、この処理フローを終了しても良い。

上述した図６のフローチャートの処理を行うことにより、メモリバス２２が混雑しているにも関らず集積回路２１の都合により記録保持信号たるＩ／Ｏ端子４７からのレジスタ内容出力が出ない場合でも、測定装置１ａが集積回路２１から独立してメモリバス２２の混み具合を監視しているため、不具合が生じているだろうと思われる状態を逃さず、トレースメモリに効率的かつ自動的にトレースデータを記録することも可能となる。
また、開始信号である割込信号出力も同時に記録することで、メモリバス２２が混雑しても不具合が生じず割込信号出力がなかった場合が明確にわかり、不具合が生じるメモリバス２２の状態がより明確につかめ、不具合発見が効率的に行えるようになる。

なお、第１の実施形態の処理を示す図４のフローチャートの処理と、第２の実施形態の処理を示す図６のフローチャートの処理を、測定装置１ａのユーザがハード的またはソフト的なスイッチで切り替えて選択できるようにしても良い。
また、図４のステップＳ１０７の処理を省略しても良い。これにより、不具合の原因追求時の様々な状況に応じることが可能となる。
また、以上の説明では、比率測定部１５の出力によりトレースメモリ１３への書込みを制御したが、トレースメモリ１３への書込みは開始信号と記録保持信号によってのみ制御して、トレースデータの書込みと同時に、比率計測部１５の出力をトレースデータに対応させて、トレースメモリ１３へ記録しても良い。これにより、不具合の発生原因が、メモリアクセスが集中したことによるものである可能性を残しつつ未だはっきりしない場合に効果的である。

また、トレースデータの記録制御をＴＳ、ＴＲ、ＴＥなどの時間単位を用いて説明したが、トレースメモリ１３に記録されているデータ数で制御しても同様の効果が得られる。
更に、記録種別が記録保持となったトレースデータを保存するために、トレースメモリ１３とは別に用意した測定装置１ａに接続されるメモリを使用しても良い。

上述した第２の実施形態によれば、超過使用フラグがアクティブな場合、つまり、メモリ使用率が所定の閾値を超えている場合に、開始信号の入力がなくてもメモリ２３にアクセスしているメモリアクセス信号から得られるトレースデータをトレースメモリ１３の永続的記憶領域１３２に記録することができる。よって、利用者や測定対象装置２ａから測定装置１ａに開始信号を入力する必要がないため、測定対象装置２ａのメモリ２３にアクセスするメモリアクセス信号の解析に要する労力を軽減することができる。

（第３の実施形態）
次に、本発明の第３の実施形態について説明する。
図７は、本発明の第３の実施形態による測定システムの概略構成図である。この測定システムは、測定装置１ｂと測定対象装置２ｂとを備えている。
第３の実施形態による測定装置１ｂ、測定対象装置２ｂが、第１の実施形態による測定装置１ａ、測定対象装置２ａと同様の部分については、同一の符号を付して、それらの説明を省略する。なお、本実施形態による測定装置１ｂは、図４又は図６のフローチャートの処理を実行する。

測定装置１ｂは、第１の実施形態による測定装置１ａ（図１）とほぼ同じであるが、トレースメモリ管理部１４がログ要求信号を、外部装置（ここでは、測定対象装置２ｂ）に出力する点において、第１の実施形態と異なる。
本実施形態のトレースメモリ管理部１４（出力部とも称する）は、一時記憶領域１３１が記憶しているデータを、永続的記憶領域１３２に記録した場合に、測定対象装置２ｂのログ（処理状態とも称する）の出力を要求するログ要求信号（出力要求信号とも称する）を測定対象装置に出力する。
また、トレースメモリ管理部１４は、測定対象装置２ｂから出力されるログのデータを、トレースメモリ１３の永続的記憶領域１３２に記録したトレースデータに対応付けて記録する。

また、第３の実施形態では、測定装置１ｂに入力される開始信号として、メモリ２３にアクセスする集積回路４内のプロセッサ４２に割り込みが発生したことを通知する信号であって測定対象装置２ｂの割込出力端子４５から測定装置１ｂに出力される割込信号を使用している。
また、測定装置１ｂに入力される記録保持信号として、測定対象装置２ｂで所定の理由により割り込みが発生したことを通知する信号であって測定対象装置２ｂのＩ／Ｏ端子４７から測定装置１ｂに出力される通知信号を使用している。

測定対象装置２ｂは、第１の実施形態による測定対象装置２ａ（図１）と類似しているが、集積回路２１の代わりに集積回路４（制御回路とも称する）を備えている点において、第１の実施形態と異なる。

測定対象装置２ｂは、デジタル情報装置であり、集積回路４によりデジタル情報装置として必要な主要機能が処理される。例えば、デジタル情報装置がデジタルＴＶである場合は、集積回路４では、チューナやネットワークから得られる符号化された映像信号（一般的には、ＭＰＥＧ２またはＨ．２６４／ＡＶＣで符号化された映像ストリームデータを含むＭＰＥＧ２−ＴＳストリーム）をデコードし、ＩＰ変換などの画像品質を高める各種処理を行った後にメニュー画面やＯＳＤ画面との合成を行い表示画面のデータとして出力する一方で、デジタルＴＶ全体の各種動作制御を行う。

集積回路４は、プロセッサ４２、割込出力端子４５（割込信号出力部とも称する）、Ｉ／Ｏ回路４６、Ｉ／Ｏ端子４７を備えている。プロセッサ４２は、集積回路４を制御したり、プロセッサ上で動作するソフトウェアによりプロセッサ自身に対して割り込みをかけたりする。ソフトウェアによる割込みは一般的にはＯＳ（Ｏｐｅｒａｔｉｏｎ Ｓｙｓｔｅｍ）によって提供される機能であり、ここでは、図７のプロセッサ４２内の割込部４２１が割込みを発生する。
割込部４２１は、プロセッサ４２上のソフトウェアが割り込みをかけた場合に、割り込みの発生を通知する割込信号を、割込出力端子４５を介して、メモリ２３にアクセスする信号を測定する測定装置１ｂに出力する。
また、Ｉ／Ｏ回路４６は、プロセッサ４２に対する割り込みが所定の理由によって発生した場合にその理由を通知する通知信号を、Ｉ／Ｏ端子４７を介して、測定装置１ｂに出力する。

トレースメモリ管理部１４へは、集積回路４の割込出力端子４５から割込み信号が開始信号として、Ｉ／Ｏ端子４７から割込み要因レジスタの内容を示す信号が記録保持信号として入力される。
また、図７では、トレースメモリ管理部１４から、ログ要求信号が出力され集積回路４のＩ／Ｏ回路４６に入力される。すなわち、測定装置１ｂは、図４又は図６のフローチャートに基づいてトレースデータを記録し終える（図４のステップＳ１０８または図６のステップＳ２０５）と、図４のステップＳ１０２または図６のステップＳ２０２へ進む前に、ログ要求信号を出力し、集積回路４で記録されている集積回路４内部で実行された処理の記録（ログ）を出力することを要求する。集積回路４は、ログ要求信号が入力されると、ログをＩ／Ｏ端子４７から出力する。

測定装置１ｂは、自ら取得したトレースデータと、集積回路４より得られたログとを比較分析し、不具合原因となったメモリバス２２の混雑状態とログに示された処理との関係付けを行い、集積回路４の内部処理の実行手順を変更したり、処理自体を停止したりといった、不具合を回避するための手段をとることが可能となる。

なお、ログ要求信号は、Ｉ／Ｏ端子４７を通じて集積回路４に入力されても良い。この場合は、物理的なワイヤがＩ／Ｏ端子４７と測定装置１ｂとの間のワイヤに収斂されコスト削減および測定時の安全性向上に寄与することが可能となる。
また、測定装置１ｂとは別の装置（例えばＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）など）が、集積回路４より出力されるログを取得しても良い。同様に、トレースデータとログとの関係付け作業を行う装置も、測定装置１ｂとは別の装置で行っても良い。
更に、測定装置１ｂが集積回路４に内蔵されていても良い。この場合は、プローブ１１は、集積回路４の内部のメモリとのインターフェース部分に直接接続されることになる。割込出力端子４５は測定装置１ｂへの接続インターフェースとして存在するが、記録保持信号やログ要求信号は集積回路４内のバス４３を経由しても良い。
測定装置１ｂを集積回路４に内蔵せずに、測定対象装置２ｂに実装しても良い。

デジタルＴＶのようなデジタル情報家電は複雑かつ多機能であり、仕様設計時に全ての状態を予測して設計することが困難であるため、機能の組合せやその組合せでのそれぞれの機能の状態といったことが絡み合って不具合が生じることが多く、このような不具合は製品出荷前までにすべて対策を施すということは事実上不可能である。

デジタルＴＶを例にとると、デジタルＴＶの動作に関る主たる集積回路とメインメモリとの間のメモリバスアクセスが集中したことにより生じる不具合は、音が一時的に不連続になったり、画面の一部が乱れたように見えたりと、人間が確認したらわかる現象となって現れるが、その頻度が数分から数時間に一度といったように、扱っているコンテンツやその時の他の処理状態によって影響されて一定しないことが多い。
上述した実施形態を用いることにより、本来人間が長時間ストレスに耐えながら発見し、更に多くの時間をかけて追求していた不具合原因の特定を、客観的かつ自動的に不具合現象を記録でき、効率的な不具合原因特定作業を行うことが可能となる。

上述した第１〜第３の実施形態は、例えば、バスマスタとなり得るモジュールが複数搭載された集積回路と、集積回路とメモリとの間のバスを観測する測定装置もしくはデバッガとに適用することが可能である。
また、動画コンテンツのような大容量のリアルタイム系処理を行うデジタル情報装置や、デジタル情報装置の主たる処理を行う集積回路に適用することも可能である。

なお、以上説明した実施形態において、図１の測定装置１ａ、測定対象装置２ａや、図７の測定装置１ｂ、測定対象装置２ｂの機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより測定装置や測定対象装置の制御を行っても良い。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。

また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時刻の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時刻プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も特許請求の範囲に含まれる。

本発明の第１の実施形態による測定システムの概略構成図である。 本発明の第１の実施形態による測定装置１ａの比率計測部１５の構成を示す概略ブロック図である。 本発明の第１の実施形態による測定装置１ａの処理を説明するための図である。 本発明の第１の実施形態による測定装置１ａの処理を示すフローチャートである。 本発明の第１の実施形態による測定対象装置２ａの集積回路４の構成を示すブロック図である。 本発明の第２の実施形態による測定装置１ｂの処理を示すフローチャートである。 本発明の第３の実施形態による測定システムの概略構成図である。

符号の説明

１ａ、１ｂ・・・測定装置、２ａ、２ｂ・・・測定対象装置、４・・・集積回路、１１・・・プローブ、１２・・・データ収集部、１３・・・トレースメモリ、１４・・・トレースメモリ管理部、１５・・・比率計測部、２１・・・集積回路、２２・・・メモリバス、２３・・・メモリ、１３１・・・一時記憶領域、１３２・・・永続的記憶領域、３１・・・Ｍビットカウント部、３２・・・右シフト部、３３・・・Ｎビットカウント部、３４・・・比較部、３５・・・リセット部、３６・・・フリップフロップ、４２・・・プロセッサ、４３・・・バス、４４・・・ＯＲ回路、４５・・・割込出力端子、４６・・・Ｉ／Ｏ回路、４７・・・Ｉ／Ｏ端子、４１１、４１２・・・モジュール、４２１・・・割込部

Claims (9)

1. 測定対象装置が備えるメモリにアクセスする信号を測定する測定装置であって、
   データを記憶する第１の記憶部と、
   前記測定対象装置が備えるメモリにアクセスする信号を測定するデータ測定部と、
   前記データ測定部が測定するデータを一時的に記憶する第２の記憶部と、
   前記データ測定部が測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算するメモリ使用率計算部と、
   前記メモリ使用率計算部が計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録するデータ制御部と、
   を備えることを特徴とする測定装置。
2. 前記測定対象装置が備えるメモリにアクセスする信号の前記第２の記憶部への記録の開始を指示する第１の信号とその記録の終了を指示する第２の信号の入力を受け付ける入力部を更に備え、
   前記データ制御部は、前記第１の信号を受け付けた時刻から前記第２の信号を受け付けた時刻までの時間に前記メモリ使用率が所定の閾値を超えた場合に、前記第２の記憶部に記録されているデータを前記第１の記憶部に記録することを特徴とする請求項１に記載の測定装置。
3. 前記第１の信号は、前記メモリにアクセスするプロセッサに対し割り込みが発生したことを通知する割込信号であり、
   前記第２の信号は、前記測定対象装置で所定の理由により割り込みが発生したことを通知する通知信号であることを特徴とする請求項２に記載の測定装置。
4. 前記データ制御部は、前記第２の記憶部が記憶しているデータと前記メモリ使用率計算部が計算するメモリ使用率とを対応付けて前記第１の記憶部に記録することを特徴とする請求項１又は２に記載の測定装置。
5. 前記データ制御部が前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録した場合に、前記測定対象装置の処理状態の出力を要求する出力要求信号を前記測定対象装置に出力する出力部を備え、
   前記データ制御部は、前記測定対象装置から出力される前記処理状態のデータを前記第１の記憶部に記録したデータに対応付けて記録することを特徴とする請求項１から３までのいずれかの項に記載の測定装置。
6. 測定対象装置が備えるメモリにアクセスする制御回路であって、
   制御回路内の動作を管理するプロセッサを備え、該プロセッサに対して割り込みをかける割込部と、
   前記割込部が割り込みをかけた場合に割り込みの発生を通知する割込信号を、前記メモリにアクセスする信号を測定する測定装置に出力する割込信号出力部と、
   を備えることを特徴とする制御回路。
7. 前記制御回路は、外部機器と接続するためのＩ／Ｏ回路を備え、前記Ｉ／Ｏ回路は、前記割込部による割り込みが所定の理由によって発生した場合にその理由を通知する通知信号を前記測定装置に出力することを特徴とする請求項６に記載の制御回路。
8. データを記憶する第１の記憶部と、
   データを一時的に記憶する第２の記憶部とを備え、
   測定対象装置が備えるメモリにアクセスする信号を測定する測定装置のコンピュータに、
   前記測定対象装置が備えるメモリにアクセスする信号を測定する第１のステップと、
   前記第１のステップで測定するデータを一時的に前記第２の記憶部に記録する第２のステップと、
   前記第１のステップで測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算する第３のステップと、
   前記第３のステップで計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録する第４のステップと、
   を実行させることを特徴とするプログラム。
9. データを記憶する第１の記憶部と、
   データを一時的に記憶する第２の記憶部とを備え、
   測定対象装置が備えるメモリにアクセスする信号を測定する測定装置を用いた測定方法であって、
   前記測定対象装置が備えるメモリにアクセスする信号を測定する第１のステップと、
   前記第１のステップで測定するデータを一時的に前記第２の記憶部に記録する第２のステップと、
   前記第１のステップで測定するデータに基づいて前記測定対象装置が備えるメモリのメモリ使用率を計算する第３のステップと、
   前記第３のステップで計算するメモリ使用率が所定の閾値を超えた場合に前記第２の記憶部が記憶しているデータを前記第１の記憶部に記録する第４のステップと、
   を実行することを特徴とする測定方法。

Images