JP2009015364A - メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 - Google Patents
メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 Download PDFInfo
- Publication number
- JP2009015364A JP2009015364A JP2007172941A JP2007172941A JP2009015364A JP 2009015364 A JP2009015364 A JP 2009015364A JP 2007172941 A JP2007172941 A JP 2007172941A JP 2007172941 A JP2007172941 A JP 2007172941A JP 2009015364 A JP2009015364 A JP 2009015364A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- user data
- logical
- flash memory
- logical page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 332
- 238000000034 method Methods 0.000 title claims description 23
- 239000000872 buffer Substances 0.000 claims abstract description 302
- 238000012546 transfer Methods 0.000 abstract description 10
- 230000002452 interceptive effect Effects 0.000 abstract 1
- 102100040604 Myotubularin-related protein 5 Human genes 0.000 description 32
- 108050003253 Myotubularin-related protein 5 Proteins 0.000 description 32
- 101000882406 Staphylococcus aureus Enterotoxin type C-1 Proteins 0.000 description 13
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 102100026979 Exocyst complex component 4 Human genes 0.000 description 11
- 101000911699 Homo sapiens Exocyst complex component 4 Proteins 0.000 description 11
- 101001116514 Homo sapiens Myotubularin-related protein 13 Proteins 0.000 description 8
- 102100024960 Myotubularin-related protein 13 Human genes 0.000 description 8
- 102100040837 Galactoside alpha-(1,2)-fucosyltransferase 2 Human genes 0.000 description 5
- 101000893710 Homo sapiens Galactoside alpha-(1,2)-fucosyltransferase 2 Proteins 0.000 description 5
- 101000882403 Staphylococcus aureus Enterotoxin type C-2 Proteins 0.000 description 5
- 238000004193 electrokinetic chromatography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101710104662 Enterotoxin type C-3 Proteins 0.000 description 2
- 102100030844 Exocyst complex component 1 Human genes 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【解決手段】メモリコントローラは、ホストシステムから書き込みコマンドを受信すると(S3でYes)、ホストシステムから与えられるユーザデータの書き込み先の論理ページと、バッファ内の既存データの書き込み先の論理ページとが一致するかどうか判断する(S4)。一致する場合、バッファ内の既存データをフラッシュメモへ書き込まずに、ホストシステムからのユーザデータをバッファに書き込む(S5)。一致しない場合、バッファ内の既存データをフラッシュメモへ書き込んだ(S6)後、ホストシステムからのユーザデータをバッファに書き込む(S5)。
【選択図】図6
Description
前記フラッシュメモリ内の各物理ページに、論理アドレス空間内のいずれか1個の論理ページを関連付ける関連付け手段と、
1個の論理ページを構成する複数個の論理セクタにそれぞれ割り当てられ得る複数個のサブバッファ領域を有するバッファと、
前記ホストシステムから与えられるユーザデータの書き込み先の論理セクタを特定する情報を含む書き込み要求を、前記ホストシステムから受信する書き込み要求受信手段と、
前記書き込み要求が受信されたとき、前記書き込み要求により特定された書き込み先の論理セクタが含まれる第1の論理ページを識別し、そして、前記識別された第1の論理ページと、前記バッファ内に既存するユーザデータの書き込み先として識別されている第2の論理ページとが、一致するか否かを判断する判断手段と、
前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致しないと判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込み、その後に、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込み、他方、前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致すると判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込むことを省略して、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、メモリ書き込み制御手段と
を備える。
前記書き込み要求が受信されたとき、前記書き込み要求より特定された書き込み先の論理セクタが含まれる第1の論理ページを識別し、そして、前記識別された第1の論理ページと、前記バッファ内に既存するユーザデータの書き込み先として識別されている第2の論理ページとが、一致するか否かを判断する判断ステップと、
前記判断ステップにより前記第1の論理ページと前記第2の論理ページとが一致しないと判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込み、その後に、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、第1の書き込みステップと、
前記判断ステップにより前記第1の論理ページと前記第2の論理ページとが一致すると判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込むことを省略して、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、第2の書き込みステップと
を有する。
100 フラッシュメモリシステム
102 メモリコントローラ
104 フラッシュメモリ
112 マイクロプロセッサ
114 コマンドレジスタ
116 新LBAレジスタ
118 セクタカウントレジスタ
119 前LBAレジスタ
120 バッファ
122 ECCブロック
132 レジスタ
132 メモリセルアレイ
SBF1〜SBF8 サブバッファ領域
SEC1〜SEC8 セクタ領域
EC1〜EC8 ECC領域
MNG 管理情報領域
Claims (8)
- 複数個の物理ページを有する少なくとも1チップのフラッシュメモリに対する、ホストシステムによるアクセスを制御するためのメモリコントローラにおいて、
前記フラッシュメモリ内の各物理ページに、論理アドレス空間内のいずれか1個の論理ページを関連付ける関連付け手段と、
1個の論理ページを構成する複数個の論理セクタにそれぞれ割り当てられ得る複数個のサブバッファ領域を有するバッファと、
前記ホストシステムから与えられるユーザデータの書き込み先の論理セクタを特定する情報を含む書き込み要求を、前記ホストシステムから受信する書き込み要求受信手段と、
前記書き込み要求が受信されたとき、前記書き込み要求により特定された書き込み先の論理セクタが含まれる第1の論理ページを識別し、そして、前記識別された第1の論理ページと、前記バッファ内に既存するユーザデータの書き込み先として識別されている第2の論理ページとが、一致するか否かを判断する判断手段と、
前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致しないと判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込み、その後に、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込み、他方、前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致すると判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込むことを省略して、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、メモリ書き込み制御手段と、
を備えたメモリコントローラ。 - 請求項1記載のメモリコントローラにおいて、
前記メモリ書き込み制御手段は、前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致しないと判断され且つ前記第1の論理ページに対応するユーザデータが前記フラッシュメモリ内に有る場合、前記バッファ内に既存するユーザデータを前記フラッシュメモリに書き込んだ後に、前記フラッシュメモリ内に有る前記第1の論理ページに対応するユーザデータを前記フラッシュメモリから前記バッファへ読み出し、その後に、前記ホストシステムから与えられるユーザデータを前記バッファに書き込む、
メモリコントローラ。 - 請求項2記載のメモリコントローラにおいて、
前記メモリ書き込み制御手段は、前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致しないと判断され且つ前記第1の論理ページに対応するユーザデータが前記フラッシュメモリ内に有る場合、前記バッファ内に既存するユーザデータを前記フラッシュメモリに書き込んだ後に、前記フラッシュメモリ内に有る前記第1の論理ページに含まれる全ての論理セクタに対応するユーザデータを前記フラッシュメモリから前記バッファへ読み出し、その後に、前記ホストシステムから与えられるユーザデータを前記バッファに書き込む、
メモリコントローラ。 - 請求項2記載のメモリコントローラにおいて、
前記メモリ書き込み制御手段は、前記判断手段により前記第1の論理ページと前記第2の論理ページとが一致しないと判断され且つ前記第1の論理ページに対応するユーザデータが前記フラッシュメモリ内に有る場合、前記第1の論理ページに含まれる複数個の論理セクタの中から、前記書き込み要求により特定された書き込み先の論理セクタに該当しないブランク論理セクタを検出し、そして、前記バッファ内に既存するユーザデータを前記フラッシュメモリに書き込んだ後に、前記フラッシュメモリ内に有る前記第1の論理ページに含まれる前記ブランク論理セクタに対応するユーザデータのみを、前記フラッシュメモリから前記バッファへ読み出し、その後に、前記ホストシステムから与えられるユーザデータを前記バッファに書き込む、
メモリコントローラ。 - 請求項1記載のメモリコントローラにおいて、
前記メモリ書き込み制御手段は、
前記バッファ内の各サブバッファ領域に書き込まれているユーザデータが有効であることを示す有効情報を記憶し、
前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込むとき、前記フラッシュメモリ内のメモリセルアレイ内に有る前記第2の論理ページに対応するユーザデータを前記フラッシュメモリ内のレジスタへ読み出し、その後、前記バッファ内の各サブバッファ領域に書き込まれているユーザデータの中から前記有効情報により識別される有効なユーザデータのみを、前記フラッシュメモリ内のレジスタへ書き込み、その後に、前記レジスタ内のユーザデータを前記メモリセルアレイへ書き込む、
メモリコントローラ。 - 請求項1から5のいずれか一項記載のメモリコントローラにおいて、
複数チップのフラッシュメモリに並列にアクセスすることができ、そして、前記バッファ内に既存するユーザデータを前記複数チップのフラッシュメモリへ分散して並列に書き込む、
メモリコントローラ。 - 請求項1から6のいずれか一項記載のメモリコントローラと、
前記メモリコントローラにより制御される少なくとも1チップのフラッシュメモリと
を備えたフラッシュメモリシステム。 - 複数個の物理ページを有する少なくとも1チップのフラッシュメモリに対するホストシステムによるアクセスを、メモリコントローラにより制御するための方法であって、
前記メモリコントローラが、1個の論理ページを構成する複数個の論理セクタにそれぞれ割り当てられ得る複数個のサブバッファ領域を有するバッファを備え、
前記方法は、
前記ホストシステムから与えられるユーザデータの書き込み先の論理セクタを特定する情報を含む書き込み要求を、前記ホストシステムから受信する書き込み要求受信ステップと、
前記書き込み要求が受信されたとき、前記書き込み要求より特定された書き込み先の論理セクタが含まれる第1の論理ページを識別し、そして、前記識別された第1の論理ページと、前記バッファ内に既存するユーザデータの書き込み先として識別されている第2の論理ページとが、一致するか否かを判断する判断ステップと、
前記判断ステップにより前記第1の論理ページと前記第2の論理ページとが一致しないと判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込み、その後に、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、第1の書き込みステップと、
前記判断ステップにより前記第1の論理ページと前記第2の論理ページとが一致すると判断された場合には、前記バッファ内に既存するユーザデータを前記フラッシュメモリへ書き込むことを省略して、前記ホストシステムから与えられるユーザデータを、その書き込み先の論理セクタに割り当てられた前記バッファ内のサブバッファ領域に書き込む、第2の書き込みステップと、
を有する制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172941A JP4743174B2 (ja) | 2007-06-29 | 2007-06-29 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007172941A JP4743174B2 (ja) | 2007-06-29 | 2007-06-29 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011059964A Division JP4784710B2 (ja) | 2011-03-18 | 2011-03-18 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009015364A true JP2009015364A (ja) | 2009-01-22 |
JP4743174B2 JP4743174B2 (ja) | 2011-08-10 |
Family
ID=40356239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007172941A Expired - Fee Related JP4743174B2 (ja) | 2007-06-29 | 2007-06-29 | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4743174B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011253251A (ja) * | 2010-05-31 | 2011-12-15 | Toshiba Corp | データ記憶装置及びデータ書き込み方法 |
JP5025813B1 (ja) * | 2011-07-01 | 2012-09-12 | 株式会社東芝 | 情報処理装置、情報処理方法及びプログラム |
US8275941B2 (en) | 2010-06-30 | 2012-09-25 | Kabushiki Kaisha Toshiba | Information processing apparatus, raid controller card, and a mirroring method |
JP2014523032A (ja) * | 2011-07-01 | 2014-09-08 | マイクロン テクノロジー, インク. | アライメントされていないデータの結合 |
CN110659150A (zh) * | 2019-10-10 | 2020-01-07 | 深圳芯邦科技股份有限公司 | 微控制单元内存的检测方法以及相关装置 |
CN111061649A (zh) * | 2019-10-28 | 2020-04-24 | 宁波三星智能电气有限公司 | 一种存储器的存储空间自适应分配方法 |
CN113032290A (zh) * | 2021-03-19 | 2021-06-25 | 维沃移动通信有限公司 | 闪存配置方法、装置、电子设备和存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006068916A1 (en) * | 2004-12-21 | 2006-06-29 | Sandisk Corporation | System and method for use of on-chip non-volatile memory write cache |
-
2007
- 2007-06-29 JP JP2007172941A patent/JP4743174B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006068916A1 (en) * | 2004-12-21 | 2006-06-29 | Sandisk Corporation | System and method for use of on-chip non-volatile memory write cache |
JP2008524747A (ja) * | 2004-12-21 | 2008-07-10 | サンディスク コーポレイション | オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8332579B2 (en) | 2010-05-31 | 2012-12-11 | Kabushiki Kaisha Toshiba | Data storage apparatus and method of writing data |
JP2011253251A (ja) * | 2010-05-31 | 2011-12-15 | Toshiba Corp | データ記憶装置及びデータ書き込み方法 |
US8275941B2 (en) | 2010-06-30 | 2012-09-25 | Kabushiki Kaisha Toshiba | Information processing apparatus, raid controller card, and a mirroring method |
US10191843B2 (en) | 2011-07-01 | 2019-01-29 | Micron Technology, Inc. | Unaligned data coalescing |
JP2014523032A (ja) * | 2011-07-01 | 2014-09-08 | マイクロン テクノロジー, インク. | アライメントされていないデータの結合 |
US9898402B2 (en) | 2011-07-01 | 2018-02-20 | Micron Technology, Inc. | Unaligned data coalescing |
JP5025813B1 (ja) * | 2011-07-01 | 2012-09-12 | 株式会社東芝 | 情報処理装置、情報処理方法及びプログラム |
US10853238B2 (en) | 2011-07-01 | 2020-12-01 | Micron Technology, Inc. | Unaligned data coalescing |
CN110659150A (zh) * | 2019-10-10 | 2020-01-07 | 深圳芯邦科技股份有限公司 | 微控制单元内存的检测方法以及相关装置 |
CN110659150B (zh) * | 2019-10-10 | 2023-04-21 | 深圳芯邦科技股份有限公司 | 微控制单元内存的检测方法以及相关装置 |
CN111061649A (zh) * | 2019-10-28 | 2020-04-24 | 宁波三星智能电气有限公司 | 一种存储器的存储空间自适应分配方法 |
CN111061649B (zh) * | 2019-10-28 | 2023-09-29 | 宁波三星智能电气有限公司 | 一种存储器的存储空间自适应分配方法 |
CN113032290A (zh) * | 2021-03-19 | 2021-06-25 | 维沃移动通信有限公司 | 闪存配置方法、装置、电子设备和存储介质 |
CN113032290B (zh) * | 2021-03-19 | 2024-01-19 | 维沃移动通信有限公司 | 闪存配置方法、装置、电子设备和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
JP4743174B2 (ja) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4829365B1 (ja) | データ記憶装置及びデータ書き込み方法 | |
JP5087347B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
JP4743174B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP5480913B2 (ja) | 記憶装置、およびメモリコントローラ | |
WO2015114744A1 (ja) | ストレージ装置 | |
CN102915208A (zh) | 信息处理装置、半导体存储装置及半导体存储装置的控制方法 | |
US20150052329A1 (en) | Memory control device, host computer, information processing system and method of controlling memory control device | |
US20140075099A1 (en) | Control method and memory system of non-volatile semiconductor memory | |
US8914587B2 (en) | Multi-threaded memory operation using block write interruption after a number or threshold of pages have been written in order to service another request | |
JP2011242833A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US8671257B2 (en) | Memory system having multiple channels and method of generating read commands for compaction in memory system | |
JP2012058770A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4636005B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2012068765A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4784710B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
KR20090106221A (ko) | 병렬 구조를 가지는 플래시 메모리 시스템 및 그 데이터기록방법 및 플래시 메모리 | |
JP4840415B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2012068764A (ja) | メモリコントローラ及びメモリコントローラを備える不揮発性メモリシステム、並びに不揮発性メモリの制御方法 | |
JP4636046B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20150254011A1 (en) | Memory system, memory controller and control method of non-volatile memory | |
JP2010086106A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2010086107A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2009199242A (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US20240069782A1 (en) | Storage device including nonvolatile memory device and operating method of storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4743174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |