JP2009009277A - Double system data transceiving circuit and train control device using same - Google Patents
Double system data transceiving circuit and train control device using same Download PDFInfo
- Publication number
- JP2009009277A JP2009009277A JP2007168881A JP2007168881A JP2009009277A JP 2009009277 A JP2009009277 A JP 2009009277A JP 2007168881 A JP2007168881 A JP 2007168881A JP 2007168881 A JP2007168881 A JP 2007168881A JP 2009009277 A JP2009009277 A JP 2009009277A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- reception
- circuit
- reception circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Train Traffic Observation, Control, And Security (AREA)
Abstract
Description
本発明は、２重系データ送受信回路及びそれを使用した列車制御装置に関する。 The present invention relates to a dual data transmission / reception circuit and a train control device using the same.
マイクロプロセッサ等からなるコンピュータによって制御される機器等では、通常、主要な部分を２重系又は３重系にしてその信頼性を向上させ、冗長性の高いシステムとしている。鉄道信号装置、鉄道信号保安装置等においても、装置の保安度を向上させるため２重系構成をとるのが通例である。例えば、特許文献１に記載の鉄道用２重系電子装置では、同じ入力データに対して２つの演算処理装置（ＣＰＵ）で同じ演算処理を実施し、得られた結果（演算データ）を照合回路で照合して、それらが一致したとき演算データの出力を許可し、不一致のときは演算データの出力を中断してＣＰＵをリセットするとともに、照合回路に異なるデータを入力することで、演算データが不一致時において照合回路が正常に動作しているかを確認している。
In a device or the like controlled by a computer such as a microprocessor, the main part is usually a double system or a triple system to improve its reliability and to have a highly redundant system. Also in railway signal devices, railway signal security devices, etc., it is usual to adopt a dual system configuration in order to improve the security level of the devices. For example, in the railway double electronic device described in
一方、特許文献２には、２つの演算処理装置（ＣＰＵ）での処理の結果、データの不一致が発生しても、それが一過性の原因によるものであれば、動作停止信号を出力しないでシステムの動作を継続するクロック同期形の２重系回路が開示されている。図４は、ＣＰＵユニットと周辺ユニット間でデータ伝送を行う、従来の２重系送受信回路の構成例を示している。図４に示す２重系送受信回路の周辺ユニット２００では、Ａ系、Ｂ系の送受信回路各々が、ＣＰＵユニット１００から送信されたデータを同一タイミングで受信した場合のみ受信完了とし、それ以降の動作、すなわち、周辺回路２０７に制御データを出力したり、あるいは周辺回路２０７から得たデータをＣＰＵユニット１００に送信するため、Ａ系、Ｂ系の両系で同期を取っている。
On the other hand, in
より具体的には、ＣＰＵユニット１００から周辺回路２０７に制御データを出力する場合、Ａ系、Ｂ系各々の送受信回路２０１，２０３は、ＣＰＵユニット１００からのデータを受信すると、Ａ系の送受信回路２０１はＢ系の送受信回路２０３からの同期信号を受信し、Ｂ系の送受信回路２０３はＡ系の送受信回路２０１からの同期信号を受信して同期を取る。その後、それぞれの送受信回路２０１，２０３から制御データと制御信号が照合回路２０５に出力される。照合回路２０５は、Ａ系の制御データとＢ系の制御データを照合し、それらが一致しているときのみ周辺回路２０７に制御データを出力する。Ａ系とＢ系の制御データが不一致であれば、制御データを出力しない。
More specifically, when the control data is output from the
しかしながら、上記従来の２重系送受信回路では、同期信号がＡ系、Ｂ系ともに故障した場合（例えば、同期信号が“ＯＮ”のままであるとき）、ＣＰＵユニット１００から送信されたデータを正しく受信できない場合においても、Ａ系、Ｂ系双方の送受信回路２０１，２０３から制御データと制御信号が照合回路２０５に出力される。この場合、制御データの内容、及びその出力タイミングが一致してしまうため、照合回路２０５では故障検出ができず、その結果、意図しないタイミングで、誤った制御データが周辺回路２０７に出力されるという問題が生じる。
However, in the conventional duplex transmission / reception circuit described above, when both the A system and the B system fail (for example, when the synchronization signal remains “ON”), the data transmitted from the
そこで、同期信号の定期的な故障診断を実施することも考えられるが、故障発生から故障検出するまでの期間においても、誤った制御データが出力される可能性がある。また、それのみならず、周辺回路２０７から得たデータをＣＰＵユニット１００に送信する場合にも、誤ったデータを送信してしまう可能性がある、といった欠点がある。
Therefore, it is conceivable to perform periodic failure diagnosis of the synchronization signal, but erroneous control data may be output even during the period from failure occurrence to failure detection. Not only that, but also when data obtained from the
本発明は、上記の欠点を解決するためになされたものであり、その目的は、送受信回路の同期信号に不具合があっても、制御部から周辺回路に誤ったデータが出力されないようにする２重系データ送受信回路及びそれを使用した列車制御装置を提供することにある。 The present invention has been made to solve the above-described drawbacks, and an object of the present invention is to prevent erroneous data from being output from a control unit to a peripheral circuit even if a synchronization signal of a transmission / reception circuit is defective. An object of the present invention is to provide a heavy data transmission / reception circuit and a train control device using the same.
本発明に係る２重系データ送受信回路は、上記目的を達成するために、請求項１に記載の発明は、制御部と周辺回路間で所定のデータの送受信を行うＡ系及びＢ系２つの系からなる２重系データ送受信回路であって、前記Ａ系に配され前記制御部よりＡ系受信データを受信する第１のＡ系送受信回路と、前記Ａ系に配され前記制御部よりＢ系受信データを受信する第２のＡ系送受信回路と、前記Ｂ系に配され前記制御部よりＢ系受信データを受信する第１のＢ系送受信回路と、前記Ｂ系に配され前記制御部よりＡ系受信データを受信する第２のＢ系送受信回路と、前記第１のＡ系送受信回路から出力されるＡ系制御データと、前記第１のＢ系送受信回路から出力されるＢ系制御データとを照合する照合手段とを備え、前記第１のＡ系送受信回路は、前記Ａ系受信データの受信完了により前記第２のＡ系送受信回路に所定の同期信号を出力し、前記第２のＡ系送受信回路は、前記Ｂ系受信データの受信完了により前記第１のＡ系送受信回路に所定の同期信号を出力するとともに、前記第１のＡ系送受信回路は、これらの同期信号により前記Ａ系内において同期が取れた場合に前記Ａ系制御データを出力し、前記第１のＢ系送受信回路は、前記Ｂ系受信データの受信完了により前記第２のＢ系送受信回路に所定の同期信号を出力し、前記第２のＢ系送受信回路は、前記Ａ系受信データの受信完了により前記第１のＢ系送受信回路に所定の同期信号を出力するとともに、前記第１のＢ系送受信回路は、これらの同期信号により前記Ｂ系内において同期が取れた場合に前記Ｂ系制御データを出力し、前記照合手段は、前記Ａ系制御データと前記Ｂ系制御データが一致した場合のみ前記周辺回路に対して制御データを出力することを特徴としている。
本発明の請求項２に記載の２重系データ送受信回路は、第１のＡ系送受信回路及び第２のＡ系送受信回路それぞれから同期信号が出力され続ける故障が発生した場合、照合手段は、Ａ系制御データとＢ系制御データとが不一致であるとして周辺回路に対して制御データを出力しないことを特徴としている。
本発明の請求項３に記載の２重系データ送受信回路は、周辺回路から制御部へのデータ送信に誤りがあった場合、Ａ系あるいはＢ系いずれかの系からのみ、誤ったデータが送信されることを特徴としている。
本発明に係る列車制御装置は、上記目的を達成するために、請求項１に記載の発明は、上記２重系データ送受信回路を車上装置及び地上装置に使用して、軌道を走行する列車の制御を行うことを特徴としている。
また、本発明の請求項５に記載の列車制御装置は、上記列車の制御にＡＴＳあるいはＡＴＣによる制御が含まれることを特徴としている。
In order to achieve the above object, a dual-system data transmission / reception circuit according to the present invention is characterized in that the invention according to
In the duplex data transmission / reception circuit according to
In the duplex data transmission / reception circuit according to
In order to achieve the above object, the train control device according to the present invention is the train according to
The train control device according to claim 5 of the present invention is characterized in that the control of the train includes control by ATS or ATC.
本発明の請求項１に記載の２重系データ送受信回路は、制御部と周辺回路間で所定のデータの送受信を行うＡ系及びＢ系２つの系からなる２重系データ送受信回路であって、Ａ系に配され制御部よりＡ系受信データを受信する第１のＡ系送受信回路と、Ａ系に配され制御部よりＢ系受信データを受信する第２のＡ系送受信回路と、Ｂ系に配され制御部よりＢ系受信データを受信する第１のＢ系送受信回路と、Ｂ系に配され制御部よりＡ系受信データを受信する第２のＢ系送受信回路と、第１のＡ系送受信回路から出力されるＡ系制御データと、第１のＢ系送受信回路から出力されるＢ系制御データとを照合する照合手段とを備え、第１のＡ系送受信回路は、Ａ系受信データの受信完了により第２のＡ系送受信回路に所定の同期信号を出力し、第２のＡ系送受信回路は、Ｂ系受信データの受信完了により第１のＡ系送受信回路に所定の同期信号を出力するとともに、第１のＡ系送受信回路は、これらの同期信号によりＡ系内において同期が取れた場合にＡ系制御データを出力し、第１のＢ系送受信回路は、Ｂ系受信データの受信完了により第２のＢ系送受信回路に所定の同期信号を出力し、第２のＢ系送受信回路は、Ａ系受信データの受信完了により第１のＢ系送受信回路に所定の同期信号を出力するとともに、第１のＢ系送受信回路は、これらの同期信号によりＢ系内において同期が取れた場合にＢ系制御データを出力し、照合手段は、Ａ系制御データとＢ系制御データが一致した場合のみ周辺回路に対して制御データを出力するので、Ａ，Ｂいずれかの系の同期回路に故障が生じても、それが他方の系に影響を与えないため、一方の同期回路に故障があれば、その故障が照合回路で検知され、誤った制御データが周辺回路に出力されることはない。
本発明の請求項２に記載の２重系データ送受信回路において、第１のＡ系送受信回路及び第２のＡ系送受信回路それぞれから同期信号が出力され続ける故障が発生した場合、照合手段は、Ａ系制御データとＢ系制御データとが不一致であるとして周辺回路に対して制御データを出力しないので、故障時においても危険側出力となるのを回避できる。
本発明の請求項３に記載の２重系データ送受信回路において、周辺回路から制御部へのデータ送信に誤りがあった場合、Ａ系あるいはＢ系いずれかの系からのみ、誤ったデータが送信されるので、制御部においても誤ったデータの受信を回避することができる。
また、本発明に係る列車制御装置は、上記２重系データ送受信回路を車上装置及び地上装置に使用して、軌道を走行する列車の制御を行うので、速度制御パターン等のデータが正しく受信されずに誤って周辺回路に送信されることを防止できる。
請求項５に記載の列車制御装置は、列車の制御にＡＴＳあるいはＡＴＣによる制御が含まれるので、確実なＡＴＳ制御あるいはＡＴＣ制御を実施することができる。
A dual data transmission / reception circuit according to
In the dual data transmission / reception circuit according to
In the dual data transmission / reception circuit according to
In addition, the train control device according to the present invention uses the above-described dual data transmission / reception circuit for the on-board device and the ground device to control the train traveling on the track, so that data such as the speed control pattern is correctly received. Thus, it is possible to prevent erroneous transmission to the peripheral circuit without being transmitted.
In the train control device according to the fifth aspect, since control by ATS or ATC is included in the control of the train, reliable ATS control or ATC control can be performed.
以下、本発明を実施するための最良の形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る列車制御装置の概略構成を示している。図１に示す列車制御装置において、軌道（レール）Ｔを走行する列車イ、ロには車上装置１０，１０´が搭載され、地上には地上装置２０が設置されており、これらの車上装置１０，１０´と地上装置２０は、車上子２，２´と地上子５ａ〜５ｃを介して通信する。列車イの車上装置１０は、地上装置２０から得られた列車制御情報（例えば、自列車イの前方に位置する列車ロの情報である「前方列車位置情報」等）をもとに速度制御パターンを生成することにより移動閉そくを実現し、効率的な列車運行を図っている。
Hereinafter, the best mode for carrying out the present invention will be described with reference to the drawings. FIG. 1 shows a schematic configuration of a train control device according to an embodiment of the present invention. In the train control device shown in FIG. 1,
地上装置２０は、軌道Ｔの所定の間隔を監視領域（管理領域）とするように決められており、この監視領域の範囲内の各列車イ、ロと通信できるように構成されている。この監視領域は、列車が自列車の位置検出を補正するために所定の間隔を保って設けられた地上子５ａ〜５ｃのうち、例えば、地上子５ａと地上子５ｃ間を地上装置２０の監視領域としている。また、車上装置１０は、各地上子５ａ〜５ｃを介して地上装置２０より送信される位置情報（絶対的な列車位置情報）を受信するための車上子２と、列車イの走行位置（列車位置）を検出するための速度発電機３を有している。
The
本発明に係る列車制御装置では、列車イ、ロに搭載された車上装置１０，１０´が、地上側から得られた自列車位置、前方列車位置、あるいは信号機現示等の前方の停車位置及び自列車のブレーキ特性等の所定情報をもとに速度制御パターンを作成している。そして、車上装置１０，１０´は、速度発電機３，３´によって得た自列車速度を参照しながら、速度制御パターンに沿って列車イ、ロの走行を制御し、列車速度が速度制御パターンを越えたときは、ブレーキ駆動信号を出力するように構成されている。
In the train control device according to the present invention, the on-
例えば列車イは、得られた自列車位置から、上記の管理領域を越えた位置に設定された停止目標点（通常、列車イの前方列車ロの後尾部、あるいは停止現示信号等により設定される）までの間に速度制御パターンを作成し、作成された速度照査パターンを用いた運転制御をする。 For example, the train a is set by the stop target point (usually the tail part of the train ahead of the train i or the stop indication signal, etc.) that is set at a position beyond the management area from the obtained own train position. A speed control pattern is created and operation control is performed using the created speed check pattern.
なお、本発明に係る列車制御装置がＡＴＳ(Automatic Train Stop)システムを構成している場合、速度照査パターンと実際の速度とを比較して、列車が速度照査パターンを超えて走行しているときには、ＡＴＳシステムによってブレーキ装置（常用最大ブレーキ、または非常ブレーキ）が作動する。また、軌道ＴがＡＴＣ(Automatic Train Control)で制御される列車が走行できる設備を備えており、列車もＡＴＣの車上装置機能を備えているときは、軌道ＴからＡＴＣ信号を列車に送信して、その列車を他の管理領域まで進めることができる。 In addition, when the train control device according to the present invention constitutes an ATS (Automatic Train Stop) system, the speed check pattern is compared with the actual speed, and the train is running beyond the speed check pattern. The ATS system activates a braking device (normal maximum brake or emergency brake). In addition, when the train T is controlled by ATC (Automatic Train Control) and the train can run, and the train also has an on-board function of the ATC, an ATC signal is transmitted from the track T to the train. The train can be advanced to other management areas.
図２は、列車制御装置の車上装置及び地上装置の内部構成を示すブロック図である。車上装置１０，１０´は、マイクロプロセッサ（ＣＰＵ）等からなり、後述する２重系の制御を行う制御部１４を備える。この制御部１４には、車上子２，２´と地上子５ａ〜５ｃを介して地上装置２０と通信するための送受信部１５と、自列車位置検出部１６と、速度パターン生成部１７とが接続されている。これらのうち自列車位置検出部１６は、速度発電機３から得た情報と、得られた次列車の位置を、列車が各地上子５ａ〜５ｃを通過する度に補正する。また、速度パターン生成部１７は、地上装置２０からの前方列車位置情報、及び自列車位置検出部１６で作成された自列車位置情報をもとに自列車の速度制御パターンを生成する。
FIG. 2 is a block diagram illustrating an internal configuration of the on-board device and the ground device of the train control device. The on-
一方、地上装置２０は、マイクロプロセッサ（ＣＰＵ）等からなり、後述する２重系の制御を行う制御部２２と、地上子５ａ〜５ｃと車上子２，２´を介して車上装置１０，１０´と通信するための送受信部２３と、その送受信部２３を介して受信した各列車イ、ロの列番情報と列車位置情報を記憶するメモリ２１とにより構成されている。
On the other hand, the
次に、本発明の列車制御装置における２重系回路の構成及びその制御について詳細に説明する。図３は、本発明の列車制御装置における２重系制御（２重系送受信回路）の構成を示すブロック図である。図３に示す構成において、上述した車上装置１０，１０´及び地上装置２０各々の制御部１４，２２のＣＰＵをＣＰＵユニット３１とし、制御部１４，２２によって制御される送受信部１５、自列車位置検出部１６、送受信部２３、メモリ２１等を周辺回路５０とし、さらに、ＣＰＵユニット３１と周辺回路５０との間にあって２重系の制御を実現する部分を周辺ユニット４５とする。なお、以下に示す例において、送信データ及び受信データのデータ形式については、シリアルあるいはパラレルのいずれであってもよい。
Next, the configuration and control of the dual circuit in the train control device of the present invention will be described in detail. FIG. 3 is a block diagram showing a configuration of dual system control (double system transmission / reception circuit) in the train control device of the present invention. In the configuration shown in FIG. 3, the CPUs of the
図３に示す周辺ユニット４５では、ＣＰＵユニット３１とデータの送受信を行う部分がＡ系、Ｂ系の２つの系に分かれており、各々の系が２つの送受信回路を有する構成になっている。具体的には、Ａ系がＩ系送受信回路３３とII系送受信回路３５からなり、Ｂ系がＩ系送受信回路３７とII系送受信回路３９からなる。ＣＰＵユニット３１からの送信データ、すなわちＡ系受信データ（ＲＤA）は、周辺ユニット４５のＡ系のＩ系送受信回路３３に入力されるとともに、Ｂ系のII系送受信回路３９にも入力される。また、ＣＰＵユニット３１からのＢ系受信データ（ＲＤB）は、周辺ユニット４５のＢ系のＩ系送受信回路３７に入力されると同時に、Ａ系のII系送受信回路３５にも入力される。
In the
Ａ系のＩ系送受信回路３３がＣＰＵユニット３１よりＡ系受信データ（ＲＤA）を受信すると、Ｉ系送受信回路３３内の同期回路３４は、そのデータ受信完了とともにII系送受信回路３５に対してＡ系同期信号ＳＮＣAIを出力する。また、II系送受信回路３５がＢ系受信データ（ＲＤB）を受信すると、その同期回路３６よりＩ系送受信回路３３に対してＡ系同期信号ＳＮＣAIIが出力される。そこで、Ａ系のＩ系送受信回路３３は、これらの同期信号について同期を取り、受信データＲＤAとＲＤBを同一タイミングで受信した場合、ＣＰＵユニット３１から正常にデータを受信したとして、照合回路４１に対してＡ系制御データＣＮＴＤAとＡ系制御信号ＣＮＴＳAを出力する。
When the A-system I-system transmission /
同様に、Ｂ系のＩ系送受信回路３７は、ＣＰＵユニット３１よりＢ系受信データ（ＲＤB）を受信すると、Ｉ系送受信回路３７内の同期回路３８がII系送受信回路３９にＢ系同期信号ＳＮＣBIを出力する。また、II系送受信回路３９は、Ａ系受信データ（ＲＤA）を受信すると、同期回路４０がＩ系送受信回路３７に対してＢ系同期信号ＳＮＣBIIを出力する。そして、Ｂ系のＩ系送受信回路３７は、これらのＢ系同期信号について同期を取り、受信データＲＤBとＲＤAを同一タイミングで受信した場合にＣＰＵユニット３１から正常にデータを受信したとして、照合回路４１に対してＢ系制御データＣＮＴＤBとＢ系制御信号ＣＮＴＳBを出力する。
Similarly, when the B-system I-system transmission /
照合回路４１は、Ａ系の制御データＣＮＴＤAとＢ系の制御データＣＮＴＤＢを照合し、それらが一致しているときのみ、周辺回路５０に対して制御データを出力する。しかし、これらＡ系の制御データとＢ系の制御データが一致していなければ、周辺回路５０に制御データを出力しない。一方、周辺回路５０からのデータは、照合回路４１を介して、Ａ系制御データＣＮＴＤAとしてＡ系のＩ系送受信回路３３に入力されるとともに、Ｂ系制御データＣＮＴＤBとしてＢ系のＩ系送受信回路３７に入力される。そして、Ａ系のＩ系送受信回路３３からＡ系送信データ（ＳＤA）が、Ｂ系のＩ系送受信回路３７からＢ系送信データ（ＳＤB）がそれぞれ、ＣＰＵユニット３１に入力される。
The
ここで、周辺ユニット４５において障害が発生した場合について説明する。周辺ユニット４５のＡ系内部で障害が発生し、正常なデータ受信が行われずにＩ系の同期信号ＳＮＣAIとII系の同期信号ＳＮＣAIIがともに連続して出力される（同期信号のＯＮ状態が続く）という故障が生じたとする。この場合、Ａ系のＩ系送受信回路３３においては、見かけ上、同期が取れた状態となり、Ｉ系送受信回路３３から照合回路４１へＡ系制御データＣＮＴＤAとＡ系制御信号ＣＮＴＳAの双方が出力される。
Here, a case where a failure occurs in the
これに対して、Ｂ系のＩ系送受信回路３７は正常に動作しているため、ＲＤBを受信するとＩ系送受信回路３７よりII系送受信回路３９へＳＮＣBIが出力され、II系送受信回路３９からは、ＲＤAの受信によりＩ系送受信回路３７にＳＮＣBIIが出力される。Ｉ系送受信回路３７は、これらの信号で同期を取るので、ＲＤBとＲＤAを同一タイミングで受信しない限り、照合回路４１に対してＢ系制御データＣＮＴＤBとＢ系制御信号ＣＮＴＳBは出力されない。したがって照合回路４１は、Ａ系内部における上記の障害の発生に対して、Ａ系のＩ系送受信回路３３からの出力と、Ｂ系のＩ系送受信回路３７からの出力の不一致を検知し、周辺回路５０への制御データの出力を停止する。その結果、上記の故障が生じても、周辺回路５０に対する危険側出力とならない。
On the other hand, since the B-system I-system transmission /
一方、周辺ユニット４５のＡ系内部での障害が、上記とは異なってＩ系の同期信号ＳＮＣAIとII系の同期信号ＳＮＣAIIがともに出力されない故障の場合には、Ｉ系送受信回路３３から照合回路４１へは、Ａ系制御データＣＮＴＤAとＡ系制御信号ＣＮＴＳAの双方とも出力されない。そのため、このような故障においても、照合回路４１は、Ａ系のＩ系送受信回路３３からの出力と、Ｂ系のＩ系送受信回路３７からの出力の不一致を検知するので、周辺回路５０への制御データの出力が停止される。
On the other hand, if the failure within the A system of the
なお、周辺ユニット４５のＢ系内部で障害が発生し、正常なデータ受信が行われずにＩ系の同期信号ＳＮＣBIとII系の同期信号ＳＮＣBIIがともに出力される、つまりＯＮ状態が続くという故障が生じた場合も、上記Ａ系の場合と同様、照合回路４１は、Ｂ系のＩ系送受信回路３７からの出力と、Ａ系のＩ系送受信回路３３からの出力の不一致を検知し、周辺回路５０への制御データの出力を停止する。また、周辺回路５０からのデータをＣＰＵユニット３１に送信する場合においても、誤ったデータを送信するのは、Ａ系の送受信回路３３かＢ系の送受信回路３７のいずれか一方のみである。そのため、ＣＰＵユニット３１が誤ったデータを採用することはない。
It should be noted that a failure occurs in the B system of the
このように、Ａ系内に２つの独立したデータ送受信回路を設け、それらの間においてＡ系内だけで同期信号のやり取りを行う一方、Ｂ系においても２つの独立したデータ送受信回路を設けて、Ｂ系内部だけで同期信号をやり取りする２重系データ送受信回路構成とすることで、図４に示す従来の２重系送受信回路とは違って、一方の系の同期回路に故障が生じても、それが他方の系に影響を与えない。そのため、一方の同期回路に故障があれば、その故障が照合回路で検知され、誤った制御データが周辺回路に出力されることはない。 In this way, two independent data transmission / reception circuits are provided in the A system, and the synchronization signal is exchanged only in the A system between them, while two independent data transmission / reception circuits are provided in the B system, Unlike the conventional duplex transmission / reception circuit shown in FIG. 4, by adopting a dual data transmission / reception circuit configuration that exchanges synchronization signals only within the B system, even if a failure occurs in one of the synchronization circuits. , It does not affect the other system. Therefore, if there is a failure in one of the synchronization circuits, the failure is detected by the verification circuit, and erroneous control data is not output to the peripheral circuit.
すなわち、Ａ系の同期回路に故障が発生すると、Ａ系の制御データとＢ系の制御データが一致しないため、周辺回路５０へは制御データが出力されないことになり、誤った制御データの出力を回避できる。周辺ユニット４５のＢ系内部において障害が発生した場合も同様である。したがって、このような２重系データ送受信回路を列車制御装置の車上装置及び地上装置に採用することで、例えば、同期回路の故障等により、車上装置で生成された速度制御パターンのデータが正しく受信されずに誤って周辺回路に送信され、自列車が前方列車のさらに前方に位置する列車を前方列車と誤認識してしまうといった危険を確実に防止できる。また、同期信号の定期的な故障診断を実施している場合であっても、故障発生から故障検出するまでの期間に誤った制御データが出力されることもない。
That is, when a failure occurs in the A-system synchronization circuit, the A-system control data and the B-system control data do not match, so that control data is not output to the
また、図３に示す２重系送受信回路は、基本的には、図４に示す送受信回路をそれぞれの系に２つ設けた構成としたため、従来の回路に替えて新たに２重系送受信回路を列車制御装置の車上装置及び地上装置に採用する場合であっても、基板における大幅な信号パターンの変更や部品の増加等が不要となるという利点がある。 In addition, since the duplex transmission / reception circuit shown in FIG. 3 basically has a configuration in which two transmission / reception circuits shown in FIG. 4 are provided in each system, a new duplex transmission / reception circuit is provided instead of the conventional circuit. Can be used for an on-board device and a ground device of a train control device, there is an advantage that it is not necessary to significantly change the signal pattern on the board or increase the number of parts.
イ、ロ 列車
Ｔ 軌道
２，２´ 車上子
３，３´ 速度発電機
５ａ〜５ｃ 地上子
１０，１０´ 車上装置
１４，２２ 制御部
１５ 送受信部
１６ 自列車位置検出部
１７ 速度パターン生成部
２０ 地上装置
２１ メモリ
２３ 送受信部
３１ ＣＰＵユニット
３３，３７ Ｉ系送受信回路
３４ 同期回路
３５，３９ II系送受信回路
４１ 照合回路
４５ 周辺ユニット
５０ 周辺回路
B,
Claims (5)
前記Ａ系に配され前記制御部よりＡ系受信データを受信する第１のＡ系送受信回路と、
前記Ａ系に配され前記制御部よりＢ系受信データを受信する第２のＡ系送受信回路と、
前記Ｂ系に配され前記制御部よりＢ系受信データを受信する第１のＢ系送受信回路と、
前記Ｂ系に配され前記制御部よりＡ系受信データを受信する第２のＢ系送受信回路と、
前記第１のＡ系送受信回路から出力されるＡ系制御データと、前記第１のＢ系送受信回路から出力されるＢ系制御データとを照合する照合手段とを備え、
前記第１のＡ系送受信回路は、前記Ａ系受信データの受信完了により前記第２のＡ系送受信回路に所定の同期信号を出力し、前記第２のＡ系送受信回路は、前記Ｂ系受信データの受信完了により前記第１のＡ系送受信回路に所定の同期信号を出力するとともに、前記第１のＡ系送受信回路は、これらの同期信号により前記Ａ系内において同期が取れた場合に前記Ａ系制御データを出力し、前記第１のＢ系送受信回路は、前記Ｂ系受信データの受信完了により前記第２のＢ系送受信回路に所定の同期信号を出力し、前記第２のＢ系送受信回路は、前記Ａ系受信データの受信完了により前記第１のＢ系送受信回路に所定の同期信号を出力するとともに、前記第１のＢ系送受信回路は、これらの同期信号により前記Ｂ系内において同期が取れた場合に前記Ｂ系制御データを出力し、
前記照合手段は、前記Ａ系制御データと前記Ｂ系制御データが一致した場合のみ前記周辺回路に対して制御データを出力することを特徴とする２重系データ送受信回路。 A dual data transmission / reception circuit composed of two systems, A system and B system, for transmitting and receiving predetermined data between the control unit and the peripheral circuit;
A first A-system transmission / reception circuit arranged in the A-system and receiving A-system reception data from the control unit;
A second A-system transmitting / receiving circuit arranged in the A-system and receiving B-system received data from the control unit;
A first B-system transmitting / receiving circuit arranged in the B-system and receiving B-system received data from the control unit;
A second B-system transmission / reception circuit arranged in the B-system and receiving A-system reception data from the control unit;
Collating means for collating A system control data output from the first A system transmission / reception circuit and B system control data output from the first B system transmission / reception circuit;
The first A-system transmission / reception circuit outputs a predetermined synchronization signal to the second A-system transmission / reception circuit upon completion of reception of the A-system reception data, and the second A-system transmission / reception circuit receives the B-system reception. When the reception of data is completed, a predetermined synchronization signal is output to the first A-system transmission / reception circuit. When the first A-system transmission / reception circuit is synchronized in the A-system by these synchronization signals, A system control data is output, and the first B system transmission / reception circuit outputs a predetermined synchronization signal to the second B system transmission / reception circuit upon completion of reception of the B system reception data, and the second B system The transmission / reception circuit outputs a predetermined synchronization signal to the first B-system transmission / reception circuit upon completion of reception of the A-system reception data, and the first B-system transmission / reception circuit receives the synchronization signal in the B-system. When synchronization is achieved It outputs the B-system control data,
The dual data transmission / reception circuit, wherein the collation means outputs control data to the peripheral circuit only when the A system control data and the B system control data match.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168881A JP2009009277A (en) | 2007-06-27 | 2007-06-27 | Double system data transceiving circuit and train control device using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007168881A JP2009009277A (en) | 2007-06-27 | 2007-06-27 | Double system data transceiving circuit and train control device using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009009277A true JP2009009277A (en) | 2009-01-15 |
Family
ID=40324314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007168881A Withdrawn JP2009009277A (en) | 2007-06-27 | 2007-06-27 | Double system data transceiving circuit and train control device using same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009009277A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120578A1 (en) * | 2011-03-10 | 2012-09-13 | 三菱電機株式会社 | Redundant device |
| CN102941866A (en) * | 2012-10-22 | 2013-02-27 | 上海富欣智能交通控制有限公司 | Automatic train supervisor (ATS) system and method |
-
2007
- 2007-06-27 JP JP2007168881A patent/JP2009009277A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012120578A1 (en) * | 2011-03-10 | 2012-09-13 | 三菱電機株式会社 | Redundant device |
| CN103392173A (en) * | 2011-03-10 | 2013-11-13 | 三菱电机株式会社 | Redundant device |
| CN103392173B (en) * | 2011-03-10 | 2016-05-18 | 三菱电机株式会社 | redundant device |
| US9491228B2 (en) | 2011-03-10 | 2016-11-08 | Mitsubishi Electric Corporation | Redundancy device |
| CN102941866A (en) * | 2012-10-22 | 2013-02-27 | 上海富欣智能交通控制有限公司 | Automatic train supervisor (ATS) system and method |
| CN102941866B (en) * | 2012-10-22 | 2015-02-25 | 上海富欣智能交通控制有限公司 | Automatic train supervisor (ATS) system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6632310B2 (en) | Fail-safe E / E architecture for automated driving | |
| JP7244549B2 (en) | train security system | |
| WO2014102632A1 (en) | Train end and train integrity circuit for train control system | |
| US8483893B2 (en) | System and method of determining train length | |
| EP1769996A2 (en) | Railway control and protection system | |
| JP5042066B2 (en) | Train control system | |
| BR102014008488B1 (en) | TRAIN CONTROL SYSTEM | |
| KR20160138203A (en) | Redundant control device and system switching method | |
| WO2018113763A1 (en) | Computer platform based on rail transit | |
| CN110758489A (en) | Automatic protection system of train | |
| JP2009009277A (en) | Double system data transceiving circuit and train control device using same | |
| JP3881197B2 (en) | Vehicle automatic driving system | |
| KR100945854B1 (en) | Fault detection circuit of railroad signal controller | |
| JP5467925B2 (en) | Security device equipped with parallel bus sanity check function | |
| JP5025402B2 (en) | High safety control device | |
| CN110239575B (en) | Logic control equipment and system based on two-by-two-out-of-two | |
| JP4961247B2 (en) | Fail-safe control method | |
| Henke et al. | System architecture and risk management for autonomous railway convoys | |
| JP5694806B2 (en) | Control device, train control device, and train control system | |
| CN110979406A (en) | Cross multiplexing signal system safety computing platform | |
| JP2011162046A (en) | Onboard control device | |
| JP5161158B2 (en) | ATC transmitter | |
| JP5057158B2 (en) | Railroad crossing control system | |
| JP5711622B2 (en) | ATS-P ground unit with failure detection function | |
| KR101793310B1 (en) | Apparatus for detecting tag reader failure of railway vehicle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |