JP2008538670A - データ通信ネットワークを備えた集積回路及びic設計方法 - Google Patents
データ通信ネットワークを備えた集積回路及びic設計方法 Download PDFInfo
- Publication number
- JP2008538670A JP2008538670A JP2008507249A JP2008507249A JP2008538670A JP 2008538670 A JP2008538670 A JP 2008538670A JP 2008507249 A JP2008507249 A JP 2008507249A JP 2008507249 A JP2008507249 A JP 2008507249A JP 2008538670 A JP2008538670 A JP 2008538670A
- Authority
- JP
- Japan
- Prior art keywords
- data
- network
- communication
- network station
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/56—Routing software
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/22—Traffic shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
- H04L49/9021—Plurality of buffers per packet
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
集積回路は複数の機能ブロックと、機能ブロック間でデータパッケージを通信するための、複数の通信チャネルを介して相互接続された複数のネットワークステーションを有するデータ通信ネットワークとを有する。Nは2以上の整数として各データパッケージは、ネットワークステーションのルーティング情報を有するデータ要素を含むN個のデータ要素を有する。複数のネットワークステーションは複数のデータルータ及び複数のネットワークインターフェースを有し、各データルータはネットワークインターフェースを介して機能ブロックに結合され、当該データ通信ネットワークは、第1の通信チャネルを介して相互接続された第1のネットワークステーション及び第2のネットワークステーションを有し、且つMは正の整数として第1の通信チャネルにM×Nサイクルの遅延を導入するM×N個のデータ格納素子を有する。低速通信チャネルへの1つ以上のデータパッケージ分の遅延の導入により、データ通信ネットワーク上でのデータ通信の最大クロック速度を高めることが容易になる。
Description
本発明は、データ通信ネットワークを介して相互に接続された複数の機能ブロックを有する集積回路に関する。
近年、大抵の集積回路(IC)は、IC上で典型的に多数の機能を実現する多数の機構を有する超大規模集積(VLSI)回路である。様々な機能が、例えばシステム・オン・チップ(SoC)アーキテクチャ等、別個の機能ブロックに配置され得る。機能ブロックの相互接続は設計上の課題をもたらす。何故なら、最近のICの高いクロック速度は多量のデータを処理することを促進するものであるが、このことは、ICの相互接続は機能ブロック間で多量のデータを通信可能でなければならないことを意味するからである。
一方で柔軟性ある通信を容易にし、他方で必要な配線量を制限するため、ICはネットワーク・オン・チップ(NoC)とも呼ばれるデータ通信ネットワークを内蔵し得る。このようなネットワークは、典型的に、複数のネットワークステーションを有しており、各々のネットワークステーションは機能ブロックに関連付けられ、例えば配線といった通信チャネルを介して相互接続されている。これら複数のネットワークステーションは、複数のデータルータ及び複数のネットワークインターフェースを含んでおり、各々のデータルータはネットワークインターフェースを介して機能ブロックに結合されている。データはネットワーク上で、データとネットワークステーション用のルーティング命令とが混ざり合ったものを含むパッケージの形態で伝達されることができる。デュプレックス通信を促進しているネットワークにおいては、典型的に、双方向通信を容易にする少なくとも一対の通信副チャネルを介して一対のネットワークステーションが相互接続される。
IC上の例えば配線である通信チャネルに付随する問題は、ICが動作可能なクロック速度が、最も遅い通信チャネル、すなわち、最大のデータ伝送遅延をもたらすチャネルによって決定されてしまうことである。この問題に関する解法は複数存在しており、例えば、幾つかの解法が提示されている非特許文献1が参照される。考え得る1つの解法は、最も遅いデータ通信チャネルに例えばラッチ等のデータ格納素子を導入することである。その結果、ICのデータ通信部分のクロック速度は、最も遅い通信チャネルに沿った通信用の付加的なクロックサイクルを用いて高められることができる。
残念ながら、このような解法は、一体化されたネットワークを介して機能ブロック間でデータ通信しているICには、特に、通信されるデータの性質がクロックサイクル毎に異なるときには、そのまま適用されることができない(このようなネットワークの一例は、非特許文献2参照)。このようなネットワークは、例えばデータルータ等のネットワークステーションは所定のクロックサイクル中にデータパケットに組み込まれたルーティングデータを受け取るという原則に基づいて動作する。ネットワークの残りの部分を高速化するために遅い通信チャネル上での該ルータへの通信を1クロックサイクルだけ遅らせることは、ルーティングデータが所定のクロックサイクルを外れて到着し、それによりネットワークの誤った挙動を生じさせる原因となり得る。
Carloni等、「Coping with latency in SoC design」、IEEE Micro 5、2002年、第22巻、p24-35 Rijpkema等、「Trade-offs in the design of a router with both guaranteed and best-effort services for network on chip」、IEE Proc.Comput.Digit.Tech.2003、p1-9 (IEEプロシーディングス オンライン番号20030830)
Carloni等、「Coping with latency in SoC design」、IEEE Micro 5、2002年、第22巻、p24-35 Rijpkema等、「Trade-offs in the design of a router with both guaranteed and best-effort services for network on chip」、IEE Proc.Comput.Digit.Tech.2003、p1-9 (IEEプロシーディングス オンライン番号20030830)
本発明は、集積回路のネットワークのデータ通信速度を高めることが可能な集積回路を提供することを目的とする。
本発明の一態様に従って提供される集積回路は、複数の機能ブロック、並びに、機能ブロック間でデータパッケージを通信するための、複数の通信チャネルを介して相互接続された複数のネットワークステーションを有するデータ通信ネットワークであり、Nは2以上の整数として各データパッケージは、ネットワークステーションのルーティング情報を有するデータ要素を含むN個のデータ要素を有し、前記複数のネットワークステーションは複数のデータルータ及び複数のネットワークインターフェースを有し、各データルータはネットワークインターフェースを介して機能ブロックに結合されており、当該データ通信ネットワークは、第1の通信チャネルを介して相互接続された第1のネットワークステーション及び第2のネットワークステーションを有し、且つMは正の整数として第1の通信チャネルにM×Nサイクルの遅延を導入するM×N個のデータ格納素子を有する、データ通信ネットワークを有する。
本発明は、ネットワークの正確な動作はネットワークステーション間の正確な周期性の維持に頼るものであるという認識に基づく。データパッケージはN個のデータ要素という一定の大きさを有するので、2つのネットワークステーション間での完全なパッケージの通信はNクロックサイクル要し、あるいは非同期式のネットワーク実装の場合にはN回のハンドシェイクによるデータ伝送を要する。例えば宛先や要求されるサービスの種類(例えば、ベストエフォート型又は帯域保証型)といったルーティング情報は、データパッケージ内で一定の位置を有している。ルーティング情報は例えば最初のデータ要素(すなわち、ヘッダ)の位置を有しているが、その他のデータ要素がこの情報を含んでいてもよい。ネットワークステーションはルーティング情報が周期的に(すなわち、Nサイクル毎に)到着することを要求するので、(典型的に、ネットワーク内の最も遅いチャネルである)第1の通信チャネルへの上記周期に一致する遅延の導入により、すなわち、単一のデータ要素ではなくデータパッケージ全体を遅延させることにより、遅延されたデータパッケージは受信側ネットワークステーションによって適当な期間(例えば、クロックサイクル)中に受け取られる。
各通信チャネルは、それぞれの2つのネットワークステーション間での双方向通信を可能にするように、それぞれの第1のネットワークステーションの入力ポートとそれぞれの第2のネットワークステーションの出力ポートとの間の第1の副チャネル、及びそれぞれの第2のネットワークステーションの入力ポートとそれぞれの第1のネットワークステーションの出力ポートとの間の第2の副チャネルを有していてもよい。M×N個のデータ格納素子は、第1の通信チャネルのこれら副チャネルに分配されていてもよい。
好適な一実施形態において、第1のネットワークステーションはルーティング情報を第1サイクルで評価するように構成され、第2のネットワークステーションはルーティング情報を第2サイクルで評価するように構成され、第1サイクルと第2サイクルとの間の差はAサイクルであり、且つ第1の通信チャネルの第1の副チャネルはA個のデータ格納素子により実現されるAサイクルの遅延を有し、第2の副チャネルはB個のデータ格納素子により実現されるBサイクルの遅延を有し、A及びBはA+B=M×Nとなる正の整数である。
ネットワーク内のネットワークステーションの1つのルーティング評価段階に位相シフトを導入することは、データ通信(副)チャネル内の遅延要素数をデータパッケージ内のデータ要素数より少なくすることが可能であり、故に、特定のデータ通信(副)チャネルの待ち時間(レイテンシ)が改善されるという利点を有する。欠点は、位相シフトされたネットワークステーションへの全ての通信が、適当な位相シフトを導入するために遅延を有する通信チャネルを介して伝わらなければならないことである。この制約は、しかしながら、CはNを法とするCがAとなる正の整数として、ルーティング情報を第2サイクルで評価するように構成された更なるネットワークステーションから第1のネットワークステーションへの何れのネットワーク経路もC個の遅延要素を有し、且つDはNを法とするDがBとなる正の整数として、第1のネットワークステーションから前記更なるネットワークステーションへの何れのネットワーク経路もD個の遅延要素を有する、ことを確保することによって回避可能である。これにより、第1のネットワークステーションと、該第1のネットワークステーションとは異なるルータ情報評価位相で動作するその他の如何なるネットワークステーションとの間においても正確な位相関係が維持され、故に、ネットワークの最適な柔軟性が維持される。
代替的な一実施形態においては、第1の通信チャネルの副チャネルの各々は、M×N/2個のデータ格納素子により導入される遅延を有する。ここで、M×N/2は典型的にデータパッケージの大きさに相当する。結果として、双方向通信チャネルの双方の経路は同等の長さと同等の遅延特性とを有することになるので、双方の副チャネルのこの分配により、双方の通信方向でのネットワークの速度を高めることが可能になる。
好ましくは、必要な遅延要素数を最小化するためにM=1であり、これは第1の通信チャネルに導入される遅延を最小化することになる。
同期式の実施形態においては、ICはクロック信号発生器を更に有し、複数のネットワークステーション及びM×N個のデータ格納素子はクロック信号発生器に反応し、それにより、データルータとM×N個の格納素子との間でデータ衝突が発生しないことが確保される。
各ネットワークステーションは該ネットワークステーションの通信ポートに結合された第1の記憶素子及び第2の記憶素子を有していてもよく、第1の記憶素子は該通信ポートに関連する第1のサービスレベルを要求するデータパッケージからのルーティング情報を格納するように構成されており、且つ第2の記憶素子は該通信ポートに関連する第2のサービスレベルを要求するデータパッケージからのルーティング情報を格納するように構成されている。このような実施形態は、相異なるサービスレベルを要求するパッケージを交互に配置することを可能にする。
本発明の更なる一態様に従って、複数の機能ブロック、並びに、機能ブロック間でデータパッケージを通信するための、複数の通信チャネルを介して相互接続された複数のネットワークステーションを有するデータ通信ネットワークであり、Nは2以上の整数として各データパッケージは、ネットワークステーションのルーティング情報を有するデータ要素を含むN個のデータ要素を有し、前記複数のネットワークステーションは複数のデータルータ及び複数のネットワークインターフェースを有し、各データルータはネットワークインターフェースを介して機能ブロックに結合されている、データ通信ネットワーク、を有する集積回路を設計する方法が提供され;当該方法は、所定の遅延閾値を超えるデータ伝送遅延を有する、第1のネットワークステーションと第2のネットワークステーションとの間の第1の通信チャネルを特定する段階;及びMは正の整数として、第1の通信チャネルにM×Nサイクルの遅延を導入するように、データ通信ネットワークにM×N個のデータ格納素子を挿入する段階を有する。この方法により、本発明に係る集積回路の設計が容易になる。
好適な一実施形態において、各通信チャネルは、それぞれの第1のネットワークステーションの入力ポートとそれぞれの第2のネットワークステーションの出力ポートとの間の第1の副チャネル、及びそれぞれの第2のネットワークステーションの入力ポートとそれぞれの第1のネットワークステーションの出力ポートとの間の第2の副チャネルであり、これら2つのネットワークステーション間での双方向通信を可能にする第2の副チャネルを有し;且つ第1のネットワークステーションはルーティング情報を第1サイクルで評価するように構成され、第2のネットワークステーションはルーティング情報を第2サイクルで評価するように構成され、第1サイクルと第2サイクルとの間の差はAサイクルであり;当該方法は更に、A及びBはA+B=M×Nとなる正の整数として、第1の通信チャネルの第1の副チャネルにAサイクルの遅延を導入するように、第1の副チャネルにA個のデータ格納素子を挿入する段階;及び第1の通信チャネルの第2の副チャネルにBサイクルの遅延を導入するように、第2の副チャネルにB個のデータ格納素子を挿入する段階を有する。この方法により、本発明に係る集積回路の好適実施形態の設計が容易になる。
添付図面を参照しながら、本発明について非限定的な実施例を用いて詳細に説明する。図は単なる概略的なものであって縮尺通りに描かれていないことは理解されるべきである。また、図面全体を通じて、同一又は類似の部分は同一の参照符号を用いて指し示すこととする。
図1は、本発明の一実施形態に従った集積回路(IC)10を示している。IC10は、データ通信ネットワーク100を介して相互接続された、例えば処理ユニットである4つの機能ブロック101−104を有している。データ通信ネットワーク100はデータルータ110、120、130、140を含んでおり、これらデータルータはそれぞれのネットワークインターフェース105−108を介して機能ブロック101−104にそれぞれ結合されている。データルータ110、120、130、140及びネットワークインターフェース105−108はデータ通信ネットワーク100のネットワークステーションを構成している。このようなデータルータ及びネットワークインターフェースの典型的な実施形態は、例えば、Radulescu等の「An Efficient On-chip Network Interface Offering Guaranteed Services,Shared Memory Abstraction and Flexible Network Configuration」(Proc.of Design,Automation and Test Conference in Europe、2004年2月)及び上述の非特許文献2、並びにそれらの関連参照文献に記載されている。なお、これらの関連部分は参照することによりここに取り込まれる。
データ通信ネットワーク100のネットワークステーションは複数のデータ通信チャネル150を介して相互接続されている。通信チャネル150は例えばデータバスである1つ又は複数の配線を有し得る。データ通信ネットワーク100は機能ブロック101−104間でのデータストリームの柔軟性ある通信を可能にするように構成されている。典型的に、このようなデータストリームは、1つ又は複数のデータパッケージを有しており、各データパッケージはNを2以上の整数としてN個のデータ要素を有している。パッケージ内のN個のデータ要素の少なくとも1つ(例えば最初のデータ要素)は、宛先のネットワークステーションのためのルーティング命令を有している。このようなデータパッケージはフロー命令ユニット(フリット)と呼ばれることもある。
データストリームは、例えば、完全なデータストリームが次の宛先に転送される前にデータルータに格納される格納・転送型ルーティングや、完全なデータストリームが受け取られる前にデータルータが格納データパッケージを次の宛先に送信することが可能なワームホール型(wormhole)ルーティング等の、既知の通信技術を用いてネットワーク100上で通信されてもよい。後者の技術はデータルータが必要とする記憶容量が小さいという利点を有するが、何れの技術も同等にふさわしいものであり、また、その他の技術も同様に用いられ得る。
図1に示されたデータネットワークは双方向(デュプレックス)ネットワークであり、すなわち、双方向での同時のデータ通信を可能にするものである。しかしながら、強調しておくが、本発明は片方向(シンプレックス)ネットワーク、すなわち、同時の双方向通信に対応していないネットワークにも等しく適用可能である。データネットワーク100上での双方向通信を容易にするため、各通信チャネル150は、例えばデータルータ120及び140といった隣接し合う2つのネットワークステーションそれぞれの入力と出力との間に、第1の副チャネル152及び第2の副チャネル154を有している。これにより、例えば帯域保証型及びベストエフォート型のサービスの時分割多重アクセス(TDMA)データ通信が容易にされる。この目的で、データ通信ネットワーク100内の各ネットワークステーションは複数の記憶装置を有している。各記憶装置は、データルータの入力ポート又は出力ポートである通信ポートに結合された、あるいは、より正確には該通信ポートを介して通信のサービスレベルに関連付けられた、例えばデータルータ120内のメモリ122といった、第1の記憶素子及び第2の記憶素子を有している。当然ながら、上記の複数の記憶装置は、単なる例として2つのデータルータ間の通信を用いて後述されるように、ネットワークステーションの各入力ポート又は出力ポートを追跡するために十分な記憶容量を有する単一の記憶装置として実装されてもよい。認識されるように、同一の技術は、本発明の教示を逸脱することなく、データルータとネットワークインターフェースとの間の通信、又はネットワークインターフェースと機能ブロックとの間の通信にも適用可能である。
典型的に、最初のデータパッケージのヘッダは該データパッケージの宛先、及び帯域保証型又はベストエフォート型サービスといった該データパッケージのサービスレベルについての情報を有する。サービスレベルはデータルータの宛先出力ポートの適当な記憶素子内のビットを設定することによりフラグを立てられる。同一のサービスレベルを有する後続のデータパッケージに対して、データルータはこれらのデータパッケージが進行中のデータストリームに属することを知っていることになる。何故なら、適当なビットが関連する記憶素子に記憶されているからである。データストリームの最後のデータパッケージは、このビットをデータルータにリセットさせる標識を含んでいる。このような機構により、単一の通信チャネル上の2つのデータストリームのデータパッケージを交互に配置することが可能になる。
図1において、データルータ120と140との間の通信チャネル150は、所定の遅延閾値を超えるデータ伝送遅延をもたらすネットワーク100内の通信チャネルとして特定されている。このような特定は、利用可能なタイミング挙動シミュレーションツールを用いて設計をIC10の遅延挙動シミュレーションにかけることによって、ICの設計段階で為されることができる。例えばデータルータ120及び140である2つのネットワークステーション間の通信チャネル150の遅延特性に従ってデータ通信ネットワーク100の例えばクロック速度といった通信速度を制限する必要がないように、この通信チャネル(以下では、低速通信チャネル150と呼ぶ)は、Nはデータパッケージの大きさに相当するとして、該通信チャネルへのM×Nサイクルの遅延を導入するM×N個のデータ格納素子を備えており、故に、単一のデータパッケージの遅延、すなわち、このデータパッケージを伝達するのに必要なクロックサイクル数、の低速通信チャネル150への導入という犠牲の下で、データネットワーク100の最大通信周波数を増大させることができる。
図1に示されたネットワーク100は、N=3の大きさのデータパッケージを通信するように構成されている。その他のNの値も同等に実現可能である。低速通信チャネル150の第1の副チャネル152はN=3のデータ格納素子160を用いて延長されている。必要に応じて、低速通信チャネル150の第2の副チャネル154もまたN=3のデータ格納素子160を用いて延長されており、この場合、M=2である。第1の副チャネル152及び第2の副チャネル154は典型的に互いの近くにあり、これらそれぞれ遅延特性は一般に同等であるので、双方の副チャネルにデータ格納素子160を導入することが要求される。しかしながら、例えば、副チャネルが異なる長さを有するために、あるいは例えばウォーターフォール型クロッキングといった使用されるタイミング技術の性質のために、それぞれの副チャネルが異なる遅延特性を示す場合、1つの副チャネルのみへのN個の格納素子160の導入で十分であり、この場合、M=1である。
認識されるように、副チャネル152及び154へのデータ格納素子160の物理的配置は単なる例であり、例えばデータルータ120又はデータルータ140といった関連するネットワークステーションにデータ格納素子160が一体化される実装も等しく実現可能である。認識されるように、同一の技術は、本発明の教示を逸脱することなく、データルータとネットワークインターフェースとの間の通信、又はネットワークインターフェースと機能ブロックとの間の通信にも適用可能である。例えば図3及び5に示される実施形態といったデータ通信ネットワーク100の他の実施形態にも同じことが言える。データ格納素子160はラッチ又はフリップフロップのパイプライン又はバッファであってもよく、同期式又は非同期式の格納素子を用いて実装されてもよい。図1において、データ格納素子160は、データルータ110、120、130、140及びネットワークインターフェース105−108を含むネットワークステーションと同一のクロック信号に応答している。
図2は、データルータ120の出力ポートをデータルータ140の入力ポートに相互接続する第1の副チャネル152上の、3つのデータ格納素子160により延長された低速チャネル150に沿った通信に関して、そのタイミング挙動を示している。クロックサイクルtにて、ワームホール型ルーティングを用いるデータルータ120は、3データ要素の大きさを有する(太枠で示された)データパッケージの第1のデータ要素hを受け取る。このデータパッケージの後続のデータ要素d1及びd2は、それぞれ、クロックサイクルt+1及びt+2にてデータルータ120によって受け取られる。データルータ110、120、130、140は全て、受け取ったデータパッケージの内容を周期的に評価する、すなわち、Nデータ要素の大きさを有するデータパッケージの場合にはNクロックサイクル毎に評価するように構成されている。図1に示されたIC10の実施形態においては、全てのデータルータ110、120、130、140はこの動作を同時に、すなわち、同一クロックサイクルにて実行する。このクロックサイクルは、クロックサイクルt、及びその後のN番目毎のクロックサイクル、すなわち、新たなデータパッケージのヘッダhの到来が予期されるt+3、t+6等々である。データルータによるこのような周期的な検査機構は、例えば、Nを法とするカウンタを用いて実現され得る。従って、データパッケージのヘッダは本質的に、このような評価クロックサイクル以外には何れのデータルータ110、120、130、140にも到来しない。
ワームホール型ルーティングの原理に従って、データルータ120はデータパッケージの完全な受信を受けて、すなわちクロックサイクルt+3にて、低速通信チャネル150の第1の副チャネル152を介して該データパッケージの送信を開始する。強調しておくが、この時点では、遅延のない通信チャネルを介して送信されたデータは、送信されたのと同一のクロックサイクル内で宛先データルータに到着することになる。しかしながら、低速通信チャネル150の第1の副チャネル152内のN=3のデータ格納素子160の存在により、第1のデータ格納素子160がt+3にてヘッダhを受け取って、t+4にてそれを第2のデータ格納素子160に渡し、第2のデータ格納素子160がt+5にてそれを第3のデータ格納素子160に渡し、最終的に第3のデータ格納素子160が、データネットワーク150内のデータルータ110、120、130、140のヘッダ評価サイクルに一致するt+6にて、それをデータルータ140に渡すことになる。これにより、データルータ140によるデータパッケージの正確なルーティングが確保される。
図3に示された本発明に従ったIC10の実施形態においては、データルータ140はデータネットワーク100内のその他のデータルータ110、120、130よりAクロックサイクルだけ遅く(あるいはBサイクルだけ早く)データパッケージのヘッダを評価するように構成されている。ただし、Nはデータパッケージ内のデータ要素数に相当し、A、BはA+B=M×Nとなる正の整数である。一般に、Nを法とするA、及びNを法とするBはゼロに等しくない。
図3においては、単なる例として、M=1、N=3、A=1、そしてB=2である。言い換えれば、データルータ140はデータネットワーク100内のその他のデータルータに対して位相がシフトされたルーティング情報評価サイクルを有する。ルーティング情報が正確に読み取られることを確保するため、すなわち、この情報が適当なクロックサイクル中に何れかのデータルータに到着することを確保するため、考え得る2つの実現手法が選択され得る。第1の実現手法においては、位相シフトされたデータルータ140への通信及び該データルータ140からの通信の全てが低速通信チャネル150を通るように経路付けられる。その結果、低速通信チャネル150のみがその副チャネル152及び154へのM×N個のデータ格納素子の導入を必要とする。この実現手法の欠点は、データ通信ネットワーク100の柔軟性が低下することである。
好適な実現手法においては、第2のサイクル内にルーティング情報を評価するように構成された更なるネットワークステーションから第1のネットワークステーションへの如何なるネットワーク経路もC個の遅延要素を有する。ただし、CはNを法とするCがAとなる正の整数である。そして、第1のネットワークステーションから上記の更なるネットワークステーションへの如何なるネットワーク経路もD個の遅延要素を有する。ただし、DはNを法とするDがBとなる正の整数である。これにより、データ通信ネットワーク100全体にわたって、クロックサイクルとルーティング情報の評価との間の正しい位相関係が確実に維持される。例えば、図3においてはC=A且つB=Dであり、データルータ130の出力ポートとデータルータ140の入力ポートとの間の副チャネル152にC個のデータ素子160が導入されており、データルータ130の入力ポートとデータルータ140の出力ポートとの間の副チャネル154にD個のデータ素子160が導入されている。
言い換えれば、互いに対して位相シフトされたルーティング情報サイクルをもたらす2つのネットワークステーション間の全通信チャネル150は、位相シフトに一致するサイクル数を実現するために適当な数のデータ格納素子160を組み込んでいるべきである。これが意味することは、図3においては、データルータ140の入力ポートに接続された全ての副チャネルは、データルータ140に向けられた通信にAサイクルの遅延を導入するようにA個のデータ格納素子160を用いて延長され、データルータ140の出力ポートに接続された全ての副チャネルは、データルータ140を起源とする通信にBサイクルの遅延を導入するようにB個のデータ格納素子160を用いて延長されるということである。A+B=M×Nであるので、データルータ140が接続された各通信チャネル150はM×N個のデータ格納素子を組み込んでおり、それにより、隣接し合う2つのデータルータ間の通信ループに正確にM個のデータパッケージの遅延を導入することが確保される。
このことは図4にて更に詳細に説明される。図4においては、図3に示されたIC10のネットワーク内で、データ要素h、d1及びd2から成るデータパッケージがデータルータ120からデータルータ140に送られ、そして送り戻されている。データルータ120及び140のルーティング情報評価クロックサイクルは該サイクルの先頭の太い縦線によって指し示されている。言い換えれば、データルータ120は受信データパッケージのルーティング情報をt、t+3、t+6等々にて評価し、データルータ140は受信データパッケージのルーティング情報をt+1、t+4、t+7等々にて評価する。データルータ120はデータルータ140にデータ要素hをT=tにて送信する。T=tにて、データ要素hは第1の副チャネル152内のデータ格納素子160によって受け取られ、該データ格納素子160はデータ要素hを格納し、且つそれをデータルータ140にT=t+1にて送信する。データルータ140は同一クロックサイクル中にデータ要素hを受信し、ヘッダhに含まれるルーティング情報を評価する。
データルータ140がT=t+2にてデータ要素d1を、そしてT=t+3にてデータ要素d2を受信した後、すなわち、データルータ140が完全なデータパッケージを受信した後、データルータ140は該データパッケージの最初のデータ要素をデータルータ120に第2の副チャネル154を介して送信する。第2の副チャネル上の2つのデータ格納素子160の存在により、最初のデータ要素hはデータルータ120によってT=t+6にて、すなわち、データルータ120がルーティング情報を評価するように計画されたサイクル中に受信され、その他の2つのデータ要素d1及びd2は、それぞれ、後続のサイクルt+7及びt+8にて到着する。認識されるように、副チャネル152及び154のデータ格納素子160は位相シフト器として動作し、ルーティング情報が各データルータの位相ドメインにおける正しい時点にて評価されることを確保する。位相シフト技術の適用は、個々の副チャネル152、154に導入される遅延が完全なデータパッケージより小さくされ、それにより低速通信チャネル150の性能が図1に提示された解法と比較して向上され得るという利点を有する。
ここで、相異なる位相ドメインの数は、本発明の教示を逸脱することなく、更に増大され得ることは認識されるところである。繰り返し言っておくが、データ格納素子は典型的には2つのデータルータ間の通信チャネルに実装されるものの、例えばデータルータとネットワークインターフェースとの間といったその他の種類のネットワークステーション間のチャネルへの実装も等しく実現可能である。
図5は、例えばデータルータ120及び140間といった2つのネットワークステーション間の遅延を持たされた双方向通信チャネル150の、クロック歪み(skew)に対して堅牢な非同期実装を示している。しかしながら、クロック信号はデータルータ140まで、データルータ120までより長い配線上を進行しなければならないことにより、データルータ140は、データルータ120が受け取るクロック信号CLKに対して遅延t1を有するクロック信号CLK_dを受け取る。完全なる同期のデータ通信ネットワーク100において、これは通信エラーを発生させ得る。何故なら、クロックサイクルtにてデータルータ140によりデータルータ120、又はデータルータ120とデータルータ140との間の低速通信チャネル150上の第1の遅延要素に送信されたデータパッケージは、その宛先にサイクルtではなくサイクルt+1にて到着することがあり得るからである。これは、上述のように、ルーティング情報がデータルータ120にそのルーティング情報評価サイクルを外れて到着することを引き起こすことになり、ルーティングエラーによる情報の損失を生じさせる虞がある。
この虞は、データルータ120と140との間の第1の副チャネル152及び第2の副チャネル154のそれぞれに、M×N個のデータ格納素子160を非同期FIFOバッファ520及び540として実装することによって抑制可能である。この実装は、少なくとも或る一定の制約内で、クロック歪みの影響を受けにくいものである。クロック歪みに対する非同期FIFOバッファ520及び540の堅牢性を向上させるため、より詳細に後述するように、これらバッファはM×Nより僅かに大きい数のデータ格納素子160を含んでいてもよい。
非同期FIFOバッファ520及び540はクロックCLKから独立した通信動作を有し、データはハンドシェイク式プロトコルに基づいてFIFOバッファ520及び540内を伝えられる。通常、このような動作は同期式の通信より速い。何故なら、同期通信は上述のように同期通信ネットワーク内の最も遅い経路によって支配されてしまうからである。
データルータ120からFIFOバッファ520へのデータパッケージの伝達は、ハンドシェイク有効化(validation)信号501によって開始され、大きさNを有するデータパッケージのデータ要素の同期データ通信502がそれに続く。この通信はクロック信号CLKに応答するデータルータ120によって管理される。データ要素が期間t2をかけてFIFOバッファ520全体を伝わった後、ハンドシェイク要求503がデータルータ140に送信される。最初のハンドシェイク要求の受信により、データルータ140は初期化されるとともに、データ通信505を始動させるFIFOバッファ520への承認信号504を送信することによってデータ通信を受諾させられる。データルータ140はデータパッケージのデータストリームが完全に受信されるまで初期化された状態にある。データルータ120及び140のデータパッケージ受信期間は、クロック信号clk及びclk_dそれぞれの上方の太い横線によって指し示されている。データルータ140はデータパッケージを同期的に、すなわち、クロックサイクル当たり1つのデータ要素だけ受信し、ワームホール型ルーティング手法に従って要求信号503を受信してNクロックサイクル後に、ハンドシェイク有効化信号506及びデータ通信507をFIFOバッファ540に送信することによって、FIFOバッファ540にデータパッケージを同期的に送信する。データ要素がFIFOバッファ540全体を伝わるのにかかる時間である期間t3後、FIFOバッファ540はデータルータ120にハンドシェイク要求信号508を送信する。
重要なことに、データルータ120は既に初期化されているので、すなわち、データストリームをデータルータ140に伝達することに既に関与しているので、データルータ120は単に、縦破線で図示される該データルータ120のルーティング情報評価サイクルの先頭にて、このハンドシェイク要求への承認信号509を送信して通信510を可能にする。あるいは、データルータ120からデータルータ140へのデータストリームの伝送が、FIFOバッファ540からデータルータ120へのハンドシェイク要求に先立って完了した場合、この要求はデータルータ120を初期化する。何れの場合も、データルータ120及び140をトリガーするクロック信号のクロック歪みに拘わらず、データルータ120の正しいタイムスロットにおけるルーティング情報の受信が確保される。データルータ120とデータルータ140との間のクロック歪みがかなりの大きさである場合、データルータ140はFIFOバッファ540が承認信号509を受け取る前にFIFOバッファ540に次のデータパッケージの最初のデータ要素を送信してもよい。このような場合、FIFOバッファは該FIFOバッファに格納されるデータの損失を回避するために、M×Nより多くのデータ要素を格納することができなければならない。これは、上書きを防止するものとしてM×N個のデータ格納素子に1つ以上のデータ格納素子を追加することによって実現可能である。
本発明に従ったデータ通信ネットワーク100を有するIC10は、以下のように修正されたIC設計方法を用いて設計可能である。周知のIC設計ツールを用いて設計可能なIC10の最初のバージョンを設計(周知のIC設計ツールを用いて設計可能であるので、ここでは更には説明しない)した後、所定の遅延閾値を超えるデータ伝送遅延を有するネットワークステーションと第2のネットワークステーションとの間の第1の通信チャネルを特定する評価工程が実行される。そして、データ通信ネットワーク100の設計は、本発明の教示に従って、第1の通信チャネルにM×Nサイクルの遅延を導入するようにM×N個のデータ格納素子をネットワークに挿入するによって修正される。ただし、Mは正の整数である。これにより、データ通信ネットワーク100が動作可能な最大クロック速度を高めることが可能になる。この挿入工程は、図3及び4並びにそれらの詳細な説明にて述べられた位相シフトされたデータ通信ネットワーク100を作り出すために、第1の通信チャネル(150)の第1の副チャネル(152)にAサイクルの遅延を導入するように該第1の副チャネルにA個のデータ格納素子を挿入することと、第1の通信チャネル(150)の第2の副チャネル(154)にBサイクルの遅延を導入するように該第2の副チャネルにB個のデータ格納素子を挿入することとを有していてもよい。ただし、A及びBはA+B=M×Nとなる正の整数である。
なお、上述の実施形態は例示的なものであり本発明を限定するものではない。また、当業者は添付の特許請求の範囲を逸脱することなく数多くの代替実施形態を設計することが可能であろう。請求項において、括弧書きで示された如何なる参照符号も請求項を限定するものとして解釈されるべきではない。また、用語“有する”は請求項内に列挙されていない要素又は段階の存在を排除するものではなく、要素の前に置かれた用語“或る(a又はan)”はその要素が複数存在することを排除するものではない。本発明は幾つかの区別可能な要素を有するハードウェアによって実施されてもよい。幾つかの手段を列挙する装置に係る請求項において、これらの手段の幾つかは1つ且つ同一のハードウェア品目によって具体化されてもよい。また、特定の手段などが相異なる従属請求項に記載されているという単なる事実は、これらの手段などの組み合わせが有利に使用され得ないことを指し示すものではない。
Claims (11)
- 複数の機能ブロック;及び
機能ブロック間でデータパッケージを通信するための、複数の通信チャネルを介して相互接続された複数のネットワークステーションを有するデータ通信ネットワークであり、Nは2以上の整数として各データパッケージは、ネットワークステーションのルーティング情報を有するデータ要素を含むN個のデータ要素を有し、前記複数のネットワークステーションは複数のデータルータ及び複数のネットワークインターフェースを有し、各データルータはネットワークインターフェースを介して機能ブロックに結合されており、当該データ通信ネットワークは、第1の通信チャネルを介して相互接続された第1のネットワークステーション及び第2のネットワークステーションを有し、且つMは正の整数として第1の通信チャネルにM×Nサイクルの遅延を導入するM×N個のデータ格納素子を有する、データ通信ネットワーク;
を有する集積回路。 - 各通信チャネルは:
それぞれの第1のネットワークステーションの入力ポートとそれぞれの第2のネットワークステーションの出力ポートとの間の第1の副チャネル;及び
それぞれの第2のネットワークステーションの入力ポートとそれぞれの第1のネットワークステーションの出力ポートとの間の第2の副チャネルであり、これら2つのネットワークステーション間での双方向通信を可能にする第2の副チャネル;
を有する、請求項1に記載の集積回路。 - M×N個のデータ格納素子は、第1の通信チャネルの第1の副チャネル及び第2の副チャネルに分配されている、請求項2に記載の集積回路。
- 第1のネットワークステーションはルーティング情報を第1サイクルで評価するように構成され、第2のネットワークステーションはルーティング情報を第2サイクルで評価するように構成され、第1サイクルと第2サイクルとの間の差はAサイクルであり;且つ
第1の通信チャネルの第1の副チャネルはA個のデータ格納素子により実現されるAサイクルの遅延を有し、第2の副チャネルはB個のデータ格納素子により実現されるBサイクルの遅延を有し、A及びBはA+B=M×Nとなる正の整数である;
請求項3に記載の集積回路。 - CはNを法とするCがAとなる正の整数として、ルーティング情報を第2サイクルで評価するように構成された更なるネットワークステーションから第1のネットワークステーションへの何れのネットワーク経路もC個の遅延要素を有し;且つ
DはNを法とするDがBとなる正の整数として、第1のネットワークステーションから前記更なるネットワークステーションへの何れのネットワーク経路もD個の遅延要素を有する;
請求項4に記載の集積回路。 - M=1である請求項1乃至5の何れかに記載の集積回路。
- 第1の通信チャネルの第1の副チャネル及び第2の副チャネルの各々は、M×N/2個のデータ格納素子により導入される遅延を有する、請求項3に記載の集積回路。
- クロック信号発生器を更に有し、前記複数のネットワークステーション及びM×N個のデータ格納素子はクロック信号発生器に反応する、請求項1又は2に記載の集積回路。
- 各ネットワークステーションは該ネットワークステーションの通信ポートに結合された第1の記憶素子及び第2の記憶素子を有し、第1の記憶素子は該通信ポートに関連する第1のサービスレベルを要求するデータパッケージからのルーティング情報を格納するように構成されており、且つ第2の記憶素子は該通信ポートに関連する第2のサービスレベルを要求するデータパッケージからのルーティング情報を格納するように構成されている、請求項1又は2に記載の集積回路。
- 複数の機能ブロック、並びに、機能ブロック間でデータパッケージを通信するための、複数の通信チャネルを介して相互接続された複数のネットワークステーションを有するデータ通信ネットワークであり、Nは2以上の整数として各データパッケージは、ネットワークステーションのルーティング情報を有するデータ要素を含むN個のデータ要素を有し、前記複数のネットワークステーションは複数のデータルータ及び複数のネットワークインターフェースを有し、各データルータはネットワークインターフェースを介して機能ブロックに結合されている、データ通信ネットワーク、を有する集積回路を設計する方法であって:
所定の遅延閾値を超えるデータ伝送遅延を有する、第1のネットワークステーションと第2のネットワークステーションとの間の第1の通信チャネルを特定する段階;及び
Mは正の整数として、第1の通信チャネルにM×Nサイクルの遅延を導入するように、データ通信ネットワークにM×N個のデータ格納素子を挿入する段階;
を有する方法。 - 各通信チャネルは、それぞれの第1のネットワークステーションの入力ポートとそれぞれの第2のネットワークステーションの出力ポートとの間の第1の副チャネル、及びそれぞれの第2のネットワークステーションの入力ポートとそれぞれの第1のネットワークステーションの出力ポートとの間の第2の副チャネルであり、これら2つのネットワークステーション間での双方向通信を可能にする第2の副チャネルを有し;且つ
第1のネットワークステーションはルーティング情報を第1サイクルで評価するように構成され、第2のネットワークステーションはルーティング情報を第2サイクルで評価するように構成され、第1サイクルと第2サイクルとの間の差はAサイクルであり;
当該方法は更に:
A及びBはA+B=M×Nとなる正の整数として、第1の通信チャネルの第1の副チャネルにAサイクルの遅延を導入するように、第1の副チャネルにA個のデータ格納素子を挿入する段階;及び
第1の通信チャネルの第2の副チャネルにBサイクルの遅延を導入するように、第2の副チャネルにB個のデータ格納素子を挿入する段階;
を有する請求項10に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05103232 | 2005-04-21 | ||
PCT/IB2006/051218 WO2006111931A1 (en) | 2005-04-21 | 2006-04-20 | Integrated circuit with data communication network and ic design method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008538670A true JP2008538670A (ja) | 2008-10-30 |
Family
ID=36694308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008507249A Withdrawn JP2008538670A (ja) | 2005-04-21 | 2006-04-20 | データ通信ネットワークを備えた集積回路及びic設計方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8072893B2 (ja) |
EP (1) | EP1875683B1 (ja) |
JP (1) | JP2008538670A (ja) |
KR (1) | KR20080011209A (ja) |
CN (1) | CN101164298A (ja) |
AT (1) | ATE523990T1 (ja) |
WO (1) | WO2006111931A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100653087B1 (ko) * | 2005-10-17 | 2006-12-01 | 삼성전자주식회사 | AXI가 적용된 NoC 시스템 및 그 인터리빙 방법 |
JP5753372B2 (ja) * | 2009-12-22 | 2015-07-22 | キヤノン株式会社 | データ処理装置およびその制御方法 |
WO2011092548A1 (en) * | 2010-01-26 | 2011-08-04 | Freescale Semiconductor, Inc. | Integrated circuit device and method of using combinatorial logic in a data processing circuit |
US9355690B1 (en) * | 2011-03-17 | 2016-05-31 | Xilinx, Inc. | Time-multiplexed, asynchronous device |
EP2700202B1 (en) * | 2011-04-20 | 2017-11-08 | NXP USA, Inc. | Integrated circuit device and methods for performing cut-through forwarding |
CN104615388B (zh) * | 2013-11-01 | 2017-12-22 | 精工爱普生株式会社 | 打印控制系统 |
IN2014DE02931A (ja) | 2013-11-01 | 2015-06-26 | Seiko Epson Corp | |
US10110700B2 (en) * | 2014-03-31 | 2018-10-23 | Oracle International Corporation | Multiple on-die communication networks |
US10176012B2 (en) | 2014-12-12 | 2019-01-08 | Nxp Usa, Inc. | Method and apparatus for implementing deterministic response frame transmission |
US10505757B2 (en) | 2014-12-12 | 2019-12-10 | Nxp Usa, Inc. | Network interface module and a method of changing network configuration parameters within a network device |
US9787571B2 (en) * | 2014-12-22 | 2017-10-10 | Intel Corporation | Link delay based routing apparatus for a network-on-chip |
US9965410B2 (en) * | 2016-01-21 | 2018-05-08 | Qualcomm Incorporated | Priority-based data communication over multiple communication buses |
US10628352B2 (en) | 2016-07-19 | 2020-04-21 | Nxp Usa, Inc. | Heterogeneous multi-processor device and method of enabling coherent data access within a heterogeneous multi-processor device |
KR102446702B1 (ko) * | 2018-03-31 | 2022-09-26 | 마이크론 테크놀로지, 인크. | 멀티 스레드, 자체 스케줄링 재구성 가능한 컴퓨팅 패브릭의 루프 스레드 순서 실행 제어 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6466548B1 (en) * | 1998-10-28 | 2002-10-15 | Cisco Technology, Inc. | Hop by hop quality of service measurement system |
US7606164B2 (en) * | 1999-12-14 | 2009-10-20 | Texas Instruments Incorporated | Process of increasing source rate on acceptable side of threshold |
US20020087716A1 (en) * | 2000-07-25 | 2002-07-04 | Shakeel Mustafa | System and method for transmitting customized multi priority services on a single or multiple links over data link layer frames |
US7197009B1 (en) * | 2002-03-06 | 2007-03-27 | Sprint Communications Company L.P. | Delay variation based routing in communication systems |
GB2399263A (en) * | 2003-03-07 | 2004-09-08 | Zarlink Semiconductor Ltd | Clock synchronisation over a packet network |
US7680920B2 (en) * | 2003-03-24 | 2010-03-16 | Netiq Corporation | Methods, systems and computer program products for evaluating network performance using diagnostic rules identifying performance data to be collected |
US7362763B2 (en) * | 2003-09-04 | 2008-04-22 | Samsung Electronics Co., Ltd. | Apparatus and method for classifying traffic in a distributed architecture router |
-
2006
- 2006-04-20 JP JP2008507249A patent/JP2008538670A/ja not_active Withdrawn
- 2006-04-20 EP EP06727978A patent/EP1875683B1/en active Active
- 2006-04-20 CN CNA2006800129726A patent/CN101164298A/zh active Pending
- 2006-04-20 AT AT06727978T patent/ATE523990T1/de not_active IP Right Cessation
- 2006-04-20 KR KR1020077027094A patent/KR20080011209A/ko not_active Application Discontinuation
- 2006-04-20 WO PCT/IB2006/051218 patent/WO2006111931A1/en not_active Application Discontinuation
- 2006-04-20 US US11/912,175 patent/US8072893B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080186983A1 (en) | 2008-08-07 |
WO2006111931A1 (en) | 2006-10-26 |
KR20080011209A (ko) | 2008-01-31 |
CN101164298A (zh) | 2008-04-16 |
ATE523990T1 (de) | 2011-09-15 |
EP1875683B1 (en) | 2011-09-07 |
EP1875683A1 (en) | 2008-01-09 |
US8072893B2 (en) | 2011-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008538670A (ja) | データ通信ネットワークを備えた集積回路及びic設計方法 | |
US7940666B2 (en) | Communication node architecture in a globally asynchronous network on chip system | |
JP3816530B2 (ja) | 低い待ち時間、高いクロック周波数、プレジオ非同期 パケット・ベースクロスバー・スイッチング・チップ・システム及び方法 | |
US7957381B2 (en) | Globally asynchronous communication architecture for system on chip | |
US6157972A (en) | Apparatus and method for processing packetized information over a serial bus | |
US8284766B2 (en) | Multi-core processor and method of communicating across a die | |
Hansson et al. | Aelite: A flit-synchronous network on chip with composable and predictable services | |
US8718065B2 (en) | Transmission using multiple physical interface | |
US7925803B2 (en) | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product | |
US7827338B2 (en) | Method of and a system for controlling access to a shared resource | |
JP2008532169A (ja) | 共有されたリソースを調停するための電子装置及び方法 | |
Loi et al. | Developing mesochronous synchronizers to enable 3D NoCs | |
WO2016057567A1 (en) | Methods and systems for synchronization between multiple clock domains | |
US20130031412A1 (en) | Processing apparatus, test signal generator, and method of generating test signal | |
US7792030B2 (en) | Method and system for full-duplex mesochronous communications and corresponding computer program product | |
US7543250B1 (en) | On-chip packet-based interconnections using repeaters/routers | |
Yang et al. | NISAR: An AXI compliant on-chip NI architecture offering transaction reordering processing | |
US6946873B1 (en) | Method and system for recovering and aligning synchronous data of multiple phase-misaligned groups of bits into a single synchronous wide bus | |
EP1696599A2 (en) | Source synchronous communication channel interface receive logic | |
Nejad et al. | An FPGA bridge preserving traffic quality of service for on-chip network-based systems | |
Mckenny et al. | Transporting multiple classes of traffic over a generic routing device-an investigation into the performance of the RapidIO/spl trade/interconnect architecture | |
Ezz-Eldin et al. | Synchronous and Asynchronous NoC Design Under High Process Variation | |
Kamal et al. | Design and analysis of DMA based network interface for NoC's router | |
Guruprasad et al. | Performance realization of Bridge Model using Ethernet-MAC for NoC based system with FPGA Prototyping | |
Bjerregaard et al. | Packetizing ocp transactions in the mango network-on-chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111201 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120131 |