JP2008537231A - 条件付き命令が無条件で出力を提供するシステム及び方法 - Google Patents
条件付き命令が無条件で出力を提供するシステム及び方法 Download PDFInfo
- Publication number
- JP2008537231A JP2008537231A JP2008506733A JP2008506733A JP2008537231A JP 2008537231 A JP2008537231 A JP 2008537231A JP 2008506733 A JP2008506733 A JP 2008506733A JP 2008506733 A JP2008506733 A JP 2008506733A JP 2008537231 A JP2008537231 A JP 2008537231A
- Authority
- JP
- Japan
- Prior art keywords
- register
- condition
- instruction
- target
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 238000011156 evaluation Methods 0.000 claims abstract description 32
- 238000012546 transfer Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 239000012634 fragment Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
- G06F9/30058—Conditional branch instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3824—Operand accessing
- G06F9/3826—Bypassing or forwarding of data results, e.g. locally between pipeline stages or within a pipeline stage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
- G06F9/384—Register renaming
Abstract
【解決手段】
1つ以上のオペランドを入力として受け取り、条件が満たされている場合は前記オペランドに関して行われた演算の結果をターゲットに出力し、前記条件が満たされていない場合は出力を提供しないように構成された条件付き命令が、無条件で前記ターゲットに出力を提供するような形で実行される。前記条件付き命令は、前記ターゲットの前値(すなわち、前記ターゲットを更新させた直近の命令によって生成された値)を入手する。前記条件が評価される。前記条件が満たされている場合は、演算が行われ、前記演算の結果が前記ターゲットに出力される。前記条件が満たされていない場合は、前記前値が前記ターゲットに出力される。後続する命令は、条件評価前に、(レジスタに書き込まれるか又は前記命令に転送されるかにかかわらず)オペランドソースとしての前記ターゲットに依存することができる。
【選択図】 図2
Description
ST r2,mem r2の内容をメモリ記憶場所memに格納する
ADD r2,r5,r6 r5及びr6の内容を加算し、合計をr2に入れる
STは、ANDに対するRaW依存性を有する。このデータハザードは、これらの命令をプログラム上の順序で実行するように要求する。さらに、ADDは、STへのRaW依存性を呈する。意味論的には、ADDは、STがr2の読み取りを完了させるまでその結果をr2に書き込むことができない。その他の場合は、STは、ANDの結果を書き込むべきときにADDの結果をメモリに書き込む。WaR及びWaWデータハザードの場合は、1つの命令から次の命令にデータが渡されていないため、真のデータ依存性ではなく名前上の依存性である(唯一の依存性は、他方の命令がこれから読み取るか又は既に書き込んでいるレジスタの内容を壊さないことである)。名前上の依存性は、レジスタ名変更と呼ばれる技術によって解決することができる。
AND r2,r10,r12 r10の内容をr12の内容に論理ANDし、その結果をr2に入れる
SUBEQ r2,r7,r8 前の比較が等しい場合は、r8の内容をr7から減じてその結果をr2に入れる。等しくない場合は、r2は変更されない。
ADD r2,r5,r6 r5及びr6の内容を加算し、合計をr2に入れる。
Claims (23)
- パイプライン方式プロセッサにおいて条件付き命令を実行する方法であって、前記条件付き命令は、1つ以上のオペランドを入力として受け取り、条件が満たされている場合は前記オペランドに関する演算の結果をターゲットに出力し、前記条件が満たされていない場合は出力を提供しないように構成され、
1つ以上のオペランド値を受け取ることと、
前記ターゲットの前値を受け取ることと、
条件を評価することと、
前記条件が満たされている場合は、前記オペランド値に関する演算を行って結果値を生成し、前記結果を前記ターゲットに出力することと、
前記条件が満たされていない場合は、前記前ターゲット値を前記ターゲットに出力すること、とを具備する、方法。 - 前記ターゲットの前値を受け取ることは、前記前値を第1のレジスタから読み取ることを具備する請求項1に記載の方法。
- 前記結果又は前記ターゲットの前記前値を出力することは、前記各々の値を第2のレジスタに書き込むことを具備する請求項2に記載の方法。
- 前記第1及び第2のレジスタは、レジスタ名変更システムにおける物理レジスタであり、論理レジスタは、前記条件の前記評価前に前記第1のレジスタから前記第2のレジスタに無条件で名前が変更される請求項3に記載の方法。
- 前記条件付き命令に後続する命令は、前記条件の評価前にオペランドフェッチに関して無条件で前記第2のレジスタに向けられる請求項4に記載の方法。
- 前記ターゲットの前記前値は、以前に実行された命令の出力である請求項1に記載の方法。
- 前記結果値又は前記ターゲットの前記前値は、前記各々の値を後続する命令に転送することを具備する請求項1に記載の方法。
- 前記条件付き命令は、前記条件の前記評価前に前記後続する命令に関するオペランドソースとして無条件で選択される請求項7に記載の方法。
- 論理レジスタを物理レジスタに動的にマッピングするレジスタ名変更システムを採用するパイプライン方式プロセッサにおいて、条件が満たされている場合は演算の結果を論理ターゲットレジスタに書き込み、前記条件が満たされていない場合はいずれのレジスタにも書き込まないように構成された条件付き命令を実行する方法であって、
前記論理ターゲットレジスタと関連づけられた第1の物理レジスタから第1の値を読み取ることと、
前記論理ターゲットレジスタの名前を第2の物理レジスタに変更することと、
条件を評価することと、
前記条件が満たされている場合は、演算を行って結果値を生成し、前記結果値を前記第2の物理レジスタに書き込むことと、
前記条件が満たされていない場合は、前記第1の値を前記第2の物理レジスタに書き込むこと、とを具備する、方法。 - 前記条件の評価前に、前記条件付き命令に後続する命令に関するオペランドソースとして前記第2の物理レジスタを割り当てることをさらに具備する請求項9に記載の方法。
- 条件が満たされている場合は演算の結果を論理ターゲットレジスタに書き込み、前記条件が満たされていない場合はいずれのレジスタにも書き込まないように構成された条件付き命令を実行する方法であって、
前記論理ターゲットレジスタと関連づけられた第1の物理レジスタから前値を読み取ることを具備する方法。 - 前記論理ターゲットレジスタの名前を第2の物理レジスタに変更することをさらに具備する請求項11に記載の方法。
- 条件を評価することと、
前記条件が満たされている場合は、演算を行って結果を生成して前記結果を前記第2の物理レジスタに書き込むことと、
前記条件が満たされていない場合は、前記前値を前記第2の物理レジスタに書き込むこと、とをさらに具備する請求項12に記載の方法。 - 条件が満たされている場合は演算の結果を論理ターゲットレジスタに書き込み、前記条件が満たされていない場合はいずれのレジスタにも書き込まないように構成された条件付き命令を実行する方法であって、
前記論理ターゲットレジスタに無条件で値を書き込むことを具備する方法。 - 前記論理ターゲットレジスタに値を書き込むことは、前記論理ターゲットレジスタと関連づけられた第2の物理レジスタに値を書き込むことを具備する請求項14に記載の方法。
- 以前に前記論理ターゲットレジスタと関連づけられた第1の物理レジスタから前値を読み取ることと、前記論理ターゲットレジスタの名前を前記第1の物理レジスタから前記第2の物理レジスタに変更すること、とをさらに具備する請求項14に記載の方法。
- 無条件で書き込まれた前記データは、条件が満たされている場合は前記条件付き命令によって行われた演算の結果であり、前記条件が満たされていない場合は前記前値である請求項16に記載の方法。
- 前記条件評価前に、前記条件付き命令に後続する命令に関するオペランドソースとして前記第2の物理レジスタを無条件で割り当てることをさらに具備する請求項17に記載の方法。
- 複数の物理レジスタと、
論理レジスタ識別子を前記物理レジスタと動的に関連づけるために動作可能な名前変更テーブルと、
前記条件の評価前に、プログラム上の順序でない順序で命令を実行するために動作可能であり、条件付き命令に関する前記ターゲットとして及び前記条件付き命令への条件付き依存性を有する命令に関するオペランドソースとして論理レジスタ識別子を無条件で割り当てるために動作可能な命令実行パイプラインと、を具備し、前記条件付き命令は、条件が満たされている場合は演算の結果をターゲットに書き込み、前記条件が満たされていない場合は前記ターゲットに書き込まないように構成されている、プロセッサ。 - 前記条件付き命令は、前記論理レジスタ識別子と関連づけられた第1の物理レジスタから前値を読み取るために動作可能である請求項19に記載のプロセッサ。
- 前記名前変更テーブルは、前記論理レジスタ識別子の名前を前記第1の物理レジスタから第2の物理レジスタに変更するために動作可能である請求項20に記載のプロセッサ。
- 前記条件付き命令は、前記条件が満たされている場合は演算を行って前記第2の物理レジスタに結果を書き込み、前記条件が満たされていない場合は前記第2の物理レジスタに前記前値を書き込むために動作可能である請求項20に記載のプロセッサ。
- 前記条件付き命令に後続する命令は、前記条件評価前に前記第2の物理レジスタがオペランドソースとして無条件で割り当てられる請求項22に記載のプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/106,803 US7624256B2 (en) | 2005-04-14 | 2005-04-14 | System and method wherein conditional instructions unconditionally provide output |
PCT/US2006/014042 WO2006113420A2 (en) | 2005-04-14 | 2006-04-14 | System and method wherein conditional instructions unconditionally provide output |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012097489A Division JP2012212433A (ja) | 2005-04-14 | 2012-04-23 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008537231A true JP2008537231A (ja) | 2008-09-11 |
Family
ID=37016156
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008506733A Withdrawn JP2008537231A (ja) | 2005-04-14 | 2006-04-14 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
JP2012097489A Withdrawn JP2012212433A (ja) | 2005-04-14 | 2012-04-23 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
JP2015080190A Active JP6009608B2 (ja) | 2005-04-14 | 2015-04-09 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012097489A Withdrawn JP2012212433A (ja) | 2005-04-14 | 2012-04-23 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
JP2015080190A Active JP6009608B2 (ja) | 2005-04-14 | 2015-04-09 | 条件付き命令が無条件で出力を提供するシステム及び方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7624256B2 (ja) |
EP (1) | EP1869547B1 (ja) |
JP (3) | JP2008537231A (ja) |
KR (1) | KR100953856B1 (ja) |
CN (1) | CN101194225B (ja) |
BR (1) | BRPI0610222A2 (ja) |
IL (1) | IL186632A (ja) |
TW (1) | TWI317906B (ja) |
WO (1) | WO2006113420A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013530450A (ja) * | 2010-05-11 | 2013-07-25 | アーム・リミテッド | 条件付き比較命令 |
JP2013539882A (ja) * | 2010-10-12 | 2013-10-28 | エイアールエム リミテッド | データ要素の条件付き選択 |
JP2015164048A (ja) * | 2005-04-14 | 2015-09-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 条件付き命令が無条件で出力を提供するシステム及び方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8078846B2 (en) * | 2006-09-29 | 2011-12-13 | Mips Technologies, Inc. | Conditional move instruction formed into one decoded instruction to be graduated and another decoded instruction to be invalidated |
CN101324838A (zh) * | 2008-07-31 | 2008-12-17 | 华为技术有限公司 | 一种指令执行方法和装置 |
US8140780B2 (en) * | 2008-12-31 | 2012-03-20 | Micron Technology, Inc. | Systems, methods, and devices for configuring a device |
JP5072889B2 (ja) * | 2009-03-16 | 2012-11-14 | 株式会社東芝 | 事前条件生成装置および事後条件生成装置、ならびにこれらの方法 |
US9043580B2 (en) | 2011-04-07 | 2015-05-26 | Via Technologies, Inc. | Accessing model specific registers (MSR) with different sets of distinct microinstructions for instructions of different instruction set architecture (ISA) |
US9141389B2 (en) | 2011-04-07 | 2015-09-22 | Via Technologies, Inc. | Heterogeneous ISA microprocessor with shared hardware ISA registers |
US9292470B2 (en) | 2011-04-07 | 2016-03-22 | Via Technologies, Inc. | Microprocessor that enables ARM ISA program to access 64-bit general purpose registers written by x86 ISA program |
US9032189B2 (en) | 2011-04-07 | 2015-05-12 | Via Technologies, Inc. | Efficient conditional ALU instruction in read-port limited register file microprocessor |
US8880857B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Conditional ALU instruction pre-shift-generated carry flag propagation between microinstructions in read-port limited register file microprocessor |
US8924695B2 (en) * | 2011-04-07 | 2014-12-30 | Via Technologies, Inc. | Conditional ALU instruction condition satisfaction propagation between microinstructions in read-port limited register file microprocessor |
US9378019B2 (en) | 2011-04-07 | 2016-06-28 | Via Technologies, Inc. | Conditional load instructions in an out-of-order execution microprocessor |
US9317288B2 (en) | 2011-04-07 | 2016-04-19 | Via Technologies, Inc. | Multi-core microprocessor that performs x86 ISA and ARM ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
US9128701B2 (en) | 2011-04-07 | 2015-09-08 | Via Technologies, Inc. | Generating constant for microinstructions from modified immediate field during instruction translation |
US9898291B2 (en) | 2011-04-07 | 2018-02-20 | Via Technologies, Inc. | Microprocessor with arm and X86 instruction length decoders |
US9645822B2 (en) | 2011-04-07 | 2017-05-09 | Via Technologies, Inc | Conditional store instructions in an out-of-order execution microprocessor |
US9244686B2 (en) | 2011-04-07 | 2016-01-26 | Via Technologies, Inc. | Microprocessor that translates conditional load/store instructions into variable number of microinstructions |
US9274795B2 (en) | 2011-04-07 | 2016-03-01 | Via Technologies, Inc. | Conditional non-branch instruction prediction |
US9336180B2 (en) | 2011-04-07 | 2016-05-10 | Via Technologies, Inc. | Microprocessor that makes 64-bit general purpose registers available in MSR address space while operating in non-64-bit mode |
US8880851B2 (en) | 2011-04-07 | 2014-11-04 | Via Technologies, Inc. | Microprocessor that performs X86 ISA and arm ISA machine language program instructions by hardware translation into microinstructions executed by common execution pipeline |
US9146742B2 (en) | 2011-04-07 | 2015-09-29 | Via Technologies, Inc. | Heterogeneous ISA microprocessor that preserves non-ISA-specific configuration state when reset to different ISA |
US9176733B2 (en) | 2011-04-07 | 2015-11-03 | Via Technologies, Inc. | Load multiple and store multiple instructions in a microprocessor that emulates banked registers |
JP6422381B2 (ja) * | 2015-03-18 | 2018-11-14 | ルネサスエレクトロニクス株式会社 | プロセッサ、プログラムコード変換装置及びソフトウェア |
JP7081922B2 (ja) * | 2017-12-28 | 2022-06-07 | 株式会社バンダイナムコエンターテインメント | プログラム、ゲーム装置及びゲームを実行するための方法 |
CN111209039B (zh) * | 2018-11-21 | 2022-08-02 | 展讯通信(上海)有限公司 | 指令处理方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6170052B1 (en) * | 1997-12-31 | 2001-01-02 | Intel Corporation | Method and apparatus for implementing predicated sequences in a processor with renaming |
US20050066151A1 (en) * | 2003-09-19 | 2005-03-24 | Sailesh Kottapalli | Method and apparatus for handling predicated instructions in an out-of-order processor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2933027B2 (ja) * | 1996-08-30 | 1999-08-09 | 日本電気株式会社 | 複数命令並列発行/実行管理装置 |
US6009512A (en) * | 1997-10-27 | 1999-12-28 | Advanced Micro Devices, Inc. | Mechanism for forwarding operands based on predicated instructions |
US6449713B1 (en) * | 1998-11-18 | 2002-09-10 | Compaq Information Technologies Group, L.P. | Implementation of a conditional move instruction in an out-of-order processor |
US20020073301A1 (en) * | 2000-12-07 | 2002-06-13 | International Business Machines Corporation | Hardware for use with compiler generated branch information |
US20020112148A1 (en) * | 2000-12-15 | 2002-08-15 | Perry Wang | System and method for executing predicated code out of order |
US6883089B2 (en) * | 2000-12-30 | 2005-04-19 | Intel Corporation | Method and apparatus for processing a predicated instruction using limited predicate slip |
US7624256B2 (en) * | 2005-04-14 | 2009-11-24 | Qualcomm Incorporated | System and method wherein conditional instructions unconditionally provide output |
-
2005
- 2005-04-14 US US11/106,803 patent/US7624256B2/en not_active Expired - Fee Related
-
2006
- 2006-04-14 TW TW095113507A patent/TWI317906B/zh active
- 2006-04-14 JP JP2008506733A patent/JP2008537231A/ja not_active Withdrawn
- 2006-04-14 CN CN2006800203461A patent/CN101194225B/zh active Active
- 2006-04-14 WO PCT/US2006/014042 patent/WO2006113420A2/en active Application Filing
- 2006-04-14 EP EP06750153.6A patent/EP1869547B1/en not_active Not-in-force
- 2006-04-14 KR KR1020077026476A patent/KR100953856B1/ko active IP Right Grant
- 2006-04-14 BR BRPI0610222-0A patent/BRPI0610222A2/pt not_active IP Right Cessation
-
2007
- 2007-10-14 IL IL186632A patent/IL186632A/en active IP Right Grant
-
2012
- 2012-04-23 JP JP2012097489A patent/JP2012212433A/ja not_active Withdrawn
-
2015
- 2015-04-09 JP JP2015080190A patent/JP6009608B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6170052B1 (en) * | 1997-12-31 | 2001-01-02 | Intel Corporation | Method and apparatus for implementing predicated sequences in a processor with renaming |
US20050066151A1 (en) * | 2003-09-19 | 2005-03-24 | Sailesh Kottapalli | Method and apparatus for handling predicated instructions in an out-of-order processor |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015164048A (ja) * | 2005-04-14 | 2015-09-10 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 条件付き命令が無条件で出力を提供するシステム及び方法 |
JP2013530450A (ja) * | 2010-05-11 | 2013-07-25 | アーム・リミテッド | 条件付き比較命令 |
US9383999B2 (en) | 2010-05-11 | 2016-07-05 | Arm Limited | Conditional compare instruction |
JP2013539882A (ja) * | 2010-10-12 | 2013-10-28 | エイアールエム リミテッド | データ要素の条件付き選択 |
US9753724B2 (en) | 2010-10-12 | 2017-09-05 | Arm Limited | Conditional selection of data elements |
US9983872B2 (en) | 2010-10-12 | 2018-05-29 | Arm Limited | Conditional selection of data elements |
Also Published As
Publication number | Publication date |
---|---|
KR100953856B1 (ko) | 2010-04-20 |
IL186632A0 (en) | 2008-01-20 |
TW200705266A (en) | 2007-02-01 |
BRPI0610222A2 (pt) | 2010-06-08 |
WO2006113420A2 (en) | 2006-10-26 |
TWI317906B (en) | 2009-12-01 |
WO2006113420A3 (en) | 2006-12-21 |
JP6009608B2 (ja) | 2016-10-19 |
EP1869547A2 (en) | 2007-12-26 |
CN101194225B (zh) | 2013-10-23 |
KR20070121842A (ko) | 2007-12-27 |
JP2015164048A (ja) | 2015-09-10 |
EP1869547B1 (en) | 2016-09-21 |
CN101194225A (zh) | 2008-06-04 |
US20060236078A1 (en) | 2006-10-19 |
IL186632A (en) | 2012-04-30 |
US7624256B2 (en) | 2009-11-24 |
JP2012212433A (ja) | 2012-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6009608B2 (ja) | 条件付き命令が無条件で出力を提供するシステム及び方法 | |
JP6370829B2 (ja) | 誤予測された分岐のためにフラッシュするセグメント化パイプライン | |
TWI507980B (zh) | 最佳化暫存器初始化操作 | |
JP5894120B2 (ja) | ゼロサイクルロード | |
KR100402185B1 (ko) | 컴퓨터 처리 시스템에서 순서화된 시퀀스의 명령어를실행하는 방법 및 장치 | |
US7660971B2 (en) | Method and system for dependency tracking and flush recovery for an out-of-order microprocessor | |
US20050247774A1 (en) | System and method for validating a memory file that links speculative results of load operations to register values | |
US9454371B2 (en) | Micro-architecture for eliminating MOV operations | |
KR101154628B1 (ko) | 확장형 명령의 구성 명령들 사이에 중간 결과들을 포워딩하는 레지스터 리네이밍 시스템의 사용 | |
US11599359B2 (en) | Methods and systems for utilizing a master-shadow physical register file based on verified activation | |
US7937569B1 (en) | System and method for scheduling operations using speculative data operands | |
EP1150203A2 (en) | System and method for handling register dependency in a stack-based pipelined processor | |
US7783692B1 (en) | Fast flag generation | |
WO2013101323A1 (en) | Micro-architecture for eliminating mov operations | |
KR20170076564A (ko) | 레지스터 리네이밍을 사용한 무브 명령어 처리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120222 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120229 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120322 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120329 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120501 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |