JP2008535115A - データアクセス及び置換ユニット - Google Patents

データアクセス及び置換ユニット Download PDF

Info

Publication number
JP2008535115A
JP2008535115A JP2008504843A JP2008504843A JP2008535115A JP 2008535115 A JP2008535115 A JP 2008535115A JP 2008504843 A JP2008504843 A JP 2008504843A JP 2008504843 A JP2008504843 A JP 2008504843A JP 2008535115 A JP2008535115 A JP 2008535115A
Authority
JP
Japan
Prior art keywords
replacement
data processing
processing unit
data
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008504843A
Other languages
English (en)
Other versions
JP5047944B2 (ja
Inventor
サイモン・ノウルズ
スティーブン・フェリックス
Original Assignee
イセラ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イセラ・インコーポレーテッド filed Critical イセラ・インコーポレーテッド
Publication of JP2008535115A publication Critical patent/JP2008535115A/ja
Application granted granted Critical
Publication of JP5047944B2 publication Critical patent/JP5047944B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols

Abstract

本発明の実施形態に基づき、データ処理ユニット、これを動作させる方法、コンピュータ・プログラム・プロダクト、及び命令を開示する。本発明による一実施形態において、コンピュータプロセッサ用のデータ処理ユニットを提供する。データ処理ユニットには、コンピュータプロセッサのレジスタファイルからアクセスされる少なくとも１つのデータオペランドに対して置換演算を行うことが可能な深いレジスタ・アクセス・メカニズムが含まれる。置換演算は、（ｉ）データオペランドに対するレジスタアクセスと、（ｉｉ）オペランドに対するデータ処理動作の実行と直列に行われる。

Description

本発明は、コンピュータプロセッサ用のデータ処理ユニットと、これを動作させる方法と、コンピュータプロセッサ用の命令集合を利用するコンピュータ・プログラム・プロダクトと、命令と、に関する。
通常、デジタル信号処理アプリケーションコードは、一般的に、データベクトルと係数ベクトルを組み合わせることによって、ベクトルに対する算術処理を行う。よくある例は、たたみこみの処理であるが、他のベクトル処理は、同様な特性を共有する。データ及び係数ベクトルは、様々なサイズであり、かなり長いことが多く、このため、マシンがベクトル機能を文字通り実現することは、一般的に実用的ではない。その代わり、マシンが、ベクトルのより小さい部分について直接演算するのが実用的であることが分かっている。
１つの公知の方法では、単一命令複数データ（ＳＩＭＤ）手法は、命令に含まれる単一の演算を１つ又は複数の短いデータベクトルの各要素に適用する。ＳＩＭＤマシンのレジスタは、そのような短いデータベクトルを保持するように構成され、例えば、６４ビットレジスタは、短ベクトル又はより大きなベクトルの一部を形成する４つの１６ビットデータ要素を含み得る。ＳＩＭＤ手法は、プロセッサのサイクル当りの演算を増やすことによって、デジタル信号プロセッサ性能を向上させる効果的な方法である。
従って、通常、デジタル信号処理プログラムは、長ベクトル演算を行うために短ベクトルＳＩＭＤマシンを用いる。そのようにするために、プログラム構造は、往々にして、算術演算をベクトル置換演算とインターリーブする必要がある。ベクトル置換は、例えば、マシンの短ベクトルデータ経路にオペランドとして供給されるアルゴリズムの長ベクトルから要素を収集するために、又は、短ベクトル演算からの結果要素を長ベクトル結果の異なる場所に分散するために、必要なことがある。
本発明の一態様にり、コンピュータプロセッサ用のデータ処理ユニットを提供する。データ処理ユニットには、コンピュータプロセッサのレジスタファイルからアクセスされる少なくとも１つのデータオペランドに対して、データアクセス命令に応答して、置換演算を行うことが可能なレジスタ・アクセス・メカニズムが含まれる。置換演算は、データオペランドに対するレジスタアクセスと、データオペランドに対するデータ処理動作の実行との双方に直列に行われる。
好適には、データ処理ユニットは、単一のベクトル・レジスタ・オペランドに対して置換演算を行うことが可能である。また、好適には、複数のベクトル・レジスタ・オペランドに対して組み合わせ置換演算を行うことが可能である。更により好適には、前記複数のベクトル・レジスタ・オペランドに対する組み合わせ置換演算は、単一のベクトル・レジスタ・オペランドに対する置換演算と同時に行い得る。好適な一実施形態において、データ処理ユニットは、従って、第１及び第２オペランド又はオペランドグループに対して異なる置換演算を行うことが可能である。レジスタ・アクセス・メカニズムは、好適には、コンピュータプロセッサに発せられた単一のプログラム命令に基づき、レジスタアクセスと直列に置換演算を行うことが可能である。好適な一実施形態において、データ処理ユニットは、単一のデータ処理命令のデータオペランドに対して多数の連続演算を行うことが可能である。
開示された実施形態において、置換演算は、データ処理動作の実行に先行する。しかしながら、本発明によるデータ処理ユニットは、その代わり、データ処理動作の実行に続き置換演算を行い得ることを当業者は認識されたい。ある実施形態において、ハードウェアは、第１置換演算が、データ処理動作の実行に先行し、第２置換演算が、データ処理動作の実行に続くように定める。
好適には、置換演算のタイプは、データ処理命令の演算コード部に基づき、複数の置換演算タイプから選択される。実行されたデータ処理動作は、算術演算、論理演算、後続の置換演算、及びプロセッサメモリ読み出し又は書き込み動作の１つ又は複数から選択し得る。
開示された一実施形態において、レジスタ・アクセス・メカニズムには、レジスタファイル読み出し段及びクロスバー多重化装置段（本明細書では、「クロスバースイッチング段」とも呼ぶ）が含まれる。その場合、レジスタ・アクセス・メカニズムには、複数の置換演算タイプから選択された置換演算のタイプを決定するための一組のクロスバー制御入力が含まれる。複数の置換演算タイプには、ロール置換、ソート置換、シャフル置換、ブロードキャスト置換、選択置換、及び他のタイプの置換を含み得る。置換演算のタイプは、命令の演算コード部に基づき、複数の置換演算タイプから選択し得る。即ち、命令中の置換演算コードは、レジスタ・アクセス・メカニズムの適切な入力に一組の制御入力を供給するデコーダによって復号される。
ある実施形態において、実行経路には、ＳＩＭＤ（単一命令多数データ）回路が含まれる。
レジスタ・アクセス・メカニズムは、通常、第１ソースオペランド対に対して第１タイプの置換演算を行い、また、少なくとも１つの第２ソースオペランドに対して第２タイプの置換演算を行うことが可能である。好適な実施形態において、実行ユニットは、単一命令複数データ実行が可能である。例えば、第１タイプの置換演算には、ロール置換、ソート置換及びシャフル置換からなるグループからの置換を含んでよく、また、第２タイプの置換演算には、ブロードキャスト置換を含んでよく、第１及び第２置換演算双方の結果が、ＳＩＭＤ実行経路に供給される。
好適な実施形態には、特定の用途があり、この場合、データ処理ユニットは、高速フーリエ変換、ビタビ符号化、ターボ符号化、有限インパルス応答フィルタアルゴリズム、又は他の通信アルゴリズムからなるグループからのアルゴリズムの少なくとも一部を行う必要がある。
限定しようとするものではないが、開示された実施形態の第１及び第２タイプの置換演算には、１つ又は２つの６４ビットデータレジスタソース引数を有する演算が含まれる。例えば、第１タイプの置換演算によって、ロール演算は、２つの６４ビットソース値からの単一の６４ビット結果を形成し得る。６４ビット結果は、整数の１６ビット半フィールドだけ左にロールされたソース値に対応する。他の例において、第１タイプの置換演算によって、ソート演算は、２つの６４ビット値からの単一の６４ビット結果を形成し得る。６４ビット結果は、ソート結果の最上位又は最下位６４ビットとして選択可能である。第２タイプの置換演算によって、ブロードキャスト演算は、６４ビット結果における４つの１６ビットレーンに渡って、選択された１６ビット半ワードを繰り返すことが可能である。
本発明の他の態様により、コンピュータプロセッサ用のデータ処理ユニットを動作させる方法を提供する。本方法には、コンピュータプロセッサのレジスタファイルからアクセスされる複数のデータオペランドの内の少なくとも１つに対して、データアクセス命令に応答して、置換演算を行う段階が含まれる。置換演算は、（ｉ）データオペランドを得るためにレジスタにアクセスするステップと、（ｉｉ）データオペランドに対してデータ処理動作を実行するステップと、直列に行われる。
本発明の他の態様は、一連の命令を含むプログラムコード手段が含まれるコンピュータ・プログラム・プロダクトを提供する。この場合、コンピュータ・プログラム・プロダクトは、コンピュータ上で走るように構成され、これにより、単一のデータアクセス命令は、このデータアクセス命令の少なくとも一部によって決定されるタイプの置換演算が、アクセスされた少なくとも１つのデータオペランドに対して行われるように実行可能である。置換演算は、（ｉ）データオペランドを得るためにレジスタにアクセスするステップと、（ｉｉ）データオペランドに対してデータ処理動作を実行するステップと、直列に行われる。
本発明の他の態様により、直列レジスタアクセス、ベクトル置換、及び単一の命令に応答したデータ処理動作の実行を行う段階が含まれる方法を提供する。
本発明の他の態様により、直列接続で、レジスタアクセスユニット、ベクトル置換機能、及び少なくとも１つの実行経路が含まれるコンピュータプロセッサを提供する。本装置には、更に、単一の命令に応答して、少なくとも１つのベクトルオペランドへのアクセスを制御するように、少なくとも１つのベクトルオペランドを選択的に置換するように、また、少なくとも１つの更なる演算を実行するように動作可能な復号化ユニットが含まれる。
本発明の他の態様により、命令を提供する。この命令には、データアクセスのタイプを定義するデータアクセス演算コード部と、置換演算のタイプを定義する置換演算コード部と、更なる演算を定義する実行演算コード部と、少なくとも１つのデータオペランドソース指定と、が含まれる。
本発明の他の態様により、コンピュータ用のデータ処理ユニットを提供する。本データ処理ユニットには、レジスタファイルと、データアクセス命令に基づき、前記レジスタファイルにおける少なくとも１つのデータオペランドにアクセスすることが可能なレジスタアクセス・置換メカニズムと、が含まれる。前記レジスタアクセス・置換メカニズムには、前記命令の置換演算コード部に基づき、前記アクセスされたデータオペランドを選択的に置換するように動作可能な置換回路と、前記レジスタアクセス・置換メカニズムと直列に配置されたデータ実行経路と、が含まれる。前記データ実行経路は、前記命令の実行演算コード部に基づき、前記選択的に置換されたデータオペランドに対して演算を行うように動作可能である。
好適な一実施形態において、前記レジスタアクセス・置換メカニズムには、前記レジスタファイルと前記実行経路との間に接続されたデコーダレジスタファイル読み出し（及び書き込み）段が含まれる。好適には、前記レジスタアクセス・置換メカニズムには、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された少なくとも１つの多重化装置段が含まれる。通常、前記レジスタアクセス・置換メカニズムには、更に、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された列多重化装置段が含まれる。更により好適には、前記レジスタアクセス・置換メカニズムには、更に、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続されたクロスバー多重化装置段が含まれる。好適な実施形態において、クロスバー多重化装置段は、前記列多重化装置段と前記実行経路との間に接続される。
本発明の他の態様によれば、置換制御入力は、前記デコーダレジスタファイル読み出し段、前記多重化装置段、前記列多重化装置段、及び前記クロスバー多重化装置段の１つ又は複数に供給される。
本発明の他の態様によれば、バイパス回路が、前記実行レーンの出力と前記レジスタアクセス・置換メカニズムの入力との間に接続される。
特定の好適な一実施形態において、データ処理ユニットには、第１及び第２レジスタアクセス・置換メカニズムが含まれる。第１レジスタアクセス・置換メカニズムは、第１及び第２オペランドにアクセスするように、また、ロール、ソート、及びシャフルの内の１つ又は複数から選択された置換を行うように構成し得る。第２レジスタアクセス・置換メカニズムは、少なくとも１つの更なるオペランドにアクセスするように、また、ブロードキャスト置換を行うように構成し得る。
上記実施形態において、第１及び第２レジスタアクセス・置換メカニズムには、各々、（ｉ）前記レジスタファイルと前記実行経路との間に接続されたデコーダレジスタファイル読み出し段と、（ｉｉ）前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された少なくとも１つの多重化装置段と、の内の１つ又は複数が含まれる。好適には、多重化装置段には、（ｉ）前記デコーダレジスタファイル読み出し段と実行経路との間に接続された列多重化装置段と、（ｉｉ）前記列多重化装置段と前記実行経路との間に接続されたクロスバー多重化装置段と、の内の１つ又は複数が含まれる。
本発明の他の態様は、単一の命令に応答して、データオペランドにアクセスし、それらを選択的に置換することが可能であり、また、前記選択的に置換されたオペランドをＳＩＭＤ実行経路に供給することが可能なデータアクセス・置換回路を提供することである。
本発明の他の利点及び新規の特徴は、以下の説明に部分的に記載されており、下記内容及び添付図面を精査すると、部分的に、当業者には明らかになるであろう。あるいは、本発明の実践によって習得されるであろう。
次に、本発明をより良く理解するために、また、如何にして本発明を実施するか示すために、一例として、添付図面を参照する。
本発明による一実施形態において、ＳＩＭＤプロセッサは、単一の命令によって駆動される二段データ経路を用いて、レジスタアクセス中、或るタイプのベクトル置換を算術演算と共に逐次的に行う。このタイプの演算は、本明細書では、“直列”演算と称する。プロセッサは、従って、明示的な置換命令が、ＳＩＭＤメモリアクセス、論理、及び算術命令と共にプログラムに含まれる必要性を除去又は低減する。その代わり、各命令は、ＳＩＭＤ演算及びＳＩＭＤ演算の前に適用される関連するオペランド置換（必要ならば）の双方を指定し得る。従って、プログラムサイズは、減少し、マシン性能は向上する。
ＳＩＭＤプロセッサが、レジスタアクセス中、算術演算と直列に置換を行う本発明による一実施形態と比べて、従来技術によるＳＩＭＤプロセッサは、明示的な置換命令が、関連する算術演算と共にプログラムに含まれる必要がある。従来技術によるＳＩＭＤプロセッサと本発明による一実施形態との間の基本的なアーキテクチャの差異は、図１及び２を参照すると分かる。図１は、従来技術によるＳＩＭＤプロセッサの基本的なアーキテクチャを示し、ここでは、レジスタファイル１０１からのデータは、並列に構成された置換ユニット１０２又は実行ユニット１０３のいずれかによって用いられる。明らかなように、置換ユニット１０２によって置換されるデータは、実行ユニット１０３によってオペランドとして引き続き用い得る前に、経路１０４でレジスタファイルにフィードバックしなければならない。これに対して、図２は、本発明による一実施形態のアーキテクチャを示し、ここでは、レジスタファイル２０１からのオペランドは、置換ユニット２０２を通過し、そして、置換されたオペランドを実行ユニット２０３に直接供給する。本発明の実施形態では、置換されたオペランドを実行ユニットに供給する前に、レジスタファイルに再度供給する必要はない。従って、図１の従来技術によるプロセッサの並列アーキテクチャ１０２乃至１０３は、図２の実施形態の直列アーキテクチャ２０２乃至２０３によって置き換えられるが、これは、以下において分かるように、図１６乃至１８のハードウェアを用いて実現し得る。本発明による一実施形態の直列アーキテクチャは、特に、マシンハードウェアの短ベクトル幅をプロセッサメモリ又はレジスタファイルの長ベクトル幅に整合させるために、頻繁なデータオペランドの置換を用いる信号処理アルゴリズムに対して多くの性能利点を有する。パイプライン化されたプロセッサでは、ＳＩＭＤ実行による置換の直列化から待ち時間が追加されるという不利益が生じることがあるが、この追加の待ち時間が、本発明の実施形態の性能利点を相殺しないように、信号処理プログラムを体系化し得る。レジスタアクセス、ベクトル置換及び実行（特にＳＩＭＤ実行）の直列化は、本明細書では、“深いレジスタアクセス”と称することがある。
本発明による実施形態において、直列のベクトル置換は、データ処理命令のような命令の１つ又は複数のオペランドに適用し得る。２つのソースオペランド及び１つの結果オペランドを有する命令を用いるＳＩＭＤマシンでは、或るタイプの置換を１つのソースオペランドに適用しつつ、異なるタイプの置換を他のソースオペランドに適用することは、特に有用である。
本発明の一実施形態に基づき、ブロードキャスト、ロール、及びソート等、３つのクラスの順次置換が、デジタル信号処理にとって特に有用なことが分かった。シャフルと呼ばれる第４クラスの置換は、（発行アルゴリズム又はそのデータの何らかの再構成による）ソートに対する他の選択肢として頻繁に用い得るが、それは、更に多様なレジスタファイルアクセス能力を必要とする点において、ソートより不利であることが分かっている。しかしながら、本発明の実施形態では、このクラスのシャフルを用いることがある。
第１クラスの順次置換において、本発明による一実施形態は、直列のブロードキャスト置換を提供する。この実施形態は、有限インパルス応答（ＦＩＲ）フィルタ等のたたみこみ処理を行う場合に特に有用であるが、これは、通常、単一の係数要素を長データベクトルの各要素と組み合わせる。マシンの短ベクトル（例えば、ＳＩＭＤ）レジスタを効率的に用いるために、幾つかのそのような係数要素は、各レジスタに詰め込まれる。ブロードキャスト置換の目的は、従って、短ベクトル・レジスタ・オペランドから単一の要素を抽出して、ＳＩＭＤ実行ユニットに渡される短ベクトルの全要素にそれを複製することである。
第２クラスの順次置換において、本発明による一実施形態は、直列のロール置換を提供する。この実施形態は、或るＦＩＲフィルタ等の“スライディング・ウィンドウ”アルゴリズムにとって特に有用である。そのようなフィルタでは、２つの長ベクトルが、要素対で組み合わせられ、そして、１つのベクトルが、１つの要素位置だけシフトされ、要素対演算が繰り返され、そして、そのベクトルは、再度シフトされ、要素対演算が、繰り返され、以下同様に行われる。従来のマシンでは、係数の数が多く、また、フィルタ処理されるデータベクトルが大きい場合、係数及びデータベクトルは、双方共、レジスタ内よりもむしろプロセッサの外部メモリに常駐しなければならない。ＳＩＭＤマシンの場合、そのような“スライディング・ウィンドウ”アルゴリズムは、通常、プロセッサが、任意のベクトル要素配列（“未配列”アクセス）の短ベクトルを、例えば、１６ビット配列の６４ビットワードをメモリからロードできることを意味する。従来のマシンでは、このことは、スライディング・ウィンドウが、短ベクトルの幅に渡って移動するにつれて、各要素が、外部メモリから複数回（例えば、１６ビット配列の６４ビットワードの場合、４回）ロードされねばならないことを意味する。外部メモリロード数が非常に多いことから、従来の手法は、従って、電力及びメモリ帯域幅の点で高価である。更に、通常、未配列アクセスが可能なメモリシステムを設計することは、更に困難で高価である。
これに対して、本発明による一実施形態のロール置換によって、外部メモリの繰り返され体系化された未配列アクセスは、かなり少ない回数の配列メモリアクセスによって置き換え得る。ロール置換実施形態では、短ベクトルオペランドは、レジスタファイルにおける２つの隣接する短ベクトルの連結から抽出される。従って、このタイプの置換演算では、２つの隣接するレジスタ値を読み出す必要があり、そして、置換が、実行ユニットに渡される単一の短ベクトルを抽出するために適用される。例えば、要素当り１６ビットの４要素ベクトルを各々含む２つの６４ビットレジスタ値は、図３Ａ乃至Ｃに示した変換の内の１つを用いて、共にロールして、６４ビットの単一の４要素ベクトルを形成し得る。外部メモリに繰り返しアクセスする代わりに、今度は、プロセッサは、レジスタファイルにアクセスするが、これは、通常、利用可能な帯域幅がより大きく、また、アクセス当りの電力コストがより少ない。更に、プロセッサメモリシステムは、未配列アクセスをサポートする必要がないことから、簡略化し得る。
第３クラスの順次置換において、本発明による一実施形態は、直列のソート及び／又はシャフル置換を提供する。シャフル置換において、２つのベクトルの要素は、インターリーブされ、他方、ソート置換では、偶数及び奇数要素は、分離（デインターリーブ）される。これらのタイプの置換は、高速フーリエ変換、ビタビ、及びターボコードアルゴリズム、及び他の通常のアルゴリズムに用いられる。一般的に、プログラマは、主に又は全体的にシャフルに優先してソートを用いるように又はその逆にアルゴリズムを形成するように選択し得る。
本発明の一実施形態による直列のソート置換において、長ベクトルの２つの短ベクトル部分は、２つの隣接するレジスタから読み出され、ソート演算が適用され、それらを後続のＳＩＭＤ算術演算用の１つの短ベクトルオペランドに組み合わせる。ソートされている長ベクトルの実効的な長さが何であれ、組み合わせられる２つの短ベクトル部分は、常に、隣接するレジスタに常駐するのに好都合なように構成し得る。この特性は、当然、図１４と図１２Ａ乃至１３を比較することによって分かるように、シャフルには該当しない。従って、シャフルは、一般的に、２つの非隣接レジスタ値（大きなベクトルのサイズに依存する離隔距離の範囲）の読み出しを必要とし、上述したように、ソートがシャフルより好適になる。しかしながら、シャフル及びソートを自由に混在して使用できれば、プログラマの仕事が簡素化され、これにより、本発明の幾つかの実施形態において、非隣接レジスタ対にアクセスする新たな複雑化を正当化し得る。
本発明の一実施形態に基づき、ソースオペランドとしてデータレジスタを用いるデータ処理命令は、深いレジスタアクセス演算として知られる直列の置換演算を用いて、レジスタが読み出された時生成される値に対して選択された置換演算を行う。好適な実施形態では、特別なアセンブリ言語シンタックスは、深いレジスタアクセスによって実施される置換やそれがどのレジスタ用いるか示すために用いられる。２つの形態の深いレジスタアクセスがあるが、実行ユニットに送られる各データオペランドに対して１つであり、第１形態は、ＤＲＡ０アクセスで示し、第２形態は、ＤＲＡ１アクセスで示す。各データレジスタソースは、多数のレーン幅要素、例えば、１６ｂの各々が６４ｂレジスタソースを含む４つのレーンが含まれる短ベクトルと見なし得る。レジスタソース及びその構成要素は、双方共、文脈に依存して、“オペランド”と呼称し得る。ＤＲＡ０アクセスにおいて、置換演算は、レジスタソースの要素のシャフル及びソートに、また、要素（レーン）幅の倍数だけの要素のロールに利用可能である。シャフル及びソートは、それぞれ、１つ又は２つのレジスタソースからのレーン幅要素のインターリーブ及びデインターリーブを意味する。ロールは、２つのレジスタソースの連結からのレーン幅要素の隣接レジスタ幅グループの選択を意味する。ＤＲＡ１アクセスにおいて、置換演算は、選択されたレーンから抜き取られた要素をレジスタオペランドの全レーンにブロードキャストするのに利用可能である
表１は、本発明の一実施形態に基づく、第１データレジスタソース引数用のロール及びソート置換を行うために用い得るＤＲＡ０演算の例を詳述する。表１において、値０である第１の６４ビット値用のレジスタレーンは、０、１、２、及び３で表す。ここで、レーン０は、値０の最下位ビット０乃至１５を示し、レーン１は、ビット１６乃至３１を示し、レーン２は、ビット３２乃至４７を示し、レーン３は、ビット４８乃至６３を示す。他方、値１である第２の６４ビット値用のレジスタレーンは、Ａ、Ｂ、Ｃ、及びＤで表す。ここで、レーンＡは、値１の最下位ビット０乃至１５を示し、レーンＢは、ビット１６乃至３１を示し、レーンＣは、ビット３２乃至４７を示し、レーンＤは、ビット４８乃至６３を示す。示した置換の組は、レジスタ＄ｄｉ及び＄ｄｊを利用するが、ここで、ｉ＝０・・・６３、ｊ＝（（ｉ＋１）％６４）である。表１の列は、組立シンタックス、意味、レーン、及びＤＲＡ０演算用の演算を示す。
Figure 2008535115
図３Ａ乃至３Ｃは、本発明の一実施形態に基づく表１の置換演算を示す。図３Ａ乃至３Ｃに示すように、表１のＲｏｌｌ３ＨａＩｆ、Ｒｏｌｌ２Ｈａｌｆ、及びＲｏｌｌ１ＨａＩｆ演算は、２つの６４ビット値をとり、（それぞれ）３つ、２つ、又は１つの１６ビットフィールドだけ左側にロールされるソース値に対応する単一の６４ビット結果を形成する。用語「半分」（又は半ワード）は、慣習的に１６ビット値を意味する。表１のＳｏｒｔ４ＭＨａｌｆ及びＳｏｒｔ４ＬＨａｌｆ演算は、２つの６４ビット値を組み合わせて６４ビット結果にして、（それぞれ）最上位又は最下位６４ビット結果のいずれかを生成する。表１のソート置換は、図９Ｂでのようにグラフを用いて表し得る。
以下の表２は、本発明の一実施形態に基づく、第２データレジスタソース引数用のブロードキャスト置換を行うために用い得るＤＲＡ１演算の例を詳述する。表２において、値である６４ビット値用のレジスタレーンは、０、１、２、及び３で表し、ここで、レーン０は、値の最下位ビット０乃至１５を示し、レーン１は、ビット１６乃至３１を示し、レーン２は、ビット３２乃至４７を示し、レーン３は、ビット４８乃至６３を示す。示した置換の組は、レジスタ＄ｄｉを利用するが、ここで、ｉ＝０・・・６３である。表２の列は、組立シンタックス、意味、レーン、及びＤＲＡ１演算用の演算を示す。
Figure 2008535115
図４Ａ及びＢは、本発明の一実施形態に基づく表２の置換演算を示す。図４Ａに示すように、表２のＢＣａｓｔＨａｌｆ演算は、４つの可能な１６ビット半ソース値の内の１つを選択し、結果における４つの１６ビットレーンに渡ってそれを複製する。図４Ｂに示すように、表２のＢＣａｓｔＷｏｒｄ演算は、２つの可能なワードソース値の内の１つを選択し、結果における２つの３２ビットレーンに渡ってそれを複製する。
表１及び２の演算を拡張して、図５Ａ乃至１１は、本発明の一実施形態に基づき行い得る直列のシャフル及びソート置換の例を示す。
図５Ａ乃至８は、本発明の一実施形態に基づき“直列”に行い得る１６ビット要素が６４ビットレジスタのアレイに格納されたベクトルのシャフルを示す。
図５Ａは、各々２つの１６ビット要素からなる２つのベクトルをインターリーブするためのシャフルを示す。図５Ｂ及び５Ｃは、各々４つの１６ビット要素からなる２つのベクトルをインターリーブするためのシャフルの他の選択肢としての表現を示す。図６Ａ及び６Ｂは、各々８つの１６ビット要素からなる２つのベクトルをインターリーブするためのシャフルの他の選択肢としての表現を示す。図７は、各々１６の１６ビット要素からなる２つのベクトルをインターリーブするためのシャフルを示す。図８は、各々３２の１６ビット要素からなる２つのベクトルをインターリーブするためのシャフルを示す。
図９Ａ乃至１１は、本発明の一実施形態に基づき“直列”に行い得る、１６ビット要素が６４ビットレジスタのアレイに格納されたベクトルのソートを示す。図９Ａは、各々２つの１６ビット要素からなる２つのベクトルをデインターリーブするためのソートを示す。図９Ｂ及び９Ｃは、各々４つの１６ビット要素からなる２つのベクトルをデインターリーブするための他の選択肢としてのソートの表現を示す。図１ＯＡ及び１ＯＢは、各々８つの１６ビット要素からなる２つのベクトルをデインターリーブするための他の選択肢としてのソートの表現を示す。図１１は、各々１６の１６ビット要素からなる２つのベクトルをデインターリーブするためのソートを示す。
図１２Ａ乃至１２Ｃ及び１３は、本発明の一実施形態に基づく、図５Ａ乃至８のシャフル演算をサポートする一組のサブレジスタ・アクセス・パターンを示す。図１２Ａは、図５Ａでのように、２つの１６ビット要素を備えたベクトルをシャフルするためのサブレジスタ・アクセス・パターンを示す。図１２Ｂは、図５Ｂ及び５Ｃでのように、４つの１６ビット要素を備えたベクトルをシャフルするためのサブレジスタ・アクセス・パターンを示す。図１２Ｃは、図６Ａ及び６Ｂでのように、８つの１６ビット要素を備えたベクトルをシャフルするためのサブレジスタ・アクセス・パターンを示す。図１３は、図７でのように、１６の１６ビット要素を備えたベクトルをシャフルするためのサブレジスタ・アクセス・パターンを示す。図１２Ａ乃至１３では、各々、各図の左半分に示した２つのレジスタにおける４つのレジスタ要素（即ち、図１２Ａの要素１２１８乃至１２２１、図１２Ｂの１２０１乃至１２０４、図１２Ｃの１２１０乃至１２１３、図１３の１３１４乃至１３１７）のいずれかへのアクセスが必要であり、又は、各図の右半分に示した２つのレジスタにおける４つのレジスタ要素（即ち、図１２Ａの要素１２２２乃至１２２５、図１２Ｂの１２０５乃至１２０８、図１２Ｃの１２２６乃至１２２９、図１３の１３３０乃至１３３３）へのアクセスが必要である。また、各図の矢印１２０９、１２３４、及び１３３５は、アレイのベースを基準にして、各サブレジスタ・アクセス・パターン用の範囲の配列を示す。
図１４は、本発明の一実施形態に基づく、図９Ａ乃至１１のソート演算をサポートするサブレジスタ・アクセス・パターンを示す。１つのパターンだけが、図９Ａ乃至１１のソート演算全てに必要である。４つの要素１４０１乃至１４０４又は４つの要素１４０５乃至１４０８のいずれかへのアクセスが必要である。ソースレジスタは、常に隣接することから、依存性チェックは、またがるレジスタ対（上記シャフルに必要なもの等）の場合より簡単であり、レジスタアクセスも同様である。
図１５は、本発明の一実施形態による直列の置換を用い得るコンピュータシステムのアーキテクチャブロック図を示す。命令フェッチユニット１５０２は、命令メモリ１５０１から命令を得て、それらを命令復号化ユニット１５０３に渡す。復号化ユニット１５０３は、オペランド又は各オペランドに関する位置情報を含む、命令の様々な構成要素を復号し、それに基づき、制御出力を提供する。命令復号化ユニット１５０３は、命令がその演算に用いる少なくとも１つのオペランドのアドレスを命令から取得し、そのアドレスは、レジスタファイル１５０４から対応するデータを得るために用いられる１５０８。また、命令復号化ユニット１５０３は、置換演算コードを命令から取得し、置換演算コードは、置換演算の性質を決定するために用いられ１５０７、この置換演算は、同じ命令によりレジスタファイル１５０４から得られたデータに対して置換ユニット１５０５によって行われる。更に、命令復号化ユニット１５０３は、実行演算コードを命令から取得し、実行演算コードは、置換ユニット１５０５を介して提供されたベクトルオペランド（１つ又は複数）の各要素に対してＳＩＭＤ実行ユニット１５０６によって行われる演算の性質を決定するために用いられる１５０９。従って、データアクセスのタイプ及び場所、アクセスされたベクトル要素に対する置換の性質、及び置換されたベクトルの要素に対して引き続き行われるＳＩＭＤ演算の性質は、単一の命令において定義される。
図１６は、本発明の一実施形態による直列置換を用い得る、図１５におけるレジスタファイル１５０４、置換ユニット１５０５、及び実行ユニット１５０６の組み合わせに対応するプロセッサデータ経路１６１０のブロック図を示す。本実施形態において、ソースオペランドとしてデータレジスタを用いるデータ処理命令は、レジスタが読み出された時生成される値に対して、選択された置換演算を行う深いレジスタ・アクセス・メカニズム１６４６Ａ、Ｂを用いる。
本例において、図１６の実施形態のプロセッサデータ経路１６１０は、実行レーン出力Ｚ０乃至Ｚ３からバイパス多重化装置１６４７を介して、深いレジスタアクセスブロック１６４６Ａ及び１６４６Ｂを通り、また、実行レーン１６２６乃至１６２９を通るループによって閉じられた経路毎に少なくとも１つの組のパイプラインレジスタが存在するように、パイプライン化される。当業者は、任意の適切なパイプライン方式を用い得ることを認識されるであろう。
図１６の実施形態の読み出しユニット１６３２において、３つの６４ビットの短ベクトルレジスタ値が、データレジスタファイル１６３８から読み出され、置換され、２つの６４ビットベクトルオペランド１６３９及び１６４０が、命令中の置換演算コードに基づき、上述した様々な直列の置換演算を実現する深いレジスタアクセスユニット１６４６Ａ及び１６４６Ｂによって形成される。これら２つの置換されたベクトルオペランドは、命令中の実行演算コードに基づき更に処理を行うために、４つのＳＩＭＤ実行レーン１６２６乃至１６２９にレーン毎に配信される。レーン毎結果Ｚ０乃至Ｚ３は、書き込み経路１６４１を介してレジスタファイル１６３８に書き込みのために返される単一の６４ビット結果ベクトルを共に形成し、また、オプションとして、深いレジスタアクセスユニット１６４６Ａ及び１６４６Ｂに直接バイパスされ、後続のパイプライン化された演算を即座に実行し得る。
本発明の一実施形態に基づき、図１６のデータ処理ユニットに対して修正を行い得ることを認識されるであろう。例えば、任意の数のＳＩＭＤ実行レーン１６２６乃至１６２９を用いてよく、これらのレーンは、任意の幅のオペランドで動作し、置換ユニットは、オペランドの一部を置換し、必ずしも全てのオペランドを置換する必要はない。また、置換は、必ずしも例示したものである必要はないが、その組み合わせ、又は、そのような置換の選択及び集まり、又は、他のタイプの置換であってもよい。また、置換演算は、実行レーン１６２６乃至１６２９の下に配置されたユニットによって行ってよい。そのような‘実行後’置換ユニットは、単独で、又は（例えば、深いレジスタ・アクセス・メカニズム１６４６による）データ実行の前に行われるこれまで説明した‘実行前’置換に加えて、用いてよい。‘実行後’置換ユニットによる置換後、オペランドは、次に、レジスタファイル１６３８に書き戻されるか、又は、多重化装置１６４７を介してバイパスされる。更に、直列の置換ユニット用の制御情報は、サイクル毎に発せられる命令に保持された情報からの代わりに、格納された‘構成’データから部分的に又は完全に導出し得る。そのような構成情報は、例えば、プログラム制御下で、プロセッサ制御レジスタにアップロードしてよく、次に、新しい構成がアップロードされるまで、又は、静的な構成情報を置き換え得る特定の命令が発せられるまで、多くのプロセッササイクルの間、置換ユニットに静的な‘擬似命令’を提供し得る。
図１７及び１８は、本発明の一実施形態に基づく、図１６の深いレジスタアクセス機能１６４６Ａ及び１６４６Ｂを実現するための、及び図１６のレジスタ１６３８を読み出すための代表的なハードウェアを示す。図１７は、深いレジスタアクセスを用いて、データレジスタファイル１６３８から代表的な６４ビットベクトルＳＲＣ０をフェッチするためのハードウェアを示す。他方、図１８は、深いレジスタアクセスを用いて、データレジスタファイル１６４６から代表的な６４ビットベクトルＳＲＣ１をフェッチするためのハードウェアを示す。図１７及び１８において、１７７３、１７７４におけるＩｎｄｅｘ０、１８７５、１８７６におけるＩｎｄｅｘ１は、各々、データレジスタファイル１６３８における６４ビットベクトルを指す。データレジスタファイル１６３８は、（本例では）６４のベクトルを含んでいるため、各Ｉｎｄｅｘ０及びＩｎｄｅｘ１には、図１７及び１８において、０乃至５が付番された６つのビットが含まれる。図１７及び１８のデコーダ１７７７及び１８７８は、単純な３２分の１行デコーダであり、また、３２のライン上に対で配置された６４の１６ビットワードにアクセスする。デコーダ１７７７及び１８７８は、レジスタファイル読み出し段１７７９、１８８０の一部であり、この後には、列多重化装置段１７８１、１８８２及びオペランドクロスバースイッチ段１７８３、１８８４が続き、後者は、それぞれ６４又は３２の交差配線を有する。図１７の入力１７８５は、アクセスされたデータベクトルに対してロール及びソート置換を用いる深いレジスタアクセス用のイネーブル信号を提供する。更に、クロスバー制御入力１７８７は、図１９の表に基づき、用いられる深いレジスタアクセスのタイプを決定するために適切に設定しなければならない。本発明の一実施形態に基づき、入力Ｘｂａｒ０＿ｃｔｌ３、Ｘｂａｒ０＿ｃｔｌ２、Ｘｂａｒ０＿ｃｔｌ１、及びＸｂａｒ０＿ｃｔｌ０の値並びに制御入力１７８５は、深いレジスタアクセスが、通常のアクセスであるかどうか、又は深いレジスタアクセスが、ロール又はソート置換等の置換を伴うかどうか判断する。図１８の入力１８８６は、アクセスされたデータベクトルに対してブロードキャスト置換を用いる深いレジスタアクセスのための、並びに通常のレジスタアクセス（即ち、置換のないアクセス）のためのイ
ネーブル信号を提供する。図１７及び１８の出力１７８８及び１８８９は、それぞれ６４ビットベクトルＳＲＣ０及びＳＲＣ１の４つのレーンである。これらの出力は、一般的に、置換された出力１６３９及び１６４０として図１６に表されるが、これは、各４要素ベクトルの１つの要素が如何にしてＳＩＭＤ回路にレーン毎に供給されるか示す。
図１７の入力は、更に、ユニット１７９６を示すが、このユニットは、単に５ビット加算器であり、モジュロ３２演算を行い、また、オーバーフローが発生した場合、折り返しが可能である。また、図１７の入力は、列多重化装置段に接続された制御入力論理段１７９９を示すが、この段は、第１の深いレジスタアクセスユニット１６４６Ａにおいて利用可能な異なるタイプの置換演算の選択をサポートする。図１７と１８との間のこれらの及び他のわずかな差異は、開示された実施形態の機能の文脈において、当業者によって容易に理解されるであろう。
本発明の一実施形態に基づき、用いられる深いレジスタアクセスのタイプを制御するために、図１７及び１８のハードウェアによって用いられる入力の値、例えば、図１９のＸｂａｒ０入力の値、又は図１７及び１８の多重化装置を制御するための他の入力は、命令の所定の場所におけるコードの値によって決定し得る。即ち、命令パケットの所定のビット場所における指定されたビットを用いて、命令に用いられる深いレジスタアクセスのタイプを決定し得る。従って、例えば、図１５の実施形態の命令復号化ユニット１５０３は、命令の特定のフィールドにある置換演算コード又は他の命令情報と組み合わせて符号化された置換演算コードの値を用いて、図１７又は１８のクロスバーにおける多重化装置選択を制御し得る。指定されたビットの値は、復号して、可能性としてプロセッサに記憶された他の構成情報と組み合わせて、図１９のＸｂａｒ０入力の値を求め、これによって、どの深いレジスタアクセスの形態が、その命令によって用いられるか、例えば、適用されるソート、ロール、ブロードキャスト、又はシャフルのタイプを決定し得る。例えば、図２０は、本発明の一実施形態に基づき用い得る一般的な命令フォーマットを示すが、他の命令フォーマットを用いてもよいことを認識されるであろう。命令２００１には、実行演算のタイプ（例えば、ロード、記憶、ＳＩＭＤ加算、ＳＩＭＤ乗算等）を指定するビットを含むフィールド２００２と、適用される置換のタイプ（例えば、ソート、ロール、ブロードキャスト等）を指定するビットを含むフィールド２００３と、レジスタファイルにおけるソースオペランド及び結果の場所を指定するフィールド２００４と、が含まれる。
このように、図１６乃至１９の実施形態は、図２の実施形態に示したものと同様に、レジスタファイル、置換ユニット、及び実行ユニット間の連続直列接続の用途を示すことが理解できる。特に、図１６乃至１８を参照すると、図２のレジスタファイル２０１に対応する図１６のデータレジスタファイル読み出し１６３８は、図２の置換ユニット２０２に共に対応して、深いレジスタ・アクセス・メカニズム１６４６Ａ及び１６４６Ｂと直列に置かれ、これらは、また、図２の実行ユニット２０３に共に対応して、ＳＩＭＤ実行レーン１６２６乃至１６２９と直列である。上記内容は、最良のモードであると見なされるもの、また、適宜本発明を実施する他のモードについて述べられたが、本発明は、好適な実施形態の本説明に開示された特定の装置構成又は方法ステップに限定すべきでないことを当業者は認識されたい。また、本発明は、広範囲の用途を有すること、及び本実施形態は、本発明による概念から逸脱することなく広い範囲の修正を認めることを当業者は認識されたい。
置換ユニットを含む従来技術によるマシンの基本的なアーキテクチャを示す図である。 本発明の一実施形態による直列置換レジスタアクセスの基本的なアーキテクチャを示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る所謂‘ロール’又は‘スライディング・ウィンドウ’置換を行うために用い得る代表的な動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る所謂‘ロール’又は‘スライディング・ウィンドウ’置換を行うために用い得る代表的な動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る所謂‘ロール’又は‘スライディング・ウィンドウ’置換を行うために用い得る代表的な動作を示す図である。 本発明の一実施形態に基づく、‘直列’にブロードキャスト置換を行うために用い得る代表的な動作を示す図である。 本発明の一実施形態に基づく、‘直列’にブロードキャスト置換を行うために用い得る代表的な動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘シャフル’又は‘インターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、‘直列’に行い得る代表的な所謂‘ソート’又は‘デインターリーブ’動作を示す図である。 本発明の一実施形態に基づく、図５Ａ乃至８のシャフル演算をサポートする一組のサブレジスタ・アクセス・パターンを示す図である。 本発明の一実施形態に基づく、図５Ａ乃至８のシャフル演算をサポートする一組のサブレジスタ・アクセス・パターンを示す図である。 本発明の一実施形態に基づく、図５Ａ乃至８のシャフル演算をサポートする一組のサブレジスタ・アクセス・パターンを示す図である。 本発明の一実施形態に基づく、図５Ａ乃至８のシャフル演算をサポートする一組のサブレジスタ・アクセス・パターンを示す図である。 本発明の一実施形態に基づく、図９Ａ乃至１１のソート演算及び他の同様なものをサポートするサブレジスタ・アクセス・パターンを示す図である。 本発明の一実施形態による、直列の置換を用い得るコンピュータシステムを示すアーキテクチャブロック図である。 本発明の一実施形態による直列の置換が可能なプロセッサデータ経路を示すブロック図である。 本発明の一実施形態に基づく、図１６のレジスタアクセス機能を実現するための代表的なハードウェアを示す図である。 本発明の一実施形態に基づく、図１６のレジスタアクセス機能を実現するための代表的なハードウェアを示す図である。 本発明の一実施形態に基づく、様々なタイプの置換を達成するための図１７における可能な多重化装置制御入力を示す表である。 本発明の一実施形態に基づき用い得る一般的な命令フォーマットを示す図である。
符号の説明
２０１ レジスタファイル
２０２ 置換ユニット
２０３ 実行ユニット

Claims (68)

  1. コンピュータプロセッサ用のデータ処理ユニットであって、
    データアクセス命令に応答して、１つ又は複数のデータオペランドにアクセスすることが可能なレジスタアクセス回路と、
    前記データアクセス命令に応答して、置換演算を行うことが可能な置換回路と、
    実行回路であって、使用中、置換演算が、（ｉ）レジスタアクセス、（ｉｉ）アクセスされたオペランド又は各オペランドに対するデータ処理動作の実行と直列に行われるように構成される前記回路と、が含まれるデータ処理ユニット。
  2. 請求項１に記載のデータ処理ユニットであって、前記回路は、単一のベクトル・レジスタ・オペランドにアクセスし、また、前記単一のベクトル・レジスタ・オペランドに対して置換演算を行うことが可能であるデータ処理ユニット。
  3. 請求項１に記載のデータ処理ユニットであって、前記回路は、複数のベクトル・レジスタ・オペランドにアクセスし、また、前記複数のベクトル・レジスタ・オペランドに対して組み合わせ置換演算を行うことが可能であるデータ処理ユニット。
  4. 請求項１に記載のデータ処理ユニットであって、前記回路は、第１及び第２オペランド又はオペランドグループに対して異なる置換演算を行うことが可能であるデータ処理ユニット。
  5. 請求項１に記載のデータ処理ユニットであって、単一のプログラム命令からレジスタアクセス情報及び置換情報を復号することが可能なデコーダが含まれるデータ処理ユニット。
  6. 請求項５に記載のデータ処理ユニットであって、前記単一のプログラム命令からデータ処理情報を復号することが可能なデコーダが含まれるデータ処理ユニット。
  7. 請求項１に記載のデータ処理ユニットであって、回路は、単一命令のデータオペランドに対して多数の連続したデータ処理動作を行うように構成可能であるデータ処理ユニット。
  8. 請求項１に記載のデータ処理ユニットであって、前記置換回路は、アクセスされたオペランドが、前記実行回路に供給される前に、前記置換回路に供給されるように、前記レジスタアクセス回路と前記実行回路との間に接続可能であるデータ処理ユニット。
  9. 請求項１に記載のデータ処理ユニットであって、前記実行回路は、アクセスされたオペランドが、前記実行回路を通過した後、前記置換回路に供給されるように、前記レジスタアクセス回路と前記置換回路との間に接続可能であるデータ処理ユニット。
  10. 請求項１に記載のデータ処理ユニットであって、前記置換回路及び前記実行回路は、使用中、第１置換演算が、データ処理動作の実行に先行し、第２置換演算が、データ処理動作の実行に続くように、接続可能であるデータ処理ユニット。
  11. 請求項１に記載のデータ処理ユニットであって、前記回路は、算術演算、論理演算、後続の置換演算、及びプロセッサメモリ読出し又は書き込み動作の内の１つ又は複数から選択されたデータ処理動作を行うことが可能であるデータ処理ユニット。
  12. 請求項１に記載のデータ処理ユニットであって、前記レジスタアクセス回路には、レジスタファイル読出し回路が含まれるデータ処理ユニット。
  13. 請求項１に記載のデータ処理ユニットであって、前記レジスタアクセス回路には、レジスタファイル書き込み回路が含まれるデータ処理ユニット。
  14. 請求項１に記載のデータ処理ユニットであって、前記レジスタアクセス回路には、複数のアクセス動作から選択されたアクセス動作のタイプを決定するための一組の制御入力が含まれるデータ処理ユニット。
  15. 請求項１に記載のデータ処理ユニットであって、前記置換回路には、（ｉ）列多重化装置段及び（ｉｉ）クロスバー多重化装置段の内の１つ又は複数が含まれるデータ処理ユニット。
  16. 請求項１に記載のデータ処理ユニットであって、前記置換回路には、複数の置換演算から選択された置換演算のタイプを決定する一組の制御入力が含まれるデータ処理ユニット。
  17. 請求項１に記載のデータ処理ユニットであって、前記置換回路は、ロール置換、ソート置換、シャフル置換、ブロードキャスト置換、選択置換、及び他のタイプの置換の内の１つ又は複数から選択された置換演算タイプをサポートするデータ処理ユニット。
  18. 請求項１に記載のデータ処理ユニットであって、前記実行回路は、単一命令複数データ実行が可能であるデータ処理ユニット。
  19. 請求項１に記載のデータ処理ユニットであって、前記置換回路は、第１ソースオペランド対に第１タイプの置換演算を行うことが可能であり、また、第２ソースオペランドに第２タイプの置換演算を行うことが可能であるデータ処理ユニット。
  20. 請求項１９に記載のデータ処理ユニットであって、前記第１タイプの置換演算には、ロール置換及びソート置換からなるグループからの置換が含まれるデータ処理ユニット。
  21. 請求項１９に記載のデータ処理ユニットであって、第２タイプの置換演算には、ブロードキャスト置換が含まれるデータ処理ユニット。
  22. 請求項１９に記載のデータ処理ユニットであって、前記第１ソースオペランド対の前記第１タイプの置換を行うための前記置換回路の部分は、第１及び第２の６４ビットソースオペランドを受信するように接続可能であるデータ処理ユニット。
  23. 請求項２２に記載のデータ処理ユニットであって、前記置換回路の前記部分は、２つの６４ビットソース値からの単一の６４ビット結果が含まれるロール出力を提供するように接続可能であり、前記６４ビット結果は、整数の１６ビット半フィールドだけロールされたソース値に対応するデータ処理ユニット。
  24. 請求項２２に記載のデータ処理ユニットであって、前記第１タイプの置換を行うための前記置換回路の部分は、２つの６４ビット値からの単一の６４ビット結果が含まれるソート出力を提供するように接続可能であり、前記６４ビット結果は、ソート結果の最上位又は最下位６４ビットとして選択可能であるデータ処理ユニット。
  25. 請求項１９に記載のデータ処理ユニットであって、前記第２タイプの置換を行うための前記置換回路の部分は、選択された１６ビット半ワードを６４ビット結果において複数の１６ビットレーンに渡って繰り返すブロードキャスト出力を提供するように接続可能であるデータ処理ユニット。
  26. コンピュータプロセッサ用のデータ処理ユニットを動作させる方法であって、
    コンピュータプロセッサのレジスタファイルからアクセスされる少なくとも１つのデータオペランドに対して、データアクセス命令に応答して、置換演算を行う段階であって、前記置換演算が、（ｉ）前記少なくとも１つのデータオペランドを得るためにレジスタにアクセスするステップと、（ｉｉ）前記少なくとも１つのデータオペランドに対してデータ処理動作を実行するステップと、直列に行われる前記段階が含まれる方法。
  27. 請求項２６に記載の方法であって、置換演算が、単一のベクトル・レジスタ・オペランドに対して行われる方法。
  28. 請求項２６に記載の方法であって、置換演算が、複数のベクトル・レジスタ・オペランドに対して行われる方法。
  29. 請求項２６に記載の方法であって、更に、
    単一のプログラム命令に基づき、レジスタにアクセスするステップと直列に置換演算を行う段階が含まれる方法。
  30. 請求項２６に記載の方法であって、更に、
    単一命令のデータオペランドに対して多数の連続データ処理動作を行う段階が含まれる方法。
  31. 請求項２６に記載の方法であって、前記置換演算を行う段階は、データ処理動作を実行するステップに先行する方法。
  32. 請求項２６に記載の方法であって、前記置換演算を行う段階は、データ処理動作を実行するステップに続く方法。
  33. 請求項２６に記載の方法であって、第１置換演算は、データ処理動作の実行に先行し、第２置換演算は、データ処理動作の実行に続く方法。
  34. 請求項２６に記載の方法であって、更に、
    前記命令の演算コード部に基づき、複数の置換演算タイプから置換演算のタイプを選択する段階が含まれる方法。
  35. 請求項２６に記載の方法であって、更に、算術演算、論理演算、後続の置換演算、及びプロセッサメモリ読み出し又は書き込み動作から、実行されるデータ処理動作を選択する段階が含まれる方法。
  36. 請求項２６に記載の方法であって、更に、
    複数の置換演算タイプから選択された置換演算のタイプを少なくとも部分的に決定するために一組の置換制御入力を用いる段階が含まれる方法。
  37. 請求項３６に記載の方法であって、利用可能な複数の置換演算タイプには、ロール置換、ソート置換、シャフル置換、ブロードキャスト置換、選択置換、及び他のタイプの置換演算から選択された１つ又は複数が含まれる方法。
  38. 請求項２６に記載の方法であって、更に、
    データ処理命令の演算コード部に基づき、一組の置換制御入力の値を決定する段階が含まれる方法。
  39. 請求項２６に記載の方法であって、前記データ処理ユニットは、単一命令複数データ実行を行う方法。
  40. 請求項２６に記載の方法であって、前記置換及びデータ処理動作を行う段階には、高速フーリエ変換、ビタビ符号化、ターボ符号化、有限インパルス応答フィルタアルゴリズム、他の通信アルゴリズムからなるグループからのアルゴリズムの少なくとも一部を行う段階が含まれる方法。
  41. 請求項２６に記載の方法であって、第１タイプの置換演算は、第１ソースオペランド対に対して行われ、第２タイプの置換演算は、第２ソースオペランドに対して行われる方法。
  42. 請求項４１に記載の方法であって、第１タイプの置換演算を行う段階には、ロール置換及びソート置換からなるグループからの置換を行う段階が含まれる方法。
  43. 請求項４１に記載の方法であって、第２タイプの置換演算を行う段階には、ブロードキャスト置換を行う段階が含まれる方法。
  44. 請求項４１に記載の方法であって、第１及び第２タイプの置換演算の１つ又は複数を行う段階には、６４ビットデータレジスタソース引数を用いる段階が含まれる方法。
  45. 請求項４４に記載の方法であって、第１タイプの置換演算を行う段階によって、２つの６４ビットソース値から単一の６４ビット結果を形成するためのロール演算を行うことが可能であり、６４ビット結果は、整数の１６ビット要素によってロールされたソース値に対応する方法。
  46. 請求項４４に記載の方法であって、第１タイプの置換演算を行う段階によって、２つの６４ビット値から単一の６４ビット結果を形成するためのソート演算を行うことが可能であり、６４ビット結果は、最上位又は最下位６４ビットソート結果として選択可能である方法。
  47. 請求項４４に記載の方法であって、第１タイプの置換演算を行う段階には、各々整数の１６ビット要素からなる２つのベクトルをインターリーブするためのシャフル演算を行う段階が含まれる方法。
  48. 請求項４７に記載の方法であって、前記整数の１６ビット要素は、２の整数乗である方法。
  49. 請求項４４に記載の方法であって、第２タイプの置換演算を行う段階によって、６４ビット結果において複数の１６ビットレーンに渡って１６ビット半ワードを繰り返すことが可能なブロードキャスト演算を行い得る方法。
  50. コンピュータ・プログラム・プロダクトであって、
    一連の命令が含まれるプログラムコード手段が含まれ、
    コンピュータ・プログラム・プロダクトは、一連の命令のデータアクセス命令の少なくとも一部によって決定された置換演算が、レジスタファイルからアクセスされる１つ又は複数のデータオペランドに対して行われるように、コンピュータ上で走るように構成され、置換演算は、（ｉ）データオペランドに対するレジスタアクセスと、（ｉｉ）データオペランドに対するデータ処理動作の実行と、直列に行われるコンピュータ・プログラム・プロダクト。
  51. コンピュータ用のデータ処理ユニットであって、
    レジスタファイルと、
    データアクセス命令に基づき、前記レジスタファイルにおける少なくとも１つのデータオペランドにアクセス可能なレジスタアクセス・置換メカニズムであって、前記命令の置換演算コード部に基づき、前記アクセスされたデータオペランドを選択的に置換するように動作可能な置換回路を含む前記レジスタアクセス・置換メカニズムと、
    前記レジスタアクセス・置換メカニズムと直列に配置されたデータ実行経路であって、前記命令の実行演算コード部に基づき、前記選択的に置換されたデータオペランドに対して演算を行うように動作可能な前記データ実行経路と、
    が含まれるデータ処理ユニット。
  52. 請求項５１に記載のデータ処理ユニットであって、前記レジスタアクセス・置換メカニズムには、前記レジスタファイルと前記実行経路との間に接続されたデコーダレジスタファイル読み出し段が含まれるデータ処理ユニット。
  53. 請求項５２に記載のデータ処理ユニットであって、前記レジスタアクセス・置換メカニズムには、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された少なくとも１つの多重化装置段が含まれるデータ処理ユニット。
  54. 請求項５２に記載のデータ処理ユニットであって、前記レジスタアクセス・置換メカニズムには、更に、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された列多重化装置段が含まれるデータ処理ユニット。
  55. 請求項５２に記載のデータ処理ユニットであって、前記レジスタアクセス・置換メカニズムには、前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続されたクロスバー多重化装置段が含まれるデータ処理ユニット。
  56. 請求項５２に記載のデータ処理ユニットであって、置換制御入力が、前記デコーダレジスタファイル読み出し段に供給されるデータ処理ユニット。
  57. 請求項５３に記載のデータ処理ユニットであって、置換制御入力が、前記多重化装置段に供給されるデータ処理ユニット。
  58. 請求項５４に記載のデータ処理ユニットであって、置換制御入力が、前記列多重化装置段に供給されるデータ処理ユニット。
  59. 請求項５５に記載のデータ処理ユニットであって、置換制御入力が、前記クロスバー多重化装置段に供給されるデータ処理ユニット。
  60. 請求項５１に記載のデータ処理ユニットであって、前記実行経路の出力と前記レジスタアクセス・置換メカニズムの入力との間に接続されたバイパス回路が含まれるデータ処理ユニット。
  61. 請求項５１に記載のデータ処理ユニットであって、第１及び第２レジスタアクセス・置換回路が含まれるデータ処理ユニット。
  62. 請求項６１に記載のデータ処理ユニットであって、前記第１レジスタアクセス・置換回路は、第１及び第２オペランドにアクセスするように、また、ロール、ソート、シャフルの１つ又は複数から選択された置換を行うように構成されるデータ処理ユニット。
  63. 請求項６１に記載のデータ処理ユニットであって、前記第２レジスタアクセス・置換回路は、少なくとも１つのオペランドにアクセスするように、また、ブロードキャスト置換を行うように構成されるデータ処理ユニット。
  64. 請求項６１に記載のデータ処理ユニットであって、前記第１及び第２レジスタアクセス・置換回路には、各々、
    （ｉ）前記レジスタファイルと前記実行経路との間に接続されたデコーダレジスタファイル読み出し段と、
    （ｉｉ）前記デコーダレジスタファイル読み出し段と前記実行経路との間に接続された少なくとも１つの多重化装置段と、の内の１つ又は複数が含まれるデータ処理ユニット。
  65. 請求項６４に記載のデータ処理ユニットであって、前記少なくとも１つの多重化装置段には、
    （ｉ）前記デコーダレジスタファイル読み出し段と実行経路との間に接続された列多重化装置段と、
    （ｉｉ）前記列多重化装置段と前記実行経路との間に接続されたクロスバー多重化装置段と、の内の１つ又は複数が含まれるデータ処理ユニット。
  66. 請求項５１に記載のデータ処理ユニットであって、前記実行経路には、ＳＩＭＤ回路が含まれるデータ処理ユニット。
  67. 命令であって、
    （ｉ）データアクセスのタイプを定義するデータアクセス演算コード部と、
    （ｉｉ）置換演算のタイプを定義する置換演算コード部と、
    （ｉｉｉ）更なる演算を定義する実行演算コード部と、
    少なくとも１つのデータオペランドソース指定と、が含まれる命令。
  68. コンピュータプロセッサ用のデータ処理ユニットであって、直列接続で、レジスタアクセスユニットと、ベクトル置換回路と、少なくとも１つの実行経路と、が含まれ、本装置には、更に、単一の命令に応答して、少なくとも１つのベクトルオペランドへのアクセスを制御するように、少なくとも１つのベクトルオペランドを選択的に置換するように、また、少なくとも１つの更なる演算を実行するように動作可能な復号化ユニットが含まれるデータ処理ユニット。
JP2008504843A 2005-04-08 2006-04-06 データアクセス及び置換ユニット Active JP5047944B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/102,266 US7933405B2 (en) 2005-04-08 2005-04-08 Data access and permute unit
US11/102,266 2005-04-08
PCT/GB2006/001265 WO2006106342A2 (en) 2005-04-08 2006-04-06 Data access and permute unit

Publications (2)

Publication Number Publication Date
JP2008535115A true JP2008535115A (ja) 2008-08-28
JP5047944B2 JP5047944B2 (ja) 2012-10-10

Family

ID=36577535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504843A Active JP5047944B2 (ja) 2005-04-08 2006-04-06 データアクセス及び置換ユニット

Country Status (9)

Country Link
US (1) US7933405B2 (ja)
EP (1) EP1866744A2 (ja)
JP (1) JP5047944B2 (ja)
KR (1) KR20070118623A (ja)
CN (2) CN103744639A (ja)
BR (1) BRPI0609742A2 (ja)
CA (1) CA2600744A1 (ja)
TW (1) TWI476681B (ja)
WO (1) WO2006106342A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016537726A (ja) * 2013-11-15 2016-12-01 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 実行ユニットとベクトルデータメモリとの間のマージング回路を備えるベクトル処理エンジンおよび関連する方法

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7783862B2 (en) * 2006-08-07 2010-08-24 International Characters, Inc. Method and apparatus for an inductive doubling architecture
US20080079712A1 (en) * 2006-09-28 2008-04-03 Eric Oliver Mejdrich Dual Independent and Shared Resource Vector Execution Units With Shared Register File
JP2009048532A (ja) * 2007-08-22 2009-03-05 Nec Electronics Corp マイクロプロセッサ
US20090106526A1 (en) * 2007-10-22 2009-04-23 David Arnold Luick Scalar Float Register Overlay on Vector Register File for Efficient Register Allocation and Scalar Float and Vector Register Sharing
US8169439B2 (en) * 2007-10-23 2012-05-01 International Business Machines Corporation Scalar precision float implementation on the “W” lane of vector unit
US20090150648A1 (en) * 2007-12-06 2009-06-11 Eric Oliver Mejdrich Vector Permute and Vector Register File Write Mask Instruction Variant State Extension for RISC Length Vector Instructions
US8078836B2 (en) 2007-12-30 2011-12-13 Intel Corporation Vector shuffle instructions operating on multiple lanes each having a plurality of data elements using a common set of per-lane control bits
US8356160B2 (en) * 2008-01-15 2013-01-15 International Business Machines Corporation Pipelined multiple operand minimum and maximum function
GB2456775B (en) * 2008-01-22 2012-10-31 Advanced Risc Mach Ltd Apparatus and method for performing permutation operations on data
US7904699B2 (en) * 2008-03-10 2011-03-08 International Business Machines Corporation Processing unit incorporating instruction-based persistent vector multiplexer control
US7904700B2 (en) * 2008-03-10 2011-03-08 International Business Machines Corporation Processing unit incorporating special purpose register for use with instruction-based persistent vector multiplexer control
US7814303B2 (en) * 2008-10-23 2010-10-12 International Business Machines Corporation Execution of a sequence of vector instructions preceded by a swizzle sequence instruction specifying data element shuffle orders respectively
US20110072236A1 (en) * 2009-09-20 2011-03-24 Mimar Tibet Method for efficient and parallel color space conversion in a programmable processor
US8868885B2 (en) * 2010-11-18 2014-10-21 Ceva D.S.P. Ltd. On-the-fly permutation of vector elements for executing successive elemental instructions
US20120278591A1 (en) * 2011-04-27 2012-11-01 Advanced Micro Devices, Inc. Crossbar switch module having data movement instruction processor module and methods for implementing the same
KR20120134549A (ko) 2011-06-02 2012-12-12 삼성전자주식회사 Ｓｉｍｄ 프로세서를 이용한 병렬 연산 처리 장치 및 방법
KR101918464B1 (ko) * 2011-09-14 2018-11-15 삼성전자 주식회사 스위즐드 버추얼 레지스터 기반의 프로세서 및 스위즐 패턴 제공 장치
GB2497070B (en) * 2011-11-17 2015-11-25 Advanced Risc Mach Ltd Cryptographic support instructions
US10223112B2 (en) 2011-12-22 2019-03-05 Intel Corporation Processors, methods, systems, and instructions to generate sequences of integers in which integers in consecutive positions differ by a constant integer stride and where a smallest integer is offset from zero by an integer offset
US10866807B2 (en) 2011-12-22 2020-12-15 Intel Corporation Processors, methods, systems, and instructions to generate sequences of integers in numerical order that differ by a constant stride
US9639354B2 (en) * 2011-12-22 2017-05-02 Intel Corporation Packed data rearrangement control indexes precursors generation processors, methods, systems, and instructions
CN107908427B (zh) 2011-12-23 2021-11-09 英特尔公司 用于多维数组中的元素偏移量计算的指令
US9489196B2 (en) 2011-12-23 2016-11-08 Intel Corporation Multi-element instruction with different read and write masks
CN107092465B (zh) * 2011-12-23 2021-06-29 英特尔公司 用于提供向量混合和置换功能的指令和逻辑
CN104025067B (zh) * 2011-12-29 2017-12-26 英特尔公司 具有由向量冲突指令和置换指令共享的全连接互连的处理器
US8959275B2 (en) 2012-10-08 2015-02-17 International Business Machines Corporation Byte selection and steering logic for combined byte shift and byte permute vector unit
US9419792B2 (en) * 2012-12-28 2016-08-16 Intel Corporation Instruction for accelerating SNOW 3G wireless security algorithm
US9606803B2 (en) * 2013-07-15 2017-03-28 Texas Instruments Incorporated Highly integrated scalable, flexible DSP megamodule architecture
US9792118B2 (en) * 2013-11-15 2017-10-17 Qualcomm Incorporated Vector processing engines (VPEs) employing a tapped-delay line(s) for providing precision filter vector processing operations with reduced sample re-fetching and power consumption, and related vector processor systems and methods
US9880845B2 (en) * 2013-11-15 2018-01-30 Qualcomm Incorporated Vector processing engines (VPEs) employing format conversion circuitry in data flow paths between vector data memory and execution units to provide in-flight format-converting of input vector data to execution units for vector processing operations, and related vector processor systems and methods
US9619227B2 (en) * 2013-11-15 2017-04-11 Qualcomm Incorporated Vector processing engines (VPEs) employing tapped-delay line(s) for providing precision correlation / covariance vector processing operations with reduced sample re-fetching and power consumption, and related vector processor systems and methods
US9977676B2 (en) * 2013-11-15 2018-05-22 Qualcomm Incorporated Vector processing engines (VPEs) employing reordering circuitry in data flow paths between execution units and vector data memory to provide in-flight reordering of output vector data stored to vector data memory, and related vector processor systems and methods
US10061581B2 (en) * 2014-01-31 2018-08-28 Qualcomm Incorporated On-the-fly conversion during load/store operations in a vector processor
US9766888B2 (en) * 2014-03-28 2017-09-19 Intel Corporation Processor instruction to store indexes of source data elements in positions representing a sorted order of the source data elements
US9348595B1 (en) 2014-12-22 2016-05-24 Centipede Semi Ltd. Run-time code parallelization with continuous monitoring of repetitive instruction sequences
US9785437B2 (en) 2014-12-23 2017-10-10 Intel Corporation Method and apparatus for performing a vector bit reversal and crossing
US9135015B1 (en) 2014-12-25 2015-09-15 Centipede Semi Ltd. Run-time code parallelization with monitoring of repetitive instruction sequences during branch mis-prediction
US9996350B2 (en) 2014-12-27 2018-06-12 Intel Corporation Hardware apparatuses and methods to prefetch a multidimensional block of elements from a multidimensional array
US9208066B1 (en) * 2015-03-04 2015-12-08 Centipede Semi Ltd. Run-time code parallelization with approximate monitoring of instruction sequences
US10296346B2 (en) 2015-03-31 2019-05-21 Centipede Semi Ltd. Parallelized execution of instruction sequences based on pre-monitoring
US10296350B2 (en) 2015-03-31 2019-05-21 Centipede Semi Ltd. Parallelized execution of instruction sequences
US9715390B2 (en) 2015-04-19 2017-07-25 Centipede Semi Ltd. Run-time parallelization of code execution based on an approximate register-access specification
US10459731B2 (en) * 2015-07-20 2019-10-29 Qualcomm Incorporated Sliding window operation
GB2540939B (en) * 2015-07-31 2019-01-23 Advanced Risc Mach Ltd An apparatus and method for performing a splice operation
US10338920B2 (en) 2015-12-18 2019-07-02 Intel Corporation Instructions and logic for get-multiple-vector-elements operations
US20170177352A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Instructions and Logic for Lane-Based Strided Store Operations
US20170177355A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Instruction and Logic for Permute Sequence
KR102659495B1 (ko) * 2016-12-02 2024-04-22 삼성전자주식회사 벡터 프로세서 및 그 제어 방법
US9959247B1 (en) 2017-02-17 2018-05-01 Google Llc Permuting in a matrix-vector processor
GB2564853B (en) * 2017-07-20 2021-09-08 Advanced Risc Mach Ltd Vector interleaving in a data processing apparatus
US10831502B2 (en) 2018-11-06 2020-11-10 International Business Machines Corporation Migration of partially completed instructions
US10831503B2 (en) * 2018-11-06 2020-11-10 International Business Machines Corporation Saving and restoring machine state between multiple executions of an instruction
US10831478B2 (en) 2018-11-06 2020-11-10 International Business Machines Corporation Sort and merge instruction for a general-purpose processor
KR102035792B1 (ko) * 2019-06-10 2019-10-23 한화시스템(주) Fpga를 이용한 2차원 슬라이딩 테스트 윈도를 생성하기 위한 장치 및 그 방법
US11385897B2 (en) * 2019-10-01 2022-07-12 Marvell Asia Pte, Ltd. Merge execution unit for microinstructions
CN111782148B (zh) * 2020-06-30 2023-09-05 中国工商银行股份有限公司 数据存储控制方法和装置、以及电子设备和存储介质
US20210216318A1 (en) * 2020-08-28 2021-07-15 Martin Langhammer Vector Processor Architectures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11203271A (ja) * 1998-01-02 1999-07-30 Huabang Electron Co Ltd Ｄｃｔ回路、ｉｄｃｔ回路及びｄｃｔ／ｉｄｃｔ回路

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5175862A (en) * 1989-12-29 1992-12-29 Supercomputer Systems Limited Partnership Method and apparatus for a special purpose arithmetic boolean unit
US5471628A (en) * 1992-06-30 1995-11-28 International Business Machines Corporation Multi-function permutation switch for rotating and manipulating an order of bits of an input data byte in either cyclic or non-cyclic mode
AU4804493A (en) * 1992-08-07 1994-03-03 Thinking Machines Corporation Massively parallel computer including auxiliary vector processor
US5848286A (en) * 1994-03-29 1998-12-08 Cray Research, Inc. Vector word shift by vo shift count in vector supercomputer processor
FR2723223B1 (fr) * 1994-07-29 1996-08-30 Sgs Thomson Microelectronics Procede de brouillage numerique et application a un circuit programmable
US5513366A (en) * 1994-09-28 1996-04-30 International Business Machines Corporation Method and system for dynamically reconfiguring a register file in a vector processor
US5887183A (en) * 1995-01-04 1999-03-23 International Business Machines Corporation Method and system in a data processing system for loading and storing vectors in a plurality of modes
US5815572A (en) * 1995-08-31 1998-09-29 Lucent Technologies Inc. Video scrambling
US6058465A (en) * 1996-08-19 2000-05-02 Nguyen; Le Trong Single-instruction-multiple-data processing in a multimedia signal processor
US5838984A (en) * 1996-08-19 1998-11-17 Samsung Electronics Co., Ltd. Single-instruction-multiple-data processing using multiple banks of vector registers
KR100291383B1 (ko) * 1996-11-18 2001-09-17 윤종용 디지털신호처리를위한명령을지원하는모듈계산장치및방법
US5991865A (en) * 1996-12-31 1999-11-23 Compaq Computer Corporation MPEG motion compensation using operand routing and performing add and divide in a single instruction
US5881307A (en) * 1997-02-24 1999-03-09 Samsung Electronics Co., Ltd. Deferred store data read with simple anti-dependency pipeline inter-lock control in superscalar processor
US5922066A (en) * 1997-02-24 1999-07-13 Samsung Electronics Co., Ltd. Multifunction data aligner in wide data width processor
US6182216B1 (en) * 1997-09-17 2001-01-30 Frank C. Luyster Block cipher method
US6223320B1 (en) * 1998-02-10 2001-04-24 International Business Machines Corporation Efficient CRC generation utilizing parallel table lookup operations
US6446190B1 (en) * 1998-03-12 2002-09-03 Bops, Inc. Register file indexing methods and apparatus for providing indirect control of register addressing in a VLIW processor
US6334176B1 (en) * 1998-04-17 2001-12-25 Motorola, Inc. Method and apparatus for generating an alignment control vector
US5996057A (en) * 1998-04-17 1999-11-30 Apple Data processing system and method of permutation with replication within a vector register file
US6178500B1 (en) * 1998-06-25 2001-01-23 International Business Machines Corporation Vector packing and saturation detection in the vector permute unit
US6327651B1 (en) * 1998-09-08 2001-12-04 International Business Machines Corporation Wide shifting in the vector permute unit
US6411652B1 (en) * 1998-10-23 2002-06-25 International Business Machines Corp. Motion estimation
FR2785406B1 (fr) * 1998-10-30 2004-09-10 Thomson Marconi Sonar Sas Memoire a acces vectoriel
FR2785741B1 (fr) * 1998-11-09 2001-01-26 Canon Kk Dispositif et procede de codage et d'entrelacement pour des turbocodes series ou hybrides
US6578061B1 (en) * 1999-01-19 2003-06-10 Nippon Telegraph And Telephone Corporation Method and apparatus for data permutation/division and recording medium with data permutation/division program recorded thereon
US6311280B1 (en) * 1999-02-22 2001-10-30 Nband Communications Low-power memory system with incorporated vector processing
US6446195B1 (en) * 2000-01-31 2002-09-03 Intel Corporation Dyadic operations instruction processor with configurable functional blocks
US6557096B1 (en) * 1999-10-25 2003-04-29 Intel Corporation Processors with data typer and aligner selectively coupling data bits of data buses to adder and multiplier functional blocks to execute instructions with flexible data types
JP3515720B2 (ja) * 1999-11-22 2004-04-05 松下電器産業株式会社 ビタビ復号器
US20010034754A1 (en) * 2000-03-17 2001-10-25 Elwahab Amgad Mazen Device, system and method for providing web browser access and control of devices on customer premise gateways
US6718456B1 (en) * 2000-06-02 2004-04-06 Sun Microsystems, Inc. Parallel pack instruction method and apparatus
AU2001269394A1 (en) * 2000-07-28 2002-02-13 Delvalley Limited A method of processing data
JP3779540B2 (ja) * 2000-11-08 2006-05-31 株式会社ルネサステクノロジ 複数レジスタ指定が可能なｓｉｍｄ演算方式
US7237097B2 (en) * 2001-02-21 2007-06-26 Mips Technologies, Inc. Partial bitwise permutations
US6922716B2 (en) * 2001-07-13 2005-07-26 Motorola, Inc. Method and apparatus for vector processing
DE10138650A1 (de) * 2001-08-07 2003-02-27 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Verschlüsseln eines diskreten Signals sowie Verfahren und Vorrichtung zur Entschlüsselung
US6839828B2 (en) * 2001-08-14 2005-01-04 International Business Machines Corporation SIMD datapath coupled to scalar/vector/address/conditional data register file with selective subpath scalar processing mode
US7142670B2 (en) * 2001-08-14 2006-11-28 International Business Machines Corporation Space-efficient, side-channel attack resistant table lookups
US6931511B1 (en) * 2001-12-31 2005-08-16 Apple Computer, Inc. Parallel vector table look-up with replicated index element vector
US7055018B1 (en) * 2001-12-31 2006-05-30 Apple Computer, Inc. Apparatus for parallel vector table look-up
US7376812B1 (en) * 2002-05-13 2008-05-20 Tensilica, Inc. Vector co-processor for configurable and extensible processor architecture
US6944744B2 (en) * 2002-08-27 2005-09-13 Advanced Micro Devices, Inc. Apparatus and method for independently schedulable functional units with issue lock mechanism in a processor
GB2394571B (en) * 2002-10-23 2005-08-10 Motorola Inc Arrangement system and method for vector permutation in single-instruction multiple-data microprocessors
US20040128485A1 (en) * 2002-12-27 2004-07-01 Nelson Scott R. Method for fusing instructions in a vector processor
JP3896087B2 (ja) * 2003-01-28 2007-03-22 松下電器産業株式会社 コンパイラ装置およびコンパイル方法
US7126991B1 (en) * 2003-02-03 2006-10-24 Tibet MIMAR Method for programmable motion estimation in a SIMD processor
US7502943B2 (en) * 2003-04-18 2009-03-10 Via Technologies, Inc. Microprocessor apparatus and method for providing configurable cryptographic block cipher round results
US7539876B2 (en) * 2003-04-18 2009-05-26 Via Technologies, Inc. Apparatus and method for generating a cryptographic key schedule in a microprocessor
US7392400B2 (en) * 2003-04-18 2008-06-24 Via Technologies, Inc. Microprocessor apparatus and method for optimizing block cipher cryptographic functions
US7925891B2 (en) * 2003-04-18 2011-04-12 Via Technologies, Inc. Apparatus and method for employing cryptographic functions to generate a message digest
US7542566B2 (en) * 2003-04-18 2009-06-02 Ip-First, Llc Apparatus and method for performing transparent cipher block chaining mode cryptographic functions
US7900055B2 (en) * 2003-04-18 2011-03-01 Via Technologies, Inc. Microprocessor apparatus and method for employing configurable block cipher cryptographic algorithms
US7844053B2 (en) * 2003-04-18 2010-11-30 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7529367B2 (en) * 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent cipher feedback mode cryptographic functions
US7321910B2 (en) * 2003-04-18 2008-01-22 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7532722B2 (en) * 2003-04-18 2009-05-12 Ip-First, Llc Apparatus and method for performing transparent block cipher cryptographic functions
US7529368B2 (en) * 2003-04-18 2009-05-05 Via Technologies, Inc. Apparatus and method for performing transparent output feedback mode cryptographic functions
US7310724B2 (en) * 2003-06-30 2007-12-18 Intel Corporation Parallel execution of enhanced EFI based BIOS drivers on a multi-processor or hyper-threading enabled platform
US7577824B2 (en) * 2003-09-08 2009-08-18 Altera Corporation Methods and apparatus for storing expanded width instructions in a VLIW memory for deferred execution
US7124318B2 (en) * 2003-09-18 2006-10-17 International Business Machines Corporation Multiple parallel pipeline processor having self-repairing capability
US7313788B2 (en) * 2003-10-29 2007-12-25 International Business Machines Corporation Vectorization in a SIMdD DSP architecture
US7014122B2 (en) * 2003-12-24 2006-03-21 International Business Machines Corporation Method and apparatus for performing bit-aligned permute
US7240236B2 (en) * 2004-03-23 2007-07-03 Archivas, Inc. Fixed content distributed data storage using permutation ring encoding
US20050226337A1 (en) * 2004-03-31 2005-10-13 Mikhail Dorojevets 2D block processing architecture
US7302627B1 (en) * 2004-04-05 2007-11-27 Mimar Tibet Apparatus for efficient LFSR calculation in a SIMD processor
US8074051B2 (en) * 2004-04-07 2011-12-06 Aspen Acquisition Corporation Multithreaded processor with multiple concurrent pipelines per thread
US7284092B2 (en) * 2004-06-24 2007-10-16 International Business Machines Corporation Digital data processing apparatus having multi-level register file
US7398347B1 (en) * 2004-07-14 2008-07-08 Altera Corporation Methods and apparatus for dynamic instruction controlled reconfigurable register file
US7725678B2 (en) * 2005-02-17 2010-05-25 Texas Instruments Incorporated Method and apparatus for producing an index vector for use in performing a vector permute operation
US20060190700A1 (en) * 2005-02-22 2006-08-24 International Business Machines Corporation Handling permanent and transient errors using a SIMD unit
US7681187B2 (en) * 2005-03-31 2010-03-16 Nvidia Corporation Method and apparatus for register allocation in presence of hardware constraints

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11203271A (ja) * 1998-01-02 1999-07-30 Huabang Electron Co Ltd Ｄｃｔ回路、ｉｄｃｔ回路及びｄｃｔ／ｉｄｃｔ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016537726A (ja) * 2013-11-15 2016-12-01 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 実行ユニットとベクトルデータメモリとの間のマージング回路を備えるベクトル処理エンジンおよび関連する方法

Also Published As

Publication number Publication date
US20060227966A1 (en) 2006-10-12
WO2006106342A3 (en) 2007-03-15
WO2006106342A8 (en) 2007-11-29
CA2600744A1 (en) 2006-10-12
BRPI0609742A2 (pt) 2011-10-18
CN101208658A (zh) 2008-06-25
EP1866744A2 (en) 2007-12-19
US7933405B2 (en) 2011-04-26
WO2006106342A2 (en) 2006-10-12
JP5047944B2 (ja) 2012-10-10
TW200701059A (en) 2007-01-01
TWI476681B (zh) 2015-03-11
CN103744639A (zh) 2014-04-23
KR20070118623A (ko) 2007-12-17

Similar Documents

Publication Publication Date Title
JP5047944B2 (ja) データアクセス及び置換ユニット
EP1735697B1 (en) Apparatus and method for asymmetric dual path processing
EP1735700B1 (en) Apparatus and method for control processing in dual path processor
US7761694B2 (en) Execution unit for performing shuffle and other operations
US11397583B2 (en) Conditional execution specification of instructions using conditional extension slots in the same execute packet in a VLIW processor
US20230325189A1 (en) Forming Constant Extensions in the Same Execute Packet in a VLIW Processor
WO2008027574A2 (en) Stream processing accelerator
EP1735699B1 (en) Apparatus and method for dual data path processing
US9104426B2 (en) Processor architecture for processing variable length instruction words
KR20070022239A (ko) 비대칭 듀얼 경로 프로세싱용 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120424

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5047944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250