JP2008506265A - Metal-insulator varactor device - Google Patents

Metal-insulator varactor device Download PDF

Info

Publication number
JP2008506265A
JP2008506265A JP2007520523A JP2007520523A JP2008506265A JP 2008506265 A JP2008506265 A JP 2008506265A JP 2007520523 A JP2007520523 A JP 2007520523A JP 2007520523 A JP2007520523 A JP 2007520523A JP 2008506265 A JP2008506265 A JP 2008506265A
Authority
JP
Japan
Prior art keywords
insulating
layer
given voltage
varactor
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007520523A
Other languages
Japanese (ja)
Inventor
ジェイ. エステス、マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Colorado
Original Assignee
University of Colorado
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/113,587 external-priority patent/US7173275B2/en
Application filed by University of Colorado filed Critical University of Colorado
Publication of JP2008506265A publication Critical patent/JP2008506265A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors with potential-jump barrier or surface barrier
    • H01L29/93Variable capacitance diodes, e.g. varactors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805Capacitors only
    • H01L27/0808Varactor diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Abstract

バラクタは、所与の電圧が第1および第2導電層にわたって印加されるよう互いに離間して配された第1および第2導電層より構成される。さらに、絶縁構造は、前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成される。この絶縁構造は少なくとも1つの層、2つの別個の層、またはこれ以上の別個の層を含んでよい。これらの層の1つ以上はアモルファス材料であってよい。ゼロバイアス電圧バージョンのバラクタも記載される。  The varactor is composed of first and second conductive layers that are spaced apart from each other such that a given voltage is applied across the first and second conductive layers. Furthermore, the insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and a device capacitance value between the first and second conductive layers changes according to a given voltage. As such, it is configured to cooperate with the first and second conductive layers to create a charge pool that varies in response to changes in a given voltage. The insulating structure may include at least one layer, two separate layers, or more separate layers. One or more of these layers may be an amorphous material. A zero bias voltage version of the varactor is also described.

Description

関連出願Related applications

本願は2005年4月25日出願の「THIN−FILM TRANSISTORS BASED ON TUNNELING STRUCTURES AND APPLICATIONS」と題された米国特許出願番号第11/113,587号の一部継続出願であり、2004年6月8日出願の「METAL−INSULATOR VARACTOR DEVICES」と題された米国仮特許出願番号第60/586,493号の優先権を主張するものである。第11/113,587号出願は、それ自体が2004年6月26日出願の「HIGH SPEED ELECTRON TUNNELING DEVICES」と題された米国特許出願番号第10/877,874の一部継続出願であり、「PRACTICAL THIN−EILM TRANSISTORS BASED ON METAL−INSULATOR TUNNELING STRUCIURES AND THEIR APPLICATIONS」と題された米国仮特許出願番号第60/565,700号の優先権を主張するものである。第10/887,874号出願は、それ自体が2003年1月20日出願の「HIGH SPEED ELECTRON TUNNELING DEVICES」と題された米国特許出願番号第10/347,534号の継続出願であり、これもまた2001年5月21日出願の「HIGH SPEED ELECTRON TUNNELING DEVICE AND APPLICATIONS」と題された米国特許出願番号第09/860,972号の継続出願である。上記全ては、全体が参照により本願に組み込まれるものである。   This application is a continuation-in-part of US patent application Ser. No. 11 / 113,587 entitled “THIN-FILM TRANSISTORS BASIC ON TRUNNING STRUCTURES AND APPLICATIONS” filed on April 25, 2005. This application claims priority from US Provisional Patent Application No. 60 / 586,493, entitled “METAL-INSULATOR VARACTOR DEVICES” of Japanese application. The 11 / 113,587 application is a continuation-in-part of US patent application Ser. No. 10 / 877,874, itself entitled “HIGH SPEED ELECTRON TUNELING DEVICES” filed on June 26, 2004, It claims the priority of US Provisional Patent Application No. 60 / 565,700 entitled "PRACTICAL THIN-EILM TRANSISTORS BASSED ON METAL-INSULATOR TUNELING STRUCIURES AND THEIR APPLICATIONS". No. 10 / 887,874 application is a continuation of US patent application Ser. No. 10 / 347,534, entitled “HIGH SPEED ELECTRON TUNELING DEVICES”, filed Jan. 20, 2003. Is also a continuation of US patent application Ser. No. 09 / 860,972 entitled “HIGH SPEED ELECTRON TUNELING DEVICE AND APPLICATIONS” filed on May 21, 2001. All of the above are incorporated herein by reference in their entirety.

今日の電子設計では、多くの場合、バイアス電圧に応じてキャパシタンスが変化する電子部品が用いられており、将来においても継続して使用され続けることになろう。このようなデバイスは、「バラクタ」とも呼ばれることが多い。高速バラクタ(すなわち、キャパシタンスが電圧の高周波変化で非常に速く変化するバラクタ)は、高周波回路における低損失周波数逓倍器および同調素子として用いられる。   Today's electronic designs often use electronic components whose capacitance varies with the bias voltage and will continue to be used in the future. Such devices are often referred to as “varactors”. High speed varactors (ie, varactors whose capacitance changes very rapidly with high frequency changes in voltage) are used as low loss frequency multipliers and tuning elements in high frequency circuits.

従来技術のバラクタ設計では、通常、半導体材料を用い、接合のキャパシタンスを変化させるようバイアスをかけたp−n接合を作り出す。半導体ベースの設計を用いることは意図された目的には効果的であるが、本願では、一般的な先行技術のp−n接合設計を用いるよりも、例えばデバイス速度などについての顕著な効果や、さらに他の効果を与えることを目的とする新しい設計を開示する。   Prior art varactor designs typically use semiconductor material to create a pn junction that is biased to change the capacitance of the junction. Although the use of a semiconductor-based design is effective for its intended purpose, the present application has a significant effect on device speed, for example, rather than using a general prior art pn junction design, A new design intended to provide yet another effect is disclosed.

以下にさらに詳細に説明するように、本明細書に開示されるのは、非常に効果的なバラクタおよび関連する方法である。   As described in more detail below, disclosed herein are highly effective varactors and associated methods.

本発明の一つの態様において、バラクタは、所与の電圧が第1および第2導電層間に印加されるよう互いに離間して配された第1および第2導電層より構成される。さらに、絶縁構造は、前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成される。   In one embodiment of the invention, the varactor is composed of first and second conductive layers spaced apart from each other such that a given voltage is applied between the first and second conductive layers. Furthermore, the insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and a device capacitance value between the first and second conductive layers changes according to a given voltage. As such, it is configured to cooperate with the first and second conductive layers to create a charge pool that varies in response to changes in a given voltage.

一つの特徴では、この絶縁構造は少なくとも2つの別個の層を含む。   In one aspect, the insulating structure includes at least two separate layers.

別の特徴では、この絶縁構造は単一の材料層を含む。   In another feature, the insulating structure includes a single material layer.

関連する特徴では、絶縁体層の少なくとも1つの層はアモルファス材料である。   In related features, at least one of the insulator layers is an amorphous material.

本発明の別の様態において、MIIMデバイスは、バイアス電圧を必要とすることなくバラクタを用いることができるようにするために、閾値バイアス電圧をゼロボルト、少なくともほぼゼロボルトに、設定するよう構成される。   In another aspect of the invention, the MIIM device is configured to set the threshold bias voltage to zero volts, at least approximately zero volts, so that the varactor can be used without requiring a bias voltage.

以下の説明は、当業者による本発明の製造と使用が可能となるように提示されるものであり、特許出願とその要件に照らして提供されるものである。説明された実施形態に対する各種の修正は、当業者には容易にわかるものであり、本明細書における一般的な原則はその他の実施形態にも当てはまる。したがって、本発明はここに示す実施形態に限定することを意図するものではなく、添付の請求の範囲に規定する代替物、変形例、等価物を含めてここに記載の原則および特徴に一致する最も広い範囲に従うものである。なお、図面は縮尺どおりではなく、その性質上、関心の対象である特徴を最もよく図示できると考えられるように、概略的となっている。また、本開示を通して、有用である場合には、同じ要素には同じ参照数字を適用している。   The following description is presented to enable one of ordinary skill in the art to make and use the invention and is provided in the context of a patent application and its requirements. Various modifications to the described embodiments will be readily apparent to those skilled in the art, and the generic principles herein may be applied to other embodiments. Accordingly, the present invention is not intended to be limited to the embodiments shown herein, but is consistent with the principles and features described herein, including alternatives, modifications, and equivalents as defined in the appended claims. It follows the widest range. It should be noted that the drawings are not to scale, and are schematic so that, by their nature, the features of interest can be best illustrated. Also, throughout this disclosure, the same reference numerals have been applied to the same elements where they are useful.

デバイスにかかる電圧の関数として2端子デバイスのキャパシタンスが変化する可変容量デバイス(以下、バラクタ)を形成する非常に有利な金属−絶縁体デバイス構造を開示する。開示されたバラクタは、競合する半導体ベースのバラクタに対して以下のようないくつかの利点を有する。
1.キャパシタンスの大きな変化
2.単位面積あたりの高キャパシタンス
3.高い微分容量
4.広い範囲の各種の基板材料に対応
A highly advantageous metal-insulator device structure is disclosed that forms a variable capacitance device (hereinafter varactor) in which the capacitance of the two-terminal device varies as a function of the voltage across the device. The disclosed varactor has several advantages over competing semiconductor-based varactors:
1. 1. Large change in capacitance 2. High capacitance per unit area High differential capacity Compatible with a wide range of substrate materials

一実施においては、本開示における基本的なバラクタは、金属−絶縁体−絶縁体−金属(MIIM)構造を有し、これは全体が参照により本願に組み込まれ共有されるEliassonおよびModdelによる米国特許番号第6,534,784号(以下、784特許)において最初に開示された種類のものである。これに関して、784特許のデバイスは特にソーラーエネルギー変換に関するものであることを認識する必要がある。   In one implementation, the basic varactor in this disclosure has a metal-insulator-insulator-metal (MIIM) structure, which is a U.S. patent by Eliasson and Model, which is hereby incorporated by reference in its entirety. No. 6,534,784 (hereinafter 784 patent) of the type first disclosed. In this regard, it should be recognized that the device of the 784 patent relates specifically to solar energy conversion.

次に図1aおよび図1bを参照すると、MIIMバラクタのエネルギーバンド図が図示され、一般にそれぞれ参照符号10および12で示される。図1aに、V=0で示すゼロバイアスでのデバイスを示し、図1bに、V=Vで示す正方向に印加されたバイアス電圧(フォワードバイアス)でのデバイスを示す。これらの図において、第1金属層Mおよび第2金属層Mは間隔をおいた関係で配置される。絶縁構造20は、第1および第2金属層MおよびMの間に配される。この例において、絶縁構造20は第1絶縁層Iおよび第2絶縁層Iを含む。本開示のバラクタデバイスが784特許のMIIMトンネルデバイスと異なるのは、デバイスが、非線形抵抗デバイスやダイオードではなく、キャパシタとして機能することである。784特許のMIIMダイオードでは、絶縁体材料および絶縁体の厚みは、電子がデバイスを一方の金属から他方の金属へトンネルできるように選択される。なお、この予期しない驚くべき振る舞いは、非線形デバイスの開発に向けられたデバイス特性および複雑なモデリング技術を用いた設計と関連して発見された。この注目すべき発見を元にMIIM構造を全く異なる種類のデバイスとして全く異なる方法で機能するように変更が行われたが、これはありふれたことでも自明なことでもないと考えられる。とりわけ、第1絶縁体Iは、非常に高い障壁高(>>1eV)を有するよう構成され、第2絶縁体Iは、低い障壁高(通常<0.3eV)を有する。そのため、第2の金属(M)からの電子は、容易にIをトンネルすることができるがIをトンネルすることはできない。したがって、フォワードバイアス下で、自由電子電荷が、2つの絶縁体間にあるおおよそ三角形のポテンシャル井戸30にプールされる。より具体的には、ポテンシャル井戸30は、I内のIおよびIの間の境界32近傍に形成される。さらに、この電荷のプーリングは印加される電圧に依存してキャパシタンスの変化を引き起こし、バラクタデバイスを形成することが理解される。 Referring now to FIGS. 1a and 1b, energy band diagrams of MIIM varactors are illustrated and are generally indicated by reference numerals 10 and 12, respectively. FIG. 1a shows a device with zero bias shown by V = 0, and FIG. 1b shows a device with a bias voltage (forward bias) applied in the positive direction shown by V = V + . In these figures, the first metal layer M 1 and the second metal layer M 2 are arranged in spaced relation. Insulation structure 20 is disposed between the first and second metal layers M 1 and M 2. In this example, the insulating structure 20 includes a first insulating layer I 1 and the second insulating layer I 2. The varactor device of the present disclosure differs from the MIIM tunnel device of the 784 patent in that the device functions as a capacitor rather than a non-linear resistance device or diode. In the MI784 diode of the 784 patent, the insulator material and insulator thickness are selected so that electrons can tunnel the device from one metal to the other. This unexpected and surprising behavior was discovered in connection with device characteristics and design using complex modeling techniques aimed at the development of nonlinear devices. Based on this notable discovery, the MIIM structure has been changed to function in a completely different way as a completely different type of device, but this is not common or obvious. In particular, the first insulator I 1 is configured to have a very high barrier height (>> 1 eV) and the second insulator I 2 has a low barrier height (typically <0.3 eV). Therefore, electrons from the second metal (M 2 ) can easily tunnel I 2 but cannot tunnel I 1 . Thus, under forward bias, free electron charges are pooled in an approximately triangular potential well 30 between the two insulators. More specifically, the potential well 30 is formed at the boundary 32 near between I 1 and I 2 in I 2. It is further understood that this charge pooling causes a change in capacitance depending on the applied voltage, forming a varactor device.

以下において、図1aおよび図1bに示すMIIMバラクタのキャパシタンスの理論計算を、(i)印加電圧、(ii)C(V)、(iii)代替的バラクタ構成、(iv)バラクタの周波数応答と性能に影響を与える要因に応じて説明する。   In the following, the theoretical calculation of the capacitance of the MIIM varactor shown in FIGS. 1a and 1b is made up of (i) applied voltage, (ii) C (V), (iii) alternative varactor configuration, (iv) frequency response and performance of the varactor. This will be explained according to the factors that affect

[理論−C(V)を計算する]
以下の分析は、読者の理解を助けるという意図を持って提示されるものであって、提示された理論的概念によって限定されることは意図していない。
[Theory-Calculate C (V)]
The following analysis is presented with the intent of helping the reader to understand and is not intended to be limited by the theoretical concepts presented.

図2a〜図2cを参照すると、MIIMバラクタの動作を理解し、印加電圧の関数としてのキャパシタンスを推定するには、図に示す電荷と電界分布の静電学的問題を解くことから始めることができる。図2a〜図2cは、それぞれ、距離xに対する、電位E、電荷ρ、および電界強度εのプロットである。厚みdの第1の(高い)I障壁、電子親和力χ、および誘電定数ε、ならびに厚みdの第2の(低い)I障壁、電子親和力χ、および誘電定数ε、を有する、上記のM、I、I、およびMを含むMIIM構造からはじめる。これらの障壁は仕事関数ΦM1を有する左側の金属Mと、仕事関数ΦM2を有する右側の金属Mに境界付けられている。図2に示す障壁高は全て正の数を取っており、以下の式により得られる。

Figure 2008506265
Referring to FIGS. 2a-2c, to understand the operation of the MIIM varactor and to estimate the capacitance as a function of applied voltage, we can start by solving the electrostatic problem of charge and electric field distribution shown in the figure. it can. 2a-2c are plots of potential E, charge ρ, and electric field strength ε, respectively, for distance x. A first (high) I 1 barrier of thickness d 1 , an electron affinity χ 1 , and a dielectric constant ε 1 , and a second (low) I 2 barrier of thickness d 2 , an electron affinity χ 2 , and a dielectric constant ε 2 Starting with a MIIM structure comprising M 1 , I 1 , I 2 , and M 2 above. These barriers are bounded by a left metal M 1 having a work function Φ M1 and a right metal M 2 having a work function Φ M2 . The barrier heights shown in FIG. 2 are all positive numbers, and are obtained by the following equations.
Figure 2008506265

最後に、MIIMのM、M間に大きさVの電圧を印加する。この分析では、いくつかの重要な仮定をしている。まず、第1の(高い)障壁はこれをトンネルする電子を無視できるほど十分に高いおよび/または広いと仮定する。そうでない場合、第1の金属Mと電荷プールとの間、および電荷プールと第2の金属Mとの間のトンネル速度を考慮にいれる必要がある。このような3レベルシステムでは電荷プールの電子密度および擬フェルミエネルギーがトンネル速度の変化とともに変化するので、最初の分析ではこのような複雑さを回避することとする。同様に、第1の障壁における自由電荷密度は全く無視できる程度であると仮定する。次に、第2の(低い)障壁材料の状態密度は量子的機械反射によって修正されないと仮定する。つまり、量子閉じ込めと三角形量子井戸の形成を無視する。この仮定は、通常の障壁材料はアモルファス酸化物であり、長距離の電子コヒーレンスがないことによりあらゆる量子閉じ込め効果を破壊すると考えられるため、正確であると思われる。3つ目に、これらの障壁はアモルファスな性質を有するのであるが、状態密度におけるバンドテール状態は無視し、単に単一の有効電子質量を有する放物線バンドモデルを用いることとする。この状態密度は以下の式によって得られる。

Figure 2008506265
ここで、h(バー)はプランク定数であり、mは電子質量であり、Eは伝導帯端上のエネルギーである。 Finally, a voltage of magnitude V b between M 1, M 2 of MIIM. This analysis makes several important assumptions. First, assume that the first (high) barrier is high enough and / or wide enough to ignore the electrons tunneling through it. Otherwise, it is necessary to take into account the tunnel speed between between, and a charge pool and a second metal M 2 of the first metal M 1 and the charge pool. In such a three-level system, the electron density and pseudo-Fermi energy of the charge pool change with changes in tunnel velocity, so this complexity is avoided in the initial analysis. Similarly, it is assumed that the free charge density in the first barrier is negligible. Next, assume that the density of states of the second (low) barrier material is not modified by quantum mechanical reflection. In other words, quantum confinement and triangular quantum well formation are ignored. This assumption seems to be accurate because the usual barrier material is an amorphous oxide and it is believed that any quantum confinement effect is destroyed by the lack of long-range electron coherence. Third, although these barriers have an amorphous nature, we ignore the band tail state in the density of states and simply use a parabolic band model with a single effective electron mass. This density of states is obtained by the following equation.
Figure 2008506265
Here, h (bar) is the Planck constant, m is the electron mass, and E is the energy on the conduction band edge.

第2の(低い)I障壁の所与の点χにおける自由電子電荷密度を計算するには、障壁の電位V(χ)がわかればよい。このとき、電荷密度は以下のとおりである。

Figure 2008506265
ここで、f(E)は電子のフェルミ分布である。なお、図2aに示すエネルギー仕様を用いており、ここで第1の金属のフェルミ準位はゼロであり、電位エネルギーEは縦軸の下に行くにつれて正の方向に増加する。障壁Iの電荷密度が電位の関数であることがわかっているので、電位分布V(χ)、障壁Iの電荷密度Q、および2つの金属の界面における電荷密度QおよびQを解くのに適当な境界状態を有するポアソン方程式を用いてもよい。なお、図2bは、これらの各種の電荷密度値を説明するためにxの関数としての電荷密度をプロットする。アノードM電荷Q(V)のバイアス電圧依存性より、キャパシタンスをdQ/dVとして計算することができる。 To calculate the free electron charge density at a given point χ of the second (low) I 2 barrier, it is only necessary to know the barrier potential V (χ). At this time, the charge density is as follows.
Figure 2008506265
Here, f (E) is the Fermi distribution of electrons. Note that the energy specification shown in FIG. 2a is used, where the Fermi level of the first metal is zero, and the potential energy E increases in the positive direction as it goes down the vertical axis. Since the charge density of the barrier I 2 is known to be a function of the potential, the potential distribution V (χ), the charge density Q c of the barrier I 2 , and the charge densities Q 1 and Q 2 at the interface of the two metals are A Poisson equation with appropriate boundary states to solve may be used. Note that FIG. 2b plots the charge density as a function of x to illustrate these various charge density values. From the bias voltage dependency of the anode M 1 charge Q 1 (V b ), the capacitance can be calculated as dQ 1 / dV b .

次に、障壁Iにおける電荷と電位のポアソン関係は、以下の式により得られる。

Figure 2008506265
上記式6の両辺に2・dV/dχをかけることにより、次を得ることができる。
Figure 2008506265
両辺を積分することにより、次を得ることができる。
Figure 2008506265
Next, the Poisson relationship between the electric charge and the potential in the barrier I 2 is obtained by the following equation.
Figure 2008506265
By applying 2 · dV / dχ to both sides of Equation 6, the following can be obtained.
Figure 2008506265
By integrating both sides, the following can be obtained:
Figure 2008506265

次に、I−M界面の境界条件を用いて、積分定数Cを解くことができる。この点(すなわちI−M界面)をχ=0と呼び、χが図2a〜図2cで見て左およびIに向かって正方向に増加する仕様を用いる。χ=0における電位はわかっている。単に−φである。このときの電荷密度を無視できるようφ>>kTとするならば、χ=0における電界はQ/εで与えられる。すると、χ=0境界条件は次のとおりとなる。

Figure 2008506265
これらの境界条件により、積分定数は以下のとおりとなる。
Figure 2008506265
すると、電界を求める式は以下のとおりとなる。
Figure 2008506265
Next, the integration constant C can be solved using the boundary condition of the I 2 -M 2 interface. This point (ie, the I 2 -M 2 interface) is called χ = 0, and a specification is used in which χ increases in the positive direction toward the left and toward I 1 as seen in FIGS. The potential at χ = 0 is known. Simply the -φ 2. If φ 2 >> kT so that the charge density at this time can be ignored, the electric field at χ = 0 is given by Q 2 / ε 2 . Then, the χ = 0 boundary condition is as follows.
Figure 2008506265
Due to these boundary conditions, the integration constant is as follows.
Figure 2008506265
Then, the equation for obtaining the electric field is as follows.
Figure 2008506265

ポアソン方程式は高度に非線形の二階微分方程式であるので、V(χ)およびQを解くためには数値法を用いる必要がある。dV/dχがわかっているため、周知のテイラー法がうまく働く(例えば、Schaumの「Outline of Theory and Problems of Differential Equations」McGraw Hill(1973)を参照。同書は、参照により本明細書に組み込まれる)。第2の障壁をx軸に沿って有限要素に分割する。V(χ)およびV’(χ)であることがわかっているχ=0からはじまって、χ=dに向かって作業する。このプロセスをはじめるにはQの値を仮定しなければならない。後で、境界条件を用いて、所与のバイアス電圧のQの正しい値を見つけることになる。テイラー法を用いて、連続する電位の値が次の式から得られる。

Figure 2008506265
ここで、hは有限要素幅(dχ)であり、±はV(χ)の勾配によって決まる。V’(χ)>0のとき符号は負であり、それ以外の場合は符号は正である。 Since the Poisson equation is a highly nonlinear second-order differential equation, it is necessary to use a numerical method to solve V (χ) and Q c . The known Taylor method works well because dV / dχ is known (see, for example, Schaum's “Outline of Theory and Problems of Differential Equations” McGraw Hill (1973), which is incorporated herein by reference. ). Divide the second barrier into finite elements along the x-axis. Starting from χ = 0, which is known to be V (χ) and V ′ (χ), we work towards χ = d 2 . To begin this process must assume the value of Q 2. Later, boundary conditions will be used to find the correct value of Q 2 for a given bias voltage. Using the Taylor method, continuous potential values are obtained from the following equation:
Figure 2008506265
Here, h is a finite element width (dχ), and ± is determined by the gradient of V (χ). The sign is negative when V ′ (χ)> 0, and the sign is positive otherwise.

の仮の値からV(χ)を解いたので、Qを次のように解くことができる。

Figure 2008506265
Since V (χ) is solved from the temporary value of Q 2 , Q c can be solved as follows.
Figure 2008506265

所与のバイアス電圧のQの正しい値を解くことができる境界条件は次の式から得られる。

Figure 2008506265
ここで、φ=Vnmaxである。Q(V)を解くためには、Qについての先の2つの式を同等とみなしてQを解くことができる。 The boundary condition that can solve the correct value of Q 2 for a given bias voltage is obtained from the following equation:
Figure 2008506265
Here, φ c = V nmax . To solve Q 2 (V b) it can be solved Q 2 is regarded as equivalent to two equations above for Q c.

(V)が求められたので、これを式15に挿入してQを求め、Q(V)を求める。最後に、MIIMの微分容量を次の式から求める。

Figure 2008506265
Since Q 2 (V b ) has been obtained, it is inserted into Equation 15 to obtain Q 1 , and Q 1 (V b ) is obtained. Finally, the differential capacity of MIIM is obtained from the following equation.
Figure 2008506265

図3は一般に参照番号40で指示される座標系を含み、所与のMIIMデバイスについての電圧に対してプロットされたキャパシタンスを示す。差込まれた座標系42は、エネルギーバンド図44を示し、d=2nm、d=8nm、ε=10ε、ε=60ε、φ=1.0eV、φ=0.1eV、およびφ12=0.9eVである所与のMIIMデバイスについて、オングストロームでの距離に対する電子ボルトでのエネルギーを示している。プロットは、それぞれ参照番号45、46、47、および48で示される、4つの異なる温度150°K、200°K、250°K、および300°Kについて与えられる。 FIG. 3 includes a coordinate system generally designated by reference numeral 40 and shows the capacitance plotted against voltage for a given MIIM device. The inserted coordinate system 42 shows an energy band diagram 44, where d 1 = 2 nm, d 2 = 8 nm, ε 1 = 10ε 0 , ε 2 = 60ε 0 , φ 1 = 1.0 eV, φ 2 = 0. For a given MIIM device with 1 eV and φ 12 = 0.9 eV, the energy in electron volts versus distance in angstroms is shown. The plots are given for four different temperatures 150 ° K, 200 ° K, 250 ° K, and 300 ° K, indicated by reference numbers 45, 46, 47, and 48, respectively.

図3に照らすと、一般的な傾向は明らかである。負のバイアス電圧、および閾値電圧Vthより低い電圧においては、MIIMのキャパシタンスは、直列の2つの誘電体IおよびIの幾何形状キャパシタンスに近づく。閾値より上では、キャパシタンスは、第1の(高い方の)I障壁のみのキャパシタンスに近づく。温度がT=0Kに向かって下がるにつれ、バラクタはこれらの2つのキャパシタンス値をより一層急に切り替えるようになる。閾値電圧は絶縁体井戸がMのフェルミエネルギー準位にある正の印加電圧であり、次の式から得られる。

Figure 2008506265
図3のMIIM構造について、Vthはほぼ0.25Vである。実際の利用においては、すぐ後でより詳細に説明するように、ゼロバイアスにおけるキャパシタンスの最大変化が生じてバイアスの供給が必要とならないように、Vth=0とすることが有利である場合がある。 In light of FIG. 3, the general trend is clear. In the negative bias voltage, and the threshold voltage V th voltage lower than the capacitance of MIIM approaches the series of the two geometry capacitance of the dielectric I 1 and I 2. Above the threshold, the capacitance approaches that of the first (higher) I 1 barrier only. As the temperature decreases toward T = 0K, the varactor will switch between these two capacitance values more rapidly. Threshold voltage is a positive voltage applied to the insulator wells in the Fermi energy level of M 2, is obtained from the following equation.
Figure 2008506265
For the MIIM structure of FIG. 3, Vth is approximately 0.25V. In practical use, it may be advantageous to have V th = 0 so that the maximum change in capacitance at zero bias occurs and no bias supply is required, as will be described in more detail later. is there.

ここで、それぞれ参照番号50および60で一般に指示されるエネルギーバンド図である図4aおよび図4bに注目すると、非常に有利である「ゼロバイアス」MIIMデバイスについて、バラクタが動作するためにバイアス供給電圧が必要とならないようVthがゼロボルトに移動される。図4aはバイアスがV=0のエネルギーバンド構成を示し、図4bはバイアスがV=Vのエネルギーバンド構成を示す。これを実現するために、φはΦM2=χを選択することによりゼロに等しく設定される。すなわち、Mの仕事関数は、Iの電子親和力χに等しくなる。この変化は図4bを図2aと比較すると、図2aが非ゼロ値φを示すため、はっきりと見ることができる。さらに、図4bに示すように、φはφ12に等しく設定される。 Turning now to FIGS. 4a and 4b, which are energy band diagrams generally indicated by reference numbers 50 and 60, respectively, for a “zero bias” MIIM device that is very advantageous, the bias supply voltage for the varactor to operate. Vth is moved to zero volts so that is not required. FIG. 4a shows an energy band configuration with a bias of V = 0, and FIG. 4b shows an energy band configuration with a bias of V = V + . To achieve this, φ 2 is set equal to zero by selecting Φ M2 = χ 2 . That is, the work function of M 2 is equal to the electron affinity χ 2 of I 2 . This change Compared with Figure 2a to Figure 4b, for Figure 2a shows a non-zero value phi 2, it is clearly visible. Furthermore, as shown in FIG. 4b, phi 1 is set equal to phi 12.

上記の分析から、また上述のデバイスおよび例をすべて考慮に入れると、キャパシタンスの振れを最大化するためには、第1の障壁I層を非常に薄くかつ非常に高くし、第2の障壁層Iをかなり広くかつ低くしなければならないことがわかる。電荷蓄積領域に有利になるように電界をより強く分布させるために、可能であればε<εとすることは有利であるかもしれない。当然ながら、材料およびデバイススピードについての実用的な限界(以下で説明する)が、実現可能な性能を制限することになる。 From the above analysis and taking into account all of the above devices and examples, in order to maximize the capacitance swing, the first barrier I 1 layer is made very thin and very high and the second barrier it can be seen that must layer I 2 rather broadly and lower. It may be advantageous to make ε 21 if possible, in order to distribute the electric field more strongly so as to favor the charge storage region. Of course, practical limits on materials and device speed (discussed below) will limit the achievable performance.

[代替的なバラクタ構成]
代替的な金属−絶縁体バラクタ構造を考えることができ、本発明は上述のMIIM構造に限られるものではないことが理解される。次にこのような代替的な構造について説明する。
[Alternative varactor configuration]
Alternative metal-insulator varactor structures can be considered and it is understood that the present invention is not limited to the MIIM structure described above. Next, such an alternative structure will be described.

ここで、金属−絶縁体−金属(MIM)バラクタのエネルギーバンド図を、それぞれ、一般に参照番号60で示すバイアスがV=0である場合について、および一般に参照番号62で示すバイアスがV=Vにおける場合について示す図5aおよび図5bに注目する。第1および第2金属層はそれぞれMおよびMと示し、絶縁体をIと示す。MIMバラクタの製作において、絶縁体Iの電子親和力χおよび仕事関数ΦM2を有する金属Mを、以下のように選択することにより負の障壁高が形成される。

Figure 2008506265
Here, the metal-insulator-metal (MIM) varactor energy band diagrams are respectively shown for the case where the bias generally indicated by reference numeral 60 is V = 0 and the bias indicated generally by reference numeral 62 is V = V +. Attention is now directed to FIGS. First and second metal layers are each indicated as M 1 and M 2, indicating an insulator and I. In the fabrication of the MIM varactor, the negative barrier height is formed by selecting the metal M 2 having the electron affinity χ and work function Φ M2 of the insulator I as follows.
Figure 2008506265

したがって、負の障壁高が絶縁体Iおよび金属Mの間の境界64に形成される。図5aと図5bとの比較からわかるように、このMIM構造において、絶縁体Iおよび金属Mの間の負の障壁は、幅が印加電圧によって変調される電荷井戸66を形成し、印加電圧に応じたキャパシタンスの変化をもたらす。 Therefore, the negative barrier height is formed at the boundary 64 between the insulator I and the metal M 2. As can be seen from a comparison of FIGS. 5a and 5b, the in this MIM structure, the negative barrier between the insulation I and the metal M 2 form a charge well 66 width is modulated by an applied voltage, the applied voltage The capacitance changes according to.

別の代替的バラクタ構造を、金属−絶縁体−金属(MIIIM)バラクタのエネルギーバンド図を、それぞれ、一般に参照番号70により示されるバイアスがV=0である場合について、および一般に参照番号72により示されるバイアスがV=Vにおける場合について示す図6aおよび図6bに図示する。第1および第2金属層はそれぞれMおよびMと示し、第1絶縁層I、第2絶縁層I、および第3絶縁層Iを含む絶縁層構造74と示す。デバイスは、IとIとの間の境界78近傍のIに電荷井戸76を作り出すよう構成される。なお、図6aおよび図6bのデバイスはゼロバイアスデバイスを表す。MIIIM構造は動作および精神においてMIIMバラクタとかなり類似しているため、簡便性のために詳細な分析は行わない。さらに、当業者には上記の説明から容易にMIIMデバイスを作成することができると考えられる。 Another alternative varactor structure is shown in the energy band diagram of a metal-insulator-metal (MIIIM) varactor for the case where the bias, generally indicated by reference numeral 70, is V = 0, and generally by reference numeral 72, respectively. 6a and 6b illustrate the case where the bias to be applied is at V = V + . The first and second metal layers are denoted as M 1 and M 2 , respectively, and are denoted as an insulating layer structure 74 including a first insulating layer I 1 , a second insulating layer I 2 , and a third insulating layer I 3 . The device is configured to create a charge well 76 at I 2 near the boundary 78 between I 1 and I 2 . Note that the devices of FIGS. 6a and 6b represent zero bias devices. Since the MIIIM structure is quite similar in operation and spirit to the MIIM varactor, detailed analysis is not performed for convenience. Furthermore, those skilled in the art will readily be able to create MIIM devices from the above description.

[周波数応答および性能]
本明細書に記載のバラクタの速度すなわち周波数応答は、電荷プールを出入りする電荷の移動の速さによって決定される。以下、MIIMバラクタ構造に限定して検討を加えるが、代替的構造についてもこの検討により十分理解できると考えられる。
[Frequency response and performance]
The speed or frequency response of the varactors described herein is determined by the speed of charge movement in and out of the charge pool. In the following, studies will be limited to the MIIM varactor structure, but it is considered that alternative structures can be fully understood by this study.

再び図1aおよび図1bを参照すると、増加する正電圧をバラクタに印加すると、金属Mからのトンネリングにより電子が電荷プール30を満たす。電圧が再び減少すると、以下の2つのプロセスを経て余剰の電荷がプールから流出する。(1)トンネリングにより金属Mに戻る、(2)絶縁体Iの伝導帯を亘るバンド輸送で金属Mに戻る。これらの電子が電荷プールと金属Mとの間を行き来する移動スピードは、バラクタの周波数応答を決定する。 Referring to Figures 1a and 1b again, when a positive voltage is applied to increase the varactor, electrons by tunneling from the metal M 2 satisfy the charge pool 30. When the voltage decreases again, excess charge flows out of the pool through the following two processes. (1) returns to the metal M 2 Tunneling (2) returns to the metal M 2 in band transport across the conduction band of the insulator I 2. Moving speed of these electrons move between the charge pool and the metal M 2 determines the frequency response of the varactor.

絶縁体Iを亘るバンド輸送はアモルファス絶縁材料の場合には過度に遅いのであるが、これを無視するならば、例えばBlake J. Eliassonの博士論文「METAL−INSULATOR−METAL DIODES FOR SOLAR ENERGY CONVERSION」(University of Colorado(2001))に記載されるような現行のトンネルモデルを用いて電荷プールおよび金属Mの間のトンネル電流を計算することができる。この論文は、参照により本明細書に組み込まれる。この計算はトンネルする電子についての微分抵抗R(V)をもたらす。ここでの標記では、電圧Vは電荷プールと金属Mとの間の電圧である。なお、V=0でのトンネル確率が必ずしも対称的ではないため、R(V)はR(−V)とは等しくない。電荷プールと金属Mとの間のキャパシタンスCを加えると、以下のように周波数応答を計算することのできる図7の単純な小信号モデルを構築することができる。

Figure 2008506265
ここで各種の要素は式19と同じ符号が付される。 If the band transport across the insulator I 2 although the too late in the case of amorphous insulating material, ignore it, for example, Blake J. Using current tunnel model as described in Eliasson doctoral thesis "METAL-INSULATOR-METAL DIODES FOR SOLAR ENERGY CONVERSION " (University of Colorado (2001)) calculates the tunnel current between the charge pool and the metal M 2 can do. This article is incorporated herein by reference. This calculation results in a differential resistance R 2 (V) for the tunneling electrons. The title Here, the voltage V is a voltage between the charge pool and a metal M 2. Note that R 2 (V) is not equal to R 2 (−V) because the tunnel probability at V = 0 is not necessarily symmetric. Adding the capacitance C 2 between the charge pool and the metal M 2 , the simple small signal model of FIG. 7 can be constructed that can calculate the frequency response as follows:
Figure 2008506265
Here, various elements are denoted by the same reference numerals as in Expression 19.

図7と共に図2aを参照すると、高速バラクタの設計には、RおよびCを最小化する必要がある。I厚み(d)および障壁高(φ)を最小化すると、Rが減少するがCが増加することが知られている。ただし、Rが障壁高および厚みに指数的に依存するが、Cは線形にしか依存しないため、dおよびφを減少することにより周波数応答のネットゲインが見られることになる。これらの値を減少することによる不利益は、Vthに対するキャパシタンスの振れが減少することである(図3参照)。 Referring to FIG. 2a in conjunction with FIG. 7, high speed varactor design requires R 2 and C 2 to be minimized. When I 2 thickness (d 2) and the barrier height of the (phi 2) to minimize, but R 2 is reduced it is known that C 2 is increased. However, although R 2 depends exponentially on the barrier height and thickness, but C 2 depends only linearly, the net gain of the frequency response can be seen by reducing d 2 and φ 2 . The disadvantage of reducing these values is that the capacitance swing with respect to Vth is reduced (see FIG. 3).

現実的に材料を考慮すると周波数応答が上記の理想的なRC限界値よりも低下する。とりわけ、アモルファス絶縁体材料については、局在化したバンドテール状態、ディープトラップ状態、および、ありがちなフラット表面状態が生じる可能性が高い。絶縁体の伝導帯「端」より下方で延出するこのような状態の電子は、絶縁体1の界面の近くの絶縁体Iへの長期的な帯電を引き起こすことになり、部分的に印加電圧を遮蔽しC(V)曲線を変化させる。 When the material is actually considered, the frequency response is lower than the ideal RC limit value. In particular, for amorphous insulator materials, localized band tail states, deep trap states, and common flat surface states are likely to occur. Electrons in this state extending below the conduction band “edge” of the insulator will cause long-term charging to the insulator I 2 near the interface of the insulator 1 and will be partially applied. The voltage is shielded and the C (V) curve is changed.

広義にまとめると、この文書では以下を定める。バラクタは、所与の電圧を第1および第2導電層にわたって印加できるように互いに間隔をおいて配された第1および第2導電層をそなえて構成される。絶縁構造は、第1および第2導電層の間に配された少なくとも1つの絶縁層を含み、第1および第2導電層と協働して上記所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成されて、第1および第2導電層の間のデバイスキャパシタンス値が上記所与の電圧の変化に応じて変化する。絶縁構造は1つの層、2つの別々の層、または2つ以上の別々の層を含んでもよい。この層の1つ以上がアモルファス材料であってもよい。このバラクタのゼロバイアス電圧バージョンについても記述した。   In broad terms, this document defines: The varactor is configured with first and second conductive layers spaced from each other so that a given voltage can be applied across the first and second conductive layers. The insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and the charge varies in response to a change in the given voltage in cooperation with the first and second conductive layers. Configured to create a pool, the device capacitance value between the first and second conductive layers changes in response to the change in the given voltage. The insulating structure may include one layer, two separate layers, or two or more separate layers. One or more of the layers may be an amorphous material. A zero bias voltage version of this varactor is also described.

上記具体的な方向付け有する各種の要素を有する物理的な実施形態がそれぞれ説明されたが、本発明は、広い範囲の配置や相互の方向付けで配設された各種の要素を有するさまざまな具体的構成を考慮に入れることができる。例えば、上記の組み込まれた米国特許第6,563,185号で詳細に検討されているように、金属層に換えて、半導体や半金属含むがこれに限定されないその他の材料を用いることができる。さらに、本明細書で説明した方法は、無制限に修正することができ、例えば、方法を構成する各種の手順の順番を変更することができる。したがって、本例は例示的なものとして理解するべきであり、限定的なものとして理解するべきではなく、本発明は本明細書に記載の詳細に限定されるものではなく、添付の請求項の範囲において修正可能なものである。   While physical embodiments having various elements with the above specific orientations have been described, respectively, the present invention is not limited to various embodiments having various elements arranged in a wide range of arrangements and mutual orientations. Can be taken into account. For example, as discussed in detail in the incorporated US Pat. No. 6,563,185, other materials can be used in place of the metal layer, including but not limited to semiconductors and semi-metals. . Furthermore, the method described herein can be modified without limitation, for example, the order of the various procedures comprising the method can be changed. Accordingly, the examples are to be understood as illustrative and not restrictive, and the invention is not limited to the details described herein, It can be modified in scope.

本発明は、後に簡単に説明する図面とあわせて、以下の詳細な説明を参照して理解されるものである。説明の明瞭性のために、図面中の要素には縮尺どおりとなっていないものもある。さらに、各種の図面において用いられる垂直、水平などの説明的な用語は、説明の目的のみで用いられるものであって、記載の構造やデバイスの有用な方向付けについて限定することを意図したものではない。
本発明のMIIMデバイスのエネルギーバンド図であり、バイアスのかかっていない状態を示している。 本発明のMIIMデバイスのエネルギーバンド図であり、バイアスのかかった状態を示している。 図1aおよび図1bのMIIMデバイスのエネルギーバンド図であり、バイアス状態についてさらに詳細を示している。 図2aのバイアスされたデバイスの横方向距離に対する電荷のプロットである。 図2aのバイアスされたデバイスの横方向距離に対する電界強度のプロットである。 本発明により製造された例示的MIIMバラクタデバイスのバイアス電圧に対するキャパシタンスのプロットであり、この例示的MIIMのエネルギーバンド図の挿入プロットを含む。 本発明のMIIMデバイスのエネルギーバンド図であり、バイアスのかかっていない状態を示し、デバイスはゼロバイアス電圧の必要なく用いられるよう構成されている。 本発明のMIIMデバイスのエネルギーバンド図であり、バイアスのかかった状態を示し、デバイスはゼロバイアス電圧の必要なく用いられるよう構成されている。 本発明の第1の代替的MIMデバイスのエネルギーバンド図であり、バイアスのかかっていない状態を示している。 本発明の第1の代替的MIMデバイスのエネルギーバンド図であり、バイアスのかかった状態を示している。 本発明の第2の代替的MIIMデバイスのエネルギーバンド図であり、バイアスのかかっていない状態を示している。 本発明の第2の代替的MIIMデバイスのエネルギーバンド図であり、バイアスのかかった状態を示している。 MIIMデバイス構造から導き出された小信号モデルの模式図である。
The invention may be understood with reference to the following detailed description in conjunction with the drawings briefly described below. For clarity of explanation, some elements in the drawings are not drawn to scale. Furthermore, descriptive terms such as vertical and horizontal used in the various drawings are used for illustrative purposes only and are not intended to limit the useful orientation of the described structure or device. Absent.
FIG. 4 is an energy band diagram of the MIIM device of the present invention, showing an unbiased state. FIG. 4 is an energy band diagram of the MIIM device of the present invention, showing a biased state. FIG. 2 is an energy band diagram of the MIIM device of FIGS. 2b is a plot of charge versus lateral distance for the biased device of FIG. 2a. 2b is a plot of field strength versus lateral distance for the biased device of FIG. 2a. FIG. 5 is a plot of capacitance versus bias voltage for an exemplary MIIM varactor device made in accordance with the present invention, including an insertion plot of an energy band diagram for this exemplary MIIM. FIG. 4 is an energy band diagram of the MIIM device of the present invention, showing an unbiased state, where the device is configured to be used without the need for a zero bias voltage. FIG. 4 is an energy band diagram of the MIIM device of the present invention, showing a biased state, where the device is configured to be used without the need for a zero bias voltage. FIG. 4 is an energy band diagram of a first alternative MIM device of the present invention, showing an unbiased state. FIG. 4 is an energy band diagram of a first alternative MIM device of the present invention, showing a biased state. FIG. 4 is an energy band diagram of a second alternative MIIM device of the present invention, showing an unbiased state. FIG. 4 is an energy band diagram of a second alternative MIIM device of the present invention, showing a biased state. It is a schematic diagram of a small signal model derived from the MIIM device structure.

Claims (22)

所与の電圧が第1および第2導電層にわたって印加されるよう互いに離間して配された第1および第2導電層と、
前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを生成するように構成される絶縁構造と、
を備えるバラクタ。
First and second conductive layers spaced apart from each other such that a given voltage is applied across the first and second conductive layers;
The first and second conductive layers include at least one insulating layer disposed between the first and second conductive layers, and the device capacitance value between the first and second conductive layers changes according to a given voltage. And an insulating structure configured to cooperate with the second conductive layer to produce a charge pool that changes in response to a change in a given voltage;
A varactor with
前記所与の電圧を用いて、前記第1導電層よりも正方向に、前記第2導電層にだんだんバイアスをかけることで、対応するデバイスキャパシタンス値の増加を生成する、請求項1に記載のバラクタ。   The method of claim 1, wherein the given voltage is used to bias the second conductive layer in a more positive direction than the first conductive layer to produce a corresponding increase in device capacitance value. Varactor. 前記絶縁構造は、少なくとも、第1導電層に隣接する第1絶縁層と、第2導電層に隣接し、第1絶縁層と隣り合わせの関係にある第2絶縁層とを含み、その間に境界を規定し、前記複数の絶縁層の第1絶縁層との当該境界近傍で、前記複数の絶縁層の第2絶縁層内に電荷プールを生成する、請求項1に記載のバラクタ。   The insulating structure includes at least a first insulating layer adjacent to the first conductive layer and a second insulating layer adjacent to the second conductive layer and adjacent to the first insulating layer, with a boundary therebetween. The varactor according to claim 1, wherein a charge pool is generated in the second insulating layer of the plurality of insulating layers in the vicinity of the boundary between the plurality of insulating layers and the first insulating layer. 前記第1絶縁層は第1障壁高を含み、前記第2絶縁層は第2障壁高を含み、前記第1および第2障壁高は、前記所与の電圧に応じて第2導電層から第2絶縁層を通過する電子のトンネリングを生成させ、第1絶縁層を横切る電子のトンネリングを禁じて、前記電荷プールを生成するように選択される、請求項3に記載のバラクタ。   The first insulating layer includes a first barrier height, the second insulating layer includes a second barrier height, and the first and second barrier heights increase from the second conductive layer according to the given voltage. The varactor according to claim 3, wherein the varactor is selected to generate a tunnel of electrons passing through two insulating layers and to inhibit the tunneling of electrons across the first insulating layer to generate the charge pool. 前記第1障壁高は、前記第2障壁高よりも高い、請求項4に記載のバラクタ。   The varactor according to claim 4, wherein the first barrier height is higher than the second barrier height. 前記第1障壁高は1eVよりもはるかに高く、前記第2障壁高は0.3eVよりも低い、請求項5に記載のバラクタ。   The varactor of claim 5, wherein the first barrier height is much higher than 1 eV and the second barrier height is lower than 0.3 eV. 前記第1絶縁層は第1キャパシタンス値を含み、前記第2絶縁層は第2キャパシタンス値を含み、
前記第2導電層に対して前記第1導電層がだんだん正になるようにする、所与の電圧の所与の閾値より低い、所与の電圧の印加により、デバイスキャパシタンス値が第1キャパシタンス値と第2キャパシタンス値の直列の組み合わせに近づき、
前記第2導電層に対して前記第1導電層がだんだん負になるようにする、所与の電圧の所与の閾値より高い、所与の電圧の印加により、デバイスキャパシタンス値が第1絶縁層の第1キャパシタンス値に近づくようになっている、請求項3に記載のバラクタ。
The first insulating layer includes a first capacitance value, and the second insulating layer includes a second capacitance value;
Application of a given voltage below a given threshold of a given voltage causes the device capacitance value to become a first capacitance value that causes the first conductive layer to become increasingly positive with respect to the second conductive layer. Approaches the series combination of the second capacitance value and
Application of a given voltage above a given threshold for a given voltage causes the device capacitance value to be greater than the first insulating layer, causing the first conductive layer to become increasingly negative with respect to the second conductive layer. The varactor of claim 3, wherein the varactor is adapted to approach a first capacitance value of
前記バラクタは、所与の電圧の閾値をゼロボルト、少なくともほぼゼロボルト、に設定するように構成される、請求項7に記載のバラクタ。   The varactor of claim 7, wherein the varactor is configured to set a threshold of a given voltage to zero volts, at least approximately zero volts. 前記絶縁構造は、第1および第2導電層の間に1つのみの絶縁材料の層を含み、前記絶縁材料は第2導電層の第2層仕事関数と協働して前記絶縁材料と前記第2導電層との間に所与の電圧に応じて負の障壁高を生成する絶縁障壁高を有し、前記電荷プールが前記絶縁体材料内の前記第2導電層との境界の近傍に形成される、請求項1に記載のバラクタ。   The insulating structure includes only one layer of insulating material between the first and second conductive layers, the insulating material cooperating with a second layer work function of the second conductive layer and the insulating material and the An insulating barrier height that generates a negative barrier height in response to a given voltage with the second conductive layer, wherein the charge pool is in the vicinity of the boundary with the second conductive layer in the insulator material; The varactor according to claim 1, which is formed. 前記電荷プールは、所与の電圧の変化により変調される幅を備えている、請求項9に記載のバラクタ。   The varactor of claim 9, wherein the charge pool has a width that is modulated by a change in a given voltage. 前記絶縁構造は、少なくとも、アモルファス材料からなる一つの層を含む、請求項1に記載のバラクタ。   The varactor according to claim 1, wherein the insulating structure includes at least one layer made of an amorphous material. 第1および第2導電層を、所与の電圧が第1および第2導電層にわたって印加されるよう互いに離間して配し、
前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを生成するよう構成される絶縁構造を配する、
バラクタの作製方法。
The first and second conductive layers are spaced apart from each other such that a given voltage is applied across the first and second conductive layers;
The first and second conductive layers include at least one insulating layer disposed between the first and second conductive layers, and the device capacitance value between the first and second conductive layers changes according to a given voltage. And an insulating structure configured to cooperate with the second conductive layer to generate a charge pool that changes in response to a change in a given voltage.
How to make a varactor.
前記絶縁構造を、前記第1および第2導電層と協働して、前記所与の電圧を用いて、前記第1導電層よりも正方向に、前記第2導電層にだんだんバイアスをかけることで、対応するデバイスキャパシタンス値の増加を生成するよう構成する、請求項12に記載の方法。   Biasing the second conductive layer more gradually in the positive direction than the first conductive layer using the given voltage in cooperation with the first and second conductive layers. 13. The method of claim 12, wherein the method is configured to generate a corresponding increase in device capacitance value. 前記絶縁構造を、少なくとも、第1導電層に隣接する第1絶縁層と、第2導電層に隣接し、第1絶縁層と隣り合わせの関係にある第2絶縁層とを含み、その間に境界を規定し、前記複数の絶縁層の第1絶縁層との当該境界近傍で、前記複数の絶縁層の第2絶縁層内に電荷プールを生成するよう構成する、請求項12に記載の方法。   The insulating structure includes at least a first insulating layer adjacent to the first conductive layer and a second insulating layer adjacent to the second conductive layer and adjacent to the first insulating layer, with a boundary therebetween The method of claim 12, wherein the charge pool is defined and configured to generate a charge pool in a second insulating layer of the plurality of insulating layers in the vicinity of the boundary of the plurality of insulating layers with the first insulating layer. 前記所与の電圧に応じて第2導電層から第2絶縁層を通過する電子のトンネリングを生成させ、第1絶縁層を横切る電子のトンネリングを禁じて、前記電荷プールを生成するように、前記第1絶縁層が第1障壁高を含み、前記第2絶縁層が第2障壁高を含むように選択する、請求項14に記載の方法。   Generating the charge pool by generating tunneling of electrons from the second conductive layer through the second insulating layer in response to the given voltage, forbidden tunneling of electrons across the first insulating layer, and 15. The method of claim 14, wherein the first insulating layer includes a first barrier height and the second insulating layer is selected to include a second barrier height. 前記第1障壁高は、前記第2障壁高よりも高い、請求項15に記載の方法。   The method of claim 15, wherein the first barrier height is higher than the second barrier height. 第1障壁高は1eVよりもはるかに高く選択され、第2障壁高は0.3eVよりも低く選択される、請求項16に記載の方法。   The method of claim 16, wherein the first barrier height is selected much higher than 1 eV and the second barrier height is selected lower than 0.3 eV. 前記第1絶縁層は第1キャパシタンス値を含み、前記第2絶縁層は第2キャパシタンス値を含み、
前記第2導電層に対して前記第1導電層がだんだん正になるようにする、所与の電圧の所与の閾値より低い、所与の電圧の印加により、デバイスキャパシタンス値が第1キャパシタンス値と第2キャパシタンス値の直列の組み合わせに近づき、
前記第2導電層に対して前記第1導電層がだんだん負になるようにする、所与の電圧の所与の閾値より高い、所与の電圧の印加により、デバイスキャパシタンス値が第1絶縁層の第1キャパシタンス値に近づくようになっている、請求項14に記載の方法。
The first insulating layer includes a first capacitance value, and the second insulating layer includes a second capacitance value;
Application of a given voltage below a given threshold of a given voltage causes the device capacitance value to become a first capacitance value that causes the first conductive layer to become increasingly positive with respect to the second conductive layer. Approaches the series combination of the second capacitance value and
Application of a given voltage above a given threshold for a given voltage causes the device capacitance value to be greater than the first insulating layer, causing the first conductive layer to become increasingly negative with respect to the second conductive layer. The method of claim 14, wherein the method approaches a first capacitance value of:
前記バラクタを、所与の電圧の閾値をゼロボルト、少なくともほぼゼロボルト、に設定するよう構成する、請求項18に記載の方法。   The method of claim 18, wherein the varactor is configured to set a threshold of a given voltage to zero volts, at least approximately zero volts. 前記絶縁構造を、第1および第2導電層の間に1つのみの絶縁材料の層を含み、前記絶縁材料は第2導電層の第2層仕事関数と協働して前記絶縁材料と前記第2導電層との間に所与の電圧に応じて負の障壁高を作り出す絶縁障壁高を有し、前記電荷プールは前記絶縁体材料内の前記第2導電層との境界の近傍に形成されるよう構成される、請求項12に記載の方法。   The insulating structure includes only one layer of insulating material between the first and second conductive layers, the insulating material cooperating with a second layer work function of the second conductive layer and the insulating material and the An insulating barrier height that creates a negative barrier height in response to a given voltage with the second conductive layer, and the charge pool is formed in the insulator material near the boundary with the second conductive layer The method of claim 12, configured to be performed. 電荷プールは所与の電圧の変化により変調される幅を備えている、請求項20に記載の方法。   21. The method of claim 20, wherein the charge pool has a width that is modulated by a change in a given voltage. 絶縁構造の1部として、少なくとも、アモルファス材料の一つの層を用いる、請求項12に記載の方法。   13. The method according to claim 12, wherein at least one layer of amorphous material is used as part of the insulating structure.
JP2007520523A 2004-07-08 2005-07-08 Metal-insulator varactor device Pending JP2008506265A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58649304P 2004-07-08 2004-07-08
US11/113,587 US7173275B2 (en) 2001-05-21 2005-04-25 Thin-film transistors based on tunneling structures and applications
PCT/US2005/024207 WO2006014574A2 (en) 2004-07-08 2005-07-07 Metal-insulator varactor devices

Publications (1)

Publication Number Publication Date
JP2008506265A true JP2008506265A (en) 2008-02-28

Family

ID=35787663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007520523A Pending JP2008506265A (en) 2004-07-08 2005-07-08 Metal-insulator varactor device

Country Status (4)

Country Link
EP (1) EP1779440A4 (en)
JP (1) JP2008506265A (en)
KR (1) KR20070083457A (en)
WO (1) WO2006014574A2 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3613011A (en) * 1969-01-08 1971-10-12 Gen Motors Corp Varactor tone control apparatus
US4510516A (en) * 1982-02-01 1985-04-09 Bartelink Dirk J Three-electrode MOS electron device
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
US5895934A (en) * 1997-08-13 1999-04-20 The United States Of America As Represented By The Secretary Of The Army Negative differential resistance device based on tunneling through microclusters, and method therefor
US6534784B2 (en) * 2001-05-21 2003-03-18 The Regents Of The University Of Colorado Metal-oxide electron tunneling device for solar energy conversion
US6944052B2 (en) * 2002-11-26 2005-09-13 Freescale Semiconductor, Inc. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics

Also Published As

Publication number Publication date
WO2006014574A2 (en) 2006-02-09
EP1779440A4 (en) 2009-04-15
EP1779440A2 (en) 2007-05-02
WO2006014574A3 (en) 2007-01-25
WO2006014574A8 (en) 2007-04-05
KR20070083457A (en) 2007-08-24
WO2006014574A9 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US7388276B2 (en) Metal-insulator varactor devices
Kang et al. Giant tunneling electroresistance in two-dimensional ferroelectric tunnel junctions with out-of-plane ferroelectric polarization
KR100459895B1 (en) Memory device with quantum dot and method of manufacturing the same
JP4669957B2 (en) Semiconductor device using graphene and method for manufacturing the same
US10367133B1 (en) Epitaxial superconducting devices and method of forming same
EP1028472B1 (en) Coulomb-blockade element and method of manufacturing the same
CN111490045B (en) Semi-floating gate memory based on two-dimensional material and preparation method thereof
US9747976B2 (en) Charge trapping memristor
JP2008506265A (en) Metal-insulator varactor device
Bhatt et al. Potential challenges and issues in implementation of MIM diodes for rectenna application
Zhao et al. Equivalent circuit parameters of resonant tunneling diodes extracted from self-consistent Wigner-Poisson simulation
US9006700B2 (en) Resistive memory with a stabilizer
US9425329B2 (en) Rectifying device and method for manufacturing the same
Lin et al. Enhanced transient behavior in MIS (p) tunnel diodes by trench forming at the gate edge
Karbasian et al. Fabrication of nanodamascene metallic single electron transistors with atomic layer deposition of tunnel barrier
CN111400861A (en) Simulation calculation method of two-dimensional ferroelectric tunnel junction
Rahman et al. Analysis of NCFET with Si Doped HfO 2 as Ferro-Electric Material to Achieve Lower SS
Montecillo et al. The dependence of the characteristics of THz current oscillations on the quantum-well width in resonant tunneling diode
JP4051476B2 (en) Semiconductor memory device
Garcı́a-Garcı́a et al. Effects of spacer layers on the Wigner function simulation of resonant tunneling diodes
Shin Metal-Insulator-Metal Diodes for High Frequency Applications
Heo Metal-Insulator-Metal tunnel diode with various materials and structural designs for rectifying effect
Chang et al. Physical Modeling of Resonant Tunneling in Ferroelectric Tunnel Junctions With Multiple Quantum Well Superlattice Heterostructures
Lee et al. Junctionless Negative‐Differential‐Resistance Device Using 2D Van‐Der‐Waals Layered Materials for Ternary Parallel Computing
Nguyen et al. Conventional vs. Island THz Slot-Antenna Resonant-Tunneling-Diode Oscillators