JP2008506265A - Metal-insulator varactor device - Google Patents
Metal-insulator varactor device Download PDFInfo
- Publication number
- JP2008506265A JP2008506265A JP2007520523A JP2007520523A JP2008506265A JP 2008506265 A JP2008506265 A JP 2008506265A JP 2007520523 A JP2007520523 A JP 2007520523A JP 2007520523 A JP2007520523 A JP 2007520523A JP 2008506265 A JP2008506265 A JP 2008506265A
- Authority
- JP
- Japan
- Prior art keywords
- insulating
- layer
- given voltage
- varactor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 title claims description 23
- 239000000463 material Substances 0.000 claims abstract description 17
- 230000004044 response Effects 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 claims description 7
- 238000013459 approach Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 29
- 238000010586 diagram Methods 0.000 description 16
- 238000013461 design Methods 0.000 description 7
- 238000004458 analytical method Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003574 free electron Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/93—Variable capacitance diodes, e.g. varactors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
- H01L27/0808—Varactor diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Abstract
バラクタは、所与の電圧が第1および第2導電層にわたって印加されるよう互いに離間して配された第1および第2導電層より構成される。さらに、絶縁構造は、前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成される。この絶縁構造は少なくとも1つの層、2つの別個の層、またはこれ以上の別個の層を含んでよい。これらの層の1つ以上はアモルファス材料であってよい。ゼロバイアス電圧バージョンのバラクタも記載される。 The varactor is composed of first and second conductive layers that are spaced apart from each other such that a given voltage is applied across the first and second conductive layers. Furthermore, the insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and a device capacitance value between the first and second conductive layers changes according to a given voltage. As such, it is configured to cooperate with the first and second conductive layers to create a charge pool that varies in response to changes in a given voltage. The insulating structure may include at least one layer, two separate layers, or more separate layers. One or more of these layers may be an amorphous material. A zero bias voltage version of the varactor is also described.
Description
本願は2005年4月25日出願の「THIN−FILM TRANSISTORS BASED ON TUNNELING STRUCTURES AND APPLICATIONS」と題された米国特許出願番号第11/113,587号の一部継続出願であり、2004年6月8日出願の「METAL−INSULATOR VARACTOR DEVICES」と題された米国仮特許出願番号第60/586,493号の優先権を主張するものである。第11/113,587号出願は、それ自体が2004年6月26日出願の「HIGH SPEED ELECTRON TUNNELING DEVICES」と題された米国特許出願番号第10/877,874の一部継続出願であり、「PRACTICAL THIN−EILM TRANSISTORS BASED ON METAL−INSULATOR TUNNELING STRUCIURES AND THEIR APPLICATIONS」と題された米国仮特許出願番号第60/565,700号の優先権を主張するものである。第10/887,874号出願は、それ自体が2003年1月20日出願の「HIGH SPEED ELECTRON TUNNELING DEVICES」と題された米国特許出願番号第10/347,534号の継続出願であり、これもまた2001年5月21日出願の「HIGH SPEED ELECTRON TUNNELING DEVICE AND APPLICATIONS」と題された米国特許出願番号第09/860,972号の継続出願である。上記全ては、全体が参照により本願に組み込まれるものである。 This application is a continuation-in-part of US patent application Ser. No. 11 / 113,587 entitled “THIN-FILM TRANSISTORS BASIC ON TRUNNING STRUCTURES AND APPLICATIONS” filed on April 25, 2005. This application claims priority from US Provisional Patent Application No. 60 / 586,493, entitled “METAL-INSULATOR VARACTOR DEVICES” of Japanese application. The 11 / 113,587 application is a continuation-in-part of US patent application Ser. No. 10 / 877,874, itself entitled “HIGH SPEED ELECTRON TUNELING DEVICES” filed on June 26, 2004, It claims the priority of US Provisional Patent Application No. 60 / 565,700 entitled "PRACTICAL THIN-EILM TRANSISTORS BASSED ON METAL-INSULATOR TUNELING STRUCIURES AND THEIR APPLICATIONS". No. 10 / 887,874 application is a continuation of US patent application Ser. No. 10 / 347,534, entitled “HIGH SPEED ELECTRON TUNELING DEVICES”, filed Jan. 20, 2003. Is also a continuation of US patent application Ser. No. 09 / 860,972 entitled “HIGH SPEED ELECTRON TUNELING DEVICE AND APPLICATIONS” filed on May 21, 2001. All of the above are incorporated herein by reference in their entirety.
今日の電子設計では、多くの場合、バイアス電圧に応じてキャパシタンスが変化する電子部品が用いられており、将来においても継続して使用され続けることになろう。このようなデバイスは、「バラクタ」とも呼ばれることが多い。高速バラクタ(すなわち、キャパシタンスが電圧の高周波変化で非常に速く変化するバラクタ)は、高周波回路における低損失周波数逓倍器および同調素子として用いられる。 Today's electronic designs often use electronic components whose capacitance varies with the bias voltage and will continue to be used in the future. Such devices are often referred to as “varactors”. High speed varactors (ie, varactors whose capacitance changes very rapidly with high frequency changes in voltage) are used as low loss frequency multipliers and tuning elements in high frequency circuits.
従来技術のバラクタ設計では、通常、半導体材料を用い、接合のキャパシタンスを変化させるようバイアスをかけたp−n接合を作り出す。半導体ベースの設計を用いることは意図された目的には効果的であるが、本願では、一般的な先行技術のp−n接合設計を用いるよりも、例えばデバイス速度などについての顕著な効果や、さらに他の効果を与えることを目的とする新しい設計を開示する。 Prior art varactor designs typically use semiconductor material to create a pn junction that is biased to change the capacitance of the junction. Although the use of a semiconductor-based design is effective for its intended purpose, the present application has a significant effect on device speed, for example, rather than using a general prior art pn junction design, A new design intended to provide yet another effect is disclosed.
以下にさらに詳細に説明するように、本明細書に開示されるのは、非常に効果的なバラクタおよび関連する方法である。 As described in more detail below, disclosed herein are highly effective varactors and associated methods.
本発明の一つの態様において、バラクタは、所与の電圧が第1および第2導電層間に印加されるよう互いに離間して配された第1および第2導電層より構成される。さらに、絶縁構造は、前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成される。 In one embodiment of the invention, the varactor is composed of first and second conductive layers spaced apart from each other such that a given voltage is applied between the first and second conductive layers. Furthermore, the insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and a device capacitance value between the first and second conductive layers changes according to a given voltage. As such, it is configured to cooperate with the first and second conductive layers to create a charge pool that varies in response to changes in a given voltage.
一つの特徴では、この絶縁構造は少なくとも2つの別個の層を含む。 In one aspect, the insulating structure includes at least two separate layers.
別の特徴では、この絶縁構造は単一の材料層を含む。 In another feature, the insulating structure includes a single material layer.
関連する特徴では、絶縁体層の少なくとも1つの層はアモルファス材料である。 In related features, at least one of the insulator layers is an amorphous material.
本発明の別の様態において、MIIMデバイスは、バイアス電圧を必要とすることなくバラクタを用いることができるようにするために、閾値バイアス電圧をゼロボルト、少なくともほぼゼロボルトに、設定するよう構成される。 In another aspect of the invention, the MIIM device is configured to set the threshold bias voltage to zero volts, at least approximately zero volts, so that the varactor can be used without requiring a bias voltage.
以下の説明は、当業者による本発明の製造と使用が可能となるように提示されるものであり、特許出願とその要件に照らして提供されるものである。説明された実施形態に対する各種の修正は、当業者には容易にわかるものであり、本明細書における一般的な原則はその他の実施形態にも当てはまる。したがって、本発明はここに示す実施形態に限定することを意図するものではなく、添付の請求の範囲に規定する代替物、変形例、等価物を含めてここに記載の原則および特徴に一致する最も広い範囲に従うものである。なお、図面は縮尺どおりではなく、その性質上、関心の対象である特徴を最もよく図示できると考えられるように、概略的となっている。また、本開示を通して、有用である場合には、同じ要素には同じ参照数字を適用している。 The following description is presented to enable one of ordinary skill in the art to make and use the invention and is provided in the context of a patent application and its requirements. Various modifications to the described embodiments will be readily apparent to those skilled in the art, and the generic principles herein may be applied to other embodiments. Accordingly, the present invention is not intended to be limited to the embodiments shown herein, but is consistent with the principles and features described herein, including alternatives, modifications, and equivalents as defined in the appended claims. It follows the widest range. It should be noted that the drawings are not to scale, and are schematic so that, by their nature, the features of interest can be best illustrated. Also, throughout this disclosure, the same reference numerals have been applied to the same elements where they are useful.
デバイスにかかる電圧の関数として2端子デバイスのキャパシタンスが変化する可変容量デバイス(以下、バラクタ)を形成する非常に有利な金属−絶縁体デバイス構造を開示する。開示されたバラクタは、競合する半導体ベースのバラクタに対して以下のようないくつかの利点を有する。
1.キャパシタンスの大きな変化
2.単位面積あたりの高キャパシタンス
3.高い微分容量
4.広い範囲の各種の基板材料に対応
A highly advantageous metal-insulator device structure is disclosed that forms a variable capacitance device (hereinafter varactor) in which the capacitance of the two-terminal device varies as a function of the voltage across the device. The disclosed varactor has several advantages over competing semiconductor-based varactors:
1. 1. Large change in
一実施においては、本開示における基本的なバラクタは、金属−絶縁体−絶縁体−金属(MIIM)構造を有し、これは全体が参照により本願に組み込まれ共有されるEliassonおよびModdelによる米国特許番号第6,534,784号(以下、784特許)において最初に開示された種類のものである。これに関して、784特許のデバイスは特にソーラーエネルギー変換に関するものであることを認識する必要がある。 In one implementation, the basic varactor in this disclosure has a metal-insulator-insulator-metal (MIIM) structure, which is a U.S. patent by Eliasson and Model, which is hereby incorporated by reference in its entirety. No. 6,534,784 (hereinafter 784 patent) of the type first disclosed. In this regard, it should be recognized that the device of the 784 patent relates specifically to solar energy conversion.
次に図1aおよび図1bを参照すると、MIIMバラクタのエネルギーバンド図が図示され、一般にそれぞれ参照符号10および12で示される。図1aに、V=0で示すゼロバイアスでのデバイスを示し、図1bに、V=V+で示す正方向に印加されたバイアス電圧(フォワードバイアス)でのデバイスを示す。これらの図において、第1金属層M1および第2金属層M2は間隔をおいた関係で配置される。絶縁構造20は、第1および第2金属層M1およびM2の間に配される。この例において、絶縁構造20は第1絶縁層I1および第2絶縁層I2を含む。本開示のバラクタデバイスが784特許のMIIMトンネルデバイスと異なるのは、デバイスが、非線形抵抗デバイスやダイオードではなく、キャパシタとして機能することである。784特許のMIIMダイオードでは、絶縁体材料および絶縁体の厚みは、電子がデバイスを一方の金属から他方の金属へトンネルできるように選択される。なお、この予期しない驚くべき振る舞いは、非線形デバイスの開発に向けられたデバイス特性および複雑なモデリング技術を用いた設計と関連して発見された。この注目すべき発見を元にMIIM構造を全く異なる種類のデバイスとして全く異なる方法で機能するように変更が行われたが、これはありふれたことでも自明なことでもないと考えられる。とりわけ、第1絶縁体I1は、非常に高い障壁高(>>1eV)を有するよう構成され、第2絶縁体I2は、低い障壁高(通常<0.3eV)を有する。そのため、第2の金属(M2)からの電子は、容易にI2をトンネルすることができるがI1をトンネルすることはできない。したがって、フォワードバイアス下で、自由電子電荷が、2つの絶縁体間にあるおおよそ三角形のポテンシャル井戸30にプールされる。より具体的には、ポテンシャル井戸30は、I2内のI1およびI2の間の境界32近傍に形成される。さらに、この電荷のプーリングは印加される電圧に依存してキャパシタンスの変化を引き起こし、バラクタデバイスを形成することが理解される。
Referring now to FIGS. 1a and 1b, energy band diagrams of MIIM varactors are illustrated and are generally indicated by
以下において、図1aおよび図1bに示すMIIMバラクタのキャパシタンスの理論計算を、(i)印加電圧、(ii)C(V)、(iii)代替的バラクタ構成、(iv)バラクタの周波数応答と性能に影響を与える要因に応じて説明する。 In the following, the theoretical calculation of the capacitance of the MIIM varactor shown in FIGS. 1a and 1b is made up of (i) applied voltage, (ii) C (V), (iii) alternative varactor configuration, (iv) frequency response and performance of the varactor. This will be explained according to the factors that affect
[理論−C(V)を計算する]
以下の分析は、読者の理解を助けるという意図を持って提示されるものであって、提示された理論的概念によって限定されることは意図していない。
[Theory-Calculate C (V)]
The following analysis is presented with the intent of helping the reader to understand and is not intended to be limited by the theoretical concepts presented.
図2a〜図2cを参照すると、MIIMバラクタの動作を理解し、印加電圧の関数としてのキャパシタンスを推定するには、図に示す電荷と電界分布の静電学的問題を解くことから始めることができる。図2a〜図2cは、それぞれ、距離xに対する、電位E、電荷ρ、および電界強度εのプロットである。厚みd1の第1の(高い)I1障壁、電子親和力χ1、および誘電定数ε1、ならびに厚みd2の第2の(低い)I2障壁、電子親和力χ2、および誘電定数ε2、を有する、上記のM1、I1、I2、およびM2を含むMIIM構造からはじめる。これらの障壁は仕事関数ΦM1を有する左側の金属M1と、仕事関数ΦM2を有する右側の金属M2に境界付けられている。図2に示す障壁高は全て正の数を取っており、以下の式により得られる。
最後に、MIIMのM1、M2間に大きさVbの電圧を印加する。この分析では、いくつかの重要な仮定をしている。まず、第1の(高い)障壁はこれをトンネルする電子を無視できるほど十分に高いおよび/または広いと仮定する。そうでない場合、第1の金属M1と電荷プールとの間、および電荷プールと第2の金属M2との間のトンネル速度を考慮にいれる必要がある。このような3レベルシステムでは電荷プールの電子密度および擬フェルミエネルギーがトンネル速度の変化とともに変化するので、最初の分析ではこのような複雑さを回避することとする。同様に、第1の障壁における自由電荷密度は全く無視できる程度であると仮定する。次に、第2の(低い)障壁材料の状態密度は量子的機械反射によって修正されないと仮定する。つまり、量子閉じ込めと三角形量子井戸の形成を無視する。この仮定は、通常の障壁材料はアモルファス酸化物であり、長距離の電子コヒーレンスがないことによりあらゆる量子閉じ込め効果を破壊すると考えられるため、正確であると思われる。3つ目に、これらの障壁はアモルファスな性質を有するのであるが、状態密度におけるバンドテール状態は無視し、単に単一の有効電子質量を有する放物線バンドモデルを用いることとする。この状態密度は以下の式によって得られる。
第2の(低い)I2障壁の所与の点χにおける自由電子電荷密度を計算するには、障壁の電位V(χ)がわかればよい。このとき、電荷密度は以下のとおりである。
次に、障壁I2における電荷と電位のポアソン関係は、以下の式により得られる。
次に、I2−M2界面の境界条件を用いて、積分定数Cを解くことができる。この点(すなわちI2−M2界面)をχ=0と呼び、χが図2a〜図2cで見て左およびI1に向かって正方向に増加する仕様を用いる。χ=0における電位はわかっている。単に−φ2である。このときの電荷密度を無視できるようφ2>>kTとするならば、χ=0における電界はQ2/ε2で与えられる。すると、χ=0境界条件は次のとおりとなる。
ポアソン方程式は高度に非線形の二階微分方程式であるので、V(χ)およびQcを解くためには数値法を用いる必要がある。dV/dχがわかっているため、周知のテイラー法がうまく働く(例えば、Schaumの「Outline of Theory and Problems of Differential Equations」McGraw Hill(1973)を参照。同書は、参照により本明細書に組み込まれる)。第2の障壁をx軸に沿って有限要素に分割する。V(χ)およびV’(χ)であることがわかっているχ=0からはじまって、χ=d2に向かって作業する。このプロセスをはじめるにはQ2の値を仮定しなければならない。後で、境界条件を用いて、所与のバイアス電圧のQ2の正しい値を見つけることになる。テイラー法を用いて、連続する電位の値が次の式から得られる。
Q2の仮の値からV(χ)を解いたので、Qcを次のように解くことができる。
所与のバイアス電圧のQ2の正しい値を解くことができる境界条件は次の式から得られる。
Q2(Vb)が求められたので、これを式15に挿入してQ1を求め、Q1(Vb)を求める。最後に、MIIMの微分容量を次の式から求める。
図3は一般に参照番号40で指示される座標系を含み、所与のMIIMデバイスについての電圧に対してプロットされたキャパシタンスを示す。差込まれた座標系42は、エネルギーバンド図44を示し、d1=2nm、d2=8nm、ε1=10ε0、ε2=60ε0、φ1=1.0eV、φ2=0.1eV、およびφ12=0.9eVである所与のMIIMデバイスについて、オングストロームでの距離に対する電子ボルトでのエネルギーを示している。プロットは、それぞれ参照番号45、46、47、および48で示される、4つの異なる温度150°K、200°K、250°K、および300°Kについて与えられる。
FIG. 3 includes a coordinate system generally designated by
図3に照らすと、一般的な傾向は明らかである。負のバイアス電圧、および閾値電圧Vthより低い電圧においては、MIIMのキャパシタンスは、直列の2つの誘電体I1およびI2の幾何形状キャパシタンスに近づく。閾値より上では、キャパシタンスは、第1の(高い方の)I1障壁のみのキャパシタンスに近づく。温度がT=0Kに向かって下がるにつれ、バラクタはこれらの2つのキャパシタンス値をより一層急に切り替えるようになる。閾値電圧は絶縁体井戸がM2のフェルミエネルギー準位にある正の印加電圧であり、次の式から得られる。
ここで、それぞれ参照番号50および60で一般に指示されるエネルギーバンド図である図4aおよび図4bに注目すると、非常に有利である「ゼロバイアス」MIIMデバイスについて、バラクタが動作するためにバイアス供給電圧が必要とならないようVthがゼロボルトに移動される。図4aはバイアスがV=0のエネルギーバンド構成を示し、図4bはバイアスがV=V+のエネルギーバンド構成を示す。これを実現するために、φ2はΦM2=χ2を選択することによりゼロに等しく設定される。すなわち、M2の仕事関数は、I2の電子親和力χ2に等しくなる。この変化は図4bを図2aと比較すると、図2aが非ゼロ値φ2を示すため、はっきりと見ることができる。さらに、図4bに示すように、φ1はφ12に等しく設定される。
Turning now to FIGS. 4a and 4b, which are energy band diagrams generally indicated by
上記の分析から、また上述のデバイスおよび例をすべて考慮に入れると、キャパシタンスの振れを最大化するためには、第1の障壁I1層を非常に薄くかつ非常に高くし、第2の障壁層I2をかなり広くかつ低くしなければならないことがわかる。電荷蓄積領域に有利になるように電界をより強く分布させるために、可能であればε2<ε1とすることは有利であるかもしれない。当然ながら、材料およびデバイススピードについての実用的な限界(以下で説明する)が、実現可能な性能を制限することになる。 From the above analysis and taking into account all of the above devices and examples, in order to maximize the capacitance swing, the first barrier I 1 layer is made very thin and very high and the second barrier it can be seen that must layer I 2 rather broadly and lower. It may be advantageous to make ε 2 <ε 1 if possible, in order to distribute the electric field more strongly so as to favor the charge storage region. Of course, practical limits on materials and device speed (discussed below) will limit the achievable performance.
[代替的なバラクタ構成]
代替的な金属−絶縁体バラクタ構造を考えることができ、本発明は上述のMIIM構造に限られるものではないことが理解される。次にこのような代替的な構造について説明する。
[Alternative varactor configuration]
Alternative metal-insulator varactor structures can be considered and it is understood that the present invention is not limited to the MIIM structure described above. Next, such an alternative structure will be described.
ここで、金属−絶縁体−金属(MIM)バラクタのエネルギーバンド図を、それぞれ、一般に参照番号60で示すバイアスがV=0である場合について、および一般に参照番号62で示すバイアスがV=V+における場合について示す図5aおよび図5bに注目する。第1および第2金属層はそれぞれM1およびM2と示し、絶縁体をIと示す。MIMバラクタの製作において、絶縁体Iの電子親和力χおよび仕事関数ΦM2を有する金属M2を、以下のように選択することにより負の障壁高が形成される。
したがって、負の障壁高が絶縁体Iおよび金属M2の間の境界64に形成される。図5aと図5bとの比較からわかるように、このMIM構造において、絶縁体Iおよび金属M2の間の負の障壁は、幅が印加電圧によって変調される電荷井戸66を形成し、印加電圧に応じたキャパシタンスの変化をもたらす。
Therefore, the negative barrier height is formed at the
別の代替的バラクタ構造を、金属−絶縁体−金属(MIIIM)バラクタのエネルギーバンド図を、それぞれ、一般に参照番号70により示されるバイアスがV=0である場合について、および一般に参照番号72により示されるバイアスがV=V+における場合について示す図6aおよび図6bに図示する。第1および第2金属層はそれぞれM1およびM2と示し、第1絶縁層I1、第2絶縁層I2、および第3絶縁層I3を含む絶縁層構造74と示す。デバイスは、I1とI2との間の境界78近傍のI2に電荷井戸76を作り出すよう構成される。なお、図6aおよび図6bのデバイスはゼロバイアスデバイスを表す。MIIIM構造は動作および精神においてMIIMバラクタとかなり類似しているため、簡便性のために詳細な分析は行わない。さらに、当業者には上記の説明から容易にMIIMデバイスを作成することができると考えられる。
Another alternative varactor structure is shown in the energy band diagram of a metal-insulator-metal (MIIIM) varactor for the case where the bias, generally indicated by reference numeral 70, is V = 0, and generally by
[周波数応答および性能]
本明細書に記載のバラクタの速度すなわち周波数応答は、電荷プールを出入りする電荷の移動の速さによって決定される。以下、MIIMバラクタ構造に限定して検討を加えるが、代替的構造についてもこの検討により十分理解できると考えられる。
[Frequency response and performance]
The speed or frequency response of the varactors described herein is determined by the speed of charge movement in and out of the charge pool. In the following, studies will be limited to the MIIM varactor structure, but it is considered that alternative structures can be fully understood by this study.
再び図1aおよび図1bを参照すると、増加する正電圧をバラクタに印加すると、金属M2からのトンネリングにより電子が電荷プール30を満たす。電圧が再び減少すると、以下の2つのプロセスを経て余剰の電荷がプールから流出する。(1)トンネリングにより金属M2に戻る、(2)絶縁体I2の伝導帯を亘るバンド輸送で金属M2に戻る。これらの電子が電荷プールと金属M2との間を行き来する移動スピードは、バラクタの周波数応答を決定する。
Referring to Figures 1a and 1b again, when a positive voltage is applied to increase the varactor, electrons by tunneling from the metal M 2 satisfy the
絶縁体I2を亘るバンド輸送はアモルファス絶縁材料の場合には過度に遅いのであるが、これを無視するならば、例えばBlake J. Eliassonの博士論文「METAL−INSULATOR−METAL DIODES FOR SOLAR ENERGY CONVERSION」(University of Colorado(2001))に記載されるような現行のトンネルモデルを用いて電荷プールおよび金属M2の間のトンネル電流を計算することができる。この論文は、参照により本明細書に組み込まれる。この計算はトンネルする電子についての微分抵抗R2(V)をもたらす。ここでの標記では、電圧Vは電荷プールと金属M2との間の電圧である。なお、V=0でのトンネル確率が必ずしも対称的ではないため、R2(V)はR2(−V)とは等しくない。電荷プールと金属M2との間のキャパシタンスC2を加えると、以下のように周波数応答を計算することのできる図7の単純な小信号モデルを構築することができる。
図7と共に図2aを参照すると、高速バラクタの設計には、R2およびC2を最小化する必要がある。I2厚み(d2)および障壁高(φ2)を最小化すると、R2が減少するがC2が増加することが知られている。ただし、R2が障壁高および厚みに指数的に依存するが、C2は線形にしか依存しないため、d2およびφ2を減少することにより周波数応答のネットゲインが見られることになる。これらの値を減少することによる不利益は、Vthに対するキャパシタンスの振れが減少することである(図3参照)。 Referring to FIG. 2a in conjunction with FIG. 7, high speed varactor design requires R 2 and C 2 to be minimized. When I 2 thickness (d 2) and the barrier height of the (phi 2) to minimize, but R 2 is reduced it is known that C 2 is increased. However, although R 2 depends exponentially on the barrier height and thickness, but C 2 depends only linearly, the net gain of the frequency response can be seen by reducing d 2 and φ 2 . The disadvantage of reducing these values is that the capacitance swing with respect to Vth is reduced (see FIG. 3).
現実的に材料を考慮すると周波数応答が上記の理想的なRC限界値よりも低下する。とりわけ、アモルファス絶縁体材料については、局在化したバンドテール状態、ディープトラップ状態、および、ありがちなフラット表面状態が生じる可能性が高い。絶縁体の伝導帯「端」より下方で延出するこのような状態の電子は、絶縁体1の界面の近くの絶縁体I2への長期的な帯電を引き起こすことになり、部分的に印加電圧を遮蔽しC(V)曲線を変化させる。 When the material is actually considered, the frequency response is lower than the ideal RC limit value. In particular, for amorphous insulator materials, localized band tail states, deep trap states, and common flat surface states are likely to occur. Electrons in this state extending below the conduction band “edge” of the insulator will cause long-term charging to the insulator I 2 near the interface of the insulator 1 and will be partially applied. The voltage is shielded and the C (V) curve is changed.
広義にまとめると、この文書では以下を定める。バラクタは、所与の電圧を第1および第2導電層にわたって印加できるように互いに間隔をおいて配された第1および第2導電層をそなえて構成される。絶縁構造は、第1および第2導電層の間に配された少なくとも1つの絶縁層を含み、第1および第2導電層と協働して上記所与の電圧の変化に応じて変化する電荷プールを作り出すよう構成されて、第1および第2導電層の間のデバイスキャパシタンス値が上記所与の電圧の変化に応じて変化する。絶縁構造は1つの層、2つの別々の層、または2つ以上の別々の層を含んでもよい。この層の1つ以上がアモルファス材料であってもよい。このバラクタのゼロバイアス電圧バージョンについても記述した。 In broad terms, this document defines: The varactor is configured with first and second conductive layers spaced from each other so that a given voltage can be applied across the first and second conductive layers. The insulating structure includes at least one insulating layer disposed between the first and second conductive layers, and the charge varies in response to a change in the given voltage in cooperation with the first and second conductive layers. Configured to create a pool, the device capacitance value between the first and second conductive layers changes in response to the change in the given voltage. The insulating structure may include one layer, two separate layers, or two or more separate layers. One or more of the layers may be an amorphous material. A zero bias voltage version of this varactor is also described.
上記具体的な方向付け有する各種の要素を有する物理的な実施形態がそれぞれ説明されたが、本発明は、広い範囲の配置や相互の方向付けで配設された各種の要素を有するさまざまな具体的構成を考慮に入れることができる。例えば、上記の組み込まれた米国特許第6,563,185号で詳細に検討されているように、金属層に換えて、半導体や半金属含むがこれに限定されないその他の材料を用いることができる。さらに、本明細書で説明した方法は、無制限に修正することができ、例えば、方法を構成する各種の手順の順番を変更することができる。したがって、本例は例示的なものとして理解するべきであり、限定的なものとして理解するべきではなく、本発明は本明細書に記載の詳細に限定されるものではなく、添付の請求項の範囲において修正可能なものである。 While physical embodiments having various elements with the above specific orientations have been described, respectively, the present invention is not limited to various embodiments having various elements arranged in a wide range of arrangements and mutual orientations. Can be taken into account. For example, as discussed in detail in the incorporated US Pat. No. 6,563,185, other materials can be used in place of the metal layer, including but not limited to semiconductors and semi-metals. . Furthermore, the method described herein can be modified without limitation, for example, the order of the various procedures comprising the method can be changed. Accordingly, the examples are to be understood as illustrative and not restrictive, and the invention is not limited to the details described herein, It can be modified in scope.
本発明は、後に簡単に説明する図面とあわせて、以下の詳細な説明を参照して理解されるものである。説明の明瞭性のために、図面中の要素には縮尺どおりとなっていないものもある。さらに、各種の図面において用いられる垂直、水平などの説明的な用語は、説明の目的のみで用いられるものであって、記載の構造やデバイスの有用な方向付けについて限定することを意図したものではない。
Claims (22)
前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを生成するように構成される絶縁構造と、
を備えるバラクタ。 First and second conductive layers spaced apart from each other such that a given voltage is applied across the first and second conductive layers;
The first and second conductive layers include at least one insulating layer disposed between the first and second conductive layers, and the device capacitance value between the first and second conductive layers changes according to a given voltage. And an insulating structure configured to cooperate with the second conductive layer to produce a charge pool that changes in response to a change in a given voltage;
A varactor with
前記第2導電層に対して前記第1導電層がだんだん正になるようにする、所与の電圧の所与の閾値より低い、所与の電圧の印加により、デバイスキャパシタンス値が第1キャパシタンス値と第2キャパシタンス値の直列の組み合わせに近づき、
前記第2導電層に対して前記第1導電層がだんだん負になるようにする、所与の電圧の所与の閾値より高い、所与の電圧の印加により、デバイスキャパシタンス値が第1絶縁層の第1キャパシタンス値に近づくようになっている、請求項3に記載のバラクタ。 The first insulating layer includes a first capacitance value, and the second insulating layer includes a second capacitance value;
Application of a given voltage below a given threshold of a given voltage causes the device capacitance value to become a first capacitance value that causes the first conductive layer to become increasingly positive with respect to the second conductive layer. Approaches the series combination of the second capacitance value and
Application of a given voltage above a given threshold for a given voltage causes the device capacitance value to be greater than the first insulating layer, causing the first conductive layer to become increasingly negative with respect to the second conductive layer. The varactor of claim 3, wherein the varactor is adapted to approach a first capacitance value of
前記第1および第2導電層の間に配された、少なくとも1つの絶縁層を含み、前記第1および第2導電層間のデバイスキャパシタンス値が所与の電圧に応じて変化するよう、前記第1および第2導電層と協働して所与の電圧の変化に応じて変化する電荷プールを生成するよう構成される絶縁構造を配する、
バラクタの作製方法。 The first and second conductive layers are spaced apart from each other such that a given voltage is applied across the first and second conductive layers;
The first and second conductive layers include at least one insulating layer disposed between the first and second conductive layers, and the device capacitance value between the first and second conductive layers changes according to a given voltage. And an insulating structure configured to cooperate with the second conductive layer to generate a charge pool that changes in response to a change in a given voltage.
How to make a varactor.
前記第2導電層に対して前記第1導電層がだんだん正になるようにする、所与の電圧の所与の閾値より低い、所与の電圧の印加により、デバイスキャパシタンス値が第1キャパシタンス値と第2キャパシタンス値の直列の組み合わせに近づき、
前記第2導電層に対して前記第1導電層がだんだん負になるようにする、所与の電圧の所与の閾値より高い、所与の電圧の印加により、デバイスキャパシタンス値が第1絶縁層の第1キャパシタンス値に近づくようになっている、請求項14に記載の方法。 The first insulating layer includes a first capacitance value, and the second insulating layer includes a second capacitance value;
Application of a given voltage below a given threshold of a given voltage causes the device capacitance value to become a first capacitance value that causes the first conductive layer to become increasingly positive with respect to the second conductive layer. Approaches the series combination of the second capacitance value and
Application of a given voltage above a given threshold for a given voltage causes the device capacitance value to be greater than the first insulating layer, causing the first conductive layer to become increasingly negative with respect to the second conductive layer. The method of claim 14, wherein the method approaches a first capacitance value of:
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58649304P | 2004-07-08 | 2004-07-08 | |
US11/113,587 US7173275B2 (en) | 2001-05-21 | 2005-04-25 | Thin-film transistors based on tunneling structures and applications |
PCT/US2005/024207 WO2006014574A2 (en) | 2004-07-08 | 2005-07-07 | Metal-insulator varactor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008506265A true JP2008506265A (en) | 2008-02-28 |
Family
ID=35787663
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007520523A Pending JP2008506265A (en) | 2004-07-08 | 2005-07-08 | Metal-insulator varactor device |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP1779440A4 (en) |
JP (1) | JP2008506265A (en) |
KR (1) | KR20070083457A (en) |
WO (1) | WO2006014574A2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3613011A (en) * | 1969-01-08 | 1971-10-12 | Gen Motors Corp | Varactor tone control apparatus |
US4510516A (en) * | 1982-02-01 | 1985-04-09 | Bartelink Dirk J | Three-electrode MOS electron device |
US5019530A (en) * | 1990-04-20 | 1991-05-28 | International Business Machines Corporation | Method of making metal-insulator-metal junction structures with adjustable barrier heights |
US5895934A (en) * | 1997-08-13 | 1999-04-20 | The United States Of America As Represented By The Secretary Of The Army | Negative differential resistance device based on tunneling through microclusters, and method therefor |
US6534784B2 (en) * | 2001-05-21 | 2003-03-18 | The Regents Of The University Of Colorado | Metal-oxide electron tunneling device for solar energy conversion |
US6944052B2 (en) * | 2002-11-26 | 2005-09-13 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics |
-
2005
- 2005-07-07 EP EP05769417A patent/EP1779440A4/en not_active Withdrawn
- 2005-07-07 KR KR1020077000863A patent/KR20070083457A/en not_active Application Discontinuation
- 2005-07-07 WO PCT/US2005/024207 patent/WO2006014574A2/en active Search and Examination
- 2005-07-08 JP JP2007520523A patent/JP2008506265A/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2006014574A2 (en) | 2006-02-09 |
EP1779440A4 (en) | 2009-04-15 |
EP1779440A2 (en) | 2007-05-02 |
WO2006014574A3 (en) | 2007-01-25 |
WO2006014574A8 (en) | 2007-04-05 |
KR20070083457A (en) | 2007-08-24 |
WO2006014574A9 (en) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7388276B2 (en) | Metal-insulator varactor devices | |
Kang et al. | Giant tunneling electroresistance in two-dimensional ferroelectric tunnel junctions with out-of-plane ferroelectric polarization | |
KR100459895B1 (en) | Memory device with quantum dot and method of manufacturing the same | |
JP4669957B2 (en) | Semiconductor device using graphene and method for manufacturing the same | |
US10367133B1 (en) | Epitaxial superconducting devices and method of forming same | |
EP1028472B1 (en) | Coulomb-blockade element and method of manufacturing the same | |
CN111490045B (en) | Semi-floating gate memory based on two-dimensional material and preparation method thereof | |
US9747976B2 (en) | Charge trapping memristor | |
JP2008506265A (en) | Metal-insulator varactor device | |
Bhatt et al. | Potential challenges and issues in implementation of MIM diodes for rectenna application | |
Zhao et al. | Equivalent circuit parameters of resonant tunneling diodes extracted from self-consistent Wigner-Poisson simulation | |
US9006700B2 (en) | Resistive memory with a stabilizer | |
US9425329B2 (en) | Rectifying device and method for manufacturing the same | |
Lin et al. | Enhanced transient behavior in MIS (p) tunnel diodes by trench forming at the gate edge | |
Karbasian et al. | Fabrication of nanodamascene metallic single electron transistors with atomic layer deposition of tunnel barrier | |
CN111400861A (en) | Simulation calculation method of two-dimensional ferroelectric tunnel junction | |
Rahman et al. | Analysis of NCFET with Si Doped HfO 2 as Ferro-Electric Material to Achieve Lower SS | |
Montecillo et al. | The dependence of the characteristics of THz current oscillations on the quantum-well width in resonant tunneling diode | |
JP4051476B2 (en) | Semiconductor memory device | |
Garcı́a-Garcı́a et al. | Effects of spacer layers on the Wigner function simulation of resonant tunneling diodes | |
Shin | Metal-Insulator-Metal Diodes for High Frequency Applications | |
Heo | Metal-Insulator-Metal tunnel diode with various materials and structural designs for rectifying effect | |
Chang et al. | Physical Modeling of Resonant Tunneling in Ferroelectric Tunnel Junctions With Multiple Quantum Well Superlattice Heterostructures | |
Lee et al. | Junctionless Negative‐Differential‐Resistance Device Using 2D Van‐Der‐Waals Layered Materials for Ternary Parallel Computing | |
Nguyen et al. | Conventional vs. Island THz Slot-Antenna Resonant-Tunneling-Diode Oscillators |