JP2008504696A - Parts with posts and pads - Google Patents
Parts with posts and pads Download PDFInfo
- Publication number
- JP2008504696A JP2008504696A JP2007518347A JP2007518347A JP2008504696A JP 2008504696 A JP2008504696 A JP 2008504696A JP 2007518347 A JP2007518347 A JP 2007518347A JP 2007518347 A JP2007518347 A JP 2007518347A JP 2008504696 A JP2008504696 A JP 2008504696A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- dielectric layer
- post
- layer
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
パッケージされた超小型電子素子は、外面(26)から離隔したトレース(58)と、トレースから延びて誘電体の外面を超えて突出するポスト(48)と、誘電体層の外面に露出するパッド(30)とを有する誘電体層(22)を組み込み、パッドがトレースによってポストに接続されてなる接続部品を含む。誘電体要素は超小型電子素子の表面上に載上され、超小型電子素子の表面に露出したコンタクト(74)は、ワイヤボンドのような長尺リード(76)によってパッドに接続される。該接続部品を作製する方法も開示する。 The packaged microelectronic element includes a trace (58) spaced from the outer surface (26), a post (48) extending from the trace and protruding beyond the outer surface of the dielectric, and a pad exposed on the outer surface of the dielectric layer. Incorporating a dielectric layer (22) having (30) and including a connecting component wherein the pad is connected to the post by a trace. The dielectric element is mounted on the surface of the microelectronic element, and the contacts (74) exposed on the surface of the microelectronic element are connected to the pads by elongated leads (76) such as wire bonds. A method of making the connecting component is also disclosed.
Description
関連出願の相互参照
本願は、2004年6月25日に出願した米国特許仮出願第60/583,109号の出願日を主張し、その開示を参照により本明細書に組み込む。
This application claims the filing date of US Provisional Application No. 60 / 583,109, filed Jun. 25, 2004, the disclosure of which is incorporated herein by reference.
発明の分野
本発明は、超小型電子アセンブリに有用な部品およびアセンブリ、そのような部品を組み込んだアセンブリ、ならびにそのような部品を作製する方法に関する。
The present invention relates to components and assemblies useful for microelectronic assemblies, assemblies incorporating such components, and methods of making such components.
半導体チップのような超小型電子素子は一般的に、半導体チップ自体を外部環境から保護しかつ回路基板へのチップの取り付けを容易にするパッケージに入れて提供される。例えば、一部の超小型電子パッケージは、頂面および底面を有しかつ底面に露出した導電性端子を有するボードまたはシートのような誘電体要素を組み込んだ接続部品を含む。チップは頂面に取り付けられ、誘電体要素の表面上または誘電体要素内に延在する導電性トレースのような様々な構成によって、端子に接続される。チップは一般的に、小さいコンタクトを持つ表面と、反対側を向いた裏面とを有する。チップは、チップの表面が誘電体要素の頂面と対面しかつチップの裏面が上向きに誘電体要素とは反対方向を向くように、フェースダウン構成で取り付けることができる。他の場合、チップは、チップの裏面が下向きに誘電体要素の頂面方向を向くように、フェースアップ構成で取り付けることができる。チップの表面上のコンタクトは一般的に、コンタクトとトレースと一体的に形成されたリードとの間のダイレクトボンドまたはワイヤボンドのいずれかによって、誘電体要素上のトレースに接続される。例えば、その開示内容を参照により本明細書に組み込む米国特許第6,177,636号に開示されている通り、同様のチップパッケージに誘電体要素の底面から突出するポストの形の端子を形成することができる。ポストはエッチングプロセスを用いて作製することができる。開示内容を参照により本明細書に組み込む、本願と同一譲渡人に譲渡された全て2003年12月30日出願の米国特許同時係属仮出願第60/533,210号、第60/533,393号、および第60/533,437号に開示される通り、ポストを利用するパッケージは、多数の有利な特徴をもたらすことができる。例えば、ポストおよび単一または複数の誘電体層は、ポストの先端を検査用ソケットと係合させるときに、ポストの先端と検査用ソケットのコンタクトとの間に達成される接触を容易にするために、ポストの傾きを促進するように構成することができる。 Microelectronic elements such as semiconductor chips are typically provided in packages that protect the semiconductor chip itself from the external environment and facilitate attachment of the chip to a circuit board. For example, some microelectronic packages include connecting components that incorporate a dielectric element such as a board or sheet having a top surface and a bottom surface and conductive terminals exposed on the bottom surface. The chip is attached to the top surface and connected to the terminals by various configurations such as conductive traces extending on or in the surface of the dielectric element. The chip typically has a front surface with small contacts and a back surface facing away. The chip can be mounted in a face-down configuration such that the top surface of the chip faces the top surface of the dielectric element and the back surface of the chip faces upwardly from the dielectric element. In other cases, the chip can be mounted in a face-up configuration such that the back side of the chip faces downwardly toward the top surface of the dielectric element. Contacts on the surface of the chip are typically connected to the traces on the dielectric element by either direct bonds or wire bonds between the contacts and the leads formed integrally with the traces. For example, as disclosed in US Pat. No. 6,177,636, the disclosure of which is incorporated herein by reference, a post in the form of a post protruding from the bottom surface of the dielectric element is formed in a similar chip package. be able to. The post can be made using an etching process. US patent co-pending provisional applications 60 / 533,210, 60 / 533,393, all filed December 30, 2003, all of which are assigned to the same assignee as the present application, the disclosure of which is incorporated herein by reference. And, as disclosed in 60 / 533,437, packages utilizing posts can provide a number of advantageous features. For example, the post and the dielectric layer or layers may facilitate the contact achieved between the post tip and the contact of the test socket when engaging the post tip with the test socket. In addition, it can be configured to promote the inclination of the post.
金属ポスト構造を使用する多層回路基板用の個々の層のような電子接続構造を作製するという試みが行われてきた。日本国東京のノース・コーポレーションによって開示された1つのプロセスでは、金属板をエッチングして、板から突出する金属ポストを形成する。誘電体層は、ポストが誘電体層を貫通して突出するようにこの板に塗設される。誘電体層の内側面すなわち上面は上向きに金属板方向を向く一方、誘電体層の外側面すなわち下面は下向きにポストの先端方向を向く。誘電体層は、ポリイミドのような誘電体をポストの周囲の板上に被覆することによって、また、より一般的には、ポストがシートを貫通するようにポストを誘電体シートと強制的に係合させることによって、作製することができる。シートが所定の位置に配置された後、金属板をエッチングして、誘電体層の内側に様々なポストの基部まで延在する個々のトレースを形成する。 Attempts have been made to make electronic connection structures such as individual layers for multilayer circuit boards that use metal post structures. In one process disclosed by North Corporation of Tokyo, Japan, a metal plate is etched to form a metal post protruding from the plate. The dielectric layer is applied to the plate so that the posts protrude through the dielectric layer. The inner surface or upper surface of the dielectric layer faces upward toward the metal plate, while the outer surface or lower surface of the dielectric layer faces downward toward the tip of the post. The dielectric layer is formed by coating a dielectric, such as polyimide, on a plate around the post, and more generally forcing the post to engage the dielectric sheet so that the post penetrates the sheet. It can be produced by combining them. After the sheet is in place, the metal plate is etched to form individual traces that extend to the base of the various posts inside the dielectric layer.
このプロセスによって作られる部品は、特定の型の半導体チップパッケージの接続部品として使用する場合の特定の欠点を免れない。例えば、チップはフェースダウン配向で取り付け、かつチップのコンタクトは、チップから誘電体要素の大きい開口またはスロットを介して、または誘電体要素の縁の周囲に延びて誘電体要素の外面すなわち底面に接近するワイヤボンドを用いて、接続部品のトレースに接続することが往々にして望ましい。そのようなワイヤボンドは単純な1段階のボンディング操作で形成することができる。しかし、上述したプロセスでは、トレースは誘電体要素の内側すなわち上側に形成される。したがって、トレースは、チップのコンタクトへのそのような単純な1段階のワイヤボンド接続を行なうように露出していない。 Components made by this process are subject to certain disadvantages when used as connecting components in certain types of semiconductor chip packages. For example, the chip is mounted in a face-down orientation, and the chip contacts extend from the chip through large openings or slots in the dielectric element or around the edge of the dielectric element to access the outer or bottom surface of the dielectric element It is often desirable to connect to the traces of the connecting component using a wire bond. Such wire bonds can be formed by a simple one-step bonding operation. However, in the process described above, the trace is formed inside or above the dielectric element. Thus, the traces are not exposed to make such a simple one-step wire bond connection to the chip contacts.
この問題の1つの解決策としては、2段階ワイヤボンディング手順を使用し、チップを部品に配置する前にボンディングワイヤをトレースに接続して、スロットを介してまたは誘電体要素の縁から突出するワイヤの自由端を残すことがある。チップを接続部品上に配置した後、ワイヤの自由端はアクセス可能な状態を維持するので、ワイヤの自由端を第2ボンディングステップでチップのコンタクトに結合することができる。しかし、2段階ボンディングプロセスは組立手順のコストおよび複雑さを増大させ、かつチップ取り付け段階中のチップコンタクトまたはボンディングワイヤの接着剤汚染、およびボンディングワイヤの自由端とチップコンタクトとのミスアラインメントのような欠陥の危険性を生み出す。 One solution to this problem is to use a two-stage wire bonding procedure, connecting the bonding wires to the traces before placing the chip on the component, and wire protruding through the slot or from the edge of the dielectric element You may leave the free end of. After placing the chip on the connecting part, the free end of the wire remains accessible so that the free end of the wire can be coupled to the chip contact in a second bonding step. However, the two-step bonding process increases the cost and complexity of the assembly procedure and such as adhesive contamination of the chip contact or bonding wire during the chip attachment phase, and misalignment between the free end of the bonding wire and the chip contact. Create a risk of defects.
開示の内容を参照により本明細書に組み込む、本願と同一譲渡人に譲渡された2003年10月6日出願の同時係属米国特許仮出願第60/508,970号の特定の実施形態に開示されるように、ポストを含む接続部品は、誘電体の底面すなわち外面に露出したパッドを設けることができる。該部品は、上述の通り、金属シートが誘電体層の頂面すなわち内面上に配置され、かつポストが誘電体層を貫通して突出し、誘電体層の底面を越えて突出するように、ポストを有する金属シートを誘電体層と一体化することによって作製することができる。ポストの幾つかは、これらのポストを、誘電体の外面すなわち底面からごくわずかに突出するパッドに変えるように、圧壊、研磨、または他の方法で処理される。金属シートをエッチングして、パッドをポストに接続するトレースを形成する。パッドは、誘電体の縁に隣接して、または誘電体のスロットに隣接して形成することができる。そのような部品は、チップのコンタクトを誘電体の縁の外側に、あるいは誘電体のスロットと整列するように配置して、フェースダウン配向でチップと組み合わせることができる。パッド、およびしたがってトレースおよびポストは、単純な1段階ワイヤボンディング手順によって、チップ上のコンタクトに接続することができる。 Disclosed in a specific embodiment of co-pending US Provisional Application No. 60 / 508,970, filed Oct. 6, 2003, assigned to the same assignee as the present application, the disclosure of which is incorporated herein by reference. As described above, the connection component including the post can be provided with a pad exposed on the bottom surface or outer surface of the dielectric. The component includes, as described above, a post such that the metal sheet is disposed on the top or inner surface of the dielectric layer, and the post protrudes through the dielectric layer and beyond the bottom surface of the dielectric layer. It can be produced by integrating a metal sheet having a dielectric layer with a dielectric layer. Some of the posts are crushed, polished, or otherwise treated to turn them into pads that protrude very slightly from the outer or bottom surface of the dielectric. The metal sheet is etched to form traces that connect the pads to the posts. The pad may be formed adjacent to the edge of the dielectric or adjacent to the slot of the dielectric. Such a component can be combined with the chip in a face-down orientation by placing the chip contacts outside the edge of the dielectric or in alignment with the dielectric slots. The pads, and thus the traces and posts, can be connected to contacts on the chip by a simple one-step wire bonding procedure.
本発明の一態様は、超小型電子素子を取り付けるための接続部品を提供する。本発明のこの態様に係る接続部品は、上向きの内側面および下向きの外面を有する誘電体層を含むことが望ましい。接続部品は、誘電体層上を前記外側面から離隔して、例えば、誘電体層の内側面上または誘電体層の厚さ内を延びる、導電性トレースを有することが望ましい。導電性ポストはトレースから誘電体層を貫通して延び、誘電体層の外側面を越えて下方に突出する。本発明のこの態様に係る部品は、誘電体層の外側面に露出した導電性パッドを含み、前記パッドの少なくとも幾つかは前記トレースの少なくとも幾つかによって前記ポストの少なくとも幾つかに電気的に接続されることが望ましい。 One aspect of the present invention provides a connection component for attaching a microelectronic element. The connecting component according to this aspect of the present invention preferably includes a dielectric layer having an upward inner surface and a downward outer surface. Preferably, the connecting component has conductive traces that extend away from the outer surface on the dielectric layer, for example, on the inner surface of the dielectric layer or within the thickness of the dielectric layer. A conductive post extends from the trace through the dielectric layer and projects downward beyond the outer surface of the dielectric layer. The component according to this aspect of the invention includes a conductive pad exposed on the outer surface of the dielectric layer, at least some of the pads being electrically connected to at least some of the posts by at least some of the traces. It is desirable that
ポストは、部品およびしたがって部品に担持される超小型電子素子を、例えば、ポストの誘電体層から離隔した端部を回路パネルにはんだ結合することによって、回路基板のような回路パネルに取り付けるために使用することができる。パッドは、部品に取り付けられた超小型電子素子との接続を行なうために使用することができる。特に好ましい構成では、パッドはワイヤボンディングに使用される。パッドは誘電体層の縁付近に、または誘電体層のスロットもしくは他の開口付近に配置することが望ましい。 The post is for attaching the component and thus the microelectronic element carried on the component to a circuit panel, such as a circuit board, by soldering, for example, the end remote from the dielectric layer of the post to the circuit panel. Can be used. The pad can be used to make a connection with a microelectronic element attached to the component. In a particularly preferred configuration, the pad is used for wire bonding. The pad is preferably located near the edge of the dielectric layer or near a slot or other opening in the dielectric layer.
本発明のさらなる態様は、上述した部品および該部品に取り付けられた超小型電子素子を含むパッケージされた超小型電子素子を提供する。該部品の誘電体層は、超小型電子素子のコンタクト支承面すなわち表面に載上するのが最も一般的であり、超小型電子素子のコンタクトの少なくとも幾つかは、部品のパッドの少なくとも幾つかに接続される。この接続は、部品の縁周囲に延びるか、または部品の開口を貫通するワイヤボンドのような長尺リードを含むことが最も好ましい。 A further aspect of the invention provides a packaged microelectronic element that includes the component described above and a microelectronic element attached to the component. The dielectric layer of the component is most commonly placed on the contact bearing surface or surface of the microelectronic element, and at least some of the contacts of the microelectronic element are attached to at least some of the pads of the component. Connected. Most preferably, the connection includes an elongate lead such as a wire bond that extends around the edge of the part or penetrates the opening in the part.
本発明のさらなる態様は、接続部品の作製方法を提供する。本発明のこの態様に係る方法は、誘電体層および本明細書でコネクタと呼ぶ導電性要素を含み、外側導電層がコネクタを被覆した開始構造から始めることが望ましい。該方法は、外側導電層の少なくとも一部をパッド位置で除去する一方、ポスト位置でこの層の少なくとも一部を残すように、この層を処理するステップを含むことが最も好ましい。こうして、該処理により、コネクタを組み込んだパッドおよびポストが形成される。例えば、該処理ステップは、パッド位置で外側導電層の厚さ全体を除去し、それによってコネクタのみからなるパッドを形成し、かつポスト位置で外側導電層の厚さ全体を残して、導電層の材料から形成された部分と一緒にコネクタを含むポストを残すように実行することができる。 A further aspect of the present invention provides a method for making a connection component. The method according to this aspect of the invention desirably begins with a starting structure that includes a dielectric layer and a conductive element, referred to herein as a connector, with an outer conductive layer covering the connector. Most preferably, the method includes the step of treating the layer to remove at least a portion of the outer conductive layer at the pad location while leaving at least a portion of the layer at the post location. Thus, the process forms pads and posts incorporating the connector. For example, the processing step removes the entire thickness of the outer conductive layer at the pad location, thereby forming a pad consisting of only the connector, and leaving the entire thickness of the outer conductive layer at the post location, It can be performed to leave a post that includes a connector along with a portion formed from the material.
本発明の1実施形態に係る部品を作製する方法は、上向きの内側面24と下向きの外面26とを有する誘電体層22(図1)を利用する。この開示で使用する場合、「上向き」、「下向き」、「垂直方向」、および「水平方向」のような用語は、指定された要素の基準系(frame of reference)を指すものと理解すべきであって、通常の重力基準系に準拠する必要は無い。誘電体層は、頂面と底面との間を貫通して延びる穴28を有する。誘電体層は任意の厚さとすることができるが、最も一般的には約10〜100μmの厚さである。それは、ポリイミド、BT樹脂、または可撓性回路パネルを形成するのに一般的に使用される型の他の材料の層のような中実の均等な層とすることができ、あるいはガラス繊維強化エポキシのような強化層とすることができる。誘電体層はまた、グランドプレーンまたはトレースの層のような内部導電性構造をも含むことができる。一般的に、そのような内部導電層は、下述するように穴内に配置される導電性素子と接触しないように、大部分または全ての穴28から隔離される。
A method of making a component according to one embodiment of the present invention utilizes a dielectric layer 22 (FIG. 1) having an upward
該プロセスはまた、望ましくは銅または銅系合金のような金属から形成された、最も一般的には約5〜50μmの厚さの導電性内部導電層30をも使用する。層30は、層の残部と一体的に形成され層の片面から延出しかつ本明細書で「コネクタ」と呼ばれる突起32を有する一体構造である。コネクタ32は、誘電体層の穴28のパターンに対応するパターン状に配設される。エッチング可能な導電性材料、望ましくは銅または銅系合金のような金属から形成された、平面状の外部導電層34も使用される。外部導電層34は最も一般的には約50〜300μmの厚さである。
The process also uses a conductive inner
プロセスの1段階で、導電層および誘電体層は積層されて、プロセス中間構造38(図2)を形成する。積層プロセスは、コネクタ32が誘電体層22の穴28を貫通して延びて外部層34と当接するように、実行される。当接接触を確実にするために、積層前の突起32の高さは誘電体層22の厚さよりわずかに大きくすることができ、突起32が外部層34との係合によってわずかに平坦化されるように、両層は圧搾機またはニップで一緒に締め付けられる。最も好ましくは、突起32および層34の当接面は相互に接合される。例えば、これらの表面は、層30および32の間に電流を印加して当接面で電気抵抗溶接を実行することによって、接合することができる。また、音波または超音波エネルギを印加して、コネクタ32と外部層34の溶接を促進することができる。代替的にまたは追加的に、コネクタ32、層34、または両方の当接面に、接合プロセス中に活性化される共晶接合合金またははんだのような接合材の薄層(図示せず)を設けることができる。
In one stage of the process, the conductive layer and the dielectric layer are stacked to form the process intermediate structure 38 (FIG. 2). The lamination process is performed such that the
プロセス中間ユニット36で、内部導電層30は誘電体層24の上面に接着される。そのような接着は、これらの層の1つに担持される接着剤の層(図示せず)によって達成することができる。代替的に、誘電体層は部分的に硬化した状態で提供され、積層プロセス中に層30と接触した状態でさらに硬化することができる。図1では個々の層は分離して描かれているが、誘電体層22は最も一般的には、内部層30または外部層34上の積層プロセスに移すことができる。例えば、連続誘電体層を融除、穿孔、またはエッチングして穴を形成するなどによって、誘電体層に穴28を設け、次いで外部導電層上に誘電体層を積層することができる。代替的に誘電体層22は、導電層に液体前駆物質を被覆し次いで前駆物質を硬化させて誘電体を形成するなどによって、導電層上に形成することができる。誘電体が電子部品上のはんだマスクとして一般的に使用される型の感光材のような感光材である場合、穴28は誘電体に写真パターン形成することによって形成することができる。さらなる変形では、コネクタが誘電体層を貫通するように、事前形成された穴の無い完全にまたは部分的に硬化した中実の誘電体層を強制的に、内部または外部導電層支持コネクタに係合させることができる。このプロセスを促進するように、コネクタは尖端または尖縁を形成することができる。
In the process
プロセス中間ユニット36(図2)は、導電層の間に配設された誘電体層22を貫通して延びるコネクタ32によって相互に接続される内部および外部導電層30および34を有する。
Process intermediate unit 36 (FIG. 2) has internal and external
プロセスのさらなる段階で、プロセス中間ユニットの外部導電層34は処理される。この処理ステップで、フォトレジスト38のような耐エッチング性材料が、層の外面40上の、コネクタ32の一部と整列した、本明細書で「ポスト位置」と呼ばれる位置42に塗布される。ポスト位置以外の位置では耐エッチング性材料は除去される。特に、他のコネクタ32と整列した、本明細書で「パッド位置」と呼ばれる位置44は、耐エッチング性材料で被覆されない。耐エッチング性材料は、従来の写真パターン形成手順によって塗布することができる。レジスト38の塗布後、層34の外面40は、層34の材料を攻撃するエッチング液に暴露される。エッチング液暴露は、パッド位置44のような位置における層34の厚さ全体を除去するのに充分な時間持続される。突出距離Dpだけ誘電体層の外面26を超えて突出する1組のポスト48を形成するように、ポスト位置42では層34の厚さ全体が残される。単なる例として、Dpは約50から約300μmとすることができる。各ポストは、コネクタ30a(図3)のようなコネクタ30の1つから形成される上部と、元来外部層34に存在する材料から形成される下部50とを含む。下部は、上部と下部との間の接合部にベース面52を画定する。図示する特定の実施形態では、ベース面は、そのような接合部における上部30aの水平方向の寸法より大きい水平方向(誘電体層の表面と平行な方向)の寸法を有する。換言すると、ポストの水平方向の寸法は、上部30aと下部50との間の接合部で増加する。
In a further stage of the process, the outer
パッド位置44で、コネクタ30の下向きの面54(図3)は、外部導電層34(図2)の除去によって露出する。このようにコネクタ30は、誘電体層の外面すなわち底面26に露出する表面を持つパッドを形成する。図示した特定の実施形態では、パッド30bの露出面54は誘電体層の外面26と厳密に面一であるが、これは必須ではない。露出面は外面26に対して後退することができ、あるいは下述するようにそのような面の先に突出することができる。この開示で使用する場合、導電性特徴は、金属特徴がそのような表面に塗布されたコンタクトまたは接合材にアクセス可能である場合、誘電体層の表面に「露出している」とみなすことができる。このように、誘電体の表面から突出するか、あるいは誘電体の表面と面一である金属特徴は、そのような表面に露出する一方、誘電体の穴内に配置されあるいはそれと整列して誘電体の表面まで延びる後退した導電性特徴もまた、そのような表面に露出する。
At the pad location 44, the downward facing surface 54 (FIG. 3) of the
プロセスのさらなる段階では、プロセス中間ユニット36の内部導電層30は、この層上のさらなるフォトレジストまたは他の耐エッチング性材料56(図2)をパターン形成し、次いでこの層をエッチング液に暴露させてフォトレジストで被覆されない部分を除去することによって処理される。内部導電層の残部は、パッド位置44の少なくとも一部とポスト位置42の少なくとも一部との間に延びるトレース58(図3)を形成するので、これらのトレースは、パッド30aの少なくとも一部をポスト48の少なくとも一部と電気的に接続する。図3の断面図にはパッド30bは2つしか描かれていないが、多数のパッドが図3の図の平面内に入りかつそこから出る方向に延びる2つの平行な相隔たる列に形成されることが望ましい。パッドの露出面54およびポストの表面は、ニッケルおよび金のような耐酸化性金属をメッキすることができる。
In a further stage of the process, the inner
スロットがパッド30bの列間の延び、かつパッドがスロットの縁に隣接して配置されるように、誘電体層の中央領域にスロット66が形成される。スロット66は、例えば誘電体層を機械的に穿孔することによって、レーザもしくは他の集中エネルギ源を用いて誘電体層を融除することによって、または誘電体層を化学的にエッチングすることによって形成することができる。このように完成した接続部品は図3に示す形状を有し、パッドがスロットの縁に隣接するスロット縁領域に配置される一方、ポスト48が誘電体層の他の領域に設けられる。
Slots 66 are formed in the central region of the dielectric layer such that the slots extend between the rows of pads 30b and the pads are positioned adjacent the edges of the slots. The slot 66 is formed, for example, by mechanically perforating the dielectric layer, by ablating the dielectric layer using a laser or other concentrated energy source, or by chemically etching the dielectric layer. can do. The connection piece thus completed has the shape shown in FIG. 3, with pads being placed in the slot edge region adjacent to the edge of the slot, while
部品を作成するために使用されるステップの順序は、上述した順序から変えることができる。例えば、理解を容易にするために、外部導電層34および内部導電層30を処理するステップを上では順次記述したが、これらのステップは任意の順序で、または同時に実行することができる。例えば、フォトレジスト38および56(図2)の塗布後、内部および外部導電層の両方を同時にエッチングすることができる。また、導電層30は、最初に誘電体層と一体化された場合、個々の導電性特徴またはトレース58の形とすることができる。例えば、トレース58は、外部導電層の処理前または後に、誘電体層上に選択的に配設することによって形成することができる。外部導電層の処理前に、内部導電層30またはトレース58が内面24上に堆積することによって形成される場合、コネクタ32は同一堆積ステップで形成することができる。さらなる変形では、コネクタ30(図1)は最初に、内部導電層ではなく、外部導電層に形成することができる。この場合、外部導電層は内部導電層またはトレースの塗布前または後で処理することができる。また、誘電体層にスロットを形成するステップは、プロセスの他のステップの前または後に実行することができる。また、誘電体層22がより大きいシートまたはテープの一部である間に、様々なステップを実行することができ、かつ実行することが最も好ましい。図3に示すように、個々の接続部品は、そのようなシートまたはテープを切断することによって得ることができる。しかし、最も一般的には、半導体チップまたは他のデバイスが部品に取り付けられる後まで、接続部品はシートまたはテープの形のままである。
The order of the steps used to create the part can be varied from the order described above. For example, for ease of understanding, the steps of processing the outer
プロセス中間ユニット36(図2)を形成する他の方法を使用することができる。単なる例として、層22は、例えば圧縮成形金型または射出成形金型に内部導電層30、コネクタ32、および外部導電層34を係合し、誘電体層を適切に形成するように未硬化誘電体をコネクタの周囲に注入するなどによって、コネクタ32の周囲に鋳造または成形することができる。代替的に、誘電体は流動可能な材料として塗布することができ、重力の影響下で、または遠心分離装置もしくは同様の装置に加えられる遠心力の影響下で、コネクタの周囲の層を形成するように流動させることができる。
Other methods of forming the process intermediate unit 36 (FIG. 2) can be used. Merely by way of example,
図3の部品を用いて作られた、パッケージされた超小型電子素子68(図4)は、表面72を有する半導体チップまたは他の超小型電子素子70と、表面上に1列以上に配設されたコンタクト74とを組み込む。部品および半導体チップは、誘電体層の内面24がチップの表面方向を向いた状態で、部品の誘電体層22が表面上に載上するように、組み立てられる。チップ上のコンタクト74の列は、誘電体層のスロット66と整列される。ダイアタッチ層75は、チップの表面と誘電体層の内側面との間に設けられる。一般的に、このダイアタッチ層は誘電性接着剤を含む。場合によりダイアタッチ層は、試験および稼動中にチップに対する接続部品のポスト48および他の要素の移動を容易にするように、可撓層を含むことができる。
Packaged microelectronic elements 68 (FIG. 4) made using the components of FIG. 3 are arranged in one or more rows on a surface with a semiconductor chip or other
チップのコンタクト74は、スロット66を貫通して延びるワイヤボンド76によってパッド62に接続される。コンタクトがパッドにワイヤボンディングされた後、パッドおよびワイヤボンド上に誘電性封止材78が塗布され、一般的に、封止材がチップ上のコンタクト74を被覆しかつダイアタッチ材75にも接触するように、スロット66を充填する。オーバーモールドがチップの露出した縁を被覆し、かつ一部の用途では、追加の物理的保護をもたらすためにチップの上向きの後面をも被覆するように、追加オーバーモールド(図示せず)をチップの周囲に設けることができる。
望ましくは、封止材DEの底面すなわち外面26からの高さまたは突出距離は、ポストの高さまたは突出距離DPに等しいかそれより低い。また、ワイヤボンド76が封止材によって完全に被覆されるように、ワイヤボンド76の高さまたは突出距離はDPより低く、かつDEより低い。換言すると、パッド30bとポスト48との間の高さまたは突出距離の差は、パッドの上にあるワイヤボンド76の厚さおよびワイヤボンドの上にある封止材の厚さを収容するのに充分である。ワイヤボンディングおよび封止ステップは、従来の装置および手順を用いて実行することができる。特に、ワイヤボンディングステップは、誘電体層の外面すなわち底面26からアセンブリに接近するボンディングツールを用いて1回のボンディング操作で実行することができる。上述の通り、部品は一般的に、多数の部品を含むシートまたはテープの形で提供される。チップはこれらの部品に取り付けられ、ワイヤボンディングおよび封止手順は、接続部品がシートまたはテープの形である間に実行することが好ましい。手順が実行された後で、各々が1つ以上のチップを組み込んだ多数の個別ユニットが生じるように、シートまたはテープは一般的に切断される。
Desirably, the height or projecting distance from the bottom surface i.e. the exterior surface 26 of the sealing member D E is equal to or lower than the height or projecting distance D P of the post. Also, the height or protrusion distance of the
パッケージされたチップは、ポスト48をテストフィクスチャ(図示せず)と係合することによって検査することができる。場合によっては、ポスト30は、全てのポスト30とテストフィクスチャとの適切な係合を保障するために、検査手順中に垂直方向にチップ70に近づけたり遠ざけることができる。そのような移動は、誘電体層22およびトレース58を柔軟にすることにより、かつダイアタッチ層75に圧縮性を提供することによって促進することができる。加えて、ポスト、誘電体層、およびダイアタッチ層は、テストフィクスチャとの係合中にポストの移動および好ましくはポストの傾斜を促進するために、上述した同時係属出願第60/533,210号、第60/533,393号、および第60/533,437号に示すような特徴を設けることができる。検査作業は、テープの個々のユニットの切断の前または後、および封止材78の塗布の前または後に実行することができる。検査作業が封止材およびオーバーモールドを施す前に実行される場合、検査作業で検出される欠陥ワイヤボンド76は再加工することができる。
The packaged chip can be inspected by engaging the
パッケージされた超小型電子素子68は、図5に部分的に示される回路基板80のような回路パネルに取り付けることができる。ポスト48は、従来の表面実装技術を使用して、回路基板の頂面のコンタクトパッド82に結合することができる。好ましくは、はんだ84のような結合材の薄層のみが、ポストの先端とコンタクトパッドとの間に設けられる。誘電体層22から離隔するポストの端が結合材の塊内に係合されるように、多少の結合材をポスト(図示せず)に沿って上延させることもできる。従来の方法で、回路パネル80は、コンタクトパッド82を電子回路の他の要素と接続するトレース(図示せず)のような導電性要素を含む。封止材78は回路基板の頂面には無関係である。
The packaged microelectronic element 68 can be attached to a circuit panel, such as the circuit board 80 partially shown in FIG.
完成した回路で、ポスト48は望ましくは、チップのコンタクト74に対する回路基板上のコンタクトパッド82の移動が、例えば動作中の要素の熱膨張差および熱収縮、ならびに製造中、例えばはんだ接合プロセス中の収縮によって発生した場合に、それに適応するためにわずかに移動または傾斜することができる。ポストはまた、そのような移動に適応するために、わずかに屈曲してもよい。
In the completed circuit, the
図1〜5の図は、分かり易くするために簡略化されている。一般的に、部品はスロットの両側に2列以上のポストを含む。図6の底面図に示すように、誘電体層22は略矩形とすることができ、スロット66は長尺とすることができる。1列以上のパッド30bがスロットの縁に隣接してスロット縁部領域に設けられるが、誘電体層の他の領域には多数の列のポスト48が設けられる。パッド30bは、上述の通りトレース58によってポスト48に接続される。同じく図6にも示す通り、各パッドは1つ以上のポストに接続することができ、ポストは幾つかのトレースによって相互に接続することができる。分かり易くするために、ごく少数のトレース58だけが図7に示されている。上述の通り、誘電体層22は、グランドプレーンのような埋込み導電性特徴を持つことができる。さらに、トレース58と同じ作業で形成される導電性特徴は、グランドまたは電源プレーンとして働き、かつポストおよび/またはパッドの一部に接続することのできる、例えば、導電性プレーンのような他の導電性要素も含むことができる。
The diagrams of FIGS. 1-5 are simplified for clarity. Generally, the part includes more than one row of posts on either side of the slot. As shown in the bottom view of FIG. 6, the
スロットを誘電体要素の中心に設けることは必須ではない。このように、スロット66は誘電体要素の中心から偏位させることができる。また、単一の誘電体要素に2つ以上のスロットを設けることができる。さらなる変形では、スロットは、各々がチップ上の1つ以上のコンタクト74を包囲する、1組の離散開口に置換することもでき、ワイヤボンドはこれらの開口を貫通して延びることができる。
It is not essential to provide the slot in the center of the dielectric element. Thus, the slot 66 can be offset from the center of the dielectric element. Also, more than one slot can be provided in a single dielectric element. In a further variation, the slots can be replaced with a set of discrete openings, each surrounding one or
本発明のさらなる実施形態に係るパッケージされたチップ168(図7)は、誘電体層122、パッド130b、ポスト148、および上述したのと実質的に同じ方法で作製されるトレース158のような、上述した対応する特徴と同様の導電性特徴を有する接続部品を含む。しかし、この実施形態では、誘電体層は対向縁102および104を含み、パッド130bは、誘電体層の縁領域にこれらの縁に隣接して形成される。この実施形態でも、チップまたは他の超小型電子素子170は、その表面すなわちコンタクト支承面を下向きに誘電体要素の方向に向けて取り付けられる。チップは対向縁106および108を有し、チップ表面の縁領域は誘電体層の縁102および104を超えて外側に突出する。チップのコンタクト174は、例えば、各縁領域に1列以上のコンタクトを設けるなどによって、チップ表面のこれらの縁領域に配置される。ワイヤボンド176はコンタクト174から延び、誘電体要素の縁102および104の周囲に延びる。封止材178はワイヤボンドを被覆し、チップの縁領域および誘電体要素の縁領域を被覆する。さらなる変形では、封止材は、チップの縁に物理的保護をもたらすように、チップの縁をも被覆することができる。代替的に、チップの周囲にさらなるオーバーモールドを設けることができる。パッドおよびワイヤボンドを2つの対向縁のみに設けることは必須ではない。例えば、パッドおよびワイヤボンドは矩形の誘電体要素の4縁に設けることができ、チップはこれらの縁の全てを超えて延びる縁領域を有することができる。逆に、チップは誘電体要素の1つの縁のみを越えて延びることができ、パッドはその縁のみに設けることができる。また、パッドが誘電体要素の両方の外縁に、かつ誘電体要素の1つ以上のスロットの縁に沿って設けられるように、図7に例示する縁パッド法を、図6に示すスロット縁パッドと組み合わせることができる。
A packaged chip 168 (FIG. 7) according to a further embodiment of the invention includes a
上述した実施形態では、パッドは、誘電体要素の外面すなわち底面と略面一の露出面を有する。しかし、図8の部分断面図に示すように、パッドは、誘電体要素の外面226の上に後退した露出面254を持つことができる。この型のパッドは、エッチングステップがパッド位置の外部導電層を完全に除去するために必要な時間を超える時間持続されることを除いては、外部導電層を処理するために図2および3に関連して上述したのと同様のエッチングプロセスを用いて作製することができる。後退凹パッドは、パッドの高さとポストの高さとの間の差を増大し、したがってワイヤボンドおよび封止材の厚さのための空間距離を増大する。パッドの厚さはさらに低減することができ、実際、パッドの露出面がパッド位置で誘電体層の穴228を通して底面226に露出されるリード自体の表面255によって画定されるように、ゼロまで低減することができる。そのような構成は、たとえ厚さゼロのパッドでも、露出面255がワイヤボンディングのために誘電体層の底面226に充分に近づくように、例えば、薄い誘電体層を有する部品で使用することができる。
In the embodiment described above, the pad has an exposed surface that is substantially flush with the outer surface or bottom surface of the dielectric element. However, as shown in the partial cross-sectional view of FIG. 8, the pad may have an exposed
逆に、図9の部品は、外面326から下方に延びるパッド330bを含む。パッドおよび特にパッドの露出面354はしたがって、外面を越えて下方に突出する。ポスト348は、ポストのベース面352が誘電体層の外面から離れるように、外面326の下に突出する上部330aを含む。ここで再び、ワイヤボンドおよび封止材(図示せず)を受け入れることができるように、ポストの高さはパッドの高さを越える。この構成の部品は、外部導電層の部分を除去してポストを形成するために使用されるエッチング液によってコネクタが実質的に攻撃されないように、例えば、最初に誘電体層の厚さより大きい高さのコネクタを作成し、コネクタに耐エッチング性層を設けることによって作成することができる。
Conversely, the component of FIG. 9 includes a pad 330 b that extends downwardly from the
上述した実施形態では、層34(図2および3)のような外部導電層の厚さ全体がパッド位置44で除去される。しかし、これは必須ではない。外部導電層の厚さの一部は、外部導電層の一部分が各パッドの一部として残るように、パッド位置に適切に残すことができる。例えば、耐エッチング性材料のスポットは、外部導電層が特定の程度までエッチングされた後、パッド位置に塗布することができる。代替的に外部導電層は、銅または他のエッチングが容易な導電性材料の2つの層を含み、パッド位置でこれらの層の間に配設された金のような耐エッチング性材料のスポットを持つ複合層として設けることができる。この場合、エッチングプロセスは、それが層間の境界に達したときにパッド位置で停止される。 In the embodiment described above, the entire thickness of the outer conductive layer, such as layer 34 (FIGS. 2 and 3), is removed at pad location 44. However, this is not essential. A portion of the thickness of the outer conductive layer can be left in place at the pad location so that a portion of the outer conductive layer remains as part of each pad. For example, a spot of etch resistant material can be applied to the pad location after the outer conductive layer has been etched to a certain degree. Alternatively, the outer conductive layer includes two layers of copper or other easily etchable conductive material, and a spot of an etch resistant material such as gold disposed between these layers at the pad location. It can be provided as a composite layer. In this case, the etching process is stopped at the pad position when it reaches the boundary between the layers.
また、上述したプロセスで、ポストが外部導電層34(図1および2)の当初の厚さに等しい突出距離Dp(図3)を持つように、ポスト位置では外部導電層の厚さ全体が適切に残される。しかし、これは必須ではない。外部導電層の当初の厚さの一部分は処理中に除去してもよい。換言すると、ポスト位置では外部導電層の厚さを全く除去しなくても、あるいは一部を除去してもよく、かつパッド位置では外部導電層の厚さの一部または全部を除去することができる。しかし、ポストがパッドを超えて下方に突出し続けるように、前記外部導電層をパッド位置ではポスト位置より多く除去することが望ましい。 Also, in the process described above, the entire thickness of the external conductive layer is appropriate at the post position so that the post has a protruding distance Dp (FIG. 3) equal to the initial thickness of the external conductive layer 34 (FIGS. 1 and 2). Left behind. However, this is not essential. A portion of the initial thickness of the outer conductive layer may be removed during processing. In other words, the thickness of the external conductive layer may not be removed at all or may be removed at the post position, and part or all of the thickness of the external conductive layer may be removed at the pad position. it can. However, it is desirable to remove more of the outer conductive layer at the pad position than at the post position so that the post continues to protrude downward beyond the pad.
上述した議論では、ポストは略切頭円錐形要素として理想化されている。しかし、ポストがこの形状を持つことは必須ではない。図10に示すように、かつ上述した米国特許第6,177,636号に詳述されているように、ポストは、フォトレジストまたはニッケル、金等のような耐食金属とすることのできる耐エッチング性材料を金属板またはシートの表面404に塗布することによって形成することができる。耐エッチング性材料の塗布後、エッチング液がこの表面に、一般的に表面404に垂直に向けられた噴射の形で塗布される。板またはシートの金属をエッチングして、図11に破線で示す構成を有するポスト448を形成することができる。この構成では、ポスト448の下部450は「冷却塔」の形状を有する。各々のそのような下部は、上部430a、ベースから離隔した先端433、およびベースと先端との間の中間部435に接続された、ベース452を有する。ポストがベースから中間部への方向に内向きにテーパし、かつ中間部から先端に向かって外向きにテーパするように、中間部435は先端部433より狭く、かつベース431より狭い。耐エッチング性材料のスポット402が丸い場合、ポストは一般的に、表面404に垂直および残部428の表面に垂直に延びる軸437を中心とする回転体の形状を有する。耐エッチング性材料402が最終製品に望ましくないフォトレジストまたは他の材料である場合、さらなる処理の前に耐エッチング性材料を除去することができる。代替的に、耐エッチング性材料がニッケルまたは金のような耐食金属である場合、それは適切に残すことができる。
In the discussion above, the post is idealized as a generally frustoconical element. However, it is not essential for the post to have this shape. As shown in FIG. 10 and as detailed in the above-mentioned US Pat. No. 6,177,636, the post may be an etch resistant that may be a photoresist or a corrosion resistant metal such as nickel, gold, etc. It can be formed by applying a functional material to the
本発明のさらなる実施形態は、長尺ポスト548(図12)を提供する。ポスト形成プロセスの1段階で、第1組のポスト部分550(図11)が、誘電体要素の表面のような表面526から突出する。ポスト部分550は任意のプロセスによって形成することができるが、上述したプロセスによって形成することが望ましい。部分550の形成後、金属または他の導電層502がポスト部分550の先端533の上に塗布される。層502は、層の材料をポスト部分550から除去するが、ポスト部分550の上にある層の厚さの少なくとも一部分を残し、それによってポスト部分550と整列する追加ポスト部分504(図12)を形成するように、選択的に処理される。層502に施される処理は、ポスト部分550と整列した耐エッチング性材料506のスポットを使用する、上述エッチングプロセスを含むことができる。層502をエッチングする前に、誘電性封止材508のような保護層を塗布してポスト部分550を被覆することができる。代替的にまたは追加的に、層502をエッチングする前に、ポスト部分550をニッケルまたは金のような耐エッチング性導電性材料でメッキまたは他の方法で被覆することができる。
A further embodiment of the present invention provides an elongated post 548 (FIG. 12). In one stage of the post forming process, a first set of post portions 550 (FIG. 11) protrudes from a
連続ポスト部分を形成するプロセスは、部分504の下に追加部分を形成するために繰り返すことができる。本質的に任意の長さのポストを形成することができる。長いポストは、ポスト先端の可撓性および移動性を増大する。図11および12の層508のように、1つ以上の誘電性封止材層がすでに形成されたポスト部分の周囲に残される場合、封止材は、ポストの湾曲を実質的に制限しないように、可撓性であることが望ましい。他の実施形態では、部品を使用する前に、封止材は取り外される。ポストは誘電体基板522および上述したものと同様のトレース528と共に図示されているが、このプロセスを使用して、本質的にいかなる構造用のポストでも作製することができる。
The process of forming continuous post portions can be repeated to form additional portions under
上述した接続部品は、回路基板に表面実装されるというよりむしろ、ソケットに嵌合されるアセンブリに利用することができる。例えば、上述したパッケージされた半導体チップは、各々のポストがソケットの嵌合穴内に延び、ソケットの接点と電気的に接触するように、ソケットに取り付けることができる。特定の適切なソケットは米国特許第5,802,699号、第5,980,270号、および第5,615,824号の実施形態に記載されており、それらの開示を参照により本明細書に組み込む。さらなる代替例では、ソケット構成を一時的テストフィクスチャとして使用することができ、検査後に、アセンブリを回路基板にはんだ接合するかまたは他の方法で接合することができる。さらに別の構成では、部品はスタックアセンブリの要素として使用することができる。例えば図13に示すアセンブリは、各々のそのようなパッケージされた超小型電子素子がマルチユニットスタックアセンブリ内の単一ユニットとして働くように、相互に積み重ねられた、各々が図4のパッケージされた素子68と同様である、幾つかのパッケージされた超小型電子素子668a、668b、および668cを含む。各ユニットは、チップ670を超えて突出し誘電体要素の上面すなわち内面624に露出する、トレース658の部分のような、上向きの導電性要素を有する。ポストが様々なユニット間の垂直方向の相互接続要素として働くように、ユニット668cの上向きの導電性要素は、スタックにおける次に高いユニット668bのポスト648に接続される一方、ユニット668bの上向きの導電性要素は、ユニット668aのポスト648に接続される。スタックパッケージの他の特徴は、例えば米国特許公開公報第20030107118A1号および第20040031972A1号に記載されており、それらの開示を参照により本明細書に組み込む。
The above-described connecting component can be used for an assembly fitted in a socket, rather than being surface-mounted on a circuit board. For example, the packaged semiconductor chip described above can be attached to the socket such that each post extends into the socket's mating hole and makes electrical contact with the socket's contacts. Certain suitable sockets are described in the embodiments of US Pat. Nos. 5,802,699, 5,980,270, and 5,615,824, the disclosures of which are hereby incorporated herein by reference. Incorporate into. In a further alternative, the socket configuration can be used as a temporary test fixture and the assembly can be soldered or otherwise joined to the circuit board after inspection. In yet another configuration, the part can be used as an element of a stack assembly. For example, the assembly shown in FIG. 13 is stacked on each other so that each such packaged microelectronic element acts as a single unit in a multi-unit stack assembly, each of the packaged elements of FIG. 68 includes several packaged microelectronic elements 668a, 668b, and 668c that are similar to 68. Each unit has an upwardly conductive element, such as a portion of trace 658 that protrudes beyond
ポストおよびパッド以外の特徴は、本明細書で論じたプロセスを用いて作成することができる。例えば、熱伝導性要素は、上述の通りエッチングまたは他の処理ステップ中に、外部導電層の厚さの一部または全部を残すことによって提供することができる。そのような熱伝導性要素は、ポストの高さに等しい高さを持つことができ、個々のポストの断面積より大きい断面積を持つことができる。熱伝導性要素の使用は、「MICROELECTRONIC PACKAGES AND METHODS THEREFOR」と称し、Belgacem Habaが発明者として指定された、2004年6月25日出願の同時係属米国特許仮出願第60/583,066号に詳述されており、その開示を参照により本明細書に組み込む。 Features other than posts and pads can be created using the processes discussed herein. For example, the thermally conductive element can be provided by leaving some or all of the thickness of the outer conductive layer during etching or other processing steps as described above. Such a thermally conductive element can have a height equal to the height of the post and can have a cross-sectional area that is greater than the cross-sectional area of the individual posts. The use of a thermally conductive element is referred to as “MICROELECTRONIC PACKAGES AND METHODS THEREFOR” in copending US Provisional Application No. 60 / 583,066 filed on June 25, 2004, in which Belgacem Haba was designated as inventor. Which has been described in detail, the disclosure of which is incorporated herein by reference.
上述したアセンブリは、上述した単層の導電性トレースを持つ、比較的単純な部品を含む。しかし、2層以上のトレースを使用することができ、導電性プレーンのような他の導電性特徴を含めることができる。例えば、図14に示すように、多数のトレース層を持つ部品に、追加トレース704を有する追加誘電体層702、およびそのような追加誘電体層を貫通して第1誘電体層722上のトレース758のような導電性特徴まで延びる追加コネクタ706を形成することができる。追加誘電体層702は、第1誘電体層上にトレース758を形成した後に、第1誘電体層に積層することが望ましい。これは、ポスト748の形成の前または後、およびポストを形成するために使用される外部導電層を第1誘電体層に積層する前または後に、行なうことができる。上述した実施形態では、トレース58(図3〜5)のようなトレースは、誘電体層の表面に沿って延びる。しかし、これは必須ではない。トレースまたは他の導電性特徴は、誘電体層内に配設することができる。例えば図14では、トレース758は、層702および722を組み込んだ複合誘電体層内に延在する。この開示で使用する場合、導電性要素が誘電体要素または層「上」にあると言うときに、導電性要素は誘電体の表面に配設する必要は無く、代わりに誘電体内に配設することができる。つまり、語「上」とは、誘電体の表面における配置を暗示するものではない。
The assembly described above includes relatively simple parts with the single layer conductive traces described above. However, two or more layers of traces can be used and other conductive features such as conductive planes can be included. For example, as shown in FIG. 14, a component having multiple trace layers may include an additional dielectric layer 702 having
上述した実施形態では、チップまたは他の超小型電子素子は、コンタクト支承面が誘電体要素に対面するフェースダウン配向に配設される。しかし、本発明に従って作成された接続部品は、超小型電子素子をフェースアップ配向に取り付けるように使用することができる。例えば、図15に示すように、パッケージされた超小型電子素子は、表面872上にコンタクト874を有するチップ870を含む。表面872は、誘電体要素およびトレースとは反対の上方向を向く。ワイヤボンド876はコンタクト874からトレース858まで下向きに延び、次にトレースは上述の通りポスト848に接続される。この実施形態では、パッドを誘電体層の外面すなわち下向きの面に露出させる必要は無い。接続部品を作成するプロセスは、図2および3に関連して上述したのとは異なりパッド位置にコネクタが設けられないことを除いては、上述したのと実質的に同じ方法で実行することができる。さらなる変形では(図16)、チップ871は下向きの面にコンタクト873を有するが、コンタクトは多量のはんだまたは他の結合材875によってリードに接続され、一般的に「フリップチップ」実装と呼ばれる。この実施形態でも、パッドの露出は必須ではない。
In the embodiments described above, the chip or other microelectronic element is arranged in a face-down orientation with the contact bearing surface facing the dielectric element. However, connection components made in accordance with the present invention can be used to attach microelectronic elements in a face-up orientation. For example, as shown in FIG. 15, the packaged microelectronic device includes a
さらなる変形では(図17)、内部導電層から形成されたトレース958は、トレースと一体的に形成されたリード部分959を含む。最初に形成されたときにこれらのリード部分は、フェースダウン配向に配設されたチップ970のような超小型電子素子のコンタクト974にそれらを結合することができるように、誘電体要素のスロット966を越えて部分的にまたは完全に突出する。さらなる変形では、図7に示すコンタクト174のようなチップの突縁上のコンタクトにリード部分を結合することができるように、リード部分は誘電体要素の1つ以上の縁を越えて突出することができる。
In a further variation (FIG. 17), the trace 958 formed from the inner conductive layer includes a
さらに別の変形(図18)では、接続部品は、誘電体要素1022の底面または外面1026に露出するポスト1048およびパッド1030の両方を有する。図1〜5に関連して上述した実施形態では、ポスト1048はパッドを超えて下方に突出する。チップ1070のような超小型電子素子は誘電体要素の下に取り付けられ、はんだ要素1002または他の接合技術によってパッド1030に接続される。この超小型電子素子は、パッドによってトレース1058に接続される。さらなる超小型電子素子1071は場合により誘電体要素より上に設けられ、はんだ要素1004を使用するフリップチップボンディングによってトレース1058に接続される。トレースの構成に応じて、トレースはチップ1070および1071のいずれか一方または両方をポスト1048に接続することができ、かつチップを相互に接続することができる。この実施形態では、パッドおよびポストの間の高さの差が、底部チップ1070を取り付けるための空間を提供する。底部チップはポストの先端より下に突出せず、したがってポストと回路パネルとの間の接続を妨害しない。他の実施形態では、誘電体要素上のパッドの一部は、誘電体要素より上に配設されたチップまたは他の要素に、ワイヤボンディングプロセスなどによって接続を行なうために使用することができる一方、他のパッドは誘電体要素より下に配設されたチップに接続することができる。
In yet another variation (FIG. 18), the connecting component has both
請求の範囲によって定義される本発明から逸脱することなく、上述した特徴のこれらおよび他の変形および組合せを利用することができ、好ましい実施形態の上記記述は、請求の範囲によって定義される本発明の制限ではなく、説明と受け止めるべきである。 These and other variations and combinations of the features set forth above may be utilized without departing from the invention as defined by the claims, and the above description of preferred embodiments will be described in terms of the invention as defined by the claims. It should be taken as an explanation, not as a limitation.
Claims (31)
(b)前記外側面とは離隔して前記誘電体層上に延びる導電性トレースと、
(c)前記トレースから前記誘電体層を貫通し、前記誘電体層の前記外側面を超えて下向きに突出する導電性ポストと、
(d)前記誘電体層の前記外側面に露出した導電性パッドであって、前記パッドの少なくとも一部が前記トレースの少なくとも一部によって前記ポストの少なくとも一部に電気的に接続される導電性パッドと
を含む、超小型電子素子を取り付けるための接続部品。 (A) a dielectric layer having an upward inner surface and a downward outer surface;
(B) conductive traces extending on the dielectric layer spaced from the outer surface;
(C) a conductive post penetrating the dielectric layer from the trace and projecting downward beyond the outer surface of the dielectric layer;
(D) a conductive pad exposed on the outer surface of the dielectric layer, wherein at least a portion of the pad is electrically connected to at least a portion of the post by at least a portion of the trace; Connection parts for mounting microelectronic elements, including pads.
(b)前記第1ポスト部分から前記層の一部分を除去し、かつ前記第1ポスト部分と整列する前記層の部分を残し、それによって前記第1ポスト部分と整列する第2ポスト部分を形成するように、前記導電層を処理するステップと
を含む、構造から突出する長尺ポストを形成する方法。 (A) applying a conductive layer on the tip of the first post portion protruding from the structure;
(B) removing a portion of the layer from the first post portion and leaving a portion of the layer aligned with the first post portion, thereby forming a second post portion aligned with the first post portion; A method of forming an elongated post protruding from the structure, comprising: treating the conductive layer.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US58310904P | 2004-06-25 | 2004-06-25 | |
US60/583,109 | 2004-06-25 | ||
PCT/US2005/022753 WO2006004672A1 (en) | 2004-06-25 | 2005-06-24 | Components with posts and pads |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008504696A true JP2008504696A (en) | 2008-02-14 |
JP5329083B2 JP5329083B2 (en) | 2013-10-30 |
Family
ID=34980000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007518347A Active JP5329083B2 (en) | 2004-06-25 | 2005-06-24 | Parts with posts and pads |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5329083B2 (en) |
WO (1) | WO2006004672A1 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8641913B2 (en) | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
US7709968B2 (en) | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
TWI483944B (en) | 2004-03-30 | 2015-05-11 | Euro Celtique Sa | Oxycodone hydrochloride composition,pharmaceutical dosage form,sustained release oral dosage form,and pharmaceutically acceptable package having less than 25 ppm 14-hydroxycodeinone |
WO2009045371A2 (en) | 2007-09-28 | 2009-04-09 | Tessera, Inc. | Flip chip interconnection with double post |
US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
TW202414634A (en) | 2016-10-27 | 2024-04-01 | 美商艾德亞半導體科技有限責任公司 | Structures and methods for low temperature bonding |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197576A (en) * | 1997-09-22 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2000277649A (en) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Works Ltd | Semiconductor and manufacture of the same |
JP2001244365A (en) * | 2000-02-28 | 2001-09-07 | Hitachi Chem Co Ltd | Wiring board, semiconductor device and method of manufacturing wiring board |
JP2002124548A (en) * | 2000-10-17 | 2002-04-26 | Hitachi Cable Ltd | Tape carrier and semiconductor device using the tape carrier |
JP2002313996A (en) * | 2001-04-18 | 2002-10-25 | Toshiba Chem Corp | Substrate for semiconductor package, and its manufacturing method |
JP2003007768A (en) * | 2001-06-25 | 2003-01-10 | Sumitomo Metal Mining Co Ltd | Interlayer connection material, and manufacturing method and using method therefor |
JP2006073825A (en) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | Semiconductor device and packaging method thereof |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6177636B1 (en) * | 1994-12-29 | 2001-01-23 | Tessera, Inc. | Connection components with posts |
JPH11163022A (en) * | 1997-11-28 | 1999-06-18 | Sony Corp | Semiconductor and manufacture of the same and electronic equipment |
US6052287A (en) * | 1997-12-09 | 2000-04-18 | Sandia Corporation | Silicon ball grid array chip carrier |
US5973391A (en) * | 1997-12-11 | 1999-10-26 | Read-Rite Corporation | Interposer with embedded circuitry and method for using the same to package microelectronic units |
US6515355B1 (en) * | 1998-09-02 | 2003-02-04 | Micron Technology, Inc. | Passivation layer for packaged integrated circuits |
US6362525B1 (en) * | 1999-11-09 | 2002-03-26 | Cypress Semiconductor Corp. | Circuit structure including a passive element formed within a grid array substrate and method for making the same |
-
2005
- 2005-06-24 JP JP2007518347A patent/JP5329083B2/en active Active
- 2005-06-24 WO PCT/US2005/022753 patent/WO2006004672A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197576A (en) * | 1997-09-22 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Semiconductor device |
JP2000277649A (en) * | 1999-03-26 | 2000-10-06 | Matsushita Electric Works Ltd | Semiconductor and manufacture of the same |
JP2001244365A (en) * | 2000-02-28 | 2001-09-07 | Hitachi Chem Co Ltd | Wiring board, semiconductor device and method of manufacturing wiring board |
JP2002124548A (en) * | 2000-10-17 | 2002-04-26 | Hitachi Cable Ltd | Tape carrier and semiconductor device using the tape carrier |
JP2002313996A (en) * | 2001-04-18 | 2002-10-25 | Toshiba Chem Corp | Substrate for semiconductor package, and its manufacturing method |
JP2003007768A (en) * | 2001-06-25 | 2003-01-10 | Sumitomo Metal Mining Co Ltd | Interlayer connection material, and manufacturing method and using method therefor |
JP2006073825A (en) * | 2004-09-02 | 2006-03-16 | Toshiba Corp | Semiconductor device and packaging method thereof |
Also Published As
Publication number | Publication date |
---|---|
WO2006004672A1 (en) | 2006-01-12 |
JP5329083B2 (en) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5329083B2 (en) | Parts with posts and pads | |
US8604348B2 (en) | Method of making a connection component with posts and pads | |
JP5422720B2 (en) | Edge connected wafer level laminate | |
US8344492B2 (en) | Semiconductor device and method of manufacturing the same, and electronic apparatus | |
KR101967322B1 (en) | No flow underfill | |
JP5572288B2 (en) | Ultra-small electronic component package and method therefor | |
EP2596529B1 (en) | Stackable molded microelectronic packages and manufacturing method thereof | |
KR101075241B1 (en) | Microelectronic package with terminals on dielectric mass | |
US7816251B2 (en) | Formation of circuitry with modification of feature height | |
KR100918745B1 (en) | A semiconductor device and method of manufacturing the same | |
TWI527175B (en) | Etch-back type semiconductor package, substrate and manufacturing method thereof | |
TWI460845B (en) | Stackable molded microelectronic packages with area array unit connectors | |
US20020006718A1 (en) | Compliant semiconductor chip package with fan-out leads and method of making same | |
TW201131696A (en) | Integrated circuit packaging system with stacking interconnect and method of manufacture thereof | |
JP2003522401A (en) | Stacked integrated circuit package | |
KR20100050457A (en) | Multilayer wiring element having pin interface | |
WO2001026147A1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
WO2002069401A1 (en) | Semiconductor device, its manufacturing method, and electronic apparatus | |
JP2000138313A (en) | Semiconductor device and its manufacture | |
KR102061342B1 (en) | Package of electronic device with strengthened bump interconnection and method for manufacturing the same | |
US8508036B2 (en) | Ultra-thin near-hermetic package based on rainier | |
JP4447143B2 (en) | Semiconductor device and manufacturing method thereof | |
US6939735B2 (en) | Microelectronic assembly formation with releasable leads | |
TW201603665A (en) | Printed circuit board, method for manufacturing the same and package on package having the same | |
JP2001068740A (en) | Method for interconnecting electronic devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110428 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110511 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110530 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110701 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121102 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130130 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130301 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130308 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130402 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5329083 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |