JP2008310075A

JP2008310075A - Image display device

Info

Publication number: JP2008310075A
Application number: JP2007158253A
Authority: JP
Inventors: Shinya Ono; 晋也小野
Original assignee: Panasonic Corp
Current assignee: Panasonic Corp
Priority date: 2007-06-15
Filing date: 2007-06-15
Publication date: 2008-12-25

Abstract

<P>PROBLEM TO BE SOLVED: To constitute a pixel circuit by using only an N channel type transistor, the pixel circuit having a current light emitting element connected to the source of a driver transistor. <P>SOLUTION: An image display device has an array of a plurality of pixel circuits 10 each of which has: a current light emitting element D1; the driver transistor Q1 supplying a current to the current light emitting element D1; a holding capacitor C1 holding a voltage determining the amount of the current that the driver transistor Q1 supplies; and a write switch Q2 writing a voltage corresponding to an image signal to the holding capacitor C1, wherein transistors constituting each of the pixel circuits 10 are N channel type transistors and each of the pixel circuits 10 has an enable switch Q4 connected between the source of the driver transistor Q1 and the anode of the current light emitting element D1 and also has an auxiliary capacitor C2 connected between the source of the driver transistor Q1 and a predetermined power line 26. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、電流発光素子を用いたアクティブマトリクス型の表示装置に関するものである。 The present invention relates to an active matrix display device using a current light emitting element.

自ら発光する有機エレクトロルミネッセンス（ＥＬ）素子を多数配列した有機ＥＬ表示装置は、バックライトが不要で視野角にも制限がないため、次世代の画像表示装置として期待されている。 An organic EL display device in which a large number of organic electroluminescence (EL) elements that emit light by themselves is arranged is expected as a next-generation image display device because a backlight is not required and the viewing angle is not limited.

有機ＥＬ素子は、流す電流量によって輝度を制御する電流発光素子であり、有機ＥＬ素子を駆動する方式としては、単純マトリクス方式とアクティブマトリクス方式とがある。前者は画素回路が単純であるものの大型かつ高精細のディスプレイの実現が困難である。このため、近年は、電流発光素子を駆動するドライバトランジスタを有機ＥＬ素子毎に備えた画素回路を配列したアクティブマトリクス型の有機ＥＬ表示装置の開発が盛んに行われている。 The organic EL element is a current light-emitting element that controls luminance by the amount of current that flows, and there are a simple matrix method and an active matrix method as a method for driving the organic EL element. Although the former has a simple pixel circuit, it is difficult to realize a large and high-definition display. Therefore, in recent years, active matrix type organic EL display devices in which pixel circuits each having a driver transistor for driving a current light emitting element are arranged for each organic EL element have been actively developed.

ドライバトランジスタおよびその周辺回路は、一般に薄膜トランジスタを用いて形成されるが、薄膜トランジスタにはポリシリコンを用いたものとアモルファスシリコンを用いたものとがある。アモルファスシリコン薄膜トランジスタは移動度が小さくしきい値電圧の経時変化が大きいという弱点があるものの、移動度電圧の均一性がよく、大型化が容易かつ安価であるために大型の有機ＥＬ表示装置に適している。また、アモルファスシリコン薄膜トランジスタの弱点であるしきい値電圧の経時変化を画素回路の工夫により克服する方法についても検討されている。例えば特許文献１には、薄膜トランジスタのしきい値電圧が変化した場合であっても、発光素子に流す電流量はしきい値電圧の影響を受けず、安定した画像表示が可能な画素回路を備えた有機ＥＬ表示装置が開示されている。
特表２００２−５１４３２０号公報 The driver transistor and its peripheral circuit are generally formed using a thin film transistor, and there are a thin film transistor using polysilicon and a thin film transistor using amorphous silicon. Amorphous silicon thin-film transistors have weaknesses such as low mobility and large change in threshold voltage over time, but they are suitable for large organic EL display devices because they have good uniformity of mobility voltage and are easy and inexpensive to enlarge. ing. In addition, a method for overcoming the change with time of the threshold voltage, which is a weak point of the amorphous silicon thin film transistor, by devising the pixel circuit has been studied. For example, Patent Document 1 includes a pixel circuit that can display a stable image without affecting the amount of current flowing through a light-emitting element even when the threshold voltage of a thin film transistor changes. An organic EL display device is disclosed.
Special table 2002-514320 gazette

しかしながら、特許文献１に記載の画素回路はＰチャンネル型トランジスタを用いて構成されている。一方、大型の画像表示装置用のアモルファスシリコン薄膜トランジスタとしては、Ｎチャンネル型トランジスタのみが実用化されていることから、Ｎチャンネル型トランジスタのみを用いた画像回路を構成することが必要である。さらに、有機ＥＬ素子を容易に製造するために、ドライバトランジスタのソースに有機ＥＬ素子のアノードを接続し、各画像回路の有機ＥＬ素子のカソードを共通電極に接続できる回路構成が望ましい。さらには、有機ＥＬの発光時に流れる電流と電源線の電気抵抗による電圧降下から発生する発光輝度の不均一を抑制するために、ソース接地動作の画素補償回路が求められている。 However, the pixel circuit described in Patent Document 1 is configured using a P-channel transistor. On the other hand, as an amorphous silicon thin film transistor for a large-sized image display device, only an N-channel transistor has been put into practical use. Therefore, it is necessary to configure an image circuit using only the N-channel transistor. Further, in order to easily manufacture the organic EL element, a circuit configuration in which the anode of the organic EL element is connected to the source of the driver transistor and the cathode of the organic EL element of each image circuit is connected to the common electrode is desirable. Furthermore, a pixel compensation circuit for a source grounding operation is required in order to suppress unevenness in light emission luminance caused by a voltage drop due to a current flowing during light emission of an organic EL and an electric resistance of a power supply line.

本発明は、上記課題に鑑みてなされたものであり、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することを目的とする。 SUMMARY An advantage of some aspects of the invention is that it provides an image display device in which a pixel circuit in which a current light emitting element is connected to a source of a driver transistor is configured using only an N-channel transistor. .

上記目的を達成するために、本発明は、電流発光素子と、電流発光素子に電流を流すドライバトランジスタと、ドライバトランジスタの流す電流量を決める電圧を保持する保持コンデンサと、画像信号に応じた電圧を保持コンデンサに書込む書込みスイッチとを有する画素回路を複数配列した画像表示装置であって、画素回路のそれぞれを構成するトランジスタはＮチャンネル型トランジスタであり、画素回路のそれぞれは、電流発光素子に電流を流す電流経路に挿入されたイネーブルスイッチと、保持コンデンサの端子のうち書込みスイッチが接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサとをさらに備え、ドライバトランジスタのソースと電流発光素子のアノードとの間にイネーブルスイッチを接続し、ドライバトランジスタのソースと所定の電源線との間に補助コンデンサを接続したことを特徴とする。この構成により、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することができる。 In order to achieve the above object, the present invention provides a current light emitting element, a driver transistor that causes a current to flow through the current light emitting element, a holding capacitor that holds a voltage that determines the amount of current that the driver transistor passes, and a voltage that corresponds to an image signal. Is an image display device in which a plurality of pixel circuits each having a write switch for writing to a holding capacitor are arranged, the transistors constituting each of the pixel circuits are N-channel transistors, and each of the pixel circuits is connected to a current light emitting element. An enable switch inserted in a current path through which a current flows; and an auxiliary capacitor that suppresses voltage fluctuation of a terminal of the holding capacitor opposite to the terminal to which the write switch is connected. Connect an enable switch between the anode of the light emitting element and the driver switch. Characterized in that connected to the auxiliary capacitor between the source and the predetermined power supply line of Njisuta. With this configuration, it is possible to provide an image display device in which a pixel circuit in which a current light emitting element is connected to the source of a driver transistor is configured using only N-channel transistors.

また本発明の画像表示装置の画素回路のそれぞれは、ドライバトランジスタのゲートと保持コンデンサの一方の端子との間に接続された分離スイッチと、ドライバトランジスタのゲートとドライバトランジスタのドレインとの間に接続されたゲート・ドレイン接続スイッチを備えた構成が望ましい。 Each of the pixel circuits of the image display device according to the present invention includes a separation switch connected between the gate of the driver transistor and one terminal of the holding capacitor, and a connection between the gate of the driver transistor and the drain of the driver transistor. A configuration having a gate-drain connection switch provided is desirable.

本発明によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路をＮチャンネル型トランジスタのみを用いて構成した画像表示装置を提供することが可能となる。 According to the present invention, it is possible to provide an image display device in which a pixel circuit in which a current light emitting element is connected to the source of a driver transistor is configured using only an N-channel transistor.

以下、本発明の実施の形態におけるアクティブマトリクス型の画像表示装置について、図面を用いて説明する。なおここでは画像表示装置として、薄膜トランジスタを用いて有機ＥＬ素子を発光させるアクティブマトリクス型の有機ＥＬ表示装置について説明するが、本発明は、流す電流量によって輝度を制御する発光素子を用いたアクティブマトリクス型の画像表示装置全般に適用可能である。 Hereinafter, an active matrix image display device according to an embodiment of the present invention will be described with reference to the drawings. Note that an active matrix type organic EL display device that emits light from an organic EL element using a thin film transistor will be described here as an image display device. However, the present invention relates to an active matrix that uses a light emitting element that controls luminance according to the amount of current that flows. Applicable to all types of image display devices.

（実施の形態）
図１は、本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図である。本実施の形態における有機ＥＬ表示装置はマトリクス状に複数配列された多数の画素回路１０と、画素回路１０に走査信号Ｓｃｎ、リセット信号Ｒｓｔ、イネーブル信号Ｅｎｂｌ、マージ信号Ｍｒｇのそれぞれを供給する走査線駆動回路１１と、画素回路１０に画像信号に対応したデータ信号Ｄａｔａを供給するデータ線駆動回路１２と、画素回路１０に電力を供給する電源線駆動回路１４とを備えている。本実施の形態においては、画素回路１０がｎ行ｍ列のマトリクス状に配列されているものとして説明する。 (Embodiment)
FIG. 1 is a schematic diagram showing a configuration of an organic EL display device according to an embodiment of the present invention. The organic EL display device according to the present embodiment includes a large number of pixel circuits 10 arranged in a matrix, and scanning lines that supply the pixel circuit 10 with a scanning signal Scn, a reset signal Rst, an enable signal Enbl, and a merge signal Mrg. A drive circuit 11, a data line drive circuit 12 that supplies a data signal Data corresponding to an image signal to the pixel circuit 10, and a power supply line drive circuit 14 that supplies power to the pixel circuit 10 are provided. In the present embodiment, description will be made assuming that the pixel circuits 10 are arranged in a matrix of n rows and m columns.

走査線駆動回路１１は、図１において行方向に配列された画素回路１０に共通に接続された走査線４１にそれぞれ独立に走査信号Ｓｃｎを供給し、同じく行方向に配列された画素回路１０に共通に接続されたリセット線４２にそれぞれ独立にリセット信号Ｒｓｔを供給し、同じく行方向に配列された画素回路１０に共通に接続されたイネーブル線４３にそれぞれ独立にイネーブル信号Ｅｎｂｌを供給し、同じく行方向に配列された画素回路１０に共通に接続されたマージ線４４にそれぞれ独立にマージ信号Ｍｒｇを供給する。またデータ線駆動回路１２は、図１において列方向に配列された画素回路１０に共通に接続されたデータ線２０にそれぞれ独立にデータ信号Ｄａｔａを供給する。本実施の形態においては、走査線４１、リセット線４２、イネーブル線４３、マージ線４４の数はそれぞれｎ本、データ線２０の数はｍ本である。 The scanning line driving circuit 11 supplies the scanning signal Scn independently to the scanning lines 41 commonly connected to the pixel circuits 10 arranged in the row direction in FIG. 1, and also to the pixel circuits 10 arranged in the row direction. A reset signal Rst is independently supplied to the commonly connected reset line 42, and an enable signal Enbl is supplied to each of the enable lines 43 commonly connected to the pixel circuits 10 arranged in the row direction. A merge signal Mrg is supplied independently to each merge line 44 commonly connected to the pixel circuits 10 arranged in the row direction. Further, the data line driving circuit 12 supplies the data signals Data independently to the data lines 20 commonly connected to the pixel circuits 10 arranged in the column direction in FIG. In the present embodiment, the number of scanning lines 41, reset lines 42, enable lines 43, and merge lines 44 is n, and the number of data lines 20 is m.

電源線駆動回路１４は、すべての画素回路１０に共通に接続された高電圧側電源線２４と低電圧側電源線２５に電力を供給する。また、所定の電源線としてすべての画素回路１０に共通に接続された参照電圧線２６に参照電圧を供給する。 The power supply line drive circuit 14 supplies power to the high voltage side power supply line 24 and the low voltage side power supply line 25 that are commonly connected to all the pixel circuits 10. Further, a reference voltage is supplied to a reference voltage line 26 commonly connected to all the pixel circuits 10 as a predetermined power supply line.

図２は、本発明の実施の形態における画素回路１０の回路図である。本実施の形態における画素回路１０は、電流発光素子である有機ＥＬ素子Ｄ１と、有機ＥＬ素子Ｄ１に電流を流すドライバトランジスタＱ１と、ドライバトランジスタＱ１の流す電流量を決める電圧を保持する保持コンデンサＣ１と、画像信号に応じた電圧を保持コンデンサＣ１に書込むための書込みスイッチであるトランジスタＱ２と、ドライバトランジスタＱ１のゲートとドレインとの間に接続されたゲート・ドレイン接続スイッチであるトランジスタＱ３と、有機ＥＬ素子Ｄ１に電流を流す電流経路に挿入されたイネーブルスイッチであるトランジスタＱ４と、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出するときや保持コンデンサＣ１に電圧を書込むときに保持コンデンサＣ１とドライバトランジスタＱ１のゲートとを切り離すための分離スイッチであるトランジスタＱ５とを備えている。また、本実施の形態における画素回路１０は、保持コンデンサＣ１の端子のうちトランジスタＱ２が接続された端子の反対側の端子の電圧変動を抑制する補助コンデンサＣ２をさらに備えている。この補助コンデンサＣ２は、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈにデータ電圧Ｖｄａｔａを重畳するために用いられる。ここで、画素回路１０を構成するドライバトランジスタＱ１、トランジスタＱ２〜Ｑ５はすべてＮチャンネル薄膜トランジスタである。 FIG. 2 is a circuit diagram of the pixel circuit 10 in the embodiment of the present invention. The pixel circuit 10 according to the present embodiment includes an organic EL element D1 that is a current light emitting element, a driver transistor Q1 that passes current through the organic EL element D1, and a holding capacitor C1 that holds a voltage that determines the amount of current flowing through the driver transistor Q1. A transistor Q2 that is a write switch for writing a voltage corresponding to the image signal to the holding capacitor C1, a transistor Q3 that is a gate-drain connection switch connected between the gate and drain of the driver transistor Q1, A transistor Q4 which is an enable switch inserted in a current path for passing a current to the organic EL element D1, and a holding capacitor C1 when detecting the threshold voltage Vth of the driver transistor Q1 or writing a voltage to the holding capacitor C1 Turn off the gate of driver transistor Q1 And a transistor Q5 which is separation switch for separating. In addition, the pixel circuit 10 according to the present embodiment further includes an auxiliary capacitor C2 that suppresses voltage fluctuation at a terminal opposite to the terminal to which the transistor Q2 is connected among the terminals of the holding capacitor C1. The auxiliary capacitor C2 is used to superimpose the data voltage Vdata on the threshold voltage Vth of the driver transistor Q1. Here, the driver transistor Q1 and the transistors Q2 to Q5 constituting the pixel circuit 10 are all N-channel thin film transistors.

ドライバトランジスタＱ１のソースと有機ＥＬ素子Ｄ１のアノードとの間にイネーブルスイッチであるトランジスタＱ４が接続され、ドライバトランジスタＱ１のソースと所定の電源線である参照電圧線２６の間に補助コンデンサＣ２が接続されている。すなわち、ドライバトランジスタＱ１のドレインは高電圧側電源線２４に接続され、ドライバトランジスタＱ１のソースはトランジスタＱ４のドレインに接続され、トランジスタＱ４のソースは有機ＥＬ素子Ｄ１のアノードに接続され、有機ＥＬ素子Ｄ１のカソードは低電圧側電源線２５に接続されるとともに、ドライバトランジスタＱ１のソースと参照電圧線２６との間に補助コンデンサＣ２が接続されている。ここで高電圧側電源線２４に供給されている電圧は、例えば０（Ｖ）であり、低電圧側電源線２５に供給されている電圧は、例えば−２０（Ｖ）である。なお、参照電圧は電圧が変動することなく一定であることが重要であり、電圧の値そのものは任意に設定することができる。従って、例えば高電圧側電源線２４または低電圧側電源線２５を参照電圧線２６として用いてもよい。 A transistor Q4, which is an enable switch, is connected between the source of the driver transistor Q1 and the anode of the organic EL element D1, and an auxiliary capacitor C2 is connected between the source of the driver transistor Q1 and a reference voltage line 26, which is a predetermined power supply line. Has been. That is, the drain of the driver transistor Q1 is connected to the high voltage side power supply line 24, the source of the driver transistor Q1 is connected to the drain of the transistor Q4, the source of the transistor Q4 is connected to the anode of the organic EL element D1, and the organic EL element The cathode of D1 is connected to the low-voltage power supply line 25, and an auxiliary capacitor C2 is connected between the source of the driver transistor Q1 and the reference voltage line 26. Here, the voltage supplied to the high voltage side power supply line 24 is, for example, 0 (V), and the voltage supplied to the low voltage side power supply line 25 is, for example, −20 (V). It is important that the reference voltage is constant without fluctuation, and the voltage value itself can be set arbitrarily. Therefore, for example, the high voltage side power line 24 or the low voltage side power line 25 may be used as the reference voltage line 26.

ドライバトランジスタＱ１のソースには保持コンデンサＣ１の一方の端子が接続され、保持コンデンサＣ１のもう一方の端子はトランジスタＱ５を介してドライバトランジスタＱ１のゲートに接続されるとともに、トランジスタＱ２を介してデータ線２０に接続されている。すなわち、分離スイッチであるトランジスタＱ５はドライバトランジスタＱ１のゲートと保持コンデンサＣ１の一方の端子との間に接続されている。またドライバトランジスタＱ１のゲートとドレインとの間にはトランジスタＱ３が接続されている。そしてトランジスタＱ２のゲートは走査線４１に接続され、トランジスタＱ３のゲートはリセット線４２に接続され、トランジスタＱ４のゲートはイネーブル線４３に接続され、トランジスタＱ５のゲートはマージ線４４に接続されている。 One terminal of the holding capacitor C1 is connected to the source of the driver transistor Q1, and the other terminal of the holding capacitor C1 is connected to the gate of the driver transistor Q1 through the transistor Q5 and is connected to the data line through the transistor Q2. 20 is connected. That is, the transistor Q5, which is a separation switch, is connected between the gate of the driver transistor Q1 and one terminal of the holding capacitor C1. A transistor Q3 is connected between the gate and drain of the driver transistor Q1. The gate of the transistor Q2 is connected to the scanning line 41, the gate of the transistor Q3 is connected to the reset line 42, the gate of the transistor Q4 is connected to the enable line 43, and the gate of the transistor Q5 is connected to the merge line 44. .

次に、本実施の形態における画素回路１０の動作について説明する。図３は、本発明の実施の形態における画素回路１０の動作を示すタイミングチャートである。本実施の形態においては、画素回路１０のそれぞれは１フィールド期間内に、ドライバトランジスタＱ１のしきい値電圧Ｖｔｈを検出する動作、画像信号に対応したデータ信号Ｄａｔａを保持コンデンサＣ１に書込む動作、保持コンデンサＣ１に書込まれた電圧にもとづき有機ＥＬ素子Ｄ１を発光させる動作を行う。便宜上、しきい値電圧Ｖｔｈを検出する期間をしきい値検出期間Ｔ１、データ信号Ｄａｔａを書込む期間を書込み期間Ｔ２、有機ＥＬ素子Ｄ１を発光させる期間を発光期間Ｔ３として、以下に動作の詳細を説明する。なお、しきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３は画素回路１０のそれぞれに対して定義されるものであり、すべての画素回路１０に対して上記３つの期間の位相を一致させる必要はない。本実施の形態においては、行方向に配列された画素回路１０に対しては上記３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動している。このように位相をずらして駆動することにより発光期間Ｔ３の時間を長く設定できるので、画像表示輝度を向上する上で望ましい。 Next, the operation of the pixel circuit 10 in the present embodiment will be described. FIG. 3 is a timing chart showing the operation of the pixel circuit 10 in the embodiment of the present invention. In the present embodiment, each of the pixel circuits 10 detects the threshold voltage Vth of the driver transistor Q1 within one field period, and writes the data signal Data corresponding to the image signal to the holding capacitor C1. An operation of causing the organic EL element D1 to emit light is performed based on the voltage written in the holding capacitor C1. For convenience, a period for detecting the threshold voltage Vth is a threshold detection period T1, a period for writing the data signal Data is a writing period T2, and a period for causing the organic EL element D1 to emit light is a light emission period T3. Will be explained. Note that the threshold detection period T1, the writing period T2, and the light emission period T3 are defined for each of the pixel circuits 10, and it is necessary to match the phases of the above three periods for all the pixel circuits 10. There is no. In the present embodiment, the phases of the three periods are made to coincide with each other for the pixel circuits 10 arranged in the row direction, and each writing period T2 is overlapped for the pixel circuits 10 arranged in the column direction. In order to avoid this, the phases of the three periods are shifted and driven. By driving by shifting the phase in this way, the time of the light emission period T3 can be set longer, which is desirable for improving the image display luminance.

（しきい値検出期間Ｔ１）
図４は、本発明の実施の形態における画像表示装置のしきい値検出期間Ｔ１における動作を説明するための図である。なお図４には、説明のために、図２のトランジスタＱ２〜Ｑ５をそれぞれスイッチＳＷ２〜ＳＷ５で置き換えている。 (Threshold detection period T1)
FIG. 4 is a diagram for explaining the operation in the threshold detection period T1 of the image display device according to the embodiment of the present invention. In FIG. 4, the transistors Q2 to Q5 of FIG. 2 are replaced with switches SW2 to SW5, respectively, for the sake of explanation.

しきい値検出期間Ｔ１の最初の時刻ｔ１１では、リセット信号ＲｓｔをハイレベルにしてスイッチＳＷ３をオン状態とし、ドライバトランジスタＱ１のゲートを高電圧側電源線２４に接続する。するとドライバトランジスタＱ１はオン状態となり、電流が流れて有機ＥＬ素子Ｄ１が発光する。 At the first time t11 of the threshold detection period T1, the reset signal Rst is set to high level to turn on the switch SW3, and the gate of the driver transistor Q1 is connected to the high voltage side power supply line 24. Then, the driver transistor Q1 is turned on, a current flows, and the organic EL element D1 emits light.

その直後の時刻ｔ１２において、イネーブル信号ＥｎｂｌをローレベルにしてスイッチＳＷ４をオフ状態とする。しかしドライバトランジスタＱ１はオン状態のままであるので、保持コンデンサＣ１の電荷を放電するとともに補助コンデンサＣ２を充電してドライバトランジスタＱ１のソース電圧Ｖｓが上昇をはじめる。そして、ドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓとしきい値電圧Ｖｔｈとが等しくなった時点でドライバトランジスタＱ１がオフ状態となる。従って、ドライバトランジスタＱ１のソース電圧Ｖｓは Immediately after that, at time t12, the enable signal Enbl is set to low level to turn off the switch SW4. However, since the driver transistor Q1 remains on, the electric charge of the holding capacitor C1 is discharged and the auxiliary capacitor C2 is charged, so that the source voltage Vs of the driver transistor Q1 starts to rise. When the gate-source voltage Vgs of driver transistor Q1 becomes equal to threshold voltage Vth, driver transistor Q1 is turned off. Therefore, the source voltage Vs of the driver transistor Q1 is

となり、保持コンデンサＣ１の電圧ＶＣ１はしきい値電圧Ｖｔｈに等しくなる。このようにして保持コンデンサＣ１、補助コンデンサＣ２には電圧Ｖｔｈが保持される。なお、時刻ｔ１１から時刻ｔ１２の間では画像信号と関係なく有機ＥＬ素子Ｄ１が発光するため、この時間間隔はできるかぎり短く設定することが望ましく、本実施の形態においては１μｓ以下に設定している。 Thus, the voltage VC1 of the holding capacitor C1 becomes equal to the threshold voltage Vth. In this way, the voltage Vth is held in the holding capacitor C1 and the auxiliary capacitor C2. Since the organic EL element D1 emits light regardless of the image signal between time t11 and time t12, it is desirable to set this time interval as short as possible, and in this embodiment, it is set to 1 μs or less. .

（書込み期間Ｔ２）
図５は、本発明の実施の形態における画像表示装置の書込み期間Ｔ２における動作を説明するための図である。 (Writing period T2)
FIG. 5 is a diagram for explaining the operation in the writing period T2 of the image display device according to the embodiment of the present invention.

書込み期間Ｔ２の時刻ｔ２１において、マージ信号ＭｒｇをローレベルとしてスイッチＳＷ５をオフ状態とする。そして時刻ｔ２２において、走査信号ＳｃｎをハイレベルとしてスイッチＳＷ２をオン状態とする。するとこのときデータ線２０に供給されている画像信号に対応した電圧Ｖｄａｔａが、保持コンデンサＣ１の一方の端子に印加される。そのため、保持コンデンサＣ１と補助コンデンサＣ２とにより電圧Ｖｄａｔａを容量分割した電圧だけ保持コンデンサＣ１の電圧ＶＣ１が増加して、 At time t21 in the writing period T2, the merge signal Mrg is set to the low level to turn off the switch SW5. At time t22, the scanning signal Scn is set to the high level to turn on the switch SW2. At this time, the voltage Vdata corresponding to the image signal supplied to the data line 20 is applied to one terminal of the holding capacitor C1. Therefore, the voltage VC1 of the holding capacitor C1 is increased by a voltage obtained by dividing the voltage Vdata by the holding capacitor C1 and the auxiliary capacitor C2,

となる。 It becomes.

画素回路１０の書込み動作が終了した時刻ｔ２３において走査信号Ｓｃｎをローレベルに戻してスイッチＳＷ２をオフ状態とし、時刻ｔ２４においてリセット信号ＲｓｔをローレベルにしてスイッチＳＷ３をオフ状態とする。さらに時刻ｔ２５においてマージ信号ＭｒｇをハイレベルとしてスイッチＳＷ５をオン状態とする。これによりドライバトランジスタＱ１のゲート・ソース間電圧Ｖｇｓが保持コンデンサＣ１の電圧ＶＣ１と等しくなる。 At time t23 when the writing operation of the pixel circuit 10 is completed, the scanning signal Scn is returned to the low level to turn off the switch SW2, and at time t24, the reset signal Rst is set to the low level to turn off the switch SW3. Further, at time t25, the merge signal Mrg is set to the high level to turn on the switch SW5. As a result, the gate-source voltage Vgs of the driver transistor Q1 becomes equal to the voltage VC1 of the holding capacitor C1.

（発光期間Ｔ３）
図６は、本発明の実施の形態における画像表示装置の書込み期間Ｔ３における動作を説明するための図である。 (Light emission period T3)
FIG. 6 is a diagram for explaining the operation in the writing period T3 of the image display apparatus according to the embodiment of the present invention.

時刻ｔ３１において、イネーブル信号ＥｎｂｌをハイレベルとしスイッチＳＷ４をオン状態とする。すると有機ＥＬ素子Ｄ１に電流が流れ、有機ＥＬ素子Ｄ１が画像信号に対応した輝度で発光する。このとき有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌは、 At time t31, the enable signal Enbl is set to the high level and the switch SW4 is turned on. Then, a current flows through the organic EL element D1, and the organic EL element D1 emits light with a luminance corresponding to the image signal. At this time, the current Ipxl flowing through the organic EL element D1 is

となる。なお、βはドライバトランジスタＱ１の移動度μ、ゲート絶縁膜容量Ｃｏｘ、チャンネル長Ｌ、チャンネル幅Ｗに依存して決まる係数であり、 It becomes. Β is a coefficient determined depending on the mobility μ of the driver transistor Q1, the gate insulating film capacitance Cox, the channel length L, and the channel width W.

で表される。 It is represented by

このように、有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌにはしきい値電圧Ｖｔｈの項が含まれない。従って、ドライバトランジスタＱ１のしきい値電圧が経時変化により変動した場合であっても有機ＥＬ素子Ｄ１に流れる電流Ｉｐｘｌはその影響を受けることなく、画像信号に対応した輝度で有機ＥＬ素子Ｄ１を発光させることができる。 Thus, the term of the threshold voltage Vth is not included in the current Ipxl flowing through the organic EL element D1. Therefore, even when the threshold voltage of the driver transistor Q1 varies with time, the current Ipxl flowing through the organic EL element D1 is not affected by this, and the organic EL element D1 emits light with luminance corresponding to the image signal. Can be made.

また、保持コンデンサＣ１の電圧によって有機ＥＬ素子Ｄ１の輝度が決まるため、保持コンデンサＣ１の電圧が想定外の変動を起こさないように駆動する必要がある。そのために、図３に示したシーケンスにもとづき各トランジスタを制御することで保持コンデンサＣ１の電圧を確実に制御することができる。 Further, since the luminance of the organic EL element D1 is determined by the voltage of the holding capacitor C1, it is necessary to drive so that the voltage of the holding capacitor C1 does not fluctuate unexpectedly. Therefore, by controlling each transistor based on the sequence shown in FIG. 3, the voltage of the holding capacitor C1 can be reliably controlled.

以上に説明したように、本実施の形態によれば、ドライバトランジスタＱ１のソースに有機ＥＬ素子Ｄ１を接続し、有機ＥＬ素子Ｄ１のカソードを低電圧側電源線に共通に接続する画素回路１０を、Ｎチャンネル型トランジスタのみを用いて構成することができる。このように、本実施の形態における画素回路はアモルファスシリコン薄膜トランジスタを用いて大型の表示装置を構成する場合に最適であるが、もちろんポリシリコン薄膜トランジスタを用いる場合であっても望ましいものである。 As described above, according to the present embodiment, the pixel circuit 10 in which the organic EL element D1 is connected to the source of the driver transistor Q1 and the cathode of the organic EL element D1 is commonly connected to the low-voltage side power supply line. It can be configured using only N-channel transistors. As described above, the pixel circuit in this embodiment is optimal when a large-sized display device is formed using an amorphous silicon thin film transistor, but it is desirable even when a polysilicon thin film transistor is used.

なお、本実施の形態においては、行方向に配列された画素回路１０に対してはしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３の３つの期間の位相を一致させ、列方向に配列された画素回路１０に対してはそれぞれの書込み期間Ｔ２が重ならないように上記３つの期間の位相をずらして駆動する構成について説明した。しかし本発明はこれに限定されるものではなく、例えば１フィールド期間をしきい値検出期間Ｔ１、書込み期間Ｔ２、発光期間Ｔ３を含む３つの期間に分割し、すべての画素回路１０を同期させて駆動してもよい。 In the present embodiment, for the pixel circuits 10 arranged in the row direction, the phases of the three periods of the threshold detection period T1, the writing period T2, and the light emission period T3 are made to coincide with each other and arranged in the column direction. The configuration in which the pixel circuit 10 is driven by shifting the phases of the three periods so that the writing periods T2 do not overlap has been described. However, the present invention is not limited to this. For example, one field period is divided into three periods including a threshold detection period T1, an address period T2, and a light emission period T3, and all the pixel circuits 10 are synchronized. It may be driven.

なお、本実施の形態において示した電圧値等の各数値はあくまでも一例を示したものであり、これらの数値は有機ＥＬ素子の特性や画像表示装置の仕様等により適宜最適に設定することが望ましい。 Note that the numerical values such as voltage values shown in the present embodiment are merely examples, and it is desirable that these numerical values are set appropriately and optimally depending on the characteristics of the organic EL element, the specifications of the image display device, and the like. .

本発明の画像表示装置によれば、ドライバトランジスタのソースに電流発光素子を接続した画素回路を、Ｎチャンネル型トランジスタのみを用いて画素回路を構成することが可能となり、電流発光素子を用いたアクティブマトリクス型の画像表示装置として有用である。 According to the image display device of the present invention, a pixel circuit in which a current light emitting element is connected to the source of a driver transistor can be configured using only an N-channel transistor, and an active circuit using the current light emitting element can be formed. It is useful as a matrix type image display device.

本発明の実施の形態における有機ＥＬ表示装置の構成を示す模式図The schematic diagram which shows the structure of the organic electroluminescent display apparatus in embodiment of this invention. 本発明の実施の形態における画素回路の回路図Circuit diagram of a pixel circuit in an embodiment of the present invention 本発明の実施の形態における画素回路の動作を示すタイミングチャートTiming chart showing operation of pixel circuit in the embodiment of the present invention 本発明の実施の形態における画像表示装置のしきい値検出期間における動作を説明するための図The figure for demonstrating the operation | movement in the threshold value detection period of the image display apparatus in embodiment of this invention. 本発明の実施の形態における画像表示装置の書込み期間における動作を説明するための図The figure for demonstrating the operation | movement in the writing period of the image display apparatus in embodiment of this invention. 本発明の実施の形態における画像表示装置の発光期間における動作を説明するための図The figure for demonstrating the operation | movement in the light emission period of the image display apparatus in embodiment of this invention.

Explanation of symbols

１０画素回路
１１走査線駆動回路
１２データ線駆動回路
１４電源線駆動回路
２０データ線
２４高電圧側電源線
２５低電圧側電源線
２６参照電圧線
４１走査線
４２リセット線
４３イネーブル線
４４マージ線
Ｄ１有機ＥＬ素子
Ｃ１保持コンデンサ
Ｃ２補助コンデンサ
Ｑ１ドライバトランジスタ
Ｑ２，Ｑ３，Ｑ４，Ｑ５トランジスタ
ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５スイッチ DESCRIPTION OF SYMBOLS 10 Pixel circuit 11 Scan line drive circuit 12 Data line drive circuit 14 Power line drive circuit 20 Data line 24 High voltage side power line 25 Low voltage side power line 26 Reference voltage line 41 Scan line 42 Reset line 43 Enable line 44 Merge line D1 Organic EL element C1 Holding capacitor C2 Auxiliary capacitor Q1 Driver transistor Q2, Q3, Q4, Q5 Transistor SW2, SW3, SW4, SW5 Switch

Claims

A current light emitting element; a driver transistor for passing a current through the current light emitting element; a holding capacitor for holding a voltage for determining an amount of current flowing through the driver transistor; and a write switch for writing a voltage corresponding to an image signal to the holding capacitor; An image display device in which a plurality of pixel circuits having
The transistors constituting each of the pixel circuits are N-channel transistors,
Each of the pixel circuits suppresses voltage fluctuations between an enable switch inserted in a current path for passing a current to the current light emitting element and a terminal on the opposite side of the terminal of the holding capacitor to which the write switch is connected. And an auxiliary capacitor
An image display, wherein the enable switch is connected between a source of the driver transistor and an anode of the current light emitting element, and the auxiliary capacitor is connected between the source of the driver transistor and a predetermined power supply line. apparatus.

Each of the pixel circuits includes an isolation switch connected between the gate of the driver transistor and one terminal of the holding capacitor, and a gate connected between the gate of the driver transistor and the drain of the driver transistor. The image display device according to claim 1, further comprising a drain connection switch.