JP2008300630A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2008300630A
JP2008300630A JP2007145166A JP2007145166A JP2008300630A JP 2008300630 A JP2008300630 A JP 2008300630A JP 2007145166 A JP2007145166 A JP 2007145166A JP 2007145166 A JP2007145166 A JP 2007145166A JP 2008300630 A JP2008300630 A JP 2008300630A
Authority
JP
Japan
Prior art keywords
region
semiconductor
thin film
island
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007145166A
Other languages
Japanese (ja)
Inventor
Naoki Makita
直樹 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007145166A priority Critical patent/JP2008300630A/en
Publication of JP2008300630A publication Critical patent/JP2008300630A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress variations in characteristics of a semiconductor element by stabilizing the potential of a light shielding layer arranged on the substrate side of the semiconductor element, relating to a semiconductor device equipped with a plurality of semiconductor elements formed on a substrate. <P>SOLUTION: The semiconductor device comprises a light-transmitting substrate 101, a plurality of semiconductor elements 125 supported by the substrate 101, a plurality of conductive light shielding layers 103 which are of island shape arranged between the substrate 101 and the plurality of semiconductor elements 125, and a light-transmitting conductive film 102 arranged between the substrate 101 and the plurality of semiconductor elements 125. The plurality of island-like light shielding layers 103 are related to at least two semiconductor elements of the plurality of semiconductor elements 125, and are electrically connected to the conductive film 102. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体素子を備える半導体装置及びその製造方法、さらには、半導体装置を備える表示装置に関する。   The present invention relates to a semiconductor device including a semiconductor element, a method for manufacturing the same, and a display device including the semiconductor device.

近年、薄膜ダイオード(Thin Film Diode:TFD)や薄膜トランジスタ(Thin Film Transistor:TFT)などの半導体素子を備えた半導体装置や、そのような半導体装置を有する電子機器の開発が進められている。   In recent years, development of semiconductor devices including semiconductor elements such as thin film diodes (TFDs) and thin film transistors (TFTs), and electronic devices having such semiconductor devices has been underway.

特許文献1には、TFDを利用した光センサー部と、TFTを利用した駆動回路とを同一基板上に備えたイメージセンサーが開示されている。また、特許文献2には、スイッチング素子として複数のTFTを有するアクティブマトリクス基板を備えた液晶表示装置が開示されている。さらに、特許文献3には、液晶表示装置のアクティブマトリクス基板に使用されるスイッチング素子として、TFTの代わりにTFDを用いることが記載されている。これらのTFDやTFTは、通常、ガラス基板などの光透過性の絶縁基板上に形成された半導体層を用いて作製される。   Patent Document 1 discloses an image sensor including an optical sensor unit using TFD and a drive circuit using TFT on the same substrate. Patent Document 2 discloses a liquid crystal display device including an active matrix substrate having a plurality of TFTs as switching elements. Further, Patent Document 3 describes using TFD instead of TFT as a switching element used for an active matrix substrate of a liquid crystal display device. These TFDs and TFTs are usually manufactured using a semiconductor layer formed on a light-transmitting insulating substrate such as a glass substrate.

TFDやTFTなどの半導体素子を用いた半導体装置では、用途や使用環境によっては、これらの半導体素子の活性領域となる半導体層に、光透過性の基板の裏面側(半導体層が形成された面と反対側)から光が入射しないように、半導体層の背面側を遮光する必要が生じる。例えば、TFDやTFTを透過型の表示装置に使用する場合には、バックライトからの光が光透過性の基板を透過してTFDやTFTの半導体層に入射し、素子特性の低下を引き起こす可能性がある。特に、これらの半導体素子を液晶プロジェクターなどに適用しようとすると、基板の裏面側から入射する光の強度が高く、素子特性が大幅に低下するおそれもある。よって、このような素子特性の低下を抑制するために、必要に応じて、TFDやTFTの半導体層の背面側が遮光される。また、TFDを光センサーとして利用する場合にも、TFDに光を入射させようとする面と反対側を遮光する必要がある。   In a semiconductor device using a semiconductor element such as a TFD or a TFT, depending on the application or use environment, a semiconductor layer serving as an active region of these semiconductor elements may be provided on the back side of a light-transmitting substrate (a surface on which a semiconductor layer is formed). It is necessary to shield the back side of the semiconductor layer so that light does not enter from the opposite side. For example, when a TFD or TFT is used in a transmissive display device, light from the backlight may pass through the light-transmitting substrate and enter the TFD or TFT semiconductor layer, causing deterioration in element characteristics. There is sex. In particular, if these semiconductor elements are applied to a liquid crystal projector or the like, the intensity of light incident from the back side of the substrate is high, and the element characteristics may be significantly degraded. Therefore, in order to suppress such deterioration of element characteristics, the back side of the semiconductor layer of TFD or TFT is shielded as necessary. Also, when using the TFD as an optical sensor, it is necessary to shield the side opposite to the surface on which light is to be incident on the TFD.

TFDやTFTの半導体層を遮光するために、上述した特許文献2および特許文献3には、半導体層の背面側に遮光層が設けられた構成が開示されている。特許文献2に開示された液晶表示装置では、ガラス基板上に複数の島状の導電性遮光層が設けられ、各導電性遮光層の上に、絶縁膜を介して、TFTの半導体層が形成されている。導電性遮光層としては、多結晶Si膜とWSi膜との積層膜が用いられている。この構成により、ガラス基板の裏面側から液晶表示装置に入射する光が、TFTの半導体層に入射することを防止できる。また、特許文献3には、光透過性の基板と、基板上に形成されたTFDの半導体層との間に、島状の遮光層を形成することが提案されており、遮光層としてクロム膜を用いる例が示されている。   In order to shield the TFD and TFT semiconductor layers, Patent Document 2 and Patent Document 3 described above disclose a configuration in which a light shielding layer is provided on the back side of the semiconductor layer. In the liquid crystal display device disclosed in Patent Document 2, a plurality of island-shaped conductive light shielding layers are provided on a glass substrate, and a TFT semiconductor layer is formed on each conductive light shielding layer via an insulating film. Has been. As the conductive light shielding layer, a laminated film of a polycrystalline Si film and a WSi film is used. With this configuration, it is possible to prevent light incident on the liquid crystal display device from the back side of the glass substrate from entering the TFT semiconductor layer. Patent Document 3 proposes forming an island-shaped light-shielding layer between a light-transmitting substrate and a TFD semiconductor layer formed on the substrate. A chromium film is used as the light-shielding layer. An example using is shown.

特許文献2や特許文献3における遮光層は、バックライトからの光が半導体素子の半導体層に入射しないように配置されるため、対応する半導体層を遮光できる程度の大きさのパターンを有している。また、これらの遮光層は、何れも、遮光性の高い金属系の材料からなる導電膜をパターニングすることによって形成されている。
特開平6−275808号公報 特開2003−307749号公報 特開2002−303879号公報
Since the light shielding layer in Patent Document 2 and Patent Document 3 is arranged so that light from the backlight does not enter the semiconductor layer of the semiconductor element, the light shielding layer has a pattern large enough to shield the corresponding semiconductor layer. Yes. Each of these light shielding layers is formed by patterning a conductive film made of a metal material having high light shielding properties.
Japanese Patent Laid-Open No. 6-275808 JP 2003-307749 A JP 2002-303879 A

しかしながら、本願発明者らが検討したところ、上述の特許文献2や特許文献3に開示された構成のように、複数のTFDやTFTなどの半導体素子の下方に複数の導電性の遮光層を設けると、次のような問題があることを見い出した。   However, as a result of studies by the inventors of the present application, a plurality of conductive light shielding layers are provided below a plurality of semiconductor elements such as TFDs and TFTs as in the configurations disclosed in Patent Document 2 and Patent Document 3 described above. And found the following problems.

特許文献2および特許文献3に開示された構成によると、導電性を有する複数の遮光層は基板上に間隔を空けて配置されるので、電位的にフローティングしている状態となる。そのため、各遮光層の電位が不安定となり、対応する半導体素子の特性に影響を与える結果、素子特性のばらつきを引き起こすおそれがある。   According to the configurations disclosed in Patent Document 2 and Patent Document 3, the plurality of light-shielding layers having conductivity are arranged on the substrate with a space therebetween, and thus are in a floating state in terms of potential. For this reason, the potential of each light shielding layer becomes unstable, and as a result, the characteristics of the corresponding semiconductor element may be affected, resulting in variations in element characteristics.

特に、TFDを光センサーとして用いる場合、TFDに逆バイアスを印加し、光によるリーク電流を信号として捕らえるが、TFDの遮光層の電位が不安定となっていると、光に対する逆バイアス時のリーク電流(以下、「光電流」と称する)の値が大きくばらつき、正確なセンシングが難しくなる。   In particular, when TFD is used as an optical sensor, a reverse bias is applied to TFD and a leak current due to light is captured as a signal. However, if the potential of the light shielding layer of TFD is unstable, the leakage at the time of reverse bias with respect to light The value of current (hereinafter referred to as “photocurrent”) varies greatly, making accurate sensing difficult.

また、本願発明者らは、未公開の特許出願(特願2007−116098)において、画素スイッチング用TFTや周辺駆動回路用TFTと、光センサー用のTFDとを同一基板上に形成することにより、従来の表示装置にセンサー機能を付加することを提案している。このような表示装置では、少なくとも光センサーとして利用するTFDが外光に対してのみ反応するように、TFDの活性領域となる半導体層の下方に遮光層を設けることが望ましい。特に、透過型の液晶表示装置では、基板の裏面側にバックライトが配置されているために、TFDがバックライトからの光を検知せず、外光のみを検知するように、バックライト側に遮光層を設ける必要がある。これらの遮光層も、上述したように電位的にフローティング状態となるため、TFDの光電流特性のばらつきを生じさせるおそれがある。   In addition, in the unpublished patent application (Japanese Patent Application No. 2007-116098), the inventors of the present application formed a pixel switching TFT, a peripheral drive circuit TFT, and a photosensor TFD on the same substrate. It has been proposed to add a sensor function to a conventional display device. In such a display device, it is desirable to provide a light shielding layer below the semiconductor layer serving as the active region of the TFD so that at least the TFD used as the optical sensor reacts only to external light. In particular, in a transmissive liquid crystal display device, a backlight is disposed on the back side of the substrate, so that the TFD does not detect light from the backlight but detects only external light. It is necessary to provide a light shielding layer. Since these light shielding layers are also in a floating state with respect to the potential as described above, there is a possibility of causing variations in the photocurrent characteristics of the TFD.

本発明は上記の問題を鑑みてなされたものであり、その目的は、基板上に形成された複数の半導体素子を備えた半導体装置において、半導体素子の基板側に配置する遮光層の電位を安定化させて半導体素子の特性のばらつきを抑制することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to stabilize the potential of the light shielding layer disposed on the substrate side of the semiconductor element in a semiconductor device including a plurality of semiconductor elements formed on the substrate. This is to suppress variation in characteristics of semiconductor elements.

本発明の半導体装置は、光透過性を有する基板と、前記基板に支持された複数の半導体素子と、前記基板と前記複数の半導体素子との間に配置された導電性を有する複数の島状の遮光層と、前記基板と前記複数の半導体素子との間に配置された透光性を有する導電膜とを備え、前記複数の島状の遮光層は、前記複数の半導体素子の少なくとも2つの半導体素子と関連付けられており、かつ、前記導電膜に電気的に接続されている。   A semiconductor device according to the present invention includes a light-transmitting substrate, a plurality of semiconductor elements supported by the substrate, and a plurality of conductive islands disposed between the substrate and the plurality of semiconductor elements. A light-shielding layer, and a light-transmitting conductive film disposed between the substrate and the plurality of semiconductor elements, wherein the plurality of island-shaped light-shielding layers include at least two of the plurality of semiconductor elements. It is associated with a semiconductor element and is electrically connected to the conductive film.

ある好ましい実施形態において、前記少なくとも2つの半導体素子は、複数の薄膜ダイオードを含み、各薄膜ダイオードは、n型領域とp型領域とを含む半導体層を有している。   In a preferred embodiment, the at least two semiconductor elements include a plurality of thin film diodes, and each thin film diode includes a semiconductor layer including an n-type region and a p-type region.

前記各薄膜ダイオードの前記半導体層は、前記n型領域および前記p型領域の間に形成された真性領域をさらに含むことが好ましい。   The semiconductor layer of each thin film diode preferably further includes an intrinsic region formed between the n-type region and the p-type region.

前記基板側から見たとき、各島状の遮光層は、関連づけられた薄膜ダイオードの半導体層の少なくとも真性領域を遮光するように配置されていることが好ましい。   When viewed from the substrate side, each island-shaped light shielding layer is preferably arranged so as to shield at least the intrinsic region of the semiconductor layer of the associated thin film diode.

ある好ましい実施形態において、前記複数の半導体素子は複数の薄膜トランジスタを含み、各薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層を有しており、前記各薄膜トランジスタの半導体層と前記基板との間には遮光層が設けられていない。   In a preferred embodiment, the plurality of semiconductor elements include a plurality of thin film transistors, and each thin film transistor includes a semiconductor layer including a channel region, a source region, and a drain region, and the semiconductor layer of each of the thin film transistors, the substrate, A light shielding layer is not provided between them.

ある好ましい実施形態において、前記少なくとも2つの半導体素子は複数の薄膜トランジスタをさらに含み、前記複数の薄膜トランジスタのそれぞれは、チャネル領域、ソース領域およびドレイン領域を含む半導体層を有しており、前記複数の島状の遮光層の一部は、前記複数の薄膜トランジスタの半導体層と前記基板との間に配置されていてもよい。   In one preferred embodiment, the at least two semiconductor elements further include a plurality of thin film transistors, each of the plurality of thin film transistors having a semiconductor layer including a channel region, a source region, and a drain region, and the plurality of islands. A part of the light shielding layer may be disposed between the semiconductor layers of the plurality of thin film transistors and the substrate.

前記複数の薄膜トランジスタの半導体層および前記複数の薄膜ダイオードの半導体層は、結晶質を有する半導体層であってもよい。   The semiconductor layers of the plurality of thin film transistors and the semiconductor layers of the plurality of thin film diodes may be crystalline semiconductor layers.

前記複数の薄膜トランジスタはnチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとを含んでもよい。   The plurality of thin film transistors may include an n-channel thin film transistor and a p-channel thin film transistor.

ある好ましい実施形態において、前記少なくとも2つの半導体素子は複数の薄膜トランジスタを含み、各薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記半導体層上に設けられたゲート絶縁膜と、前記チャネル領域の導電性を制御するゲート電極とを有しており、前記基板側から見たとき、各島状の遮光層は、関連づけられた薄膜トランジスタの半導体層の少なくともチャネル領域を遮光するように配置されている。   In a preferred embodiment, the at least two semiconductor elements include a plurality of thin film transistors, and each thin film transistor includes a semiconductor layer including a channel region, a source region, and a drain region, a gate insulating film provided on the semiconductor layer, A gate electrode for controlling the conductivity of the channel region, and when viewed from the substrate side, each island-shaped light shielding layer shields at least the channel region of the semiconductor layer of the associated thin film transistor. Has been placed.

ある好ましい実施形態において、前記複数の半導体素子のそれぞれは島状の半導体層を有しており、前記基板側から見たとき、各島状の遮光層は、関連づけられた半導体素子の半導体層の少なくとも一部を遮光するように配置されている。   In a preferred embodiment, each of the plurality of semiconductor elements has an island-shaped semiconductor layer, and when viewed from the substrate side, each island-shaped light-shielding layer is a semiconductor layer of an associated semiconductor element. It arrange | positions so that at least one part may be light-shielded.

前記基板側から見たとき、各島状の遮光層は、関連づけられた半導体素子の半導体層を遮光するように配置されていてもよい。   When viewed from the substrate side, each island-shaped light shielding layer may be arranged to shield the semiconductor layer of the associated semiconductor element.

前記複数の島状の遮光層の電位は同じであることが好ましい。   It is preferable that the plurality of island-shaped light shielding layers have the same potential.

前記導電膜は、前記基板の全面にわたって形成されていてもよい。   The conductive film may be formed over the entire surface of the substrate.

前記複数の島状の遮光層は、前記導電膜の上に、前記導電膜と接するように配置されていてもよい。あるいは、前記導電膜は、前記複数の島状の遮光層の上に、前記複数の島状の遮光層と接するように配置されていてもよい。   The plurality of island-shaped light shielding layers may be disposed on the conductive film so as to be in contact with the conductive film. Alternatively, the conductive film may be disposed on the plurality of island-shaped light shielding layers so as to be in contact with the plurality of island-shaped light shielding layers.

本発明の半導体装置の製造方法は、(a)光透過性を有する基板上に、光透過性を有する導電膜を形成する工程と、(b)前記導電膜上に、導電性を有する複数の島状の遮光層を設ける工程と、(c)前記導電膜および前記複数の島状の遮光層上に、光透過性を有する絶縁膜を形成する工程と、(d)前記絶縁膜上に半導体膜を形成する工程と、(e)前記半導体膜のパターニングを行い、半導体素子の活性領域となる複数の島状半導体層を形成する工程であって、前記複数の島状半導体層のうち少なくとも2つを前記複数の島状の遮光層の上に形成する工程とを包含する。   The method for manufacturing a semiconductor device according to the present invention includes: (a) a step of forming a light-transmitting conductive film on a light-transmitting substrate; and (b) a plurality of conductive layers on the conductive film. Providing an island-shaped light shielding layer; (c) forming a light-transmitting insulating film on the conductive film and the plurality of island-shaped light shielding layers; and (d) a semiconductor on the insulating film. A step of forming a film, and (e) patterning the semiconductor film to form a plurality of island-like semiconductor layers to be active regions of a semiconductor element, wherein at least two of the plurality of island-like semiconductor layers are formed. Forming one on the plurality of island-shaped light shielding layers.

本発明の他の半導体装置の製造方法は、(a)光透過性を有する基板上に、導電性を有する複数の島状の遮光層を設ける工程と、(b)前記基板および前記複数の遮光層を覆うように、光透過性を有する導電膜を形成する工程と、(c)前記導電膜上に、光透過性を有する絶縁膜を形成する工程と、(d)前記絶縁膜上に半導体膜を形成する工程と、(e)前記半導体膜のパターニングを行い、半導体素子の活性領域となる複数の島状半導体層を形成する工程であって、前記複数の島状半導体層の少なくとも2つを前記複数の島状の遮光層の上に形成する工程とを包含する。   In another method of manufacturing a semiconductor device of the present invention, (a) a step of providing a plurality of island-shaped light-shielding layers having conductivity on a light-transmitting substrate; and (b) the substrate and the plurality of light-shielding layers. Forming a light-transmitting conductive film so as to cover the layers; (c) forming a light-transmitting insulating film on the conductive film; and (d) a semiconductor on the insulating film. A step of forming a film, and (e) patterning the semiconductor film to form a plurality of island-shaped semiconductor layers to be active regions of a semiconductor element, wherein at least two of the plurality of island-shaped semiconductor layers are formed On the plurality of island-shaped light shielding layers.

ある好ましい実施形態において、前記複数の島状半導体層は、薄膜ダイオードの活性領域となる複数の島状半導体層を含む。   In a preferred embodiment, the plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers that become active regions of the thin film diode.

ある好ましい実施形態において、前記複数の島状半導体層は、薄膜トランジスタの活性領域となる複数の島状半導体層を含む。   In a preferred embodiment, the plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers that become active regions of thin film transistors.

ある好ましい実施形態において、前記複数の島状半導体層は、薄膜ダイオードの活性領域となる複数の島状半導体層と、薄膜トランジスタの活性領域となる複数の島状半導体層とを含み、前記工程(e)は、前記薄膜ダイオードの活性領域となる複数の島状半導体層を前記複数の島状の遮光層の上に形成する工程と、前記薄膜トランジスタの活性領域となる複数の島状半導体層を、前記基板の表面のうち前記複数の島状の遮光層が形成されていない領域上に形成する工程とを含む。   In a preferred embodiment, the plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers that serve as active regions of thin film diodes, and a plurality of island-shaped semiconductor layers that serve as active regions of thin film transistors. ) Forming a plurality of island-shaped semiconductor layers serving as active regions of the thin-film diodes on the plurality of island-shaped light-shielding layers, and a plurality of island-shaped semiconductor layers serving as active regions of the thin film transistors, Forming on a region of the surface of the substrate where the plurality of island-shaped light shielding layers are not formed.

前記工程(e)の後に、前記薄膜ダイオードの活性領域となる各島状半導体層のうち、後のn型領域となる領域にn型不純物元素をドーピングする工程(f1)と、前記薄膜ダイオードの活性領域となる各島状半導体層のうち、後のp型領域となる領域にp型不純物元素をドーピングする工程(f2)とを包含してもよい。   After the step (e), a step (f1) of doping an n-type impurity element into a region that later becomes an n-type region of each island-like semiconductor layer that becomes an active region of the thin-film diode; A step (f2) of doping a p-type impurity element into a region to be a later p-type region out of each island-like semiconductor layer to be an active region may be included.

前記工程(f1)および(f2)は、前記薄膜ダイオードの活性領域となる各島状半導体層のうち、n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に、n型不純物元素およびp型不純物元素の双方がドーピングされない領域が残るように行なわれてもよい。   In the steps (f1) and (f2), an n-type impurity element is doped between a region doped with an n-type impurity element and a region doped with a p-type impurity element in each island-like semiconductor layer serving as an active region of the thin film diode. The step may be performed so that a region where both the p-type impurity element and the p-type impurity element are not doped remains.

前記薄膜ダイオードの活性領域となる各島状半導体層における、前記n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に形成されるn型不純物元素及びp型不純物元素の双方がドーピングされない領域は、前記基板側から見て、対応する島状の遮光層によって遮光されるように配置されていることが好ましい。   The n-type impurity element and the p-type impurity element formed between the region doped with the n-type impurity element and the region doped with the p-type impurity element in each island-like semiconductor layer serving as an active region of the thin-film diode. The region where both are not doped is preferably disposed so as to be shielded from light by the corresponding island-shaped light shielding layer as viewed from the substrate side.

ある好ましい実施形態において、前記複数の島状半導体層は、薄膜トランジスタの活性領域となる複数の島状半導体層をさらに含み、前記工程(e)の後に、(g1)前記薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、(g3)前記薄膜トランジスタの半導体層のうち、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程とをさらに含み、前記工程(g3)は、前記工程(f1)と同時に行なわれる。   In a preferred embodiment, the plurality of island-shaped semiconductor layers further include a plurality of island-shaped semiconductor layers that become active regions of thin film transistors, and after the step (e), (g1) a semiconductor that becomes active regions of the thin film transistors Forming a gate insulating film on the layer; (g2) forming a gate electrode on the gate insulating film; and (g3) forming a source region and a drain region later in the semiconductor layer of the thin film transistor. A step of doping the region with an n-type impurity element, and the step (g3) is performed simultaneously with the step (f1).

ある好ましい実施形態において、前記工程(e)の後、(g1)前記薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、(g4)前記薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程とをさらに含み、前記工程(g4)は、前記工程(f2)と同時に行なわれる。   In a preferred embodiment, after the step (e), (g1) a step of forming a gate insulating film on a semiconductor layer which becomes an active region of the thin film transistor; and (g2) a gate electrode on the gate insulating film. And (g4) a step of doping a p-type impurity element into a region to be a source region and a drain region later in the semiconductor layer to be an active region of the thin film transistor, and the step (g4) includes , Simultaneously with the step (f2).

ある好ましい実施形態において、前記複数の島状半導体層は、n型薄膜トランジスタの活性領域となる半導体層およびp型薄膜トランジスタの活性領域となる半導体層をさらに含み、前記工程(e)の後、(g1)前記n型薄膜トランジスタおよびp型薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、(g5)前記n型薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程と、(g6)前記p型薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程とを有し、前記工程(g5)は前記工程(f1)と同時に行なわれ、前記工程(g6)は前記工程(f2)と同時に行われる。   In a preferred embodiment, the plurality of island-like semiconductor layers further include a semiconductor layer that becomes an active region of an n-type thin film transistor and a semiconductor layer that becomes an active region of a p-type thin film transistor, and after the step (e), (g1 ) A step of forming a gate insulating film on the semiconductor layer which becomes an active region of the n-type thin film transistor and the p-type thin film transistor; (g2) a step of forming a gate electrode on the gate insulating film; and (g5) the n A step of doping an n-type impurity element into a region to be a later source region and a drain region among semiconductor layers to be an active region of the p-type thin film transistor, and (g6) of a semiconductor layer to be an active region of the p-type thin film transistor, A step of doping a p-type impurity element into a region to be a source region and a drain region later, and the step (g5 The said step (f1) at the same time carried out, the step (g6) is the step (f2) at the same time is carried out.

本発明の半導体装置は、上記のいずれかに記載の製造方法によって製造された半導体装置である。   The semiconductor device of the present invention is a semiconductor device manufactured by any one of the manufacturing methods described above.

本発明の電子機器は、上記のいずれかに記載の製造方法によって形成された電子機器であり、上記の何れかの半導体装置を有し、表示部を備える。   An electronic device of the present invention is an electronic device formed by any of the manufacturing methods described above, includes any of the semiconductor devices described above, and includes a display unit.

本発明の他の電子機器は、上記の何れかの半導体装置を有し、光センサー部を備える。   Another electronic device of the present invention includes any one of the semiconductor devices described above and includes an optical sensor unit.

上記の何れかに記載の半導体装置を有し、表示部および光センサー部を備えてもよい。   The semiconductor device according to any of the above may be included, and a display unit and a photosensor unit may be provided.

前記複数の半導体素子は薄膜トランジスタおよび薄膜ダイオードを含み、前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含んでいてもよい。   The plurality of semiconductor elements may include a thin film transistor and a thin film diode, the display unit may include the thin film transistor, and the optical sensor unit may include the thin film diode.

前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーであってもよい。あるいは、前記光センサー部は、前記表示部のタッチパネルセンサーであってもよい。   The optical sensor unit may be an ambient sensor for adjusting the luminance of the display unit. Alternatively, the optical sensor unit may be a touch panel sensor of the display unit.

本発明の表示装置は、複数の表示部を有する表示領域と、前記表示領域の周辺に位置する額縁領域とを備えた表示装置であって、複数の薄膜ダイオードを含む光センサー部をさらに備え、各表示部は電極および前記電極に接続された薄膜トランジスタを有し、前記薄膜トランジスタと、前記複数の薄膜ダイオードとは、透光性を有する同一の基板上に形成され、前記複数の薄膜ダイオードのそれぞれは、n型領域、p型領域、およびn型領域とp型領域との間に設けられた真性領域を含む半導体層を有しており、前記複数の薄膜ダイオードと前記基板との間に配置された導電性を有する複数の遮光層と、前記複数の薄膜ダイオードと前記基板との間に配置された光透過性を有する導電膜とをさらに備え、前記複数の遮光層は、前記基板側から見たとき、前記複数の薄膜ダイオードの半導体層のうち少なくとも前記真性領域を遮光するように配置され、かつ、前記導電膜に電気的に接続されている。   The display device of the present invention is a display device comprising a display region having a plurality of display units and a frame region located around the display region, further comprising an optical sensor unit including a plurality of thin film diodes, Each display unit includes an electrode and a thin film transistor connected to the electrode, and the thin film transistor and the plurality of thin film diodes are formed over the same substrate having translucency, and each of the plurality of thin film diodes is , An n-type region, a p-type region, and an intrinsic region provided between the n-type region and the p-type region, and disposed between the plurality of thin film diodes and the substrate. A plurality of light-shielding layers having electrical conductivity, and a light-transmissive conductive film disposed between the plurality of thin-film diodes and the substrate, wherein the plurality of light-shielding layers are formed from the substrate side. When in the at least the one of the semiconductor layers of a plurality of thin-film diode are arranged so as to shield the intrinsic region, and is electrically connected to the conductive film.

上記表示装置はバックライトをさらに備えていてもよい。   The display device may further include a backlight.

ある好ましい実施形態において、前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または2以上の表示部からなるセットに対応して前記表示領域に配置されている。   In a preferred embodiment, the optical sensor unit includes a plurality of photosensor units, and the plurality of photosensor units are arranged in the display area corresponding to each display unit or a set of two or more display units, respectively. Yes.

ある好ましい実施形態において、前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する。   In a preferred embodiment, the backlight has a backlight control circuit that adjusts the luminance of light emitted from the backlight, and the light sensor unit is disposed in the frame area, and the illuminance of external light Is generated and output to the backlight control circuit.

本発明によると、光透過性の基板上に形成された複数の半導体素子を有する半導体装置において、半導体素子と基板との間にそれぞれ遮光層が設けられているので、基板側から半導体素子に光が入射することによる素子特性の低下を抑制できる。また、各遮光層は、光透過性を有する導電膜に電気的に接続されているので、半導体素子間における遮光層の電位を安定化でき、その結果、半導体素子の特性のばらつきを低減できる。   According to the present invention, in a semiconductor device having a plurality of semiconductor elements formed on a light-transmitting substrate, the light shielding layer is provided between the semiconductor element and the substrate. It is possible to suppress deterioration of element characteristics due to the incidence of. Moreover, since each light shielding layer is electrically connected to the light-transmitting conductive film, the potential of the light shielding layer between the semiconductor elements can be stabilized, and as a result, variations in characteristics of the semiconductor elements can be reduced.

特に、半導体素子を光センサーとして利用する場合には、遮光層の電位を安定化させることにより、より正確なセンシングが可能となるので、光センサーとして良好な特性を備える半導体装置が得られる。   In particular, when a semiconductor element is used as an optical sensor, more accurate sensing is possible by stabilizing the potential of the light shielding layer, and thus a semiconductor device having favorable characteristics as an optical sensor can be obtained.

本発明は、例えばセンサー機能付きの透過型表示装置に好適に用いられる。本発明を、例えば駆動回路に用いられるTFTおよび画素電極をスイッチングするためのTFTと、光センサーとして利用されるTFDとを備えた透過型液晶表示装置に適用すると、開口率を低下させることなく、光センサーの光電流特性を高めることができるので有利である。このとき、同一基板上に、画素スイッチング用TFTや周辺駆動回路用TFTと、光センサー用のTFDとを同時に形成すると、部品点数が減る等の大きなコストメリットがあり、また、製造工程を複雑化させずに、製造コストを低減でき、かつ、歩留りを向上できる。   The present invention is suitably used for a transmissive display device with a sensor function, for example. For example, when the present invention is applied to a transmissive liquid crystal display device including a TFT used for a driving circuit and a TFT for switching a pixel electrode and a TFD used as an optical sensor, the aperture ratio is not reduced. This is advantageous because the photocurrent characteristics of the photosensor can be enhanced. At this time, if the pixel switching TFT, the peripheral drive circuit TFT, and the optical sensor TFD are simultaneously formed on the same substrate, there are significant cost advantages such as a reduction in the number of parts, and the manufacturing process is complicated. Therefore, the manufacturing cost can be reduced and the yield can be improved.

以下、本発明による半導体装置のある好ましい実施形態を説明する。   Hereinafter, a preferred embodiment of a semiconductor device according to the present invention will be described.

本発明による実施形態の半導体装置は、光透過性を有する基板上に形成された複数の半導体素子を備える。基板と複数の半導体素子との間には、導電性を有する複数の島状の遮光層と、透光性を有する導電膜とが設けられており、複数の島状の遮光層は導電膜によって互いに電気的に接続されている。また、複数の島状の遮光層は、上記半導体素子のうち少なくとも2つの半導体素子と関連付けられている。より具体的には、半導体素子のそれぞれは、活性領域となる半導体層を有しており、島状の遮光層は、関連付けられた半導体層の少なくとも一部を遮光するように配置されている。   A semiconductor device according to an embodiment of the present invention includes a plurality of semiconductor elements formed on a substrate having optical transparency. Between the substrate and the plurality of semiconductor elements, a plurality of island-shaped light-shielding layers having conductivity and a light-transmitting conductive film are provided, and the plurality of island-shaped light-shielding layers are formed of a conductive film. They are electrically connected to each other. The plurality of island-shaped light shielding layers are associated with at least two of the semiconductor elements. More specifically, each of the semiconductor elements has a semiconductor layer serving as an active region, and the island-shaped light shielding layer is disposed so as to shield at least a part of the associated semiconductor layer.

上記複数の半導体素子は、少なくともn型領域とp型領域とを含む半導体層を有するTFDを含んでいてもよい。または、光透過性を有する基板上に形成され、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、半導体層上に設けられたゲート絶縁膜と、チャネル領域の導電性を制御するゲート電極とを有するTFTを含んでいてもよい。あるいは、TFDおよびTFTの両方を含んでいてもよい。また、遮光層は全ての半導体素子の下方に設けられていてもよいし、半導体素子の種類や用途に応じて、一部の半導体素子の下方にのみ設けられていてもよい。   The plurality of semiconductor elements may include a TFD having a semiconductor layer including at least an n-type region and a p-type region. Or a semiconductor layer formed over a light-transmitting substrate and including a channel region, a source region, and a drain region; a gate insulating film provided over the semiconductor layer; and a gate electrode that controls conductivity of the channel region; A TFT having the following may be included. Alternatively, both TFD and TFT may be included. Further, the light shielding layer may be provided below all the semiconductor elements, or may be provided only below some of the semiconductor elements depending on the type and application of the semiconductor elements.

本実施形態によると、従来は電位的にフローティングされていた島状の遮光層を、導電性を有する材料により構成し、かつ、光透過性を有する導電膜によって電気的に接続している。これにより、それぞれの遮光層の電位が一定化されるので、半導体素子の特性ばらつきを低減でき、素子特性の安定化を実現できる。   According to the present embodiment, the island-shaped light shielding layers that have been floating in the prior art are formed of a conductive material and are electrically connected by a light-transmitting conductive film. Thereby, since the electric potential of each light shielding layer is made constant, variation in characteristics of semiconductor elements can be reduced, and stabilization of element characteristics can be realized.

以下、図面を参照しながら、本実施形態の半導体素子と従来の半導体素子との特性を比較した結果を、TFDを例に説明する。   Hereinafter, the results of comparing the characteristics of the semiconductor element of the present embodiment and the conventional semiconductor element will be described using TFD as an example with reference to the drawings.

図11(A)および(B)は、従来のTFDの光電流特性を示す図である。図11(A)は、10000lxの照度の下で、TFDに逆バイアスを印加した際に流れるリーク電流値(光電流値)の、TFD印加電圧依存性のデータであり、基板内のTFDを50点測定して得られたものである。電圧のマイナス域が逆バイアスに相当する。図11(B)は、そのバラツキから標準偏差を求め、3σ/平均の値をバラツキ指標として、電圧依存性を示したものである。また、印加電圧が−5Vのときのリーク電流値(平均値、最大値および最小値)、標準偏差、バラツキ指標の値を表1に示す。   11A and 11B are diagrams showing the photocurrent characteristics of a conventional TFD. FIG. 11A shows data on the TFD application voltage dependence of the leak current value (photocurrent value) that flows when a reverse bias is applied to the TFD under an illuminance of 10000 lx. It was obtained by point measurement. The negative voltage range corresponds to the reverse bias. FIG. 11B shows the voltage dependence with the standard deviation obtained from the variation and the 3σ / average value as the variation index. Table 1 shows the values of leakage current values (average value, maximum value and minimum value), standard deviation, and variation index when the applied voltage is -5V.

Figure 2008300630
Figure 2008300630

印加電圧が−5Vのときの値を選択した理由は以下の通りである。実際に光センサーとしてTFDを利用する場合、TFDに印加される電圧としては、−2V〜−8V程度が適切である。従って、本願発明者らは、印加電圧が−5Vの時のばらつきをターゲットとして、その低減を目的に検討を行なったためである。   The reason why the value when the applied voltage is −5 V is selected is as follows. When TFD is actually used as an optical sensor, about −2V to −8V is appropriate as a voltage applied to TFD. Therefore, the inventors of the present application have studied for the purpose of reducing the variation when the applied voltage is -5V.

これに対して、本実施形態により得られたTFDの光電流特性を図12(A)および(B)に示す。図11(A)および(B)と同様に、図12(A)は、10000lxの照度の下で、TFDに逆バイアスを印加した際に流れるリーク電流値(光電流値)の、TFD印加電圧依存性の測定結果を示す図であり、図12(B)は、バラツキ指標3σ/平均に対する印加電圧依存性を示す図である。また、印加電圧が−5Vのときのリーク電流値(平均値、最大値および最小値)、標準偏差、バラツキ指標の値を表2に示す。   On the other hand, the photocurrent characteristics of the TFD obtained by this embodiment are shown in FIGS. Similar to FIGS. 11A and 11B, FIG. 12A shows a TFD applied voltage of a leak current value (photocurrent value) that flows when a reverse bias is applied to the TFD under an illuminance of 10000 lx. It is a figure which shows the measurement result of dependence, and FIG.12 (B) is a figure which shows the applied voltage dependence with respect to variation parameter | index 3σ / average. Table 2 shows values of leakage current values (average value, maximum value and minimum value), standard deviation, and variation index when the applied voltage is -5V.

Figure 2008300630
Figure 2008300630

データの測定点数は50点であり、図11の場合と同様である。ここで、図11および表1に示す結果と図12および表2に示す結果とを比較してみると、図12および表2に示す結果では、逆バイアス時における光電流のバラツキが著しく改善していることがわかる。特に、印加電圧が−5Vの時の3σ/平均のバラツキ指標は、61.1%から16.7%と、1/3以下に低減している。   The number of data measurement points is 50, which is the same as in FIG. Here, comparing the results shown in FIG. 11 and Table 1 with the results shown in FIG. 12 and Table 2, the results shown in FIG. 12 and Table 2 remarkably improve the variation in photocurrent during reverse bias. You can see that In particular, the 3σ / average variation index when the applied voltage is −5 V is reduced from 61.1% to 16.7%, which is 1/3 or less.

従って、本実施形態の構成により、TFDの特性ばらつきを従来よりも大幅に低減できることを確認できる。   Therefore, it can be confirmed that the variation of the TFD characteristics can be significantly reduced by the configuration of this embodiment.

また、本実施形態の半導体装置は、光透過性を有する基板上に形成された複数のTFDおよび複数のTFTを備えていてもよい。すなわち、TFDだけでなく、TFTも同一の基板上に構成することができる。このような構成の半導体装置の一例として、画面内に光センシング機能をもつ透過型の液晶表示装置が考えられる。例えば、画素スイッチング用TFTおよび駆動回路用TFTを備えたアクティブマトリクス型の表示装置に、TFDを利用した光センサー部を設けることができる。この場合には、少なくともTFDと基板との間に遮光層を形成することが好ましい。   In addition, the semiconductor device of this embodiment may include a plurality of TFDs and a plurality of TFTs formed on a light-transmitting substrate. That is, not only the TFD but also the TFT can be formed on the same substrate. As an example of the semiconductor device having such a configuration, a transmissive liquid crystal display device having an optical sensing function in the screen can be considered. For example, an active matrix display device including a pixel switching TFT and a driving circuit TFT can be provided with a photosensor portion using TFD. In this case, it is preferable to form a light shielding layer at least between the TFD and the substrate.

本実施形態を透過型の表示装置に適用すると、次のようなメリットがある。従来のように電気的に独立した遮光層を有するTFDを透過型の表示装置に適用すると、上述したようにTFDの電位が不安定であるため、TFDによって正確なセンシングを行うことが困難である。そこで、各TFDの遮光層を電気的に接続して安定化させるために、各遮光層を配線によって接続することも考えられるが、透過型の液晶表示装置の表示エリア内に配線によって接続された遮光層を設けると、配線によって開口率が低下し、表示の輝度が低下してしまう。また、従来の表示装置では必要の無い配線を新たに形成することになり、製造工程が複雑化し、製造コストが増大するだけでなく、良品歩留りも低下してしまう。   When this embodiment is applied to a transmissive display device, there are the following advantages. When a TFD having an electrically independent light-shielding layer as in the past is applied to a transmissive display device, the TFD potential is unstable as described above, and it is difficult to perform accurate sensing by TFD. . Therefore, in order to electrically connect and stabilize the light shielding layers of each TFD, it is conceivable to connect the light shielding layers by wiring. However, the light shielding layers are connected by wiring within the display area of the transmissive liquid crystal display device. When the light shielding layer is provided, the aperture ratio is reduced by the wiring, and the luminance of display is reduced. In addition, wiring that is not necessary in the conventional display device is newly formed, which complicates the manufacturing process, increases the manufacturing cost, and decreases the yield of non-defective products.

これに対し、本実施形態では、TFDの背面側に形成された複数の遮光層を、遮光性の金属配線を新たに設けることなく電気的に接続できるので、高い開口率を確保しつつ、TFDの光電流特性のばらつきを低減できる。また、基板表面全体に光透過性の導電膜を形成すればよく、パターニング工程を追加する必要がないので、製造工程を複雑化することなく、遮光層の電位を安定化できる。さらに、透過構造の液晶表示装置に利用されるアクティブマトリクス基板上に、画素スイッチング用TFTや周辺駆動回路用TFTの他に、光センサー用のTFDを同時に形成できるため、部品点数が減る等の大きなコストメリットがある。また、これら2種類の半導体素子を製造するにあたり、その製造工程を複雑化させずに、低コスト且つ高歩留りな製造工程で、それぞれの半導体素子に最適な特性を有するTFTとTFDとを備える半導体装置が得られる。   On the other hand, in the present embodiment, a plurality of light shielding layers formed on the back side of the TFD can be electrically connected without newly providing a light shielding metal wiring, so that the TFD is secured while ensuring a high aperture ratio. The variation in the photocurrent characteristics can be reduced. In addition, a light-transmitting conductive film may be formed over the entire substrate surface, and it is not necessary to add a patterning process. Therefore, the potential of the light shielding layer can be stabilized without complicating the manufacturing process. In addition to the pixel switching TFT and the peripheral drive circuit TFT, an optical sensor TFD can be formed simultaneously on an active matrix substrate used in a liquid crystal display device having a transmissive structure, which greatly reduces the number of components. There is cost merit. Further, in manufacturing these two types of semiconductor elements, a semiconductor including TFTs and TFDs having optimum characteristics for each semiconductor element in a low-cost and high-yield manufacturing process without complicating the manufacturing process. A device is obtained.

本実施形態では、基板の上方から見て、島状の遮光層の輪郭の内側に、半導体素子の半導体層が配置されていることが好ましい。言い換えると、基板側から見て、半導体素子の半導体層が、遮光層によって遮光される領域内に配置されていることが好ましい。このような配置により、基板の裏面から照射される光が、薄膜ダイオードの半導体層に入射することを十分に防止できる。   In the present embodiment, it is preferable that the semiconductor layer of the semiconductor element is disposed inside the outline of the island-shaped light shielding layer as viewed from above the substrate. In other words, when viewed from the substrate side, the semiconductor layer of the semiconductor element is preferably disposed in a region shielded by the light shielding layer. With such an arrangement, light irradiated from the back surface of the substrate can be sufficiently prevented from entering the semiconductor layer of the thin film diode.

半導体素子としてTFDを備える場合には、各TFDの半導体層は、少なくともn型領域とp型領域と、それらに挟まれている真性(i型)領域とを含む構造であることが好ましい。このような構造により、接合部だけでなく真性領域においても光誘起電流を発生させ、光センサーとして機能を大きく高めることが可能になる。この場合、基板の上方から見て、島状の遮光層の輪郭の内側に、少なくともTFDの半導体層の真性(i型)領域が配置されていることが望ましい。言い換えると、基板側から見て、TFDの半導体層のうち少なくとも真性領域が、遮光層によって遮光される領域内に配置されていることが好ましい。これにより、光電流を発生させる源である真性領域とn+領域及びp+領域との接合部が遮光されるので、遮光層として必要なレベルで機能する。 When a TFD is provided as a semiconductor element, the semiconductor layer of each TFD preferably has a structure including at least an n-type region, a p-type region, and an intrinsic (i-type) region sandwiched between them. With such a structure, it is possible to generate a photo-induced current not only in the junction but also in the intrinsic region, and greatly enhance the function as an optical sensor. In this case, it is desirable that at least an intrinsic (i-type) region of the TFD semiconductor layer is disposed inside the outline of the island-shaped light shielding layer as viewed from above the substrate. In other words, when viewed from the substrate side, it is preferable that at least the intrinsic region of the TFD semiconductor layer is disposed in a region shielded by the light shielding layer. As a result, the junction between the intrinsic region, which is a source for generating a photocurrent, and the n + region and the p + region is shielded from light, so that it functions as a light shielding layer at a necessary level.

本実施形態では、基板上に形成された全ての遮光層は、同電位となっている。また、光透過性を有する導電膜は、基板全面にわたって形成されているので、基板上の全ての半導体素子(例えばTFD)で電位が安定化し、素子特性のばらつきが低減される。さらに、光透過性を有する導電膜をパターニングせずに基板全面に残しているので、パターニング工程等を追加することなく、簡便な製造工程により、高性能な半導体素子を備えた半導体装置が得られる。   In this embodiment, all the light shielding layers formed on the substrate have the same potential. In addition, since the light-transmitting conductive film is formed over the entire surface of the substrate, the potential is stabilized in all semiconductor elements (eg, TFD) on the substrate, and variations in element characteristics are reduced. Further, since the light-transmitting conductive film is left on the entire surface of the substrate without patterning, a semiconductor device having a high-performance semiconductor element can be obtained by a simple manufacturing process without adding a patterning process or the like. .

基板全面に形成された光透過性を有する導電膜は、TFDやTFTなどの半導体素子の製造工程において、基板の裏面側からの剥離帯電等の静電破壊(ESD)に対し、その侵入を防ぐ電界シールド層としての役目も果たし、ESDの抑制に大きな効果がある。その結果、製造工程における良品歩留りを大幅に改善できる。   The light-transmitting conductive film formed on the entire surface of the substrate prevents invasion against electrostatic breakdown (ESD) such as peeling charging from the back side of the substrate in the manufacturing process of semiconductor elements such as TFD and TFT. It also plays a role as an electric field shield layer and has a great effect in suppressing ESD. As a result, the yield of good products in the manufacturing process can be greatly improved.

なお、特開平7−146490号公報では、ゲート絶縁膜の薄膜化に起因するTFT製造工程内でのESDを防止する目的で、帯電防止層として、ガラス基板を包むように光透過性の導電膜を形成することが提案されている。しかしながら、この文献には、TFTとガラス基板との間に島状の遮光層を形成することについて何ら記載されていない。さらに、帯電防止層の表面は完全に絶縁膜で覆われており、他の導電層と電気的に接続されていない。従って、帯電防止層に接するように導電性の遮光層を形成して、帯電防止層によって島状の遮光層を電気的に接続することを教示も示唆もしていない。   In JP-A-7-146490, a light-transmitting conductive film is used as an antistatic layer so as to wrap a glass substrate for the purpose of preventing ESD in the TFT manufacturing process due to the thinning of the gate insulating film. It has been proposed to form. However, this document does not describe any formation of an island-shaped light shielding layer between the TFT and the glass substrate. Furthermore, the surface of the antistatic layer is completely covered with an insulating film and is not electrically connected to other conductive layers. Therefore, it does not teach or suggest that a conductive light shielding layer is formed so as to be in contact with the antistatic layer, and that the island-shaped light shielding layer is electrically connected by the antistatic layer.

ここで、光透過性を有する導電膜は、各半導体素子の遮光層と電気的に接続されていればよく、遮光層の直下(遮光層と基板との間)に形成されていても良いし、あるいは、遮光層の直上(遮光層と半導体層との間)に形成されていても良い。このように、遮光層と光透過性の導電膜とを直接重ねて形成すると、上記導電膜と各半導体素子の遮光層とをより簡便かつ確実に接続できるので有利である。   Here, the light-transmitting conductive film only needs to be electrically connected to the light shielding layer of each semiconductor element, and may be formed immediately below the light shielding layer (between the light shielding layer and the substrate). Alternatively, it may be formed immediately above the light shielding layer (between the light shielding layer and the semiconductor layer). Thus, it is advantageous to form the light shielding layer and the light-transmitting conductive film so as to directly overlap each other because the conductive film and the light shielding layer of each semiconductor element can be connected more simply and reliably.

同一基板上にTFDとTFTとを形成する場合、少なくともTFDの半導体層の下方に遮光層を設けることが好ましく、TFTの半導体層の下方には遮光層を設けてもよいし、設けなくてもよい。ただし、プロジェクターに適用する場合には、TFTの半導体層の下方にも遮光層を設けることが好ましい。その場合には、遮光層は、TFTの半導体層のうち少なくともチャネル領域、好ましくはチャネル領域とLDD領域とを遮光するように配置される。   When the TFD and the TFT are formed on the same substrate, it is preferable to provide a light shielding layer at least below the TFD semiconductor layer, and the light shielding layer may or may not be provided below the TFT semiconductor layer. Good. However, when applied to a projector, it is preferable to provide a light shielding layer below the semiconductor layer of the TFT. In that case, the light shielding layer is arranged so as to shield at least the channel region, preferably the channel region and the LDD region, of the semiconductor layer of the TFT.

TFDの半導体層とTFTの半導体層とは、同一の結晶質を有する半導体膜を用いて形成されることが望ましい。特に、TFTでは、高い駆動能力、すなわち高い電界効果移動度が要求されるため、TFTの半導体層は良質な結晶質半導体層であることが好ましい。   The TFD semiconductor layer and the TFT semiconductor layer are preferably formed using semiconductor films having the same crystallinity. In particular, a TFT requires a high driving capability, that is, a high field-effect mobility. Therefore, the TFT semiconductor layer is preferably a high-quality crystalline semiconductor layer.

しかしながら、一般的に用いられるELA結晶化法、すなわち半導体層にレーザー光を照射し溶融固化にて結晶化する方法においては、基板方向への熱の逃げにより、結晶の下面側より固化が始まり、結晶化が行なわれる。このときの熱の逃げ方が半導体層の下層の構造により大きく異なり、それにより得られる結晶状態も大きく異なってくる。潜熱の逃げが小さいほど、ゆっくりと固化し、高い結晶性を有する結晶質半導体膜が得られる。逆に、潜熱の逃げが大きければ、早い速度で固化し、個々の結晶粒が小さく、結晶欠陥を多く含んだ低い結晶性の結晶質半導体膜となる。   However, in the ELA crystallization method generally used, that is, in the method of crystallization by irradiating a semiconductor layer with laser light and melting and solidifying, solidification starts from the lower surface side of the crystal due to the escape of heat toward the substrate, Crystallization takes place. The heat escape at this time varies greatly depending on the structure of the lower layer of the semiconductor layer, and the resulting crystal state also varies greatly. The smaller the escape of latent heat, the more slowly it solidifies and a crystalline semiconductor film having high crystallinity is obtained. On the contrary, if the escape of latent heat is large, it becomes solid at a high speed, resulting in a low crystalline crystalline semiconductor film with small individual crystal grains and many crystal defects.

ここで、遮光層として、遮光性を有する金属系の材料からなる膜が好適に用いられるが、このような遮光層の熱容量及び熱伝導率は高いために、遮光層の上の半導体層では、レーザー照射による溶融固化の際、基板方向への潜熱の逃げが大きく、遮光層が無い領域上の半導体層に比べて、高い結晶性を有する半導体層が得られない。したがって、高い結晶性を有する結晶質半導体層が必要であるTFTは、半導体層の下方に遮光層が無い構成を有し、光感度の高い結晶質半導体層が必要であるTFDは、半導体層の下方に遮光層が設けられた構成を有することが好ましい。これにより、同一基板上に形成されるTFTとTFDとにおいて、共にそれぞれの半導体素子に最適な結晶状態を有する結晶質半導体膜を有し、良好な特性を有するTFTとTFDとを備える半導体装置を実現できる。   Here, as the light shielding layer, a film made of a metal material having a light shielding property is preferably used, but since the heat capacity and thermal conductivity of such a light shielding layer are high, in the semiconductor layer on the light shielding layer, During melting and solidification by laser irradiation, the escape of latent heat in the direction of the substrate is large, and a semiconductor layer having high crystallinity cannot be obtained as compared with a semiconductor layer on a region without a light shielding layer. Therefore, a TFT that requires a crystalline semiconductor layer having high crystallinity has a configuration in which there is no light-shielding layer below the semiconductor layer, and a TFD that requires a crystalline semiconductor layer with high photosensitivity is a semiconductor layer. It is preferable to have a structure in which a light shielding layer is provided below. Thus, a TFT and a TFD formed on the same substrate both have a crystalline semiconductor film having an optimal crystal state for each semiconductor element, and a semiconductor device including a TFT and a TFD having good characteristics. realizable.

また、本実施形態の半導体装置は、TFDの他に、nチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとを備えていてもよい。この場合、TFDを製造するプロセスおよびTFTを製造するプロセスのうちドーピング工程等を共有化できるので、効率よく簡便なプロセスで、同一基板上に複数種類の半導体素子を作製できる。   Further, the semiconductor device of this embodiment may include an n-channel thin film transistor and a p-channel thin film transistor in addition to the TFD. In this case, since the doping step and the like can be shared among the processes for manufacturing the TFD and the TFT, it is possible to manufacture a plurality of types of semiconductor elements on the same substrate by an efficient and simple process.

本発明の実施形態の半導体装置の製造方法としては、光透過性を有する基板上に、光透過性を有する導電膜を形成する工程と、光透過性を有する導電膜上に、複数の導電性を有する島状の遮光層を設ける工程と、光透過性を有する導電膜及び複数の遮光層上に、光透過性を有する絶縁膜を形成する工程と、絶縁膜上に半導体膜を形成する工程と、半導体膜をパターニングし、少なくとも一部は複数の遮光層と重なる領域上に、半導体素子の活性領域となる複数の島状半導体層を形成する工程とを包含する。または、光透過性を有する基板上に、複数の導電性を有する島状の遮光層を設ける工程と、基板と複数の遮光層を覆うように、光透過性を有する導電膜を形成する工程と、光透過性を有する導電膜上に、光透過性を有する絶縁膜を形成する工程と、絶縁膜上に半導体膜を形成する工程と、半導体膜をパターニングし、少なくとも一部は複数の遮光層と重なる領域上に、複数の島状半導体層を形成する工程とを包含している。複数の島状半導体層は、薄膜ダイオードの活性領域となる島状半導体層を含んでいてもよいし、薄膜トランジスタの活性領域となる島状半導体層を含んでいてもよい。また、薄膜ダイオードの活性領域となる島状半導体層および薄膜トランジスタの活性領域となる島状半導体層の両方を含んでいてもよい。   As a method for manufacturing a semiconductor device according to an embodiment of the present invention, a step of forming a light-transmitting conductive film on a light-transmitting substrate and a plurality of conductive properties on the light-transmitting conductive film A step of providing an island-shaped light-shielding layer including: a step of forming a light-transmitting conductive film and a plurality of light-shielding layers; a step of forming a light-transmitting insulating film; and a step of forming a semiconductor film on the insulating film And a step of patterning the semiconductor film and forming a plurality of island-like semiconductor layers serving as active regions of the semiconductor element over a region at least partially overlapping the plurality of light-shielding layers. Alternatively, a step of providing a plurality of conductive island-shaped light shielding layers over a light transmissive substrate, and a step of forming a light transmissive conductive film so as to cover the substrate and the plurality of light shielding layers A step of forming a light-transmitting insulating film on the light-transmitting conductive film, a step of forming a semiconductor film on the insulating film, and patterning the semiconductor film, at least a part of which is a plurality of light-shielding layers And a step of forming a plurality of island-like semiconductor layers on a region overlapping with the substrate. The plurality of island-shaped semiconductor layers may include an island-shaped semiconductor layer serving as an active region of the thin film diode, or may include an island-shaped semiconductor layer serving as an active region of the thin film transistor. Further, it may include both an island-shaped semiconductor layer serving as an active region of a thin film diode and an island-shaped semiconductor layer serving as an active region of a thin film transistor.

これにより、遮光層と光透過性の導電膜とを直接重ねて形成できるので、それぞれの島状遮光層と光透過性を有する導電膜とを、最も簡易に電気的に接続できる。よって、基板上の全ての半導体素子におけるそれぞれの遮光層の電位は同電位となる。また、光透過性を有する導電膜は、基板全面にわたって形成されているため、基板上の全ての半導体素子における遮光層の電位が安定化し、その結果、半導体素子の特性バラツキが低減される。さらに、光透過性を有する導電膜をパターニングせずに基板全面に残すことから、パターニング工程等の増加が無く、簡便な製造工程により、本発明の半導体装置を製造することができる。   Thereby, since the light shielding layer and the light transmissive conductive film can be directly overlapped, the respective island-shaped light shielding layers and the light transmissive conductive film can be electrically connected most easily. Therefore, the potential of each light shielding layer in all the semiconductor elements on the substrate is the same potential. In addition, since the light-transmitting conductive film is formed over the entire surface of the substrate, the potential of the light-shielding layer in all the semiconductor elements on the substrate is stabilized, and as a result, variation in characteristics of the semiconductor elements is reduced. Furthermore, since the light-transmitting conductive film is left on the entire surface of the substrate without patterning, the number of patterning steps and the like is not increased, and the semiconductor device of the present invention can be manufactured through a simple manufacturing process.

また、本発明の実施形態の半導体装置の製造方法としては、光透過性を有する基板上に、光透過性を有する導電膜を形成する工程と、光透過性を有する導電膜上に、複数の導電性を有する島状の遮光層を設ける工程と、光透過性を有する導電膜及び複数の遮光層上に、光透過性を有する絶縁膜を形成する工程と、絶縁膜上に半導体膜を形成する工程と、半導体膜をパターニングし、少なくとも一部は複数の遮光層と重なる領域上に、薄膜ダイオードの活性領域となる複数の島状半導体層を形成し、遮光層の存在しない領域上に、薄膜トランジスタの活性領域となる複数の島状半導体層を形成する工程とを包含する。または、光透過性を有する基板上に、複数の導電性を有する島状の遮光層を設ける工程と、基板と複数の遮光層を覆うように、光透過性を有する導電膜を形成する工程と、光透過性を有する導電膜上に、光透過性を有する絶縁膜を形成する工程と、絶縁膜上に半導体膜を形成する工程と、半導体膜をパターニングし、少なくとも一部は複数の遮光層と重なる領域上に、薄膜ダイオードの活性領域となる複数の島状半導体層を形成し、遮光層の存在しない領域上に、薄膜トランジスタの活性領域となる複数の島状半導体層を形成する工程とを包含する。   In addition, as a method for manufacturing a semiconductor device according to an embodiment of the present invention, a step of forming a light-transmitting conductive film on a light-transmitting substrate, and a plurality of light-transmitting conductive films on the light-transmitting conductive film A step of providing an island-shaped light-shielding layer having conductivity, a step of forming a light-transmitting conductive film and a plurality of light-shielding layers on the light-transmitting conductive film, and forming a semiconductor film on the insulating film And a step of patterning the semiconductor film, forming a plurality of island-shaped semiconductor layers serving as active regions of the thin-film diode on a region at least partially overlapping the plurality of light-shielding layers, and on a region where the light-shielding layer does not exist, Forming a plurality of island-like semiconductor layers to be active regions of the thin film transistor. Alternatively, a step of providing a plurality of conductive island-shaped light shielding layers over a light transmissive substrate, and a step of forming a light transmissive conductive film so as to cover the substrate and the plurality of light shielding layers A step of forming a light-transmitting insulating film on the light-transmitting conductive film, a step of forming a semiconductor film on the insulating film, and patterning the semiconductor film, at least a part of which is a plurality of light-shielding layers Forming a plurality of island-shaped semiconductor layers serving as active regions of the thin-film diode over a region overlapping with the light-emitting layer, and forming a plurality of island-shaped semiconductor layers serving as active regions of the thin film transistor over a region where the light-shielding layer does not exist. Include.

これにより、遮光層と光透過性の導電膜とを直接重ねて形成できるので、それぞれの島状遮光層と光透過性を有する導電膜とが、最も簡易に電気的に接続される。基板上に形成された全ての薄膜ダイオードにおけるそれぞれの遮光層の電位は同電位となり、また、光透過性を有する導電膜は、基板全面にわたって形成されている。よって、基板全体のTFDで電位が安定化し、光電流特性のバラツキが低減される。さらには、光透過性を有する導電膜をパターニングせずに基板全面に残すことから、パターニング工程等の増加が無く、簡便な製造工程により、本実施形態の半導体装置を製造することができる。   As a result, the light shielding layer and the light transmissive conductive film can be directly overlapped with each other, so that each island-shaped light shielding layer and the light transmissive conductive film are electrically connected most easily. The potentials of the respective light shielding layers in all the thin film diodes formed on the substrate are the same, and the light-transmitting conductive film is formed over the entire surface of the substrate. Therefore, the potential is stabilized by the TFD of the entire substrate, and variations in photocurrent characteristics are reduced. Furthermore, since the light-transmitting conductive film is left on the entire surface of the substrate without patterning, the number of patterning steps and the like is not increased, and the semiconductor device of this embodiment can be manufactured through a simple manufacturing process.

さらに、本実施形態を用いることで、液晶表示装置に利用されるアクティブマトリクス基板等において、画素スイッチング用TFTや周辺駆動回路用TFTと共に、光センサー用のTFDを同時に形成でき、TFTとTFDとを同一基板に同時形成できるため、部品点数が減る等の大きなコストメリットがある。また、基板全面における光透過性を有する導電膜は、TFDおよびTFTの製造工程において、基板裏面側からの剥離帯電等のESDに対し、その侵入を防ぐ電界シールド層としての役目も果たし、ESDの抑制に大きな効果がある。その結果、製造工程における良品歩留りの大幅な改善が図れる。   Further, by using this embodiment, a TFD for a photosensor can be formed simultaneously with a pixel switching TFT and a peripheral drive circuit TFT in an active matrix substrate or the like used for a liquid crystal display device. Since it can be simultaneously formed on the same substrate, there are significant cost advantages such as a reduction in the number of components. Further, the light-transmitting conductive film on the entire surface of the substrate also serves as an electric field shielding layer for preventing the penetration of ESD such as peeling charging from the back side of the substrate in the manufacturing process of the TFD and TFT. It has a great effect on suppression. As a result, the yield of good products in the manufacturing process can be greatly improved.

さらに、上記の製造方法において、絶縁膜上に半導体膜を形成する工程は、非晶質半導体膜を形成する工程と、該非晶質半導体膜にレーザー光を照射し、結晶化させる工程とを包含することが好ましい。また、絶縁膜上に半導体膜を形成する工程は、非晶質半導体膜を形成する工程と、該非晶質半導体膜に、その結晶化を促進する触媒元素を添加し、加熱処理を行うことにより少なくとも一部を結晶化させる工程とを包含することが好ましい。薄膜トランジスタでは、高い駆動能力、すなわち高い電界効果移動度が要求されるため、その半導体層としては、良質な結晶質半導体層が求められる。上述のような方法を利用することにより、良質な結晶質半導体層を得ることが可能になる。   Further, in the above manufacturing method, the step of forming the semiconductor film over the insulating film includes a step of forming an amorphous semiconductor film and a step of crystallizing the amorphous semiconductor film by irradiating the amorphous semiconductor film with laser light. It is preferable to do. In addition, the step of forming the semiconductor film over the insulating film includes the steps of forming an amorphous semiconductor film, adding a catalyst element that promotes crystallization to the amorphous semiconductor film, and performing heat treatment. And a step of crystallizing at least a part thereof. A thin film transistor requires high driving capability, that is, high field-effect mobility, and thus a high-quality crystalline semiconductor layer is required as the semiconductor layer. By using the method as described above, a high-quality crystalline semiconductor layer can be obtained.

ガラス基板上に良好な結晶質半導体層を得る方法のうち最も簡便な方法の1つは、非晶質半導体層にレーザー光を照射して結晶化させる方法である。他の方法として、非晶質半導体層に結晶化を促進する作用を有する金属元素を添加した後、加熱処理を施し、結晶化させる方法も利用できる。この場合、一般のレーザー照射のみにより結晶化された結晶質半導体膜に比べ、結晶の配向性が揃った良好な結晶質半導体膜が得られる。この方法の場合、その結晶性をさらに高めるために、レーザー光を照射しても良い。このときの触媒元素としては、Ni、Co、Sn、Pb、Pd、Fe、Cuから選ばれた一種または複数種の元素を用いることができる。これらから選ばれた一種または複数種類の元素であれば、微量で非晶質半導体膜の結晶化を促進する効果がある。それらの中でも、特にNiを用いた場合に最も顕著な効果を得ることができる。このようにして、TFTとTFDとのそれぞれに要求される最適な素子特性を、同一層の半導体層を用いて、同時に実現できる。   One of the simplest methods for obtaining a good crystalline semiconductor layer on a glass substrate is a method of crystallizing an amorphous semiconductor layer by irradiating it with laser light. As another method, a method in which a metal element having an action of promoting crystallization is added to the amorphous semiconductor layer and then subjected to heat treatment for crystallization can be used. In this case, a good crystalline semiconductor film with uniform crystal orientation can be obtained as compared with a crystalline semiconductor film crystallized only by general laser irradiation. In the case of this method, laser light may be irradiated to further increase the crystallinity. As the catalyst element at this time, one or more elements selected from Ni, Co, Sn, Pb, Pd, Fe, and Cu can be used. One or more kinds of elements selected from these have the effect of promoting the crystallization of the amorphous semiconductor film in a small amount. Among them, the most remarkable effect can be obtained particularly when Ni is used. In this way, the optimum element characteristics required for each of the TFT and the TFD can be realized simultaneously using the same semiconductor layer.

さらに、本実施形態では、前述の方法により、薄膜ダイオードの活性領域となる複数の島状半導体層を形成する工程の後、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のn型領域となる領域に、n型不純物元素をドーピングする工程と、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のp型領域となる領域に、p型不純物元素をドーピングする工程とを包含する。このようにして、薄膜ダイオードの活性領域となる半導体層において、n型不純物領域とp型不純物領域とを形成してTFDを完成させる。   Furthermore, in the present embodiment, after the step of forming a plurality of island-shaped semiconductor layers serving as active regions of the thin-film diodes by the above-described method, A step of doping an n-type impurity element into a region to be a p-type region, and a step of doping a p-type impurity element into a region to be a p-type region later of a plurality of island-like semiconductor layers to be active regions of a thin film diode Including. In this manner, the n-type impurity region and the p-type impurity region are formed in the semiconductor layer that becomes the active region of the thin film diode, thereby completing the TFD.

このとき、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のn型領域となる領域に、n型不純物元素をドーピングする工程と、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のp型領域となる領域に、p型不純物元素をドーピングする工程とは、薄膜トランジスタの活性領域となる複数の島状半導体層において、n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に、n型不純物元素及びp型不純物元素の双方がドーピングされない領域が残るように行なわれることが望ましい。これにより、これらの薄膜ダイオードの活性領域となる半導体層は、少なくともn型領域とp型領域と、それらに挟まれている真性(i型)領域とを含む構造となる。このようなTFD構造によって、n型領域とp型領域との接合部だけでなく真性領域においても光誘起電流を発生させることができるので、光センサーとして機能を高めることができる。   At this time, a step of doping an n-type impurity element into a region to be a later n-type region of a plurality of island-shaped semiconductor layers to be an active region of the thin-film diode and a plurality of island-shaped semiconductors to be an active region of the thin-film diode A step of doping a p-type impurity element into a region to be a later p-type region of the layer means that a region doped with an n-type impurity element and a p-type impurity in a plurality of island-like semiconductor layers to be active regions of a thin film transistor It is desirable that the step be performed so that a region not doped with both the n-type impurity element and the p-type impurity element remains between the region doped with the element. As a result, the semiconductor layer serving as the active region of these thin film diodes has a structure including at least an n-type region, a p-type region, and an intrinsic (i-type) region sandwiched between them. Such a TFD structure can generate a photo-induced current not only in the junction between the n-type region and the p-type region but also in the intrinsic region, so that the function as an optical sensor can be enhanced.

ここで、n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に形成される、n型不純物元素及びp型不純物元素の双方がドーピングされない領域は、基板の上方から見て、少なくとも島状の遮光層の存在する領域の内側に形成されることが好ましい。これにより、基板裏面側から半導体装置に入射する光に対して、島状の遮光層によって遮光される領域内に、薄膜ダイオードの半導体層の真性(i型)領域が配置されるため、光電流を発生させる源である真性領域とそのn+領域及びp+領域との接合部とを確実に遮光できる。 Here, a region formed between the region doped with the n-type impurity element and the region doped with the p-type impurity element and not doped with both the n-type impurity element and the p-type impurity element is seen from above the substrate. Thus, it is preferably formed at least inside the region where the island-shaped light shielding layer exists. As a result, the intrinsic (i-type) region of the semiconductor layer of the thin film diode is arranged in the region shielded by the island-shaped light shielding layer with respect to the light incident on the semiconductor device from the back side of the substrate. Thus, it is possible to reliably shield the intrinsic region, which is a source of generation of light, and the junction between the n + region and the p + region.

以上の実施形態に加えて、薄膜ダイオードの活性領域となる複数の島状半導体層を形成し、薄膜トランジスタの活性領域となる複数の島状半導体層を形成する工程の後、少なくとも、薄膜トランジスタの活性領域となる複数の島状半導体層の上にゲート絶縁膜を形成する工程と、薄膜トランジスタの活性領域となる複数の島状半導体層上のゲート絶縁膜上にゲート電極を形成する工程と、薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程とを少なくとも有し、薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程は、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のn型領域となる領域にn型不純物元素をドーピングする工程と同時に行なってもよい。   In addition to the above embodiment, at least after the step of forming a plurality of island-shaped semiconductor layers to be active regions of the thin-film diode and forming the plurality of island-shaped semiconductor layers to be active regions of the thin-film transistors, the active regions of the thin-film transistors Forming a gate insulating film on the plurality of island-shaped semiconductor layers to be, forming a gate electrode on the gate insulating film on the plurality of island-shaped semiconductor layers serving as an active region of the thin film transistor, and activating the thin film transistor A step of doping an n-type impurity element into a region to be a later source region and a drain region of a plurality of island-like semiconductor layers to be a region, and a plurality of island-like semiconductor layers to be an active region of a thin film transistor, The step of doping an n-type impurity element into a region to be a source region and a drain region later includes a plurality of steps to be an active region of a thin film diode. Of the island-like semiconductor layer, a step of doping the n-type impurity element in the region to be the n-type region after may be performed simultaneously.

これにより、薄膜トランジスタの活性領域となる半導体層においては、ソース領域及びドレイン領域となるn型あるいはp型の不純物領域を形成し、薄膜ダイオードの活性領域となる半導体層においては、n型不純物領域とp型不純物領域とを形成でき、TFDおよびTFTを同一基板上に作製できる。この際に、nチャネル型TFTのソース領域及びドレイン領域を形成するためのドーピング工程と、TFDのn型不純物領域を形成するためのドーピング工程を同一工程として行なうと、製造工程を簡略化できる。   Thus, an n-type or p-type impurity region to be a source region and a drain region is formed in the semiconductor layer that is an active region of the thin film transistor, and an n-type impurity region is to be formed in the semiconductor layer that is an active region of the thin film diode. A p-type impurity region can be formed, and the TFD and the TFT can be manufactured on the same substrate. At this time, if the doping process for forming the source region and the drain region of the n-channel TFT and the doping process for forming the n-type impurity region of the TFD are performed as the same process, the manufacturing process can be simplified.

または、薄膜ダイオードの活性領域となる複数の島状半導体層を形成し、薄膜トランジスタの活性領域となる複数の島状半導体層を形成する工程の後、少なくとも、薄膜トランジスタの活性領域となる複数の島状半導体層の上にゲート絶縁膜を形成する工程と、薄膜トランジスタの活性領域となる複数の島状半導体層上のゲート絶縁膜上にゲート電極を形成する工程と、薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程と、を少なくとも有し、薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程は、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のp型領域となる領域にp型不純物元素をドーピングする工程と同時に行なってもよい。   Alternatively, after forming the plurality of island-shaped semiconductor layers serving as the active region of the thin film diode and forming the plurality of island-shaped semiconductor layers serving as the active region of the thin film transistor, at least a plurality of island-shaped semiconductor layers serving as the active region of the thin film transistor Forming a gate insulating film on the semiconductor layer; forming a gate electrode on the gate insulating film on the plurality of island-shaped semiconductor layers to be active regions of the thin film transistor; and a plurality of islands to be the active region of the thin film transistor A step of doping a p-type impurity element into a region to be a later source region and a drain region of the thin semiconductor layer, and a later source region of the plurality of island-like semiconductor layers to be active regions of the thin film transistor The step of doping the region that becomes the drain region with the p-type impurity element includes the steps of: A step of doping a p-type impurity element in a region to be a p-type region after may be performed simultaneously.

これにより、pチャネル型TFTのソース領域及びドレイン領域を形成するためのドーピング工程と、TFDのp型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができ、製造工程を簡略化できる。   As a result, the doping process for forming the source region and the drain region of the p-channel TFT and the doping process for forming the p-type impurity region of the TFD can be performed as the same process, thereby simplifying the manufacturing process. it can.

さらには、薄膜ダイオードの活性領域となる複数の島状半導体層を形成し、薄膜トランジスタの活性領域となる複数の島状半導体層を形成する工程の後、少なくとも、薄膜トランジスタの活性領域となる複数の島状半導体層の上にゲート絶縁膜を形成する工程と、薄膜トランジスタの活性領域となる複数の島状半導体層上のゲート絶縁膜上にゲート電極を形成する工程と、薄膜トランジスタのうち、後にnチャネル型薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程と、薄膜トランジスタのうち、後にpチャネル型薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程とを少なくとも有し、nチャネル型薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程は、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のn型領域となる領域にn型不純物元素をドーピングする工程と、同時に行なわれ、pチャネル型薄膜トランジスタの活性領域となる複数の島状半導体層の、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程は、薄膜ダイオードの活性領域となる複数の島状半導体層の、後のp型領域となる領域にp型不純物元素をドーピングする工程と同時に行なわれてもよい。   Furthermore, after forming the plurality of island-shaped semiconductor layers serving as the active region of the thin film transistor and forming the plurality of island-shaped semiconductor layers serving as the active region of the thin film transistor, at least a plurality of islands serving as the active region of the thin film transistor are formed. A step of forming a gate insulating film on the thin semiconductor layer, a step of forming a gate electrode on the gate insulating film on the plurality of island-shaped semiconductor layers to be active regions of the thin film transistor, and an n-channel type later in the thin film transistor A step of doping an n-type impurity element into a region to be a later source region and a drain region of a plurality of island-shaped semiconductor layers to be an active region of the thin film transistor, and a plurality of later to be an active region of a p-channel thin film transistor among the thin film transistors In the island-shaped semiconductor layer, a p-type impurity element is doped in a region to be a source region and a drain region later. A step of doping an n-type impurity element into a region to be a later source region and a drain region of a plurality of island-like semiconductor layers to be active regions of the n-channel thin film transistor. A plurality of island-shaped semiconductor layers which are simultaneously formed in the step of doping an n-type impurity element into a region to be a subsequent n-type region of the plurality of island-shaped semiconductor layers to be an active region and serve as an active region of the p-channel thin film transistor The step of doping p-type impurity elements into the regions that will later become the source region and the drain region is performed by the step of doping p-type impurities into the regions that become the later p-type regions of the plurality of island-like semiconductor layers that become the active regions of the thin film diode It may be performed simultaneously with the element doping step.

上記方法により、CMOS構成等のTFT回路を形成する場合、そのnチャネル型TFTのソース領域及びドレイン領域を形成するためのドーピング工程と、TFDのn型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができるだけでなく、pチャネル型TFTのソース領域及びドレイン領域を形成するためのドーピング工程と、TFDのp型不純物領域を形成するためのドーピング工程とを同一工程として行なうことができ、製造工程を大きく簡略化できる。   When a TFT circuit having a CMOS structure or the like is formed by the above method, a doping process for forming a source region and a drain region of the n-channel TFT and a doping process for forming an n-type impurity region of the TFD are performed. In addition to performing the same process, the doping process for forming the source and drain regions of the p-channel TFT and the doping process for forming the p-type impurity region of the TFD can be performed as the same process. The manufacturing process can be greatly simplified.

以上の実施形態を用いることにより、同一基板上に形成されるTFTとTFDとにおいて、共にそれぞれの半導体素子に最適な特性を有するTFTとTFDとを備える半導体装置を、その製造工程を増やさずに低コストで高歩留りな製造工程にて提供できる。   By using the above embodiments, a TFT and a TFD formed on the same substrate, both of which have TFTs and TFDs having optimum characteristics for each semiconductor element, can be manufactured without increasing the manufacturing process. It can be provided in a low-cost and high-yield manufacturing process.

(第1実施形態)
以下、図1を参照しながら、本発明による第1の実施の形態を説明する。ここでは、ガラス基板などの絶縁基板上に複数のTFDを作製する方法について説明する。図1は、薄膜ダイオード125の作製工程を示す断面図であり、(A)→(H)の順にしたがって作製工程が順次進行する。
(First embodiment)
The first embodiment of the present invention will be described below with reference to FIG. Here, a method for manufacturing a plurality of TFDs on an insulating substrate such as a glass substrate will be described. FIG. 1 is a cross-sectional view showing a manufacturing process of the thin film diode 125, and the manufacturing process sequentially proceeds in the order of (A) → (H).

まず、図1(A)に示すように、絶縁性の基板101の表面に光透過性を有する導電膜102および複数の島状の遮光層103を形成する。   First, as illustrated in FIG. 1A, a light-transmitting conductive film 102 and a plurality of island-shaped light-shielding layers 103 are formed on the surface of an insulating substrate 101.

基板101として、低アルカリガラス基板や石英基板を用いることができる。本実施形態では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも10〜20℃程度低い温度であらかじめ熱処理しておいても良い。   As the substrate 101, a low alkali glass substrate or a quartz substrate can be used. In this embodiment, a low alkali glass substrate is used. In this case, heat treatment may be performed in advance at a temperature lower by about 10 to 20 ° C. than the glass strain point.

光透過性を有する導電膜102としては、ITO(酸化インジウム錫)膜やIZO(酸化インジウム亜鉛)膜等を用いることができる。本実施形態では、厚さ70nmのITO膜を用いた。なお、導電膜102の厚さは、10nm以上であれば、導電膜102に接するように形成される複数の遮光層をより確実に電気的に接続できる。一方、導電膜102が厚すぎると透過率が低下するため、導電膜102の厚さは200nm以下であることが好ましい。より好ましくは20nm以上150nm以下である。   As the light-transmitting conductive film 102, an ITO (indium tin oxide) film, an IZO (indium zinc oxide) film, or the like can be used. In this embodiment, an ITO film having a thickness of 70 nm is used. Note that when the thickness of the conductive film 102 is 10 nm or more, a plurality of light-blocking layers formed so as to be in contact with the conductive film 102 can be more reliably electrically connected. On the other hand, since the transmittance decreases when the conductive film 102 is too thick, the thickness of the conductive film 102 is preferably 200 nm or less. More preferably, it is 20 nm or more and 150 nm or less.

遮光層103は、後の最終製品において、TFDに対する基板裏面方向からの光を遮光するための遮光層として機能するように配置される。遮光層103としては、金属膜あるいは、ケイ素膜等を用いることができるが、遮光性を考えると金属膜を用いることが望ましい。金属膜の材料は、後の製造工程における熱処理を考慮し、高融点金属であるタンタル(Ta)やタングステン(W)、モリブデン(Mo)等が好ましい。本実施形態では、Mo膜をスパッタリングにより成膜し、パターニングして、厚さが例えば100nmの遮光層103を形成した。なお、遮光層103の厚さは、より確実に半導体層を遮光するためには30nm以上であることが好ましく、一方、遮光層103によって生じる段差に起因する配線切れなどを抑制するためには300nm以下であることが好ましい。より好ましくは50nm以上200nm以下である。   The light shielding layer 103 is disposed so as to function as a light shielding layer for shielding light from the back surface direction of the TFD in the subsequent final product. As the light shielding layer 103, a metal film, a silicon film, or the like can be used, but it is desirable to use a metal film in consideration of light shielding properties. The material of the metal film is preferably tantalum (Ta), tungsten (W), molybdenum (Mo) or the like, which is a refractory metal, in consideration of heat treatment in a later manufacturing process. In the present embodiment, the Mo film is formed by sputtering and patterned to form the light shielding layer 103 having a thickness of, for example, 100 nm. Note that the thickness of the light shielding layer 103 is preferably 30 nm or more in order to more reliably shield the semiconductor layer, while the thickness of the light shielding layer 103 is 300 nm in order to suppress the disconnection of wiring caused by the step caused by the light shielding layer 103. The following is preferable. More preferably, it is 50 nm or more and 200 nm or less.

次に、図1(B)に示すように、基板101からの不純物拡散を防ぐために、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜104、105を形成し、その上に非晶質構造を有するケイ素膜(非晶質ケイ素膜)106を形成する。   Next, as shown in FIG. 1B, in order to prevent diffusion of impurities from the substrate 101, base films 104 and 105 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film are formed and non-coated thereon. A silicon film (amorphous silicon film) 106 having a crystalline structure is formed.

本実施形態では、例えば、下層の第1下地膜104として、プラズマCVD法でSiH、NH、NOの材料ガスから作製される酸化窒化ケイ素膜を形成し、その上に、第2の下地膜105として、SiH、NOを材料ガスとするプラズマCVD法により、酸化ケイ素膜を形成した。第1下地膜104である酸化窒化ケイ素膜の厚さは30〜200nm、例えば100nmとし、第2下地膜105である酸化ケイ素膜の厚さは30〜200nm、例えば100nmとした。本実施形態では、2層の下地膜を使用したが、例えば酸化ケイ素膜の単層でも問題ない。 In the present embodiment, for example, a silicon oxynitride film made from a material gas of SiH 4 , NH 3 , and N 2 O is formed as a lower first base film 104 by a plasma CVD method. As the underlying film 105, a silicon oxide film was formed by a plasma CVD method using SiH 4 and N 2 O as material gases. The thickness of the silicon oxynitride film that is the first base film 104 is 30 to 200 nm, for example, 100 nm, and the thickness of the silicon oxide film that is the second base film 105 is 30 to 200 nm, for example, 100 nm. In this embodiment, a two-layer base film is used. However, for example, a single layer of a silicon oxide film is not a problem.

非晶質ケイ素膜106は、プラズマCVD法やスパッタ法などの公知の方法で形成する。非晶質ケイ素膜106の厚さは、好ましくは20〜150nm、より好ましくは30〜80nmである。本実施形態では、プラズマCVD法で厚さが50nmの非晶質ケイ素膜106を形成した。また、下地膜104、105と非晶質ケイ素膜106とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。この場合、下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやしきい値電圧の変動を低減させることができる。   The amorphous silicon film 106 is formed by a known method such as a plasma CVD method or a sputtering method. The thickness of the amorphous silicon film 106 is preferably 20 to 150 nm, more preferably 30 to 80 nm. In the present embodiment, the amorphous silicon film 106 having a thickness of 50 nm is formed by plasma CVD. In addition, since the base films 104 and 105 and the amorphous silicon film 106 can be formed by the same film formation method, they may be formed continuously. In this case, after the base film is formed, it is possible to prevent contamination of the surface by not exposing it to the air atmosphere, and it is possible to reduce variation in characteristics and threshold voltage of the TFT to be manufactured.

続いて、図1(C)に示すように、非晶質ケイ素膜106にレーザー光107を照射することで、非晶質ケイ素膜106を結晶化させ、結晶質ケイ素膜106aを得る。レーザー光としては、XeClエキシマレーザー(波長308nm、パルス幅40nsec)やKrFエキシマレーザー(波長248nm)を適用できる。レーザー光のビームサイズは、基板101の表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、非晶質ケイ素膜106の任意の一点において、複数回のレーザー照射が行われ、均一性を向上できる。本実施形態では、非晶質ケイ素膜106の任意の一点において、約10〜30回の照射が行なわれるように条件設定を行った。また、エネルギー密度は、200〜450mJ/cm2、例えば350mJ/cm2となるように設定した。 Subsequently, as shown in FIG. 1C, the amorphous silicon film 106 is irradiated with laser light 107 to crystallize the amorphous silicon film 106 to obtain a crystalline silicon film 106a. As the laser light, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) or a KrF excimer laser (wavelength 248 nm) can be applied. The beam size of the laser light is formed to be a long shape on the surface of the substrate 101, and the entire surface of the substrate is crystallized by sequentially scanning in a direction perpendicular to the long direction. At this time, by scanning so that a part of the beams overlap, laser irradiation is performed a plurality of times at any one point of the amorphous silicon film 106, and the uniformity can be improved. In the present embodiment, conditions are set so that irradiation is performed about 10 to 30 times at an arbitrary point of the amorphous silicon film 106. The energy density was set to be 200~450mJ / cm 2, for example, 350 mJ / cm 2.

これにより、非晶質ケイ素膜106は瞬間的に溶融し、固化する過程で結晶化する。このとき非晶質ケイ素106における遮光層103の上に位置する領域は、遮光層103の上に位置していない領域に比べて、熱の逃げが速く、より固化速度が大きくなる。よって、遮光層103の上に位置する領域では、遮光層103の上に位置していない領域よりも結晶性が低くなる。   Thereby, the amorphous silicon film 106 is instantaneously melted and crystallized in the process of solidifying. At this time, a region of the amorphous silicon 106 located on the light shielding layer 103 has a faster heat escape and a higher solidification rate than a region not located on the light shielding layer 103. Accordingly, the region located on the light shielding layer 103 has lower crystallinity than the region not located on the light shielding layer 103.

その後、図1(D)に示すように、結晶質ケイ素膜106aの不要な領域を除去して素子間分離を行い、薄膜ダイオードの活性領域(n+/p+領域、真性領域)となる島状の半導体層108dを形成する。 Thereafter, as shown in FIG. 1D, an unnecessary region of the crystalline silicon film 106a is removed and element isolation is performed to form an island that becomes an active region (n + / p + region, intrinsic region) of the thin film diode. A semiconductor layer 108d is formed.

続いて、図1(E)に示すように、これらの島状半導体層108dを覆う絶縁膜109を形成する。絶縁膜109として、厚さが20〜150nmの酸化ケイ素膜を形成することが好ましく、ここでは、厚さが100nmの酸化ケイ素膜を形成した。   Subsequently, as illustrated in FIG. 1E, an insulating film 109 is formed to cover the island-shaped semiconductor layers 108d. As the insulating film 109, a silicon oxide film having a thickness of 20 to 150 nm is preferably formed. Here, a silicon oxide film having a thickness of 100 nm is formed.

次に、図1(F)に示すように、後にTFDの活性領域となる島状半導体層108dの一部を覆うように、絶縁膜109の上にレジストからなるマスク111を形成する。そして、この状態で、基板101の上方よりn型不純物(リン)112を全面にイオンドーピングする。このときのリン112のイオンドーピングは、絶縁膜109をスルーし、半導体層108dに注入されるように行なわれる。この工程により、TFDの半導体層108dにおいて、レジストマスク111より露出している領域にリン112が注入される。マスク111によって覆われている領域には、リン112はドーピングされない。これにより、TFDの半導体層108dのうちリン112が注入された領域は、後のTFDのn+領域114となる。 Next, as shown in FIG. 1F, a mask 111 made of a resist is formed over the insulating film 109 so as to cover a part of the island-shaped semiconductor layer 108d to be an active region of the TFD later. In this state, the entire surface of the substrate 101 is ion-doped with an n-type impurity (phosphorus) 112. At this time, ion doping of the phosphorus 112 is performed so as to pass through the insulating film 109 and be implanted into the semiconductor layer 108d. Through this step, phosphorus 112 is implanted into a region exposed from the resist mask 111 in the TFD semiconductor layer 108d. The region covered by the mask 111 is not doped with phosphorus 112. As a result, the region in which the phosphorus 112 is implanted in the TFD semiconductor layer 108d becomes the later TFD n + region 114.

次に、前工程でマスクとして用いたレジスト111を除去した後、図1(G)に示すように、後に薄膜ダイオードの活性領域となる島状半導体層108dの一部を覆うように、絶縁膜109の上にレジストからなるマスク116を形成する。この状態で、基板101の上方よりp型不純物(ボロン)117を全面にイオンドーピングする。このときのボロン117のイオンドーピングは、絶縁膜109をスルーし、半導体層108dに注入されるように行なわれる。この工程により、薄膜ダイオードの活性領域となる半導体層108dのうちレジストマスク116より露出している領域にボロン117が注入される。マスク116によって覆われている領域には、ボロン117はドーピングされない。これにより、薄膜ダイオードの活性領域となる半導体層108dのうちボロン117が注入された領域は、後のTFDのp+領域118となる。また、半導体層108dのうち本工程でボロン117が注入されず、かつ、前工程でリン112も注入されなかった領域は後の真性領域119となる。 Next, after removing the resist 111 used as a mask in the previous step, as shown in FIG. 1G, an insulating film is formed so as to cover a part of the island-shaped semiconductor layer 108d to be an active region of the thin film diode later. A mask 116 made of resist is formed on 109. In this state, the entire surface of the substrate 101 is ion-doped with p-type impurities (boron) 117. At this time, ion doping of boron 117 is performed through the insulating film 109 and implanted into the semiconductor layer 108d. By this step, boron 117 is implanted into a region exposed from the resist mask 116 in the semiconductor layer 108d which becomes an active region of the thin film diode. The region covered by the mask 116 is not doped with boron 117. As a result, the region into which boron 117 is implanted in the semiconductor layer 108d that becomes the active region of the thin film diode becomes the p + region 118 of the later TFD. In addition, a region of the semiconductor layer 108d where boron 117 is not implanted in this step and phosphorus 112 is not implanted in the previous step is a later intrinsic region 119.

この後、前工程でマスクとして用いたレジスト116を除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理により、TFDのn+領域114及びp+領域118において、ドーピング時に生じた結晶欠陥等のドーピングダメージを回復させ、それぞれにドーピングされたリンとボロンを活性化させる。これにより、TFDのn+領域114及びp+領域118の低抵抗化を図ることができる。このときの加熱処理としては、一般的な加熱炉を用いてもよいが、RTA(Rapid Thermal Annealing)を用いることが望ましい。特に、基板表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のものが適している。 Thereafter, after removing the resist 116 used as a mask in the previous step, this is heat-treated in an inert atmosphere, for example, in a nitrogen atmosphere. By this heat treatment, in the n + region 114 and the p + region 118 of the TFD, doping damage such as crystal defects generated at the time of doping is recovered, and phosphorus and boron doped therein are activated. Thereby, the resistance of the n + region 114 and the p + region 118 of the TFD can be reduced. As the heat treatment at this time, a general heating furnace may be used, but it is preferable to use RTA (Rapid Thermal Annealing). In particular, a system in which high temperature inert gas is blown onto the substrate surface and the temperature is raised and lowered instantaneously is suitable.

続いて、図1(H)に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜として形成する。本実施形態では、窒化ケイ素膜120と酸化ケイ素膜121との2層構造を有する層間絶縁膜を形成した。その後、これらの膜120、121にコンタクトホールを形成して、金属材料によってTFD電極・配線123を形成する。   Subsequently, as shown in FIG. 1H, a silicon oxide film or a silicon nitride film is formed as an interlayer insulating film. In this embodiment, an interlayer insulating film having a two-layer structure of a silicon nitride film 120 and a silicon oxide film 121 is formed. Thereafter, contact holes are formed in these films 120 and 121, and TFD electrodes / wirings 123 are formed of a metal material.

最後に、1気圧の窒素雰囲気あるいは水素混合雰囲気で350〜450℃のアニールを行い、薄膜ダイオード125を完成させる。さらに必要に応じて、これらの薄膜ダイオード125を保護する目的で薄膜ダイオード125の上に窒化ケイ素膜などからなる保護膜を設けてもよい。   Finally, annealing is performed at 350 to 450 ° C. in a nitrogen atmosphere or a hydrogen mixed atmosphere at 1 atm to complete the thin film diode 125. If necessary, a protective film made of a silicon nitride film or the like may be provided on the thin film diode 125 for the purpose of protecting the thin film diode 125.

以上の実施形態により、ガラス等の光透過性を有する基板上に、光電流特性のバラツキが小さい高性能な光センサーTFDを得ることができる。なお、図1では、簡単のため2個のTFDを作製する方法を図示しているが、同様の方法で3個以上のTFDを作製できる。また、基板101の上に、TFDに加えて、TFTなどの他の半導体素子を形成してもよい。   According to the above embodiment, a high-performance optical sensor TFD with small variations in photocurrent characteristics can be obtained on a substrate having optical transparency such as glass. Note that although FIG. 1 illustrates a method of manufacturing two TFDs for simplicity, three or more TFDs can be manufactured by a similar method. In addition to the TFD, another semiconductor element such as a TFT may be formed over the substrate 101.

(第2実施形態)
以下、図2〜図4を参照しながら、本発明による第2の実施の形態を説明する。本実施形態は、同一のガラス基板上にTFTおよびTFDを備えた半導体装置、例えば光センサー内蔵型のアクティブマトリクス型の液晶表示装置等に適用できる。ここでは、ガラス基板上に、表示用の画素TFT(画素電極駆動用TFT)と、駆動用のCMOS回路を構成するTFT(ドライバ回路用TFT)と、光センサーTFDとを同時に作製する方法について、具体的に説明する。図2〜図4は、ここで説明するドライバ回路用nチャネル型TFT228とpチャネル型TFT229、画素電極駆動用nチャネル型TFT230、および光センサーTFD231の作製工程を示す断面図であり、図2(A)→図4(J)の順に従って作製工程が順次進行する。
(Second Embodiment)
Hereinafter, a second embodiment according to the present invention will be described with reference to FIGS. This embodiment can be applied to a semiconductor device provided with a TFT and a TFD on the same glass substrate, for example, an active matrix type liquid crystal display device with a built-in optical sensor. Here, a method for simultaneously producing a display pixel TFT (pixel electrode driving TFT), a TFT constituting a driving CMOS circuit (driver circuit TFT), and an optical sensor TFD on a glass substrate. This will be specifically described. 2 to 4 are cross-sectional views illustrating manufacturing steps of the driver circuit n-channel TFT 228 and the p-channel TFT 229, the pixel electrode driving n-channel TFT 230, and the optical sensor TFD 231 described here. A) The manufacturing process proceeds sequentially in the order of FIG. 4 (J).

まず、図2(A)に示すように、ガラス基板201のTFT及びTFDを形成する表面に、光透過性を有する導電膜202を形成し、その上に、TFDの半導体層を遮光するための遮光層203を形成する。   First, as shown in FIG. 2A, a light-transmitting conductive film 202 is formed on a surface of a glass substrate 201 on which TFTs and TFDs are formed, and a TFD semiconductor layer is shielded from light on the conductive film 202. A light shielding layer 203 is formed.

光透過性導電膜202としては、ITO(酸化インジウム錫)膜やIZO(酸化インジウム亜鉛)膜等を用いることができる。導電膜202の厚さは、10nm以上であれば本発明の効果が得られるが、厚すぎると透過率が低下するため、10nm〜200nmであることが好ましい。より好ましくは20nm〜150nmである。本実施形態では、厚さ100nmのITO膜を用いた。   As the light transmissive conductive film 202, an ITO (indium tin oxide) film, an IZO (indium zinc oxide) film, or the like can be used. If the thickness of the conductive film 202 is 10 nm or more, the effect of the present invention can be obtained. However, if the thickness is too large, the transmittance is reduced, and thus the thickness is preferably 10 nm to 200 nm. More preferably, it is 20 nm to 150 nm. In this embodiment, an ITO film having a thickness of 100 nm is used.

後のTFDにおいて、基板201の裏面方向からの光を遮光するための遮光層203は、金属膜あるいはケイ素膜等を用いて形成できる。本実施形態では、モリブデン(Mo)膜をスパッタリングにより成膜し、パターニングして、図2(A)に示す遮光層203を形成した。このときの遮光層203の厚さは30nm〜300nmが好ましく、より好ましくは50nm〜200nmである。本実施形態では、遮光層203の厚さを例えば100nmとした。   In a later TFD, the light shielding layer 203 for shielding light from the back surface direction of the substrate 201 can be formed using a metal film, a silicon film, or the like. In this embodiment, a molybdenum (Mo) film is formed by sputtering and patterned to form the light shielding layer 203 shown in FIG. In this case, the thickness of the light shielding layer 203 is preferably 30 nm to 300 nm, and more preferably 50 nm to 200 nm. In the present embodiment, the thickness of the light shielding layer 203 is set to 100 nm, for example.

次に、図2(B)に示すように、導電膜202および遮光層203の上に、例えばプラズマCVD法によって酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などの下地膜204、205を形成した。下地膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。本実施形態では、下層の第1下地膜204として、厚さが50nm程度の窒化ケイ素膜を形成し、その上に第2の下地膜205として、厚さが100nm程度の酸化ケイ素膜を形成した。   Next, as shown in FIG. 2B, base films 204 and 205 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film are formed on the conductive film 202 and the light shielding layer 203 by, for example, a plasma CVD method. did. The base film is provided to prevent diffusion of impurities from the glass substrate. In the present embodiment, a silicon nitride film having a thickness of about 50 nm is formed as the lower first base film 204, and a silicon oxide film having a thickness of about 100 nm is formed thereon as the second base film 205. .

この後、第2の下地膜205の上に、厚さが20〜80nm程度、例えば50nmの真性(i型)の非晶質ケイ素膜206をプラズマCVD法などによって形成する。   Thereafter, an intrinsic (i-type) amorphous silicon film 206 having a thickness of about 20 to 80 nm, for example, 50 nm is formed on the second base film 205 by a plasma CVD method or the like.

続いて、非晶質ケイ素膜206の表面に触媒元素の添加を行う。具体的には、非晶質ケイ素膜206に対して、重量換算で例えば5ppmの触媒元素(本実施形態ではニッケル)を含む水溶液(酢酸ニッケル水溶液)をスピンコート法で塗布して、触媒元素含有層207を形成する。使用可能な触媒元素は、ニッケル(Ni)以外に、鉄(Fe)、コバルト(Co)、スズ(Sn)、鉛(Pb)、パラジウム(Pd)、銅(Cu)から選ばれた一種または複数種の元素である。これらの元素よりも触媒効果は小さいが、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、金(Au)等も触媒元素として機能する。このとき、ドープする触媒元素の量は極微量であり、非晶質ケイ素膜206表面上の触媒元素濃度は、全反射蛍光X線分析(TRXRF)法により、管理される。本実施形態では、5×1012atoms/cm2程度である。なお、本工程に先立って、スピン塗布時の非晶質ケイ素膜206の表面の濡れ性向上のため、オゾン水等で非晶質ケイ素膜206の表面をわずかに酸化させてもよい。 Subsequently, a catalytic element is added to the surface of the amorphous silicon film 206. Specifically, an aqueous solution (nickel acetate aqueous solution) containing, for example, 5 ppm of a catalytic element (nickel in the present embodiment) in terms of weight is applied to the amorphous silicon film 206 by a spin coating method to contain the catalytic element. Layer 207 is formed. The usable catalytic element is one or more selected from iron (Fe), cobalt (Co), tin (Sn), lead (Pb), palladium (Pd), and copper (Cu) in addition to nickel (Ni). It is a seed element. Although the catalytic effect is smaller than these elements, ruthenium (Ru), rhodium (Rh), osmium (Os), iridium (Ir), platinum (Pt), gold (Au), etc. also function as catalytic elements. At this time, the amount of the catalytic element to be doped is extremely small, and the concentration of the catalytic element on the surface of the amorphous silicon film 206 is managed by a total reflection X-ray fluorescence analysis (TRXRF) method. In this embodiment, it is about 5 × 10 12 atoms / cm 2 . Prior to this step, the surface of the amorphous silicon film 206 may be slightly oxidized with ozone water or the like in order to improve the wettability of the surface of the amorphous silicon film 206 during spin coating.

なお、本実施形態ではスピンコート法でニッケルをドープする方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜(本実施形態の場合はニッケル膜)を非晶質ケイ素膜206上に形成する手段をとってもよい。   In this embodiment, a method of doping nickel by spin coating is used. However, a thin film made of a catalytic element (in this embodiment, nickel film) is deposited on the amorphous silicon film 206 by vapor deposition or sputtering. You may take the means to form.

この後、図2(C)に示すように、非晶質ケイ素膜206を不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行うことにより結晶化して結晶質ケイ素膜206aを得る。この加熱処理は、550〜620℃で30分〜4時間のアニール処理を行うことが好ましい。本実施形態では、一例として590℃にて1時間の加熱処理を行った。この加熱処理において、非晶質ケイ素膜106の表面に添加されたニッケルが非晶質ケイ素膜206に拡散すると共にシリサイド化が起こり、それを核として非晶質ケイ素膜206の結晶化が進行する。その結果、非晶質ケイ素膜206は結晶化され、結晶質ケイ素膜206aとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるRTA(Rapid Thermal Annealing)装置で結晶化を行ってもよい。   Thereafter, as shown in FIG. 2C, the amorphous silicon film 206 is crystallized by heat treatment in an inert atmosphere, for example, in a nitrogen atmosphere to obtain a crystalline silicon film 206a. This heat treatment is preferably performed at 550 to 620 ° C. for 30 minutes to 4 hours. In this embodiment, the heat processing for 1 hour were performed at 590 degreeC as an example. In this heat treatment, nickel added to the surface of the amorphous silicon film 106 diffuses into the amorphous silicon film 206 and silicidation occurs, and the crystallization of the amorphous silicon film 206 proceeds using this as a nucleus. . As a result, the amorphous silicon film 206 is crystallized to become a crystalline silicon film 206a. Note that although crystallization is performed here by heat treatment using a furnace, crystallization may be performed by an RTA (Rapid Thermal Annealing) apparatus using a lamp or the like as a heat source.

続いて、図2(D)に示すように、加熱処理により得られた結晶質ケイ素膜206aにレーザー光208を照射することで、この結晶質ケイ素膜206aをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜206bを形成する。このときのレーザー光としては、XeClエキシマレーザー(波長308nm)やKrFエキシマレーザー(波長248nm)が適用できる。このときのレーザー光のビームサイズは、基板201の表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことで、基板全面の再結晶化を行う。このとき、ビームの一部が重なるようにして走査することで、結晶質ケイ素膜206aの任意の一点において、複数回のレーザー照射が行われ、均一性の向上が図れる。本実施形態では、ビームサイズは基板201の表面で300mm×0.4mmの長尺形状となるように成型されており、長尺方向に対して垂直方向に0.02mmのステップ幅で順次走査を行った。すなわち、結晶質ケイ素膜206aの任意の一点において、計20回のレーザー照射が行われることになる。   Subsequently, as shown in FIG. 2D, the crystalline silicon film 206a obtained by the heat treatment is irradiated with a laser beam 208, whereby the crystalline silicon film 206a is further recrystallized to improve crystallinity. A crystalline silicon film 206b is formed. As the laser light at this time, an XeCl excimer laser (wavelength 308 nm) or a KrF excimer laser (wavelength 248 nm) can be applied. The beam size of the laser light at this time is shaped to be a long shape on the surface of the substrate 201, and the entire surface of the substrate is recrystallized by sequentially scanning in the direction perpendicular to the long direction. Do. At this time, scanning is performed so that parts of the beams overlap each other, so that laser irradiation is performed a plurality of times at any one point of the crystalline silicon film 206a, and uniformity can be improved. In this embodiment, the beam size is formed to be a long shape of 300 mm × 0.4 mm on the surface of the substrate 201, and scanning is sequentially performed at a step width of 0.02 mm in the direction perpendicular to the long direction. went. That is, a total of 20 laser irradiations are performed at any one point of the crystalline silicon film 206a.

本工程で使用できるレーザーとしては、前述のパルス発振型または連続発光型のKrFエキシマレーザー、XeClエキシマレーザーの他、YAGレーザーまたはYVO4レーザー等を用いることができる。また、このときの照射エネルギー密度は、200〜450mJ/cm2、例えば330mJ/cm2に設定される。なお、エネルギー密度の上限値(450mJ/cm2)が第1の実施形態におけるエネルギー密度の上限値よりも低くなっている理由は、本実施形態では、第1の実施形態の場合とは異なり、レーザー光のエネルギー密度が高すぎると、前工程で得られた結晶質ケイ素膜206aの結晶状態がリセットされてしまうためである。 As a laser that can be used in this step, a YAG laser, a YVO4 laser, or the like can be used in addition to the above-described pulse oscillation type or continuous emission type KrF excimer laser and XeCl excimer laser. Moreover, the irradiation energy density at this time is set to 200 to 450 mJ / cm 2 , for example, 330 mJ / cm 2 . The reason why the upper limit value of energy density (450 mJ / cm 2 ) is lower than the upper limit value of energy density in the first embodiment is different from that of the first embodiment in this embodiment. This is because if the energy density of the laser beam is too high, the crystalline state of the crystalline silicon film 206a obtained in the previous step is reset.

このようにして、固相結晶化により得られた結晶質ケイ素膜206aは、レーザー照射による溶融固化過程により結晶欠陥が低減され、より高品質な結晶質ケイ素膜206bとなる。このようにして得られた結晶質ケイ素膜206bの結晶面配向は、触媒元素による固相結晶化工程でほぼ決定しており、主に〈111〉晶帯面で構成され、その中でも特に(110)面配向と(211)面配向とで全体の50%以上の領域が占められている。また、その結晶ドメイン(ほぼ同一の面方位領域)のドメイン径は、2〜5μmであった。   In this way, the crystalline silicon film 206a obtained by solid-phase crystallization is reduced in crystal defects by a melting and solidifying process by laser irradiation, and becomes a higher quality crystalline silicon film 206b. The crystal plane orientation of the crystalline silicon film 206b thus obtained is almost determined by the solid phase crystallization process using the catalytic element, and is mainly composed of the <111> crystal zone plane. ) Plane orientation and (211) plane orientation occupy 50% or more of the entire region. The domain diameter of the crystal domain (substantially the same plane orientation region) was 2 to 5 μm.

その後、結晶質ケイ素膜206bの不要な領域を除去して素子間分離を行う。これにより、図2(E)に示すように、後にドライバ回路部を構成するnチャネルTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層209nと、pチャネルTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層209pと、画素電極駆動用のnチャネル型TFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層209gと、後に光センサーTFDの活性領域(n+/p+領域、真性領域)となる島状の半導体層209dとを形成する。 Thereafter, unnecessary regions of the crystalline silicon film 206b are removed, and element isolation is performed. As a result, as shown in FIG. 2E, the island-shaped semiconductor layer 209n, which later becomes the active region (source / drain region, channel region) of the n-channel TFT that will form the driver circuit portion, and the activity of the p-channel TFT An island-shaped semiconductor layer 209p to be a region (source / drain region, channel region) and an island-shaped semiconductor layer 209g to be an active region (source / drain region, channel region) of an n-channel TFT for driving a pixel electrode; Then, an island-shaped semiconductor layer 209d that will be an active region (n + / p + region, intrinsic region) of the photosensor TFD later is formed.

ここで、これらの全ての半導体層、あるいは一部の半導体層に対して、しきい値電圧を制御する目的で1×1016〜5×1017/cm3程度の濃度でp型を付与する不純物元素としてボロン(B)をドープしてもよい。ボロン(B)の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時にドープしておくこともできる。 Here, p-type is applied to all of these semiconductor layers or a part of the semiconductor layers at a concentration of about 1 × 10 16 to 5 × 10 17 / cm 3 for the purpose of controlling the threshold voltage. Boron (B) may be doped as an impurity element. Boron (B) may be added by an ion doping method, or may be doped at the same time when an amorphous silicon film is formed.

次に、図3(F)に示すように、上記の活性領域となる半導体層209n、209p、209g、209dを覆うように、厚さが20〜150nmのゲート絶縁膜210を形成した後、半導体層209n、209pおよび209gの上にゲート絶縁膜210を介してゲート電極211n、211pおよび211gを設ける。   Next, as shown in FIG. 3F, a gate insulating film 210 having a thickness of 20 to 150 nm is formed so as to cover the semiconductor layers 209n, 209p, 209g, and 209d to be the active regions, and then the semiconductor Gate electrodes 211n, 211p, and 211g are provided on the layers 209n, 209p, and 209g with a gate insulating film 210 interposed therebetween.

本実施形態では、ゲート絶縁膜210として、厚さが100nmの酸化ケイ素膜を形成する。酸化ケイ素膜は、TEOS(Tetra Ethoxy Ortho Silicate)を原料とし、酸素とともに基板温度150〜600℃、好ましくは300〜450℃で、RFプラズマCVD法で分解・堆積することにより形成した。代わりに、TEOSを原料としてオゾンガスとともに減圧CVD法もしくは常圧CVD法によって、基板温度を350〜600℃、好ましくは400〜550℃として形成してもよい。また、ゲート絶縁膜210の形成後、ゲート絶縁膜210のバルク特性および結晶質ケイ素膜\ゲート絶縁膜の界面特性を向上するために、不活性ガス雰囲気下で500〜600℃で1〜4時間のアニールを行ってもよい。また、ゲート絶縁膜210には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。   In this embodiment, a silicon oxide film having a thickness of 100 nm is formed as the gate insulating film 210. The silicon oxide film was formed by using TEOS (Tetra Ethoxy Ortho Silicate) as a raw material and decomposing and depositing with oxygen at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C., by an RF plasma CVD method. Alternatively, the substrate temperature may be 350 to 600 ° C., preferably 400 to 550 ° C., by TEOS as a raw material and ozone gas and by low pressure CVD or normal pressure CVD. In addition, after the formation of the gate insulating film 210, in order to improve the bulk characteristics of the gate insulating film 210 and the interface characteristics of the crystalline silicon film / gate insulating film, it is performed at 500 to 600 ° C. for 1 to 4 hours in an inert gas atmosphere. Annealing may be performed. For the gate insulating film 210, an insulating film containing other silicon may be used as a single layer or a stacked structure.

ゲート電極211n、211p、211gは、スパッタリング法によって高融点メタルを堆積し、これをパターニングすることによって形成される。ここでは、後の画素TFTのゲート電極211gは、画素TFTのオフ動作時のリーク電流を低減する目的で、2つに分割して構成した。所謂、直列のデュアルゲート構造である。また、このときの高融点メタルとしては、タンタル(Ta)あるいはタングステン(W)、モリブデン(Mo)チタン(Ti)から選ばれた元素、または元素を主成分とする合金か、元素を組み合わせた合金膜(代表的にはMo−W合金膜、Mo−Ta合金膜)を用いることができる。その他の代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用してもよい。本実施形態では、タングステン(W)を用い、厚さが300〜600nm、例えば400nmのゲート電極211n、211p、211gを形成した。このとき、低抵抗化を図るために含有する不純物濃度を低減させると良く、酸素濃度を30ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。   The gate electrodes 211n, 211p, and 211g are formed by depositing a refractory metal by sputtering and patterning it. Here, the gate electrode 211g of the subsequent pixel TFT is divided into two for the purpose of reducing the leakage current when the pixel TFT is turned off. This is a so-called dual gate structure in series. In addition, as the refractory metal at this time, an element selected from tantalum (Ta), tungsten (W), molybdenum (Mo) titanium (Ti), an alloy containing the element as a main component, or an alloy in which elements are combined A film (typically, a Mo—W alloy film or a Mo—Ta alloy film) can be used. As another alternative material, tungsten silicide, titanium silicide, or molybdenum silicide may be applied. In this embodiment, tungsten (W) is used, and the gate electrodes 211n, 211p, and 211g having a thickness of 300 to 600 nm, for example, 400 nm are formed. At this time, it is preferable to reduce the concentration of impurities contained in order to reduce the resistance, and by setting the oxygen concentration to 30 ppm or less, a specific resistance value of 20 μΩcm or less could be realized.

次に、後の光センサーTFDの半導体層209dを一回り大きく覆うようにフォトレジストによるドーピングマスク212を設け、イオンドーピング法によって、ゲート電極211n、211p、211gをマスクとして、TFTの活性領域となる半導体層209n、209p、209gに低濃度の不純物(リン)213を注入する。ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60〜90kV、例えば70kV、ドーズ量を1×1012〜1×1014cm-2、例えば2×1013cm-2とする。この工程により、島状半導体層209n、209p、209gにおいて、ゲート電極211n、211p、211gに覆われていない領域には低濃度のリン213が注入され、それぞれ低濃度のn型不純物領域214n、214p、214gとなる。ゲート電極211n、211p、211g及びレジストマスク212にマスクされた領域には不純物213は注入されない。 Next, a photoresist doping mask 212 is provided so as to cover the semiconductor layer 209d of the subsequent photosensor TFD so as to be slightly covered, and an active region of the TFT is formed by ion doping using the gate electrodes 211n, 211p, and 211g as a mask. Low-concentration impurities (phosphorus) 213 are implanted into the semiconductor layers 209n, 209p, and 209g. As the doping gas, phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 70 kV, and the dose amount is set to 1 × 10 12 to 1 × 10 14 cm −2 , for example, 2 × 10 13 cm −2 . By this step, in the island-shaped semiconductor layers 209n, 209p, and 209g, low concentration phosphorus 213 is implanted into the regions not covered with the gate electrodes 211n, 211p, and 211g, and the low concentration n-type impurity regions 214n and 214p, respectively. , 214 g. The impurity 213 is not implanted into the region masked by the gate electrodes 211n, 211p, 211g and the resist mask 212.

レジストマスク212を除去した後、図3(G)に示すように、後のnチャネル型TFTのゲート電極211nを一回り大きく覆うようにフォトレジストによるドーピングマスク215nを設け、後のpチャネル型TFTにおいては、ゲート電極211pをさらに一回り大きく覆い、半導体層209pの外縁部を露出させるようにフォトレジストによるドーピングマスク215pを設ける。また、後の画素TFTに対しても、そのゲート電極211gをそれぞれ一回り大きく覆うようにフォトレジストによるドーピングマスク215gを設け、後の光センサーTFDにおいては、半導体層209dの一部を露出させるようにフォトレジストによるドーピングマスク215dを設ける。その後、イオンドーピング法によって、レジストマスク215n、215p、215g、215dをマスクとしてそれぞれの半導体層に不純物(リン)216を高濃度に注入する。ドーピングガスとして、フォスフィン(PH3)を用い、加速電圧を60〜90kV、例えば70kV、ドーズ量を1×1015〜1×1016cm-2、例えば5×1015cm-2とする。 After removing the resist mask 212, as shown in FIG. 3G, a photoresist doping mask 215n is provided so as to cover the gate electrode 211n of the later n-channel TFT, and the subsequent p-channel TFT. In FIG. 3, a doping mask 215p made of a photoresist is provided so as to cover the gate electrode 211p further and to expose the outer edge portion of the semiconductor layer 209p. Also, a doping mask 215g made of a photoresist is provided for the subsequent pixel TFT so as to cover the gate electrode 211g so as to be slightly larger, and a part of the semiconductor layer 209d is exposed in the subsequent photosensor TFD. Is provided with a doping mask 215d made of photoresist. Thereafter, an impurity (phosphorus) 216 is implanted into each semiconductor layer at a high concentration by ion doping using the resist masks 215n, 215p, 215g, and 215d as masks. As the doping gas, phosphine (PH 3 ) is used, the acceleration voltage is set to 60 to 90 kV, for example, 70 kV, and the dose amount is set to 1 × 10 15 to 1 × 10 16 cm −2 , for example, 5 × 10 15 cm −2 .

この工程により、nチャネル型TFTの半導体層209nにおいては、レジストマスク215nより露出している領域に高濃度に不純物(リン)216が注入され、後のnチャネル型TFTのソース/ドレイン領域217nが形成される。そして、半導体層209nにおいて、レジストマスク215nに覆われ、高濃度にリン216がドーピングされなかった領域のうち、前工程で低濃度にリンが注入された領域は、LDD(Lightly Doped Drain)領域218nとなり、前工程でもリンが注入されなかったゲート電極211nの下の領域はチャネル領域223nとなる。画素TFTについても同様で、半導体層209gにおいて、レジストマスク215gより露出している領域に高濃度に不純物(リン)216が注入され、後の画素TFT(nチャネル型)のソース/ドレイン領域217gが形成される。そして、レジストマスク215gに覆われ、高濃度のリン216がドーピングされなかった領域のうち、前工程で低濃度にリンが注入された領域は、LDD領域218gとなり、低濃度のリンも注入されていないゲート電極211g下の領域はチャネル領域223gとなる。pチャネル型TFTの半導体層209pにおいては、レジストマスク215pより露出している領域に高濃度に不純物(リン)216が注入されて高濃度n型領域217pが形成され、リン216が注入されなかった領域のうちゲート電極211pの下の領域はチャネル領域223pとなる。また、光センサーTFDの半導体層209dにおいても、レジストマスク215dより露出している領域に高濃度に不純物(リン)216が注入され、高濃度n型領域217dと217d’が形成されるが、このうち、領域217dは、TFDのn型領域となる。   By this step, in the semiconductor layer 209n of the n-channel TFT, the impurity (phosphorus) 216 is implanted at a high concentration into the region exposed from the resist mask 215n, and the source / drain region 217n of the later n-channel TFT is formed. It is formed. In the semiconductor layer 209n, among regions that are covered with the resist mask 215n and are not doped with phosphorus 216 at a high concentration, a region where phosphorus is implanted at a low concentration in the previous step is an LDD (Lightly Doped Drain) region 218n. Thus, the region under the gate electrode 211n where phosphorus was not implanted in the previous step becomes a channel region 223n. The same applies to the pixel TFT. In the semiconductor layer 209g, an impurity (phosphorus) 216 is implanted at a high concentration in a region exposed from the resist mask 215g, and a source / drain region 217g of the subsequent pixel TFT (n-channel type) is formed. It is formed. Of the regions that are covered with the resist mask 215g and are not doped with the high concentration phosphorus 216, the region where the low concentration phosphorus is implanted in the previous step becomes the LDD region 218g, and the low concentration phosphorus is also implanted. A region under the non-existing gate electrode 211g becomes a channel region 223g. In the semiconductor layer 209p of the p-channel TFT, the impurity (phosphorus) 216 is implanted at a high concentration in the region exposed from the resist mask 215p to form the high-concentration n-type region 217p, and the phosphorus 216 is not implanted. Of the regions, the region below the gate electrode 211p is a channel region 223p. Also in the semiconductor layer 209d of the photosensor TFD, the impurity (phosphorus) 216 is implanted at a high concentration into the region exposed from the resist mask 215d, and high-concentration n-type regions 217d and 217d ′ are formed. Of these, the region 217d is an n-type region of TFD.

このときの領域217n、217p、217g、217dにおけるn型不純物元素(リン)216の膜中濃度は1×1019〜1×1021/cm3となっている。また、nチャネル型TFT、画素TFTのLDD領域218n、218gにおけるn型不純物元素(リン)213の膜中濃度は、1×1017〜1×1019/cm3となっており、このような範囲であるときにLDD領域として機能する。LDD領域は、チャネル領域とソース/ドレイン領域との接合部における電界集中を緩和し、TFTオフ動作時のリーク電流を低減できると共に、ホットキャリアによる劣化を抑えるために設けられる。 At this time, the concentration of the n-type impurity element (phosphorus) 216 in the film in the regions 217n, 217p, 217g, and 217d is 1 × 10 19 to 1 × 10 21 / cm 3 . Further, the n-type impurity element (phosphorus) 213 concentration in the n-channel TFT and the LDD regions 218n and 218g of the pixel TFT is 1 × 10 17 to 1 × 10 19 / cm 3. When it is within the range, it functions as an LDD region. The LDD region is provided to alleviate electric field concentration at the junction between the channel region and the source / drain region, to reduce the leakage current during the TFT off operation, and to suppress deterioration due to hot carriers.

レジストマスク215n、215p、215g、215dを除去した後、図3(H)に示すように、また新たに、nチャネル型TFTの半導体層209nと画素TFTの半導体層209gとを全面的にを覆うように、且つTFDの半導体層209dの一部を覆うように、フォトレジストによるドーピングマスク219n、219g、219dを設ける。この状態で、イオンドーピング法によって、レジストマスク219n、219g、219dとpチャネル型TFTのゲート電極211pをマスクとして、pチャネル型TFTの半導体層209pとTFDの半導体層209dにp型を付与する不純物(ホウ素)220を注入する。ドーピングガスとして、ジボラン(B26)を用い、加速電圧を40kV〜90kV、例えば75kVとし、ドーズ量は1×1015〜1×1016cm-2、例えば3×1015cm-2とする。 After removing the resist masks 215n, 215p, 215g, and 215d, as shown in FIG. 3H, the n-channel TFT semiconductor layer 209n and the pixel TFT semiconductor layer 209g are newly covered over the entire surface. In addition, photoresist doping masks 219n, 219g, and 219d are provided so as to cover part of the TFD semiconductor layer 209d. In this state, an impurity imparting p-type to the p-channel TFT semiconductor layer 209p and the TFD semiconductor layer 209d by ion doping, using the resist masks 219n, 219g, and 219d and the gate electrode 211p of the p-channel TFT as a mask. (Boron) 220 is injected. Diborane (B 2 H 6 ) is used as a doping gas, the acceleration voltage is 40 kV to 90 kV, for example, 75 kV, and the dose amount is 1 × 10 15 to 1 × 10 16 cm −2 , for example, 3 × 10 15 cm −2 . To do.

この工程により、pチャネル型TFTの半導体層209pにおいては、ゲート電極211pの下部のチャネル領域223p以外に高濃度にホウ素220が注入される。この工程により、領域218pは、先の工程で低濃度に注入されているn型不純物のリン213を反転させてp型となり、後のTFTのソース・ドレイン領域221pとなる。また、領域217pは、先の工程で注入された高濃度のリン216に加えて、高濃度のホウ素220が注入され、ゲッタリング領域222pとして機能する。また、光センサーTFDの半導体層209dにおいては、レジストマスク219dより露呈した領域に高濃度にホウ素220が注入され、後のTFDのp型領域221dが形成される。また、領域217d’は、先の工程で注入された高濃度のリン216に加えて、高濃度のホウ素220が注入され、ゲッタリング領域222dとして機能する。レジストマスク219dと前工程でのレジストマスク215dとで共にマスクされ、高濃度のリンもホウ素も注入されなかった領域は、後のTFDの真性領域223dとなる。   Through this process, boron 220 is implanted at a high concentration in the semiconductor layer 209p of the p-channel TFT in addition to the channel region 223p below the gate electrode 211p. By this step, the region 218p becomes p-type by inverting the n-type impurity phosphorus 213 implanted at a low concentration in the previous step, and becomes the source / drain region 221p of the later TFT. In addition, the region 217p is implanted with high-concentration boron 220 in addition to the high-concentration phosphorus 216 implanted in the previous step, and functions as a gettering region 222p. In addition, in the semiconductor layer 209d of the optical sensor TFD, boron 220 is implanted at a high concentration in a region exposed from the resist mask 219d, and a p-type region 221d of the later TFD is formed. In addition, the region 217d 'functions as the gettering region 222d by being implanted with high-concentration boron 220 in addition to the high-concentration phosphorus 216 implanted in the previous step. The region masked with the resist mask 219d and the resist mask 215d in the previous step and into which neither high-concentration phosphorus nor boron is implanted becomes an intrinsic region 223d of the later TFD.

このときの領域221p、221d、222p、222dにおけるp型不純物元素(ホウ素)220の膜中濃度は1.5×1019〜3×1021/cm3となっている。上記工程において、nチャネル型TFT及び画素TFTの活性領域209n、209gは、マスク219n、219gで全面覆われているため、ホウ素220はドーピングされない。 At this time, the concentration in the film of the p-type impurity element (boron) 220 in the regions 221p, 221d, 222p, and 222d is 1.5 × 10 19 to 3 × 10 21 / cm 3 . In the above process, since the active regions 209n and 209g of the n-channel TFT and the pixel TFT are entirely covered with the masks 219n and 219g, the boron 220 is not doped.

次いで、レジストマスク219n、219g、219dを除去した後、これを不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行うことにより、チャネル領域223n、223g、LDD領域218n、218gおよび真性領域223dのゲッタリングを行う。   Next, after removing the resist masks 219n, 219g, and 219d, the resist masks 219n, 219g, and 219d are subjected to heat treatment in an inert atmosphere, for example, a nitrogen atmosphere, so that getters for the channel regions 223n, 223g, LDD regions 218n, 218g, and intrinsic regions 223d are obtained. Do the ring.

本実施形態では、基板を一枚毎に高温雰囲気に移動し高温の窒素ガスを吹き付けることで高速昇降温を行う方式のRTA処理を用いた。処理条件としては、200℃/分を超える昇降温速度で昇降温を行い、例えば650℃で10分の加熱処理を行なった。このときの加熱処理としては、その他の方式も使用可能で、条件についても実施者が便宜設定すればよい。勿論、一般的な拡散炉(ファーネス炉)やランプ加熱方式のRTAを用いてもよい。この熱処理工程で、図4(I)に示すように、後のnチャネル型TFTの半導体層209n、画素TFT209gにおいては、ソース・ドレイン領域217n、217gにドーピングされているリンが、その領域でのニッケルの固溶度を高め、チャネル領域223n、223g、LDD領域218n、218gに存在しているニッケルを、チャネル領域からLDD領域、そしてソース・ドレイン領域へと、矢印224で示される方向に移動させる。また、後のpチャネル型TFTの半導体層209pにおいても、ソース・ドレイン領域の外側に形成されたゲッタリング領域222pに高濃度にドーピングされているリンおよびホウ素と、ホウ素のドーピング時に生じた格子欠陥等が、チャネル領域223p、ソース・ドレイン領域221pに存在しているニッケルを、チャネル領域からソース・ドレイン領域、そしてゲッタリング領域へと、同様に矢印224で示される方向に移動させる。また、後の光センサーTFDの半導体層209dにおいても、n型領域217dにドーピングされているリンと、p型領域221dの外側に形成されたゲッタリング領域222dにドーピングされているリンおよびホウ素が、真性領域223d、p型領域221dに存在しているニッケルを、同様に矢印224で示される方向に移動させる。この加熱処理工程により、nチャネル型TFT及び画素TFTのソース・ドレイン領域217n、217gと、TFDのn型領域217d、pチャネル型TFTとTFDのゲッタリング領域222p、222dにはニッケルが移動してくるため、これらの領域におけるニッケル濃度は、1×1018/cm3以上となっている。 In the present embodiment, the RTA process is used in which the substrate is moved to a high temperature atmosphere one by one and high temperature nitrogen gas is blown to raise and lower the temperature rapidly. As processing conditions, temperature raising / lowering was performed at a temperature raising / lowering rate exceeding 200 ° C./min, for example, heat treatment was performed at 650 ° C. for 10 minutes. As the heat treatment at this time, other methods can be used, and the conditions may be set by the practitioner for convenience. Of course, a general diffusion furnace (furnace furnace) or a lamp heating type RTA may be used. In this heat treatment step, as shown in FIG. 4I, in the semiconductor layer 209n and the pixel TFT 209g of the later n-channel TFT, phosphorus doped in the source / drain regions 217n and 217g The solid solubility of nickel is increased, and nickel existing in the channel regions 223n, 223g and LDD regions 218n, 218g is moved in the direction indicated by the arrow 224 from the channel region to the LDD region and then to the source / drain regions. . Further, also in the semiconductor layer 209p of the later p-channel TFT, phosphorus and boron doped in a high concentration in the gettering region 222p formed outside the source / drain regions, and lattice defects generated at the time of boron doping And the like move nickel existing in the channel region 223p and the source / drain region 221p from the channel region to the source / drain region and the gettering region in the direction indicated by the arrow 224 as well. Also in the semiconductor layer 209d of the later optical sensor TFD, phosphorus doped in the n-type region 217d and phosphorus and boron doped in the gettering region 222d formed outside the p-type region 221d are Similarly, nickel existing in the intrinsic region 223d and the p-type region 221d is moved in the direction indicated by the arrow 224. This heat treatment process moves nickel into the source / drain regions 217n and 217g of the n-channel TFT and the pixel TFT, the n-type region 217d of the TFD, and the gettering regions 222p and 222d of the p-channel TFT and the TFD. Therefore, the nickel concentration in these regions is 1 × 10 18 / cm 3 or more.

また、この加熱処理工程で、nチャネル型TFT及び画素TFTのソース・ドレイン領域217n、217gとLDD領域218n、218g、及びTFDのn型領域217dにドーピングされたn型不純物(リン)と、pチャネル型TFTのソース・ドレイン領域221pとTFDのp型領域221dにドーピングされたp型不純物(ホウ素)の活性化も同時に行われる。その結果、nチャネル型TFT、画素TFTのソース・ドレイン領域217n、217g、及びTFDのn型領域217dのシート抵抗値は、0.5〜1kΩ/□程度となり、LDD領域218n、218gのシート抵抗値は、30〜60kΩ/□であった。また、pチャネル型TFTのソース・ドレイン領域211p、及びTFDのp型領域221pのシート抵抗値は、1〜1.5kΩ/□程度であった。ゲッタリング領域においては、ドーピングされたn型不純物元素のリンとp型不純物元素のホウ素がキャリア(電子とホール)を打ち消しあい、そのシート抵抗値は数十kΩ/□と、ソース・ドレイン領域としては機能しないような値となっているが、pチャネル型TFT、TFDの半導体層209p、209dにおいて、ゲッタリング領域は、キャリアの移動を妨げないように配置され、動作上問題とはならない。   In this heat treatment step, n-type impurities (phosphorus) doped in the source / drain regions 217n and 217g and the LDD regions 218n and 218g of the n-channel TFT and the pixel TFT, and the n-type region 217d of the TFD, and p The activation of the p-type impurity (boron) doped in the source / drain region 221p of the channel TFT and the p-type region 221d of the TFD is simultaneously performed. As a result, the sheet resistance values of the n-channel TFT, the source / drain regions 217n and 217g of the pixel TFT, and the n-type region 217d of the TFD are about 0.5 to 1 kΩ / □, and the sheet resistance of the LDD regions 218n and 218g. The value was 30-60 kΩ / □. The sheet resistance values of the source / drain region 211p of the p-channel TFT and the p-type region 221p of the TFD were about 1 to 1.5 kΩ / □. In the gettering region, the doped n-type impurity element phosphorus and the p-type impurity element boron cancel the carriers (electrons and holes), and the sheet resistance value is several tens of kΩ / □, as the source / drain regions. However, in the p-channel TFT and TFD semiconductor layers 209p and 209d, the gettering region is arranged so as not to hinder the movement of carriers, which does not cause a problem in operation.

次いで、図4(J)に示すように、層間絶縁膜226を形成した後、TFTおよびTFDの電極・配線227n、227p、227g、227dを形成する。   Next, as shown in FIG. 4J, after an interlayer insulating film 226 is formed, TFT and TFD electrodes / wirings 227n, 227p, 227g, and 227d are formed.

層間絶縁膜226としては、例えば窒化ケイ素膜、酸化ケイ素膜、または窒化酸化ケイ素膜を400〜1500nm(代表的には600〜1000nm)の厚さで形成する。本実施形態では、厚さが200nmの窒化ケイ素膜225と厚さが700nmの酸化ケイ素膜226とをこの順で連続形成し、2層構造とした。具体的には、プラズマCVD法を用い、SiH4およびNH3を原料ガスとして窒化ケイ素膜225を形成した後、TEOSおよびO2を原料として、酸化ケイ素膜226を形成した。層間絶縁膜は、これに限定されるものではなく、他のシリコンを含む絶縁膜を単層または積層構造としてよいし、上層にはアクリル等の有機絶縁膜を設けてもよい。 As the interlayer insulating film 226, for example, a silicon nitride film, a silicon oxide film, or a silicon nitride oxide film is formed with a thickness of 400 to 1500 nm (typically 600 to 1000 nm). In this embodiment, a silicon nitride film 225 having a thickness of 200 nm and a silicon oxide film 226 having a thickness of 700 nm are continuously formed in this order to form a two-layer structure. Specifically, using a plasma CVD method, a silicon nitride film 225 was formed using SiH 4 and NH 3 as raw material gases, and then a silicon oxide film 226 was formed using TEOS and O 2 as raw materials. The interlayer insulating film is not limited to this, and another insulating film containing silicon may have a single layer or a laminated structure, and an organic insulating film such as acrylic may be provided as an upper layer.

この後、300〜500℃で30分〜4時間程度の熱処理を行い、半導体層を水素化する工程を行う。この工程は、活性領域/ゲート絶縁膜の界面へ水素原子を供給し、TFT特性を劣化させる不対結合手(ダングリングボンド)を終端化し不活性化する工程である。本実施形態では、水素を約3%含む窒素雰囲気下で400℃、1時間の熱処理を行った。層間絶縁膜225、226(特に窒化ケイ素膜225)に含まれる水素の量が十分である場合には、窒素雰囲気で熱処理を行っても効果が得られる。水素化の他の手段としては、プラズマ水素化(プラズマにより励起された水素を用いる)を行ってもよい。   Thereafter, a heat treatment is performed at 300 to 500 ° C. for about 30 minutes to 4 hours to perform a step of hydrogenating the semiconductor layer. In this step, hydrogen atoms are supplied to the active region / gate insulating film interface to terminate and inactivate dangling bonds that degrade TFT characteristics. In this embodiment, heat treatment was performed at 400 ° C. for 1 hour in a nitrogen atmosphere containing about 3% hydrogen. When the amount of hydrogen contained in the interlayer insulating films 225 and 226 (especially the silicon nitride film 225) is sufficient, the effect can be obtained even if heat treatment is performed in a nitrogen atmosphere. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

TFTおよびTFDの電極・配線227n、227p、227g、227dは、層間絶縁膜225、226にコンタクトホールを形成した後、金属材料、例えば、窒化チタンとアルミニウムとの二層膜を用いて形成される。窒化チタン膜は、アルミニウムが半導体層に拡散するのを防止する目的のバリア膜として設けられる。最後に、350℃、1時間のアニールを行う。   The electrodes and wirings 227n, 227p, 227g, and 227d of the TFT and TFD are formed using a two-layer film of a metal material, for example, titanium nitride and aluminum, after forming contact holes in the interlayer insulating films 225 and 226. . The titanium nitride film is provided as a barrier film for the purpose of preventing aluminum from diffusing into the semiconductor layer. Finally, annealing is performed at 350 ° C. for 1 hour.

このようにして、ドライバ回路用TFTとしてnチャネル型薄膜トランジスタ228およびpチャネル型薄膜トランジスタ229、画素電極駆動用の薄膜トランジスタ230、光センサーとして利用する薄膜ダイオード231とを完成させる。画素電極駆動用の薄膜トランジスタ230では、電極・配線227gの片方にITO等の透明導電膜を接続し画素電極を形成する。さらに必要に応じて、ドライバ回路用TFTのゲート電極211nおよび211pの上にもコンタクトホールを設けて、配線227により必要な電極間を接続する。また、TFTを保護する目的で、それぞれのTFT上に窒化ケイ素膜などからなる保護膜を設けてもよい。   In this manner, an n-channel thin film transistor 228 and a p-channel thin film transistor 229 as driver circuit TFTs, a thin film transistor 230 for driving a pixel electrode, and a thin film diode 231 used as an optical sensor are completed. In the thin film transistor 230 for driving the pixel electrode, a transparent conductive film such as ITO is connected to one side of the electrode / wiring 227g to form a pixel electrode. Further, if necessary, contact holes are also provided on the gate electrodes 211n and 211p of the driver circuit TFT, and necessary electrodes are connected by the wiring 227. For the purpose of protecting the TFT, a protective film made of a silicon nitride film or the like may be provided on each TFT.

以上の実施形態にしたがって作製したドライバ回路用TFTの電界効果移動度は、nチャネル型薄膜トランジスタ228で250〜300cm2/Vs、pチャネル型薄膜トランジスタ229で120〜150cm2/Vsと高く、閾値電圧はn型薄膜トランジスタ228で1V程度、p型薄膜トランジスタ229で−1.5V程度と非常に良好な特性を示す。また、本実施形態で作製したnチャネル型薄膜トランジスタ228とpチャネル型薄膜トランジスタ229とを相補的に構成したCMOS構造回路を用いて、インバーターチェーンやリングオシレーター等の回路を形成すると、従来の回路と比べて信頼性が高く、安定した回路特性を示した。また、画素電極駆動用の薄膜トランジスタ230でも、TFTオフ動作時のリーク電流が単位W当たり0.3pA以下と非常に低い値を安定して示し、優れたスイッチング特性を示した。さらに、薄膜ダイオード231の光電流特性のバラツキも従来法の1/3以下にまで低減でき、安定した光センシング特性が得られた。 The field effect mobility of the TFT for driver circuit manufactured according to the above embodiment is as high as 250 to 300 cm 2 / Vs for the n-channel thin film transistor 228 and 120 to 150 cm 2 / Vs for the p-channel thin film transistor 229, and the threshold voltage is The n-type thin film transistor 228 has a very good characteristic of about 1 V, and the p-type thin film transistor 229 has a value of about −1.5 V. In addition, when a circuit such as an inverter chain or a ring oscillator is formed using a CMOS structure circuit in which the n-channel thin film transistor 228 and the p-channel thin film transistor 229 which are manufactured in this embodiment are complementarily formed, compared with a conventional circuit. High reliability and stable circuit characteristics. Further, the thin film transistor 230 for driving the pixel electrode also stably showed a very low value of 0.3 pA or less per unit W when the TFT was turned off, and showed excellent switching characteristics. Furthermore, the variation in the photocurrent characteristics of the thin film diode 231 can be reduced to 1/3 or less of the conventional method, and stable optical sensing characteristics can be obtained.

本実施形態によると、光センサー機能付きドライバ内蔵型のアクティブマトリクス基板を実現することができる。このアクティブマトリクス基板は、透過領域を有する構造の液晶表示装置に好適に用いられる。そのような表示装置に用いると、開口率を低下させることなく、遮光層が電位的にフローティング状態となることを防止できるので、TFDの光電流特性のばらつきを低減できる。   According to this embodiment, an active matrix substrate with a built-in driver with an optical sensor function can be realized. This active matrix substrate is suitably used for a liquid crystal display device having a structure having a transmission region. When used in such a display device, it is possible to prevent the light shielding layer from being in a potential floating state without reducing the aperture ratio, so that variations in TFD photocurrent characteristics can be reduced.

また、本実施形態によると、画素電極駆動用TFTやドライバ回路用TFT、光センサーTFDを同一基板上に同時形成できるので、部品点数を低減できる等の大きなコストメリットが得られる。さらに、本実施形態では、製造工程で発生したESD不良がゼロであり、基板表面全体に形成された導電膜によってESDを大幅に抑制する効果があることを確認した。従って、良品歩留りを向上できただけでなく、製品の品質及び信頼性を向上できた。   Further, according to the present embodiment, since the pixel electrode driving TFT, the driver circuit TFT, and the optical sensor TFD can be simultaneously formed on the same substrate, a great cost merit such as reduction in the number of components can be obtained. Furthermore, in this embodiment, it was confirmed that the ESD defect generated in the manufacturing process is zero, and the conductive film formed on the entire substrate surface has an effect of significantly suppressing ESD. Therefore, not only the yield of good products could be improved, but also the quality and reliability of the product could be improved.

上述してきたように、本実施形態により、TFTおよびTFDの2種類の半導体素子を製造するにあたり、その製造工程を複雑化させずに、低コストかつ高歩留りの製造工程で、それぞれの用途に応じて最適な特性を有する半導体素子を備える半導体装置を実現できた。   As described above, according to the present embodiment, when manufacturing two types of semiconductor elements, TFT and TFD, the manufacturing process is not complicated, and the manufacturing process is low cost and high yield. In this way, a semiconductor device including a semiconductor element having optimum characteristics can be realized.

(第3実施形態)
本発明を用いた第3の実施の形態について説明する。ここでは、第2の実施形態とは層構造が異なる方法で、ガラス基板上に表示用の画素電極駆動用TFTと、ドライバ回路用のCMOSを構成するTFT(ドライバ回路用TFT)と、光センサーTFDとを同時作製する方法について、説明を行う。図5は、本実施形態で説明するTFT及びTFDの作製工程を示す断面図であり、図5(A)から(E)の順にしたがって工程が順次進行する。
(Third embodiment)
A third embodiment using the present invention will be described. Here, the pixel structure is different from that of the second embodiment in a layer structure, a pixel electrode driving TFT for display on a glass substrate, a TFT (driver circuit TFT) constituting a driver circuit CMOS, and an optical sensor. A method for simultaneously manufacturing TFD will be described. FIG. 5 is a cross-sectional view showing a manufacturing process of a TFT and a TFD described in this embodiment, and the processes sequentially proceed in the order of FIGS. 5A to 5E.

まず、図5(A)において、ガラス基板301のTFT及びTFDを形成する表面に、後のTFDにおいて基板裏面方向からの光を遮光するための遮光層302を形成する。本実施形態では、例えば100nmのMo膜を用いた。続いて、ガラス基板301及び遮光層302上に、光透過性を有する導電膜303を形成する。光透過性導電膜303としては、ITO(酸化インジウム錫)膜やIZO(酸化インジウム亜鉛)膜等を用いることができる。導電膜303の厚さは10nm以上であれば本発明の効果が得られるが、厚さが大きすぎると透過率が低下するため、10nm以上200nm以下が好ましく、さらに好ましくは20nm以上150nm以下である。本実施形態では、厚さが100nmのIZO膜を用いた。   First, in FIG. 5A, a light-blocking layer 302 is formed on the surface of the glass substrate 301 where TFTs and TFDs are to be formed to block light from the substrate back surface direction in the subsequent TFD. In the present embodiment, for example, a 100 nm Mo film was used. Subsequently, a light-transmitting conductive film 303 is formed over the glass substrate 301 and the light-blocking layer 302. As the light-transmitting conductive film 303, an ITO (indium tin oxide) film, an IZO (indium zinc oxide) film, or the like can be used. If the thickness of the conductive film 303 is 10 nm or more, the effect of the present invention can be obtained. However, if the thickness is too large, the transmittance decreases, and therefore, the thickness is preferably 10 nm to 200 nm, and more preferably 20 nm to 150 nm. . In this embodiment, an IZO film having a thickness of 100 nm is used.

次に、図5(B)に示すように、IZO膜303の上に、第2実施形態と類似の方法で、下層の第1下地膜304として窒化ケイ素膜を形成し、その上に第2の下地膜305として酸化ケイ素膜を形成した。次に、厚さが50nmの真性(i型)の非晶質ケイ素膜306をプラズマCVD法などによって形成した。続いて、第2の実施形態と類似の方法で、非晶質ケイ素膜306の表面に触媒元素の添加を行い、触媒元素含有層307を形成する。触媒元素として、ニッケルを用いることができる。   Next, as shown in FIG. 5B, a silicon nitride film is formed on the IZO film 303 as a lower first base film 304 by a method similar to the second embodiment, and the second base film is formed thereon. A silicon oxide film was formed as the underlying film 305. Next, an intrinsic (i-type) amorphous silicon film 306 having a thickness of 50 nm was formed by a plasma CVD method or the like. Subsequently, a catalyst element is added to the surface of the amorphous silicon film 306 by a method similar to that of the second embodiment to form the catalyst element-containing layer 307. Nickel can be used as the catalyst element.

この後、図5(C)に示すように、不活性雰囲気下、例えば窒素雰囲気にて加熱処理を行い、非晶質ケイ素膜306の表面に添加されたニッケルを核として非晶質ケイ素膜306を結晶化させて結晶質ケイ素膜306aを得る。   Thereafter, as shown in FIG. 5C, heat treatment is performed in an inert atmosphere, for example, in a nitrogen atmosphere, and the amorphous silicon film 306 is formed using nickel added to the surface of the amorphous silicon film 306 as a nucleus. Is crystallized to obtain a crystalline silicon film 306a.

次に、図5(D)に示すように、第2の実施形態と同様の方法で、上記結晶質ケイ素膜306aに、レーザー光308を照射することにより、結晶質ケイ素膜306aをさらに再結晶化し、結晶性を向上させた結晶質ケイ素膜306bを形成する。   Next, as shown in FIG. 5D, the crystalline silicon film 306a is further recrystallized by irradiating the crystalline silicon film 306a with a laser beam 308 in the same manner as in the second embodiment. Thus, a crystalline silicon film 306b with improved crystallinity is formed.

その後、結晶質ケイ素膜306bの不要な領域を除去して素子間分離を行う。このようにして、図5(E)に示すように、後にドライバ回路部を構成するnチャネルTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層309nと、pチャネルTFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層309pと、画素電極駆動用のnチャネル型TFTの活性領域(ソース/ドレイン領域、チャネル領域)となる島状の半導体層309gと、後に光センサーTFDの活性領域(n+/p+領域、真性領域)となる島状の半導体層309dとを形成する。 Thereafter, unnecessary regions of the crystalline silicon film 306b are removed, and element isolation is performed. In this manner, as shown in FIG. 5E, an island-shaped semiconductor layer 309n that will become an active region (source / drain region, channel region) of an n-channel TFT that will later constitute a driver circuit portion, and a p-channel TFT Island-like semiconductor layer 309p that becomes an active region (source / drain region, channel region) of the semiconductor device and an island-like semiconductor layer that becomes an active region (source / drain region, channel region) of an n-channel TFT for driving a pixel electrode 309 g and an island-shaped semiconductor layer 309 d that will later become an active region (n + / p + region, intrinsic region) of the photosensor TFD are formed.

以下、図示しないが、第2の実施形態と類似の方法で、これらの島状半導体層309n、309p、309g、309dをTFT及びTFDの活性領域として、それぞれのTFTとTFDとを完成させる。本実施形態においても、第2実施形態と同様に、高い電流駆動能力を有するドライバ回路用のnチャネル型TFTとpチャネル型TFTとが得られ、また、TFTオフ動作時のリーク電流が小さく、良好なスイッチング特性を有する画素電極駆動用TFTが得られた。さらに、TFDの光電流特性のバラツキを従来の1/3以下にまで低減でき、安定した光センシング特性が得られた。また、本実施形態の製造工程においても、製造工程で発生したESD不良はゼロであり、ESD抑制に大きな効果があった。   In the following, although not shown, the TFTs and the TFDs are completed by using the island-like semiconductor layers 309n, 309p, 309g, and 309d as the active regions of the TFTs and the TFDs by a method similar to the second embodiment. In the present embodiment, similarly to the second embodiment, an n-channel TFT and a p-channel TFT for a driver circuit having a high current driving capability can be obtained, and a leakage current at the time of TFT off operation is small. A pixel electrode driving TFT having good switching characteristics was obtained. Furthermore, the variation in TFD photocurrent characteristics could be reduced to 1/3 or less of the conventional one, and stable optical sensing characteristics were obtained. Also in the manufacturing process of the present embodiment, the number of ESD defects generated in the manufacturing process is zero, which has a great effect on ESD suppression.

本実施形態は、第2の実施形態と同様に、透過領域を有する構造の液晶表示装置に利用可能な、光センサー機能付きドライバ内蔵型のアクティブマトリクス基板に適用できる。   As in the second embodiment, this embodiment can be applied to an active matrix substrate with a built-in driver with a photosensor function that can be used in a liquid crystal display device having a structure having a transmission region.

(第4の実施形態)
以下、図面を参照しながら、本発明による半導体装置の第4の実施形態を説明する。本実施形態では、TFTの背面側に遮光層が設けられている点で前述の実施形態と異なっている。ここでは、複数の画素電極駆動用TFTが設けられたアクティブマトリクス基板を例に説明するが、画素電極駆動用TFTの他にドライバ回路用TFTや光センサーTFDを備えていてもよい。本実施形態は、プロジェクターなどのTFTの背面側から入射する光の強度が極めて大きい表示装置に好適に用いられ得る。
(Fourth embodiment)
Hereinafter, a fourth embodiment of a semiconductor device according to the present invention will be described with reference to the drawings. This embodiment is different from the above-described embodiment in that a light shielding layer is provided on the back side of the TFT. Here, an active matrix substrate provided with a plurality of pixel electrode driving TFTs will be described as an example. However, a driver circuit TFT and an optical sensor TFD may be provided in addition to the pixel electrode driving TFT. The present embodiment can be suitably used for a display device such as a projector in which the intensity of light incident from the back side of the TFT is extremely large.

図6は、本実施形態の半導体装置を示す模式的な断面図である。簡単のため、図2〜図4と同様の構成要素には同じ参照符号を付けて、説明を省略する。   FIG. 6 is a schematic cross-sectional view showing the semiconductor device of this embodiment. For simplicity, the same components as those in FIGS. 2 to 4 are denoted by the same reference numerals, and description thereof is omitted.

本実施形態の半導体装置は、絶縁性の基板201と、基板201の表面に形成された光透過性の導電膜202と、基板201の上に設けられた複数の薄膜トランジスタ350とを備えている。各薄膜トランジスタ350は、活性領域となる半導体層209nと、半導体層209nと基板201との間に配置された島状の遮光層203とを有している。各遮光層203は、導電膜202によって電気的に接続されている。遮光層203は、基板201の裏面側から半導体層209nに入射する光を遮る目的で、基板201の裏面側から見て、半導体層209nの少なくとも一部を遮光するように配置されている。図6では、遮光層203は、対応する半導体層209nの全体を遮光するように配置されているが、半導体層209nのうち少なくともチャネル領域223nを遮光するように配置されていればよく、好ましくはチャネル領域223nおよびLDD領域218nを遮光するように配置される。   The semiconductor device of this embodiment includes an insulating substrate 201, a light transmissive conductive film 202 formed on the surface of the substrate 201, and a plurality of thin film transistors 350 provided on the substrate 201. Each thin film transistor 350 includes a semiconductor layer 209 n serving as an active region, and an island-shaped light shielding layer 203 disposed between the semiconductor layer 209 n and the substrate 201. Each light shielding layer 203 is electrically connected by a conductive film 202. The light shielding layer 203 is disposed so as to shield at least a part of the semiconductor layer 209 n when viewed from the back surface side of the substrate 201 for the purpose of blocking light incident on the semiconductor layer 209 n from the back surface side of the substrate 201. In FIG. 6, the light shielding layer 203 is disposed so as to shield the entire corresponding semiconductor layer 209n, but it is sufficient that the light shielding layer 203 is disposed so as to shield at least the channel region 223n of the semiconductor layer 209n. The channel region 223n and the LDD region 218n are arranged to be shielded from light.

図示する例では、各薄膜トランジスタ350の構成は、島状の遮光層203を有する点以外は、図4(J)を参照しながら前述したnチャネル型薄膜トランジスタ228と同様であるが、本実施形態における薄膜トランジスタの構成は図示する構成に限定されない。例えば図4(J)の薄膜トランジスタ230のようにダブルゲート構造を有していてもよい。   In the illustrated example, the configuration of each thin film transistor 350 is the same as that of the n-channel thin film transistor 228 described above with reference to FIG. The structure of the thin film transistor is not limited to the structure illustrated. For example, a double gate structure such as a thin film transistor 230 in FIG.

本実施形態における導電膜202および遮光層203は、図2(A)を参照しながら前述した方法と同様の方法で、同様の材料を用いて形成される。本実施形態では、基板201のうちTFTを形成しようとする領域に遮光層203を配置する。この後、図2(B)〜図4(J)を参照しながら前述した方法と同様の方法で、遮光層203の上にTFTの活性領域となる半導体層209nを設け、続いて、ゲート絶縁膜210nおよびゲート電極211nの形成、半導体層209nへのイオン注入および電極227nの形成を行い、薄膜トランジスタ350を得る。   In the present embodiment, the conductive film 202 and the light shielding layer 203 are formed using the same material by the same method as described above with reference to FIG. In this embodiment, the light shielding layer 203 is disposed in a region of the substrate 201 where TFTs are to be formed. Thereafter, a semiconductor layer 209n serving as an active region of the TFT is provided on the light shielding layer 203 by a method similar to the method described above with reference to FIGS. 2B to 4J, and then gate insulation is performed. Formation of the film 210n and the gate electrode 211n, ion implantation into the semiconductor layer 209n, and formation of the electrode 227n are performed, whereby the thin film transistor 350 is obtained.

本実施形態をプロジェクターなどの表示装置に適用すると、光透過性の導電膜202によって島状の遮光層203を電気的に接続する構成により、開口率を低下させることなく、各遮光層203が電位的にフローティングすることを防止できるので、薄膜トランジスタ350の特性ばらつきを低減できる。また、導電膜202はESDに対する電界シールドの役割も果たすため、製造工程におけるESDを抑制できる。   When this embodiment is applied to a display device such as a projector, the light shielding layer 203 is electrically connected to the island-shaped light shielding layer 203 by a light-transmitting conductive film 202 without reducing the aperture ratio. Therefore, the variation in characteristics of the thin film transistor 350 can be reduced. Further, since the conductive film 202 also serves as an electric field shield against ESD, ESD in the manufacturing process can be suppressed.

(第5実施形態)
本実施形態では、センサー機能を備えた表示装置を説明する。これらの表示装置は、上述してきた何れかの実施形態を用いて、TFTおよびTFDが形成された基板を用いて構成されている。
(Fifth embodiment)
In the present embodiment, a display device having a sensor function will be described. These display devices are configured using a substrate on which TFTs and TFDs are formed using any of the embodiments described above.

本実施形態のセンサー機能を備えた表示装置は、例えば、タッチセンサー付きの液晶表示装置であり、表示領域と、表示領域の周辺に位置する額縁領域とを有している。表示領域は、複数の表示部(画素)と、複数の光センサー部とを有している。各表示部は、画素電極と、画素スイッチング用TFTとを含んでおり、各光センサー部はTFDを含んでいる。額縁領域には、各表示部を駆動するための表示用の駆動回路が設けられており、駆動回路には駆動回路用TFTが利用されている。画素スイッチング用TFTおよび駆動回路用TFTと、光センサー部のTFDとは、同一基板上に形成されている。なお、本発明の表示装置では、光センサー部のTFDのうち少なくとも2つが遮光層を有していればよく、TFTは遮光層を有していてもよいし、有していなくてもよい。   The display device having the sensor function of the present embodiment is, for example, a liquid crystal display device with a touch sensor, and has a display region and a frame region located around the display region. The display area has a plurality of display units (pixels) and a plurality of photosensor units. Each display unit includes a pixel electrode and a pixel switching TFT, and each photosensor unit includes a TFD. A display drive circuit for driving each display unit is provided in the frame region, and a drive circuit TFT is used as the drive circuit. The pixel switching TFT, the driving circuit TFT, and the TFD of the optical sensor unit are formed on the same substrate. Note that in the display device of the present invention, at least two of the TFDs in the photosensor portion may have a light shielding layer, and the TFT may or may not have a light shielding layer.

本実施形態では、光センサー部は、対応する表示部(例えば原色の画素)に隣接して配置されている。1つの表示部に対して1つの光センサー部を配置してもよいし、複数の光センサー部を配置してもよい。または、複数の表示部のセットに対して光センサー部を1個ずつ配置してもよい。例えば、3つの原色(RGB)の画素からなるカラー表示画素に対して、1個の光センサー部を設けることができる。このように、表示部の数に対する光センサー部の数は(密度)は、分解能に応じて適宜選択できる。   In the present embodiment, the optical sensor unit is disposed adjacent to a corresponding display unit (for example, primary color pixels). One photosensor unit may be arranged for one display unit, or a plurality of photosensor units may be arranged. Or you may arrange | position one photosensor part at a time with respect to the set of a some display part. For example, one optical sensor unit can be provided for a color display pixel composed of three primary color (RGB) pixels. As described above, the number (density) of the optical sensor units with respect to the number of display units can be appropriately selected according to the resolution.

光センサー部の観察者側にカラーフィルターが設けられていると、光センサー部を構成するTFDの感度が低下するおそれがあるため、光センサー部の観察者側にはカラーフィルターが設けられていないことが好ましい。   If a color filter is provided on the observer side of the optical sensor unit, the sensitivity of the TFD constituting the optical sensor unit may be reduced. Therefore, no color filter is provided on the observer side of the optical sensor unit. It is preferable.

なお、本実施形態の表示装置の構成は、上記に限定されない。例えば、光センサー用のTFDを額縁領域に配置して、外光の照度に応じて表示の明るさを制御するアンビニエントセンサーが付加された表示装置を構成することもできる。また、光センサー部の観察者側にカラーフィルターを配置して、カラーフィルターを介した光を光センサー部で受光することにより、光センサー部をカラーイメージセンサーとして機能させることもできる。   Note that the configuration of the display device of the present embodiment is not limited to the above. For example, a display device to which an ambient sensor that controls the display brightness in accordance with the illuminance of external light can be configured by arranging a TFD for an optical sensor in the frame region. In addition, by arranging a color filter on the observer side of the optical sensor unit and receiving light through the color filter by the optical sensor unit, the optical sensor unit can also function as a color image sensor.

以下、図面を参照しながら、本実施形態の表示装置の構成を、タッチパネルセンサーを備えたタッチパネル液晶表示装置を例に説明する。   Hereinafter, the configuration of the display device of this embodiment will be described with reference to the drawings, taking a touch panel liquid crystal display device including a touch panel sensor as an example.

図7は、表示領域に配置される光センサー部の構成の一例を示す回路図である。光センサー部は、光センサー用薄膜ダイオード401と、信号蓄積用のコンデンサー402と、コンデンサー402に蓄積された信号を取り出すための薄膜トランジスタ403とを有する。RST信号が入り、ノード404にRST電位が書き込まれた後、光によるリークでノード404の電位が低下すると、薄膜トランジスタ403のゲート電位が変動してTFTゲートが開閉する。これにより、信号VDDを取り出すことができる。   FIG. 7 is a circuit diagram showing an example of the configuration of the optical sensor unit arranged in the display area. The photosensor section includes a photosensor thin film diode 401, a signal storage capacitor 402, and a thin film transistor 403 for extracting a signal stored in the capacitor 402. After the RST signal is input and the RST potential is written into the node 404, when the potential of the node 404 is decreased due to light leakage, the gate potential of the thin film transistor 403 is changed to open and close the TFT gate. Thereby, the signal VDD can be taken out.

図8は、アクティブマトリクス方式のタッチパネル液晶表示装置の一例を示す模式的な断面図である。この例では、各画素に対して光センサー部が1個ずつ配置されている。   FIG. 8 is a schematic cross-sectional view showing an example of an active matrix type touch panel liquid crystal display device. In this example, one photosensor unit is arranged for each pixel.

図示する液晶表示装置は、液晶モジュール502と、液晶モジュール502の背面側に配置されたバックライト501とを備えている。ここでは図示していないが、液晶モジュール502は、例えば、光透性を有する背面基板と、背面基板に対向するように配置された前面基板と、これらの基板の間に設けられる液晶層とによって構成される。液晶モジュール502は、複数の表示部(原色の画素)を有しており、各表示部は、画素電極(図示せず)と、画素電極に接続された画素スイッチング用薄膜トランジスタ505とを有している。また、各表示部に隣接して、薄膜ダイオード506を含む光センサー部が配置されている。図示していないが、各表示部の観察者側にはカラーフィルターが配置されているが、光センサー部の観察者側にはカラーフィルターが設けられていない。薄膜ダイオード506およびバックライト501の間には遮光層507が配置されており、バックライト501からの光は遮光層507により遮光されて薄膜ダイオード506には入らず、外光504のみが薄膜ダイオード506に入射する。この外光504の入射を薄膜ダイオード506でセンシングし、光センシング方式のタッチパネルが実現される。   The liquid crystal display device shown in the figure includes a liquid crystal module 502 and a backlight 501 disposed on the back side of the liquid crystal module 502. Although not shown here, the liquid crystal module 502 includes, for example, a light-transmitting rear substrate, a front substrate disposed so as to face the rear substrate, and a liquid crystal layer provided between these substrates. Composed. The liquid crystal module 502 includes a plurality of display portions (primary color pixels), and each display portion includes a pixel electrode (not shown) and a pixel switching thin film transistor 505 connected to the pixel electrode. Yes. An optical sensor unit including a thin film diode 506 is disposed adjacent to each display unit. Although not shown, a color filter is disposed on the viewer side of each display unit, but no color filter is provided on the viewer side of the optical sensor unit. A light blocking layer 507 is disposed between the thin film diode 506 and the backlight 501, and light from the backlight 501 is blocked by the light blocking layer 507 and does not enter the thin film diode 506, but only the external light 504 is thin film diode 506. Is incident on. The incident of the external light 504 is sensed by the thin film diode 506, and a light sensing touch panel is realized.

なお、遮光層507は、少なくとも、バックライト501の光が、薄膜ダイオード506のうち真性領域に入らないように配置されていればよい。   Note that the light shielding layer 507 may be arranged so that at least light from the backlight 501 does not enter the intrinsic region of the thin film diode 506.

図9は、アクティブマトリクス方式のタッチパネル液晶表示装置における背面基板の一例を示す模式的な平面図である。本実施形態の液晶表示装置は、多数の画素(R、G、B画素)から構成されるが、ここでは、簡略化のため2画素分のみを示す。   FIG. 9 is a schematic plan view showing an example of a rear substrate in an active matrix type touch panel liquid crystal display device. The liquid crystal display device of the present embodiment is composed of a large number of pixels (R, G, B pixels), but only two pixels are shown here for the sake of simplicity.

背面基板1000は、それぞれが、画素電極22および画素スイッチング用薄膜トランジスタ24を有する複数の表示部(画素)と、各表示部に隣接して配置され、光センサーフォトダイオード26、信号蓄積用のコンデンサー28および光センサー用フォロワー(follower)薄膜トランジスタ29を含む光センサー部とを備えている。   Each of the rear substrates 1000 is disposed adjacent to each of the plurality of display portions (pixels) each including the pixel electrode 22 and the pixel switching thin film transistor 24, and includes a photosensor photodiode 26 and a signal storage capacitor 28. And an optical sensor unit including an optical sensor follower thin film transistor 29.

薄膜トランジスタ24は、例えば第2実施形態で説明した画素電極駆動用薄膜TFTと同様の構成、すなわち2つのゲート電極およびLDD領域を有するデュアルゲートLDD構造を有している。薄膜トランジスタ24のソース領域は画素用ソースバスライン34に接続され、ドレイン領域は画素電極22に接続されている。薄膜トランジスタ24は、画素用ゲートバスライン32からの信号によってオンオフされる。これにより、画素電極22と、背面基板1000に対向して配置された前面基板に形成された対向電極とによって液晶層に電圧を印加し、液晶層の配向状態を変化させることによって表示を行う。   The thin film transistor 24 has, for example, the same configuration as the pixel electrode driving thin film TFT described in the second embodiment, that is, a dual gate LDD structure having two gate electrodes and an LDD region. The source region of the thin film transistor 24 is connected to the pixel source bus line 34, and the drain region is connected to the pixel electrode 22. The thin film transistor 24 is turned on / off by a signal from the pixel gate bus line 32. Thus, display is performed by applying a voltage to the liquid crystal layer by the pixel electrode 22 and the counter electrode formed on the front substrate disposed to face the back substrate 1000 and changing the alignment state of the liquid crystal layer.

一方、光センサーフォトダイオード26は、例えば第2実施形態で説明したTFDと同様の構成を有し、p+領域26p、n+領域26n、およびそれらの領域26p、26nの間に位置する真性領域26iとを備えている。信号蓄積用のコンデンサー28は、ゲート電極層とSi層とを電極とし、ゲート絶縁膜で容量を形成している。光センサーフォトダイオード26におけるp+領域26pは、光センサー用RST信号ライン36に接続され、n+領域26nは、信号蓄積用のコンデンサー28における下部電極(Si層)に接続され、このコンデンサー28を経て光センサー用RWS信号ライン38に接続されている。さらに、n+領域26nは、光センサー用フォロアー薄膜トランジスタ29におけるゲート電極層に接続されている。光センサー用フォロアー薄膜トランジスタ29のソースおよびドレイン領域は、それぞれ、光センサー用VDD信号ライン40、光センサー用COL信号ライン42に接続されている。 On the other hand, the photosensor photodiode 26 has the same configuration as the TFD described in the second embodiment, for example, and is an intrinsic region located between the p + region 26p, the n + region 26n, and the regions 26p and 26n. 26i. The signal storage capacitor 28 has a gate electrode layer and a Si layer as electrodes, and a capacitance is formed by a gate insulating film. The p + region 26p in the photosensor photodiode 26 is connected to the photosensor RST signal line 36, and the n + region 26n is connected to the lower electrode (Si layer) of the signal storage capacitor 28. Then, it is connected to the optical sensor RWS signal line 38. Further, the n + region 26 n is connected to the gate electrode layer in the photosensor follower thin film transistor 29. The source and drain regions of the photosensor follower thin film transistor 29 are connected to the photosensor VDD signal line 40 and the photosensor COL signal line 42, respectively.

このように、光センサーフォトダイオード26、信号蓄積用のコンデンサー28、および光センサー用フォロアー薄膜トランジスタ29は、それぞれ、図7に示す駆動回路の薄膜ダイオード401、コンデンサー402、薄膜トランジスタ403に対応しており、光センサーの駆動回路を構成している。この駆動回路による光センシング時の動作を以下に説明する。   As described above, the photosensor photodiode 26, the signal storage capacitor 28, and the photosensor follower thin film transistor 29 correspond to the thin film diode 401, the capacitor 402, and the thin film transistor 403 of the drive circuit shown in FIG. It constitutes the drive circuit for the optical sensor. The operation at the time of optical sensing by this drive circuit will be described below.

(1)まず、RWS信号ライン38により、信号蓄積用のコンデンサー28にRWS信号が書き込まれる。これにより、光センサーフォトダイオード26におけるn+領域26nの側にプラス電界が生じ、光センサーフォトダイオード26に関して逆バイアス状態となる。(2)基板表面のうち光が照射されている領域に存在する光センサーフォトダイオード26では、光リークが生じてRST信号ライン36の側に電荷が抜ける。(3)これにより、n+領域26nの側の電位が低下し、その電位変化により光センサー用フォロアー薄膜トランジスタ29に印加されているゲート電圧が変化する。(4)光センサー用フォロアー薄膜トランジスタ29のソース側にはVDD信号ライン40よりVDD信号が印加されている。上記のようにゲート電圧が変動すると、ドレイン側に接続されたCOL信号ライン42へ流れる電流値が変化するため、その電気信号をCOL信号ライン42から取り出すことができる。(5)COL信号ライン42からRST信号を光センサーフォトダイオード26に書き込み、信号蓄積用のコンデンサー28の電位をリセットする。上記(1)〜(5)の動作をスキャンしながら繰り返すことにより、光センシングが可能になる。 (1) First, the RWS signal is written into the signal storage capacitor 28 by the RWS signal line 38. As a result, a positive electric field is generated on the n + region 26 n side of the photosensor photodiode 26, and the photosensor photodiode 26 is in a reverse bias state. (2) In the photosensor photodiode 26 present in the region of the substrate surface where light is irradiated, light leaks and the charge is released to the RST signal line 36 side. (3) As a result, the potential on the n + region 26n side is lowered, and the gate voltage applied to the photosensor follower thin film transistor 29 is changed by the potential change. (4) The VDD signal is applied from the VDD signal line 40 to the source side of the photosensor follower thin film transistor 29. When the gate voltage fluctuates as described above, the value of the current flowing to the COL signal line 42 connected to the drain side changes, so that the electrical signal can be extracted from the COL signal line 42. (5) The RST signal is written from the COL signal line 42 to the photosensor photodiode 26, and the potential of the signal storage capacitor 28 is reset. Optical sensing is possible by repeating the operations (1) to (5) while scanning.

本実施形態のタッチパネル液晶表示装置における背面基板の構成は図9に示す構成に限定されない。例えば、各画素スイッチング用TFTに補助容量(Cs)が設けられていてもよい。また、図示する例では、RGB画素のそれぞれに隣接して光センサー部が設けられているが、上述したように、RGB画素からなる3つの画素セット(カラー表示画素)に対して1つの光センサー部が配置されていてもよい。   The configuration of the back substrate in the touch panel liquid crystal display device of the present embodiment is not limited to the configuration shown in FIG. For example, an auxiliary capacitor (Cs) may be provided in each pixel switching TFT. In the example shown in the figure, a photosensor unit is provided adjacent to each of the RGB pixels. However, as described above, one photosensor is provided for three pixel sets (color display pixels) composed of RGB pixels. The part may be arranged.

ここで、再び図8を参照する。上述してきた例では、図8に示す断面図からわかるように、薄膜ダイオード506を表示領域に配置して、タッチセンサーとして利用しているが、薄膜ダイオード506を表示領域の外に形成し、バックライト501の輝度を、外光504の照度に合わせてコントロールするためのアンビニエントセンサーとして利用することもできる。   Here, FIG. 8 will be referred to again. In the example described above, as can be seen from the cross-sectional view shown in FIG. 8, the thin film diode 506 is disposed in the display region and used as a touch sensor. However, the thin film diode 506 is formed outside the display region and back It can also be used as an ambient sensor for controlling the brightness of the light 501 in accordance with the illuminance of the external light 504.

図10は、アンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。液晶表示装置2000は、表示領域52、ゲートドライバ56、ソースドライバ58および光センサー部54を有するLCD基板50と、LCD基板50の背面側に配置されたバックライト60とを備えている。LCD基板50のうち表示領域52の周辺に位置し、ドライバ56、58や光センサー部54が設けられている領域を「額縁領域」と呼ぶこともある。   FIG. 10 is a perspective view illustrating a liquid crystal display device with an ambient light sensor. The liquid crystal display device 2000 includes an LCD substrate 50 having a display area 52, a gate driver 56, a source driver 58 and an optical sensor unit 54, and a backlight 60 disposed on the back side of the LCD substrate 50. An area of the LCD substrate 50 that is located around the display area 52 and in which the drivers 56 and 58 and the optical sensor unit 54 are provided may be referred to as a “frame area”.

バックライト60の輝度は、バックライト制御回路(図示せず)によって制御されている。また、図示しないが、表示領域52およびドライバ56、58には、TFTが利用されており、光センサー部54にはTFDが利用されている。光センサー部54は、外光の照度に基づく照度信号を生成し、フレキシブル基板を用いた接続を利用してバックライト制御回路に入力する。バックライト制御回路では、この照度信号に基づいてバックライト制御信号を生成し、バックライト60に出力する。   The luminance of the backlight 60 is controlled by a backlight control circuit (not shown). Although not shown, TFTs are used for the display area 52 and the drivers 56 and 58, and TFDs are used for the optical sensor unit 54. The optical sensor unit 54 generates an illuminance signal based on the illuminance of external light, and inputs the illuminance signal to the backlight control circuit using a connection using a flexible substrate. The backlight control circuit generates a backlight control signal based on the illuminance signal and outputs it to the backlight 60.

なお、本発明を適用すると、アンビニエントライトセンサー付き有機EL表示装置を構成することもできる。そのような有機EL表示装置は、図10に示す液晶表示装置と同様に、同一の基板上に表示部と光センサー部とが配置された構成を有することができるが、基板の背面側にバックライト60を設ける必要がない。この場合には、光センサー部54を、基板50に設けられた配線によってソースドライバ58に接続し、光センサー部54からの照度信号をソースドライバ58に入力する。ソースドライバ58は、照度信号に基づいて表示部52の輝度を変化させる。   When the present invention is applied, an organic EL display device with an ambient light sensor can also be configured. Such an organic EL display device can have a configuration in which a display unit and a photosensor unit are arranged on the same substrate, like the liquid crystal display device shown in FIG. There is no need to provide the light 60. In this case, the optical sensor unit 54 is connected to the source driver 58 by wiring provided on the substrate 50, and an illuminance signal from the optical sensor unit 54 is input to the source driver 58. The source driver 58 changes the luminance of the display unit 52 based on the illuminance signal.

以上、本発明の具体的な実施形態について説明を行なったが、本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。本発明のTFTを用いて、ガラス基板上にアナログ駆動を行うための回路やデジタル駆動を行うための回路も同時構成することもできる。例えば、アナログ駆動を行なう回路の場合、ソース側駆動回路、画素部およびゲート側駆動回路を有し、ソース側駆動回路は、シフトレジスタ、バッファ、サンプリング回路(トランスファゲート)、また、ゲート側駆動回路は、シフトレジスタ、レベルシフタ、バッファが設けられる。また、必要であればサンプリング回路とシフトレジスタとの間にレベルシフタ回路を設けてもよい。また、本発明の製造工程に従えば、メモリやマイクロプロセッサをも形成しうる。   Although specific embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications based on the technical idea of the present invention are possible. Using the TFT of the present invention, a circuit for performing analog driving and a circuit for performing digital driving can be simultaneously formed on a glass substrate. For example, in the case of a circuit that performs analog driving, a source side driving circuit, a pixel portion, and a gate side driving circuit are included. The source side driving circuit includes a shift register, a buffer, a sampling circuit (transfer gate), and a gate side driving circuit. Are provided with a shift register, a level shifter, and a buffer. Further, if necessary, a level shifter circuit may be provided between the sampling circuit and the shift register. Further, according to the manufacturing process of the present invention, a memory and a microprocessor can be formed.

さらに、本発明は、光センサー機能を有する透過型の液晶表示装置だけでなく、反射部を備えた半透過型の液晶表示装置にも適用できる。即ち、それら液晶表示装置を表示部に組み込んだ電子機器全てに本発明を実施できる。以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。   Furthermore, the present invention can be applied not only to a transmissive liquid crystal display device having a photosensor function but also to a transflective liquid crystal display device including a reflective portion. That is, the present invention can be implemented in all electronic devices in which these liquid crystal display devices are incorporated in a display unit. As described above, the application range of the present invention is extremely wide and can be applied to electronic devices in various fields.

本発明によると、安定した素子特性を有する複数の半導体素子を備えた半導体装置を実現できる。特に、光センサーとして利用する複数のTFDを備えた半導体装置に適用すると、TFDの光に対する逆バイアス時のリーク電流(光電流)のバラツキを大きく低減することができ、安定した光センシング特性を有する光センサーTFDを実現できる。また、このような光センサーTFDを、透過型あるいは半透過型の液晶表示装置の画面部に組み合わせることにより、開口率の低下を抑えて、表示の輝度の低下を抑制しつつ、安定した特性を有する光センサーを備えた液晶表示装置を実現できる。このような透過あるいは半透過構造の液晶表示装置に利用されるアクティブマトリクス基板上に、画素スイッチング用TFTや周辺駆動回路用TFTの他に、光センサー用のTFDを同時に形成する場合、TFTとTFDとを同一基板に同時形成できるため、部品点数が減る等の大きなコストメリットがある。さらに、これらの2種類の半導体素子を製造するにあたり、その製造工程におけるESDを抑制するとともに、その製造工程を複雑化させずに、低コスト且つ高歩留りな製造工程で、それぞれの用途に応じた最適な特性を有するTFTとTFDとを備える半導体装置を製造できる。その結果、対象製品のコンパクト化、高性能化、低コスト化、高品質化、高信頼性化を図ることができる。   According to the present invention, it is possible to realize a semiconductor device including a plurality of semiconductor elements having stable element characteristics. In particular, when applied to a semiconductor device having a plurality of TFDs used as an optical sensor, variation in leakage current (photocurrent) at the time of reverse bias with respect to TFD light can be greatly reduced, and stable optical sensing characteristics are obtained. An optical sensor TFD can be realized. In addition, by combining such a photosensor TFD with a screen portion of a transmissive or transflective liquid crystal display device, it is possible to suppress a decrease in aperture ratio and a stable characteristic while suppressing a decrease in display luminance. A liquid crystal display device including the optical sensor can be realized. When a TFD for an optical sensor is simultaneously formed on an active matrix substrate used for such a transmissive or transflective liquid crystal display device in addition to a pixel switching TFT and a peripheral drive circuit TFT, the TFT and the TFD are formed. Can be simultaneously formed on the same substrate, so that there is a large cost advantage such as a reduction in the number of parts. Furthermore, in manufacturing these two types of semiconductor elements, the ESD in the manufacturing process is suppressed, and the manufacturing process is not complicated, and the manufacturing process is low-cost and high yield. A semiconductor device including a TFT and a TFD having optimum characteristics can be manufactured. As a result, the target product can be made compact, high performance, low cost, high quality, and high reliability.

本発明は、複数の半導体素子を備えた半導体装置に広く適用できる。特に、半導体素子として複数の薄膜ダイオードを備えたイメージセンサー、光センサー等の半導体装置に適用すると、薄膜ダイオードのセンシング特性を安定化できるので有利である。また、複数の薄膜トランジスタを備えたプロジェクターなどの表示装置にも適用できる。さらに、薄膜ダイオードおよび薄膜トランジスタを備えたアクティブマトリクス基板、それを用いた透過型または半透過型の液晶表示装置、そのような表示装置を備えた電子機器などにも好適に利用できる。   The present invention can be widely applied to semiconductor devices provided with a plurality of semiconductor elements. In particular, when applied to a semiconductor device such as an image sensor or an optical sensor having a plurality of thin film diodes as a semiconductor element, it is advantageous because the sensing characteristics of the thin film diode can be stabilized. Further, the present invention can be applied to a display device such as a projector including a plurality of thin film transistors. Furthermore, the present invention can be suitably used for an active matrix substrate including a thin film diode and a thin film transistor, a transmissive or transflective liquid crystal display device using the active matrix substrate, and an electronic device including such a display device.

(A)から(H)は、本発明による第1の実施形態による半導体装置の製造方法を説明するための模式的な工程断面図である。FIGS. 3A to 3H are schematic process cross-sectional views for explaining a method for manufacturing a semiconductor device according to a first embodiment of the present invention. FIGS. (A)から(E)は、本発明による第2の実施形態による半導体装置の製造方法を説明するための模式的な工程断面図である。FIGS. 4A to 4E are schematic process cross-sectional views for explaining a method for manufacturing a semiconductor device according to a second embodiment of the present invention. (F)から(H)は、本発明による第2の実施形態による半導体装置の製造方法を説明するための模式的な工程断面図である。(F) to (H) are schematic process cross-sectional views for explaining a method for manufacturing a semiconductor device according to a second embodiment of the present invention. (I)および(J)は、本発明による第2の実施形態による半導体装置の製造方法を説明するための模式的な工程断面図である。(I) And (J) is typical process sectional drawing for demonstrating the manufacturing method of the semiconductor device by the 2nd Embodiment by this invention. (A)から(E)は、本発明による第3の実施形態による半導体装置の製造方法を説明するための模式的な工程断面図である。FIGS. 9A to 9E are schematic process cross-sectional views for explaining a method for manufacturing a semiconductor device according to a third embodiment of the present invention. FIGS. 本発明による第4の実施形態の半導体装置を示す模式的な断面図である。It is typical sectional drawing which shows the semiconductor device of 4th Embodiment by this invention. 光センサーTFDの回路図である。It is a circuit diagram of optical sensor TFD. 光センサー方式のタッチパネルの構成図である。It is a block diagram of an optical sensor type touch panel. 本発明による第5の実施形態のタッチパネル方式の液晶表示装置における背面基板を例示する模式的な平面図である。FIG. 10 is a schematic plan view illustrating a back substrate in a touch panel liquid crystal display device according to a fifth embodiment of the invention. 本発明による第5の実施形態のアンビニエントライトセンサー付き液晶表示装置を例示する斜視図である。It is a perspective view which illustrates the liquid crystal display device with an ambient light sensor of 5th Embodiment by this invention. (A)および(B)は、従来のTFDの光電流特性を示す図であり、(A)はリーク電流値のTFD印加電圧依存性を示す測定結果であり、(B)は、(A)の測定結果から求めたリーク電流値のバラツキのTFD印加電圧依存性を示すグラフである。(A) And (B) is a figure which shows the photocurrent characteristic of the conventional TFD, (A) is a measurement result which shows the TFD application voltage dependence of a leakage current value, (B) is (A) It is a graph which shows the TFD application voltage dependence of the variation of the leakage current value calculated | required from the measurement result of this. (A)および(B)は、本発明による実施形態のTFDの光電流特性を示す図であり、(A)はリーク電流値のTFD印加電圧依存性を示す測定結果であり、(B)は、(A)の測定結果から求めたリーク電流値のバラツキのTFD印加電圧依存性を示すグラフである。(A) And (B) is a figure which shows the photocurrent characteristic of TFD of embodiment by this invention, (A) is a measurement result which shows the TFD application voltage dependence of a leakage current value, (B) is It is a graph which shows the TFD application voltage dependence of the variation in the leakage current value calculated | required from the measurement result of (A).

符号の説明Explanation of symbols

101 基板
102 光透過性の導電膜
103 遮光層
104、105 下地膜
106 非晶質ケイ素膜
106a、106b 結晶性ケイ素領域
107 レーザー光
108d 島状半導体層
109 絶縁膜
111、116 マスク
112 n型不純物
114 n+領域
117 p型不純物
118 p+領域
119 真性領域
120 窒化ケイ素膜
121 酸化ケイ素膜
123 電極・配線
125 薄膜ダイオード
DESCRIPTION OF SYMBOLS 101 Substrate 102 Light-transmitting conductive film 103 Light-shielding layer 104, 105 Base film 106 Amorphous silicon film 106a, 106b Crystalline silicon region 107 Laser light 108d Insular semiconductor layer 109 Insulating film 111, 116 Mask 112 N-type impurity 114 n + region 117 p-type impurity 118 p + region 119 intrinsic region 120 silicon nitride film 121 silicon oxide film 123 electrode / wiring 125 thin film diode

Claims (37)

光透過性を有する基板と、
前記基板に支持された複数の半導体素子と、
前記基板と前記複数の半導体素子との間に配置された導電性を有する複数の島状の遮光層と、
前記基板と前記複数の半導体素子との間に配置された透光性を有する導電膜と
を備え、
前記複数の島状の遮光層は、前記複数の半導体素子の少なくとも2つの半導体素子と関連付けられており、かつ、前記導電膜に電気的に接続されている半導体装置。
A substrate having optical transparency;
A plurality of semiconductor elements supported by the substrate;
A plurality of island-shaped light shielding layers having conductivity disposed between the substrate and the plurality of semiconductor elements;
A light-transmitting conductive film disposed between the substrate and the plurality of semiconductor elements,
The plurality of island-shaped light shielding layers are associated with at least two semiconductor elements of the plurality of semiconductor elements, and are electrically connected to the conductive film.
前記少なくとも2つの半導体素子は、複数の薄膜ダイオードを含み、各薄膜ダイオードは、n型領域とp型領域とを含む半導体層を有している請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein the at least two semiconductor elements include a plurality of thin film diodes, and each thin film diode includes a semiconductor layer including an n-type region and a p-type region. 前記各薄膜ダイオードの前記半導体層は、前記n型領域および前記p型領域の間に形成された真性領域をさらに含む請求項2に記載の半導体装置。   The semiconductor device according to claim 2, wherein the semiconductor layer of each thin film diode further includes an intrinsic region formed between the n-type region and the p-type region. 前記基板側から見たとき、各島状の遮光層は、関連づけられた薄膜ダイオードの半導体層の少なくとも真性領域を遮光するように配置されている請求項3に記載の半導体装置。   4. The semiconductor device according to claim 3, wherein when viewed from the substrate side, each island-shaped light shielding layer is arranged so as to shield at least an intrinsic region of the semiconductor layer of the associated thin film diode. 前記複数の半導体素子は複数の薄膜トランジスタを含み、
各薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層を有しており、
前記各薄膜トランジスタの半導体層と前記基板との間には遮光層が設けられていない請求項2から4のいずれかに記載の半導体装置。
The plurality of semiconductor elements include a plurality of thin film transistors,
Each thin film transistor has a semiconductor layer including a channel region, a source region, and a drain region,
5. The semiconductor device according to claim 2, wherein a light shielding layer is not provided between the semiconductor layer of each thin film transistor and the substrate.
前記少なくとも2つの半導体素子は複数の薄膜トランジスタをさらに含み、
前記複数の薄膜トランジスタのそれぞれは、チャネル領域、ソース領域およびドレイン領域を含む半導体層を有しており、
前記複数の島状の遮光層の一部は、前記複数の薄膜トランジスタの半導体層と前記基板との間に配置されている請求項2から4のいずれかに記載の半導体装置。
The at least two semiconductor elements further include a plurality of thin film transistors;
Each of the plurality of thin film transistors has a semiconductor layer including a channel region, a source region, and a drain region,
5. The semiconductor device according to claim 2, wherein a part of the plurality of island-shaped light shielding layers is disposed between a semiconductor layer of the plurality of thin film transistors and the substrate.
前記複数の薄膜トランジスタの半導体層および前記複数の薄膜ダイオードの半導体層は、結晶質を有する半導体層である請求項5または6に記載の半導体装置。   7. The semiconductor device according to claim 5, wherein the semiconductor layers of the plurality of thin film transistors and the semiconductor layers of the plurality of thin film diodes are crystalline semiconductor layers. 前記複数の薄膜トランジスタはnチャネル型薄膜トランジスタとpチャネル型薄膜トランジスタとを含む請求項5から7のいずれかに記載の半導体装置。   The semiconductor device according to claim 5, wherein the plurality of thin film transistors include an n-channel thin film transistor and a p-channel thin film transistor. 前記少なくとも2つの半導体素子は複数の薄膜トランジスタを含み、
各薄膜トランジスタは、チャネル領域、ソース領域およびドレイン領域を含む半導体層と、前記半導体層上に設けられたゲート絶縁膜と、前記チャネル領域の導電性を制御するゲート電極とを有しており、
前記基板側から見たとき、各島状の遮光層は、関連づけられた薄膜トランジスタの半導体層の少なくともチャネル領域を遮光するように配置されている請求項1に記載の半導体素子。
The at least two semiconductor elements include a plurality of thin film transistors;
Each thin film transistor includes a semiconductor layer including a channel region, a source region, and a drain region, a gate insulating film provided on the semiconductor layer, and a gate electrode that controls conductivity of the channel region.
2. The semiconductor device according to claim 1, wherein each island-shaped light shielding layer is disposed so as to shield at least a channel region of a semiconductor layer of an associated thin film transistor when viewed from the substrate side.
前記複数の半導体素子のそれぞれは島状の半導体層を有しており、
前記基板側から見たとき、各島状の遮光層は、関連づけられた半導体素子の半導体層の少なくとも一部を遮光するように配置されている請求項1から9のいずれかに記載の半導体装置。
Each of the plurality of semiconductor elements has an island-shaped semiconductor layer,
10. The semiconductor device according to claim 1, wherein each island-shaped light shielding layer is disposed so as to shield at least a part of a semiconductor layer of an associated semiconductor element when viewed from the substrate side. .
前記基板側から見たとき、各島状の遮光層は、関連づけられた半導体素子の半導体層を遮光するように配置されている請求項10に記載の半導体装置。   The semiconductor device according to claim 10, wherein each island-shaped light shielding layer is disposed so as to shield the semiconductor layer of the associated semiconductor element when viewed from the substrate side. 前記複数の島状の遮光層の電位は同じである請求項1から11のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the plurality of island-shaped light shielding layers have the same potential. 前記導電膜は、前記基板の全面にわたって形成されている請求項1から12のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive film is formed over the entire surface of the substrate. 前記複数の島状の遮光層は、前記導電膜の上に、前記導電膜と接するように配置されている請求項1から13のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the plurality of island-shaped light shielding layers are disposed on the conductive film so as to be in contact with the conductive film. 前記導電膜は、前記複数の島状の遮光層の上に、前記複数の島状の遮光層と接するように配置されている請求項1から13のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive film is disposed on the plurality of island-shaped light shielding layers so as to be in contact with the plurality of island-shaped light shielding layers. (a)光透過性を有する基板上に、光透過性を有する導電膜を形成する工程と、
(b)前記導電膜上に、導電性を有する複数の島状の遮光層を設ける工程と、
(c)前記導電膜および前記複数の島状の遮光層上に、光透過性を有する絶縁膜を形成する工程と、
(d)前記絶縁膜上に半導体膜を形成する工程と、
(e)前記半導体膜のパターニングを行い、半導体素子の活性領域となる複数の島状半導体層を形成する工程であって、前記複数の島状半導体層のうち少なくとも2つを前記複数の島状の遮光層の上に形成する工程と
を包含する半導体装置の製造方法。
(A) forming a light transmissive conductive film on a light transmissive substrate;
(B) providing a plurality of conductive island-shaped light shielding layers on the conductive film;
(C) forming an optically transparent insulating film on the conductive film and the plurality of island-shaped light shielding layers;
(D) forming a semiconductor film on the insulating film;
(E) A step of patterning the semiconductor film to form a plurality of island-shaped semiconductor layers to be active regions of a semiconductor element, wherein at least two of the plurality of island-shaped semiconductor layers are formed into the plurality of island-shaped semiconductor layers. Forming on the light shielding layer of the semiconductor device.
(a)光透過性を有する基板上に、導電性を有する複数の島状の遮光層を設ける工程と、
(b)前記基板および前記複数の遮光層を覆うように、光透過性を有する導電膜を形成する工程と、
(c)前記導電膜上に、光透過性を有する絶縁膜を形成する工程と、
(d)前記絶縁膜上に半導体膜を形成する工程と、
(e)前記半導体膜のパターニングを行い、半導体素子の活性領域となる複数の島状半導体層を形成する工程であって、前記複数の島状半導体層の少なくとも2つを前記複数の島状の遮光層の上に形成する工程と
を包含する半導体装置の製造方法。
(A) providing a plurality of island-shaped light shielding layers having conductivity on a substrate having optical transparency;
(B) forming a light transmissive conductive film so as to cover the substrate and the plurality of light shielding layers;
(C) forming a light-transmitting insulating film on the conductive film;
(D) forming a semiconductor film on the insulating film;
(E) a step of patterning the semiconductor film to form a plurality of island-like semiconductor layers to be active regions of a semiconductor element, wherein at least two of the plurality of island-like semiconductor layers are formed into the plurality of island-like semiconductor layers. A method of manufacturing a semiconductor device including a step of forming on a light shielding layer.
前記複数の島状半導体層は、薄膜ダイオードの活性領域となる複数の島状半導体層を含む請求項16または17に記載の半導体装置の製造方法。   18. The method of manufacturing a semiconductor device according to claim 16, wherein the plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers serving as an active region of a thin film diode. 前記複数の島状半導体層は、薄膜トランジスタの活性領域となる複数の島状半導体層を含む請求項16から18に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 16, wherein the plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers serving as active regions of thin film transistors. 前記複数の島状半導体層は、薄膜ダイオードの活性領域となる複数の島状半導体層と、薄膜トランジスタの活性領域となる複数の島状半導体層とを含み、
前記工程(e)は、
前記薄膜ダイオードの活性領域となる複数の島状半導体層を、前記複数の島状の遮光層の上に形成する工程と、
前記薄膜トランジスタの活性領域となる複数の島状半導体層を、前記基板の表面のうち前記複数の島状の遮光層が形成されていない領域上に形成する工程と
を含む請求項16または17に記載の半導体装置の製造方法。
The plurality of island-shaped semiconductor layers include a plurality of island-shaped semiconductor layers that become active regions of thin film diodes, and a plurality of island-shaped semiconductor layers that become active regions of thin film transistors,
The step (e)
Forming a plurality of island-shaped semiconductor layers to be active regions of the thin-film diode on the plurality of island-shaped light shielding layers;
And forming a plurality of island-shaped semiconductor layers to be active regions of the thin film transistors on a region of the surface of the substrate where the plurality of island-shaped light shielding layers are not formed. Semiconductor device manufacturing method.
前記工程(e)の後に、
前記薄膜ダイオードの活性領域となる各島状半導体層のうち、後のn型領域となる領域にn型不純物元素をドーピングする工程(f1)と、
前記薄膜ダイオードの活性領域となる各島状半導体層のうち、後のp型領域となる領域にp型不純物元素をドーピングする工程(f2)と
を包含する請求項18に記載の半導体装置の製造方法。
After step (e)
A step (f1) of doping an n-type impurity element into a region to be a later n-type region of each island-shaped semiconductor layer to be an active region of the thin-film diode;
19. The method of manufacturing a semiconductor device according to claim 18, further comprising a step (f2) of doping a p-type impurity element into a region to be a subsequent p-type region among the island-shaped semiconductor layers to be an active region of the thin-film diode. Method.
前記工程(f1)および(f2)は、前記薄膜ダイオードの活性領域となる各島状半導体層のうち、n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に、n型不純物元素およびp型不純物元素の双方がドーピングされない領域が残るように行なわれる、請求項21に記載の半導体装置の製造方法。   In the steps (f1) and (f2), an n-type impurity element is doped between a region doped with an n-type impurity element and a region doped with a p-type impurity element. The method of manufacturing a semiconductor device according to claim 21, wherein the method is performed so that a region to which both of the p-type impurity element and the p-type impurity element are not doped remains. 前記薄膜ダイオードの活性領域となる各島状半導体層における、前記n型不純物元素をドーピングする領域とp型不純物元素をドーピングする領域との間に形成されるn型不純物元素及びp型不純物元素の双方がドーピングされない領域は、前記基板側から見て、対応する島状の遮光層によって遮光されるように配置されている請求項22に記載の半導体装置の製造方法。   The n-type impurity element and the p-type impurity element formed between the region doped with the n-type impurity element and the region doped with the p-type impurity element in each island-like semiconductor layer serving as an active region of the thin-film diode. 23. The method of manufacturing a semiconductor device according to claim 22, wherein the region where both are not doped is arranged so as to be shielded from light by a corresponding island-shaped light shielding layer when viewed from the substrate side. 前記複数の島状半導体層は、薄膜トランジスタの活性領域となる複数の島状半導体層をさらに含み、
前記工程(e)の後に、
(g1)前記薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、
(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、
(g3)前記薄膜トランジスタの半導体層のうち、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程と
をさらに含み、
前記工程(g3)は、前記工程(f1)と同時に行なわれる請求項21から23のいずれかに記載の半導体装置の製造方法。
The plurality of island-shaped semiconductor layers further includes a plurality of island-shaped semiconductor layers to be active regions of the thin film transistor,
After step (e)
(G1) forming a gate insulating film on the semiconductor layer serving as an active region of the thin film transistor;
(G2) forming a gate electrode on the gate insulating film;
(G3) further comprising a step of doping an n-type impurity element into a region to be a source region and a drain region later in the semiconductor layer of the thin film transistor,
24. The method of manufacturing a semiconductor device according to claim 21, wherein the step (g3) is performed simultaneously with the step (f1).
前記工程(e)の後、
(g1)前記薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、
(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、
(g4)前記薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程と
をさらに含み、
前記工程(g4)は、前記工程(f2)と同時に行なわれる請求項21から23のいずれかに記載の半導体装置の製造方法
After the step (e),
(G1) forming a gate insulating film on the semiconductor layer serving as an active region of the thin film transistor;
(G2) forming a gate electrode on the gate insulating film;
(G4) further comprising a step of doping a p-type impurity element into a region to be a source region and a drain region later in the semiconductor layer to be an active region of the thin film transistor,
24. The method of manufacturing a semiconductor device according to claim 21, wherein the step (g4) is performed simultaneously with the step (f2).
前記複数の島状半導体層は、n型薄膜トランジスタの活性領域となる半導体層およびp型薄膜トランジスタの活性領域となる半導体層をさらに含み、
前記工程(e)の後、
(g1)前記n型薄膜トランジスタおよびp型薄膜トランジスタの活性領域となる半導体層の上にゲート絶縁膜を形成する工程と、
(g2)前記ゲート絶縁膜上にゲート電極を形成する工程と、
(g5)前記n型薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にn型不純物元素をドーピングする工程と、
(g6)前記p型薄膜トランジスタの活性領域となる半導体層のうち、後のソース領域及びドレイン領域となる領域にp型不純物元素をドーピングする工程と
を有し、
前記工程(g5)は前記工程(f1)と同時に行なわれ、前記工程(g6)は前記工程(f2)と同時に行われる請求項21から23のいずれかに記載の半導体装置の製造方法。
The plurality of island-shaped semiconductor layers further includes a semiconductor layer that becomes an active region of an n-type thin film transistor and a semiconductor layer that becomes an active region of a p-type thin film transistor,
After the step (e),
(G1) forming a gate insulating film on a semiconductor layer serving as an active region of the n-type thin film transistor and the p-type thin film transistor;
(G2) forming a gate electrode on the gate insulating film;
(G5) a step of doping an n-type impurity element into a region that will later become a source region and a drain region of the semiconductor layer that becomes an active region of the n-type thin film transistor;
(G6) doping a p-type impurity element into a region that later becomes a source region and a drain region of the semiconductor layer that becomes an active region of the p-type thin film transistor,
24. The method of manufacturing a semiconductor device according to claim 21, wherein the step (g5) is performed simultaneously with the step (f1), and the step (g6) is performed simultaneously with the step (f2).
請求項16から26のいずれかに記載の製造方法によって製造された半導体装置。   27. A semiconductor device manufactured by the manufacturing method according to claim 16. 請求項1から15および27のいずれかに記載の半導体装置を備えた電子機器。   An electronic apparatus comprising the semiconductor device according to claim 1. 請求項1から15および27のいずれかに記載の半導体装置を有する光センサー部を備える電子機器。   An electronic apparatus comprising an optical sensor unit having the semiconductor device according to claim 1. 請求項1から15および27のいずれかに記載の半導体装置を有する、表示部と光センサー部との双方を備える電子機器。   An electronic apparatus comprising both the display unit and the optical sensor unit, comprising the semiconductor device according to claim 1. 前記複数の半導体素子は薄膜トランジスタおよび薄膜ダイオードを含み、前記表示部は前記薄膜トランジスタを含み、前記光センサー部は前記薄膜ダイオードを含む請求項30に記載の電子機器。   The electronic device according to claim 30, wherein the plurality of semiconductor elements include a thin film transistor and a thin film diode, the display unit includes the thin film transistor, and the optical sensor unit includes the thin film diode. 前記光センサー部は、前記表示部の輝度を調整するためのアンビニエントセンサーである請求項30または31に記載の電子機器。   32. The electronic apparatus according to claim 30, wherein the optical sensor unit is an ambient sensor for adjusting luminance of the display unit. 前記光センサー部は、前記表示部のタッチパネルセンサーである請求項30または31に記載の電子機器。   The electronic device according to claim 30 or 31, wherein the optical sensor unit is a touch panel sensor of the display unit. 複数の表示部を有する表示領域と、
前記表示領域の周辺に位置する額縁領域と
を備えた表示装置であって、
複数の薄膜ダイオードを含む光センサー部をさらに備え、
各表示部は電極および前記電極に接続された薄膜トランジスタを有し、
前記薄膜トランジスタと、前記複数の薄膜ダイオードとは、透光性を有する同一の基板上に形成され、
前記複数の薄膜ダイオードのそれぞれは、n型領域、p型領域、およびn型領域とp型領域との間に設けられた真性領域を含む半導体層を有しており、
前記複数の薄膜ダイオードと前記基板との間に配置された導電性を有する複数の遮光層と、
前記複数の薄膜ダイオードと前記基板との間に配置された光透過性を有する導電膜と
をさらに備え、
前記複数の遮光層は、前記基板側から見たとき、前記複数の薄膜ダイオードの半導体層のうち少なくとも前記真性領域を遮光するように配置され、かつ、前記導電膜に電気的に接続されている表示装置。
A display area having a plurality of display portions;
A display device including a frame region located around the display region,
It further includes an optical sensor unit including a plurality of thin film diodes,
Each display unit includes an electrode and a thin film transistor connected to the electrode,
The thin film transistor and the plurality of thin film diodes are formed on the same substrate having translucency,
Each of the plurality of thin film diodes includes a semiconductor layer including an n-type region, a p-type region, and an intrinsic region provided between the n-type region and the p-type region,
A plurality of conductive light-shielding layers disposed between the plurality of thin-film diodes and the substrate;
A light-transmitting conductive film disposed between the plurality of thin film diodes and the substrate;
The plurality of light shielding layers are disposed so as to shield at least the intrinsic region among the semiconductor layers of the plurality of thin film diodes when viewed from the substrate side, and are electrically connected to the conductive film. Display device.
バックライトをさらに備える請求項34に記載の表示装置。   The display device according to claim 34, further comprising a backlight. 前記光センサー部を複数有しており、前記複数の光センサー部は、それぞれ、各表示部または2以上の表示部からなるセットに対応して前記表示領域に配置されている請求項35に記載の表示装置。   36. The apparatus according to claim 35, comprising a plurality of the optical sensor units, wherein each of the plurality of optical sensor units is arranged in the display area corresponding to each display unit or a set of two or more display units. Display device. 前記バックライトは、前記バックライトから出射する光の輝度を調整するバックライト制御回路を有しており、
前記光センサー部は、前記額縁領域に配置され、外光の照度に基づく照度信号を生成して前記バックライト制御回路に出力する請求項35に記載の表示装置。
The backlight has a backlight control circuit that adjusts the luminance of light emitted from the backlight,
The display device according to claim 35, wherein the light sensor unit is arranged in the frame region, generates an illuminance signal based on an illuminance of external light, and outputs the illuminance signal to the backlight control circuit.
JP2007145166A 2007-05-31 2007-05-31 Semiconductor device and manufacturing method thereof Pending JP2008300630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007145166A JP2008300630A (en) 2007-05-31 2007-05-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007145166A JP2008300630A (en) 2007-05-31 2007-05-31 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008300630A true JP2008300630A (en) 2008-12-11

Family

ID=40173849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007145166A Pending JP2008300630A (en) 2007-05-31 2007-05-31 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008300630A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011065362A1 (en) * 2009-11-27 2011-06-03 シャープ株式会社 Semiconductor device and method for manufacturing the same
JP2011204223A (en) * 2010-03-24 2011-10-13 Samsung Electronics Co Ltd Touch sensing display
JP2013037293A (en) * 2011-08-10 2013-02-21 Japan Display East Co Ltd Display device and method for manufacturing display device
US8604579B2 (en) 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
WO2014042248A1 (en) * 2012-09-14 2014-03-20 シャープ株式会社 Touch panel and touch panel integrated display device
US8686480B2 (en) 2010-04-16 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2017207744A (en) * 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 Display device, module, and electronic device
WO2022233203A1 (en) * 2021-05-07 2022-11-10 Oppo广东移动通信有限公司 Driving substrate and preparation method therefor, and display panel and electronic device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604579B2 (en) 2008-12-05 2013-12-10 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
WO2011065362A1 (en) * 2009-11-27 2011-06-03 シャープ株式会社 Semiconductor device and method for manufacturing the same
US8766337B2 (en) 2009-11-27 2014-07-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5351282B2 (en) * 2009-11-27 2013-11-27 シャープ株式会社 Semiconductor device and manufacturing method thereof
JP2011204223A (en) * 2010-03-24 2011-10-13 Samsung Electronics Co Ltd Touch sensing display
US8686480B2 (en) 2010-04-16 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2013037293A (en) * 2011-08-10 2013-02-21 Japan Display East Co Ltd Display device and method for manufacturing display device
WO2014042248A1 (en) * 2012-09-14 2014-03-20 シャープ株式会社 Touch panel and touch panel integrated display device
JP2016046466A (en) * 2014-08-26 2016-04-04 ルネサスエレクトロニクス株式会社 Manufacturing method of semiconductor device
JP2017207744A (en) * 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 Display device, module, and electronic device
JP2022070953A (en) * 2016-05-11 2022-05-13 株式会社半導体エネルギー研究所 Display device
JP7252385B2 (en) 2016-05-11 2023-04-04 株式会社半導体エネルギー研究所 Display device
WO2022233203A1 (en) * 2021-05-07 2022-11-10 Oppo广东移动通信有限公司 Driving substrate and preparation method therefor, and display panel and electronic device

Similar Documents

Publication Publication Date Title
JP5314040B2 (en) Manufacturing method of semiconductor device
US8575614B2 (en) Display device
JP5096572B2 (en) Semiconductor device and manufacturing method thereof
US8829526B2 (en) Semiconductor device, method for manufacturing same, and display device
WO2010058532A1 (en) Semiconductor device, method for manufacturing same, and display device using semiconductor device
JP2008300630A (en) Semiconductor device and manufacturing method thereof
KR100515279B1 (en) Semiconductor device and method for fabricating the same
JP2009010125A (en) Semiconductor device, and manufacturing method thereof
US8415678B2 (en) Semiconductor device and display device
US9117704B2 (en) Semiconductor device, and manufacturing method for same
US8460954B2 (en) Semiconductor device, method for manufacturing same, and display device
WO2010038419A1 (en) Semiconductor device, method for manufacturing same and display device
JP4115153B2 (en) Manufacturing method of semiconductor device
US8357977B2 (en) Semiconductor device and method for manufacturing same
JP2010177362A (en) Semiconductor device, manufacturing method thereof, and display device
JP4514862B2 (en) Method for manufacturing semiconductor device
WO2011158780A1 (en) Semiconductor device and method for manufacturing same
JP4604675B2 (en) Display device
WO2012070521A1 (en) Semiconductor device and method for manufacturing same
JPH10274788A (en) Manufacture of semiconductor device